JP6483843B2 - アレイ基板及びその製造方法、表示装置 - Google Patents

アレイ基板及びその製造方法、表示装置 Download PDF

Info

Publication number
JP6483843B2
JP6483843B2 JP2017536997A JP2017536997A JP6483843B2 JP 6483843 B2 JP6483843 B2 JP 6483843B2 JP 2017536997 A JP2017536997 A JP 2017536997A JP 2017536997 A JP2017536997 A JP 2017536997A JP 6483843 B2 JP6483843 B2 JP 6483843B2
Authority
JP
Japan
Prior art keywords
gate insulating
gate
electrode
insulating part
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017536997A
Other languages
English (en)
Other versions
JP2017530429A (ja
Inventor
奇雨 沈
奇雨 沈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2017530429A publication Critical patent/JP2017530429A/ja
Application granted granted Critical
Publication of JP6483843B2 publication Critical patent/JP6483843B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、アレイ基板及びその製造方法、表示装置に関する。
薄膜トランジスター液晶表示装置は、平面状で薄い表示装置であり、小体積、低消費電力、無放射等の特徴を有し、幅広く応用されている。
薄膜トランジスター液晶表示装置はアレイ基板を備え、アレイ基板は、ベース基板、ベース基板上に横縦方向に交差して配置されたゲートラインとデータライン、薄膜トランジスター、及び画素電極等の構造を備える。薄膜トランジスターはゲート電極、ゲート絶縁層、活性層、ソース電極及びドレイン電極を含み、ゲート絶縁層がゲート電極と活性層との間に位置し、且つ、ゲートラインとデータラインとが交差する箇所においてゲートラインとデータラインとの間に形成される寄生容量が小さくなるように、当該ゲート絶縁層が第１ゲート絶縁部及び第２ゲート絶縁部を含むことで、薄膜トランジスター液晶表示装置のエネルギー消費量を小さくする。
本発明は、寄生容量を増加せずに、薄膜トランジスターのオン電流を向上でき、更に表示装置の分解能、解像度及び開口率を向上させるのに寄与できるアレイ基板及びその製造方法、表示装置を提供する。
本発明の少なくとも１つの実施例は、ベース基板と、前記ベース基板上で横縦方向に交差して配置されたゲートラインおよびデータラインとを備え、画素ユニットが前記ゲートライン及び前記データラインに囲まれてなり、前記画素ユニット内に薄膜トランジスターが設置され、前記薄膜トランジスターがゲート電極、ゲート絶縁層、活性層、ソース電極、及びドレイン電極を含み、前記ゲート絶縁層が第１ゲート絶縁部及び第２ゲート絶縁部を含み、前記ゲート電極が前記第１ゲート絶縁部と前記第２ゲート絶縁部との間に位置し、前記第２ゲート絶縁部が前記ゲート電極と前記活性層との間に位置し、アレイ基板が、前記ゲートラインと前記データラインとの交差位置に位置する導電性パッドを更に備え、前記ゲートラインの両側に位置する前記ゲート絶縁層に、前記導電性パッドに対応する第１ビアホールが設置され、前記データラインが前記第１ビアホールを介して前記導電性パッドに接続されるアレイ基板、を提供する。
例えば、前記ゲートラインに垂直な方向において、前記導電性パッドの寸法は前記ゲートラインの寸法よりも大きい。
例えば、前記薄膜トランジスターの箇所において、前記第１ゲート絶縁部、前記ゲート電極、前記第２ゲート絶縁部、前記活性層、同一層に設置された前記ソース電極及びドレイン電極が、前記ベース基板から離れる方向に向けて前記ベース基板上に順次に設置され、前記ゲートラインと前記データラインとが交差する箇所において、前記導電性パッド、前記第１ゲート絶縁部、前記ゲートライン、前記第２ゲート絶縁部、及び前記データラインが、前記ベース基板から離れる方向に向けて前記ベース基板上に順次に設置される。
更に、例えば、前記薄膜トランジスターの箇所において、同一層に設置された前記ソース電極及びドレイン電極、前記活性層、前記第２ゲート絶縁部、前記ゲート電極、前記第１ゲート絶縁部が、前記ベース基板から離れる方向に向けて前記ベース基板上に順次に設置され、前記データラインが前記ゲート絶縁層における第２ビアホールを介して前記ソース電極に接続され、前記ゲートラインと前記データラインとが交差する箇所において、前記導電性パッド、前記第２ゲート絶縁部、前記ゲートライン、前記第１ゲート絶縁部、及び前記データラインが、前記ベース基板上に順次に設置される。
例えば、前記第２ゲート絶縁部の誘電率は、前記第１ゲート絶縁部の誘電率よりも大きい。
例えば、前記第１ゲート絶縁部の厚みが１０００Å〜３０００Åであり、前記第２ゲート絶縁部の厚みが１０００Å〜３０００Åである。
また、本発明の少なくとも１つの実施例は、前述したいずれかのアレイ基板を備える表示装置を提供する。
また、本発明の少なくとも１つの実施例は、ベース基板上にゲートライン、ゲート電極、第１ゲート絶縁部及び第２ゲート絶縁部を含むゲート絶縁層、活性層、データライン、ソース電極、ドレイン電極、及び導電性パッドを形成し、前記ゲート電極が前記第１ゲート絶縁部と前記第２ゲート絶縁部との間に位置し、前記第２ゲート絶縁部が前記ゲート電極と前記活性層との間に位置し、前記導電性パッドが前記ゲートラインと前記データラインとの交差位置に位置し、前記ゲートラインの両側における前記ゲート絶縁層に、前記導電性パッドに対応する第１ビアホールが形成され、前記データラインが前記第１ビアホールを介して前記導電性パッドに接続される、アレイ基板の製造方法を提供する。
例えば、前記ベース基板上に前記導電性パッドを含むパターンを形成し、前記導電性パッドを含むパターンが形成された前記ベース基板上に、前記第１ゲート絶縁部を形成し、前記第１ゲート絶縁部が形成された前記ベース基板上に、ゲート電極金属層を形成し、パターニング工程によって前記ゲートライン及び前記ゲート電極を含むパターンを形成し、前記ゲートライン及び前記ゲート電極を含むパターンが形成された前記ベース基板上に、第２ゲート電極絶縁薄膜を形成し、パターニング工程によって前記第２ゲート絶縁部を形成し、前記第２ゲート絶縁部が形成された前記ベース基板上に、半導体層を形成し、パターニング工程によって前記活性層を含むパターンを形成し、パターニング工程によって、前記ゲートラインの両側における前記ゲート絶縁層に、前記導電性パッドに対応する前記第１ビアホールを形成し、前記第１ビアホールが形成された前記ベース基板上に、ソース・ドレイン電極金属層を形成し、パターニング工程によって前記データライン、前記ソース電極、及び前記ドレイン電極を含むパターンを形成し、前記データラインと前記ゲートラインとが前記導電性パッドの上方で交差し、前記データラインが前記第１ビアホールを介して前記導電性パッドに接続される。
更に、例えば、前記ベース基板上にソース・ドレイン電極金属層を形成し、パターニング工程によって前記ソース電極、前記ドレイン電極、及び前記導電性パッドを含むパターンを形成し、前記ソース電極、前記ドレイン電極、及び前記導電性パッドを含むパターンが形成された前記ベース基板上に、半導体層を形成し、パターニング工程によって前記活性層を含むパターンを形成し、前記活性層を含むパターンが形成された前記ベース基板上に、第２ゲート絶縁薄膜を形成し、パターニング工程によって前記第２ゲート絶縁部を形成し、前記第２ゲート絶縁部が形成された前記ベース基板上に、ゲート電極金属層を形成し、パターニング工程によって前記ゲートライン及び前記ゲート電極を含むパターンを形成し、前記ゲートライン及び前記ゲート電極を含むパターンが形成された前記ベース基板上に、前記第１ゲート絶縁部を形成し、パターニング工程によって、前記ゲート絶縁層に、前記導電性パッドに対応する前記第１ビアホールと前記ソース電極に対応する第２ビアホールとを形成し、前記第１ビアホール及び前記第２ビアホールが形成された前記ゲート絶縁層上にデータライン金属層を形成し、パターニング工程によって前記データラインを含むパターンを形成し、前記データラインは、前記第１ビアホールを介して前記導電性パッドに接続され、前記第２ビアホールを介して前記ソース電極に接続される。
例えば、前記第１ゲート絶縁部及び前記第２ゲート電極絶縁薄膜を蒸着形成し、且つ、パターニング工程によって形成された前記第２ゲート絶縁部の誘電率が前記第１ゲート絶縁部の誘電率よりも大きくなるように、前記第２ゲート電極絶縁薄膜を蒸着形成する工程パラメータが、前記第１ゲート絶縁部を蒸着形成する工程パラメータと異なる。
本発明の実施例の技術案をより明確に説明するために、以下、実施例に係る図面を簡単に説明する。勿論、以下説明される図面は、本発明の一部の実施例だけであり、本発明を制限するものではない。
本発明の一実施例に係る第１種のアレイ基板の一部の平面概略図である。 本発明の一実施例に係る図１におけるアレイ基板のＡ−Ａ’視の断面概略図である。 本発明の一実施例に係る図１におけるアレイ基板のＢ−Ｂ’視の断面概略図である。 本発明の別の実施例に係る第２種のアレイ基板において、薄膜トランジスターの箇所の断面概略図である。 本発明の別の実施例に係る第２種のアレイ基板において、データラインとゲートラインとが交差する箇所の断面概略図である。 本発明の実施例に係る第１種のアレイ基板の製造フローチャートである。 本発明の別の実施例に係る第２種のアレイ基板の製造フローチャートである。
本発明の実施例の目的、技術案及び利点をより明確にするために、以下、図面を参照しながら、実施例の技術案を明確かつ完全に説明する。明らかに、以下の実施例は本発明の一部の実施例に過ぎず、すべての実施例ではない。説明する本発明の実施例に基づいて、当業者が創造的な労働をしなく取得しえるすべての他の実施例は、全部本発明の保護範囲に属するべきである。
発明者は、ゲート絶縁層の厚みが大きいことで、薄膜トランジスターのオン電流が小さくなることを見出した。薄膜トランジスターのオン電流を大きくするために、通常は、薄膜トランジスターのチャネルの幅と長さの比例値を大きくする必要があるが、このようにすると、薄膜トランジスターの寸法が更に大きくなり、薄膜トランジスター液晶表示装置の分解能、解像度及び開口率を向上させるによくない。
本発明の少なくとも１つの実施例で提供するアレイ基板は、寄生容量を増加せずに、薄膜トランジスターのオン電流を向上させることができ、更に当該アレイ基板を備える表示装置の分解能、解像度及び開口率を向上させるのに寄与できる。
当該アレイ基板は、ベース基板、及びベース基板上で横縦方向に交差して配置されたゲートラインとデータラインを備え、画素ユニットはゲートライン及びデータラインに囲まれてなり、画素ユニット内に薄膜トランジスターが設置され、薄膜トランジスターがゲート電極、ゲート絶縁層、活性層、ソース電極、及びドレイン電極を含み、ゲート絶縁層が第１ゲート絶縁部及び第２ゲート絶縁部を含み、ゲート電極が第１ゲート絶縁部と第２ゲート絶縁部との間に位置し、第２ゲート絶縁部がゲート電極と活性層との間に位置する。
薄膜トランジスターのオン電流ＩＤの計算公式は、
Figure 0006483843
 であり、そのうち、ＣＧＩはゲート電極と活性層との間の絶縁層の単位面積当たりの電気容量値であり、ＣＧＩは絶縁層の誘電率と正比例し、絶縁層の厚みと反比例する。また、μｎはキャリア移動度であり、Ｗは薄膜トランジスターのチャネルの幅であり、Ｌは薄膜トランジスター１３のチャネルの長さであり、ＶＧは薄膜トランジスターのゲート電圧であり、ＶＴＨは薄膜トランジスターの閾値電圧である。
図１に例示したようにアレイ基板上の薄膜トランジスター１３がボトムゲート型薄膜トランジスターである場合、図２に示すように、薄膜トランジスター１３が存在する箇所で、第１ゲート絶縁部１３２１、ゲート電極１３１、第２ゲート絶縁部１３２２、活性層１３３、同一層に設置されたソース電極１３４及びドレイン電極１３５は、ベース基板１０から離れる方向に向かってベース基板１０に順次設置され、画素電極１８はパッシベーション層１７を貫通するビアホールを介して薄膜トランジスター１３のドレイン電極１３５に接続される。この場合、ゲート電極１３１と活性層１３３との間には第２ゲート絶縁部１３２２だけが設置されるが、従来の技術によれば、ゲート電極と活性層との間の絶縁層は第１ゲート絶縁部及び第２ゲート絶縁部を含むゲート絶縁層であるため、本発明の実施例に係るアレイ基板上の薄膜トランジスター１３のＣＧＩが一層大きくなり、さらに薄膜トランジスター１３のオン電流を大きくし、さらに、本発明の実施例に係る薄膜トランジスター１３の幅と長さの比例値を小さくすることで、薄膜トランジスター１３の寸法が小さくなる。そのため、表示装置のオン電流の大きさに対する要求を満たすとともに、表示装置の分解能、解像度及び開口率の向上に寄与する。
図３に示すように、アレイ基板は、さらに、ゲートライン１１とデータライン１２とが交差する箇所に位置する導電性パッド１４を備え、ゲートライン１１の両側に位置するゲート絶縁層１３２には、導電性パッド１４に対応する第１ビアホール１５が設置され、データライン１２が第１ビアホール１５を介して導電性パッド１４に接続される。ゲートライン１１に垂直な方向に沿って、導電性パッド１４の寸法がゲートライン１１の寸法よりも大きく、図３に示す断面図において、導電性パッド１４の幅がゲートライン１１の幅よりも大きい。
図１に例示したようにアレイ基板上の薄膜トランジスター１３がボトムゲート型薄膜トランジスターである場合、図３に示すように、ゲートライン１１とデータライン１２とが交差する箇所で、導電性パッド１４、第１ゲート絶縁部１３２１、ゲートライン１１、第２ゲート絶縁部１３２２、及びデータライン１２が、ベース基板１０から離れる方向に向けてベース基板１０上に順次に設置される。この場合、アレイ基板における寄生容量は、導電性パッド１４、第１ゲート絶縁部１３２１、ゲートライン１１によって生じる第１容量Ｃ１、及びゲートライン１１、第２ゲート絶縁部１３２２、データライン１２によって生じる第２容量Ｃ２であり、第１容量Ｃ１及び第２容量Ｃ２を直列した容量Ｃが形成される。そして、
Figure 0006483843
Figure 0006483843
 であり、そのうち、ξ０は真空での絶対誘電率、ξ１は第１ゲート絶縁部１３２１の誘電率、ξ２は第２ゲート絶縁部１３２２の誘電率、ｄ１は第１ゲート絶縁部１３２１の厚み、ｄ２は第２ゲート絶縁部１３２２の厚みであり、コンデンサ容量の直列接続原理に基づいて、明らかに、
Figure 0006483843
 である。
比較例となるアレイ基板における寄生容量は、ゲートライン、ゲート絶縁層（ゲート絶縁層が第１ゲート絶縁部及び第２ゲート絶縁部を含む）、データラインによって生じる容量Ｃ’であり、そのうち、
Figure 0006483843
 であり、ｄ１’は第１ゲート絶縁部の厚み、ｄ２’は第２ゲート絶縁部の厚み、ξ０は真空での絶対誘電率、ξ’はゲート絶縁層の誘電率であり、また、
Figure 0006483843
 であり、ξ１’は第１ゲート絶縁部の誘電率、ξ２’は第２ゲート絶縁部の誘電率である。本発明の実施例に係る第１ゲート絶縁部１３２１及び第２ゲート絶縁部１３２２が、比較例に係る第１ゲート絶縁部及び第２ゲート絶縁部と材質及び厚みが同じ場合、即ち、ｄ１＝ｄ１’、ｄ２＝ｄ２’、ξ１＝ξ１’、ξ２＝ξ２’である場合、Ｃ＝Ｃ’になる。
上記からわかるように、本発明の少なくとも１つの実施例に係るアレイ基板の寄生容量の大きさは、比較例の寄生容量の大きさと同じであり、そのため、本発明の少なくとも１つの実施例に係るアレイ基板を表示装置に用いると、薄膜トランジスター１３のオン電流を向上させるとともに、表示装置のエネルギー消費量を増加させない。
なお、アレイ基板における薄膜トランジスターはトップゲート型薄膜トランジスターであってもよく、この場合、図４に示すように、薄膜トランジスターの箇所において、同一層に設置されたソース電極１３４とドレイン電極１３５、活性層１３３、第２ゲート絶縁部１３２２、ゲート電極１３１、第１ゲート絶縁部１３２１が、ベース基板１０から離れる方向に向けてベース基板１０上に順次に設置され、データライン１２はゲート絶縁層１３２における第２ビアホール１６を介してソース電極１３４に接続され、画素電極１８は、パッシベーション層１７、第１ゲート絶縁部１３２１及び第２ゲート絶縁部１３２２を貫通するビアホールを介して薄膜トランジスターのドレイン電極１３５に接続される。この場合、バックライトの光が薄膜トランジスターに与える影響を防ぐために、ベース基板１０と活性層１３３との間にさらに遮光層１３６及び絶縁層１３７を設置してもよい。図５に示すように、ゲートライン１１とデータライン１２とが交差する箇所で、導電性パッド１４、第２ゲート絶縁部１３２２、ゲートライン１１、第１ゲート絶縁部１３２１、及びデータライン１２が、ベース基板１０から離れる方向に向けてベース基板１０上に順次に設置される。
更に、上記薄膜トランジスターのオン電流ＩＤの計算公式から分かるように、第２ゲート絶縁部１３２２の誘電率が大きいほど、薄膜トランジスター１３のオン電流が大きくなる。本発明の少なくとも１つの実施例において、例えば第２ゲート絶縁部１３２２の誘電率が第１ゲート絶縁部１３２１の誘電率よりも大きいので、薄膜トランジスターのオン電流ＩＤを大きくするとともに、アレイ基板の寄生容量を増加させない。例えば、第１ゲート絶縁部１３２１及び第２ゲート絶縁部１３２２の材質はＳｉＮｘ又はＳｉＯ２であり、第１ゲート絶縁部１３２１と第２ゲート絶縁部１３２２の材質が同じである場合、ゲート絶縁層１３２の製造過程で異なる工程パラメータに制御することにより、第２ゲート絶縁部１３２２の緻密度を第１ゲート絶縁部１３２１の緻密度よりも高くし、更に第２ゲート絶縁部１３２２の誘電率を第１ゲート絶縁部１３２１の誘電率よりも大きくする。例えば、プラズマ化学気相成長法で第１ゲート絶縁部１３２１及び第２ゲート電極絶縁薄膜を形成する場合、上記工程パラメータは蒸着温度、入力パワー、及びガス圧力等である。
更に、第１ゲート絶縁部１３２１の厚みが１０００Å〜３０００Åであり、第２ゲート絶縁部１３２２の厚みが１０００Å〜３０００Åである。なお、第１ゲート絶縁部１３２１の厚みと第２ゲート絶縁部１３２２の厚みが同一であってもよく、異なってもよい。
上記の各実施形態で説明したアレイ基板は、ＴＮモード、ＡＤＳモード、ＩＰＳモード、ＶＡモード、又はＦＦＳモードの表示装置に適用できる。アレイ基板をＡＤＳモード、ＩＰＳモード、又はＦＦＳモードの表示装置に適用する場合、アレイ基板はさらに共通電極を備える。
本発明の少なくとも１つの実施例は、ゲート絶縁層が第１ゲート絶縁部及び第２ゲート絶縁部を含み、ゲート電極が第１ゲート絶縁部と第２ゲート絶縁部との間に位置し、第２ゲート絶縁部がゲート電極と活性層との間に位置するアレイ基板を提供することで、薄膜トランジスターのオン電流を効果的に向上できる。更に、アレイ基板は、ゲートラインとデータラインとが交差する箇所に位置する導電性パッドを備え、ゲートラインの両側に位置するゲート絶縁層に、導電性パッドに対応する第１ビアホールが設置され、データラインが第１ビアホールを介して導電性パッドに接続される。このような構造を有するアレイ基板における寄生容量の大きさは、比較例における寄生容量の大きさと同じであるため、本発明の少なくとも１つの実施例に係るアレイ基板は寄生容量を増加せずに、薄膜トランジスターのオン電流を向上でき、さらに表示装置の分解能、解像度及び開口率の向上に寄与する。
本発明の少なくとも１つの実施例は、さらに、上記の実施形態のいずれかに記載されたアレイ基板を備える表示装置を提供する。当該表示装置は、液晶パネル、電子ペーパー、有機発光ディスプレイパネル、携帯電話、タブレットＰＣ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲータ等表示機能を有する任意の製品または部品でもよい。例えば、表示装置が液晶表示装置である場合、その表示モードはＴＮモード、ＡＤＳモード、ＩＰＳモード、ＦＦＳモード又はＶＡモード等であってもよい。
本発明の少なくとも１つの実施例は、アレイ基板の小さい寄生容量を保証する上、薄膜トランジスターのオン電流を向上でき、更に、表示装置の分解能、解像度及び開口率の向上に寄与するアレイ基板の製造方法を提供する。当該アレイ基板の製造方法は、実施例に係るアレイ基板の製造に適用される。
当該アレイ基板の製造方法は、ベース基板１０上にゲートライン１１、ゲート電極１３１、ゲート絶縁層１３２、活性層１３３、データライン１２、ソース電極１３４、ドレイン電極１３５、及び導電性パッド１４を形成し、ゲート電極１３１、ゲート絶縁層１３２、活性層１３３、ソース電極１３４及びドレイン電極１３５で薄膜トランジスター１３を構成する。
ゲート絶縁層１３２の形成は、第１ゲート絶縁部１３２１の形成と、第２ゲート絶縁部１３２２の形成を含む。
ゲート電極１３１は第１ゲート絶縁部１３２１と第２ゲート絶縁部１３２２との間に位置し、第２ゲート絶縁部１３２２はゲート電極１３１と活性層１３３との間に位置する。
導電性パッド１４は、ゲートライン１１とデータライン１２とが交差する箇所に位置し、ゲートライン１１の両側のゲート絶縁層１３２には、導電性パッド１４に対応する第１ビアホール１５が形成され、データライン１２が第１ビアホール１５を介して導電性パッド１４に接続される。
薄膜トランジスターが図１〜図３に示されたボトムゲート型薄膜トランジスターである場合、図６に示すように、ベース基板１０上にゲートライン１１、ゲート電極１３１、ゲート絶縁層１３２、活性層１３３、データライン１２、ソース電極１３４、ドレイン電極１３５及び導電性パッド１４を形成する。これらの形成は、下記のステップＳ６０１〜ステップＳ６０７を含む。
ステップＳ６０１：ベース基板上に導電性パッド金属層を形成し、パターニング工程によって導電性パッドを含むパターンを形成する。
ベース基板１０上に、蒸着、スパッタリング等の方法によって１層の導電性パッド金属層を形成し、パターニング工程によって導電性パッド１４を含むパターンを形成する。パターニング工程は、フォトレジストをコーティングし、導電性パッド１４のパターンを有するマスクをカバーした後、露光、現像を行ってから、フォトレジストをエッチング、剥離するなどのステップで行う。
ステップＳ６０２：導電性パッドを含むパターンが形成されたベース基板上に第１ゲート絶縁部を形成する。
導電性パッド１４を含むパターンが形成されたベース基板１０上に、プラズマ化学気相成長法等の方法によって第１ゲート絶縁部１３２１を蒸着形成する。
ステップＳ６０３：第１ゲート絶縁部が形成されたベース基板上にゲート電極金属層を形成し、パターニング工程によってゲートライン及びゲート電極を含むパターンを形成する。
第１ゲート絶縁部１３２１が形成されたベース基板１０上に蒸着、スパッタリング等の方法でゲート電極金属層を形成し、パターニング工程によってゲートライン１１及びゲート電極１３１を含むパターンを形成する。
ステップＳ６０４：ゲートライン及びゲート電極を含むパターンが形成されたベース基板上に第２ゲート絶縁薄膜を形成し、パターニング工程によって第２ゲート絶縁部を形成する。
ステップＳ６０５：第２ゲート絶縁部が形成されたベース基板上に半導体層を形成し、パターニング工程によって活性層を含むパターンを形成する。
ゲート絶縁層１３２が形成されたベース基板１０上にスパッタリング等の方法で半導体層を形成し、パターニング工程によって活性層１３３を含むパターンを形成する。
ステップＳ６０６：パターニング工程によって、ゲートライン両側のゲート絶縁層に、導電性パッドに対応する第１ビアホールを形成する。
なお、まずゲート絶縁層１３２に活性層１３３を含むパターンを形成し、次に第１ビアホール１５を形成してもよく、まずゲート絶縁層１３２に第１ビアホール１５を形成し、次に活性層１３３を含むパターンを形成してもよい。本発明の実施例はこれに対して限定しない。
ステップＳ６０７：第１ビアホールが形成されたベース基板上にソース・ドレイン電極金属層を形成し、パターニング工程によってデータライン、ソース電極及びドレイン電極を含むパターンを形成し、データラインとゲートラインが導電性パッドの上方で交差し、データラインが第１ビアホールを介して導電性パッドに接続されるようにする。
第１ビアホール１５が形成されたベース基板１０に、蒸着、スパッタリング等の方法でソース・ドレイン電極金属層を形成し、パターニング工程によってデータライン１２、ソース電極１３４及びドレイン電極１３５を含むパターンを形成する。そのうち、データライン１２とゲートライン１１とは導電性パッド１４の上方で交差し、データライン１２は第１ビアホール１５を介して導電性パッド１４に接続される。
薄膜トランジスターが図４〜図５に示すトップゲート型薄膜トランジスターである場合、図７に示すように、ベース基板１０にゲートライン１１、ゲート電極１３１、ゲート絶縁層１３２、活性層１３３、データライン１２、ソース電極１３４、ドレイン電極１３５及び導電性パッド１４を形成する。これらの形成は、下記のステップＳ６０１〜ステップＳ６０７を含む。
ステップＳ７０１：ベース基板上にソース・ドレイン電極金属層を形成し、パターニング工程によってソース電極、ドレイン電極及び導電性パッドを含むパターンを形成する。
ステップＳ７０２：ソース電極、ドレイン電極及び導電性パッドを含むパターンが形成されたベース基板上に半導体層を形成し、パターニング工程によって活性層を含むパターンを形成する。
ステップＳ７０３：活性層を含むパターンが形成されたベース基板上に第２ゲート絶縁薄膜を形成し、パターニング工程によって第２ゲート絶縁部を形成する。
ステップＳ７０４：第２ゲート絶縁部が形成されたベース基板上にゲート電極金属層を形成し、パターニング工程によってゲートライン及びゲート電極を含むパターンを形成する。
ステップＳ７０５：ゲートライン及びゲート電極を含むパターンが形成されたベース基板上に第１ゲート絶縁部を形成する。
ステップＳ７０６：パターニング工程によって、ゲート絶縁層に、導電性パッドに対応する第１ビアホール及びソース電極に対応する第２ビアホールを形成する。
ステップＳ７０７：第１ビアホール及び第２ビアホールが形成されたゲート絶縁層にデータライン金属層を形成し、パターニング工程によってデータラインを含むパターンを形成し、データラインが第１ビアホールを介して導電性パッドに接続され、第２ビアホールを介してソース電極に接続される。
上記の２種のアレイ基板の製造過程で、蒸着方法で第１ゲート絶縁部１３２１及び第２ゲート絶縁薄膜を形成し、そのうち、第２ゲート電極絶縁薄膜を蒸着形成する工程パラメータは第１ゲート絶縁部１３２１を蒸着形成する工程パラメータと異なる。これによって、パターニング工程によって形成された第２ゲート絶縁部１３２２の緻密度が第１ゲート絶縁部１３２１の緻密度よりも高く、更に、形成された第２ゲート絶縁部１３２２の誘電率が第１ゲート絶縁部１３２１の誘電率よりも大きくなる。例えば、プラズマ化学気相成長法で第１ゲート絶縁部１３２１及び第２ゲート電極絶縁薄膜を形成する場合、上記工程パラメータは、蒸着温度、入力パワー、及びガス圧力等である。
例えば、第１ゲート絶縁部１３２１及び第２ゲート絶縁部１３２２の材質はＳｉＮｘ又はＳｉＯ２である。第１ゲート絶縁部１３２１の厚みは１０００Å〜３０００Åであり、第２ゲート絶縁部１３２２の厚みは１０００Å〜３０００Åである。なお、第１ゲート絶縁部１３２１の厚みと第２ゲート絶縁部１３２２の厚みは、同一であってもよく、異なってもよい。
また、本発明の少なくとも１つの実施例は、薄膜トランジスター１３が形成されたベース基板１０にパッシベーション層、画素電極等の構造を形成するステップを更に含む。ＩＰＳモード、ＡＤＳモード、及びＦＦＳモードの表示装置に適用されるアレイ基板に対して、アレイ基板の製造は、共通電極を形成するステップを更に含み、本発明の実施例ではその説明を省略する。
本発明の少なくとも１つの実施例に係るアレイ基板の製造方法は、ベース基板上にゲートライン、ゲート電極、ゲート絶縁層、活性層、データライン、ソース電極、ドレイン電極及び導電性パッドを形成し、そのうち、ゲート絶縁層の形成は第１ゲート絶縁部の形成と第２ゲート絶縁部の形成を含み、ゲート電極は第１ゲート絶縁部と第２ゲート絶縁部との間に位置し、第２ゲート絶縁部はゲート電極と活性層との間に位置する。これにより、薄膜トランジスターのゲート電極と活性層との間に第２ゲート絶縁部のみが設置され、薄膜トランジスターのオン電流を効果的に向上できる。また、導電性パッドがゲートラインとデータラインとが交差する箇所に位置し、ゲートライン両側のゲート絶縁層に、導電性パッドに対応する第１ビアホールが形成され、データラインが第１ビアホールを介して導電性パッドに接続される。これにより、アレイ基板における寄生容量の大きさと従来の技術における寄生容量の大きさを同じくするため、本発明の少なくとも１つの実施例に係るアレイ基板の製造方法は、寄生容量を増加しない上、薄膜トランジスターのオン電流を向上し、更に表示装置の分解能、解像度及び開口率の向上に寄与する。
以上は、本発明の例示的な実施形態に過ぎず、本発明の保護範囲を制限するものではない。本発明の保護範囲は、添付の特許請求の範囲によって定められる。
本願は、２０１４年９月３０日に出願された中国特許出願第２０１４１０５２５３７１．１号の優先権を主張し、ここで上記中国特許出願に開示されている内容全部が本願の一部として援用される。
１０ ベース基板
１１ ゲートライン
１２ データライン
１３ 薄膜トランジスター
１３１ ゲート電極
１３２ ゲート絶縁層
１３２１ 第１ゲート絶縁部
１３２２ 第２ゲート絶縁部
１３３ 活性層
１３４ ソース電極
１３５ ドレイン電極
１３６ 遮光層
１３７ 絶縁層
１４ 導電性パッド
１５ 第１ビアホール
１６ 第２ビアホール
１７ パッシベーション層
１８ 画素電極

Claims (10)

  1. ベース基板と、前記ベース基板上で横縦方向に交差して配置されたゲートラインおよびデータラインとを備え、画素ユニットが前記ゲートライン及び前記データラインに囲まれてなり、前記画素ユニット内に薄膜トランジスターが設置され、前記薄膜トランジスターがゲート電極、ゲート絶縁層、活性層、ソース電極、及びドレイン電極を含み、前記ゲート絶縁層が第１ゲート絶縁部及び第２ゲート絶縁部を含み、前記ゲート電極が前記第１ゲート絶縁部と前記第２ゲート絶縁部との間に位置し、前記第２ゲート絶縁部が前記ゲート電極と前記活性層との間に位置し、
    アレイ基板が、前記ゲートラインと前記データラインとの交差位置に位置する導電性パッドを更に備え、
    前記第１ゲート絶縁部、前記第２ゲート絶縁部および前記ゲートラインが前記導電性パッドの前記ベース基板と反対の側に配置されており、
    前記ゲートラインの両側に位置する前記ゲート絶縁層に、前記導電性パッドに対応する第１ビアホールが設置され、前記データラインが前記第１ビアホールを介して前記導電性パッドに接続されるアレイ基板。
  2. 前記ゲートラインに垂直な方向において、前記導電性パッドの寸法が前記ゲートラインの寸法よりも大きい請求項１に記載のアレイ基板。
  3. 前記薄膜トランジスターの箇所において、前記第１ゲート絶縁部、前記ゲート電極、前記第２ゲート絶縁部、前記活性層、同一層に設置された前記ソース電極及びドレイン電極が、前記ベース基板から離れる方向に向けて前記ベース基板上に順次に設置され、
    前記ゲートラインと前記データラインとが交差する箇所において、前記導電性パッド、前記第１ゲート絶縁部、前記ゲートライン、前記第２ゲート絶縁部、及び前記データラインが、前記ベース基板から離れる方向に向けて前記ベース基板上に順次に設置される、請求項１または２に記載のアレイ基板。
  4. 前記薄膜トランジスターの箇所において、同一層に設置された前記ソース電極及びドレイン電極、前記活性層、前記第２ゲート絶縁部、前記ゲート電極、前記第１ゲート絶縁部が、前記ベース基板から離れる方向に向けて前記ベース基板上に順次に設置され、前記データラインが前記ゲート絶縁層における第２ビアホールを介して前記ソース電極に接続され、
    前記ゲートラインと前記データラインとが交差する箇所において、前記導電性パッド、前記第２ゲート絶縁部、前記ゲートライン、前記第１ゲート絶縁部、及び前記データラインが、前記ベース基板上に順次に設置される、請求項１または２に記載のアレイ基板。
  5. 前記第２ゲート絶縁部の誘電率が前記第１ゲート絶縁部の誘電率よりも大きい請求項１から４のいずれか１項に記載のアレイ基板。
  6. 前記第１ゲート絶縁部の厚みが１０００Å〜３０００Åであり、前記第２ゲート絶縁部の厚みが１０００Å〜３０００Åである請求項５に記載のアレイ基板。
  7. 請求項１から６のいずれか１項に記載のアレイ基板を備える表示装置。
  8. ベース基板上に導電性パッド金属層を形成し、パターニング工程によって導電性パッドを含むパターンを形成し、
    前記導電性パッドを含むパターンが形成された前記ベース基板上に、第１ゲート絶縁部を形成し、
    前記第１ゲート絶縁部が形成された前記ベース基板上に、ゲート電極金属層を形成し、パターニング工程によってゲートライン及びゲート電極を含むパターンを形成し、
    前記ゲートライン及び前記ゲート電極を含むパターンが形成された前記ベース基板上に、第２ゲート電極絶縁薄膜を形成し、パターニング工程によって第２ゲート絶縁部を形成し、
    前記第２ゲート絶縁部が形成された前記ベース基板上に、半導体層を形成し、パターニング工程によって活性層を含むパターンを形成し、
    パターニング工程によって、前記ゲートラインの両側における前記第１ゲート絶縁部および前記第２ゲート絶縁部に、前記導電性パッドに対応する第１ビアホールを形成し、
    前記第１ビアホールが形成された前記ベース基板上に、ソース・ドレイン電極金属層を形成し、パターニング工程によってデータライン、ソース電極、及びドレイン電極を含むパターンを形成し、前記データラインと前記ゲートラインとが前記導電性パッドの上方で交差し、前記データラインが前記第１ビアホールを介して前記導電性パッドに接続される、アレイ基板の製造方法。
  9. ベース基板上にソース・ドレイン電極金属層を形成し、パターニング工程によってソース電極、ドレイン電極、及び導電性パッドを含むパターンを形成し、
    前記ソース電極、前記ドレイン電極、及び前記導電性パッドを含むパターンが形成された前記ベース基板上に、半導体層を形成し、パターニング工程によって活性層を含むパターンを形成し、
    前記活性層を含むパターンが形成された前記ベース基板上に、第２ゲート絶縁薄膜を形成し、パターニング工程によって第２ゲート絶縁部を形成し、
    前記第２ゲート絶縁部が形成された前記ベース基板上に、ゲート電極金属層を形成し、パターニング工程によってゲートライン及びゲート電極を含むパターンを形成し、
    前記ゲートライン及び前記ゲート電極を含むパターンが形成された前記ベース基板上に、第１ゲート絶縁部を形成し、
    パターニング工程によって、前記第１ゲート絶縁部および前記第２ゲート絶縁部に、前記導電性パッドに対応する第１ビアホールと前記ソース電極に対応する第２ビアホールとを形成し、
    前記第１ビアホール及び前記第２ビアホールが形成された前記ゲート絶縁層上にデータライン金属層を形成し、パターニング工程によってデータラインを含むパターンを形成し、前記データラインは、前記第１ビアホールを介して前記導電性パッドに接続され、前記第２ビアホールを介して前記ソース電極に接続される、アレイ基板の製造方法。
  10. 前記第１ゲート絶縁部及び前記第２ゲート電極絶縁薄膜を蒸着形成し、且つ、パターニング工程によって形成された前記第２ゲート絶縁部の誘電率が前記第１ゲート絶縁部の誘電率よりも大きくなるように、前記第２ゲート電極絶縁薄膜を蒸着形成する工程パラメータが前記第１ゲート絶縁部を蒸着形成する工程パラメータと異なる、請求項８または９に記載のアレイ基板の製造方法。
JP2017536997A 2014-09-30 2015-04-17 アレイ基板及びその製造方法、表示装置 Active JP6483843B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410525371.1A CN104392999B (zh) 2014-09-30 2014-09-30 一种阵列基板及其制作方法、显示装置
CN201410525371.1 2014-09-30
PCT/CN2015/076842 WO2016050052A1 (zh) 2014-09-30 2015-04-17 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
JP2017530429A JP2017530429A (ja) 2017-10-12
JP6483843B2 true JP6483843B2 (ja) 2019-03-13

Family

ID=52610874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017536997A Active JP6483843B2 (ja) 2014-09-30 2015-04-17 アレイ基板及びその製造方法、表示装置

Country Status (6)

Country Link
US (1) US9620527B2 (ja)
EP (1) EP3203518A4 (ja)
JP (1) JP6483843B2 (ja)
KR (1) KR20160053840A (ja)
CN (1) CN104392999B (ja)
WO (1) WO2016050052A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392999B (zh) * 2014-09-30 2017-03-29 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN104977764A (zh) * 2015-06-18 2015-10-14 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器
CN106024637B (zh) * 2016-07-20 2018-06-29 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN106483726B (zh) * 2016-12-21 2023-07-25 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及制作方法和液晶显示面板
CN108511457B (zh) * 2017-02-28 2020-09-01 昆山国显光电有限公司 一种tft像素结构、阵列基板及其制作方法、显示装置
CN107302032B (zh) * 2017-06-19 2020-05-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
KR102008418B1 (ko) * 2017-08-17 2019-08-09 전자부품연구원 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법
CN108807549B (zh) * 2018-06-01 2021-03-23 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
WO2020006717A1 (zh) * 2018-07-04 2020-01-09 深圳市柔宇科技有限公司 阵列基板及其制造方法、显示装置
CN109887885A (zh) * 2019-03-01 2019-06-14 武汉华星光电技术有限公司 阵列基板的制作方法及阵列基板
CN111129035A (zh) * 2019-12-24 2020-05-08 云谷（固安）科技有限公司 阵列基板、显示面板及显示装置
CN111682033A (zh) * 2020-07-07 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812354B2 (ja) * 1987-10-14 1996-02-07 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JPH0553137A (ja) * 1991-08-22 1993-03-05 Seiko Epson Corp アクテイブマトリツクス基板とその製造方法
JPH10260400A (ja) * 1997-03-19 1998-09-29 Toshiba Corp 液晶表示素子
JP3678587B2 (ja) * 1998-08-05 2005-08-03 株式会社 日立ディスプレイズ 液晶表示装置
JP2003323138A (ja) * 2002-02-01 2003-11-14 Seiko Epson Corp 回路基板、電気光学装置、電子機器
KR100918279B1 (ko) * 2002-12-23 2009-09-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2007188936A (ja) 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置
KR101392208B1 (ko) * 2008-01-22 2014-05-08 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR101488925B1 (ko) * 2008-06-09 2015-02-11 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
CN102782858B (zh) 2009-12-25 2015-10-07 株式会社理光 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统
KR101361925B1 (ko) * 2010-07-07 2014-02-21 엘지디스플레이 주식회사 저저항배선 구조를 갖는 박막 트랜지스터 기판 및 그 제조 방법
KR101785028B1 (ko) * 2011-01-20 2017-11-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2012195509A (ja) * 2011-03-17 2012-10-11 Canon Inc 半導体装置及びその製造方法
TWI440186B (zh) * 2011-09-23 2014-06-01 E Ink Holdings Inc 驅動基板及使用其之顯示裝置
US9557619B2 (en) * 2011-09-26 2017-01-31 Apple Inc. Data line-to-pixel decoupling
KR20140007688A (ko) * 2012-07-10 2014-01-20 삼성디스플레이 주식회사 쇼트 불량 리페어 방법, 상기 리페어 방법에 의해 제조된 표시 장치 및 유기 발광 표시 장치
KR20140091808A (ko) 2013-01-11 2014-07-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN105144364B (zh) * 2013-04-25 2018-01-09 夏普株式会社 半导体装置和半导体装置的制造方法
KR20150011702A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치, 및 박막 트랜지스터의 제조 방법
CN103531640A (zh) * 2013-11-01 2014-01-22 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
KR102150859B1 (ko) * 2014-01-13 2020-09-03 삼성디스플레이 주식회사 표시장치
KR20160037314A (ko) * 2014-09-26 2016-04-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN104392999B (zh) * 2014-09-30 2017-03-29 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
KR20160080974A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
EP3203518A4 (en) 2018-06-27
CN104392999B (zh) 2017-03-29
WO2016050052A1 (zh) 2016-04-07
JP2017530429A (ja) 2017-10-12
KR20160053840A (ko) 2016-05-13
CN104392999A (zh) 2015-03-04
US9620527B2 (en) 2017-04-11
US20160254283A1 (en) 2016-09-01
EP3203518A1 (en) 2017-08-09

Similar Documents

Publication Publication Date Title
JP6483843B2 (ja) アレイ基板及びその製造方法、表示装置
US9927911B2 (en) Touch display panel and fabrication method thereof, and touch display apparatus
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
US9711542B2 (en) Method for fabricating display panel
US20160197107A1 (en) Thin film transistor substrate having metal oxide semiconductor and manufacturing the same
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
US9971437B2 (en) Array substrate, display device having the same, and manufacturing method thereof
WO2016197502A1 (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
WO2017177734A1 (zh) 阵列基板、制造方法以及显示面板和电子装置
US10539820B2 (en) Touch-panel liquid crystal display device
EP2983204B1 (en) Display device and method for manufacturing the same
KR102564127B1 (ko) 디스플레이 패널
WO2017118123A1 (en) Display substrate, fabrication method for forming the same, and display device containing the same
CN106856199B (zh) 显示面板及其制造方法
KR102043082B1 (ko) 어레이 기판, 디스플레이 패널 및 이를 갖는 디스플레이 장치, 및 그 제조 방법
WO2019137044A1 (zh) 像素结构及其制作方法、阵列基板和显示装置
KR20130024328A (ko) 터치 스크린 패널
TWI595298B (zh) 顯示面板
US9947693B2 (en) Array substrate, method for manufacturing the same, and display device
CN111129028A (zh) 一种阵列基板及其制作方法
TWI599833B (zh) 陣列基板及具有該陣列基板的液晶顯示面板
KR102065764B1 (ko) 박막 트랜지스터 표시판
KR102095241B1 (ko) 터치 스크린 패널
US11069719B2 (en) Array substrate and method of manufacturing the same, display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190214

R150 Certificate of patent or registration of utility model

Ref document number: 6483843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250