JPH10260400A

JPH10260400A - 液晶表示素子

Info

Publication number: JPH10260400A
Application number: JP9066512A
Authority: JP
Inventors: Mitsuo Nakajima; 充雄中島; Yasushi Kawada; 靖川田; Yasuto Kawahisa; 慶人川久
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-03-19
Filing date: 1997-03-19
Publication date: 1998-09-29

Abstract

(57)【要約】【課題】光漏れによる表示画面の画質の劣化を防止
し、良好な表示特性を経済的に実現した液晶表示素子を
提供すること。【解決手段】基板面と平行になるように配置され、互
いに方向の異なる第１および第２の電界を生じる電極対
と、前記電極対の一方の電極と接続された能動素子と、
前記能動素子を構成する物質からなり、前記電極対にお
ける前記第２の電界を生じる領域を、前記基板面に対し
覆うように配置した遮光層とを具備した液晶表示装置に
よる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示素子に関
し、特に、液晶分子を基板面に対して水平方向の横電界
で動かす表示モードの液晶表示素子に関する。

【０００２】

【従来の技術】エレクトロ・ルミネッセンス、発光ダイ
オード、プラズマ、蛍光あるいは液晶等を用いた表示素
子は、表示領域の薄型化が可能であることから、各種の
事務機器やパーソナルコンピュータ等の表示装置へ応用
されるようになってきた。特に、薄膜トランジスタ（Th
in Film Transistor:TFT）を画素のスイッチング素子と
する表示素子を用いたアクティブマトリクス型液晶表示
装置（Active Matrix-Liquid Crystal Display: AM-LC
D）は、高画質、高品位および低消費電力を達成する表
示装置として期待され、各社で開発が行われている。

【０００３】ここで、AM-LCDについて概略を説明する。
図２５は、１つの画素について示した図であり、画素電
極（ ITO）２０１に接続したＴＦＴ２０２等を形成した
アレイ基板２０３と、カラーフィルタやブラックマトリ
クスが形成され、表面に対向電極２０４が形成された対
向基板２０５との間に液晶分子２０６が封入されてい
る。そして、画素電極２０１と対向電極２０４との間に
電界Ｅ１を印加して液晶分子２０６を配向させ、光の透
過性を変化させることにより表示を行っている。しかし
ながら、基板に対して縦方向の電界（Ｅ１）を印加して
液晶分子を配向させる方式では、表示画面の正面から見
た画像とほぼ同じ画像が見える範囲（視野角）が、ＣＲ
Ｔ等と比較して狭いという問題があった。

【０００４】そこで、上記した縦電界により液晶を配向
させるのではなく、図２６に示すように、アレイ基板２
０３および対向基板２０５の対向面に対して平行な横電
界Ｅ２を印加して液晶分子２０６の長軸を基板と平行な
面で回転させ、光の透過特性を変化させることにより表
示を行う面内スイッチング方式が提案されている。図２
７は、面内スイッチング方式による液晶表示素子を、１
つの画素について示した図である。基板面に対して平行
な横方向に電界（Ｅ２）を印加するため、図２５に示し
た画素電極２０１に対応する画素電極２０７および対向
電極２０４に対応するインプレイン電極２０８を備えて
いる。また、図２５に示したように、画素電極２０１と
対向電極２０４との距離は、従来、セルギャップにより
規定していたが、図２７に示したように、面内スイッチ
ング方式の液晶表示素子では画素電極２０７とインプレ
イン電極２０８との距離をアレイ基板２０３内で規定す
る必要があるため、画素電極２０７およびインプレイン
電極２０８は各々櫛形の電極とし、駆動時の電圧を低く
押さえる観点から各電極間の距離をセルギャップと同等
にする必要がある。

【０００５】ところが、図２７に示した画素を備えた液
晶表示素子により横電界を印加した場合、電極の端部の
領域（例えば、図中、Ｘの領域）では、図２８に示すよ
うに、電界の方向が一様ではなくなるために液晶分子の
配向に多様性が生じ、該領域で光漏れが発生して表示画
面の画質が劣化する。そこで、黒色レジスト等により、
光漏れが発生する領域を遮光する遮光層を別途形成して
表示画面の画質の劣化を防ぐ方法が提案されている。

【０００６】しかしながら、黒色レジスト等からなる遮
光層が十分な遮光特性を発揮するためには、遮光層の厚
みを２〜３μｍとしなければならず、横電界により液晶
分子を動かす面内スイッチング方式の液晶表示素子では
セルギヤップを小さくする必要があるため、面内スイッ
チング方式の液晶表示素子における光漏れの発生を防止
することが困難であるという問題があった。

【０００７】

【発明が解決しようとする課題】本発明は、上記従来例
に鑑みてなされたもので、光漏れによる表示画面の画質
の劣化を防止し、良好な表示特性を経済的に実現した液
晶表示素子を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明に係る液晶表示素
子は、基板面と平行になるように配置され、互いに方向
の異なる第１および第２の電界を生じる電極対と、前記
電極対の一方の電極と接続された能動素子と、前記能動
素子を構成する物質からなり、前記電極対における前記
第２の電界を生じる領域を、前記基板面に対し覆うよう
に配置した遮光層とを具備したことを特徴としている。

【０００９】本発明に係る液晶表示素子によれば、基板
面に配置された電極対は、能動素子の制御により、基板
面に対して水平方向で互いに向きの異なる第１および第
２の電界を発生するので、液晶分子は長軸を基板面に対
して平行となるように回転して配向する。このとき、第
１および第２の電界の向きは各々異なるので、第１およ
び第２の電界によって配向した液晶分子の配向状態も異
なるものとなる。すなわち、液晶分子の配向状態が一様
ではなく光の透過率に差が生じるため、液晶分子の配向
した一部の領域より光が透過して光漏れを生じることに
なる。しかしながら、基板面に対し、第２の電界を発生
する電極対の領域、換言すれば、光漏れを生じる領域を
遮光層により覆うので、表示画面への光漏れは遮光層に
より遮蔽される。したがって、光漏れによる表示画面の
画質の劣化が防止され、良好な表示特性が実現された液
晶表示素子を得ることが可能となる。また、遮光層は、
能動素子を構成する物質により作成されるので能動素子
の作成と同時に設けることができ、また、遮光性が高い
ためセルギャップを小さくとることができる。したがっ
て、良好な駆動性能を発揮し経済性にも優れた液晶表示
素子を得ることが可能となる。

【００１０】本発明に係る液晶表示素子において、電極
対は、通常、２つの櫛形電極の組み合わせからなり、２
つの櫛形電極は、各々の櫛歯を交互に並べるように基板
面に平行に配置される。したがって、該電極対を用いて
電場のon/offを実行すれば、液晶分子の配向変化は基板
面内に沿って生じることとなる。しかしながら、２つの
櫛形電極の組み合わせからなる電極対は、上述したよう
に、電極の端部の領域に基板面に対して平行（水平方
向）で互いに向きの異なる複数の電界を発生する性質の
ものである。したがって、液晶の配向にばらつきが生
じ、一部の領域、すなわち、特に電極の端部の領域から
光が漏れることになる。本発明に係る液晶表示素子にお
いて、遮光層は、電極の端部の領域からの光漏れを防ぐ
ように、基板面に対し覆うように形成されるのであれば
形態等を特に限定するものではないが、基板面の有効表
示領域を大きく取る、換言すれば、画素の高開口率化を
図る観点から、画素に対して最小の面積となるように配
置することが好ましい。通常、２つの櫛形電極の組み合
わせによる電極対を備えた液晶表示素子の場合には、電
極の端部の領域からの光漏れを確実に防ぐためのマージ
ンを含めて、画素の有効表示領域の２％〜１０％、基板
面の有効表示領域として２％〜１０％が覆われることに
なる。遮光層は、能動素子、例えば、ＴＦＴを構成する
物質により形成するので、ＴＦＴを形成する際に、同時
に、遮光層を形成することが可能である。なお、本発明
に係る液晶表示素子において、能動素子であるＴＦＴの
構造は、リーク電流（ＴＦＴがoff 状態のとき流れる電
流）の低下と高いオン電流との両立を達成するためにＬ
ＤＤ（ lightly doped drain）構造でもよいし、ゲート
電極を複数とするマルチゲート（ダブルゲート）構造を
とってもよい。

【００１１】

【発明の実施の形態】以下、本発明の実施例を図面を参
照しながら詳細に説明する。なお、各図において、同一
の構成には同一の符号を付し、図面ごとの詳細な説明は
省略することとする。

【００１２】（実施例１）図１および図２は、本発明の
一実施例である液晶表示素子の１画素を示した図であ
る。

【００１３】図１および図２において、液晶表示素子
は、a-SiからなるＴＦＴの活性層１０１およびインプレ
イン電極１０２上に形成されたゲート絶縁膜を介してゲ
ート電極線１０３および画素電極１０４を備えており、
インプレイン電極線１０６が、コンタクトホール１０７
を介してインプレイン電極１０２と接続されている。ま
た、活性層１０１と画素電極１０４とは、コンタクトホ
ール１０８、１０９を介して電極パターン１１０により
電気的に接続されている。さらに、活性層１０１と信号
線１０５とは、コンタクトホール１１１により接続され
ている。なお、本実施例においては、能動素子であるＴ
ＦＴはコプラナ型のＴＦＴである。

【００１４】ここで、図１に示した液晶表示素子の製造
工程について説明する。

【００１５】はじめに、透明な絶縁膜で被覆した基板上
に、a-Si：Ｈ膜を、プラズマＣＶＤ法あるいはＬＰＣＶ
Ｄ法等により５０〜８０ｎｍ程度の厚さとなるように形
成した。次いで、a-Si：Ｈ膜に対し４５０℃〜５５０℃
で１時間から５時間程度の熱アニールを施し、a-Si：Ｈ
膜からの脱水素を実行した。なお、脱水素の工程を減ら
すため、a-Si：Ｈ膜における含有水素量を減らした膜を
形成しておいてもよい。次に、エキシマレーザーアニー
ル等により、a-Si膜を poly-Si化（結晶化）し、図３
（ａ）に示すようにパターニングしてＴＦＴの活性層１
０１およびインプレイン電極１０２を形成した。

【００１６】次に、ＡＰＣＶＤ法、ＰＥＣＶＤ法あるい
はＥＣＲ−ＰＥＣＶＤ法等により、ゲート絶縁膜を７０
ｎｍから１００ｎｍ程度の厚さとなるように形成し、ゲ
ート絶縁膜上に、Mo、Al、Ta、W 、Cuおよびこれらの合
金またはドープしたシリコン膜等の金属膜を厚さが２０
０ｎｍ〜４００ｎｍ程度となるように形成して図３
（ｂ）に示すように、ゲート電極線１０３および画素電
極１０４をパターニングした。次いで、ゲート電極線１
０３をマスクとして、ＴＦＴのソース・ドレインとなる
領域およびインプレイン電極１０２に不純物、例えば、
n-chＴＦＴの場合には１×１０²²ｃｍ^-3個程度のリンを
イオン注入法やイオンドーピング法により導入した。す
なわち、図３（ｂ）に示した斜線の領域に不純物を注入
した。次に、シリコン酸化膜、シリコン窒化膜もしくは
これらを積層した構造の層間絶縁膜をＡＰＣＶＤ法、Ｐ
ＥＣＶＤ法あるいはＥＣＲ−ＰＥＣＶＤ法等により全面
に形成し、先に注入した不純物を、エキシマレーザーア
ニールあるいは４５０℃〜５５０℃程度の熱アニールに
より活性化および低抵抗化した。

【００１７】次いで、図３（ｃ）に示すように、コンタ
クトホール１０７、１０８、１０９および１１１を開口
して、全面に、Mo、Al、Ta、W 、Cuおよびこれらの合金
またはドープしたシリコン膜等の金属膜を厚さが３００
ｎｍ〜６００ｎｍ程度となるように形成し、図３（ｄ）
に示すようにパターニングして信号線１０５、インプレ
イン電極線１０６および電極パターン１１０を形成し
た。なお、該金属膜の厚さは、カバレージの関係から層
間絶縁膜より厚いことが望ましい。また、上述したよう
に、インプレイン電極線１０６およびインプレイン電極
１０２は、コンタクトホール１０７を介して接続され、
画素電極１０４と活性層１０１は、コンタクトホール１
０８、１０９を介して電極パターン１１０により電気的
に接続されている。また、信号線１０５と活性層１０１
とは、コンタクトホール１１１により接続されている。
次に、必要に応じて全面に保護膜を形成してパターニン
グすることによりアレイ基板を作成し、対向基板との間
に液晶を充填して液晶表示素子を得た。

【００１８】図１および図２に示した構造を有する液晶
表示素子においては、図４に示したように、画素電極１
０４とインプレイン電極１０２とにより形成される電界
のうち、図４の縦方向に示した電界は電極パターン１１
０により遮蔽され液晶分子の回転は制限される。したが
って、インプレイン電極１０２および画素電極１０４の
構造に起因した液晶分子の異常な配向による光漏れが防
止され、表示画面の画質の劣化を防ぐことが可能とな
る。また、以上の構造によれば、遮光層として、能動素
子を構成する薄膜を用いることにより、製造工程の新た
な増加をもたらすこともない。

【００１９】ここで、図２に示した構造を有した液晶表
示素子におけるアレイ基板のＡ−Ａ’断面、Ｂ−Ｂ’断
面およびＣ−Ｃ’断面を図５（ａ）〜（ｃ）に示す。な
お、図１と図２における液晶表示素子は基本的な構成を
同じとするものである。なお、ここでは、保護膜は図示
していないが、必要に応じて形成することが望ましい。
図１および図２に示した構造を有する液晶表示素子に
配向処理を施してモジュール化し、インターフェース基
板を用いてテレビ画面を表示させたところ、駆動電圧±
６Ｖで良好な動画像を表示することができ、光漏れに起
因する表示画面の劣化を確認することはできなかった。

【００２０】また、本実施例における液晶表示素子にお
いては、画素電極１０４およびインプレイン電極１０２
はゲート絶縁膜を介して別層にあるため、基板面側から
概観した場合、同一の層に画素電極およびインプレイン
電極を形成した場合と比較して互いに接近するように配
置することができる。したがって、印加する電圧が低く
ても十分に液晶分子の回転を実行できるので消費電力の
削減が達成されるとともに、液晶分子の回転に際して高
い電圧を要求しないので、液晶表示素子の長寿命化と高
い信頼性を実現することができた。

【００２１】なお、本実施例では、能動素子をコプラナ
型のＴＦＴとしたが、能動素子は本発明の主旨を逸脱し
ない範囲において変形することが可能である。また、ド
ライバの端子を接続できないような微細な画素ピッチに
も十分対応できるとともに、外付けドライバとその実装
部に要する面積と比較して駆動回路に要する面積が著し
く低減でき液晶表示装置の狭額縁化を達成することが可
能である等の利点を有することから、図６に示すよう
に、液晶表示素子を制御する周辺駆動回路を該液晶表示
素子の内部に内蔵することもできる。図６においては、
液晶表示素子は、P−チャネルＴＦＴ１２０と N−チャ
ネルＴＦＴ１２１とからなるCMOS駆動回路１２２を有し
ており、画素の一例として、上述した図１あるいは図２
に示す画素とから構成されている。

【００２２】（実施例２）図７は、本発明の他の実施例
である液晶表示素子の１画素を示した図である。図７に
おいて、液晶表示素子は、ゲート電極線１０３および遮
光層１１２上にゲート絶縁膜を介してＴＦＴの活性層１
０１を備えており、該活性層１０１上に信号線１０５が
形成されている。また、信号線１０５と同時にパターニ
ングされた画素電極１０４と、層間絶縁膜を介してイン
プレイン電極１０２およびインプレイン電極線１０６が
配置されている。なお、本実施例においては、能動素子
であるＴＦＴは逆スタガ型のＴＦＴである。

【００２３】ここで、図７に示した構造を有する液晶表
示素子の製造工程について説明する。はじめに、透明
な絶縁膜で被覆した基板上に、スパッタ法等により、M
o、Al、Ta、W 、Cuおよびこれらの合金またはドープし
たシリコン膜等の金属膜を厚さが２００ｎｍ〜３００ｎ
ｍ程度となるように形成し、次いで、図８（ａ）に示す
ようにパターニングして、ゲート電極線１０３および遮
光層１１２を形成した。

【００２４】次いで、ＡＰＣＶＤ法、ＰＥＣＶＤ法ある
いはＥＣＲ−ＰＥＣＶＤ法等により、酸化膜や窒化膜等
からなる２００ｎｍから４００ｎｍ程度の厚さのゲート
絶縁膜、ＴＦＴの活性層となる５０ｎｍから３００ｎｍ
程度の厚さのa-Si膜、オーミックコンタクト層となる５
０ｎｍから１００ｎｍ程度の厚さの n^＋a-Siを形成し、
図８（ｂ）に示すようにパターニングしてＴＦＴの活性
層１０１を形成した。

【００２５】次に、Al等からなる金属膜をスパッタ法等
により形成し、図８（ｃ）に示すようにパターニングし
て３００ｎｍから５００ｎｍ程度の厚さの画素電極１０
４および信号線１０５を形成した。次いで、 n^＋a-Siを
エッチングし、ソース・ドレイン電極を分離した。

【００２６】次に、酸化膜等からなる、３００ｎｍから
５００ｎｍ程度の厚さの層間絶縁膜を形成した後、Al等
からなる金属膜をスパッタ法等により形成し、図８
（ｄ）に示すようにパターニングして３００ｎｍから５
００ｎｍ程度の厚さのインプレイン電極１０２を形成し
た。次に、必要に応じて全面に保護膜を形成してパター
ニングすることによりアレイ基板を作成し、対向基板と
の間に液晶を充填して液晶表示素子を得た。

【００２７】図７に示した構造を有する液晶表示素子に
おいては、遮光層１１２によりインプレイン電極１０２
および画素電極１０４の構造に起因した液晶分子の異常
な配向による光漏れが防止され、表示画面の画質の劣化
を防ぐことが可能となる。また、以上の構造によれば、
遮光層として、能動素子を構成する薄膜を用いることに
より、製造工程の新たな増加をもたらすこともない。

【００２８】ここで、図７の液晶表示素子におけるアレ
イ基板のＡ−Ａ’断面、Ｂ−Ｂ’断面およびＣ−Ｃ’断
面を図９（ａ）〜（ｃ）に示す。なお、ここでは、保護
膜は図示していないが、必要に応じて形成することが望
ましい。

【００２９】図７に示した構造を有する液晶表示素子に
配向処理を施してモジュール化し、インターフェース基
板を用いてテレビ画面を表示させたところ、駆動電圧±
６Ｖで良好な動画像を表示することができ、光漏れに起
因する表示画面の劣化を確認することはできなかった。

【００３０】また、本実施例における液晶表示素子にお
いては、画素電極１０４およびインプレイン電極１０２
は層間絶縁膜を介して別層にあるため、基板面側から概
観した場合、同一の層に画素電極およびインプレイン電
極を形成した場合と比較して互いに接近するように配置
することができる。したがって、印加する電圧が低くて
も十分に液晶分子の回転を実行できるので消費電力の削
減が達成されるとともに、液晶分子の回転に際して高い
電圧を要求しないので、液晶表示素子の長寿命化と高い
信頼性を実現することができた。

【００３１】（実施例３）図１０は、本発明の他の実施
例である液晶表示素子の１画素を示した図である。な
お、本実施例においては、能動素子であるＴＦＴはコプ
ラナ型のＴＦＴである。ここで、図１０に示した構造
を有する液晶表示素子の製造工程について説明する。
はじめに、透明な絶縁膜で被覆した基板上に、スパッタ
法等により、Mo、Al、Ta、W 、Cuおよびこれらの合金ま
たはドープしたシリコン膜等の金属膜を厚さが２００ｎ
ｍ〜３００ｎｍ程度となるように形成し、次いで、図１
１（ａ）に示すようにパターニングして、遮光層１１２
を形成した。次に、シリコン酸化膜等の絶縁膜を厚さが
５０ｎｍ〜２００ｎｍ程度となるようＣＶＤ法等により
形成し、該絶縁膜上にa-Si：Ｈ膜を、プラズマＣＶＤ法
あるいはＬＰＣＶＤ法等により５０〜８０ｎｍ程度の厚
さとなるように形成した。次いで、a-Si：Ｈ膜に対し４
５０℃〜５５０℃で１時間から５時間程度の熱アニール
を施し、a-Si：Ｈ膜からの脱水素を実行した。なお、脱
水素の工程を減らすため、a-Si：Ｈ膜における含有水素
量を減らした膜を形成しておいてもよい。次に、エキシ
マレーザーアニール等により、a-Si膜を poly-Si化（結
晶化）し、図１１（ｂ）に示すようにパターニングして
ＴＦＴの活性層１０１を形成した。

【００３２】次に、ＡＰＣＶＤ法、ＰＥＣＶＤ法あるい
はＥＣＲ−ＰＥＣＶＤ法等により、ゲート絶縁膜を７０
ｎｍから１００ｎｍ程度の厚さとなるように形成し、ゲ
ート絶縁膜上に、Mo、Al、Ta、W 、Cuおよびこれらの合
金またはドープしたシリコン膜等の金属膜を厚さが２０
０ｎｍ〜４００ｎｍ程度となるように形成して図１１
（ｃ）に示すように、ゲート電極線１０３および画素電
極１０４をパターニングした。次いで、ゲート電極線１
０３をマスクとして、ＴＦＴのソース・ドレインとなる
領域に不純物、例えば、n-chＴＦＴの場合には１×１０
²²ｃｍ^-3個程度のリンをイオン注入法やイオンドーピン
グ法により導入した。次に、シリコン酸化膜、シリコン
窒化膜もしくはこれらを積層した構造の層間絶縁膜をＡ
ＰＣＶＤ法、ＰＥＣＶＤ法あるいはＥＣＲ−ＰＥＣＶＤ
法等により全面に形成し、先に注入した不純物を、エキ
シマレーザーアニールあるいは４５０℃〜５５０℃程度
の熱アニールにより活性化および低抵抗化した。

【００３３】次いで、図１１（ｄ）に示すように、コン
タクトホール１０８、１０９および１１１を開口して、
全面に、Mo、Al、Ta、W 、Cuおよびこれらの合金または
ドープしたシリコン膜等の金属膜を厚さが３００ｎｍ〜
６００ｎｍ程度となるように形成し、図１１（ｅ）に示
すようにパターニングして信号線１０５、インプレイン
電極線１０６および電極パターン１１０を形成した。画
素電極１０４と活性層１０１とは、コンタクトホール１
０８、１０９を介して電極パターン１１０により電気的
に接続されている。さらに、信号線１０５と活性層１０
１とは、コンタクトホール１１１により接続されてい
る。次に、必要に応じて全面に保護膜を形成してパター
ニングすることによりアレイ基板を作成し、対向基板と
の間に液晶を充填して液晶表示素子を得た。

【００３４】図１０に示した構造を有する液晶表示素子
においては、電極パターン１１０によりインプレイン電
極１０２および画素電極１０４の構造に起因した液晶分
子の異常な配向による光漏れが防止され、表示画面の画
質の劣化を防ぐことが可能となる。また、以上の構造に
よれば、遮光層として、能動素子を構成する薄膜を用い
ることにより、製造工程の新たな増加をもたらすことも
ない。

【００３５】ここで、図１０の液晶表示素子におけるア
レイ基板のＡ−Ａ’断面を図１２に示す。なお、ここで
は、保護膜は図示していないが、必要に応じて形成する
ことが望ましい。

【００３６】図１０に示した構造を有する液晶表示素子
に配向処理を施してモジュール化し、インターフェース
基板を用いてテレビ画面を表示させたところ、駆動電圧
±６Ｖで良好な動画像を表示することができ、光漏れに
起因する表示画面の劣化を確認することはできなかっ
た。

【００３７】また、本実施例における液晶表示素子にお
いては、画素電極１０４およびインプレイン電極１０２
は層間絶縁膜を介して別層にあるため、基板面側から概
観した場合、同一の層に画素電極およびインプレイン電
極を形成した場合と比較して互いに接近するように配置
することができる。したがって、印加する電圧が低くて
も十分に液晶分子の回転を実行できるので消費電力の削
減が達成されるとともに、液晶分子の回転に際して高い
電圧を要求しないので、液晶表示素子の長寿命化と高い
信頼性を実現することができた。

【００３８】（実施例４）図１３は、本発明の他の実施
例である液晶表示素子の１画素を示した図である。な
お、本実施例においては、能動素子であるＴＦＴはコプ
ラナ型のＴＦＴである。ここで、図１３に示した構造
を有する液晶表示素子の製造工程について説明する。

【００３９】はじめに、透明な絶縁膜で被覆した基板上
に、a-Si：Ｈ膜を、プラズマＣＶＤ法あるいはＬＰＣＶ
Ｄ法等により５０〜８０ｎｍ程度の厚さとなるように形
成した。次いで、a-Si：Ｈ膜に対し４５０℃〜５５０℃
で１時間から５時間程度の熱アニールを施し、a-Si：Ｈ
膜からの脱水素を実行した。なお、脱水素の工程を減ら
すため、a-Si：Ｈ膜における含有水素量を減らした膜を
形成しておいてもよい。次に、エキシマレーザーアニー
ル等により、a-Si膜を poly-Si化（結晶化）し、図１４
（ａ）に示すようにパターニングしてＴＦＴの活性層１
０１を形成した。次に、ＡＰＣＶＤ法、ＰＥＣＶＤ法
あるいはＥＣＲ−ＰＥＣＶＤ法等により、ゲート絶縁膜
を７０ｎｍから１００ｎｍ程度の厚さとなるように形成
し、ゲート絶縁膜上に、Mo、Al、Ta、W 、Cuおよびこれ
らの合金またはドープしたシリコン膜等の金属膜を厚さ
が２００ｎｍ〜４００ｎｍ程度となるように形成して図
１４（ｂ）に示すように、ゲート電極線１０３および画
素電極１０４をパターニングした。次いで、ゲート電極
線１０３をマスクとして、ＴＦＴのソース・ドレインと
なる領域に不純物、例えば、n-chＴＦＴの場合には１×
１０²²ｃｍ^-3個程度のリンをイオン注入法やイオンドー
ピング法により導入した。次に、シリコン酸化膜、シリ
コン窒化膜もしくはこれらを積層した構造の層間絶縁膜
をＡＰＣＶＤ法、ＰＥＣＶＤ法あるいはＥＣＲ−ＰＥＣ
ＶＤ法等により全面に形成し、先に注入した不純物を、
エキシマレーザーアニールあるいは４５０℃〜５５０℃
程度の熱アニールにより活性化および低抵抗化した。

【００４０】次いで、図１４（ｃ）に示すように、コン
タクトホール１０８、１０９および１１１を開口して、
全面に、Mo、Al、Ta、W 、Cuおよびこれらの合金または
ドープしたシリコン膜等の金属膜を厚さが３００ｎｍ〜
６００ｎｍ程度となるように形成し、図１４（ｄ）に示
すようにパターニングして信号線１０５、インプレイン
電極線１０６および電極パターン１１０を形成した。な
お、該金属膜の厚さは、カバレージの関係から層間絶縁
膜より厚いことが望ましい。画素電極１０４と活性層１
０１とは、コンタクトホール１０８、１０９を介して電
極パターン１１０により電気的に接続されている。ま
た、信号線１０５と活性層１０１とは、コンタクトホー
ル１１１により接続されている。

【００４１】次に、シリコン酸化膜等の絶縁膜を５０ｎ
ｍ〜２００ｎｍ程度の厚さとなるようにＣＶＤ法等によ
り形成した後、全面に金属膜を形成してパターニングを
施し、図１４（ｅ）に示す遮光層１１２を形成した。そ
して、必要に応じて全面に保護膜を形成してパターニン
グすることによりアレイ基板を作成し、対向基板との間
に液晶を充填して液晶表示素子を得た。

【００４２】図１３に示した構造を有する液晶表示素子
においては、インプレイン電極１０２および画素電極１
０４の構造に起因した液晶分子の異常な配向による光漏
れが防止され、表示画面の画質の劣化を防ぐことが可能
となる。また、以上の構造によれば、遮光層として、能
動素子を構成する薄膜を用いることにより、製造工程の
新たな増加をもたらすこともない。

【００４３】ここで、図１３の液晶表示素子におけるア
レイ基板のＡ−Ａ’断面を図１５に示す。なお、ここで
は、保護膜は図示していないが、必要に応じて形成する
ことが望ましい。

【００４４】図１３に示した構造を有する液晶表示素子
に配向処理を施してモジュール化し、インターフェース
基板を用いてテレビ画面を表示させたところ、駆動電圧
±６Ｖで良好な動画像を表示することができ、光漏れに
起因する表示画面の劣化を確認することはできなかっ
た。

【００４５】また、本実施例における液晶表示素子にお
いては、画素電極１０４およびインプレイン電極１０２
は層間絶縁膜を介して別層にあるため、基板面側から概
観した場合、同一の層に画素電極およびインプレイン電
極を形成した場合と比較して互いに接近するように配置
することができる。したがって、印加する電圧が低くて
も十分に液晶分子の回転を実行できるので消費電力の削
減が達成されるとともに、液晶分子の回転に際して高い
電圧を要求しないので、液晶表示素子の長寿命化と高い
信頼性を実現することができた。

【００４６】なお、本実施例では、能動素子をコプラナ
型のＴＦＴとしたが、能動素子は本発明の主旨を逸脱し
ない範囲において変形することが可能である。

【００４７】（実施例５）図１６は、本発明の他の実施
例である液晶表示素子の１画素を示した図であり、図１
７は、図１６における液晶表示素子のアレイ基板のＡ−
Ａ’断面を示した図である。なお、ここでは、保護膜は
図示していないが、必要に応じて形成することが望まし
い。なお、本実施例においては、能動素子であるＴＦＴ
は逆スタガ型のＴＦＴである。

【００４８】ここで、図１６および図１７に示した構造
を有する液晶表示素子の製造工程について説明する。

【００４９】はじめに、透明な絶縁膜で被覆した基板上
に、金属膜を厚さが２００ｎｍ〜３００ｎｍ程度となる
ようにスパッタ法等により形成し、図１８（ａ）に示す
ようにパターニングして遮光層１１２を形成した。次
に、ＣＶＤ法等により透明な絶縁膜を形成し、スパッタ
法等によりMo、Al、Ta、W 、Cuおよびこれらの合金また
はドープしたシリコン膜等の金属膜を厚さが２００ｎｍ
〜３００ｎｍ程度となるように形成して図１８（ｂ）に
示すように、ゲート電極線１０３をパターニングした。

【００５０】次いで、ＡＰＣＶＤ法、ＰＥＣＶＤ法ある
いはＥＣＲ−ＰＥＣＶＤ法等により、酸化膜や窒化膜等
からなる２００ｎｍから４００ｎｍ程度の厚さのゲート
絶縁膜、ＴＦＴの活性層となる５０ｎｍから３００ｎｍ
程度の厚さのa-Si膜、オーミックコンタクト層となる５
０ｎｍから１００ｎｍ程度の厚さの n^＋a-Siを形成し、
図１８（ｃ）に示すようにパターニングしてＴＦＴの活
性層１０１を形成した。

【００５１】次に、Al等からなる金属膜をスパッタ法等
により形成し、図１８（ｄ）に示すようにパターニング
して３００ｎｍから５００ｎｍ程度の厚さの画素電極１
０４および信号線１０５を形成した。次いで、 n^＋a-Si
をエッチングし、ソース・ドレイン電極を分離した。

【００５２】次に、酸化膜等からなる、３００ｎｍから
５００ｎｍ程度の厚さの層間絶縁膜を形成した後、Al等
からなる金属膜をスパッタ法等により形成し、図１８
（ｅ）に示すようにパターニングして３００ｎｍから５
００ｎｍ程度の厚さのインプレイン電極１０２を形成し
た。次に、必要に応じて全面に保護膜を形成してパター
ニングすることによりアレイ基板を作成し、対向基板と
の間に液晶を充填して液晶表示素子を得た。

【００５３】図１６および図１７に示した構造を有する
液晶表示素子においては、遮光層１１２および電極パタ
ーン１１０によりインプレイン電極１０２および画素電
極１０４の構造に起因した液晶分子の異常な配向による
光漏れが防止され、表示画面の画質の劣化を防ぐことが
可能となる。また、ＴＦＴを挟むように遮光層１１２お
よび電極パターン１１０を形成しているので、ＴＦＴに
おける光リーク電流の発生を有効に防止できる構造とな
った。さらに、以上の構造によれば、遮光層として、能
動素子を構成する薄膜を用いることにより、製造工程の
新たな増加をもたらすこともない。

【００５４】図１６および図１７に示した構造を有する
液晶表示素子に配向処理を施してモジュール化し、イン
ターフェース基板を用いてテレビ画面を表示させたとこ
ろ、駆動電圧±６Ｖで良好な動画像を表示することがで
き、光漏れに起因する表示画面の劣化を確認することは
できなかった。

【００５５】また、本実施例における液晶表示素子にお
いては、画素電極１０４およびインプレイン電極１０２
は層間絶縁膜を介して別層にあるため、基板面側から概
観した場合、同一の層に画素電極およびインプレイン電
極を形成した場合と比較して互いに接近するように配置
することができる。したがって、印加する電圧が低くて
も十分に液晶分子の回転を実行できるので消費電力の削
減が達成されるとともに、液晶分子の回転に際して高い
電圧を要求しないので、液晶表示素子の長寿命化と高い
信頼性を実現することができた。

【００５６】（実施例６）図１９は、本発明の他の実施
例である液晶表示素子の１画素を示した図であり、図２
０は、図１９における液晶表示素子のアレイ基板のＡ−
Ａ’断面を示した図である。なお、ここでは、保護膜は
図示していないが、必要に応じて形成することが望まし
い。なお、本実施例においては、能動素子であるＴＦＴ
は逆スタガ型のＴＦＴである。

【００５７】ここで、図１９および図２０に示した構造
を有する液晶表示素子の製造工程について説明する。

【００５８】はじめに、透明な絶縁膜で被覆した基板上
に、スパッタ法等により、Mo、Al、Ta、W 、Cuおよびこ
れらの合金またはドープしたシリコン膜等の金属膜を厚
さが２００ｎｍ〜３００ｎｍ程度となるように形成し
て、図２１（ａ）に示すようにゲート電極線１０３をパ
ターニングした。

【００５９】次いで、ＡＰＣＶＤ法、ＰＥＣＶＤ法ある
いはＥＣＲ−ＰＥＣＶＤ法等により、酸化膜や窒化膜等
からなる２００ｎｍから４００ｎｍ程度の厚さのゲート
絶縁膜、ＴＦＴの活性層となる５０ｎｍから３００ｎｍ
程度の厚さのa-Si膜、オーミックコンタクト層となる５
０ｎｍから１００ｎｍ程度の厚さの n^＋a-Siを形成し、
図２１（ｂ）に示すようにパターニングしてＴＦＴの活
性層１０１を形成した。

【００６０】次に、Al等からなる金属膜をスパッタ法等
により形成し、図２１（ｃ）に示すようにパターニング
して３００ｎｍから５００ｎｍ程度の厚さの画素電極１
０４および信号線１０５を形成した。次いで、 n^＋a-Si
をエッチングし、ソース・ドレイン電極を分離した。

【００６１】次に、酸化膜等からなる、３００ｎｍから
５００ｎｍ程度の厚さの層間絶縁膜を形成した後、Al等
からなる金属膜をスパッタ法等により形成し、図２１
（ｄ）に示すようにパターニングして３００ｎｍから５
００ｎｍ程度の厚さのインプレイン電極１０２を形成し
た。次に、透明な絶縁膜を５０ｎｍ〜２００ｎｍ程度の
厚さとなるようにＣＶＤ法等により形成した後、全面に
金属膜を形成してパターニングを施し、図２１（ｅ）に
示す遮光層１１２を形成した。次いで、必要に応じて全
面に保護膜を形成してパターニングすることによりアレ
イ基板を作成し、対向基板との間に液晶を充填して液晶
表示素子を得た。

【００６２】図１９および図２０に示した構造を有する
液晶表示素子においては、遮光層１１２によりインプレ
イン電極１０２および画素電極１０４の構造に起因した
液晶分子の異常な配向による光漏れが防止され、表示画
面の画質の劣化を防ぐことが可能となる。また、以上の
構造によれば、遮光層として、能動素子を構成する薄膜
を用いることにより、製造工程の新たな増加をもたらす
こともない。

【００６３】図１９および図２０に示した構造を有する
液晶表示素子に配向処理を施してモジュール化し、イン
ターフェース基板を用いてテレビ画面を表示させたとこ
ろ、駆動電圧±６Ｖで良好な動画像を表示することがで
き、光漏れに起因する表示画面の劣化を確認することは
できなかった。

【００６４】また、本実施例における液晶表示素子にお
いては、画素電極１０４およびインプレイン電極１０２
は層間絶縁膜を介して別層にあるため、基板面側から概
観した場合、同一の層に画素電極およびインプレイン電
極を形成した場合と比較して互いに接近するように配置
することができる。したがって、印加する電圧が低くて
も十分に液晶分子の回転を実行できるので消費電力の削
減が達成されるとともに、液晶分子の回転に際して高い
電圧を要求しないので、液晶表示素子の長寿命化と高い
信頼性を実現することができた。

【００６５】（実施例７）図２２は、本発明の他の実施
例である液晶表示素子の１画素を示した図であり、図２
３は、図２２における液晶表示素子のアレイ基板のＡ−
Ａ’断面を示した図である。なお、ここでは、保護膜は
図示していないが、必要に応じて形成することが望まし
い。なお、本実施例においては、能動素子であるＴＦＴ
は逆スタガ型のＴＦＴである。

【００６６】ここで、図２２および図２３に示した構造
を有する液晶表示素子の製造工程について説明する。

【００６７】はじめに、透明な絶縁膜で被覆した基板上
に、スパッタ法等により、Mo、Al、Ta、W 、Cuおよびこ
れらの合金またはドープしたシリコン膜等の金属膜を厚
さが２００ｎｍ〜３００ｎｍ程度となるように形成し
て、図２４（ａ）に示すようにインプレイン電極１０２
およびゲート電極線１０３をパターニングした。

【００６８】次いで、ＡＰＣＶＤ法、ＰＥＣＶＤ法ある
いはＥＣＲ−ＰＥＣＶＤ法等により、酸化膜や窒化膜等
からなる２００ｎｍから４００ｎｍ程度の厚さのゲート
絶縁膜、ＴＦＴの活性層となる５０ｎｍから３００ｎｍ
程度の厚さのa-Si膜、オーミックコンタクト層となる５
０ｎｍから１００ｎｍ程度の厚さの n^＋a-Siを形成し、
図２４（ｂ）に示すようにパターニングしてＴＦＴの活
性層１０１および遮光層１１２を形成した。

【００６９】次に、Al等からなる金属膜をスパッタ法等
により形成し、図２４（ｃ）に示すようにパターニング
して３００ｎｍから５００ｎｍ程度の厚さの画素電極１
０４および信号線１０５を形成した。次いで、 n^＋a-Si
をエッチングし、ソース・ドレイン電極を分離した。次
いで、必要に応じて全面に保護膜を形成してパターニン
グすることによりアレイ基板を作成し、対向基板との間
に液晶を充填して液晶表示素子を得た。

【００７０】図２２および図２３に示した構造を有する
液晶表示素子においては、遮光層１１２によりインプレ
イン電極１０２および画素電極１０４の構造に起因した
液晶分子の異常な配向による光漏れが防止され、表示画
面の画質の劣化を防ぐことが可能となる。また、以上の
構造によれば、遮光層として、能動素子を構成する薄膜
を用いることにより、製造工程の新たな増加をもたらす
こともない。

【００７１】図２２および図２３に示した構造を有する
液晶表示素子に配向処理を施してモジュール化し、イン
ターフェース基板を用いてテレビ画面を表示させたとこ
ろ、駆動電圧±６Ｖで良好な動画像を表示することがで
き、光漏れに起因する表示画面の劣化を確認することは
できなかった。

【００７２】また、本実施例における液晶表示素子にお
いては、画素電極１０４およびインプレイン電極１０２
は層間絶縁膜を介して別層にあるため、基板面側から概
観した場合、同一の層に画素電極およびインプレイン電
極を形成した場合と比較して互いに接近するように配置
することができる。したがって、印加する電圧が低くて
も十分に液晶分子の回転を実行できるので消費電力の削
減が達成されるとともに、液晶分子の回転に際して高い
電圧を要求しないので、液晶表示素子の長寿命化と高い
信頼性を実現することができた。

【００７３】なお、上記実施例では、能動素子として、
コプラナ型および逆スタガ型のＴＦＴについて例示した
が、能動素子は、本発明を逸脱しない範囲で適宜設定で
き、例えば、ダイオードのような２端子デバイスでもよ
い。

【００７４】

【発明の効果】以上、詳述したように、本発明に係る液
晶表示素子によれば、基板面に対して水平方向で互いに
向きの異なる第１および第２の電界を発生する電極対に
おける第２の電界を生じる領域を、遮蔽層により基板面
に対して覆うことにより、液晶分子の配向状態に起因す
る光の透過率の差により生じる光漏れを防止するので、
表示画面への光漏れを遮蔽することが可能となる。した
がって、光漏れによる表示画面の画質の劣化が防止さ
れ、良好な表示特性が実現された液晶表示素子を提供す
ることができる。

【００７５】また、本発明に係る液晶表示素子によれ
ば、遮光層を、能動素子を構成する物質により構成する
ことにより、能動素子の作成と同時に設けることができ
るので、遮光層を作成する工程を特に設ける必要がな
い。また、遮光性が高いためセルギャップを小さくとる
ことができる。したがって、小型化が容易で、良好な駆
動性能を発揮し、経済性にも優れた液晶表示素子を提供
することができる。

【図面の簡単な説明】

【図１】本発明の一実施例である液晶表示素子の１画素
を示した図。

【図２】本発明の一実施例である液晶表示素子の１画素
を示した図。

【図３】図２に示した構造を備えた液晶表示素子の製造
工程について説明した図。

【図４】画素電極１０４とインプレイン電極１０２とに
より形成された電界の一部を遮蔽した状態を示した図。

【図５】図３に示した構造を備えた液晶表示素子におけ
るアレイ基板の断面を示した図。

【図６】駆動回路部を内蔵した液晶表示素子の断面を示
した図。

【図７】本発明の他の実施例である液晶表示素子の１画
素を示した図。

【図８】図７に示した構造を備えた液晶表示素子の製造
工程について説明した図。

【図９】図７に示した構造を備えた液晶表示素子におけ
るアレイ基板の断面を示した図。

【図１０】本発明の他の実施例である液晶表示素子の１
画素を示した図。

【図１１】図１０に示した構造を備えた液晶表示素子の
製造工程について説明した図。

【図１２】図１０に示した構造を備えた液晶表示素子に
おけるアレイ基板の断面を示した図。

【図１３】本発明の他の実施例である液晶表示素子の１
画素を示した図。

【図１４】図１３に示した構造を備えた液晶表示素子の
製造工程について説明した図。

【図１５】図１３に示した構造を備えた液晶表示素子に
おけるアレイ基板の断面を示した図。

【図１６】本発明の他の実施例である液晶表示素子の１
画素を示した図。

【図１７】図１６に示した構造を備えた液晶表示素子に
おけるアレイ基板の断面を示した図。

【図１８】図１６に示した構造を備えた液晶表示素子の
製造工程について説明した図。

【図１９】本発明の他の実施例である液晶表示素子の１
画素を示した図。

【図２０】図１９に示した構造を備えた液晶表示素子に
おけるアレイ基板の断面を示した図。

【図２１】図１９に示した構造を備えた液晶表示素子の
製造工程について説明した図。

【図２２】本発明の他の実施例である液晶表示素子の１
画素を示した図。

【図２３】図２２に示した構造を備えた液晶表示素子に
おけるアレイ基板の断面を示した図。

【図２４】図２２に示した構造を備えた液晶表示素子の
製造工程について説明した図。

【図２５】従来の液晶表示素子の概略を示した図。

【図２６】従来の面内スイッチング方式を用いた液晶表
示素子の概略を示した図。

【図２７】面内スイッチング方式による液晶表示素子の
１つの画素について示した図。

【図２８】従来の面内スイッチング方式を用いた液晶表
示素子における液晶分子の配向について示した図。

【符号の説明】

１０１、１１８、１１９……活性層１０２……イン
プレイン電極１０３……ゲート電極線１０４……画素電極１
０５……信号線１０６……インプレイン電極線１０７、１０８、１０９、１１１……コンタクトホール１１０……電極パターン１１２……遮光層１１
３……ゲート絶縁膜１１４……層間絶縁膜１１５……絶縁膜１１６ａ〜１１６ｃ……金属配線１１７ａ、１１７
ｂ……ゲート電極線１２０…… P−チャネルＴＦＴ１２１…… N−チャ
ネルＴＦＴ１２２……CMOS駆動回路２０１……画素電極２０２……ＴＦＴ２０３…
…アレイ基板２０４……対向電極２０５……対向基板２０６
……液晶分子２０７……画素電極２０８……インプレイン電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｄ 21/336

Claims

【特許請求の範囲】

【請求項１】基板面と平行になるように配置され、互
いに方向の異なる第１および第２の電界を生じる電極対
と、前記電極対の一方の電極と接続された能動素子と、前記能動素子を構成する物質からなり、前記電極対にお
ける前記第２の電界を生じる領域を、前記基板面に対し
覆うように配置した遮光層と、を具備したことを特徴とする液晶表示素子。
【請求項２】前記遮蔽層は、前記基板面における有効
表示領域の２％〜１０％を覆うことを特徴とする請求項
１に記載の液晶表示素子。