CN105144364B - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN105144364B
CN105144364B CN201480023469.5A CN201480023469A CN105144364B CN 105144364 B CN105144364 B CN 105144364B CN 201480023469 A CN201480023469 A CN 201480023469A CN 105144364 B CN105144364 B CN 105144364B
Authority
CN
China
Prior art keywords
mentioned
distribution
region
semiconductor device
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480023469.5A
Other languages
English (en)
Other versions
CN105144364A (zh
Inventor
古川博章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN105144364A publication Critical patent/CN105144364A/zh
Application granted granted Critical
Publication of CN105144364B publication Critical patent/CN105144364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体装置(100T、100B)具备：基板(30)；第1金属层(10)，其被基板(30)支撑，包含多条第1配线(12)；绝缘层(70)，其形成于第1金属层(10)上；第2金属层(20)，其形成于绝缘层(70)上，包含多条第2配线(22)；绝缘性保护层(80)，其覆盖多条第2配线(22)各自的一部分；以及导电层(90)，其形成于绝缘性保护层(80)上。在包含形成有绝缘性保护层(80)的第1区域(R1)与没有形成绝缘性保护层(80)的第2区域(R2)之间的边界的截面中，绝缘层(70)的绝缘性保护层(80)侧的表面在相互相邻的2条第2配线之间具有台阶。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置和半导体装置的制造方法，例如涉及具备TFT的有源矩阵基板、使用有源矩阵基板的显示装置。
背景技术
具备按每个像素设有开关元件的有源矩阵基板的液晶显示装置等显示装置被广泛使用。具备作为开关元件的薄膜晶体管(Thin Film Transistor；以下为“TFT”)的有源矩阵基板被称为TFT基板。用于液晶显示装置的TFT基板例如具有：玻璃基板；被玻璃基板支撑的多个TFT；多条栅极配线和多条源极配线；以及排列成矩阵状的多个像素电极。多条栅极配线以沿着显示面的例如行方向延伸的方式设置，多条源极配线以沿着显示面的例如列方向延伸的方式设置。各TFT的栅极电极与栅极配线电连接，源极电极与源极配线电连接，漏极电极与像素电极电连接。
已知如下液晶显示装置：其在覆盖TFT、栅极配线以及源极配线的绝缘膜上配置有像素电极的构成中，通过调整绝缘膜的厚度和/或介电常数，减小由于像素电极的端部与栅极配线和/或源极配线重叠而形成的寄生电容，从而提高像素开口率(例如专利文献1～4)。在这样的液晶显示装置中，上述绝缘膜典型地由有机绝缘性材料形成。这是因为具有如下优点：有机绝缘性材料与无机绝缘性材料相比具有低介电常数，和/或容易形成得厚。
但是，当形成比较厚的绝缘膜时，产生如下问题。
在TFT基板的由排列成矩阵状的像素所形成的显示区域的周边形成有非显示区域(称为“边框区域”。)。在边框区域除了形成有用于使以中间隔着液晶层相互相对的方式配置的2片基板(TFT基板和相对基板)贴合的密封部之外，有时还形成有端子部以及驱动电路部。在这样的构成中，绝缘膜形成于显示区域内的大致整个面，但是没有形成于边框区域的至少端子部上。这样，在TFT基板上存在形成有绝缘膜的区域和没有形成绝缘膜的区域，当绝缘膜厚时，会形成比较大的台阶。
那样的话，在通过使沉积于绝缘膜上的导电膜图案化而形成像素电极的工艺中，有时导电膜的一部分残留于绝缘膜的边缘附近，在相互相邻的配线(栅极配线和/或源极配线)间发生短路。这是由于：用于使导电膜图案化的抗蚀剂掩模的厚度在绝缘膜的台阶下比台阶上厚，残留有抗蚀剂掩模。这样，有时将在应被显影并除去的部分残留的抗蚀剂掩模称为抗蚀剂残渣。
在专利文献1和2中公开了如下方案：通过在绝缘膜的图案中设置向边框区域的配线间突出的部分，从而抑制绝缘膜的边缘附近的抗蚀剂残渣的产生。另外，在专利文献3和4中提出了如下方案：通过使得绝缘膜的边缘的倾斜角度不陡，从而抑制绝缘膜的边缘附近的抗蚀剂残渣的产生。
现有技术文献
专利文献
专利文献1:特开平11－024101号公报
专利文献2:特开2002－303889号公报
专利文献3:特开平11－153809号公报
专利文献4:特开2009－128761号公报
发明内容
发明要解决的问题
但是，在专利文献1～4记载的技术中，需要准确地控制绝缘膜的图案或者绝缘膜的边缘部的倾斜角，有可能工艺裕量(process margin)下降、成品率下降等，量产性下降。
本发明是为了解决上述问题而完成的，其目的在于提供如下半导体装置：具有比以往简化的机构，或者能用比以往简单的方法制造，可抑制边框区域中的配线间的短路。
用于解决问题的方案
本发明的实施方式的半导体装置具备：基板；第1金属层，其被上述基板支撑，包含多条第1配线；绝缘层，其形成于上述第1金属层上；第2金属层，其形成于上述绝缘层上，包含多条第2配线；绝缘性保护层，其覆盖上述多条第2配线各自的一部分，在上述基板上规定形成有上述绝缘性保护层的第1区域和没有形成上述绝缘性保护层的第2区域；以及导电层，其形成于上述绝缘性保护层上，在包含上述第1区域与上述第2区域之间的边界的截面中，上述绝缘层的上述绝缘性保护层侧的表面在相互相邻的2条第2配线之间具有台阶，上述第1金属层包含跨上述第1区域和上述第2区域的岛状部，上述台阶具有反映出上述截面中的上述岛状部的轮廓的形状。
在某实施方式中，上述表面包含朝向上述绝缘性保护层侧突出的部分。
在某实施方式中，上述突出的部分形成于与上述2条第2配线中的至少一方重叠的位置。
在某实施方式中，位于上述2条第2配线之间的台阶的数量为1。
在某实施方式中，上述突出的部分形成于上述2条第2配线之间。
在某实施方式中，上述第1金属层包含跨上述第1区域和上述第2区域的岛状部，上述台阶具有反映出上述截面中的上述岛状部的轮廓的形状。
在某实施方式中，上述岛状部配置于与上述2条第2配线中的至少一方重叠的位置。
在某实施方式中，上述岛状部配置于上述2条第2配线之间。
某实施方式的半导体装置还具备被上述基板支撑的多个开关元件，上述多个开关元件各自具有半导体层，上述半导体层包含第1接触区域、第2接触区域以及配置于上述第1接触区域与上述第2接触区域之间的沟道区域，上述多条第1配线各自以与上述多个开关元件中的对应的开关元件的上述沟道区域重叠的方式配置，上述岛状部与上述多条第1配线中的对应的第1配线电连接。
在某实施方式中，上述半导体层包含氧化物半导体。上述氧化物半导体可包含In－Ga－Zn－O系的半导体。上述In－Ga－Zn－O系的半导体可包含准晶质部分。
在某实施方式中，上述半导体装置还具备配置于上述第2区域的驱动电路，上述多条第2配线包含与上述驱动电路直接连接的第2配线。
在某实施方式中，上述绝缘性保护层是包含有机绝缘性材料的层。
本发明的实施方式的半导体装置的制造方法包含：工序(a)，在基板上形成包含多个岛状部和多条第1配线的第1金属层；工序(b)，形成覆盖上述第1金属层的绝缘层；工序(c)，在上述绝缘层上形成包含多条第2配线的第2金属层；工序(d)，将绝缘性材料赋予到上述绝缘层上和上述第2金属层上；工序(e)，将上述绝缘性材料固化后进行图案化，由此形成覆盖上述多条第2配线各自的一部分、且与上述多个岛状部各自的一部分有重叠的绝缘性保护层；以及工序(f)，在上述绝缘性保护层上形成导电层，上述工序(b)包含在上述绝缘层的表面形成反映上述多个岛状部的形状的台阶的工序。
在某实施方式中，在上述工序(d)中，将液体状的绝缘性材料赋予到上述绝缘层上和上述第2金属层上。
在某实施方式中，在上述工序(d)中，将有机绝缘性材料赋予到上述绝缘层上和上述第2金属层上。
发明效果
根据本发明的实施方式，能提供可抑制边框区域中的配线间的短路的半导体装置和半导体装置的制造方法。
附图说明
图1(a)是本发明的实施方式的TFT基板100T的示意性截面图，(b)是TFT基板100T的俯视图，(c)是表示TFT基板100T的包含第1区域R1与第2区域R2之间的边界的截面的图。
图2(a)是示意性地表示构成导电层90的材料残留于第1区域R1与第2区域R2之间的边界附近的状态的图，(b)和(c)分别表示在绝缘层的表面不具有台阶的TFT基板500的俯视图和截面图作为比较的图。
图3(a)是TFT基板100T的示意性俯视图，(b)是表示(a)所示的TFT2的周边的截面图。
图4(a)～(d)是表示本发明的实施方式的TFT基板的制造方法的概略的示意图。
图5(a)～(c)是表示本发明的实施方式的TFT基板的制造方法的概略的示意图。
图6(a)和(b)是表示本发明的实施方式的TFT基板的制造方法的概略的示意图。
图7(a)和(b)是表示本发明的实施方式的TFT基板的制造方法的概略的示意图。
图8(a)和(b)是表示本发明的实施方式的TFT基板的制造方法的概略的示意图。
图9是在基板30上形成有底栅型的TFT4的TFT基板100B的示意性截面图。
图10(a)和(b)是表示形成有底栅型的TFT的TFT基板的制造方法的概略的示意图。
图11(a)～(c)是表示形成有底栅型的TFT的TFT基板的制造方法的概略的示意图。
图12(a)～(c)是表示形成有底栅型的TFT的TFT基板的制造方法的概略的示意图。
图13(a)和(b)是表示形成有底栅型的TFT的TFT基板的制造方法的概略的示意图。
图14(a)～(c)是表示图2(b)和(c)所示的TFT基板500的制造工序中的导电层形成工序的示意图。
图15(a)和(b)是表示本发明的其它实施方式的TFT基板200d的示意图。
图16(a)和(b)是表示本发明的其它实施方式的TFT基板300d的示意图。
图17(a)是本发明的其它实施方式的TFT基板100f的示意性截面图，(b)是本发明的其它实施方式的TFT基板100e的示意性俯视图。
图18(a)和(b)分别是本发明的其它实施方式的TFT基板200e和TFT基板300e的示意性俯视图。
图19(a)是表示本发明的另一其它实施方式的TFT基板300a的俯视图，(b)是(a)的局部放大图。
图20(a)是图19(b)中虚线所示的M部的放大图，(b)是沿着(a)的U－U’线将TFT基板300a切断时的截面图。
图21(a)是表示在第1区域R1和第2区域R2的边界附近第2配线22和驱动电路310经由第1金属层10连接的TFT基板600作为比较的图，(b)是(a)中虚线所示的M部的放大图，(c)是沿着(b)的U－U’线将TFT基板600切断时的截面图。
图22(a)是表示本发明的另一其它实施方式的TFT基板300b的俯视图，(b)是(a)中虚线所示的M部的放大图，(c)是沿着(b)的U－U’线将TFT基板300b切断时的截面图。
具体实施方式
以下参照附图说明本发明的实施方式的半导体装置及其制造方法，但是本发明不限于例示的实施方式。
(半导体装置)
本发明的实施方式的半导体装置具备：基板；第1金属层，其被基板支撑，包含多条第1配线；绝缘层，其形成于第1金属层上；第2金属层，其形成于绝缘层上，包含多条第2配线；绝缘性保护层，其覆盖多条第2配线各自的一部分；以及导电层，其形成于绝缘性保护层上。绝缘性保护层在基板上规定形成有绝缘性保护层的第1区域和没有形成绝缘性保护层的第2区域。在包含第1区域与第2区域之间的边界的截面中，绝缘层的绝缘性保护层侧的表面在相互相邻的2条第2配线之间具有台阶。在包含第1区域与第2区域之间的边界的截面中，绝缘层的绝缘性保护层侧的表面在相互相邻的2条第2配线之间具有台阶，所以可抑制相互相邻的2条第2配线之间的漏电路径的形成。此外，在本说明书中，“金属层”是指具有导电性的层，不限于由金属形成的层，包含例如由金属氮化物、金属氧化物形成的层，另外，不限于单一的层，也可以层叠有多个层。以下作为半导体装置例示用于液晶显示装置的TFT基板。
首先，参照图1(a)～(c)说明本发明的实施方式的TFT基板的概略构成。接着，参照图2(a)～(c)，在本发明的实施方式的TFT基板中，说明在第2区域引出的相互相邻的2条配线(典型地为源极配线)间的短路被抑制的原因。
图1(a)是本发明的实施方式的TFT基板100T的示意性截面图。图1(b)是TFT基板100T的俯视图。图1(a)相当于沿着图1(b)的H－H’线将TFT基板100T切断时的截面图。在图1(a)和图1(b)中表示出相互正交的X轴、Y轴以及Z轴用于参考。X轴和Y轴分别是例如液晶显示装置的显示面的水平方向和垂直方向，Z轴是例如液晶显示装置中的从TFT基板朝向相对基板的方向。此外，有时在其它图中也表示出X轴、Y轴以及Z轴用于参考。
如图1(a)所示，TFT基板100T具备：基板30；以及第1金属层10，其被基板30支撑，包含多条第1配线(典型地为栅极配线)12。第1配线12各自包含以与对应的TFT2的沟道区域重叠的方式配置的栅极电极。关于TFT2的详情将后述。在第1金属层10上形成有绝缘层70，在绝缘层70上形成有包含多条第2配线(典型地为源极配线)22的第2金属层20。在第2金属层20上形成有绝缘性保护层80。绝缘性保护层80典型的是由有机绝缘性材料形成的层。绝缘性保护层80覆盖第2配线22各自的一部分。换言之，第2配线22各自在其一部分具有不被绝缘性保护层80覆盖而露出的部分。在绝缘性保护层80上形成有导电层(例如像素电极)90。
如图1(a)和图1(b)所示，绝缘性保护层80覆盖第2配线22各自的一部分。由此，在基板30上规定形成有绝缘性保护层80的第1区域R1和没有形成绝缘性保护层80的第2区域R2。在图1(a)和图1(b)所示的例子中，第1金属层10包含岛状部14。该岛状部14以跨第1区域R1和第2区域R2的方式配置。
图1(c)是表示TFT基板100T的包含第1区域R1与第2区域R2之间的边界的截面的图。图1(c)相当于沿着图1(b)的V－V’线将TFT基板100T切断时的截面图。在图1(c)中，为了避免复杂，绝缘性保护层80的图示被省略。此外，在其它的截面图中也有时省略绝缘性保护层的图示。
如图1(c)所示，在包含第1区域R1与第2区域R2之间的边界的截面中，绝缘层70的绝缘性保护层80侧的表面70S在相互相邻的2条第2配线22之间具有台阶(肩部)。在图1(c)所示的例子中，表面70S包含朝向绝缘性保护层80侧(图1(c)中为+Z方向)突出的部分(以下有时称为“凸部”。)70C。由此，在第2配线22a和第2配线22b之间形成有台阶Sab1和台阶Sab2。如图1(c)所示，凸部70C形成于岛状部14的上侧，台阶Sab1和台阶Sab2具有反映出岛状部14ab的轮廓的形状。以下有时将凸部的上表面称为“顶面”。
接着参照图2(a)。图2(a)示意性地表示出构成导电层90的材料残留于第1区域R1与第2区域R2之间的边界附近(绝缘性保护层80的边缘附近)的状态。在TFT基板100T中，绝缘层70的表面70S具有台阶，所以残留于绝缘性保护层80的边缘附近的构成导电层90的材料(以下有时称为“导电性残渣”。)Res被切断为位于凸部70C的顶面70T上的部分Res1和位于比顶面70T低的部分的表面上的部分Res2。因此，即使在导电性残渣Res存在的情况下，也可抑制第2配线间的短路。
图2(b)和图2(c)中分别表示出在绝缘层570的表面不具有台阶的TFT基板500的俯视图和截面图作为比较例。图2(c)相当于沿着图2(b)的V－V’线将TFT基板500切断时的截面图。如图2(b)和图2(c)所示，在TFT基板500中，绝缘层570的表面不具有台阶。在该情况下，在相互相邻的2条第2配线间，导电性残渣Res未切断，所以有时第2配线间被导电性残渣Res连接。因此，在TFT基板500中，有时在绝缘性保护层580的边缘附近在第2配线间形成漏电路径。
接着，参照图3(a)和图3(b)更详细地说明本发明的实施方式的半导体装置的构成。
图3(a)是TFT基板100T的示意性俯视图。在图3(a)所示的例子中，多条第1配线12沿着X方向(例如显示面的水平方向)延伸，多条第2配线22沿着Y方向(例如显示面的垂直方向)延伸。多条第2配线22各自隔着绝缘层70(未图示。)与多条第1配线12各自交叉。在第1配线12和第2配线22的交叉的部分的附近配置有作为开关元件的TFT2。
如图3(a)所示，也可以配置有辅助电容配线18。在该情况下，在辅助电容配线18和导电层90重叠的部分形成有辅助电容。如后所述，辅助电容配线18在将多条第1配线12形成于基板30上的工序中形成。即，第1金属层10也可以还具有多条辅助电容配线18。
图3(b)是沿着W－W’线将图3(a)所示的TFT基板100T切断时的示意性截面图。图3(b)表示图3(a)所示的TFT2的周边。如图3(b)所示，TFT2具有包含第1接触区域51、第2接触区域52以及沟道区域54的半导体层50。沟道区域54配置于第1接触区域51与第2接触区域52之间。
TFT2的半导体层50形成于基板30上，半导体层50和第1配线12利用覆盖半导体层50的栅极绝缘层60绝缘。多条第1配线12各自以与配置于基板30上的多个TFT2中对应的TFT的沟道区域54重叠的方式配置。另一方面，多条第2配线22各自与多个TFT2中对应的TFT的第2接触区域52电连接。由此，能针对多个TFT2各自从第1配线12提供扫描信号，从第2配线22提供显示信号。此外，如图3(b)所示，在基板30与栅极绝缘层60之间可配置缓冲层40。
作为半导体层50的材料，能使用各种半导体材料。例如，作为半导体层50的材料，能使用非晶硅(a－Si)、多晶硅(典型地为低温多晶硅)、连续晶界结晶硅(CGS：ContinuousGrain Silicon)等。
半导体层50也可以是包含氧化物半导体的层。氧化物半导体包含例如In－Ga－Zn－O系的半导体(以下省略为“In－Ga－Zn－O系半导体”。)。在此，In－Ga－Zn－O系半导体是In(铟)、Ga(镓)、 Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组分比)没有特别限定，包含例如In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。在本实施方式中，半导体层50也可以是以例如In：Ga：Zn＝1：1：1的比例包含In、Ga、Zn的In－Ga－Zn－O系半导体层。
具有In－Ga－Zn－O系半导体层的TFT具有高迁移率(与a－SiTFT相比超出20倍)和低漏电流(与a－SiTFT相比不足百分之一)，所以可适当用作驱动TFT和像素TFT。如果使用具有In－Ga－Zn－O系半导体层的TFT的话，能大幅削减半导体装置的消耗电力。
In－Ga－Zn－O系半导体可以是非晶硅，也可以包含准晶质部分，具有结晶性。作为准晶质In－Ga－Zn－O系半导体，优选层面与c轴大致垂直取向的准晶质In－Ga－Zn－O系半导体。这样的In－Ga－Zn－O系半导体的晶体结构例如在特开2012－134475号公报中被公开。在本说明书援用特开2012－134475号公报的全部公开内容用于参考。
半导体层50也可以包含取代In－Ga－Zn－O系半导体的其它的氧化物半导体。例如也可以包含Zn－O系半导体(ZnO)、In－Zn－O系半导体(IZO(注册商标))、Zn－Ti－O系半导体(ZTO)、Cd－Ge－O系半导体、Cd－Pb－O系半导体、CdO(氧化镉)、Mg－Zn－O系半导体、In―Sn―Zn―O系半导体(例如In2O3－SnO2－ZnO)、In－Ga－Sn－O系半导体等。
如图3(b)所示，半导体层50的第2接触区域52和第2配线22经由设于栅极绝缘层60和绝缘层70的接触孔电连接。同样，半导体层50的第1接触区域51和漏极电极21经由设于栅极绝缘层60和绝缘层70的接触孔电连接。如后所述，漏极电极21在形成第2配线22的工序中形成。即，第2金属层20典型地具有与各TFT对应的漏极电极21。
在漏极电极21上经由设于绝缘性保护层80的接触孔vp电连接着导电层90。在TFT基板100T是用于垂直取向(VA)模式的液晶显示装置的TFT基板的情况下，导电层90典型地构成为透明电极。此外，TFT基板100T例如也可以是用于扭转向列(TN)模式、超扭转向列(STN)模式或者光学补偿弯曲(OCB)模式的液晶显示装置的TFT基板。另外，TFT基板100T也可以是用于以如平面转换(IPS)模式、边缘场切换(FFS)模式这样的横电场模式工作的液晶显示装置的TFT基板。因此，也有时导电层90不是透明的。
(半导体装置的制造方法)
接着，参照图4～图8说明本发明的实施方式的半导体装置的制造方法。在此，例示在基板上形成有顶栅型的TFT的TFT基板的制造方法。关于在基板上形成有底栅型的TFT的TFT基板的制造方法的例子将后述。
如图4(a)所示，首先准备基板30(例如玻璃基板)。也可以预先在基板30上形成缓冲层40。构成缓冲层40的材料的例子是SiO2或者SiN。缓冲层40也可以是SiO2和SiNO的层叠体。缓冲层40能利用例如CVD(Chemical Vapor Deposition：化学气相沉积)形成。缓冲层40的厚度为例如100nm到400nm。
接着，在基板30上形成半导体层50。例如，在作为半导体层50的材料使用连续晶界结晶硅的情况下，在基板30上利用CVD形成硅膜。此时的硅膜的厚度为例如30nm到100nm。在进行了硅膜的结晶化后，利用光刻形成覆盖硅膜的规定区域的光致抗蚀剂层。接着，利用干式蚀刻将硅膜中没有被光致抗蚀剂层覆盖的部分除去。
接着，如图4(b)所示，形成覆盖基板30的整个面的栅极绝缘层60。构成栅极绝缘层60的材料的例子是SiO2或者SiNx。栅极绝缘层60也可以是它们的层叠体。栅极绝缘层60能利用例如CVD形成。栅极绝缘层60的厚度为例如50nm到200nm。
接着，如图4(c)所示，在栅极绝缘层60上利用溅射法等形成金属膜(导电体膜)10B。构成金属膜10B的材料的例子是W、Ta、TaN、Mo、MoW、Ti、Al。金属膜10B也可以是它们中的2种以上层叠而成的层叠膜。金属膜10B的厚度为例如200nm到500nm。
在金属膜10B上赋予抗蚀剂后，利用光刻进行图案化。然后，利用干式蚀刻或者湿式蚀刻将金属膜10B中没有被抗蚀剂覆盖的部分除去。由此，多条第1配线12和多个岛状部14形成于栅极绝缘层60上(参照图4(d))。也可以与多条第1配线12和多个岛状部14一起形成如图3(a)所示的辅助电容配线18。这样，可得到具有多条第1配线12和多个岛状部14的第1金属层10。此外，岛状部14以跨应成为第1区域R1的区域和应成为第2区域R2的区域的方式形成。
接着，如图5(a)所示，形成覆盖第1金属层10的整个面的绝缘层70。构成绝缘层70的材料的例子是SiO2、SiNx或者SiNxOy。绝缘层70也可以是它们中的2种以上层叠而成的层叠膜。绝缘层70能利用例如CVD形成。绝缘层70的厚度为例如300nm到1000nm。
在此，如图5(a)所示，在绝缘层70中形成凸部70C。在形成绝缘层70的过程中，将构成绝缘层70的材料沉积于栅极绝缘层60的上表面和岛状部14的上表面。因此，该凸部70C的形状反映岛状部14的形状。换言之，在形成绝缘层70的过程中，将反映岛状部14的形状的台阶形成于绝缘层70的表面70S。
接着，在绝缘层70上赋予抗蚀剂后，利用光刻进行图案化。然后，利用干式蚀刻或者湿式蚀刻在栅极绝缘层60和绝缘层70中形成接触孔vp1和vp2(参照图5(b))。
接着，与第1金属层的情况同样，在绝缘层70上形成包含多条第2配线22的第2金属层20(参照图5(c))。更详细地，利用溅射法等在绝缘层70上形成金属膜(导电体膜)，应用光刻和蚀刻进行金属膜的图案化。金属膜的例子是Ti/Al(上层/下层)层叠膜、Ti/Al/Ti层叠膜、TiN/Al/TiN层叠膜、Mo/Al－Nd/Mo层叠膜、Mo/Al/Mo。金属膜的厚度为例如100nm到500nm。此外，与第2配线22的形成一起形成漏极电极21。漏极电极21经由接触孔vp1与半导体层50的第1接触区域电连接。第2配线22经由接触孔vp2与半导体层50的第2接触区域电连接。
接着，如图6(a)所示，在绝缘层70上和第2金属层20上赋予绝缘性材料80R。绝缘性材料80R典型地为液体状的绝缘性材料。例如，在绝缘层70上和第2金属层20上赋予有机绝缘性材料(典型地为感光性树脂)。也可以将旋涂玻璃(Spin on Glass)材料赋予到绝缘层70上和第2金属层20上。
接着，应用光刻进行绝缘性材料80R的固化和图案化，形成绝缘性保护层80(参照图6(b))。绝缘性保护层80的厚度为例如1μm到3μm。此外，利用图案化在与漏极电极21重叠的部分设置接触孔vp。
绝缘性保护层80实质上覆盖显示区域的整个面。由此，在基板上规定第1区域R1(形成有绝缘性保护层80的区域)和第2区域R2(没有形成绝缘性保护层80的区域)。典型地，多条第2配线22各自从显示区域延伸到边框区域。因此，绝缘性保护层80覆盖多条第2配线22各自的一部分(参照图1(b))。另外，如图6(b)所示，绝缘性保护层80与多个岛状部14各自的一部分有重叠。由此，在包含第1区域R1与第2区域R2之间的边界的截面中，在绝缘层70的绝缘性保护层80侧的表面形成台阶。此外，第1区域R1与第2区域R2之间的边界不限于直线状，也可以是曲线状。
接着，如图7(a)所示，在绝缘性保护层80上利用溅射法等形成电极膜90B。构成电极膜90B的材料的例子是ITO、IZO、ZnO。电极膜90B的厚度为例如30nm到150nm。电极膜90B也形成于接触孔vp的底面(漏极电极21的上表面)和内周面。
接着，在电极膜90B上赋予抗蚀剂92(参照图7(b))，利用光刻进行抗蚀剂92的图案化(参照图8(a))。然后，利用湿式蚀刻将电极膜90B中没有被抗蚀剂92覆盖的部分除去。由此，使导电层90形成于绝缘性保护层80上(参照图8(b))。在湿式蚀刻后将抗蚀剂92除去，由此得到本发明的实施方式的TFT基板100T。
从上述的制造工序的例子可知，根据本发明的实施方式，在多条第1配线(典型地为栅极配线)形成时形成多个岛状部。即，能制造如下半导体装置：在不较大变更现有的制造工艺的情况下抑制边框区域中的第2配线(典型地为源极配线)间的短路。
以上例示了在基板上形成顶栅型的TFT的TFT基板的制造方法。但是，形成于基板上的TFT不限于顶栅型。形成于基板上的TFT也可以是底栅型。图9表示在基板30上形成有底栅型的TFT4的TFT 基板100B的示意性截面。
以下参照图10～图13说明形成有底栅型的TFT的TFT基板的制造方法的例子。
首先，在基板30上形成金属膜，将该金属膜图案化，由此将具有多条第1配线12和多个岛状部14的第1金属膜10形成于基板30上(参照图10(a))。岛状部14以跨应成为第1区域R1的区域和应成为第2区域R2的区域的方式形成。也可以预先在基板30上形成缓冲层40。
接着，如图10(b)所示，利用例如CVD形成覆盖基板30和第1金属层10的栅极绝缘层60。在形成栅极绝缘层60的过程中，将构成栅极绝缘层60的材料沉积于基板30(或者缓冲层40)的上表面和岛状部14的上表面。因此，在栅极绝缘层60中形成反映岛状部14的形状的凸部60C。
接着，如图11(a)所示，在栅极绝缘层60上形成半导体层50。此外，以与第1配线12重叠的方式形成半导体层50的沟道区域。
接着，如图11(b)所示，利用例如CVD形成覆盖半导体层50和栅极绝缘层60的绝缘层70。在此，因为在栅极绝缘层60形成有反映岛状部14的形状的凸部60C，所以在绝缘层70形成有反映凸部60C的形状的凸部70C。即，在形成绝缘层70的过程中，将反映岛状部14的形状的台阶形成于绝缘层70的表面70S。
接着，如图11(c)所示，将接触孔vp1和vp2形成于绝缘层70。后面的工序与制造TFT基板100T的情况大致同样。即，将包含多条第2配线22的第2金属层20形成于绝缘层70上(参照图12(a))。与第2配线22的形成一起也形成漏极电极21。接着，在绝缘层70上和第2金属层20上赋予绝缘性材料80R(参照图12(b))。接着，应用光刻进行绝缘性材料80R的固化和图案化，形成绝缘性保护层80(参照图12(c))。
接着，在绝缘性保护层80上利用溅射法等形成电极膜90B，在电极膜90B上赋予抗蚀剂92。而且，利用光刻进行抗蚀剂92的图案化(参照图13(a))。然后，利用湿式蚀刻将电极膜90B中没有被抗蚀剂92覆盖的部分除去(参照图13(b))。在湿式蚀刻后将抗蚀剂92除去，由此得到如图9所示的TFT基板100B。
在此，参照图14(a)～(c)更详细地说明在绝缘性保护层的边缘附近产生导电性残渣Res的原因。
图14(a)～(c)是表示图2(b)和(c)所示的TFT基板500的制造工序中的导电层形成的工序的示意图。如图14(a)～(c)所示，TFT基板500在绝缘层570的表面不具有台阶。
如图14(a)所示，在绝缘层570上形成有绝缘性保护层580。绝缘性保护层580覆盖绝缘层570的至少一部分。由此，在支撑绝缘层570、绝缘性保护层580的基板(未图示)上规定第1区域R1和第2区域R2。
如例示TFT基板100T和TFT基板100B进行说明的那样，在绝缘性保护层580形成后，在绝缘性保护层580上形成电极膜590B。如图14(a)所示，该电极膜590B也形成于绝缘层570中没有被绝缘性保护层580覆盖的部分。在电极膜590B形成后，在电极膜590B上赋予抗蚀剂92。抗蚀剂92如图14(a)所示，被赋予到电极膜590B的整个面。在抗蚀剂92赋予后，利用光刻进行抗蚀剂92的图案化。
如图14(a)所示，在第1区域R1与第2区域R2之间的边界附近(绝缘性保护层580的边缘附近)，与其它的部分相比抗蚀剂92厚(图14(a)中的箭头Tr)。特别是，当绝缘性保护层580厚到数微米程度时，在绝缘性保护层580的边缘附近，针对抗蚀剂92的曝光量容易不足。这样，因为在绝缘性保护层580的边缘附近曝光量容易不足，所以有时在绝缘性保护层580的边缘附近产生抗蚀剂残渣R92(参照图14(b))。当抗蚀剂残渣R92存在时，电极膜590B中被抗蚀剂残渣R92覆盖的部分不被蚀刻除去而残留(参照图14(c))。这样，在绝缘性保护层580的边缘附近形成有导电性残渣Res。此外，绝缘性保护层580的边缘附近的电极膜590B与其它部分相比厚(图14(a)中的箭头Tc)。因此，即使是抗蚀剂残渣R92不存在的情况，也有时在绝缘性保护层580的边缘附近在蚀刻后残留有电极膜590B。
在上述的专利文献1～4中提出：通过抑制抗蚀剂残渣的产生来防止相互相邻的源极配线间的漏电路径的形成。但是，在专利文献1～4所公开的技术中，必须利用光刻来控制有机绝缘膜的形状，有时不能充分抑制抗蚀剂残渣的产生。与此相对，根据本发明的实施方式，因为绝缘层的表面在相互相邻的2条第2配线之间具有台阶，所以导电性残渣被台阶切断。因此，即使是导电性残渣存在的情况，也能抑制第2配线间的漏电路径的形成。而且，根据本发明的实施方式，绝缘层的表面的台阶通过在第1金属膜形成时预先形成岛状部而形成。因此，能在不使现有的工序复杂的情况下抑制漏电路径的形成。
以下参照图15～图22说明本发明的其它实施方式。
图15(a)和(b)是表示本发明的其它实施方式的TFT基板200d的示意图。图15(a)相当于TFT基板200d的俯视图，图15(b)相当于沿着图15(a)的V－V’线将TFT基板200d切断时的截面图。
在TFT基板200d中，在绝缘性保护层80的边缘附近，以多个岛状部14分别和多条第2配线22重叠的方式配置。即，如图15(b)所示，各第2配线22形成于凸部70C的顶面上。
在上述的TFT基板100T中，凸部70C形成于2条第2配线之间(参照例如图1(c))。换言之，岛状部14配置于2条第2配线之间。但是，如图15(a)和(b)所示，凸部70C也可以形成于与第2配线22重叠的位置。在该情况下，位于2条第2配线之间的台阶的数量为2。这样，如果在2条第2配线之间形成有台阶，则可利用台阶切断导电性残渣。
图16(a)和(b)是表示本发明的其它实施方式的TFT基板300d的示意图。图16(a)相当于TFT基板300d的俯视图，图16(b)相当于沿着图16(a)的V－V’线将TFT基板300d切断时的截面图。
TFT基板300d在以岛状部14和第2配线22重叠的方式配置的方面与图15(a)和(b)所示的TFT基板200d相同。TFT基板300d在岛状部14相对于多条第2配线22每隔1条地配置的方面与TFT基板200d不同。如上所述，如果在2条第2配线之间形成有台阶，则可利用台阶切断导电性残渣。因此，凸部70C只要形成于与2条第2配线中的至少一方重叠的位置即可。即，只要在与2条第2配线中的至少一方重叠的位置配置岛状部14即可。
图17(a)是本发明的其它实施方式的TFT基板100f的示意性截面图。在图17(a)所示的例子中，在栅极绝缘膜60上配置有下部配线16。下部配线16在将多条第1配线12形成于基板30上的工序中形成。即，第1金属层10也可以还具有下部配线16。下部配线16可以是与辅助电容配线18连接的配线。或者，下部配线16也可以是第1配线12的一部分。下部配线16例如在图17的X方向(纸面的垂直方向)延伸，可与驱动电路等周边电路连接。在TFT基板100f中，下部配线16和第2配线22经由设于绝缘层70的接触孔电连接。这样，也可以在栅极绝缘膜上形成下部配线16，下部配线16与配置于绝缘层70上的第2配线22连接。
图17(b)是本发明的其它实施方式的TFT基板100e的示意性俯视图。沿着图17(b)的V－V’线将TFT基板100e切断时的截面构成与图1(c)所示的构成大致同样，所以省略图示。
也可以如图17(b)所示将岛状部14延长而将岛状部14和第1配线12(未图示)连接。在该情况下，岛状部14可与多条第1配线12中对应的第1配线电连接。也可以取代将岛状部14延长而将第1配线12延长到第2区域R2，在绝缘层70的表面70S形成台阶。也可以将岛状部14和辅助电容配线18(未图示)连接。
图18(a)和(b)分别是本发明的其它实施方式的TFT基板200e和TFT基板300e的示意性俯视图。沿着图18(a)的V－V’线将TFT基板200e切断时的截面构成和沿着图18(b)的V－V’线将TFT基板300e切断时的截面构成分别与图15(b)和图16(b)所示的构成大致同样，所以省略图示。
图18(a)和(b)表示岛状部14延长、岛状部14和第1配线12(未图示)连接的状态。在该情况下，也可以如图18(a)所示，以多个岛状部14分别和多条第2配线22重叠的方式配置。另外，也可以如图18(b)所示，岛状部14相对于多条第2配线22每隔1条地配置。
图19(a)是表示本发明的另一其它实施方式的TFT基板300a的俯视图。TFT基板300a是栅极驱动电路、源极驱动电路在基板上一体形成的具有所谓的单片结构的TFT基板。在图19(a)所示的例子中，在矩形的显示区域Rd的3边配置有2个栅极驱动电路314和1个源极驱动电路316。另外，在图19(a)所示的例子中，栅极驱动电路314和源极驱动电路316被绝缘性保护层80覆盖。从栅极驱动电路314和源极驱动电路316引出的配线组与例如配置于第2区域R2的控制器312连接。控制器312是例如定时控制器。在控制器312上连接着用于与外部电路连接的端子320。此外，在本说明书中，有时将栅极驱动电路314、源极驱动电路316、控制器312等统一称为驱动电路310。
此外，控制器312也可以是分立部件，而且也可以是在基板上一体形成的电路。栅极驱动电路314、源极驱动电路316中的任一方或者双方也可以是分立部件。另外，控制器312也可以配置于第1区域R1。即，控制器312也可以不被绝缘性保护层80覆盖。栅极驱动电路314、源极驱动电路316中的任一方或者双方也可以配置于第2区域R2。这样，驱动电路310的配置是任意的。例如，栅极驱动电路314和源极驱动电路316可集中在与矩形的显示区域Rd的1边对应的位置。
图19(b)是图19(a)的局部放大图。在TFT基板300a中，配置于绝缘层70上的多条第2配线22中的一部分跨第1区域R1和第2区域R2的边界(绝缘性保护层80的边缘)与控制器312连接。在图19(b)所示的例子中，从第1区域R1朝向第2区域R2平行引出的多条第2配线22每隔1条地与控制器312直接连接。在本说明书中，有时将跨绝缘性保护层80的边缘的第2配线22与驱动电路连接的方式称为“直接连接”。此外，并不排除跨绝缘性保护层80的边缘的第2配线22在第1区域R1和/或第2区域R2中经由第1金属层10等其它导电层与驱动电路连接的方式。
图20(a)是图19(b)中虚线所示的M部的放大图。在图20 (a)中，放大表示与控制器312直接连接的第2配线22的一部分。图20(b)是沿着图20(a)的U－U’线将TFT基板300a切断时的截面图。图20(b)所示的TFT6是例如栅极驱动电路314所包含的驱动TFT。
如图20(a)所示，在第1区域R1和第2区域R2的边界附近，也可以不经由配置于绝缘层70的下侧的第1金属层10而将第2配线22和控制器312(驱动电路310)直接连接。由此，能减小配线电阻。
在此，参照图21(a)～(c)，说明不经由第1金属层10等其它导电层而将第2配线22和驱动电路310直接连接从而能减小配线电阻的原因。
图21(a)作为比较表示出在第1区域R1和第2区域R2的边界附近第2配线22和驱动电路310经由第1金属层10连接的TFT基板600。图21(b)是图21(a)中虚线所示的M部的放大图。图21(c)是沿着图21(b)的U－U’线将TFT基板600切断时的截面图。在图21(a)～(c)所示的比较例中，位于第1区域R1的第2配线622在第1区域R1和第2区域R2的边界处经由连接部c1、岛状部14以及连接部c2与位于第2区域R2的第2配线622连接。
一般而言，具有第2配线的第2金属层20由例如包含Al的金属材料形成，其片电阻为0.1Ω/□程度。与此相对，具有岛状部的第1金属层10由例如Mo、W等形成。此时，第1金属层10的片电阻为0.5Ω/□程度，比第2金属层20的片电阻高。因此，当在第1区域R1和第2区域R2的边界附近经由第1金属层10时，与将第2配线和驱动电路310直接连接的情况比较配线电阻变高。另外，也产生连接部c1以及连接部c2与岛状部14之间的接触电阻。
因此，如图19(b)所示，由于不经由第1金属层10而将第2配线22和驱动电路310直接连接，从而能减小配线电阻。在该情况下，如图20(b)所示，也可以利用例如连接部c1和连接部c2将第2配线22和岛状部14连接，使得第2配线22的电位和岛状部14的电位相等。
此外，在图19(b)所示的例子中，多条第2配线22中没有与控制器312(驱动电路310)直接连接的配线经由跨第1区域R1和第2 区域R2的边界配置的岛状部14(第1金属层10)与驱动电路310连接。当然，也可以使从第1区域R1朝向第2区域R2相互平行引出的多条第2配线22全部与驱动电路310直接连接。由此，能更加减小作为半导体装置整体的配线电阻。
图22(a)是表示本发明的另一其它实施方式的TFT基板300b的俯视图。图22(b)是图22(a)中虚线所示的M部的放大图。在图22(b)中，放大表示相互相邻的2条第2配线22a和第2配线22b。图22(c)是沿着图22(b)的U－U’线将TFT基板300b切断时的截面图。
在图22(a)～(c)所示的例子中，在第1区域R1和第2区域R2的边界附近，相互相邻的2条第2配线22a和第2配线22b中的第2配线22a不经由配置于绝缘层70的下侧的第1金属层10地与驱动电路310直接连接。与此相对，第2配线22b经由配置于绝缘层70的下侧的第1金属层10与驱动电路310连接。在图22(a)～(c)所示的例子中，与第2配线22b连接的岛状部14是曲折的形状，以其一部分与第2配线22a重叠的方式形成。这样，与相互相邻的2条第2配线中的一方连接的岛状部也可以具有与另一方重叠的形状。该情况也与TFT基板300a的情况同样，可得到减小配线电阻的效果。
在图22(a)～(c)的例子中，表示了与相互相邻的2条第2配线中的一方连接的岛状部具有与另一方重叠的形状的构成。但是，与相互不相邻的2条第2配线中的一方连接的岛状部也可以具有与另一方重叠的形状。以与任意的第2配线重叠的方式配置的岛状部(第1金属层)也可以是没有与其它的第2配线连接的配线。
根据本发明的实施方式，在包含第1区域R1与第2区域R2之间的边界的截面中，绝缘层70的绝缘性保护层80侧的表面在相互相邻的2条第2配线22之间具有台阶。因此，可抑制相互相邻的2条第2配线22之间的漏电路径的形成。因此，不必为了防止第2配线22间的短路而在第1区域R1和第2区域R2的边界附近经由第1金属层10将第2配线22和驱动电路310连接。由此，能减小作为半导体装置整体的配线电阻。而且，也能将第1区域R1和第2区域R2的边界附近的多条第2配线22的间隔构成得小。
以上作为半导体装置例示了用于液晶显示装置的TFT基板。但是，半导体装置也可以是用于液晶显示装置以外的显示装置的TFT基板。半导体装置也可以是例如用于有机EL(electroluminescence：电致发光)显示装置、电泳显示装置等显示装置的TFT基板。
工业上的可利用性
本发明的实施方式能广泛应用于有源矩阵基板、显示装置等。特别是，能适当用于具有高精细的像素的显示装置。
附图标记说明
100T、100B TFT基板(半导体装置)
10 第1金属层
12 第1配线
14 岛状部
20 第2金属层
22 第2配线
30 基板
50 半导体层
70 绝缘层
80 绝缘性保护层
90 导电层
310 驱动电路

Claims (14)

1.一种半导体装置，其特征在于，具备：
基板；
第1金属层，其被上述基板支撑，包含多条第1配线；
绝缘层，其形成于上述第1金属层上；
第2金属层，其形成于上述绝缘层上，包含多条第2配线；
绝缘性保护层，其覆盖上述多条第2配线各自的一部分，在上述基板上规定形成有上述绝缘性保护层的第1区域和没有形成上述绝缘性保护层的第2区域；以及
导电层，其形成于上述绝缘性保护层上，
在包含上述第1区域与上述第2区域之间的边界的截面中，上述绝缘层的上述绝缘性保护层侧的表面在相互相邻的2条第2配线之间具有台阶，
上述第1金属层包含跨上述第1区域和上述第2区域的岛状部，
上述台阶具有反映出上述截面中的上述岛状部的轮廓的形状。
2.根据权利要求1所述的半导体装置，其中，上述表面包含朝向上述绝缘性保护层侧突出的部分。
3.根据权利要求2所述的半导体装置，其中，上述突出的部分形成于与上述2条第2配线中的至少一方重叠的位置。
4.根据权利要求1所述的半导体装置，其中，位于上述2条第2配线之间的台阶的数量为1。
5.根据权利要求2所述的半导体装置，其中，位于上述2条第2配线之间的台阶的数量为1。
6.根据权利要求3所述的半导体装置，其中，位于上述2条第2配线之间的台阶的数量为1。
7.根据权利要求2所述的半导体装置，其中，上述突出的部分形成于上述2条第2配线之间。
8.根据权利要求1所述的半导体装置，其中，
还具备被上述基板支撑的多个开关元件，
上述多个开关元件各自具有半导体层，上述半导体层包含第1接触区域、第2接触区域以及配置于上述第1接触区域与上述第2接触区域之间的沟道区域，
上述多条第1配线各自以与上述多个开关元件中的对应的开关元件的上述沟道区域重叠的方式配置，
上述岛状部与上述多条第1配线中的对应的第1配线电连接。
9.根据权利要求1至8中的任一项所述的半导体装置，其中，
还具备配置于上述第2区域的驱动电路，
上述多条第2配线包含与上述驱动电路直接连接的第2配线。
10.根据权利要求1至8中的任一项所述的半导体装置，其中，上述绝缘性保护层是包含有机绝缘性材料的层。
11.根据权利要求9所述的半导体装置，其中，上述绝缘性保护层是包含有机绝缘性材料的层。
12.一种半导体装置的制造方法，其特征在于，包含：
工序(a)，在基板上形成包含多个岛状部和多条第1配线的第1金属层；
工序(b)，形成覆盖上述第1金属层的绝缘层；
工序(c)，在上述绝缘层上形成包含多条第2配线的第2金属层；
工序(d)，将绝缘性材料赋予到上述绝缘层上和上述第2金属层上；
工序(e)，将上述绝缘性材料固化后进行图案化，由此形成覆盖上述多条第2配线各自的一部分、且与上述多个岛状部各自的一部分有重叠的绝缘性保护层；以及
工序(f)，在上述绝缘性保护层上形成导电层，
上述工序(b)包含在上述绝缘层的表面形成反映上述多个岛状部的形状的台阶的工序。
13.根据权利要求12所述的半导体装置的制造方法，其中，在上述工序(d)中，将液体状的绝缘性材料赋予到上述绝缘层上和上述第2金属层上。
14.根据权利要求12或13所述的半导体装置的制造方法，其中，在上述工序(d)中，将有机绝缘性材料赋予到上述绝缘层上和上述第2金属层上。
CN201480023469.5A 2013-04-25 2014-03-04 半导体装置和半导体装置的制造方法 Active CN105144364B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013092963 2013-04-25
JP2013-092963 2013-04-25
PCT/JP2014/055378 WO2014174902A1 (ja) 2013-04-25 2014-03-04 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105144364A CN105144364A (zh) 2015-12-09
CN105144364B true CN105144364B (zh) 2018-01-09

Family

ID=51791487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480023469.5A Active CN105144364B (zh) 2013-04-25 2014-03-04 半导体装置和半导体装置的制造方法

Country Status (4)

Country Link
US (1) US9583515B2 (zh)
JP (1) JP6041984B2 (zh)
CN (1) CN105144364B (zh)
WO (1) WO2014174902A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392999B (zh) * 2014-09-30 2017-03-29 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
WO2017099024A1 (ja) * 2015-12-09 2017-06-15 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
JP7220320B2 (ja) * 2017-10-30 2023-02-09 株式会社ジャパンディスプレイ 半導体装置
US10607533B2 (en) * 2018-08-03 2020-03-31 Kyocera Corporation Display apparatus with light emitting portions
CN113644085B (zh) * 2020-08-14 2023-06-02 友达光电股份有限公司 电子装置及电子装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102854665A (zh) * 2011-06-07 2013-01-02 株式会社日本显示器西 显示装置和电子设备
WO2013021866A1 (ja) * 2011-08-09 2013-02-14 シャープ株式会社 表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3306488B2 (ja) * 1996-07-02 2002-07-24 シャープ株式会社 アクティブマトリクス基板
JP3305235B2 (ja) * 1997-07-01 2002-07-22 松下電器産業株式会社 アクティブ素子アレイ基板
JP3097841B2 (ja) 1997-11-20 2000-10-10 松下電器産業株式会社 フォトマスク及びアクティブ素子アレイ基板の製造方法
JP4398601B2 (ja) * 2001-05-18 2010-01-13 エーユー オプトロニクス コーポレイション 薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
US7365713B2 (en) * 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP3377003B2 (ja) 2001-12-10 2003-02-17 松下電器産業株式会社 アクティブ素子アレイ基板の製造方法
JP2006047827A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP5275608B2 (ja) * 2007-10-19 2013-08-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP2009128761A (ja) 2007-11-27 2009-06-11 Sharp Corp 基板装置及びその製造方法並びに表示装置
KR20090060756A (ko) * 2007-12-10 2009-06-15 삼성전자주식회사 표시 패널 및 이의 제조방법
JP2010015019A (ja) * 2008-07-04 2010-01-21 Hitachi Displays Ltd 液晶表示装置およびその製造方法
WO2010035544A1 (ja) * 2008-09-29 2010-04-01 シャープ株式会社 フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置
KR101319096B1 (ko) * 2009-02-24 2013-10-17 엘지디스플레이 주식회사 탑 에미션 인버티드형 유기발광 다이오드 표시장치 및 그의제조방법
JP5458371B2 (ja) * 2009-03-25 2014-04-02 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、その製造方法、液晶表示パネル及び電子機器
WO2010134571A1 (ja) * 2009-05-21 2010-11-25 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
WO2012173086A1 (ja) * 2011-06-15 2012-12-20 シャープ株式会社 半導体装置およびその製造方法
US9337216B2 (en) 2012-10-16 2016-05-10 Sharp Kabushiki Kaisha Substrate device and method for manufacturing same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102854665A (zh) * 2011-06-07 2013-01-02 株式会社日本显示器西 显示装置和电子设备
WO2013021866A1 (ja) * 2011-08-09 2013-02-14 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
JP6041984B2 (ja) 2016-12-14
US20160064423A1 (en) 2016-03-03
WO2014174902A1 (ja) 2014-10-30
CN105144364A (zh) 2015-12-09
JPWO2014174902A1 (ja) 2017-02-23
US9583515B2 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
CN103946742B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN105144364B (zh) 半导体装置和半导体装置的制造方法
CN104094386B (zh) 半导体装置及其制造方法
CN108140675A (zh) 半导体装置及其制造方法
CN104081507B (zh) 半导体装置及其制造方法
CN103730475B (zh) 一种阵列基板及其制造方法、显示装置
TWI538210B (zh) 半導體裝置及其製造方法
CN104285286A (zh) 半导体装置及其制造方法
CN105765729B (zh) 半导体装置
US10580805B2 (en) Display apparatus having a stepped part
TW201526245A (zh) 半導體裝置及其製造方法
CN107078165A (zh) 半导体装置、液晶显示装置和半导体装置的制造方法
CN103403849A (zh) 半导体装置及其制造方法以及显示装置
CN109661696A (zh) 有源矩阵基板及其制造方法
CN106935659A (zh) 薄膜晶体管及其制造方法、阵列基板以及显示装置
JP5824535B2 (ja) 半導体装置およびその製造方法
CN104956475B (zh) 半导体装置
CN107851668B (zh) 半导体装置及其制造方法
CN109661729A (zh) 有源矩阵基板及其制造方法
US20180358469A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN109698205A (zh) 有源矩阵基板及其制造方法
CN107112365A (zh) 半导体装置
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN104380474B (zh) 半导体装置及其制造方法
CN104247031A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant