WO2010134571A1 - 半導体装置およびその製造方法ならびに表示装置 - Google Patents

半導体装置およびその製造方法ならびに表示装置 Download PDF

Info

Publication number
WO2010134571A1
WO2010134571A1 PCT/JP2010/058531 JP2010058531W WO2010134571A1 WO 2010134571 A1 WO2010134571 A1 WO 2010134571A1 JP 2010058531 W JP2010058531 W JP 2010058531W WO 2010134571 A1 WO2010134571 A1 WO 2010134571A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
thin film
semiconductor
film
region
Prior art date
Application number
PCT/JP2010/058531
Other languages
English (en)
French (fr)
Inventor
雅貴 山中
広志 中辻
牧田　直樹
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/321,411 priority Critical patent/US8415678B2/en
Publication of WO2010134571A1 publication Critical patent/WO2010134571A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element

Definitions

  • the present invention relates to a semiconductor device including a thin film transistor (TFT) and a thin film diode (ThFD), a manufacturing method thereof, and a display device.
  • TFT thin film transistor
  • ThFD thin film diode
  • TFT thin film transistor
  • TFD thin film diode
  • Patent Document 1 discloses an image sensor including an optical sensor unit using TFD and a drive circuit using TFT on the same substrate.
  • an amorphous semiconductor film formed on a substrate is crystallized to form TFT and TFD semiconductor layers.
  • the TFT and the TFD are integrally formed on the same substrate, not only the semiconductor device can be miniaturized, but also a great cost merit such as a reduction in the number of parts can be obtained. Further, it is possible to realize a product with a new function that cannot be obtained by combining conventional parts.
  • Patent Document 2 discloses a TFT (crystalline silicon TFT) using crystalline silicon and a TFD (amorphous silicon using amorphous silicon) using the same semiconductor film (amorphous silicon film). And TFD) are formed on the same substrate. Specifically, a catalyst element that promotes crystallization of amorphous silicon is added only to a region where an active region of a TFT is to be formed in an amorphous silicon film formed on a substrate. Thereafter, by performing heat treatment, only a region where an active region of the TFT is to be formed is crystallized, and a silicon film in which a region to be a TFD is in an amorphous state is formed. When this silicon film is used, the crystalline silicon TFT and the amorphous silicon TFD can be easily produced on the same substrate.
  • Patent Document 3 uses the same semiconductor film (amorphous silicon film) to form a photosensor TFT that functions as a photosensor and a switching TFT that functions as a switching element. More specifically, the channel region of the photosensor TFT is formed of an amorphous silicon film, and the source / drain region and the active region of the switching TFT are formed of a crystalline silicon film. Further, the sensitivity of the photosensor is improved by making the amorphous silicon film in the channel region of the photosensor TFT thicker than the crystalline silicon film in the active region of the switching TFT.
  • the TFTs as described above are separately made by the following method.
  • the amorphous silicon film is partially thinned by using a half exposure technique using a gray tone mask. Thereby, a plurality of amorphous silicon layers having different thicknesses are obtained.
  • these amorphous silicon layers are irradiated with a laser beam to thereby form thinned regions (the source / drain regions of the photosensor TFT and the active region of the switching TFT) of these amorphous silicon layers.
  • the region is crystallized, and the region that has not been thinned (the region that becomes the channel region of the photosensor TFT) remains amorphous.
  • Patent Document 1 the same crystalline semiconductor film is crystallized to form both a TFT semiconductor layer and a TFD semiconductor layer.
  • this method has a problem that it is difficult to satisfy each device characteristic required for TFT and TFD at the same time.
  • TFT and TFD semiconductor layers having different crystal states are formed from the same amorphous semiconductor film.
  • a part of the same amorphous semiconductor film is crystallized, a TFT (crystalline silicon TFT) is formed from the crystallized part, and from the part remaining amorphous.
  • a TFD amorphous silicon TFD
  • hydrogen contained in the original amorphous silicon film is lost in a heat treatment step of crystallizing a part of the amorphous silicon film into crystalline silicon. For this reason, there is a problem in that an electrically favorable amorphous silicon TFD cannot be manufactured using a portion that remains amorphous after the heat treatment step.
  • the present invention has been made in view of the above problems, and an object of the present invention is to realize respective characteristics required for a thin film transistor and a thin film diode in a semiconductor device including the thin film transistor and the thin film diode on the same substrate. is there.
  • the semiconductor device includes a semiconductor layer including a channel region, a source region, and a drain region, a gate electrode that controls conductivity of the channel region, and a gate insulation provided between the semiconductor layer and the gate electrode.
  • a thin film diode having a semiconductor layer including at least an n-type region and a p-type region, wherein the semiconductor layer of the thin film transistor and the semiconductor layer of the thin film diode are both crystalline.
  • a semiconductor layer of the thin film transistor and a semiconductor layer of the thin film diode include a portion formed by crystallizing the same amorphous semiconductor film, and the thickness of the semiconductor layer of the thin film diode is The semiconductor layer of the thin film transistor is larger than the thickness of the semiconductor layer of the thin film transistor.
  • the difference between the thickness of the semiconductor layer thickness and the thin film diode is 25nm greater than the surface roughness of the semiconductor layer of the thin-film diode is greater than the surface roughness of the semiconductor layer of the thin film transistor.
  • the arithmetic average roughness Ra of the surface of the semiconductor layer of the thin film diode is larger than the arithmetic average roughness Ra of the surface of the semiconductor layer of the thin film transistor.
  • the maximum height Rz of the surface of the semiconductor layer of the thin film diode is larger than the maximum height Rz of the surface of the semiconductor layer of the thin film transistor.
  • a ridge is formed on the surface of the semiconductor layer of the thin film transistor and the semiconductor layer of the thin film diode, and the average height of the ridge formed on the surface of the semiconductor layer of the thin film diode is It is larger than the average height of the ridge formed on the surface of the semiconductor layer of the thin film transistor.
  • the ridge is present on a boundary between crystal grains included in the semiconductor layer.
  • the thin film diode further includes an intrinsic region located between the n-type region and the p-type region in the semiconductor layer of the thin film diode, and at least a surface roughness of the intrinsic region in the semiconductor layer of the thin film diode. May be larger than the surface roughness of the semiconductor layer of the thin film transistor.
  • the thin film transistor may be a plurality of thin film transistors including an N-channel thin film transistor and a P-channel thin film transistor.
  • the method for manufacturing a semiconductor device of the present invention comprises a thin film transistor and a thin film diode on the same substrate, and the thickness and surface roughness of the semiconductor layer of the thin film diode are respectively determined from the thickness and surface roughness of the semiconductor layer of the thin film transistor. And (a) forming a first film made of a crystalline semiconductor in a first region including a region where the thin film diode is formed in the substrate, the method comprising: A first film is not formed in a second region including a region where the thin film transistor is formed; and (b) a second film made of an amorphous semiconductor is formed in the first region and the second region of the substrate.
  • the step (a) includes a step of forming a film made of an amorphous semiconductor at least in the first region, and crystallization by irradiating the film made of the amorphous semiconductor with a laser beam. Thereby obtaining the first film.
  • the thickness of the first film in the step (a) is preferably more than 25 nm.
  • the substrate is a light-transmitting substrate, and before the step (a), a light-shielding layer for shielding light incident from the surface opposite to the substrate is provided in the first region of the substrate.
  • the step (a) further includes a step (a1) of forming a film made of a crystalline semiconductor on the substrate on which the light shielding layer is formed, and a resist on the film made of the crystalline semiconductor. Forming a film, exposing and developing the film to form a resist layer (a2), and etching the film made of the crystalline semiconductor using the resist layer as a mask to obtain the first film (
  • the step (a2) may include a step of exposing the resist film from the opposite surface of the substrate using the light shielding layer as a mask.
  • the display device of the present invention is a display device including a display region having a plurality of display units and a frame region located around the display region, further including an optical sensor unit including a thin film diode, and each display
  • the portion includes an electrode and a thin film transistor connected to the electrode, and the thin film transistor and the thin film diode are formed on the same substrate, and the thin film transistor includes a channel region, a source region, and a drain region.
  • a semiconductor including a layer, a gate insulating film provided to cover the semiconductor layer, and a gate electrode provided on the gate insulating film, wherein the thin film diode includes at least an n-type region and a p-type region
  • a semiconductor layer of the thin film transistor and a semiconductor layer of the thin film diode are both crystalline semiconductor layers, and the thin film
  • the semiconductor layer of the transistor and the semiconductor layer of the thin film diode include a portion formed by crystallizing the same amorphous semiconductor film, and the thickness of the semiconductor layer of the thin film diode is equal to that of the semiconductor layer of the thin film transistor.
  • the difference between the thickness of the semiconductor layer of the thin film transistor and the thickness of the semiconductor layer of the thin film diode is greater than 25 nm, and the surface roughness of the semiconductor layer of the thin film diode is the surface roughness of the semiconductor layer of the thin film transistor. Bigger than that.
  • the display unit further includes a backlight and a backlight control circuit that adjusts the luminance of light emitted from the backlight, and the light sensor unit is an illuminance signal based on the illuminance of external light. And output to the backlight control circuit.
  • each of the plurality of optical touch sensor units includes a plurality of optical touch sensor units each having the optical sensor unit, and each of the plurality of optical touch sensor units corresponds to each display unit or a set of two or more display units. Arranged in the display area.
  • the TFT and TFD semiconductor layers can be optimized according to required device characteristics. Accordingly, it is possible to achieve both the device characteristics required for TFT and TFD.
  • the TFD of the present invention is particularly suitably used as an optical sensor.
  • TFD since the surface roughness of the semiconductor layer is larger than the surface roughness of the semiconductor layer of the TFT, the reflection of light from the surface of the semiconductor layer is suppressed, and the sensitivity to light is high.
  • the thickness of the semiconductor layer is larger than the thickness of the semiconductor layer of the TFT, the light absorption rate is increased, and as a result, the sensitivity to light is further increased. Therefore, the light use efficiency of the photosensor can be greatly increased to improve the light / dark ratio (SN ratio).
  • SN ratio dark ratio
  • the surface roughness of the semiconductor layer since the surface roughness of the semiconductor layer is suppressed, reliability (gate breakdown voltage) can be ensured.
  • the thickness of the semiconductor layer is suppressed, off-state current can be reduced. Furthermore, subslash characteristics such as threshold voltage can be improved.
  • the above-described semiconductor device can be easily manufactured without increasing the manufacturing process and manufacturing cost, and the product can be made compact, high performance, and low cost.
  • FIGS. 3A to 3E are schematic cross-sectional views illustrating manufacturing steps of the semiconductor device according to the first embodiment of the present invention.
  • FIGS. (F) to (J) are schematic cross-sectional views showing manufacturing steps of the semiconductor device according to the first embodiment of the present invention.
  • (A) to (D) are schematic cross-sectional views showing manufacturing steps of the semiconductor device according to the second embodiment of the present invention.
  • (E) to (H) are schematic cross-sectional views illustrating manufacturing steps of the semiconductor device according to the second embodiment of the present invention. It is typical sectional drawing which shows the semiconductor device of 3rd Embodiment by this invention.
  • FIG. 1 A) to (E) are schematic cross-sectional views showing manufacturing steps of the semiconductor device of the third embodiment according to the present invention.
  • FIG. 1 A) to (E) are schematic cross-sectional views showing manufacturing steps of the semiconductor device of the third embodiment according to the present invention.
  • (F) to (H) are schematic cross-sectional views illustrating manufacturing steps of the semiconductor device according to the third embodiment of the present invention.
  • (I) And (J) is typical sectional drawing which shows the manufacturing process of the semiconductor device of 3rd Embodiment by this invention. It is a circuit diagram of photosensor TFD of a 4th embodiment by the present invention. It is a block diagram of the optical sensor type touch panel of 4th Embodiment by this invention. It is a typical top view which illustrates the back substrate in the touch panel type liquid crystal display device of a 4th embodiment by the present invention. It is a perspective view which illustrates the liquid crystal display device with an ambient light sensor of 4th Embodiment by this invention.
  • the inventor of the present application has examined the relationship between the structure of the semiconductor layer of the TFT and the TFD and the device characteristics from various angles. . As a result, it has been found that by controlling the surface roughness of the semiconductor layers of TFT and TFD, it is possible to achieve both required device characteristics regardless of the crystalline state of these semiconductor layers.
  • TFD photosensor TFD used as an optical sensor
  • the surface roughness of the semiconductor layer reflection of light incident on the semiconductor layer can be suppressed and the bright current can be increased.
  • the sensitivity to external light that is, the SN ratio to light (current value ratio in light and dark).
  • the surface irregularity of the semiconductor layer is large, it becomes a factor of reducing reliability (particularly gate breakdown voltage). Therefore, it is desirable to further reduce the surface unevenness of the semiconductor layer.
  • the thickness of the TFD semiconductor layer by increasing the thickness of the TFD semiconductor layer, the light absorption rate of the semiconductor layer can be increased. For this reason, by increasing the thickness of the TFD semiconductor layer and increasing the surface roughness, the S / N ratio can be more effectively improved by a synergistic effect.
  • the present invention has been made on the basis of the above knowledge.
  • the surface roughness of the TFD semiconductor layer is made larger than the surface roughness of the TFT semiconductor layer, and the TFD semiconductor layer is made thicker than the TFT semiconductor layer. It is characterized by that.
  • the bright current can be increased to increase the light use efficiency, and in the TFT, high reliability can be ensured.
  • the inventor of the present application also uses the surface unevenness generated when crystallizing the amorphous semiconductor film to increase the surface roughness of the semiconductor layer of the TFD more than the surface roughness of the semiconductor layer of the TFT. It has also been found that can be greatly simplified. This will be described in detail below.
  • the surface irregularities are finally solidified due to the difference in volume between the molten state and the solid state when crystal nuclei are generated after the semiconductor film is once melted by laser light irradiation and solidified sequentially from the crystal nuclei.
  • the crystal grain boundary is formed in a mountain shape, or is formed in a mountain shape at a point (multiple points) more than a triple point serving as a boundary between three or more crystals.
  • the above-described mountain-like or mountain-like portion on the surface of the semiconductor film is referred to as “ridge”.
  • the inventor of the present application examined a process for improving the characteristics of TFD using such a ridge. As a result, it was found that the size of the ridge generated on the surface of the semiconductor film can be controlled by the thickness of the semiconductor film. Since the ridge is generated due to the difference in volume between the molten state and the solid state in the semiconductor film, it is considered that when the volume (film thickness) of the entire semiconductor film is increased, a larger ridge is generated.
  • the inventor of the present application uses the ridge to make the TFT semiconductor layer thicker than the TFT semiconductor layer and have a large surface roughness without complicating the manufacturing process.
  • the present inventors have found that a TFD semiconductor layer can be formed and have reached the present invention.
  • a first film made of a crystalline semiconductor is formed in a region of the substrate surface where a TFD is to be formed.
  • the first film is not formed in the region where the TFT is to be formed.
  • a second film made of an amorphous semiconductor is formed in a region where the TFT and TFD are to be formed.
  • the second film is crystallized by irradiating the second film with laser from above the substrate. In this way, a crystalline semiconductor film composed of the film obtained by crystallizing the second film and the first film is obtained.
  • the amorphous semiconductor film is crystallized, if the thickness (volume) of the amorphous semiconductor film is large, a larger ridge is formed on the surface during the crystallization.
  • the volume of the semiconductor film in which melting and solidification occurs is larger than the volume of the semiconductor film in the region where the TFT is to be formed. For this reason, a larger ridge is formed on the surface of the crystalline semiconductor film in the region where the TFD is to be formed than in the region where the TFT is to be formed.
  • the surface roughness of the crystalline semiconductor film is larger in the region where the TFD is to be formed than in the region where the TFT is to be formed. Further, the thickness of the crystalline semiconductor film is larger in the region where the TFD is to be formed by the thickness of the first film than in the region where the TFT is to be formed.
  • the surface portion of the first film that has already been crystallized also melts and solidifies, so the first film and the second film are integrated, A partially thick crystalline semiconductor film is obtained. Therefore, in the obtained crystalline semiconductor film, the boundary portion between the film obtained by crystallizing the second film and the first film is not clear.
  • a TFT semiconductor layer is formed using a thin portion having a small surface roughness in the crystalline semiconductor film, and a TFD semiconductor layer is formed using a portion having a large surface roughness.
  • the entire amorphous semiconductor film (second film) is crystallized by laser irradiation, leaving no amorphous part. Therefore, in the crystalline semiconductor film obtained after crystallization, a ridge having a size corresponding to the volume in which the melting and solidifying process has occurred is formed over the entire surface.
  • the thickness difference ⁇ D is too large, the thick portion (the portion that becomes the active region of the TFD) in the amorphous semiconductor film is not sufficiently crystallized in the crystallization step, and the surface roughness becomes small on the contrary. It is because there is a possibility that it will end.
  • the thickness of the first film can be selected with a high degree of freedom. For example, by making the thickness of the first film greater than 25 nm, the difference ⁇ D in the thicknesses of the TFT and TFD semiconductor layers can be greater than 25 nm. Further, not only the difference in thickness (volume) of the semiconductor film that melts and solidifies when the second film is crystallized, but also the ridge formed on the surface of the first film is reflected in the second film. The surface roughness can be varied using the surface irregularities.
  • the thickness and surface roughness of the semiconductor layer of the TFD can be further increased, so that the characteristics of the optical sensor TFD can be further improved while ensuring the characteristics of the TFT.
  • the irradiation energy can be optimized with respect to the first film, so that the first film having the optimum crystal state can be formed.
  • the second film is crystallized, the irradiation energy is optimized for the portion of the second film that becomes the semiconductor layer of the TFT, so that the portion of the second film that becomes the semiconductor layer of the TFT is optimized.
  • crystal grains having substantially the same size as the first film are formed.
  • the second film is melted and solidified together with a part of the first film in the portion of the second film that is located on the first film and becomes the semiconductor layer of the TFD. As crystallization proceeds.
  • the present invention it is possible to make the crystal grain sizes of the semiconductor layers of the TFD and TFT substantially the same (in other words, the crystal states are made substantially equal). Therefore, compared with the case where the method described in the above Japanese Patent Application No. 2008-276023 is used, the size of the crystal grains of the TFD semiconductor layer can be increased and the crystallinity can be improved, so that higher performance can be achieved. A TFD can be formed.
  • crystallinity (crystal grain size) in the TFD and TFT semiconductor layers can be examined by, for example, the EBSP (Electron Back Scattering Pattern: Electron Back Scattering Pattern) method.
  • EBSP Electron Back Scattering Pattern: Electron Back Scattering Pattern
  • a light shielding layer may be formed in a region where TFD is to be formed before the first film is formed.
  • the crystalline semiconductor film for forming the first film is formed on the substrate, the crystalline semiconductor film is exposed from the back surface of the substrate by using the light shielding layer as a mask.
  • the patterning of the crystalline semiconductor film can be performed in a self-aligning manner. Thereby, a photomask can be reduced.
  • the thickness of the first film in the above method is preferably more than 25 nm.
  • the thickness difference ⁇ D between the TFD semiconductor layer and the TFT semiconductor layer can be made larger than 25 nm.
  • the light absorptance of the TFD semiconductor layer can be significantly improved while securing the TFT characteristics.
  • surface roughness refers to the arithmetic average roughness Ra or the maximum height Rz defined in JIS B 0601-2001. Therefore, at least, the arithmetic average roughness Ra of the TFD semiconductor layer is larger than the arithmetic average roughness Ra of the TFT semiconductor layer, or the maximum height Rz of the TFD semiconductor layer is the maximum height of the TFT semiconductor layer. What is necessary is just to be larger than Rz. Thereby, the reflection of the light by the surface of the semiconductor layer of TFD can be reduced rather than the surface of the semiconductor layer of TFT.
  • the maximum height Rz is determined by the height of the highest ridge regardless of the number (density) of ridges included in the surface.
  • the arithmetic average roughness Ra increases when the ridge density is high, even when the ridge is low. If the thickness of the semiconductor film is the same, considering the ridge growth mechanism, the ridge tends to increase as the ridge density decreases (when the crystal grain size increases). Thus, the height of the ridge can be changed not only by the volume (thickness) of the semiconductor film but also by the crystal grain size.
  • the higher the density of the ridge formed on the surface of the semiconductor layer that is, the higher the arithmetic average roughness Ra, the higher the effect of suppressing light reflection. Therefore, if the arithmetic average roughness Ra of the surface of the TFD semiconductor layer is larger than the arithmetic average roughness Ra of the surface of the TFT semiconductor layer, the above-described effects can be obtained regardless of the maximum height Rz. be able to.
  • the arithmetic average roughness Ra of the surface of the semiconductor layer of the TFD is larger than the arithmetic average roughness Ra of the surface of the semiconductor layer of the TFT, and the maximum height Rz of the surface of the semiconductor layer of the TFD is More preferably, it is larger than the maximum height Rz of the surface. This is because the reliability of the TFT can be ensured while suppressing the reflection of light more reliably and improving the SN ratio of the TFD.
  • the semiconductor device of this embodiment includes an N-channel TFT and a TFD formed on the same substrate, and is used as, for example, an active matrix display device including a sensor unit.
  • FIG. 1 is a schematic cross-sectional view showing an example of the semiconductor device of the present embodiment.
  • the semiconductor device of this embodiment typically has a plurality of TFTs and a plurality of TFDs provided on the same substrate, but here, for the sake of simplicity, only a single TFT and a single TFD are configured. Is illustrated.
  • an N-channel TFT having a single drain structure is illustrated as the TFT, the structure of the TFT is not limited to this.
  • a TFT having an LDD structure or a GOLD structure may be provided, or a plurality of TFTs including an N-channel TFT and a P-channel TFT may be provided.
  • the semiconductor device of this embodiment includes a TFT and a TFD formed on a substrate 101 via base films 103 and 104.
  • the TFT includes a semiconductor layer 113 including a channel region 121, a source region and a drain region 119, a gate insulating film 115 provided on the semiconductor layer 113, a gate electrode 116 that controls conductivity of the channel region 121, a source
  • the electrode / wiring 128 is connected to each of the region and the drain region 119.
  • the TFD includes a semiconductor layer 114 including at least an n-type region 120 and a p-type region 124, and electrodes / wirings 129 connected to the n-type region 120 and the p-type region 124, respectively.
  • an intrinsic region 125 is provided between the n-type region 120 and the p-type region 124 in the semiconductor layer 114.
  • a silicon nitride film 126 and a silicon oxide film 127 are formed as interlayer insulating films.
  • a light-transmitting substrate is used as the substrate 101, light is blocked between the TFD semiconductor layer 114 and the substrate 101 in order to prevent light from entering the semiconductor layer 114 from the back surface of the substrate 101.
  • a film 102 may be provided.
  • the TFT semiconductor layer 113 and the TFD semiconductor layer 114 are both crystalline semiconductor layers. In addition, these crystalline semiconductor layers include a portion formed by crystallizing the same amorphous semiconductor film.
  • the thickness d2 of the semiconductor layer 114 of the TFD is larger than the thickness d1 of the semiconductor layer 113 of the TFT.
  • the surface roughness of the TFD semiconductor layer 114 is larger than the surface roughness of the TFT semiconductor layer 113.
  • Ridges are formed on the surfaces of these semiconductor layers 113 and 114.
  • the ridge is generated in the process of melting and solidifying the amorphous semiconductor film when it is crystallized by irradiating the amorphous semiconductor film with laser light.
  • the ridge is formed in the semiconductor layers 113 and 114. It exists on the boundary of the included crystal grains.
  • the average height of the ridge formed on the surface of the TFD semiconductor layer 114 is larger than the average height of the ridge formed on the surface of the semiconductor layer 113 of the TFT.
  • the roughness is larger than the surface roughness of the semiconductor layer 113.
  • the semiconductor device of this embodiment has the following advantages.
  • the thickness d2 of the semiconductor layer 114 is larger than the thickness d1 of the semiconductor layer 113 of the TFT. Therefore, the light absorption rate of the TFD semiconductor layer 114 is high. Sensitivity can be increased. Further, since the surface roughness of the semiconductor layer 114 is larger than the surface roughness of the semiconductor layer 113 of the TFT, reflection of incident light is suppressed by surface irregularities on the surface of the semiconductor layer 114, and sensitivity to light is further increased. Therefore, by these synergistic effects, the bright current at the time of light irradiation increases, and the light / dark ratio which is the SN ratio can be improved.
  • the OFF current can be reduced and the switching characteristics (ON / OFF current ratio) can be improved. Further, when the TFT is turned on, it can be fully depleted more quickly, and the sub-threshold characteristics such as the threshold voltage can be improved. Further, since the surface roughness of the semiconductor layer 113 is kept small, the breakdown voltage characteristic of the gate insulating film 115 and the reliability against gate bias stress can be increased, and the field-effect mobility can be improved.
  • the thickness and surface roughness of the TFT semiconductor layer 113 and the TFD semiconductor layer 114 are made different from each other by making the thickness and the surface roughness different from each other.
  • the characteristics can be optimized according to the respective requirements.
  • the TFD semiconductor layer 114 includes the intrinsic region 125
  • at least the surface roughness of the intrinsic region 125 in the TFD semiconductor layer 114 is the surface roughness of the TFT semiconductor layer 113 (particularly, the surface roughness of the channel region 121). If it is larger than), the same effect as described above can be obtained.
  • the difference ⁇ D between the thickness d1 of the TFT semiconductor layer 113 and the thickness d2 of the TFD semiconductor layer 114 is preferably 5 nm or more. If the thickness difference ⁇ D is less than 5 nm, it is difficult to make the surface roughness sufficiently different between the semiconductor layers 113 and 114 in the laser crystallization process, and it is difficult to achieve both TFT and TFD device characteristics. There is a possibility. More preferably, the difference ⁇ D is greater than 25 nm. As a result, the SN ratio of the TFD can be more effectively improved while securing the TFT characteristics.
  • the difference ⁇ D is substantially the same as the thickness of the first film (FIG. 2C), but it may be difficult to form the first film having a large thickness by crystallization. .
  • the first film is formed by crystallizing an amorphous semiconductor film using an excimer laser as a crystallization apparatus, if the thickness of the amorphous semiconductor film to be crystallized becomes too large, May reach the limit of possible thickness.
  • the thicknesses d1 and d2 of the TFT and TFD semiconductor layers 113 and 114 are not particularly limited, but are preferably set such that the thickness difference ⁇ D is within the above range.
  • the thickness d1 of the semiconductor layer 113 is set to 30 nm to 50 nm and the thickness d2 of the semiconductor layer 114 is set to 55 nm to 110 nm.
  • the surface roughness of the semiconductor layers 113 and 114 is not particularly limited.
  • Ra is preferably 4 nm to 6 nm
  • the arithmetic average roughness Ra of the surface of the semiconductor layer 114 is preferably 10 nm to 16 nm.
  • the maximum height Rz of the surface of the semiconductor layer 113 is preferably 30 nm to 50 nm and the maximum height Rz of the surface of the semiconductor layer 114 is preferably 90 nm to 150 nm.
  • the semiconductor layer having the same thickness and surface roughness (Ra: 4 to 6 nm) as the TFT is used for the photosensitivity (bright current value) of the TFD.
  • the optical sensitivity of the TFD formed is improved by about 3.8 times.
  • the rate of improvement in photosensitivity is as follows: the thickness of the semiconductor layer 114 is 2.5 times the thickness of the semiconductor layer 113, and the surface roughness of the semiconductor layer 114 is 1.5 times the surface roughness of the semiconductor layer 113. It is a numerical value at a certain time, and the improvement rate of the photosensitivity in the present embodiment is not limited to this numerical value.
  • a light shielding layer 102 is formed on a substrate 101, and subsequently, a silicon nitride film 103 and a silicon oxide film 104 are formed as a base film. Thereafter, a first amorphous semiconductor film (here, an amorphous silicon film) 105 is formed on the substrate 101.
  • a first amorphous semiconductor film here, an amorphous silicon film
  • a low alkali glass substrate or a quartz substrate can be used as the substrate 101.
  • a low alkali glass substrate is used.
  • heat treatment may be performed in advance at a temperature lower by about 10 to 20 ° C. than the glass strain point.
  • the light shielding layer 102 is disposed so as to be able to block light from the back surface direction of the substrate with respect to the TFD.
  • a metal film, a silicon film, or the like can be used as a material of the light shielding layer 102.
  • the Mo film is formed by sputtering and patterned to form the light shielding layer 102.
  • the thickness of the light shielding layer 102 is 20 to 200 nm, preferably 30 to 150 nm. In this embodiment, it is set to 100 nm, for example.
  • the silicon nitride film 103 and the silicon oxide film 104 are provided in order to prevent impurity diffusion from the substrate 101.
  • these base films 103 and 104 are formed using a plasma CVD method.
  • the total thickness of these base films 103 and 104 is 100 to 600 nm, preferably 150 to 450 nm.
  • a two-layer base film is used. However, for example, there is no problem even if a single layer of a silicon oxide film is used.
  • the amorphous silicon film 105 can be formed by a known method such as a plasma CVD method or a sputtering method.
  • the thickness of the first amorphous silicon film 105 is set to 30 nm to 60 nm, for example, 60 nm.
  • the first amorphous silicon film 105 is crystallized by irradiating the first amorphous silicon film 105 with a laser beam 106 from above the substrate 101.
  • One crystalline silicon film 107 is obtained.
  • XeCl excimer laser light having a wavelength of 308 nm is used as the laser light 106.
  • the beam size of the laser beam 106 is formed to be a long shape on the surface of the substrate 101, and the entire surface of the substrate is crystallized by sequentially scanning in the direction perpendicular to the long direction. At this time, it is preferable to scan so that a part of beams overlap. Thereby, laser irradiation is performed a plurality of times at an arbitrary point of the first amorphous silicon film 105, and the uniformity of the crystal state can be improved.
  • the first amorphous silicon film 105 is crystallized in the process of instantaneously melting and solidifying to become the first crystalline silicon film 107.
  • a ridge is generated in the melting and solidifying process due to the difference between the molten state, the solid state, and the volume. Note that the generated ridge increases as the volume (thickness) of the first amorphous silicon film 105 increases.
  • the first crystalline silicon film 107 is patterned to form a lower crystalline silicon film (hereinafter referred to as “first film”) 108.
  • the first film 108 is formed in a region of the substrate 101 where a TFD is to be formed, and is not formed in a region where a TFT is to be formed.
  • a second amorphous semiconductor film (here, an amorphous silicon film) 109 is formed over the entire region of the substrate 101 where TFTs and TFDs are to be formed.
  • the second amorphous silicon film 109 is preferably formed in contact with the first film 108.
  • the formation of the second amorphous silicon film 109 can be performed by a known method such as a plasma CVD method or a sputtering method.
  • the thickness of the second amorphous silicon film 109 is 25 nm or more and 60 nm or less, for example, 40 nm. Therefore, since the first film 108 and the second amorphous silicon film 109 overlap in the region where the TFD is to be formed, the total thickness of these films becomes 100 nm.
  • surface unevenness due to the ridge formed on the surface of the first film 108 is formed in the portion 109b of the second amorphous silicon film 109 located on the first film 108. Therefore, the surface roughness of the portion 109b is larger than the surface roughness of the portion 109a of the second amorphous silicon film 109 that does not overlap the first film 108.
  • the second amorphous silicon film 109 is crystallized by irradiating the second amorphous silicon film 109 with laser light 110 from above the substrate 101.
  • laser light 110 XeCl excimer laser light having a wavelength of 308 nm is used as the laser light 110.
  • the beam size of the laser beam 110 is formed to be a long shape on the surface of the substrate 101, and the entire surface of the substrate is crystallized by sequentially scanning in a direction perpendicular to the long direction. At this time, it is preferable to scan so that a part of beams overlap. Thereby, laser irradiation is performed a plurality of times at any one point of the second amorphous silicon film 109, and the uniformity of the crystal state can be improved.
  • the second amorphous silicon film 109 is crystallized in the process of instantaneous melting and solidification. At this time, not only the second amorphous silicon film 109 but also the surface portion of the first film 108 located thereunder is involved, and a melting and solidifying process for crystallization occurs. As a result, a crystalline semiconductor film 111 including a film obtained by crystallizing the second amorphous silicon film 109 and the first film 108 is formed.
  • the crystalline semiconductor film 111 is located in the region where the TFD is to be formed, and is located in the crystalline portion 111b formed from the second amorphous silicon film 109 and the first film 108 and the region where the TFT is to be formed. And a crystalline portion 111 a formed only from the second amorphous silicon film 109. Therefore, the thickness of the crystalline portion 111b in the crystalline silicon film 111 is larger than the thickness of the crystalline portion 111a by an amount corresponding to the thickness of the first film 108.
  • the surface roughness of the crystalline portion 111b of the obtained crystalline semiconductor film 111 is larger than the surface roughness of the crystalline portion 111a. The reason for this will be described below.
  • the thickness of the semiconductor film in which the melting and solidifying process has occurred (the total thickness of the second amorphous silicon film 109 and the surface portion of the first film 108 where the melting and solidifying has occurred) is to form a TFT. It becomes larger than the thickness of the semiconductor film in the region (the thickness of the second amorphous silicon film 109). As described above, the larger the volume (thickness) of the semiconductor film, the larger the individual ridges.
  • a larger ridge is formed on the surface of the crystalline portion 111b.
  • the surface roughness of the portion 109b located on the first film 108 in the second amorphous silicon film 109 is larger than the surface roughness of the portion 109a not overlapping the first film 108.
  • a large ridge is formed on the surface of the crystalline portion 111b located on the first film 108.
  • a resist layer 112 is formed on the crystalline portions 111a and 111b of the crystalline silicon film 111, respectively.
  • the semiconductor layer 113 to be an active region (source / drain region, channel region) of the later TFT is formed using the crystalline portion 111a of the crystalline silicon film 111, and the later TFD is formed using the crystalline portion 111b.
  • a semiconductor layer 114 to be an active region (n + type / p + type region, intrinsic region) is formed.
  • the obtained semiconductor layers 113 and 114 include a crystalline portion formed by crystallizing the second amorphous semiconductor film 109. Specifically, the entire semiconductor layer 113 and the upper layer portion of the semiconductor layer 114 are formed from the same amorphous semiconductor film.
  • a gate insulating film 115 covering these island-like semiconductor layers 113 and 114 is formed, and then a gate electrode 116 of a later TFT is formed on the gate insulating film 115. .
  • the gate insulating film 115 a silicon oxide film having a thickness of 20 to 150 nm is preferable, and a 100 nm silicon oxide film is used here.
  • the gate electrode 116 is formed by depositing a conductive film on the gate insulating film 115 using a sputtering method, a CVD method, or the like, and patterning the conductive film.
  • a sputtering method a sputtering method, a CVD method, or the like
  • the conductive film refractory metal W, Ta, Ti, Mo, or an alloy material thereof is desirable.
  • the thickness of the conductive film is preferably 300 to 600 nm. In this embodiment, tantalum (thickness: 450 nm) to which a small amount of nitrogen is added is used.
  • a mask 117 made of a resist is formed over the gate insulating film 115 so as to cover a part of the semiconductor layer 114 which later becomes an active region of the TFD.
  • the entire surface of the substrate 101 is ion-doped with n-type impurities (phosphorus) 118.
  • Phosphorus 118 is implanted into the semiconductor layers 113 and 114 through the gate insulating film 115.
  • phosphorus 118 is implanted into a region not covered with the resist mask 117 in the TFD semiconductor layer 114 and a region not covered with the gate electrode 116 in the TFT semiconductor layer 113.
  • the region covered with the resist mask 117 or the gate electrode 116 is not doped with phosphorus 118.
  • the region of the TFT semiconductor layer 113 where phosphorus 118 is implanted becomes the source and drain regions 119 of the later TFT, and the region masked by the gate electrode 116 and not phosphorous 118 is implanted later.
  • the region in which phosphorus 118 is implanted in the TFD semiconductor layer 114 becomes an n + -type region 120 of the later TFD.
  • a part of the semiconductor layer 114 that will later become an active region of the TFD and the entire semiconductor layer 113 that later becomes an active region of the TFT are covered.
  • a mask 122 made of a resist is formed on the gate insulating film 115.
  • a p-type impurity (boron) 123 is ion-doped on the entire surface from above the substrate 101.
  • ion doping of boron 123 is implanted into the semiconductor layer 114 through the gate insulating film 115.
  • boron 123 is implanted into a region of the TFD semiconductor layer 114 that is not covered with the resist mask 122 to form a p + type region 124 of the subsequent TFD. Further, a region in which neither boron nor phosphorus is implanted in the TFD semiconductor layer 114 becomes a later intrinsic region 125.
  • heat treatment is performed in an inert atmosphere, for example, in a nitrogen atmosphere.
  • the source / drain region 119 of the TFT and the n + -type region 120 and the p + -type region 124 of the TFD are recovered from doping damage such as crystal defects generated during doping, and the doped phosphorus and boron are respectively added.
  • This heat treatment may be performed using a general heating furnace, but is preferably performed using RTA (Rapid Thermal Annealing).
  • RTA Rapid Thermal Annealing
  • a system in which high temperature inert gas is blown onto the substrate surface and the temperature is raised and lowered instantaneously is suitable.
  • a silicon nitride film 126 and a silicon oxide film 127 are formed in this order as an interlayer insulating film.
  • a heat treatment for hydrogenating the semiconductor layers 113 and 114 for example, annealing at 350 to 450 ° C. in a nitrogen atmosphere or a hydrogen mixed atmosphere at 1 atm may be performed.
  • contact holes are formed in the interlayer insulating films 126 and 127.
  • a film made of a metal material (for example, a two-layer film of titanium nitride and aluminum) is deposited on the interlayer insulating film 127 and inside the contact hole, and patterned to form the TFT electrode / wiring 128 and the TFD electrode / wiring 129. Form.
  • a protective film made of a silicon nitride film or the like may be provided on the thin film transistor 130 and the thin film diode 131.
  • two film formation and crystallization steps that is, an amorphous semiconductor film formation and crystallization step (first film formation and crystallization step) for forming the first film 108
  • first film formation and crystallization step for forming the first film 108
  • second film formation and crystallization process allow the semiconductor layers 113 and 114 having different thicknesses and surface roughnesses without complicating the manufacturing process. Can be formed.
  • the crystallization (first crystallization process) for forming the first film 108 may be performed by a method other than laser crystallization. If a film made of a crystalline semiconductor is formed as the first film 108, the surface roughness of the semiconductor layers 113 and 114 can be varied by using a ridge generated in the second crystallization process. However, as in the above method, the first film 108 is also preferably formed by laser crystallization. Thereby, since a ridge is formed on the surface of the first film 108, the surface unevenness of the portion 109b of the second film 109 located on the first film 108 can be made larger than that of the other portion 109a. By utilizing such surface irregularities of the second film 109 in addition to the ridge generated in the second crystallization process, the difference in surface roughness of the semiconductor films 113 and 114 can be further increased.
  • the energy of laser light irradiation in each crystallization step is not particularly limited and is appropriately set.
  • the irradiation energy in the first film is preferably set to be optimal for the amorphous semiconductor film 105 for forming the first film.
  • the irradiation energy in the second crystallization step is preferably set so as to be optimal for the second film 109.
  • the irradiation energy may be underpower, but the crystal of the first film 108 Since crystallization proceeds reflecting the grain size, crystallinity equivalent to that of the first film 108 can be obtained. For this reason, it is possible to obtain a crystalline part 111b having a high crystallinity equivalent to that of the crystalline part 111a (a part that becomes an active region of the TFD later) 111b.
  • the crystallinity of the TFD semiconductor layer 114 is improved, for example, while ensuring the crystallinity of the TFT semiconductor layer 113.
  • This can be higher than the crystallinity of the TFD semiconductor layer in Japanese Patent Application No. 2008-276023.
  • the surface roughness of the semiconductor layer 114 is also larger than the surface roughness of the TFD semiconductor layer in Japanese Patent Application No. 2008-276023.
  • amorphous semiconductor films having different thicknesses are crystallized by one-time laser crystallization to vary the surface roughness.
  • the second film serving as the TFT semiconductor layer 113 is irradiated with the laser only once, whereas the first film and second film serving as the TFD semiconductor layer 114 are subjected to a total of two times. Perform laser irradiation. Therefore, the difference in surface roughness between the semiconductor layers 113 and 114 in the TFD and TFT can be made larger than the difference in surface roughness obtained by the method described in Japanese Patent Application No. 2008-276023.
  • the difference in surface roughness is not limited to the thickness in the semiconductor device described in the above Japanese Patent Application No. 2008-276023. It is possible to increase more than the difference in surface roughness. Therefore, the characteristics of the TFT and the TFD can be more reliably achieved.
  • the semiconductor device of this embodiment has the same configuration as the semiconductor device (FIG. 1) of the first embodiment. However, it differs from the first embodiment in that the manufacturing process is further simplified by using the pattern of the light shielding layer.
  • a light shielding layer 202 is patterned on a substrate 201, and a silicon nitride film 203 and a silicon oxide film 204 are formed as a base film. Subsequently, a first amorphous silicon film 205 is formed.
  • the formation method is the same as the method described above with reference to FIG. Further, the thickness of the first amorphous silicon film 205 is set to 60 nm, for example.
  • the first amorphous silicon film 205 is crystallized by irradiating the first amorphous silicon film 205 with the laser beam 206 from above the substrate 201.
  • a first crystalline silicon film 207 is obtained.
  • XeCl excimer laser light having a wavelength of 308 nm is used as the laser light 206.
  • the first amorphous silicon film 205 is crystallized to become the first crystalline silicon film 207.
  • a ridge is generated due to the difference in volume between the molten state and the solid state in the melting and solidifying process. Note that the generated ridge increases as the volume (thickness) of the first amorphous silicon film 205 increases.
  • a photoresist 208 is applied on the first crystalline silicon film 207.
  • exposure 209 is performed on the photoresist 208 from the back side of the substrate 201. At this time, the portion of the photoresist 208 that overlaps the light shielding layer 202 is not exposed.
  • first film 211 an island-shaped crystalline silicon film having the same pattern as the light shielding layer 202 ( (Hereinafter referred to as “first film”) 211 is obtained. Thereafter, the resist mask 210 is removed.
  • a second amorphous semiconductor film (here, an amorphous silicon film) 212 is formed over the entire substrate 201 so as to cover the first film 211.
  • the second amorphous silicon film 212 is preferably formed so as to be in contact with the first film 211.
  • the thickness of the second amorphous silicon film 212 is 40 nm, for example. Accordingly, in the region where the TFD is to be formed (the region where the light shielding layer 202 is formed), the first film 211 and the second amorphous silicon film 212 overlap, so that the total thickness of these films becomes 100 nm. .
  • the surface unevenness due to the ridge formed on the surface of the first film 211 is formed in the portion 212b of the second amorphous silicon film 212 located on the first film 211. Therefore, the surface roughness of the portion 212b is larger than the surface roughness of the portion 212a of the second amorphous silicon film 212 that does not overlap the first film 211.
  • the second amorphous silicon film 212 is crystallized by irradiating the second amorphous silicon film 212 with laser light 213 from above the substrate 201.
  • laser light 213 XeCl excimer laser light having a wavelength of 308 nm is used as the laser light 213.
  • the second amorphous silicon film 212 is crystallized in the process of instantaneously melting and solidifying. At this time, not only the second amorphous silicon film 212 but also the surface portion of the first film 211 located thereunder is involved, and a melting and solidifying process for crystallization occurs. As a result, a crystalline semiconductor film 214 including a film obtained by crystallizing the second amorphous silicon film 212 and the first film 211 is obtained.
  • the crystalline semiconductor film 214 is located in a region where a TFD is to be formed, and is located in a crystalline portion 214b formed from the second amorphous silicon film 212 and the first film 211 and a region where a TFT is to be formed. And a crystalline portion 214a formed only from the second amorphous silicon film 212. Therefore, the thickness of the crystalline portion 214b in the crystalline silicon film 214 is larger than the thickness of the crystalline portion 214a by an amount corresponding to the thickness of the first film 211. Also, as described above with reference to FIG. 2D, the surface roughness of the crystalline portion 214b of the obtained crystalline semiconductor film 214 is larger than the surface roughness of the crystalline portion 214a.
  • resist layers 215 are formed on the crystalline portions 214a and 214b of the crystalline semiconductor film 214, respectively.
  • a semiconductor layer 216 to be an active region (source / drain region, channel region) of a later TFT is formed using the crystalline portion 214a of the crystalline semiconductor film 214, and a later TFD is formed using the crystalline portion 214b.
  • a semiconductor layer 217 to be an active region (n + type / p + type region, intrinsic region) is formed.
  • the TFT and TFD are respectively formed by using the semiconductor layers 216 and 217 in the same manner as described above with reference to FIGS. 3 (G) to 3 (J) of the first embodiment. Make it.
  • the same effect as the first embodiment can be obtained.
  • the manufacturing process can be shortened as compared with the method described above with reference to FIGS. Specifically, the number of photomasks used can be reduced by one compared to the method of the first embodiment. Therefore, the effects of the present invention can be obtained without significantly increasing the number of manufacturing steps as compared with the conventional process.
  • the semiconductor device of this embodiment is an active matrix substrate of a display device having a photosensor function, and includes a circuit portion including a plurality of TFTs, a pixel portion including a plurality of pixels (also referred to as a display region), and a photosensor TFD.
  • the optical sensor unit is included on the same substrate.
  • FIG. 6 is a schematic cross-sectional view showing a part of the semiconductor device of the present embodiment.
  • the circuit unit 401 includes an N-channel TFT and a P-channel TFT.
  • a TFT having a GOLD (Gate overlapped LDD) structure with high reliability against hot carrier deterioration is used as the N-channel TFT.
  • GOLD Gate overlapped LDD
  • the P-channel TFT a so-called single drain TFT without an LDD region is used.
  • the pixel unit 403 is provided in each pixel and includes a TFT (pixel TFT) functioning as a switching element and an auxiliary capacitor connected thereto.
  • a TFT pixel TFT
  • an TFT having an LDD structure having an LDD region provided offset from the gate electrode to the source / drain region side is used in order to reduce off current.
  • a structure in which two gate electrodes are arranged in series with respect to one semiconductor layer. It is preferable to have.
  • the optical sensor unit 405 includes at least one optical sensor TFD.
  • the optical sensor unit 405 is disposed in the pixel unit 403 corresponding to one or a plurality of pixels. Note that the optical sensor unit 405 may not be arranged corresponding to the pixel, or may be arranged in a region (frame region) other than the pixel unit 403.
  • the TFT and TFD semiconductor layers are both crystalline semiconductor layers and have portions obtained by crystallizing the same amorphous semiconductor film.
  • the semiconductor layer of TFD is thicker than the semiconductor layer of TFT. Further, the surface roughness of the TFD semiconductor layer is larger than the surface roughness of the TFT semiconductor layer. Further, the crystal states of the TFT and TFD semiconductor layers are substantially the same.
  • Such a semiconductor layer is formed by a method similar to the method of the first and second embodiments described above.
  • a first film made of a crystalline semiconductor is formed in a region where a TFD is to be formed.
  • the first film is not formed in a region where a TFT is to be formed.
  • an amorphous semiconductor film (second film) is formed so as to cover the first film, and a semiconductor film including the first film and the second film is formed.
  • the semiconductor film is thicker by the thickness of the first film in the region where the TFD is to be formed.
  • membrane among semiconductor films has the unevenness
  • a silicon nitride film 303 and a silicon oxide film 304 are formed as a base film.
  • a first amorphous semiconductor film (here, an amorphous silicon film) 305 is formed.
  • the method for forming these films is the same as the method described above with reference to FIG. Further, the thickness of the first amorphous silicon film 305 is set to 60 nm, for example.
  • the first amorphous silicon film 305 is crystallized by irradiating the first amorphous silicon film 305 with a laser beam 306 from above the substrate 301.
  • a first crystalline silicon film 307 is obtained.
  • the crystallization method and conditions are the same as the method and conditions in the above-described embodiment.
  • a plurality of ridges are formed on the surface of the first crystalline silicon film 307 as illustrated.
  • the first crystalline silicon film 307 is patterned, and an island-shaped first film 308 made of crystalline silicon is formed in a region of the substrate 301 where a TFD is to be formed.
  • the patterning of the first crystalline silicon film 307 may be performed using backside exposure using the pattern of the light shielding layer 302 in the same manner as described above with reference to FIGS. 4C and 4D. .
  • a film (referred to as “second film”) 309 made of amorphous silicon is formed on the first film 308 over the entire surface of the substrate 301.
  • the thickness of the second film 309 is 40 nm.
  • a portion 309b of the second film 309 located on the first film 308 surface irregularities due to ridges formed on the surface of the first film 308 are formed. Accordingly, the surface roughness of the portion 309b is larger than the surface roughness of the portion 309a that does not overlap the first film 308.
  • the thickness of the overlapping portion of the first film 308 and the second film 309 is 100 nm, and is thicker by the thickness of the first film 308 than the portion including only the second film 309.
  • the second film 309 is irradiated with laser light 310 from above the substrate 301 to be crystallized to obtain a crystalline silicon film 311.
  • the crystallization method and conditions are the same as the method and conditions in the above-described embodiment.
  • the crystalline silicon film 311 is located in a region where a TFD is to be formed, and is located in a crystalline portion 311b formed from the second film 309 and the first film 308 and a region where a TFT is to be formed. And a crystalline portion 311a formed only from the film 309. Therefore, the thickness of the crystalline portion 311b in the crystalline silicon film 311 is larger than the thickness of the crystalline portion 311a by an amount corresponding to the thickness of the first film 309. Further, as described above with reference to FIG. 2D, the surface roughness of the crystalline part 311b of the obtained crystalline semiconductor film 311 is larger than the surface roughness of the crystalline part 311a.
  • the crystalline silicon film 311 is patterned to form 312n, 312p, 312g, and 312d.
  • a thin crystalline portion 311a having a small surface roughness in the crystalline silicon film 311 is used to form a semiconductor layer 312n serving as an active region of a later N-channel TFT and a later P-channel TFT.
  • a semiconductor layer 312p serving as an active region, a semiconductor layer serving as an active region of a later pixel TFT, and a semiconductor layer 312g serving as a lower electrode of an auxiliary capacitor are formed.
  • a semiconductor layer 312d to be an active region of a later optical sensor TFD is formed using a thick crystalline portion 311b having a large surface roughness.
  • the first low-concentration n-type impurity (phosphorus) 315 is doped into the portions of the semiconductor layers 312n and 312g that are not covered with the doping masks 314n and 314g.
  • the doping gas phosphine (PH 3 ) is used, the acceleration voltage is set to 60 to 90 kV, for example, 70 kV, and the dose amount is set to 1 ⁇ 10 12 to 1 ⁇ 10 14 cm ⁇ 2 , for example, 2 ⁇ 10 13 cm ⁇ 2 .
  • the first low-concentration n-type region 314n is formed in a part of the semiconductor layer 312n (the portion that becomes the source / drain region and the LDD region) that becomes the active region of the N-channel TFT.
  • the first low-concentration n-type region 314g is formed in the active region of the pixel TFT and a part of the semiconductor layer 312g serving as the auxiliary capacitor (a portion serving as the auxiliary capacitor).
  • the low concentration phosphorus 315 is not implanted into other regions.
  • gate electrodes 317n and 317p are formed on the semiconductor layers 312n and 312p, respectively, and the semiconductor layer 312g is formed. On top of this, two gate electrodes 317g and an upper electrode 317s of the auxiliary capacitance portion are formed. Thereafter, a resist mask 318 is provided so as to cover the entire TFD semiconductor layer 312d.
  • the gate electrode 317n is disposed so as to overlap with a part of the semiconductor layer 312n which becomes a channel region and a part of the low-concentration n-type region 314n on both sides thereof.
  • the gate electrode 317p is disposed so as to overlap with a portion to be a channel region in the semiconductor layer 312p.
  • the gate electrode 317g is disposed so as to overlap with two portions serving as a channel region in the semiconductor layer 312g.
  • the semiconductor layers 312n, 312p, and 312g are doped with a second n-type impurity (phosphorus) 319 at a low concentration.
  • a second n-type impurity (phosphorus) 319 As the doping gas, phosphine (PH 3 ) is used, the acceleration voltage is set to 60 to 90 kV, for example, 70 kV, and the dose amount is set to 1 ⁇ 10 12 to 1 ⁇ 10 14 cm ⁇ 2 , for example, 2 ⁇ 10 13 cm ⁇ 2 .
  • second low-concentration n-type regions 320n, 320p, and 320g are formed in portions of these semiconductor layers 312n, 312p, and 312g that are not covered with the gate electrodes 317n, 317p, and 317g and the upper electrode 317s, respectively. Is done.
  • new resist masks 321p, 321g, and 321d are formed over the semiconductor layers 312p, 312g, and 312d, respectively, as shown in FIG.
  • the resist mask 321p is formed so as to cover the entire semiconductor layer 312p.
  • the resist mask 321g is arranged so as to cover each gate electrode 317g on the semiconductor layer 312g and portions of the second low-concentration n-type region 320g located at both ends of each gate electrode 317g.
  • the resist mask 321d is disposed so as to cover the semiconductor layer 312d other than the portion that becomes the n-type region.
  • n-type impurity (phosphorus) 322 is doped at a high concentration.
  • the doping gas phosphine (PH 3 ) is used, the acceleration voltage is set to 60 to 90 kV, for example, 70 kV, and the dose amount is set to 1 ⁇ 10 15 to 1 ⁇ 10 16 cm ⁇ 2 , for example, 5 ⁇ 10 15 cm ⁇ 2 .
  • a source / drain region 323n is formed in a portion of the semiconductor layer 312n serving as an active region of the N-channel TFT that is not covered with the gate electrode 317n, and the gate electrode 317n in the second low-concentration n-type region.
  • the portion that is covered and not implanted with phosphorus 322 becomes the GOLD region 324n.
  • a portion which is sandwiched between the GOLD regions 324n and is not implanted with phosphorus becomes a channel region 329n.
  • phosphorus 322 is not implanted into the semiconductor layer 312p which becomes an active region of the P-channel TFT.
  • the portion not covered with the resist mask 321g and implanted with phosphorus 322 at a high concentration becomes the source / drain region 323g.
  • the portion of the second low-concentration n-type region that is covered with the resist mask 321g and is not implanted with phosphorus 322 becomes an LDD region 325g.
  • a portion of the semiconductor layer 312g covered with the gate electrode 317g becomes a channel region 329g, and a portion covered with the upper electrode 317s remains as the first low-concentration n-type region, and becomes the lower electrode 324g of the auxiliary capacitor.
  • an n-type region 323d is formed in a portion of the semiconductor layer 312d that becomes an active region of the TFD that is not covered with the resist mask 321d.
  • an LDD region overlapped by a gate electrode is referred to as a “GOLD region”, and an LDD region that is not overlapped (offset) by the gate electrode (simply referred to as an “LDD region”). Distinguish.
  • the resist masks 321p, 321g, and 321d are removed, and new resist masks 326n, 326g, and 326d are formed on the semiconductor layers 312n, 312g, and 312d, respectively, as shown in FIG. 9I.
  • the resist masks 326n and 326g are formed so as to cover the entire semiconductor layers 312n and 312g.
  • the resist mask 326d is disposed so as to cover the semiconductor layer 312d other than the portion that becomes the p-type region.
  • p-type impurity (boron) 327 is doped at a high concentration.
  • Diborane (B 2 H 6 ) is used as a doping gas, the acceleration voltage is 40 kV to 90 kV, for example 75 kV, and the dose is 1 ⁇ 10 15 to 1 ⁇ 10 16 cm ⁇ 2 , for example 3 ⁇ 10 15 cm ⁇ 2 .
  • source / drain regions 328p are formed in portions not covered with the gate electrode 317p. A portion of the semiconductor layer 312p that is covered with the gate electrode 317p and is not implanted with boron 327 becomes a channel region 329p.
  • High-concentration boron 327 is not implanted into the semiconductor layers 312n and 312g. In the TFD semiconductor layer 312d, high-concentration boron 327 is partially implanted to form a p-type region 328d. A portion of the semiconductor layer 312d into which neither phosphorus nor boron is implanted becomes an intrinsic region 329d.
  • heat treatment for activating the impurities (phosphorus and boron) implanted in each semiconductor layer is performed.
  • the method and conditions for the activation process may be the same as those described in the first embodiment (FIG. 3I), for example.
  • a silicon nitride film 330 and a silicon oxide film 331 are formed in this order as an interlayer insulating film. If necessary, heat treatment for hydrogenation may be performed. Thereafter, contact holes are formed in the interlayer insulating films 330 and 331 by the same method as described above with reference to FIG. 3J, and electrodes and wirings 332n, 332p, 332g, and 332d are formed.
  • an N-channel thin film transistor 333, a P-channel thin film transistor 334, a pixel thin film transistor 335, an auxiliary capacitor 336, and a thin film diode 337 are obtained.
  • contact holes may be provided also on the gate electrodes of the thin film transistors 333 and 334 constituting the circuit and connected to the source / drain regions or gate electrodes of other TFTs on the substrate using the source / drain wirings. Good. Moreover, you may provide a protective film on these elements as needed.
  • the thin film transistor 335 that is a pixel TFT
  • a leakage current during an OFF operation is suppressed. Therefore, display floating and roughness due to leakage current can be suppressed, and defects such as point defects can be reduced.
  • the thin film transistors 333 and 334 included in the driver circuit the breakdown voltage characteristics of the gate insulating film and the reliability against gate bias stress can be improved. In addition, since the sub-threshold characteristic and the field effect mobility can be increased, the driving capability of the driver circuit can be improved.
  • the semiconductor layers of the thin film transistors 333 to 335 and the semiconductor layer of the thin film diode (photosensor TFD) 337 can be optimized in accordance with respective uses and requirements, and a required device It is possible to achieve both characteristics. Therefore, it is possible to provide a compact and ideal interactive display device that can realize high-quality display with high sensor sensitivity and suppress the size of the non-display area.
  • the display device as described above can be manufactured by a process with a low cost and a small number of steps.
  • the doping process for forming the source / drain regions of the thin film transistors 333 to 335 and the doping process for forming the n-type or p-type region of the thin film diode 337 are performed simultaneously.
  • the manufacturing process can be further simplified.
  • the thin film diode 337 and the thin film transistor 333 are simultaneously doped with n-type impurities, and the thin film diode 337 and the thin film transistor are formed. Since the doping process of the p-type impurity with respect to 334 can be performed simultaneously, it is more advantageous.
  • the display device having the sensor function is, for example, a liquid crystal display device with a touch sensor, and includes a display region and a frame region located around the display region.
  • the display area has a plurality of display units (pixels) and a plurality of photosensor units.
  • Each display unit includes a pixel electrode and a pixel switching TFT, and each photosensor unit includes a TFD.
  • a display drive circuit for driving each display unit is provided in the frame region, and a drive circuit TFT is used as the drive circuit.
  • the pixel switching TFT, the driving circuit TFT, and the TFD of the optical sensor unit are formed on the same substrate by the method described in the first to third embodiments.
  • at least the pixel switching TFT among TFTs used in the display device may be formed on the same substrate as the TFD of the photosensor portion by the above method. Alternatively, it may be separately provided on another substrate.
  • the optical sensor unit is disposed adjacent to a corresponding display unit (for example, primary color pixels).
  • a corresponding display unit for example, primary color pixels.
  • One photosensor unit may be arranged for one display unit, or a plurality of photosensor units may be arranged. Or you may arrange
  • one optical sensor unit can be provided for a color display pixel composed of three primary color (RGB) pixels.
  • RGB primary color
  • the sensitivity of the TFD constituting the optical sensor unit may be reduced. Therefore, no color filter is provided on the observer side of the optical sensor unit. It is preferable.
  • a display device to which an ambient light sensor for controlling display brightness in accordance with the illuminance of external light can be configured by arranging a TFD for an optical sensor in a frame region.
  • the optical sensor unit can also function as a color image sensor.
  • FIG. 10 is a circuit diagram showing an example of the configuration of the optical sensor unit arranged in the display area.
  • the optical sensor unit includes an optical sensor thin film diode 701, a signal storage capacitor 702, and a thin film transistor 703 for extracting a signal stored in the capacitor 702. After the RST signal is input and the RST potential is written to the node 704, when the potential of the node 704 is decreased due to light leakage, the gate potential of the thin film transistor 703 is changed to open and close the TFT gate. Thereby, the signal VDD can be taken out.
  • FIG. 11 is a schematic cross-sectional view showing an example of an active matrix type touch panel liquid crystal display device.
  • one optical touch sensor unit including the optical sensor unit is arranged for each pixel.
  • the liquid crystal display device shown in the figure includes a liquid crystal module 802 and a backlight 801 disposed on the back side of the liquid crystal module 802.
  • the liquid crystal module 802 includes, for example, a light-transmitting back substrate, a front substrate disposed so as to face the back substrate, and a liquid crystal layer provided between these substrates. Composed.
  • the liquid crystal module 802 includes a plurality of display portions (primary color pixels), and each display portion includes a pixel electrode (not shown) and a pixel switching thin film transistor 805 connected to the pixel electrode. Yes.
  • an optical touch sensor unit including a thin film diode 806 is disposed adjacent to each display unit.
  • a color filter is disposed on the viewer side of each display unit, but no color filter is provided on the viewer side of the optical touch sensor unit.
  • a light shielding layer 807 is disposed between the thin film diode 806 and the backlight 801. Light from the backlight 801 is shielded by the light shielding layer 807 and does not enter the thin film diode 806, and only the external light 804 is present in the thin film diode 806. Is incident on. The incident of the external light 804 is sensed by the thin film diode 806, and an optical sensing touch panel is realized. Note that the light shielding layer 807 may be arranged so that at least light from the backlight 801 does not enter the intrinsic region of the thin film diode 806.
  • FIG. 12 is a schematic plan view showing an example of a rear substrate in an active matrix type touch panel liquid crystal display device.
  • the liquid crystal display device of the present embodiment is composed of a large number of pixels (R, G, B pixels), but only two pixels are shown here for the sake of simplicity.
  • Each of the rear substrates 1000 is disposed adjacent to each of the plurality of display portions (pixels) each including the pixel electrode 22 and the pixel switching thin film transistor 24, and includes a photosensor photodiode 26 and a signal storage capacitor 28. And an optical touch sensor unit including an optical sensor follower thin film transistor 29.
  • the thin film transistor 24 has, for example, the same configuration as the TFT described in the third embodiment, that is, a dual gate LDD structure having two gate electrodes and an LDD region.
  • the source region of the thin film transistor 24 is connected to the pixel source bus line 34, and the drain region is connected to the pixel electrode 22.
  • the thin film transistor 24 is turned on / off by a signal from the pixel gate bus line 32.
  • display is performed by applying a voltage to the liquid crystal layer by the pixel electrode 22 and the counter electrode formed on the front substrate disposed to face the back substrate 1000 and changing the alignment state of the liquid crystal layer.
  • the photosensor photodiode 26 has the same configuration as the TFD described in the third embodiment, for example, and is located between the p + type region 26p, the n + type region 26n, and the regions 26p and 26n. And an intrinsic region 26i.
  • the signal storage capacitor 28 has a gate electrode layer and a Si layer as electrodes, and a capacitance is formed by a gate insulating film.
  • the p + -type region 26p in the photosensor photodiode 26 is connected to the RST signal line 36 for photosensors, and the n + -type region 26n is connected to the lower electrode (Si layer) in the signal storage capacitor 28. 28 is connected to the optical sensor RWS signal line 38.
  • n + -type region 26 n is connected to the gate electrode layer in the photosensor follower thin film transistor 29.
  • the source and drain regions of the photosensor follower thin film transistor 29 are connected to the photosensor VDD signal line 40 and the photosensor COL signal line 42, respectively.
  • the photosensor photodiode 26, the signal storage capacitor 28, and the photosensor follower thin film transistor 29 correspond to the thin film diode 701, the capacitor 702, and the thin film transistor 703 of the drive circuit shown in FIG. It constitutes the drive circuit for the optical sensor. The operation at the time of optical sensing by this drive circuit will be described below.
  • the RWS signal is written into the signal storage capacitor 28 by the RWS signal line 38.
  • a positive electric field is generated on the n + -type region 26 n side of the photosensor photodiode 26, and the photosensor photodiode 26 is in a reverse bias state.
  • the photosensor photodiode 26 present in the region of the substrate surface where light is irradiated light leaks and the charge is released to the RST signal line 36 side.
  • the potential on the n + -type region 26n side is lowered, and the gate voltage applied to the photosensor follower thin film transistor 29 is changed by the potential change.
  • VDD signal is applied from the VDD signal line 40 to the source side of the photosensor follower thin film transistor 29.
  • the gate voltage fluctuates as described above, the value of the current flowing to the COL signal line 42 connected to the drain side changes, so that the electrical signal can be extracted from the COL signal line 42.
  • the RST signal is written from the COL signal line 42 to the photosensor photodiode 26, and the potential of the signal storage capacitor 28 is reset. Optical sensing is possible by repeating the operations (1) to (5) while scanning.
  • the configuration of the rear substrate in the touch panel liquid crystal display device of the present embodiment is not limited to the configuration shown in FIG.
  • an auxiliary capacitor (Cs) may be provided in each pixel switching TFT.
  • an optical touch sensor unit is provided adjacent to each of the RGB pixels. However, as described above, one light is supplied to three pixel sets (color display pixels) composed of RGB pixels. A touch sensor unit may be arranged.
  • the thin film diode 806 is disposed in the display area and used as a touch sensor.
  • the thin film diode 806 is formed outside the display area and back It can also be used as an ambient light sensor for controlling the brightness of the light 801 in accordance with the illuminance of the outside light 804.
  • FIG. 13 is a perspective view illustrating a liquid crystal display device with an ambient light sensor.
  • the liquid crystal display device 2000 includes an LCD substrate 50 having a display area 52, a gate driver 56, a source driver 58 and an optical sensor unit 54, and a backlight 60 disposed on the back side of the LCD substrate 50.
  • An area of the LCD substrate 50 that is located around the display area 52 and in which the drivers 56 and 58 and the optical sensor unit 54 are provided may be referred to as a “frame area”.
  • the brightness of the backlight 60 is controlled by a backlight control circuit (not shown).
  • TFTs are used for the display area 52 and the drivers 56 and 58, and TFDs are used for the optical sensor unit 54.
  • the optical sensor unit 54 generates an illuminance signal based on the illuminance of external light, and inputs the illuminance signal to the backlight control circuit using a connection using a flexible substrate.
  • the backlight control circuit generates a backlight control signal based on the illuminance signal and outputs it to the backlight 60.
  • an organic EL display device with an ambient light sensor can be configured.
  • Such an organic EL display device can have a configuration in which a display unit and a photosensor unit are arranged on the same substrate as in the liquid crystal display device shown in FIG. There is no need to provide the light 60.
  • the optical sensor unit 54 is connected to the source driver 58 by wiring provided on the substrate 50, and an illuminance signal from the optical sensor unit 54 is input to the source driver 58.
  • the source driver 58 changes the luminance of the display unit 52 based on the illuminance signal.
  • a circuit for performing analog driving and a circuit for performing digital driving can be simultaneously formed on a glass substrate.
  • a source side driving circuit includes a shift register, a buffer, a sampling circuit (transfer gate), and a gate side driving circuit.
  • the source side driving circuit includes a shift register, a buffer, a sampling circuit (transfer gate), and a gate side driving circuit.
  • a level shifter circuit may be provided between the sampling circuit and the shift register.
  • a memory and a microprocessor can be formed.
  • the present invention it is possible to obtain a semiconductor device including TFTs and TFDs having good characteristics on the same substrate by using an optimum semiconductor film for each semiconductor element. Therefore, the TFT used for the driving circuit and the TFT for switching the pixel electrode have a high field effect mobility and an ON / OFF ratio, and are used as an optical sensor.
  • a TFD having a high (dark current value ratio) can be manufactured in the same manufacturing process.
  • these semiconductor layers by optimizing the surface roughness and thickness of the channel region that greatly affects the field effect mobility of the TFT and the intrinsic region that greatly affects the optical sensitivity of the TFD, It is possible to realize element characteristics that are optimal for semiconductor elements. Furthermore, such a high-performance semiconductor device can be manufactured by a simpler method, and not only the product can be made compact and high-performance, but also the cost can be reduced.
  • the present invention can be widely applied to semiconductor devices including TFTs and TFDs, or electronic devices in various fields having such semiconductor devices.
  • the present invention may be applied to a CMOS circuit or a pixel portion in an active matrix liquid crystal display device or an organic EL display device.
  • Such a display device can be used for a display screen of a mobile phone or a portable game machine, a monitor of a digital camera, or the like. Therefore, the present invention can be applied to all electronic devices in which a liquid crystal display device or an organic EL display device is incorporated.
  • the present invention can be suitably used particularly for display devices such as active matrix liquid crystal display devices and organic EL display devices, image sensors, photosensors, or electronic devices that combine them.
  • display devices such as active matrix liquid crystal display devices and organic EL display devices, image sensors, photosensors, or electronic devices that combine them.
  • the present invention can be applied to an image sensor including a photosensor using TFD and a driving circuit using TFT.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

　本発明の半導体装置は、薄膜トランジスタおよび薄膜ダイオードを備えた半導体装置であって、薄膜トランジスタの半導体層（１１３）および薄膜ダイオードの半導体層（１１４）は何れも結晶質半導体層であり、薄膜トランジスタの半導体層（１１３）および薄膜ダイオードの半導体層（１１４）は、同一の非晶質半導体膜を結晶化することによって形成された部分を含み、薄膜ダイオードの半導体層（１１４）の厚さは、薄膜トランジスタの半導体層（１１３）の厚さよりも大きく、薄膜トランジスタの半導体層（１１３）の厚さと薄膜ダイオードの半導体層（１１４）の厚さとの差は２５ｎｍ超であり、薄膜ダイオードの半導体層（１１４）の表面粗さは、薄膜トランジスタの半導体層（１１３）の表面粗さよりも大きい。それによって、薄膜トランジスタおよび薄膜ダイオードに要求されるそれぞれの特性を実現する。

Description

半導体装置およびその製造方法ならびに表示装置
　本発明は、薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）と薄膜ダイオード（Ｔｈｉｎ　Ｆｉｌｍ　Ｄｉｏｄｅ：ＴＦＤ）とを備える半導体装置及びその製造方法、ならびに表示装置に関する。
　近年、同一基板上に形成された薄膜トランジスタ（ＴＦＴ）および薄膜ダイオード（ＴＦＤ）を備えた半導体装置や、そのような半導体装置を有する電子機器の開発が進められている。このような半導体装置の製造方法としては、基板上に形成された同一の結晶質半導体膜を用いてＴＦＴおよびＴＦＤの半導体層を形成する方法が提案されている。
　特許文献１には、ＴＦＤを利用した光センサー部と、ＴＦＴを利用した駆動回路とを同一基板上に備えたイメージセンサーが開示されている。特許文献１では、基板上に形成された非晶質半導体膜を結晶化させてＴＦＴおよびＴＦＤの半導体層を形成している。
　このように、ＴＦＴとＴＦＤとを同一基板上に一体的に形成すると、半導体装置を小型化できるだけでなく、部品点数を低減できる等の大きなコストメリットが得られる。さらに、従来の部品の組み合わせでは得られない新たな機能が付加された商品の実現も可能になる。
　一方、特許文献２は、同一の半導体膜（非晶質シリコン膜）を用いて、結晶質シリコンを用いたＴＦＴ（結晶質シリコンＴＦＴ）と、非晶質シリコンを用いたＴＦＤ（非晶質シリコンＴＦＤ）とを同一基板上に形成することを開示している。具体的には、基板上に形成された非晶質シリコン膜のうちＴＦＴの活性領域を形成しようとする領域のみに、非晶質シリコンの結晶化を促進する触媒元素を添加する。この後、加熱処理を行うことにより、ＴＦＴの活性領域を形成しようとする領域のみが結晶化され、ＴＦＤとなる領域がアモルファス状態であるシリコン膜を形成する。このシリコン膜を用いると、結晶質シリコンＴＦＴと、非晶質シリコンＴＦＤとを同一基板上に簡便に作製することができる。
　さらに、特許文献３は、同一の半導体膜（非晶質シリコン膜）を用いて、光センサーとして機能する光センサーＴＦＴとスイッチング素子として機能するスイッチングＴＦＴとを形成している。より具体的には、光センサーＴＦＴのチャネル領域を非晶質シリコン膜で形成し、ソース・ドレイン領域やスイッチングＴＦＴの活性領域を結晶質シリコン膜で形成している。また、光センサーＴＦＴのチャネル領域の非晶質シリコン膜を、スイッチングＴＦＴの活性領域の結晶質シリコン膜よりも厚くすることで、光センサー感度の向上を図っている。
　特許文献３では、上記のようなＴＦＴを次のような方法で作り分けている。まず、基板上に非晶質シリコン膜を形成する。次いで、非晶質シリコン膜をアイランド化する際のフォトリソグラフィーにおいて、グレートーンマスクを用いたハーフ露光技術を利用して、非晶質シリコン膜を部分的に薄膜化する。これにより、厚さの異なる複数の非晶質シリコン層が得られる。この後、これらの非晶質シリコン層にレーザー光を照射することにより、これらの非晶質シリコン層のうち薄膜化された領域（光センサーＴＦＴのソース・ドレイン領域およびスイッチングＴＦＴの活性領域となる領域）を結晶化するとともに、薄膜化されなかった領域（光センサーＴＦＴのチャネル領域となる領域）を非晶質のまま残している。
特開平６－２７５８０８号公報 特開平６－２７５８０７号公報 特開２００５－７２１２６号公報
　特許文献１では、同一の結晶質半導体膜を結晶化させて、ＴＦＴの半導体層およびＴＦＤの半導体層の両方を形成している。ＴＦＴおよびＴＦＤでは、それぞれの用途に応じて求められるデバイス特性は異なるが、この方法によると、ＴＦＴおよびＴＦＤに要求されるそれぞれのデバイス特性を同時に満足することが難しいという問題がある。
　特許文献２および特許文献３に開示された方法では、同一の非晶質半導体膜から結晶状態の異なるＴＦＴおよびＴＦＤの半導体層を形成している。しかしながら、半導体層ごとに結晶状態を最適化することは製造プロセス上、困難である。また、特許文献２および３に開示された方法でも、以下に説明するように、優れた特性を有するＴＦＴおよびＴＦＤを得ることは難しい。
　特許文献２の方法では、同一の非晶質半導体膜の一部を結晶化させて、結晶化させた部分からＴＦＴ（結晶質シリコンＴＦＴ）を形成し、非晶質のまま残された部分からＴＦＤ（非晶質シリコンＴＦＤ）を形成している。この方法によると、結晶化条件を制御することにより結晶質シリコンＴＦＴの特性を向上させることは可能になる。しかしながら、非晶質シリコン膜の一部を結晶質シリコンへと結晶化させる熱処理工程において、元々の非晶質シリコン膜に含まれていた水素が抜けてしまう。このため、熱処理工程後に非晶質のまま残された部分を用いて、電気的に良好な非晶質シリコンＴＦＤを作製することができないという問題がある。成膜直後の非晶質シリコン膜では、シリコン原子が水素と結合して、その結合手を埋めているが（終端化）、結晶化のための熱処理工程では、シリコン元素と水素との結合が切れて水素が抜けてしまい、シリコンの不対結合手（ダングリングボンド）だらけの劣悪な非晶質シリコンとなってしまうからである。同様の理由から、特許文献３の方法では、電気的に良好な光センサーＴＦＴ（非晶質シリコンＴＦＴ）を得ることは困難である。
　このように、従来、同一の非晶質半導体膜を用いてＴＦＴおよびＴＦＤを作りこむことによって半導体装置を製造すると、ＴＦＴおよびＴＦＤにそれぞれ要求された特性を両立させることは困難であり、その結果、高性能な半導体装置を得られないおそれがある。
　本発明は上記の問題を鑑みてなされたものであり、その目的は、薄膜トランジスタおよび薄膜ダイオードを同一基板上に備えた半導体装置において、薄膜トランジスタおよび薄膜ダイオードに要求されるそれぞれの特性を実現することにある。
　本発明の半導体装置は、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを有する薄膜トランジスタ、および、少なくともｎ型領域とｐ型領域とを含む半導体層を有する薄膜ダイオードを備えた半導体装置であって、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は何れも結晶質半導体層であり、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、同一の非晶質半導体膜を結晶化することによって形成された部分を含み、前記薄膜ダイオードの半導体層の厚さは、前記薄膜トランジスタの半導体層の厚さよりも大きく、前記薄膜トランジスタの半導体層の厚さと前記薄膜ダイオードの半導体層の厚さとの差は２５ｎｍ超であり、前記薄膜ダイオードの半導体層の表面粗さは、前記薄膜トランジスタの半導体層の表面粗さよりも大きい。
　ある好ましい実施形態において、前記薄膜ダイオードの半導体層の表面の算術平均粗さＲａは、前記薄膜トランジスタの半導体層の表面の算術平均粗さＲａよりも大きい。
　ある好ましい実施形態において、前記薄膜ダイオードの半導体層の表面の最大高さＲｚは、前記薄膜トランジスタの半導体層の表面の最大高さＲｚよりも大きい。
　ある好ましい実施形態において、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層の表面にはリッジが形成されており、前記薄膜ダイオードの半導体層の表面に形成されているリッジの平均高さは、前記薄膜トランジスタの半導体層の表面に形成されているリッジの平均高さよりも大きい。
　ある好ましい実施形態において、前記リッジは、前記半導体層に含まれる結晶粒の境界上に存在する。
　前記薄膜ダイオードは、前記薄膜ダイオードの半導体層のうち前記ｎ型領域と前記ｐ型領域との間に位置する真性領域をさらに含み、前記薄膜ダイオードの半導体層において、少なくとも前記真性領域の表面粗さは、前記薄膜トランジスタの半導体層の表面粗さよりも大きくてもよい。
　前記薄膜トランジスタは、Ｎチャネル型薄膜トランジスタおよびＰチャネル型薄膜トランジスタを含む複数の薄膜トランジスタであってもよい。
　本発明の半導体装置の製造方法は、薄膜トランジスタおよび薄膜ダイオードを同一基板上に備え、前記薄膜ダイオードの半導体層の厚さおよび表面粗さは、それぞれ、前記薄膜トランジスタの半導体層の厚さおよび表面粗さよりも大きい半導体装置の製造方法であって、（ａ）前記基板のうち前記薄膜ダイオードが形成される領域を含む第１領域に、結晶質半導体からなる第１膜を形成する工程であって、前記第１膜は前記薄膜トランジスタが形成される領域を含む第２領域に形成されない工程と、（ｂ）前記基板のうち前記第１領域および前記第２領域に、非晶質半導体からなる第２膜を形成する工程と、（ｃ）前記第２膜の上方からレーザー光を照射して前記第２膜を結晶化させることにより、前記第１膜および結晶化させた第２膜を含む結晶質半導体膜を形成する工程と、（ｄ）前記結晶質半導体膜をパターニングして、前記第１領域に薄膜ダイオードの活性領域となる半導体層を形成し、前記第２領域に薄膜トランジスタの活性領域となる半導体層を形成する工程とを包含する。
　ある好ましい実施形態において、前記工程（ａ）は、少なくとも前記第１領域に、非晶質半導体からなる膜を形成する工程と、前記非晶質半導体からなる膜にレーザー光を照射して結晶化させることにより、前記第１膜を得る工程とを包含する。
　前記工程（ａ）における前記第１膜の厚さは２５ｎｍ超であることが好ましい。
　前記基板は透光性を有する基板であり、前記工程（ａ）よりも前に、前記基板の前記第１領域に、前記基板の反対側の表面から入射する光を遮光するための遮光層を形成する工程をさらに包含し、前記工程（ａ）は、前記遮光層が形成された基板上に結晶質半導体からなる膜を形成する工程（ａ１）と、前記結晶質半導体からなる膜上にレジスト膜を形成し、これを露光・現像してレジスト層を形成する工程（ａ２）と、前記レジスト層をマスクとして前記結晶質半導体からなる膜をエッチングすることにより、前記第１膜を得る工程（ａ３）とを含み、前記工程（ａ２）は、前記遮光層をマスクとして、前記基板の前記反対側の表面から前記レジスト膜を露光する工程を含んでもよい。
　本発明の表示装置は、複数の表示部を有する表示領域と、前記表示領域の周辺に位置する額縁領域とを備えた表示装置であって、薄膜ダイオードを含む光センサー部をさらに備え、各表示部は電極および前記電極に接続された薄膜トランジスタを有し、前記薄膜トランジスタと、前記薄膜ダイオードとは、同一の基板上に形成されており、前記薄膜トランジスタは、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記半導体層を覆うように設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを含み、前記薄膜ダイオードは、少なくともｎ型領域とｐ型領域とを含む半導体層を含み、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は何れも結晶質半導体層であり、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、同一の非晶質半導体膜を結晶化することによって形成された部分を含み、前記薄膜ダイオードの半導体層の厚さは、前記薄膜トランジスタの半導体層の厚さよりも大きく、前記薄膜トランジスタの半導体層の厚さと前記薄膜ダイオードの半導体層の厚さとの差は２５ｎｍ超であり、前記薄膜ダイオードの半導体層の表面粗さは、前記薄膜トランジスタの半導体層の表面粗さよりも大きい。
　ある好ましい実施形態において、前記表示部は、バックライトと、前記バックライトから出射する光の輝度を調整するバックライト制御回路とをさらに備え、前記光センサー部は、外光の照度に基づく照度信号を生成して前記バックライト制御回路に出力する。
　ある好ましい実施形態において、それぞれが前記光センサー部を有する複数の光タッチセンサー部を有し、前記複数の光タッチセンサー部は、それぞれ、各表示部または２以上の表示部からなるセットに対応して前記表示領域に配置されている。
　本発明によると、同一基板上に形成されたＴＦＴおよびＴＦＤを備えた半導体装置において、ＴＦＴおよびＴＦＤの半導体層を、それぞれ、要求されるデバイス特性に応じて最適化できる。従って、ＴＦＴおよびＴＦＤに要求されるそれぞれのデバイス特性を両立させることが可能になる。
　本発明のＴＦＤは、特に光センサーとして好適に用いられる。ＴＦＤでは、半導体層の表面粗さがＴＦＴの半導体層の表面粗さよりも大きいので、半導体層表面による光の反射が抑制され、光に対する感度が高い。その上、半導体層の厚さがＴＦＴの半導体層の厚さよりも大きいので、光に対する吸収率が高くなり、その結果、光に対する感度がさらに高くなる。従って、光センサーの光利用効率を大きく高めて明暗比（ＳＮ比）を向上できる。一方、ＴＦＴでは、半導体層の表面粗さが抑えられているので、信頼性（ゲート耐圧）を確保できる。また、半導体層の厚さが抑えられているので、オフ電流を低減できる。さらに、閾値電圧などのサブスラッシュ特性を向上できる。
　また、本発明の製造方法によると、上記の半導体装置を、製造工程や製造コストを増大させることなく簡便に製造でき、製品のコンパクト化、高性能化、低コスト化を図ることができる。
本発明による第１実施形態の半導体装置を示す模式的な断面図である。 （Ａ）から（Ｅ）は、本発明による第１実施形態の半導体装置の製造工程を示す模式的な断面図である。 （Ｆ）から（Ｊ）は、本発明による第１実施形態の半導体装置の製造工程を示す模式的な断面図である。 （Ａ）から（Ｄ）は、本発明による第２実施形態の半導体装置の製造工程を示す模式的な断面図である。 （Ｅ）から（Ｈ）は、本発明による第２実施形態の半導体装置の製造工程を示す模式的な断面図である。 本発明による第３実施形態の半導体装置を示す模式的な断面図である。 （Ａ）から（Ｅ）は、本発明による第３実施形態の半導体装置の製造工程を示す模式的な断面図である。 （Ｆ）から（Ｈ）は、本発明による第３実施形態の半導体装置の製造工程を示す模式的な断面図である。 （Ｉ）および（Ｊ）は、本発明による第３実施形態の半導体装置の製造工程を示す模式的な断面図である。 本発明による第４実施形態の光センサーＴＦＤの回路図である。 本発明による第４実施形態の光センサー方式のタッチパネルの構成図である。 本発明による第４実施形態のタッチパネル方式の液晶表示装置における背面基板を例示する模式的な平面図である。 本発明による第４実施形態のアンビニエントライトセンサー付き液晶表示装置を例示する斜視図である。
　本願発明者は、同一基板上に形成されたＴＦＴおよびＴＦＤのデバイス特性をそれぞれ最適化するために、ＴＦＴおよびＴＦＤの半導体層の構造とデバイス特性との関係について、様々な角度から検討を行った。その結果、ＴＦＴおよびＴＦＤの半導体層の表面粗さを制御することにより、これらの半導体層の結晶状態にかかわらず、それぞれに要求されるデバイス特性を両立できることを見出した。
　具体的には、ＴＦＤ（光センサーとして用いる光センサーＴＦＤ）では、半導体層の表面凹凸を大きくすることにより、半導体層に入射する光の反射を抑制して、明電流を増加させることができる。その結果、外光に対する感度、すなわち光に対するＳＮ比（明暗での電流値比）を向上できる。一方、ＴＦＴでは、半導体層の表面凹凸が大きいと、信頼性（特にゲート耐圧）を低下させる要因となる。従って、半導体層の表面凹凸をより低減することが望ましい。
　一方、ＴＦＤの半導体層を厚くすることにより、半導体層の光に対する吸収率を高めることができる。このため、ＴＦＤの半導体層を厚くするとともに、その表面凹凸を大きくすれば、相乗効果によってＳＮ比をより効果的に改善できる。
　本願発明は、上記知見に基づいてなされたものであり、ＴＦＤの半導体層の表面粗さをＴＦＴの半導体層の表面粗さよりも大きくするとともに、ＴＦＤの半導体層をＴＦＴの半導体層よりも厚くすることを特徴とする。これにより、ＴＦＤにおいては、明電流を増加させて、光の利用効率を高めることができ、ＴＦＴにおいては、高い信頼性を確保できる。
　本願発明者は、また、非晶質半導体膜を結晶化させる際に生じる表面凹凸を利用して、ＴＦＤの半導体層の表面粗さをＴＦＴの半導体層の表面粗さよりも増大させると、製造プロセスを大幅に簡略化できることも見出した。以下に詳しく説明する。
　上記表面凹凸は、レーザー光照射により半導体膜が一旦溶融した後、結晶核が生じ、その結晶核から順次固化する際に、溶融状態と固体状態との体積の違いにより、最後に固化が行なわれる結晶粒界部が山脈状に盛り上がったり、三つ以上の結晶の境界となる三重点以上の点（多重点）では山状に盛り上がったりすることにより形成される。本明細書では、半導体膜表面における、上記の山脈状または山状に盛り上がった部分を「リッジ」と称する。
　ＴＦＴでは、従来、このようなリッジが半導体層表面（チャネル界面）に存在すると、界面特性や電界効果移動度の低下を引き起こしたり、リッジ先端部に電界が集中するため、ゲート絶縁膜の耐圧特性が低下して信頼性が確保できなくなると考えられていた。このため、リッジを低減することは重要な課題と位置づけられ、リッジの低減を目的とした種々の試みが行われてきた。
　これに対し、本願発明者は、このようなリッジを利用して、ＴＦＤの特性を向上させるプロセスの検討を行った。その結果、半導体膜表面に生じるリッジの大きさは、半導体膜の厚さによって制御できることがわかった。リッジは、半導体膜における溶融状態と固体状態との体積の違いに起因して生じるため、半導体膜全体の体積（膜厚）が大きくなると、より大きなリッジが生成されるからと考えられる。
　このような知見に基づいて、本願発明者は、リッジを利用することによって、製造工程を複雑にすることなく、ＴＦＴの半導体層と、ＴＦＴの半導体層よりも厚く、かつ、表面粗さの大きいＴＦＤの半導体層とを形成できることを見出し、本発明に至った。
　本発明の製造方法では、まず、基板表面のうちＴＦＤを形成しようとする領域に、結晶質半導体からなる第１膜を形成する。ＴＦＴを形成しようとする領域には、第１膜を形成しない。次に、ＴＦＴおよびＴＦＤを形成しようとする領域に、非晶質半導体からなる第２膜を形成する。この後、基板の上方から第２膜に対してレーザー照射を行うことにより、第２膜を結晶化させる。このようにして、第２膜を結晶化させた膜および第１膜からなる結晶質半導体膜を得る。
　非晶質半導体膜を結晶化させる際には、上述したように、非晶質半導体膜の厚さ（体積）が大きいと、結晶化の際に、より大きなリッジが表面に形成される。本発明では、ＴＦＤを形成しようとする領域では、非晶質半導体からなる第２膜のみでなく、その下に存在する第１膜の表面部分もともに溶融した後に固化する。従って、溶融固化の生じる半導体膜の体積は、ＴＦＴを形成しようとする領域における半導体膜の体積よりも大きい。このため、結晶質半導体膜の表面には、ＴＦＤを形成しようとする領域で、ＴＦＴを形成しようとする領域よりも大きなリッジが形成される。よって、結晶質半導体膜の表面粗さは、ＴＦＤを形成しようとする領域で、ＴＦＴを形成しようとする領域よりも大きくなる。また、結晶質半導体膜の厚さは、ＴＦＤを形成しようとする領域で、ＴＦＴを形成しようとする領域よりも、第１膜の厚さ分だけ大きくなる。
　なお、上述したように、第２膜を結晶化させる際に、既に結晶化されている第１膜の表面部分もともに溶融固化が生じるため、第１膜および第２膜が一体となって、部分的に厚い結晶質半導体膜が得られる。従って、得られた結晶質半導体膜では、第２膜を結晶化させた膜と第１膜との境界部分は明確ではない。
　この後、結晶質半導体膜のうち薄くて表面粗さの小さい部分を用いてＴＦＴの半導体層を形成し、厚くて表面粗さの大きい部分を用いてＴＦＤの半導体層を形成する。
　このように、本発明によると、ＴＦＴおよびＴＦＤの半導体層の表面粗さや厚さを異ならせる目的で、製造工程数を大幅に増やしたり、製造工程を複雑にする必要がない。また、特許文献２、３に記載された方法のように、各半導体層の結晶状態を別個に制御する必要がないので、より簡便なプロセスで形成できる。
　なお、前述した特許文献３に記載された方法では、部分的に薄膜化された非晶質半導体膜に対してレーザー照射を行う。このとき、薄膜化された部分のみが結晶化し、薄膜化されなかった厚い部分は非晶質のまま残るように、照射条件（照射エネルギーなど）や半導体膜の厚さを設定している。このような場合、非晶質のまま残った部分の表面にはリッジが生成されないので、その表面粗さは、結晶化された部分の表面粗さよりも極めて小さくなる。従って、この方法では、厚く、かつ、表面粗さの大きい半導体層を形成することはできない。これに対し、本願発明の方法では、レーザー照射により、非晶質半導体膜（第２膜）全体を結晶化させ、非晶質の部分を残さない。このため、結晶化後に得られた結晶質半導体膜では、その表面全体に亘って、溶融固化過程の生じた体積に応じた大きさのリッジが形成される。
　また、本出願人による未公開の特願２００８－２７６０２３号には、部分的に薄膜化した非晶質半導体膜に対してレーザー照射を行うことにより、同一の非晶質半導体膜から、薄く、かつ、表面粗さの小さいＴＦＴの半導体層と、厚く、かつ、表面粗さの大きいＴＦＤの半導体層とを形成する方法が提案されている。この方法によると、１回の結晶化工程によって２種類の半導体層を形成できるので、製造プロセスの観点から有利である。しかしながら、ＴＦＤの半導体層とＴＦＴの半導体層との厚さの差ΔＤをより大きく（例えば２５ｎｍ超）できないという問題もある。厚さの差ΔＤが大きすぎると、結晶化工程において、非晶質半導体膜における厚い部分（ＴＦＤの活性領域となる部分）が十分に結晶化されず、その表面粗さが逆に小さくなってしまう可能性があるからである。
　これに対し、本発明の方法によると、第２膜を結晶化させる工程とは別個に、第１膜を形成するための結晶化工程を行うので、所望の厚さの差ΔＤに応じて、第１膜の厚さを高い自由度で選択できる。例えば第１膜の厚さを２５ｎｍより大きくすることにより、ＴＦＴおよびＴＦＤの半導体層の厚さの差ΔＤを２５ｎｍより大きくできる。また、第２膜を結晶化させる際に溶融固化の生じる半導体膜の厚さ（体積）の差だけでなく、第１膜の表面に形成されたリッジを反映して第２膜に形成された表面凹凸を利用して表面粗さを異ならせることができる。このため、結晶化後に得られる膜のＴＦＤの活性領域となる部分の表面粗さを効果的に増大させることができる。従って、ＴＦＤの半導体層の厚さおよび表面粗さをより大きくすることが可能となるので、ＴＦＴの特性を確保しつつ、光センサーＴＦＤの特性をさらに向上できる。
　ここで、上記の特願２００８－２７６０２３号に記載された方法によって形成された半導体層と、本発明による方法によって形成された半導体層との結晶状態の違いを説明する。
　上記の特願２００８－２７６０２３号に記載された方法では、部分的に厚さの異なる非晶質半導体膜に対してレーザー結晶化を行う。このとき、非晶質半導体膜の厚い部分と薄い部分とではレーザーの照射エネルギーの最適値が異なるので、形成される結晶粒のサイズも異なる。例えばＴＦＴの半導体層となる部分（薄い部分）に対して最適なエネルギーで照射を行うと、ＴＦＤの半導体層となる部分（厚い部分）の結晶粒のサイズは、ＴＦＴの半導体層となる部分の結晶粒のサイズよりも小さくなる。
　これに対し、本発明では、例えばレーザー結晶化によって第１膜を形成する場合、照射エネルギーを第１膜に対して最適化できるので、最適な結晶状態を有する第１膜を形成できる。この後、第２膜の結晶化を行う際に、第２膜のうちＴＦＴの半導体層となる部分に対して照射エネルギーを最適化することにより、ＴＦＴの半導体層となる部分を最適な照射エネルギーで（例えば第１膜と略同じサイズの結晶粒が形成されるように）結晶化させることができる。このとき、第２膜のうち第１膜上に位置し、ＴＦＤの半導体層となる部分では、第１膜の一部とともに第２膜の溶融固化が行われるので、第１膜の結晶を核として結晶化が進む。このため、第２膜のうちＴＦＤの半導体層となる部分でも、第１膜の結晶粒のサイズと略同じサイズの結晶粒が形成される。このように、本発明によると、ＴＦＤおよびＴＦＴの半導体層の結晶粒のサイズを略同じにする（言い換えると、結晶状態を略同等にする）ことが可能となる。従って、上記特願２００８－２７６０２３号に記載された方法を用いる場合と比べると、ＴＦＤの半導体層の結晶粒のサイズを大きくすることができ、結晶性を高めることができるので、より高性能なＴＦＤを形成できる。
　なお、ＴＦＤおよびＴＦＴの半導体層における結晶性（結晶粒サイズ）は、例えばＥＢＳＰ（電子後方散乱パターン：Electron Back Scattering Pattern）法などによって調べることができる。
　上記方法において、第１膜を形成する前に、ＴＦＤを形成しようとする領域に遮光層を形成してもよい。その場合、基板上に、第１膜を形成するための結晶質半導体膜を形成した後、結晶質半導体膜に対して、遮光層をマスクとして利用して基板の裏面から露光することによって、結晶質半導体膜のパターニングを自己整合的に行うことができる。これにより、フォトマスクを削減できる。
　上記方法における第１膜の厚さは２５ｎｍ超であることが好ましい。これにより、ＴＦＤの半導体層とＴＦＴの半導体層との厚さの差ΔＤを２５ｎｍよりも大きくできる。この結果、ＴＦＴの特性を確保しつつ、ＴＦＤの半導体層の光に対する吸収率を大幅に向上できる。
　本明細書において、「表面粗さ」は、ＪＩＳ　Ｂ　０６０１－２００１で規定されている算術平均粗さＲａまたは最大高さＲｚを指すものとする。従って、少なくとも、ＴＦＤの半導体層の算術平均粗さＲａがＴＦＴの半導体層の算術平均粗さＲａよりも大きいか、あるいは、ＴＦＤの半導体層の最大高さＲｚがＴＦＴの半導体層の最大高さＲｚよりも大きければよい。これにより、ＴＦＤの半導体層の表面による光の反射を、ＴＦＴの半導体層の表面よりも低減できる。
　より詳しく説明すると、本実施形態では、最大高さＲｚは、その表面に含まれるリッジの数（密度）にかかわらず、最も高いリッジの高さによって決まる。一方、算術平均粗さＲａは、リッジが低い場合であっても、リッジの密度が高ければ大きくなる。なお、半導体膜の厚さが同じであれば、リッジの成長メカニズムを考慮すると、リッジの密度が小さくなると（結晶粒径が大きくなると）リッジが高くなる傾向にある。このように、リッジの高さは、半導体膜の体積（厚さ）だけでなく、結晶粒径によっても変わり得る。
　ここで、半導体層の表面に形成される個々のリッジが高くなるほど、そのリッジによる光の反射を抑制する効果が高くなるので、光センサーＴＦＤの特性を高めることができる。従って、ＴＦＤの半導体層の表面の最大高さＲｚがＴＦＴの半導体層の表面の最大高さＲｚよりも大きければ、算術平均粗さＲａの大きさにかかわらず、上述したような効果を得ることができる。
　また、半導体層の表面に形成されるリッジの密度が高くなるほど、すなわち、算術平均粗さＲａが大きくなるほど、光の反射を抑制する効果は高くなる。従って、ＴＦＤの半導体層の表面の算術平均粗さＲａがＴＦＴの半導体層の表面の算術平均粗さＲａよりも大きければ、最大高さＲｚの大きさにかかわらず、上述したような効果を得ることができる。
　ただし、ＴＦＤの半導体層の表面の算術平均粗さＲａがＴＦＴの半導体層の表面の算術平均粗さＲａよりも大きく、かつ、ＴＦＤの半導体層の表面の最大高さＲｚがＴＦＴの半導体層の表面の最大高さＲｚよりも大きいことがより好ましい。より確実に光の反射を抑制し、ＴＦＤのＳＮ比を改善しつつ、ＴＦＴの信頼性を確保できるからである。
（第１実施形態）
　以下、図面を参照しながら、本発明による半導体装置の第１実施形態を説明する。本実施形態の半導体装置は、同一の基板上に形成されたＮチャネル型ＴＦＴとＴＦＤとを備えており、例えばセンサー部を備えたアクティブマトリクス型の表示装置として用いられる。
　図１は、本実施形態の半導体装置の一例を示す模式的な断面図である。本実施形態の半導体装置は、典型的には、同一基板上に設けられた複数のＴＦＴおよび複数のＴＦＤを有するが、ここでは、簡単のため、単一のＴＦＴおよび単一のＴＦＤのみの構成を図示している。また、ＴＦＴとして、シングルドレイン構造を有するＮチャネル型ＴＦＴを例示しているが、ＴＦＴの構造はこれに限定されない。例えば、ＬＤＤ構造またはＧＯＬＤ構造のＴＦＴを備えていてもよいし、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴを含む複数のＴＦＴを備えていてもよい。
　本実施形態の半導体装置は、基板１０１の上に下地膜１０３、１０４を介して形成されたＴＦＴとＴＦＤとを備えている。ＴＦＴは、チャネル領域１２１、ソース領域およびドレイン領域１１９を含む半導体層１１３と、半導体層１１３の上に設けられたゲート絶縁膜１１５と、チャネル領域１２１の導電性を制御するゲート電極１１６と、ソース領域およびドレイン領域１１９にそれぞれ接続された電極・配線１２８を有する。また、ＴＦＤは、少なくともｎ型領域１２０とｐ型領域１２４とを含む半導体層１１４と、ｎ型領域１２０およびｐ型領域１２４にそれぞれ接続された電極・配線１２９とを有する。図示する例では、半導体層１１４におけるｎ型領域１２０とｐ型領域１２４との間に真性領域１２５が設けられている。
　ＴＦＴおよびＴＦＤの上には、層間絶縁膜として、窒化ケイ素膜１２６および酸化ケイ素膜１２７が形成されている。また、基板１０１として透光性を有する基板を用いる場合には、基板１０１の裏面から半導体層１１４に光が入射することを防止するために、ＴＦＤの半導体層１１４と基板１０１との間に遮光膜１０２が設けられていてもよい。
　ＴＦＴの半導体層１１３およびＴＦＤの半導体層１１４は何れも結晶質半導体層である。また、これらの結晶質半導体層は、同一の非晶質半導体膜を結晶化することによって形成された部分を含んでいる。ＴＦＤの半導体層１１４の厚さｄ２は、ＴＦＴの半導体層１１３の厚さｄ１よりも大きい。また、ＴＦＤの半導体層１１４の表面粗さは、ＴＦＴの半導体層１１３の表面粗さよりも大きい。
　これらの半導体層１１３、１１４の表面にはリッジが形成されている。リッジは、非晶質半導体膜にレーザー光を照射することによって結晶化させる際に、非晶質半導体膜が溶融固化する過程で生じたものであり、典型的には、半導体層１１３、１１４に含まれる結晶粒の境界上に存在する。本実施形態では、ＴＦＤの半導体層１１４の表面に形成されたリッジの平均高さが、ＴＦＴの半導体層１１３の表面に形成されたリッジの平均高さよりも大きく、これによって、半導体層１１４の表面粗さが半導体層１１３の表面粗さよりも大きくなっている。
　本実施形態の半導体装置は、次のような利点を有している。
　本実施形態におけるＴＦＤ（特に光センサーＴＦＤ）では、半導体層１１４の厚さｄ２がＴＦＴの半導体層１１３の厚さｄ１よりも大きいので、ＴＦＤの半導体層１１４の光に対する吸収率が高く、ＴＦＤの感度を高めることができる。また、半導体層１１４の表面粗さが、ＴＦＴの半導体層１１３の表面粗さよりも大きいので、半導体層１１４の表面において、表面凹凸により入射光の反射が抑制され、光に対する感度がさらに高まる。従って、これらの相乗効果により、光照射時の明電流が増加し、ＳＮ比である明暗比を向上できる。
　一方、本実施形態におけるＴＦＴでは、半導体層１１３の厚さｄ１が小さいので、ＯＦＦ電流を低減でき、スイッチング特性（ＯＮ／ＯＦＦ電流比）を向上できる。また、ＴＦＴのオン動作時には、より速く完全空乏化でき、しきい値電圧などのサブスレッシュ特性を向上できる。さらに、半導体層１１３の表面粗さが小さく抑えられているので、ゲート絶縁膜１１５の耐圧特性やゲートバイアスストレスに対する信頼性を高めることができ、電界効果移動度も向上できる。
　このように、本実施形態によると、ＴＦＴの半導体層１１３とＴＦＤの半導体層１１４との間で、結晶性を大きく異ならせることなく、厚さおよび表面粗さを異ならせることにより、それぞれの素子特性を、それぞれの要求に応じて最適化できる。
　なお、ＴＦＤの半導体層１１４が真性領域１２５を含む場合、ＴＦＤの半導体層１１４のうち少なくとも真性領域１２５の表面粗さが、ＴＦＴの半導体層１１３の表面粗さ（特にチャネル領域１２１の表面粗さ）よりも大きければ、上記と同様の効果が得られる。
　本実施形態では、ＴＦＴの半導体層１１３の厚さｄ１とＴＦＤの半導体層１１４の厚さｄ２との差ΔＤは、５ｎｍ以上であることが好ましい。厚さの差ΔＤが５ｎｍ未満であれば、レーザー結晶化工程において半導体層１１３、１１４の間で表面粗さを十分に異ならせることが難しく、ＴＦＴおよびＴＦＤのデバイス特性を両立させることが困難となる可能性がある。より好ましくは、上記差ΔＤは２５ｎｍ超である。これにより、ＴＦＴの特性を確保しつつ、ＴＦＤのＳＮ比をより効果的に向上できる。一方、上記差ΔＤが大きくなりすぎると、段差によって配線１２８、１２９が切れたり、半導体装置のサイズが増大するおそれがある。また、後述する製造方法において、差ΔＤは第１膜（図２（Ｃ））の厚さと略同じであるが、厚さの大きい第１膜を結晶化によって形成することが困難な場合がある。例えば結晶化装置としてエキシマレーザーを用いて、非晶質半導体膜を結晶化させることによって第１膜を形成する場合、結晶化しようとする非晶質半導体膜の厚さが大きくなりすぎると、結晶化可能な厚さの限界に達してしまう可能性がある。この厚さの限界は、レーザーエネルギーおよび非晶質半導体（ａ－Ｓｉ）膜の透過率を考慮すると、例えば１１０ｎｍ程度である。従って、差ΔＤ（＝第１膜の厚さ）は、１１０ｎｍ以下であることが好ましい。
　ＴＦＴおよびＴＦＤの半導体層１１３、１１４の厚さｄ１、ｄ２は特に限定されないが、厚さの差ΔＤが上記範囲内となるように設定されることが好ましい。ここでは、半導体層１１３の厚さｄ１を３０ｎｍ以上５０ｎｍ以下、半導体層１１４の厚さｄ２を５５ｎｍ以上１１０ｎｍ以下とする。
　半導体層１１３、１１４の表面粗さは特に限定されないが、例えばＴＦＴの半導体層１１３の厚さを４０ｎｍ、ＴＦＤの半導体層１１４の厚さを１００ｎｍとすると、半導体層１１３の表面の算術平均粗さＲａは４ｎｍ以上６ｎｍ以下、半導体層１１４の表面の算術平均粗さＲａは１０ｎｍ以上１６ｎｍ以下であることが好ましい。また、半導体層１１３の表面の最大高さＲｚは３０ｎｍ以上５０ｎｍ以下、半導体層１１４の表面の最大高さＲｚは９０ｎｍ以上１５０ｎｍ以下であることが好ましい。半導体層１１３、１１４の表面粗さが上記範囲内のとき、ＴＦＤの光感度（明電流値）は、ＴＦＴと同等の厚さおよび表面粗さ（Ｒａ：４～６ｎｍ）を有する半導体層を用いて形成されたＴＦＤの光感度よりも例えば約３．８倍向上する。なお、この光感度の向上率は、半導体層１１４の厚さが半導体層１１３の厚さの２．５倍、半導体層１１４の表面粗さが半導体層１１３の表面粗さの１．５倍であるときの数値であり、本実施形態における光感度の向上率はこの数値に限定されない。
　以下、図面を参照しながら、本実施形態の半導体装置の製造方法の一例を説明する。
　まず、図２（Ａ）に示すように、基板１０１上に遮光層１０２を形成し、続いて、下地膜として、窒化ケイ素膜１０３および酸化ケイ素膜１０４を形成する。この後、基板１０１上に第１非晶質半導体膜（ここでは非晶質ケイ素膜）１０５を形成する。
　基板１０１として、低アルカリガラス基板や石英基板を用いることができる。本実施形態では低アルカリガラス基板を用いる。この場合、ガラス歪み点よりも１０～２０℃程度低い温度であらかじめ熱処理しておいても良い。
　遮光層１０２は、ＴＦＤに対する基板裏面方向からの光を遮ることができるように配置される。遮光層１０２の材料としては、金属膜あるいはケイ素膜等を用いることができる。金属膜を用いる場合は、後の製造工程における熱処理を考慮し、高融点金属であるタンタル（Ｔａ）やタングステン（Ｗ）、モリブデン（Ｍｏ）等が好ましい。本実施形態では、Ｍｏ膜をスパッタリングにより成膜し、パターニングして、遮光層１０２を形成する。遮光層１０２の厚さは２０～２００ｎｍ、好ましくは３０～１５０ｎｍである。本実施形態では、例えば１００ｎｍとする。
　窒化ケイ素膜１０３および酸化ケイ素膜１０４は、基板１０１からの不純物拡散を防ぐために設けられる。本実施形態では、これらの下地膜１０３、１０４をプラズマＣＶＤ法を用いて形成する。これらの下地膜１０３、１０４の合計厚さは１００～６００ｎｍ、好ましくは１５０～４５０ｎｍである。本実施形態では、２層の下地膜を使用したが、例えば酸化ケイ素膜の単層でも問題はない。
　非晶質ケイ素膜１０５の形成は、プラズマＣＶＤ法やスパッタ法などの公知の方法で行うことができる。ここでは、第１非晶質ケイ素膜１０５の厚さを３０ｎｍ以上６０ｎｍ以下、例えば６０ｎｍとする。
　次いで、図２（Ｂ）に示すように、基板１０１の上方から、第１非晶質ケイ素膜１０５にレーザー光１０６を照射することにより、第１非晶質ケイ素膜１０５を結晶化させて第１結晶質ケイ素膜１０７を得る。本実施形態では、レーザー光１０６として、波長が３０８ｎｍのＸｅＣｌエキシマレーザー光を利用する。レーザー光１０６のビームサイズは、基板１０１表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板全面の結晶化を行う。このとき、ビームの一部が重なるようにして走査することが好ましい。これにより、第１非晶質ケイ素膜１０５の任意の一点において、複数回のレーザー照射が行われ、結晶状態の均一性を向上できる。
　レーザー光１０６を照射すると、第１非晶質ケイ素膜１０５は瞬間的に溶融し固化する過程で結晶化されて第１結晶質ケイ素膜１０７となる。第１結晶質ケイ素膜１０７の表面には、図示するように、溶融固化過程において、溶融状態と固体状態と体積の違いによってリッジが生成される。なお、生成されるリッジは、第１非晶質ケイ素膜１０５の体積（厚さ）が大きいほど大きくなる。
　次いで、図２（Ｃ）に示すように、第１結晶質ケイ素膜１０７をパターニングして、下層となる結晶質ケイ素膜（以下、「第１膜」と称する。）１０８を形成する。第１膜１０８は、基板１０１のうちＴＦＤを形成しようとする領域に形成され、ＴＦＴを形成しようとする領域には形成されない。この後、基板１０１のうちＴＦＴおよびＴＦＤを形成しようとする領域全体に亘って第２非晶質半導体膜（ここでは非晶質ケイ素膜）１０９を形成する。第２非晶質ケイ素膜１０９は、第１膜１０８と接するように形成されることが好ましい。
　第２非晶質ケイ素膜１０９の形成は、プラズマＣＶＤ法やスパッタ法などの公知の方法で行うことができる。ここでは、第２非晶質ケイ素膜１０９の厚さを２５ｎｍ以上６０ｎｍ以下、例えば４０ｎｍとする。従って、ＴＦＤを形成しようとする領域では、第１膜１０８と第２非晶質ケイ素膜１０９とが重なるため、これらの膜の合計厚さが１００ｎｍとなる。
　本実施形態では、第２非晶質ケイ素膜１０９のうち第１膜１０８上に位置する部分１０９ｂには、第１膜１０８の表面に形成されたリッジに起因した表面凹凸が形成されている。従って、部分１０９ｂの表面粗さは、第２非晶質ケイ素膜１０９のうち第１膜１０８と重なっていない部分１０９ａの表面粗さよりも大きい。
　続いて、図２（Ｄ）に示すように、基板１０１の上方から、第２非晶質ケイ素膜１０９にレーザー光１１０を照射することにより、第２非晶質ケイ素膜１０９を結晶化させる。本実施形態では、レーザー光１１０として、波長が３０８ｎｍのＸｅＣｌエキシマレーザー光を利用する。レーザー光１１０のビームサイズは、基板１０１表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板全面の結晶化を行う。このとき、ビームの一部が重なるようにして走査することが好ましい。これにより、第２非晶質ケイ素膜１０９の任意の一点において、複数回のレーザー照射が行われ、結晶状態の均一性を向上できる。
　レーザー光１１０を照射すると、第２非晶質ケイ素膜１０９は瞬間的に溶融し固化する過程で結晶化される。このとき、第２非晶質ケイ素膜１０９のみでなく、その下に位置する第１膜１０８の表面部分も巻き込み、結晶化のための溶融固化過程が生じる。この結果、第２非晶質ケイ素膜１０９が結晶化した膜および第１膜１０８を含む結晶質半導体膜１１１が形成される。
　結晶質半導体膜１１１は、ＴＦＤを形成しようとする領域に位置し、第２非晶質ケイ素膜１０９および第１膜１０８から形成された結晶質部分１１１ｂと、ＴＦＴを形成しようとする領域に位置し、第２非晶質ケイ素膜１０９のみから形成された結晶質部分１１１ａとを含む。従って、結晶質ケイ素膜１１１のうち結晶質部分１１１ｂの厚さは、結晶質部分１１１ａの厚さよりも第１膜１０８の厚さに相当する分だけ大きくなる。
　また、図示するように、得られた結晶質半導体膜１１１の結晶質部分１１１ｂの表面粗さは、結晶質部分１１１ａの表面粗さよりも大きくなる。この理由を以下に説明する。
　第２非晶質ケイ素膜１０９を結晶化する際に、ＴＦＤを形成しようとする領域では、第２非晶質ケイ素膜１０９のみでなく第１膜１０８の表面部分にも溶融固化過程が生じる。このため、溶融固化過程が生じた半導体膜の厚さ（第２非晶質ケイ素膜１０９と、第１膜１０８のうち溶融固化が生じた表面部分との合計厚さ）は、ＴＦＴを形成しようとする領域における半導体膜の厚さ（第２非晶質ケイ素膜１０９の厚さ）よりも大きくなる。前述したように、半導体膜の体積（厚さ）が大きいほど、個々のリッジが大きくなることから、結晶質部分１１１ｂの表面にはより大きなリッジが形成される。さらに、前述したように、第２非晶質ケイ素膜１０９のうち第１膜１０８上に位置する部分１０９ｂの表面粗さは、第１膜１０８と重なっていない部分１０９ａの表面粗さよりも大きい。この表面粗さの差が結晶化後の結晶質半導体膜１１１にも反映される結果、第１膜１０８上に位置する結晶質部分１１１ｂの表面により大きなリッジが形成される。
　次いで、図２（Ｅ）に示すように、結晶質ケイ素膜１１１の結晶質部分１１１ａ、１１１ｂの上に、それぞれ、レジスト層１１２を形成する。
　この後、図３（Ｆ）に示すように、レジスト層１１２をマスクとして用いて、結晶質ケイ素膜１１１の不要な領域を除去して素子間分離を行う。これにより、結晶質ケイ素膜１１１の結晶質部分１１１ａを用いて後のＴＦＴの活性領域（ソース・ドレイン領域、チャネル領域）となる半導体層１１３を形成し、結晶質部分１１１ｂを用いて後のＴＦＤの活性領域（ｎ+型／ｐ+型領域、真性領域）となる半導体層１１４を形成する。
　得られた半導体層１１３、１１４は、第２非晶質半導体膜１０９を結晶化することによって形成された結晶質部分を含んでいる。具体的には、半導体層１１３の全体と、半導体層１１４の上層部とは、同一の非晶質半導体膜から形成されている。
　続いて、図３（Ｇ）に示すように、これらの島状半導体層１１３、１１４を覆うゲート絶縁膜１１５を形成した後、ゲート絶縁膜１１５の上に後のＴＦＴのゲート電極１１６を形成する。
　ゲート絶縁膜１１５としては、厚さ２０～１５０ｎｍの酸化ケイ素膜が好ましく、ここでは１００ｎｍの酸化ケイ素膜を用いる。
　ゲート電極１１６は、スパッタ法またはＣＶＤ法などを用いてゲート絶縁膜１１５上に導電膜を堆積し、これをパターニングすることによって形成される。導電膜としては、高融点金属のＷ、Ｔａ、Ｔｉ、Ｍｏまたはその合金材料のいずれかが望ましい。また、導電膜の厚さは３００～６００ｎｍであることが好ましい。本実施形態では、窒素が微量に添加されたタンタル（厚さ：４５０ｎｍ）を用いる。
　次に、図３（Ｈ）に示すように、後にＴＦＤの活性領域となる半導体層１１４の一部を覆うように、ゲート絶縁膜１１５上にレジストからなるマスク１１７を形成する。そして、この状態で、基板１０１上方よりｎ型不純物（リン）１１８を全面にイオンドーピングする。リン１１８は、ゲート絶縁膜１１５をスルーして、半導体層１１３、１１４に注入される。この工程により、ＴＦＤの半導体層１１４において、レジストマスク１１７で覆われていない領域と、ＴＦＴの半導体層１１３において、ゲート電極１１６で覆われていない領域にリン１１８が注入される。レジストマスク１１７またはゲート電極１１６によって覆われている領域には、リン１１８はドーピングされない。これにより、ＴＦＴの半導体層１１３のうちリン１１８が注入された領域は、後のＴＦＴのソース領域およびドレイン領域１１９となり、ゲート電極１１６にマスクされてリン１１８が注入されなかった領域は、後にＴＦＴのチャネル領域１２１となる。また、ＴＦＤの半導体層１１４のうちリン１１８が注入された領域は、後のＴＦＤのｎ+型領域１２０となる。
　レジストマスク１１７を除去した後、図３（Ｉ）に示すように、後にＴＦＤの活性領域となる半導体層１１４の一部と、後にＴＦＴの活性領域となる半導体層１１３の全体とを覆うように、ゲート絶縁膜１１５上にレジストからなるマスク１２２を形成する。この状態で、基板１０１上方よりｐ型不純物（ボロン）１２３を全面にイオンドーピングする。このときのボロン１２３のイオンドーピングは、ゲート絶縁膜１１５をスルーし、半導体層１１４に注入される。この工程により、ＴＦＤの半導体層１１４において、レジストマスク１２２で覆われていない領域にボロン１２３が注入されて、後のＴＦＤのｐ+型領域１２４となる。また、ＴＦＤの半導体層１１４のうちボロンもリンも注入されなかった領域は、後の真性領域１２５となる。
　レジストマスク１２２を除去した後、不活性雰囲気下、例えば窒素雰囲気中にて熱処理を行う。この熱処理により、ＴＦＴのソース・ドレイン領域１１９やＴＦＤのｎ+型領域１２０及びｐ+型領域１２４では、ドーピング時に生じた結晶欠陥等のドーピングダメージを回復させ、それぞれにドーピングされたリンとボロンが活性化される。この熱処理は、一般的な加熱炉を用いてもよいが、ＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）を用いて行うことが好ましい。特に、基板表面に高温の不活性ガスを吹き付け、瞬時に昇降温を行う方式のものが適している。
　続いて、図３（Ｊ）に示すように、層間絶縁膜として、窒化ケイ素膜１２６と酸化ケイ素膜１２７とをこの順で形成する。必要に応じて、半導体層１１３、１１４を水素化するための熱処理、例えば１気圧の窒素雰囲気あるいは水素混合雰囲気中で３５０～４５０℃のアニールを行ってもよい。この後、層間絶縁膜１２６、１２７にコンタクトホールを形成する。次いで、層間絶縁膜１２７上およびコンタクトホール内部に金属材料からなる膜（例えば窒化チタンとアルミニウムとの二層膜）を堆積し、パターニングすることによりＴＦＴの電極・配線１２８とＴＦＤ電極・配線１２９とを形成する。このようにして、薄膜トランジスタ１３０と薄膜ダイオード１３１とが得られる。なお、これらを保護する目的で、薄膜トランジスタ１３０と薄膜ダイオード１３１上に窒化ケイ素膜などからなる保護膜を設けてもよい。
　上記方法によると、２回の成膜および結晶化工程、すなわち、第１膜１０８を形成するための非晶質半導体膜の形成および結晶化工程（１回目の成膜および結晶化工程）と、第２膜１０９の形成およびその結晶化工程（２回目の成膜および結晶化工程）とを行うことにより、製造工程を複雑化することなく、厚さおよび表面粗さの異なる半導体層１１３、１１４を形成できる。
　なお、第１膜１０８を形成するための結晶化（１回目の結晶化工程）は、レーザー結晶化以外の方法によって行ってもよい。第１膜１０８として結晶質半導体からなる膜が形成されていれば、２回目の結晶化工程で生じるリッジを利用して、半導体層１１３、１１４の表面粗さを異ならせることができる。ただし、上記方法のように、第１膜１０８もレーザー結晶化によって形成されることが好ましい。これにより、第１膜１０８の表面にリッジが形成されるので、第２膜１０９のうち第１膜１０８上に位置する部分１０９ｂの表面凹凸を他の部分１０９ａよりも大きくすることができる。２回目の結晶化工程で生じるリッジに加えて、このような第２膜１０９の表面凹凸を利用することにより、半導体膜１１３、１１４の表面粗さの差をより拡大することが可能になる。
　各結晶化工程におけるレーザー光の照射のエネルギーは、特に限定されず、適宜設定される。１回目の結晶化工程(図２（Ｂ)）では、第１膜における照射エネルギーは第１膜を形成するための非晶質半導体膜１０５に対して最適となるように設定されることが好ましい。また、２回目の結晶化工程（図２（Ｄ））における照射エネルギーは、第２膜１０９に対して最適となるように設定されることが好ましい。これにより、所望の高い結晶性を有する結晶質部分（後のＴＦＴの活性領域となる部分）１１１ａが得られるので、ＴＦＴ特性を確保できる。一方、第２膜１０９のうち第１膜１０８と重なっている部分（後のＴＦＤの活性領域となる部分）１０９ｂでは、照射エネルギーがアンダーパワーとなる可能性があるが、第１膜１０８の結晶粒のサイズを反映して結晶化が進行するために、第１膜１０８と同等の結晶性を得ることができる。このため、結晶質部分１１１ａと同等の高い結晶性を有する結晶質部分（後のＴＦＤの活性領域となる部分）１１１ｂを得ることが可能となる。なお、第２膜１０９のうちＴＦＤの活性領域となる部分１０９ｂに対する照射エネルギーがアンダーパワーとなる結果、ＴＦＤの活性領域の結晶性がＴＦＴの活性領域の結晶性よりも少し低くなったとしても、光センサーＴＦＤのセンサー感度等の性能に大きな影響を与えない。
　本実施形態によると、１回目および２回目の結晶化工程における照射エネルギーを最適化することにより、ＴＦＴの半導体層１１３の結晶性を確保しつつ、ＴＦＤの半導体層１１４の結晶性を、例えば特願２００８－２７６０２３号におけるＴＦＤの半導体層の結晶性よりも高めることができる。この結果、半導体層１１４の表面粗さも、上記特願２００８－２７６０２３号におけるＴＦＤの半導体層の表面粗さよりも大きくなる。また、特願２００８－２７６０２３号では、１回のレーザー結晶化で厚さの異なる非晶質半導体膜を結晶化させて、表面粗さを異ならせている。一方、本実施形態では、ＴＦＴの半導体層１１３となる第２膜には１回しかレーザー照射を行わないのに対し、ＴＦＤの半導体層１１４となる第１膜および第２膜には合計２回のレーザー照射を行う。従って、ＴＦＤおよびＴＦＴにおける半導体層１１３、１１４の表面粗さの差を、特願２００８－２７６０２３号に記載された方法によって得られる表面粗さの差よりも大きくできる。このように、本実施形態によると、ＴＦＤおよびＴＦＴの半導体層の厚さの差ΔＤのみでなく、表面粗さの差も、上記特願２００８－２７６０２３号に記載された半導体装置における厚さおよび表面粗さの差よりも増大させることが可能である。従って、ＴＦＴおよびＴＦＤの特性をより確実に両立させることができる。
（第２実施形態）
　以下、図面を参照しながら、本発明による半導体装置の第２実施形態を説明する。本実施形態の半導体装置は、第１実施形態の半導体装置（図１）と同様の構成を有する。ただし、遮光層のパターンを利用して製造プロセスをより簡略化している点で第１実施形態と異なっている。
　まず、図４（Ａ）に示すように、基板２０１上に遮光層２０２をパターン形成し、下地膜として窒化ケイ素膜２０３と酸化ケイ素膜２０４とを形成する。続いて、第１非晶質ケイ素膜２０５を形成する。形成方法は、図２（Ａ）を参照しながら前述した方法と同様である。また、第１非晶質ケイ素膜２０５の厚さを例えば６０ｎｍとする。
　続いて、図４（Ｂ）に示すように、基板２０１の上方から、第１非晶質ケイ素膜２０５にレーザー光２０６を照射することにより、第１非晶質ケイ素膜２０５を結晶化させて第１結晶質ケイ素膜２０７を得る。本実施形態では、レーザー光２０６として、波長が３０８ｎｍのＸｅＣｌエキシマレーザー光を利用する。これにより、第１非晶質ケイ素膜２０５は結晶化されて第１結晶質ケイ素膜２０７となる。第１結晶質ケイ素膜２０７の表面には、図示するように、溶融固化過程において、溶融状態と固体状態との体積の違いによってリッジが生成される。なお、生成されるリッジは、第１非晶質ケイ素膜２０５の体積（厚さ）が大きいほど大きくなる。
　この後、図４（Ｃ）に示すように、第１結晶質ケイ素膜２０７の上にフォトレジスト２０８を塗布する。次いで、フォトレジスト２０８に対して、基板２０１の裏面側から露光２０９を行う。このとき、フォトレジスト２０８のうち遮光層２０２と重なる部分は露光されない。
　露光後、フォトレジスト２０８を現像すると、図４（Ｄ）に示すように、遮光層２０２と同一のパターンを有するレジストマスク２１０が得られる。
　続いて、図５（Ｅ）に示すように、レジストマスク２１０を用いて第１結晶質ケイ素膜２０７のパターニングを行うことにより、遮光層２０２と同一のパターンを有する島状の結晶質ケイ素膜（以下、「第１膜」という。）２１１が得られる。この後、レジストマスク２１０を除去する。
　次いで、図５（Ｅ）に示すように、第１膜２１１を覆うように、基板２０１全体に第２非晶質半導体膜（ここでは非晶質ケイ素膜）２１２を形成する。第２非晶質ケイ素膜２１２は、第１膜２１１と接するように形成されることが好ましい。第２非晶質ケイ素膜２１２の厚さを例えば４０ｎｍとする。従って、ＴＦＤを形成しようとする領域（遮光層２０２が形成された領域）では、第１膜２１１と第２非晶質ケイ素膜２１２とが重なるため、これらの膜の合計厚さが１００ｎｍとなる。
　本実施形態では、第２非晶質ケイ素膜２１２のうち第１膜２１１上に位置する部分２１２ｂには、第１膜２１１の表面に形成されたリッジに起因した表面凹凸が形成されている。従って、部分２１２ｂの表面粗さは、第２非晶質ケイ素膜２１２のうち第１膜２１１と重なっていない部分２１２ａの表面粗さよりも大きい。
　続いて、図５（Ｆ）に示すように、基板２０１の上方から、第２非晶質ケイ素膜２１２にレーザー光２１３を照射することにより、第２非晶質ケイ素膜２１２を結晶化させる。本実施形態では、レーザー光２１３として、波長が３０８ｎｍのＸｅＣｌエキシマレーザー光を利用する。
　レーザー光２１３を照射すると、第２非晶質ケイ素膜２１２は瞬間的に溶融し固化する過程で結晶化される。このとき、第２非晶質ケイ素膜２１２のみでなく、その下に位置する第１膜２１１の表面部分も巻き込み、結晶化のための溶融固化過程が生じる。この結果、第２非晶質ケイ素膜２１２が結晶化した膜および第１膜２１１を含む結晶質半導体膜２１４が得られる。結晶質半導体膜２１４は、ＴＦＤを形成しようとする領域に位置し、第２非晶質ケイ素膜２１２および第１膜２１１から形成された結晶質部分２１４ｂと、ＴＦＴを形成しようとする領域に位置し、第２非晶質ケイ素膜２１２のみから形成された結晶質部分２１４ａとを含む。従って、結晶質ケイ素膜２１４のうち結晶質部分２１４ｂの厚さは、結晶質部分２１４ａの厚さよりも第１膜２１１の厚さに相当する分だけ大きくなる。また、図２（Ｄ）を参照しながら前述したように、得られた結晶質半導体膜２１４の結晶質部分２１４ｂの表面粗さは、結晶質部分２１４ａの表面粗さよりも大きくなる。
　この後、図５（Ｇ）に示すように、結晶質半導体膜２１４の結晶質部分２１４ａ、２１４ｂの上に、それぞれ、レジスト層２１５を形成する。
　この後、図５（Ｈ）に示すように、レジスト層２１５をマスクとして用いて、結晶質半導体膜２１４の不要な領域を除去して素子間分離を行う。これにより、結晶質半導体膜２１４の結晶質部分２１４ａを用いて後のＴＦＴの活性領域（ソース・ドレイン領域、チャネル領域）となる半導体層２１６を形成し、結晶質部分２１４ｂを用いて後のＴＦＤの活性領域（ｎ+型／ｐ+型領域、真性領域）となる半導体層２１７を形成する。
　図示しないが、この後、第１実施形態の図３（Ｇ）～図３（Ｊ）を参照しながら前述した方法と同様の方法で、半導体層２１６、２１７を用いて、それぞれＴＦＴおよびＴＦＤを作製する。
　本実施形態によると、第１実施形態と同様の効果が得られる。また、第１結晶質ケイ素膜２０７のパターニングを、遮光層２０２のパターンを利用して裏面露光により行うので、図２～図３を参照しながら前述した方法と比べて、製造工程を短縮できる。具体的には、第１実施形態の方法よりもフォトマスクの使用枚数を１枚減らすことができる。従って、従来のプロセスと比べて、製造工程を大幅に増加することなく、本発明の効果が得られる。
（第３実施形態）
　以下、本発明による半導体装置の第３実施形態を説明する。前述の第１および第２実施形態では、本発明の基本形態をわかりやすく説明するために、Ｎチャネル型ＴＦＴと光センサーＴＦＤとを同一基板上に形成する方法を例に、最もシンプルな構造の半導体装置の製造方法を説明した。ここでは、導電型や構成の異なる複数のＴＦＴやＴＦＤを同一基板上に備え、光センサー部と表示部とを有する電子機器に適用可能な半導体装置の製造方法を説明する。
　本実施形態の半導体装置は、光センサー機能を有する表示装置のアクティブマトリクス基板であり、複数のＴＦＴを含む回路部と、複数の画素を含む画素部（表示領域ともいう）と、光センサーＴＦＤを含む光センサー部とを同一基板上に備える。
　図６は、本実施形態の半導体装置の一部を示す模式的な断面図である。
　回路部４０１は、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴを含む。本実施形態では、Ｎチャネル型ＴＦＴとして、ホットキャリア劣化に対する信頼性の高いＧＯＬＤ（Ｇａｔｅ　ｏｖｅｒｌａｐｐｅｄ　ＬＤＤ）構造のＴＦＴを用いる。Ｐチャネル型ＴＦＴとしては、ＬＤＤ領域を有さない、いわゆるシングルドレイン構造のＴＦＴを用いる。
　画素部４０３は、各画素に設けられ、スイッチング素子として機能するＴＦＴ（画素ＴＦＴ）とそれに接続された補助容量とを含む。画素ＴＦＴとしては、オフ電流を低減するために、ゲート電極よりもソース・ドレイン領域側にオフセットして設けられたＬＤＤ領域を有するＬＤＤ構造のＴＦＴを用いる。また、ソース・ドレイン間に加わる電圧を分散させ、オフ電流をより効果的に抑制するためには、１つの半導体層に対して、２つのゲート電極を直列に配置する構造（デュアルゲート構造）を有することが好ましい。
　光センサー部４０５は、少なくとも１つの光センサーＴＦＤを含んでいる。本実施形態では、光センサー部４０５は、画素部４０３内に１または複数の画素に対応して配置されている。なお、光センサー部４０５は画素に対応して配置されていなくてもよいし、画素部４０３以外の領域（額縁領域）に配置されてもよい。
　本実施形態では、上記のＴＦＴおよびＴＦＤの半導体層（活性領域）は何れも結晶質半導体層であり、かつ、同一の非晶質半導体膜を結晶化して得られた部分を有している。ＴＦＤの半導体層はＴＦＴの半導体層よりも厚い。また、ＴＦＤの半導体層の表面粗さは、ＴＦＴの半導体層の表面粗さよりも大きい。さらに、ＴＦＴおよびＴＦＤの半導体層の結晶状態は略同等である。
　このような半導体層は、前述の第１および第２実施形態の方法と同様の方法で形成される。まず、ＴＦＤを形成しようとする領域に結晶質半導体からなる第１膜を形成しておく。第１膜は、ＴＦＴを形成しようとする領域には形成されない。次いで、第１膜を覆うように非晶質半導体膜（第２膜）を形成し、第１膜および第２膜からなる半導体膜を形成する。半導体膜は、ＴＦＤを形成しようとする領域で、第１膜の厚さ分だけ厚くなる。また、半導体膜のうち第１膜上に位置する部分の表面は、第１膜の表面粗さを反映した凹凸を有している。この後、第２膜の上方から半導体膜にレーザーを照射することにより、結晶質半導体膜を形成する。得られた結晶質半導体膜は、ＴＦＤを形成しようとする領域で、ＴＦＴを形成しようとする領域よりも、厚く、かつ、より大きなリッジを有する。この結晶質半導体膜をパターニングすることにより、ＴＦＴおよびＴＦＤの半導体層を得る。この結果、光センサーＴＦＤの半導体層は、Ｎチャネル型ＴＦＴの半導体層、Ｐチャネル型ＴＦＴの半導体層、画素ＴＦＴの半導体層及び補助容量部の下部電極となる半導体層よりも厚く、かつ、その表面粗さはこれらのＴＦＴの半導体層の表面粗さよりも大きくなる。
　本実施形態の半導体装置を製造する方法の一例をより具体的に説明する。
　まず、図７（Ａ）に示すように、基板３０１上に遮光層３０２をパターン形成した後、下地膜として、窒化ケイ素膜３０３と酸化ケイ素膜３０４とを形成する。次いで、第１非晶質半導体膜（ここでは非晶質ケイ素膜）３０５を形成する。これらの膜の形成方法は、図２（Ａ）を参照しながら前述した方法と同様である。また、第１非晶質ケイ素膜３０５の厚さを例えば６０ｎｍとする。
　続いて、図７（Ｂ）に示すように、基板３０１の上方から、第１非晶質ケイ素膜３０５にレーザー光３０６を照射することにより、第１非晶質ケイ素膜３０５を結晶化させて第１結晶質ケイ素膜３０７を得る。結晶化方法および条件は、前述の実施形態における方法および条件と同様とする。第１結晶質ケイ素膜３０７の表面には、図示するように、複数のリッジが形成される。
　この後、図７（Ｃ）に示すように、第１結晶質ケイ素膜３０７のパターニングを行い、基板３０１のうちＴＦＤを形成しようとする領域に、結晶質ケイ素からなる島状の第１膜３０８を形成する。第１結晶質ケイ素膜３０７のパターニングは、図４（Ｃ）および図４（Ｄ）を参照しながら前述した方法と同様に、遮光層３０２のパターンを利用した裏面露光を用いて行ってもよい。
　この後、第１膜３０８の上に、基板３０１の全面に亘って、非晶質ケイ素からなる膜（「第２膜」という。）３０９を形成する。第２膜３０９の厚さを４０ｎｍとする。第２膜３０９のうち第１膜３０８上に位置する部分３０９ｂには、第１膜３０８の表面に形成されたリッジに起因した表面凹凸が形成されている。従って、部分３０９ｂの表面粗さは、第１膜３０８と重なっていない部分３０９ａの表面粗さよりも大きくなる。また、第１膜３０８および第２膜３０９の重なった部分の厚さは１００ｎｍとなり、第２膜３０９のみを含む部分よりも、第１膜３０８の厚さ分だけ厚くなる。
　続いて、図７（Ｄ）に示すように、基板３０１の上方から、第２膜３０９にレーザー光３１０を照射して結晶化させ、結晶質ケイ素膜３１１を得る。結晶化方法および条件は、前述の実施形態における方法および条件と同様とする。
　結晶質ケイ素膜３１１は、ＴＦＤを形成しようとする領域に位置し、第２膜３０９および第１膜３０８から形成された結晶質部分３１１ｂと、ＴＦＴを形成しようとする領域に位置し、第２膜３０９のみから形成された結晶質部分３１１ａとを含む。従って、結晶質ケイ素膜３１１のうち結晶質部分３１１ｂの厚さは、結晶質部分３１１ａの厚さよりも第１膜３０９の厚さに相当する分だけ大きくなる。また、図２（Ｄ）を参照しながら前述したように、得られた結晶質半導体膜３１１の結晶質部分３１１ｂの表面粗さは、結晶質部分３１１ａの表面粗さよりも大きくなる。
　この後、図７（Ｅ）に示すように、結晶質ケイ素膜３１１のパターニングを行うことにより、３１２ｎ、３１２ｐ、３１２ｇ、３１２ｄを形成する。ここでは、結晶質ケイ素膜３１１のうち薄く、かつ、表面粗さの小さい結晶質部分３１１ａを用いて、後のＮチャネル型ＴＦＴの活性領域となる半導体層３１２ｎと、後のＰチャネル型ＴＦＴの活性領域となる半導体層３１２ｐと、後の画素ＴＦＴの活性領域となる半導体層と補助容量の下部電極となる半導体層３１２ｇとを形成する。また、厚く、表面粗さの大きい結晶質部分３１１ｂを用いて、後の光センサーＴＦＤの活性領域となる半導体層３１２ｄを形成する。
　続いて、図８（Ｆ）に示すように、これらの半導体層３１２ｎ、３１２ｐ、３１２ｇ、３１２ｄを覆うようにゲート絶縁膜３１３を形成する。この後、ゲート絶縁膜３１３上に、フォトレジストによるドーピングマスク３１４ｎ、３１４ｐ、３１４ｇ、３１４ｄを形成する。ドーピングマスク３１４ｎは、半導体層３１２ｎのうちチャネル領域となる部分を覆うように配置される。ドーピングマスク３１４ｇは、半導体層３１２ｇのうち補助容量となる部分以外を覆うように配置される。ドーピングマスク３１４ｐ、３１４ｄは、それぞれ、半導体層３１２ｐ、３１２ｄの全体を覆うように配置される。
　この状態で、半導体層３１２ｎ、３１２ｇのうちドーピングマスク３１４ｎ、３１４ｇで覆われていない部分に第１の低濃度ｎ型不純物（リン）３１５をドーピングする。ドーピングガスとして、フォスフィン（ＰＨ3）を用い、加速電圧を６０～９０ｋＶ、例えば７０ｋＶ、ドーズ量を１×１０12～１×１０14ｃｍ-2、例えば２×１０13ｃｍ-2とする。これにより、Ｎチャネル型ＴＦＴの活性領域となる半導体層３１２ｎの一部（ソース・ドレイン領域およびＬＤＤ領域となる部分）に第１の低濃度ｎ型領域３１４ｎが形成される。また、画素ＴＦＴの活性領域および補助容量となる半導体層３１２ｇの一部（補助容量となる部分）に第１の低濃度ｎ型領域３１４ｇが形成される。それ以外の領域には低濃度のリン３１５は注入されない。
　続いて、ドーピングマスク３１４ｎ、３１４ｐ、３１４ｇ、３１４ｄを除去した後、図８（Ｇ）に示すように、半導体層３１２ｎ、３１２ｐ上に、それぞれ、ゲート電極３１７ｎ、３１７ｐを形成するとともに、半導体層３１２ｇ上に、２つのゲート電極３１７ｇと、補助容量部の上部電極３１７ｓとを形成する。この後、ＴＦＤの半導体層３１２ｄの全体を覆うようにレジストマスク３１８を設ける。
　ゲート電極３１７ｎは、半導体層３１２ｎのうちチャネル領域となる部分と、その両側の低濃度ｎ型領域３１４ｎの一部と重なるように配置される。ゲート電極３１７ｐは、半導体層３１２ｐのうちチャネル領域となる部分と重なるように配置される。ゲート電極３１７ｇは、半導体層３１２ｇのうちチャネル領域となる２つの部分とそれぞれ重なるように配置される。
　この状態で、半導体層３１２ｎ、３１２ｐ、３１２ｇに第２のｎ型不純物（リン）３１９を低濃度でドーピングする。ドーピングガスとして、フォスフィン（ＰＨ3）を用い、加速電圧を６０～９０ｋＶ、例えば７０ｋＶ、ドーズ量を１×１０12～１×１０14ｃｍ-2、例えば２×１０13ｃｍ-2とする。これにより、これらの半導体層３１２ｎ、３１２ｐ、３１２ｇのうちゲート電極３１７ｎ、３１７ｐ、３１７ｇおよび上部電極３１７ｓで覆われていない部分に、それぞれ、第２の低濃度ｎ型領域３２０ｎ、３２０ｐ、３２０ｇが形成される。
　レジストマスク３１８を除去した後、図８（Ｈ）に示すように、半導体層３１２ｐ、３１２ｇ、３１２ｄ上に、それぞれ、新たにレジストマスク３２１ｐ、３２１ｇ、３２１ｄを形成する。レジストマスク３２１ｐは、半導体層３１２ｐの全体を覆うように形成される。レジストマスク３２１ｇは、半導体層３１２ｇ上の各ゲート電極３１７ｇ、および、第２の低濃度ｎ型領域３２０ｇのうち各ゲート電極３１７ｇの両端に位置する部分を覆うように配置される。レジストマスク３２１ｄは、半導体層３１２ｄのうちｎ型領域となる部分以外を覆うように配置される。
　この状態で、ｎ型不純物（リン）３２２を高濃度でドーピングする。ドーピングガスとして、フォスフィン（ＰＨ3）を用い、加速電圧を６０～９０ｋＶ、例えば７０ｋＶ、ドーズ量を１×１０15～１×１０16ｃｍ-2、例えば５×１０15ｃｍ-2とする。これにより、Ｎチャネル型ＴＦＴの活性領域となる半導体層３１２ｎのうちゲート電極３１７ｎで覆われていない部分にソース・ドレイン領域３２３ｎが形成され、第２の低濃度ｎ型領域のうちゲート電極３１７ｎで覆われてリン３２２が注入されなかった部分はＧＯＬＤ領域３２４ｎとなる。ＧＯＬＤ領域３２４ｎに挟まれ、リンが注入されていない部分はチャネル領域３２９ｎとなる。また、Ｐチャネル型ＴＦＴの活性領域となる半導体層３１２ｐにはリン３２２は注入されない。一方、画素ＴＦＴの活性領域および補助容量となる半導体層３１２ｇのうちレジストマスク３２１ｇで覆われておらず、高濃度でリン３２２が注入された部分は、ソース・ドレイン領域３２３ｇとなる。第２の低濃度ｎ型領域のうちレジストマスク３２１ｇで覆われてリン３２２が注入されなかった部分はＬＤＤ領域３２５ｇとなる。また、半導体層３１２ｇのうちゲート電極３１７ｇで覆われた部分はチャネル領域３２９ｇとなり、上部電極３１７ｓで覆われた部分は第１の低濃度ｎ型領域として残り、補助容量の下部電極３２４ｇとなる。さらに、ＴＦＤの活性領域となる半導体層３１２ｄのうちレジストマスク３２１ｄで覆われていない部分にはｎ型領域３２３ｄが形成される。
　なお、本明細書では、ゲート電極によってオーバーラップされたＬＤＤ領域を「ＧＯＬＤ領域」と呼び、ゲート電極によってオーバーラップされていない（オフセットされている）ＬＤＤ領域（単に「ＬＤＤ領域」と呼ぶ）と区別する。
　この後、レジストマスク３２１ｐ、３２１ｇ、３２１ｄを除去し、図９（Ｉ）に示すように、半導体層３１２ｎ、３１２ｇ、３１２ｄ上に、それぞれ、新たにレジストマスク３２６ｎ、３２６ｇ、３２６ｄを形成する。レジストマスク３２６ｎ、３２６ｇは、半導体層３１２ｎ、３１２ｇの全体を覆うように形成される。レジストマスク３２６ｄは、半導体層３１２ｄのうちｐ型領域となる部分以外を覆うように配置される。
　この状態で、ｐ型不純物（ホウ素）３２７を高濃度でドーピングする。ドーピングガスとして、ジボラン（Ｂ2Ｈ6）を用い、加速電圧を４０ｋＶ～９０ｋＶ、例えば７５ｋＶとし、ドーズ量は１×１０15～１×１０16ｃｍ-2、例えば３×１０15ｃｍ-2とする。これにより、Ｐチャネル型ＴＦＴの活性領域となる半導体層３１２ｐでは、ゲート電極３１７ｐで覆われていない部分にソース・ドレイン領域３２８ｐが形成される。半導体層３１２ｐのうちゲート電極３１７ｐで覆われており、ホウ素３２７が注入されなかった部分はチャネル領域３２９ｐとなる。半導体層３１２ｎ、３１２ｇには、高濃度のホウ素３２７は注入されない。ＴＦＤの半導体層３１２ｄでは、一部に高濃度のホウ素３２７が注入され、ｐ型領域３２８ｄが形成される。半導体層３１２ｄのうちリンもホウ素も注入されていない部分は真性領域３２９ｄとなる。
　次いで、レジストマスク３２６ｎ、３２６ｇ、３２６ｄを除去した後、各半導体層に注入された不純物（リン、ホウ素）を活性化させるための熱処理を施す。活性化処理の方法および条件は、例えば第１実施形態（図３（Ｉ））で説明した方法および条件と同様であってもよい。
　続いて、図９（Ｊ）に示すように、層間絶縁膜として、窒化ケイ素膜３３０および酸化ケイ素膜３３１をこの順で形成する。必要であれば、水素化のための熱処理を行ってもよい。この後、図３（Ｊ）を参照しながら前述した方法と同様の方法で、層間絶縁膜３３０、３３１にコンタクトホールを形成し、電極・配線３３２ｎ、３３２ｐ、３３２ｇ、３３２ｄを形成する。
　このようにして、Ｎチャネル型薄膜トランジスタ３３３、Ｐチャネル型薄膜トランジスタ３３４、画素用の薄膜トランジスタ３３５、補助容量３３６、および薄膜ダイオード３３７が得られる。なお、回路を構成する薄膜トランジスタ３３３、３３４のゲート電極上にもコンタクトホールを設けて、基板上の他のＴＦＴのソース・ドレイン領域またはゲート電極と、ソース・ドレイン配線を利用して接続してもよい。また、必要に応じて、これらの素子の上に保護膜を設けてもよい。
　本実施形態によると、前述した実施形態と同様に、薄膜ダイオード３３７では、半導体層の表面粗さが、薄膜トランジスタ３３３～３３５の半導体層の表面粗さよりも大きいので、半導体層の表面における入射光の反射を抑制できる。また、薄膜ダイオード３３７の半導体層は薄膜トランジスタ３３３～３３５の半導体層よりも厚いので、光に対する吸収率を高くできる。従って、相乗的に光に対する感度を高くでき、その結果、明電流を増加させることができ、ＳＮ比を向上できる。
　また、薄膜トランジスタ３３３～３３５の半導体層の厚さおよび表面粗さが小さく抑えられているため、次のような効果がある。
　画素ＴＦＴである薄膜トランジスタ３３５では、ＯＦＦ動作時のリーク電流が抑えられる。従って、リーク電流に起因する表示の浮きやざらつきが抑えられ、点欠陥等の不良を低減できる。ドライバ回路を構成する薄膜トランジスタ３３３、３３４では、ゲート絶縁膜の耐圧特性やゲートバイアスストレスに対する信頼性を向上できる。また、サブスレッシュ特性および電界効果移動度を高めることができるので、ドライバ回路の駆動能力を向上させることができる。
　さらに、補助容量３３６の下部電極を構成する半導体層の厚さおよび表面粗さも小さく抑えられているので、補助容量部の耐圧特性を向上でき、補助容量３３６で生じるリークに起因する点欠陥等の不良率を低減できる。
　このように、本実施形態によると、薄膜トランジスタ３３３～３３５の半導体層と薄膜ダイオード（光センサーＴＦＤ）３３７の半導体層とを、それぞれの用途や要求に応じて最適化することができ、求められるデバイス特性を両立することができる。よって、センサー感度が高く、高品位な表示を実現でき、かつ、表示外領域のサイズを抑えた、コンパクトで理想的なインタラクティブ表示装置を提供できる。
　また、本実施形態の製造方法によると、上記のような表示装置を、低コストかつ工程数の少ないプロセスで製造できる。特に、上記方法のように、薄膜トランジスタ３３３～３３５のソース・ドレイン領域を形成するためのドーピング工程と、薄膜ダイオード３３７のｎ型またはｐ型領域を形成するためのドーピング工程とを同時に行うことにより、製造工程をより簡略化できる。さらに、Ｐチャネル型およびＮチャネル型の薄膜トランジスタ３３４、３３３を同時に形成する場合（ＣＭＯＳ構成のＴＦＴ）、薄膜ダイオード３３７および薄膜トランジスタ３３３に対するｎ型不純物のドーピング工程を同時に行い、かつ、薄膜ダイオード３３７および薄膜トランジスタ３３４に対するｐ型不純物のドーピング工程を同時に行うことができるので、より有利である。
（第４実施形態）
　本実施形態では、センサー機能を備えた表示装置を説明する。これらの表示装置は、上述した何れかの実施形態の半導体装置を用いて構成されている。
　本実施形態のセンサー機能を備えた表示装置は、例えば、タッチセンサー付きの液晶表示装置であり、表示領域と、表示領域の周辺に位置する額縁領域とを有している。表示領域は、複数の表示部（画素）と、複数の光センサー部とを有している。各表示部は、画素電極と、画素スイッチング用ＴＦＴとを含んでおり、各光センサー部はＴＦＤを含んでいる。額縁領域には、各表示部を駆動するための表示用の駆動回路が設けられており、駆動回路には駆動回路用ＴＦＴが利用されている。画素スイッチング用ＴＦＴおよび駆動回路用ＴＦＴと、光センサー部のＴＦＤとは、第１～第３実施形態で説明したような方法により、同一基板上に形成されている。なお、本発明の表示装置では、表示装置に使用されるＴＦＴのうち少なくとも画素スイッチング用ＴＦＴが、上記方法により、光センサー部のＴＦＤと同一基板上に形成されていればよく、例えば駆動回路は、他の基板上に別途設けてもよい。
　本実施形態では、光センサー部は、対応する表示部（例えば原色の画素）に隣接して配置されている。１つの表示部に対して１つの光センサー部を配置してもよいし、複数の光センサー部を配置してもよい。または、複数の表示部のセットに対して光センサー部を１個ずつ配置してもよい。例えば、３つの原色（ＲＧＢ）の画素からなるカラー表示画素に対して、１個の光センサー部を設けることができる。このように、表示部の数に対する光センサー部の数（密度）は、分解能に応じて適宜選択できる。
　光センサー部の観察者側にカラーフィルターが設けられていると、光センサー部を構成するＴＦＤの感度が低下するおそれがあるため、光センサー部の観察者側にはカラーフィルターが設けられていないことが好ましい。
　なお、本実施形態の表示装置の構成は、上記に限定されない。例えば、光センサー用のＴＦＤを額縁領域に配置して、外光の照度に応じて表示の明るさを制御するアンビニエントライトセンサーが付加された表示装置を構成することもできる。また、光センサー部の観察者側にカラーフィルターを配置して、カラーフィルターを介した光を光センサー部で受光することにより、光センサー部をカラーイメージセンサーとして機能させることもできる。
　以下、図面を参照しながら、本実施形態の表示装置の構成を、タッチパネルセンサーを備えたタッチパネル液晶表示装置を例に説明する。
　図１０は、表示領域に配置される光センサー部の構成の一例を示す回路図である。光センサー部は、光センサー用薄膜ダイオード７０１と、信号蓄積用のコンデンサー７０２と、コンデンサー７０２に蓄積された信号を取り出すための薄膜トランジスタ７０３とを有する。ＲＳＴ信号が入り、ノード７０４にＲＳＴ電位が書き込まれた後、光によるリークでノード７０４の電位が低下すると、薄膜トランジスタ７０３のゲート電位が変動してＴＦＴゲートが開閉する。これにより、信号ＶＤＤを取り出すことができる。
　図１１は、アクティブマトリクス方式のタッチパネル液晶表示装置の一例を示す模式的な断面図である。この例では、各画素に対して光センサー部を含む光タッチセンサー部が１個ずつ配置されている。
　図示する液晶表示装置は、液晶モジュール８０２と、液晶モジュール８０２の背面側に配置されたバックライト８０１とを備えている。ここでは図示していないが、液晶モジュール８０２は、例えば、光透性を有する背面基板と、背面基板に対向するように配置された前面基板と、これらの基板の間に設けられる液晶層とによって構成される。液晶モジュール８０２は、複数の表示部（原色の画素）を有しており、各表示部は、画素電極（図示せず）と、画素電極に接続された画素スイッチング用薄膜トランジスタ８０５とを有している。また、各表示部に隣接して、薄膜ダイオード８０６を含む光タッチセンサー部が配置されている。図示していないが、各表示部の観察者側にはカラーフィルターが配置されているが、光タッチセンサー部の観察者側にはカラーフィルターが設けられていない。薄膜ダイオード８０６およびバックライト８０１の間には遮光層８０７が配置されており、バックライト８０１からの光は遮光層８０７により遮光されて薄膜ダイオード８０６には入らず、外光８０４のみが薄膜ダイオード８０６に入射する。この外光８０４の入射を薄膜ダイオード８０６でセンシングし、光センシング方式のタッチパネルが実現される。なお、遮光層８０７は、少なくとも、バックライト８０１の光が、薄膜ダイオード８０６のうち真性領域に入らないように配置されていればよい。
　図１２は、アクティブマトリクス方式のタッチパネル液晶表示装置における背面基板の一例を示す模式的な平面図である。本実施形態の液晶表示装置は、多数の画素（Ｒ、Ｇ、Ｂ画素）から構成されるが、ここでは、簡略化のため２画素分のみを示す。
　背面基板１０００は、それぞれが、画素電極２２および画素スイッチング用薄膜トランジスタ２４を有する複数の表示部（画素）と、各表示部に隣接して配置され、光センサーフォトダイオード２６、信号蓄積用のコンデンサー２８および光センサー用フォロアー（ｆｏｌｌｏｗｅｒ）薄膜トランジスタ２９を含む光タッチセンサー部とを備えている。
　薄膜トランジスタ２４は、例えば第３実施形態で説明したＴＦＴと同様の構成、すなわち２つのゲート電極およびＬＤＤ領域を有するデュアルゲートＬＤＤ構造を有している。薄膜トランジスタ２４のソース領域は画素用ソースバスライン３４に接続され、ドレイン領域は画素電極２２に接続されている。薄膜トランジスタ２４は、画素用ゲートバスライン３２からの信号によってオンオフされる。これにより、画素電極２２と、背面基板１０００に対向して配置された前面基板に形成された対向電極とによって液晶層に電圧を印加し、液晶層の配向状態を変化させることによって表示を行う。
　一方、光センサーフォトダイオード２６は、例えば第３実施形態で説明したＴＦＤと同様の構成を有し、ｐ+型領域２６ｐ、ｎ+型領域２６ｎ、およびそれらの領域２６ｐ、２６ｎの間に位置する真性領域２６ｉとを備えている。信号蓄積用のコンデンサー２８は、ゲート電極層とＳｉ層とを電極とし、ゲート絶縁膜で容量を形成している。光センサーフォトダイオード２６におけるｐ+型領域２６ｐは、光センサー用ＲＳＴ信号ライン３６に接続され、ｎ+型領域２６ｎは、信号蓄積用のコンデンサー２８における下部電極（Ｓｉ層）に接続され、このコンデンサー２８を経て光センサー用ＲＷＳ信号ライン３８に接続されている。さらに、ｎ+型領域２６ｎは、光センサー用フォロアー薄膜トランジスタ２９におけるゲート電極層に接続されている。光センサー用フォロアー薄膜トランジスタ２９のソースおよびドレイン領域は、それぞれ、光センサー用ＶＤＤ信号ライン４０、光センサー用ＣＯＬ信号ライン４２に接続されている。
　このように、光センサーフォトダイオード２６、信号蓄積用のコンデンサー２８、および光センサー用フォロアー薄膜トランジスタ２９は、それぞれ、図１０に示す駆動回路の薄膜ダイオード７０１、コンデンサー７０２、薄膜トランジスタ７０３に対応しており、光センサーの駆動回路を構成している。この駆動回路による光センシング時の動作を以下に説明する。
　（１）まず、ＲＷＳ信号ライン３８により、信号蓄積用のコンデンサー２８にＲＷＳ信号が書き込まれる。これにより、光センサーフォトダイオード２６におけるｎ+型領域２６ｎの側にプラス電界が生じ、光センサーフォトダイオード２６に関して逆バイアス状態となる。（２）基板表面のうち光が照射されている領域に存在する光センサーフォトダイオード２６では、光リークが生じてＲＳＴ信号ライン３６の側に電荷が抜ける。（３）これにより、ｎ+型領域２６ｎの側の電位が低下し、その電位変化により光センサー用フォロアー薄膜トランジスタ２９に印加されているゲート電圧が変化する。（４）光センサー用フォロアー薄膜トランジスタ２９のソース側にはＶＤＤ信号ライン４０よりＶＤＤ信号が印加されている。上記のようにゲート電圧が変動すると、ドレイン側に接続されたＣＯＬ信号ライン４２へ流れる電流値が変化するため、その電気信号をＣＯＬ信号ライン４２から取り出すことができる。（５）ＣＯＬ信号ライン４２からＲＳＴ信号を光センサーフォトダイオード２６に書き込み、信号蓄積用のコンデンサー２８の電位をリセットする。上記（１）～（５）の動作をスキャンしながら繰り返すことにより、光センシングが可能になる。
　本実施形態のタッチパネル液晶表示装置における背面基板の構成は図１２に示す構成に限定されない。例えば、各画素スイッチング用ＴＦＴに補助容量（Ｃｓ）が設けられていてもよい。また、図示する例では、ＲＧＢ画素のそれぞれに隣接して光タッチセンサー部が設けられているが、上述したように、ＲＧＢ画素からなる３つの画素セット（カラー表示画素）に対して１つの光タッチセンサー部が配置されていてもよい。
　ここで、再び図１１を参照する。上述してきた例では、図１１に示す断面図からわかるように、薄膜ダイオード８０６を表示領域に配置して、タッチセンサーとして利用しているが、薄膜ダイオード８０６を表示領域の外に形成し、バックライト８０１の輝度を、外光８０４の照度に合わせてコントロールするためのアンビニエントライトセンサーとして利用することもできる。
　図１３は、アンビニエントライトセンサー付き液晶表示装置を例示する斜視図である。液晶表示装置２０００は、表示領域５２、ゲートドライバ５６、ソースドライバ５８および光センサー部５４を有するＬＣＤ基板５０と、ＬＣＤ基板５０の背面側に配置されたバックライト６０とを備えている。ＬＣＤ基板５０のうち表示領域５２の周辺に位置し、ドライバ５６、５８や光センサー部５４が設けられている領域を「額縁領域」と呼ぶこともある。
　バックライト６０の輝度は、バックライト制御回路（図示せず）によって制御されている。また、図示しないが、表示領域５２およびドライバ５６、５８には、ＴＦＴが利用されており、光センサー部５４にはＴＦＤが利用されている。光センサー部５４は、外光の照度に基づく照度信号を生成し、フレキシブル基板を用いた接続を利用してバックライト制御回路に入力する。バックライト制御回路では、この照度信号に基づいてバックライト制御信号を生成し、バックライト６０に出力する。
　なお、本発明を適用すると、アンビニエントライトセンサー付き有機ＥＬ表示装置を構成することもできる。そのような有機ＥＬ表示装置は、図１３に示す液晶表示装置と同様に、同一の基板上に表示部と光センサー部とが配置された構成を有することができるが、基板の背面側にバックライト６０を設ける必要がない。この場合には、光センサー部５４を、基板５０に設けられた配線によってソースドライバ５８に接続し、光センサー部５４からの照度信号をソースドライバ５８に入力する。ソースドライバ５８は、照度信号に基づいて表示部５２の輝度を変化させる。
　以上、本発明の具体的な実施形態について説明を行なったが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。本発明のＴＦＴを用いて、ガラス基板上にアナログ駆動を行うための回路やデジタル駆動を行うための回路も同時構成できる。例えば、アナログ駆動を行なう回路の場合、ソース側駆動回路、画素部およびゲート側駆動回路を有し、ソース側駆動回路は、シフトレジスタ、バッファ、サンプリング回路（トランスファゲート）、また、ゲート側駆動回路は、シフトレジスタ、レベルシフタ、バッファが設けられる。また、必要であればサンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。また、本発明の製造工程に従えば、メモリやマイクロプロセッサをも形成し得る。
　本発明によると、それぞれの半導体素子に最適な半導体膜を用いて、良好な特性を有するＴＦＴとＴＦＤとを同一基板上に備える半導体装置が得られる。従って、駆動回路に用いられるＴＦＴと画素電極をスイッチングするためのＴＦＴとして、高い電界効果移動度及びＯＮ／ＯＦＦ比を有するＴＦＴと、光センサーとして用いられる、暗電流値が低く、光に対するＳＮ比（明暗での電流値比）の高いＴＦＤとを、同一の製造工程で作製できる。特に、これらの半導体層の中でも、ＴＦＴの電界効果移動度を大きく左右するチャネル領域と、ＴＦＤの光感度に大きく影響する真性領域との表面凹凸および厚さをそれぞれ最適化することにより、それぞれの半導体素子に最適な素子特性を実現できる。さらに、このような高性能な半導体装置をより簡便な方法で製造でき、製品のコンパクト化、高性能化たけでなく、低コスト化も実現できる。
　本発明は、ＴＦＴおよびＴＦＤを備えた半導体装置、あるいは、そのような半導体装置を有するあらゆる分野の電子機器に広く適用できる。例えば、本発明を、アクティブマトリクス型液晶表示装置や有機ＥＬ表示装置におけるＣＭＯＳ回路や画素部に適用してもよい。このような表示装置は、例えば携帯電話や携帯ゲーム機の表示画面や、デジタルカメラのモニタ一等に利用され得る。従って、本発明は、液晶表示装置や有機ＥＬ表示装置が組み込まれた電子機器全てに適用され得る。
　本発明は、特に、アクティブマトリクス型の液晶表示装置および有機ＥＬ表示装置などの表示装置、イメージセンサー、光センサー、またはそれらを組み合わせた電子機器に好適に利用できる。特に、ＴＦＤを利用した光センサー機能付きの表示装置、またはそのような表示装置を備えた電子機器に本発明を適用すると有利である。また、ＴＦＤを利用した光センサーと、ＴＦＴを利用した駆動回路とを備えたイメージセンサーに適用することもできる。
　　１０１　　　　　　　基板
　　１０２　　　　　　　遮光層
　　１０３、１０４　　　下地膜
　　１０５　　　　　　　第１非晶質半導体膜（非晶質ケイ素膜）
　　１０７　　　　　　　第１結晶質半導体膜（結晶質ケイ素膜）
　　１０８　　　　　　　第１膜（結晶質ケイ素膜）
　　１０９　　　　　　　第２非晶質半導体膜（非晶質ケイ素膜）
　　１０９ａ　　　　　　第２非晶質半導体膜のうち第１膜と重なっていない部分
　　１０９ｂ　　　　　　第２非晶質半導体膜のうち第１膜と重なっている部分
　　１１１　　　　　　　結晶質半導体膜（結晶質ケイ素膜）
　　１１１ａ　　　　　　結晶質半導体膜のうち薄い部分
　　１１１ｂ　　　　　　結晶質半導体膜のうち厚い部分
　　１１３、１１４　　　島状半導体層
　　１１５　　　　　　　ゲート絶縁膜
　　１１６　　　　　　　ゲート電極
　　１１２、１１７　　　マスク
　　１１８　　　　　　　ｎ型不純物（リン）
　　１１９　　　　　　　ソース・ドレイン領域
　　１２０　　　　　　　ｎ+型領域
　　１２１　　　　　　　チャネル領域
　　１２３　　　　　　　ｐ型不純物（ホウ素）
　　１２４　　　　　　　ｐ+型領域
　　１２５　　　　　　　真性領域
　　１２６、１２７　　　層間絶縁膜
　　１２８　　　　　　　薄膜トランジスタの電極・配線
　　１２９　　　　　　　薄膜ダイオードの電極・配線
　　１３０　　　　　　　薄膜トランジスタ
　　１３１　　　　　　　薄膜ダイオード

Claims (14)

  1. 　チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを有する薄膜トランジスタ、および
    　少なくともｎ型領域とｐ型領域とを含む半導体層を有する薄膜ダイオード
    を備えた半導体装置であって、
    　前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は何れも結晶質半導体層であり、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、同一の非晶質半導体膜を結晶化することによって形成された部分を含み、
    　前記薄膜ダイオードの半導体層の厚さは、前記薄膜トランジスタの半導体層の厚さよりも大きく、
    　前記薄膜トランジスタの半導体層の厚さと前記薄膜ダイオードの半導体層の厚さとの差は２５ｎｍ超であり、
    　前記薄膜ダイオードの半導体層の表面粗さは、前記薄膜トランジスタの半導体層の表面粗さよりも大きい半導体装置。
  2. 　前記薄膜ダイオードの半導体層の表面の算術平均粗さＲａは、前記薄膜トランジスタの半導体層の表面の算術平均粗さＲａさよりも大きい請求項１に記載の半導体装置。
  3. 　前記薄膜ダイオードの半導体層の表面の最大高さＲｚは、前記薄膜トランジスタの半導体層の表面の最大高さＲｚよりも大きい請求項１または２に記載の半導体装置。
  4. 　前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層の表面にはリッジが形成されており、前記薄膜ダイオードの半導体層の表面に形成されているリッジの平均高さは、前記薄膜トランジスタの半導体層の表面に形成されているリッジの平均高さよりも大きい請求項１から３のいずれかに記載の半導体装置。
  5. 　前記リッジは、前記半導体層に含まれる結晶粒の境界上に存在する請求項１から４のいずれかに記載の半導体装置。
  6. 　前記薄膜ダイオードは、前記薄膜ダイオードの半導体層のうち前記ｎ型領域と前記ｐ型領域との間に位置する真性領域をさらに含み、
    　前記薄膜ダイオードの半導体層において、少なくとも前記真性領域の表面粗さは、前記薄膜トランジスタの半導体層の表面粗さよりも大きい請求項１から５のいずれかに記載の半導体装置。
  7. 　前記薄膜トランジスタは、Ｎチャネル型薄膜トランジスタおよびＰチャネル型薄膜トランジスタを含む複数の薄膜トランジスタである請求項１から６のいずれかに記載の半導体装置。
  8. 　薄膜トランジスタおよび薄膜ダイオードを同一基板上に備え、前記薄膜ダイオードの半導体層の厚さおよび表面粗さは、それぞれ、前記薄膜トランジスタの半導体層の厚さおよび表面粗さよりも大きい半導体装置の製造方法であって、
    　（ａ）前記基板のうち前記薄膜ダイオードが形成される領域を含む第１領域に、結晶質半導体からなる第１膜を形成する工程であって、前記第１膜は前記薄膜トランジスタが形成される領域を含む第２領域に形成されない工程と、
    　（ｂ）前記基板のうち前記第１領域および前記第２領域に、非晶質半導体からなる第２膜を形成する工程と、
    　（ｃ）前記第２膜の上方からレーザー光を照射して前記第２膜を結晶化させることにより、前記第１膜および結晶化させた第２膜を含む結晶質半導体膜を形成する工程と、
    　（ｄ）前記結晶質半導体膜をパターニングして、前記第１領域に薄膜ダイオードの活性領域となる半導体層を形成し、前記第２領域に薄膜トランジスタの活性領域となる半導体層を形成する工程と
    を包含する半導体装置の製造方法。
  9. 　前記工程（ａ）は、
    　　少なくとも前記第１領域に、非晶質半導体からなる膜を形成する工程と、
    　　前記非晶質半導体からなる膜にレーザー光を照射して結晶化させることにより、前記第１膜を得る工程と
    を包含する請求項８に記載の半導体装置の製造方法。
  10. 　前記工程（ａ）における前記第１膜の厚さは２５ｎｍ超である請求項８または９に記載の半導体装置の製造方法。
  11. 　前記基板は透光性を有する基板であり、
    　前記工程（ａ）よりも前に、前記基板の前記第１領域に、前記基板の反対側の表面から入射する光を遮光するための遮光層を形成する工程をさらに包含し、
    　前記工程（ａ）は、
    　　前記遮光層が形成された基板上に結晶質半導体からなる膜を形成する工程（ａ１）と、
    　　前記結晶質半導体からなる膜上にレジスト膜を形成し、これを露光・現像してレジスト層を形成する工程（ａ２）と、
    　　前記レジスト層をマスクとして前記結晶質半導体からなる膜をエッチングすることにより、前記第１膜を得る工程（ａ３）と
    　を含み、
    　前記工程（ａ２）は、前記遮光層をマスクとして、前記基板の前記反対側の表面から前記レジスト膜を露光する工程を含む請求項８から１０のいずれかに記載の半導体装置の製造方法。
  12. 　複数の表示部を有する表示領域と、
    　前記表示領域の周辺に位置する額縁領域と
    を備えた表示装置であって、
    　薄膜ダイオードを含む光センサー部をさらに備え、
    　各表示部は電極および前記電極に接続された薄膜トランジスタを有し、
    　前記薄膜トランジスタと、前記薄膜ダイオードとは、同一の基板上に形成されており、
    　前記薄膜トランジスタは、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記半導体層を覆うように設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを含み、
    　前記薄膜ダイオードは、少なくともｎ型領域とｐ型領域とを含む半導体層を含み、
    　前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は何れも結晶質半導体層であり、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、同一の非晶質半導体膜を結晶化することによって形成された部分を含み、
    　前記薄膜ダイオードの半導体層の厚さは、前記薄膜トランジスタの半導体層の厚さよりも大きく、
    　前記薄膜トランジスタの半導体層の厚さと前記薄膜ダイオードの半導体層の厚さとの差は２５ｎｍ超であり、
    　前記薄膜ダイオードの半導体層の表面粗さは、前記薄膜トランジスタの半導体層の表面粗さよりも大きい表示装置。
  13. 　前記表示部は、バックライトと、前記バックライトから出射する光の輝度を調整するバックライト制御回路とをさらに備え、
    　前記光センサー部は、外光の照度に基づく照度信号を生成して前記バックライト制御回路に出力する請求項１２に記載の表示装置。
  14. 　それぞれが前記光センサー部を有する複数の光タッチセンサー部を有し、前記複数の光タッチセンサー部は、それぞれ、各表示部または２以上の表示部からなるセットに対応して前記表示領域に配置されている請求項１３に記載の表示装置。
PCT/JP2010/058531 2009-05-21 2010-05-20 半導体装置およびその製造方法ならびに表示装置 WO2010134571A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/321,411 US8415678B2 (en) 2009-05-21 2010-05-20 Semiconductor device and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009123519 2009-05-21
JP2009-123519 2009-05-21

Publications (1)

Publication Number Publication Date
WO2010134571A1 true WO2010134571A1 (ja) 2010-11-25

Family

ID=43126248

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/058531 WO2010134571A1 (ja) 2009-05-21 2010-05-20 半導体装置およびその製造方法ならびに表示装置

Country Status (2)

Country Link
US (1) US8415678B2 (ja)
WO (1) WO2010134571A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008132862A1 (ja) * 2007-04-25 2010-07-22 シャープ株式会社 半導体装置およびその製造方法
WO2010050161A1 (ja) * 2008-10-27 2010-05-06 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
WO2010134571A1 (ja) 2009-05-21 2010-11-25 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
JP6041984B2 (ja) * 2013-04-25 2016-12-14 シャープ株式会社 半導体装置および半導体装置の製造方法
US9472570B2 (en) * 2014-02-18 2016-10-18 Globalfoundries Inc. Diode biased body contacted transistor
DE102014017281A1 (de) * 2014-11-21 2016-05-25 e.solutions GmbH Optische Detektionsvorrichtung und Verfahren zum Steuern derselben
KR102368081B1 (ko) * 2015-09-18 2022-02-25 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조방법 및 이를 이용하여 제조된 유기 발광 표시 장치
WO2018043426A1 (ja) * 2016-09-05 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6327066U (ja) * 1986-08-05 1988-02-22
JP2003249639A (ja) * 2002-02-22 2003-09-05 Sony Corp 光電変換装置およびその製造方法ならびに固体撮像装置ならびにその製造方法
JP2006003857A (ja) * 2003-08-25 2006-01-05 Toshiba Matsushita Display Technology Co Ltd 表示装置および光電変換素子
WO2006129428A1 (ja) * 2005-05-31 2006-12-07 Sharp Kabushiki Kaisha フォトダイオード及び表示装置
JP2008171871A (ja) * 2007-01-09 2008-07-24 Hitachi Displays Ltd 高感度光センサ素子及びそれを用いた光センサ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3402380B2 (ja) 1993-03-22 2003-05-06 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
JP3329512B2 (ja) 1993-03-22 2002-09-30 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
JP2005072126A (ja) 2003-08-21 2005-03-17 Toshiba Matsushita Display Technology Co Ltd 回路基板、アレイ基板、その製造方法、液晶表示装置およびその製造方法
KR100669270B1 (ko) 2003-08-25 2007-01-16 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치 및 광전 변환 소자
US20080261298A1 (en) 2007-04-23 2008-10-23 Olympus American Inc. Method and device for the multiplex analysis of cells and tissues
JPWO2008132862A1 (ja) 2007-04-25 2010-07-22 シャープ株式会社 半導体装置およびその製造方法
WO2010050161A1 (ja) 2008-10-27 2010-05-06 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
WO2010134571A1 (ja) 2009-05-21 2010-11-25 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6327066U (ja) * 1986-08-05 1988-02-22
JP2003249639A (ja) * 2002-02-22 2003-09-05 Sony Corp 光電変換装置およびその製造方法ならびに固体撮像装置ならびにその製造方法
JP2006003857A (ja) * 2003-08-25 2006-01-05 Toshiba Matsushita Display Technology Co Ltd 表示装置および光電変換素子
WO2006129428A1 (ja) * 2005-05-31 2006-12-07 Sharp Kabushiki Kaisha フォトダイオード及び表示装置
JP2008171871A (ja) * 2007-01-09 2008-07-24 Hitachi Displays Ltd 高感度光センサ素子及びそれを用いた光センサ装置

Also Published As

Publication number Publication date
US20120068182A1 (en) 2012-03-22
US8415678B2 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
JP5314040B2 (ja) 半導体装置の製造方法
WO2010134571A1 (ja) 半導体装置およびその製造方法ならびに表示装置
US8575614B2 (en) Display device
JP4737956B2 (ja) 表示装置および光電変換素子
JP5128091B2 (ja) 表示装置及びその製造方法
KR101471221B1 (ko) 표시 장치 및 표시 장치의 제조 방법
WO2010084725A1 (ja) 半導体装置およびその製造方法ならびに表示装置
WO2010050161A1 (ja) 半導体装置およびその製造方法ならびに表示装置
US8421944B2 (en) Display device substrate, display device, and wiring substrate
JP5096572B2 (ja) 半導体装置およびその製造方法
WO2010058532A1 (ja) 半導体装置およびその製造方法、ならびに半導体装置を用いた表示装置
JP2008300630A (ja) 半導体装置およびその製造方法
JP2009010125A (ja) 半導体装置およびその製造方法
WO2010035544A1 (ja) フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置
WO2010038419A1 (ja) 半導体装置およびその製造方法ならびに表示装置
JP3669082B2 (ja) 液晶表示素子用薄膜トランジスタアレイ
EP2333840A1 (en) Display panel and display device using the same
US8357977B2 (en) Semiconductor device and method for manufacturing same
JP2010177362A (ja) 半導体装置およびその製造方法ならびに表示装置
KR20070037070A (ko) 액정표시장치와 그 제조방법
WO2010103802A1 (ja) 半導体装置およびその製造方法
WO2010041489A1 (ja) フォトダイオード、フォトダイオードを備えた表示装置及びそれらの製造方法
KR101026801B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP3827180B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10777803

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13321411

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10777803

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP