JPWO2008132862A1 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JPWO2008132862A1 JPWO2008132862A1 JP2009511701A JP2009511701A JPWO2008132862A1 JP WO2008132862 A1 JPWO2008132862 A1 JP WO2008132862A1 JP 2009511701 A JP2009511701 A JP 2009511701A JP 2009511701 A JP2009511701 A JP 2009511701A JP WO2008132862 A1 JPWO2008132862 A1 JP WO2008132862A1
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- thin film
- semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 1067
- 238000004519 manufacturing process Methods 0.000 title claims description 97
- 239000010408 film Substances 0.000 claims abstract description 793
- 239000010409 thin film Substances 0.000 claims abstract description 490
- 239000013078 crystal Substances 0.000 claims abstract description 204
- 239000000758 substrate Substances 0.000 claims description 169
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 162
- 238000000034 method Methods 0.000 claims description 116
- 230000003197 catalytic effect Effects 0.000 claims description 93
- 238000002425 crystallisation Methods 0.000 claims description 77
- 239000012535 impurity Substances 0.000 claims description 75
- 230000008025 crystallization Effects 0.000 claims description 71
- 238000010438 heat treatment Methods 0.000 claims description 60
- 230000003287 optical effect Effects 0.000 claims description 60
- 230000008569 process Effects 0.000 claims description 55
- 230000006870 function Effects 0.000 claims description 44
- 230000001678 irradiating effect Effects 0.000 claims description 41
- 230000007547 defect Effects 0.000 claims description 36
- 230000003746 surface roughness Effects 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 21
- 239000003054 catalyst Substances 0.000 claims description 18
- 238000001069 Raman spectroscopy Methods 0.000 claims description 14
- 230000001737 promoting effect Effects 0.000 claims description 11
- 238000001228 spectrum Methods 0.000 claims description 7
- 238000001953 recrystallisation Methods 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 621
- 229910021417 amorphous silicon Inorganic materials 0.000 description 71
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 61
- 229910052698 phosphorus Inorganic materials 0.000 description 61
- 239000011574 phosphorus Substances 0.000 description 61
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 48
- 229910052814 silicon oxide Inorganic materials 0.000 description 47
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 37
- 229910052796 boron Inorganic materials 0.000 description 37
- 229910052581 Si3N4 Inorganic materials 0.000 description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 32
- 239000002585 base Substances 0.000 description 31
- 239000004973 liquid crystal related substance Substances 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 229910052759 nickel Inorganic materials 0.000 description 25
- 230000005669 field effect Effects 0.000 description 22
- 206010034972 Photosensitivity reaction Diseases 0.000 description 19
- 230000036211 photosensitivity Effects 0.000 description 19
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 19
- 239000011521 glass Substances 0.000 description 18
- 239000012298 atmosphere Substances 0.000 description 17
- 230000002829 reductive effect Effects 0.000 description 14
- 238000004544 sputter deposition Methods 0.000 description 14
- 239000012299 nitrogen atmosphere Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 238000004151 rapid thermal annealing Methods 0.000 description 9
- 230000035945 sensitivity Effects 0.000 description 9
- XQMTUIZTZJXUFM-UHFFFAOYSA-N tetraethoxy silicate Chemical compound CCOO[Si](OOCC)(OOCC)OOCC XQMTUIZTZJXUFM-UHFFFAOYSA-N 0.000 description 9
- 238000005247 gettering Methods 0.000 description 8
- 230000008018 melting Effects 0.000 description 8
- 238000002844 melting Methods 0.000 description 8
- 239000003870 refractory metal Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 239000007864 aqueous solution Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 5
- 238000007711 solidification Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 230000008023 solidification Effects 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 239000012467 final product Substances 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 239000011133 lead Substances 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229940078494 nickel acetate Drugs 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000011135 tin Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- -1 for example Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000001237 Raman spectrum Methods 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910009372 YVO4 Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000004876 x-ray fluorescence Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
半導体装置１００は、チャネル領域１１４、ソース領域およびドレイン領域１１２を含む半導体層Ｓ１と、チャネル領域１１４の導電性を制御するゲート電極１０９と、半導体層とゲート電極１０９との間に設けられたゲート絶縁膜１０８とを有する薄膜トランジスタ１２３、および、少なくともｎ型領域１１３とｐ型領域１１７とを含む半導体層Ｓ２を有する薄膜ダイオード１２４を備える。薄膜トランジスタ１２３の半導体層Ｓ１および薄膜ダイオード１２４の半導体層Ｓ２は、同一の結晶質半導体膜を結晶化することによって形成された結晶質半導体層であり、薄膜トランジスタ１２３の半導体層Ｓ１の結晶状態と、薄膜ダイオード１２４の半導体層Ｓ２の結晶状態とは異なっている。
Description
本発明は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）と薄膜ダイオード（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ：ＴＦＤ）を備える半導体装置及びその製造方法に関する。
近年、同一基板上に形成された薄膜トランジスタ（ＴＦＴ）および薄膜ダイオード（ＴＦＤ）を備えた半導体装置や、そのような半導体装置を有する電子機器の開発が進められている。この半導体装置は、基板上に形成された同一の結晶質半導体膜を用いて、ＴＦＴおよびＴＦＤの半導体層を形成することによって製造することができる。
同一基板上に形成されたＴＦＴおよびＴＦＤのデバイス特性は、その活性領域となる半導体層の結晶性に、最も大きく影響される。ガラス基板上に良好な結晶質半導体層を得る方法としては、非晶質半導体膜にレーザー光を照射し、結晶化させる方法が一般的に利用される。また、非晶質半導体膜に結晶化を促進する作用を有する触媒元素を添加した後、加熱処理を施して結晶化を行う方法もある。さらに、この方法によって非晶質半導体膜を結晶化させた後、得られた結晶質半導体膜に対して、結晶性をさらに高めるためにレーザー光を照射してもよい。これにより、低温・短時間の加熱処理で、レーザー照射のみにより結晶化された従来の結晶質半導体膜に比べ、結晶の配向性が揃った良好な半導体膜が得られる。
特許文献１には、ＴＦＤを利用した光センサー部と、ＴＦＴを利用した駆動回路とを同一基板上に備えたイメージセンサーが開示されている。特許文献１では、基板上に形成された非晶質半導体膜を結晶化させてＴＦＴおよびＴＦＤの半導体層を形成している。
このように、ＴＦＴとＴＦＤとを同一基板上に一体的に形成すると、半導体装置を小型化できるだけでなく、部品点数を低減できる等の大きなコストメリットが得られる。さらに、従来の部品の組み合わせでは得られない新たな機能が付加された商品の実現も可能になる。
一方、特許文献２は、同一の半導体膜（シリコン膜）を用いて、結晶質シリコンを用いたＴＦＴ（結晶性シリコンＴＦＴ）と、アモルファスシリコンを用いたＴＦＤ（アモルファスシリコンＴＦＤ）とを同一基板上に形成することを開示している。具体的には、基板上に形成されたアモルファスシリコン膜のうちＴＦＴの活性領域を形成しようとする領域のみに、アモルファスシリコンの結晶化を促進する触媒元素を添加する。この後、加熱処理を行うことにより、ＴＦＴの活性領域を形成しようとする領域のみが結晶化され、ＴＦＤとなる領域がアモルファス状態であるシリコン膜を形成する。このシリコン膜を用いると、結晶性シリコンＴＦＴと、アモルファスシリコンＴＦＤとを同一基板上に簡便に作製することができる。
特開平６−２７５８０８号公報
特開平６−２７５８０７号公報
特許文献１のように、同一の非晶質半導体膜を結晶化させてＴＦＴおよびＴＦＤの半導体層を形成すると、ＴＦＴおよびＴＦＤにそれぞれ要求されるデバイス特性を同時に満足することが難しいという問題がある。ＴＦＴおよびＴＦＤでは、それぞれの用途に応じて求められるデバイス特性が異なるため、それぞれに要求されるデバイス特性を満足させようとすると、ＴＦＴおよびＴＦＤの結晶性を別個に制御する必要がある。特許文献１では、非晶質半導体膜に触媒元素を添加した後、加熱処理を行うことによって結晶化させているが、この方法で得られた結晶質半導体膜を用いると、ＴＦＴおよびＴＦＤの半導体層の結晶性を別個に制御できないため、それぞれの素子の特性を最適化することが困難である。
また、特許文献２のように、同一の非晶質半導体膜（アモルファスシリコン膜）の一部を結晶化させて、結晶化させた部分からＴＦＴ（結晶質シリコンＴＦＴ）を形成し、非晶質のまま残された部分からＴＦＤ（アモルファスシリコンＴＦＤ）を形成すると、結晶化条件を制御することにより結晶質シリコンＴＦＴの特性を向上させることは可能になるが、アモルファスシリコンＴＦＤの特性を十分に高めることはできない。なぜなら、特許文献２の方法によって、アモルファスシリコンＴＦＤを作製すると、アモルファスシリコン膜の一部を結晶質シリコンへと結晶化させる工程において、元々のアモルファスシリコンに含まれていた水素が抜けてしまうことにより、電気的に良好なアモルファスシリコンＴＦＤを作製することができない。すなわち、成膜直後のアモルファスシリコン膜では、シリコン原子が水素と結合しておりその結合手を埋めているが、結晶化のためのアニール工程において、その結合が切れ、水素が抜けてしまい、シリコンの不対結合手（ダングリングボンド）だらけの劣悪なアモルファスシリコンとなってしまう。後の水素化工程で、ダングリングボンドの一部は水素と再結合されるが、結晶化工程前のアモルファスシリコン膜の良好な結合状態を得ることはできない。その結果、アモルファスシリコンＴＦＤのデバイス特性は、結晶質半導体層を用いた結晶質シリコンＴＦＤよりも低くなってしまう。また、もし、良好な状態のアモルファスシリコンＴＦＤが形成できた場合でも、その光感度は結晶質シリコンＴＦＤよりも高くなるが、ある種の光センサーに用いるには、順方向の電流値が不足する。リアルタイムのイメージセンシング等では、画像を１スキャンする間に、光センシングした後、次のスキャンに備えてＴＦＤの電位を一旦リセットする必要があるが、移動度の低いアモルファスシリコンＴＦＤでは、このリセット走査が追いつかない場合が生じる。すなわち、トータル的なデバイス特性としては、アモルファスシリコンＴＦＤよりも、結晶質半導体層を用いた結晶質シリコンＴＦＤの方がより優位である。
本発明は上記の問題を鑑みてなされたものであり、その目的は、同一の非晶質半導体膜を結晶化して形成されたＴＦＴおよびＴＦＤの半導体層の結晶状態を別個に制御して最適化することにある。
本発明の半導体装置は、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを有する薄膜トランジスタ、および、少なくともｎ型領域とｐ型領域とを含む半導体層を有する薄膜ダイオードを備えた半導体装置であって、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、同一の非晶質半導体膜を結晶化することによって形成された結晶質半導体層であり、前記薄膜トランジスタの半導体層の結晶状態と、前記薄膜ダイオードの半導体層の結晶状態とは異なっている。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層の平均表面粗さＲａは、前記薄膜ダイオードの半導体層の平均表面粗さＲａと異なっている。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層の平均結晶欠陥密度は、前記薄膜ダイオードの半導体層の平均結晶欠陥密度と異なっている。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層の平均結晶粒径は、前記薄膜ダイオードの半導体層の平均結晶粒径と異なっている。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層の結晶を構成する主な面配向は、前記薄膜ダイオードの半導体層の結晶を構成する主な面配向と異なっている。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層の少なくとも一部は非晶質半導体膜の結晶化を促進する働きを持つ触媒元素を含んでおり、前記薄膜トランジスタの半導体層における前記触媒元素の濃度は、前記薄膜ダイオードの半導体層における前記触媒元素の濃度と異なっている。
前記薄膜トランジスタの半導体層の結晶性は、前記薄膜ダイオードの半導体層の結晶性よりも高いことが好ましい。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層の平均結晶粒径は、前記薄膜ダイオードの半導体層の平均結晶粒径よりも大きい。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層の平均結晶欠陥密度は、前記薄膜ダイオードの半導体層の平均結晶欠陥密度よりも小さい。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層の平均表面粗さＲａは、前記薄膜ダイオードの半導体層の平均表面粗さＲａよりも大きい。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層は、結晶の〈１１１〉晶帯面が配向した領域で主に構成されており、前記薄膜ダイオードの半導体層は、主にそれ以外の面配向により構成されている。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層は非晶質半導体膜の結晶化を促進する働きを持つ触媒元素を含んでおり、前記薄膜トランジスタの半導体層における触媒元素の濃度は、前記薄膜ダイオードの半導体層における前記触媒元素の濃度よりも高い。
前記薄膜ダイオードの半導体層は前記触媒元素を実質的に含まなくてもよい。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層はＳｉから形成されており、前記薄膜トランジスタの半導体層では、前記薄膜ダイオードの半導体層よりも、顕微ラマン分光スペクトルにおける結晶ＳｉのＴＯフォノンピーク強度が相対的に大きい。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、レーザー光の照射により結晶化あるいは再結晶化された結晶質半導体層であり、少なくとも前記薄膜トランジスタの半導体層の上方には、前記レーザー光に対する反射防止膜が設けられている。
前記薄膜トランジスタの半導体層の上方に設けられている前記反射防止膜は、前記薄膜トランジスタのゲート絶縁膜として機能してもよい。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、レーザー光の照射により結晶化あるいは再結晶化された結晶質半導体層であり、少なくとも前記薄膜ダイオードの半導体層の下方にはヒートシンク層が設けられている。
前記薄膜ダイオードおよび前記薄膜トランジスタは透光性を有する基板上に形成されており、前記ヒートシンク層は、前記薄膜ダイオードの前記半導体層の少なくとも一部と前記基板との間に配置され、かつ、遮光性を有する材料から形成されていてもよい。
本発明の他の半導体装置は、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを有する薄膜トランジスタ、および、少なくともｎ型領域とｐ型領域と、それらの間に位置する真性領域とを含む半導体層を有する薄膜ダイオードを備えた半導体装置であって、前記薄膜トランジスタの半導体層のチャネル領域および前記薄膜ダイオードの半導体層の真性領域は、同一の非晶質半導体膜を結晶化することによって形成された結晶質半導体層であり、前記薄膜トランジスタの半導体層のチャネル領域の結晶状態と、前記薄膜ダイオードの半導体層の真性領域の結晶状態とは異なっている。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層のチャネル領域の平均表面粗さＲａは、前記薄膜ダイオードの半導体層の真性領域の平均表面粗さＲａと異なっている。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層のチャネル領域の平均結晶欠陥密度は、前記薄膜ダイオードの半導体層の真性領域の平均結晶欠陥密度と異なっている。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層のチャネル領域の平均結晶粒径は、前記薄膜ダイオードの半導体層の真性領域の平均結晶粒径と異なっている。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層のチャネル領域の結晶を構成する主な面配向は、前記薄膜ダイオードの半導体層の真性領域の結晶を構成する主な面配向と異なっている。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層のチャネル領域および前記薄膜ダイオードの半導体層の真性領域の少なくとも一部は非晶質半導体膜の結晶化を促進する働きを持つ触媒元素を含んでおり、前記薄膜トランジスタの半導体層のチャネル領域における前記触媒元素の濃度は、前記薄膜ダイオードの半導体層の真性領域における前記触媒元素の濃度と異なっている。
前記薄膜トランジスタの半導体層のチャネル領域の結晶性は、前記薄膜ダイオードの半導体層の真性領域の結晶性よりも高いことが好ましい。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層のチャネル領域の平均結晶粒径は、前記薄膜ダイオードの半導体層の真性領域の平均結晶粒径よりも大きい。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層のチャネル領域の平均結晶欠陥密度は、前記薄膜ダイオードの半導体層の真性領域の平均結晶欠陥密度よりも小さい。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層のチャネル領域の平均表面粗さＲａは、前記薄膜ダイオードの半導体層の真性領域の平均表面粗さＲａよりも大きい。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層のチャネル領域は、結晶の〈１１１〉晶帯面が配向した領域で主に構成されており、前記薄膜ダイオードの半導体層の真性領域は、主にそれ以外の面配向により構成されている。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層は非晶質半導体膜の結晶化を促進する働きを持つ触媒元素を含んでおり、前記薄膜トランジスタの半導体層のチャネル領域における触媒元素の濃度は、前記薄膜ダイオードの半導体層の真性領域における前記触媒元素の濃度よりも高い。
前記薄膜ダイオードの半導体層の真性領域は前記触媒元素を実質的に含まなくてもよい。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層のチャネル領域および前記薄膜ダイオードの半導体層の真性領域はＳｉを含んでおり、前記薄膜トランジスタの半導体層のチャネル領域では、前記薄膜ダイオードの半導体層の真性領域よりも、顕微ラマン分光スペクトルにおける結晶ＳｉのＴＯフォノンピーク強度が相対的に大きい。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層のチャネル領域および前記薄膜ダイオードの半導体層の真性領域は、レーザー光の照射により結晶化あるいは再結晶化された結晶質半導体層であり、少なくとも前記薄膜トランジスタの半導体層のチャネル領域の上方には、前記レーザー光に対する反射防止膜が設けられている。
前記薄膜トランジスタの半導体層のチャネル領域の上方に設けられている前記反射防止膜は、前記薄膜トランジスタのゲート絶縁膜として機能してもよい。
ある好ましい実施形態において、前記薄膜トランジスタの半導体層のチャネル領域および前記薄膜ダイオードの半導体層の真性領域は、レーザー光の照射により結晶化あるいは再結晶化された結晶質半導体層であり、少なくとも前記薄膜ダイオードの半導体層の真性領域の下方には、ヒートシンク層が設けられている。
前記薄膜ダイオードおよび前記薄膜トランジスタは透光性を有する基板上に形成されており、前記ヒートシンク層は、前記薄膜ダイオードの半導体層の真性領域と前記基板との間に配置され、かつ、遮光性を有する材料から形成されていてもよい。
前記薄膜トランジスタは、ｎチャネル型薄膜トランジスタおよびｐチャネル型薄膜トランジスタを含む複数の薄膜トランジスタであってもよい。
本発明の半導体装置の製造方法は、（ａ）基板の一部に、レーザー光の照射による熱を放出するためのヒートシンク層を設ける工程と、（ｂ）前記基板及び前記ヒートシンク層の上に非晶質半導体膜を形成する工程と、（ｃ）前記非晶質半導体膜にレーザー光を照射して結晶化させることにより、前記非晶質半導体膜のうち前記ヒートシンク層の上に位置していない部分を結晶化させた第１領域と、前記非晶質半導体膜のうち前記ヒートシンク層の上に位置する部分を結晶化させた第２領域とを含む結晶質半導体膜を得る工程と、（ｄ）前記結晶質半導体膜をパターニングし、前記結晶質半導体膜の前記第１領域を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、前記結晶質半導体膜の前記第２領域を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程とを包含する。
本発明の半導体装置の他の製造方法は、（ａ）基板の一部に、レーザー光の照射による熱を放出するためのヒートシンク層を設ける工程と、（ｂ）前記基板及び前記ヒートシンク層の上に非晶質半導体膜を形成する工程と、（ｃ１）前記非晶質半導体膜に、前記非質半導体膜の結晶化を促進する触媒元素を添加した後、加熱処理を行うことにより、少なくとも一部が結晶化された半導体膜を得る工程と、（ｃ２）前記少なくとも一部が結晶化された半導体膜にレーザー光を照射して、さらに結晶化を進める、あるいは再結晶化させることにより、前記少なくとも一部が結晶化された半導体膜のうち前記ヒートシンク層の上に位置していない部分を結晶化または再結晶化させた第１領域と、前記非晶質半導体膜のうち前記ヒートシンク層の上に位置する部分を結晶化または再結晶化させた第２領域とを含む結晶質半導体膜を得る工程と、（ｄ）前記結晶質半導体膜をパターニングし、前記結晶質半導体膜の前記第１領域を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、前記結晶質半導体膜の前記第２領域を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程とを包含する。
前記工程（ｄ）は、前記結晶質半導体膜の前記第１領域を用いて、少なくとも、前記第１の島状半導体層において、後に薄膜トランジスタのチャネル領域となる領域を形成し、前記結晶質半導体膜の第２領域を用いて、少なくとも、前記第２の島状半導体層において、後に薄膜ダイオードの真性領域となる領域を形成する工程であってもよい。
前記工程（ｃ）または前記工程（ｃ２）は、前記第１領域が、前記第２領域よりも高い結晶状態となるような範囲の照射エネルギー密度で、前記非晶質半導体膜または前記少なくとも一部が結晶化された半導体膜に対してレーザー光を照射する工程を含むことが好ましい。
前記工程（ｃ）または前記工程（ｃ２）は、前記第１領域が最も高い結晶状態となるときの照射エネルギー密度以下の照射エネルギー密度で、前記非晶質半導体膜または前記少なくとも一部が結晶化された半導体膜に対してレーザー光を照射する工程を含んでもよい。
前記基板は透光性を有する基板であり、前記ヒートシンク層は遮光性を有する材料を用いて形成されてもよい。
上記方法は、（ｅ）表面に非晶質半導体膜が形成された基板を用意する工程と、（ｆ）前記非晶質半導体膜の一部上に、レーザー光に対する反射防止膜を形成する工程と、（ｇ）前記非晶質半導体膜に前記レーザー光を照射して結晶化させることにより、前記非晶質半導体膜のうち前記反射防止膜で覆われた部分を結晶化させた第１領域と、前記非晶質半導体膜のうち前記反射防止膜で覆われていない部分を結晶化させた第２領域とを含む結晶質半導体膜を得る工程と、（ｈ）前記結晶質半導体膜をパターニングして、前記結晶質半導体膜の前記第１領域を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、前記結晶質半導体膜の前記第２領域を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程とを包含してもよい。
上記方法は、（ｅ）表面に非晶質半導体膜が形成された基板を用意する工程と、（ｆ１）前記非晶質半導体膜に、前記非晶質半導体膜の結晶化を促進する触媒元素を添加した後、加熱処理を行うことにより、少なくとも一部が結晶化された半導体膜を得る工程と、（ｆ２）前記少なくとも一部が結晶化された半導体膜の一部上に、レーザー光に対する反射防止膜を形成する工程と、（ｇ１）前記少なくとも一部が結晶化された半導体膜に前記レーザー光を照射して、さらに結晶化を進める、あるいは再結晶化させることにより、前記少なくとも一部が結晶化された半導体膜のうち前記反射防止膜で覆われた部分を結晶化または再結晶化させた第１領域と、前記非晶質半導体膜のうち前記反射防止膜で覆われていない部分を結晶化または再結晶化させた第２領域とを含む結晶質半導体膜を得る工程と、（ｈ）前記結晶質半導体膜をパターニングして、前記結晶質半導体膜の前記第１領域を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、前記結晶質半導体膜の前記第２領域を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程とを包含してもよい。
前記工程（ｈ）は、前記結晶質半導体膜の前記第１領域を用いて、少なくとも、前記第１の島状半導体層において、後に薄膜トランジスタのチャネル領域となる領域を形成し、前記結晶質半導体膜の第２領域を用いて、少なくとも、前記第２の島状半導体層において、後に薄膜ダイオードの真性領域となる領域を形成する工程であってもよい。
前記工程（ｇ）または前記工程（ｇ１）は、前記第１領域が、前記第２領域よりも高い結晶状態となるような範囲の照射エネルギー密度で、前記非晶質半導体膜または前記少なくとも一部が結晶化された半導体膜に対してレーザー光を照射する工程を含むことが好ましい。
前記工程（ｇ）または前記工程（ｇ１）は、前記第１領域が最も高い結晶状態となるときの照射エネルギー密度以下の照射エネルギー密度で、前記非晶質半導体膜または前記少なくとも一部が結晶化された半導体膜に対してレーザー光を照射する工程を含んでもよい。
上記方法は、（ｉ）表面に非晶質半導体膜が形成された基板を用意する工程と、（ｊ）前記非晶質半導体膜のパターニングを行って、後に薄膜トランジスタの活性領域となる第１の島状半導体層と、後に薄膜ダイオードの活性領域となる第２の島状半導体層とを形成する工程と、（ｋ）前記第１の島状半導体層上に、レーザー光に対する反射防止膜を形成する工程と、（ｌ）前記第１の島状半導体層と前記第２の島状半導体層とにレーザー光を照射し、結晶化させる工程とをさらに包含してもよい。
上記方法は、（ｉ）表面に非晶質半導体膜が形成された基板を用意する工程と、（ｊ１）前記非晶質半導体膜に、前記非晶質半導体膜の結晶化を促進する触媒元素を添加した後、加熱処理を行うことにより、少なくとも一部が結晶化された半導体膜を得る工程と、（ｊ２）前記少なくとも一部が結晶化された半導体膜のパターニングを行って、後に薄膜トランジスタの活性領域となる第１の島状半導体層と、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程と、（ｋ）前記第１の島状半導体層上に、前記レーザー光に対する反射防止膜を形成する工程と、（ｌ１）前記第１の島状半導体層と前記第２の島状半導体層とに前記レーザー光を照射し、さらに結晶化を進める、あるいは再結晶化させる工程とを包含してもよい。
前記工程（ｋ）は、前記第１の島状半導体層において、少なくとも後に薄膜トランジスタのチャネル領域となる領域上に、レーザー光に対する反射防止膜を形成する工程であってもよい。
前記工程（ｌ）または前記工程（ｌ１）は、前記反射防止膜で覆われた前記第１の島状半導体層が前記第２の島状半導体層よりも高い結晶状態となるような範囲の照射エネルギー密度で、前記第１の島状半導体層と前記第２の島状半導体層とに前記レーザー光を照射する工程を含むことが好ましい。
前記工程（ｌ）または前記工程（ｌ１）は、前記反射防止膜で覆われた前記第１の島状半導体層が最も高い結晶状態となるときの照射エネルギー密度以下の照射エネルギー密度で、前記第１の島状半導体層と前記第２の島状半導体層とに前記レーザー光を照射する工程を含んでもよい。
前記反射防止膜は、前記薄膜トランジスタのゲート絶縁膜として利用されてもよい。
上記方法は、（ｍ）表面に非晶質半導体膜が形成された基板を用意する工程と、（ｎ）前記非晶質半導体膜の一部に、結晶化を促進する触媒元素を選択的に添加する工程と、（ｏ）前記触媒元素を選択的に添加した非晶質半導体膜に対して加熱処理を行って、前記非晶質半導体膜のうち前記触媒元素が添加された部分を結晶化させて結晶化領域を形成し、前記触媒元素が添加されなかった部分を非晶質領域のまま残す工程と、（ｐ）前記結晶化領域および前記非晶質領域にレーザー光を照射して、前記結晶化領域をさらに結晶化させる、あるいは再結晶化させることによって形成された第１領域と、前記非晶質領域を結晶化させることによって形成された第２領域とを含む結晶質半導体膜を得る工程と（ｑ）前記結晶質半導体膜の前記第１領域を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、前記結晶質半導体膜の前記第２領域を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程とを包含してもよい。
前記工程（ｅ）、前記工程（ｉ）または前記工程（ｍ）は、基板の一部上にレーザー光の照射による熱を放出するためのヒートシンク層を設ける工程と、前記基板及び前記ヒートシンク層の上に非晶質半導体膜を形成する工程とを含み、前記基板は透光性を有する基板であり、前記ヒートシンク層は遮光性を有する材料を用いて形成されてもよい。
前記工程（ｃ１）、前記工程（ｆ１）、前記工程（ｊ１）または工程（ｎ）は、前記非晶質半導体膜上に、開口部を有するマスクを形成する工程と、前記開口部を通して、前記非晶質半導体膜の選択された領域に前記触媒元素を添加する工程とを含んでもよい。
上記方法は、（ｒ）少なくとも、前記第１の島状半導体層の上にゲート絶縁膜を形成する工程と、（ｓ）前記第１の島状半導体層の上の前記ゲート絶縁膜上にゲート電極を形成する工程と、（ｔ）前記第１の島状半導体層の、後のソース領域及びドレイン領域となる領域に、不純物元素をドーピングする工程と、（ｕ）前記第２の島状半導体層の、後のｎ型領域となる領域に、ｎ型不純物元素をドーピングする工程と、（ｖ）前記第２の島状半導体層の、後のｐ型領域となる領域に、ｐ型不純物元素をドーピングする工程と、を包含してもよい。
ある好ましい実施形態において、前記工程（ｔ）は、前記第１の島状半導体層の、後のソース領域及びドレイン領域となる領域にｎ型の不純物元素をドーピングする工程を含み、前記工程（ｔ）および前記工程（ｕ）は、同時に行われることが好ましい。
ある好ましい実施形態において、前記工程（ｔ）は、前記第１の島状半導体層の、後のソース領域及びドレイン領域となる領域にｐ型の不純物元素をドーピングする工程を含み、前記工程（ｔ）および前記工程（ｖ）は、同時に行なわれる。
ある好ましい実施形態において、前記第１の島状半導体層は、後にｎチャネル型薄膜トランジスタの活性領域となる島状半導体層と、後にｐチャネル型薄膜トランジスタの活性領域となる島状半導体層とを含む複数の島状半導体層であり、前記工程（ｔ）は、前記第１の島状半導体層のうち、後にｎチャネル型薄膜トランジスタとなる島状半導体層に対してｎ型不純物元素のドーピングを行う工程（ｔ１）と、後にｐチャネル型薄膜トランジスタとなる島状半導体層に対してｐ型不純物元素のドーピングを行う工程（ｔ２）とを含み、前記工程（ｔ１）は前記工程（ｕ）と同時に行われ、前記工程（ｔ２）は前記工程（ｖ）と同時に行われる。
前記工程（ｕ）および（ｖ）は、前記第２の島状半導体層におけるｎ型領域となる領域とｐ型領域となる領域との間に、不純物元素がドーピングされない領域が形成されるように行なわれ、前記不純物元素がドーピングされない領域は、薄膜ダイオードにおける真性領域として機能することが好ましい。
本発明の半導体装置は、上記のいずれかに記載の製造方法によって製造された半導体装置である。
本発明の電子機器は、上記のいずれかに記載の製造方法によって形成された電子機器であり、上記の何れかの半導体装置を有し、表示部を備える。
本発明の他の電子機器は、上記の何れかの半導体装置を有し、光センサー部を備える。
上記の何れかに記載の半導体装置を有し、表示部および光センサー部を備えてもよい。
前記表示部は前記薄膜トランジスタを含み、前記光センサー部は前記薄膜ダイオードを含んでいてもよい。
前記光センサー部は、前記表示部の輝度を調整するためのアンビニエントセンサーであってもよい。あるいは、前記光センサー部は、前記表示部のタッチパネルセンサーであってもよい。
本発明の表示装置は、複数の表示部を有する表示領域と、前記表示領域の周辺に位置する額縁領域とを備えた表示装置であって、薄膜ダイオードを含む光センサー部をさらに備え、各表示部は電極および前記電極に接続された薄膜トランジスタを有し、前記薄膜トランジスタと、前記薄膜ダイオードとは、同一の透光性を有する基板上に形成されており、前記薄膜トランジスタは、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを含み、前記薄膜ダイオードは、ｎ型領域、ｐ型領域、およびｎ型領域とｐ型領域との間に設けられた真性領域を含む半導体層を有し、前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、同一の非晶質半導体膜にレーザーを照射することによって結晶化または再結晶化させた結晶質半導体層であり、前記薄膜トランジスタの半導体層におけるチャネル領域の結晶状態と、前記薄膜ダイオードの半導体層における真性領域の結晶状態とは異なっており、前記薄膜トランジスタの半導体層におけるチャネル領域の平均表面粗さＲａは、前記薄膜ダイオードの半導体層における真性領域の平均表面粗さＲａよりも大きく、前記薄膜ダイオードは、前記薄膜ダイオードの半導体層と前記基板との間に配置されたヒートシンク層をさらに備えており、前記ヒートシンク層は、遮光性を有する材料から形成され、かつ、前記基板の裏面から見たとき、前記薄膜ダイオードの半導体層における少なくとも真性領域と重なるように形成されている。
バックライトをさらに備えていてもよい。
ある好ましい実施形態において、前記光センサー部を複数有しており、前記複数の光センサー部は、それぞれ、各表示部または２以上の表示部からなるセットに対応して前記表示領域に配置されている。
ある好ましい実施形態において、前記バックライトは、前記バックライトから出射する光の輝度を調整するバックライト制御回路を有しており、前記光センサー部は、前記額縁領域に配置され、外光の照度に基づく照度信号を生成して前記バックライト制御回路に出力する。
本発明によると、同一基板上に形成されたＴＦＴおよびＴＦＤを備えた半導体装置において、ＴＦＴおよびＴＦＤの半導体層の結晶状態が別個に制御されて、それぞれに要求されるデバイス特性に応じて最適化されているので、良好な特性を有するＴＦＴおよびＴＦＤを備えた半導体装置を提供できる。
本発明は、センサー機能付きの液晶表示装置に好適に用いられ得る。本発明を、例えば駆動回路に用いられるＴＦＴおよび画素電極をスイッチングするためのＴＦＴと、光センサーとして利用されるＴＦＤとを備えた液晶表示装置に適用すると、高い電界効果移動度及びＯＮ／ＯＦＦ比を有するＴＦＴと、外光に対する感度、光に対するＳＮ比（明暗での電流値比）が高いＴＦＤとを、同一の非晶質半導体膜を用いて形成できるので有利である。特に、ＴＦＴの電界効果移動度を大きく左右するチャネル領域、および、ＴＦＤの光感度に大きく影響する真性領域における結晶状態をそれぞれ最適化することにより、それぞれの半導体素子に最適な素子特性を得ることができる。
さらに、本発明によると、同一基板上に形成されたＴＦＴおよびＴＦＤを備えた高性能な半導体装置を、製造工程や製造コストを増大させることなく製造でき、製品のコンパクト化、高性能化、低コスト化を図ることができる。
１００ 半導体装置
Ｓ１、Ｓ２ 半導体層
１０１ 基板
１０２ ヒートシンク層
１０３、１０４ 下地膜
１０５ 非晶質ケイ素膜
１０５ａ、１０５ｂ 結晶性ケイ素領域
１０７ｔ、１０７ｄ 島状半導体層
１０８ ゲート絶縁膜
１０９ ゲート電極
１１０、１１５ マスク
１１１ リン
１１２ ソース／ドレイン領域
１１３ ｎ+型領域
１１４ チャネル領域
１１６ ボロン
１１７ ｐ+型領域
１１８ 真性領域
１１９ 窒化ケイ素膜
１２０ 酸化ケイ素膜
１２１ 薄膜トランジスタの電極・配線
１２２ 薄膜ダイオードの電極・配線
１２３ 薄膜トランジスタ
１２４ 薄膜ダイオード
Ｓ１、Ｓ２ 半導体層
１０１ 基板
１０２ ヒートシンク層
１０３、１０４ 下地膜
１０５ 非晶質ケイ素膜
１０５ａ、１０５ｂ 結晶性ケイ素領域
１０７ｔ、１０７ｄ 島状半導体層
１０８ ゲート絶縁膜
１０９ ゲート電極
１１０、１１５ マスク
１１１ リン
１１２ ソース／ドレイン領域
１１３ ｎ+型領域
１１４ チャネル領域
１１６ ボロン
１１７ ｐ+型領域
１１８ 真性領域
１１９ 窒化ケイ素膜
１２０ 酸化ケイ素膜
１２１ 薄膜トランジスタの電極・配線
１２２ 薄膜ダイオードの電極・配線
１２３ 薄膜トランジスタ
１２４ 薄膜ダイオード
以下、本発明による実施形態の半導体装置およびその製造方法を説明する。
本実施形態の半導体装置は、薄膜トランジスタと薄膜ダイオードとを備えている。薄膜トランジスタは、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、半導体層の上に設けられたゲート絶縁膜と、チャネル領域の導電性を制御するゲート電極とを有する。また、薄膜ダイオードは、少なくともｎ型領域とｐ型領域とを含む半導体層を有する。薄膜トランジスタの半導体層と、薄膜ダイオードの半導体層とは、同一の非晶質半導体膜を結晶化させて得られた結晶質半導体層であり、薄膜トランジスタの半導体層の結晶状態と、薄膜ダイオードの半導体層の結晶状態とは異なっている。好ましくは、薄膜トランジスタの半導体層は、薄膜ダイオードの半導体層よりも高い結晶性を有する。
本発明による他の実施形態の半導体装置は、薄膜トランジスタと薄膜ダイオードとを備えている。薄膜トランジスタは、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、半導体層上に設けられたゲート絶縁膜と、チャネル領域の導電性を制御するゲート電極とを有する。また、薄膜ダイオードは、ｎ型領域およびｐ型領域と、それらの領域の間に位置する真性（ｉ型）領域とを含む半導体層を有する。薄膜トランジスタの半導体層のチャネル領域と、薄膜ダイオードの半導体層の真性領域とは、同一の非晶質半導体膜を結晶化させて得られた結晶質半導体層であり、薄膜トランジスタの半導体層のチャネル領域の結晶状態と、薄膜ダイオードの半導体層の真性領域の結晶状態とは異なっている。好ましくは、薄膜トランジスタの半導体層のチャネル領域は、薄膜ダイオードの半導体層の真性領域よりも高い結晶性を有する。
上記実施形態の半導体装置では、ＴＦＴおよびＴＦＤのそれぞれが、その素子に最適な結晶状態を有することができるので、良好な素子特性を実現できる。また、同一の非晶質半導体膜を用いて形成された結晶質半導体層を用いているので、同一基板上に、上記のようなＴＦＴおよびＴＦＤを備えた半導体装置が得られる。従って、駆動回路に用いられるＴＦＴおよび画素電極をスイッチングするためのＴＦＴとして、高い電界効果移動度及びＯＮ／ＯＦＦ比を有するＴＦＴを形成するとともに、光センサーとして利用するＴＦＤとして、外光に対する感度、光に対するＳＮ比（明暗での電流値比）の高いＴＦＤを形成することが可能になる。ＴＦＴおよびＴＦＤの半導体層全体の結晶状態を制御してもよいが、これらの半導体層の中でも、特に、ＴＦＴの電界効果移動度を大きく左右するチャネル領域と、ＴＦＤの光感度に大きく影響する真性領域との結晶状態をそれぞれ最適化することにより、それぞれの半導体素子に最適な素子特性を得ることができる。
ここで、「結晶状態が異なる」とは、平均結晶粒径、平均結晶欠陥密度、表面凹凸の程度（例えば平均表面粗さＲａ）などの結晶状態を表わす性質のうち、何れか１つが異なっていればよい。なお、本明細書における「平均表面粗さＲａ」は、ＪＩＳＢ０６０１−１９９４で規格される算術平均粗さＲａで定義される。
例えば、薄膜トランジスタの半導体層と薄膜ダイオードの半導体層との間で、あるいは、薄膜トランジスタの半導体層のチャネル領域と薄膜ダイオードの半導体層の真性領域との間で、平均結晶粒径が異なっていてもよい。すなわち、平均結晶粒径の違いで、ＴＦＴおよびＴＦＤの半導体層、またはＴＦＴのチャネル領域とＴＦＤの真性領域とに求められる最適の結晶状態をそれぞれ作り分けることができる。好ましくは、薄膜トランジスタの半導体層の平均結晶粒径は、薄膜ダイオードの半導体層の平均結晶粒径よりも大きい、または、薄膜トランジスタの半導体層のチャネル領域の平均結晶粒径は、薄膜ダイオードの半導体層の真性領域の平均結晶粒径よりも大きい。これにより、ＴＦＴでは高い電界効果移動度および高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、同一の非晶質半導体膜を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。
また、薄膜トランジスタの半導体層と薄膜ダイオードの半導体層との間で、あるいは、薄膜トランジスタの半導体層のチャネル領域と薄膜ダイオードの半導体層の真性領域との間で、平均結晶欠陥密度が異なっていてもよい。すなわち、平均結晶欠陥密度の違いで、ＴＦＴおよびＴＦＤの半導体層、またはＴＦＴのチャネル領域とＴＦＤの真性領域とに求められる最適の結晶状態をそれぞれ作り分けてもよい。好ましくは、薄膜トランジスタの半導体層の平均結晶欠陥密度は、薄膜ダイオードの半導体層の平均結晶欠陥密度よりも小さい、または、薄膜トランジスタの半導体層のチャネル領域の平均結晶欠陥密度は、薄膜ダイオードの半導体層の真性領域の平均結晶欠陥密度よりも小さい。これにより、ＴＦＴでは高い電界効果移動度および高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を、同一の非晶質半導体膜を用いて同時に実現できる。
また、薄膜トランジスタの半導体層と薄膜ダイオードの半導体層との間で、あるいは、薄膜トランジスタの半導体層のチャネル領域と薄膜ダイオードの半導体層の真性領域との間で、表面凹凸が異なっていてもよい。
レーザー光の照射により結晶化あるいは再結晶化された半導体膜は、溶融固化過程により結晶成長が行なわれるため、液体から固体へ変化する際の体積膨張により、結晶粒界部が盛り上がって凸部が形成される。この凸部は、山脈のように結晶粒界に沿ってつながる。本明細書では、このような凸部を「リッジ」と称する。リッジの大きさは、レーザー光照射により溶融固化された結晶化レベルのパラメータとなる。具体的には、半導体層における所定の領域に形成されたリッジが大きいほど、すなわちマクロ的には表面凹凸の大きさが大きいほど、その領域の結晶性が高くなっている。
従って、表面凹凸の違いにより、ＴＦＴおよびＴＦＤの半導体層、またはＴＦＴのチャネル領域とＴＦＤの真性領域とに求められる最適の結晶状態をそれぞれ作り分けることができる。好ましくは、薄膜トランジスタの半導体層の表面凹凸（例えば平均表面粗さＲａ）は、薄膜ダイオードの半導体層の表面凹凸よりも大きい、または、薄膜トランジスタの半導体層のチャネル領域の表面凹凸は、薄膜ダイオードの半導体層の真性領域の表面凹凸よりも大きい。これにより、ＴＦＴでは高い電界効果移動度および高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を、同一の非晶質半導体膜を用いて同時に実現できる。
さらに、薄膜トランジスタの半導体層と薄膜ダイオードの半導体層との間で、あるいは、薄膜トランジスタの半導体層のチャネル領域と薄膜ダイオードの半導体層の真性領域との間で、その結晶を構成する主な面配向が異なっていてもよい。すなわち、結晶を構成する主な面配向の違いにより、ＴＦＴおよびＴＦＤの半導体層、またはＴＦＴのチャネル領域とＴＦＤの真性領域とに求められる最適の結晶状態をそれぞれ作り分けてもよい。好ましくは、薄膜トランジスタの半導体層は、結晶の〈１１１〉晶帯面が配向した領域で主に構成されており、薄膜ダイオードの半導体層は、主にそれ以外の面配向により構成されている。または、薄膜トランジスタの半導体層のチャネル領域は、結晶の〈１１１〉晶帯面が配向した領域で主に構成されており、薄膜ダイオードの半導体層の真性領域は、主にそれ以外の面配向により構成されていることが好ましい。
また、薄膜トランジスタの半導体層と薄膜ダイオードの半導体層との間で、あるいは、薄膜トランジスタの半導体層のチャネル領域と薄膜ダイオードの半導体層の真性領域との間で、非晶質半導体膜の結晶化を促進する働きを持つ触媒元素（以下、単に「触媒元素」と呼ぶ）の濃度が異なっていてもよい。
非晶質半導体膜に結晶化を促進する作用を有する金属元素を添加した後、加熱処理を施して結晶化させると、一般のレーザー照射のみにより結晶化された結晶質半導体膜に比べて、結晶の配向性が揃った良好な結晶質半導体膜が得られる。このとき、非晶質半導体膜に触媒元素を部分的に添加することにより、または触媒元素の濃度を部分的に高くすることにより、結晶の配向性が揃った結晶質領域と、それ以外の結晶質領域とを作り分けることができる。この場合、結晶化に使用された触媒元素の少なくとも一部は、結晶質半導体膜のうちその触媒元素が添加された領域に残存するので、触媒元素の濃度が高い領域ほど、より均質な配向性を有する。
このようにして、非晶質半導体膜に添加する触媒元素の濃度の違いによって、ＴＦＴおよびＴＦＤのそれぞれの半導体層、またはＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適の結晶状態を得ることができる。
好ましくは、薄膜トランジスタの半導体層では、薄膜ダイオードの半導体層よりも触媒元素の濃度が大きい、または、薄膜トランジスタの半導体層のチャネル領域では、薄膜ダイオードの半導体層の真性領域よりも触媒元素の濃度が大きい。これにより、ＴＦＴでは高い電界効果移動度と高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、同時に実現できる。より好ましくは、薄膜トランジスタの半導体層は触媒元素を含み、薄膜ダイオードの半導体層は触媒元素を実質的に含まない、または、薄膜トランジスタの半導体層のチャネル領域は触媒元素を含み、薄膜ダイオードの半導体層の真性領域は触媒元素を実質的に含まない。これにより、ＴＦＴの半導体層のみを触媒元素を添加して加熱処理により結晶化させた半導体膜で構成し、ＴＦＤの半導体層を触媒元素を添加しない従来の結晶化法で結晶化させた半導体膜で構成することができる。または、少なくともＴＦＴの半導体層のチャネル領域を触媒元素を添加し加熱処理により結晶化させた半導体膜で構成し、少なくともＴＦＤの半導体層の真性領域を触媒元素を添加しない従来の結晶化法で結晶化させた半導体膜で構成することができ、ＴＦＴおよびＴＦＤの素子特性をより最適化できる。
結晶化に用いられる触媒元素としては、Ｎｉ、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、Ｃｕから選ばれた一種または複数種の元素を用いることができる。これらから選ばれた一種または複数種類の元素であれば、微量で非晶質半導体膜の結晶化を促進する効果がある。それらの中でも、特にＮｉを用いた場合に最も顕著な効果を得ることができる。
また、非晶質半導体膜に結晶化を促進する作用を有する金属元素を添加した後、加熱処理を施し、結晶化させた結晶質半導体膜は、結晶の面配向が主に〈１１１〉晶帯面で構成されている。さらに具体的には、結晶質半導体膜の結晶の面配向の割合は、〈１１１〉晶帯面の中でも、特に（１１０）面配向と（２１１）面配向とで全体の５０％以上の領域が占められている。一般的に触媒元素を用いない結晶化では、半導体膜下地の絶縁体（特に非晶質二酸化ケイ素の場合）の影響で、結晶質半導体膜の面配向は、（１１１）に向きやすい。〈１１１〉晶帯面の中でも、特に（１１０）面、（２１１）面の２つの結晶面は他の面に比べてホール移動度が非常に高く、ｎチャネル型ＴＦＴに比べ性能の劣るｐチャネル型ＴＦＴの性能を特に向上でき、ＴＦＴを用いた半導体回路においてバランスがとり易いというメリットがある。
このように、結晶を構成する主な面配向を異ならせることにより、ＴＦＴおよびＴＦＤのそれぞれの半導体層、さらにはＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適の結晶状態をそれぞれ作り分けることができる。ＴＦＴの半導体層を結晶の〈１１１〉晶帯面が配向した領域で主に構成し、ＴＦＤの半導体層をそれ以外の面配向により主に構成することで、さらには、ＴＦＴの半導体層のチャネル領域を結晶の〈１１１〉晶帯面が配向した領域で主に構成し、ＴＦＤの半導体層の真性領域をそれ以外の面配向により主に構成することで、ＴＦＴでは高い電界効果移動度と高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。
また、その結晶状態としては、薄膜トランジスタの半導体層と、薄膜ダイオードの半導体層とは、Ｓｉから形成されており、薄膜トランジスタの半導体層は、薄膜ダイオードの半導体層よりも、顕微ラマン分光スペクトルにおける結晶ＳｉのＴＯフォノンピーク強度が相対的に大きいことが望ましい。または、薄膜トランジスタの半導体層のチャネル領域と、薄膜ダイオードの半導体層の真性領域とは、Ｓｉから形成されており、薄膜トランジスタの半導体層のチャネル領域は、薄膜ダイオードの半導体層の真性領域よりも、顕微ラマン分光スペクトルにおける結晶ＳｉのＴＯフォノンピーク強度が相対的に大きいことが望ましい。
すなわち、結晶状態の評価手段として、Ａｒレーザー等を光源とするレーザー顕微ラマン分光スペクトルを用い、それにより結晶状態を判断することができる。このとき、空間分解能は１μｍφ程度まで小さくすることができ、実際に得られるＴＦＴのチャネル領域やＴＦＤの真性領域を比較評価することが可能である。評価指標としては、結晶ＳｉのＴＯフォノンピークのピーク強度比が最も好ましいが、その半値幅やそのラマンシフト波数も用いることができる。このように、ＴＦＴおよびＴＦＤのそれぞれの半導体層、さらにはＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適の結晶状態をそれぞれ作り分けることで、ＴＦＴでは高い電界効果移動度と高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。
また、薄膜トランジスタの半導体層と、薄膜ダイオードの半導体層とは、レーザー光の照射により結晶化あるいは再結晶化された結晶質半導体層であり、少なくとも薄膜トランジスタの半導体層の上方には、レーザー光に対する反射防止膜を有することが望ましい。このとき、薄膜トランジスタの半導体層の上方に設けられる反射防止膜は、薄膜トランジスタのゲート絶縁膜として機能してもよい。または、薄膜トランジスタの半導体層のチャネル領域と、薄膜ダイオードの半導体層の真性領域とは、レーザー光の照射により結晶化あるいは再結晶化された結晶質半導体層であり、少なくとも薄膜トランジスタの半導体層のチャネル領域の上方には、レーザー光に対する反射防止膜を有することが望ましい。このとき、薄膜トランジスタの半導体層のチャネル領域の上方に設けられる反射防止膜は、薄膜トランジスタのゲート絶縁膜として機能してもよい。
半導体膜にレーザー光を照射し結晶化あるいは再結晶化する場合、用いるレーザー光に対して反射防止膜として作用する膜を設けることにより、反射防止膜が無い領域に比べて、半導体膜に照射される実効的なレーザーエネルギーが高まる。すなわち、結晶性を高めたい領域に対して選択的に反射防止膜を配置し、レーザー光照射により結晶化あるいは再結晶化することで、結晶性の高い領域と結晶性の低い領域とを、同一の非晶質半導体膜を結晶化させて形成した半導体膜内にて作り分けることができる。このときの反射防止膜としては、酸化ケイ素膜や窒化ケイ素膜が利用できる。酸化ケイ素膜の場合、例えば２０〜８０ｎｍ程度の膜厚であれば、反射防止膜として高い効果が得られる。また、この反射防止膜を、そのままＴＦＴのゲート絶縁膜として利用することにより、工程の簡略化やチャネルとゲート絶縁膜との界面特性の向上が図れる。したがって、このような構成とすることにより、ＴＦＴおよびＴＦＤのそれぞれの半導体層、さらにはＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適の結晶状態をそれぞれ作り分けることで、ＴＦＴでは高い電界効果移動度と高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。
また、薄膜トランジスタの半導体層と、薄膜ダイオードの半導体層とは、レーザー光の照射により結晶化あるいは再結晶化された結晶質半導体層であり、少なくとも薄膜ダイオードの半導体層の下方には、レーザー光照射時におけるヒートシンク層を有していることが望ましい。このとき、薄膜ダイオードの半導体層の下方に設けられるヒートシンク層は、遮光性を有する材料から形成され、かつ、基板の裏面側から見てＴＦＤの半導体層の少なくとも一部を覆うように配置されていることが好ましい。より好ましくは、ＴＦＤの半導体層全体を覆うように配置されている。これにより、ヒートシンク層を基板の裏面側より照射される光を遮光するための遮光層として機能させることができる。または、薄膜トランジスタの半導体層のチャネル領域と、薄膜ダイオードの半導体層の真性領域とは、レーザー光の照射により結晶化あるいは再結晶化された結晶質半導体層であり、少なくとも薄膜ダイオードの半導体層の真性領域の下方には、レーザー光照射時におけるヒートシンク層を有することが望ましい。この場合でも、薄膜ダイオードの半導体層の真性領域の下方に設けられるヒートシンク層は、遮光性を有する材料から形成され、かつ、基板の裏面側から見て、ＴＦＤの半導体層の少なくとも真性領域を覆うように配置されていることが好ましい。これにより、基板の裏面側より照射される光を遮光するための遮光層として機能する。
半導体膜にレーザー光を照射し結晶化あるいは再結晶化する場合、その過程において、半導体膜はレーザー光によって全部あるいは部分的に溶融し、そのときの潜熱が基板方向に逃げることにより、結晶の下面側より固化が始まり、結晶化が行なわれる。このときの潜熱の逃げ方が半導体層の下層の構造により大きく異なり、それにより得られる結晶状態も大きく異なってくる。潜熱の逃げが小さいほど、ゆっくりと固化し、高い結晶性を有する結晶質半導体膜が得られる。逆に、潜熱の逃げが大きければ、早い速度で固化し、個々の結晶粒が小さく、結晶欠陥を多く含んだ低い結晶性の結晶質半導体膜となる。すなわち、レーザー光照射時の半導体膜から下方への熱の逃げを制御することで、結晶状態の作り分けが可能となる。半導体膜の下方に熱容量及び熱伝導率が高いヒートシンク層を選択的に設け、レーザー光を照射することで、ヒートシンク層が存在する領域上の半導体膜は、ヒートシンク層が存在しない領域の半導体膜よりも、より低い結晶状態となる。したがって、このような構成とすることにより、ＴＦＴおよびＴＦＤのそれぞれの半導体層、さらにはＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適の結晶状態をそれぞれ作り分けることで、ＴＦＴでは高い電界効果移動度と高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。
また、ＴＦＤを光センサーとして利用する場合、活性層となる半導体層は外光に対してのみ反応する必要があるが、それに対し、透過型の液晶表示装置ではバックライトが必要となるため、バックライトからの光を検知しないように、バックライト側に遮光層を設ける必要が生じる。一般的には、アクティブマトリクス基板裏面側にバックライトが設けられるため、ＴＦＤの活性領域となる半導体層の下側に遮光層を設ける必要がある。本発明では、この遮光層として、ヒートシンク層をそのまま利用することができる。これにより、これら２種類の半導体素子を製造するにあたり、その製造工程を簡略化でき、より低いコストで半導体装置を実現できる。遮光膜としては、光を遮光する必要があるため金属系の材料が望ましい。特に、後の製造工程において、熱処理工程に耐え得ることができる高融点メタル材料が望ましい。
また、薄膜トランジスタは、ｎチャネル型薄膜トランジスタであってもよいし、ｐチャネル型薄膜トランジスタであってもよい。または、本実施形態の半導体装置は、ｎチャネル型およびｐチャネル型の薄膜トランジスタを含む複数の薄膜トランジスタを有していてもよい。また、本発明によるＴＦＴおよびＴＦＤの半導体層、あるいはＴＦＴのチャネル領域とＴＦＤの真性領域との結晶状態の違いとしては、前述したそれぞれの状態の組み合わせが単独のものだけでなく、２つ以上を組み合わせて構成してもよい。
本実施形態は、例えばセンサー機能付きの液晶表示装置や有機ＥＬ表示装置に好適に用いられ得る。本実施形態をセンサー機能付きの表示装置に適用すると、次のようなメリットがある。
液晶表示装置や有機ＥＬ表示装置において、同一基板上に画素部を含む表示領域と駆動回路とを設けることにより、より大型でより高解像度な表示装置が開発されている。さらに、その基板上にメモリ回路やクロック発生回路等のロジック回路を内蔵する構成（システムオンパネル）によると、表示装置の小型化や軽量化だけでなく、製造コストを削減でき、また製品の信頼性を高めることも可能になる。このような表示装置の画素部には、スイッチング素子としてＴＦＴが一般的に利用され、また、駆動回路やロジック回路にもＴＦＴが利用されている。このような表示装置に従来の表示素子とは異なる機能を付加して高機能化を行う取組みの一例として、ＴＦＴと共にＴＦＤを同一基板上に作製し、ＴＦＴでは得られないＴＦＤのデバイス特性を利用することにより、表示エリア内外に光センサーが組み込まれたセンサー機能付きの表示装置が考えられる。
センサー機能付き表示装置を作製しようとすると、画素部においてスイッチング素子として利用されるＴＦＴと、駆動回路などを構成するＴＦＴと、光センサーとして利用されるＴＦＤとを同一基板上に形成することが望まれる。非晶質半導体膜に対して、公知の結晶化方法で結晶化を行って結晶質半導体膜を形成し、その結晶質半導体膜を用いてＴＦＴおよびＴＦＤの半導体層を形成すると、これらの素子を一体的に形成できる。しかしながら、公知の結晶化方法によると、結晶質半導体膜の結晶状態を部分的に異ならせることは困難であるため、ＴＦＴおよびＴＦＤの半導体層における結晶状態を、それぞれの素子に求められる特性に応じてそれぞれ最適化することができない。
具体的に説明すると、スイッチング素子として利用されるＴＦＴには高いＯＮ／ＯＦＦ比が要求され、駆動回路やロジック回路に利用されるＴＦＴには、高速動作が求められている。高解像度な画像表示を行うために画素に書き込む情報量が増え、さらにその情報は短時間で書き込まれなければ、高精細な表示のための膨大な情報量を有する画像を動画表示したりすることは不可能となるからである。高速動作を可能にする高い電界効果移動度および高いＯＮ／ＯＦＦ比を有するＴＦＴを作製するためには、ＴＦＴの活性領域を形成する半導体層として、高い結晶性を有する結晶質半導体層が求められる。これに対して、ＴＦＤを光センサーとして利用する場合には、その活性領域となる半導体層として、外光に対する感度、すなわち光に対するＳＮ比（明暗での電流値比）が高いことが求められる。この場合、ＴＦＴの活性領域で要求される高い結晶性に比べて、低い結晶性の結晶質半導体層を用いる方が好ましい。このように、ＴＦＴおよびＴＦＤにそれぞれ要求される特性を満足するためには、例えば、ＴＦＴの半導体層の結晶性がＴＦＤの半導体層の結晶性よりも高くなるように制御する必要があるが、同一の半導体膜を用いてこれらの素子を一体的に形成すると、それぞれの半導体層の結晶性を別個に制御することができない。
これに対し、本実施形態によると、同一の非晶質半導体膜を結晶化させることにより、結晶性の高いＴＦＴの活性領域と、ＴＦＴの活性領域よりも結晶性の低いＴＦＤの活性領域とを同一の基板上に形成することができるので、高い電界効果移動度を有する画素スイッチング用ＴＦＴや周辺駆動回路用ＴＦＴと、外光に対する感度の高い光センサー用のＴＦＤを一体的に形成することができる。従って、高い表示特性を維持しつつ、高性能なセンサー機能が付加されたコンパクトな表示装置を実現できる。
また、前述した特許文献２には、同一の非晶質半導体膜を用いて結晶質半導体層および非晶質半導体層を形成する方法が記載されているが、この方法によると、非晶質半導体膜を部分的に結晶化させる工程により、非晶質半導体層におけるダングリングボンドが増加し、良好なデバイス（例えばＴＦＤ）を形成できないという問題があった。これに対し、本実施形態によると、デバイスの用途に応じて半導体層の結晶性を別個に最適化できるので、高いデバイス特性を有するＴＦＴおよびＴＦＤが得られる。また、前述したように、リアルタイムのイメージセンシング等では、画像を１スキャンする間に、光センシングした後、次のスキャンに備えてＴＦＤの電位を一旦リセットする必要があり、移動度の低い非晶質半導体層を用いたＴＦＤでは、このリセット走査が追いつかない場合が生じる。これに対し、本実施形態では、移動度の高い結晶質半導体層を用いてＴＦＤを形成するので、非晶質半導体層を用いたＴＦＤよりも優れたデバイス特性を実現できる。
さて、本発明の半導体装置の製造方法としては、基板上の一部の領域にレーザー光の照射に対するヒートシンク層を設ける工程と、基板及びヒートシンク層の上方に非晶質半導体膜を形成する工程と、非晶質半導体膜にレーザー光を照射して結晶化させる工程と、該工程にて得られた結晶質半導体膜をパターニングし、ヒートシンク層が下方に存在しない領域上の結晶質半導体膜を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、ヒートシンク層が下方に存在している領域の結晶質半導体膜を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程とを包含する。または、基板上の一部の領域にレーザー光の照射に対するヒートシンク層を設ける工程と、基板及びヒートシンク層の上方に非晶質半導体膜を形成する工程と、非晶質半導体膜に、その結晶化を促進する触媒元素を添加し、加熱処理を行うことにより少なくとも一部を結晶化させる工程と、該工程にて得られた結晶質半導体膜にレーザー光を照射し、さらに結晶化を進める、あるいは再結晶化させる工程と、該工程にて得られた結晶質半導体膜をパターニングし、ヒートシンク層が下方に存在しない領域上の結晶質半導体膜を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、ヒートシンク層が下方に存在している領域の結晶質半導体膜を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程とを包含する。
さらには、これらの製造方法において、ヒートシンク層が下方に存在しない領域上の結晶質半導体膜を用いて、少なくとも、第１の島状半導体層において、後に薄膜トランジスタのチャネル領域となる領域を形成し、ヒートシンク層が下方に存在している領域の結晶質半導体膜を用いて、少なくとも、第２の島状半導体層において、後に薄膜ダイオードの真性領域となる領域を形成することが好ましい。また、レーザー光を照射し、結晶化あるいは再結晶化させる工程は、非晶質半導体膜、あるいは結晶質半導体膜において、ヒートシンク層が下方に存在する領域よりも、ヒートシンク層が下方に存在しない領域の方が、より高い結晶状態となるような範囲の照射エネルギー密度で行なわれることが好ましい。このとき、より高い結晶状態とは、平均結晶粒径がより大きい、欠陥密度がより低い、顕微ラマン分光スペクトルにおける結晶ＳｉのＴＯフォノンピーク強度が相対的に大きい等を指す。さらには、ヒートシンク層は、基板の裏面側より照射される光を遮光するための遮光層として利用されることが好ましい。
このような製造方法により、ＴＦＴおよびＴＦＤのそれぞれの半導体層、さらにはＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適の結晶状態をそれぞれ作り分けることができ、ＴＦＴでは高い電界効果移動度と高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。また、ＴＦＤを光センサーとして利用する場合、透過型の液晶表示装置ではバックライトが必要となるが、そのバックライトからの光を検知しないための遮光層として、ヒートシンク層をそのまま利用することができる。これにより、これら２種類の半導体素子を同一基板上に製造するにあたり、その製造工程を増やさず、より低い製造コストで、本発明の半導体装置を製造できる。
また、本発明の半導体装置の製造方法としては、非晶質半導体膜を用意する工程と、非晶質半導体膜上の一部の領域に、レーザー光に対する反射防止膜を形成する工程と、非晶質半導体膜にレーザー光を照射し、結晶化させる工程と、該工程にて得られた結晶質半導体膜をパターニングし、反射防止膜が形成された領域の結晶質半導体膜を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、反射防止膜が無い領域の結晶質半導体膜を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程とを包含する。または、非晶質半導体膜を用意する工程と、非晶質半導体膜に、その結晶化を促進する触媒元素を添加し、加熱処理を行うことにより少なくとも一部を結晶化させる工程と、該工程にて得られた結晶質半導体膜上の一部の領域に、レーザー光に対する反射防止膜を形成する工程と、結晶質半導体膜にレーザー光を照射し、さらに結晶化を進める、あるいは再結晶化させる工程と、該工程にて得られた結晶質半導体膜をパターニングし、反射防止膜が形成された領域の結晶質半導体膜を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、反射防止膜が無い領域の結晶質半導体膜を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程とを包含する。さらには、反射防止膜が形成された領域の結晶質半導体膜を用いて、少なくとも、第１の島状半導体層において、後に薄膜トランジスタのチャネル領域となる領域を形成し、反射防止膜が無い領域の結晶質半導体膜を用いて、少なくとも、第２の島状半導体層において、後に薄膜ダイオードの真性領域となる領域を形成することが好ましい。
このような製造方法により、ＴＦＴおよびＴＦＤのそれぞれの半導体層、さらにはＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適の結晶状態をそれぞれ作り分けることができ、ＴＦＴでは高い電界効果移動度と高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。
また、本発明の半導体装置の製造方法としては、非晶質半導体膜を用意する工程と、非晶質半導体膜をパターニングし、後に薄膜トランジスタの活性領域となる第１の島状半導体層と、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程と、少なくとも、第１の島状半導体層上に、レーザー光に対する反射防止膜を形成する工程と、第１の島状半導体層と第２の島状半導体層とにレーザー光を照射し、結晶化させる工程と、を包含する。または、非晶質半導体膜を用意する工程と、非晶質半導体膜に、その結晶化を促進する触媒元素を添加し、加熱処理を行うことにより少なくとも一部を結晶化させる工程と、該工程にて得られた結晶質半導体膜をパターニングし、後に薄膜トランジスタの活性領域となる第１の島状半導体層と、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程と、少なくとも、第１の島状半導体層上に、レーザー光に対する反射防止膜を形成する工程と、第１の島状半導体層と第２の島状半導体層とにレーザー光を照射し、結晶化させる工程とを包含する。さらには、第１の島状半導体層上に、レーザー光に対する反射防止膜を形成する工程は、第１の島状半導体層において、少なくとも後に薄膜トランジスタのチャネル領域となる領域上に形成されることが好ましい。このとき、反射防止膜は、薄膜トランジスタのゲート絶縁膜として利用されることが好ましい。
このような製造方法により、ＴＦＴおよびＴＦＤのそれぞれの半導体層、さらにはＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適の結晶状態をそれぞれ作り分けることができ、ＴＦＴでは高い電界効果移動度と高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。また、ＴＦＴのゲート絶縁膜として、反射防止膜をそのまま利用することができるため、工程の簡略化が図れる。これにより、これら２種類の半導体素子を同一基板上に製造するにあたり、その製造工程を増やすことなく、より低い製造コストで、本発明の半導体装置を製造できる。
また、本発明の半導体装置の製造方法としては、非晶質半導体膜を用意する工程と、非晶質半導体膜に、その結晶化を促進する触媒元素を選択的に添加し、加熱処理を行うことにより、非晶質半導体膜の一部を選択的に結晶化させた第１の結晶化領域を形成する工程と、該工程にて得られた第１の結晶化領域、及びそれ以外の結晶化していない非晶質領域にレーザー光を照射し、第１の結晶化領域をさらに結晶化を進める、あるいは再結晶化させると共に、それ以外の非晶質領域も結晶化させた第２の結晶化領域を形成する工程と、該工程にて得られた第１の結晶化領域及び第２の結晶化領域をパターニングし、第１の結晶化領域を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、第１の結晶化領域を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程とを包含する。
このような製造方法により、ＴＦＴおよびＴＦＤのそれぞれの半導体層、さらにはＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適の結晶状態をそれぞれ作り分けることができ、ＴＦＴでは高い電界効果移動度と高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。
さらには、これらの製造方法において、非晶質半導体膜を用意する工程の前に、少なくとも、第２の島状半導体層の下方には、レーザー光照射時においてヒートシンク層として作用し、また、後の薄膜ダイオードにおいて基板の裏面側より照射される光を遮光するための遮光層として機能する、ヒートシンク層を設けることが好ましい。
これにより、レーザー結晶化時の反射防止膜の作用や触媒元素の選択添加の作用と合わせて、より結晶状態の差を、ＴＦＴおよびＴＦＤのそれぞれの半導体層で、さらには、ＴＦＴのチャネル領域とＴＦＤの真性領域とで、大きく作り分けることができ、ＴＦＴでは高い電界効果移動度と高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。また、ＴＦＤを光センサーとして利用する場合、透過型の液晶表示装置ではバックライトが必要となるが、そのバックライトからの光を検知しないための遮光層として、ヒートシンク層をそのまま利用することができる。これにより、これら２種類の半導体素子を同一基板上に製造するにあたり、その製造工程数を増やさずに低いコストで、本発明の半導体装置を製造できる。
また、これらの製造方法において、非晶質半導体膜に、その結晶化を促進する触媒元素を添加し、加熱処理を行うことにより少なくとも一部を結晶化させる工程は、開口部を有するマスクを非晶質半導体膜上に形成する工程と、開口部を通して触媒元素を非晶質半導体膜の選択された領域に添加する工程とを含むことが好ましい。
このようにして、非晶質半導体膜に選択的に触媒元素をドープし、加熱処理において、触媒元素が選択的に添加された領域からその周辺部へと横方向に結晶成長させ、結晶質半導体膜を形成することで、結晶成長方向がほぼ一方向にそろった良好な結晶質半導体膜を得ることができ、ＴＦＴの電流駆動能力をより高めることが可能である。また、この横方向に結晶成長した領域では、触媒元素が直接添加された領域よりも結晶成長後における触媒元素の膜中濃度が１〜２桁低減できるため、後の工程の負荷及びデバイスへの影響を小さくすることができる。
さらに、本発明の製造方法においては、前述の方法により、後に薄膜トランジスタの活性領域となる第１の半導体層と、後に薄膜ダイオードの活性領域となる第２の半導体層とを形成した後、少なくとも、第１の島状半導体層のそれぞれの上にゲート絶縁膜を形成する工程と、第１の島状半導体層の上のゲート絶縁膜上にゲート電極を形成する工程と、第１の島状半導体層の、後のソース領域及びドレイン領域となる領域に、不純物元素をドーピングする工程と、第２の島状半導体層の、後のｎ型領域となる領域に、ｎ型不純物元素をドーピングする工程と、第２の島状半導体層の、後のｐ型領域となる領域に、ｐ型不純物元素をドーピングする工程とを包含する。
これにより、ＴＦＴの半導体層においては、ソース領域及びドレイン領域となるｎ型あるいはｐ型の不純物を形成し、ＴＦＤの半導体層においては、ｎ型不純物領域とｐ型不純物領域とを形成し、それぞれのデバイスを同一基板上に完成させるのであるが、ここで、第１の島状半導体層の、後のソース領域及びドレイン領域となる領域に、不純物元素をドーピングする工程において、第１の島状半導体層の、後のソース領域及びドレイン領域となる領域にドーピングされる不純物元素は、ｎ型不純物元素であり、該工程は、第２の島状半導体層の、後のｎ型領域となる領域に、ｎ型不純物元素をドーピングする工程と、同時に行なわれることが好ましい。すなわち、ｎチャネル型ＴＦＴのソース領域及びドレイン領域を形成するためのドーピング工程と、ＴＦＤのｎ型不純物領域を形成するためのドーピング工程を同一工程として行なうことができ、製造工程の簡略化が図れる。
また、第１の島状半導体層の、後のソース領域及びドレイン領域となる領域に、不純物元素をドーピングする工程において、第１の島状半導体層の、後のソース領域及びドレイン領域となる領域にドーピングされる不純物元素は、ｐ型不純物元素であり、該工程は、第２の島状半導体層の、後のｐ型領域となる領域に、ｐ型不純物元素をドーピングする工程と、同時に行なわれることが好ましい。これにより、ｐチャネル型ＴＦＴのソース領域及びドレイン領域を形成するためのドーピング工程と、ＴＦＤのｐ型不純物領域を形成するためのドーピング工程を同一工程として行なうことができ、製造工程の簡略化が図れる。
さらには、第１の島状半導体層は、後にｎチャネル型薄膜トランジスタの活性領域とｐチャネル型薄膜トランジスタの活性領域となる、少なくとも複数の島状半導体層であり、複数の第１の島状半導体層の、後のソース領域及びドレイン領域となる領域に不純物元素をドーピングする工程は、後にｎチャネル型薄膜トランジスタとなる第１の島状半導体層に対しては、ｎ型不純物元素をドーピングし、後にｐチャネル型薄膜トランジスタとなる第１の島状半導体層に対しては、ｐ型不純物元素をドーピングするものであって、該工程のうち、後にｎチャネル型薄膜トランジスタとなる第１の島状半導体層のソース領域及びドレイン領域にｎ型不純物元素をドーピングする工程は、第２の島状半導体層の後のｎ型領域となる領域に、ｎ型不純物元素をドーピングする工程と、同時に行なわれ、該工程のうち、後にｐチャネル型薄膜トランジスタとなる第１の島状半導体層のソース領域及びドレイン領域にｐ型不純物元素をドーピングする工程は、第２の島状半導体層の後のｎ型領域となる領域に、ｐ型不純物元素をドーピングする工程と、同時に行なわれることが好ましい。
これにより、ＣＭＯＳ構成のＴＦＴ回路を形成する場合、そのｎチャネル型ＴＦＴのソース領域及びドレイン領域を形成するためのドーピング工程と、ＴＦＤのｎ型不純物領域を形成するためのドーピング工程を、同一工程として行なうことができるだけでなく、ｐチャネル型ＴＦＴのソース領域及びドレイン領域を形成するためのドーピング工程と、ＴＦＤのｐ型不純物領域を形成するためのドーピング工程も、同一工程として行なうことができ、製造工程を大きく簡略化できる。そして、本発明の目的とする同一基板上に形成されるＴＦＴとＴＦＤとにおいて、共にそれぞれの半導体素子に最適な結晶状態を有する結晶質半導体膜を有し、良好な特性を有するＴＦＴとＴＦＤとを備える半導体装置を、その製造工程を増やすことなく、より低い製造コストで提供することができる。
また、これらの製造方法において、第２の島状半導体層の後のｎ型領域となる領域に、ｎ型不純物元素をドーピングする工程と、第２の島状半導体層の後のｐ型領域となる領域に、ｐ型不純物元素をドーピングする工程は、第２の島状半導体層において、ｎ型領域となる領域とｐ型領域となる領域との間に、２つのドーピング工程においてドーピングされない領域（真性領域）が形成されるように行なわれることが好ましい。
（第１実施形態）
本発明における第１の実施形態の半導体装置を説明する。本実施形態の半導体装置は、同一の基板上に形成されたｎチャネル型ＴＦＴとＴＦＤとを備えており、例えばセンサー部を備えたアクティブマトリクス型の表示装置として用いられる。
本発明における第１の実施形態の半導体装置を説明する。本実施形態の半導体装置は、同一の基板上に形成されたｎチャネル型ＴＦＴとＴＦＤとを備えており、例えばセンサー部を備えたアクティブマトリクス型の表示装置として用いられる。
図１は、本実施形態の半導体装置の一例を示す模式的な断面図である。本実施形態の半導体装置は、典型的には、同一基板上に設けられた複数のＴＦＴおよび複数のＴＦＤを有するが、ここでは、単一のＴＦＴおよび単一のＴＦＤのみの構成を図示している。
本実施形態の半導体装置１００は、基板１０１の上に下地膜１０３、１０４を介して形成された薄膜トランジスタ１２３と薄膜ダイオード１２４とを備えている。薄膜トランジスタ１２３は、チャネル領域１１４、ソース領域およびドレイン領域１１２を含む半導体層Ｓ１と、半導体層Ｓ１の上に設けられたゲート絶縁膜１０８と、チャネル領域１１４の導電性を制御するゲート電極１０９と、ソース領域およびドレイン領域１１２にそれぞれ接続された電極・配線１２１を有する。また、薄膜ダイオード１２４は、少なくともｎ型領域１１３とｐ型領域１１７とを含む半導体層Ｓ２と、ｎ型領域１１３およびｐ型領域１１７にそれぞれ接続された電極・配線１２２とを有する。図示する例では、半導体層Ｓ２におけるｎ型領域１１３とｐ型領域１１７との間に真性領域１１８が設けられている。
薄膜トランジスタ１２３および薄膜ダイオード１２４の上には、層間絶縁膜として、窒化ケイ素膜１１９および酸化ケイ素膜１２０が形成されている。また、薄膜ダイオード１２４の半導体層Ｓ２と基板１０１との間には、後述する製造プロセスにおいて、レーザー照射時にヒートシンクとして機能するヒートシンク層１０２が配置されている。
薄膜トランジスタ１２３の半導体層Ｓ１と、薄膜ダイオード１２４の半導体層Ｓ２とは、同一の非晶質半導体膜を結晶化させて得られた結晶質半導体層であり、薄膜トランジスタ１２３の半導体層Ｓ１の結晶状態と、薄膜ダイオード１２４の半導体層Ｓ２の結晶状態とは異なっている。好ましくは、薄膜トランジスタ１２３の半導体層Ｓ１は、薄膜ダイオード１２４の半導体層Ｓ２よりも高い結晶性を有する。
図１に示すようなｎチャネル型薄膜トランジスタ１２３および薄膜ダイオード１２４は、例えば次のようにして作製される。
図２（Ａ）〜（Ｉ）は、本実施形態における薄膜トランジスタ１２３および薄膜ダイオード１２４の作製工程を示す工程断面図であり、（Ａ）→（Ｉ）の順にしたがって作製工程が順次進行する。
図２（Ａ）において、基板１０１には低アルカリガラス基板や石英基板を用いることができる。本実施形態では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。この基板１０１のＴＦＴ及びＴＦＤを形成する表面に、後のレーザー光照射工程においてヒートシンクとして機能するヒートシンク層１０２を設ける。このとき、ヒートシンク層１０２として、遮光性を有する膜を利用すると、最終製品においては、ＴＦＤに対する基板裏面方向からの光を遮光するための遮光層として機能させることができる。ヒートシンク層１０２としては、金属膜あるいは、ケイ素膜等を用いることができる。金属膜を用いる場合は、後の製造工程における熱処理を考慮し、高融点金属であるタンタル（Ｔａ）やタングステン（Ｗ）、モリブデン（Ｍｏ）等が好ましい。
本実施形態では、Ｍｏ膜をスパッタリングにより成膜し、パターニングして、図２（Ａ）に示すヒートシンク層１０２を形成した。ここで、ヒートシンク層として十分に機能させるためには、この際の膜厚が一つのパラメータとなっており、厚さ２０〜２００ｎｍ、好ましくは３０〜１５０ｎｍであり、本実施形態では、例えば１００ｎｍとした。
次に、図２（Ｂ）に示すように、基板１０１からの不純物拡散を防ぐために、酸化ケイ素膜、窒化ケイ素膜または酸化窒化ケイ素膜などの下地膜を形成する。本実施形態では、例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏの材料ガスから作製される酸化窒化ケイ素膜を、下層の第１下地膜１０３として成膜し、その上に同様にプラズマＣＶＤ法によりＳｉＨ4、Ｎ2Ｏを材料ガスとして第２の下地膜１０４を積層形成した。このときの第１下地膜１０３及び第２下地膜１０４の膜厚も、下層のヒートシンク層１０２を十分に機能させるためのパラメータの一つであり、下地膜トータルでの膜厚が、１００〜６００ｎｍ、好ましくは１５０〜４５０ｎｍであることが望ましい。本実施形態においては、第１下地膜１０３の酸化窒化ケイ素膜の膜厚は、５０〜４００ｎｍ、例えば２００ｎｍとし、第２下地膜１０４の酸化ケイ素膜の膜厚としては、３０〜３００ｎｍ、例えば１５０ｎｍとした。本実施形態では、２層の下地膜を使用したが、例えば酸化ケイ素膜の単層でも問題ない。
次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有するケイ素膜（ａ−Ｓｉ膜）１０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施形態では、プラズマＣＶＤ法で非晶質ケイ素膜を５０ｎｍの厚さに形成した。また、下地膜１０３、１０４と非晶質ケイ素膜１０５とは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
続いて、図２（Ｃ）に示すように、非晶質ケイ素膜１０５にレーザー光１０６を照射することで、この非晶質ケイ素膜１０５を結晶化させる。このときのレーザー光としては、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）やＫｒＦエキシマレーザー（波長２４８ｎｍ）が適用できる。このときのレーザー光のビームサイズは、基板１０１表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板全面の結晶化を行う。このとき、ビームの一部が重なるようにして走査することで、非晶質ケイ素膜１０５の任意の一点において、複数回のレーザー照射が行われ、均一性の向上が図れる。これにより、非晶質ケイ素膜１０５は瞬間的に溶融し固化する過程で結晶化されるのであるが、このとき非晶質ケイ素膜１０５において、ヒートシンク層１０２上の領域は、ヒートシンク層が無い領域に比べて、熱の逃げが速く、より固化速度が速くなる。そのため、ヒートシンク層１０２上で結晶された結晶性ケイ素領域１０５ｂと、ヒートシンク層の無い領域で結晶化された結晶性ケイ素領域１０５ａとで、結晶性に違いが生じる。
このときの結晶状態は、レーザー光の照射エネルギーにより制御される。レーザー光の照射エネルギーに対する平均結晶粒径の依存性を図１１に示す。図１１では結晶性のレベルを示す指標として平均結晶粒径を用いたが、顕微レーザーラマン分光のＴＯフォノン強度や欠陥密度でも同様の傾向となる。但し、欠陥密度の場合は、低いほど結晶性が高いので、上下に反転した傾向のグラフとなる。図１１から、レーザー光の照射エネルギー密度を上げるに従い、あるエネルギー値までは平均結晶粒径が大きくなっていくが、あるところで極大値を取り、それを境に減少に転じる傾向がある。本実施形態で用いたヒートシンク層は、この照射エネルギーに対する傾向を高エネルギー側にシフトさせる作用がある。すなわち、ヒートシンク層の無い領域のエネルギートレンドは、図１１の曲線９０１で表わされ、これに対して、ヒートシンク層上の領域のエネルギートレンドは曲線９０２のようになる。したがって、ヒートシンク層の無い領域のケイ素膜に対して平均結晶粒径（結晶性）がほぼ極大値となる値以下の照射エネルギー密度を設定することにより、ヒートシンク層１０２上の領域の結晶性ケイ素領域１０５ｂは、ヒートシンク層１０２の無い領域の結晶性ケイ素領域１０５ａよりも平均結晶粒径が小さくなり、他の結晶パラメータも含め、結晶状態が悪くなっている。本実施形態では、レーザー光の照射エネルギー密度として、ヒートシンク層１０２が存在しない領域のケイ素膜をベースにエネルギー密度を設定した。すなわち、図１１の曲線９０１（本実施形態ではヒートシンク層が無い領域に相当）の極大値を取るエネルギー密度よりも０〜５０ｍＪ／ｃｍ2小さい値であることが望ましく、例えば、極大値を取るエネルギー密度が３８０ｍＪ／ｃｍ2であったので、それよりも１０ｍＪ／ｃｍ2低い値である３７０ｍＪ／ｃｍ2のエネルギー密度で照射を行なった。
以上のようにして得られた結晶性ケイ素膜において、結晶質ケイ素領域１０５ａの平均結晶粒径は２００〜３００ｎｍ、結晶質ケイ素領域１０５ｂの平均結晶粒径は５０〜１５０ｎｍであった。また、結晶質ケイ素膜の表面にはリッジが発生しており、結晶質ケイ素領域１０５ａでのその平均表面粗さＲａは４〜９ｎｍ、となっている。結晶質ケイ素領域１０５ｂでのＲａは２〜４ｎｍであった。また、顕微レーザーラマン分光において、５２０ｃｍ-1近傍に見られる結晶ＳｉのＴＯフォノンのピーク強度に対しては、結晶質ケイ素領域１０５ｂでの値に対して、結晶質ケイ素領域１０５ａでの値が、約２〜３倍であった。
その後、結晶質ケイ素領域１０５ａ、１０５ｂの不要な領域を除去して素子間分離を行う。このとき、図２（Ｄ）に示すように、結晶性ケイ素領域１０５ａを用いて、後にＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の半導体層１０７ｔを形成し、結晶質ケイ素領域１０５ｂを用いて、後にＴＦＤの活性領域（ｎ+型／ｐ+型領域、真性領域）となる島状の半導体層１０７ｄを形成する。
続いて、図２（Ｅ）に示すように、これらの島状半導体層１０７ｔおよび１０７ｄを覆うゲート絶縁膜１０８を形成する。ゲート絶縁膜１０８としては、厚さ２０〜１５０ｎｍの酸化ケイ素膜が好ましく、ここでは１００ｎｍの酸化ケイ素膜を用いた。
続いて、ゲート絶縁膜１０８上に導電膜をスパッタ法またはＣＶＤ法などを用いて堆積し、これをパターニング形成して、後のＴＦＴのゲート電極１０９とする。このとき、後のＴＦＤの島状半導体層１０７ｄ上には導電膜を形成しない。このときの導電膜としては、高融点金属のＷ、Ｔａ、Ｔｉ、Ｍｏまたはその合金材料のいずれかが望ましい。また、このときの膜厚としては、３００〜６００ｎｍが望ましく、本実施形態では、例えば膜厚４５０ｎｍの窒素が微量に添加されたタンタル（Ｔａ）を用いた。
次に、図２（Ｆ）に示すように、後にＴＦＤの活性領域となる島状半導体層１０７ｄの一部を覆うように、ゲート絶縁膜１０８上にレジストからなるマスク１１０を形成する。そして、この状態で、基板１０１上方よりｎ型不純物（リン）１１１を全面にイオンドーピングする。このときのリン１１１のイオンドーピングは、ゲート絶縁膜１０８をスルーし、半導体層１０７ｔ、１０７ｄに注入されるように行なわれる。この工程により、ＴＦＤの島状半導体層１０７ｄにおいて、レジストマスク１１０より露出している領域と、ＴＦＴの半導体層１０７ｔにおいて、ゲート電極１０９より露出している領域にリン１１１が注入される。レジストマスク１１０とゲート電極１０９によって覆われている領域には、リン１１１はドーピングされない。これにより、ＴＦＴの半導体層１０７ｔにおいて、リン１１１が注入された領域は、後のＴＦＴのソース領域およびドレイン領域１１２となり、ゲート電極１０９にマスクされリン１１１が注入されない領域は、後にＴＦＴのチャネル領域１１４となる。また、ＴＦＤの島状半導体層１０７ｄにおいては、リン１１１が注入された領域は、後のＴＦＤのｎ+型領域１１３となる。
次に、前工程で用いたレジストマスク１１０を除去した後、図２（Ｇ）に示すように、後にＴＦＤの活性領域となる島状半導体層１０７ｄの一部と、後にＴＦＴの活性領域となる島状半導体層１０７ｔを全面的に覆うように、ゲート絶縁膜１０８上にレジストからなるマスク１１５を形成する。そして、この状態で、基板１０１上方よりｐ型不純物（ボロン）１１６を全面にイオンドーピングする。このときのボロン１１６のイオンドーピングは、ゲート絶縁膜１０８をスルーし、島状半導体層１０７ｄに注入されるように行なわれる。この工程により、ＴＦＤの島状半導体層１０７ｄにおいて、レジストマスク１１５より露出している領域にボロン１１６が注入される。マスク１１６によって覆われている領域には、ボロン１１６はドーピングされない。これにより、ＴＦＤの島状半導体層１０７ｄにおいて、ボロン１１６が注入された領域は、後のＴＦＤのｐ+型領域１１７となり、前工程でリンも注入されなかった領域が、後の真性領域１１８となる。
そして、前工程で用いたレジストマスク１１５を除去した後、これを不活性雰囲気下、例えば窒素雰囲気にて熱処理を行う。このときの状態が図２（Ｈ）に相当する。この熱処理により、ＴＦＴのソース／ドレイン領域１１２やＴＦＤのｎ+型領域１１３及びｐ+型領域１１７において、ドーピング時に生じた結晶欠陥等のドーピングダメージを回復させ、それぞれにドーピングされたリンとボロンを活性化させる。これにより、ＴＦＴのソース／ドレイン領域１１２やＴＦＤのｎ+型領域１１３及びｐ+型領域１１７の低抵抗化が図れる。このときの加熱処理としては、一般的な加熱炉を用いてもよいが、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）がより望ましい。特に、基板表面に高温の不活性ガスを吹き付け、瞬時に昇降温を行う方式のものが適している。
続いて、図２（Ｉ）に示すように、酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜として形成する。本実施形態では、窒化ケイ素膜１１９と酸化ケイ素膜１２０の２層構造とした。その後、コンタクトホールを形成して、金属材料によってＴＦＴの電極・配線１２１とＴＦＤ電極・配線１２２とを形成する。
そして最後に、１気圧の窒素雰囲気あるいは水素混合雰囲気で３５０〜４５０℃のアニールを行い、図２（Ｉ）に示す薄膜トランジスタ１２３と薄膜ダイオード１２４とを完成させる。さらに必要に応じて、これらを保護する目的で、薄膜トランジスタ１２３と薄膜ダイオード１２４上に窒化ケイ素膜などからなる保護膜を設けてもよい。
（第２実施形態）
本発明における第２の実施の形態を図３を用いて説明する。ここでは、第１実施形態とは異なる方法で、ガラス基板上に表示用の画素ＴＦＴと、駆動用のＣＭＯＳ構成ＴＦＴ回路、そしてフォトセンサーＴＦＤを同時作製する方法について、より具体的に説明する。本実施形態の半導体装置は、光センサー内蔵型のアクティブマトリクス型の液晶表示装置や有機ＥＬ表示装置等に利用することができる。図３から図５は、ここで説明するドライバ回路用ｎチャネル型薄膜トランジスタ２２７とｐチャネル型薄膜トランジスタ２２８、画素電極駆動用ｎチャネル型薄膜トランジスタ２２９、光センサー用薄膜ダイオード２３０の作製工程を示す断面図であり、図３（Ａ）→図５（Ｊ）の順にしたがって作製工程が順次進行する。
本発明における第２の実施の形態を図３を用いて説明する。ここでは、第１実施形態とは異なる方法で、ガラス基板上に表示用の画素ＴＦＴと、駆動用のＣＭＯＳ構成ＴＦＴ回路、そしてフォトセンサーＴＦＤを同時作製する方法について、より具体的に説明する。本実施形態の半導体装置は、光センサー内蔵型のアクティブマトリクス型の液晶表示装置や有機ＥＬ表示装置等に利用することができる。図３から図５は、ここで説明するドライバ回路用ｎチャネル型薄膜トランジスタ２２７とｐチャネル型薄膜トランジスタ２２８、画素電極駆動用ｎチャネル型薄膜トランジスタ２２９、光センサー用薄膜ダイオード２３０の作製工程を示す断面図であり、図３（Ａ）→図５（Ｊ）の順にしたがって作製工程が順次進行する。
まず、図３（Ａ）に示すように、ガラス基板２０１のＴＦＴ及びＴＦＤを形成する表面に、後のレーザー光照射工程においてヒートシンクとして機能し、且つ、後のＴＦＤにおいて基板裏面方向からの光を遮光するための遮光層として機能する金属膜、あるいはケイ素膜等を形成する。本実施形態では、モリブデン（Ｍｏ）膜をスパッタリングにより成膜し、パターニングして、図３（Ａ）に示すヒートシンク層２０２を形成した。このときの膜厚としては、厚さ２０〜２００ｎｍ、好ましくは３０〜１５０ｎｍであり、本実施形態では、例えば１００ｎｍとした。
次に、図３（Ｂ）に示すように、ガラス基板２０１及びヒートシンク層２０２上に、例えばプラズマＣＶＤ法によって酸化ケイ素膜、窒化ケイ素膜または酸化窒化ケイ素膜などの下地膜を形成する。これらの下地膜は、ガラス基板からの不純物の拡散を防ぐために設けられる。本実施形態では、厚さ２５０ｎｍ程度の窒化ケイ素膜を下層の第１下地膜２０３として成膜し、その上に厚さ１００ｎｍ程度の酸化ケイ素膜を第２の下地膜２０４を積層形成した。次に、厚さ２０〜８０ｎｍ程度、例えば４０ｎｍの真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓｉ膜）２０５をプラズマＣＶＤ法などによって成膜する。
続いて、ａ−Ｓｉ膜２０５表面に触媒元素の添加を行う。ａ−Ｓｉ膜に対して、重量換算で例えば５ｐｐｍの触媒元素（本実施形態ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層２０６を形成する。ここで使用可能な触媒元素は、ニッケル（Ｎｉ）以外に、鉄（Ｆｅ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、パラジウム（Ｐｄ）、銅（Ｃｕ）から選ばれた一種または複数種の元素である。これらの元素よりも触媒効果は小さいが、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）等も触媒元素として機能する。このとき、ドープする触媒元素の量は極微量であり、ａ−Ｓｉ膜２０５の表面上の触媒元素濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法により、管理される。本実施形態では、５×１０12 ａｔｏｍｓ／ｃｍ2程度である。尚、本工程に先立って、スピン塗布時のａ−Ｓｉ膜２０５表面の濡れ性向上のため、オゾン水等でａ−Ｓｉ膜２０５表面をわずかに酸化させてもよい。
なお、本実施形態ではスピンコート法でニッケルをドープする方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施形態の場合はニッケル膜）をａ−Ｓｉ膜２０５上に形成する手段をとっても良い。
そして、これを不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行う。この加熱処理は、５５０〜６２０℃で３０分〜４時間のアニール処理を行うことが好ましい。本実施形態では、一例として５９０℃にて１時間の加熱処理を行った。この加熱処理において、ａ−Ｓｉ膜表面に添加されたニッケルがａ−Ｓｉ膜２０５中に拡散すると共に、シリサイド化が起こり、それを核としてａ−Ｓｉ膜２０５の結晶化が進行する。その結果、ａ−Ｓｉ膜２０５は結晶化され、結晶質ケイ素膜２０５ａとなる。なお、ここでは炉を用いた加熱処理により結晶化を行ったが、ランプ等を熱源として用いるＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置で結晶化を行ってもよい。この状態が、図３（Ｃ）の状態に相当する。
続いて、図３（Ｄ）に示すように、加熱処理により得られた結晶質ケイ素膜２０５ａにレーザー光２０７を照射することで、この結晶質ケイ素膜２０５ａをさらに再結晶化し、結晶性を向上させた結晶質ケイ素膜を形成する。このときのレーザー光としては、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）やＫｒＦエキシマレーザー（波長２４８ｎｍ）が適用できる。このときのレーザー光のビームサイズは、基板２０１表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板全面の再結晶化を行う。このとき、ビームの一部が重なるようにして走査することで、結晶質ケイ素膜２０５ａの任意の一点において、複数回のレーザー照射が行われ、均一性の向上が図れる。本実施形態では、ビームサイズは基板２０１表面で３００ｍｍ×０．４ｍｍの長尺形状となるように成型されており、長尺方向に対して垂直方向に０．０２ｍｍのステップ幅で順次走査を行った。すなわち、結晶質ケイ素膜２０５ａの任意の一点において、計２０回のレーザー照射が行われることになる。この時使用できるレーザーとしては、前述のパルス発振型または連続発光型のＫｒＦエキシマレーザー、ＸｅＣｌエキシマレーザーの他、ＹＡＧレーザーまたはＹＶＯ４レーザー等を用いることができる。
これにより、結晶質ケイ素膜２０５ａは瞬間的に溶融し固化する過程で再結晶化されるのであるが、このとき結晶質ケイ素膜２０５ａにおいて、ヒートシンク層２０２上の領域は、ヒートシンク層が無い領域に比べて、熱の逃げが速く、より固化速度が速くなる。そのため、ヒートシンク層２０２上で再結晶された結晶質ケイ素領域２０５ｃと、ヒートシンク層の無い領域で再結晶化された結晶質ケイ素領域２０５ｂとで、結晶性に違いが生じる。
このときの結晶状態は、レーザー光の照射エネルギーにより制御される。すなわち、第１実施形態と同様に、ヒートシンク層の無い領域の結晶質ケイ素膜に対して結晶性がほぼ極大値となる値以下の照射エネルギー密度を設定することにより、ヒートシンク層２０２上の領域の結晶質ケイ素領域２０５ｃは、ヒートシンク層２０２の無い領域の結晶質ケイ素領域２０５ｂよりも結晶性が低く形成される。本実施形態では、レーザー光の照射エネルギー密度として、ヒートシンク層２０２が存在しない領域の結晶質ケイ素膜をベースにエネルギー密度を設定した。但し、本実施形態の場合は、触媒元素を添加し加熱処理により結晶化された結晶質ケイ素膜２０５ａに対してレーザー光照射を行うのであるから、非晶質ケイ素膜に直接レーザー光を照射し、結晶化させる第１実施形態のときとは、評価パラメータが若干異なる。本実施形態の場合、平均結晶粒径（ドメイン径）は前工程によりほぼ決まっており、図１１において、縦軸に表面凹凸（リッジ）の大きさをとり、それにより照射エネルギー密度を決定した。
すなわち、図１１での縦軸を結晶質ケイ素膜の平均表面粗さに置き換え、曲線９０１（本実施形態ではヒートシンク層が無い領域に相当）が極大値を取るエネルギー密度よりも０〜５０ｍＪ／ｃｍ2小さい値、例えば、極大値を取るエネルギー密度が４００ｍＪ／ｃｍ2であったので、それよりも２０ｍＪ／ｃｍ2低い値である３８０ｍＪ／ｃｍ2のエネルギー密度で照射を行なった。また、このときのレーザー光のエネルギー密度は、高すぎると前工程で得られた結晶質ケイ素膜２０５ａの結晶状態がリセットされてしまうという、第１実施形態では無かった制限が加わる。
このようにして、固相結晶化により得られた結晶質ケイ素膜２０５ａは、レーザー照射による溶融固化過程により結晶欠陥が低減され、より高品質な結晶質ケイ素領域２０５ｂ、２０５ｃとなる。ここで、領域２０５ｂでのその平均表面粗さＲａは４〜７ｎｍであり、結晶質ケイ素領域２０５ｃでのＲａは２〜３ｎｍであった。また、顕微レーザーラマン分光において、５２０ｃｍ-1近傍に見られる結晶ＳｉのＴＯフォノンのピーク強度に対しては、領域２０５ｃでの値に対して、結晶質ケイ素領域２０５ｂでの値は、約２〜３倍であった。平均結晶粒径は、最初の加熱処理による結晶化工程で決まっており、結晶質ケイ素２０５ｂ、２０５ｃ共にほぼ２〜５μｍであった。
その後、結晶質ケイ素領域２０５ｂ、２０５ｃの不要な領域を除去して素子間分離を行う。このとき、図３（Ｅ）に示すように、結晶性ケイ素領域２０５ｂを用いて、後にドライバ回路部を構成するｎチャネル型ＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の半導体層２０８ｎと、ｐチャネル型ＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の半導体層２０８ｐと、画素電極駆動用のｎチャネル型ＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の半導体層２０８ｇとを形成する。また、結晶質ケイ素領域２０５ｃを用いて、後に光センサーＴＦＤの活性領域（ｎ+／ｐ+型領域、真性領域）となる島状の半導体層２０８ｄを形成する。
ここで、これらの全ての半導体層、あるいは一部の半導体層に対して、しきい値電圧を制御する目的で１×１０16〜５×１０17／ｃｍ3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）をドープしてもよい。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時にドープしておくこともできる。
次に、上記の活性領域となる半導体層２０８ｎ、２０８ｐ、２０８ｇ、２０８ｄを覆うように厚さ２０〜１５０ｎｍ、ここでは１００ｎｍの酸化ケイ素膜をゲート絶縁膜２０９として成膜する。酸化ケイ素膜の形成には、ここではＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料とし、酸素とともに基板温度１５０〜６００℃、好ましくは３００〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積した。あるいはＴＥＯＳを原料としてオゾンガスとともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、基板温度を３５０〜６００℃、好ましくは４００〜５５０℃として形成してもよい。また、成膜後、ゲート絶縁膜自身のバルク特性および結晶質ケイ素膜／ゲート絶縁膜の界面特性を向上するために、不活性ガス雰囲気下で５００〜６００℃で１〜４時間のアニールを行ってもよい。また、ゲート絶縁膜２０９には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
引き続いて、図４（Ｆ）に示すように、スパッタリング法によって高融点メタルを堆積し、これをパターニング形成して、ゲート電極２１０ｎ、２１０ｐ、２１０ｇを形成する。ここで、後の画素ＴＦＴのゲート電極２１０ｇは、画素ＴＦＴのオフ動作時のリーク電流を低減する目的で、２つに分割して構成した。所謂、直列のデュアルゲート構造である。また、このときの高融点メタルとしては、タンタル（Ｔａ）あるいはタングステン（Ｗ）、モリブデン（Ｍｏ）チタン（Ｔｉ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良い。また、その他の代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。本実施形態では、タングステン（Ｗ）を用い、厚さが３００〜６００ｎｍ、例えば４５０ｎｍとした。このとき、低抵抗化を図るために含有する不純物濃度を低減させると良く、酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
次に、後の光センサーＴＦＤの半導体層２０８ｄを一回り大きく覆うようにフォトレジストによるドーピングマスク２１１を設け、イオンドーピング法によって、ゲート電極２１０ｎと２１０ｐ及び２１０ｇをマスクとしてそれぞれのＴＦＴの活性領域に低濃度の不純物（リン）２１２を注入する。ドーピングガスとして、フォスフィン（ＰＨ3）を用い、加速電圧を６０〜９０ｋＶ、例えば７０ｋＶ、ドーズ量を１×１０12〜１×１０14ｃｍ-2、例えば２×１０13ｃｍ-2とする。この工程により、島状半導体層２０８ｎ、２０８ｐ、２０８ｇにおいて、ゲート電極２１０ｎ、２１０ｐ、２１０ｇに覆われていない領域は低濃度のリン２１２が注入され、それぞれ低濃度のｎ型不純物領域２１３ｎ、２１３ｐ、２１３ｇとなる。ゲート電極２１０ｎ、２１０ｐ、２１０ｇ及びレジストマスク２１１にマスクされた領域には、不純物２１２は注入されない。この状態が図４（Ｆ）に相当する。
レジストマスク２１１を除去した後、次いで、図４（Ｇ）に示すように、後のｎチャネル型ＴＦＴのゲート電極２１０ｎを一回り大きく覆うようにフォトレジストによるドーピングマスク２１４ｎを設け、後のｐチャネル型ＴＦＴにおいては、ゲート電極２１０ｐをさらに一回り大きく覆い、半導体層２０８ｐの外縁部を露出させるようにフォトレジストによるドーピングマスク２１４ｐを設ける。また、後の画素ＴＦＴに対しても、そのゲート電極２１０ｇをそれぞれ一回り大きく覆うようにフォトレジストによるドーピングマスク２１４ｇを設け、後の光センサーＴＦＤにおいては、半導体層２０８ｄの一部を露出させるようにフォトレジストによるドーピングマスク２１４ｄを設ける。その後、イオンドーピング法によって、レジストマスク２１４ｎ、２１４ｐ、２１４ｇ、２１４ｄをマスクとしてそれぞれの半導体層に不純物（リン）２１５を高濃度に注入する。ドーピングガスとして、フォスフィン（ＰＨ3）を用い、加速電圧を６０〜９０ｋＶ、例えば７０ｋＶ、ドーズ量を１×１０15〜１×１０16ｃｍ-2、例えば５×１０15ｃｍ-2とする。
この工程により、ｎチャネル型ＴＦＴの半導体層２０８ｎにおいては、レジストマスク２１４ｎより露出している領域に高濃度に不純物（リン）２１５が注入され、後のｎチャネル型ＴＦＴのソース／ドレイン領域２１６ｎが形成される。そして、半導体層２０８ｎにおいて、レジストマスク２１４ｎに覆われ、高濃度のリン２１５がドーピングされなかった領域のうち、前工程で低濃度にリンが注入された領域は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域２１７ｎとなり、低濃度のリンも注入されていないゲート電極２１０ｎ下の領域は、チャネル領域２２２ｎとなる。画素ＴＦＴについても同様で、半導体層２０８ｇにおいて、レジストマスク２１４ｇより露出している領域に高濃度に不純物（リン）２１５が注入され、後の画素ＴＦＴ（ｎチャネル型）のソース／ドレイン領域２１６ｇが形成される。そして、レジストマスク２１４ｇに覆われ、高濃度のリン２１５がドーピングされなかった領域のうち、前工程で低濃度にリンが注入された領域は、ＬＤＤ領域２１７ｇとなり、低濃度のリンも注入されていないゲート電極２１０ｇ下の領域は、チャネル領域２２２ｇとなる。ｐチャネル型ＴＦＴの半導体層２０８ｐにおいては、レジストマスク２１４ｐより露出している領域に高濃度に不純物（リン）２１５が注入され、高濃度ｎ型領域２１６ｐが形成される。ゲート電極２１０ｐの下の領域はチャネル領域２２２ｐとなる。また、光センサーＴＦＤの半導体層２０８ｄにおいても、レジストマスク２１４ｄより露出している領域に高濃度に不純物（リン）２１５が注入され、高濃度ｎ型領域２１６ｄと２１６ｄ’が形成されるが、このうち、領域２１６ｄは、ＴＦＤのｎ型領域となる。このときの領域２１６ｎ、２１６ｐ、２１６ｇ、２１６ｄにおけるｎ型不純物元素（リン）２１５の膜中濃度は１×１０19〜１×１０21／ｃｍ3となっている。また、ｎチャネル型ＴＦＴ、画素ＴＦＴのＬＤＤ領域２１７ｎ、２１７ｇにおけるｎ型不純物元素（リン）２１５の膜中濃度は、１×１０17〜１×１０19／ｃｍ3となっており、このような範囲であるときにＬＤＤ領域として機能する。ＬＤＤ領域は、チャネル領域とソース／ドレイン領域との接合部における電界集中を緩和し、ＴＦＴオフ動作時のリーク電流を低減できると共に、ホットキャリアによる劣化を抑えるために設けられる。
レジストマスク２１４ｎ、２１４ｐ、２１４ｇ、２１４ｄを除去した後、次に、図４（Ｈ）に示すように、また新たに、ｎチャネル型ＴＦＴの半導体層２０８ｎと画素ＴＦＴの半導体層２０８ｇとを全面的に覆うように、且つＴＦＤの半導体層２０８ｄの一部を覆うように、フォトレジストによるドーピングマスク２１８ｎ、２１８ｇ、２１８ｄを設ける。この状態で、イオンドーピング法によって、レジストマスク２１８ｎ、２１８ｇ、２１８ｄとｐチャネル型ＴＦＴのゲート電極２１０ｐをマスクとして、ｐチャネル型ＴＦＴの半導体層２０８ｐとＴＦＤの半導体層２０８ｄにｐ型を付与する不純物（ホウ素）２１９を注入する。ドーピングガスとして、ジボラン（Ｂ2Ｈ6）を用い、加速電圧を４０ｋＶ〜９０ｋＶ、例えば７５ｋＶとし、ドーズ量は１×１０15〜１×１０16ｃｍ-2、例えば３×１０15ｃｍ-2とする。この工程により、ｐチャネル型ＴＦＴの半導体層２０８ｐにおいては、ゲート電極２１０ｐ下部のチャネル領域２２２ｐ以外に高濃度にホウ素２１９が注入される。この工程により、領域２１７ｐは、先の工程で低濃度に注入されているｎ型不純物のリン２１２を反転させｐ型となり、後のＴＦＴのソース／ドレイン領域２２０ｐとなる。また、領域２１６ｐは、先の工程で注入された高濃度のリン２１５に加えて、高濃度のホウ素２１９が注入され、ゲッタリング領域２２１ｐとして機能する。また、光センサーＴＦＤの半導体層２０８ｄにおいては、レジストマスク２１８ｄより露呈した領域に高濃度にホウ素２１９が注入され、後のＴＦＤのｐ型領域２２０ｄが形成される。また、領域２１６ｄ’は、先の工程で注入された高濃度のリン２１５に加えて、高濃度のホウ素２１９が注入され、ゲッタリング領域２２１ｄとして機能する。レジストマスク２１８ｄと前工程でのレジストマスク２１４ｄとで共にマスクされ、高濃度のリンもホウ素も注入されなかった領域は、後のＴＦＤの真性領域２２２ｄとなる。このときの領域２２０ｐ、２２０ｄ、２２１ｐ、２２１ｄにおけるｐ型不純物元素（ホウ素）２１９の膜中濃度は１．５×１０19〜３×１０21／ｃｍ3となっている。上記工程において、ｎチャネル型ＴＦＴ及び画素ＴＦＴの活性領域２０８ｎ、２０８ｇは、マスク２１８ｎ、２１８ｇで全面覆われているため、ホウ素２１９はドーピングされない。
次いで、レジストマスク２１８ｎ、２１８ｇ、２１８ｄを除去した後、これを不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行う。本実施形態では、基板を一枚毎に高温雰囲気に移動し高温の窒素ガスを吹き付けることで高速昇降温を行う方式のＲＴＡ処理を用いた。処理条件としては、２００℃／分を超える昇降温速度で昇降温を行い、例えば６５０℃で１０分の加熱処理を行なった。このときの加熱処理としては、その他の方式も使用可能で、条件についても実施者が便宜設定すればよい。勿論、一般的な拡散炉（ファーネス炉）やランプ加熱方式のＲＴＡを用いてもよい。この熱処理工程で、図５（Ｉ）に示すように、後のｎチャネル型ＴＦＴの半導体層２０８ｎ、画素スイッチング用薄膜トランジスタ２０８ｇにおいては、ソース／ドレイン領域２１６ｎ、２１６ｇにドーピングされているリンが、その領域でのニッケルの固溶度を高め、チャネル領域２２２ｎ、２２２ｇ、ＬＤＤ領域２１７ｎ、２１７ｇに存在しているニッケルを、チャネル領域からＬＤＤ領域、そしてソース／ドレイン領域へと、矢印２２３で示される方向に移動させる。また、後のｐチャネル型ＴＦＴの半導体層２０８ｐにおいても、ソース／ドレイン領域の外側に形成されたゲッタリング領域２２１ｐに高濃度にドーピングされているリンおよびホウ素と、ホウ素のドーピング時に生じた格子欠陥等が、チャネル領域２２２ｐ、ソース／ドレイン領域２２０ｐに存在しているニッケルを、チャネル領域からソース／ドレイン領域、そしてゲッタリング領域へと、同様に矢印２２３で示される方向に移動させる。また、後の光センサーＴＦＤの半導体層２０８ｄにおいても、ｎ型領域２１６ｄにドーピングされているリンと、ｐ型領域２２０ｄの外側に形成されたゲッタリング領域２２１ｄにドーピングされているリンおよびホウ素が、真性領域２２２ｄ、ｐ型領域２２０ｄに存在しているニッケルを、同様に矢印２２３で示される方向に移動させる。この加熱処理工程により、ｎチャネル型ＴＦＴ及び画素ＴＦＴのソース／ドレイン領域２１６ｎ、２１６ｇと、ｐチャネル型ＴＦＴとＴＦＤのゲッタリング領域２２１ｐ、２２１ｄにはニッケルが移動してくるため、これらの領域におけるニッケル濃度は、１×１０18／ｃｍ3以上となっている。
また、この加熱処理工程で、ｎチャネル型ＴＦＴ及び画素ＴＦＴのソース／ドレイン領域２１６ｎ、２１６ｇとＬＤＤ領域２１７ｎ、２１７ｇ、及びＴＦＤのｎ型領域２１６ｄにドーピングされたｎ型不純物（リン）と、ｐチャネル型ＴＦＴのソース／ドレイン領域２２０ｐとＴＦＤのｐ型領域２２０ｄにドーピングされたｐ型不純物（ホウ素）の活性化も同時に行われる。その結果、ｎチャネル型ＴＦＴ、画素ＴＦＴのソース／ドレイン領域、及びＴＦＤのｎ型領域のシート抵抗値は、０．５〜１ｋΩ／□程度となり、ＬＤＤ領域のシート抵抗値は、３０〜６０ｋΩ／□であった。また、ｐチャネル型ＴＦＴのソース／ドレイン領域、及びＴＦＤのｐ型領域のシート抵抗値は、１〜１．５ｋΩ／□程度であった。ゲッタリング領域においては、ドーピングされたｎ型不純物元素のリンとｐ型不純物元素のホウ素がキャリア（電子とホール）を打ち消しあい、そのシート抵抗値は数十ｋΩ／□と、ソース／ドレイン領域としては機能しないような値となっているが、ｐチャネル型ＴＦＴ、ＴＦＤの半導体層において、ゲッタリング領域は、キャリアの移動を妨げないように配置され、動作上問題とはならない。
次いで、図５（Ｊ）に示すように、層間絶縁膜を形成する。窒化ケイ素膜、酸化ケイ素膜、または窒化酸化ケイ素膜を４００〜１５００ｎｍ（代表的には６００〜１０００ｎｍ）の厚さで形成する。本実施形態では、膜厚２００ｎｍの窒化ケイ素膜２２４と膜厚７００ｎｍの酸化ケイ素膜２２５とを積層形成し、２層構造とした。このときの成膜方法としては、プラズマＣＶＤ法を用い、窒化ケイ素膜はＳｉＨ4とＮＨ3を原料ガスとして、酸化ケイ素膜はＴＥＯＳとＯ2を原料として、連続形成した。もちろん、層間絶縁膜としては、これに限定されるものではなく、他のシリコンを含む絶縁膜を単層または積層構造としてよいし、上層にはアクリル等の有機絶縁膜を設けてもよい。
さらに、３００〜５００℃で３０分〜４時間程度の熱処理を行い、半導体層を水素化する工程を行う。この工程は、活性領域／ゲート絶縁膜の界面へ水素原子を供給し、ＴＦＴ特性を劣化させる不対結合手（ダングリングボンド）を終端化し不活性化する工程である。本実施形態では、水素を約３％含む窒素雰囲気下で４１０℃、１時間の熱処理を行った。層間絶縁膜（特に窒化ケイ素膜２２４）に含まれる水素の量が十分である場合には、窒素雰囲気で熱処理を行っても効果が得られる。水素化の他の手段としては、プラズマ水素化（プラズマにより励起された水素を用いる）を行ってもよい。
次に、層間絶縁膜にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってＴＦＴの電極・配線２２６ｎ、２２６ｐ、２２６ｇ、２２６ｄを形成する。窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。そして最後に、３５０℃、１時間のアニールを行い、図５（Ｊ）に示すドライバ用のｎチャネル型薄膜トランジスタ２２７、ｐチャネル型薄膜トランジスタ２２８、画素スイッチング用薄膜トランジスタ２２９、光センサー用薄膜ダイオード２３０とを完成させる。画素ＴＦＴにおいては、電極・配線２２６ｇの片方にＩＴＯ等の透明導電膜を接続し画素電極を形成する。さらに必要に応じて、ゲート電極２１０ｎおよび２１０ｐの上にもコンタクトホールを設けて、配線２２６により必要な電極間を接続する。また、ＴＦＴを保護する目的で、それぞれのＴＦＴ上に窒化ケイ素膜などからなる保護膜を設けてもよい。
以上の実施形態にしたがって作製したそれぞれのＴＦＴの電界効果移動度はｎチャネル型ＴＦＴで２５０〜３００ｃｍ2／Ｖｓ、ｐチャネル型ＴＦＴで１２０〜１５０ｃｍ2／Ｖｓと高く、閾値電圧はＮ型ＴＦＴで１Ｖ程度、Ｐ型ＴＦＴで−１．５Ｖ程度と非常に良好な特性を示す。また、本実施形態で作製したｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に構成したＣＭＯＳ構造回路で、インバーターチェーンやリングオシレーター等の回路を形成した場合、従来のものと比べて信頼性が高く、安定した回路特性を示した。また、画素ＴＦＴにおいても、ＴＦＴオフ動作時のリーク電流が単位Ｗ当たり例えば０．３ｐＡ以下と非常に低い値を安定して示し、優れたスイッチング特性を示した。さらに、ＴＦＤの光感度も従来方法を用いてＴＦＴと同一基板上に同時形成した場合に比べ、１．２倍程度向上し、それぞれの素子に対して結晶状態を個別にコントロールすることにより、それぞれのデバイスに対する特性の最適化が図れた。
（第３実施形態）
本発明を用いた第３の実施の形態について説明する。ここでは、第２実施形態とは異なる方法で、ガラス基板上に表示用の画素ＴＦＴと、駆動用のＣＭＯＳ構成ＴＦＴ回路、そしてフォトセンサーＴＦＤを同時作製する方法について、説明を行う。図６は、本実施形態で説明するＴＦＴ及びＴＦＤの作製工程を示す断面図であり、図６（Ａ）から（Ｅ）の順にしたがって工程が順次進行する。
本発明を用いた第３の実施の形態について説明する。ここでは、第２実施形態とは異なる方法で、ガラス基板上に表示用の画素ＴＦＴと、駆動用のＣＭＯＳ構成ＴＦＴ回路、そしてフォトセンサーＴＦＤを同時作製する方法について、説明を行う。図６は、本実施形態で説明するＴＦＴ及びＴＦＤの作製工程を示す断面図であり、図６（Ａ）から（Ｅ）の順にしたがって工程が順次進行する。
まず、図６（Ａ）において、ガラス基板３０１のＴＦＴ及びＴＦＤを形成する表面に、後のＴＦＤにおいて基板裏面方向からの光を遮光するための遮光層３０２を形成する。本実施形態では、例えば５０ｎｍのＭｏ膜を用いた。
次に、図６（Ｂ）に示すように、ガラス基板３０１及び遮光層３０２上に、第２実施形態と同様の方法で、窒化ケイ素膜を下層の第１下地膜３０３として成膜し、その上に酸化ケイ素膜を第２の下地膜３０４を積層形成した。次に、厚さ５０ｎｍの真性（Ｉ型）の非晶質ケイ素膜３０５をプラズマＣＶＤ法などによって成膜する。
続いて、第２実施形態と同様の方法で、ａ−Ｓｉ膜３０５の表面に触媒元素の添加を行う。触媒元素としては、ニッケルを用い、触媒元素含有層３０６を形成する。
そして、これを不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行う。この加熱処理において、ａ−Ｓｉ膜表面に添加されたニッケルがａ−Ｓｉ膜３０５中に拡散すると共に、シリサイド化が起こり、それを核としてａ−Ｓｉ膜３０５の結晶化が進行する。その結果、ａ−Ｓｉ膜３０５は結晶化され、結晶質ケイ素膜３０５ａとなる。この状態が、図６（Ｃ）の状態に相当する。
次に、図６（Ｄ）に示すように、上記結晶質ケイ素膜３０５ａ上にレーザー光に対する反射防止膜３０７を形成する。反射防止膜はパターニングされ、一部の領域にのみ選択的に配置される。このときの反射防止膜としては、酸化ケイ素膜や窒化ケイ素膜を用いることができるが、使用するレーザー光の波長に対するそれぞれの膜の屈折率の違いにより、最適な膜厚が異なる。レーザー光として３０８ｎｍのＸｅＣｌエキシマレーザー光を用い、かつ、反射防止膜として酸化ケイ素膜を用いる場合、例えば２０〜８０ｎｍ、さらに好ましくは３０〜７０ｎｍであれば、反射防止膜として高い効果が得られる。窒化ケイ素膜の場合は、２０〜５０ｎｍ程度が良い。本実施形態では、例えば４５ｎｍの厚さの酸化ケイ素膜を用いた。酸化ケイ素膜の形成は、ＴＥＯＳと酸素とを材料としてプラズマＣＶＤ法で形成して良いし、同様にプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏを材料ガスとして形成しても良い。
続いて、図６（Ｄ）に示すように、加熱処理により得られた結晶質ケイ素膜３０５ａにレーザー光３０８を照射することで、この結晶質ケイ素膜３０５ａをさらに再結晶化し、結晶性を向上させた結晶質ケイ素膜を形成する。このときのレーザー光としては、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を用いた。このときのレーザー光のビームサイズは、基板３０１表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板全面の再結晶化を行う。このとき、ビームの一部が重なるようにして走査することで、結晶質ケイ素膜３０５ａの任意の一点において、複数回のレーザー照射が行われ、均一性の向上が図れる。
このとき、反射防止膜３０７下の結晶質ケイ素膜の領域では、反射防止膜が無い領域に比べて、照射される実効的なレーザーエネルギーが高まる。その結果、反射防止膜３０７下で再結晶された結晶質ケイ素領域３０５ｂと、反射防止膜３０７の無い領域で再結晶化された結晶質ケイ素領域３０５ｃとで、結晶性に違いが生じる。
このときの結晶状態は、レーザー光の照射エネルギーにより制御される。すなわち、反射防止膜３０７の存在する領域の結晶質ケイ素膜に対して結晶性がほぼ極大値となる値以下の照射エネルギー密度を設定することにより、反射防止膜３０７の無い領域の結晶質ケイ素領域３０５ｃは、反射防止膜３０７のある領域の結晶質ケイ素領域３０５ｂよりも結晶性が低く形成される。本実施形態では、レーザー光の照射エネルギー密度として、反射防止膜３０７の存在する領域の結晶質ケイ素膜をベースにエネルギー密度を設定した。但し、本実施形態の場合も、第２実施形態と同様に、触媒元素を添加し加熱処理により結晶化された結晶質ケイ素膜３０５ａに対してレーザー光照射を行うのであるから、平均結晶粒径（ドメイン径）は前工程によりほぼ決まっており、図１１において、縦軸に表面凹凸（リッジ）の大きさをとり、それにより照射エネルギー密度を決定した。尚、図１１において、縦軸を表面凹凸としても、縦軸を平均結晶粒径とした場合と同様のエネルギー密度依存性のカーブが得られる。
すなわち、図１１での縦軸を結晶質ケイ素膜の平均表面粗さＲａに置き換えた場合、曲線９０１が反射防止膜３０７の存在する領域の結晶質ケイ素膜に相当し、曲線９０２が反射防止膜３０７が無い領域の結晶質ケイ素膜に相当する。本実施形態では、反射防止膜３０７の存在する領域の結晶質ケイ素膜に相当する曲線９０１が極大値を取るエネルギー密度よりも０〜５０ｍＪ／ｃｍ2小さい値、例えば、極大値を取るエネルギー密度が３００ｍＪ／ｃｍ2であったので、それよりも１０ｍＪ／ｃｍ2低い値である２９０ｍＪ／ｃｍ2のエネルギー密度で照射を行なった。また、このときのレーザー光のエネルギー密度は、高すぎると前工程で得られた結晶質ケイ素膜３０５ａの結晶状態がリセットされてしまうことになる。
このようにして、固相結晶化により得られた結晶質ケイ素膜３０５ａは、レーザー照射による溶融固化過程により結晶欠陥が低減され、より高品質な結晶質ケイ素領域３０５ｂ、３０５ｃとなる。ここで、結晶質ケイ素領域３０５ｂでのその平均表面粗さＲａは７〜１０ｎｍであり、領域３０５ｃでのＲａは１〜３ｎｍであった。また、顕微レーザーラマン分光において、５２０ｃｍ-1近傍に見られる結晶ＳｉのＴＯフォノンのピーク強度に対しては、結晶質ケイ素領域２０５ｃでの値に対して、領域２０５ｂでの値は、約５〜１０倍であった。平均結晶粒径は、最初の加熱処理による結晶化工程で決まっており、結晶質ケイ素領域３０５ｂ、３０５ｃ共にほぼ２〜５μｍであった。
その後、結晶質ケイ素領域３０５ｂ、３０５ｃの不要な領域を除去して素子間分離を行う。このとき、図６（Ｅ）に示すように、結晶性ケイ素膜領域３０５ｂを用いて、後にドライバ回路部を構成するｎチャネル型ＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の半導体層３０９ｎと、ｐチャネル型ＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の半導体層３０９ｐと、画素電極駆動用のｎチャネル型ＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の半導体層３０９ｇとを形成する。また、３０５ｃの結晶化領域を用いて、後に光センサーＴＦＤの活性領域（ｎ+／ｐ+型領域、真性領域）となる島状の半導体層３０９ｄを形成する。
以降、第２実施形態と同様の方法で、これらの島状半導体層をＴＦＴ及びＴＦＤの活性領域として、それぞれのＴＦＴとＴＦＤとを完成させる。本実施形態においては、第２実施形態に比べて、反射防止膜を用いることによって、結晶状態の違いをさらに明確に作り分けることができ、また、その際の反射防止膜の膜厚値を利用して、ＴＦＴの半導体層とＴＦＤの半導体層とにおいて、結晶性の違いをコントロールし易い。よって、ＴＦＴおよびＴＦＤのそれぞれの半導体層、さらにはＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適の結晶状態をそれぞれ作り分けることが出来、ＴＦＴでは高い電界効果移動度と高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。
（第４実施形態）
本発明における第４の実施の形態を図７を用いて説明する。ここでは、ｎチャネル型ＴＦＴとＴＦＤとをガラス基板上に作製する方法について説明する。図７は、ここで説明するｎチャネル型薄膜トランジスタ４２７と薄膜ダイオード４２８の作製工程を示す断面図であり、（Ａ）→（Ｉ）の順にしたがって作製工程が順次進行する。
本発明における第４の実施の形態を図７を用いて説明する。ここでは、ｎチャネル型ＴＦＴとＴＦＤとをガラス基板上に作製する方法について説明する。図７は、ここで説明するｎチャネル型薄膜トランジスタ４２７と薄膜ダイオード４２８の作製工程を示す断面図であり、（Ａ）→（Ｉ）の順にしたがって作製工程が順次進行する。
図７（Ａ）において、他の実施形態と同様の方法で、基板４０１上に遮光層４０２を形成する。遮光層４０２は、最終製品においてＴＦＤに対する基板裏面方向からの光を遮光するために機能する。本実施形態では、Ｍｏ膜をスパッタリングにより成膜し、パターニングして、図７（Ａ）に示す遮光層４０２を形成した。
次に、図７（Ｂ）に示すように、基板４０１からの不純物拡散を防ぐために、酸化ケイ素膜、窒化ケイ素膜または酸化窒化ケイ素膜などの下地膜を形成する。本実施形態では、下層の第１下地膜４０３として窒化ケイ素膜を成膜し、その上に第２の下地膜４０４として酸化ケイ素膜を積層形成した。続けて、例えば５０ｎｍの厚さの非晶質ケイ素膜（ａ−Ｓｉ膜）４０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。
次いで、非晶質ケイ素膜４０５の不要な領域を除去して素子間分離を行い、後にＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の半導体層４０６ｔと、後にＴＦＤの活性領域（ｎ+／ｐ+型領域、真性領域）となる島状の半導体層４０６ｄとを形成する。この状態が図７（Ｃ）に相当する。
次に、これらの島状半導体層のうち、後のＴＦＴの活性領域となる４０６ｔの中央部を覆うように、ゲート絶縁膜４０７を設ける。ここで、ゲート絶縁膜４０７は、後のレーザー照射結晶化工程においてレーザー光に対する反射防止膜として機能する。ゲート絶縁膜４０７としては、酸化ケイ素膜を用い、基板全面に堆積させた後、パターニングすることで図７（Ｄ）のように形成した。反射防止膜として機能させるためには、第３実施形態と同様に、その膜厚が重要である。本実施形態では、レーザー光として３０８ｎｍのＸｅＣｌエキシマレーザー光を用いることを想定して、７０ｎｍの厚さとした。酸化ケイ素膜の形成は、ＴＥＯＳと酸素とを材料としてプラズマＣＶＤ法で形成して良いし、同様にプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏを材料ガスとして形成しても良い。本実施形態では、ＴＥＯＳと酸素とを材料として、プラズマＣＶＤ法にて７０ｎｍの酸化ケイ素膜を形成した。
続いて、図７（Ｄ）に示すように、未だ非晶質ケイ素膜である島状半導体層４０６ｔと４０６ｄとに、レーザー光４０８を照射することで結晶化させる。このときのレーザー光としては、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を用い、基板４０１表面で長尺形状となるように成型されたビームを、長尺方向に対して垂直方向に順次走査を行って、基板全面の結晶化を行った。このとき、ビームの一部が重なるようにして走査することで、任意の一点において、複数回のレーザー照射が行われ、均一性の向上が図れる。
このとき、島状半導体層４０６ｔ、４０６ｄにおいて、ゲート絶縁膜４０７が存在する領域では、ゲート絶縁膜が反射防止膜として作用し、ゲート絶縁膜が無い領域に比べて、照射される実効的なレーザーエネルギーが高まる。その結果、ゲート絶縁膜４０７下で結晶された結晶質ケイ素領域４０９と、ゲート絶縁膜４０７の無い領域で結晶化された結晶質ケイ素領域４１０、４１１とで、結晶性に違いが生じる。
このときの結晶状態は、レーザー光の照射エネルギーにより制御される。すなわち、ゲート絶縁膜４０７の存在する領域の結晶質ケイ素膜に対して結晶性がほぼ極大値となる値以下の照射エネルギー密度を設定することにより、ゲート絶縁膜４０７の無い領域の結晶質ケイ素領域４１０、４１１は、ゲート絶縁膜４０７のある領域の結晶質ケイ素領域４０９よりも結晶性が低く形成される。本実施形態では、レーザー光の照射エネルギー密度として、ゲート絶縁膜４０７の存在する領域の結晶質ケイ素膜をベースにエネルギー密度を設定した。
本実施形態では、このときの結晶状態のパラメータとして、図１１に示す平均結晶粒径を用いた。レーザー光の照射エネルギー密度を上げるに従い、あるエネルギー値までは平均結晶粒径が大きくなっていくが、あるところで極大値を取り、それを境に減少に転じる傾向がある。本実施形態で用いたゲート絶縁膜を利用した反射防止膜は、この照射エネルギーに対する傾向を低エネルギー側にシフトさせる作用がある。すなわち、反射防止膜（ゲート絶縁膜）の無い領域のエネルギートレンドは、図１１の曲線９０２で表わされ、これに対して、反射防止膜（ゲート絶縁膜）が存在する領域のエネルギートレンドは曲線９０１のようになる。したがって、反射防止膜（ゲート絶縁膜）が存在する領域のケイ素膜に対して平均結晶粒径（結晶性）がほぼ極大値となる値以下の照射エネルギー密度を設定することにより、反射防止膜（ゲート絶縁膜）４０７で覆われていない結晶質ケイ素領域４１０、４１１は、反射防止膜（ゲート絶縁膜）４０７で覆われている結晶質ケイ素領域４０９よりも平均結晶粒径が小さくなり、他の結晶パラメータも含め、結晶状態が悪くなる。本実施形態では、レーザー光の照射エネルギー密度として、反射防止膜（ゲート絶縁膜）４０７が存在する領域（図１１の曲線９０１に相当）に対して、その平均結晶粒径が極大値を取るエネルギー密度よりも０〜５０ｍＪ／ｃｍ2小さい値に設定した。例えば、極大値を取るエネルギー密度が３４０ｍＪ／ｃｍ2であったので、それよりも１０ｍＪ／ｃｍ2低い値である３３０ｍＪ／ｃｍ2のエネルギー密度で照射を行なった。
以上のようにして得られた結晶質ケイ素膜において、結晶質ケイ素領域４０９の平均結晶粒径は２００〜３００ｎｍ、結晶質ケイ素領域４１０、４１１の平均結晶粒径は２０〜１００ｎｍであった。また、結晶質ケイ素膜の表面にはリッジが発生しており、結晶質ケイ素領域４０９でのその平均表面粗さＲａは６〜１０ｎｍ、結晶質ケイ素領域４１０、４１１でのＲａは１〜３ｎｍであった。また、顕微レーザーラマン分光において、５２０ｃｍ-1近傍に見られる結晶ＳｉのＴＯフォノンのピーク強度に対しては、結晶質ケイ素領域４１０、４１１での値に対して、結晶質ケイ素領域４０９での値が、約４〜８倍であった。
続いて、図７（Ｅ）に示すように、ゲート絶縁膜４０７上に導電膜をスパッタ法またはＣＶＤ法などを用いて堆積し、これをパターニング形成して、後のＴＦＴのゲート電極４１２とする。このとき、後のＴＦＤの半導体層４１１上には導電膜を形成しない。このときの導電膜としては、高融点金属のタングステン（Ｗ）を用い、例えば膜厚を４５０ｎｍとした。
次に、図７（Ｆ）に示すように、後にＴＦＤの活性領域となる島状半導体層４１１の一部を覆うように、レジストからなるマスク４１３を形成する。そして、この状態で、基板４０１上方よりｎ型不純物（リン）４１４を全面にイオンドーピングする。この工程により、ＴＦＤの半導体層４１１においては、レジストマスク４１３より露出している領域にリン４１４が注入され、後のＴＦＤのｎ+型領域４１６となる。ＴＦＴの半導体層を構成する結晶質ケイ素領域４０９、４１０においては、ゲート絶縁膜４０７より露出している領域にリン４１４が高濃度に注入され、後のＴＦＴのソース領域およびドレイン領域４１５となる。ここで、ゲート電極４１２が存在せず、ゲート絶縁膜４０７のみが存在している領域には、リン４１４が、ゲート絶縁膜４０７をスルーして、一部のリンが低濃度に注入される。この領域は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域４１７として機能し、チャネル領域とソース／ドレイン領域との接合部における電界集中を緩和し、ＴＦＴオフ動作時のリーク電流を低減できると共に、ホットキャリアによる劣化を抑える効果がある。本実施形態では、一回のドーピング処理により、ゲート絶縁膜４０７の有無を利用して高濃度領域４１５と低濃度領域４１７とを同時形成したが、それぞれに対して、ドーピング時の加速電圧とドーズ量を最適化し、２回に分けて行っても良い。また、ここで、ゲート電極４１２にマスクされ、リン４１４が注入されない領域は、後にＴＦＴのチャネル領域４２１となる。
すなわち、高い結晶性を有する結晶質ケイ素領域４０９を用いて、ＴＦＴの活性領域におけるチャネル領域４２１とＬＤＤ領域４１７とを形成し、低い結晶性の結晶質ケイ素領域４１０を用いて、ＴＦＴの活性領域におけるソース／ドレイン領域４１５を形成することになる。ＴＦＴの電界効果移動度等のオン特性とオフ動作時のリーク電流に代表されるオフ特性ともに、チャネル領域とＬＤＤ領域とが支配的であるため、これらの領域を高品質の結晶質ケイ素膜で構成することにより、例え、ソース／ドレイン領域の結晶性が低くとも、高い電気特性を有するＴＦＴが実現できる。
次に、前工程でマスクとして用いたレジスト４１３を除去した後、図７（Ｇ）に示すように、後にＴＦＤの活性領域となる島状半導体層４１１の一部と、後にＴＦＴの活性領域となる島状半導体層を構成する結晶質ケイ素領域４０９、４１０を全面的に覆うように、レジストからなるマスク４１８を形成する。そして、この状態で、基板４０１上方よりｐ型不純物（ボロン）４２０を全面にイオンドーピングする。この工程により、ＴＦＤの半導体層４１１において、レジストマスク４１８より露出している領域にボロン４２０が注入される。マスク４１８によって覆われている領域には、ボロン４２０はドーピングされない。これにより、ＴＦＤの半導体層４１１において、ボロン４２０が注入された領域は、後のＴＦＤのｐ+型領域４１９となり、前工程でリンも注入されなかった領域が、後の真性領域４２２となる。
そして、レジストマスク４１８を除去した状態が図７（Ｈ）に相当する。次に、これを不活性雰囲気下、例えば窒素雰囲気にて熱処理を行う。この熱処理により、ＴＦＴのソース／ドレイン領域４１５やＬＤＤ領域４１７、ＴＦＤのｎ+型領域４１６及びｐ+型領域４１９において、ドーピング時に生じた結晶欠陥等のドーピングダメージを回復させ、それぞれにドーピングされたリンとボロンを活性化させる。
続いて、図７（Ｉ）に示すように、酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜として形成する。本実施形態では、窒化ケイ素膜４２３と酸化ケイ素膜４２４の２層構造とした。その後、コンタクトホールを形成して、金属材料によってＴＦＴの電極・配線４２５とＴＦＤ電極・配線４２６とを形成する。
そして最後に、１気圧の窒素雰囲気あるいは水素混合雰囲気で３５０〜４５０℃のアニールを行い、図７（Ｉ）に示す薄膜トランジスタ４２７と薄膜ダイオード４２８とを完成させる。さらに必要に応じて、これらを保護する目的で、薄膜トランジスタ４２７と薄膜ダイオード４２８上に窒化ケイ素膜などからなる保護膜を設けてもよい。
以上の実施形態にしたがって、ＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適の結晶状態をそれぞれ作り分けることが出来、ＴＦＴでは高い電界効果移動度と高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。
また、本実施形態では、ＴＦＴのチャネル領域上に形成される反射防止膜を、そのままゲート絶縁膜として半導体素子に利用するため、第３実施形態と比べて、反射防止膜形成のための付加工程が生じない。その結果、製造工程を簡略化でき、半導体装置の製造コストを低減できる。
（第５実施形態）
本発明における第５の実施の形態を図８を用いて説明する。ここでは、前述の第１から第４実施形態とは異なる方法で、ｎチャネル型ＴＦＴとＴＦＤとをガラス基板上に作製する方法について、説明する。図８は、ここで説明するｎチャネル型薄膜トランジスタ５２６と薄膜ダイオード５２７の作製工程を示す断面図であり、（Ａ）→（Ｉ）の順にしたがって作製工程が順次進行する。
本発明における第５の実施の形態を図８を用いて説明する。ここでは、前述の第１から第４実施形態とは異なる方法で、ｎチャネル型ＴＦＴとＴＦＤとをガラス基板上に作製する方法について、説明する。図８は、ここで説明するｎチャネル型薄膜トランジスタ５２６と薄膜ダイオード５２７の作製工程を示す断面図であり、（Ａ）→（Ｉ）の順にしたがって作製工程が順次進行する。
図８（Ａ）において、他の実施形態と同様の方法で、基板５０１上に遮光層５０２を形成する。遮光層５０２は、最終製品においてＴＦＤに対する基板裏面方向からの光を遮光するために機能する。本実施形態では、Ｍｏ膜をスパッタリングにより成膜し、パターニングして、遮光層５０２を形成した。引き続いて、前述の第１から第４の実施形態と同様の方法で、ガラス基板５０１及び遮光層５０２を覆うように、酸化窒化ケイ素膜からなる下層の第１下地膜５０３と、酸化ケイ素膜からなる第２の下地膜５０４とを積層形成し、続いて、例えば４０ｎｍの厚さの非晶質ケイ素膜５０５を形成する。この工程は下地絶縁膜と非晶質半導体膜を大気解放しないで連続的に形成しても構わない。
次に、酸化ケイ素膜でなるマスク絶縁膜５０６を２００ｎｍ程度の厚さに形成する。このマスク絶縁膜５０６をパターニングし、一部を開口させることにより、図８（Ａ）に示すように、その開口部において、非晶質ケイ素膜５０５が露呈される。
次に、重量換算で１〜１０ｐｐｍ程度、例えば６ｐｐｍの触媒元素（本実施形態ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素層５０７を形成する。この時、触媒元素は、マスク絶縁膜５０６の開口部において、選択的に非晶質ケイ素膜５０５に接触して、触媒元素添加領域が形成される。この状態が図８（Ａ）の状態に相当する。
次に、５００〜６５０℃（好ましくは５５０〜６００℃）で３０分〜１０時間の加熱処理を行う。本実施形態では、５９０℃で１時間の加熱処理を行う。その結果、図８（Ｂ）に示すように、触媒元素添加領域においてのみ結晶核が発生し、その領域の非晶質ケイ素膜が結晶化され、結晶質ケイ素領域５０５ａとなる。このとき、マスク絶縁膜５０６上に存在するニッケル５０７は、マスク絶縁膜５０６に阻まれ、下層の非晶質ケイ素膜へは到達せず、非晶質状態のまま残る。
マスク絶縁膜（酸化ケイ素膜）５０６を除去した後、結晶質ケイ素領域５０５ａと非晶質ケイ素領域とが混在するケイ素膜に、図８（Ｃ）で示すように、レーザー光５０８を照射する。このときのレーザー光としては、第１から第４実施形態と同様に、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を用い、ビームの一部が重なるようにして走査することで、ケイ素膜の任意の一点において、複数回のレーザー照射を行い、均一性の向上を図った。
これにより、触媒元素が導入され選択的に結晶化された結晶質ケイ素領域５０５ａは、レーザー光５０８の照射による溶融固化過程により結晶欠陥が低減され、その一部を成長核として再結晶化することで、より高品質な結晶質ケイ素領域５０５ｂとなる。また、非晶質領域においては、レーザー光５０８の照射による溶融固化過程にて結晶化し、結晶質ケイ素領域５０５ｃが形成される。このときのレーザー照射エネルギー密度としては、２５０〜４５０ｍＪ／ｃｍ2、例えば、３５０ｍＪ／ｃｍ2のエネルギー密度で照射を行なった。また、このときのレーザー光のエネルギー密度は、高すぎると前工程で得られた結晶質ケイ素領域５０５ａの結晶状態がリセットされてしまうことになる。
ここで、このようにして得られた結晶質ケイ素領域５０５ｂの結晶面配向は、触媒元素による固相結晶化工程でほぼ決定しており、主に〈１１１〉晶帯面で構成され、その中でも特に（１１０）面配向と（２１１）面配向とで全体の５０％以上の領域が占められている。また、その平均結晶粒径、結晶ドメイン（ほぼ同一の面方位領域）のドメイン径は、２〜５μｍとなっている。これに対して、レーザー照射により非晶質状態から結晶化された結晶質ケイ素領域５０５ｃの結晶面配向は、ランダムであり、特に（１００）面配向と（１１１）面配向がよく見られる。（１００）面配向と（１１１）面配向は、共に〈１１１〉晶帯面のグループには入らない。また、平均結晶粒径は１００〜３００ｎｍと、結晶質ケイ素領域５０５ｂに対して一桁以上小さな値となっている。
その後、結晶質ケイ素領域５０５ｂ、５０５ｃの不要な領域を除去して素子間分離を行う。このとき、図８（Ｄ）に示すように、結晶質ケイ素膜の高品質な結晶化領域５０５ｂを用いて、後にＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の半導体層５０９ｔを形成し、結晶質ケイ素領域５０５ｃを用いて、後にＴＦＤの活性領域（ｎ+／ｐ+型領域、真性領域）となる島状の半導体層５０９ｄを形成する。
続いて、図８（Ｅ）に示すように、これらの島状半導体層５０９ｔと５０９ｄとを覆うゲート絶縁膜５１０を形成する。ゲート絶縁膜５１０としては、厚さ２０〜１５０ｎｍの酸化ケイ素膜が好ましく、ここでは１００ｎｍの酸化ケイ素膜を用いた。
続いて、ゲート絶縁膜５１０上に導電膜をスパッタ法またはＣＶＤ法などを用いて堆積し、これをパターニング形成して、後のＴＦＴのゲート電極５１１とする。このとき、後のＴＦＤの半導体層５０９ｄ上には導電膜を形成しない。このときの導電膜としては、本実施例では、高融点金属のＷを用いた。
次に、図８（Ｆ）に示すように、後にＴＦＤの活性領域となる島状半導体層５０９ｄの一部を覆うように、ゲート絶縁膜５１０上にレジストからなるマスク５１２を形成する。そして、この状態で、基板５０１上方よりｎ型不純物（リン）５１３を全面にイオンドーピングする。この工程で、リン５１３は、ゲート絶縁膜５１０をスルーし、半導体層５０９ｔ、５０９ｄに注入される。この工程により、ＴＦＤの半導体層５０９ｄにおいて、レジストマスク５１２より露出している領域と、ＴＦＴの半導体層５０９ｔにおいて、ゲート電極５１１より露出している領域にリン５１３が注入される。レジストマスク５１２とゲート電極５１１によって覆われている領域には、リン５１３はドーピングされない。これにより、ＴＦＴの半導体層５０９ｔにおいて、リン５１３が注入された領域は、後のＴＦＴのソース領域およびドレイン領域５１４となり、ゲート電極５１１にマスクされリン５１３が注入されない領域は、後にＴＦＴのチャネル領域５１６となる。また、ＴＦＤの半導体層５０９ｄにおいては、リン５１３が注入された領域は、後のＴＦＤのｎ+型領域５１５となる。
次に、前工程で用いたレジストマスク５１２を除去した後、図８（Ｇ）に示すように、後にＴＦＤの活性領域となる島状半導体層５０９ｄの一部と、後にＴＦＴの活性領域となる島状半導体層５０９ｔを全面的に覆うように、ゲート絶縁膜５１０上にレジストからなるマスク５１７を形成する。そして、この状態で、基板上方よりｐ型不純物（ボロン）５１８を全面にイオンドーピングする。この工程により、ＴＦＤの半導体層５０９ｄにおいて、レジストマスク５１７より露出している領域にボロン５１８が注入される。マスク５１７によって覆われている領域には、ボロン５１８はドーピングされない。これにより、ＴＦＤの半導体層５０９ｄにおいて、ボロン５１８が注入された領域は、後のＴＦＤのｐ+型領域５１９となり、前工程でリンも注入されなかった領域が、後の真性領域５２０となる。
そして、前工程でマスクとして用いたレジスト５１７を除去した後、これを不活性雰囲気下、例えば窒素雰囲気にて熱処理を行う。この熱処理工程で、図８（Ｈ）に示すように、後のＴＦＴの半導体層５０９ｔにおいて、ソース／ドレイン領域５１４にドーピングされているリンが、その領域でのニッケルの固溶度を高め、チャネル領域５１６に存在しているニッケルを、チャネル領域からソース／ドレイン領域へと、矢印５２１で示される方向に移動させる。この加熱処理工程により、ＴＦＴのソース／ドレイン領域５１４にはニッケルが移動してくるため、これらの領域におけるニッケル濃度は、他の領域よりも高くなっている。また、このとき、同時に、ＴＦＴのソース／ドレイン領域５１４やＴＦＤのｎ+型領域５１５及びｐ+型領域５１９において、ドーピング時に生じた結晶欠陥等のドーピングダメージを回復させ、それぞれにドーピングされたリンとボロンを活性化させる。これにより、ＴＦＴのソース／ドレイン領域５１４やＴＦＤのｎ+型領域５１５及びｐ+型領域５１９の低抵抗化が図れる。このときの加熱処理としては、一般的な加熱炉を用いてもよいが、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）がより望ましい。本実施形態では、基板を一枚毎に高温雰囲気に移動し高温の窒素ガスを吹き付けることで高速昇降温を行う方式のＲＴＡ処理を用いた。処理条件としては、２００℃／分を超える昇降温速度で昇降温を行い、例えば６８０℃で７分の加熱処理を行なった。このときの加熱処理としては、その他の方式も使用可能で、条件についても実施者が便宜設定すればよい。
続いて、図８（Ｉ）に示すように、酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜として形成する。本実施形態では、窒化ケイ素膜５２２と酸化ケイ素膜５２３の２層構造とした。その後、コンタクトホールを形成して、金属材料によってＴＦＴの電極・配線５２４とＴＦＤ電極・配線５２５とを形成する。
そして最後に、１気圧の窒素雰囲気あるいは水素混合雰囲気で３５０〜４５０℃のアニールを行い、図８（Ｉ）に示す薄膜トランジスタ５２６と薄膜ダイオード５２７とを完成させる。さらに必要に応じて、これらを保護する目的で、薄膜トランジスタ５２６と薄膜ダイオード５２７上に窒化ケイ素膜などからなる保護膜を設けてもよい。
以上の実施形態にしたがって、ＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適の結晶状態をそれぞれ作り分けることが出来、ＴＦＴでは高い電界効果移動度と高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。本実施形態では、ＴＦＴの半導体層を、触媒元素を用い固相結晶化されレーザー照射により高品質化された結晶質ケイ素膜、ＴＦＤの半導体層を、非晶質状態からのレーザー結晶化による結晶質ケイ素膜、というように、積極的に結晶化方法を変えて、ＴＦＴおよびＴＦＤのそれぞれの半導体層に要求される結晶状態を作り分けることで、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、高い電流駆動能力が要求されるＴＦＴと光センサーＴＦＤに対する最適な素子特性を同時に実現できる。
（第６実施形態）
本発明における第６の実施の形態を図９を用いて説明する。ここでは、第５実施形態と同様の方法で、ｎチャネル型ＴＦＴとＴＦＤとをガラス基板上に作製するが、ＴＦＤと基板との間にヒートシンク層を設けない点で第５実施形態と異なっている。本実施形態は、ＴＦＤの背面側に遮光膜を設ける必要のない半導体装置、例えば有機ＥＬ装置などに好適に用いられる。
本発明における第６の実施の形態を図９を用いて説明する。ここでは、第５実施形態と同様の方法で、ｎチャネル型ＴＦＴとＴＦＤとをガラス基板上に作製するが、ＴＦＤと基板との間にヒートシンク層を設けない点で第５実施形態と異なっている。本実施形態は、ＴＦＤの背面側に遮光膜を設ける必要のない半導体装置、例えば有機ＥＬ装置などに好適に用いられる。
図９（Ａ）に示すように、基板４０１の上に、基板４０１からの不純物拡散を防ぐために、酸化ケイ素膜、窒化ケイ素膜または酸化窒化ケイ素膜などの下地膜を形成する。本実施形態では、下層の第１下地膜４０３として窒化ケイ素膜を成膜し、その上に第２の下地膜４０４として酸化ケイ素膜を積層形成した。続けて、例えば５０ｎｍの厚さの非晶質ケイ素膜（ａ−Ｓｉ膜）４０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。
次いで、図９（Ｂ）に示すように、非晶質ケイ素膜４０５の不要な領域を除去して素子間分離を行い、後にＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の半導体層４０６ｔと、後にＴＦＤの活性領域（ｎ+／ｐ+型領域、真性領域）となる島状の半導体層４０６ｄとを形成する。
続いて、図９（Ｃ）に示すように、島状半導体層４０６ｔ、４０６ｄのうち、後のＴＦＴの活性領域となる４０６ｔの中央部を覆うように、ゲート絶縁膜４０７を設ける。ここで、ゲート絶縁膜４０７は、後のレーザー照射結晶化工程においてレーザー光に対する反射防止膜として機能する。ゲート絶縁膜４０７は、酸化ケイ素膜を用い、基板全面に堆積させた後、パターニングすることによって形成できる。ゲート絶縁膜４０７を反射防止膜として機能させるためには、第３実施形態と同様に、その膜厚が重要である。本実施形態では、レーザー光として３０８ｎｍのＸｅＣｌエキシマレーザー光を用いることを想定して、７０ｎｍの厚さとした。酸化ケイ素膜の形成は、ＴＥＯＳと酸素とを材料としてプラズマＣＶＤ法で形成して良いし、同様にプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏを材料ガスとして形成しても良い。本実施形態では、ＴＥＯＳと酸素とを材料として、プラズマＣＶＤ法にて７０ｎｍの酸化ケイ素膜を形成した。
続いて、図９（Ｄ）に示すように、未だ非晶質ケイ素膜である島状半導体層４０６ｔと４０６ｄとに対してレーザー光４０８を照射して結晶化させる。このときのレーザー光としては、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を用い、基板４０１表面で長尺形状となるように成型されたビームを、長尺方向に対して垂直方向に順次走査を行って、基板全面の結晶化を行った。このとき、ビームの一部が重なるようにして走査することで、任意の一点において、複数回のレーザー照射が行われ、均一性の向上が図れる。
このとき、島状半導体層４０６ｔ、４０６ｄにおいて、ゲート絶縁膜４０７が存在する領域では、ゲート絶縁膜が反射防止膜として作用し、ゲート絶縁膜が無い領域に比べて、照射される実効的なレーザーエネルギーが高まる。その結果、ゲート絶縁膜４０７で覆われた状態で結晶化された結晶質ケイ素領域４０９と、ゲート絶縁膜４０７で覆われていない状態で結晶化された結晶質ケイ素領域４１０、４１１とで、結晶性に違いが生じる。
それぞれの結晶質ケイ素領域４０９、４１０、４１１の結晶状態は、レーザー光の照射エネルギーにより制御される。すなわち、ゲート絶縁膜４０７の存在する領域の結晶質ケイ素膜に対して結晶性がほぼ極大値となる値以下の照射エネルギー密度を設定することにより、ゲート絶縁膜４０７で覆われていない結晶質ケイ素領域４１０、４１１は、ゲート絶縁膜４０７で覆われた結晶質ケイ素領域４０９よりも結晶性が低くなる。本実施形態では、レーザー光の照射エネルギー密度として、ゲート絶縁膜４０７の存在する領域の結晶質ケイ素膜をベースにエネルギー密度を設定した。
本実施形態では、このときの結晶状態のパラメータとして、図１１に示す平均結晶粒径を用いた。レーザー光の照射エネルギー密度を上げるに従い、あるエネルギー値までは平均結晶粒径が大きくなっていくが、あるところで極大値を取り、それを境に減少に転じる傾向がある。本実施形態で用いたゲート絶縁膜を利用した反射防止膜は、この照射エネルギーに対する傾向を低エネルギー側にシフトさせる作用がある。すなわち、反射防止膜（ゲート絶縁膜）の無い領域のエネルギートレンドは、図１１において曲線９０２となり、これに対して、反射防止膜（ゲート絶縁膜）が存在する領域のエネルギートレンドは曲線９０１のようになる。したがって、反射防止膜（ゲート絶縁膜）が存在する領域のケイ素膜に対して平均結晶粒径（結晶性）がほぼ極大値となる値以下の照射エネルギー密度を設定することにより、反射防止膜（ゲート絶縁膜）４０７で覆われていない結晶質ケイ素領域４１０、４１１は、反射防止膜（ゲート絶縁膜）４０７で覆われている結晶質ケイ素領域４０９よりも平均結晶粒径が小さくなり、他の結晶パラメータも含め、結晶状態が悪くなる。本実施形態では、レーザー光の照射エネルギー密度として、反射防止膜（ゲート絶縁膜）４０７が存在する領域（図１１の曲線９０１に相当）に対して、その平均結晶粒径が極大値を取るエネルギー密度よりも０〜５０ｍＪ／ｃｍ2小さい値に設定した。例えば、極大値を取るエネルギー密度が３４０ｍＪ／ｃｍ2であったので、それよりも１０ｍＪ／ｃｍ2低い値である３３０ｍＪ／ｃｍ2のエネルギー密度で照射を行なった。
以上のようにして得られた結晶質ケイ素膜において、結晶質ケイ素領域４０９の平均結晶粒径は２００〜３００ｎｍ、結晶質ケイ素領域４１０、４１１の平均結晶粒径は２０〜１００ｎｍであった。また、結晶質ケイ素膜の表面にはリッジが発生しており、結晶質ケイ素領域４０９でのその平均表面粗さＲａは６〜１０ｎｍ、結晶質ケイ素領域４１０、４１１でのＲａは１〜３ｎｍであった。また、顕微レーザーラマン分光において、５２０ｃｍ-1近傍に見られる結晶ＳｉのＴＯフォノンのピーク強度に対しては、結晶質ケイ素領域４１０、４１１での値に対して、結晶質ケイ素領域４０９での値が、約４〜８倍であった。
続いて、図９（Ｅ）に示すように、ゲート絶縁膜４０７上に導電膜をスパッタ法またはＣＶＤ法などを用いて堆積し、これをパターニング形成して、後のＴＦＴのゲート電極４１２とする。このとき、後のＴＦＤの半導体層４１１上には導電膜を形成しない。このときの導電膜としては、高融点金属のタングステン（Ｗ）を用い、例えば膜厚を４５０ｎｍとした。
次に、図９（Ｆ）に示すように、後にＴＦＤの活性領域となる島状半導体層４１１の一部を覆うように、レジストからなるマスク４１３を形成する。そして、この状態で、基板４０１上方よりｎ型不純物（リン）４１４を全面にイオンドーピングする。この工程により、ＴＦＤの半導体層４１１においては、レジストマスク４１３より露出している領域にリン４１４が注入され、後のＴＦＤのｎ+型領域４１６となる。ＴＦＴの半導体層を構成する結晶質ケイ素領域４０９、４１０においては、ゲート絶縁膜４０７より露出している領域にリン４１４が高濃度に注入され、後のＴＦＴのソース領域およびドレイン領域４１５となる。ここで、ゲート電極４１２が存在せず、ゲート絶縁膜４０７のみが存在している領域には、リン４１４が、ゲート絶縁膜４０７をスルーして、一部のリンが低濃度に注入される。この領域は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域４１７として機能し、チャネル領域とソース／ドレイン領域との接合部における電界集中を緩和し、ＴＦＴオフ動作時のリーク電流を低減できると共に、ホットキャリアによる劣化を抑える効果がある。本実施形態では、一回のドーピング処理により、ゲート絶縁膜４０７の有無を利用して高濃度領域４１５と低濃度領域４１７とを同時形成したが、それぞれに対して、ドーピング時の加速電圧とドーズ量を最適化し、２回に分けて行っても良い。また、ここで、ゲート電極４１２にマスクされ、リン４１４が注入されない領域は、後にＴＦＴのチャネル領域４２１となる。
すなわち、高い結晶性を有する結晶質ケイ素領域４０９を用いて、ＴＦＴの活性領域におけるチャネル領域４２１とＬＤＤ領域４１７とを形成し、結晶性の低い結晶質ケイ素領域４１０を用いて、ＴＦＴの活性領域におけるソース／ドレイン領域４１５を形成することになる。ＴＦＴの電界効果移動度等のオン特性とオフ動作時のリーク電流に代表されるオフ特性ともに、チャネル領域とＬＤＤ領域とが支配的であるため、これらの領域を高品質の結晶質ケイ素膜で構成することにより、例え、ソース／ドレイン領域の結晶性が低くとも、高い電気特性を有するＴＦＴが実現できる。
次に、前工程で用いたレジストマスク４１３を除去した後、図９（Ｇ）に示すように、後にＴＦＤの活性領域となる島状半導体層４１１の一部と、後にＴＦＴの活性領域となる島状半導体層を構成する結晶質ケイ素領域４０９、４１０を全面的に覆うように、レジストからなるマスク４１８を形成する。そして、この状態で、基板４０１上方よりｐ型不純物（ボロン）４２０を全面にイオンドーピングする。この工程により、ＴＦＤの半導体層４１１において、レジストマスク４１８より露出している領域にボロン４２０が注入される。マスク４１８によって覆われている領域には、ボロン４２０はドーピングされない。これにより、ＴＦＤの半導体層４１１において、ボロン４２０が注入された領域は、後のＴＦＤのｐ+型領域４１９となり、前工程でリンも注入されなかった領域が、後の真性領域４２２となる。
そして、レジストマスク４１８を除去した状態が図９（Ｈ）に相当する。次に、これを不活性雰囲気下、例えば窒素雰囲気にて熱処理を行う。この熱処理により、ＴＦＴのソース／ドレイン領域４１５やＬＤＤ領域４１７、ＴＦＤのｎ+型領域４１６及びｐ+型領域４１９において、ドーピング時に生じた結晶欠陥等のドーピングダメージを回復させ、それぞれにドーピングされたリンとボロンを活性化させる。
続いて、図９（Ｉ）に示すように、酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜として形成する。本実施形態では、窒化ケイ素膜４２３と酸化ケイ素膜４２４の２層構造とした。その後、コンタクトホールを形成して、金属材料によってＴＦＴの電極・配線４２５とＴＦＤ電極・配線４２６とを形成する。
そして最後に、１気圧の窒素雰囲気あるいは水素混合雰囲気で３５０〜４５０℃のアニールを行い、図９（Ｉ）に示す薄膜トランジスタ４２７と薄膜ダイオード４２８’とを完成させる。さらに必要に応じて、これらを保護する目的で、薄膜トランジスタ４２７と薄膜ダイオード４２８’の上に窒化ケイ素膜などからなる保護膜を設けてもよい。
以上の実施形態にしたがって、ＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適の結晶状態をそれぞれ作り分けることが出来、ＴＦＴでは高い電界効果移動度と高いスイッチング特性が得られ、ＴＦＤでは高い光感度が得られる。その結果、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。
また、本実施形態では、ＴＦＴのチャネル領域上に形成される反射防止膜を、そのままゲート絶縁膜として半導体素子に利用するため、第３実施形態と比べて、反射防止膜形成のための付加工程が生じない。その結果、製造工程を簡略化でき、半導体装置の製造コストを低減できる。
なお、本実施形態では、第５実施形態で説明した方法と同様の方法で非晶質半導体膜の結晶化を行ったが、代わりに、第２実施形態で説明した方法と同様の方法で、触媒元素を利用した加熱処理によって非晶質半導体膜の一部のみを結晶化させた後、レーザー照射工程を行って結晶質半導体膜を形成することもできる。
前述したように、本実施形態は有機ＥＬ表示装置に好適に適用される。例えば、上記方法で薄膜トランジスタ４２７および薄膜ダイオード４２８’が設けられた基板上に、透明電極層、発光層、および上部電極層をこの順で形成することにより、ボトムエミッション型の有機ＥＬ表示装置を製造することができる。または、上部電極層として透明電極を形成して、トップエミッション型の有機ＥＬ表示装置を製造してもよい。その場合には、基板４０１は透光性である必要はない。
（第７実施形態）
本実施形態では、第１〜第６の実施形態とはさらに異なる結晶化方法について、ｎチャネル型ＴＦＴとＴＦＤとをガラス基板上に作製する方法について、説明する。説明には図１０を用いる。図１０は、本実施形態での作製工程を示す断面図であり、（Ａ）から（Ｆ）にしたがって作製工程が順次進行する。
本実施形態では、第１〜第６の実施形態とはさらに異なる結晶化方法について、ｎチャネル型ＴＦＴとＴＦＤとをガラス基板上に作製する方法について、説明する。説明には図１０を用いる。図１０は、本実施形態での作製工程を示す断面図であり、（Ａ）から（Ｆ）にしたがって作製工程が順次進行する。
まず、第１〜第６の実施形態と同様に、基板（本実施形態ではガラス基板）６０１上に、Ｍｏ等からなる遮光層６０２を設け、さらにその上に基板からの不純物拡散を防ぐために、例えば、窒化ケイ素膜を下層の第１下地膜６０３、その上に酸化ケイ素膜を第２の下地膜６０４として積層形成した。次に、３０〜８０ｎｍの厚さで非晶質ケイ素膜６０５を、第１〜第６実施形態と同様の方法で形成する。この工程は下地絶縁膜と非晶質半導体膜を大気解放しないで連続的に形成しても構わない。
次に、酸化ケイ素膜でなるマスク絶縁膜６０６を２００ｎｍ程度の厚さに形成する。マスク絶縁膜は、図１０（Ａ）に示すように、半導体膜に触媒元素をドープするための開口部を有している。
次に、重量換算で１００ｐｐｍ程度の触媒元素（本実施形態ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素層６０７を形成する。この時、触媒元素層６０７の触媒元素は、マスク絶縁膜６０６の開口部において、選択的に非晶質ケイ素膜６０５に接触して、触媒元素添加領域が形成される。この状態が図１０（Ａ）に相当する。
また、本実施形態ではスピンコート法でニッケルをドープする方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施形態の場合はニッケル膜）を非晶質ケイ素膜上に形成する手段をとっても良い。
次に、５００〜６５０℃（好ましくは５５０〜６００℃）で６〜２０時間（好ましくは８〜１５時間）の加熱処理を行う。本実施形態では、５９０℃で６時間の加熱処理を行う。その結果、図１０（Ｂ）に示すように、触媒元素添加領域に結晶核が発生し、その領域の非晶質ケイ素膜がまず結晶化され、結晶質ケイ素領域６０５ａとなる。さらに、図１０（Ｃ）に示すように、結晶化領域である結晶質ケイ素領域６０５ａを起点として概略基板と平行な方向（矢印６０８で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶質ケイ素領域６０５ｂが形成される。このとき、マスク絶縁膜６０６上に存在するニッケルは、マスク絶縁膜６０６に阻まれ、下層の非晶質ケイ素膜へは到達せず、開口領域において導入されたニッケルのみにより非晶質ケイ素膜６０５の結晶化が行われる。また、横方向への結晶成長が到達しない領域は非晶質ケイ素領域６０５ｃとして残る。この後、マスク絶縁膜（酸化ケイ素膜）６０６を除去し、図１０（Ｄ）に示す状態を得る。
次に、結晶質ケイ素領域６０５ａ、６０５ｂと非晶質ケイ素領域６０５ｃとが混在するケイ素膜に、図１０（Ｅ）で示すように、レーザー光６０９を照射する。このときのレーザー光としては、第１から第６実施形態と同様に、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を用い、ビームの一部が重なるようにして走査することで、ケイ素膜の任意の一点において、複数回のレーザー照射を行い、均一性の向上を図った。
これにより、触媒元素が導入され選択的に結晶化された結晶質ケイ素領域６０５ａと６０５ｂとは、レーザー光６０９の照射による溶融固化過程により結晶欠陥が低減され、その一部を成長核として再結晶化することで、それぞれ、より高品質な結晶質ケイ素領域６０５ｄ、６０５ｅとなる。特に、横方向に結晶成長した結晶質ケイ素領域６０５ｅは、より高品質化され、より高い結晶性を有する結晶質ケイ素膜となっている。
また、非晶質ケイ素領域６０５ｃにおいては、レーザー光６０９の照射による溶融固化過程にて結晶化し、結晶質ケイ素領域６０５ｆが形成される。このときのレーザー照射エネルギー密度としては、２５０〜４５０ｍＪ／ｃｍ2、例えば、３５０ｍＪ／ｃｍ2のエネルギー密度で照射を行なった。また、このとき、レーザー光のエネルギー密度が高すぎると、前工程で得られた結晶質ケイ素領域６０５ｂの結晶状態がリセットされてしまうことになる。
ここで、このようにして得られた結晶質ケイ素領域６０５ｅの結晶面配向は、触媒元素による固相結晶化工程でほぼ決定しており、主に〈１１１〉晶帯面で構成され、その中でも特に（１１０）面配向と（２１１）面配向とで全体の５０％以上の領域が占められている。また、その結晶状態としては、一方向に沿った結晶ドメイン（ほぼ同一の面方位領域）で構成され、結晶粒のような概念とはならない。これに対して、レーザー照射により非晶質状態から結晶化された結晶質ケイ素領域６０５ｆの結晶面配向は、ランダムであり、特に（１００）面配向と（１１１）面配向がよく見られる。（１００）面配向と（１１１）面配向は、共に〈１１１〉晶帯面のグループには入らない。また、平均結晶粒径は１００〜３００ｎｍとなっている。
その後、結晶質ケイ素領域６０５ｅ、６０５ｆの不要な領域を除去して素子間分離を行う。このとき、図１０（Ｆ）に示すように、横方向に結晶成長した高品質な結晶質ケイ素領域６０５ｅを用いて、後にＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の半導体層６１０ｔを形成し、結晶質ケイ素領域６０５ｆを用いて、後にＴＦＤの活性領域（ｎ+／ｐ+型領域、真性領域）となる島状の半導体層６１０ｄを形成する。
以降、第５実施形態と同様の方法で、これらの島状半導体層をＴＦＴ及びＴＦＤの活性領域として、それぞれのＴＦＴとＴＦＤとを完成させる。本実施形態においては、ＴＦＴの半導体層として、横方向に結晶成長したより高品質な結晶質ケイ素膜を利用することができ、より高い電流駆動能力を有するＴＦＴを実現できる。そして、ＴＦＴおよびＴＦＤのそれぞれの半導体層、さらにはＴＦＴのチャネル領域とＴＦＤの真性領域に求められる最適の結晶状態をそれぞれ作り分けることができる。その結果、同一の非晶質半導体膜を結晶化させて形成した半導体層を用いて、ＴＦＴおよびＴＦＤのそれぞれに要求される最適な素子特性を同時に実現できる。
（第８実施形態）
本実施形態では、センサー機能を備えた表示装置を説明する。これらの表示装置は、上述してきた何れかの実施形態を用いて、ＴＦＴおよびＴＦＤが形成された基板を用いて構成されている。
本実施形態では、センサー機能を備えた表示装置を説明する。これらの表示装置は、上述してきた何れかの実施形態を用いて、ＴＦＴおよびＴＦＤが形成された基板を用いて構成されている。
本実施形態のセンサー機能を備えた表示装置は、例えば、タッチセンサー付きの液晶表示装置であり、表示領域と、表示領域の周辺に位置する額縁領域とを有している。表示領域は、複数の表示部（画素）と、複数の光センサー部とを有している。各表示部は、画素電極と、画素スイッチング用ＴＦＴとを含んでおり、各光センサー部はＴＦＤを含んでいる。額縁領域には、各表示部を駆動するための表示用の駆動回路が設けられており、駆動回路には駆動回路用ＴＦＴが利用されている。画素スイッチング用ＴＦＴおよび駆動回路用ＴＦＴと、光センサー部のＴＦＤとは、第１〜第７実施形態で説明したような方法により、同一基板上に形成されている。なお、本発明の表示装置では、表示装置に使用されるＴＦＴのうち少なくとも画素スイッチング用ＴＦＴが、上記方法により、光センサー部のＴＦＤと同一基板上に形成されていればよく、例えば駆動回路は、他の基板上に別途設けてもよい。
本実施形態では、光センサー部は、対応する表示部（例えば原色の画素）に隣接して配置されている。１つの表示部に対して１つの光センサー部を配置してもよいし、複数の光センサー部を配置してもよい。または、複数の表示部のセットに対して光センサー部を１個ずつ配置してもよい。例えば、３つの原色（ＲＧＢ）の画素からなるカラー表示画素に対して、１個の光センサー部を設けることができる。このように、表示部の数に対する光センサー部の数は（密度）は、分解能に応じて適宜選択できる。
光センサー部の観察者側にカラーフィルターが設けられていると、光センサー部を構成するＴＦＤの感度が低下するおそれがあるため、光センサー部の観察者側にはカラーフィルターが設けられていないことが好ましい。
なお、本実施形態の表示装置の構成は、上記に限定されない。例えば、光センサー用のＴＦＤを額縁領域に配置して、外光の照度に応じて表示の明るさを制御するアンビニエントセンサーが付加された表示装置を構成することもできる。また、光センサー部の観察者側にカラーフィルターを配置して、カラーフィルターを介した光を光センサー部で受光することにより、光センサー部をカラーイメージセンサーとして機能させることもできる。
以下、図面を参照しながら、本実施形態の表示装置の構成を、タッチパネルセンサーを備えたタッチパネル液晶表示装置を例に説明する。
図１２は、表示領域に配置される光センサー部の構成の一例を示す回路図である。光センサー部は、光センサー用薄膜ダイオード７０１と、信号蓄積用のコンデンサー７０２と、コンデンサー７０２に蓄積された信号を取り出すための薄膜トランジスタ７０３とを有する。ＲＳＴ信号が入り、ノード７０４にＲＳＴ電位が書き込まれた後、光によるリークでノード７０４の電位が低下すると、薄膜トランジスタ７０３のゲート電位が変動してＴＦＴゲートが開閉する。これにより、信号ＶＤＤを取り出すことができる。
図１３は、アクティブマトリクス方式のタッチパネル液晶表示装置の一例を示す模式的な断面図である。この例では、各画素に対して光センサー部が１個ずつ配置されている。
図示する液晶表示装置は、液晶モジュール８０２と、液晶モジュール８０２の背面側に配置されたバックライト８０１とを備えている。ここでは図示していないが、液晶モジュール８０２は、例えば、光透性を有する背面基板と、背面基板に対向するように配置された前面基板と、これらの基板の間に設けられる液晶層とによって構成される。液晶モジュール８０２は、複数の表示部（原色の画素）を有しており、各表示部は、画素電極（図示せず）と、画素電極に接続された画素スイッチング用薄膜トランジスタ８０５とを有している。また、各表示部に隣接して、薄膜ダイオード８０６を含む光センサー部が配置されている。図示していないが、各表示部の観察者側にはカラーフィルターが配置されているが、光センサー部の観察者側にはカラーフィルターが設けられていない。薄膜ダイオード８０６およびバックライト８０１の間には遮光層８０７が配置されており、バックライト８０１からの光は遮光層８０７により遮光されて薄膜ダイオード８０６には入らず、外光８０４のみが薄膜ダイオード８０６に入射する。この外光８０４の入射を薄膜ダイオード８０６でセンシングし、光センシング方式のタッチパネルが実現される。
なお、遮光層８０７は、少なくとも、バックライト８０１の光が、薄膜ダイオード８０６のうち真性領域に入らないように配置されていればよい。本実施形態の遮光層８０７は、製造プロセスにおいて、非晶質半導体膜をレーザー結晶化させる際に設けたヒートシンク層であってもよい。
図１４は、アクティブマトリクス方式のタッチパネル液晶表示装置における背面基板の一例を示す模式的な平面図である。本実施形態の液晶表示装置は、多数の画素（Ｒ、Ｇ、Ｂ画素）から構成されるが、ここでは、簡略化のため２画素分のみを示す。
背面基板１０００は、それぞれが、画素電極２２および画素スイッチング用薄膜トランジスタ２４を有する複数の表示部（画素）と、各表示部に隣接して配置され、光センサーフォトダイオード２６、信号蓄積用のコンデンサー２８および光センサー用フォロワー（ｆｏｌｌｏｗｅｒ）薄膜トランジスタ２９を含む光センサー部とを備えている。
薄膜トランジスタ２４は、例えば第２実施形態で説明したＴＦＴと同様の構成、すなわち２つのゲート電極およびＬＤＤ領域を有するデュアルゲートＬＤＤ構造を有している。薄膜トランジスタ２４のソース領域は画素用ソースバスライン３４に接続され、ドレイン領域は画素電極２２に接続されている。薄膜トランジスタ２４は、画素用ゲートバスライン３２からの信号によってオンオフされる。これにより、画素電極２２と、背面基板１０００に対向して配置された前面基板に形成された対向電極とによって液晶層に電圧を印加し、液晶層の配向状態を変化させることによって表示を行う。
一方、光センサーフォトダイオード２６は、例えば第２実施形態で説明したＴＦＤと同様の構成を有し、ｐ+型領域２６ｐ、ｎ+型領域２６ｎ、およびそれらの領域２６ｐ、２６ｎの間に位置する真性領域２６ｉとを備えている。信号蓄積用のコンデンサー２８は、ゲート電極層とＳｉ層とを電極とし、ゲート絶縁膜で容量を形成している。光センサーフォトダイオード２６におけるｐ+型領域２６ｐは、光センサー用ＲＳＴ信号ライン３６に接続され、ｎ+型領域２６ｎは、信号蓄積用のコンデンサー２８における下部電極（Ｓｉ層）に接続され、このコンデンサー２８を経て光センサー用ＲＷＳ信号ライン３８に接続されている。さらに、ｎ+型領域２６ｎは、光センサー用フォロアー薄膜トランジスタ２９におけるゲート電極層に接続されている。光センサー用フォロアー薄膜トランジスタ２９のソースおよびドレイン領域は、それぞれ、光センサー用ＶＤＤ信号ライン４０、光センサー用ＣＯＬ信号ライン４２に接続されている。
このように、光センサーフォトダイオード２６、信号蓄積用のコンデンサー２８、および光センサー用フォロアー薄膜トランジスタ２９は、それぞれ、図１２に示す駆動回路の薄膜ダイオード７０１、コンデンサー７０２、薄膜トランジスタ７０３に対応しており、光センサーの駆動回路を構成している。この駆動回路による光センシング時の動作を以下に説明する。
（１）まず、ＲＷＳ信号ライン３８により、信号蓄積用のコンデンサー２８にＲＷＳ信号が書き込まれる。これにより、光センサーフォトダイオード２６におけるｎ+型領域２６ｎの側にプラス電界が生じ、光センサーフォトダイオード２６に関して逆バイアス状態となる。（２）基板表面のうち光が照射されている領域に存在する光センサーフォトダイオード２６では、光リークが生じてＲＳＴ信号ライン３６の側に電荷が抜ける。（３）これにより、ｎ+型領域２６ｎの側の電位が低下し、その電位変化により光センサー用フォロアー薄膜トランジスタ２９に印加されているゲート電圧が変化する。（４）光センサー用フォロアー薄膜トランジスタ２９のソース側にはＶＤＤ信号ライン４０よりＶＤＤ信号が印加されている。上記のようにゲート電圧が変動すると、ドレイン側に接続されたＣＯＬ信号ライン４２へ流れる電流値が変化するため、その電気信号をＣＯＬ信号ライン４２から取り出すことができる。（５）ＣＯＬ信号ライン４２からＲＳＴ信号を光センサーフォトダイオード２６に書き込み、信号蓄積用のコンデンサー２８の電位をリセットする。上記（１）〜（５）の動作をスキャンしながら繰り返すことにより、光センシングが可能になる。
本実施形態のタッチパネル液晶表示装置における背面基板の構成は図１４に示す構成に限定されない。例えば、各画素スイッチング用ＴＦＴに補助容量（Ｃｓ）が設けられていてもよい。また、図示する例では、ＲＧＢ画素のそれぞれに隣接して光センサー部が設けられているが、上述したように、ＲＧＢ画素からなる３つの画素セット（カラー表示画素）に対して１つの光センサー部が配置されていてもよい。
ここで、再び図１３を参照する。上述してきた例では、図１３に示す断面図からわかるように、薄膜ダイオード８０６を表示領域に配置して、タッチセンサーとして利用しているが、薄膜ダイオード８０６を表示領域の外に形成し、バックライト８０１の輝度を、外光８０４の照度に合わせてコントロールするためのアンビニエントセンサーとして利用することもできる。
図１５は、アンビニエントライトセンサー付き液晶表示装置を例示する斜視図である。液晶表示装置２０００は、表示領域５２、ゲートドライバ５６、ソースドライバ５８および光センサー部５４を有するＬＣＤ基板５０と、ＬＣＤ基板５０の背面側に配置されたバックライト６０とを備えている。ＬＣＤ基板５０のうち表示領域５２の周辺に位置し、ドライバ５６、５８や光センサー部５４が設けられている領域を「額縁領域」と呼ぶこともある。
バックライト６０の輝度は、バックライト制御回路（図示せず）によって制御されている。また、図示しないが、表示領域５２およびドライバ５６、５８には、ＴＦＴが利用されており、光センサー部５４にはＴＦＤが利用されている。光センサー部５４は、外光の照度に基づく照度信号を生成し、フレキシブル基板を用いた接続を利用してバックライト制御回路に入力する。バックライト制御回路では、この照度信号に基づいてバックライト制御信号を生成し、バックライト６０に出力する。
なお、本発明を適用すると、アンビニエントライトセンサー付き有機ＥＬ表示装置を構成することもできる。そのような有機ＥＬ表示装置は、図１５に示す液晶表示装置と同様に、同一の基板上に表示部と光センサー部とが配置された構成を有することができるが、基板の背面側にバックライト６０を設ける必要がない。この場合には、光センサー部５４を、基板５０に設けられた配線によってソースドライバ５８に接続し、光センサー部５４からの照度信号をソースドライバ５８に入力する。ソースドライバ５８は、照度信号に基づいて表示部５２の輝度を変化させる。
以上、本発明の具体的な実施形態について説明を行なったが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。本発明のＴＦＴを用いて、ガラス基板上にアナログ駆動を行うための回路やデジタル駆動を行うための回路も同時構成できる。例えば、アナログ駆動を行なう回路の場合、ソース側駆動回路、画素部およびゲート側駆動回路を有し、ソース側駆動回路は、シフトレジスタ、バッファ、サンプリング回路（トランスファゲート）、また、ゲート側駆動回路は、シフトレジスタ、レベルシフタ、バッファが設けられる。また、必要であればサンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。また、本発明の製造工程に従えば、メモリやマイクロプロセッサをも形成し得る。
本発明によると、同一基板上に形成されるＴＦＴとＴＦＤとにおいて、共にそれぞれの半導体素子に最適な結晶状態を有する結晶質半導体膜を有し、良好な特性を有するＴＦＴとＴＦＤとを備える半導体装置が得られる。これにより、駆動回路に用いられるＴＦＴと画素電極をスイッチングするためのＴＦＴとして、高い電界効果移動度及びＯＮ／ＯＦＦ比を有するＴＦＴと、光センサーとして利用する場合に外光に対する感度、光に対するＳＮ比（明暗での電流値比）が高いＴＦＤとを、同一非晶質半導体膜を結晶化させて形成した半導体層をそれぞれの活性領域として、同一の製造工程で作製できる。特に、これらの半導体層の中でも、ＴＦＴの電界効果移動度を大きく左右するチャネル領域と、ＴＦＤの光感度に大きく影響する真性領域とに対して、それぞれの結晶状態を最適化することで、それぞれの半導体素子に最適な素子特性を得ることができる。さらには、簡便な製造方法で、前記高性能半導体素子が実現でき、製品のコンパクト化、高性能化、低コスト化が図れる。
本発明の適用範囲は極めて広く、ＴＦＴおよびＴＦＤを備えた半導体装置、あるいは、そのような半導体装置を有するあらゆる分野の電子機器に適用することが可能である。例えば、本発明を実施して形成されたＣＭＯＳ回路や画素部はアクティブマトリクス型液晶表示装置や有機ＥＬ表示装置に用いることができる。このような表示装置は、例えば携帯電話や携帯ゲーム機の表示画面や、デジタルカメラのモニタ一等に利用され得る。従って、本発明は、液晶表示装置や有機ＥＬ表示装置が組み込まれた電子機器全てに本発明を適用できる。
本発明は、特に、アクティブマトリクス型の液晶表示装置や有機ＥＬ表示装置や、イメージセンサー、光センサー等や、それらを組み合わせた電子機器に好適に利用できる。特に、ＴＦＤを利用した光センサー機能付きの表示装置や、それを備えた電子機器に本発明を適用すると有利である。また、ＴＦＤを利用した光センサーと、ＴＦＴを利用した駆動回路とを備えたイメージセンサーに適用してもよい。
Claims (74)
- チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを有する薄膜トランジスタ、および、少なくともｎ型領域とｐ型領域とを含む半導体層を有する薄膜ダイオードを備えた半導体装置であって、
前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、同一の非晶質半導体膜を結晶化することによって形成された結晶質半導体層であり、前記薄膜トランジスタの半導体層の結晶状態と、前記薄膜ダイオードの半導体層の結晶状態とは異なっており、前記薄膜トランジスタの半導体層の結晶性は、前記薄膜ダイオードの結晶性よりも高い半導体装置。 - 前記薄膜トランジスタの半導体層の平均表面粗さＲａは、前記薄膜ダイオードの半導体層の平均表面粗さＲａと異なっている請求項１に記載の半導体装置。
- 前記薄膜トランジスタの半導体層の平均結晶欠陥密度は、前記薄膜ダイオードの半導体層の平均結晶欠陥密度と異なっている請求項１に記載の半導体装置。
- 前記薄膜トランジスタの半導体層の平均結晶粒径は、前記薄膜ダイオードの半導体層の平均結晶粒径と異なっている請求項１に記載の半導体装置。
- 前記薄膜トランジスタの半導体層の結晶を構成する主な面配向は、前記薄膜ダイオードの半導体層の結晶を構成する主な面配向と異なっている請求項１に記載の半導体装置。
- 前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層の少なくとも一部は非晶質半導体膜の結晶化を促進する働きを持つ触媒元素を含んでおり、前記薄膜トランジスタの半導体層における前記触媒元素の濃度は、前記薄膜ダイオードの半導体層における前記触媒元素の濃度と異なっている請求項１に記載の半導体装置。
- 前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層はシリコンを含む請求項１に記載の半導体装置。
- 前記薄膜トランジスタの半導体層の平均結晶粒径は、前記薄膜ダイオードの半導体層の平均結晶粒径よりも大きい請求項１に記載の半導体装置。
- 前記薄膜トランジスタの半導体層の平均結晶欠陥密度は、前記薄膜ダイオードの半導体層の平均結晶欠陥密度よりも小さい請求項１に記載の半導体装置。
- 前記薄膜トランジスタの半導体層の平均表面粗さＲａは、前記薄膜ダイオードの半導体層の平均表面粗さＲａよりも大きい請求項１に記載の半導体装置。
- 前記薄膜トランジスタの半導体層は、結晶の〈１１１〉晶帯面が配向した領域で主に構成されており、前記薄膜ダイオードの半導体層は、主にそれ以外の面配向により構成されている請求項１に記載の半導体装置。
- 前記薄膜トランジスタの半導体層は非晶質半導体膜の結晶化を促進する働きを持つ触媒元素を含んでおり、前記薄膜トランジスタの半導体層における触媒元素の濃度は、前記薄膜ダイオードの半導体層における前記触媒元素の濃度よりも高い請求項１に記載の半導体装置。
- 前記薄膜ダイオードの半導体層は前記触媒元素を実質的に含まない請求項１２に記載の半導体装置。
- 前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層はＳｉから形成されており、
前記薄膜トランジスタの半導体層では、前記薄膜ダイオードの半導体層よりも、顕微ラマン分光スペクトルにおける結晶ＳｉのＴＯフォノンピーク強度が相対的に大きい請求項１に記載の半導体装置。 - 前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、レーザー光の照射により結晶化あるいは再結晶化された結晶質半導体層であり、少なくとも前記薄膜トランジスタの半導体層の上方には、前記レーザー光に対する反射防止膜が設けられている請求項１に記載の半導体装置。
- 前記薄膜トランジスタの半導体層の上方に設けられている前記反射防止膜は、前記薄膜トランジスタのゲート絶縁膜として機能する請求項１５に記載の半導体装置。
- 前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、レーザー光の照射により結晶化あるいは再結晶化された結晶質半導体層であり、少なくとも前記薄膜ダイオードの半導体層の下方にはヒートシンク層が設けられている請求項１に記載の半導体装置。
- 前記薄膜ダイオードおよび前記薄膜トランジスタは透光性を有する基板上に形成されており、
前記ヒートシンク層は、前記薄膜ダイオードの前記半導体層の少なくとも一部と前記基板との間に配置され、かつ、遮光性を有する材料から形成されている請求項１７に記載の半導体装置。 - チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを有する薄膜トランジスタ、および、少なくともｎ型領域とｐ型領域と、それらの間に位置する真性領域とを含む半導体層を有する薄膜ダイオードを備えた半導体装置であって、
前記薄膜トランジスタの半導体層のチャネル領域および前記薄膜ダイオードの半導体層の真性領域は、同一の非晶質半導体膜を結晶化することによって形成された結晶質半導体層であり、
前記薄膜トランジスタの半導体層のチャネル領域の結晶状態と、前記薄膜ダイオードの半導体層の真性領域の結晶状態とは異なっている半導体装置。 - 前記薄膜トランジスタの半導体層のチャネル領域の平均表面粗さＲａは、前記薄膜ダイオードの半導体層の真性領域の平均表面粗さＲａと異なっている請求項１９に記載の半導体装置。
- 前記薄膜トランジスタの半導体層のチャネル領域の平均結晶欠陥密度は、前記薄膜ダイオードの半導体層の真性領域の平均結晶欠陥密度と異なっている請求項１９に記載の半導体装置。
- 前記薄膜トランジスタの半導体層のチャネル領域の平均結晶粒径は、前記薄膜ダイオードの半導体層の真性領域の平均結晶粒径と異なっている請求項１９に記載の半導体装置。
- 前記薄膜トランジスタの半導体層のチャネル領域の結晶を構成する主な面配向は、前記薄膜ダイオードの半導体層の真性領域の結晶を構成する主な面配向と異なっている請求項１９に記載の半導体装置。
- 前記薄膜トランジスタの半導体層のチャネル領域および前記薄膜ダイオードの半導体層の真性領域の少なくとも一部は非晶質半導体膜の結晶化を促進する働きを持つ触媒元素を含んでおり、前記薄膜トランジスタの半導体層のチャネル領域における前記触媒元素の濃度は、前記薄膜ダイオードの半導体層の真性領域における前記触媒元素の濃度と異なっている請求項１９に記載の半導体装置。
- 前記薄膜トランジスタの半導体層のチャネル領域の結晶性は、前記薄膜ダイオードの半導体層の真性領域の結晶性よりも高い請求項１９に記載の半導体装置。
- 前記薄膜トランジスタの半導体層のチャネル領域の平均結晶粒径は、前記薄膜ダイオードの半導体層の真性領域の平均結晶粒径よりも大きい請求項２５に記載の半導体装置。
- 前記薄膜トランジスタの半導体層のチャネル領域の平均結晶欠陥密度は、前記薄膜ダイオードの半導体層の真性領域の平均結晶欠陥密度よりも小さい請求項２５に記載の半導体装置。
- 前記薄膜トランジスタの半導体層のチャネル領域の平均表面粗さＲａは、前記薄膜ダイオードの半導体層の真性領域の平均表面粗さＲａよりも大きい請求項２５に記載の半導体装置。
- 前記薄膜トランジスタの半導体層のチャネル領域は、結晶の〈１１１〉晶帯面が配向した領域で主に構成されており、前記薄膜ダイオードの半導体層の真性領域は、主にそれ以外の面配向により構成されている請求項２５に記載の半導体装置。
- 前記薄膜トランジスタの半導体層は非晶質半導体膜の結晶化を促進する働きを持つ触媒元素を含んでおり、前記薄膜トランジスタの半導体層のチャネル領域における触媒元素の濃度は、前記薄膜ダイオードの半導体層の真性領域における前記触媒元素の濃度よりも高い請求項２５に記載の半導体装置。
- 前記薄膜ダイオードの半導体層の真性領域は前記触媒元素を実質的に含まない請求項３０に記載の半導体装置。
- 前記薄膜トランジスタの半導体層のチャネル領域および前記薄膜ダイオードの半導体層の真性領域はＳｉを含んでおり、
前記薄膜トランジスタの半導体層のチャネル領域では、前記薄膜ダイオードの半導体層の真性領域よりも、顕微ラマン分光スペクトルにおける結晶ＳｉのＴＯフォノンピーク強度が相対的に大きい請求項２５に記載の半導体装置。 - 前記薄膜トランジスタの半導体層のチャネル領域および前記薄膜ダイオードの半導体層の真性領域は、レーザー光の照射により結晶化あるいは再結晶化された結晶質半導体層であり、少なくとも前記薄膜トランジスタの半導体層のチャネル領域の上方には、前記レーザー光に対する反射防止膜が設けられている請求項２５に記載の半導体装置。
- 前記薄膜トランジスタの半導体層のチャネル領域の上方に設けられている前記反射防止膜は、前記薄膜トランジスタのゲート絶縁膜として機能する請求項３３に記載の半導体装置。
- 前記薄膜トランジスタの半導体層のチャネル領域および前記薄膜ダイオードの半導体層の真性領域は、レーザー光の照射により結晶化あるいは再結晶化された結晶質半導体層であり、少なくとも前記薄膜ダイオードの半導体層の真性領域の下方には、ヒートシンク層が設けられている請求項２５に記載の半導体装置。
- 前記薄膜ダイオードおよび前記薄膜トランジスタは透光性を有する基板上に形成されており、
前記ヒートシンク層は、前記薄膜ダイオードの半導体層の真性領域と前記基板との間に配置され、かつ、遮光性を有する材料から形成されている請求項３５に記載の半導体装置。 - 前記薄膜トランジスタは、ｎチャネル型薄膜トランジスタおよびｐチャネル型薄膜トランジスタを含む複数の薄膜トランジスタである請求項１に記載の半導体装置。
- （ａ）基板の一部に、レーザー光の照射による熱を放出するためのヒートシンク層を設ける工程と、
（ｂ）前記基板及び前記ヒートシンク層の上に非晶質半導体膜を形成する工程と、
（ｃ）前記非晶質半導体膜にレーザー光を照射して結晶化させることにより、前記非晶質半導体膜のうち前記ヒートシンク層の上に位置していない部分を結晶化させた第１領域と、前記非晶質半導体膜のうち前記ヒートシンク層の上に位置する部分を結晶化させた第２領域とを含む結晶質半導体膜を得る工程と、
（ｄ）前記結晶質半導体膜をパターニングし、前記結晶質半導体膜の前記第１領域を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、前記結晶質半導体膜の前記第２領域を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程と
を包含する半導体装置の製造方法。 - （ａ）基板の一部に、レーザー光の照射による熱を放出するためのヒートシンク層を設ける工程と、
（ｂ）前記基板及び前記ヒートシンク層の上に非晶質半導体膜を形成する工程と、
（ｃ１）前記非晶質半導体膜に、前記非晶質半導体膜の結晶化を促進する触媒元素を添加した後、加熱処理を行うことにより、少なくとも一部が結晶化された半導体膜を得る工程と、
（ｃ２）前記少なくとも一部が結晶化された半導体膜にレーザー光を照射して、さらに結晶化を進める、あるいは再結晶化させることにより、前記少なくとも一部が結晶化された半導体膜のうち前記ヒートシンク層の上に位置していない部分を結晶化または再結晶化させた第１領域と、前記非晶質半導体膜のうち前記ヒートシンク層の上に位置する部分を結晶化または再結晶化させた第２領域とを含む結晶質半導体膜を得る工程と
（ｄ）前記結晶質半導体膜をパターニングし、前記結晶質半導体膜の前記第１領域を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、前記結晶質半導体膜の前記第２領域を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程と
を包含する半導体装置の製造方法。 - 前記工程（ｄ）は、前記結晶質半導体膜の前記第１領域を用いて、少なくとも、前記第１の島状半導体層において、後に薄膜トランジスタのチャネル領域となる領域を形成し、前記結晶質半導体膜の第２領域を用いて、少なくとも、前記第２の島状半導体層において、後に薄膜ダイオードの真性領域となる領域を形成する工程である請求項３８に記載の半導体装置の製造方法。
- 前記工程（ｃ）は、前記第１領域が、前記第２領域よりも高い結晶状態となるような範囲の照射エネルギー密度で、前記非晶質半導体膜または前記少なくとも一部が結晶化された半導体膜に対してレーザー光を照射する工程を含む請求項３８に記載の半導体装置の製造方法。
- 前記工程（ｃ）は、前記第１領域が最も高い結晶状態となるときの照射エネルギー密度以下の照射エネルギー密度で、前記非晶質半導体膜または前記少なくとも一部が結晶化された半導体膜に対してレーザー光を照射する工程を含む請求項４１に記載の半導体装置の製造方法。
- 前記基板は透光性を有する基板であり、
前記ヒートシンク層は遮光性を有する材料を用いて形成される請求項３８に記載の半導体装置の製造方法。 - （ｅ）表面に非晶質半導体膜が形成された基板を用意する工程と、
（ｆ）前記非晶質半導体膜の一部上に、レーザー光に対する反射防止膜を形成する工程と、
（ｇ）前記非晶質半導体膜に前記レーザー光を照射して結晶化させることにより、前記非晶質半導体膜のうち前記反射防止膜で覆われた部分を結晶化させた第１領域と、前記非晶質半導体膜のうち前記反射防止膜で覆われていない部分を結晶化させた第２領域とを含む結晶質半導体膜を得る工程と
（ｈ）前記結晶質半導体膜をパターニングして、前記結晶質半導体膜の前記第１領域を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、前記結晶質半導体膜の前記第２領域を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程と、
を包含する半導体装置の製造方法。 - （ｅ）表面に非晶質半導体膜が形成された基板を用意する工程と、
（ｆ１）前記非晶質半導体膜に、前記非晶質半導体膜の結晶化を促進する触媒元素を添加した後、加熱処理を行うことにより、少なくとも一部が結晶化された半導体膜を得る工程と、
（ｆ２）前記少なくとも一部が結晶化された半導体膜の一部上に、レーザー光に対する反射防止膜を形成する工程と、
（ｇ１）前記少なくとも一部が結晶化された半導体膜に前記レーザー光を照射して、さらに結晶化を進める、あるいは再結晶化させることにより、前記少なくとも一部が結晶化された半導体膜のうち前記反射防止膜で覆われた部分を結晶化または再結晶化させた第１領域と、前記非晶質半導体膜のうち前記反射防止膜で覆われていない部分を結晶化または再結晶化させた第２領域とを含む結晶質半導体膜を得る工程と
（ｈ）前記結晶質半導体膜をパターニングして、前記結晶質半導体膜の前記第１領域を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、前記結晶質半導体膜の前記第２領域を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程と、
を包含する半導体装置の製造方法。 - 前記工程（ｈ）は、前記結晶質半導体膜の前記第１領域を用いて、少なくとも、前記第１の島状半導体層において、後に薄膜トランジスタのチャネル領域となる領域を形成し、前記結晶質半導体膜の第２領域を用いて、少なくとも、前記第２の島状半導体層において、後に薄膜ダイオードの真性領域となる領域を形成する工程である請求項４４に記載の半導体装置の製造方法。
- 前記工程（ｇ）は、前記第１領域が、前記第２領域よりも高い結晶状態となるような範囲の照射エネルギー密度で、前記非晶質半導体膜または前記少なくとも一部が結晶化された半導体膜に対してレーザー光を照射する工程を含む請求項４４に記載の半導体装置の製造方法。
- 前記工程（ｇ）は、前記第１領域が最も高い結晶状態となるときの照射エネルギー密度以下の照射エネルギー密度で、前記非晶質半導体膜または前記少なくとも一部が結晶化された半導体膜に対してレーザー光を照射する工程を含む請求項４７に記載の半導体装置の製造方法。
- （ｉ）表面に非晶質半導体膜が形成された基板を用意する工程と、
（ｊ）前記非晶質半導体膜のパターニングを行って、後に薄膜トランジスタの活性領域となる第１の島状半導体層と、後に薄膜ダイオードの活性領域となる第２の島状半導体層とを形成する工程と、
（ｋ）前記第１の島状半導体層上に、レーザー光に対する反射防止膜を形成する工程と、
（ｌ）前記第１の島状半導体層と前記第２の島状半導体層とにレーザー光を照射し、結晶化させる工程とを包含する半導体装置の製造方法。 - （ｉ）表面に非晶質半導体膜が形成された基板を用意する工程と、
（ｊ１）前記非晶質半導体膜に、前記非晶質半導体膜の結晶化を促進する触媒元素を添加した後、加熱処理を行うことにより、少なくとも一部が結晶化された半導体膜を得る工程と、
（ｊ２）前記少なくとも一部が結晶化された半導体膜のパターニングを行って、後に薄膜トランジスタの活性領域となる第１の島状半導体層と、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程と、
（ｋ）前記第１の島状半導体層上に、前記レーザー光に対する反射防止膜を形成する工程と、
（ｌ１）前記第１の島状半導体層と前記第２の島状半導体層とに前記レーザー光を照射し、さらに結晶化を進める、あるいは再結晶化させる工程とを包含する半導体装置の製造方法。 - 前記工程（ｋ）は、前記第１の島状半導体層において、少なくとも後に薄膜トランジスタのチャネル領域となる領域上に、レーザー光に対する反射防止膜を形成する工程である請求項４９に記載の半導体装置の製造方法。
- 前記工程（ｌ）は、前記反射防止膜で覆われた前記第１の島状半導体層が前記第２の島状半導体層よりも高い結晶状態となるような範囲の照射エネルギー密度で、前記第１の島状半導体層と前記第２の島状半導体層とに前記レーザー光を照射する工程を含む請求項４９に記載の半導体装置の製造方法。
- 前記工程（ｌ）は、前記反射防止膜で覆われた前記第１の島状半導体層が最も高い結晶状態となるときの照射エネルギー密度以下の照射エネルギー密度で、前記第１の島状半導体層と前記第２の島状半導体層とに前記レーザー光を照射する工程を含む請求項５２に記載の半導体装置の製造方法。
- 前記反射防止膜は、前記薄膜トランジスタのゲート絶縁膜として利用される、請求項４９に記載の半導体装置の製造方法。
- （ｍ）表面に非晶質半導体膜が形成された基板を用意する工程と、
（ｎ）前記非晶質半導体膜の一部に、結晶化を促進する触媒元素を選択的に添加する工程と、
（ｏ）前記触媒元素を選択的に添加した非晶質半導体膜に対して加熱処理を行って、前記非晶質半導体膜のうち前記触媒元素が添加された部分を結晶化させて結晶化領域を形成し、前記触媒元素が添加されなかった部分を非晶質領域のまま残す工程と、
（ｐ）前記結晶化領域および前記非晶質領域にレーザー光を照射して、前記結晶化領域をさらに結晶化させる、あるいは再結晶化させることによって形成された第１領域と、前記非晶質領域を結晶化させることによって形成された第２領域とを含む結晶質半導体膜を得る工程と
（ｑ）前記結晶質半導体膜の前記第１領域を用いて、後に薄膜トランジスタの活性領域となる第１の島状半導体層を形成し、前記結晶質半導体膜の前記第２領域を用いて、後に薄膜ダイオードの活性領域となる第２の島状半導体層を形成する工程と
を包含する半導体装置の製造方法。 - 前記工程（ｅ）は、
基板の一部上にレーザー光の照射による熱を放出するためのヒートシンク層を設ける工程と、
前記基板及び前記ヒートシンク層の上に非晶質半導体膜を形成する工程と
を含み、
前記基板は透光性を有する基板であり、
前記ヒートシンク層は遮光性を有する材料を用いて形成される請求項４４に記載の半導体装置の製造方法。 - 前記工程（ｃ１）は、
前記非晶質半導体膜上に、開口部を有するマスクを形成する工程と、
前記開口部を通して、前記非晶質半導体膜の選択された領域に前記触媒元素を添加する工程と
を含む請求項３９に記載の半導体装置の製造方法。 - （ｒ）少なくとも、前記第１の島状半導体層の上にゲート絶縁膜を形成する工程と、
（ｓ）前記第１の島状半導体層の上の前記ゲート絶縁膜上にゲート電極を形成する工程と、
（ｔ）前記第１の島状半導体層の、後のソース領域及びドレイン領域となる領域に、不純物元素をドーピングする工程と、
（ｕ）前記第２の島状半導体層の、後のｎ型領域となる領域に、ｎ型不純物元素をドーピングする工程と、
（ｖ）前記第２の島状半導体層の、後のｐ型領域となる領域に、ｐ型不純物元素をドーピングする工程と、
を包含する請求項３８に記載の半導体装置の製造方法。 - 前記工程（ｔ）は、前記第１の島状半導体層の、後のソース領域及びドレイン領域となる領域にｎ型の不純物元素をドーピングする工程を含み、
前記工程（ｔ）および前記工程（ｕ）は、同時に行なわれる請求項５８に記載の半導体装置の製造方法。 - 前記工程（ｔ）は、前記第１の島状半導体層の、後のソース領域及びドレイン領域となる領域にｐ型の不純物元素をドーピングする工程を含み、
前記工程（ｔ）および前記工程（ｖ）は、同時に行なわれる請求項５８に記載の半導体装置の製造方法。 - 前記第１の島状半導体層は、後にｎチャネル型薄膜トランジスタの活性領域となる島状半導体層と、後にｐチャネル型薄膜トランジスタの活性領域となる島状半導体層とを含む複数の島状半導体層であり、
前記工程（ｔ）は、前記第１の島状半導体層のうち、後にｎチャネル型薄膜トランジスタとなる島状半導体層に対してｎ型不純物元素のドーピングを行う工程（ｔ１）と、後にｐチャネル型薄膜トランジスタとなる島状半導体層に対してｐ型不純物元素のドーピングを行う工程（ｔ２）とを含み、
前記工程（ｔ１）は前記工程（ｕ）と同時に行われ、
前記工程（ｔ２）は前記工程（ｖ）と同時に行われる請求項５８に記載の半導体装置の製造方法。 - 前記工程（ｕ）および（ｖ）は、前記第２の島状半導体層におけるｎ型領域となる領域とｐ型領域となる領域との間に、不純物元素がドーピングされない領域が形成されるように行なわれ、前記不純物元素がドーピングされない領域は、薄膜ダイオードにおける真性領域として機能する請求項５８に記載の半導体装置の製造方法。
- 請求項３８に記載の製造方法によって製造された半導体装置。
- 請求項１に記載の半導体装置を備えた電子機器。
- 請求項１に記載の半導体装置を有する、表示部を備える電子機器。
- 請求項１に記載の半導体装置を有する、光センサー部を備える電子機器。
- 請求項１に記載の半導体装置を有する、表示部および光センサー部を備える電子機器。
- 前記表示部は前記薄膜トランジスタを含み、前記光センサー部は前記薄膜ダイオードを含む請求項６７に記載の電子機器。
- 前記光センサー部は、前記表示部の輝度を調整するためのアンビニエントセンサーである請求項６７に記載の電子機器。
- 前記光センサー部は、前記表示部のタッチパネルセンサーである請求項６７に記載の電子機器。
- 複数の表示部を有する表示領域と、
前記表示領域の周辺に位置する額縁領域と
を備えた表示装置であって、
薄膜ダイオードを含む光センサー部をさらに備え、
各表示部は電極および前記電極に接続された薄膜トランジスタを有し、
前記薄膜トランジスタと、前記薄膜ダイオードとは、同一の透光性を有する基板上に形成されており、
前記薄膜トランジスタは、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを含み、
前記薄膜ダイオードは、ｎ型領域、ｐ型領域、およびｎ型領域とｐ型領域との間に設けられた真性領域を含む半導体層を有し、
前記薄膜トランジスタの半導体層および前記薄膜ダイオードの半導体層は、同一の非晶質半導体膜にレーザーを照射することによって結晶化または再結晶化させた結晶質半導体層であり、
前記薄膜トランジスタの半導体層におけるチャネル領域の結晶状態と、前記薄膜ダイオードの半導体層における真性領域の結晶状態とは異なっており、
前記薄膜トランジスタの半導体層におけるチャネル領域の平均表面粗さＲａは、前記薄膜ダイオードの半導体層における真性領域の平均表面粗さＲａよりも大きく、
前記薄膜ダイオードは、前記薄膜ダイオードの半導体層と前記基板との間に配置されたヒートシンク層をさらに備えており、前記ヒートシンク層は、遮光性を有する材料から形成され、かつ、前記基板の裏面から見たとき、前記薄膜ダイオードの半導体層における少なくとも真性領域と重なるように形成されている表示装置。 - バックライトをさらに備える請求項７１に記載の表示装置。
- 前記光センサー部を複数有しており、前記複数の光センサー部は、それぞれ、各表示部または２以上の表示部からなるセットに対応して前記表示領域に配置されている請求項７２に記載の表示装置。
- 前記バックライトは、前記バックライトから出射する光の輝度を調整するバックライト制御回路を有しており、
前記光センサー部は、前記額縁領域に配置され、外光の照度に基づく照度信号を生成して前記バックライト制御回路に出力する請求項７２に記載の表示装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007116098 | 2007-04-25 | ||
| JP2007116098 | 2007-04-25 | ||
| PCT/JP2008/052671 WO2008132862A1 (ja) | 2007-04-25 | 2008-02-18 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2008132862A1 true JPWO2008132862A1 (ja) | 2010-07-22 |
Family
ID=39925331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009511701A Pending JPWO2008132862A1 (ja) | 2007-04-25 | 2008-02-18 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8575614B2 (ja) |
| EP (1) | EP2141742A1 (ja) |
| JP (1) | JPWO2008132862A1 (ja) |
| CN (1) | CN101663758B (ja) |
| WO (1) | WO2008132862A1 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009144915A1 (ja) * | 2008-05-29 | 2009-12-03 | シャープ株式会社 | 半導体装置およびその製造方法 |
| WO2010038419A1 (ja) * | 2008-09-30 | 2010-04-08 | シャープ株式会社 | 半導体装置およびその製造方法ならびに表示装置 |
| JP5314040B2 (ja) * | 2008-10-23 | 2013-10-16 | シャープ株式会社 | 半導体装置の製造方法 |
| WO2010050161A1 (ja) * | 2008-10-27 | 2010-05-06 | シャープ株式会社 | 半導体装置およびその製造方法ならびに表示装置 |
| US20110227878A1 (en) * | 2008-11-20 | 2011-09-22 | Sharp Kabushiki Kaisha | Semiconductor device, method for manufacturing same, and display device using semiconductor device |
| WO2010084725A1 (ja) | 2009-01-23 | 2010-07-29 | シャープ株式会社 | 半導体装置およびその製造方法ならびに表示装置 |
| WO2010095401A1 (ja) * | 2009-02-19 | 2010-08-26 | シャープ株式会社 | 半導体装置および表示装置 |
| US20110267562A1 (en) * | 2009-04-17 | 2011-11-03 | Yuji Yashiro | Liquid crystal panel |
| WO2010134571A1 (ja) | 2009-05-21 | 2010-11-25 | シャープ株式会社 | 半導体装置およびその製造方法ならびに表示装置 |
| US20120154704A1 (en) * | 2009-08-25 | 2012-06-21 | Sharp Kabushiki Kaisha | Photosensor, semiconductor device, and liquid crystal panel |
| KR20130026404A (ko) * | 2009-09-24 | 2013-03-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| KR101740692B1 (ko) * | 2009-09-30 | 2017-05-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 축전 장치용 전극의 제작 방법 및 축전 장치의 제작 방법 |
| KR20120084751A (ko) | 2009-10-05 | 2012-07-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR102142450B1 (ko) | 2009-10-30 | 2020-08-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| US20120256304A1 (en) | 2009-11-13 | 2012-10-11 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| WO2011065362A1 (ja) | 2009-11-27 | 2011-06-03 | シャープ株式会社 | 半導体装置およびその製造方法 |
| WO2011078005A1 (ja) * | 2009-12-21 | 2011-06-30 | シャープ株式会社 | 半導体装置およびその製造方法ならびに表示装置 |
| WO2011118420A1 (en) * | 2010-03-26 | 2011-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Secondary battery and method for forming electrode of secondary battery |
| CN102859693B (zh) * | 2010-04-16 | 2015-12-16 | 夏普株式会社 | 半导体装置 |
| KR101879570B1 (ko) | 2010-04-28 | 2018-07-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 그 제작 방법 |
| US8242503B2 (en) * | 2010-05-21 | 2012-08-14 | Chimei Innolux Corporation | Multi-gate thin film transistor device |
| WO2011158816A1 (ja) | 2010-06-15 | 2011-12-22 | シャープ株式会社 | 半導体装置およびそれを備えた表示装置 |
| KR20130045136A (ko) * | 2010-06-21 | 2013-05-03 | 파나소닉 액정 디스플레이 주식회사 | 박막 트랜지스터 어레이 장치, 유기 ｅｌ 표시 장치, 및, 박막 트랜지스터 어레이 장치의 제조 방법 |
| KR101735587B1 (ko) * | 2010-09-06 | 2017-05-25 | 삼성디스플레이 주식회사 | 포토 센서, 포토 센서 제조 방법 및 표시 장치 |
| JP6081694B2 (ja) * | 2010-10-07 | 2017-02-15 | 株式会社半導体エネルギー研究所 | 光検出装置 |
| US20130207190A1 (en) * | 2010-11-04 | 2013-08-15 | Sharp Kabushiki Kaisha | Semiconductor device, and method for producing same |
| JP2014192320A (ja) * | 2013-03-27 | 2014-10-06 | Sony Corp | 撮像装置および撮像表示システム |
| CN103207490B (zh) * | 2013-03-28 | 2015-10-14 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法和显示装置 |
| US9876487B2 (en) * | 2013-09-27 | 2018-01-23 | International Business Machines Corporation | Contactless readable programmable transponder to monitor chip join |
| US9472570B2 (en) * | 2014-02-18 | 2016-10-18 | Globalfoundries Inc. | Diode biased body contacted transistor |
| JP6364891B2 (ja) * | 2014-04-01 | 2018-08-01 | セイコーエプソン株式会社 | 電気光学装置、電子機器および半導体装置 |
| KR20150114639A (ko) | 2014-04-01 | 2015-10-13 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN105097940A (zh) * | 2014-04-25 | 2015-11-25 | 上海和辉光电有限公司 | 薄膜晶体管阵列衬底结构及其制造方法 |
| CN104867964B (zh) * | 2015-05-18 | 2019-02-22 | 京东方科技集团股份有限公司 | 阵列基板、其制造方法以及有机发光二极管显示装置 |
| CN104900713B (zh) * | 2015-06-15 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板、显示装置 |
| US9935127B2 (en) | 2015-07-29 | 2018-04-03 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Control circuit of thin film transistor |
| CN105093738B (zh) * | 2015-07-29 | 2018-09-04 | 武汉华星光电技术有限公司 | 一种薄膜晶体管的控制电路 |
| CN105633095A (zh) * | 2016-01-04 | 2016-06-01 | 京东方科技集团股份有限公司 | 一种阵列基板及显示面板 |
| CN105514035B (zh) * | 2016-01-21 | 2018-11-20 | 武汉华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 |
| TWI576817B (zh) * | 2016-01-22 | 2017-04-01 | 明基電通股份有限公司 | 具有影像自動最佳化功能的顯示器及其影像調整方法 |
| WO2018043426A1 (ja) * | 2016-09-05 | 2018-03-08 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
| CN107863353A (zh) * | 2017-09-25 | 2018-03-30 | 惠科股份有限公司 | 一种阵列基板和阵列基板的制造方法 |
| JP2020004861A (ja) * | 2018-06-28 | 2020-01-09 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法 |
| KR20200116576A (ko) * | 2019-04-01 | 2020-10-13 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 이를 포함한 디스플레이 장치 |
| DE112020001263T5 (de) * | 2019-04-17 | 2021-12-02 | Japan Display Inc. | Detektionsvorrichtung |
| CN112928134B (zh) * | 2021-02-03 | 2022-09-09 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224253A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
| JPH06268185A (ja) * | 1993-03-12 | 1994-09-22 | Semiconductor Energy Lab Co Ltd | 半導体回路およびその作製方法 |
| JPH06275807A (ja) * | 1993-03-22 | 1994-09-30 | Semiconductor Energy Lab Co Ltd | 半導体回路およびその作製方法 |
| JPH07183535A (ja) * | 1993-12-22 | 1995-07-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH0864836A (ja) * | 1994-08-24 | 1996-03-08 | Sony Corp | 薄膜半導体装置の製造方法 |
| JPH08148430A (ja) * | 1994-11-24 | 1996-06-07 | Sony Corp | 多結晶半導体薄膜の作成方法 |
| JPH11168219A (ja) * | 1993-12-22 | 1999-06-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2004179330A (ja) * | 2002-11-26 | 2004-06-24 | Sharp Corp | 半導体装置およびその作製方法 |
| JP2005217050A (ja) * | 2004-01-28 | 2005-08-11 | Sharp Corp | 半導体装置の製造方法 |
| JP2005259780A (ja) * | 2004-03-09 | 2005-09-22 | Sharp Corp | 半導体装置及びその製造方法、並びに、それを備えた電子機器 |
| JP2006003857A (ja) * | 2003-08-25 | 2006-01-05 | Toshiba Matsushita Display Technology Co Ltd | 表示装置および光電変換素子 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59205712A (ja) * | 1983-04-30 | 1984-11-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5501989A (en) | 1993-03-22 | 1996-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer |
| JP3329512B2 (ja) | 1993-03-22 | 2002-09-30 | 株式会社半導体エネルギー研究所 | 半導体回路およびその作製方法 |
| TW264575B (ja) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| KR100319332B1 (ko) * | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
| US6423585B1 (en) * | 1997-03-11 | 2002-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Heating treatment device, heating treatment method and fabrication method of semiconductor device |
| US6590229B1 (en) * | 1999-01-21 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US6410368B1 (en) * | 1999-10-26 | 2002-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with TFT |
| KR100378259B1 (ko) * | 2001-01-20 | 2003-03-29 | 주승기 | 결정질 활성층을 포함하는 박막트랜지스터 제작 방법 및장치 |
| SG114530A1 (en) * | 2001-02-28 | 2005-09-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| GB0219771D0 (en) * | 2002-08-24 | 2002-10-02 | Koninkl Philips Electronics Nv | Manufacture of electronic devices comprising thin-film circuit elements |
| JP4115283B2 (ja) * | 2003-01-07 | 2008-07-09 | シャープ株式会社 | 半導体装置およびその製造方法 |
| TWI294648B (en) * | 2003-07-24 | 2008-03-11 | Au Optronics Corp | Method for manufacturing polysilicon film |
| US7358165B2 (en) * | 2003-07-31 | 2008-04-15 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method for manufacturing semiconductor device |
| KR100669270B1 (ko) * | 2003-08-25 | 2007-01-16 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 표시 장치 및 광전 변환 소자 |
| GB0329002D0 (en) * | 2003-12-15 | 2004-01-14 | Koninkl Philips Electronics Nv | Photo sensor |
| US7696031B2 (en) * | 2004-06-14 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd | Method for manufacturing semiconductor device |
| TWI312545B (en) * | 2004-10-22 | 2009-07-21 | Ind Tech Res Inst | Method of enhancing laser crystallization for poly-silicon fabrication |
| KR100721956B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
| CN101346800B (zh) * | 2005-12-20 | 2011-09-14 | 株式会社半导体能源研究所 | 用于制造半导体装置的激光辐射设备和方法 |
| JP4179393B2 (ja) * | 2006-09-14 | 2008-11-12 | エプソンイメージングデバイス株式会社 | 表示装置及びその製造方法 |
| US8334536B2 (en) * | 2007-03-16 | 2012-12-18 | Samsung Display Co., Ltd. | Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same |
| US8248395B2 (en) * | 2007-11-29 | 2012-08-21 | Sharp Kabushiki Kaisha | Image display device |
| US20110267562A1 (en) * | 2009-04-17 | 2011-11-03 | Yuji Yashiro | Liquid crystal panel |
| WO2010134571A1 (ja) * | 2009-05-21 | 2010-11-25 | シャープ株式会社 | 半導体装置およびその製造方法ならびに表示装置 |
| US20120147286A1 (en) * | 2009-08-19 | 2012-06-14 | Sharp Kabushiki Kaisha | Photosensor, semiconductor device, and liquid crystal panel |
| CN102473716A (zh) * | 2009-08-20 | 2012-05-23 | 夏普株式会社 | 光传感器、半导体器件和液晶面板 |
-
2008
- 2008-02-18 JP JP2009511701A patent/JPWO2008132862A1/ja active Pending
- 2008-02-18 CN CN2008800127452A patent/CN101663758B/zh not_active Expired - Fee Related
- 2008-02-18 US US12/530,612 patent/US8575614B2/en not_active Expired - Fee Related
- 2008-02-18 EP EP08711495A patent/EP2141742A1/en not_active Withdrawn
- 2008-02-18 WO PCT/JP2008/052671 patent/WO2008132862A1/ja active Application Filing
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224253A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
| JPH06268185A (ja) * | 1993-03-12 | 1994-09-22 | Semiconductor Energy Lab Co Ltd | 半導体回路およびその作製方法 |
| JPH06275807A (ja) * | 1993-03-22 | 1994-09-30 | Semiconductor Energy Lab Co Ltd | 半導体回路およびその作製方法 |
| JPH07183535A (ja) * | 1993-12-22 | 1995-07-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH11168219A (ja) * | 1993-12-22 | 1999-06-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH0864836A (ja) * | 1994-08-24 | 1996-03-08 | Sony Corp | 薄膜半導体装置の製造方法 |
| JPH08148430A (ja) * | 1994-11-24 | 1996-06-07 | Sony Corp | 多結晶半導体薄膜の作成方法 |
| JP2004179330A (ja) * | 2002-11-26 | 2004-06-24 | Sharp Corp | 半導体装置およびその作製方法 |
| JP2006003857A (ja) * | 2003-08-25 | 2006-01-05 | Toshiba Matsushita Display Technology Co Ltd | 表示装置および光電変換素子 |
| JP2005217050A (ja) * | 2004-01-28 | 2005-08-11 | Sharp Corp | 半導体装置の製造方法 |
| JP2005259780A (ja) * | 2004-03-09 | 2005-09-22 | Sharp Corp | 半導体装置及びその製造方法、並びに、それを備えた電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101663758B (zh) | 2011-12-14 |
| WO2008132862A1 (ja) | 2008-11-06 |
| US20100065851A1 (en) | 2010-03-18 |
| EP2141742A1 (en) | 2010-01-06 |
| US8575614B2 (en) | 2013-11-05 |
| CN101663758A (zh) | 2010-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2008132862A1 (ja) | 半導体装置およびその製造方法 | |
| JP5314040B2 (ja) | 半導体装置の製造方法 | |
| JP5096572B2 (ja) | 半導体装置およびその製造方法 | |
| US8829526B2 (en) | Semiconductor device, method for manufacturing same, and display device | |
| WO2010058532A1 (ja) | 半導体装置およびその製造方法、ならびに半導体装置を用いた表示装置 | |
| KR100515279B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3904512B2 (ja) | 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器 | |
| JP2009010125A (ja) | 半導体装置およびその製造方法 | |
| WO2010095401A1 (ja) | 半導体装置および表示装置 | |
| US8415678B2 (en) | Semiconductor device and display device | |
| US9117704B2 (en) | Semiconductor device, and manufacturing method for same | |
| JP2008300630A (ja) | 半導体装置およびその製造方法 | |
| US8460954B2 (en) | Semiconductor device, method for manufacturing same, and display device | |
| WO2010038419A1 (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| JP4115153B2 (ja) | 半導体装置の製造方法 | |
| WO2011155250A1 (ja) | 結晶性半導体膜の製造方法、半導体装置、および表示装置 | |
| JP4437404B2 (ja) | 半導体装置とその製造方法 | |
| JP2010177362A (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| WO2011158780A1 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120904 |