KR101471221B1 - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR101471221B1
KR101471221B1 KR1020097019412A KR20097019412A KR101471221B1 KR 101471221 B1 KR101471221 B1 KR 101471221B1 KR 1020097019412 A KR1020097019412 A KR 1020097019412A KR 20097019412 A KR20097019412 A KR 20097019412A KR 101471221 B1 KR101471221 B1 KR 101471221B1
Authority
KR
South Korea
Prior art keywords
active layer
layer
gate electrode
photoelectric conversion
substrate
Prior art date
Application number
KR1020097019412A
Other languages
English (en)
Other versions
KR20100057528A (ko
Inventor
다람 팔 고사인
쯔또무 다나까
마꼬또 다까또꾸
Original Assignee
재팬 디스프레이 웨스트 인코포레이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재팬 디스프레이 웨스트 인코포레이트 filed Critical 재팬 디스프레이 웨스트 인코포레이트
Publication of KR20100057528A publication Critical patent/KR20100057528A/ko
Application granted granted Critical
Publication of KR101471221B1 publication Critical patent/KR101471221B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Light Receiving Elements (AREA)
  • Position Input By Displaying (AREA)

Abstract

동일 기판 상에 스위칭 소자와 광 센서 소자를 형성하는 경우에, 광 센서 소자의 감도를 올리기 위해, 활성층의 막 두께를 두껍게 하면, 스위칭 소자(TFT)의 특성에 악영향을 미치게 된다. 복수의 화소가 매트릭스 형상으로 배치되는 유리 기판(5)의 게이트 절연막(24) 상에, 화소의 스위칭 소자로 되는 박막 트랜지스터를 구성하는 채널층(25)과, 광 센서 소자를 구성하는 광전 변환층(35)을 갖는 표시 장치의 구성으로서, 광전 변환층(35)을 채널층(25)보다도 두껍게 형성하거나, 광전 변환층(35)을 채널층(25)과 다른 재료로 형성함으로써, 광전 변환층(35)의 광 흡수율을 채널층(25)의 광 흡수율보다도 높게 하였다.
Figure R1020097019412
스위칭 소자, 유리 기판, 게이트 절연막, 광전 변환층, 채널층

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING DISPLAY DEVICE}
본 발명은 광 센서를 일체로 갖는 표시 장치와 그 제조 방법에 관한 것이다.
최근 a-Si:H(수소화 아몰퍼스 실리콘) TFT나 Poly-Si(다결정 실리콘) TFT를 사용한 액정 표시 장치에는, 광 센서를 이용한 자동 백라이트 조정 기능이나 터치 스크린 기능이 설치되어 있다. 이러한 종류의 액정 표시 장치에 있어서는, 화소의 스위칭 소자로 되는 박막 트랜지스터(TFT)와 같은 구조로 광 센서 소자를 구성하고 있다(예를 들어, 일본 특허 공개 제2007-018458호 공보를 참조). 이로 인해, 소형화나 박형화 등의 특징을 손상시키지 않고, 광 센서가 부착된 표시 장치를 저렴하게 제공하는 것이 가능하게 되어 있다.
종래에 있어서는, 광 센서 소자로 광을 감지하여 광전 변환에 기여하는 층(이하,「광전 변환층」이라 기재함)이, 화소의 스위칭 소자로 되는 박막 트랜지스터의 채널층과 동일한 공정에서 형성되어 있다. 이로 인해, 광 센서 소자의 광전 변환층과 박막 트랜지스터의 채널층이, 기판 상에 동일한 두께로 형성되어 있다.
그러나, 일반적으로 a-Si:HTFT나 Poly-SiTFT를 사용한 액정 표시 장치에서는, 트랜지스터의 특성을 양호하게 유지하기 위해, 채널층이 매우 얇은 막으로 형 성된다. 그러한 경우, 광전 변환층은 채널층과 마찬가지로 매우 얇은 막으로 형성되게 된다. 그로 인해, 종래의 광 센서가 부착된 표시 장치에서는, 외부로부터 광 센서 소자에 입사한 광의 대부분이 광전 변환층을 투과하게 되어, 충분한 센서 감도가 얻어지지 않는다는 문제가 있었다.
또한, Poly-SiTFT의 채널층은, 일반적으로 50㎚ 내지 100㎚의 두께로 형성되지만, 가령 광전 변환층을 채널층과 동등한 50㎚ 전후의 막 두께로 형성한 것으로 하면, 막의 부분이 Poly-Si 및 a-Si 중 어느 것이라도, 그 부분을 대부분의 가시광이 투과하게 된다. 이리하여 투과한 광은, 전자-정공 쌍의 생성에 공헌하지 않기 때문에, 광 센서 소자로서의 감도는 낮아진다.
도 35는, 채널층 및 광전 변환층으로서 Poly-Si를 사용한 경우에, 광의 파장(λ)을 횡축, 흡수 계수(α)를 좌측 종축, 광의 강도 1/e가 되는 막 두께를 우측 종축에 취한 그래프이다. 또한, 도 36은, 채널층 및 광전 변환층으로서 a-Si:H를 사용한 경우에, 광의 파장(λ)을 횡축, 흡수 계수(α)를 좌측 종축, 광의 강도 1/e가 되는 막 두께를 우측 종축에 취한 그래프이다.
도 35 및 도 36으로부터 알 수 있는 바와 같이, 광을 효율적으로 흡수하기 위해서는, 적어도 100㎚ 이상의 막 두께가 필요하게 된다. 따라서, 광 센서의 감도를 올리기 위해, 채널층 및 광전 변환층에 상당하는 부분의 막 두께를 두껍게 하면, Poly-SiTFT의 경우에는, 예를 들어 트랜지스터의 오프 전류가 높아지고, 광 누설이 증가하고, 엑시머 레이저 등을 사용한 레이저 어닐 처리에 의한 결정화가 곤란해지는 등의 문제를 초래한다. 또한, a-Si:HTFT의 경우에도, 예를 들어 오프 전 류가 높아지고, S-D 저항이 증가하고, 광 누설이 증가하는 등의 문제를 초래한다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로, 그 목적으로 하는 바는, 기판의 하지층 상에 스위칭 소자와 광 센서 소자를 형성하는 경우에, 스위칭 소자와는 별개로 광 센서 소자의 감도 특성을 제어함으로써, 스위칭 소자의 특성에 영향을 미치지 않고, 광 센서 소자의 감도를 향상시킬 수 있는 표시 장치 및 그 제조 방법을 제공하는 것에 있다.
본 발명에 관한 표시 장치는, 복수의 화소가 매트릭스 형상으로 배치되는 기판의 하지층 상에, 상기 화소의 스위칭 소자를 구성하는 제1 활성층과 광 센서 소자를 구성하는 제2 활성층을 갖고, 상기 제2 활성층은 상기 제1 활성층보다도 광 흡수율이 높은 것으로 되어 있다.
본 발명에 관한 표시 장치의 제조 방법은, 복수의 화소를 매트릭스 형상으로 형성하기 위한 기판의 하지층 상에, 상기 화소의 스위칭 소자를 구성하는 제1 활성층을 형성하고, 상기 제1 활성층과 동일한 상기 하지층 상에, 광 센서 소자를 구성하는 제2 활성층을, 상기 제1 활성층보다 광 흡수율이 높아지도록 형성하는 것이다.
또한, 본 발명에 관한 표시 장치의 제조 방법은, 복수의 화소를 매트릭스 형상으로 형성하기 위한 기판의 하지층 상에, 상기 화소의 스위칭 소자를 구성하는 제1 활성층을 형성하고, 상기 제1 활성층과 동일한 상기 하지층 상에, 광 센서 소자를 구성하는 제2 활성층을, 상기 제1 활성층과 다른 층 두께 또는 다른 재료에 의해 형성하는 것이다.
여기서 기술하는「광 흡수율」이라 함은, 활성층에 광이 입사하였을 때에, 당해 활성층에 흡수되는, 단위 면적당의 광의 비율(입사 광량을 100％로 하였을 때에 활성층에 흡수되는 광량의 비율)을 말한다. 예를 들어, 단위 면적을 1평방㎛의 크기로 규정하면, 1평방㎛당 활성층에 입사하는 광량 Q1과 당해 활성층에 흡수되는 광량 Q2의 비율(Q2÷Q1)이 광 흡수율로 된다.
본 발명에 관한 표시 장치 및 그 제조 방법에 있어서는, 스위칭 소자를 구성하는 제1 활성층에 비교하여, 광 센서 소자를 구성하는 제2 활성층의 광 흡수율을 높게 함으로써, 스위칭 소자와는 별개로 광 센서 소자의 감도 특성을 제어하는 것이 가능해진다. 이로 인해, 스위칭 소자의 특성을 바꾸지 않고, 광 센서 소자의 감도를 높이는 것이 가능해진다.
또한, 본 발명에 관한 표시 장치의 제조 방법에 있어서는, 스위칭 소자를 구성하는 제1 활성층과 다른 층의 두께나 재료로 제2 활성층을 1의 활성층과 동일한 하지층 상에 형성함으로써, 스위칭 소자와는 별개로 광 센서 소자의 감도 특성을 제어하는 것이 가능해진다. 이로 인해, 스위칭 소자의 특성을 바꾸지 않고, 광 센서 소자의 감도를 높이는 것이 가능해진다.
본 발명에 따르면, 광 센서가 부착된 표시 장치에 있어서, 스위칭 소자의 특성에 영향을 미치지 않고, 광 센서 소자의 감도를 향상시킬 수 있다.
도 1은 액정 표시 장치의 구성예를 도시하는 도면.
도 2는 액정 표시 장치의 구동 기판의 구성을 도시하는 평면도.
도 3은 표시 패널의 표시 영역에 있어서의 회로 구성을 도시하는 도면.
도 4는 표시 패널의 구동 회로의 배치예를 도시하는 도면.
도 5는 본 발명의 제1 실시예에 관한 액정 표시 장치의 구동 기판의 주요부를 도시하는 단면도.
도 6은 본 발명의 제1 실시예에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(첫번째).
도 7은 본 발명의 제1 실시예에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(두번째).
도 8은 본 발명의 제2 실시 형태에 관한 액정 표시 장치의 구동 기판의 주요부를 도시하는 단면도.
도 9는 본 발명의 제2 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(첫번째).
도 10은 본 발명의 제2 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(두번째).
도 11은 본 발명의 제2 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(세번째).
도 12는 본 발명의 제3 실시 형태에 관한 액정 표시 장치의 구동 기판의 주요부를 도시하는 단면도.
도 13은 본 발명의 제3 실시 형태에 관한 액정 표시 장치의 제조 방법을 도 시하는 도면(첫번째).
도 14는 본 발명의 제3 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(두번째).
도 15는 본 발명의 제4 실시 형태에 관한 액정 표시 장치의 구동 기판의 주요부를 도시하는 단면도.
도 16은 본 발명의 제4 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(첫번째).
도 17은 본 발명의 제4 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(두번째).
도 18은 본 발명의 제4 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(세번째).
도 19는 본 발명의 제5 실시 형태에 관한 액정 표시 장치의 구동 기판의 주요부를 도시하는 단면도.
도 20은 본 발명의 제5 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(첫번째).
도 21은 본 발명의 제5 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(두번째).
도 22는 본 발명의 제5 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(세번째).
도 23은 본 발명의 제6 실시 형태에 관한 액정 표시 장치의 구동 기판의 주 요부를 도시하는 단면도.
도 24는 본 발명의 제6 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(첫번째).
도 25는 본 발명의 제6 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(두번째).
도 26은 본 발명의 제6 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(세번째).
도 27은 본 발명의 제7 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(첫번째).
도 28은 본 발명의 제7 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(두번째).
도 29는 본 발명의 제7 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면(세번째).
도 30은 본 발명의 제1 적용예로 되는 텔레비전을 도시하는 사시도.
도 31은 본 발명의 제2 적용예로 되는 디지털 카메라를 도시하는 도면.
도 32는 본 발명의 제3 적용예로 되는 노트북형 퍼스널 컴퓨터를 도시하는 사시도.
도 33은 본 발명의 제4 적용예로 되는 비디오 카메라를 도시하는 사시도.
도 34는 본 발명의 제5 적용예로 되는 휴대 단말 장치를 도시하는 도면.
도 35는 본 발명의 채널층 및 광전 변환층으로서 Poly-Si를 사용한 경우에, 광의 파장(λ)을 횡축, 흡수 계수(α)를 좌측 종축, 광의 강도 1/e가 되는 막 두께를 우측 종축에 취한 그래프.
도 36은 채널층 및 광전 변환층으로서 a-Si:H를 사용한 경우에, 광의 파장(λ)을 횡축, 흡수 계수(α)를 좌측 종축, 광의 강도 1/e가 되는 막 두께를 우측 종축에 취한 그래프.
이하, 본 발명의 구체적인 실시 형태에 대해 도면을 참조하면서 상세하게 설명한다.
도 1의 (A)는 액정 표시 장치의 구성예를 도시하는 평면도이고, 도 1의 (B)는 액정 표시 장치의 구성예를 도시하는 측면도이며, 도 1의 (C)는 액정 표시 장치의 구성예를 도시하는 주요부 단면도이다. 도시한 액정 표시 장치(1)는, 구동 기판(2)과 대향 기판(3)을 접합한 구조의 표시 패널을 구비하고 있다. 표시 패널은 표시 영역(E1)과 당해 표시 영역(E1)에 인접하는 주변 영역(E2)으로 구분되어 있다. 주변 영역(E2)은 표시 영역(E1)의 주변에 위치하고 있다. 구동 기판(2)과 대향 기판(3) 사이에는, 도시하지 않은 스페이서나 시일을 사용하여 액정층(4)이 봉입되어 있다.
구동 기판(2)은, 투명한 유리 기판(절연성의 기판)(5)을 사용하여 구성되어 있다. 유리 기판(5)의 한쪽의 면에는 화소 전극(6)이 형성되어 있다. 유리 기판(5)의 다른 쪽의 면에는 편광판(7)이 부착되어 있다. 대향 기판(3)은 투명한 유리 기판(절연성의 기판)(8)을 사용하여 구성되어 있다. 유리 기판(8)의 한쪽의 면 에는 공통 전극(대향 전극)(9)이 형성되어 있다. 유리 기판(8)의 다른 쪽의 면에는 편광판(10)이 부착되어 있다. 구동 기판(2)과 대향 기판(3)은, 액정층(4)을 개재하여 화소 전극(6)과 공통 전극(9)을 대향시킨 상태로 배치되어 있다.
구동 기판(2)의 표시 영역(E1)에는, 도 2에 도시한 바와 같이, 화상을 표시하기 위한 복수의 화소(11)가 매트릭스 형상으로 배치되어 있다. 구동 기판(2)의 주변 영역(E2)에는 주사선 구동 회로(12)와 신호선 구동 회로(13)가 배치되어 있다. 주사선 구동 회로(12)는 수평 방향으로 배선된 복수의 주사선(14)을 선택적으로 구동하는 것이다. 신호선 구동 회로(13)는 수직 방향으로 배선된 복수의 신호선(15)을 선택적으로 구동하는 것이다. 화소(11)는, 구동 기판(2)의 표시 영역(E1) 내에서, 주사선(14)과 신호선(15)이 교차하는 부분에 1개씩 설치되어 있다. 각각의 화소(11)에는 상기 화소 전극(6)을 포함하는 화소 회로가 설치되어 있다.
화소 회로는, 예를 들어 화소 전극(6), 박막 트랜지스터(Tr) 및 보유 용량(Cs)을 사용하여 구성되어 있다. 화소 전극(6)은 박막 트랜지스터(Tr)의 드레인 전극에 접속되어 있다. 박막 트랜지스터(Tr)의 게이트 전극은 주사선(14)에 접속되어 있다. 박막 트랜지스터(Tr)의 소스 전극은 신호선(15)에 접속되어 있다.
상기 구성의 화소 회로에 있어서는, 주사선 구동 회로(12)와 신호선 구동 회로(13)의 구동에 의해, 박막 트랜지스터(Tr)를 개재하여 신호선(15)으로부터 기입된 영상 신호가 보유 용량(Cs)에 보유되는 동시에, 거기에 보유된 신호량에 따른 전압이 화소 전극(6)에 공급되고, 이 전압에 따라서 상기 액정층(4)을 구성하는 액정 분자가 경사져서 표시광의 투과가 제어되는 구조로 되어 있다.
또한, 상기와 같은 화소 회로의 구성은, 어디까지나 일례이며, 필요에 따라서 화소 회로 내에 용량 소자를 설치하거나, 또한 복수의 트랜지스터를 설치하여 화소 회로를 구성해도 된다. 또한, 주변 영역(E2)에는, 화소 회로의 변경에 따라서 필요한 구동 회로나 소자를 추가해도 된다.
도 3은 표시 패널의 표시 영역에 있어서의 회로 구성을 도시하는 도면이다. 도시한 바와 같이, 구동 기판(2)에는 화소(11)와 센서부(100)가 설치되어 있다. 화소(11)와 센서부(100)는 각각 상기 표시 영역(E1)에 복수 설치되는 것이다. 또한, 복수의 화소(11)는 표시 영역(E1) 전체에 걸쳐 매트릭스 형상으로 배치되고, 복수의 센서부(100)도 표시 영역(E1) 전체에 걸쳐 매트릭스 형상으로 배치되는 것이다. 센서부(100)는, 화소(11)에 대응시켜 표시 영역(E1)에 설치되어 있다. 구체적으로는, 적색(R), 녹색(G), 청색(B)의 각색 성분에 대응하는 서브 화소와 1:1의 대응 관계로 센서부(100)를 배치하는 경우가 고려된다. 또한, RGB의 3개의 서브 화소를 하나의 세트로 한 메인 화소와 1:1의 대응 관계로 센서부(100)를 배치하는 경우도 고려된다. 또한, 복수개의 메인 화소에 대해 1개의 센서부(100)를 대응시켜 배치하는 경우도 고려된다. 또한, 센서부(100)에 관해서는, 표시 영역(E1)의 전체가 아니라, 표시 영역(E1)의 일부(소정 부위)에 한정하여 설치해도 된다. 표시 영역(E1)에 화소(11)와 센서부(100)의 양쪽을 설치하는 경우, 화소(11)는 유효 표시부에 설치하고, 센서부(100)는 무효 표시부에 설치하도록 한다. 유효 표시부라 함은, 액정층(4)을 사용하여 광의 투과를 제어함으로써, 화상의 표시에 기여하는 부분을 말한다. 무효 표시부는, 표시 영역(E1) 내에서 유효 표시부를 제외한 부분을 말한다.
센서부(100)는 광 센서 소자(101)를 구비하고 있다. 광 센서 소자(101)는, 상기 박막 트랜지스터(Tr)와 병행한 제조 공정(상세한 것은 후술)에서 구동 기판(2)에 형성되는 것이다. 광 센서 소자(101)에는, 전원 전압(VDD)이 공급되도록 되어 있다. 또한, 광 센서 소자(101)에는, 리셋용의 스위칭 소자(102)와 콘덴서(축적 용량)(103)가 접속되어 있다. 광 센서 소자(101)는, 광의 입사(조사)에 의해 전자 정공 쌍을 발생함으로써, 수광량에 따른 광 전류를 생성하는 것이다. 이 광 전류는, 광 센서 소자(101)의 수광 신호로서 센서 외부로 판독된다. 또한, 광 센서 소자(101)의 수광 신호(신호 전하)는 콘덴서(103)에 축적된다. 스위칭 소자(102)는, 콘덴서(103)에 축적된 수광 신호를 소정의 타이밍에서 리셋한다. 콘덴서(103)에 축적된 수광 신호는, 판독용의 스위칭 소자(104)가 온으로 되는 타이밍에서, 버퍼 증폭기(105)를 통해 수광 신호 배선(106)에 공급(판독)되어, 외부로 출력된다. 리셋용의 스위칭 소자(102)의 온ㆍ오프(ON/OFF) 동작은, 리셋 제어선(107)에 의해 공급되는 리셋 신호에 의해 제어된다. 또한, 판독용의 스위칭 소자(104)의 온ㆍ오프 동작은, 판독 제어선(108)에 의해 공급되는 판독 신호에 의해 제어된다. 광 센서 소자(101)의 수광 신호의 판독은, 예를 들어 도 4에 도시한 바와 같이, 표시 패널을 구성하는 구동 기판(2)의 주변 영역(E2)에 설치된 센서 판독용 수평 구동 회로(109)와 센서 판독용 수직 구동 회로(110)에 의해 행해진다.
<제1 실시예>
도 5는 본 발명의 제1 실시예에 관한 액정 표시 장치(1)의 구동 기판(2)의 주요부를 도시하는 단면도이다. 도시한 바와 같이, 구동 기판(2)의 베이스로 되는 유리 기판(5) 상에는, 화소(11)의 스위칭 소자[박막 트랜지스터(Tr)]를 구성하는 제1 소자 형성부(21)와, 센서부(100)의 광 센서 소자(101)를 구성하는 제2 소자 형성부(22)가 설치되어 있다. 상기 도 1에 도시한 액정층(4)측으로부터 유리 기판(5)을 평면에서 보면, 제1 소자 형성부(21)는 상기 화소(11)와 함께 표시 영역(E1)에 배치되고, 제2 소자 형성부(22)는 상기 센서부(100)와 함께 표시 영역(E1)에 배치되어 있다. 단, 이에 한정되지 않고, 제1 소자 형성부(21)는, 표시 영역(E1)과 주변 영역(E2)의 양쪽에 배치해도 된다. 또한, 제2 소자 형성부(22)는 주변 영역(E2)에 배치해도 되고, 표시 영역(E1)과 주변 영역(E2)의 양쪽에 배치해도 된다. 도 5에 있어서는, 설명의 편의상, 제1 소자 형성부(21)와 제2 소자 형성부(22)를 이웃하게 가로 배열로 표시하고 있지만, 특히 이 배열에 한정되는 것은 아니다.
제1 소자 형성부(21)는, 유리 기판(5) 상에 형성된 게이트 전극(23)과, 이 게이트 전극(23)에 게이트 절연막(24)을 개재하여 대향하는 채널층(25)과, 이 채널층(25)의 양측에 위치하는 소스(26) 및 드레인(27)을 포함하는 것이다. 게이트 전극(23)은, 예를 들어 크롬, 몰리브덴 등의 고융점 금속을 사용하여 형성되는 것이다. 게이트 절연막(24)은 높은 광투과성을 갖는 막(투명한 절연막)이며, 예를 들어 실리콘 질화막과 실리콘 산화막의 2층 구조로 되어 있다.
채널층(25)은「제1 활성층」으로서 제1 소자 형성부(21)에 설치된 것이며, 게이트 절연막(24)을 그 하지층으로서, 게이트 절연막(24) 상에 적층하도록 형성되 어 있다. 채널층(25)은, 상술한 제1 소자 형성부(21)의 배치에 대응하여, 표시 영역(E) 및 주변 영역(E2) 중 적어도 표시 영역(E1)에 배치되는 것이다. 즉, 채널층(25)은 표시 영역(E1)만, 또는 표시 영역(E1)과 주변 영역(E2)의 양쪽에 배치되는 것이다. 채널층(25)은, 트랜지스터 온(ON)시에 게이트 전극(23)에 면하는 측에서 소스(26)-드레인(27) 사이에 n형의 채널을 형성하는 것이다. 채널층(25)은, 예를 들어 다결정 실리콘에 의해 형성되어 있다.
소스(26) 및 드레인(27)은 n+형 불순물의 확산 영역으로 되어 있다. 소스(26)는 고농도 불순물 영역(26H)과 저농도 불순물 영역(26L)을 갖고, 드레인(27)도 고농도 불순물 영역(27H)과 저농도 불순물 영역(27L)을 갖고 있다. 소스(26)의 저농도 불순물 영역(26L)은 채널층(25)에 인접하고, 드레인(27)의 저농도 불순물 영역(27L)도 채널층(25)에 인접하고 있다. 이와 같이 채널층(25)의 양측에 저농도의 불순물 확산 영역을 마련한 구조는, LDD(Lightly Doped Drain) 구조라 부르고 있다.
소스(26)의 고농도 불순물 영역(26H)은 콘택트용에 저저항화된 영역에서, 당해 고농도 불순물 영역(26H)에 소스 전극(28)이 접속되어 있다. 마찬가지로, 드레인(27)의 고농도 불순물 영역(27H)은 콘택트용에 저저항화된 영역에서, 당해 고농도 불순물 영역(27H)에 드레인 전극(29)이 접속되어 있다. 소스 전극(28) 및 드레인 전극(29)은, 각각 층간 절연막(30)을 관통하는 상태로 형성되어 있다. 층간 절연막(30)은, 높은 광투과성을 갖는 막(투명한 절연막)이며, 예를 들어 실리콘 산화 막에 의해 구성되어 있다.
제2 소자 형성부(22)는, 유리 기판(5) 상에 형성된 게이트 전극(33)과, 이 게이트 전극(33)에 상기 게이트 절연막(24)을 개재하여 대향하는 광전 변환층(35)과, 이 광전 변환층(35)의 양측에 위치하는 소스(36) 및 드레인(37)을 포함하는 것이다.
광전 변환층(35)은「제2 활성층」으로서 제2 소자 형성부(22)에 설치된 것이다. 광전 변환층(35)은, 상술한 제2 소자 형성부(22)의 배치에 대응하여, 표시 영역(E1) 및 주변 영역(E2) 중 적어도 한쪽의 영역에 배치되는 것이다. 즉, 광전 변환층(35)은 표시 영역(E1)만, 주변 영역(E2)만, 또는 그 양쪽의 영역에 배치되는 것이다. 이 광전 변환층(35)은, 상기 채널층(25)과 다른 재료로 게이트 절연막(24) 상에 형성되어 있다. 구체적으로는, 예를 들어 비정질 실리콘(a-si), 비정질 게르마늄(a-Ge), 비정질 실리콘 게르마늄(a-SixGel), 실리콘과 게르마늄의 적층층, 또는 그들의 결정 입자 직경을 나노 레벨까지 미세화(미결정화)한 재료층 등에 의해 광전 변환층(35)이 형성되어 있다. 또한, 경우에 따라 카본을 사용하여 광전 변환층(35)을 형성하고 있어도 된다.
광전 변환층(35)은, 게이트 전극(33) 상방에 소스(36) 및 드레인(37)의 대향 부분을 일부 피복하는 상태로 형성되어 있다. 광전 변환층(35)은 상기 채널층(25)보다도 두껍게 형성되어 있다. 예를 들어, 채널층(25)의 두께를 트랜지스터의 오프(OFF) 전류나 직렬 저항 등의 관계로 50㎚ 이상, 100㎚ 미만의 범위로 설정하는 것으로 하면, 광전 변환층(35)의 두께는, 그것보다도 두꺼운 100㎚ 이상으로 설정 한다.
소스(36) 및 드레인(37)은 n+형 불순물의 확산 영역으로 되어 있다. 소스(36)에는 소스 전극(38)이 접속되고, 드레인(37)에는 드레인 전극(39)이 접속되어 있다. 소스 전극(38) 및 드레인 전극(39)은, 각각 층간 절연막(30)을 관통하는 상태로 형성되어 있다.
이와 같이 광전 변환층(35)을 채널층(25)과 다른 재료로 형성하거나, 광전 변환층(35)을 채널층(25)보다도 두껍게 형성함으로써, 광전 변환층(35)의 광 흡수율(특히, 가시광이나 적외광의 흡수율)을 채널층(25)의 광 흡수율보다도 높게 하고 있다. 즉, 채널층(25)의 형성 재료보다도 광 흡수성이 높은 재료를 사용하여 광전 변환층(35)을 형성하면, 광전 변환층(35)의 광 흡수율이 채널층(25)의 광 흡수율보다도 높아진다. 또한, 가령 동일한 형성 재료라도, 광전 변환층(35)을 채널층(25)보다도 두껍게 형성하면, 광전 변환층(35)의 광 흡수율이 채널층(25)의 광 흡수율보다도 높아진다. 즉, 광전 변환층(35)을 채널층(25)과 동일한 두께 또는 그것보다도 얇게 형성한 경우에는, 광전 변환층(35)을 채널층(25)과 다른 재료(광 흡수성이 높은 재료)로 형성함으로써, 광전 변환층(35)의 광 흡수율을 채널층(25)의 그것보다도 높게 할 수 있다. 또한, 광전 변환층(35)을 채널층(25)과 동일한 재료로 형성한 경우에는, 광전 변환층(35)의 두께를 채널층(25)의 두께보다도 두껍게 함으로써, 광전 변환층(35)의 광 흡수율을 채널층(25)의 그것보다도 높게 할 수 있다. 또한, 광전 변환층(35)을 채널층(25)보다도 광 흡수성이 높은 재료로 형성하고, 또한 광전 변환층(35)을 채널층(25)보다도 두껍게 형성함으로써, 채널층(25)에 비교 하여, 광전 변환층(35)의 광 흡수율을 보다 한층 높게 할 수 있다.
이에 의해, 제2 소자 형성부(22)를 광 센서 소자로서 기능시키는 경우에, 광전 변환층(35)으로의 광의 입사에 의해 발생하는 전자-정공 쌍의 수가 증가한다. 이로 인해, 제1 소자 형성부(21)와 동일한 재료 및 두께로 광전 변환층을 형성하는 경우에 비교하여, 보다 큰 광 전류가 얻어진다. 그 결과, 화소(11)의 스위칭 소자로 되는 박막 트랜지스터(Tr)에 영향을 미치지 않고, 광 센서 소자의 감도를 높일 수 있다.
도 6 및 도 7은 본 발명의 제1 실시예에 관한 액정 표시 장치의 제조 방법을 도시하는 도면이다. 우선, 도 6의 (A)에 도시한 바와 같이, 상기 복수의 화소(11)를 매트릭스 형상으로 형성하기 위한 유리 기판(5) 상에 게이트 전극(23, 33) 및 게이트 절연막(24)을 형성한 후, 게이트 절연막(24)을 덮은 상태에서 비정질 실리콘으로 이루어지는 반도체막(31)을 형성한다. 게이트 절연막(24)은, 예를 들어 PECVD(plasma enhanced chemical vapor deposition)법 등에 의해, 유리 기판(5) 상에 실리콘 질화막과 실리콘 산화막을 차례로 성막함으로써 형성한다. 반도체막(31)은, 상기 제1 소자 형성부(21)와 제2 소자 형성부(22)에 걸쳐 유리 기판(5) 상에 형성한다.
다음에, 도 6의 (B)에 도시한 바와 같이, 레이저 어닐에 의해 상기 비정질의 반도체막(31)을 다결정화함으로써, 다결정 실리콘으로 이루어지는 반도체막(32)을 얻는다. 이 단계에서 유리 기판(5) 상에 다결정의 반도체막(32)이 형성된 상태로 된다.
다음에, 도 6의 (C)에 도시한 바와 같이, 다결정의 반도체막(32)에 대해, 게이트 전극(23) 상에서 채널층(25)을 구성하는 다결정 실리콘 부분을 제외한 영역에, 예를 들어 이온 도핑, 이온 주입 또는 플라즈마 주입 등으로 불순물을 도입함으로써, 상기 반도체막(32)을, 다결정 실리콘 영역(32P)과, 고농도 불순물 영역(32H)과, 저농도 불순물 영역(32L)으로 구분한다.
다음에, 도 6의 (D)에 도시한 바와 같이, 상기 제1 소자 형성부(21)와 제2 소자 형성부(22)에 대응하는 부분에서, 습식 에칭 또는 건식 에칭에 의해 반도체막(32)을 섬 형상으로 분리함으로써, 상기 제1 소자 형성부(21)에 포함되는 게이트 전극(23)측에 채널층(25)과 소스(26)와 드레인(27)을 형성하고, 상기 제2 소자 형성부(22)에 포함되는 게이트 전극(33)측에 소스(36)와 드레인(37)을 형성한다. 이때, 소스(26)는 고농도 불순물 영역(26H)과 저농도 불순물 영역(26L)으로 구분되고, 드레인(27)도 고농도 불순물 영역(27H)과 저농도 불순물 영역(27L)으로 구분된다. 또한, 게이트 전극(33) 상에서는, 활성층(광전 변환층)에 상당하는 부분(트랜지스터의 구조적으로는 채널층에 상당하는 부분)의 반도체막(32)을 제거함으로써, 소스(36)와 드레인(37) 사이에서 게이트 절연막(24)의 표면을 노출시킨다.
다음에, 도 7의 (A)에 도시한 바와 같이, 게이트 전극(33) 상에서 반도체막(32)을 제거한 부분(활성층에 상당하는 부분)에, 예를 들어 잉크젯 성막법 등의 인쇄법, 레이저 CVD 등의 광 CVD법 또는 스탬핑법 등의 선택적 막 형성법에 의해 광전 변환층(35)을 형성한다. 잉크젯 성막법이나 광 CVD법에서는, 막 두께를 임의로 제어할 수 있다. 이로 인해, 여기서는 상기 반도체막(32)보다도 막 두께를 두 껍게 하여 광전 변환층(35)을 형성한다.
다음에, 도 7의 (B)에 도시한 바와 같이, 채널층(25), 소스(26) 및 드레인(27)과, 광전 변환층(35), 소스(36) 및 드레인(37)을 덮은 상태에서, 유리 기판(5) 상에 층간 절연막(30)을 형성한다.
다음에, 도 7의 (C)에 도시한 바와 같이, 채널층(25)의 양측에서 소스(26)의 고농도 불순물 영역(26H)에 연결되는 콘택트 홀과 드레인(27)의 고농도 불순물 영역(27H)에 연결되는 콘택트 홀을 형성하고, 이들의 콘택트 홀을 배선 재료로 매립하는 상태로 층간 절연막(30)에 소스 전극(28)과 드레인 전극(29)을 형성한다. 또한, 이것과 병행하여, 광전 변환층(35)의 양측에서 소스(36)에 연결되는 콘택트 홀과 드레인(37)에 연결되는 콘택트 홀을 형성하고, 이들의 콘택트 홀을 배선 재료로 매립하는 상태로 소스 전극(38)과 드레인 전극(39)을 형성한다.
이상의 제조 방법에 의해, 채널층(25)을 포함하는 스위칭 소자(박막 트랜지스터)와 광전 변환층(35)을 포함하는 광 센서 소자를 동일한 유리 기판(5) 상에 형성할 수 있다. 또한, 제1 소자 형성부(21)에서 화소의 스위칭 소자(박막 트랜지스터)를 구성하는 채널층(25)과, 제2 소자 형성부(22)에서 광 센서 소자를 구성하는 광전 변환층(35)을, 각각 다른 재료 및 두께로 형성할 수 있다.
덧붙여, 스위칭 소자를 구성하는 채널층(25)과 광 센서 소자를 구성하는 광전 변환층(35)을, 각각 PECVD법이나 스퍼터법 등으로 별개로 성막한 경우에는, 활성층에 상당하는 부분 이외의 불필요한 부위에도 성막되기 때문에, 성막 후에 에칭 등으로 불필요한 부분을 제거할 필요가 있다. 이로 인해, 공정이 매우 복잡해진 다. 또한, 에칭으로 소자에 데미지를 부여하거나, 파티클이 증가할 우려도 있다. 이에 반해, 상술한 바와 같이 제2 소자 형성부(22)에서 활성층에 상당하는 부분에 선택적 막 형성법에 의해 광전 변환층(35)을 형성하면, 그러한 문제를 회피할 수 있다.
<제2 실시 형태>
도 8은 본 발명의 제2 실시 형태에 관한 액정 표시 장치(1)의 구동 기판(2)의 주요부를 도시하는 단면도이다. 본 제2 실시 형태에 있어서는, 상기 제1 실시예와 비교하여, 특히 제2 소자 형성부(22)의 게이트 전극(33) 상에 광 반사막(40)을 마련한 점이 다르다. 광 반사막(40)은, 외광이 입사하는 측과 반대측에서 광전 변환층(35)에 가장 근접하여 대향 배치되는 게이트 전극(33)의 표면에 형성되어 있다. 또한 광 반사막(40)은, 적어도 게이트 전극(33)보다도 광의 반사율이 높은 재료, 예를 들어 은 등의 금속 재료를 사용하여 형성되어 있다.
이와 같이 게이트 전극(33)을 덮도록 광 반사막(40)을 마련함으로써, 외부로부터 입사하여 광전 변환층(35)을 투과한 광이, 광 반사막(40)에서 효율적으로 반사하고, 이 반사광이 복귀광으로 되어 다시 광전 변환층(35)에 입사하게 된다. 이로 인해, 외부로부터의 광이 광전 변환층(35)에 입사하는 횟수가 증가한다. 그 결과, 광전 변환층(35)에서 발생하는 전자-정공 쌍의 수가 증가하고, 광 센서 소자로서의 감도가 향상된다.
도 9 내지 도 11은 본 발명의 제2 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면이다. 우선, 도 9의 (A)에 도시한 바와 같이, 상기 복수의 화소(11)를 매트릭스 형상으로 형성하기 위한 유리 기판(5) 상에 게이트 전극(23, 33)을 형성한다. 그 후, 한쪽의 게이트 전극(33) 상에 당해 게이트 전극(33)을 덮은 상태에서, 예를 들어 잉크젯 성막법에 의해 은을 선택적으로 성막함으로써, 광 반사막(40)을 형성한다.
다음에, 도 9의 (B)에 도시한 바와 같이, 게이트 전극(23)과 게이트 전극(33) 상의 광 반사막(40)을 덮은 상태에서, 예를 들어 PECVD(plasma enhanced chemical vapor deposition)법 등에 의해, 유리 기판(5) 상에 실리콘 질화막과 실리콘 산화막을 차례로 성막하여 게이트 절연막(24)을 형성한다.
다음에, 도 9의 (C)에 도시한 바와 같이, PECVD법 등에 의해, 게이트 절연막(24)을 덮은 상태에서 비정질 실리콘으로 이루어지는 반도체막(31)을 형성한다. 반도체막(31)은, 상기 제1 소자 형성부(21)와 제2 소자 형성부(22)에 걸쳐 유리 기판(5) 상에 형성한다.
다음에, 도 10의 (A)에 도시한 바와 같이, 레이저 어닐에 의해 상기 비정질의 반도체막(31)을 다결정화함으로써, 다결정 실리콘으로 이루어지는 반도체막(32)을 얻는다. 이 단계에서 유리 기판(5) 상에 다결정의 반도체막(32)이 형성된 상태로 된다.
다음에, 도 10의 (B)에 도시한 바와 같이, 다결정의 반도체막(32)에 대해, 게이트 전극(23) 상에서 채널층(25)을 구성하는 다결정 실리콘 부분을 제외한 영역에, 예를 들어 이온 도핑, 이온 주입 또는 플라즈마 주입 등으로 불순물을 도입함으로써, 상기 반도체막(32)을, 다결정 실리콘 영역(32P)과, 고농도 불순물 영 역(32H)과, 저농도 불순물 영역(32L)으로 구분한다. 이때, 이온 주입 등을 행하기 전에, 반도체막(32)을 보호하는 목적에서 산화물 등을 스퍼터법으로 형성해도 된다.
다음에, 도 10의 (C)에 도시한 바와 같이, 상기 제1 소자 형성부(21)와 제2 소자 형성부(22)에 대응하는 부분에서, 습식 에칭 또는 건식 에칭에 의해 반도체막(32)을 섬 형상으로 분리함으로써, 상기 제1 소자 형성부(21)에 포함되는 게이트 전극(23)측에 소스(26)와 드레인(27)을 형성하고, 상기 제2 소자 형성부(22)에 포함되는 게이트 전극(33)측에 소스(36)와 드레인(37)을 형성한다. 이때, 소스(26)는 고농도 불순물 영역(26H)과 저농도 불순물 영역(26L)으로 구분되고, 드레인(27)도 고농도 불순물 영역(27H)과 저농도 불순물 영역(27L)으로 구분된다. 또한, 게이트 전극(33)[광 반사막(40)] 상에서는, 활성층(광전 변환층)에 상당하는 부분의 반도체막(32)을 제거함으로써, 소스(36)와 드레인(37) 사이에서 게이트 절연막(24)을 노출시킨다.
다음에, 도 11의 (A)에 도시한 바와 같이, 게이트 전극(33)[광 반사막(40)] 상에서 반도체막(32)을 제거한 부분에, 예를 들어 잉크젯 성막법 등의 인쇄법, 레이저 CVD 등의 광 CVD법 또는 스탬핑법 등의 선택적 막 형성법에 의해 광전 변환층(35)을 형성한다. 잉크젯 성막법이나 광 CVD법에서는, 막 두께를 임의로 제어할 수 있다. 이로 인해, 여기서는 상기 반도체막(32)보다도 막 두께를 두껍게 하여 광전 변환층(35)을 형성한다.
다음에, 도 11의 (B)에 도시한 바와 같이, 채널층(25), 소스(26) 및 드레 인(27)과, 광전 변환층(35), 소스(36) 및 드레인(37)을 덮은 상태에서, 유리 기판(5) 상에 층간 절연막(30)을 형성한다.
다음에, 도 11의 (C)에 도시한 바와 같이, 채널층(25)의 양측에서 소스(26)의 고농도 불순물 영역(26H)에 연결되는 콘택트 홀과 드레인(27)의 고농도 불순물 영역(27H)에 연결되는 콘택트 홀을 형성하고, 이들의 콘택트 홀을 배선 재료로 매립하는 상태로 층간 절연막(30)에 소스 전극(28)과 드레인 전극(29)을 형성한다. 또한, 그것과 병행하여, 광전 변환층(35)의 양측에서 소스(36)에 연결되는 콘택트 홀과 드레인(37)에 연결되는 콘택트 홀을 형성하고, 이들의 콘택트 홀을 배선 재료로 매립하는 상태로 소스 전극(38)과 드레인 전극(39)을 형성한다.
이상의 제조 방법에 의해, 채널층(25)을 포함하는 스위칭 소자(박막 트랜지스터)와 광전 변환층(35)을 포함하는 광 센서 소자를 동일한 유리 기판(5) 상에 형성할 수 있다. 또한, 제1 소자 형성부(21)에서 화소의 스위칭 소자(박막 트랜지스터)를 구성하는 채널층(25)과, 제2 소자 형성부(22)에서 광 센서 소자를 구성하는 광전 변환층(35)을, 각각 다른 재료 및 두께로 형성할 수 있다. 또한, 제2 소자 형성부(22)에서는, 게이트 전극(33) 상에 광 반사막(40)을 마련할 수 있다.
<제3 실시 형태>
도 12는 본 발명의 제3 실시 형태에 관한 액정 표시 장치(1)의 구동 기판(2)의 주요부를 도시하는 단면도이다. 본 제3 실시 형태에 있어서는, 상기 제1 실시예와 비교하여, 특히 투명 LCD(Liquid Crystal Display)를 실현하기 위해, 제1 소자 형성부(21)의 게이트 전극(23)을 투명 전극으로 한 점과, 소스(26, 36) 및 드레 인(27, 37)을 각각 투명 도전막으로 형성한 점과, 소스 전극(28, 38) 및 드레인 전극(29, 39)을 각각 투명 전극으로 한 점과, 채널층(25)을 투명한 반도체막으로 형성한 점과, 게이트 전극(33)을 금속 차폐 전극으로 한 점과, 제2 소자 형성부(22)를 주변 영역(E2)만에 배치하는 점이 다르다.
게이트 전극(23)은, 예를 들어 ITO 등의 투명 도전 재료를 사용하여 형성되어 있다. 소스(26, 36) 및 드레인(27, 37)의 각각은, 예를 들어 ITO(Indium Tin Oxide), ZnO(산화아연), FZO(불소 함유 ZnO), GZO(갈륨 함유 ZnO), FGZO(불소ㆍ갈륨 함유 ZnO), AZO(알루미늄 함유 ZnO) 등의 투명 도전 재료를 사용하여 형성되어 있다.
소스 전극(28, 38) 및 드레인 전극(29, 39)의 각각은, 예를 들어 TI/Al/TI를 사용하여 형성되어 있다. 채널층(25)은, 예를 들어 InGaZnO 및 IZO를 사용하여 형성되어 있다. 게이트 전극(33)은, 예를 들어 은을 사용하여 형성되어 있다.
이와 같이 제3 실시 형태에 관한 액정 표시 장치(1)에서는, 제1 소자 형성부(21)의 채널층(25)을 투명한 산화물 반도체로 형성하는 한편, 제2 소자 형성부(22)의 광전 변환층(35)을 그것보다도 광 흡수성이 높은 재료(비정질 실리콘 등)로 두껍게 형성함으로써, 광전 변환층(35)의 광 흡수율(특히, 가시광이나 적외광의 흡수율)을 채널층(25)의 광 흡수율보다도 높게 하고 있다.
이에 의해, 제2 소자 형성부(22)를 광 센서 소자로서 기능시키는 경우에, 광전 변환층(35)으로의 광의 입사에 의해 발생하는 전자-정공 쌍의 수가 증가한다. 이로 인해, 제1 소자 형성부(21)와 동일한 재료 및 두께로 광전 변환층을 형성하는 경우에 비교하여, 보다 큰 광 전류가 얻어진다. 그 결과, 화소(11)의 스위칭 소자로 되는 박막 트랜지스터(Tr)에 영향을 미치지 않고, 광 센서 소자의 감도를 높일 수 있다.
또한, 게이트 전극(33)을 금속 차폐 전극으로 형성하고 있기 때문에, 도시하지 않은 백라이트로부터 입사하는 광(이하,「백라이트 광」이라 기재함)이 게이트 전극(33)에 의해 차폐된다. 이로 인해, 광전 변환층(35)에 대한 백라이트 광의 입사를 게이트 전극(33)에서 방지할 수 있다. 또한, 게이트 전극(33)을 형성하는 은은, 높은 광 반사율을 갖기 때문에, 외부로부터 입사하여 광전 변환층(35)을 투과한 광이 게이트 전극(33)에서 반사하고, 이 반사광이 복귀광으로 되어 다시 광전 변환층(35)에 입사하도록 된다. 이로 인해, 상기 제2 실시 형태와 같은 원리로, 광 센서 소자로서의 감도가 향상된다.
또한, 제3 실시 형태에 관한 액정 표시 장치(1)에 있어서는, 표시 영역(E1)에 배치되는 제1 소자 형성부(21) 전체가 광을 투과하도록 되기 때문에, 비구동시에는 표시 영역(E1)을 투명한 상태로 하고, 구동시에는 표시 영역(E1)에 화상을 표시시킬 수 있다. 또한, 제2 소자 형성부(22)의 게이트 전극(33)은 광을 차폐하고, 광전 변환층(35)은 광의 일부를 흡수하기는 하지만, 표시 패널의 면내에서 제2 소자 형성부(22)를 주변 영역(E2)이 눈에 띄지 않는 단부의 위치(예를 들어, 표시 패널의 네 코너)에 배치하면, 표시 패널의 투명성을 손상시키는 일이 없다.
도 13 및 도 14는 본 발명의 제3 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면이다. 우선, 도 13의 (A)에 도시한 바와 같이, 상기 복수의 화소(11)를 매트릭스 형상으로 형성하기 위한 유리 기판(5) 상에 투명한 게이트 전극(23)을 형성한다.
다음에, 도 13의 (B)에 도시한 바와 같이, 유리 기판(5) 상에 차광성을 갖는 게이트 전극(33)을 형성한다. 이 게이트 전극(33)은, 예를 들어 은을 성막 재료로 한 잉크젯 성막법에 의해 형성한다.
다음에, 도 13의 (C)에 도시한 바와 같이, 게이트 전극(23, 33)을 덮은 상태에서, 예를 들어 PECVD법, 스퍼터법, 도포법 등에 의해, 유리 기판(5) 상에 실리콘 질화막과 실리콘 산화막을 차례로 성막하여 게이트 절연막(24)을 형성한다.
다음에, 도 13의 (D)에 도시한 바와 같이, 게이트 절연막(24)을 덮은 상태에서, 스퍼터법이나 도포법 등에 의해, 유리 기판(5) 상에 투명 도전막(41)을 형성한다. 투명 도전막(41)은 상기 제1 소자 형성부(21)와 제2 소자 형성부(22)에 걸쳐 유리 기판(5) 상에 형성한다.
다음에, 도 13의 (E)에 도시한 바와 같이, 상기 제1 소자 형성부(21)와 제2 소자 형성부(22)에 대응하는 부분에서, 습식 에칭 또는 건식 에칭에 의해 투명 도전막(41)을 섬 형상으로 분리함으로써, 상기 제1 소자 형성부(21)에 포함되는 게이트전극(23)측에 소스(26)와 드레인(27)을 형성하는 동시에, 상기 제2 소자 형성부(22)에 포함되는 게이트 전극(33)측에 소스(36)와 드레인(37)을 형성한다. 또한, 게이트 전극(23) 상에서는, 활성층(채널층)에 상당하는 부분의 투명 도전막(41)을 제거함으로써, 소스(26)와 드레인(27) 사이에서 게이트 절연막(24)의 표면을 노출시키고, 게이트 전극(33) 상에서는, 활성층(광전 변환층)에 상당하는 부 분의 투명 도전막(41)을 제거함으로써, 소스(36)와 드레인(37) 사이에서 게이트 절연막(24)의 표면을 노출시킨다.
다음에, 도 14의 (A)에 도시한 바와 같이, 게이트 전극(23) 상에서 투명 도전막(41)을 제거한 부분에, 예를 들어 PECVD법, 스퍼터법, 증착법 또는 도포법 등으로 투명한 반도체막으로 이루어지는 채널층(25)을 형성한다. 투명한 반도체막은, 예를 들어 투명 산화물 반도체 또는 유기물 반도체에 의해 형성한다. 또한, 그 전에 또는 그 후에, 게이트 전극(33) 상에서 투명 도전막(41)을 제거한 부분에, 예를 들어 잉크젯 성막법 등의 인쇄법, 레이저 CVD 등의 광 CVD법 또는 스탬핑법 등의 선택적 막 형성법에 의해 광전 변환층(35)을 형성한다. 광전 변환층(35)은, 광의 흡수 작용을 얻기 위해 비투명한 반도체막(예를 들어, 실리콘막)에 의해 형성한다. 잉크젯 성막법이나 광 CVD법에서는, 막 두께를 임의로 제어할 수 있다. 이로 인해, 여기서는 채널층(25)보다도 막 두께를 두껍게 하여 광전 변환층(35)을 형성한다.
다음에, 도 14의 (B)에 도시한 바와 같이, 채널층(25), 소스(26) 및 드레인(27)과, 광전 변환층(35), 소스(36) 및 드레인(37)을 덮은 상태에서, 유리 기판(5) 상에 층간 절연막(30)을 형성한다.
다음에, 도 14의 (C)에 도시한 바와 같이, 채널층(25)의 양측에서 소스(26)에 연결되는 콘택트 홀과 드레인(27)에 연결되는 콘택트 홀을 형성하고, 이들의 콘택트 홀을 배선 재료로 매립하는 상태로 층간 절연막(30)에 소스 전극(28)과 드레인 전극(29)을 형성한다. 또한, 그것과 병행하여, 광전 변환층(35)의 양측에서 소 스(36)에 연결되는 콘택트 홀과 드레인(37)에 연결되는 콘택트 홀을 형성하고, 이들의 콘택트 홀을 배선 재료로 매립하는 상태로 소스 전극(38)과 드레인 전극(39)을 형성한다.
이상의 제조 방법에 의해, 채널층(25)을 포함하는 스위칭 소자(박막 트랜지스터)와 광전 변환층(35)을 포함하는 광 센서 소자를 동일한 유리 기판(5) 상에 형성할 수 있다. 또한, 제1 소자 형성부(21)에서 화소의 스위칭 소자(박막 트랜지스터)를 구성하는 채널층(25)과, 제2 소자 형성부(22)에서 광 센서 소자를 구성하는 광전 변환층(35)을, 각각 다른 재료 및 두께로 형성할 수 있다.
이로 인해, 광전 변환층(35)의 형성 재료를 임의로 선택할 수 있다. 또한, 화소의 스위칭 소자를 구성하는 채널층(25)은 광을 투과하는 투명한 반도체막으로 형성하고, 광 센서 소자를 구성하는 광전 변환층(35)은 광을 흡수하는 비투명한 반도체막으로 형성할 수 있다. 또한, 제2 소자 형성부(22)에서는, 백라이트로부터의 광이 광전 변환층(35)에 입사되지 않도록 차폐하는 기능과, 외부로부터의 광을 광전 변환층(35)으로 복귀하도록 반사시키는 기능을 겸비하는 게이트 전극(33)을 형성할 수 있다.
<제4 실시 형태>
도 15는 본 발명의 제4 실시 형태에 관한 액정 표시 장치(1)의 구동 기판(2)의 주요부를 도시하는 단면도이다. 본 제4 실시 형태에 있어서는, 상기 제1 실시예와 비교하여, 특히 제2 소자 형성부(22)의 구성이 다르다. 즉, 제2 소자 형성부(22)에 있어서, 광전 변환층(35)은, 제1 층(35A)과 그 위에 적층된 제2 층(35B) 을 포함하는 2층의 적층 구조로 되어 있다. 제1 층(35A) 및 제2 층(35B)은, 각각 동일한 원소(본 형태예에서는 실리콘)를 사용하여 형성되어 있다. 여기서는 일례로서, 광전 변환층(35)을 2층의 적층 구조로 하고 있지만, 이에 한정되지 않고, 3층 이상의 적층 구조로 광전 변환층(35)을 형성해도 된다. 광전 변환층(35)의 적층수는, 성막 공정의 공정수에 의해 규정되는 것으로 한다. 이로 인해, 예를 들어 2회의 성막 공정에 의해 광전 변환층(35)을 형성한 경우에는, 광전 변환층(35)의 적층수가 2층으로 된다. 제1 소자 형성부(21)에는, 채널층(25)과 소스/드레인(26, 27)을 덮은 상태에서 마스크층(51)이 형성되고, 제2 소자 형성부(22)에는, 소스/드레인(36, 37)을 덮은 상태에서 마스크층(51)이 형성되어 있다. 마스크층(51)은, 후술하는 제조 방법으로 광전 변환층(35)을 적층 구조로 하기 위해 형성되는 것이다. 또한, 제2 소자 형성부(22)에 있어서, 소스(36)는, 고농도 불순물 영역(36H)과 저농도 불순물 영역(36L)을 갖는 LDD 구조로 되어 있고, 드레인(37)은 p+형 불순물의 확산 영역으로 되어 있다.
도 16 내지 도 18은 본 발명의 제4 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면이다. 우선, 도 16의 (A)에 도시한 바와 같이, 상기 복수의 화소(11)를 매트릭스 형상으로 형성하기 위한 유리 기판(5) 상에 게이트 전극(23, 33) 및 게이트 절연막(24)을 형성한 후, 게이트 절연막(24)을 덮은 상태에서 비정질 실리콘으로 이루어지는 반도체막(31)을 형성한다. 게이트 절연막(24)은, 예를 들어 PECVD(plasma enhanced chemical vapor deposition)법 등에 의해, 유리 기 판(5) 상에 실리콘 질화막과 실리콘 산화막을 차례로 성막함으로써 형성한다. 반도체막(31)은,「제1 반도체막」에 상당하는 것으로, 상기 제1 소자 형성부(21)와 제2 소자 형성부(22)에 걸쳐 유리 기판(5) 상에 형성한다.
다음에, 도 16의 (B)에 도시한 바와 같이, 레이저 어닐에 의해 상기 비정질의 반도체막(31)을 다결정화함으로써, 다결정 실리콘으로 이루어지는 반도체막(32)을 얻는다. 이 단계에서 유리 기판(5) 상에 다결정의 반도체막(32)이 형성된 상태로 된다.
다음에, 도 16의 (C)에 도시한 바와 같이, 유리 기판(5) 상에 반도체막(32)을 덮은 상태에서 마스크층(51)을 형성한다. 마스크층(51)은, 예를 들어 실리콘 산화막에 의해 형성한다. 이 마스크층(51)에 의해 후공정에 있어서의 포토레지스트나 물 등으로 반도체층을 보호하는 동시에, 이온의 가속 전압을 제어함으로써 마스크층(51)을 통해 이온 주입할 수 있다.
다음에, 도 17의 (A)에 도시한 바와 같이, 다결정의 반도체막(32)에 대해, 게이트 전극(23) 상에서 채널층(25)을 구성하는 다결정 실리콘 부분과 게이트 전극(33) 상에서 광전 변환층(35)을 구성하는 다결정 실리콘 부분을 제외한 영역에 각각 불순물을 도입한다. 불순물의 도입은, 예를 들어 이온 도핑, 이온 주입 또는 플라즈마 주입 등으로 행한다. 이에 의해, 제1 소자 형성부(21)에 있어서, 상기 반도체막(32)을, 다결정 실리콘 영역(32P)과, n+형의 고농도 불순물 영역(32H)과, n+형의 저농도 불순물 영역(32L)으로 구분한다. 또한, 제2 소자 형성부(22)에 있어 서, 상기 반도체막(32)을, 다결정 실리콘 영역(32P)과, n+형의 고농도 불순물 영역(32H)과, n+형의 저농도 불순물 영역(32L)과, p+형의 고농도 불순물 영역(32M)으로 구분한다.
다음에, 도 17의 (B)에 도시한 바와 같이, 제2 소자 형성부(22)에 있어서, 마스크층(51)을 부분적으로 제거함으로써, 다결정 실리콘 영역(32P)의 표면(상면)을 노출시킨다. 마스크층(51)의 제거는, 예를 들어 에칭에 의해 행한다.
다음에, 도 17의 (C)에 도시한 바와 같이, 제2 소자 형성부(22)에 있어서, 마스크층(51)을 제거한 부분에, 다결정 실리콘 영역(32P)과 동일한 원소(본 형태예에서는 실리콘)를 사용하여 반도체막(52)을 형성한다. 반도체막(52)은,「제2 반도체막」에 상당하는 것으로, 예를 들어 다결정 실리콘, 비정질 실리콘, 결정 입자 직경이 나노 오더의 나노 실리콘, 결정 입자 직경이 마이크로미터 오더의 μ- 실리콘 등에 의해 형성된다. 반도체막(52)의 형성은, 예를 들어 열 CVD법, 반응성 열 CVD법, PECVD법, 반응성 PECVD법, 스퍼터법, 광 CVD법, PLD(pulse laser deposition)법, 용제 인쇄법 등으로 행한다. 이 경우, 반도체막(52)으로 되는 실리콘막은, 마스크층(51)을 제거한 부분에서 노출되어 있는 결정 실리콘 영역(32P)의 표면에서 선택적으로 성장한다. 이로 인해, 실리콘에 의해 형성되어 있는 다결정 실리콘 영역(32P) 상에, 그것과 동일한 실리콘에 의해 반도체막(52)이 형성되게 된다. 따라서, 다결정 실리콘 영역(32P)을 구성하고 있는 하지의 다결정 실리콘이 핵이 되어, 반도체막(52)을 구성하는 실리콘막이 성장한다. 이로 인해, 핵으로 되 는 다결정 실리콘이 없었던 채로, 실리콘막을 열 CVD법 등에 의해 형성하는 경우에 비교하여, 막의 성장 속도를 신속하게 할 수 있다. 또한, 프로세스 조건 등을 적절하게 제어함으로써, 레이저 어닐 등을 행하지 않아도, 결정성을 갖는 양질의 실리콘막(마이크로 크리스탈 실리콘막)을 형성하는 것이 가능해진다.
또한, 반도체막(52)을 형성하기 전에, 결정을 높이기 위해, 산화 처리에 의해 다결정 실리콘 영역(32P) 표면의 자연 산화막을 제거한 후, 니켈, 금 등의 촉매를 광이 투과할 정도로 얇게 성막해도 된다.
다음에, 도 18의 (A)에 도시한 바와 같이, 상기 제1 소자 형성부(21)와 제2 소자 형성부(22)에 대응하는 부분에서, 습식 에칭 또는 건식 에칭에 의해 반도체막(32)과 이것을 덮는 마스크층(51)을 섬 형상으로 분리한다. 이에 의해, 상기 제1 소자 형성부(21)에 채널층(25)을 형성하고, 상기 제2 소자 형성부(22)에 광전 변환층(35)을 형성한다. 또한, 상기 제1 소자 형성부(21)에 포함되는 게이트 전극(23)측에 소스(26)와 드레인(27)을 형성하고, 상기 제2 소자 형성부(22)에 포함되는 게이트 전극(33)측에 소스(36)와 드레인(37)을 형성한다. 이때, 제1 소자 형성부(21)에 있어서, 다결정 실리콘 영역(32P)은 채널층(25)으로 되고, 제2 소자 형성부(22)에 있어서, 다결정 실리콘 영역(32P)과 반도체막(52)은 각각 제1 층(35A)과 제2 층(35B)으로 되고, 그들의 적층 부분이 광전 변환층(35)으로 된다. 또한, 제1 소자 형성부(21)에 있어서, 소스(26)는 n+형의 고농도 불순물 영역(26H)과 저농도 불순물 영역(26L)으로 구분되고, 드레인(27)도 n+형의 고농도 불순물 영역(27H) 과 저농도 불순물 영역(27L)으로 구분된다. 또한, 제2 소자 형성부(22)에 있어서, 소스(36)는 n+형의 고농도 불순물 영역(36H)과 저농도 불순물 영역(36L)으로 구분되고, 드레인(37)은 p+형의 고농도 불순물 영역으로 된다.
다음에, 도 18의 (B)에 도시한 바와 같이, 채널층(25), 소스(26) 및 드레인(27)과, 광전 변환층(35), 소스(36) 및 드레인(37)을 덮은 상태에서, 유리 기판(5) 상에 층간 절연막(30)을 형성한다.
다음에, 도 18의 (C)에 도시한 바와 같이, 채널층(25)의 양측에서 소스(26)의 고농도 불순물 영역(26H)에 연결되는 콘택트 홀과 드레인(27)의 고농도 불순물 영역(27H)에 연결되는 콘택트 홀을 형성한다. 그리고, 이들의 콘택트 홀을 배선 재료로 매립하는 상태로 층간 절연막(30)에 소스 전극(28)과 드레인 전극(29)을 형성한다. 또한, 그것과 병행하여, 광전 변환층(35)의 양측에서 소스(36)의 고농도 불순물 영역(36H)에 연결되는 콘택트 홀과 드레인(37)에 연결되는 콘택트 홀을 형성한다. 그리고, 이들의 콘택트 홀을 배선 재료로 매립하는 상태로 소스 전극(38)과 드레인 전극(39)을 형성한다.
이상의 제조 방법에 의해, 채널층(25)을 포함하는 스위칭 소자(박막 트랜지스터)와 광전 변환층(35)을 포함하는 광 센서 소자를 동일한 유리 기판(5) 상에 형성할 수 있다. 또한, 광 센서 소자의 광전 변환층(35)을, 각각 동일 원소로 되는 실리콘을 포함하는 제1 층(35A)과 제2 층(35B)의 적층 구조로 형성할 수 있다. 또한, 광전 변환층(35)의 제1 층(35A)은, 채널층(25)과 동일 공정에서 형성되는 층, 즉 채널층(25)과 동일한 두께의 층으로 된다. 이로 인해, 제1 층(35A) 상에 제2 층(35B)을 적층함으로써, 광전 변환층(35)을 채널층(25)보다도 두껍게 형성할 수 있다.
또한, 상기 제4 실시 형태에 있어서는, 제2 소자 형성부(22)에서 소스(36)를 LDD 구조로 하고, 드레인(37)을 p+형의 고농도 불순물 영역으로 하였지만, 이에 한정되지 않고, 소스(36)를 p+형의 고농도 불순물 영역으로 하고, 드레인(37)을 LDD 구조로 해도 된다.
<제5 실시 형태>
도 19는 본 발명의 제5 실시 형태에 관한 액정 표시 장치(1)의 구동 기판(2)의 주요부를 도시하는 단면도이다. 본 제5 실시 형태에 있어서는, 상기 제4 실시 형태와 비교하여, 특히 제2 소자 형성부(22)의 소스(36)가 LDD 구조가 아니라, p+형 불순물의 확산 영역으로 되어 있는 점이 다르다.
도 20 내지 도 22는 본 발명의 제5 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면이다. 우선, 도 20의 (A)에 도시한 바와 같이, 상기 복수의 화소(11)를 매트릭스 형상으로 형성하기 위한 유리 기판(5) 상에 게이트 전극(23, 33) 및 게이트 절연막(24)을 형성한 후, 게이트 절연막(24)을 덮은 상태에서 비정질 실리콘으로 이루어지는 반도체막(31)을 형성한다. 반도체막(31)은, 상기 제1 소자 형성부(21)와 제2 소자 형성부(22)에 걸쳐 유리 기판(5) 상에 형성한다.
다음에, 도 20의 (B)에 도시한 바와 같이, 레이저 어닐에 의해 상기 비정질 의 반도체막(31)을 다결정화함으로써, 다결정 실리콘으로 이루어지는 반도체막(32)을 얻는다.
다음에, 도 20의 (C)에 도시한 바와 같이, 유리 기판(5) 상에 반도체막(32)을 덮은 상태에서 마스크층(51)을 형성한다. 여기까지의 공정은, 상기 4 실시 형태의 경우와 마찬가지이다.
다음에, 도 21의 (A)에 도시한 바와 같이, 다결정의 반도체막(32)에 대해, 게이트 전극(23) 상에서 채널층(25)을 구성하는 다결정 실리콘 부분과 게이트 전극(33) 상에서 광전 변환층(35)을 구성하는 다결정 실리콘 부분을 제외한 영역에 각각 불순물을 도입한다. 불순물의 도입은, 예를 들어 이온 도핑, 이온 주입 또는 플라즈마 주입 등으로 행한다. 이에 의해, 제1 소자 형성부(21)에 있어서, 상기 반도체막(32)을, 다결정 실리콘 영역(32P)과, n+형의 고농도 불순물 영역(32H)과, n+형의 저농도 불순물 영역(32L)으로 구분한다. 또한, 제2 소자 형성부(22)에 있어서, 상기 반도체막(32)을, 다결정 실리콘 영역(32P)과, n+형의 고농도 불순물 영역(32H), p+형의 고농도 불순물 영역(32M)으로 구분한다.
다음에, 도 21의 (B)에 도시한 바와 같이, 제2 소자 형성부(22)에 있어서, 마스크층(51)을 부분적으로 제거함으로써, 다결정 실리콘 영역(32P)의 표면(상면)을 노출시킨다.
다음에, 도 21의 (C)에 도시한 바와 같이, 제2 소자 형성부(22)에 있어서, 마스크층(51)을 제거한 부분에, 다결정 실리콘 영역(32P)과 동일한 원소(본 형태예에서는 실리콘)를 사용하여 반도체막(52)을 형성한다. 반도체막(52)의 형성 방법에 관해서는, 상기 제4 실시 형태의 경우와 마찬가지이다.
다음에, 도 22의 (A)에 도시한 바와 같이, 상기 제1 소자 형성부(21)와 제2 소자 형성부(22)에 대응하는 부분에서, 습식 에칭 또는 건식 에칭에 의해 반도체막(32)과 이것을 덮는 마스크층(51)을 섬 형상으로 분리한다. 이에 의해, 상기 제1 소자 형성부(21)에 채널층(25)을 형성하고, 상기 제2 소자 형성부(22)에 광전 변환층(35)을 형성한다. 또한, 상기 제1 소자 형성부(21)에 포함되는 게이트 전극(23)측에 소스(26)와 드레인(27)을 형성하고, 상기 제2 소자 형성부(22)에 포함되는 게이트 전극(33)측에 소스(36)와 드레인(37)을 형성한다. 이때, 제1 소자 형성부(21)에 있어서, 다결정 실리콘 영역(32P)은 채널층(25)으로 되고, 제2 소자 형성부(22)에 있어서, 다결정 실리콘 영역(32P)과 반도체막(52)은 각각 제1 층(35A)과 제2 층(35B)으로 되고, 그들의 적층 부분이 광전 변환층(35)으로 된다. 또한, 제1 소자 형성부(21)에 있어서, 소스(26)는 n+형의 고농도 불순물 영역(26H)과 저농도 불순물 영역(26L)으로 구분되고, 드레인(27)도 n+형의 고농도 불순물 영역(27H)과 저농도 불순물 영역(27L)으로 구분된다. 또한, 제2 소자 형성부(22)에 있어서, 소스(36)는 n+형의 고농도 불순물 영역으로 되고, 드레인(37)은 p+형의 고도 불순물 영역으로 된다.
다음에, 도 22의 (B)에 도시한 바와 같이, 채널층(25), 소스(26) 및 드레 인(27)과, 광전 변환층(35), 소스(36) 및 드레인(37)을 덮은 상태에서, 유리 기판(5) 상에 층간 절연막(30)을 형성한다.
다음에, 도 22의 (C)에 도시한 바와 같이, 채널층(25)의 양측에서 소스(26)의 고농도 불순물 영역(26H)에 연결되는 콘택트 홀과 드레인(27)의 고농도 불순물 영역(27H)에 연결되는 콘택트 홀을 형성한다. 그리고, 이들의 콘택트 홀을 배선 재료로 매립하는 상태로 층간 절연막(30)에 소스 전극(28)과 드레인 전극(29)을 형성한다. 또한, 그것과 병행하여, 광전 변환층(35)의 양측에서 소스(36)에 연결되는 콘택트 홀과 드레인(37)에 연결되는 콘택트 홀을 형성한다. 그리고, 이들의 콘택트 홀을 배선 재료로 매립하는 상태로 소스 전극(38)과 드레인 전극(39)을 형성한다.
이상의 제조 방법에 의해, 상기 도 19에 도시한 구성의 구동 기판(2)이 얻어진다. 또한, 제5 실시 형태에 있어서는, 제2 소자 형성부(22)에서 소스(36)를 n+형의 고농도 불순물 영역으로 하고, 드레인(37)을 p+형의 고농도 불순물 영역으로 하였지만, 이에 한정되지 않는다. 즉, 소스(36)를 p+형의 고농도 불순물 영역으로 하고, 드레인(37)을 n+형의 고농도 불순물 영역으로 해도 된다.
<제6 실시 형태>
도 23은 본 발명의 제6 실시 형태에 관한 액정 표시 장치(1)의 구동 기판(2)의 주요부를 도시하는 단면도이다. 본 제6 실시 형태에 있어서는, 상기 제5 실시 형태와 비교하여, 특히 제2 소자 형성부(22)의 소스/드레인(36, 37)이 모두 n+형 불순물의 확산 영역으로 되어 있는 점이 다르다.
도 24 내지 도 25는 본 발명의 제1 실시예에 관한 액정 표시 장치의 제조 방법을 도시하는 도면이다. 우선, 도 24의 (A)에 도시한 바와 같이, 상기 복수의 화소(11)를 매트릭스 형상으로 형성하기 위한 유리 기판(5) 상에 게이트 전극(23, 33) 및 게이트 절연막(24)을 형성한 후, 게이트 절연막(24)을 덮은 상태에서 비정질 실리콘으로 이루어지는 반도체막(31)을 형성한다. 반도체막(31)은, 상기 제1 소자 형성부(21)와 제2 소자 형성부(22)에 걸쳐 유리 기판(5) 상에 형성한다.
다음에, 도 24의 (B)에 도시한 바와 같이, 레이저 어닐에 의해 상기 비정질의 반도체막(31)을 다결정화함으로써, 다결정 실리콘으로 이루어지는 반도체막(32)을 얻는다.
다음에, 도 24의 (C)에 도시한 바와 같이, 유리 기판(5) 상에 반도체막(32)을 덮은 상태에서 마스크층(51)을 형성한다. 여기까지의 공정은, 상기 4 실시 형태의 경우와 마찬가지이다.
다음에, 도 25의 (A)에 도시한 바와 같이, 다결정의 반도체막(32)에 대해, 게이트 전극(23) 상에서 채널층(25)을 구성하는 다결정 실리콘 부분과 게이트 전극(33) 상에서 광전 변환층(35)을 구성하는 다결정 실리콘 부분을 제외한 영역에 각각 불순물을 도입한다. 불순물의 도입은, 예를 들어 이온 도핑, 이온 주입 또는 플라즈마 주입 등으로 행한다. 이에 의해, 제1 소자 형성부(21)에 있어서, 상기 반도체막(32)을, 다결정 실리콘 영역(32P)과, n+형의 고농도 불순물 영역(32H)과, n+형의 저농도 불순물 영역(32L)으로 구분한다. 또한, 제2 소자 형성부(22)에 있어서, 상기 반도체막(32)을, 다결정 실리콘 영역(32P)과, n+형의 고농도 불순물 영역(32H)으로 구분한다.
다음에, 도 25의 (B)에 도시한 바와 같이, 제2 소자 형성부(22)에 있어서, 마스크층(51)을 부분적으로 제거함으로써, 다결정 실리콘 영역(32P)의 표면(상면)을 노출시킨다.
다음에, 도 25의 (C)에 도시한 바와 같이, 제2 소자 형성부(22)에 있어서, 마스크층(51)을 제거한 부분에, 다결정 실리콘 영역(32P)과 동일한 원소(본 형태예에서는 실리콘 원소)를 사용하여 반도체막(52)을 형성한다. 반도체막(52)의 형성 방법에 관해서는, 상기 제4 실시 형태의 경우와 마찬가지이다.
다음에, 도 26의 (A)에 도시한 바와 같이, 상기 제1 소자 형성부(21)와 제2 소자 형성부(22)에 대응하는 부분에서, 습식 에칭 또는 건식 에칭에 의해 반도체막(32)과 이것을 덮는 마스크층(51)을 섬 형상으로 분리한다. 이에 의해, 상기 제1 소자 형성부(21)에 채널층(25)을 형성하고, 상기 제2 소자 형성부(22)에 광전 변환층(35)을 형성한다. 또한, 상기 제1 소자 형성부(21)에 포함되는 게이트 전극(23)측에 소스(26)와 드레인(27)을 형성하고, 상기 제2 소자 형성부(22)에 포함되는 게이트 전극(33)측에 소스(36)와 드레인(37)을 형성한다. 이때, 제1 소자 형성부(21)에 있어서, 다결정 실리콘 영역(32P)은 채널층(25)으로 되고, 제2 소자 형 성부(22)에 있어서, 다결정 실리콘 영역(32P)과 반도체막(52)은 각각 제1 층(35A)과 제2 층(35B)으로 되고, 그들의 적층 부분이 광전 변환층(35)으로 된다. 또한, 제1 소자 형성부(21)에 있어서, 소스(26)는 n+형의 고농도 불순물 영역(26H)과 저농도 불순물 영역(26L)으로 구분되고, 드레인(27)도 n+형의 고농도 불순물 영역(27H)과 저농도 불순물 영역(27L)으로 구분된다. 또한, 제2 소자 형성부(22)에 있어서, 소스(36)는 n+형의 고농도 불순물 영역으로 되고, 드레인(37)도 n+형의 고도 불순물 영역으로 된다.
다음에, 도 26의 (B)에 도시한 바와 같이, 채널층(25), 소스(26) 및 드레인(27)과, 광전 변환층(35), 소스(36) 및 드레인(37)을 덮은 상태에서, 유리 기판(5) 상에 층간 절연막(30)을 형성한다.
다음에, 도 26의 (C)에 도시한 바와 같이, 채널층(25)의 양측에서 소스(26)의 고농도 불순물 영역(26H)에 연결되는 콘택트 홀과 드레인(27)의 고농도 불순물 영역(27H)에 연결되는 콘택트 홀을 형성한다. 그리고, 이들의 콘택트 홀을 배선 재료로 매립하는 상태로 층간 절연막(30)에 소스 전극(28)과 드레인 전극(29)을 형성한다. 또한, 그것과 병행하여, 광전 변환층(35)의 양측에서 소스(36)에 연결되는 콘택트 홀과 드레인(37)에 연결되는 콘택트 홀을 형성한다. 그리고, 이들의 콘택트 홀을 배선 재료로 매립하는 상태로 소스 전극(38)과 드레인 전극(39)을 형성한다.
이상의 제조 방법에 의해, 상기 도 23에 도시한 구성의 구동 기판(2)이 얻어 진다. 또한, 제6 실시 형태에 있어서는, 제2 소자 형성부(22)에서 소스/드레인(36, 37)을 모두 n+형의 고농도 불순물 영역으로 하였지만, 이에 한정되지 않고, 소스/드레인(36, 37)을 모두 p+형의 고농도 불순물 영역으로 해도 된다.
<제7 실시 형태>
본 발명의 제7 실시 형태에 있어서는, 상기 제4 실시 형태와 비교하여, 특히 액정 표시 장치의 제조 방법이 다르다.
도 27 내지 도 29는 본 발명의 제7 실시 형태에 관한 액정 표시 장치의 제조 방법을 도시하는 도면이다. 우선, 도 27의 (A)에 도시한 바와 같이, 상기 복수의 화소(11)를 매트릭스 형상으로 형성하기 위한 유리 기판(5) 상에 게이트 전극(23, 33) 및 게이트 절연막(24)을 형성한 후, 게이트 절연막(24)을 덮은 상태에서 비정질 실리콘으로 이루어지는 반도체막(31)을 형성한다. 반도체막(31)은, 상기 제1 소자 형성부(21)와 제2 소자 형성부(22)에 걸쳐 유리 기판(5) 상에 형성한다.
다음에, 도 27의 (B)에 도시한 바와 같이, 레이저 어닐에 의해 상기 비정질의 반도체막(31)을 다결정화함으로써, 다결정 실리콘으로 이루어지는 반도체막(32)을 얻는다.
다음에, 도 27의 (C)에 도시한 바와 같이, 유리 기판(5) 상에 반도체막(32)을 덮는 상태에서 마스크층(51)을 형성한다. 여기까지의 공정은, 상기 제4 실시 형태의 경우와 마찬가지이다.
다음에, 도 27의 (D)에 도시한 바와 같이, 다결정의 반도체막(32)에 대해, 게이트 전극(23) 상에서 채널층(25)을 구성하는 다결정 실리콘 부분과 게이트 전극(33) 상에서 광전 변환층(35)을 구성하는 다결정 실리콘 부분을 제외한 영역에 각각 불순물을 도입한다. 불순물의 도입은, 예를 들어 이온 도핑, 이온 주입 또는 플라즈마 주입 등으로 행한다. 이에 의해, 제1 소자 형성부(21)에 있어서, 상기 반도체막(32)을, 다결정 실리콘 영역(32P)과, n+형의 고농도 불순물 영역(32H)과, n+형의 저농도 불순물 영역(32L)으로 구분한다. 또한, 제2 소자 형성부(22)에 있어서, 상기 반도체막(32)을, 다결정 실리콘 영역(32P)과, n+형의 고농도 불순물 영역(32H), p+형의 고농도 불순물 영역(32M)으로 구분한다.
다음에, 도 28의 (A)에 도시한 바와 같이, 제2 소자 형성부(22)에 있어서, 마스크층(51)을 부분적으로 제거함으로써, 다결정 실리콘 영역(32P)의 표면(상면)을 노출시킨다.
다음에, 도 28의 (B)에 도시한 바와 같이, 제2 소자 형성부(22)에 있어서, 마스크층(51)을 제거한 부분을 포함하여, 유리 기판(5) 상에 다결정 실리콘 영역(32P)과 동일한 원소(본 형태예에서는 실리콘 원소)를 사용하여 반도체막(52)을 형성한다. 반도체막(52)의 형성은, 예를 들어 반응 CVD법, 플라스마 CVD법 또는 열 CVD법 등에서 행한다.
다음에, 도 28의 (C)에 도시한 바와 같이, 제2 소자 형성부(22)에 있어서, 마스크층(51)을 제거한 부분에만 반도체막(52)이 남도록, 마스크층(51)을 덮고 있 는 반도체막(52)을 에칭에 의해 제거한다. 이때, 마스크층(51)은 에칭 스토퍼로서 기능한다.
다음에, 도 29의 (A)에 도시한 바와 같이, 상기 제1 소자 형성부(21)와 제2 소자 형성부(22)에 대응하는 부분에서, 습식 에칭 또는 건식 에칭에 의해 반도체막(32)과 이것을 덮는 마스크층(51)을 섬 형상으로 분리한다. 이에 의해, 상기 제1 소자 형성부(21)에 채널층(25)을 형성하고, 상기 제2 소자 형성부(22)에 광전 변환층(35)을 형성한다. 또한, 상기 제1 소자 형성부(21)에 포함되는 게이트 전극(23)측에 소스(26)와 드레인(27)을 형성하고, 상기 제2 소자 형성부(22)에 포함되는 게이트 전극(33)측에 소스(36)와 드레인(37)을 형성한다. 이때, 제1 소자 형성부(21)에 있어서, 다결정 실리콘 영역(32P)은 채널층(25)으로 되고, 제2 소자 형성부(22)에 있어서, 다결정 실리콘 영역(32P)과 반도체막(52)은 각각 제1 층(35A)과 제2 층(35B)으로 되고, 그들의 적층 부분이 광전 변환층(35)으로 된다. 또한, 제1 소자 형성부(21)에 있어서, 소스(26)는 n+형의 고농도 불순물 영역(26H)과 저농도 불순물 영역(26L)으로 구분되고, 드레인(27)도 n+형의 고농도 불순물 영역(27H)과 저농도 불순물 영역(27L)으로 구분된다. 또한, 제2 소자 형성부(22)에 있어서, 소스(36)는 n+형의 고농도 불순물 영역(36H)과 저농도 불순물 영역(36L)으로 구분되고, 드레인(37)은 p+형의 고도 불순물 영역으로 된다.
다음에, 도 29의 (B)에 도시한 바와 같이, 채널층(25), 소스(26) 및 드레 인(27)과, 광전 변환층(35), 소스(36) 및 드레인(37)을 덮은 상태에서, 유리 기판(5) 상에 층간 절연막(30)을 형성한다.
다음에, 도 29의 (C)에 도시한 바와 같이, 채널층(25)의 양측에서 소스(26)의 고농도 불순물 영역(26H)에 연결되는 콘택트 홀과 드레인(27)의 고농도 불순물 영역(27H)에 연결되는 콘택트 홀을 형성한다. 그리고, 이들의 콘택트 홀을 배선 재료로 매립하는 상태로 층간 절연막(30)에 소스 전극(28)과 드레인 전극(29)을 형성한다. 또한, 그것과 병행하여, 광전 변환층(35)의 양측에서 소스(36)의 고농도 불순물 영역(36H)에 연결되는 콘택트 홀과 드레인(37)에 연결되는 콘택트 홀을 형성한다. 그리고, 이들의 콘택트 홀을 배선 재료로 매립하는 상태로 소스 전극(38)과 드레인 전극(39)을 형성한다.
이상의 제조 방법에 의해, 상기 제4 실시 형태와 같은 소자 구조를 갖는 구동 기판(2)이 얻어진다. 이러한 액정 표시 장치의 제조 방법에 있어서, 제2 소자 형성부(22)에 광전 변환층(35)을 형성하는 방법은, 상기 제4 실시 형태뿐만 아니라, 상기 제5 실시 형태나 상기 제6 실시 형태에도 마찬가지로 적용 가능하다.
또한, 상기 각 실시 형태에 있어서는, 하부 게이트형의 박막 트랜지스터를 예로 들었지만, 박막 트랜지스터의 구조로서 상부 게이트형이라도 된다.
또한, 상기 각 실시 형태에 있어서는, 채널층을 포함하는 박막 트랜지스터와 같은 구조로 광 센서 소자를 구성하고 있지만, 이것 이외에도, 예를 들어 pn 접합형 또는 pin 접합형의 포토다이오드로 광 센서 소자를 구성해도 된다. pin 접합형의 포토다이오드에서는, p층과 n층 사이의 i층에서 광전 변환을 행하기 때문에, i 층이「제2 활성층」에 상당하는 것으로 된다. 또한, pn 접합형의 포토다이오드에서는, pn 접합부 부근에서 광전 변환을 행하기 때문에, 기판 두께 방향에서 p층에 겹치는 n층, 또는 n층에 겹치는 p층이「제2 활성층」에 상당하는 것으로 된다.
<적용예>
상기 구성으로 이루어지는 액정 표시 장치(1)는, 도 30 내지 도 34에 도시한 다양한 전자 기기, 예를 들어 디지털 카메라, 노트북형 퍼스널 컴퓨터, 휴대 전화 등의 휴대 단말 장치, 비디오 카메라 등, 전자 기기에 입력된 영상 신호, 혹은 전자 기기 내에서 생성한 영상 신호를, 화상 혹은 영상으로서 표시하는 모든 분야의 전자 기기에 적용 가능하다.
도 30은 제1 적용예로 되는 텔레비전을 도시하는 사시도이다. 본 적용예에 관한 텔레비전은, 프론트 패널(115)이나 필터 유리(116) 등으로 구성되는 영상 표시 화면부(117)를 포함하고, 그 영상 표시 화면부(117)에 상기한 액정 표시 장치(1)를 적용 가능하다.
도 31은 제2 적용예로 되는 디지털 카메라를 도시하는 도면이고, 도 31의 (A)는 표면측으로부터 본 사시도이며, 도 31의 (B)는 이면측으로부터 본 사시도이다. 본 적용예에 관한 디지털 카메라는, 플래시용의 발광부(111), 표시부(112), 메뉴 스위치(113), 셔터 버튼(114) 등을 포함하고, 그 표시부(112)에 상기한 액정 표시 장치(1)를 적용 가능하다.
도 32는 제3 적용예로 되는 노트북형 퍼스널 컴퓨터를 도시하는 사시도이다. 본 적용예에 관한 노트북형 퍼스널 컴퓨터는, 본체(121)에, 문자 등을 입력할 때 조작되는 키보드(122), 화상을 표시하는 표시부(123) 등을 포함하고, 그 표시부(123)에 상기한 액정 표시 장치(1)를 적용 가능하다.
도 33은 제4 적용예로 되는 비디오 카메라를 도시하는 사시도이다. 본 적용예에 관한 비디오 카메라는, 본체부(131), 전방을 향한 측면에 피사체 촬영용의 렌즈(132), 촬영시의 스타트/스톱 스위치(133), 표시부(134) 등을 포함하고, 그 표시부(134)에 상기한 액정 표시 장치(1)를 적용 가능하다.
도 34는 제5 적용예로 되는 휴대 단말 장치, 예를 들어 휴대 전화기를 도시하는 도면이고, 도 34의 (A)는 연 상태에서의 정면도이고, 도 34의 (B)는 그 측면도이고, 도 34의 (C)는 닫은 상태에서의 정면도이고, 도 34의 (D)는 좌측면도이고, 도 34의 (E)는 우측면도이고, 도 34의 (F)는 상면도이며, 도 34의 (G)는 하면도이다. 본 적용예에 관한 휴대 전화기는, 상측 하우징(141), 하측 하우징(142), 연결부(여기서는 힌지부)(143), 디스플레이(144), 서브 디스플레이(145), 픽처 라이트(146), 카메라(147) 등을 포함하고, 그 디스플레이(144)이나 서브 디스플레이(145)에 상기한 액정 표시 장치(1)를 적용 가능하다.

Claims (19)

  1. 복수의 화소가 매트릭스 형상으로 배치되는 기판 상에, 상기 화소의 스위칭 소자를 구성하는 제1 소자 형성부와 광 센서 소자를 구성하는 제2 소자 형성부를 갖는 표시 장치로서,
    상기 제1 소자 형성부는, 상기 기판 상에 형성되는 제1 게이트 전극과, 상기 제1 게이트 전극 상에 적층되는 절연막을 사이에 두고 상기 제1 게이트 전극에 대향하도록 형성되는 제1 활성층을 갖고,
    상기 제2 소자 형성부는, 상기 기판 상에 형성되는 제2 게이트 전극과, 외광이 입사하는 측과 반대측의 상기 제2 게이트 전극의 표면에 형성되어 입사광을 반사하는 광 반사막과,
    상기 제1 활성층과 다른 재료로 형성되고, 상기 광 반사막 상에 적층되는 상기 절연막을 사이에 두고 상기 광 반사막에 대향함과 함께, 층 두께가 상기 제1 활성층보다도 두껍게 형성되는 제2 활성층을 가지며,
    상기 제2 활성층은, 상기 층 두께 및 상기 재료에 따라, 상기 제1 활성층보다도 높은 광 흡수율을 갖는 표시 장치.
  2. 제1항에 있어서, 상기 기판은 상기 복수의 화소가 배치되는 표시 영역과, 당해 표시 영역에 인접하는 주변 영역을 갖고,
    상기 제1 활성층은, 상기 표시 영역 및 상기 주변 영역 중 적어도 상기 표시 영역에 배치되고,
    상기 제2 활성층은, 상기 표시 영역 및 상기 주변 영역 중 적어도 한쪽의 영역에 배치되어 있는 표시 장치.
  3. 제1항에 있어서, 상기 기판은 상기 복수의 화소가 배치되는 표시 영역과, 당해 표시 영역에 인접하는 주변 영역을 갖고,
    상기 제1 활성층은, 투명한 반도체 막에 의해 형성됨과 함께, 상기 표시 영역에 배치되고,
    상기 제2 활성층은, 투명한 반도체 막에 의해 형성됨과 함께, 상기 주변 영역에 배치되어 있는 표시 장치.
  4. 복수의 화소가 매트릭스 형상으로 배치되는 기판 상에, 상기 화소의 스위칭 소자를 구성하는 제1 소자 형성부와, 광 센서 소자를 구성하는 제2 소자 형성부를 갖는 표시 장치의 제조 방법으로서,
    상기 제1 소자 형성부를 형성하는 공정은,
    상기 기판 상에 제1 게이트 전극을 형성하고,
    상기 제1 게이트 전극 상에 적층 절연막을 사이에 두고 상기 제1 게이트 전극에 대향하도록 제1 활성층을 형성하는 공정을 갖고,
    상기 제2 소자 형성부를 형성하는 공정은,
    상기 기판 상에 제2 게이트 전극을 형성하고,
    외광이 입사하는 측과 반대측의 상기 제2 게이트 전극의 표면에, 입사광을 반사하는 광 반사막을 형성하고,
    상기 제1 활성층과 다른 재료에 의해, 상기 광 반사막 상에 적층되는 상기 절연막을 사이에 두고 상기 광 반사막에 대향함과 함께, 층 두께가 상기 제1 활성층보다도 두꺼운 제2 활성층을 형성하는 공정을 갖고,
    상기 제2 활성층은, 상기 층 두께 및 상기 재료에 따라, 상기 제1 활성층보다도 높은 광 흡수율을 갖도록 형성하는 표시 장치의 제조 방법.
  5. 복수의 화소가 매트릭스 형상으로 배치되는 기판의 하지층 상에, 상기 화소의 스위칭 소자를 구성하는 제1 활성층과 광 센서 소자를 구성하는 제2 활성층을 갖고,
    상기 제2 활성층은 상기 제1 활성층보다도 광 흡수율이 높고,
    상기 제2 활성층은 상기 제1 활성층보다도 두껍게 형성되어 있고,
    상기 제2 활성층은, 상기 제1 활성층과 동일한 두께를 갖는 제1 층과, 당해 제1 층 상에 적층된 제2 층을 포함하는 적층 구조로 되어 있는 표시 장치.
  6. 제5항에 있어서, 상기 제2 층은 상기 제1 층과 동일한 원소를 사용하여 형성되어 있는 표시 장치.
  7. 복수의 화소가 매트릭스 형상으로 배치되는 기판의 하지층 상에, 상기 화소의 스위칭 소자를 구성하는 제1 활성층과 광 센서 소자를 구성하는 제2 활성층을 갖고,
    상기 제2 활성층은 상기 제1 활성층보다도 광 흡수율이 높고,
    상기 기판은, 상기 복수의 화소가 배치되는 표시 영역과, 당해 표시 영역에 인접하는 주변 영역을 갖고,
    상기 제1 활성층은 투명한 반도체막에 의해 형성됨과 함께, 상기 표시 영역에 배치되고,
    상기 제2 활성층은 비투명한 반도체막에 의해 형성됨과 함께, 상기 주변 영역에 배치되어 있는 표시 장치.
  8. 복수의 화소를 매트릭스 형상으로 형성하기 위한 기판의 하지층 상에, 상기 화소의 스위칭 소자를 구성하는 제1 활성층을 형성하고, 상기 제1 활성층과 동일한 상기 하지층 상에, 광 센서 소자를 구성하는 제2 활성층을, 상기 제1 활성층보다 광 흡수율이 높아지도록 형성하고,
    상기 제2 활성층을 상기 제1 활성층보다도 두껍게 형성하고,
    상기 제1 활성층과 동일한 두께를 갖는 제1 층을, 상기 제1 활성층과 함께 형성하고,
    상기 제1 층과, 당해 제1 층 상에 적층된 제2 층을 적층시킴으로써, 상기 제2 활성층을 형성하는 표시 장치의 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020097019412A 2007-09-21 2008-09-18 표시 장치 및 표시 장치의 제조 방법 KR101471221B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007244880 2007-09-21
JPJP-P-2007-244880 2007-09-21
JP2008216975A JP5567770B2 (ja) 2007-09-21 2008-08-26 表示装置及び表示装置の製造方法
JPJP-P-2008-216975 2008-08-26

Publications (2)

Publication Number Publication Date
KR20100057528A KR20100057528A (ko) 2010-05-31
KR101471221B1 true KR101471221B1 (ko) 2014-12-09

Family

ID=40665162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097019412A KR101471221B1 (ko) 2007-09-21 2008-09-18 표시 장치 및 표시 장치의 제조 방법

Country Status (5)

Country Link
US (1) US8619208B2 (ko)
JP (1) JP5567770B2 (ko)
KR (1) KR101471221B1 (ko)
CN (1) CN101636691B (ko)
TW (1) TWI482134B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US20120001190A1 (en) * 2009-05-12 2012-01-05 Sharp Kabushiki Kaisha Thin film transistor and method of fabricating same
TWI746064B (zh) * 2009-08-07 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI498786B (zh) 2009-08-24 2015-09-01 Semiconductor Energy Lab 觸控感應器及其驅動方法與顯示裝置
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011045956A1 (ja) * 2009-10-16 2011-04-21 シャープ株式会社 半導体装置、それを備えた表示装置、および半導体装置の製造方法
WO2011055638A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101333783B1 (ko) * 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TW201732525A (zh) * 2010-03-08 2017-09-16 半導體能源研究所股份有限公司 電子裝置及電子系統
KR101706291B1 (ko) * 2010-03-11 2017-02-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101343293B1 (ko) * 2010-04-30 2013-12-18 샤프 가부시키가이샤 회로 기판 및 표시 장치
US9111810B2 (en) * 2010-04-30 2015-08-18 Sharp Kabushiki Kaisha Circuit board and display device including first and second channel layers made of different semiconductor materials
TWI436137B (zh) 2010-06-15 2014-05-01 Ind Tech Res Inst 主動式光感測畫素、主動式光感測陣列以及光感測方法
CN102376276B (zh) * 2010-08-05 2013-11-20 财团法人工业技术研究院 主动式光感测像素、主动式光感测阵列以及光感测方法
KR101822406B1 (ko) 2011-08-29 2018-01-29 삼성디스플레이 주식회사 터치 기판 및 이의 제조 방법
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
JP2014116429A (ja) * 2012-12-07 2014-06-26 Japan Display Inc 撮像装置及び撮像表示システム
KR102068275B1 (ko) 2012-12-20 2020-01-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102091444B1 (ko) * 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
JP2015158572A (ja) * 2014-02-24 2015-09-03 株式会社Ｊｏｌｅｄ 表示装置、電子機器
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911195B1 (en) 2014-02-24 2020-05-27 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
CN104716196B (zh) * 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN105244404B (zh) * 2015-10-19 2018-02-06 昆山龙腾光电有限公司 集成光电传感器
CN106326845B (zh) * 2016-08-15 2017-08-11 京东方科技集团股份有限公司 指纹识别单元及制作方法、阵列基板、显示装置及指纹识别方法
US10367017B2 (en) * 2017-11-22 2019-07-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
CN107946244B (zh) * 2017-11-22 2020-08-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN107978610B (zh) * 2017-11-30 2020-04-24 上海天马微电子有限公司 一种阵列基板、显示面板、显示装置及阵列基板的制造方法
TWI721776B (zh) * 2020-02-06 2021-03-11 友達光電股份有限公司 主動元件基板及其製造方法
CN111522181B (zh) * 2020-04-27 2023-05-05 深圳市华星光电半导体显示技术有限公司 一种阵列基板、显示面板及其制备方法
KR20210148724A (ko) * 2020-06-01 2021-12-08 삼성전자주식회사 플래시 led 패키지
CN112599630B (zh) * 2020-12-07 2022-06-10 Tcl华星光电技术有限公司 光传感器和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1090655A (ja) * 1996-09-17 1998-04-10 Toshiba Corp 表示装置
US20030122165A1 (en) * 2000-08-31 2003-07-03 Lg.Philips Lcd Co., Ltd. TFT type optical detecting sensor implementing different TFTs and the fabricating method thereof
JP2005043672A (ja) * 2003-07-22 2005-02-17 Toshiba Matsushita Display Technology Co Ltd アレイ基板およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
US7385223B2 (en) * 2003-04-24 2008-06-10 Samsung Sdi Co., Ltd. Flat panel display with thin film transistor
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
KR100685239B1 (ko) * 2004-01-29 2007-02-22 가시오게산키 가부시키가이샤 트랜지스터어레이 및 그 제조방법 및 화상처리장치
ATE519663T1 (de) 2005-06-27 2011-08-15 Campagnolo Srl Schaltvorrichtung für eine fahrradgangschaltung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1090655A (ja) * 1996-09-17 1998-04-10 Toshiba Corp 表示装置
US20030122165A1 (en) * 2000-08-31 2003-07-03 Lg.Philips Lcd Co., Ltd. TFT type optical detecting sensor implementing different TFTs and the fabricating method thereof
JP2005043672A (ja) * 2003-07-22 2005-02-17 Toshiba Matsushita Display Technology Co Ltd アレイ基板およびその製造方法

Also Published As

Publication number Publication date
TWI482134B (zh) 2015-04-21
US20100171120A1 (en) 2010-07-08
CN101636691B (zh) 2014-05-07
TW200929119A (en) 2009-07-01
JP2009093154A (ja) 2009-04-30
KR20100057528A (ko) 2010-05-31
JP5567770B2 (ja) 2014-08-06
US8619208B2 (en) 2013-12-31
CN101636691A (zh) 2010-01-27

Similar Documents

Publication Publication Date Title
KR101471221B1 (ko) 표시 장치 및 표시 장치의 제조 방법
JP5143514B2 (ja) 表示装置及び表示装置の製造方法
US8368068B2 (en) Display with photo sensor and manufacturing method thereof
KR100669270B1 (ko) 표시 장치 및 광전 변환 소자
JP4737956B2 (ja) 表示装置および光電変換素子
JP5512800B2 (ja) 半導体装置
TWI398707B (zh) 光感測單元及具有此光感測單元之畫素結構與液晶顯示面板
US8766337B2 (en) Semiconductor device and method for manufacturing the same
WO2010095401A1 (ja) 半導体装置および表示装置
WO2011021477A1 (ja) 光センサ、半導体装置、及び液晶パネル
US8952477B2 (en) Photoelectric conversion element having a plurality of layered semiconductors and method for manufacturing same
JP2008153427A (ja) 高感度光センサ素子及びそれを用いた光センサ装置
JP2008171871A (ja) 高感度光センサ素子及びそれを用いた光センサ装置
WO2011021472A1 (ja) 光センサ、半導体装置、及び液晶パネル
US8415678B2 (en) Semiconductor device and display device
JP2014006518A (ja) 半導体装置
US8681279B2 (en) Optical sensor, semiconductor device, and liquid crystal panel
JP4251622B2 (ja) 液晶表示装置
JP2005107383A (ja) 液晶表示装置
JP2010177362A (ja) 半導体装置およびその製造方法ならびに表示装置
JP2009139565A (ja) 表示装置、および、その製造方法
JP2007188017A (ja) 表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee