JP3827180B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3827180B2 JP3827180B2 JP8147797A JP8147797A JP3827180B2 JP 3827180 B2 JP3827180 B2 JP 3827180B2 JP 8147797 A JP8147797 A JP 8147797A JP 8147797 A JP8147797 A JP 8147797A JP 3827180 B2 JP3827180 B2 JP 3827180B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating
- protective film
- semiconductor layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特に、液晶表示装置（ＬＣＤ：liquid crystal display）であって、多結晶半導体層を用いた薄膜トランジスタ（ＴＦＴ：thin film transistor）を表示部及び周辺部に形成した周辺駆動回路一体型ＬＣＤの製造方法に関する。
【０００２】
【従来の技術】
基板上に半導体膜を作成する技術を用いることにより、集積回路の集積度を高めて大容量化を図る、あるいは、液晶を間に挟持した一対の基板の一方に、マトリクス画素部のスイッチング素子となるＴＦＴを作り込み、高精細の動画表示を可能とするアクティブマトリクス型のＬＣＤの量産を行う等の開発が行われている。
【０００３】
特に、シリコン基板に作製されたＭＯＳＦＥＴに近い特性を得るＴＦＴを絶縁基板上に形成することができれば、ＬＣＤのマトリクス画素部のスイッチング素子のみならず、周辺にＣＭＯＳを形成してマトリクス画素部に所望の駆動信号電圧を供給するための周辺駆動回路を一体的に作り込むことも可能となり、いわゆるドライバー内蔵型ＬＣＤの量産を行うことができるようになる。
【０００４】
ドライバー内蔵型ＬＣＤは、液晶パネルにドライバー素子の外付けを行うことが不要となるため、工程の削減、狭額縁化が可能となる。特に、狭額縁化は、近年の携帯情報端末あるいはハンディビデオカメラのモニター等の用途においては、製品自体の小型化が図られる。
このようなＴＦＴとして、数百Åから数千Åの粒径を有した多数の単結晶粒（グレイン）が互いに接触した形で存在する多結晶半導体を、チャンネル層に用いることでドライバー部にも適用可能な高速素子とすることができる。特に多結晶シリコン即ちポリシリコン（ｐ−Ｓｉ）は、移動度が数十から数百ｃｍ2／Ｖ・ｓ程度が得られ、非晶質シリコン即ちアモルファスシリコン（ａ−Ｓｉ）よりも２桁大きい。このため、Ｎ−ｃｈＴＦＴとＰ−ｃｈＴＦＴを作成することで、ＬＣＤのドライバーとしては十分の速度を有したＣＭＯＳが形成される。
【０００５】
特に出願人は、以前より、コストを下げるために、プロセスの温度を最高でも６００℃程度以下とし、基板として、耐熱性の低い安価な無アルカリガラス基板等の採用を可能とする方法を開発してきた。このような、全プロセスを基板の耐熱性の限界温度以下に抑えたｐ−ＳｉＴＦＴＬＣＤの製造プロセスは、低温プロセスと呼ばれれる。
【０００６】
図１０に、このようなｐ−ＳｉＴＦＴの断面構造を示した。図の左側がＮ−ｃｈＴＦＴで、右側がＰ−ｃｈＴＦＴである。基板（５０）上に、Ｃｒ等のメタルからなるゲート電極（５１）が形成され、これを覆ってＳｉＮｘまたは／及びＳｉＯ2等からなるゲート絶縁膜（５２）が形成されている。ゲート絶縁膜（５２）上には、ｐ−Ｓｉ（５３）が形成されている。ｐ−Ｓｉ（５３）は、この上にゲート電極（５１）の形状にパターニングされたＳｉＯ2等の注入ストッパー（５４）を利用して、Ｎ−ｃｈにおいては、Ｎ型不純物を低濃度に含有した（Ｎ-）低濃度（ＬＤ：lightly doped）領域（ＬＤ）、及び、その外側にＮ型不純物を高濃度に含有した（Ｎ+）ソース及びドレイン領域（Ｓ、Ｄ）が形成されている。Ｐ−ｃｈにおいては、Ｐ型の不純物を高濃度に含有した（Ｐ+）ソース及びドレイン領域（Ｓ、Ｄ）が形成されている。Ｎ−ｃｈ、Ｐ−ｃｈのいずれも注入ストッパー（５４）の直下は、実質的に不純物が含有されない真性層であり、チャンネル領域（ＣＨ）となっている。これら、ｐ−Ｓｉ（５３）を覆ってＳｉＮｘ等からなる層間絶縁膜（５５）が形成され、層間絶縁膜（５５）上には、メタルからなるソース電極（５６）及びドレイン電極（５７）が形成され、各々層間絶縁膜（５５）に開けられたコンタクトホールを介して、ソース領域（Ｓ）及びドレイン領域（Ｄ）に接続されている。ここでは、省略したが、画素部においては、更に、ソース及びドレイン電極（５６、５７）を覆う層間絶縁膜上に、ＩＴＯ（indium tin oxide）等の透明導電膜からなる液晶駆動用の表示電極が形成され、ソース電極（５６）に接続される。
【０００７】
Ｎ−ｃｈにおいて、ソース及びドレイン領域（Ｓ、Ｄ）とチャンネル領域（ＣＨ）の間にＬＤ領域（ＬＤ）が介在形成された構造は、ＬＤＤ（lightly doped drain）と呼ばれる。ＬＣＤにおいては、このようなＬＤＤ構造は、オフ電流の抑制を目的として採用される。
また、チャンネル領域（ＣＨ）は、あらかじめ、上述の不純物を注入する前に各々逆の導電形を示す不純物を注入しておくことにより、チャンネルドープ型としても良い。
【０００８】
このＴＦＴの製造は以下の如く行われる。まず、Ｃｒのスパッタリングとエッチングによりゲート電極（５１）を形成した後、ゲート絶縁膜（５２）となるＳｉＮｘ及びＳｉＯ2とａ−ＳｉをプラズマＣＶＤにより一度も真空を破ることなく連続で成膜する。その後、ａ−Ｓｉにレーザーアニールを施して多結晶化することにより、ｐ−Ｓｉ（５３）を形成する。更に、ｐ−Ｓｉ（５３）上にＳｉＯ2を成膜した後、この上にポジ型レジストを形成し、これを基板（５０）側より光を照射する、いわゆる裏面露光により、ゲート電極（５１）のパターン形状を反転させて感光させる。続いて、レジストを現像した後、これをマスクとして絶縁膜をエッチングすることにより、注入ストッパー（５４）をゲート電極（５１）と同じ形状に形成する。そして、注入ストッパー（５４）（レジスト）をマスクとして、燐（Ｐ）等のＮ型導電を示す不純物イオンを低濃度にドーピングし、注入ストッパー（５４）直下のチャンネル領域（ＣＨ）とその両側に、ＬＤ領域（ＬＤ）を形成する。その後、レジストを注入ストッパー（５４）よりも大きな形状に形成し、これをマスクとして、Ｎ型不純物のイオンを高濃度のドーピングすることで、ソース及びドレイン領域（Ｓ、Ｄ）を形成する。これにより、Ｎ−ｃｈに関し、チャンネル領域（ＣＨ）とソース及びドレイン領域（Ｓ、Ｄ）の間にＬＤ領域（ＬＤ）が介在されたＬＤＤ構造が完成される。
【０００９】
Ｐ−ｃｈに関しても、同様に、ゲート電極（５１）の形状を反映させて、チャンネル領域（ＣＨ）の外側に、Ｐ型不純物が高濃度にドーピングされたソース及びドレイン領域（Ｓ、Ｄ）が形成されている。但し、Ｐ−ｃｈでは、ＬＤＤ構造は採用されない。
その後、Ｎ−ｃｈ及びＰ−ｃｈのＴＦＴを覆う層間絶縁膜（５５）を成膜し、コンタクトホール（ＣＴ）を開口し、Ａｌ／Ｍｏ等のメタルの成膜及びエッチングによりソース及びドレイン電極（５６、５７）を形成し、各々、コンタクトホール（ＣＴ）を介して、ソース及びドレイン領域（Ｓ、Ｄ）に接続する。
【００１０】
【発明が解決しようとする課題】
ゲート絶縁膜（５２）であるＳｉＮｘとＳｉＯ2は、プラズマＣＶＤにより成膜されるが、基板の大型化に伴って、基板内での膜厚にばらつきが生じやすくなっている。このようなプラズマ膜の膜厚のばらつきは、成膜チャンバ内における電極による放電分布、材料ガス分布、温度分布等により、不可避的であり、再現性を有して生じる。
【００１１】
例えば、ゲート絶縁膜（５２）の膜厚が、被処理基板内で異なる場合、ＥＬＡにて結晶化する際、ゲート電極（５１）及びこれと一体のゲートラインに沿って熱が拡散され、照射エネルギーに対して結晶化のための実効エネルギーが異なってしまう。即ち、ゲート絶縁膜（５２）を介してａ−Ｓｉの下層にゲート電極（５１）及びゲートラインを配した構造において、レーザー光を照射して、ａ−Ｓｉを多結晶する際、照射エネルギーが毎瞬、下層のゲート電極（５１）及びゲートラインに沿って熱拡散されるが、この時、ゲート絶縁膜（５２）の膜厚が厚いほど熱拡散がされにくく、膜厚が薄い程熱拡散されやすくなる。従って、同一基板内でゲート絶縁膜（５２）の膜厚と同様のばらつきが、ｐ−Ｓｉ（５３）のグレインサイズにも生じてしまう。
【００１２】
このように、基板面内において、ｐ−Ｓｉ（５３）のグレインサイズにばらつきがあると、素子ごとに、閾値や、オンオフ比が異なり、表示画素部にあっては輝度やコントラスト比のばらつき、駆動回路部にあっては論理動作の誤作動等の問題となっていた。
【００１３】
【課題を解決するための手段】
本発明は、この課題に鑑みてなされ、基板上に半導体層と、絶縁層を挟んで前記半導体層の能動領域に対向する電極を有した半導体素子を複数有した半導体装置の製造方法において、絶縁性の保護膜を、前記半導体層と連続的に、前記絶縁層の膜厚が最も薄い半導体素子に最適の膜厚に形成し、この保護膜を有した半導体層にレーザーアニールを施す構成である。
【００１４】
これにより、絶縁層の薄く被着した領域の素子に対しては、保護膜により効率的にレーザーエネルギーが付与され、絶縁層が厚く被着した領域の素子に対しては、保護膜により効率を落としてレーザーエネルギーが与えられる。従って、絶縁層の厚みのばらつきによるレーザーエネルギーの付与エネルギー密度のばらつきを、保護膜により吸収することで、全面にわたって均一なレーザーアニールを行うことができ、全ての素子の電気特性を揃えられる。
【００１５】
また、基板上に半導体層と、絶縁層を挟んで前記半導体層の能動領域に対向する電極を有した半導体素子を複数有した半導体装置の製造方法において、基板上に電極を形成する工程と、前記電極を覆って絶縁層、絶縁層上に半導体層、及び、半導体層上に絶縁性の保護膜を、前記絶縁層の膜厚が最も薄くなる半導体素子に最適な膜厚に形成する工程と、前記絶縁性の保護膜が形成された側よりレーザー光を照射することにより、前記半導体層にレーザーアニールを施す工程と、を有する構成である。
【００１６】
これにより、電極上に絶縁層および半導体層を形成した構造において、絶縁層が薄く被着した領域でレーザーアニール時に電極層により熱拡散されやすく実効エネルギーが低下しても、保護膜により効率的にエネルギーが与えられるとともに、半導体層が厚く被着した領域でレーザーアニール時に電極層により熱拡散されにくく実効エネルギーが低下しなくても、保護膜により効率を落としてエネルギーが与えられる。従って、全面にわたって均一なレーザーアニールが行われ、全ての素子の電気特性が揃えられる。
【００１７】
また、基板上に半導体層と、絶縁層を挟んで前記半導体層の能動領域に対向する電極を有した薄膜トランジスタを複数有した半導体装置の製造方法において、基板上に、第１の導電層を形成する工程と、前記第１の導電層をパターニングすることにより第１の電極を形成する工程と、前記第１の電極を覆って絶縁層、絶縁層上に非晶質半導体層、及び、非晶質半導体層上に、絶縁性の保護膜となる材料膜を、前記絶縁層の膜厚が最も厚くなる薄膜トランジスタに最適な膜厚に形成する工程と、前記材料膜をパターニングして前記非晶質半導体層の前記第１の電極の上方の能動層となる領域に前記絶縁性の保護膜を形成する工程と、前記絶縁性の保護膜が形成された非晶質半導体層にレーザーアニールを施すことにより、多結晶半導体層を形成する工程と、前記絶縁性の保護膜が形成された多結晶半導体層上に、絶縁性の注入阻止膜となる材料膜を形成する工程と、前記材料膜をパターニングして前記保護膜が形成された多結晶半導体層上に、前記絶縁性の保護膜と概ね同じ形状の絶縁性の注入阻止膜を形成する工程と、少なくとも前記注入阻止膜をマスクとして、前記多結晶半導体層に対する不純物のイオン注入を行うことにより、前記多結晶半導体層の前記能動層の両側に不純物を含有した領域を形成する工程と、前記多結晶半導体層を覆い、かつ、前記多結晶半導体層の前記不純物を含有した領域上に開口部を有する層間絶縁層を形成する工程と、前記層間絶縁層上に第２の導電層を形成する工程と、前記第２の導電層をパターニングすることにより、前記開口部を介して前記多結晶半導体層の前記不純物を含有した領域に接続された第２の電極を形成する工程と、を有する構成である。
【００１８】
これにより、絶縁層が薄く被着された領域には、保護膜により効率的にレーザーエネルギーが付与され、絶縁層が厚く被着された領域には、保護膜により効率を落としてレーザーエネルギーが付与されるので、半導体層に実際に作用する実効エネルギーが均一にされる。また、保護膜は、素子の電気特性に最も大きな影響を及ぼす能動領域にのみ設けられているので、レーザーアニール時に半導体層から不純物気体が離脱生成しても、気体は保護膜のわきから抜け出られるので、不純物が保護膜に飛び込んで、半導体層との界面に格子欠陥等を生じさせ、界面準位密度を上昇させてしまうといったことが防がれる。
【００１９】
【発明の実施の形態】
図１から図８は、本発明の実施の形態にかかる製造方法を示す工程断面図である。これらの図では、Ｎ−ｃｈについて示している。
まず、図１において、無アルカリガラス、ソーダガラス等の基板（１０）上に、Ｃｒを成膜しこれをエッチングすることにより、ゲート電極（１１）を形成する。ゲート電極（１１）は走査信号供給線であるゲートラインと一体で形成される。
【００２０】
図２において、ゲート電極（１１）を覆って全面に、プラズマＣＶＤによりＳｉＮｘ及びＳｉＯ2からなるゲート絶縁膜（１２）を形成し、引き続き、連続してプラズマＣＶＤによりアモルファスシリコン（ａ−Ｓｉ）（１３ａ）及びＳｉＯ2からなる保護膜（１４）を一度も真空を破ることなく成膜する。ａ−Ｓｉ（１３ａ）は、材料ガスであるモノシランＳｉＨ4、あるいは、ジシランＳｉ2Ｈ4を熱及びプラズマにより分解堆積することで形成される。
【００２１】
図３において、裏面露光法を用いて、保護膜（１４）をゲート電極（１１）と同一形状に形成する。即ち、保護膜（１４）にポジ型レジストを塗布し、これを基板（１０）の下方より光を照射して、ゲート電極（１１）の影を転写し、ゲート電極（１１）以外の領域を感光して現像液に対して可溶に変性させる。そして、現像後レジストをマスクとしてＳｉＯ2のエッチングを行うことにより、ゲート電極（１１）上方のみに保護膜（１４）を残し、他の部分を除去する。この工程で、露光は、後に説明するように、比較的弱い光、あるいは、比較的短い時間で行われ、ゲート電極（１１）の影領域を比較的大きめに感光させる。即ち、保護膜（１４）を後に述べるように注入ストッパ（１５）よりも大きく形成する。
【００２２】
図４において、ゲート電極（１１）上方にのみ保護膜（１４）が形成された状態で、エキシマレーザーアニール（ＥＬＡ）を行うことにより、ａ−Ｓｉ（１３ａ）を結晶化して、ｐ−Ｓｉ（１３）を形成する。この工程において、被処理基板は大気中に取り出され、ＥＬＡ工程に搬送されるのであるが、ａ−Ｓｉ（１３ａ）表面の保護膜（１４）が被覆された領域は、大気中の汚染が防がれる。このため、不純物イオンがトランジスタ素子内に存在して、これらの電荷により生ずる電位によりフラットバンド電圧を変動させ、閾値を平行移動させるといった問題が無くされる。また、ａ−Ｓｉ（１３ａ）と保護膜（１４）は連続ＣＶＤにより形成されているので、両層の界面における格子欠陥が少なく、界面準位密度が小さくされている。従って、トラップが少なく、オンオフ比の高い電気特性が得られる。
【００２３】
また、保護膜（１４）は、厚さ５２０ÅのＳｉＯ2により形成されており、ＥＬＡ時のレーザー光が、ａ−Ｓｉ（１３ａ）の表面での反射率が十分に低くされている。保護膜（１４）であるＳｉＯ2は空気よりも屈折率が大きく、かつ、ａ−Ｓｉ（１３ａ）よりも小さい。従って、この保護膜（１４）の表面で反射される分が少なくされるとともに、保護膜（１４）内で上面と下面の間にて複数回反射する。この際、レーザー光の波長をλ、ＳｉＯ2の屈折率をｎ、保護膜の膜厚をｄとすると、
【００２４】
【数１】
【００２５】
の式が成り立つが、λを３０８ｎｍ、ｎを１．４６として、ｄ＝５２７ｎｍが得られる。従って、保護膜（１４）の膜厚をこのように設定することにより、保護膜（１４）とａ−Ｓｉ（１３ａ）との界面を固定端として保護膜（１４）内で反射光が互いに干渉して強め合う。保護膜（１４）であるＳｉＯ2の表面での反射率は、ｐ−Ｓｉ（１３）表面での反射率よりも小さいので、ｐ−Ｓｉ（１３）の上に保護膜（１４）を形成することで、ｐ−Ｓｉ（１３）へ照射される光の割合が高められる。
【００２６】
そして本発明では、このような保護膜（１４）の膜厚によって、照射レーザーエネルギーに対して、実際にａ−Ｓｉ（１３ａ）に付与されるエネルギーの割合を制御している。通常、被処理基板の大型化に伴って、プラズマＣＶＤにより成膜された膜の厚さには不可避的なばらつきが生ずる。特に、本実施例の構造において、ゲート絶縁膜（１２）の膜厚が薄くなるほど、ゲート絶縁膜（１２）の上にあるａ−Ｓｉ（１３ａ）に与えたエネルギーが、ゲート絶縁膜（１２）の下にあるゲート電極（１１）及びそのラインに沿って熱拡散されやすくなる。即ち、熱容量が小さくなる。この結果、照射エネルギーに対する実際の結晶化のための実効エネルギーの割合が低下してしまい、ｐ−Ｓｉ（１３）のグレインサイズが小さくなってしまう。
【００２７】
このため、本発明では、プラズマＣＶＤにより成膜された膜のばらつきの再現性から先算的に、ゲート絶縁膜（１２）の薄く被着する領域について、（１）式に基づいた最適な膜厚に設定された保護膜（１４）を形成する。例えば、本実施の形態において、ゲート絶縁膜（１２）の膜厚はＳｉＯ2が１３００Å、ＳｉＮｘが５００Åの合計１８００Åに設定しているが、この時、実際の膜厚のばらつきによって、最も薄く被着する領域は、ＳｉＯ2が１１５０Å、ＳｉＮｘが４５０Åの合計１６００Å程度となる。従って、保護膜（１４）をこのような領域において、最適となる膜厚になるように形成することで、他の、よりゲート絶縁膜（１２）の膜厚の厚い領域において、保護膜（１４）の膜厚も同様のばらつきのため、最適の膜厚とは異なった厚さになる。そして、保護膜（１４）の膜厚が（１）式で指定される値から離れ、保護膜（１４）内での反射光が干渉して互いに弱め合う。このため、ゲート絶縁膜（１２）が薄く被着した領域においては、保護膜（１４）により、照射レーザーエネルギーが効率よくａ−Ｓｉ（１３ａ）に付与され、逆に、ゲート絶縁膜（１２）が厚く被着した領域には、保護膜（１４）により照射レーザーエネルギーが減衰されて付与される。この結果、ゲート絶縁膜（１２）の膜厚が薄く実効エネルギーの小さい領域においては高めのエネルギーが与えられ、ゲート絶縁膜（１２）の膜厚が厚く実効エネルギーの大きい領域においては低めのエネルギーが与えられ、ゲート絶縁膜（１２）の膜厚のばらつきによる熱容量のばらつきを吸収する形で、全面にわたって、均一なレーザーアニールが行われ、均質なｐ−Ｓｉ（１３）を得ることができる。
【００２８】
また、このレーザーアニールにおいて、ａ−Ｓｉ（１３ａ）中に多量に含まれた水素が離脱するが、保護膜（１４）がチャンネル領域（ＣＨ）上にのみ形成されているので、水素は保護膜（１４）のわきから抜け出ていく。即ち、保護膜（１４）が全面に設けられた場合、水素が離脱する際に、保護膜（１４）に飛び込み、ｐ−Ｓｉ（１３）と保護膜（１４）との良好な界面に、再び格子欠陥が生じるといった問題が防がれる。
【００２９】
図５において、ｐ−Ｓｉ（１３）が形成された基板上に、ＳｉＯ2を成膜し、これを図３の工程と同じ裏面露光法を用いてエッチングすることにより、保護膜（１４）と同様に、ゲート電極（１１）の上方に注入ストッパ（１５）を形成する。この時の露光は、図３の工程よりも、強い光、または、長い時間で行い、光の回り込み効果等を利用して、ゲート電極（１１）の影を小さめに感光する。即ち、注入ストッパ（１５）を保護膜（１４）よりも小さめに形成する。そして、注入ストッパ（１５）をエッチングする際、同じ、ＳｉＯ2からなる保護膜（１４）の飛び出た部分（Ｅ）もエッチングすることにより、保護膜（１４）を注入ストッパ（１５）と同一の形状に再形成する。
【００３０】
そして、この注入ストッパ（１５）をマスクとして、ｐ−Ｓｉ（１３）に対して、Ｎ型の導電形を示す燐（Ｐ）のイオン注入を、１０の１３乗程度の低ドーズ量で行い、注入ストッパー（１５）以外の領域を低濃度にドーピングする（Ｎ-）。この時、注入ストッパ（１５）直下即ちゲート電極（１１）の直上領域は真性層に維持され、ＴＦＴのチャンネル領域（ＣＨ）となる。注入ストッパ（１５）をエッチングしたときのレジストはイオン注入時には残しておき、イオン注入後に剥離してもよい。
【００３１】
この時、再エッチングされる前に保護膜（１４）により保護されたチャンネル領域（ＣＨ）の両端は、再エッチングされた注入ストッパ（１５）および保護膜（１４）からはみ出される。従って、注入ストッパ（１５）および保護膜（１４）のエッジにより、エッジが規定された低濃度領域（Ｎ-）は、膜質の良好なチャンネル領域（ＣＨ）から離間されることなく形成される。
【００３２】
通常、チャンネル領域（ＣＨ）において、可動イオンや界面準位が閾値特性に影響を及ぼし、チャンネル領域（ＣＨ）領域端部ではリーク電流を招くのであるが、ＬＤ領域（ＬＤ）や、ソースおよびドレイン領域（Ｓ、Ｄ）では、不純物イオンの濃度が電気抵抗に大きな影響を与える。従って、チャンネル領域（ＣＨ）の端部で、保護膜（１４）よって保護されない領域が存在して電気特性に影響を与えることを防ぐことにより、良好な電気特性を有した素子を得ることができる。
【００３３】
図６において、ゲート電極（１１）よりも少なくともチャンネル長方向に大きなレジスト（Ｒ）を形成し、これをマスクとして、ｐ−Ｓｉ（１３）に対する燐（Ｐ）のイオン注入を、１０の１５乗程度の高ドーズ量で行い、レジスト（Ｒ）以外の領域を高濃度にドーピングする（Ｎ+）。この時、レジスト（Ｒ）の直下領域には、低濃度領域（Ｎ-）及びチャンネル領域（ＣＨ）が維持されている。これにより、チャンネル領域（ＣＨ）の両側に各々低濃度のＬＤ領域（ＬＤ）を挟んで高濃度のソース及びドレイン領域（Ｓ、Ｄ）が存在したＬＤＤ構造が形成される。
【００３４】
レジスト（Ｒ）の剥離後、不純物イオンのドーピングを行ったｐ−Ｓｉ膜の結晶性の回復と、不純物の格子置換を目的として、加熱、あるいはレーザー照射等の活性化アニールを行う。
続いて、このｐ−Ｓｉ（１４）をエッチングすることによりＴＦＴの必要領域にのみ残し島状化する。
【００３５】
図７において、ＳｉＮｘ等からなる層間絶縁層（１６）を形成し、ソース及びドレイン領域（Ｓ、Ｄ）に対応する部分をエッチングで除去することによりコンタクトホール（ＣＴ）を形成し、ｐ−Ｓｉ（１３）を一部露出させる。
図８において、Ａｌ／Ｍｏ等を成膜し、これをエッチングすることにより、各々コンタクトホール（ＣＴ）を介してソース領域（Ｓ）に接続するソース電極（１７）、及び、ドレイン領域（Ｄ）に接続するドレイン電極（１８）を形成し、ＴＦＴが完成する。
【００３６】
図９は、本発明に関し、図４のＥＬＡ工程における被処理基板（１）の様子を示す平面図である。即ち、被処理基板（１）は、無アルカリガラス等の基板（１０）上に、ゲート電極（１１）及びそのライン、ゲート絶縁膜（１２）、ａ−Ｓｉ（１３ａ）、保護膜（１４）が形成されたものである。そして、表示画素がマトリクス状に配置形成される予定の表示画素部（２）と、その周辺に配置形成される予定のゲートドライバー（３）及びドレインドライバー（４）とからなるＬＣＤ（５）が６枚含まれている。表示画素部（５）では、前述のＴＦＴがマトリクス状に配置形成され、各々、液晶駆動用の画素容量の一方の電極に接続されている。後に完成されるＴＦＴのゲート電極（１１）は図の横方向の同一行に関して、同一のラインに接続され、ドレイン電極（１８）は図の縦方向の同一列に関して同一のラインに接続されている。ゲートドライバー（４）は主にシフトレジスタからなり、ドレインドライバー（５）は主にシフトレジスタ及びサンプル回路からなり、これらのドライバーは、Ｎ−ｃｈおよびＰ−ｃｈＴＦＴからなるＣＭＯＳにより構成されている。
【００３７】
ＥＬＡは、シートビーム状のパルスレーザー照射であり、図のＣで示すようなライン状のエッジラインを有したシートビームを順次ずらしていくことで全面をアニールするものである。
前述の如く、プラズマＣＶＤにより形成されたゲート絶縁膜（１２）及び保護膜（１４）は、装置に固有的な膜厚のばらつきが生成している。例えば、ゲート絶縁膜（１２）が、図の２点鎖線で囲まれた領域に薄く被着し、その他の領域では厚く被着しているとする。この時、前述の如く、ＥＬＡを均一に行っても、ゲート絶縁膜（１２）の膜厚が薄い領域は熱容量が小さく、ａ−Ｓｉ（１３ａ）に与えられる実効エネルギーが小さくなり、逆に、ゲート絶縁膜（１２）の膜厚が厚い領域については熱容量が大きく実効エネルギーも大きくなる。このように実際に与えられるエネルギーが異なると、ｐ−Ｓｉ（１３）のグレインサイズも面内で異なってしまう。図に示すように、１枚のＬＣＤ（５）に関して、ｐ−Ｓｉ（１３）のグレインサイズが異なった領域が存在すると、ＴＦＴの電気特性が不均一となり、表示画素部（５）で輝度やコントラスト比の分布が生じたり、ドライバー（４、５）の動作不良となったりする。
【００３８】
このため、本発明では、あらかじめゲート絶縁膜（１２）の膜厚のばらつきの再現性を調べ、図の２点鎖線で囲まれた、ゲート絶縁膜（１２）が薄く被着する領域において、保護膜（１４）の膜厚を前記（１）式に基づいて最適に設定する。保護膜（１４）であるＳｉＯ2はゲート絶縁膜（１２）と同じプラズマＣＶＤにより成膜されるので、ゲート絶縁膜（１２）と同様の膜厚のばらつきが生じる。このため、２点鎖線で囲まれた領域は、膜厚が最適設定された保護膜（１４）により、高い割合でレーザーエネルギーが与えられて実効エネルギーを比較的高めるように作用し、逆に、２点鎖線で囲まれた以外の領域では、膜厚が最適値からずれてレーザーエネルギーを減衰させて与えられる。このため、被処理基板（１）の全域にわたって均一なレーザーアニールが行われ、均質なｐ−Ｓｉ（１３）が得られる。
【００３９】
【発明の効果】
以上の説明から明らかな如く、本発明で、基板上に、電極と半導体層を形成した半導体装置の製造において、能動層となる半導体層上に、半導体層と同様の方法で成膜した絶縁性の保護膜を配する構造とすることにより、半導体層へレーザーアニールを行う際、半導体層の膜厚のばらつきによるアニールの実効性の差異が、保護膜の同様の膜厚のばらつきにより逆転的に吸収される。このため、全域にわたって均一なレーザーアニールが成されて均質な半導体層が得られ、全面の半導体素子の電気特性が統一され、高品質な半導体装置が作製される。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図２】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図３】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図４】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図５】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図６】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図７】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図８】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図９】本発明の作用効果実施を示す工程平面図である。
【図１０】従来の半導体装置の断面図である。
【符号の説明】
１０ 基板
１１ ゲート電極
１２ ゲート絶縁膜
１３ ｐ−Ｓｉ
１４ 保護膜
１５ 注入ストッパ
１６ 層間絶縁層
１７ ソース電極
１８ ドレイン電極
【発明の属する技術分野】
本発明は、半導体装置、特に、液晶表示装置（ＬＣＤ：liquid crystal display）であって、多結晶半導体層を用いた薄膜トランジスタ（ＴＦＴ：thin film transistor）を表示部及び周辺部に形成した周辺駆動回路一体型ＬＣＤの製造方法に関する。
【０００２】
【従来の技術】
基板上に半導体膜を作成する技術を用いることにより、集積回路の集積度を高めて大容量化を図る、あるいは、液晶を間に挟持した一対の基板の一方に、マトリクス画素部のスイッチング素子となるＴＦＴを作り込み、高精細の動画表示を可能とするアクティブマトリクス型のＬＣＤの量産を行う等の開発が行われている。
【０００３】
特に、シリコン基板に作製されたＭＯＳＦＥＴに近い特性を得るＴＦＴを絶縁基板上に形成することができれば、ＬＣＤのマトリクス画素部のスイッチング素子のみならず、周辺にＣＭＯＳを形成してマトリクス画素部に所望の駆動信号電圧を供給するための周辺駆動回路を一体的に作り込むことも可能となり、いわゆるドライバー内蔵型ＬＣＤの量産を行うことができるようになる。
【０００４】
ドライバー内蔵型ＬＣＤは、液晶パネルにドライバー素子の外付けを行うことが不要となるため、工程の削減、狭額縁化が可能となる。特に、狭額縁化は、近年の携帯情報端末あるいはハンディビデオカメラのモニター等の用途においては、製品自体の小型化が図られる。
このようなＴＦＴとして、数百Åから数千Åの粒径を有した多数の単結晶粒（グレイン）が互いに接触した形で存在する多結晶半導体を、チャンネル層に用いることでドライバー部にも適用可能な高速素子とすることができる。特に多結晶シリコン即ちポリシリコン（ｐ−Ｓｉ）は、移動度が数十から数百ｃｍ2／Ｖ・ｓ程度が得られ、非晶質シリコン即ちアモルファスシリコン（ａ−Ｓｉ）よりも２桁大きい。このため、Ｎ−ｃｈＴＦＴとＰ−ｃｈＴＦＴを作成することで、ＬＣＤのドライバーとしては十分の速度を有したＣＭＯＳが形成される。
【０００５】
特に出願人は、以前より、コストを下げるために、プロセスの温度を最高でも６００℃程度以下とし、基板として、耐熱性の低い安価な無アルカリガラス基板等の採用を可能とする方法を開発してきた。このような、全プロセスを基板の耐熱性の限界温度以下に抑えたｐ−ＳｉＴＦＴＬＣＤの製造プロセスは、低温プロセスと呼ばれれる。
【０００６】
図１０に、このようなｐ−ＳｉＴＦＴの断面構造を示した。図の左側がＮ−ｃｈＴＦＴで、右側がＰ−ｃｈＴＦＴである。基板（５０）上に、Ｃｒ等のメタルからなるゲート電極（５１）が形成され、これを覆ってＳｉＮｘまたは／及びＳｉＯ2等からなるゲート絶縁膜（５２）が形成されている。ゲート絶縁膜（５２）上には、ｐ−Ｓｉ（５３）が形成されている。ｐ−Ｓｉ（５３）は、この上にゲート電極（５１）の形状にパターニングされたＳｉＯ2等の注入ストッパー（５４）を利用して、Ｎ−ｃｈにおいては、Ｎ型不純物を低濃度に含有した（Ｎ-）低濃度（ＬＤ：lightly doped）領域（ＬＤ）、及び、その外側にＮ型不純物を高濃度に含有した（Ｎ+）ソース及びドレイン領域（Ｓ、Ｄ）が形成されている。Ｐ−ｃｈにおいては、Ｐ型の不純物を高濃度に含有した（Ｐ+）ソース及びドレイン領域（Ｓ、Ｄ）が形成されている。Ｎ−ｃｈ、Ｐ−ｃｈのいずれも注入ストッパー（５４）の直下は、実質的に不純物が含有されない真性層であり、チャンネル領域（ＣＨ）となっている。これら、ｐ−Ｓｉ（５３）を覆ってＳｉＮｘ等からなる層間絶縁膜（５５）が形成され、層間絶縁膜（５５）上には、メタルからなるソース電極（５６）及びドレイン電極（５７）が形成され、各々層間絶縁膜（５５）に開けられたコンタクトホールを介して、ソース領域（Ｓ）及びドレイン領域（Ｄ）に接続されている。ここでは、省略したが、画素部においては、更に、ソース及びドレイン電極（５６、５７）を覆う層間絶縁膜上に、ＩＴＯ（indium tin oxide）等の透明導電膜からなる液晶駆動用の表示電極が形成され、ソース電極（５６）に接続される。
【０００７】
Ｎ−ｃｈにおいて、ソース及びドレイン領域（Ｓ、Ｄ）とチャンネル領域（ＣＨ）の間にＬＤ領域（ＬＤ）が介在形成された構造は、ＬＤＤ（lightly doped drain）と呼ばれる。ＬＣＤにおいては、このようなＬＤＤ構造は、オフ電流の抑制を目的として採用される。
また、チャンネル領域（ＣＨ）は、あらかじめ、上述の不純物を注入する前に各々逆の導電形を示す不純物を注入しておくことにより、チャンネルドープ型としても良い。
【０００８】
このＴＦＴの製造は以下の如く行われる。まず、Ｃｒのスパッタリングとエッチングによりゲート電極（５１）を形成した後、ゲート絶縁膜（５２）となるＳｉＮｘ及びＳｉＯ2とａ−ＳｉをプラズマＣＶＤにより一度も真空を破ることなく連続で成膜する。その後、ａ−Ｓｉにレーザーアニールを施して多結晶化することにより、ｐ−Ｓｉ（５３）を形成する。更に、ｐ−Ｓｉ（５３）上にＳｉＯ2を成膜した後、この上にポジ型レジストを形成し、これを基板（５０）側より光を照射する、いわゆる裏面露光により、ゲート電極（５１）のパターン形状を反転させて感光させる。続いて、レジストを現像した後、これをマスクとして絶縁膜をエッチングすることにより、注入ストッパー（５４）をゲート電極（５１）と同じ形状に形成する。そして、注入ストッパー（５４）（レジスト）をマスクとして、燐（Ｐ）等のＮ型導電を示す不純物イオンを低濃度にドーピングし、注入ストッパー（５４）直下のチャンネル領域（ＣＨ）とその両側に、ＬＤ領域（ＬＤ）を形成する。その後、レジストを注入ストッパー（５４）よりも大きな形状に形成し、これをマスクとして、Ｎ型不純物のイオンを高濃度のドーピングすることで、ソース及びドレイン領域（Ｓ、Ｄ）を形成する。これにより、Ｎ−ｃｈに関し、チャンネル領域（ＣＨ）とソース及びドレイン領域（Ｓ、Ｄ）の間にＬＤ領域（ＬＤ）が介在されたＬＤＤ構造が完成される。
【０００９】
Ｐ−ｃｈに関しても、同様に、ゲート電極（５１）の形状を反映させて、チャンネル領域（ＣＨ）の外側に、Ｐ型不純物が高濃度にドーピングされたソース及びドレイン領域（Ｓ、Ｄ）が形成されている。但し、Ｐ−ｃｈでは、ＬＤＤ構造は採用されない。
その後、Ｎ−ｃｈ及びＰ−ｃｈのＴＦＴを覆う層間絶縁膜（５５）を成膜し、コンタクトホール（ＣＴ）を開口し、Ａｌ／Ｍｏ等のメタルの成膜及びエッチングによりソース及びドレイン電極（５６、５７）を形成し、各々、コンタクトホール（ＣＴ）を介して、ソース及びドレイン領域（Ｓ、Ｄ）に接続する。
【００１０】
【発明が解決しようとする課題】
ゲート絶縁膜（５２）であるＳｉＮｘとＳｉＯ2は、プラズマＣＶＤにより成膜されるが、基板の大型化に伴って、基板内での膜厚にばらつきが生じやすくなっている。このようなプラズマ膜の膜厚のばらつきは、成膜チャンバ内における電極による放電分布、材料ガス分布、温度分布等により、不可避的であり、再現性を有して生じる。
【００１１】
例えば、ゲート絶縁膜（５２）の膜厚が、被処理基板内で異なる場合、ＥＬＡにて結晶化する際、ゲート電極（５１）及びこれと一体のゲートラインに沿って熱が拡散され、照射エネルギーに対して結晶化のための実効エネルギーが異なってしまう。即ち、ゲート絶縁膜（５２）を介してａ−Ｓｉの下層にゲート電極（５１）及びゲートラインを配した構造において、レーザー光を照射して、ａ−Ｓｉを多結晶する際、照射エネルギーが毎瞬、下層のゲート電極（５１）及びゲートラインに沿って熱拡散されるが、この時、ゲート絶縁膜（５２）の膜厚が厚いほど熱拡散がされにくく、膜厚が薄い程熱拡散されやすくなる。従って、同一基板内でゲート絶縁膜（５２）の膜厚と同様のばらつきが、ｐ−Ｓｉ（５３）のグレインサイズにも生じてしまう。
【００１２】
このように、基板面内において、ｐ−Ｓｉ（５３）のグレインサイズにばらつきがあると、素子ごとに、閾値や、オンオフ比が異なり、表示画素部にあっては輝度やコントラスト比のばらつき、駆動回路部にあっては論理動作の誤作動等の問題となっていた。
【００１３】
【課題を解決するための手段】
本発明は、この課題に鑑みてなされ、基板上に半導体層と、絶縁層を挟んで前記半導体層の能動領域に対向する電極を有した半導体素子を複数有した半導体装置の製造方法において、絶縁性の保護膜を、前記半導体層と連続的に、前記絶縁層の膜厚が最も薄い半導体素子に最適の膜厚に形成し、この保護膜を有した半導体層にレーザーアニールを施す構成である。
【００１４】
これにより、絶縁層の薄く被着した領域の素子に対しては、保護膜により効率的にレーザーエネルギーが付与され、絶縁層が厚く被着した領域の素子に対しては、保護膜により効率を落としてレーザーエネルギーが与えられる。従って、絶縁層の厚みのばらつきによるレーザーエネルギーの付与エネルギー密度のばらつきを、保護膜により吸収することで、全面にわたって均一なレーザーアニールを行うことができ、全ての素子の電気特性を揃えられる。
【００１５】
また、基板上に半導体層と、絶縁層を挟んで前記半導体層の能動領域に対向する電極を有した半導体素子を複数有した半導体装置の製造方法において、基板上に電極を形成する工程と、前記電極を覆って絶縁層、絶縁層上に半導体層、及び、半導体層上に絶縁性の保護膜を、前記絶縁層の膜厚が最も薄くなる半導体素子に最適な膜厚に形成する工程と、前記絶縁性の保護膜が形成された側よりレーザー光を照射することにより、前記半導体層にレーザーアニールを施す工程と、を有する構成である。
【００１６】
これにより、電極上に絶縁層および半導体層を形成した構造において、絶縁層が薄く被着した領域でレーザーアニール時に電極層により熱拡散されやすく実効エネルギーが低下しても、保護膜により効率的にエネルギーが与えられるとともに、半導体層が厚く被着した領域でレーザーアニール時に電極層により熱拡散されにくく実効エネルギーが低下しなくても、保護膜により効率を落としてエネルギーが与えられる。従って、全面にわたって均一なレーザーアニールが行われ、全ての素子の電気特性が揃えられる。
【００１７】
また、基板上に半導体層と、絶縁層を挟んで前記半導体層の能動領域に対向する電極を有した薄膜トランジスタを複数有した半導体装置の製造方法において、基板上に、第１の導電層を形成する工程と、前記第１の導電層をパターニングすることにより第１の電極を形成する工程と、前記第１の電極を覆って絶縁層、絶縁層上に非晶質半導体層、及び、非晶質半導体層上に、絶縁性の保護膜となる材料膜を、前記絶縁層の膜厚が最も厚くなる薄膜トランジスタに最適な膜厚に形成する工程と、前記材料膜をパターニングして前記非晶質半導体層の前記第１の電極の上方の能動層となる領域に前記絶縁性の保護膜を形成する工程と、前記絶縁性の保護膜が形成された非晶質半導体層にレーザーアニールを施すことにより、多結晶半導体層を形成する工程と、前記絶縁性の保護膜が形成された多結晶半導体層上に、絶縁性の注入阻止膜となる材料膜を形成する工程と、前記材料膜をパターニングして前記保護膜が形成された多結晶半導体層上に、前記絶縁性の保護膜と概ね同じ形状の絶縁性の注入阻止膜を形成する工程と、少なくとも前記注入阻止膜をマスクとして、前記多結晶半導体層に対する不純物のイオン注入を行うことにより、前記多結晶半導体層の前記能動層の両側に不純物を含有した領域を形成する工程と、前記多結晶半導体層を覆い、かつ、前記多結晶半導体層の前記不純物を含有した領域上に開口部を有する層間絶縁層を形成する工程と、前記層間絶縁層上に第２の導電層を形成する工程と、前記第２の導電層をパターニングすることにより、前記開口部を介して前記多結晶半導体層の前記不純物を含有した領域に接続された第２の電極を形成する工程と、を有する構成である。
【００１８】
これにより、絶縁層が薄く被着された領域には、保護膜により効率的にレーザーエネルギーが付与され、絶縁層が厚く被着された領域には、保護膜により効率を落としてレーザーエネルギーが付与されるので、半導体層に実際に作用する実効エネルギーが均一にされる。また、保護膜は、素子の電気特性に最も大きな影響を及ぼす能動領域にのみ設けられているので、レーザーアニール時に半導体層から不純物気体が離脱生成しても、気体は保護膜のわきから抜け出られるので、不純物が保護膜に飛び込んで、半導体層との界面に格子欠陥等を生じさせ、界面準位密度を上昇させてしまうといったことが防がれる。
【００１９】
【発明の実施の形態】
図１から図８は、本発明の実施の形態にかかる製造方法を示す工程断面図である。これらの図では、Ｎ−ｃｈについて示している。
まず、図１において、無アルカリガラス、ソーダガラス等の基板（１０）上に、Ｃｒを成膜しこれをエッチングすることにより、ゲート電極（１１）を形成する。ゲート電極（１１）は走査信号供給線であるゲートラインと一体で形成される。
【００２０】
図２において、ゲート電極（１１）を覆って全面に、プラズマＣＶＤによりＳｉＮｘ及びＳｉＯ2からなるゲート絶縁膜（１２）を形成し、引き続き、連続してプラズマＣＶＤによりアモルファスシリコン（ａ−Ｓｉ）（１３ａ）及びＳｉＯ2からなる保護膜（１４）を一度も真空を破ることなく成膜する。ａ−Ｓｉ（１３ａ）は、材料ガスであるモノシランＳｉＨ4、あるいは、ジシランＳｉ2Ｈ4を熱及びプラズマにより分解堆積することで形成される。
【００２１】
図３において、裏面露光法を用いて、保護膜（１４）をゲート電極（１１）と同一形状に形成する。即ち、保護膜（１４）にポジ型レジストを塗布し、これを基板（１０）の下方より光を照射して、ゲート電極（１１）の影を転写し、ゲート電極（１１）以外の領域を感光して現像液に対して可溶に変性させる。そして、現像後レジストをマスクとしてＳｉＯ2のエッチングを行うことにより、ゲート電極（１１）上方のみに保護膜（１４）を残し、他の部分を除去する。この工程で、露光は、後に説明するように、比較的弱い光、あるいは、比較的短い時間で行われ、ゲート電極（１１）の影領域を比較的大きめに感光させる。即ち、保護膜（１４）を後に述べるように注入ストッパ（１５）よりも大きく形成する。
【００２２】
図４において、ゲート電極（１１）上方にのみ保護膜（１４）が形成された状態で、エキシマレーザーアニール（ＥＬＡ）を行うことにより、ａ−Ｓｉ（１３ａ）を結晶化して、ｐ−Ｓｉ（１３）を形成する。この工程において、被処理基板は大気中に取り出され、ＥＬＡ工程に搬送されるのであるが、ａ−Ｓｉ（１３ａ）表面の保護膜（１４）が被覆された領域は、大気中の汚染が防がれる。このため、不純物イオンがトランジスタ素子内に存在して、これらの電荷により生ずる電位によりフラットバンド電圧を変動させ、閾値を平行移動させるといった問題が無くされる。また、ａ−Ｓｉ（１３ａ）と保護膜（１４）は連続ＣＶＤにより形成されているので、両層の界面における格子欠陥が少なく、界面準位密度が小さくされている。従って、トラップが少なく、オンオフ比の高い電気特性が得られる。
【００２３】
また、保護膜（１４）は、厚さ５２０ÅのＳｉＯ2により形成されており、ＥＬＡ時のレーザー光が、ａ−Ｓｉ（１３ａ）の表面での反射率が十分に低くされている。保護膜（１４）であるＳｉＯ2は空気よりも屈折率が大きく、かつ、ａ−Ｓｉ（１３ａ）よりも小さい。従って、この保護膜（１４）の表面で反射される分が少なくされるとともに、保護膜（１４）内で上面と下面の間にて複数回反射する。この際、レーザー光の波長をλ、ＳｉＯ2の屈折率をｎ、保護膜の膜厚をｄとすると、
【００２４】
【数１】
の式が成り立つが、λを３０８ｎｍ、ｎを１．４６として、ｄ＝５２７ｎｍが得られる。従って、保護膜（１４）の膜厚をこのように設定することにより、保護膜（１４）とａ−Ｓｉ（１３ａ）との界面を固定端として保護膜（１４）内で反射光が互いに干渉して強め合う。保護膜（１４）であるＳｉＯ2の表面での反射率は、ｐ−Ｓｉ（１３）表面での反射率よりも小さいので、ｐ−Ｓｉ（１３）の上に保護膜（１４）を形成することで、ｐ−Ｓｉ（１３）へ照射される光の割合が高められる。
【００２６】
そして本発明では、このような保護膜（１４）の膜厚によって、照射レーザーエネルギーに対して、実際にａ−Ｓｉ（１３ａ）に付与されるエネルギーの割合を制御している。通常、被処理基板の大型化に伴って、プラズマＣＶＤにより成膜された膜の厚さには不可避的なばらつきが生ずる。特に、本実施例の構造において、ゲート絶縁膜（１２）の膜厚が薄くなるほど、ゲート絶縁膜（１２）の上にあるａ−Ｓｉ（１３ａ）に与えたエネルギーが、ゲート絶縁膜（１２）の下にあるゲート電極（１１）及びそのラインに沿って熱拡散されやすくなる。即ち、熱容量が小さくなる。この結果、照射エネルギーに対する実際の結晶化のための実効エネルギーの割合が低下してしまい、ｐ−Ｓｉ（１３）のグレインサイズが小さくなってしまう。
【００２７】
このため、本発明では、プラズマＣＶＤにより成膜された膜のばらつきの再現性から先算的に、ゲート絶縁膜（１２）の薄く被着する領域について、（１）式に基づいた最適な膜厚に設定された保護膜（１４）を形成する。例えば、本実施の形態において、ゲート絶縁膜（１２）の膜厚はＳｉＯ2が１３００Å、ＳｉＮｘが５００Åの合計１８００Åに設定しているが、この時、実際の膜厚のばらつきによって、最も薄く被着する領域は、ＳｉＯ2が１１５０Å、ＳｉＮｘが４５０Åの合計１６００Å程度となる。従って、保護膜（１４）をこのような領域において、最適となる膜厚になるように形成することで、他の、よりゲート絶縁膜（１２）の膜厚の厚い領域において、保護膜（１４）の膜厚も同様のばらつきのため、最適の膜厚とは異なった厚さになる。そして、保護膜（１４）の膜厚が（１）式で指定される値から離れ、保護膜（１４）内での反射光が干渉して互いに弱め合う。このため、ゲート絶縁膜（１２）が薄く被着した領域においては、保護膜（１４）により、照射レーザーエネルギーが効率よくａ−Ｓｉ（１３ａ）に付与され、逆に、ゲート絶縁膜（１２）が厚く被着した領域には、保護膜（１４）により照射レーザーエネルギーが減衰されて付与される。この結果、ゲート絶縁膜（１２）の膜厚が薄く実効エネルギーの小さい領域においては高めのエネルギーが与えられ、ゲート絶縁膜（１２）の膜厚が厚く実効エネルギーの大きい領域においては低めのエネルギーが与えられ、ゲート絶縁膜（１２）の膜厚のばらつきによる熱容量のばらつきを吸収する形で、全面にわたって、均一なレーザーアニールが行われ、均質なｐ−Ｓｉ（１３）を得ることができる。
【００２８】
また、このレーザーアニールにおいて、ａ−Ｓｉ（１３ａ）中に多量に含まれた水素が離脱するが、保護膜（１４）がチャンネル領域（ＣＨ）上にのみ形成されているので、水素は保護膜（１４）のわきから抜け出ていく。即ち、保護膜（１４）が全面に設けられた場合、水素が離脱する際に、保護膜（１４）に飛び込み、ｐ−Ｓｉ（１３）と保護膜（１４）との良好な界面に、再び格子欠陥が生じるといった問題が防がれる。
【００２９】
図５において、ｐ−Ｓｉ（１３）が形成された基板上に、ＳｉＯ2を成膜し、これを図３の工程と同じ裏面露光法を用いてエッチングすることにより、保護膜（１４）と同様に、ゲート電極（１１）の上方に注入ストッパ（１５）を形成する。この時の露光は、図３の工程よりも、強い光、または、長い時間で行い、光の回り込み効果等を利用して、ゲート電極（１１）の影を小さめに感光する。即ち、注入ストッパ（１５）を保護膜（１４）よりも小さめに形成する。そして、注入ストッパ（１５）をエッチングする際、同じ、ＳｉＯ2からなる保護膜（１４）の飛び出た部分（Ｅ）もエッチングすることにより、保護膜（１４）を注入ストッパ（１５）と同一の形状に再形成する。
【００３０】
そして、この注入ストッパ（１５）をマスクとして、ｐ−Ｓｉ（１３）に対して、Ｎ型の導電形を示す燐（Ｐ）のイオン注入を、１０の１３乗程度の低ドーズ量で行い、注入ストッパー（１５）以外の領域を低濃度にドーピングする（Ｎ-）。この時、注入ストッパ（１５）直下即ちゲート電極（１１）の直上領域は真性層に維持され、ＴＦＴのチャンネル領域（ＣＨ）となる。注入ストッパ（１５）をエッチングしたときのレジストはイオン注入時には残しておき、イオン注入後に剥離してもよい。
【００３１】
この時、再エッチングされる前に保護膜（１４）により保護されたチャンネル領域（ＣＨ）の両端は、再エッチングされた注入ストッパ（１５）および保護膜（１４）からはみ出される。従って、注入ストッパ（１５）および保護膜（１４）のエッジにより、エッジが規定された低濃度領域（Ｎ-）は、膜質の良好なチャンネル領域（ＣＨ）から離間されることなく形成される。
【００３２】
通常、チャンネル領域（ＣＨ）において、可動イオンや界面準位が閾値特性に影響を及ぼし、チャンネル領域（ＣＨ）領域端部ではリーク電流を招くのであるが、ＬＤ領域（ＬＤ）や、ソースおよびドレイン領域（Ｓ、Ｄ）では、不純物イオンの濃度が電気抵抗に大きな影響を与える。従って、チャンネル領域（ＣＨ）の端部で、保護膜（１４）よって保護されない領域が存在して電気特性に影響を与えることを防ぐことにより、良好な電気特性を有した素子を得ることができる。
【００３３】
図６において、ゲート電極（１１）よりも少なくともチャンネル長方向に大きなレジスト（Ｒ）を形成し、これをマスクとして、ｐ−Ｓｉ（１３）に対する燐（Ｐ）のイオン注入を、１０の１５乗程度の高ドーズ量で行い、レジスト（Ｒ）以外の領域を高濃度にドーピングする（Ｎ+）。この時、レジスト（Ｒ）の直下領域には、低濃度領域（Ｎ-）及びチャンネル領域（ＣＨ）が維持されている。これにより、チャンネル領域（ＣＨ）の両側に各々低濃度のＬＤ領域（ＬＤ）を挟んで高濃度のソース及びドレイン領域（Ｓ、Ｄ）が存在したＬＤＤ構造が形成される。
【００３４】
レジスト（Ｒ）の剥離後、不純物イオンのドーピングを行ったｐ−Ｓｉ膜の結晶性の回復と、不純物の格子置換を目的として、加熱、あるいはレーザー照射等の活性化アニールを行う。
続いて、このｐ−Ｓｉ（１４）をエッチングすることによりＴＦＴの必要領域にのみ残し島状化する。
【００３５】
図７において、ＳｉＮｘ等からなる層間絶縁層（１６）を形成し、ソース及びドレイン領域（Ｓ、Ｄ）に対応する部分をエッチングで除去することによりコンタクトホール（ＣＴ）を形成し、ｐ−Ｓｉ（１３）を一部露出させる。
図８において、Ａｌ／Ｍｏ等を成膜し、これをエッチングすることにより、各々コンタクトホール（ＣＴ）を介してソース領域（Ｓ）に接続するソース電極（１７）、及び、ドレイン領域（Ｄ）に接続するドレイン電極（１８）を形成し、ＴＦＴが完成する。
【００３６】
図９は、本発明に関し、図４のＥＬＡ工程における被処理基板（１）の様子を示す平面図である。即ち、被処理基板（１）は、無アルカリガラス等の基板（１０）上に、ゲート電極（１１）及びそのライン、ゲート絶縁膜（１２）、ａ−Ｓｉ（１３ａ）、保護膜（１４）が形成されたものである。そして、表示画素がマトリクス状に配置形成される予定の表示画素部（２）と、その周辺に配置形成される予定のゲートドライバー（３）及びドレインドライバー（４）とからなるＬＣＤ（５）が６枚含まれている。表示画素部（５）では、前述のＴＦＴがマトリクス状に配置形成され、各々、液晶駆動用の画素容量の一方の電極に接続されている。後に完成されるＴＦＴのゲート電極（１１）は図の横方向の同一行に関して、同一のラインに接続され、ドレイン電極（１８）は図の縦方向の同一列に関して同一のラインに接続されている。ゲートドライバー（４）は主にシフトレジスタからなり、ドレインドライバー（５）は主にシフトレジスタ及びサンプル回路からなり、これらのドライバーは、Ｎ−ｃｈおよびＰ−ｃｈＴＦＴからなるＣＭＯＳにより構成されている。
【００３７】
ＥＬＡは、シートビーム状のパルスレーザー照射であり、図のＣで示すようなライン状のエッジラインを有したシートビームを順次ずらしていくことで全面をアニールするものである。
前述の如く、プラズマＣＶＤにより形成されたゲート絶縁膜（１２）及び保護膜（１４）は、装置に固有的な膜厚のばらつきが生成している。例えば、ゲート絶縁膜（１２）が、図の２点鎖線で囲まれた領域に薄く被着し、その他の領域では厚く被着しているとする。この時、前述の如く、ＥＬＡを均一に行っても、ゲート絶縁膜（１２）の膜厚が薄い領域は熱容量が小さく、ａ−Ｓｉ（１３ａ）に与えられる実効エネルギーが小さくなり、逆に、ゲート絶縁膜（１２）の膜厚が厚い領域については熱容量が大きく実効エネルギーも大きくなる。このように実際に与えられるエネルギーが異なると、ｐ−Ｓｉ（１３）のグレインサイズも面内で異なってしまう。図に示すように、１枚のＬＣＤ（５）に関して、ｐ−Ｓｉ（１３）のグレインサイズが異なった領域が存在すると、ＴＦＴの電気特性が不均一となり、表示画素部（５）で輝度やコントラスト比の分布が生じたり、ドライバー（４、５）の動作不良となったりする。
【００３８】
このため、本発明では、あらかじめゲート絶縁膜（１２）の膜厚のばらつきの再現性を調べ、図の２点鎖線で囲まれた、ゲート絶縁膜（１２）が薄く被着する領域において、保護膜（１４）の膜厚を前記（１）式に基づいて最適に設定する。保護膜（１４）であるＳｉＯ2はゲート絶縁膜（１２）と同じプラズマＣＶＤにより成膜されるので、ゲート絶縁膜（１２）と同様の膜厚のばらつきが生じる。このため、２点鎖線で囲まれた領域は、膜厚が最適設定された保護膜（１４）により、高い割合でレーザーエネルギーが与えられて実効エネルギーを比較的高めるように作用し、逆に、２点鎖線で囲まれた以外の領域では、膜厚が最適値からずれてレーザーエネルギーを減衰させて与えられる。このため、被処理基板（１）の全域にわたって均一なレーザーアニールが行われ、均質なｐ−Ｓｉ（１３）が得られる。
【００３９】
【発明の効果】
以上の説明から明らかな如く、本発明で、基板上に、電極と半導体層を形成した半導体装置の製造において、能動層となる半導体層上に、半導体層と同様の方法で成膜した絶縁性の保護膜を配する構造とすることにより、半導体層へレーザーアニールを行う際、半導体層の膜厚のばらつきによるアニールの実効性の差異が、保護膜の同様の膜厚のばらつきにより逆転的に吸収される。このため、全域にわたって均一なレーザーアニールが成されて均質な半導体層が得られ、全面の半導体素子の電気特性が統一され、高品質な半導体装置が作製される。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図２】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図３】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図４】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図５】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図６】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図７】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図８】本発明の実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
【図９】本発明の作用効果実施を示す工程平面図である。
【図１０】従来の半導体装置の断面図である。
【符号の説明】
１０ 基板
１１ ゲート電極
１２ ゲート絶縁膜
１３ ｐ−Ｓｉ
１４ 保護膜
１５ 注入ストッパ
１６ 層間絶縁層
１７ ソース電極
１８ ドレイン電極
Claims (5)
- 基板上に半導体層と、絶縁層を挟んで前記半導体層の能動領域に対向する電極を有した半導体素子を複数有した半導体装置の製造方法において、
基板上に電極を形成する工程と、
前記電極を覆って絶縁層、絶縁層上に半導体層、及び、半導体層上に絶縁性の保護膜を、前記絶縁層の膜厚が前記基板内で最も薄くなる領域において、式 ４ｎｄ＝λ（ただし、ｎは保護膜を構成する絶縁膜の屈折率、ｄは保護膜の膜厚、λはレーザー光の波長を示す。）に従う膜厚に形成する工程と、
前記絶縁性の保護膜が形成された側よりレーザー光を照射することにより、前記半導体層にレーザーアニールを施す工程と、
を有することを特徴とする半導体装置の製造方法。 - 基板上に半導体層と、絶縁層を挟んで前記半導体層の能動領域に対向する電極を有した薄膜トランジスタを複数有した半導体装置の製造方法において、
基板上に、第１の導電層を形成する工程と、
前記第１の導電層をパターニングすることにより第１の電極を形成する工程と、
前記第１の電極を覆って絶縁層、絶縁層上に非晶質半導体層、及び、非晶質半導体層上に、絶縁性の保護膜となる材料膜を、前記絶縁層の膜厚が前記基板内で最も薄くなる領域において、式 ４ｎｄ＝λ（ただし、ｎは保護膜を構成する絶縁膜の屈折率、ｄは保護膜の膜厚、λはレーザー光の波長を示す。）に従う膜厚に形成する工程と、
前記材料膜をパターニングして前記非晶質半導体層の前記第１の電極の上方の能動層となる領域に前記絶縁性の保護膜を形成する工程と、
前記絶縁性の保護膜が形成された非晶質半導体層にレーザーアニールを施すことにより、多結晶半導体層を形成する工程と、
前記絶縁性の保護膜が形成された多結晶半導体層上に、絶縁性の注入阻止膜となる材料膜を形成する工程と、
前記材料膜をパターニングして前記保護膜が形成された多結晶半導体層上に、前記絶縁性の保護膜と概ね同じ形状の絶縁性の注入阻止膜を形成する工程と、
少なくとも前記注入阻止膜をマスクとして、前記多結晶半導体層に対する不純物のイオン注入を行うことにより、前記多結晶半導体層の前記能動層の両側に不純物を含有した領域を形成する工程と、
前記多結晶半導体層を覆い、かつ、前記多結晶半導体層の前記不純物を含有した領域上に開口部を有する層間絶縁層を形成する工程と、
前記層間絶縁層上に第２の導電層を形成する工程と、
前記第２の導電層をパターニングすることにより、前記開口部を介して前記多結晶半導体層の前記不純物を含有した領域に接続された第２の電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記絶縁性の保護膜は、あらかじめ前記絶縁性の注入阻止膜よりも少なくとも電気的能動方向に関して大きく形成され、前記注入阻止膜を形成すると同時に、前記絶縁性の保護膜は前記注入阻止膜と同じ大きさに再形成されていることを特徴とする請求項２記載の半導体装置の製造方法。
- 前記絶縁性の保護膜、及び、前記絶縁性の注入阻止膜は、各々の材料膜上にレジストを形成する工程と、前記基板の裏面から光を照射することで、前記レジストの前記第１の電極上方領域以外の領域を感光させて前記第１の電極上方領域以外の領域を現像液に対して可溶に変性させる工程と、前記レジストを現像する工程と、このレジストをマスクとして前記材料膜をエッチングすることにより前記レジストが形成されていない領域を除去する工程とにより形成され、
前記絶縁性の保護膜となる材料膜上のレジストを感光させるために前記基板の裏面から光を照射する工程における光の強度または／および照射時間は、前記絶縁性の注入阻止膜となる材料膜上のレジストを感光させるために前記基板の裏面から光を照射する工程における光の強度または／および照射時間は、弱いまたは／および短いことを特徴とする請求項３記載の半導体装置の製造方法。 - 前記半導体層上の絶縁性の保護膜の膜厚は、前記絶縁層の基板内での膜厚分布の再現性をあらかじめ測定することで決定することを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8147797A JP3827180B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の製造方法 |
| US09/049,313 US6010923A (en) | 1997-03-31 | 1998-03-27 | Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region |
| US09/428,819 US6097038A (en) | 1997-03-31 | 1999-10-28 | Semiconductor device utilizing annealed semiconductor layer as channel region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8147797A JP3827180B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10274788A JPH10274788A (ja) | 1998-10-13 |
| JP3827180B2 true JP3827180B2 (ja) | 2006-09-27 |
Family
ID=13747499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8147797A Expired - Fee Related JP3827180B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3827180B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314475A (zh) * | 2023-03-22 | 2023-06-23 | 天合光能股份有限公司 | 非晶硅薄膜退火方法和装置 |
-
1997
- 1997-03-31 JP JP8147797A patent/JP3827180B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10274788A (ja) | 1998-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6010923A (en) | Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region | |
| US5264383A (en) | Method of manufacturing a thin film transistor | |
| US6569724B2 (en) | Insulated gate field effect transistor and method for forming the same | |
| US7300831B2 (en) | Liquid crystal display device having driving circuit and method of fabricating the same | |
| US5920772A (en) | Method of fabricating a hybrid polysilicon/amorphous silicon TFT | |
| US7407841B2 (en) | Liquid crystal display panel and method of fabricating thereof | |
| JP4115158B2 (ja) | 半導体装置およびその製造方法 | |
| WO2010047086A1 (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| US20040106241A1 (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| EP0691688B1 (en) | Method for producing a top gate thin-film transistor | |
| WO2010050161A1 (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| US20050282316A1 (en) | Method of manufacturing an electronic device comprising a thin film transistor | |
| US5827760A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| JP4115153B2 (ja) | 半導体装置の製造方法 | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| US6043113A (en) | Method of forming self-aligned thin film transistor | |
| US7166501B2 (en) | Method for fabricating polycrystalline silicon liquid crystal display device | |
| JP3827180B2 (ja) | 半導体装置の製造方法 | |
| KR100908850B1 (ko) | 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| JPH10274787A (ja) | 半導体装置の製造方法 | |
| JPH1065177A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 | |
| JPH10275916A (ja) | 半導体装置の製造方法 | |
| KR20050100781A (ko) | 표시장치용 어레이 패널 및 이의 제조 방법 | |
| JP2000150890A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040326 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060630 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |