JP2009128761A - 基板装置及びその製造方法並びに表示装置 - Google Patents

基板装置及びその製造方法並びに表示装置 Download PDF

Info

Publication number
JP2009128761A
JP2009128761A JP2007305698A JP2007305698A JP2009128761A JP 2009128761 A JP2009128761 A JP 2009128761A JP 2007305698 A JP2007305698 A JP 2007305698A JP 2007305698 A JP2007305698 A JP 2007305698A JP 2009128761 A JP2009128761 A JP 2009128761A
Authority
JP
Japan
Prior art keywords
substrate
film
display device
region
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007305698A
Other languages
English (en)
Inventor
Tetsuo Fujita
哲生 藤田
Takehiko Sakai
健彦 坂井
Yoshiharu Kataoka
義晴 片岡
Masaru Chiba
大 千葉
Chikanori Tsukamura
親紀 束村
Kazunori Morimoto
一典 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007305698A priority Critical patent/JP2009128761A/ja
Publication of JP2009128761A publication Critical patent/JP2009128761A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】単一層からなるパターン膜の側面部から不要な他の膜残渣を確実に除去する。
【解決手段】基板上に形成され、側面部を有すると共に単一層からなるパターン膜を備え、側面部は、基板の表面に対して複数の傾斜角度を有するように形成され、又は段差状に形成されている。
【選択図】図1

Description

本発明は、基板装置及びその製造方法並びに表示装置に関するものである。
例えば液晶表示装置等の表示装置は、一対の基板とその間に介在された液晶層等の表示媒体層を有している。当該表示装置はマトリクス状に配置された複数の画素を有し、各画素にはスイッチング素子であるTFT(薄膜トランジスタ)等がそれぞれ設けられている。すなわち、上記一対の基板は、基板装置である上記TFTが形成されたスイッチング素子基板と、これに対向する基板装置である対向基板とにより構成されている。
スイッチング素子基板は、表示領域において絶縁性基板上に複数のTFTが形成されると共に、各TFTに接続された複数のソース配線及びゲート配線が形成されている。これらソース配線及びゲート配線は、引き出し配線を介して非表示領域である端子領域に引き出されている。端子領域に引き出された配線の端部には、制御信号を入力するための端子がそれぞれ形成されている。
例えば特許文献1に開示されているように、スイッチング素子基板には、TFT等を覆う層間絶縁膜が形成されている。表示領域の層間絶縁膜には、画素電極が形成されると共に、画素電極とTFTとを接続するためのコンタクトホールが形成されている。一方、端子領域では、層間絶縁膜の下層に形成されている端子を露出させるために、層間絶縁膜が除去されている。
特開2003−202595号公報
ここで、製造工程を示す断面図である図10〜図16を参照して、本発明者らが本願発明を成す前に試みた表示装置の製造方法(特にスイッチング素子基板100の製造工程)について説明する。
まず、図10に示すように、ガラス基板101にTFT102及び端子103等を形成すると共に、これらを覆う層間絶縁膜104をガラス基板の全体に亘って形成する。その後、図10に示すように、マスク105を介して層間絶縁膜104を露光する。そうして、図11に示すように、露光された層間絶縁膜104を現像することにより、表示領域121の層間絶縁膜104にコンタクトホール106を形成する一方、端子領域122の層間絶縁膜104に側面部107を形成する。
続いて、図12に示すように、ITO(Indium Tin Oxide)膜108を基板の全体に亘って形成した後に、図13に示すように、上記ITOを覆うように、レジスト層109を基板の全体に亘って形成する。
その後、図14に示すように、マスク110を介してレジスト層109を露光する。そうして、図15に示すように、露光されたレジスト層109を現像することにより、表示領域121では、コンタクトホール106及びその周りにレジスト層109を残す一方、端子領域122では、端子103及びその周りにレジスト層109を残す。
次に、上記レジスト層109をマスクとして、露出しているITO膜108をエッチングして除去する。そのことにより、表示領域121に画素電極111を形成する一方、端子領域122に端子部112を形成する。
ところが、上記製造方法では、図16に示すように、端子領域122における層間絶縁膜104の側面部107にITO膜108の残渣である導電性膜残渣113が残ってしまうという問題がある。その結果、この導電性膜残渣113によってスイッチング素子基板100に電気的なリークが生じる虞れがある。
このように、単一層からなる上記層間絶縁膜等のパターン膜を基板上に形成した場合、そのパターン膜の側面部には不要な他の膜残渣が残りやすいという問題がある。
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、単一層からなるパターン膜の側面部から不要な他の膜残渣を確実に除去しようとすることにある。
本発明者らが鋭意研究を重ねた結果、以下に述べるように、上記導電性膜残渣113が形成される原因を見出した。
すなわち、通常、基板全体に形成された層間絶縁膜に対し、1枚のマスクを介して露光することにより、表示領域のコンタクトホールと、端子領域の側面部とを一括して形成する。したがって、これらコンタクトホール及び側面部における側面の角度(基板表面に対するテーパ角)は、それぞれ同じ大きさになる。
ここで、コンタクトホールが形成される表示領域では、層間絶縁膜の下層を当該層間絶縁膜によって確実に覆うために、層間絶縁膜の膜厚を比較的大きくし、且つ層間絶縁膜における上記側面の基板に対するテーパ角を大きくする(急峻にする)必要がある。また、例えば、内部散乱板方式に構成された反射型や半透過型の液晶表示装置では、散乱板としての機能を十分に発揮させるために、上記コンタクトホールのテーパ角を比較的大きくする必要もある。
したがって、端子領域の側面部は、上記表示領域におけるコンタクトホールと同じく、膜厚が大きく且つテーパ角が大きくなっている。そうすると、図14に示すように、端子領域122の側面部107では、層間絶縁膜104の膜厚及びテーパ角が大きいことから、レジスト層109の厚みが局部的に大きくなり、当該レジスト層109が十分に露光されなくなる。そのため、図15に示すように、十分に露光されなかったレジスト層109の一部が、現像時に除去されずに、レジスト層残渣114として側面部107に残ることとなる。その結果、図16に示すように、ITO膜108のエッチング時に、上記レジスト層残渣114によって覆われていたITO膜108の一部が側面部107に残ってしまうこととなる。
そこで、このような知見に鑑み、この発明では、上記の目的を達成するために、パターン膜の側面部を、複数の傾斜角度を有するように、又は段差状に形成するようにした。
具体的に、本発明に係る基板装置は、基板上に形成され、側面部を有すると共に単一層からなるパターン膜を備えた基板装置であって、上記側面部は、上記基板の表面に対して複数の傾斜角度を有している。
また、本発明に係る基板装置は、基板上に形成され、側面部を有すると共に単一層からなるパターン膜を備えた基板装置であって、上記側面部は、段差状に形成されている。
上記パターン膜は、層間絶縁膜により構成されていてもよい。この場合、さらに、上記基板は、複数の素子が形成された第1領域と、該第1領域に隣接して配置され、上記素子に電気的に接続された端子が複数形成された第2領域とを有し、上記第1領域には、上記複数の素子を覆うと共にコンタクトホールが貫通形成された上記層間絶縁膜が設けられ、上記第2領域には、上記層間絶縁膜の側面部が形成されていてもよい。
上記パターン膜は、導電膜により構成されていてもよい。
また、本発明に係る基板装置の製造方法は、側面部を有すると共に単一層からなるパターン膜が基板上に形成された基板装置を製造する方法であって、上記基板上に膜を一様に形成する成膜工程と、上記基板上の膜をフォトリソグラフィによりパターニングして、上記パターン膜を形成するパターン膜形成工程とを有し、上記パターン膜形成工程では、ハーフトーン露光することにより、上記側面部を、上記基板の表面に対して複数の傾斜角度を有するように形成する。
また、本発明に係る基板装置の製造方法は、側面部を有すると共に単一層からなるパターン膜が基板上に形成された基板装置を製造する方法であって、上記基板上に膜を一様に形成する成膜工程と、上記基板上の膜をフォトリソグラフィによりパターニングして、上記パターン膜を形成するパターン膜形成工程とを有し、上記パターン膜形成工程では、ハーフトーン露光することにより、上記側面部を段差状に形成する。
上記パターン膜は、層間絶縁膜により構成されていてもよい。この場合、さらに、上記基板の第1領域に複数の素子を形成すると共に、上記第1領域に隣接した上記基板の第2領域に、上記素子に電気的に接続された端子を複数形成する素子形成工程を有し、上記成膜工程では、上記素子及び端子を覆うように絶縁膜を基板上に一様に形成し、上記パターン形成工程では、上記絶縁膜をパターニングすることにより、上記第1領域においてコンタクトホールを形成すると同時に、上記第2領域において上記側面部を形成するようにしてもよい。
上記パターン膜は、導電膜により構成されていてもよい。
また、本発明に係る表示装置は、第1基板と、上記第1基板に対向して配置された第2基板と、上記第1基板及び上記第2基板の間に設けられた表示媒体層とを備えた表示装置であって、上記第1基板は、絶縁性基板上に形成され、側面部を有すると共に単一層からなるパターン膜を備え、上記側面部は、上記絶縁性基板の表面に対して複数の傾斜角度を有している。
また、本発明に係る表示装置は、第1基板と、上記第1基板に対向して配置された第2基板と、上記第1基板及び上記第2基板の間に設けられた表示媒体層とを備えた表示装置であって、上記第1基板は、絶縁性基板上に形成され、側面部を有すると共に単一層からなるパターン膜を備え、上記側面部は、段差状に形成されている。
上記パターン膜は、層間絶縁膜により構成されていてもよい。この場合、さらに、上記基板は、複数の素子が形成された第1領域と、該第1領域に隣接して配置され、上記素子に電気的に接続された端子が複数形成された第2領域とを有し、上記第1領域には、上記複数の素子を覆うと共にコンタクトホールが貫通形成された上記層間絶縁膜が設けられ、上記第2領域には、上記層間絶縁膜の側面部が形成されていてもよい。
上記パターン膜は、導電膜により構成されていてもよい。
上記第1基板は、TFT(Thin-Film Transistor)が複数形成されたTFT基板であってもよい。
上記第1基板は、カラーフィルタが形成されたCF基板であってもよい。
上記TFTは、a−Si(Amorphous Silicon )、CGS(Continuous Grain Silicon)、及びLPS(LowTemperature Poly Silicon)の何れか1つにより構成されていてもよい。
上記表示媒体層は、液晶層であってもよい。さらに、上記液晶層のモードは、STN(Super-twisted nematic)型であってもよい。
−作用−
次に、本発明の作用について説明する。
表示装置は、予め製造した基板装置である第1基板及び第2基板を、例えば液晶層等の表示媒体層を介して対向配置させることにより製造する。第1基板には、TFT基板やCF基板を適用することができる。また、液晶層はSTN型にすることも可能である。
基板装置を製造する場合には、まず、成膜工程を行って、基板上に膜を一様に形成する。次に、パターン膜形成工程において、基板上の膜をフォトリソグラフィによりパターニングして、パターン膜を形成する。このとき、上記膜をハーフトーン露光することにより、側面部を、基板の表面に対して複数の傾斜角度を有するように、又は段差状に形成する。
パターン膜は、層間絶縁膜や導電膜であってもよい。特に、パターン膜が層間絶縁膜である場合には、例えば次のようにして基板装置を製造することが可能である。
すなわち、まず、素子形成工程を行って、基板の第1領域に複数の素子を形成すると共に、第1領域に隣接した基板の第2領域に、素子に電気的に接続された端子を複数形成する。次に、成膜工程を行って、上記素子及び端子を覆うように絶縁膜を基板上に一様に形成する。その後、パターン形成工程では、上記絶縁膜をパターニングすることにより、第1領域においてコンタクトホールを形成すると同時に、第2領域において上記側面部を形成する。
したがって、上記基板装置及び表示装置では、側面部におけるパターン膜の膜厚を大きくしながらも、全体的な傾きを緩やかにすることが可能となるため、側面部に形成されるレジスト等を十分に露光して、側面部から不要な他の膜残渣を確実に除去することが可能になる。加えて、ハーフトーン露光によって側面部を形成するようにしたので、工程数の増加が抑えられる。
例えば、上記パターン膜の表面に他の膜を一様に形成し、さらに当該他の膜を覆うようにレジスト層を一様に形成する。その後、レジスト層を露光及び現像してマスクを形成し、そのマスクを介して上記他の膜を少なくとも上記側面部からエッチング等により除去する。その結果、他の膜からなるパターンを上記側面部以外の領域に形成する。一方、側面部では、全体的な傾きが緩やかであるために、不要な他の膜の残渣が確実に除去されることとなる。
本発明によれば、単一層からなるパターン膜の側面部を、複数の傾斜角度を有するように、又は段差状に形成することにより、工程数を低減しながらも、側面部から不要な他の膜残渣を確実に除去することができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
《発明の実施形態1》
図1〜図9は、本発明の実施形態1を示している。
図1は、TFT基板の要部の構成を示す断面図である。図2は、基板上に形成された絶縁膜を示す断面図である。図3は、絶縁膜を露光する工程を示す断面図である。図4は、現像して形成された層間絶縁膜を示す断面図である。図5は、層間絶縁膜の表面に形成されたITO膜を示す断面図である。
図6は、ITO膜の表面に形成されたレジスト層を示す断面図である。図7は、レジスト層を露光する工程を示す断面図である。図8は、現像して形成されたマスクであるレジスト層を示す断面図である。図9は、液晶表示装置1の概略構造を示す断面図である。
まず、本実施形態1の液晶表示装置1の構成について、図9を参照して説明する。
液晶表示装置1は、基板装置としての第1基板であるTFT基板51と、TFT基板51に対向して配置された基板装置としての第2基板であるCF基板52と、上記TFT基板51及びCF基板52の間に設けられた表示媒体層である液晶層53とを備えている。
CF基板52には、図示を省略するが、カラーフィルタ、ITO等からなる共通電極及びブラックマトリクス等が形成されている。また、CF基板52は、液晶層53側の表面に配向膜が設けられると共に、液晶層53とは反対側の表面に偏光板が積層されている。また、液晶層53は、TFT基板51とCF基板52との間に介在されたシール材54によって封止されている。
一方、TFT基板51は、いわゆるアクティブマトリクス基板に構成されている。TFT基板51には、図示を省略するが、表示の単位領域である画素が複数マトリクス状に配置されている。TFT基板51には、スイッチング素子としてのTFT(Thin-Film Transistor)が各画素に形成されている。また、TFT基板51は、液晶層53側の表面に配向膜が設けられると共に、液晶層53とは反対側の表面に偏光板が積層されている。そうして、液晶表示装置1は、各画素毎に液晶層53が駆動されることにより、所望の表示が行われるようになっている。
次に、TFT基板51の構成について、図1を参照して説明する。
TFT基板51は、透明な絶縁性基板であるガラス基板11と、ガラス基板11上に形成され、側面部12を有すると共に単一層からなるパターン膜としての層間絶縁膜13を備えている。
すなわち、ガラス基板11は、複数の素子であるTFT14が形成された第1領域としての表示領域31と、この表示領域31に隣接して配置され、TFT14に電気的に接続された端子15が複数形成された第2領域としての端子領域32とを有している。
表示領域31では、ガラス基板11上に、上記TFT14を構成するゲート電極16が形成されると共に、ゲート絶縁膜17がゲート電極16を覆うように形成されている。ゲート絶縁膜17の表面には、ゲート電極16に重なるように半導体層18が形成されている。半導体層18は、例えばa−Si(Amorphous Silicon)により構成されている。
尚、半導体層18は、これに限らず、a−Si以外に例えばCGS(Continuous Grain Silicon)、又はLPS(LowTemperature Poly Silicon)等を適用することができる。
また、ゲート絶縁膜17の表面には、半導体層18の一部に重なるように、ソース電極19及びドレイン電極20が形成されている。さらに、半導体層18、ソース電極19及びドレイン電極20を覆う保護絶縁膜21が形成されている。保護絶縁膜21は例えば無機膜により構成されている。そして、ガラス基板11上には、保護絶縁膜21を覆うように、有機膜からなる上記層間絶縁膜13が形成されている。
層間絶縁膜13は、表示領域31において、上記複数のTFT14を覆うと共にコンタクトホール22がドレイン電極20に至るまで貫通形成されている。コンタクトホール22は、その表面側からドレイン電極20側へ向かうに連れて、内径が徐々に小さくなる断面略テーパ状に形成されている。層間絶縁膜13の表面及びコンタクトホール22の内部には、ITO膜からなる画素電極23が形成されている。すなわち、画素電極23は、コンタクトホール22においてドレイン電極20に電気的に接続されている。
一方、端子領域32では、ガラス基板11上に、配線層24が形成されると共にその先端部に上記端子15が形成されている。上記配線層24は、ゲート電極16と同じ層に形成されて電気的に接続されている。配線層24の表面には、上記ゲート絶縁膜17が形成されている。ゲート絶縁膜17の表面には、上記保護絶縁膜21が形成されている。
保護絶縁膜21の表面には、上記層間絶縁膜13が形成されているが、端子15の上方位置では除去されている。そのことにより、層間絶縁膜13には、上記側面部12が形成されている。また、端子15の上方には、ゲート絶縁膜17及び保護絶縁膜21を貫通するコンタクトホール25が形成されている。そして、保護絶縁膜21の表面及びコンタクトホール25の内部には、ITO膜からなる端子部26が形成されている。
上記層間絶縁膜13の側面部12は、ガラス基板11の表面に対して複数の傾斜角度を有している。若しくは、側面部12は段差状に形成されている。そのことにより、側面部12全体の傾斜角度(側面部12の傾斜角度の平均)は、表示領域31におけるコンタクトホール22内壁面の傾斜角度よりも緩やかになっている。
−製造方法−
次に、上記TFT基板51及びそれを備えた液晶表示装置1の製造方法について説明する。
液晶表示装置1は、TFT基板51及びCF基板52をそれぞれ予め製造した後に、これらの基板51,52を液晶層を介して対向配置させることにより製造する。TFT基板51及びCF基板52は、それぞれ大判の基板母材に複数形成することも可能である。この場合、大判の基板母材の一方に、複数のシール材54を枠状に描画すると共に、例えば各シール材54の内側に液晶を滴下して供給する。続いて、各大判の基板母材を貼り合わせた後に、各液晶表示装置1毎に個別に分断する。
次に、TFT基板51の製造方法について、1つのTFT基板51に着目して説明する。まず、ガラス基板11の表示領域31に複数のTFT14を形成すると共に、表示領域31に隣接したガラス基板11の端子領域32に、TFT14に電気的に接続された端子15を複数形成する素子形成工程を行う。
すなわち、図2に示すように、ガラス基板11上にゲート電極16及び配線層24をフォトリソグラフィにより形成する。次に、ガラス基板11上に、上記ゲート電極16及び配線層24を覆うように、ゲート絶縁膜17を形成する。続いて、ゲート絶縁膜17の表面に、上記ゲート電極16に重なるように、a−Si等からなる半導体層18をパターン形成する。その後、ソース電極19及びドレイン電極20を形成し、これらを覆うように保護絶縁膜21を形成する。
次に、表示領域31でコンタクトホール22が形成される領域において、保護絶縁膜21を部分的に除去してドレイン電極20を露出させる。一方、端子領域32において保護絶縁膜21及びゲート絶縁膜17を貫通するコンタクトホール25を形成して、端子15を露出させる。
次に、成膜工程を行って、図2に示すように、ガラス基板11上に、TFT14,端子15及び保護絶縁膜21を覆うように、絶縁膜27を一様に形成する。
次に、パターン膜形成工程を行って、図3に示すように、ガラス基板11上の絶縁膜27をフォトリソグラフィによりパターニングして、パターン膜である層間絶縁膜13を形成する。このとき、絶縁膜27をハーフトーン露光することにより、側面部12を、ガラス基板11の表面に対して複数の傾斜角度を有するように、又は段差状に形成する。
このパターン形成工程で用いるマスク28は、入射した露光光の一部を透過するハーフトーン部29を有している。そして、ハーフトーン部29を、層間絶縁膜13の側面部12を形成する領域に重なるように配置する。そうして、露光した絶縁膜27を現像してパターニングすることにより、図4に示すように、表示領域31においてコンタクトホール22を形成すると同時に、端子領域32において側面部12を形成する。
その後、図5に示すように、基板全体に層間絶縁膜13等を覆うように、他の膜であるITO膜34を形成し、図6に示すように、ITO膜34の表面にレジスト層35を一様に形成する。次に、図7に示すように、マスク36を介してレジスト層35を露光する。
その後、図8に示すように、露光したレジスト層35を現像することにより、レジストマスク37を形成する。このとき、レジストマスク37は、層間絶縁膜13の側面部12に重ならない一方、表示領域31におけるコンタクトホール22及びその周囲の領域と、端子領域32におけるコンタクトホール25及びその周囲の領域とに、それぞれ重なっている。
次に、レジストマスク37から露出しているITO膜34をエッチングして除去することにより、図1に示すように、表示領域31に画素電極23を形成する一方、端子領域32に端子部26を形成する。
−実施形態1の効果−
したがって、この実施形態1によると、単一層からなるパターン膜としての層間絶縁膜13の側面部12を、ハーフトーン露光によって、複数の傾斜角度を有するように、又は段差状に形成したので、工程数を低減できると共に、層間絶縁膜13の膜厚を比較的大きくしながらも側面部12の平均的な傾きを緩やかにすることができる結果、その側面部12に形成されるレジスト層35を確実に除去し、側面部12から不要な他の膜であるITO膜34の残渣を確実に除去することができる。そうして、ITO膜34の膜残渣によるTFT基板51での電気的なリークの発生を防止することが可能になる。
さらに、層間絶縁膜13の膜厚を比較的大きく形成できるため、TFT基板51の設計の自由度を大きくすることができる。
さらにまた、表示領域31におけるコンタクトホール22の傾斜角度を比較的大きく(つまり急峻に)することができるため、例えば液晶表示装置1が反射型や半透過型の内部散乱板方式に構成されている場合には、その散乱板としての機能を十分に発揮させることができる。
また、層間絶縁膜13上のITO膜34をフォトリソグラフィによってパターニングする際に、露光量を必要以上に大きくしなくても、十分に側面部12上のITO膜34を除去できるため、露光量の増大による生産性の低下を防止できる。
さらに、層間絶縁膜13上のITO膜34をフォトリソグラフィによってパターニングするときに、レジスト層35を比較的厚く形成しても、所定の領域でレジスト層35を確実に現像して除去できるため、レジスト層35によるITO膜34の被覆性を高めることができる。
《その他の実施形態》
上記実施形態1では、側面部を有するパターン膜が層間絶縁膜13である例について説明したが、本発明はこれに限定されず、パターン膜が導電膜である場合についても、同様に適用することができる。すなわち、導電膜の側面部を複数の傾斜角度を有するように形成し、又は段差状に形成することにより、導電膜の膜厚を比較的大きく維持しながらも、その側面部から他の膜の残渣を確実に除去することが可能になる。
また、上記実施形態1では、第1基板がTFT基板51である例について説明したが、本発明はこれに限定されない。例えば、第1基板がCF基板52であって、そのCF基板52に形成されるパターン膜についても同様に適用することができる。
また、上記実施形態1では、保護絶縁膜21とITO膜34(画素電極23及び端子部26)との間に、単一層からなるパターン膜としての層間絶縁膜13のみを配置する例について説明したが、本発明はこれに限定されない。すなわち、層間絶縁膜13以外の絶縁膜等の層を、保護絶縁膜21とITO膜34との間に、追加して設けるようにしてもよい。この場合、追加した少なくとも1つの層と、層間絶縁膜13の側面部12とによって、3つ以上の傾斜角を有するように形成し、又は3段以上の段差状に形成するようにしてもよい。
また、上記実施形態1では、TFT基板51を有するアクティブマトリクス型の液晶表示装置1について説明したが、本発明はこれに限らず、液晶層53のモードがSTN(Super-twisted nematic)型である液晶表示装置についても、同様に適用できる。
また、上記実施形態1では、液晶表示装置1を例に挙げて説明したが、本発明はこれに限らず、例えば有機EL表示装置等の他の表示装置についても、同様に適用できる。
以上説明したように、本発明は、基板装置及びその製造方法並びに表示装置について有用であり、特に、単一層からなるパターン膜の側面部から不要な他の膜残渣を確実に除去する場合に適している。
図1は、本実施形態1におけるTFT基板の要部の構成を示す断面図である。 図2は、本実施形態1における基板上に形成された絶縁膜を示す断面図である。 図3は、本実施形態1における絶縁膜を露光する工程を示す断面図である。 図4は、本実施形態1における現像して形成された層間絶縁膜を示す断面図である。 図5は、本実施形態1における層間絶縁膜の表面に形成されたITO膜を示す断面図である。 図6は、本実施形態1におけるITO膜の表面に形成されたレジスト層を示す断面図である。 図7は、本実施形態1におけるレジスト層を露光する工程を示す断面図である。 図8は、本実施形態1における現像して形成されたレジストマスクを示す断面図である。 図9は、本実施形態1における液晶表示装置の概略構造を示す断面図である。 図10は、絶縁膜を露光する工程を示す断面図である。 図11は、現像して形成された層間絶縁膜を示す断面図である。 図12は、層間絶縁膜の表面に形成されたITO膜を示す断面図である。 図13は、ITO膜の表面に形成されたレジスト層を示す断面図である。 図14は、レジスト層を露光する工程を示す断面図である。 図15は、現像して形成されたレジストマスクを示す断面図である。 図16は、TFT基板の要部の構成を示す断面図である。
符号の説明
1 液晶表示装置
11 ガラス基板(基板、絶縁性基板)
12 側面部
13 層間絶縁膜(パターン膜)
14 TFT
15 端子
22 コンタクトホール
23 画素電極
26 端子部
27 絶縁膜
28 マスク
29 ハーフトーン部
31 表示領域(第1領域)
32 端子領域(第2領域)
34 ITO膜
35 レジスト層
36 マスク
37 レジストマスク
51 TFT基板(第1基板)
52 CF基板(第2基板)
53 液晶層(表示媒体層)

Claims (20)

  1. 基板上に形成され、側面部を有すると共に単一層からなるパターン膜を備えた基板装置であって、
    上記側面部は、上記基板の表面に対して複数の傾斜角度を有している
    ことを特徴とする基板装置。
  2. 基板上に形成され、側面部を有すると共に単一層からなるパターン膜を備えた基板装置であって、
    上記側面部は、段差状に形成されている
    ことを特徴とする基板装置。
  3. 請求項1又は2に記載された基板装置において、
    上記パターン膜は、層間絶縁膜により構成されている
    ことを特徴とする基板装置。
  4. 請求項1又は2に記載された基板装置において、
    上記パターン膜は、導電膜により構成されている
    ことを特徴とする基板装置。
  5. 請求項3に記載された基板装置において、
    上記基板は、複数の素子が形成された第1領域と、該第1領域に隣接して配置され、上記素子に電気的に接続された端子が複数形成された第2領域とを有し、
    上記第1領域には、上記複数の素子を覆うと共にコンタクトホールが貫通形成された上記層間絶縁膜が設けられ、
    上記第2領域には、上記層間絶縁膜の側面部が形成されている
    ことを特徴とする基板装置。
  6. 側面部を有すると共に単一層からなるパターン膜が基板上に形成された基板装置を製造する方法であって、
    上記基板上に膜を一様に形成する成膜工程と、
    上記基板上の膜をフォトリソグラフィによりパターニングして、上記パターン膜を形成するパターン膜形成工程とを有し、
    上記パターン膜形成工程では、ハーフトーン露光することにより、上記側面部を、上記基板の表面に対して複数の傾斜角度を有するように形成する
    ことを特徴とする基板装置の製造方法。
  7. 側面部を有すると共に単一層からなるパターン膜が基板上に形成された基板装置を製造する方法であって、
    上記基板上に膜を一様に形成する成膜工程と、
    上記基板上の膜をフォトリソグラフィによりパターニングして、上記パターン膜を形成するパターン膜形成工程とを有し、
    上記パターン膜形成工程では、ハーフトーン露光することにより、上記側面部を段差状に形成する
    ことを特徴とする基板装置の製造方法。
  8. 請求項6又は7に記載された基板装置の製造方法において、
    上記パターン膜は、層間絶縁膜により構成されている
    ことを特徴とする基板装置の製造方法。
  9. 請求項6又は7に記載された基板装置の製造方法において、
    上記パターン膜は、導電膜により構成されている
    ことを特徴とする基板装置の製造方法。
  10. 請求項8に記載された基板装置の製造方法において、
    上記基板の第1領域に複数の素子を形成すると共に、上記第1領域に隣接した上記基板の第2領域に、上記素子に電気的に接続された端子を複数形成する素子形成工程を有し、
    上記成膜工程では、上記素子及び端子を覆うように絶縁膜を基板上に一様に形成し、
    上記パターン形成工程では、上記絶縁膜をパターニングすることにより、上記第1領域においてコンタクトホールを形成すると同時に、上記第2領域において上記側面部を形成する
    ことを特徴とする基板装置の製造方法。
  11. 第1基板と、
    上記第1基板に対向して配置された第2基板と、
    上記第1基板及び上記第2基板の間に設けられた表示媒体層とを備えた表示装置であって、
    上記第1基板は、絶縁性基板上に形成され、側面部を有すると共に単一層からなるパターン膜を備え、
    上記側面部は、上記絶縁性基板の表面に対して複数の傾斜角度を有している
    ことを特徴とする表示装置。
  12. 第1基板と、
    上記第1基板に対向して配置された第2基板と、
    上記第1基板及び上記第2基板の間に設けられた表示媒体層とを備えた表示装置であって、
    上記第1基板は、絶縁性基板上に形成され、側面部を有すると共に単一層からなるパターン膜を備え、
    上記側面部は、段差状に形成されている
    ことを特徴とする表示装置。
  13. 請求項11又は12に記載された表示装置において、
    上記パターン膜は、層間絶縁膜により構成されている
    ことを特徴とする表示装置。
  14. 請求項11又は12に記載された表示装置において、
    上記パターン膜は、導電膜により構成されている
    ことを特徴とする表示装置。
  15. 請求項13に記載された表示装置において、
    上記基板は、複数の素子が形成された第1領域と、該第1領域に隣接して配置され、上記素子に電気的に接続された端子が複数形成された第2領域とを有し、
    上記第1領域には、上記複数の素子を覆うと共にコンタクトホールが貫通形成された上記層間絶縁膜が設けられ、
    上記第2領域には、上記層間絶縁膜の側面部が形成されている
    ことを特徴とする表示装置。
  16. 請求項11又は12に記載された表示装置において、
    上記第1基板は、TFT(Thin-Film Transistor)が複数形成されたTFT基板である
    ことを特徴とする表示装置。
  17. 請求項11又は12に記載された表示装置において、
    上記第1基板は、カラーフィルタが形成されたCF基板である
    ことを特徴とする表示装置。
  18. 請求項16に記載された表示装置において、
    上記TFTは、a−Si(Amorphous Silicon )、CGS(Continuous Grain Silicon)、及びLPS(LowTemperature Poly Silicon)の何れか1つにより構成されている
    ことを特徴とする表示装置。
  19. 請求項11又は12に記載された表示装置において、
    上記表示媒体層は、液晶層である
    ことを特徴とする表示装置。
  20. 請求項19に記載された表示装置において、
    上記液晶層のモードは、STN(Super-twisted nematic)型である
    ことを特徴とする表示装置。
JP2007305698A 2007-11-27 2007-11-27 基板装置及びその製造方法並びに表示装置 Pending JP2009128761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007305698A JP2009128761A (ja) 2007-11-27 2007-11-27 基板装置及びその製造方法並びに表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007305698A JP2009128761A (ja) 2007-11-27 2007-11-27 基板装置及びその製造方法並びに表示装置

Publications (1)

Publication Number Publication Date
JP2009128761A true JP2009128761A (ja) 2009-06-11

Family

ID=40819719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007305698A Pending JP2009128761A (ja) 2007-11-27 2007-11-27 基板装置及びその製造方法並びに表示装置

Country Status (1)

Country Link
JP (1) JP2009128761A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029630A (ja) * 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8623698B2 (en) 2009-06-30 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8697488B2 (en) 2009-06-30 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN104007571A (zh) * 2014-06-04 2014-08-27 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
US8867010B2 (en) 2010-08-31 2014-10-21 Sharp Kabushiki Kaisha Display panel and method for producing the same
US8906756B2 (en) 2010-05-21 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9093262B2 (en) 2009-11-20 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9230997B2 (en) 2012-03-12 2016-01-05 Sharp Kabushiki Kaisha Display panel
US9337216B2 (en) 2012-10-16 2016-05-10 Sharp Kabushiki Kaisha Substrate device and method for manufacturing same
US9583515B2 (en) 2013-04-25 2017-02-28 Sharp Kabushiki Kaisha Semiconductor device including substrate which is used in display devices
WO2019171873A1 (ja) * 2018-03-09 2019-09-12 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412768B2 (en) 2009-06-30 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10796908B2 (en) 2009-06-30 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8623698B2 (en) 2009-06-30 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8697488B2 (en) 2009-06-30 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9299807B2 (en) 2009-06-30 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8846460B2 (en) 2009-06-30 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011029630A (ja) * 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US10790383B2 (en) 2009-06-30 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9054137B2 (en) 2009-06-30 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10418467B2 (en) 2009-06-30 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9136115B2 (en) 2009-06-30 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10090171B2 (en) 2009-06-30 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10062570B2 (en) 2009-06-30 2018-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9293566B2 (en) 2009-06-30 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11417754B2 (en) 2009-06-30 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8557641B2 (en) 2009-06-30 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20180233589A1 (en) 2009-06-30 2018-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9985118B2 (en) 2009-06-30 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9576795B2 (en) 2009-06-30 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9831101B2 (en) 2009-06-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9461181B2 (en) 2009-11-20 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10186619B2 (en) 2009-11-20 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9093262B2 (en) 2009-11-20 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9275875B2 (en) 2010-05-21 2016-03-01 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing semiconductor device
US8906756B2 (en) 2010-05-21 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8867010B2 (en) 2010-08-31 2014-10-21 Sharp Kabushiki Kaisha Display panel and method for producing the same
US9230997B2 (en) 2012-03-12 2016-01-05 Sharp Kabushiki Kaisha Display panel
US9337216B2 (en) 2012-10-16 2016-05-10 Sharp Kabushiki Kaisha Substrate device and method for manufacturing same
US9583515B2 (en) 2013-04-25 2017-02-28 Sharp Kabushiki Kaisha Semiconductor device including substrate which is used in display devices
CN104007571A (zh) * 2014-06-04 2014-08-27 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
WO2019171873A1 (ja) * 2018-03-09 2019-09-12 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
US11175760B2 (en) 2018-03-09 2021-11-16 Japan Display Inc. Display device and method of manufacturing display device

Similar Documents

Publication Publication Date Title
JP2009128761A (ja) 基板装置及びその製造方法並びに表示装置
US7466389B2 (en) Display device having contact holes' taper angle larger in display region than in terminal region
KR101620526B1 (ko) 액정 표시 장치의 제조 방법과 이에 의한 액정 표시 장치
JP2010134428A (ja) 液晶表示装置及びその製造方法
US20070085939A1 (en) Thin film transistor substrate with improved inter-layer adhesion
JP2006201312A (ja) 液晶表示パネル及び液晶表示装置
JP2008165242A (ja) 液晶表示装置及びその製造方法
US20160336360A1 (en) Array substrate and manufacturing method thereof
JP2007114773A (ja) アレイ基板及びこれの製造方法
WO2011021425A1 (ja) アレイ基板、その製造方法及び表示装置
KR20110072042A (ko) 액정 표시 장치 및 이의 제조 방법
JP5424544B2 (ja) 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル
US8421096B2 (en) Pixel structure and display panel
KR20040061292A (ko) 액정표시소자 제조방법
JP2007079357A (ja) 表示装置
KR101903671B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101878188B1 (ko) 스페이서 및 범프 패턴을 포함하는 액정 표시 장치 및 그의 제조 방법
JP4558752B2 (ja) 液晶表示装置の製造方法
JP2007121804A (ja) 薄膜積層基板、及びその製造方法、並びに薄膜積層基板を備える液晶表示装置
KR20080020100A (ko) 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
JP2006215062A (ja) 液晶表示パネル、液晶表示装置、および液晶表示パネルの製造方法
KR100827856B1 (ko) 반투과형 프린지 필드 스위칭 모드 액정표시장치의어레이기판 및 그 제조방법
JP2010181474A (ja) 薄膜トランジスタアレイ基板、反射型液晶表示装置及びその製造方法
US8021972B1 (en) Method of manufacturing array substrate
KR100558716B1 (ko) 액정표시패널 및 그 제조 방법