CN105765729B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105765729B
CN105765729B CN201480064634.1A CN201480064634A CN105765729B CN 105765729 B CN105765729 B CN 105765729B CN 201480064634 A CN201480064634 A CN 201480064634A CN 105765729 B CN105765729 B CN 105765729B
Authority
CN
China
Prior art keywords
tft
electrode
oxide semiconductor
layer
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480064634.1A
Other languages
English (en)
Other versions
CN105765729A (zh
Inventor
齐藤贵翁
金子诚二
神崎庸辅
高丸泰
井手启介
松尾拓哉
森重恭
松木园广志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN105765729A publication Critical patent/CN105765729A/zh
Application granted granted Critical
Publication of CN105765729B publication Critical patent/CN105765729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

半导体装置(100)在基板上包括：多个氧化物半导体TFT，该氧化物半导体TFT具有第一栅极电极(12)、与第一栅极电极接触的第一绝缘层(20)、以隔着第一绝缘层与第一栅极电极相对的方式配置的氧化物半导体层(16)以及与氧化物半导体层连接的源极电极(14)和漏极电极(15)；和仅覆盖多个氧化物半导体TFT中的一部分的氧化物半导体TFT的有机绝缘层(24)，多个氧化物半导体TFT包括被有机绝缘层覆盖的第一TFT(5A)和没有被有机绝缘层覆盖的第二TFT(5B)，第二TFT包括以隔着第二绝缘层(22)与氧化物半导体层相对的方式配置的第二栅极电极(17)，该第二栅极电极(17)配置成在从基板法线方向看时隔着氧化物半导体层与第一栅极电极的至少一部分重叠。

Description

半导体装置
技术领域
本发明涉及使用氧化物半导体形成的半导体装置，例如涉及液晶显示装置和有机EL显示装置中使用的有源矩阵基板。
背景技术
液晶显示装置等中使用的有源矩阵基板按每像素形成有薄膜晶体管(Thin FilmTransistor，以下，称为“TFT”)等开关元件。作为这样的开关元件，历来广泛使用以非晶硅膜为活性层的TFT(以下，称为“非晶硅TFT”)和以多晶硅膜为活性层的TFT(以下，称为“多晶硅TFT”)。
近年来，作为TFT的活性层的材料，尝试使用非晶硅和多晶硅以外的材料。例如，在专利文献1中，记载有使用InGaZnO(由铟、镓、锌构成的氧化物)等氧化物半导体膜形成TFT的活性层的液晶显示装置。将这样的TFT称为“氧化物半导体TFT”。
氧化物半导体TFT与非晶硅相比具有能够以更高速度动作。此外，氧化物半导体膜能够利用比多晶硅膜更简便的工艺形成，因此在需要大面积的装置中也能够应用。因此，氧化物半导体TFT作为能够抑制制造工序数和制造成本而制作的高性能的有源元件，在显示装置等中的利用不断增加。
此外，因为氧化物半导体的迁移率高，所以即使尺寸设为比现有的非晶硅TFT小型化，也能够获得同等以上的性能。因此，如果使用氧化物半导体TFT制作显示装置的有源矩阵基板，则能够使像素内的TFT的面积占有率降低，提高像素开口率。由此，即使抑制背光源的光量也能够进行明亮的显示，能够实现低消耗电力。
特别是在智能手机等中使用的小型、高精细的显示装置，由于配线的最小宽度限制(工艺规则)等，并不容易提高像素的开口率。因此，如果使用氧化物半导体TFT来提高像素开口率，则即使小型的显示装置也能够在抑制消耗电力的同时进行高精细的图像的显示。
此外，因为氧化物半导体TFT的截止时泄露特性优异，所以还能够利用使图像的改写频度降低来进行显示的动作模式。例如，在静止图像显示时等，能够以1秒1次的频度改写图像数据的方式动作。这样的驱动方式称为休止驱动或低频驱动等，能够大幅削减显示装置的消耗电力。
现有技术文献
专利文献
专利文献1：日本特开2012-134475号公报
专利文献2：日本特开2010-251735号公报
专利文献3：日本特开2013-84619号公报
专利文献4：国际公开第2011/132769号
发明内容
发明所要解决的问题
为了使动作稳定，研究有控制氧化物半导体TFT的栅极电压的阈值(阈值电压Vth)的各种方法。当阈值电压Vth从所期望的值(例如0V)向负侧偏移时，在TFT的截止期间发生因源极与漏极导通而成为常导通状态的动作不良。阈值电压Vth的偏移例如在改善氧化物半导体层的元件特性的退火工序中由于水分等从外部混入氧化物半导体层而发生。此外，由于开关动作的反复和对氧化物半导体层的非有意的光的照射也会发生阈值偏移。进一步，还存在由于在制造工艺中产生的尺寸误差等而在多个TFT的阈值电压中发生参差不齐、阈值电压相对地偏离的情况。
针对该问题，在专利文献2中公开有在使用In-Ga-Zn-O类半导体的氧化物半导体TFT中使用以隔着半导体层与栅极电极相对的方式设置的附加的电极(有时称为背栅电极或第二栅极电极)的技术。使用背栅(back gate)电极，能够补偿氧化物半导体TFT的阈值偏移。因此，能够期待氧化物半导体TFT的更稳定的动作。
但是，在显示装置中，如果采用在设置于像素的TFT(以下，有时称为像素TFT)设置背栅电极的结构，则存在像素开口率降低的问题。背栅电极例如优选与下层的栅极电极和/或其它配线连接，被施加规定电压，但是，为了实现这样的结构，TFT的尺寸扩大。因此，关于像素TFT，存在不适合利用背栅电极来控制阈值电压的情况。
另一方面，已知有在位于配置有像素的显示区域的外侧的非显示区域(边框区域)，将栅极驱动器和源极驱动器等驱动电路单片(一体地)设置在基板上的技术。这些驱动电路(单片驱动器)通常使用TFT构成。最近，通过使用氧化物半导体TFT在基板上制作单片驱动器的技术，来实现边框区域的狭小化和安装工序简化引起的成本降低。
构成驱动电路的TFT(以下，有时称为周边电路TFT)一般在制作像素TFT的工序中同时制作。因此，周边电路TFT和像素TFT具有相同或类似的结构的情况较多。但是，在周边电路TFT的一部分中有可能包含与像素TFT相比要更严格地控制阈值的变动的情况，在这种情况下，如果要利用与像素TFT相同的结构来抑制周边电路TFT的阈值变动，则存在周边电路TFT不能够进行所期望的动作的情况。
这样，在具备氧化物半导体TFT的半导体装置中，关于各种用途中使用的TFT，存在如何适当地控制阈值电压的问题。
本发明是为了解决上述问题而完成的发明，其目的在于提供一种具备元件特性得到提高的氧化物半导体TFT的半导体装置。
用于解决问题的方式
本发明的实施方式的半导体装置包括：基板；形成在上述基板上的多个氧化物半导体TFT，上述多个氧化物半导体TFT分别具有第一栅极电极、与上述第一栅极电极接触的第一绝缘层、以隔着上述第一绝缘层与上述第一栅极电极相对的方式配置的氧化物半导体层以及与上述氧化物半导体层连接的源极电极和漏极电极；和仅覆盖上述多个氧化物半导体TFT中的一部分的氧化物半导体TFT的有机绝缘层，上述多个氧化物半导体TFT包括被上述有机绝缘层覆盖的第一TFT和没有被上述有机绝缘层覆盖的第二TFT，上述第二TFT还包括以隔着第二绝缘层与上述氧化物半导体层相对的方式配置的第二栅极电极，该第二栅极电极配置成从基板法线方向看时隔着上述氧化物半导体层与上述第一栅极电极的至少一部分重叠。
在一个实施方式中，上述第一TFT不具有上述第二栅极电极。
在一个实施方式中，具有排列有多个像素的显示区域和设置在上述显示区域的周围的非显示区域，上述第一TFT设置在上述显示区域，且上述第二TFT设置在上述非显示区域。
在一个实施方式中，上述有机绝缘层设置成有选择地仅覆盖上述显示区域，上述第一TFT包含于上述显示区域的上述多个像素中的一个像素中，上述第二TFT包含于上述非显示区域的在上述基板上一体地形成的栅极驱动器中。
在一个实施方式中，在上述非显示区域中，在上述第二TFT之外另外设置有不具有上述第二栅极电极的第三TFT。
在一个实施方式中，还具有形成在上述有机绝缘层的上方的透明电极，上述第二栅极电极由与上述透明电极相同的材料形成。
在一个实施方式中，上述氧化物半导体层包括：第一半导体层，其配置在靠近上述第一栅极电极的一侧，具有第一迁移率；和第二半导体层，其与上述第一半导体层接触，配置在远离上述第一栅极电极的一侧，具有比上述第一迁移率低的第二迁移率。
在一个实施方式中，上述第二栅极电极与用于向上述氧化物半导体TFT的上述源极电极、上述第一栅极电极或上述第二栅极电极单独地施加电压的配线中的任意配线电连接。
在一个实施方式中，上述氧化物半导体层包含In-Ga-Zn-O类半导体。
在一个实施方式中，上述In-Ga-Zn-O类半导体包含结晶部分。
本发明的实施方式的半导体装置包括：基板；和形成在上述基板上的多个氧化物半导体TFT，上述多个氧化物半导体TFT分别具有第一栅极电极、与上述第一栅极电极接触的第一绝缘层、以隔着上述第一绝缘层与上述第一栅极电极相对的方式配置的氧化物半导体层以及与上述氧化物半导体层连接的源极电极和漏极电极，上述氧化物半导体层包括：第一半导体层，其配置在靠近上述第一栅极电极的一侧，具有第一迁移率；和第二半导体层，其与上述第一半导体层接触，配置在远离上述第一栅极电极的一侧，具有比上述第一迁移率低的第二迁移率，上述多个氧化物半导体TFT包括第一TFT和第二TFT，在上述第二TFT设置有以隔着第二绝缘层与上述氧化物半导体层相对的方式配置的第二栅极电极，上述第二栅极电极在从基板法线方向看时隔着上述氧化物半导体层与上述第一栅极电极的至少一部分重叠，在上述第一TFT不设置上述第二栅极电极。
在一个实施方式中，具有排列有多个像素的显示区域和设置在上述显示区域的周围的非显示区域，上述第一TFT设置在上述显示区域，且上述第二TFT设置在上述非显示区域。
在一个实施方式中，上述第二TFT包含于设置在上述非显示区域的栅极驱动器中，上述第一TFT包含于设置在上述显示区域的像素中。
在一个实施方式中，上述第一半导体层的厚度为10nm以上，上述第二半导体层的厚度为20nm以上。
在一个实施方式中，上述第二半导体层的Ga浓度比上述第一半导体层的Ga浓度高。
发明的效果
根据本发明的实施方式，能够获得具备具有良好的元件特性的氧化物半导体TFT的TFT基板。
附图标记的说明
图1是表示氧化物半导体TFT的阈值的图，(a)表示抑制阈值偏移的状态，(b)表示发生负的阈值偏移的状态。
图2是表示本发明的实施方式1的TFT基板的俯视图。
图3(a)和(b)分别表示设置在图1所示的TFT基板的像素TFT的截面和周边电路TFT的截面，(c)作为参考例表示不具备背栅和有机绝缘层的TFT的结构。
图4是表示适用于液晶面板的TFT基板的一个例子的图，(a)是表示像素TFT附近的区域的截面图，(b)是表示周边电路TFT附近的区域的截面图，(c)表示(b)的俯视图。
图5是用于说明实施方式3的TFT基板的图，(a)是TFT基板的俯视图，(b)和(c)是像素TFT和周边电路TFT的截面图，(d)是表示氧化物半导体层的截面图。
图6是表示实施方式3的氧化物半导体TFT的阈值的图。
具体实施方式
以下，参照附图，作为本发明的实施方式的半导体装置说明显示装置中使用的TFT基板(有源矩阵基板)。另外，本发明的半导体装置包括有源矩阵基板、具备该有源矩阵基板的显示装置或者其它多种器件。
首先，对本发明的一个方式的TFT基板的概要进行说明。
如上所述，在TFT基板中设置有显示区域和位于其外侧的边框区域。在显示区域中，在多个像素分别配置有像素TFT，在边框区域中配置有构成单片驱动器电路的多个周边电路TFT。
此外，在显示区域中，有时采用利用钝化层(典型地由SiNx、SiO2等构成的、例如厚度为几百nm的无机绝缘层)和有机绝缘层覆盖像素TFT，经由接触孔将配置在有机绝缘层上方的像素电极与TFT连接的结构。有机绝缘层(还称为有机层间绝缘层)例如形成为2～3μm左右比较厚的厚度，用于将像素TFT的上层的表面平坦化和降低在像素电极与源极配线等之间形成的静电电容。
在这样设置有机绝缘层的情况下，已知有将用于抑制阈值电压的变动的背栅电极设置在有机绝缘层上的结构(例如，专利文献2)。但是，当将背栅电极设置在有机绝缘层上时，由于在半导体层与背栅电极之间存在比较厚的有机绝缘层，存在抑制阈值电压的变动的效果差、不能恰当地利用背栅电极进行阈值控制的问题。
因此，为了更可靠地进行阈值电压的控制，考虑以不设置有机绝缘层的方式设置背栅电极的结构。例如，优选栅极驱动器中所含的缓冲晶体管(其漏极与在显示区域内延伸的栅极线连接的晶体管)为对于阈值变动的余量少的TFT，严格地进行阈值电压的控制。此外，缓冲晶体管的阈值偏移多向负侧发生，由于阈值电压不到0V而容易成为常导通状态。对于这样的晶体管，优选不利用有机绝缘层覆盖TFT，使用设置在钝化层上的背栅电极进行阈值电压的控制。
另一方面，对于像素TFT，为了防止开口率的降低，存在难以如上述那样设置背栅电极的情况。此外，在周边电路TFT也可能存在难以确保设置背栅电极的空间的TFT。
因此，对于像素TFT等特定的TFT，考虑应用不设置背栅电极的结构。但是，由本发明者的实验的结果可知，如果采用不设置背栅电极且与上述的周边TFT同样地不设置有机绝缘层的结构，则存在在一部分TFT不能获得正常的元件特性的情况。推测这是因为：在不被有机绝缘层覆盖的情况下，从覆盖TFT的钝化层的上层至TFT的沟道部的影响增大，阈值向负侧偏移。
基于这样的见解，本发明的发明人发现：为了恰当地控制像素TFT和周边电路TFT的全部阈值电压，优选在相同有源矩阵基板上混合设置未被有机绝缘层覆盖但是具备背栅电极的TFT结构和被有机绝缘层覆盖的TFT结构这至少两种TFT结构。根据这样的方法，不对现有的制造工艺进行大幅的变更和追加，就能够恰当地进行各TFT的阈值的控制，因此从成本面而言也有利。
此外，在本发明的实施方式中，典型的是不具备背栅电极的TFT全部被有机绝缘层覆盖。即，对于任意的TFT，配置背栅电极和有机绝缘层中的至少任一者，在该结构中，多个TFT中的仅一部分被有机绝缘层覆盖。
下述的表1是按有无背栅电极和有无有机绝缘层的每个组合来表示TFT特性为如何的表。
[表1]
TFT特性(OK：Vth≥0V、NG：Vth＜0V区域存在)
由表1可知，对于不具有背栅结构且未被有机绝缘层覆盖的TFT，如在表中作为“NG”表示的那样，存在TFT特性成为常导通(Vth＜0)的情况，存在难以进行正常的动作的情况。另一方面，对于应用具有背栅结构或者被有机绝缘层覆盖的至少任一结构的TFT，如表中作为“OK”表示的那样，成为Vth≥0，能够进行正常的动作。此外，具有背栅结构且被有机绝缘层覆盖的TFT的特性也为“OK”。
从该结果可知，对于配置在基板上的多个TFT，通过分别应用多个种类的元件结构，即使在含有难以设置背栅电极的TFT的情况下，也能够由全部的TFT获得所期望的特性。
作为参考，在图1(a)和(b)表示(A：有背栅，有有机绝缘膜)的情况下、(B：有背栅，没有有机绝缘膜)的情况下、(C：没有背栅，有有机绝缘膜)的情况下和(D：没有背栅，没有有机绝缘膜)的情况下各自的施加电压与漏极电流量的关系。如图1(a)和(b)所示那样，仅在D的没有背栅且没有有机绝缘膜的情况下，阈值电压Vth向负侧偏移，在施加0V时成为导通状态。
另外，在专利文献3中公开有在有机绝缘层设置开口区域，由有机绝缘层仅不覆盖基板的一部分(显示区域的外周部分)的结构。不过，专利文献3中记载的半导体装置并非公开在同一基板上混合设置有被有机绝缘层覆盖的TFT和没有被有机绝缘层覆盖的TFT这两种TFT的结构。
以上，对本发明的一个方式，说明了其概要，但是并不限定于此，也能够通过其它方式控制全部TFT的阈值。例如，在本发明的其它方式中，也可以采用在一部分TFT设置背栅电极，并且对像素TFT和周边电路TFT的全部TFT不设置有机绝缘层的结构。不过，在这种情况下，将构成TFT的沟道的氧化物半导体层由迁移率不同的双层以上的半导体层构成。更具体而言，在氧化物半导体层，优选相比与源极电极和漏极电极接触的上层，将下层的迁移率设定得高。由此，能够使TFT的元件特性稳定。此外，也可以在对上述的缓冲晶体管等的阈值要求严格的TFT设置背栅电极，在像素TFT不设置背栅电极。
另外，在专利文献4中记载有使用膜质不同的双层氧化物半导体层的技术。但是，该文献并非公开使设置背栅电极的结构和不设置背栅电极的结构混合存在，并且使用迁移率不同的双层以上的氧化物半导体层来控制阈值电压的结构。
以下，说明更具体的实施方式。
(实施方式1)
图2是表示实施方式1的TFT基板(有源矩阵基板)100的俯视图。TFT基板100包括呈矩阵状排列有多个像素的显示区域(有源区域)RA和设置在其周围的非显示区域(边框区域)RF。
在显示区域RA中，设置有在水平方向上延伸的多个栅极配线(扫描线)和以与栅极配线交叉的方式在垂直方向上延伸的多个源极配线(数据线)，在栅极配线与源极配线的交叉部附近，设置有作为开关元件的氧化物半导体TFT(像素TFT)。此外，在非显示区域RF设置有端子部和配线。另外，如图所示，端子配线区域RF2例如以包围显示区域RA的方式设置。
在本实施方式的TFT基板100，在非显示区域RF中的与TFT基板100的左右的边对应的位置，设置有与基板一体地形成的栅极驱动器。在图2，将单片栅极驱动器的形成区域表示为GDM区域。另外，在与上下的边对应的位置，源极驱动器例如通过将半导体芯片安装于基板上的连接端子来进行设置。源极驱动器也可以与栅极驱动器同样一体地形成在基板上。
图3(a)是表示设置于显示区域RA的像素TFT5A的结构的截面图。此外，图3(b)是表示设置于非显示区域RF的周边电路TFT5B的结构的截面图。另外，图3(b)是将在非显示区域RF设置的栅极驱动器所含的TFT中的一部分TFT作为周边电路TFT5B表示的图，当然具有其它结构的周边电路TFT也可以包含于栅极驱动器中。
如图3(a)所示，像素TFT5A在透明基板10上设置有栅极电极12、栅极绝缘层20、氧化物半导体层16、源极电极14和漏极电极15。此外，像素TFT5A由作为保护层的钝化层22覆盖，在钝化层22上设置有有机绝缘层24。
另一方面，如图3(b)所示，周边电路TFT5B与像素TFT5A同样地具有栅极电极12、栅极绝缘层20、氧化物半导体层16、源极电极14和漏极电极15，由钝化层22覆盖。不过，在缓冲晶体管等周边电路TFT中的一部分TFT5B，在钝化层22上设置有背栅电极(第二栅极电极)17。
此外，周边电路TFT中的一部分也可以具有如图3(a)所示不具有背栅电极17，而由有机绝缘层24覆盖的结构。例如，关于栅极驱动器所含的TFT中的设置背栅电极17的空间不足的TFT，也可以不设置背栅电极17。
在本实施方式中，在TFT基板100上，根据用途设置有图3(a)和(b)中所示的多个类型的TFT5A、5B。在周边电路TFT5B能够使用在靠近氧化物半导体层16的位置配置的背栅电极17，恰当地控制阈值电压，进行合适的动作。此外，在像素TFT5A，因为没有设置背栅电极17，所以有效显示区域的减少得到防止。此外，通过利用有机绝缘层24进行覆盖，像素TFT5A的动作得到补偿。另外，图3(c)所示那样的不具有背栅电极17且没有被有机绝缘层24覆盖的TFT，因为成为动作不良的原因，所以优选不设置。
以下，参照图4(a)～(c)，说明在使用于透射型的液晶面板中的TFT基板设置的像素TFT和周边电路TFT的更详细的具体例及其制造工序。
图4(a)和(b)分别表示在液晶面板用的TFT基板设置的像素TFT5A和周边电路TFT5B的附近的区域。此外，图4(c)是图4(b)所示的周边电路TFT5B的俯视图。
如图4(a)所示，像素TFT5A由钝化层22和有机绝缘层24覆盖。此外，在有机绝缘层24上，设置有透明共用电极18、覆盖透明共用电极18的透明绝缘层26和在透明绝缘层26上形成的像素电极19。像素TFT5A的漏极电极15在接触孔CH内与像素电极19电连接。
透明共用电极18利用透明绝缘层26与像素电极19绝缘。在该结构中，由透明共用电极18、像素电极19和绝缘层26形成辅助电容，辅助电容用于TFT截止期间的像素电压的保持。另外，透明共用电极18典型的是以不覆盖像素TFT5A的方式设置。
另一方面，如图4(b)所示，周边电路TFT5B具有背栅电极17。此外，如图4(c)所示，背栅电极17配置成从基板法线方向看时与氧化物半导体层16重叠。此外，氧化物半导体层16配置成与栅极电极12重叠。即，背栅电极17配置成与栅极电极12重叠并将氧化物半导体层16夹在其间。
背栅电极17用于周边电路TFT5B的阈值控制。如图4(b)所示，背栅电极17例如经由在钝化层22设置的接触孔与源极电极14电连接。在这种情况下，背栅电极17的电位被保持为与源极电极14的电位相同。如后所述，在周边电路TFT5B的漏极电极15与用于向像素TFT5A的栅极电极12输入栅极信号的栅极总线2连接的情况下，在除像素TFT5A的栅极导通期间以外的大多数期间，源极电极14和背栅电极17的电位被维持在大致0V(截止电压)。
不过，周边电路TFT5B也可以具有其它结构，背栅电极17也可以与栅极电极12连接。或者，也可以为能够使用另外设置的背栅配线来对背栅电极17施加任意的电压的结构。
如图4(b)和(c)所示，设置有背栅电极17的周边电路TFT5B的漏极电极15也可以经连接部17’与栅极总线2连接。栅极总线2也可以以如下方式构成：与显示区域内的像素TFT5A的栅极电极12连接，在周边TFT5B为导通状态时，施加至周边TFT5B的源极电极14的信号被赋予像素TFT5A的栅极电极12。
在图4(a)和(b)所示的结构中，像素TFT5A、周边电路TFT5B能够在同时的工序中制作。此外，在周边电路TFT5B中，背栅电极17、连接周边电路TFT5B的漏极电极15与栅极总线2的连接部17’，能够利用在显示区域中与像素TFT5A连接的像素电极19、用于辅助电容形成的透明共用电极18等的工序，与像素电极19或透明共用电极18同时形成。
以下，对具体的制造工序进行说明。
首先，利用公知的方法，形成显示区域RA内的像素TFT5A和非显示区域RF的周边电路TFT5B。另外，栅极总线2、图4(a)～(c)中未图示的源极总线等也能够利用公知的方法形成。
各TFT5A、5B通过公知的方法，例如被作为由SiO2膜构成的厚度200～300nm的无机绝缘层的钝化层22覆盖。之后，例如设置由有机感光性材料构成的厚度2～3μm的有机绝缘层24。有机绝缘层24通过光刻工序被图案化，此时，有机绝缘层24设置成不覆盖在周边电路TFT5B上。此外，在像素TFT5A的附近设置有接触孔CH，进一步，能够通过以有机绝缘层24为掩模对钝化层22进行蚀刻而使漏极电极15露出。此时，在周边电路TFT5B的附近也可以形成使栅极配线2露出的接触孔。此外，也可以在钝化层22设置用于将周边电路TFT5B的背栅电极17连接至源极电极14的接触孔。
之后，设置透明共用电极18，接着设置透明绝缘层26。此外，在透明绝缘层26上设置像素电极19。
此时，能够在形成透明共用电极18或像素电极19的工序中形成周边电路TFT5B的背栅电极17。在这种情况下，能够与透明共用电极18或像素电极19同样地利用ITO(铟锡氧化物)或IZO(铟锌氧化物)等透明导电材料形成背栅电极17。此外，用于将周边电路TFT5B的漏极电极15与栅极配线2连接的连接部17’也能够与背栅电极17同样地由透明导电材料形成。
根据以上那样的方法，无需新追加设置背栅电极17的工序，能够利用现有的显示装置用TFT基板的制作工艺制作各TFT5A、5B，因此从成本面而言有利。
另外，上述的氧化物半导体层16例如也可以包括In-Ga-Zn-O类半导体(以下，简称为“In-Ga-Zn-O类半导体”。)。此处，In-Ga-Zn-O类半导体为In(铟)、Ga(镓)、Zn(锌)的三元类氧化物，In、Ga和Zn的比例(组成比)并无特别限定，例如能够为In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。在本实施方式中，氧化物半导体层16例如也可以为以In:Ga:Zn＝1:1:1的比例包含In、Ga、Zn的In-Ga-Zn-O类半导体层。
具有In-Ga-Zn-O类半导体层的TFT具有高的迁移率(与a-SiTFT相比超过20倍)和低的漏电流(与a-SiTFT相比不到百分之一)，因此优选用作驱动TFT和像素TFT。如果使用具有In-Ga-Zn-O类半导体层的TFT，则能够大幅削减显示装置的消耗电力。
In-Ga-Zn-O类半导体既可以为非晶质也可以包含晶质部分。作为结晶质In-Ga-Zn-O类半导体，优选c轴与层面大致垂直地取向的结晶质In-Ga-Zn-O类半导体。这样的In-Ga-Zn-O类半导体的结晶结构例如在日本特开2012-134475号公报(专利文献1)中有公开。为了参考，在本说明书中援用日本特开2012-134475号公报的全部公开内容。
氧化物半导体层16也可以代替In-Ga-Zn-O类半导体，包含其它氧化物半导体。例如还可以为Zn-O类半导体(ZnO)、In-Zn-O类半导体(IZO(注册商标))、Zn-Ti-O类半导体(ZTO)、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化镉)、Mg-Zn-O类半导体、In-Sn-Zn-O类半导体(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O类半导体等。
在以上说明的TFT基板100中，阈值电压例如设定为0～5V。单片栅极驱动器所含的TFT中的设置有背栅电极17的TFT5B没有使有机绝缘膜设置于其间，因此阈值电压的负偏移被充分抑制，能够防止成为常导通状态。另一方面，在像素TFT5A中，通过有机绝缘层24，阈值被稳定。另外，像素TFT5A因为能够将截止时的栅极电压设定得低，所以即使不通过背栅电极17严密地控制，也能够降低成为常导通状态的可能性，仅通过由有机绝缘层24覆盖就能够正常地动作。
(实施方式2)
在上述的实施方式1中，对周边电路TFT中的对缓冲晶体管等阈值的余量要求严格的一部分TFT，应用图3(b)所示的有背栅的结构，其它TFT应用图3(a)所示那样的没有背栅的结构。
与此相对，在本实施方式中，对设置于非显示区域的全部周边电路TFT5B应用图3(b)所示的有背栅的结构，对设置在显示区域的全部像素TFT应用图3(a)所示的没有背栅的(不过，由有机绝缘层覆盖)结构。
在该结构中，被有机绝缘层覆盖的区域仅为显示区域RA，非显示区域RF不被有机绝缘层覆盖。此外，因为在驱动器电路所含的全部TFT设置有背栅，所以能够使动作稳定。
另外，在全部周边电路TFT设置背栅电极在配置面积方面难以实现的情况下，如作为实施方式1说明的那样，仅对特别是阈值变动的余量小的TFT设置背栅电极即可。
(实施方式3)
图5(a)是表示实施方式1的TFT基板300的俯视图。此外，图5(b)和(c)表示像素TFT5A和周边电路TFT5B的截面。
在本实施方式中，在显示区域RA和非显示区域RF双方均没有设置有机绝缘层。即，如图5(b)所示那样，在像素TFT5A，在钝化层22的上层没有设置有机绝缘层，在周边电路TFT5B也没有设置有机绝缘层，但是在周边电路TFT5B设置有用于控制阈值变动的背栅电极17。
不过，为了使阈值电压稳定，在本实施方式中如图5(d)所示那样由迁移率比较高的第一层161和迁移率比第一层161低的第二层162这双层构成氧化物半导体层16。迁移率高的第一层161以与栅极绝缘层20接触的方式作为下层设置，迁移率低的第二层162以在源极电极14与漏极电极15的间隙露出的方式作为上层设置。
迁移率高的第一层(下层)161和迁移率低的第二层(上层)162例如能够通过使构成氧化物半导体层16的元素的组成比例变化而形成。例如，作为氧化物半导体层16，在使用In-Ga-Zn-O类半导体的情况下，能够通过使In的浓度增加(或者，使Ga浓度降低)而使迁移率上升。另外，在专利文献4中，记载有在使用In-Ga-Zn-O类半导体的TFT设置In浓度不同的双层的结构。
这样，即使不设置有机绝缘层，也能够使像素TFT、一部分周边电路TFT等阈值控制不严格的TFT恰当地动作。此外，对于周边电路TFT中的对阈值变动严格的TFT，能够通过设置背栅电极17来防止负偏移，使之进行恰当的动作。
通过这样以双层的方式来形成氧化物半导体层16能够抑制阈值偏移的理由如下。
氧化物半导体层16的上层部分在源极干蚀刻时(源极、漏极分离工序)发生膜中缺陷、载流子被捕获，由此阈值电压Vth发生变动。在迁移率高的氧化物半导体层16为一层结构的情况下，载流子在其整个一层流动，在第一层的上层部分出现的膜中缺陷对载流子流动产生影响。
与此相对，如果令氧化物半导体层为双层结构，则能够仅在迁移率高的第一层(下层)流动载流子。即，能够降低在第二层(上层)的上层部分出现的膜中缺陷对载流子流动产生影响的可能性。这样，通过不利用与源极电极和漏极电极直接接触的上层，而有选择地将迁移率高且不产生缺陷的下层作为沟道来利用，能够防止阈值的变动。
迁移率高的第一层的Ga浓度(原子比例)例如按组成比设定为40at％以下。或者，在第一层设定为In浓度≥Ga浓度。另一方面，迁移率低的第二层的Ga浓度按组成比设定为30～50at％。或者，在第二层设定为In浓度＜Ga浓度。不过，以满足第一层的Ga浓度＜第二层的Ga浓度(或第一层的In浓度＞第二层的In浓度)的关系的方式设定各层的组成比。
另外，为了使In浓度或Ga浓度在第一层与第二层不同，例如在利用溅射法形成In-Ga-Zn-O类半导体层的情况下，在形成第一层之后，使用Ga浓度更高的靶材进行溅射而形成第二层即可。
第一层的厚度在成膜时例如设定为10nm以上，第二层的厚度在成膜时例如设定为20nm以上。不过，在源极、漏极蚀刻工序中，第二层的一部分也被蚀刻。因此，成膜时的第二层的厚度优选以蚀刻后残留的第二层的厚度超过0nm的方式任意地设定。
这样，通过设置由两层161、162构成的氧化物半导体层16，能够抑制阈值的参差不齐。图6表示图5(b)和(c)所示的TFT5A和TFT5B各自的阈值特性。如图6所示，通过以两层设置氧化物半导体层16，在任意结构的TFT5A、5B均能够抑制阈值偏移。另外，根据本发明的发明人的实验可知，在以一层形成氧化物半导体层的情况下，确认到阈值的参差不齐为3V左右，与此相对，在以两层形成氧化物半导体层的情况下，阈值的参差不齐降低至1V以下。
在以上的说明中，说明了设置迁移率不同的两层的氧化物半导体层的方式，也可以以三层以上形成。通过以有选择地使用迁移率高且没有产生缺损的层作为沟道的方式设置多个迁移率的层，能够实现恰当的动作。
另外，历来已知有在通过蚀刻将源极电极14与漏极电极15分离的工序之前设置用于减少对氧化物半导体层的蚀刻损伤的蚀刻阻挡层的技术。与此相对，在本实施方式中，即使不设置蚀刻阻挡层也能够获得良好的元件特性，因此，获得能够将制造工艺简化的效果。
如本实施方式3那样，使用迁移率不同的两层的氧化物半导体层的结构也可以应用于上述的实施方式1和2。由此，能够进一步提高各TFT的元件特性。
以上，说明了本发明的实施方式，当然，能够进行各种改变。例如，在上述说明中，对栅极电极12配置在氧化物半导体层16的下方，背栅电极17配置在氧化物半导体层16的上方的TFT5B进行了说明，也可以相反，栅极电极12配置在氧化物半导体层16的上方，背栅电极17配置在氧化物半导体层16的下方。
此外，在上述说明中，对半导体层的上表面与源极电极和漏极电极接触的顶部接触结构的TFT进行了说明，也可以为半导体层的下表面与源极电极和漏极电极接触的底部接触结构的TFT。
此外，在栅极驱动器所含的氧化物半导体TFT中，对背栅电极的施加电压例如也可以以如下方式施加：设置发动机用的TFT，根据该TFT的漏极电流值的值来判断阈值的偏离，对补偿该偏离的量而言，将恰当的电压施加至背栅。这样的结构在本申请人提出申请的国际公开第2014/042116号中有记载。
另外，在上述说明中，对液晶显示装置中使用的有源矩阵基板进行了说明，还能够制作用于有机EL显示装置的有源矩阵基板。在有机EL显示装置中，按每像素设置的发光元件包括有机EL层、开关用TFT和驱动用TFT，对于该TFT，能够使用本发明的实施方式的半导体装置。进一步，通过将TFT排列成矩阵状而作为选择晶体管使用，能够构成存储元件(氧化物半导体薄膜存储器)。此外，还能够应用于图像传感器。
工业上的可利用性
本发明的实施方式的半导体装置能够作为显示装置用的有源矩阵基板等来适当地加以利用。
附图标记的说明
2 栅极配线
5A、5B TFT(氧化物半导体TFT)
10 基板
12 栅极电极
14 源极电极
15 漏极电极
16 氧化物半导体层
17 背栅电极
20 栅极绝缘层
22 钝化层
24 有机绝缘层
18 透明共用电极
19 像素电极
100 TFT基板
RA 显示区域
RF 非显示区域。

Claims (16)

1.一种半导体装置，其具有排列有多个像素的显示区域和设置在所述显示区域的周围的非显示区域，所述半导体装置的特征在于，包括：
基板；
形成在所述基板上的多个氧化物半导体TFT，所述多个氧化物半导体TFT分别具有第一栅极电极、与所述第一栅极电极接触的第一绝缘层、以隔着所述第一绝缘层与所述第一栅极电极相对的方式配置的氧化物半导体层以及与所述氧化物半导体层连接的源极电极和漏极电极；和
仅覆盖所述多个氧化物半导体TFT中的一部分的氧化物半导体TFT的有机绝缘层，
所述多个氧化物半导体TFT包括被所述有机绝缘层覆盖的第一TFT和没有被所述有机绝缘层覆盖的第二TFT，所述第一TFT和所述第二TFT不具有蚀刻阻挡层，
所述第二TFT还包括以隔着第二绝缘层与所述氧化物半导体层相对的方式配置的第二栅极电极，该第二栅极电极配置成从基板法线方向看时隔着所述氧化物半导体层与所述第一栅极电极的至少一部分重叠，
所述氧化物半导体层包括：第一半导体层，其配置在靠近所述第一栅极电极的一侧，具有第一迁移率；和第二半导体层，其与所述第一半导体层接触，配置在远离所述第一栅极电极的一侧，具有比所述第一迁移率低的第二迁移率，
所述第一TFT设置在所述显示区域，且所述第二TFT设置在所述非显示区域，
在所述非显示区域中，在所述第二TFT之外另外设置有不具有所述第二栅极电极的第三TFT，所述第三TFT被所述有机绝缘层覆盖。
2.如权利要求1所述的半导体装置，其特征在于：
所述第一TFT不具有所述第二栅极电极。
3.如权利要求1或2所述的半导体装置，其特征在于：
还具有形成在所述有机绝缘层的上方的透明电极，所述第二栅极电极由与所述透明电极相同的材料形成。
4.如权利要求1或2所述的半导体装置，其特征在于：
所述第二栅极电极与用于向所述氧化物半导体TFT的所述源极电极、所述第一栅极电极或所述第二栅极电极单独地施加电压的配线中的任意配线电连接。
5.如权利要求1或2所述的半导体装置，其特征在于：
所述氧化物半导体层包含In-Ga-Zn-O类半导体。
6.如权利要求5所述的半导体装置，其特征在于：
所述In-Ga-Zn-O类半导体包含结晶部分。
7.如权利要求1或2所述的半导体装置，其特征在于：
所述第二栅极电极在设置于所述第二绝缘层的接触孔内与所述第二TFT的所述源极电极接触。
8.如权利要求1或2所述的半导体装置，其特征在于：
还包括多个栅极配线和多个源极配线，
所述第二TFT的所述源极电极与所述第二栅极电极电连接，
所述第二TFT的所述漏极电极经由利用与所述第二栅极电极相同的材料形成的连接部，与所述多个栅极配线中的一个栅极配线连接。
9.一种半导体装置，其特征在于，包括：
基板；
形成在所述基板上的多个氧化物半导体TFT，所述多个氧化物半导体TFT分别具有第一栅极电极、与所述第一栅极电极接触的第一绝缘层、以隔着所述第一绝缘层与所述第一栅极电极相对的方式配置的氧化物半导体层以及与所述氧化物半导体层连接的源极电极和漏极电极；和
仅覆盖所述多个氧化物半导体TFT中的一部分的氧化物半导体TFT的有机绝缘层，
所述多个氧化物半导体TFT包括被所述有机绝缘层覆盖的第一TFT和没有被所述有机绝缘层覆盖的第二TFT，
所述第二TFT还包括以隔着第二绝缘层与所述氧化物半导体层相对的方式配置的第二栅极电极，该第二栅极电极配置成从基板法线方向看时隔着所述氧化物半导体层与所述第一栅极电极的至少一部分重叠，
具有排列有多个像素的显示区域和设置在所述显示区域的周围的非显示区域，
所述第一TFT设置在所述显示区域，且所述第二TFT设置在所述非显示区域，
在所述非显示区域中，在所述第二TFT之外另外设置有不具有所述第二栅极电极的第三TFT，所述第三TFT被所述有机绝缘层覆盖。
10.如权利要求9所述的半导体装置，其特征在于：
所述第一TFT不具有所述第二栅极电极。
11.如权利要求9或10所述的半导体装置，其特征在于：
还具有形成在所述有机绝缘层的上方的透明电极，所述第二栅极电极由与所述透明电极相同的材料形成。
12.如权利要求9或10所述的半导体装置，其特征在于：
所述第二栅极电极与用于向所述氧化物半导体TFT的所述源极电极、所述第一栅极电极或所述第二栅极电极单独地施加电压的配线中的任意配线电连接。
13.如权利要求9或10所述的半导体装置，其特征在于：
所述氧化物半导体层包含In-Ga-Zn-O类半导体。
14.如权利要求13所述的半导体装置，其特征在于：
所述In-Ga-Zn-O类半导体包含结晶部分。
15.如权利要求9或10所述的半导体装置，其特征在于：
所述第二栅极电极在设置于所述第二绝缘层的接触孔内与所述第二TFT的所述源极电极接触。
16.如权利要求9或10所述的半导体装置，其特征在于：
还包括多个栅极配线和多个源极配线，
所述第二TFT的所述源极电极与所述第二栅极电极电连接，
所述第二TFT的所述漏极电极经由利用与所述第二栅极电极相同的材料形成的连接部，与所述多个栅极配线中的一个栅极配线连接。
CN201480064634.1A 2013-11-26 2014-08-26 半导体装置 Active CN105765729B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-244228 2013-11-26
JP2013244228 2013-11-26
PCT/JP2014/072298 WO2015079756A1 (ja) 2013-11-26 2014-08-26 半導体装置

Publications (2)

Publication Number Publication Date
CN105765729A CN105765729A (zh) 2016-07-13
CN105765729B true CN105765729B (zh) 2019-07-23

Family

ID=53198713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480064634.1A Active CN105765729B (zh) 2013-11-26 2014-08-26 半导体装置

Country Status (3)

Country Link
US (1) US10269831B2 (zh)
CN (1) CN105765729B (zh)
WO (1) WO2015079756A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108713225B (zh) 2016-03-02 2021-04-13 夏普株式会社 有源矩阵基板以及具备有源矩阵基板的液晶显示装置
CN105655408A (zh) * 2016-03-14 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
US10475869B2 (en) * 2016-08-23 2019-11-12 Semiconductor Energy Laboratory Co., Ltd. Display device including display element and transistor
US10418411B2 (en) * 2017-06-13 2019-09-17 Expantrum Optoelectronics Multispectral imaging device
CN109585682B (zh) * 2018-12-06 2020-09-29 合肥鑫晟光电科技有限公司 一种发光器件的封装方法、封装结构及显示装置
JP7250558B2 (ja) * 2019-02-19 2023-04-03 株式会社ジャパンディスプレイ 表示装置及び半導体装置
JP2021141196A (ja) * 2020-03-05 2021-09-16 株式会社ジャパンディスプレイ 半導体装置、および表示装置
JP2021192406A (ja) * 2020-06-05 2021-12-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2022078757A (ja) * 2020-11-13 2022-05-25 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法
KR20220081435A (ko) * 2020-12-08 2022-06-16 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630692A (zh) * 2008-07-14 2010-01-20 三星电子株式会社 沟道层和包括该沟道层的晶体管

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277478A (ja) * 2008-05-14 2009-11-26 Toshiba Mobile Display Co Ltd 表示装置
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
KR101291384B1 (ko) * 2008-11-21 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI617029B (zh) 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8912537B2 (en) 2010-04-23 2014-12-16 Hitachi, Ltd. Semiconductor device, RFID tag using the same and display device
CN103081108B (zh) * 2010-09-09 2016-08-03 夏普株式会社 薄膜晶体管基板及其制造方法、显示装置
JP2012084572A (ja) * 2010-10-07 2012-04-26 Canon Inc アクティブマトリクス基板及びその駆動方法
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
WO2014042116A1 (ja) 2012-09-11 2014-03-20 シャープ株式会社 半導体装置および表示装置
JP2013084619A (ja) 2013-01-07 2013-05-09 Sony Corp 表示装置
TWI560882B (en) * 2014-01-17 2016-12-01 E Ink Holdings Inc Semiconductor structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630692A (zh) * 2008-07-14 2010-01-20 三星电子株式会社 沟道层和包括该沟道层的晶体管

Also Published As

Publication number Publication date
US10269831B2 (en) 2019-04-23
WO2015079756A1 (ja) 2015-06-04
US20170162602A1 (en) 2017-06-08
CN105765729A (zh) 2016-07-13

Similar Documents

Publication Publication Date Title
CN105765729B (zh) 半导体装置
US10074328B2 (en) Active matrix substrate
CN105452949B (zh) 半导体装置、显示装置和半导体装置的制造方法
US20170125452A1 (en) Semiconductor device
TWI538210B (zh) 半導體裝置及其製造方法
CN102097486A (zh) 薄膜晶体管及其制造方法以及有机电致发光设备
TW201618278A (zh) 半導體裝置和其製造方法
CN108140675A (zh) 半导体装置及其制造方法
TW201530780A (zh) 畫素結構及其製作方法
CN106415801A (zh) 半导体装置及其制造方法
CN109473071A (zh) 有源矩阵基板和多路分配电路
US11145766B2 (en) Active-matrix substrate and display device
US10872907B2 (en) Semiconductor device
US20140362059A1 (en) Thin film transistor and display device using the same
US10141453B2 (en) Semiconductor device
US10263016B2 (en) Active matrix substrate and method for producing the same
CN109690661B (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
US10866475B2 (en) Active matrix substrate and display device
US20180356660A1 (en) Active matrix substrate and liquid crystal display panel provided with same
US20200301182A1 (en) Active matrix substrate and liquid crystal display panel comprising same
US11557680B2 (en) Thin film transistor, method for manufacturing the same and display apparatus comprising the same
US8872229B2 (en) Thin film transistor
WO2023184421A9 (zh) 薄膜晶体管、显示基板和显示装置
TW201631779A (zh) 半導體裝置及其製造方法
CN109661701A (zh) 有源矩阵基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant