CN108713225B - 有源矩阵基板以及具备有源矩阵基板的液晶显示装置 - Google Patents

有源矩阵基板以及具备有源矩阵基板的液晶显示装置 Download PDF

Info

Publication number
CN108713225B
CN108713225B CN201780014805.3A CN201780014805A CN108713225B CN 108713225 B CN108713225 B CN 108713225B CN 201780014805 A CN201780014805 A CN 201780014805A CN 108713225 B CN108713225 B CN 108713225B
Authority
CN
China
Prior art keywords
tft
gate
oxide semiconductor
electrode
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780014805.3A
Other languages
English (en)
Other versions
CN108713225A (zh
Inventor
吉田德生
渡部卓哉
田川晶
岩濑泰章
原健吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN108713225A publication Critical patent/CN108713225A/zh
Application granted granted Critical
Publication of CN108713225B publication Critical patent/CN108713225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

有源矩阵基板具备包含多级移位寄存器(240)的栅极驱动器，移位寄存器分别具有：多个氧化物半导体TFT；第1输入端子，其接收置位信号；第2输入端子，其接收时钟信号CK；第3输入端子，其接收清除信号CLR；以及输出端子，其向多个栅极总线中的1个栅极总线输出栅极输出信号，时钟信号和清除信号的高电平侧的电位相同，并且，时钟信号和清除信号的低电平侧的电位也相同，多个氧化物半导体TFT包含具有背栅结构的第1TFT(101)，第1TFT(101)的主栅极电极连接于第3输入端子或负侧电源电压VSS，背栅极电极的电位被设定为正侧电源电压VDD或接地电位。

Description

有源矩阵基板以及具备有源矩阵基板的液晶显示装置
技术领域
本发明涉及使用氧化物半导体形成的有源矩阵基板以及具备有源矩阵基板的液晶显示装置。
背景技术
液晶显示装置等所使用的有源矩阵基板一般具有包含多个像素的显示区域和显示区域以外的区域(周边区域)。在显示区域的各像素设置有沿着像素的列方向延伸的源极总线、沿着像素的行方向延伸的栅极总线、像素电极以及作为开关元件的薄膜晶体管(ThinFilm Transistor；以下称为“TFT”)。在本说明书中，与显示装置的像素对应的TFT基板的部分有时也被称为像素。另外，将作为开关元件配置于各像素的TFT称为像素TFT。
作为像素TFT，以往广泛使用将非晶硅膜作为活性层的TFT、将多晶硅膜作为活性层的TFT。
近年来，作为TFT的活性层的材料，提出了使用氧化物半导体来代替非晶硅、多晶硅。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，与使用非晶硅的TFT(以下称为a-SiTFT)相比，氧化物半导体TFT能更高速地动作。
图21是例示a-SiTFT和氧化物半导体TFT的漏极电流(Id)-栅极电压(Vg)特性的坐标图。由图21可知，氧化物半导体TFT的迁移率高于a-SiTFT。另外，与a-SiTFT相比，Id-Vg特性的上升更急剧，截止电流更小。这样，氧化物半导体TFT不仅导通特性优异，截止特性也很优异。
另一方面，已知将驱动栅极总线的栅极驱动器在基板上设置为单片(一体)的技术。将这种栅极驱动器称为“单片栅极驱动器”。单片栅极驱动器通常包含使用与像素TFT相同的半导体膜形成的TFT(电路TFT)。氧化物半导体具有较高的迁移率，因此也能适宜用作电路TFT。
然而，在使用有源矩阵基板的有源矩阵型的液晶显示装置中，有时即使使用者切断了电源，也不会立即清除显示，而是会残留如起白雾那样的图像。这是因为，在装置的电源关断时，保持在像素电容中的电荷的放电路径被切断，残留电荷储存在像素区域内。另外，当在残留电荷储存在像素区域内的状态下接通装置的电源时，会由于该残留电荷而发生闪烁等，产生显示质量的降低。为此，例如已知如下手法：在电源关断时，将所有栅极总线设为选择状态(导通状态)，将源极总线连接于地线(GND)，从而使面板上的电荷放电。
在栅极驱动器未形成为单片的面板的情况下，面板内的TFT仅为像素TFT，在电源关断时需要使显示区域内的电荷和栅极总线上的电荷放电。因此，通过采用上述手法，能够抑制由于残留电荷而引起的显示质量的降低。
与此相对，在栅极驱动器单片面板中，除了需要使显示区域内的电荷、栅极总线的电荷放电以外，还需要使单片栅极驱动器内的浮动节点上的电荷(后述的附图标记netA和附图标记netB所示的2个浮动节点上的电荷)放电。
在具有使用a-SiTFT的栅极驱动器的液晶面板(以下称为“a-Si栅极驱动器单片面板”)中，a-SiTFT的截止漏电流较大。因此，显示区域以外的部分的浮动节点(包括单片栅极驱动器内的浮动节点。)上的电荷(以下有时称为“浮动电荷”。)要放电3毫秒左右。然而，在使用截止漏电流较小的氧化物半导体TFT的液晶面板(以下称为“氧化物半导体栅极驱动器单片面板”)中，很难使显示区域以外的电路内的浮动电荷迅速放电，仅凭上述手法，有可能不能够充分抑制浮动电荷所引起的充电不均。如图21所示，在氧化物半导体TFT中，特别是对栅极的偏置电压为0V(无偏置)时的截止特性显著优于a-SiTFT，截止漏电流比a-SiTFT小2个数量级以上。因此，在栅极截止时，与氧化物半导体TFT连接的节点的浮动电荷很难经由TFT放电。其结果是，电荷会长时间残留在单片栅极驱动器内，可能成为充电不均的重要因素。
为此，本申请人的专利文献1公开了能适用于氧化物半导体栅极驱动器单片面板的电源关断序列。“电源关断序列”是指在来自外部的电压供给被切断时的液晶显示装置的一系列动作。
参照图22和图23来说明专利文献1所公开的电源关断序列。如图22的(a)所示，该电源关断序列包含初始化步骤、第1放电步骤以及第2放电步骤。在初始化步骤中，使构成移位寄存器的双稳态电路的状态初始化。在第1放电步骤中，仅将清除信号H_CLR设为低电平，将所有栅极总线设为选择状态，使像素区域内的电荷放电。在第2放电步骤中，将清除信号H_CLR设为高电平，使双稳态电路内的浮动节点的电荷放电。在该电源关断序列中，使用第1栅极导通电位VGH1作为时钟信号H_CK和负侧电源电压H_VSS的高电平侧的电位，清除信号H_CLR使用比第1栅极导通电位VGH1的上升下降速度小的第2栅极导通电位VGH2，即，使用在切断电源时电位电平降低得比较缓慢的第2栅极导通电位VGH2。在图22的(b)中示出这些栅极导通电位VGH1、VGH2。另外，在图23的(a)和(b)中放大示出电源关断(强制结束)时的清除信号H_CLR、时钟信号H_GCK以及VSS信号H_VSS的波形。清除信号H_CLR使用上升速度小的第2栅极导通电位VGH2，从而，在第2放电步骤中，能够仅将清除信号H_CLR保持为高电平。其结果是，能够使栅极上被施加清除信号的晶体管(以下称为“清除晶体管”)的漏电流量增加，能迅速消除电路内的残留电荷。
现有技术文献
专利文献
专利文献1：国际公开2013/088779号公报
发明内容
发明要解决的问题
然而，为了执行专利文献1的电源关断序列，需要在电源电路中生成两种栅极导通电位VGH1、VGH2(双电源构成)。因此，电源电路的面积会增加，或者芯片、FPC等周边构件所花费的构件成本会增大，其结果是，有时会增加制造成本。
本发明的实施方式是鉴于上述情况而完成的，目的在于提供一种有源矩阵基板，其具备包含氧化物半导体TFT的栅极驱动器，能够在电源被关断时迅速消除面板内的残留电荷，并且能实现小型化和/或减少制造成本(包括构件成本)。另外，其目的在于提供具备这种有源矩阵基板的液晶显示装置。
用于解决问题的方案
本发明的一实施方式的有源矩阵基板具备：基板；多个栅极总线和多个源极总线，其形成在上述基板上；以及栅极驱动器，其形成在上述基板上，驱动上述多个栅极总线，在上述有源矩阵基板中，上述栅极驱动器包含多级移位寄存器，上述多级移位寄存器分别具有：多个氧化物半导体TFT，其形成在上述基板上；第1输入端子，其接收置位信号；第2输入端子，其接收时钟信号；第3输入端子，其接收清除信号；以及输出端子，其向多个栅极总线中的1个栅极总线输出栅极输出信号，上述时钟信号和上述清除信号的高电平侧的电位相同，并且，上述时钟信号和上述清除信号的低电平侧的电位也相同，上述多个氧化物半导体TFT包含至少1个背栅结构TFT，上述背栅结构TFT具有：氧化物半导体层；主栅极电极；源极和漏极电极；以及背栅极电极，其隔着上述氧化物半导体层与上述主栅极电极相对，上述至少1个背栅结构TFT包含第1TFT，上述第1TFT的上述主栅极电极连接于上述第3输入端子，上述第1TFT的上述背栅极电极的电位被设定为正侧电源电压VDD或接地电位GND。
本发明的一实施方式的有源矩阵基板具备：基板；多个栅极总线和多个源极总线，其形成在上述基板上；以及栅极驱动器，其形成在上述基板上，驱动上述多个栅极总线，在上述有源矩阵基板中，上述栅极驱动器包含多级移位寄存器，上述多级移位寄存器分别具有形成在上述基板上的多个氧化物半导体TFT，上述多个氧化物半导体TFT包含至少1个背栅结构TFT，上述背栅结构TFT具有：氧化物半导体层；主栅极电极；源极和漏极电极；以及背栅极电极，其隔着上述氧化物半导体层与上述主栅极电极相对，上述至少1个背栅结构TFT包含第1TFT，上述第1TFT的上述主栅极电极连接于负侧电源电压VSS，上述第1TFT的上述背栅极电极的电位被设定为正侧电源电压VDD或接地电位GND。
在一个实施方式中，上述多个氧化物半导体TFT包含至少1个不具有背栅极的单栅极结构TFT。
在一个实施方式中，上述有源矩阵基板具有多个像素区域，上述多个像素区域分别具有：像素TFT，其形成在上述基板上；以及像素电极，其与上述像素TFT的漏极电极电连接，上述像素TFT的源极电极连接于上述多个源极总线中的1个源极总线，上述像素TFT的栅极电极连接于上述多个栅极总线中的1个栅极总线。
在一个实施方式中，上述第1TFT的上述背栅极电极与上述像素电极由同一透明导电膜形成。
在一个实施方式中，上述有源矩阵基板还具备共用电极，上述共用电极隔着电介质层配置在上述像素电极的上述基板侧或与上述基板相反的一侧，上述背栅极电极与上述共用电极由同一透明导电膜形成。
在一个实施方式中，上述绝缘层具有包含无机绝缘层和形成在上述无机绝缘层上的有机绝缘层的层叠结构，上述有机绝缘层具有使上述无机绝缘层的一部分露出的开口部，上述开口部与上述第1TFT的上述氧化物半导体层的沟道区域的至少一部分重叠，上述背栅极电极配置在上述开口部内。
在一个实施方式中，上述背栅极电极经由电阻和电容器连接于上述正侧电源电压VDD或上述接地电位GND。
在一个实施方式中，上述背栅极电极连接于能将上述背栅极电极的电位在高电位和比高电位低的低电位之间切换的电路，上述高电位是上述正侧电源电压VDD。
在一个实施方式中，上述多个氧化物半导体TFT是沟道蚀刻型TFT。
在一个实施方式中，上述多个氧化物半导体TFT是蚀刻阻挡型TFT。
在一个实施方式中，上述氧化物半导体层包含In-Ga-Zn-O系半导体。
在一个实施方式中，上述In-Ga-Zn-O系半导体包含结晶质部分。
在一个实施方式中，上述氧化物半导体层具有层叠结构。
本发明的一实施方式的液晶显示装置具备：上述任一项所述的有源矩阵基板；液晶层；以及相对基板，其隔着上述液晶层与上述有源矩阵基板相对配置。
发明效果
根据本发明的一实施方式，可提供一种有源矩阵基板，其具备包含氧化物半导体TFT的栅极驱动器，能够在电源被关断时迅速消除面板内的残留电荷，并且能实现小型化和/或减少制造成本(包括构件成本)。另外，可提供具备这种有源矩阵基板的液晶显示装置。
附图说明
图1是用于说明实施方式的有源矩阵基板1000的示意性俯视图。
图2是对移位寄存器240的一部分进行例示的电路图。
图3是例示具有背栅结构的第1TFT101的示意性截面图。
图4是例示背栅结构TFT中的Id-Vg特性的背栅极电位依赖性的图。
图5是例示具有有源矩阵基板1000的液晶显示装置2000的整体构成的框图。
图6是示出液晶面板中的像素区域的构成的电路图。
图7是示出栅极驱动器24内的移位寄存器240的构成的框图。
图8是示出用于说明栅极驱动器的动作的信号波形的图。
图9是示出移位寄存器240中包含的双稳态电路的构成(移位寄存器240的第n级的构成)的电路图。
图10是例示第1电源关断序列中的信号波形的图。
图11是例示参考例的电源关断序列的图。
图12是例示第2电源关断序列中的信号波形的图。
图13的(a)是对包含清除晶体管的移位寄存器的一部分进行例示的电路图，(b)是示出第3电源关断序列中的信号波形的图。
图14A的(a)是对包含清除晶体管的另一移位寄存器的一部分进行例示的电路图，(b)是示出栅极驱动器的驱动期间和休止期间的信号波形的图。
图14B是示出第4电源关断序列中的信号波形的图。
图15的(a)和(b)分别是例示实施方式的有源矩阵基板中的第1TFT101的示意性截面图和俯视图。
图16是例示有源矩阵基板1000中的第1TFT101和像素TFT201的截面图。
图17是示出有源矩阵基板1000的变形例的截面图。
图18是示出有源矩阵基板1000的变形例的截面图。
图19是示出配置在显示区域800内的栅极驱动器24的一个例子的电路图。
图20的(a)是例示有源矩阵基板的一部分像素区域的俯视图，(b)是示出包含共用电极CE的透明导电层的形状的俯视图。
图21是例示a-SiTFT和氧化物半导体TFT的漏极电流(Id)-栅极电压(Vg)特性的坐标图。
图22的(a)和(b)是用于说明专利文献1所公开的电源关断序列的信号波形图。
图23的(a)和(b)是分别示出专利文献1中的电源关断时的清除信号H_CLR和VSS信号H_VSS的波形以及时钟信号H_GCK的波形的图。
具体实施方式
(第1实施方式)
下面，参照附图来说明有源矩阵基板的第1实施方式。
图1是用于说明本实施方式的有源矩阵基板1000的示意性俯视图。
有源矩阵基板1000具有包含多个像素区域的显示区域800和显示区域800以外的区域(非显示区域)900。“像素区域”是与显示装置中的像素对应的区域，在本说明书中，有时也将其简称为“像素”。
在显示区域800形成有多个栅极总线GL1～GLi和多个源极总线SL1～SLj，由这些配线所规定的各个区域为“像素”。多个像素配置为矩阵状(i行×j列)。在各像素中，在多个源极总线SL1～SLj与多个栅极总线GL1～GLi的各交点附近形成有未图示的TFT(像素TFT)。在本实施方式中，使用氧化物半导体TFT作为像素TFT。在各像素形成有像素电极(未图示)。各像素TFT的漏极电极与像素电极电连接。
在非显示区域900设置有驱动多个栅极总线GL1～GLi的栅极驱动器24、驱动多个源极总线SL1～SLj的源极驱动器32等周边电路。此外，源极驱动器32也可以不在基板上形成为单片。
栅极驱动器24包含多级移位寄存器240。移位寄存器240的各级设置为与多个像素的各行一一对应。另外，移位寄存器240的各级是双稳态电路，在各时间点为2种状态中的任意一种状态，输出表示该状态的信号(以下称为“状态信号”)。从移位寄存器240的各级输出的状态信号作为扫描信号被提供到对应的栅极总线GL。
各移位寄存器240包含多个TFT(电路TFT)作为电路元件。电路TFT是与像素TFT使用同一半导体膜形成的氧化物半导体TFT。另外，构成移位寄存器240的多个电路TFT的一部分是具有背栅结构的背栅结构TFT。在本说明书中，“背栅结构”是指具有主栅极电极和隔着活性层(在此为氧化物半导体层)与主栅极电极相对的背栅极电极的结构。具体地说，电路TFT之中的栅极电极上被输入清除信号的TFT(清除晶体管)中应用背栅结构。或者，栅极电极上被输入VSS信号的TFT中也可以应用背栅结构。
图2是对移位寄存器240的一部分进行例示的电路图。各个移位寄存器240具有：多个氧化物半导体TFT(电路TFT)，其形成在基板上；第1输入端子(未图示)，其接收置位信号SET；第2输入端子t2，其接收时钟信号CK；第3输入端子t3，其接收清除信号CLR；以及输出端子t4，其向多个栅极总线GL中的1个栅极总线GL输出栅极输出信号GOUT。多个电路TFT包含第1TFT101和第2TFT102。第1TFT101是其栅极电极连接于第3输入端子t3的清除晶体管。在第2TFT102中，漏极电极和源极电极中的一方连接于第2输入端子t2，另一方连接于输出端子t4。虽未图示，但多个电路TFT还包含栅极电极连接于第1输入端子的第3TFT。此外，第1TFT101也可以是栅极电极连接于负侧电源电压VSS的晶体管。
在本实施方式中，清除信号CLR、时钟信号CK以及负侧电源电压VSS(VSS信号)由单个电源(信号源)生成。即，这些信号的高电平侧的电位是相同电位，低电平侧的电位也是相同电位。如后所述，负侧电源电压VSS虽然总是为低电平，仅在关断序列起动时暂时变为高电平，在电源关断时为被设定为GND电位。
第1TFT101是具有背栅极电极的背栅结构TFT。在本实施方式中，在构成栅极驱动器24的多个电路TFT之中，只要包含第1TFT101的一部分TFT具有背栅结构即可，其它TFT可以不具有背栅结构。例如第2TFT102和第3TFT也可以是仅具有单个栅极电极的单栅极结构。
第1TFT101的主栅极电极连接于第3输入端子(清除信号CLR的输入端子)或负侧电源电压VSS。也可以独立于第1TFT101的其它电极地对背栅极电极的电位进行控制。相对于源极电位，对背栅极电极施加正电压。例如背栅极电极连接于正侧电源电压VDD的电源配线或者连接于接地电位GND。第1TFT101的源极和漏极的连接目的地没有特别限定。在该例中，源极和漏极中的一方连接于VSS，另一方连接于输出端子。
图3是例示具有背栅结构的第1TFT101的示意性截面图。
第1TFT101具备：主栅极电极MG，其支撑在基板1上；第1绝缘层4，其覆盖主栅极电极MG；氧化物半导体层5，其配置在第1绝缘层4上；源极电极7和漏极电极8，其与氧化物半导体层5电连接；以及背栅极电极BG，其隔着第2绝缘层11配置在氧化物半导体层5上。在本说明书中，有时将配置在主栅极电极MG与氧化物半导体层5之间的第1绝缘层4称为“主栅极绝缘层”，将配置在背栅极电极BG与氧化物半导体层5之间的第2绝缘层11称为“副栅绝缘层”。另外，将氧化物半导体层5中的与主栅极电极MG重叠的部分称为“沟道区域”。背栅极电极BG配置为与沟道区域的至少一部分重叠。
此外，第1TFT101的结构不限于图3所示的结构。在此，示出了主栅极电极MG配置在氧化物半导体层5的基板1侧的例子(底栅结构)，但主栅极电极MG也可以配置在氧化物半导体层5之上(顶栅结构)。
对第1TFT101的背栅极电极BG的电位Vbg进行设定，使得第1TFT101中的栅极电压Vg为0V时的漏电流变大。也就是说，第1TFT101的Vg＝0V时的漏电流大于除了不具有背栅极电极这一点以外具有同样结构的单栅极结构的TFT(例如第2TFT102)的Vg＝0V时的漏电流。第1TFT101的阈值电压小于第2TFT的阈值电压。下面，参照图4来进行说明。
图4是例示背栅结构TFT中的Id-Vg特性的背栅极电位依赖性的图。图4示出沟道长度L：6μm、沟道宽度W：10μm的背栅结构TFT的Id-Vg特性。
在图示的背栅结构TFT中，当背栅极电位V(bg)为正并且背栅极电位V(bg)向正方向变大时(例如10V以上)，阈值电压向负方向移位并接近0V。其结果是，栅极电压Vg为零时的漏电流量变大。例如，背栅极电位V(bg)为+10V～+15V、主栅极电压Vg为0V时(Vds＝10V)的漏电流量是1×10-11～1×10-10A。因此，在将背栅极电位设定为正侧电源电压VDD(例如+14V)时，能够使Vg＝0(V)时的漏电流变大至与a-SiTFT相同程度。此外，由于探测器精度(噪声成分)，图4所例示的截止漏电流的测定值大于实际的电流值。图4所示的坐标图中的1×10-12A以下的截止漏电流的值实际上是1×10-14A以下。
这样，根据本实施方式，通过使用背栅结构TFT作为清除晶体管并控制其背栅极电位Vbg，能够增大清除晶体管的Vg＝0(V)时的漏电流。例如，也可以设沟道长度L：4～10μm、沟道宽度W：5～50μm、背栅极电位Vbg为正(例如正侧电源电压VDD)，使阈值电压向负方向移位，增加Vg＝0V时的漏电流。
因此，能经由清除晶体管使栅极驱动器24内的浮动节点(后述的netA和netB)上的电荷迅速放电，能够抑制浮动电荷所引起的栅极总线故障、充电不均等。
如前所述，在专利文献1中，为了在电源关断时使浮动节点上的电荷放电，使用了与时钟信号和VSS信号的电位不同的电位作为清除信号的高电平侧的电位。因此，在电源电路中，需要生成两种栅极导通电位。与此相对，在本实施方式中，能够通过将清除晶体管设为背栅结构使浮动电荷迅速放电。因此，无需使输入到清除晶体管的栅极电极的时钟信号的高电平侧的电位不同于时钟信号和VSS信号，能够由同一信号源生成清除信号以及时钟信号和VSS信号。即，无需新开发、制作专用芯片、FPC等。既能够抑制电源关断时的充电不均，又能够减小电源电路的面积。另外，能够抑制周边构件所花费的成本，减少制造成本。
另外，本实施方式的移位寄存器也可以具有如下TFT(以下称为“VSS输入晶体管”)来代替清除晶体管：其主栅极电极的电位被设定为负侧电源电压VSS，并且背栅极电极BG的电位被设定为正侧电源电压VDD或接地电位GND。VSS输入晶体管例如连接于移位寄存器中的netA、netB、或者与扫描信号GOUT的输出端子连接的配线。VSS输入晶体管由于具有如上所述的背栅结构，因此，其漏电流量(主栅极电压Vg为0V时的漏电流量)大，例如与a-SiTFT的漏电流量为相同程度。因此，能够经由VSS输入晶体管使栅极驱动器内的浮动节点(netA、netB等)上的电荷总是放电。
接着，更具体地说明使用本实施方式的有源矩阵基板1000的液晶显示装置的整体构成。在以下说明中，说明构成单片栅极驱动器的电路TFT全都是n沟道型的情况。
＜1.整体构成和动作＞
图5是例示具有有源矩阵基板1000的液晶显示装置2000的整体构成的框图。在此，示出使用TAB30将源极驱动器32安装于液晶面板的例子。
液晶显示装置2000包括：液晶面板(显示面板)，其具有有源矩阵基板1000；PCB(印刷电路基板)40；以及TAB(Tape Automated Bonding；载带自动焊)30，其连接到液晶面板和PCB40。液晶面板具备：有源矩阵基板1000；相对基板，其与有源矩阵基板1000相对；以及液晶层，其配置在它们之间。液晶面板是使用氧化物半导体TFT作为像素TFT和电路TFT的氧化物半导体栅极驱动器单片面板。TAB30主要用于中型用至大型用的液晶面板。在小型用至中型用的液晶面板中，有时也会采用COG安装作为源极驱动器的安装形态。或者，也能采用将源极驱动器32、定时控制器31、电源电路35、电源关断检测部37以及电平移位电路33集成到一个芯片中的系统驱动器构成。
液晶显示装置2000从外部接收电源的供给并进行动作。在对该液晶显示装置正常供给电源时，例如向该液晶显示装置提供+5V的电位。以下，将从电源提供到该液晶显示装置2000的电位称为“输入电源电位”。此外，若切断电源的供给，则输入电源电位逐渐降低至接地电位(0V)。
在有源矩阵基板1000的周边区域900以单片形成有用于驱动栅极总线GL1～GLi的栅极驱动器24。该栅极驱动器24是包含氧化物半导体TFT的电路。用于驱动源极总线SL1～SLj的源极驱动器32以IC芯片的状态搭载在TAB30上。在PCB40上设置有定时控制器31、电平移位电路33、电源电路35以及电源关断检测部37。此外，在图5中，栅极驱动器24仅配置在显示区域800的单侧(右侧)，但有时栅极驱动器24也配置在显示区域800的左右两侧。
在有源矩阵基板1000的显示区域800中，有源矩阵基板包含：多根(j根)源极总线(视频信号线)SL1～SLj；多根(i根)栅极总线(扫描信号线)GL1～GLi；以及多个(i×j个)像素区域，其分别与这些源极总线SL1～SLj和栅极总线GL1～GLi的交叉点对应设置。
图6是示出液晶面板中的像素区域的构成的电路图。如图6所示，在各像素区域配置有像素TFT201、像素电极PE以及辅助电容电极223。像素TFT201是氧化物半导体TFT。像素TFT201的栅极端子连接于对应的栅极总线GL，源极端子连接于对应的源极总线SL。像素TFT201的漏极端子连接于像素电极PE。另外，在有源矩阵基板1000上，在多个像素区域设置有共用电极CE。在各像素区域，由液晶电容224和辅助电容225形成像素电容CP，液晶电容224由像素电极PE和共用电极CE形成，辅助电容225由像素电极PE和辅助电容电极223形成。当像素TFT201的栅极端子从栅极总线GL接收到有效的扫描信号时，像素TFT201的源极端子基于从源极总线SL接收的视频信号，对像素电容CP保持表示像素值的电压。此外，在此是将共用电极CE设置于有源矩阵基板1000，但有时也会将共用电极CE设置于相对基板。
从外部向液晶显示装置2000提供水平同步信号Hsync、垂直同步信号Vsync、数据使能信号DE等定时信号以及图像信号DAT和输入电源电位VCC。输入电源电位VCC被提供到定时控制器31、电源电路35以及电源关断检测部37。正常动作中的输入电源电位VCC例如设为+5V，但该输入电源电位VCC不限于+5V。另外，输入信号也不限于上述构成，定时信号、视频数据有时也使用LVDS、mipi、DP信号、eDP等差分接口来进行传输。
电源电路35基于输入电源电位VCC生成栅极导通电位(扫描信号线选择电位)VGH和栅极截止电位(扫描信号线非选择电位)VGL，栅极导通电位VGH在正常动作时保持在使栅极总线成为选择状态的电位电平，栅极截止电位VGL在正常动作时保持在使栅极总线成为非选择状态的电位电平。此外，在正常动作时，由该电源电路35生成的栅极导通电位和栅极截止电位的电位电平保持固定，但来自外部的电源供给被切断时，电位电平发生变化。正常动作时的栅极导通电位VGH例如设定为+14V，正常动作时的栅极截止电位VGL例如设定为－14V。由电源电路35生成的栅极导通电位VGH和栅极截止电位VGL被提供到电平移位电路33。电源关断检测部37输出表示电源的供给状态(电源的接通/关断状态)的电源状态信号SHUT。电源状态信号SHUT被提供到电平移位电路33。由被设为高电平的电源状态信号SHUT来实现电源关断信号。
定时控制器31接收水平同步信号Hsync、垂直同步信号Vsync、数据使能信号DE等定时信号以及图像信号DAT和输入电源电位VCC，生成数字视频信号DV、源极起始脉冲信号SSP、源极时钟信号SCK、栅极起始脉冲信号L_GSP以及栅极时钟信号L_GCK。数字视频信号DV、源极起始脉冲信号SSP以及源极时钟信号SCK被提供到源极驱动器32，栅极起始脉冲信号L_GSP和栅极时钟信号L_GCK被提供到电平移位电路33。此外，关于栅极起始脉冲信号L_GSP和栅极时钟信号L_GCK，其高电平侧的电位被设定为输入电源电位VCC，低电平侧的电位被设定为接地电位GND(0V)。
电平移位电路33使用接地电位GND以及由电源电路35提供的栅极导通电位VGH和栅极截止电位VGL，进行如下信号的生成：信号H_GSP，其是将从定时控制器31输出的栅极起始脉冲信号L_GSP转换为定时信号而成的信号电平转换后的信号；多个(在此为2相)栅极时钟信号H_GCK1、H_GCK2，其是基于从定时控制器31输出的栅极时钟信号L_GCK的信号；以及基准电位(VSS信号)H_VSS和清除信号H_CLR，其是基于内部信号的信号。此外，以下，也将栅极时钟信号H_GCK1和栅极时钟信号H_GCK2统一称为“栅极时钟信号H_GCK”。
由电平移位电路33生成的栅极起始脉冲信号H_GSP、栅极时钟信号H_GCK、清除信号H_CLR以及基准电位H_VSS被提供到栅极驱动器24。
在正常动作时，栅极起始脉冲信号H_GSP、栅极时钟信号H_GCK、清除信号H_CLR的电位被设定为栅极导通电位VGH或栅极截止电位VGL。
源极驱动器32接收从定时控制器31输出的数字视频信号DV、源极起始脉冲信号SSP以及源极时钟信号SCK，对各源极总线SL1～SLj施加驱动用的视频信号。
栅极驱动器24基于从电平移位电路33输出的栅极起始脉冲信号H_GSP、栅极时钟信号H_GCK、清除信号H_CLR以及基准电位H_VSS，以1个垂直扫描期间为周期，反复向各栅极总线GL1～GLi施加有效的扫描信号。
如上所述，对各源极总线SL1～SLj施加驱动用的视频信号，对各栅极总线GL1～GLi施加扫描信号，从而，基于从外部发送来的图像信号DAT的图像被显示在显示区域800中。此外，在本实施方式中，由电源关断检测部37来实现电源状态检测部，由定时控制器31和电平移位电路33来实现驱动控制部。
＜2.栅极驱动器的构成和动作＞
接下来，说明本实施方式的栅极驱动器24的构成和动作。如参照图1在之前所述，栅极驱动器24由移位寄存器240构成，移位寄存器240包括多级。当在显示区域800中形成有i行×j列像素矩阵时，移位寄存器240的各级设置为与这些像素矩阵的各行一一对应。另外，移位寄存器240的各级是双稳态电路，其在各时间点为2种状态中的任意一种状态并输出表示该状态的信号(以下称为“状态信号”)。此外，从移位寄存器240的各级输出的状态信号作为扫描信号被提供到对应的栅极总线。
图7是示出栅极驱动器24内的移位寄存器240的构成的框图。在各双稳态电路中设置有输入端子和输出端子，上述输入端子用于接收第1时钟CKA、第2时钟CKB、清除信号CLR、基准电位VSS、置位信号S以及复位信号R，上述输出端子用于输出状态信号Q。在本实施方式中，提供从电平移位电路33输出的基准电位H_VSS作为基准电位VSS，提供从电平移位电路33输出的清除信号H_CLR作为清除信号CLR。另外，提供从电平移位电路33输出的第1栅极时钟信号H_GCK1和第2栅极时钟信号H_GCK2中的一方作为第1时钟CKA，提供它们中的另一方作为第2时钟CKB。而且，提供从上一级输出的状态信号Q作为置位信号S，提供从下一级输出的状态信号Q作为复位信号R。即，当着眼于第n级时，提供到第(n-1)行栅极总线的扫描信号GOUTn-1作为置位信号S被提供到第n级，提供到第(n+1)行栅极总线的扫描信号GOUTn+1作为复位信号R被提供到第n级。此外，从电平移位电路33输出的栅极起始脉冲信号H_GSP作为置位信号S被提供到移位寄存器240的第1级双稳态电路SR1。另外，从电平移位电路33输出的清除信号H_CLR也作为复位信号R被提供到移位寄存器240的最后一级(第i级)双稳态电路SRi。
在如上所述的构成中，当作为置位信号SET-B的栅极起始脉冲信号H_GSP的脉冲被提供到移位寄存器240的第1级时，基于导通占空比被设为50％前后的值的第1栅极时钟信号H_GCK1和第2栅极时钟信号H_GCK2(参照图8)，包含在栅极起始脉冲信号H_GSP中的脉冲(该脉冲包含在从各级输出的状态信号Q中)会从第1级向第i级依次传输。并且，从各级输出的状态信号Q与该脉冲的传输相应地依次变为高电平。并且，这些从各级输出的状态信号Q作为扫描信号GOUT1～GOUTi被提供到各栅极总线GL1～GLi。从而，如图8所示，按每规定期间依次变为高电平的扫描信号GOUT1～GOUTi被提供到栅极总线GL1～GLi。
此外，在本实施方式中，移位寄存器240的各级设置为与像素矩阵的各行一一对应，但本发明不限于此。例如在采用被称为“双栅极驱动”的驱动方式的情况等同时驱动多根栅极总线的情况下，有时多根栅极总线会共用1个脉冲。在这种情况下，移位寄存器240的各级与像素矩阵的多行对应设置。即，移位寄存器240的级数与栅极总线的根数的比既可以是1比1也可以是1比多。
＜3.双稳态电路的构成＞
图9是示出移位寄存器240中包含的双稳态电路的构成(移位寄存器240的第n级的构成)的电路图。如图所示，双稳态电路SRn具备多个(在此为13个)TFT和1个电容器C1。多个TFT具有：晶体管TFT-A1、TFT-A2、TFT-R(也称为清除晶体管或第1TFT)，其栅极电极上被输入清除信号CLR；晶体管TFT-I(也称为第2TFT或输出晶体管)，其输出输出信号GOUT；晶体管TFT-B(也称为第3TFT)，其栅极电极和漏极电极上被输入置位信号SET-B(即，被连接成二极管)；以及晶体管TFT-C(也称为第4TFT或下拉晶体管)，其源极或漏极电极与输出晶体管TFT-I的栅极电极电连接。将与TFT-I的栅极电极连接的配线称为netA，将与TFT-C的栅极电极连接的配线称为netB。TFT-B的源极电极连接于netA。在该例中，第1TFT是背栅结构TFT，第2～第4TFT均是单栅极结构TFT。
在图9所示的例子中，第1TFT(TFT-A1、TFT-A2、TFT-R)的背栅极电极连接于正侧电源电压VDD或GND电位。另外，TFT-A1的漏极电极连接于netA，TFT-A2的漏极电极连接于netB，TFT-R的漏极电极连接于输出端子。通过使这些TFT采用背栅结构并使背栅极电极连接于正侧电源电压VDD或GND电位，能够增大Vg＝0(V)时的截止漏电流。上述3个第1TFT的电阻例如与a-Si-TFT的电阻是同等的，在这些第1TFT中总是流通有漏电流而不储存电荷。若是这种漏电流量(或电阻值)，则总是能将移位寄存器中的与第1TFT连接的配线(netA、netB以及与扫描信号GOUT的输出端子连接的配线)以及像素内的电荷除掉，且不会使扫描信号(GOUT)产生故障。此外也可以是，栅极驱动器具有主栅极电极的电位被设定为VSS的晶体管来代替清除晶体管，该晶体管具有上述背栅结构。
另外，在本实施方式中，在栅极电极上被输入清除信号CLR或VSS信号的TFT之中，只要至少1个TFT具有如上所述的背栅结构即可，除上述以外的TFT也可以具有背栅结构。另外，也可以仅是多个清除晶体管中的一部分具有背栅结构，另一部分具有单栅极结构。
栅极驱动器24的动作例如已被专利文献1即本申请人的特开2010-192019号公报等公开，因此，在此省略说明。作为参考，将上述的专利文献的所有公开内容援引至本说明书中。
本实施方式的栅极驱动器24的构成不限于图示的例子。本实施方式能应用于公知的各种栅极驱动器。
＜4.切断电源时的动作＞
图10是例示用于说明本实施方式的电源关断序列的信号波形的图。在移位寄存器中，清除晶体管具有背栅结构并将背栅极电位设定为VDD或GND的情况下，能应用例如图10所示的电源关断序列(以下称为“第1电源关断序列”)。
另外，作为参考，在图11中示出使用两种栅极导通电位的情况(双电源构成)的参考例的电源关断序列。
在第1电源关断序列和参考例的电源关断序列中，强制关断电源后的期间包含：将GND写入像素的期间T1、从栅极驱动电路使电荷放电的期间T2以及清除信号成为截止(电源关断)的期间T3。
如图11所示，在参考例的电源关断序列中，清除信号所使用的栅极导通电位与时钟信号、VDD信号的栅极导通电位相比，在切断电源时电位电平降低得比较缓慢。从而，期间T2变长，清除晶体管的栅极施加时间变长，因此，清除晶体管的漏电流量增加，电路内的残留电荷被消除。
与此相对，在第1电源关断序列中，如图10所示，清除晶体管也使用与时钟信号、VDD信号相同的栅极导通电位，因此，在切断电源时，清除信号的电位电平以与时钟信号、VDD信号同样的速度降低。清除晶体管由于具有上述的背栅结构，因此，不仅总是会消除电路内的残留电荷，通过将主栅极电压Vg、背栅极电压Vbg设置为高电平(晶体管导通)，还会进一步促进电荷的消除。因此，即使清除信号的上升下降速度大(即，即使与VDD信号等的下降速度相同)，也能迅速消除电路内的残留电荷。
本实施方式的移位寄存器也可以具有主栅极电位被设定为VSS、背栅极电位被设定为VDD或GND的晶体管(VSS输入晶体管)来代替清除晶体管。在这种情况下，例如能应用图12所示的电源关断序列。在该电源关断序列(以下称为“第2电源关断序列”)中，时钟信号、VDD信号、VSS信号以及UD信号全都与起始脉冲信号同样地，在将GND写入像素的期间T1结束时立即接地(与GND连接)。在这种情况下，清除晶体管例如具有相当于与a-Si同等的电阻体的漏电流量，因此，即使不使晶体管导通，也总是能够消除电路内的残留电荷。
接着，说明第1电源序列的变形例。
如图13的(a)所示，电阻R和电容器C也可以连接于作为清除晶体管的第1TFT101的背栅极电极BG。在图13的(b)中示出这种情况下的电源关断序列。
在图13的(b)所示的电源关断序列(以下称为“第3电源关断序列”)中，电阻R和电容器C连接于背栅极电极BG。因此，背栅极电极BG的电位(VDD)的上升下降速度比主栅极电极的电位(CLR)的上升下降速度小。因此，对清除晶体管的背栅极电极BG施加正电压的时间比第1电源关断序列(图10)要长，因此，会进一步促进浮动电荷的放电。
另外，如图14A的(a)所示，作为清除晶体管的第1TFT101的背栅极电极BG也可以连接有逆变电路，上述逆变电路能将背栅极电极BG的电位在高电位(在此为VDD)和比高电位低的低电位(在此为VSS)之间切换。在该例中，背栅极电位在驱动期间(UD信号为高电平)被设定为VSS电位，在休止期间(UD信号为低电平)被设定为VDD电位。图14A的(b)示出驱动时(显示期间)的时序图，图14B示出电源关断序列。
在图14B所示的电源关断序列(以下称为“第4电源关断序列”)中，在电源关断时，在将GND写入像素后，与起始脉冲信号同样地，使扫描方向切换信号(UD信号)立即接地(与GND电位连接)。从而，VDD信号与UD信号的上升下降速度产生差，这些电位差被施加到背栅极电极BG。也就是说，在VDD信号变为GND电位为止的期间，对背栅极电极BG施加正电压。因此，对背栅极电极BG施加正电压的时间比第1电源序列要长，因此，会进一步促进清除晶体管对浮动电荷的放电。
通过以上的动作，在氧化物半导体栅极驱动器单片面板中，在电源的供给被切断时，能够迅速消除像素区域内的电荷、栅极总线上的电荷、移位寄存器240内的浮动节点(各双稳态电路内的netA和netB)上的电荷。其结果是，能抑制由于面板内存在残留电荷而引起的栅极总线故障、充电不均等显示故障的发生。
＜5.第1TFT101的结构＞
图15的(a)和(b)分别是例示本实施方式的有源矩阵基板中的第1TFT101的示意性截面图和俯视图。图15的(b)示出沿着图15的(a)的A-A线的截面。
第1TFT101具有：基板1；栅极电极(主栅极电极)3A，其支撑在基板1上；第1绝缘层4，其覆盖主栅极电极3A；氧化物半导体层5A，其形成在第1绝缘层4上，成为活性层；源极电极7A和漏极电极8A；以及背栅极电极BG。氧化物半导体层5A隔着第1绝缘层4与主栅极电极3A相对配置。背栅极电极BG隔着第2绝缘层11配置在氧化物半导体层5上。背栅极电极BG也可以与未图示的共用电极由同一透明导电膜形成。
源极电极7A和漏极电极8A分别与氧化物半导体层5A电连接。将氧化物半导体层5A中的与源极电极7A接触的区域称为源极接触区域，与漏极电极8A接触的区域称为漏极接触区域。氧化物半导体层5A中位于源极接触区域和漏极接触区域之间并且隔着第1绝缘层4与主栅极电极3A重叠的区域为沟道区域。在氧化物半导体层5A与源极电极7A和漏极电极8A之间，也可以具有与沟道区域接触的保护层9(蚀刻阻挡结构)。
第1TFT101被层间绝缘层13覆盖。层间绝缘层13包含第2绝缘层(也称为无机绝缘层或钝化层)11和形成在无机绝缘层11上的有机绝缘层12。有机绝缘层12也可以是平坦化膜。典型来说，无机绝缘层11是由SiNx、SiOx等构成的厚度例如为100nm以上500nm以下的无机绝缘膜。有机绝缘层12比无机绝缘层11厚，其厚度例如是1μm以上3μm以下。有机绝缘层12用于使像素TFT的上层的表面平坦化，或者用于减小形成在像素电极与源极总线等之间的静电电容等。
有机绝缘层12在第1TFT101的上方具有使无机绝缘层11露出的开口部12P。当从基板1的法线方向看时，开口部12P配置为至少与整个沟道区域重叠。开口部12P也可以配置为与整个氧化物半导体层5A重叠。另外，背栅极电极BG的至少一部分配置在开口部12P内。
提供在有机绝缘层12上设置开口部12P，从而，有机绝缘层不介于背栅极电极BG与氧化物半导体层5A之间。在背栅极电极BG与氧化物半导体层5A之间仅配置较薄的无机绝缘膜(在蚀刻阻挡结构中是无机绝缘层11和蚀刻阻挡层，在沟道蚀刻结构中是无机绝缘层11)，因此，能进一步适当地进行背栅极电极BG对第1TFT101的阈值控制。
背栅极电极BG也可以经由由与源极电极7A或栅极电极3A相同的导电膜形成的配线(连接部)连接于正电源配线VDD或GND。在该例中设置有背栅极接触部103，背栅极接触部103使背栅极电极BG与源极连接部7C电连接，源极连接部7C与源极电极7A(源极总线)由同一导电膜形成。在背栅极接触部103，背栅极电极BG在形成在层间绝缘层13和保护层9中的接触孔内连接于源极连接部7C。虽未图示，但源极连接部7C连接于正侧电源电压VDD或地线GND。此外，在图示的例子中，背栅极接触部103与第1TFT101靠近配置，但背栅极接触部103的位置没有特别限定。
本实施方式的栅极驱动电路的至少一部分也可以被屏蔽层18覆盖。屏蔽层18也可以与共用电极电连接。在该例中，屏蔽层18和背栅极电极BG由同一透明导电膜形成。在这种情况下，如图所示，屏蔽层18也可以在第1TFT101上具有开口，在开口内形成有与屏蔽层18电分离的背栅极电极BG。
＜6.有源矩阵基板中的像素TFT和电路TFT的构成＞
接下来，说明本实施方式的有源矩阵基板1000中的像素TFT和电路TFT的结构。
有源矩阵基板1000能应用于TN(Twisted Nematic；扭曲向列)模式、VA(VerticalAlignment；垂直取向)模式等纵电场模式、FFS(Fringe Field Switching；边缘场开关)模式等横电场模式的液晶显示装置。
在将有源矩阵基板1000用于FFS模式的显示装置的情况下，在显示区域800设置被施加共用信号的共用电极。共用电极连接于共用配线。像素电极和共用电极隔着电介质层配置为部分重叠。可以在共用电极上隔着电介质层配置有像素电极，也可以在像素电极上隔着电介质层配置有共用电极。在本说明书中，有时将像素电极和共用电极中的位于基板侧的电极称为“下部透明电极”，将另一方电极称为“上部透明电极”。在背栅结构TFT具有底栅结构的情况下(即，在主栅极电极配置于基板与氧化物半导体层之间的情况下)，背栅极电极也可以是与下部透明电极或上部透明电极由同一透明导电膜形成。从而，能在一部分TFT中应用背栅结构且不会使制造工序变复杂。
此外，在将有源矩阵基板1000用于纵电场模式的液晶显示装置的情况下，背栅极电极也可以是与像素电极由同一透明导电膜形成。
下面，以用于FFS模式的显示装置的有源矩阵基板为例，说明第1TFT101和像素TFT201的具体构成。
图16是例示本实施方式的有源矩阵基板1000中的第1TFT101和像素TFT201的截面图。
第1TFT101具有参照图15所说明的构成。但是，在该例中，第1TFT101不具有保护层9(沟道蚀刻型)。另外，背栅极接触部103配置在有机绝缘层12的开口部内。另外，背栅极电极BG是与后述的共用电极CE(下部透明电极15)由同一透明导电膜形成。
像素TFT201具有与第1TFT101同样的构成，但不具有背栅极电极。像素TFT201具有：栅极电极3B，其支撑在基板1上；第1绝缘层4，其覆盖栅极电极3B；氧化物半导体层5B，其形成在第1绝缘层4上，成为活性层；以及源极电极7B和漏极电极8B。源极电极7B和漏极电极8B分别与氧化物半导体层5B电连接。栅极电极3B与栅极总线GL电连接。源极电极7B与源极总线SL电连接。漏极电极8B连接于后述的像素电极PE。
在本实施方式中，第1TFT101和像素TFT201的栅极电极3A、3B由同一导电膜形成，氧化物半导体层5A、5B由同一氧化物半导体膜形成，源极和漏极电极7A、7B、8A、8B由同一导电膜形成。
在像素TFT201上延伸配置有包含无机绝缘层11和有机绝缘层12的层间绝缘层13。在层间绝缘层13的上方形成有下部透明电极15和隔着电介质层17配置在下部透明电极15上的上部透明电极19。虽未图示，但上部透明电极19按每个像素具有狭缝或切口部。在该例中，下部透明电极15是共用电极CE，上部透明电极19是像素电极PE。这种电极结构例如已记载在国际公开第2012/086513号中。此外，也可以下部透明电极15是像素电极PE，上部透明电极19是共用电极CE。这种电极结构例如已记载在特开第2008-032899号公报、特开第2010-008758号公报中。作为参考，将国际公开第2012/086513号、特开第2008-032899号公报以及特开第2010-008758号公报的所有公开内容援引至本说明书中。
像素电极PE(在此为上部透明电极19)按每个像素是分离的。像素TFT201的漏极电极8B与对应的像素电极PE电连接。在该例中，在层间绝缘层13中形成有到达漏极电极8B的接触孔(像素接触孔)CH1，在层间绝缘层13上和像素接触孔CH1内设置有上部透明电极19，上部透明电极19在像素接触孔CH1内与漏极电极8B直接接触。
共用电极CE(在此为下部透明电极15)可以不按每个像素分离。在该例中，共用电极CE在各像素的像素TFT201上具有开口。也可以是在除了位于像素TFT201上的区域以外的、显示区域的大致整个范围形成有共用电极CE。另外，在该例中，背栅极电极BG与共用电极CE由同一透明导电膜形成。
图17和图18分别是用于说明有源矩阵基板1000的变形例的截面图。
在图16所示的例子中，背栅极电极BG是与下部透明电极15由同一透明导电膜形成，但如图17所示，也可以是背栅极电极BG与上部透明电极19(在此为像素电极PE)由同一透明导电膜形成。另外，如图18所示，也可以下部透明电极15是像素电极PE，上部透明电极19是共用电极CE。背栅极电极BG例如也可以是与下部透明电极15(像素电极PE)由同一透明导电膜形成。
本实施方式的有源矩阵基板也可以进一步包含不具有背栅结构的其它电路TFT。虽未图示，但其它电路TFT除了不具有背栅极电极BG并且被有机绝缘层12覆盖这一点以外，可以具有与第1TFT101同样的构成。
本实施方式的第1TFT101的结构不限于上述结构，例如也可以是国际公开2015/079756号、特开2014-103142号公报等所公开的结构。另外，本实施方式的有源矩阵基板的结构也不限于上述结构。例如有源矩阵基板也可以不具有有机绝缘层。
而且，在图16～图18中示出了栅极驱动器24配置于周边区域900的例子，但栅极驱动器24也可以在显示区域800中分散形成在多个像素区域内。这种构成例如已在本申请人的国际公开第2014/069529号等中公开。作为参考，将国际公开第2014/069529号援引至本说明书中。本实施方式也能应用于形成在像素区域内的栅极驱动器。下面，以用于FFS模式的显示装置的有源矩阵基板为例，说明更具体的构成。
图19是示出配置在显示区域800内的栅极驱动器24的一个例子的电路图。图20的(a)是例示有源矩阵基板的一部分像素区域的俯视图，图20的(b)是示出包含共用电极CE的透明导电层的形状的俯视图。
如图20的(a)所示，在各像素区域，除了设置有作为栅极驱动器的清除晶体管之一的第1TFT101、作为像素TFT的像素TFT201、像素电极PE(在此为上部透明电极19)以及共用电极CE(在此为下部透明电极15)之外，还设置有栅极驱动器24的一部分。图示的第1TFT101例如是图19所示的电路中的清除晶体管TFT-A。在像素电极PE设置有多个狭缝部171(171a、171b)。
如图20的(b)所示，共用电极CE覆盖整个显示区域。但是，在像素TFT201上具有开口15p，在第1TFT101上具有开口部12P。在开口部12P内形成有第1TFT101的背栅极电极BG，背栅极电极BG是与共用电极CE由同一透明导电膜形成，并与共用电极CE电分离。此外，虽未图示，但栅极驱动器中的其它清除晶体管中也可以同样地设置有背栅极电极。
＜有源矩阵基板的制造方法＞
以制造图18所示的有源矩阵基板的方法为例，说明本实施方式的有源矩阵基板的制造方法。
首先，利用公知的方法，在基板1上形成包含第1TFT101的电路、像素TFT201、栅极总线GL、源极总线SL等。
具体地说，在基板1上形成包含栅极总线GL和栅极电极3A、3B的栅极总线层。作为基板，例如能够使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。栅极总线层是通过利用溅射法等在基板1上形成栅极用导电膜(厚度：例如50nm以上500nm以下)并将其图案化而得到的。作为栅极用导电膜，能够适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金或其金属氮化物的膜。另外，也可以使用将这多个膜层叠而成的层叠膜。
接着，以覆盖栅极总线层的方式，利用CVD法等形成栅极绝缘层4(厚度：例如200nm以上500nm以下)。作为第1绝缘层4，能够适当使用氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。第1绝缘层4也可以具有层叠结构。
接着，在第1绝缘层4上形成氧化物半导体膜并将氧化物半导体膜(厚度：例如30nm以上200nm以下)图案化，从而形成成为电路TFT的活性层的氧化物半导体层5A、成为像素TFT的活性层的氧化物半导体层5B。氧化物半导体膜也可以具有层叠结构。
在形成蚀刻阻挡结构的TFT的情况下，在此，形成成为TFT的蚀刻阻挡层(沟道保护层)的保护层(厚度：例如30nm以上200nm以下)。作为保护层，能够适当使用氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。保护层也可以具有层叠结构。接着，进行保护层的图案化，形成使氧化物半导体层5A、5B的源极接触区域露出的源极开口部以及使漏极接触区域露出的漏极开口部。
接着，虽未图示，但为了在面板周边部形成将栅极层与源极层连接的接触孔，对栅极绝缘层(和蚀刻阻挡层)进行蚀刻。
之后，在基板1上形成源极用导电膜(厚度：例如50nm以上500nm以下)并将其图案化，从而形成源极总线SL、源极连接部7C、与氧化物半导体层5A、5B接触的源极电极7A、7B、漏极电极8A、8B以及未图示的面板周边部的栅极层与源极层之间的连接部，得到第1TFT101和像素TFT201。作为源极用导电膜，能够适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金或其金属氮化物的膜。另外，也可以使用将这多个膜层叠而成的层叠膜。
接着，以覆盖第1TFT101和像素TFT201的方式，例如利用CVD法形成无机绝缘层(厚度：例如100～500nm，优选为200～500nm)11。
作为无机绝缘层11，能够使用氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等无机绝缘膜(钝化膜)。无机绝缘层11也可以是层叠膜。
接着，在无机绝缘层11上形成有机绝缘层(厚度：例如1～3μm，优选为2～3μm)12。作为有机绝缘层12，也可以形成包含感光性树脂材料的有机绝缘膜。接着，利用光刻工序进行有机绝缘层12的图案化，在有机绝缘层12上设置开口部。在此，形成使无机绝缘层11中位于第1TFT101上的部分露出的开口部12P以及使无机绝缘层11中位于像素TFT201的漏极电极8B上的部分和位于源极连接部7C上的部分分别露出的开口部。
之后，形成未图示的抗蚀剂层，将抗蚀剂层和有机绝缘层12作为蚀刻掩模，进行无机绝缘层11的蚀刻。从而，形成使漏极电极8B的一部分露出的像素接触孔CH1和使源极连接部7C的一部分露出的背栅极接触孔(背栅极接触部的接触孔)。
接着，在有机绝缘层12上和像素接触孔内以及背栅极接触孔内形成第1透明导电膜(厚度：例如50nm以上200nm以下)并将其图案化，从而形成成为像素电极PE的下部透明电极15、以及背栅极电极BG。下部透明电极15配置为在像素接触孔内与漏极电极8B接触。背栅极电极BG配置为覆盖氧化物半导体层5A的至少沟道区域，并且在背栅极接触孔内与源极连接部7C接触。
作为第1透明导电膜，例如能够使用ITO(铟锡氧化物)膜、In-Zn-O系氧化物(铟锌氧化物)膜、ZnO膜(氧化锌膜)等。
接着，以覆盖下部透明电极15和背栅极电极BG的方式形成电介质层17。作为电介质层17，能够适当使用氮化硅(SiNx)膜、氧化硅(SiOx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等。在由下部透明电极15、电介质层17以及上部透明电极19构成辅助电容的情况下，从介电常数和绝缘性的观点来看，SiNx能适宜用作电介质层17。电介质层17的厚度例如是70nm以上300nm以下。
接着，形成未图示的抗蚀剂层，将抗蚀剂层作为蚀刻掩模，进行电介质层17的蚀刻。从而，虽未图示，但在面板周边部形成使下部透明电极15的一部分露出的接触孔。
之后，在电介质层17上形成第2透明导电膜并将其图案化，从而得到成为共用电极CE的上部透明电极19。第2透明导电膜的适宜材料和厚度也可以与第1透明导电膜相同。这样，制造出有源矩阵基板。
根据如上所述的方法，无需新追加设置背栅极电极BG的工序，利用现有的显示装置用TFT基板的制作工序，就能够制作各TFT101、201。
＜关于TFT结构＞
本实施方式的第1TFT101和像素TFT201例如可以是蚀刻阻挡型的TFT，也可以是沟道蚀刻型的TFT。在蚀刻阻挡型的TFT中，如图15所示，在沟道区域上形成有保护层(蚀刻阻挡层)。源极和漏极电极的沟道侧的端部下表面例如位于蚀刻阻挡层上。蚀刻阻挡型的TFT例如是通过在形成覆盖氧化物半导体层中的成为沟道区域的部分的蚀刻阻挡层后，在氧化物半导体层和蚀刻阻挡层上形成源极/漏极电极用的导电膜并进行源极/漏极分离而形成的。另一方面，在沟道蚀刻型的TFT中，如图16所示，在沟道区域上未形成有蚀刻阻挡层，源极和漏极电极的沟道侧的端部下表面配置为与氧化物半导体层的上表面接触。沟道蚀刻型的TFT例如是通过在氧化物半导体层上形成源极/漏极电极用的导电膜并进行源极/漏极分离而形成的。在源极/漏极分离工序中，沟道区域的表面部分有时会被蚀刻(过蚀刻)。
＜关于氧化物半导体＞
氧化物半导体层5A、5B中包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，能够举出多晶氧化物半导体、微晶氧化物半导体、c轴大体垂直于层面进行取向的结晶质氧化物半导体等。
氧化物半导体层5A、5B也可以具有两层以上的层叠结构。在氧化物半导体层5A、5B具有层叠结构的情况下，氧化物半导体层5A、5B也可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层5A、5B具有包含上层和下层的两层结构的情况下，优选上层(或背栅极电极侧)所包含的氧化物半导体的能隙大于下层(或主栅极电极侧)所包含的氧化物半导体的能隙。但是，在这些层的能隙的差较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶氧化物半导体和上述各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如已记载在特开2014-007399号公报中。作为参考，将特开2014-007399号公报的所有公开内容援引至本说明书中。
氧化物半导体层5A、5B例如也可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层5A、5B例如包含In-Ga-Zn-O系半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层5A、5B能由包含In-Ga-Zn-O系半导体的氧化物半导体膜形成。
In-Ga-Zn-O系半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系半导体，优选c轴大体垂直于层面进行取向的结晶质In-Ga-Zn-O系半导体。
此外，结晶质In-Ga-Zn-O系半导体的结晶结构例如已被上述特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等公开。作为参考，将特开2012-134475号公报和特开2014-209727号公报的所有公开内容援引至本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(是a-SiTFT的20多倍)和低漏电流(不到a-SiTFT的100分之1)，因此，适宜用作驱动TFT(例如，在包含多个像素的显示区域的周边设置在与显示区域相同的基板上的驱动电路中包含的TFT)和像素TFT(设置在像素中的TFT)。
氧化物半导体层5A、5B也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层5A、5B也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体等。
工业上的可利用性
本发明的实施方式能广泛应用于具有氧化物半导体TFT的各种有源矩阵基板。本实施方式的有源矩阵基板可应用于液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置、图像传感装置等拍摄装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。
附图标记说明
1：基板
3A、MG：主栅极电极
4：第1绝缘层
5、5A：氧化物半导体层
7、7A：源极电极
7C：源极连接部
8、8A：漏极电极
9：保护层
11：第2绝缘层(无机绝缘层)
12：有机绝缘层
12P：开口部
13：层间绝缘层
19：上部透明电极
24：栅极驱动器
31：定时控制器
32：源极驱动器
33：电平移位电路
35：电源电路
37：电源关断检测部
40：PCB
101：第1TFT(背栅结构TFT)
102：第2TFT
103：背栅极接触部
201：像素TFT
240：移位寄存器
800：显示区域
900：周边区域
1000：有源矩阵基板
2000：液晶显示装置
BG：背栅极电极
CE：共用电极
PE：像素电极
GL：栅极总线
SL：源极总线。

Claims (16)

1.一种有源矩阵基板，具备：基板；多个栅极总线和多个源极总线，其形成在上述基板上；以及栅极驱动器，其形成在上述基板上，驱动上述多个栅极总线，
上述有源矩阵基板的特征在于，
上述栅极驱动器包含多级移位寄存器，上述多级移位寄存器分别具有：多个氧化物半导体TFT，其形成在上述基板上；第1输入端子，其接收置位信号；第2输入端子，其接收时钟信号；第3输入端子，其接收清除信号；以及输出端子，其向多个栅极总线中的1个栅极总线输出栅极输出信号，上述时钟信号和上述清除信号的高电平侧的电位相同，并且，上述时钟信号和上述清除信号的低电平侧的电位也相同，
上述多个氧化物半导体TFT包含至少1个背栅结构TFT，上述背栅结构TFT具有：氧化物半导体层；主栅极电极；源极和漏极电极；以及背栅极电极，其隔着上述氧化物半导体层与上述主栅极电极相对，
上述至少1个背栅结构TFT包含第1TFT，上述第1TFT的上述主栅极电极连接于上述第3输入端子，
上述第1TFT的上述背栅极电极的电位被设定为正侧电源电压VDD或接地电位GND，
上述第1TFT为清除晶体管，
上述多个氧化物半导体TFT还包含：第2TFT，其漏极电极和源极电极中的一方连接于上述第2输入端子，另一方连接于上述输出端子；以及第3TFT，其栅极电极连接于上述第1输入端子。
2.一种有源矩阵基板，具备：基板；多个栅极总线和多个源极总线，其形成在上述基板上；以及栅极驱动器，其形成在上述基板上，驱动上述多个栅极总线，
上述有源矩阵基板的特征在于，
上述栅极驱动器包含多级移位寄存器，上述多级移位寄存器分别具有形成在上述基板上的多个氧化物半导体TFT，
上述多个氧化物半导体TFT包含至少1个背栅结构TFT，上述背栅结构TFT具有：氧化物半导体层；主栅极电极；源极和漏极电极；以及背栅极电极，其隔着上述氧化物半导体层与上述主栅极电极相对，
上述至少1个背栅结构TFT包含第1TFT，上述第1TFT的上述主栅极电极连接于负侧电源电压VSS，
上述第1TFT的上述背栅极电极的电位被设定为正侧电源电压VDD或接地电位GND，
上述有源矩阵基板还具备覆盖上述第1TFT的绝缘层，
上述绝缘层具有包含无机绝缘层和形成在上述无机绝缘层上的有机绝缘层的层叠结构，
上述有机绝缘层具有使上述无机绝缘层的一部分露出的开口部，上述开口部与上述第1TFT的上述氧化物半导体层的沟道区域的至少一部分重叠，
上述背栅极电极配置在上述开口部内，
上述第1TFT具有代替清除晶体管的作用。
3.一种有源矩阵基板，具备：基板；多个栅极总线和多个源极总线，其形成在上述基板上；以及栅极驱动器，其形成在上述基板上，驱动上述多个栅极总线，
上述有源矩阵基板的特征在于，
上述栅极驱动器包含多级移位寄存器，上述多级移位寄存器分别具有形成在上述基板上的多个氧化物半导体TFT，
上述多个氧化物半导体TFT包含至少1个背栅结构TFT，上述背栅结构TFT具有：氧化物半导体层；主栅极电极；源极和漏极电极；以及背栅极电极，其隔着上述氧化物半导体层与上述主栅极电极相对，
上述至少1个背栅结构TFT包含第1TFT，上述第1TFT的上述主栅极电极连接于负侧电源电压VSS，
上述第1TFT的上述背栅极电极的电位被设定为正侧电源电压VDD或接地电位GND，
上述背栅极电极经由电阻和电容器连接于上述正侧电源电压VDD或上述接地电位GND，
上述第1TFT具有代替清除晶体管的作用。
4.根据权利要求1至3中的任一项所述的有源矩阵基板，
上述多个氧化物半导体TFT包含至少1个不具有背栅极的单栅极结构TFT。
5.根据权利要求1至3中的任一项所述的有源矩阵基板，
具有多个像素区域，上述多个像素区域分别具有：像素TFT，其形成在上述基板上；以及像素电极，其与上述像素TFT的漏极电极电连接，上述像素TFT的源极电极连接于上述多个源极总线中的1个源极总线，上述像素TFT的栅极电极连接于上述多个栅极总线中的1个栅极总线。
6.根据权利要求5所述的有源矩阵基板，
上述第1TFT的上述背栅极电极与上述像素电极由同一透明导电膜形成。
7.根据权利要求5所述的有源矩阵基板，
还具备共用电极，上述共用电极隔着电介质层配置在上述像素电极的上述基板侧或与上述基板相反的一侧，
上述背栅极电极与上述共用电极由同一透明导电膜形成。
8.根据权利要求1所述的有源矩阵基板，
还具备覆盖上述第1TFT的绝缘层，
上述绝缘层具有包含无机绝缘层和形成在上述无机绝缘层上的有机绝缘层的层叠结构，
上述有机绝缘层具有使上述无机绝缘层的一部分露出的开口部，上述开口部与上述第1TFT的上述氧化物半导体层的沟道区域的至少一部分重叠，
上述背栅极电极配置在上述开口部内。
9.根据权利要求1所述的有源矩阵基板，
上述背栅极电极经由电阻和电容器连接于上述正侧电源电压VDD或上述接地电位GND。
10.根据权利要求1至3中的任一项所述的有源矩阵基板，
上述背栅极电极连接于能将上述背栅极电极的电位在高电位和比高电位低的低电位之间切换的电路，上述高电位是上述正侧电源电压VDD。
11.根据权利要求1至3中的任一项所述的有源矩阵基板，
上述多个氧化物半导体TFT是沟道蚀刻型TFT。
12.根据权利要求1至3中的任一项所述的有源矩阵基板，
上述多个氧化物半导体TFT是蚀刻阻挡型TFT。
13.根据权利要求1至3中的任一项所述的有源矩阵基板，
上述氧化物半导体层包含In-Ga-Zn-O系半导体。
14.根据权利要求13所述的有源矩阵基板，
上述In-Ga-Zn-O系半导体包含结晶质部分。
15.根据权利要求1至3中的任一项所述的有源矩阵基板，
上述氧化物半导体层具有层叠结构。
16.一种液晶显示装置，其特征在于，具备：
权利要求1至15中的任一项所述的有源矩阵基板；液晶层；以及相对基板，其隔着上述液晶层与上述有源矩阵基板相对配置。
CN201780014805.3A 2016-03-02 2017-02-27 有源矩阵基板以及具备有源矩阵基板的液晶显示装置 Active CN108713225B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016039785 2016-03-02
JP2016-039785 2016-03-02
PCT/JP2017/007479 WO2017150443A1 (ja) 2016-03-02 2017-02-27 アクティブマトリクス基板、およびアクティブマトリクス基板を備えた液晶表示装置

Publications (2)

Publication Number Publication Date
CN108713225A CN108713225A (zh) 2018-10-26
CN108713225B true CN108713225B (zh) 2021-04-13

Family

ID=59743909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014805.3A Active CN108713225B (zh) 2016-03-02 2017-02-27 有源矩阵基板以及具备有源矩阵基板的液晶显示装置

Country Status (3)

Country Link
US (1) US10629630B2 (zh)
CN (1) CN108713225B (zh)
WO (1) WO2017150443A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159625A1 (ja) * 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板
US10810962B2 (en) * 2016-07-20 2020-10-20 Mitsubishi Electric Corporation Shift register circuit and display panel
JP6536634B2 (ja) * 2017-07-28 2019-07-03 セイコーエプソン株式会社 電気光学装置および電子機器
CN108492791B (zh) * 2018-03-26 2019-10-11 京东方科技集团股份有限公司 一种显示驱动电路及其控制方法、显示装置
JP2019219432A (ja) * 2018-06-15 2019-12-26 株式会社ジャパンディスプレイ 表示装置
US10854163B2 (en) * 2018-10-30 2020-12-01 Sharp Kabushiki Kaisha Display device suppressing display failure caused by residual charge
CN109377933B (zh) * 2018-12-26 2022-01-14 厦门天马微电子有限公司 一种显示面板的驱动方法、显示面板和显示装置
TWI726523B (zh) 2019-12-06 2021-05-01 友達光電股份有限公司 驅動電路
CN112750845B (zh) * 2020-12-29 2024-05-17 武汉天马微电子有限公司 一种显示面板及显示装置
CN113917749B (zh) * 2021-10-18 2023-10-13 京东方科技集团股份有限公司 阵列基板，显示面板，显示装置及阵列基板的制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752006A (zh) * 2009-12-25 2010-06-23 友达光电股份有限公司 移位缓存器
CN102598282A (zh) * 2009-11-06 2012-07-18 株式会社半导体能源研究所 半导体装置及其制造方法
CN102804388A (zh) * 2009-06-18 2012-11-28 夏普株式会社 半导体装置
CN103236245A (zh) * 2013-04-27 2013-08-07 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN203179555U (zh) * 2013-04-27 2013-09-04 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN103632642A (zh) * 2012-08-22 2014-03-12 三星显示有限公司 栅极驱动电路及具有该栅极驱动电路的显示装置
CN103765776A (zh) * 2011-08-29 2014-04-30 株式会社半导体能源研究所 半导体装置
CN103927965A (zh) * 2014-03-21 2014-07-16 京东方科技集团股份有限公司 驱动电路及驱动方法、goa单元、goa电路及显示装置
CN104078512A (zh) * 2008-10-24 2014-10-01 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP5348521B2 (ja) 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル
US8232947B2 (en) * 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4972634B2 (ja) * 2008-12-17 2012-07-11 株式会社日立製作所 半導体装置
JP2010192019A (ja) 2009-02-17 2010-09-02 Sharp Corp シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
WO2010097986A1 (ja) * 2009-02-25 2010-09-02 シャープ株式会社 シフトレジスタおよび表示装置
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
WO2012086513A1 (ja) 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
SG11201402738UA (en) 2011-12-15 2014-10-30 Sharp Kk Liquid crystal display device and drive method for same
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
EP2902994A4 (en) 2012-10-30 2016-09-14 Sharp Kk ACTIVE MATRIX SUBSTRATE, DISPLAY PANEL AND DISPLAY DEVICE THEREFOR
JP6317059B2 (ja) 2012-11-16 2018-04-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
WO2014141800A1 (ja) 2013-03-12 2014-09-18 シャープ株式会社 シフトレジスタ回路、駆動回路、及び表示装置
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015079756A1 (ja) 2013-11-26 2015-06-04 シャープ株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078512A (zh) * 2008-10-24 2014-10-01 株式会社半导体能源研究所 半导体器件及其制造方法
CN102804388A (zh) * 2009-06-18 2012-11-28 夏普株式会社 半导体装置
CN102598282A (zh) * 2009-11-06 2012-07-18 株式会社半导体能源研究所 半导体装置及其制造方法
CN101752006A (zh) * 2009-12-25 2010-06-23 友达光电股份有限公司 移位缓存器
CN103765776A (zh) * 2011-08-29 2014-04-30 株式会社半导体能源研究所 半导体装置
CN103632642A (zh) * 2012-08-22 2014-03-12 三星显示有限公司 栅极驱动电路及具有该栅极驱动电路的显示装置
CN103236245A (zh) * 2013-04-27 2013-08-07 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN203179555U (zh) * 2013-04-27 2013-09-04 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN103927965A (zh) * 2014-03-21 2014-07-16 京东方科技集团股份有限公司 驱动电路及驱动方法、goa单元、goa电路及显示装置

Also Published As

Publication number Publication date
CN108713225A (zh) 2018-10-26
WO2017150443A1 (ja) 2017-09-08
US20190172843A1 (en) 2019-06-06
US10629630B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
CN108713225B (zh) 有源矩阵基板以及具备有源矩阵基板的液晶显示装置
JP6113261B2 (ja) 表示装置
EP3089144B1 (en) Shift register using oxide transistor and display device using the same
KR101409110B1 (ko) 표시 장치
KR102340936B1 (ko) 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치
TWI584262B (zh) A display device and a driving method thereof
JP5165153B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法
US10210836B2 (en) Gate driver and display device using the same
US9053677B2 (en) Gate driving circuit and display panel having the same
US10571761B2 (en) Active matrix substrate and demultiplexer circuit
CN109661696B (zh) 有源矩阵基板及其制造方法
US20180149911A1 (en) Drive circuit of display device
WO2018190396A1 (ja) アクティブマトリクス基板
KR102365774B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN110120202B (zh) 显示装置
JP6718988B2 (ja) アクティブマトリクス基板およびそれを用いた表示装置
US11830454B2 (en) Active matrix substrate and display device
US20200118506A1 (en) Active matrix substrate and demultiplexer circuit
KR20070082414A (ko) 어레이 기판
CN116435310A (zh) 半导体装置
KR20060015860A (ko) 쉬프트 레지스터와 이를 갖는 표시패널

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant