JP4972634B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4972634B2 JP4972634B2 JP2008320842A JP2008320842A JP4972634B2 JP 4972634 B2 JP4972634 B2 JP 4972634B2 JP 2008320842 A JP2008320842 A JP 2008320842A JP 2008320842 A JP2008320842 A JP 2008320842A JP 4972634 B2 JP4972634 B2 JP 4972634B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- stage
- gate
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Advance Control (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Logic Circuits (AREA)
Description
また、通常は命令の処理において、前の命令のサイクルが完全に終わらないと、次の命令を処理し始めることはできない。しかしながら、プロセッサ内での1つの命令を処理は複数の段、ステージに分けて処理をするいわゆるパイプライン処理が行われている。すなわち、特開2000-236325号公報(特許文献2)に記載のように、処理能力を向上させるために各段階の処理機構を独立して動作させることにより、流れ作業的に、前の命令のサイクルが終わる前に次の命令を処理し始めるのである。この時、一般にはすべてのパイプが同時に動作する理想状態は実現せず、この特開2000-236325に記載のように、動作を行う必要のない部分が出てくる状態が存在し、このような部分を検出して動作を止めたり、しきい値電圧を絶対値で高くしてリーク電流を減らしたり、遅いクロックを与えて低電力で動かしたりしている。この時、通常の動作においては、各段階の処理機構が独立して動作でき、それらが同じ一定の時間内で処理が終了できることが基本性能として重要である。
図6は、pMOSの構造例を示す図である。(a)に回路図を、(b)に断面図例を示し、端子の名前を対応させてある。(b)において、p−subは基板でありその端子がSB、STIは溝堀型絶縁領域(トレンチアイソレーション領域)、UTBは埋め込み酸化膜である。UTBの厚さは、例えば10〜20nmである。このUTBの上に、MOSが形成されており、Sはソース端子、Gはゲート端子、Dはドレイン端子であり、これらは、シリサイドSCを介して、p+領域(ソース)、n領域(チャネル形成領域)、p+領域(ドレイン)に接続されている。この厚みは、例えば20nm程である。ゲートのSCとn領域の間には酸化膜OXがあり、いわゆるMOS構造となっている。この酸化膜は、酸化ハフニウムのようないわゆるHigh−k膜の場合もある。なお、ゲートはシリサイドで構成しているが、これは例えばNiSiである。他の金属材料も考えられる。UTB下にはn領域があり、これは端子BGと接続されている。
図10において、各プロセッサは、図1で示したプロセッサである。この図10の例では、これが4つあり、この4つのプロセッサ0〜プロセッサ3がひとつのノードを形成し、このノードM個(ノード1〜ノードM−1)がネットワークで形成されている。このプロセッサ0〜プロセッサ3は、同種のプロセッサが4つでも、或いは異なるプロセッサの組み合わせでも良い。このような構成の大型計算機は並列計算に向いており、各ノードに分配された必要な計算が、4つのプロセッサで同時に処理される。この時、例えば、プロセッサ0が、全体の計算のスケジューリングや他のノードとの通信処理を受け持つ。
図15は、4つのトランジスタTr1,Tr2,Dr1,Dr2で構成したSRAMの例であり、Tr1とTr2のバックゲートを、メモリセルの内部ノードであるN1とN2で制御している。B1とB2は信号を読み出すビット線であり、W1がワード線である。この構成によれば、Tr1とTr2の内、必要な片方のMOSのしきい値電圧を高く、他方を低く設定することができ、このメモリセルの電力を下げることができる。
図18は本発明で用いる構造を模式的に示したものである。ソースS、ドレインD、ゲートG1、及びゲート酸化膜OXを有するMOSが、埋め込み酸化膜UTBの上に載り、SOI構造を作っており、このUTBの下の基板の半導体部分をバックゲートG2とするものである。ここで、ゲート酸化膜OXの厚さがTOXであり、ソースSやドレインDの厚さがTSOI、埋め込み酸化膜UTBの厚さがTBOXであるが、TOXはHigh−k膜を用いる場合は異なるが2nm以下、TSOIは20nm程度、TBOXは10〜20nm程度である。
Claims (4)
- CPUと複数のアクセラレータを備えた半導体装置において、
前記アクセラレータの各々は複数のパイプ段を備え、
前記パイプ段の少なくとも一つのパイプ段は、MOSトランジスタで構成された回路を
含むと共に、該MOSトランジスタのしきい値電圧を制御できる端子を有し、
前記端子の各々は、それぞれ独立に前記MOSトランジスタのしきい値電圧を制御でき
る回路に接続され、前記パイプ段の各々はその端子が、このパイプ段を構成するMOSトランジスタのしきい値電圧をパイプ段ごとに独立に制御され、前記パイプ段の各々の動作周波数が所定の周波数以上になるように制御されることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記端子は、前記MOSトランジスタがバルクMOSの場合は、基板電圧端子であり、
前記MOSトランジスタが、FD−SOI構造を有する場合は、バックゲート端子である
ことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記パイプ段が演算処理を行っている時と行っていない時とでは、前記端子を用いて前
記MOSトランジスタのしきい値電圧が異なるように制御されることを特徴とする半導体
装置。 - 請求項1に記載の半導体装置において、
前記端子には、前記パイプ段における演算処理の開始に同期して電圧が印加され、該演算処理が終了すると前記端子に印加されている電圧を信号の流れに従って元の電圧値に戻すことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008320842A JP4972634B2 (ja) | 2008-12-17 | 2008-12-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008320842A JP4972634B2 (ja) | 2008-12-17 | 2008-12-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010147647A JP2010147647A (ja) | 2010-07-01 |
JP4972634B2 true JP4972634B2 (ja) | 2012-07-11 |
Family
ID=42567644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008320842A Expired - Fee Related JP4972634B2 (ja) | 2008-12-17 | 2008-12-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4972634B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5661445B2 (ja) * | 2010-12-14 | 2015-01-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびその製造方法 |
CN108713225B (zh) * | 2016-03-02 | 2021-04-13 | 夏普株式会社 | 有源矩阵基板以及具备有源矩阵基板的液晶显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000134088A (ja) * | 1998-10-26 | 2000-05-12 | Hitachi Ltd | 半導体集積回路装置 |
JP2003234643A (ja) * | 2002-02-07 | 2003-08-22 | Mitsubishi Electric Corp | 半導体集積回路装置の設計方法および半導体集積回路装置 |
JP4401621B2 (ja) * | 2002-05-07 | 2010-01-20 | 株式会社日立製作所 | 半導体集積回路装置 |
JP2004327827A (ja) * | 2003-04-25 | 2004-11-18 | Sharp Corp | 集積回路および集積回路の回路構成方法 |
JP2006237388A (ja) * | 2005-02-25 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路及び半導体集積回路の制御方法及び信号伝送回路 |
JP4800700B2 (ja) * | 2005-08-01 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いた半導体集積回路 |
-
2008
- 2008-12-17 JP JP2008320842A patent/JP4972634B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010147647A (ja) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7732864B2 (en) | Semiconductor device and semiconductor integrated circuit using the same | |
Noel et al. | Multi-$ V_ {T} $ UTBB FDSOI device architectures for low-power CMOS circuit | |
Henzler | Power management of digital circuits in deep sub-micron CMOS technologies | |
KR100898192B1 (ko) | 반도체 집적회로, 그 반도체 집적회로의 설계방법 및 그반도체 집적회로 설계용 프로그램 | |
US7307445B2 (en) | Apparatus and methods for multi-gate silicon-on-insulator transistors | |
JP5049691B2 (ja) | 半導体集積回路 | |
JP5364125B2 (ja) | 半導体装置 | |
US8390331B2 (en) | Flexible CMOS library architecture for leakage power and variability reduction | |
US7880526B2 (en) | Level Shifter, standard cell, system and method for level shifting | |
US7375547B2 (en) | Semiconductor integrated circuit and semiconductor integrated circuit manufacturing method | |
US20070198962A1 (en) | Semiconductor integrated circuit and method of designing layout of the same | |
US7755148B2 (en) | Semiconductor integrated circuit | |
US20040140483A1 (en) | Semiconductor integrated circuit and fabrication method for same | |
Su et al. | Body bias control for a coarse grained reconfigurable accelerator implemented with silicon on thin box technology | |
JP3686174B2 (ja) | 半導体集積回路装置 | |
JP4972634B2 (ja) | 半導体装置 | |
CN102647175A (zh) | 微处理器装置以及选择基底偏压的方法 | |
JP3883319B2 (ja) | 待機時電流減少回路 | |
TW201725524A (zh) | 使用絕緣體上覆矽技術之混合叢庫追跡設計的方法、設備及系統 | |
JP2008004259A (ja) | 半導体集積回路 | |
Fujita et al. | Power optimization considering the chip temperature of low power reconfigurable accelerator CMA-SOTB | |
JP2009070939A (ja) | 半導体集積回路 | |
Al-Hertani et al. | A new subthreshold leakage model for NMOS transistor stacks | |
JP2009193981A (ja) | 半導体集積回路装置 | |
Çeliker et al. | Analysis and Comparison of Logic Architectures for Digital Circuits in a-IGZO Thin-Film Transistor Technologies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |