JP3883319B2 - 待機時電流減少回路 - Google Patents
待機時電流減少回路 Download PDFInfo
- Publication number
- JP3883319B2 JP3883319B2 JP03414099A JP3414099A JP3883319B2 JP 3883319 B2 JP3883319 B2 JP 3883319B2 JP 03414099 A JP03414099 A JP 03414099A JP 3414099 A JP3414099 A JP 3414099A JP 3883319 B2 JP3883319 B2 JP 3883319B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- standby
- nmos transistor
- pmos transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に低電圧動作回路から発生する待機時の電流を減少させるのに適した待機時電流減少回路に関する。
【０００２】
【従来の技術】
一般に、低電圧動作回路で信号の伝達速度を減少させるためにはトランジスタの動作電圧を低くする。このため、待機時時に、しきい値電圧によるスレショルドリーク電流が著しく増加するため、そのリーク電流をいかにして減少させるかが重要な要件となっている。
【０００３】
以下、従来の待機時電流減少回路を添付図面に基づき説明する。
まず、従来の技術による待機時電流減少回路は、複数の論理回路を介して流れるリーク電流を減少させるように、論理回路の外に高いしきい値電圧を有するＰＭＯＳ及びＮＭＯＳトランジスタを接続させて、論理回路全体のリーク電流をコントロールしている。
図１は従来の待機時電流減少回路の１例の構成図である。
図１に示すように、この待機時電流減少回路は、メイン電源ラインＶｃｃと、接地ラインＶｓｓと、サブ電源ラインＶｃｃ−Ｌと、サブ接地ラインＶｓｓ−Ｌと、メイン電源ラインとサブ電源ラインとの間に形成されたＰＭＯＳトランジスタＨＰＭ１と、メイン接地ラインとサブ接地ラインとの間に形成されたＮＭＯＳトランジスタＨＮＭ１と、サブ電源ラインとサブ接地ラインとの間に形成された複数の論理回路１１とから構成される。
【０００４】
論理回路１１は複数のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタから構成され、各トランジスタは低いしきい値電圧を有する。メイン電源ラインとサブ電源ラインとの間に形成されたＰＭＯＳトランジスタＨＰＭ１及びメイン接地ラインとサブ接地ラインとの間に形成されたＮＭＯＳトランジスタＨＮＭ１は、論理回路１１のトランジスタよりは相対的に高いしきい値電圧を有する。ＮＭＯＳトランジスタＨＮＭ１のゲートにはアクティブ信号ＡＣＴが入力され、ＰＭＯＳトランジスタＨＰＭ１のゲートにはアクティブバー信号（／）ＡＣＴが入力される。
【０００５】
このように構成された従来の第１実施形態による待機時電流減少回路の動作を以下に説明する。
まず、アクティブ動作時には、ＮＭＯＳトランジスタＨＮＭ１のゲートにはアクティブ信号ＡＣＴが入力され、ＰＭＯＳトランジスタＨＰＭ１のゲートにはアクティブバー信号（／）ＡＣＴが入力され、ＰＭＯＳトランジスタＨＰＭ１及びＮＭＯＳトランジスタＨＮＭ１がターンオンし、サブ電源ラインＶｃｃ−Ｌの電圧をＶｃｃレベルに、サブ接地ラインＶｓｓ−Ｌの電圧をＶｓｓレベルにする。したがって、論理回路１１の両端に正規の電圧が加えられ正常に動作し、出力が出される通常の回路として動作する。
【０００６】
次いで、待機時時には、アクティブ信号ＡＣＴ、アクティブバー信号（／）ＡＣＴが反転し、ＰＭＯＳトランジスタＨＰＭ１とＮＭＯＳトランジスタＨＮＭ１はオフ状態となる。これにより、サブ電源ラインとサブ接地ラインはそれぞれメイン電源ラインとメイン接地ラインから分離される。すなわち、サブ電源ラインに充電されていた電圧が複数の論理回路１１に印加される電源電圧となり、サブ接地ラインの電圧は論理回路１１に印加される接地電圧となる。
ここで、電源電圧が高ければ高いほど論理回路を介して流れるリーク電流は増加し、電源電圧が低いほどリーク電流は減少する。その特性を利用して、サブ電源ラインとサブ接地ラインをそれぞれメイン電源ラインとメインサブラインとから分離させることにより、論理回路１１の電源電圧を低くし、リーク電流を減少させている。
【０００７】
一方、図２は従来の別の例による待機時電流減少回路の構成図である。
図２に示すように、この回路は、メイン電源ラインＶｃｃと、メイン接地ラインＶｓｓと、サブ電源ラインＶｃｃ−Ｌと、サブ接地ラインＶｓｓ−Ｌと、メイン電源ラインとサブ電源ラインとの間に形成されたＰＭＯＳトランジスタＨＰＭ１と、メイン接地ラインとサブ接地ラインとの間に形成されたＮＭＯＳトランジスタＨＮＭ１と、メイン電源ラインとサブ接地ラインとの間に形成された第１論理回路２１と、サブ電源ラインと前記メイン接地ラインとの間に形成された第２論理回路２１ａとから構成される。
ここで、回路構成に応じて第１、第２論理回路２１、２１ａの外に複数の論理回路が更に構成されてもよい。
【０００８】
第１、第２論理回路２１、２１ａは１つ以上のＰＭＯＳトランジスタと１つ以上のＮＭＯＳトランジスタとから構成される。ここで、第１、第２論理回路２１、２１ａの中で、待機時状態にターンオンされるトランジスタを有する論理回路はメイン電源ラインとサブ接地ラインの間に連結し、ターンオフされるトランジスタを有する論理回路はサブ電源ラインとメイン接地ラインの間に連結する。２つの論理回路２１、２１ａを動作させる際、サブ電源ラインとサブ接地ラインにかかる負荷を略半分ぐらい低減させることができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記のような従来の待機時電流減少回路は以下のような問題点があった。
▲１▼ 待機時状態からアクティブ状態に戻る時間は、メイン電源ラインとサブ電源ラインとを連結し、メイン接地ラインとサブ接地ラインとを連結するトランジスタの大きさによって影響されるので、そのトランジスタの大きさを最適化する必要があるが、そのトランジスタを最適化する過程には長い時間が必要である。
▲２▼ 回路設計の様式をテキスト化したネットリストを用いてトップ−ダウン方式で設計するため、回路を自動的に合成する方法には適用し難い。
▲３▼ 回路構成に応ずる広い面積が要求され、構成が複雑である。
▲４▼ メイン電源ラインとサブ電源ラインとの間に及びメイン接地ラインとサブ接地ラインとの間に高いしきい値電圧を有するトランジスタが接続されるため、スタンバイ状態からアクティブ状態に戻るにあたってそれらのトランジスタがキャパシタのように動作する。そのため、サブ電源ライン、サブ接地ラインがメイン電源ライン及びメイン接地ラインと同じ電圧になるのに長い時間がかかる。
【００１０】
本発明は上記の問題点を解決するためになされたものであり、その目的とするところは、リーク電流を極小化し、待機時状態からアクティブ状態に戻る時間をできるだけ短縮し、回路を自動的に合成するがとができることにより、既存技術の限界を克服することのできる待機時電流減少回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するための本発明の待機時電流減少回路は、電源電圧端に連結されたＰＭＯＳトランジスタと、接地電圧端に連結されたＮＭＯＳトランジスタとの間にＰＭＯＳトランジスタを介してＮＭＯＳトランジスタへ流れるリーク電流を遮断するスイッチング素子を接続したことを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の待機時電流減少回路を添付図面を参照して説明する。
まず、本発明の待機時電流減少回路は、リーク電流を減少させるために、複数の論理回路毎にスイッチング素子（本実施形態ではＮＭＯＳトランジスタ或いはＰＭＯＳトランジスタ）を接続して各論理回路ごとにリーク電流をコントロールする。
図３は本発明の第１実施形態による待機時電流減少回路の構成図である。
図３に示すように、電源電圧端Ｖｃｃと、接地電圧端Ｖｓｓと、電源電圧端と接地電圧端との間に複数の論理回路３１が接続されている。
【００１３】
ここで、論理回路３１はしきい値電圧の低いＰＭＯＳトランジスタＬＰＭ１とＮＭＯＳトランジスタＬＮＭ１とを有している。ＰＭＯＳトランジスタＬＰＭ１のソースは電源電圧端に連結され、ＮＭＯＳトランジスタＬＮＭ１のソースは接地電圧端に連結される。そして、ＰＭＯＳトランジスタＬＰＭ１とＮＭＯＳトランジスタＬＮＭ１との間にリーク電流を減少させるためのスイッチング素子、例えばしきい値電圧の高いＮＭＯＳトランジスタＨＮＭ１（以下、選択トランジスタと称する）３３が接続される。選択トランジスタ３３は複数の論理回路毎にそれぞれ配置されている。この選択トランジスタ３３は、そのゲートが図示のようにＡＣＴ端子に接続され、アクティブ動作時にはオン状態となり、待機時動作にはオフ状態となる。図示の例では論理回路３１は二つであるがもちろんより多くの回路を接続してもよい。
【００１４】
本実施形態では選択トランジスタとして、しきい値電圧の高いＮＭＯＳトランジスタＨＮＭ１を使用しているが、それに代えてしきい値電圧の低いＮＭＯＳトランジスタを使用してもよい。このようなしきい値電圧の低いＮＭＯＳトランジスタを用いた待機時電流減少回路の構成は図４に示されている。図４は本発明の第２実施形態による待機時電流減少回路の構成図であり、図３とは異なり選択トランジスタが低いしきい値電圧を有するＮＭＯＳトランジスタから構成されている。
【００１５】
このように構成された本発明の第１、第２実施形態による待機時電流減少回路の動作を以下に説明する。
図３、図４に示すように、選択トランジスタのゲートには、アクティブ動作時にはハイ信号を印加し、待機時時にはロー信号（図３の場合には０Ｖ、図４の場合にはリーク電流を減少させるため負（−）の電圧）を印加する。すなわち、スタンバイ時に選択トランジスタ３３のゲートにロー信号を印加すると、選択トランジスタ３３はオフ状態となる。これにより、ＰＭＯＳトランジスタＬＰＭ１からＮＭＯＳトランジスタＬＮＭ１につながるリーク経路が遮断される。このように、選択トランジスタ３３をオフさせてリーク経路を遮断することにより、しきい値電圧以下のリーク電流であるサブスレショルドのリーク電流を顕著に（シミュレーション結果によれば従来に比べて約１０、０００倍程度）減少させることができた。さらに、アクティブ動作状態から待機時状態に到達する時間は、メイン電源ライン、メイン接地ライン、サブ電源ライン、及びサブ接地ラインから構成される従来に比べて、本実施形態の場合トランジスタ間に接続された選択トランジスタをオンとさせるだけであるので、顕著に減少させることができる。
【００１６】
このように、本発明の第１、第２実施形態による待機時電流減少回路は、ＰＭＯＳトランジスタＬＰＭ１とＮＭＯＳトランジスタＬＮＭ１とから構成される論理回路内に選択トランジスタを接続することにより、ＰＭＯＳトランジスタＬＰＭ１からＮＭＯＳトランジスタＬＮＭ１へ流れるリーク電流を遮断することができる。
ここで、本発明の第１、第２実施形態においては、論理回路が単一のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタから構成されるインバーターを例示したが、前記論理回路を構成するＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの数に拘らずに全ての論理回路に同様に適用可能である。すなわち、前記論理回路はインバーター、ＮＡＮＤゲート、ＮＯＲゲート等の全ての論理回路を含む。
【００１７】
図５は本発明の第１、第２実施形態を用いた２入力のＮＡＮＤゲートの構成図である。
図５に示すように、第１入力信号により動作状態が決定される第１ＰＭＯＳトランジスタＬＰＭ１及び第１ＮＭＯＳトランジスタＬＮＭ１と、第２入力信号により動作状態が決定される第２ＰＭＯＳトランジスタＬＰＭ２及び第２ＮＭＯＳトランジスタＬＮＭ２と、そして第２ＰＭＯＳトランジスタＬＰＭ２と第２ＮＭＯＳトランジスタＬＮＭ２との間に接続される選択トランジスタ３３とから構成される。図示のように、第１、第２ＰＭＯＳトランジスタＬＰＭ１、ＬＰＭ２はソース／ドレインが共通に接続され、ソースが電源電圧端Ｖｃｃにドレインが選択トランジスタ３３のドレインに接続されている。一方、第１、第２ＮＭＯＳトランジスタＬＮＭ１，ＬＮＭ２は互いに直列に接続され、その直列に接続されたものが接地と選択トランジスタ３３のソースとに接続されている。３入力又はそれ以上の入力のＮＡＮＤでも同様に、それらのＰＭＯＳの回路とＮＭＯＳの回路との間に選択トランジスタ３３が接続される。
この選択トランジスタ３３は、図示の回路がＮＡＮＤゲートとして動作するとき、すなわちアクティブ動作時にはオン状態となり、待機時時にはオフ状態となる。
【００１８】
このように、ＮＡＮＤゲートとして構成される論理回路においても、第２ＰＭＯＳトランジスタＬＰＭ２と第２ＮＭＯＳトランジスタＬＮＭ２との間に選択トランジスタ３３を接続することにより、待機時時に第１、第２ＰＭＯＳトランジスタＬＰＭ２から第１、第２ＮＭＯＳトランジスタＬＮＭ２へリーク電流が流れるのを遮断する。
このように、ＮＡＮＤゲートだけでなく、ＮＯＲゲート等のような全ての論理回路にも適用可能である。
【００１９】
一方、図６は本発明の第３実施形態による待機時電流減少回路の構成図である。
図６に示すように、本発明の第３実施形態では、電源電圧端Ｖｃｃと接地電圧端Ｖｓｓとの間に複数の論理回路６１−１、６１−２、６１−３、６１−４・・・が接続される。本実施形態は、先の実施形態と異なり、これらの論理回路６１−１、６１−２、６１−３、６１−４・・・の全てに選択トランジスタを接続するのではなく、図面上奇数番目の論理回路６１−１、６１−３・・・にのみ選択トランジスタ３３を接続してる。
ここでは、論理回路６１−１、６１−２、６１−３、６１−４・・・として、低いしきい値電圧を有するＰＭＯＳトランジスタＬＰＭ１、ＬＰＭ２、ＬＰＭ３、ＬＰＭ４・・・及びＮＭＯＳトランジスタＬＮＭ１、ＬＮＭ２、ＬＮＭ３、ＬＮＭ４・・・から構成されるインバーターを例示した。
【００２０】
インバーターを構成するＰＭＯＳトランジスタＬＰＭ１、ＬＰＭ２、ＬＰＭ３、ＬＰＭ４・・・はＰ導電型の半導体基板７１のＮウェル上に形成される（図７参照）。Ｎウェルはアクティブ時にはＶｃｃにバイアスされている。待機時時に、Ｎウェルの電圧をＶｃｃ以上の電圧（例えばＤＲＡＭのＶPP）を加えて増加させるとＰＭＯＳトランジスタＬＰＭのしきい値電圧が高くなる。従って、サブスレッショルドのリークが減少するようになる。
【００２１】
図６に示すように、選択トランジスタ３３を奇数番目の論理回路にのみ構成する場合、選択トランジスタ３３のゲートにローレベルの信号を印加し、かつＮウェルの電圧を増加させると、待機時状態を維持させることができる。ＰＭＯＳトランジスタＬＰＭ１は前記のようにしきい値電圧が低いので、入力電圧がハイの場合もリーク電流により１番目の論理回路６１−１のＰＭＯＳトランジスタＬＰＭ１を通じてノード１がハイ状態に充電される。これにより、２番目の論理回路６１−２のＮＭＯＳトランジスタＬＮＭ２がターンオンされてＰＭＯＳトランジスタＬＰＭ２を介してリーク電流が流れることがあるが、ＰＭＯＳトランジスタＬＰＭ２のしきい値電圧が前述したようにＮウェルの電圧によって増加するようになるため、リーク電流の量は非常に少なくなる。
【００２２】
ここで、図７はＰ導電型の基板７１にＮウェルを形成しＮウェルの電圧を増加させたが、他に図８に示すようにＮ導電型の基板８１にＰウェルを形成しＰウェルの電圧を減少させてもよい。すなわち、図６のＮＭＯＳトランジスタＬＮＭ１、ＬＮＭ２、ＬＮＭ３、ＬＮＭ４・・・を、図８に示すようにＮ導電型の半導体基板８１に形成されたＰウェルに形成する。Ｐウェルはアクティブ時にはＶｓｓにバイアスされている。しかし、待機時時には、Ｐウェルの電圧をＶｓｓ以下の電圧（例えば、ＤＲＡＭのＶbb以下）に低くすると、ＮＭＯＳトランジスタＬＮＭ１、ＬＮＭ２、ＬＮＭ３、ＬＮＭ４・・・のしきい値電圧が高くなる。従って、サブスレッショルドのリークが減少する。
このように、Ｎウェル又はＰウェルを用いた本発明の第３実施形態によるスタンバイ電流減少回路はＤＲＡＭなどの出力ドライバにも適用可能である。本発明の第３実施形態を出力ドライバに適用する場合、ドライバの処理速度を向上させることができる。
【００２３】
【発明の効果】
本発明は、電源電圧端に連結されたＰＭＯＳトランジスタと接地電圧端に連結されたＮＭＯＳトランジスタとの間にスイッチング素子（選択トランジスタ）を接続して接地端側へのリーク電流の流れを遮断するようにしたので、待機時状態からアクティブ状態へ戻るにはその選択トランジスタをオンとさせるだけでよいので時間を短縮することができる。
また、本発明によれば、サブ電源ラインやサブ接地ラインを構成せずに、各論理回路を構成するトランジスタのしきい値電圧に応じたスイッチング素子をそれらのトランジスタの間に接続するので、レイアウト上の面積を最小化することができる。その上、メイン電源ラインとサブ電源ラインを接続するトランジスタとメイン接地ラインとサブ接地ラインとを接続するトランジスタを使用する必要がなく、それらのトランジスタの大きさを最適化させる必要がない。
さらには、従来は待機状態でのリーク電流を考慮して回路を設計しなければならなかったので、回路を設計した後に合成を行うことが難しかったが、本発明では待機状態でのリーク電流を考慮しなくても良いのでライブラリを見て設計しても、後で回路を合成することができる。
請求項５の発明によれば、インバーター、ＮＡＮＤゲート、ＮＯＲゲート等の論理素子を用いる全ての論理回路に適用可能なので、それらの論理回路の動作速度を改善させることができる。
【００２４】
請求項７、８の発明によれば、論理回路を構成するＰＭＯＳ及びＮＭＯＳトランジスタのうちＰＭＯＳトランジスタをＮウェル上に形成する。これにより、スタンバイ時に別にＰＭＯＳトランジスタのしきい値電圧を増加させなくてもＮウェルバイアスによって相対的にＰＭＯＳトランジスタのしきい値電圧を増加させることによりリーク電流の流れを防止することができる。
請求項９、１０の発明によれば、論理回路を構成するＰＭＯＳ及びＮＭＯＳトランジスタのうちＮＭＯＳトランジスタをＰウェル上に形成する。これにより、待機時時に別にＮＭＯＳトランジスタのしきい値電圧を減少させなくても、Ｐウェルバイアスによって相対的にＮＭＯＳトランジスタのしきい値電圧を増加させることによりリーク電流の流れを防止することができる。
【図面の簡単な説明】
【図１】 従来の第１実施形態による待機時電流減少回路の構成図。
【図２】 従来の第２実施形態による待機時電流減少回路の構成図。
【図３】 本発明の第１実施形態による待機時電流減少回路の構成図。
【図４】 本発明の第２実施形態による待機時電流減少回路の構成図。
【図５】 本発明の第１、第２実施形態を用いたＮＡＮＤゲートの構成図。
【図６】 本発明の第３実施形態による待機時電流減少回路の構成図。
【図７】 図６を説明するためのＣＭＯＳトランジスタの断面図。
【図８】 図６を説明するためのＣＭＯＳトランジスタの他の断面図。
【符号の説明】
１１、２１、３１、６１−１ 論理回路
３３ 選択トランジスタ
ＨＰＭｉ 高いしきい値電圧を有するＰＭＯＳトランジスタ
ＨＮＭｉ 高いしきい値電圧を有するＮＭＯＳトランジスタ
ＬＰＭｉ 低いしきい値電圧を有するＰＭＯＳトランジスタ
ＬＮＭｉ 低いしきい値電圧を有するＮＭＯＳトランジスタ
【発明の属する技術分野】
本発明は半導体装置に関し、特に低電圧動作回路から発生する待機時の電流を減少させるのに適した待機時電流減少回路に関する。
【０００２】
【従来の技術】
一般に、低電圧動作回路で信号の伝達速度を減少させるためにはトランジスタの動作電圧を低くする。このため、待機時時に、しきい値電圧によるスレショルドリーク電流が著しく増加するため、そのリーク電流をいかにして減少させるかが重要な要件となっている。
【０００３】
以下、従来の待機時電流減少回路を添付図面に基づき説明する。
まず、従来の技術による待機時電流減少回路は、複数の論理回路を介して流れるリーク電流を減少させるように、論理回路の外に高いしきい値電圧を有するＰＭＯＳ及びＮＭＯＳトランジスタを接続させて、論理回路全体のリーク電流をコントロールしている。
図１は従来の待機時電流減少回路の１例の構成図である。
図１に示すように、この待機時電流減少回路は、メイン電源ラインＶｃｃと、接地ラインＶｓｓと、サブ電源ラインＶｃｃ−Ｌと、サブ接地ラインＶｓｓ−Ｌと、メイン電源ラインとサブ電源ラインとの間に形成されたＰＭＯＳトランジスタＨＰＭ１と、メイン接地ラインとサブ接地ラインとの間に形成されたＮＭＯＳトランジスタＨＮＭ１と、サブ電源ラインとサブ接地ラインとの間に形成された複数の論理回路１１とから構成される。
【０００４】
論理回路１１は複数のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタから構成され、各トランジスタは低いしきい値電圧を有する。メイン電源ラインとサブ電源ラインとの間に形成されたＰＭＯＳトランジスタＨＰＭ１及びメイン接地ラインとサブ接地ラインとの間に形成されたＮＭＯＳトランジスタＨＮＭ１は、論理回路１１のトランジスタよりは相対的に高いしきい値電圧を有する。ＮＭＯＳトランジスタＨＮＭ１のゲートにはアクティブ信号ＡＣＴが入力され、ＰＭＯＳトランジスタＨＰＭ１のゲートにはアクティブバー信号（／）ＡＣＴが入力される。
【０００５】
このように構成された従来の第１実施形態による待機時電流減少回路の動作を以下に説明する。
まず、アクティブ動作時には、ＮＭＯＳトランジスタＨＮＭ１のゲートにはアクティブ信号ＡＣＴが入力され、ＰＭＯＳトランジスタＨＰＭ１のゲートにはアクティブバー信号（／）ＡＣＴが入力され、ＰＭＯＳトランジスタＨＰＭ１及びＮＭＯＳトランジスタＨＮＭ１がターンオンし、サブ電源ラインＶｃｃ−Ｌの電圧をＶｃｃレベルに、サブ接地ラインＶｓｓ−Ｌの電圧をＶｓｓレベルにする。したがって、論理回路１１の両端に正規の電圧が加えられ正常に動作し、出力が出される通常の回路として動作する。
【０００６】
次いで、待機時時には、アクティブ信号ＡＣＴ、アクティブバー信号（／）ＡＣＴが反転し、ＰＭＯＳトランジスタＨＰＭ１とＮＭＯＳトランジスタＨＮＭ１はオフ状態となる。これにより、サブ電源ラインとサブ接地ラインはそれぞれメイン電源ラインとメイン接地ラインから分離される。すなわち、サブ電源ラインに充電されていた電圧が複数の論理回路１１に印加される電源電圧となり、サブ接地ラインの電圧は論理回路１１に印加される接地電圧となる。
ここで、電源電圧が高ければ高いほど論理回路を介して流れるリーク電流は増加し、電源電圧が低いほどリーク電流は減少する。その特性を利用して、サブ電源ラインとサブ接地ラインをそれぞれメイン電源ラインとメインサブラインとから分離させることにより、論理回路１１の電源電圧を低くし、リーク電流を減少させている。
【０００７】
一方、図２は従来の別の例による待機時電流減少回路の構成図である。
図２に示すように、この回路は、メイン電源ラインＶｃｃと、メイン接地ラインＶｓｓと、サブ電源ラインＶｃｃ−Ｌと、サブ接地ラインＶｓｓ−Ｌと、メイン電源ラインとサブ電源ラインとの間に形成されたＰＭＯＳトランジスタＨＰＭ１と、メイン接地ラインとサブ接地ラインとの間に形成されたＮＭＯＳトランジスタＨＮＭ１と、メイン電源ラインとサブ接地ラインとの間に形成された第１論理回路２１と、サブ電源ラインと前記メイン接地ラインとの間に形成された第２論理回路２１ａとから構成される。
ここで、回路構成に応じて第１、第２論理回路２１、２１ａの外に複数の論理回路が更に構成されてもよい。
【０００８】
第１、第２論理回路２１、２１ａは１つ以上のＰＭＯＳトランジスタと１つ以上のＮＭＯＳトランジスタとから構成される。ここで、第１、第２論理回路２１、２１ａの中で、待機時状態にターンオンされるトランジスタを有する論理回路はメイン電源ラインとサブ接地ラインの間に連結し、ターンオフされるトランジスタを有する論理回路はサブ電源ラインとメイン接地ラインの間に連結する。２つの論理回路２１、２１ａを動作させる際、サブ電源ラインとサブ接地ラインにかかる負荷を略半分ぐらい低減させることができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記のような従来の待機時電流減少回路は以下のような問題点があった。
▲１▼ 待機時状態からアクティブ状態に戻る時間は、メイン電源ラインとサブ電源ラインとを連結し、メイン接地ラインとサブ接地ラインとを連結するトランジスタの大きさによって影響されるので、そのトランジスタの大きさを最適化する必要があるが、そのトランジスタを最適化する過程には長い時間が必要である。
▲２▼ 回路設計の様式をテキスト化したネットリストを用いてトップ−ダウン方式で設計するため、回路を自動的に合成する方法には適用し難い。
▲３▼ 回路構成に応ずる広い面積が要求され、構成が複雑である。
▲４▼ メイン電源ラインとサブ電源ラインとの間に及びメイン接地ラインとサブ接地ラインとの間に高いしきい値電圧を有するトランジスタが接続されるため、スタンバイ状態からアクティブ状態に戻るにあたってそれらのトランジスタがキャパシタのように動作する。そのため、サブ電源ライン、サブ接地ラインがメイン電源ライン及びメイン接地ラインと同じ電圧になるのに長い時間がかかる。
【００１０】
本発明は上記の問題点を解決するためになされたものであり、その目的とするところは、リーク電流を極小化し、待機時状態からアクティブ状態に戻る時間をできるだけ短縮し、回路を自動的に合成するがとができることにより、既存技術の限界を克服することのできる待機時電流減少回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するための本発明の待機時電流減少回路は、電源電圧端に連結されたＰＭＯＳトランジスタと、接地電圧端に連結されたＮＭＯＳトランジスタとの間にＰＭＯＳトランジスタを介してＮＭＯＳトランジスタへ流れるリーク電流を遮断するスイッチング素子を接続したことを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の待機時電流減少回路を添付図面を参照して説明する。
まず、本発明の待機時電流減少回路は、リーク電流を減少させるために、複数の論理回路毎にスイッチング素子（本実施形態ではＮＭＯＳトランジスタ或いはＰＭＯＳトランジスタ）を接続して各論理回路ごとにリーク電流をコントロールする。
図３は本発明の第１実施形態による待機時電流減少回路の構成図である。
図３に示すように、電源電圧端Ｖｃｃと、接地電圧端Ｖｓｓと、電源電圧端と接地電圧端との間に複数の論理回路３１が接続されている。
【００１３】
ここで、論理回路３１はしきい値電圧の低いＰＭＯＳトランジスタＬＰＭ１とＮＭＯＳトランジスタＬＮＭ１とを有している。ＰＭＯＳトランジスタＬＰＭ１のソースは電源電圧端に連結され、ＮＭＯＳトランジスタＬＮＭ１のソースは接地電圧端に連結される。そして、ＰＭＯＳトランジスタＬＰＭ１とＮＭＯＳトランジスタＬＮＭ１との間にリーク電流を減少させるためのスイッチング素子、例えばしきい値電圧の高いＮＭＯＳトランジスタＨＮＭ１（以下、選択トランジスタと称する）３３が接続される。選択トランジスタ３３は複数の論理回路毎にそれぞれ配置されている。この選択トランジスタ３３は、そのゲートが図示のようにＡＣＴ端子に接続され、アクティブ動作時にはオン状態となり、待機時動作にはオフ状態となる。図示の例では論理回路３１は二つであるがもちろんより多くの回路を接続してもよい。
【００１４】
本実施形態では選択トランジスタとして、しきい値電圧の高いＮＭＯＳトランジスタＨＮＭ１を使用しているが、それに代えてしきい値電圧の低いＮＭＯＳトランジスタを使用してもよい。このようなしきい値電圧の低いＮＭＯＳトランジスタを用いた待機時電流減少回路の構成は図４に示されている。図４は本発明の第２実施形態による待機時電流減少回路の構成図であり、図３とは異なり選択トランジスタが低いしきい値電圧を有するＮＭＯＳトランジスタから構成されている。
【００１５】
このように構成された本発明の第１、第２実施形態による待機時電流減少回路の動作を以下に説明する。
図３、図４に示すように、選択トランジスタのゲートには、アクティブ動作時にはハイ信号を印加し、待機時時にはロー信号（図３の場合には０Ｖ、図４の場合にはリーク電流を減少させるため負（−）の電圧）を印加する。すなわち、スタンバイ時に選択トランジスタ３３のゲートにロー信号を印加すると、選択トランジスタ３３はオフ状態となる。これにより、ＰＭＯＳトランジスタＬＰＭ１からＮＭＯＳトランジスタＬＮＭ１につながるリーク経路が遮断される。このように、選択トランジスタ３３をオフさせてリーク経路を遮断することにより、しきい値電圧以下のリーク電流であるサブスレショルドのリーク電流を顕著に（シミュレーション結果によれば従来に比べて約１０、０００倍程度）減少させることができた。さらに、アクティブ動作状態から待機時状態に到達する時間は、メイン電源ライン、メイン接地ライン、サブ電源ライン、及びサブ接地ラインから構成される従来に比べて、本実施形態の場合トランジスタ間に接続された選択トランジスタをオンとさせるだけであるので、顕著に減少させることができる。
【００１６】
このように、本発明の第１、第２実施形態による待機時電流減少回路は、ＰＭＯＳトランジスタＬＰＭ１とＮＭＯＳトランジスタＬＮＭ１とから構成される論理回路内に選択トランジスタを接続することにより、ＰＭＯＳトランジスタＬＰＭ１からＮＭＯＳトランジスタＬＮＭ１へ流れるリーク電流を遮断することができる。
ここで、本発明の第１、第２実施形態においては、論理回路が単一のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタから構成されるインバーターを例示したが、前記論理回路を構成するＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの数に拘らずに全ての論理回路に同様に適用可能である。すなわち、前記論理回路はインバーター、ＮＡＮＤゲート、ＮＯＲゲート等の全ての論理回路を含む。
【００１７】
図５は本発明の第１、第２実施形態を用いた２入力のＮＡＮＤゲートの構成図である。
図５に示すように、第１入力信号により動作状態が決定される第１ＰＭＯＳトランジスタＬＰＭ１及び第１ＮＭＯＳトランジスタＬＮＭ１と、第２入力信号により動作状態が決定される第２ＰＭＯＳトランジスタＬＰＭ２及び第２ＮＭＯＳトランジスタＬＮＭ２と、そして第２ＰＭＯＳトランジスタＬＰＭ２と第２ＮＭＯＳトランジスタＬＮＭ２との間に接続される選択トランジスタ３３とから構成される。図示のように、第１、第２ＰＭＯＳトランジスタＬＰＭ１、ＬＰＭ２はソース／ドレインが共通に接続され、ソースが電源電圧端Ｖｃｃにドレインが選択トランジスタ３３のドレインに接続されている。一方、第１、第２ＮＭＯＳトランジスタＬＮＭ１，ＬＮＭ２は互いに直列に接続され、その直列に接続されたものが接地と選択トランジスタ３３のソースとに接続されている。３入力又はそれ以上の入力のＮＡＮＤでも同様に、それらのＰＭＯＳの回路とＮＭＯＳの回路との間に選択トランジスタ３３が接続される。
この選択トランジスタ３３は、図示の回路がＮＡＮＤゲートとして動作するとき、すなわちアクティブ動作時にはオン状態となり、待機時時にはオフ状態となる。
【００１８】
このように、ＮＡＮＤゲートとして構成される論理回路においても、第２ＰＭＯＳトランジスタＬＰＭ２と第２ＮＭＯＳトランジスタＬＮＭ２との間に選択トランジスタ３３を接続することにより、待機時時に第１、第２ＰＭＯＳトランジスタＬＰＭ２から第１、第２ＮＭＯＳトランジスタＬＮＭ２へリーク電流が流れるのを遮断する。
このように、ＮＡＮＤゲートだけでなく、ＮＯＲゲート等のような全ての論理回路にも適用可能である。
【００１９】
一方、図６は本発明の第３実施形態による待機時電流減少回路の構成図である。
図６に示すように、本発明の第３実施形態では、電源電圧端Ｖｃｃと接地電圧端Ｖｓｓとの間に複数の論理回路６１−１、６１−２、６１−３、６１−４・・・が接続される。本実施形態は、先の実施形態と異なり、これらの論理回路６１−１、６１−２、６１−３、６１−４・・・の全てに選択トランジスタを接続するのではなく、図面上奇数番目の論理回路６１−１、６１−３・・・にのみ選択トランジスタ３３を接続してる。
ここでは、論理回路６１−１、６１−２、６１−３、６１−４・・・として、低いしきい値電圧を有するＰＭＯＳトランジスタＬＰＭ１、ＬＰＭ２、ＬＰＭ３、ＬＰＭ４・・・及びＮＭＯＳトランジスタＬＮＭ１、ＬＮＭ２、ＬＮＭ３、ＬＮＭ４・・・から構成されるインバーターを例示した。
【００２０】
インバーターを構成するＰＭＯＳトランジスタＬＰＭ１、ＬＰＭ２、ＬＰＭ３、ＬＰＭ４・・・はＰ導電型の半導体基板７１のＮウェル上に形成される（図７参照）。Ｎウェルはアクティブ時にはＶｃｃにバイアスされている。待機時時に、Ｎウェルの電圧をＶｃｃ以上の電圧（例えばＤＲＡＭのＶPP）を加えて増加させるとＰＭＯＳトランジスタＬＰＭのしきい値電圧が高くなる。従って、サブスレッショルドのリークが減少するようになる。
【００２１】
図６に示すように、選択トランジスタ３３を奇数番目の論理回路にのみ構成する場合、選択トランジスタ３３のゲートにローレベルの信号を印加し、かつＮウェルの電圧を増加させると、待機時状態を維持させることができる。ＰＭＯＳトランジスタＬＰＭ１は前記のようにしきい値電圧が低いので、入力電圧がハイの場合もリーク電流により１番目の論理回路６１−１のＰＭＯＳトランジスタＬＰＭ１を通じてノード１がハイ状態に充電される。これにより、２番目の論理回路６１−２のＮＭＯＳトランジスタＬＮＭ２がターンオンされてＰＭＯＳトランジスタＬＰＭ２を介してリーク電流が流れることがあるが、ＰＭＯＳトランジスタＬＰＭ２のしきい値電圧が前述したようにＮウェルの電圧によって増加するようになるため、リーク電流の量は非常に少なくなる。
【００２２】
ここで、図７はＰ導電型の基板７１にＮウェルを形成しＮウェルの電圧を増加させたが、他に図８に示すようにＮ導電型の基板８１にＰウェルを形成しＰウェルの電圧を減少させてもよい。すなわち、図６のＮＭＯＳトランジスタＬＮＭ１、ＬＮＭ２、ＬＮＭ３、ＬＮＭ４・・・を、図８に示すようにＮ導電型の半導体基板８１に形成されたＰウェルに形成する。Ｐウェルはアクティブ時にはＶｓｓにバイアスされている。しかし、待機時時には、Ｐウェルの電圧をＶｓｓ以下の電圧（例えば、ＤＲＡＭのＶbb以下）に低くすると、ＮＭＯＳトランジスタＬＮＭ１、ＬＮＭ２、ＬＮＭ３、ＬＮＭ４・・・のしきい値電圧が高くなる。従って、サブスレッショルドのリークが減少する。
このように、Ｎウェル又はＰウェルを用いた本発明の第３実施形態によるスタンバイ電流減少回路はＤＲＡＭなどの出力ドライバにも適用可能である。本発明の第３実施形態を出力ドライバに適用する場合、ドライバの処理速度を向上させることができる。
【００２３】
【発明の効果】
本発明は、電源電圧端に連結されたＰＭＯＳトランジスタと接地電圧端に連結されたＮＭＯＳトランジスタとの間にスイッチング素子（選択トランジスタ）を接続して接地端側へのリーク電流の流れを遮断するようにしたので、待機時状態からアクティブ状態へ戻るにはその選択トランジスタをオンとさせるだけでよいので時間を短縮することができる。
また、本発明によれば、サブ電源ラインやサブ接地ラインを構成せずに、各論理回路を構成するトランジスタのしきい値電圧に応じたスイッチング素子をそれらのトランジスタの間に接続するので、レイアウト上の面積を最小化することができる。その上、メイン電源ラインとサブ電源ラインを接続するトランジスタとメイン接地ラインとサブ接地ラインとを接続するトランジスタを使用する必要がなく、それらのトランジスタの大きさを最適化させる必要がない。
さらには、従来は待機状態でのリーク電流を考慮して回路を設計しなければならなかったので、回路を設計した後に合成を行うことが難しかったが、本発明では待機状態でのリーク電流を考慮しなくても良いのでライブラリを見て設計しても、後で回路を合成することができる。
請求項５の発明によれば、インバーター、ＮＡＮＤゲート、ＮＯＲゲート等の論理素子を用いる全ての論理回路に適用可能なので、それらの論理回路の動作速度を改善させることができる。
【００２４】
請求項７、８の発明によれば、論理回路を構成するＰＭＯＳ及びＮＭＯＳトランジスタのうちＰＭＯＳトランジスタをＮウェル上に形成する。これにより、スタンバイ時に別にＰＭＯＳトランジスタのしきい値電圧を増加させなくてもＮウェルバイアスによって相対的にＰＭＯＳトランジスタのしきい値電圧を増加させることによりリーク電流の流れを防止することができる。
請求項９、１０の発明によれば、論理回路を構成するＰＭＯＳ及びＮＭＯＳトランジスタのうちＮＭＯＳトランジスタをＰウェル上に形成する。これにより、待機時時に別にＮＭＯＳトランジスタのしきい値電圧を減少させなくても、Ｐウェルバイアスによって相対的にＮＭＯＳトランジスタのしきい値電圧を増加させることによりリーク電流の流れを防止することができる。
【図面の簡単な説明】
【図１】 従来の第１実施形態による待機時電流減少回路の構成図。
【図２】 従来の第２実施形態による待機時電流減少回路の構成図。
【図３】 本発明の第１実施形態による待機時電流減少回路の構成図。
【図４】 本発明の第２実施形態による待機時電流減少回路の構成図。
【図５】 本発明の第１、第２実施形態を用いたＮＡＮＤゲートの構成図。
【図６】 本発明の第３実施形態による待機時電流減少回路の構成図。
【図７】 図６を説明するためのＣＭＯＳトランジスタの断面図。
【図８】 図６を説明するためのＣＭＯＳトランジスタの他の断面図。
【符号の説明】
１１、２１、３１、６１−１ 論理回路
３３ 選択トランジスタ
ＨＰＭｉ 高いしきい値電圧を有するＰＭＯＳトランジスタ
ＨＮＭｉ 高いしきい値電圧を有するＮＭＯＳトランジスタ
ＬＰＭｉ 低いしきい値電圧を有するＰＭＯＳトランジスタ
ＬＮＭｉ 低いしきい値電圧を有するＮＭＯＳトランジスタ
Claims (10)
- 電源電圧端に連結されたＰＭＯＳトランジスタと、
接地電圧端に連結されたＮＭＯＳトランジスタと、
待機モード時に電流パスを遮断するために前記ＰＭＯＳトランジスタとＮＭＯＳトランジスタの間に接続され、アクティブ信号が直接入力されて動作するものであって、待機モード時には前記電流パスを遮断するように動作するスイッチング素子とを備えることを特徴とする待機時電流減少回路。 - 前記スイッチング素子は、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタなど半導体で実現可能な任意のスイッチング素子であることを特徴とする請求項１記載の待機時電流減少回路。
- 電源電圧端及び接地電圧端と、
前記電源電圧端と接地電圧端との間に１つ以上のＰＭＯＳトランジスタから１つ以上のＮＭＯＳトランジスタへ電流が流れるように接続されている複数の論理回路と、
待機モード時に前記各論理回路の前記ＰＭＯＳトランジスタから前記ＮＭＯＳトランジスタに流れるリーク電流の電流パスを遮断するために、前記各論理回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの間に接続され、アクティブ信号が直接入力されて動作するものであって、待機モード時には前記電流パスを遮断するように動作する選択トランジスタとを備えることを特徴とする待機時電流減少回路。 - 前記選択トランジスタは、前記論理回路を構成するＮＭＯＳトランジスタに比べて更に低いしきい値電圧を有するＮＭＯＳトランジスタ、又は前記論理回路を構成するＰＭＯＳトランジスタに比べて更に低いしきい値電圧を有するＰＭＯＳトランジスタであることを特徴とする請求項３記載の待機時電流減少回路。
- 前記論理回路は、インバーター、ＮＡＮＤゲート、ＮＯＲゲート等の全ての論理回路を含むことを特徴とする請求項３記載の待機時電流減少回路。
- 電源電圧端及び接地電圧端と、
前記電源電圧端と接地電圧端との間に１つ以上のＰＭＯＳトランジスタと１つ以上のＮＭＯＳトランジスタとが、動作時にそれらに電流が流れるように接続された論理回路が並列に複数接続されている回路と、
前記回路に並列接続されている論理回路の前記ＰＭＯＳトランジスタから前記ＮＭＯＳトランジスタに流れるリーク電流の電流パスを遮断するために偶数番目または奇数番目前記論理回路の前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの間に接続され、アクティブ信号が直接入力されて動作するものであって、待機モード時には前記電流パスを遮断するように動作する選択トランジスタとを備えることを特徴とする待機時電流減少回路。 - 前記論理回路を構成するＰＭＯＳトランジスタとＮＭＯＳトランジスタのうち前記ＰＭＯＳトランジスタはＮウェル上に形成されることを特徴とする請求項６記載の待機時電流減少回路。
- 前記Ｎウェル上に形成されたＰＭＯＳトランジスタは、スタンバイ時に前記Ｎウェルのバイアスによってしきい値電圧が相対的に増加することを特徴とする請求項７記載の待機時電流減少回路。
- 前記論理回路を構成するＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのうち前記ＮＭＯＳトランジスタはＰウェル上に形成されることを特徴とする請求項６記載の待機時電流減少回路。
- 前記Ｐウェル上に形成されたＮＭＯＳトランジスタ（ＬＮＭ１、ＬＮＭ２、ＬＮＭ３、ＬＮＭ４・・・）は、待機時時に前記Ｐウェルのバイアスによってしきい値電圧が相対的に増加することを特徴とする請求項９記載の待機時電流減少回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR4191/1998 | 1998-02-12 | ||
| KR1019980004191A KR100252844B1 (ko) | 1998-02-12 | 1998-02-12 | 스탠바이전류 감소회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11284501A JPH11284501A (ja) | 1999-10-15 |
| JP3883319B2 true JP3883319B2 (ja) | 2007-02-21 |
Family
ID=19532939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03414099A Expired - Fee Related JP3883319B2 (ja) | 1998-02-12 | 1999-02-12 | 待機時電流減少回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6288586B1 (ja) |
| JP (1) | JP3883319B2 (ja) |
| KR (1) | KR100252844B1 (ja) |
| DE (1) | DE19905749B4 (ja) |
| GB (1) | GB2334391B (ja) |
| TW (1) | TW415079B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11328955A (ja) * | 1998-05-14 | 1999-11-30 | Mitsubishi Electric Corp | 半導体回路装置 |
| JP3912960B2 (ja) * | 2000-06-20 | 2007-05-09 | 株式会社東芝 | 半導体集積回路、論理演算回路およびフリップフロップ |
| JP4366858B2 (ja) * | 2000-09-18 | 2009-11-18 | ソニー株式会社 | Ｍｏｓトランジスタ回路 |
| JP4291295B2 (ja) * | 2005-04-08 | 2009-07-08 | エルピーダメモリ株式会社 | 論理回路 |
| US20080054973A1 (en) * | 2006-09-06 | 2008-03-06 | Atmel Corporation | Leakage improvement for a high-voltage latch |
| US7904847B2 (en) * | 2008-02-18 | 2011-03-08 | International Business Machines Corporation | CMOS circuit leakage current calculator |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56111180A (en) * | 1980-02-06 | 1981-09-02 | Toshiba Corp | Semiconductor device |
| JPS57160213A (en) * | 1981-03-27 | 1982-10-02 | Toshiba Corp | Flip-flop circuit |
| JPS57192138A (en) * | 1981-05-21 | 1982-11-26 | Fujitsu Ltd | Logical circuit providing power save function |
| EP0225960B1 (de) * | 1985-12-07 | 1991-03-20 | Deutsche ITT Industries GmbH | CMOS-Inverterkette |
| JP2660056B2 (ja) * | 1989-09-12 | 1997-10-08 | 三菱電機株式会社 | 相補型ｍｏｓ半導体装置 |
| JP3126766B2 (ja) * | 1990-12-07 | 2001-01-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5084638A (en) * | 1991-03-11 | 1992-01-28 | Motorola, Inc. | Driver circuit with controlled output drive signal characteristics |
| US5329175A (en) * | 1992-11-13 | 1994-07-12 | Advanced Micro Devices, Inc. | Reduced noise, low power, high speed output buffer |
| US5592114A (en) * | 1994-07-14 | 1997-01-07 | National Science Counsil | True type single-phase shift circuit |
| US5642061A (en) * | 1995-04-17 | 1997-06-24 | Hitachi America, Ltd. | Short circuit current free dynamic logic clock timing |
| KR0150750B1 (ko) * | 1995-05-19 | 1998-10-01 | 김주용 | 대기상태의 전력 소모를 감소시키기 위한 반도체 장치 |
| DE19601370C1 (de) * | 1996-01-16 | 1997-06-12 | Siemens Ag | Statische Halteglieder mit einphasigem Steuersignal |
| US5917355A (en) * | 1997-01-16 | 1999-06-29 | Sun Microsystems, Inc. | Edge-triggered staticized dynamic flip-flop with conditional shut-off mechanism |
-
1998
- 1998-02-12 KR KR1019980004191A patent/KR100252844B1/ko not_active IP Right Cessation
-
1999
- 1999-01-15 TW TW088100584A patent/TW415079B/zh not_active IP Right Cessation
- 1999-02-03 US US09/243,469 patent/US6288586B1/en not_active Expired - Lifetime
- 1999-02-11 DE DE19905749A patent/DE19905749B4/de not_active Expired - Fee Related
- 1999-02-12 JP JP03414099A patent/JP3883319B2/ja not_active Expired - Fee Related
- 1999-02-12 GB GB9903237A patent/GB2334391B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990069746A (ko) | 1999-09-06 |
| DE19905749A1 (de) | 1999-08-26 |
| US6288586B1 (en) | 2001-09-11 |
| TW415079B (en) | 2000-12-11 |
| KR100252844B1 (ko) | 2000-04-15 |
| GB2334391A (en) | 1999-08-18 |
| GB9903237D0 (en) | 1999-04-07 |
| JPH11284501A (ja) | 1999-10-15 |
| DE19905749B4 (de) | 2004-04-29 |
| GB2334391B (en) | 2000-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297139B1 (ko) | 반도체 집적회로 | |
| US6710625B2 (en) | Semiconductor integrated circuit having a gate array structure | |
| US6359472B2 (en) | Semiconductor integrated circuit and its fabrication method | |
| EP0528956B1 (en) | BASIC CELL FOR BiCMOS GATE ARRAY | |
| US6781409B2 (en) | Apparatus and methods for silicon-on-insulator transistors in programmable logic devices | |
| US20040075470A1 (en) | Semiconductor integrated circuit, method and program for designing the semiconductor integrated circuit | |
| JP2004186666A (ja) | 半導体集積回路装置 | |
| JP2000013215A (ja) | 半導体集積回路 | |
| US7703062B2 (en) | Semiconductor integrated circuit and method of designing layout of the same | |
| US20040140483A1 (en) | Semiconductor integrated circuit and fabrication method for same | |
| US20010005148A1 (en) | Semiconductor intergrated circuit having logic circuit comprising transistors with lower threshold voltage values and improved pattern layout | |
| JP3883319B2 (ja) | 待機時電流減少回路 | |
| US4503341A (en) | Power-down inverter circuit | |
| JP3737908B2 (ja) | フューズラッチ回路 | |
| JP2003101397A (ja) | 半導体セル | |
| US7768818B1 (en) | Integrated circuit memory elements | |
| JP2007110254A (ja) | 集積回路 | |
| US20050097496A1 (en) | High-speed and low-power logical unit | |
| JP2000040810A (ja) | 半導体装置 | |
| JP2648119B2 (ja) | 半導体集積回路 | |
| US6774671B2 (en) | Multi-purpose transistor array | |
| US6946875B2 (en) | Universal logic module and ASIC using the same | |
| JP3073064B2 (ja) | 多入力論理回路及び半導体メモリ | |
| JPH0218960A (ja) | 相補型クロックドナンド回路 | |
| JPH1064265A (ja) | 半導体装置の出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051228 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060124 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060822 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061114 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |