CN103081108B - 薄膜晶体管基板及其制造方法、显示装置 - Google Patents

薄膜晶体管基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN103081108B
CN103081108B CN201180043132.7A CN201180043132A CN103081108B CN 103081108 B CN103081108 B CN 103081108B CN 201180043132 A CN201180043132 A CN 201180043132A CN 103081108 B CN103081108 B CN 103081108B
Authority
CN
China
Prior art keywords
film transistor
thin film
semiconductor layer
electrode
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180043132.7A
Other languages
English (en)
Other versions
CN103081108A (zh
Inventor
宫本忠芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103081108A publication Critical patent/CN103081108A/zh
Application granted granted Critical
Publication of CN103081108B publication Critical patent/CN103081108B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

有源矩阵基板（20a）包括：绝缘基板（10a）；第一薄膜晶体管（5a），其包括设置在绝缘基板（10a）上的第一栅极电极（11b）和具有第一沟道区域（Ca）的第一氧化物半导体层（13a）；第二薄膜晶体管（5b），其包括设置在绝缘基板（10a）上的第二栅极电极（11c）和具有第二沟道区域（Cb）的第二氧化物半导体层（13b）；和覆盖第一氧化物半导体层（13a）和第二氧化物半导体层（13b）的第二栅极绝缘膜（17）。而且，在第二栅极绝缘膜（17）上设置有隔着第二栅极绝缘膜（17）与第一沟道区域（Ca）和第二沟道区域（Cb）相对配置的第三栅极电极（25）。

Description

薄膜晶体管基板及其制造方法、显示装置
技术领域
本发明涉及薄膜晶体管基板，特别涉及使用氧化物半导体的半导体层的薄膜晶体管基板及其制造方法、显示装置。
背景技术
在有源矩阵基板中，按照图像的最小单元即各像素，例如设置有薄膜晶体管（ThinFilmTransistor、以下也称为“TFT”）作为开关元件。
另外，近年来，在有源矩阵基板中，作为图像的最小单元即各像素的开关元件，提案有：替代非晶硅的半导体层的现有的薄膜晶体管，而使用由能够高速移动的IGZO（In-Ga-Zn-O）类的氧化物半导体膜形成的氧化物半导体的半导体层（以下也称为“氧化物半导体层”）的TFT。
更加具体来讲，例如公开具有双栅极结构的TFT（例如参照专利文献1），该双栅极结构包括：设置在绝缘基板上的第一栅极电极；以覆盖第一栅极电极的方式设置的第一栅极绝缘膜；以与第一栅极电极重叠的方式设置在第一栅极绝缘膜上的氧化物半导体层；在氧化物半导体层上与氧化物半导体层连接的源极电极和漏极电极；以覆盖氧化物半导体层的方式设置的第二栅极绝缘膜；和设置在第二栅极绝缘膜上的第二栅极电极。
现有技术文献
技术文献
专利文献1：日本特开2009－176865号公报
发明内容
发明想要解决的问题
在此，一般的周边电路一体型的显示装置中，例如要求有：像素的开关元件所使用的泄露电流低的薄膜晶体管；和周边电路所使用的阈值电压低且能够高速驱动的薄膜晶体管。
另外，在使用多个薄膜晶体管制作周边电路的情况下，从高速驱动的观点出发，需要n型沟道和p型沟道双方的CMOS逆变器、构成逆变器的两个薄膜晶体管的阈值电压的差大的增强/耗尽（E/D）逆变器被广泛使用，但是在非晶态IGZO等的高速移动氧化物半导体中，其大多为n型（电子）传导，即使通过掺杂也不会成为p型（空穴）传导，因此不能够使用于CMOS电路结构。
因此，在使用高速移动氧化物半导体的电路中，存在不能利用CMOS逆变器电路的问题，需要独立地控制各薄膜晶体管的阈值电压，并且必须制作能够高速动作的E/D逆变器电路。
但是，在上述专利文献1所记载的TFT中，虽然进行双栅极驱动（对第一栅极电极和第二栅极电极施加相同电位进行驱动），能够实现峰抑制，但即使在使用两个具有上述双栅极驱动结构的薄膜晶体管来制作逆变器的情况下，也难以独立地控制构成逆变器的两个晶体管的各个阈值电压。因此，存在不能够使两个薄膜晶体管的阈值电压不同，不能够充分地增大两个薄膜晶体管的阈值电压的差的问题。
于是，本发明是鉴于上述问题而完成的，其目的在于提供一种能够以简单的结构形成阈值电压不同的多个薄膜晶体管的薄膜晶体管基板及其制造方法、显示装置。
用于解决问题的方案
为了达成目的，本发明的薄膜晶体管基板的特征在于，包括：绝缘基板；第一薄膜晶体管，其包括设置在绝缘基板上的第一栅极电极和设置在第一栅极电极上的具有第一沟道区域的第一半导体层；第二薄膜晶体管，其包括设置在绝缘基板上的第二栅极电极和设置在第二栅极电极上的具有第二沟道区域的第二半导体层；覆盖第一半导体层和第二半导体层的绝缘膜；和第三栅极电极，其设置在绝缘膜上，且隔着该绝缘膜与第一沟道区域和第二沟道区域中的至少一个相对配置。
根据该结构，能够通过控制与第三栅极电极连接的配线（电源用配线）的电位量，来控制第一薄膜晶体管和第二薄膜晶体管的阈值电压，因此能够使第一薄膜晶体管与第二薄膜晶体管的阈值电压不同。从而，能够充分地增大两个薄膜晶体管的阈值电压的差，因此，能够以简单的结构容易地制作具备由阈值电压不同的第一薄膜晶体管和第二薄膜晶体管构成的薄膜晶体管（即，E/D逆变器）的薄膜晶体管基板。
另外，第三栅极电极作为噪声屏蔽用电极发挥作用，因此，在第一薄膜晶体管和第二薄膜晶体管中，能够有效地抑制噪声。从而，例如，能够使在第一薄膜晶体管和第二薄膜晶体管各自设置的源极电极和漏极电极的电压稳定。
另外，在本发明的薄膜晶体管基板中，优选第三栅极电极包括选自铟锡氧化物（ITO）、铟锌氧化物（IZO）、含有氧化硅的铟锡氧化物（ITSO）、氧化铟（In2O3）、氧化锡（SnO2）和氧化锌（ZnO）中的至少一种金属氧化物。
根据该结构，使用铟锡氧化物（ITO）等的透明的金属氧化物，因此，在进行设计布局时，不发生因配置第三栅极电极的配线而导致的像素的开口率的降低，能够进行自由度高的设计。
另外，在本发明的薄膜晶体管基板中，优选第一半导体层和第二半导体层为氧化物半导体层。
根据该结构，与在半导体层使用有非晶硅的薄膜晶体管相比，能够形成电子迁移率大且能够进行低温工艺的薄膜晶体管。
另外，在本发明的薄膜晶体管基板中，优选氧化物半导体层包括选自铟（In）、镓（Ga）、铝（Al）、铜（Cu）和锌（Zn）中的至少一种的金属氧化物。
根据该结构，包括这些材料的氧化物半导体层即使为非晶状迁移率也高，因此能够增大开关元件的导通电阻。
另外，本发明的薄膜晶体管基板中，优选氧化物半导体层包括铟镓锌氧化物（IGZO）。
根据该结构，在薄膜晶体管中，能够获得高迁移率、低断开电流的良好特性。
另外，本发明的薄膜晶体管基板中，优选第一半导体层和第二半导体层为硅类半导体层。
另外，本发明的薄膜晶体管基板中，还包括：设置在绝缘基板上的第三薄膜晶体管；和设置在绝缘膜上的构成第三薄膜晶体管的辅助电容的透明电极，第三栅极电极和透明电极由同一材料形成。
根据该结构，第三栅极电极和透明电极由同一材料形成，因此，能够由同一材料同时形成第三栅极电极和透明电极。从而，能够使薄膜晶体管基板的制造工序简单化，实现成本降低。
另外，本发明的薄膜晶体管基板具备以下优良的特性：能够以简单的结构容易地制作具备由阈值电压不同的第一薄膜晶体管和第二薄膜晶体管构成的薄膜晶体管（即E/D逆变器）的薄膜晶体管基板。从而，本发明的薄膜晶体管基板能够很好地使用于具备薄膜晶体管基板、与薄膜晶体管基板相对配置的对置基板和设置于薄膜晶体管基板和对置基板之间的显示介质层的显示装置。另外，本发明的显示装置能够很好地使用于显示介质层为液晶层的显示装置。
本发明的薄膜晶体管基板的制造方法，其特征在于：薄膜晶体管基板包括：绝缘基板；第一薄膜晶体管，其包括设置在绝缘基板上的第一栅极电极和设置在第一栅极电极上的具有第一沟道区域的第一半导体层；第二薄膜晶体管，其包括设置在绝缘基板上的第二栅极电极和设置在第二栅极电极上的具有第二沟道区域的第二半导体层；和覆盖第一半导体层和第二半导体层的绝缘膜，薄膜晶体管基板的制造方法至少包括：在绝缘基板上形成第一栅极电极和第二栅极电极的第一栅极电极和第二栅极电极形成工序；在第一栅极电极上形成第一半导体层，在第二栅极电极上形成第二半导体层的半导体层形成工序；以覆盖第一半导体层和第二半导体层的方式形成绝缘膜的绝缘膜形成工序；和在绝缘膜上，以与第一沟道区域和第二沟道区域中的至少一个相对配置的方式形成第三栅极电极的第三栅极电极形成工序。
根据该结构，能够通过控制与第三栅极电极连接的配线（电源用配线）的电位量，来控制第一薄膜晶体管和第二薄膜晶体管的阈值电压，因此能够制作可使第一薄膜晶体管与第二薄膜晶体管的阈值电压不同的薄膜晶体管基板。从而，能够充分地增大两个薄膜晶体管的阈值电压的差，因此，能够以简单的结构容易地制作具备由阈值电压不同的第一薄膜晶体管和第二薄膜晶体管构成的薄膜晶体管（即，E/D逆变器）的薄膜晶体管基板。
另外，第三栅极电极作为噪声屏蔽用电极发挥作用，因此，在第一薄膜晶体管和第二薄膜晶体管中，能够有效地抑制噪声。从而，例如，能够制作可使在第一薄膜晶体管和第二薄膜晶体管各自设置的源极电极和漏极电极的电压稳定的薄膜晶体管基板。
另外，本发明的薄膜晶体管基板的制造方法中，薄膜晶体管基板还具备设置在绝缘基板上的第三薄膜晶体管基板，在第三栅极电极形成工序中，可以由同一材料同时形成第三栅极电极和构成第三薄膜晶体管的辅助电容的透明电极。
根据该结构，能够由同一材料同时形成第三栅极电极和透明电极，因此能够使制造工序简单化，实现成本降低。
发明效果
根据本发明，能够以简单的结构容易地制作具备阈值电压不同的多个薄膜晶体管的薄膜晶体管基板。
附图说明
图1是具有具备本发明的实施方式的薄膜晶体管的有源矩阵基板（薄膜晶体管基板）的液晶显示装置的截面图。
图2是具备本发明的实施方式的薄膜晶体管的有源矩阵基板的平面图。
图3是具备本发明的实施方式的薄膜晶体管的有源矩阵基板的平面图。
图4是本发明的实施方式的有源矩阵基板的截面图。
图5是用于说明本发明的实施方式的薄膜晶体管的电路图。
图6是以截面表示本发明的实施方式的薄膜晶体管和有源矩阵基板的制造工序的说明图。
图7是以截面表示本发明的实施方式的薄膜晶体管和有源矩阵基板的制造工序的说明图。
图8是以截面表示本发明的实施方式的薄膜晶体管和有源矩阵基板的制造工序的说明图。
图9是以截面表示本发明的实施方式的薄膜晶体管和有源矩阵基板的制造工序的说明图。
图10是以截面表示本发明的实施方式的薄膜晶体管和有源矩阵基板的制造工序的说明图。
图11是以截面表示本发明的实施方式的薄膜晶体管和有源矩阵基板的制造工序的说明图。
图12是以截面表示本发明的实施方式的薄膜晶体管和有源矩阵基板的制造工序的说明图。
图13是以截面表示本发明的实施方式的薄膜晶体管和有源矩阵基板的制造工序的说明图。
图14是以截面表示对置基板的制造工序的说明图。
图15是表示本发明的实施方式的薄膜晶体管的变形例的截面图。
图16是用于说明图15所示的薄膜晶体管的电路图。
具体实施方式
以下，参照附图对本发明的实施方式详细地进行说明。其中，本发明不限定于以下的实施方式。
图1是具有具备本发明的实施方式的薄膜晶体管的有源矩阵基板（薄膜晶体管基板）的液晶显示装置的截面图，图2是具备本发明的实施方式的薄膜晶体管的有源矩阵基板的平面图。另外，图3是具备本发明的实施方式的薄膜晶体管的有源矩阵基板的平面图，图4是本发明的实施方式的有源矩阵基板的截面图。
如图1所示，液晶显示装置50包括：相互相对设置的有源矩阵基板20a和对置基板30；和设置在有源矩阵基板20a和对置基板30之间的作为显示介质层的液晶层40。另外，液晶显示装置50包括密封材料35，其与有源矩阵基板20a和对置基板30相互粘接，并且为了将液晶层40封入有源矩阵基板20a和对置基板30之间而设置为框状。
另外，在液晶显示装置50中，如图1～图3所示，规定有由多个像素等构成、在密封材料35的内侧的部分进行图像显示的显示区域D，另外，在从有源矩阵基板20a的对置基板30突出的部分规定有驱动电路区域（端子区域）T。如图2、图3所示，该驱动电路区域T设置在显示区域D的周边。
另外，在驱动电路区域T设置有栅极驱动器区域Tg和源极驱动器区域Ts。而且，在栅极驱动器区域Tg设置有对显示区域D的扫描配线（栅极配线）11a进行驱动的栅极驱动器26，在源极驱动器区域Ts设置有对显示区域D的信号配线（源极配线）16a进行驱动的源极驱动器27。
如图3、图4所示，有源矩阵基板20a包括绝缘基板10a，还包括在显示区域D中，在绝缘基板10a上相互平行延伸地设置的多个扫描配线11a、和在绝缘基板10a上相互平行延伸地设置的多个信号配线16a。
另外，有源矩阵基板20a包括薄膜晶体管5，如图4所示，该薄膜晶体管5包括：作为驱动电路（即，栅极驱动器26）的有源元件、形成在绝缘基板10a上的第一薄膜晶体管5a和第二薄膜晶体管5b；和作为像素的开关元件、形成在绝缘基板10a上的第三薄膜晶体管5c。
另外，如图4所示，有源矩阵基板20a包括：以覆盖第一薄膜晶体管5a、第二薄膜晶体管5b和第三薄膜晶体管5c的方式设置的第二栅极绝缘膜17；和以覆盖第二栅极绝缘膜17的方式设置的平坦化膜18。另外，有源矩阵基板20a包括：设置在平坦化膜18的表面上的由铟锡氧化物（ITO）等形成的透明电极28；设置在透明电极28的表面上的层间绝缘膜42；在层间绝缘膜42上设置为矩阵状、与第三薄膜晶体管5c连接的多个像素电极19a；和以覆盖各像素电极19a的方式设置的取向膜（未图示）。
此外，在本实施方式中，在第三薄膜晶体管5c中，采用由上述透明电极28和像素电极19a形成辅助电容的结构（层叠结构）。
如图3所示，扫描配线11a被引出至驱动电路区域T的栅极驱动器区域Tg，在该栅极驱动器区域Tg，与栅极端子19b连接。
另外，如图3所示，信号配线16a作为中继用的配线被引出至驱动电路区域T的源极驱动器区域Ts，在该源极驱动器区域Ts，与源极端子19c连接。
如图4所示，第一薄膜晶体管5a包括：设置在绝缘基板10a上的第一栅极电极11b；以覆盖第一栅极电极11b的方式设置的第一栅极绝缘膜12；和设置在第一栅极绝缘膜12上的第一氧化物半导体层13a，其具有以与第一栅极电极11b重叠的方式呈岛状地设置的第一沟道区域Ca，另外，第一薄膜晶体管5a还包括设置在第一氧化物半导体层13a上的与第一栅极电极11b重叠并且以夹着第一沟道区域Ca相互对峙的方式设置的源极电极16aa和漏极电极16b。
另外，同样地，如图4所示，第二薄膜晶体管5b包括：设置在绝缘基板10a上的第二栅极电极11c；以覆盖第二栅极电极11c的方式设置的第一栅极绝缘膜12；和设置在第一栅极绝缘膜12上的第二氧化物半导体层13b，其具有以与第二栅极电极11c重叠的方式呈岛状地设置的第二沟道区域Cb。另外，第二薄膜晶体管5b还包括设置在第二氧化物半导体层13b上的与第二栅极电极11c重叠并且以夹着第二沟道区域Cb相互对峙的方式设置的源极电极16aa和漏极电极16b。
另外，第三薄膜晶体管5c具有底部栅极结构，如图4所示，包括：设置在绝缘基板10a上的第四栅极电极11d；以覆盖第四栅极电极11d的方式设置的第一栅极绝缘膜12；和设置在第一栅极绝缘膜12上的第三氧化物半导体层13c，其具有以与第四栅极电极11d重叠的方式呈岛状地设置的第三沟道区域Cc。另外，第三薄膜晶体管5c还包括设置在第三氧化物半导体层13c上的与第四栅极电极11d重叠并且以夹着第三沟道区域Cc相互对峙的方式设置的源极电极16aa和漏极电极16b。
第一～第三氧化物半导体层13a、13b、13c例如由包括铟镓锌氧化物（IGZO）等的氧化物半导体膜形成。
此外，源极电极16aa是信号配线16a向侧方突出的部分，如图4所示，由第一导电层14a和第二导电层15a的层叠膜构成。另外，如图4所示，漏极电极16b由第一导电层14b和第二导电层15b的层叠膜构成。
而且，构成第三薄膜晶体管5c的漏极电极16b经由在第二栅极绝缘膜17、平坦化膜18和层间绝缘膜42的层叠膜形成的接触孔Cd与像素电极19a连接。
如后述的图14（c）所示，对置基板30包括绝缘基板10b和彩色滤光片层，该彩色滤光片层具有：呈格子状地设置在绝缘基板10b上的黑矩阵21；和在黑矩阵21的各格子间分别设置的红色层、绿色层和蓝色层等的着色层22。另外，对置基板30包括：以覆盖该彩色滤光片层的方式设置的共用电极23；和设置在共用电极23上的光间隔物24；和以覆盖共用电极23的方式设置的取向膜（未图示）。
液晶层40例如由具有电光学特性的向列型液晶材料等构成。
在上述结构的液晶显示装置50中，在各像素，从栅极驱动器26将栅极信号经由扫描配线11a发送至第四栅极电极11d，在第三薄膜晶体管5c成为导通状态时，从源极驱动器27将源极信号经由信号配线16a发送至源极电极16aa，经由第三氧化物半导体层13c和漏极电极16b对像素电极19a写入规定的电荷。
此时，在有源矩阵基板20a的各像素电极19a与对置基板30的共用电极23之间产生电位差，液晶层40、即各像素的液晶电容、和与该液晶电容并列连接的辅助电容被施加规定的电压。
而且，在液晶显示装置50中，各像素中，通过对液晶层40印加的电压的大小而改变液晶层40的取向状态，调整液晶层40的光透过率，显示图像。
在此，在本实施方式中，如图4所示，在作为驱动电路（即，栅极驱动器26或源极驱动器27）的能动元件发挥功能的第一薄膜晶体管5a的特征在于，在第一氧化物半导体层13a的第一沟道区域Ca的上方设置有由透明电极构成的第三栅极电极25。另外，在作为驱动电路（即，栅极驱动器26或源极驱动器27）的能动元件发挥功能的第二薄膜晶体管5b的特征在于，在第二氧化物半导体层13b的第二沟道区域Cb的上方设置有由透明电极构成的第三栅极电极25。
更具体来讲，如图4所示，在第一薄膜晶体管和第二薄膜晶体管5a、5b各自中，第三栅极电极25隔着第二栅极绝缘膜17与第一氧化物半导体层13a和第二氧化物半导体层13b的沟道区域Ca、Cb相对配置。
采用这种结构，通过控制接地的配线（电源用配线）的电位量，来对第一薄膜晶体管5a和第二薄膜晶体管5b的阈值电压进行控制，能够使第一薄膜晶体管5a和第二薄膜晶体管5b的阈值电压不同。其结果是，能够充分增大第一薄膜晶体管5a与第二薄膜晶体管5b之间的阈值电压的差。
更具体来讲，例如如图5所示，将第一薄膜晶体管5a的第三栅极电极25与电位Vss的配线31连接，并且将第二薄膜晶体管5b的第三栅极电极25与具有与配线31的电位不同的电位Vdd的配线32连接，由此能够控制第一薄膜晶体管5a和第二薄膜晶体管5b的阈值电压，能够使第一薄膜晶体管5a与第二薄膜晶体管5b的阈值电压不同。
其结果是，能够以简单的结构容易地制作具备由阈值电压不同的第一薄膜晶体管5a和第二薄膜晶体管5b构成的薄膜晶体管（即，E/D逆变器）的有源矩阵基板20a。
另外，第三栅极电极25作为噪声屏蔽用电极发挥作用，因此，在第一薄膜晶体管和第二薄膜晶体管5a、5b中，能够有效地抑制噪声，能够使源极电极16aa和漏极电极16b的电压稳定。
另外，在上述现有技术中，第二栅极电极由钼（Mo）形成，由与形成透明电极的铟锡氧化物（ITO）不同的材料形成，因此，在采用上述层叠结构时，不能够利用同一材料同时形成第二栅极电极和透明电极。
相对于此，在本实施方式中，能够利用同一材料同时形成第三栅极电极25和构成辅助电容的透明电极28，因此，能够使制造工序简单化，能够实现成本降低。
此外，作为形成第三栅极电极25和上述透明电极28的材料，除了上述铟锡氧化物（ITO）之外，例如能够使用铟锌氧化物（IZO）、含有氧化硅的铟锡氧化物（ITSO）、氧化铟（In2O3）、氧化锡（SnO2）和氧化锌（ZnO）等的具有透光性的金属氧化物。
而且，本实施方式中，第一薄膜晶体管5a作为阈值电压高的增强型的薄膜晶体管使用，另外，第二薄膜晶体管5b作为阈值电压低的耗尽型的薄膜晶体管使用。而且，利用这些第一薄膜晶体管5a和第二薄膜晶体管5b，来构成阈值电压差大的增强/耗尽（E/D）逆变器。
另外，第三薄膜晶体管5c作为阈值电压高、且泄露电流低的增强型的薄膜晶体管使用于像素的开关元件。
接着，使用图6～图14对本实施方式的液晶显示装置50的制造方法的一个例子进行说明。图6～图13是以截面表示薄膜晶体管和有源矩阵基板的制造工序的说明图，图14是以截面表示对置基板的制造工序的说明图。此外，本实施方式的制造方法具备薄膜晶体管和有源矩阵基板制作工序、对置基板制作工序和液晶注入工序。
首先，对薄膜晶体管和有源矩阵基板制作工序进行说明。
＜第一栅极电极和第二栅极电极形成工序＞
首先，在玻璃基板、硅基板、具有耐热性的塑料基板等的绝缘基板10a的基板整体，利用溅射法，形成例如钼膜（厚度150nm左右）等。然后，对该钼膜进行光蚀刻、湿蚀刻和抗蚀剂的剥离洗净，由此，如图6所示，在绝缘基板10a上形成第一栅极电极11b和第二栅极电极11c。此外，在与第一栅极电极11b和第二栅极电极11c的形成同时，形成第四栅极电极11d、扫描配线11a和信号配线16a。
另外，在本实施方式中，作为构成第一栅极电极11b、第二栅极电极11c和第四栅极电极11d的金属膜，例示有单层结构的钼膜，但也可以例如利用铝膜、钨膜、钽膜、铬膜、钛膜、铜膜等的金属膜或它们的合金膜、金属氮化物的膜，以50nm～300nm的厚度形成这些栅极电极11。
另外，作为形成上述塑料基板的材料。例如能够使用聚对苯二甲酸乙二酯、聚对萘二甲酸乙二酯、聚醚砜树脂、丙烯酸树脂和聚酰亚胺树脂。
＜第一栅极绝缘膜形成工序＞
接着，在形成有第一栅极电极11b、第二栅极电极11c和第四栅极电极11d的基板整体，利用CVD法形成例如氮化硅膜（厚度200nm～500nm左右），如图7所示，以覆盖第一栅极电极11b、第二栅极电极11c和第四栅极电极11d的方式形成第一栅极绝缘膜12。
此外，也可以采用以两层叠层结构形成第一栅极绝缘膜12的结构。在该情况下，除了上述的氮化硅膜（SiNx）之外，能够使用例如氧化硅膜（SiOx）、氮氧化硅膜（SiOxNy、x＞y）、氧氮化硅膜（SiNxOy、x＞y）等。
另外，从防止来自绝缘基板10a的杂质等的扩散的观点出发，优选作为下层侧的栅极绝缘膜使用氮化硅膜或氧氮化硅硅膜，并且作为上层侧的栅极绝缘膜使用氧化硅膜或氮氧化硅膜的构成。
例如，作为下层侧的栅极绝缘膜能够以SiH4和NH3为反应气体形成膜厚100nm至200nm的氮化硅膜，并且作为上层侧的栅极绝缘膜能够以N2O、SiH4为反应气体形成膜厚50nm至100nm的氧化硅膜。
另外，从利用低的成膜温度形成栅极泄露电流少的致密的第一栅极绝缘膜12的观点出发，优选使氩气等的稀有气体包含于反应气体中而混入绝缘膜。
＜氧化物半导体层形成工序＞
然后，利用溅射法，形成例如IGZO类的氧化物半导体膜（厚度30nm～100nm左右），然后对该氧化物半导体膜进行光蚀刻、湿蚀刻和抗蚀剂的剥离洗净，由此如图7所示，在第一栅极电极11b、第二栅极电极11c和第四栅极电极11d上形成第一～第三氧化物半导体层13a、13b、13c。
＜源极漏极形成工序＞
进而，在形成有第一～第三氧化物半导体层13a、13b、13c的基板整体，利用溅射法依次形成例如钛膜（厚度30nm～150nm）和铜膜（厚度50nm～400nm左右）等。然后，对该铜膜进行光蚀刻和湿蚀刻，并且对该钛膜进行干蚀刻和抗蚀剂的剥离洗净，由此，如图8所示，形成信号配线16a（参照图3）、源极电极16aa和漏极电极16b。
此时，使第一氧化物半导体层13a的第一沟道区域Ca、第二氧化物半导体层13b的第二沟道区域Cb和第三氧化物半导体层13c的第三沟道区域Cc露出。
另外，如图8所示，在第一薄膜晶体管5a中，源极电极16aa和漏极电极16b设置为夹着第一沟道区域Ca相互对峙。
另外，同样，如图8所示，在第二薄膜晶体管5b中，源极电极16aa和漏极电极16b设置为夹着第二沟道区域Cb相互对峙。
另外，同样，如图8所示，在第三薄膜晶体管5c中，源极电极16aa和漏极电极16b设置为夹着第三沟道区域Cc相互对峙。
此外，在本实施方式中，作为构成源极电极16aa和漏极电极16b的金属膜，例示有叠层结构的钛膜和铜膜，但也可以例如采用由铝膜、钨膜、钽膜、铬膜等的金属膜或它们的合金膜、金属氮化物的膜形成源极电极16aa和漏极电极16b的结构。
另外，作为导电性材料也可以为使用铟锡氧化物（ITO）、铟锌氧化物（IZO）、含有氧化硅的铟锡氧化物（ITSO）、氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）等的具有透光性的材料的结构。
另外，作为蚀刻加工可以使用上述干蚀刻或湿蚀刻中的任一种，但在处理大面积基板的情况下，优选使用干蚀刻。作为蚀刻气体，能够使用CF4、NF3、SF6、CHF3等的氟类气体、Cl2、BCl3、SiCl4、CCl4等的氯类气体、氧气等，也可以采用添加氦气、氩气等惰性气体的结构。
＜第二栅极绝缘膜形成工序＞
接着，在形成有源极电极16aa和漏极电极16b（即形成有第一～第三薄膜晶体管5a、5b、5c）的基板的整体，利用等离子体CVD法形成例如氮化硅膜、氧化硅膜、氮氧化硅膜等，如图9所示，使覆盖第一～第三氧化物半导体层13a、13b、13c、源极电极16aa和漏极电极16b的第二栅极绝缘膜17形成为厚度200～300nm左右。
此外，在本实施方式中，作为第二栅极绝缘膜17例如使用TEOS（TetraEthylOrthoSilicate：正硅酸乙酯）作为原料气体，例如能够利用等离子体CVD法形成膜厚200nm～300nm的氧化硅膜。
＜平坦化膜形成工序＞
接着，在形成有第二栅极绝缘膜17的基板的整体，利用旋转涂层法或缝隙涂层法，将由感光性的丙烯酸树脂等构成的感光性的有机绝缘膜涂布至厚度1.0μm～3.0μm左右，由此，如图10所示，在第二栅极绝缘膜17的表面上以覆盖第一氧化物半导体层13a、第二氧化物半导体层13b和第三氧化物半导体层13c的方式形成平坦化膜18。
＜开口部形成工序＞
接着，对平坦化膜18进行曝光和显影，由此，如图11所示，在平坦化膜18形成位于第一～第三薄膜晶体管5a、5b、5c的上方的开口部Ce、Cf、Cg。此外，此时，如图11如所示，在平坦化膜18形成接触孔Cd用的开口部Ch。
＜第三栅极电极形成工序＞
接着，在形成有第二栅极绝缘膜17和平坦化膜18的基板整体，利用溅射法形成例如由铟锡氧化物构成的ITO膜（厚度50nm～200nm左右）等的透明导电膜。之后，对该透明导电膜进行光蚀刻、湿蚀刻和抗蚀剂的剥离洗净，由此，如图12所示，在开口部Cf、Cg的底面即第二栅极绝缘膜17的表面上形成由透明电极构成的第三栅极电极25，并且在开口部Ce的表面上形成构成第三薄膜晶体管5c的辅助电容的透明电极28。
在此，如图12所示，在第一薄膜晶体管和第二薄膜晶体管5a，5b中，第三栅极电极25隔着第二栅极绝缘膜17与第一氧化物半导体层13a和第二氧化物半导体层13b的沟道区域Ca、Cb相对配置。从而，第三栅极电极25作为噪声屏蔽用电极发挥作用，因此，在第一薄膜晶体管和第二薄膜晶体管5a、5b中，能够有效地抑制噪声，能够使源极电极16aa和漏极电极16b的电压稳定。
另外，能够由同一材料同时形成第三栅极电极25和构成辅助电容的透明电极28，因此，能够使制造工序简单化，能够实现成本降低。
另外，如上所述，通过控制接地的配线（电源用配线）的电位量，来控制第一薄膜晶体管5a和第二薄膜晶体管5b的阈值电压，能够使第一薄膜晶体管5a与第二薄膜晶体管5b的阈值电压不同，能够充分增大两个薄膜晶体管的阈值电压的差。
＜层间绝缘膜形成工序＞
接着，在形成有第三栅极电极25和透明电极28的基板的整体，利用等离子体CVD法，形成例如氮化硅膜、氧化硅膜、氮氧化硅膜等，如图13所示，将覆盖第一～第三薄膜晶体管5a、5b、5c的（即，覆盖第一～第三氧化物半导体层13a、13b、13c、源极电极16aa、漏极电极16b和第三栅极电极25的）层间绝缘膜42形成为厚度200～300nm左右。
＜接触孔形成工序＞
接着，对第二栅极绝缘膜17、平坦化膜18和层间绝缘膜42进行曝光和显影，由此，如图13所示，在第二栅极绝缘膜17、平坦化膜18和层间绝缘膜42形成到达漏极电极16b的接触孔Cd。
＜像素电极、辅助电容形成工序＞
接着，在形成有层间绝缘膜42的基板整体，利用溅射法形成例如由铟锡氧化物构成的ITO膜（厚度50nm～200nm左右）等的透明导电膜。然后，对该透明导电膜进行光蚀刻、湿蚀刻和抗蚀剂的剥离洗净，如图4所示，形成像素电极19a、栅极端子19b（参照图3）、源极端子19c（参照图3）。
此时，如图4所示，像素电极19a以覆盖接触孔Cd的表面的方式形成在第二栅极绝缘膜17、平坦化膜18和层间绝缘膜42的表面上。
另外，形成像素电极19a，由此在第三薄膜晶体管5c中，能够由上述透明电极28和像素电极19a形成辅助电容。从而，不需要在与第三薄膜晶体管5c相同的层形成辅助电容配线，因此，能够提高有源矩阵基板20a的像素部的开口率。
此外，作为像素电极19a的材料，在形成透射型的液晶显示装置50的情况下，能够使用包含氧化钨的铟氧化物、铟锌氧化物（IZO）、包含氧化钛的铟氧化物、铟锡氧化物（ITO）等。另外，除了上述铟锌氧化物、铟锡氧化物以外，也能够使用含有氧化硅的铟锡氧化物（ITSO）等。
另外，在形成反射型的液晶显示装置50的情况下，作为具有反射性的金属薄膜，能够设为使用由钛、钨、镍、金、铂、银、铝、镁、钙、锂和它们的合金构成的导电膜，使用该金属薄膜作为像素电极19a的结构。
如上述的方式，能够制作图4所示的有源矩阵基板20a。
＜对置基板制作工序＞
首先，在玻璃基板等的绝缘基板10b的基板整体，利用旋转涂层法或缝隙涂层法，例如在涂布有着色为黑色的感光性树脂后，对该涂布膜进行曝光和显影，由此，如图14（a）所示，将黑矩阵21形成为厚度1.0μm左右。
接着，在形成有黑矩阵21的基板整体，利用旋转涂层法或缝隙涂层法，例如在涂布有着色为红色、绿色或蓝色的感光性树脂后，对该涂布膜进行曝光和显影，如图14（a）所示，将选择的颜色的着色层22（例如，红色层）形成为厚度2.0μm左右。接着，对与其它的两种颜色也重复同样的工序，将其它的两种颜色的着色层22（例如，绿色层和蓝色层）形成为厚度2.0μm左右。
然后，在形成有各色的着色层22的基板上利用溅射法，堆积例如ITO膜等的透明导电膜，由此，如图14（b）所示，将共用电极23形成为厚度50nm～200nm左右。
最后，在形成有共用电极23的基板整体，利用旋转涂层法或缝隙涂层法涂布感光性树脂后，对该涂布膜进行曝光和显影，由此，如图14（c）所示，将光间隔物24形成为厚度4μm左右。
如上所述，能够制作对置基板30。
＜液晶注入工序＞
首先，在通过上述有源矩阵基板制作工序所制作的有源矩阵基板20a和通过上述对置基板制作工序所制作的对置基板30的各表面，利用印刷法涂布聚酰亚胺的树脂膜后，对该涂布膜进行烧成和摩擦处理，由此形成取向膜。
接着，例如在形成有上述取向膜的对置基板30的表面，呈框状地印刷由UV（ultraviolet：紫外光）硬化和热硬化并用型树脂等构成的密封材料35后，向密封件的内侧滴下液晶材料。
然后，在减压下，将滴下有上述液晶材料的对置基板30与形成有上述取向膜的有源矩阵基板20a贴合后，将该贴合后的贴合体放置于大气压下，由此对该贴合体的表面和背面进行加压。
接着，在对被上述贴合体夹持的密封材料35照射UV光后，对该贴合体进行加热，由此使密封材料35硬化。
最后，例如通过切割将上述密封材料35硬化后的贴合体断开，由此将其不需要的部分除去。
如上述的方式，能够制造本实施方式的液晶显示装置50。
根据以上说明过的本实施方式，能够获得以下的效果。
（1）在本实施方式中，设为以下结构：在第二栅极绝缘膜17上，设置有隔着第二栅极绝缘膜17与第一沟道区域Ca和第二沟道区域Cb相对配置的第三栅极电极25。从而，使第一薄膜晶体管5a的第三栅极电极25和第二薄膜晶体管5b的第三栅极电极25与电位的不同的配线31、32连接，由此能够控制第一薄膜晶体管5a和第二薄膜晶体管5b的阈值电压，能够使第一薄膜晶体管5a与第二薄膜晶体管5b的阈值电压不同。其结果是，能够以简单的结构容易地制作具备由阈值电压的不同的第一薄膜晶体管5a和第二薄膜晶体管5b构成的薄膜晶体管（即，E/D逆变器）的有源矩阵基板20a。
（2）另外，第三栅极电极25作为噪声屏蔽用电极发挥作用，因此，在第一薄膜晶体管和第二薄膜晶体管5a、5b中，能够有效地抑制噪声，能够使源极电极16aa和漏极电极16b的电压稳定。
（3）在本实施方式中，设为以下结构：由铟锡氧化物（ITO）、铟锌氧化物（IZO）、含有氧化硅的铟锡氧化物（ITSO）、氧化铟（In2O3）、氧化锡（SnO2）和氧化锌（ZnO）等的具有透光性的金属氧化物形成第三栅极电极25。从而，能够使用铟锡氧化物（ITO）等的透明的金属氧化物，因此，在进行设计布局时，不产生因配置第三栅极电极25的配线而导致的像素的开口率的降低，能够进行自由度高的设计。
（4）在本实施方式中，设为以下结构：作为半导体层使用第一氧化物半导体层13a和第二氧化物半导体层13b。从而，与半导体层使用非晶硅的薄膜晶体管相比，能够形成电子迁移率大且能够进行低温工艺的第一薄膜晶体管5a和第二薄膜晶体管5b。
（5）在本实施方式中，设为以下结构：利用铟镓锌氧化物（IGZO）形成第一氧化物半导体层13a和第二氧化物半导体层13b。从而，在第一薄膜晶体管5a和第二薄膜晶体管5b中，能够获得高迁移率、低断开电流的良好的特性。
（6）在本实施方式中，设为以下结构：由同一材料形成第三栅极电极25和透明电极28。从而，能够由同一材料同时形成第三栅极电极25和透明电极28，因此，能够使有源矩阵基板20a的制造工序简单化，实现成本降低。
此外，上述实施方式也可以变更为以下的方式。
在上述实施方式中，第一薄膜晶体管和第二薄膜晶体管5a、5b分别采用设置有第三栅极电极25的双栅极结构，但也可以使第三栅极电极25设置于第一薄膜晶体管和第二薄膜晶体管5a、5b中的至少一个，也可以设为在第一薄膜晶体管5a或第二薄膜晶体管5b中的任一个设置第三栅极电极25的结构。
例如，如图15所示，可以构成为：仅在第一薄膜晶体管5a设置第三栅极电极25，在第一薄膜晶体管5a中，使第三栅极电极25隔着第二栅极绝缘膜17与第一氧化物半导体层13a的沟道区域Ca相对配置。
在该情况下，如图16所示，使第一薄膜晶体管5a的第三栅极电极25与电位Vss的配线31连接，使第二薄膜晶体管5b的漏极电极16b与具有与配线31的电位不同的电位Vdd的配线32连接，由此，与上述的第一实施方式同样地，能够控制第一薄膜晶体管5a和第二薄膜晶体管5b的阈值电压，能够使第一薄膜晶体管5a与第二薄膜晶体管5b的阈值电压不同。从而，能够获得与上述（1）～（6）的效果同样的效果。
另外，本实施方式中，作为半导体层使用了氧化物半导体层，但半导体层不限定于此，替代氧化物半导体层，例如也可以构成为使用由非晶硅、多晶硅构成的硅类半导体层作为薄膜晶体管的半导体层。
另外，上述实施方式中，作为氧化物半导体层使用了由铟镓锌氧化物（IGZO）构成的氧化物半导体层，但半导体层不限定于此，也可以使用由包含铟（In）、镓（Ga）、铝（Al）、铜（Cu）、锌（Zn）、镁（Mg）、镉（Cd）中的至少一种的金属氧化物构成的材料。
包含这些材料的氧化物半导体层，由于即使为非晶态，迁移率也高，因此能够增大开关元件的导通电阻。从而，能够使数据读出时的输出电压的差变大，提高S/N比。
例如除了IGZO（In-Ga-Zn-O）之外，能够列举InGaO3（ZnO）5、MgxZn1－xO、CdxZn1－xO、CdO等的氧化物半导体膜。
另外，也能够使用添加有第一族元素、第十三族元素、第十四族元素、第十五族元素和第十七族元素中的一种或多种的杂质元素的ZnO的非晶质状态、多晶状态、或非晶质状态与多晶状态混合存在的微结晶状态的材料、或者不添加上述杂质的材料。
工业上的可利用性
作为本发明的活用例，能够列举使用氧化物半导体的半导体层的薄膜晶体管基板及其制造方法、显示装置。
附图标记说明
5薄膜晶体管
5a第一薄膜晶体管
5b第二薄膜晶体管
5c第三薄膜晶体管
10a绝缘基板
11b第一栅极电极
11c第二栅极电极
11d第四栅极电极
12第一栅极绝缘膜
13a第一氧化物半导体层（第一半导体层）
13b第二氧化物半导体层（第二半导体层）
13c第三氧化物半导体层
16aa源极电极
16b漏极电极
17第二栅极绝缘膜（绝缘膜）
18平坦化膜
19a像素电极
20a有源矩阵基板（薄膜晶体管基板）
25第三栅极电极
28透明电极
30对置基板
40液晶层（显示介质层）
50液晶显示装置
Ca第一沟道区域
Cb第二沟道区域

Claims (11)

1.一种薄膜晶体管基板，其特征在于，包括：
绝缘基板；
第一薄膜晶体管，其包括设置在所述绝缘基板上的第一栅极电极和设置在所述第一栅极电极上的具有第一沟道区域的第一半导体层；
第二薄膜晶体管，其包括设置在所述绝缘基板上的第二栅极电极和设置在所述第二栅极电极上的具有第二沟道区域的第二半导体层；
设置在所述第一半导体层和所述第二半导体层上的源极电极和漏极电极；
覆盖所述第一半导体层、所述第二半导体层、所述源极电极和所述漏极电极的绝缘膜；
平坦化膜，其设置在所述绝缘膜上，且在与所述第一沟道区域和所述第二沟道区域中的至少一个对应的区域具有开口部；和
第三栅极电极，其由透明导电膜构成，设置在所述绝缘膜上，隔着该绝缘膜与所述第一沟道区域和所述第二沟道区域中的至少一个相对配置，并且与所述源极电极或所述漏极电极连接，
所述第三栅极电极配置在所述平坦化膜的所述开口部的基底部。
2.如权利要求1所述的薄膜晶体管基板，其特征在于：
所述第三栅极电极包括选自铟锡氧化物(ITO)、铟锌氧化物(IZO)、含有氧化硅的铟锡氧化物(ITSO)、氧化铟(In2O3)、氧化锡(SnO2)和氧化锌(ZnO)中的至少一种金属氧化物。
3.如权利要求1或2所述的薄膜晶体管基板，其特征在于：
所述第一半导体层和所述第二半导体层为氧化物半导体层。
4.如权利要求3所述的薄膜晶体管基板，其特征在于：
所述氧化物半导体层包括选自铟(In)、镓(Ga)、铝(Al)、铜(Cu)和锌(Zn)中的至少一种的金属氧化物。
5.如权利要求4所述的薄膜晶体管基板，其特征在于：
所述氧化物半导体层包括铟镓锌氧化物。
6.如权利要求1或2所述的薄膜晶体管基板，其特征在于：
所述第一半导体层和所述第二半导体层为硅类半导体层。
7.如权利要求1、2、4、5中任一项所述的薄膜晶体管基板，其特征在于，还包括：
设置在所述绝缘基板上的第三薄膜晶体管；和
设置在所述绝缘膜上的构成所述第三薄膜晶体管的辅助电容的透明电极，
所述第三栅极电极和所述透明电极由同一材料形成。
8.一种显示装置，其特征在于，包括：
权利要求1、2、4、5中任一项所述的薄膜晶体管基板；
与所述薄膜晶体管基板相对配置的对置基板；和
设置在所述薄膜晶体管基板和所述对置基板之间的显示介质层。
9.如权利要求8所述的显示装置，其特征在于：
所述显示介质层为液晶层。
10.一种薄膜晶体管基板的制造方法，其特征在于：
所述薄膜晶体管基板包括：绝缘基板；第一薄膜晶体管，其包括设置在所述绝缘基板上的第一栅极电极和设置在所述第一栅极电极上的具有第一沟道区域的第一半导体层；第二薄膜晶体管，其包括设置在所述绝缘基板上的第二栅极电极和设置在所述第二栅极电极上的具有第二沟道区域的第二半导体层；设置在所述第一半导体层和所述第二半导体层上的源极电极和漏极电极；和覆盖所述第一半导体层、所述第二半导体层、所述源极电极和所述漏极电极的绝缘膜，
所述薄膜晶体管基板的制造方法至少包括：
在所述绝缘基板上形成所述第一栅极电极和所述第二栅极电极的第一栅极电极和第二栅极电极形成工序；
在所述第一栅极电极上形成所述第一半导体层，在所述第二栅极电极上形成所述第二半导体层的半导体层形成工序；
在所述第一半导体层和所述第二半导体层上形成所述源极电极和所述漏极电极的源极漏极形成工序；
以覆盖所述第一半导体层、所述第二半导体层、所述源极电极和所述漏极电极的方式形成所述绝缘膜的绝缘膜形成工序；
在所述绝缘膜上形成平坦化膜的平坦化膜形成工序；
在所述平坦化膜的与所述第一沟道区域和所述第二沟道区域中的至少一个对应的区域形成开口部的开口部形成工序；和
在所述绝缘膜上，在所述平坦化膜的所述开口部的基底部，以与所述第一沟道区域和所述第二沟道区域中的至少一个相对配置并且与所述源极电极或所述漏极电极连接的方式形成由透明导电膜构成的第三栅极电极的第三栅极电极形成工序。
11.如权利要求10所述的薄膜晶体管基板的制造方法，其特征在于：
所述薄膜晶体管基板还包括设置在所述绝缘基板上的第三薄膜晶体管基板，
在所述第三栅极电极形成工序中，由同一材料同时形成所述第三栅极电极和构成所述第三薄膜晶体管的辅助电容的透明电极。
CN201180043132.7A 2010-09-09 2011-09-02 薄膜晶体管基板及其制造方法、显示装置 Active CN103081108B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010202382 2010-09-09
JP2010-202382 2010-09-09
PCT/JP2011/004926 WO2012032749A1 (ja) 2010-09-09 2011-09-02 薄膜トランジスタ基板及びその製造方法、表示装置

Publications (2)

Publication Number Publication Date
CN103081108A CN103081108A (zh) 2013-05-01
CN103081108B true CN103081108B (zh) 2016-08-03

Family

ID=45810359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180043132.7A Active CN103081108B (zh) 2010-09-09 2011-09-02 薄膜晶体管基板及其制造方法、显示装置

Country Status (5)

Country Link
US (1) US9190524B2 (zh)
JP (1) JPWO2012032749A1 (zh)
KR (1) KR20130143029A (zh)
CN (1) CN103081108B (zh)
WO (1) WO2012032749A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI415318B (zh) * 2010-09-14 2013-11-11 E Ink Holdings Inc 電晶體結構
US9177872B2 (en) * 2011-09-16 2015-11-03 Micron Technology, Inc. Memory cells, semiconductor devices, systems including such cells, and methods of fabrication
CN102591083B (zh) * 2012-03-20 2014-11-19 深圳市华星光电技术有限公司 电荷分享型像素结构
CN102654695A (zh) * 2012-03-23 2012-09-05 京东方科技集团股份有限公司 阵列基板及应用其的显示装置
KR102343715B1 (ko) 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
WO2014042187A1 (ja) * 2012-09-14 2014-03-20 シャープ株式会社 アクティブマトリクス基板、表示パネル及び表示装置
WO2014046031A1 (ja) * 2012-09-21 2014-03-27 シャープ株式会社 半導体装置及び表示装置
WO2014054569A1 (ja) 2012-10-03 2014-04-10 シャープ株式会社 半導体装置及び表示装置
WO2014054558A1 (ja) * 2012-10-03 2014-04-10 シャープ株式会社 半導体装置及び表示装置
JP5956600B2 (ja) * 2012-10-30 2016-07-27 シャープ株式会社 アクティブマトリクス基板、表示パネル及びそれを備えた表示装置
US9754971B2 (en) * 2013-05-18 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9461126B2 (en) 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
WO2015079756A1 (ja) * 2013-11-26 2015-06-04 シャープ株式会社 半導体装置
CN105793773B (zh) * 2013-12-02 2019-01-01 夏普株式会社 液晶面板及其使用的有源矩阵基板
CN103943632B (zh) 2013-12-31 2017-03-08 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示器
US20170125452A1 (en) * 2014-06-17 2017-05-04 Sharp Kabushiki Kaisha Semiconductor device
JP6375165B2 (ja) * 2014-07-23 2018-08-15 株式会社ジャパンディスプレイ 表示装置
JP6566316B2 (ja) * 2015-10-23 2019-08-28 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 保護回路および電子機器
CN107403804B (zh) * 2016-05-17 2020-10-30 群创光电股份有限公司 显示设备
CN109659303A (zh) * 2017-10-10 2019-04-19 群创光电股份有限公司 面板装置
JP6678830B1 (ja) * 2018-06-27 2020-04-08 三菱電機株式会社 薄膜トランジスタ基板、その製造方法及びそれを備えた液晶表示装置
CN109192783A (zh) * 2018-07-24 2019-01-11 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法
CN109887968A (zh) * 2019-02-25 2019-06-14 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法
US11631704B2 (en) * 2020-04-21 2023-04-18 Sharp Kabushiki Kaisha Active matrix substrate and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630685A (zh) * 2008-07-19 2010-01-20 卡西欧计算机株式会社 薄膜晶体管阵列基板
CN101681927A (zh) * 2007-05-18 2010-03-24 佳能株式会社 反相器制造方法和反相器
CN101714870A (zh) * 2008-10-01 2010-05-26 三星电子株式会社 反相器、操作反相器的方法以及包括反相器的逻辑电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3254007B2 (ja) * 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
KR100448448B1 (ko) 2001-07-12 2004-09-13 주식회사 디알텍 Ｘ선 센서용 스위칭소자 및 그 제조방법
GB0302485D0 (en) * 2003-02-04 2003-03-05 Plastic Logic Ltd Pixel capacitors
US7422935B2 (en) * 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
KR20070070382A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
TWI364609B (en) * 2007-02-16 2012-05-21 Chimei Innolux Corp Liquid crystal display panel and manufacturing method thereof
CN101680081B (zh) * 2007-03-20 2012-10-31 出光兴产株式会社 溅射靶、氧化物半导体膜及半导体器件
KR20090041506A (ko) 2007-10-24 2009-04-29 엘지전자 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
KR101488927B1 (ko) * 2008-07-14 2015-02-09 삼성디스플레이 주식회사 표시기판
JP5414213B2 (ja) 2008-07-18 2014-02-12 株式会社ジャパンディスプレイ 画像表示装置およびその製造方法
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681927A (zh) * 2007-05-18 2010-03-24 佳能株式会社 反相器制造方法和反相器
CN101630685A (zh) * 2008-07-19 2010-01-20 卡西欧计算机株式会社 薄膜晶体管阵列基板
CN101714870A (zh) * 2008-10-01 2010-05-26 三星电子株式会社 反相器、操作反相器的方法以及包括反相器的逻辑电路

Also Published As

Publication number Publication date
US9190524B2 (en) 2015-11-17
WO2012032749A1 (ja) 2012-03-15
KR20130143029A (ko) 2013-12-30
US20130188110A1 (en) 2013-07-25
CN103081108A (zh) 2013-05-01
JPWO2012032749A1 (ja) 2014-01-20

Similar Documents

Publication Publication Date Title
CN103081108B (zh) 薄膜晶体管基板及其制造方法、显示装置
US10438973B2 (en) Display device and method for manufacturing same
JP2024022599A (ja) 半導体装置
KR101722913B1 (ko) 표시 장치
JP2024041759A (ja) 半導体装置及び表示装置
TWI418040B (zh) 半導體裝置及其製造方法
US11764232B2 (en) Display substrate, preparation method and driving method therefor, and display apparatus
KR20130084650A (ko) 반도체 장치
KR20090079686A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TWI543371B (zh) 半導體裝置及其製造方法
US8842229B2 (en) Thin film transistor substrate, method for producing same, and display device
TW201515180A (zh) 顯示裝置
JP6668160B2 (ja) 表示装置の製造方法
CN103299429A (zh) 有源矩阵基板及其制造方法以及显示面板
KR100714819B1 (ko) 박막 반도체 장치, 전기 광학 장치 및 전자 기기
WO2011151955A1 (ja) 半導体素子、薄膜トランジスタ基板及び表示装置
US8912027B2 (en) Display device and method of manufacturing the same
JPH09146119A (ja) 液晶表示装置
KR20100075059A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant