TWI418040B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI418040B
TWI418040B TW102116052A TW102116052A TWI418040B TW I418040 B TWI418040 B TW I418040B TW 102116052 A TW102116052 A TW 102116052A TW 102116052 A TW102116052 A TW 102116052A TW I418040 B TWI418040 B TW I418040B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
oxide
oxide semiconductor
electrode
Prior art date
Application number
TW102116052A
Other languages
English (en)
Other versions
TW201334195A (zh
Inventor
Shunpei Yamazaki
Junichiro Sakata
Kosei Noda
Masayuki Sakakura
Yoshiaki Oikawa
Hotaka Maruyama
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201334195A publication Critical patent/TW201334195A/zh
Application granted granted Critical
Publication of TWI418040B publication Critical patent/TWI418040B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Vapour Deposition (AREA)

Description

半導體裝置及其製造方法
本發明有關於包括氧化物半導體之半導體裝置及其製造方法。
在此說明書中，半導體裝置一般指可利用半導體特徵作用之裝置，且光電裝置、半導體電路、及電子裝置皆為半導體裝置。
近年來，藉由使用形成在具有絕緣表面的基板上方的半導體薄膜(具有大約數奈米至數百奈米的厚度)來形成薄膜電晶體(TFT)之一種技術已吸引許多注意。薄膜電晶體係應用於多種電子裝置，如IC或光電裝置，且已推動尤其用於影像顯示裝置中之切換元件的薄膜電晶體之迅速發展。各種金屬氧化物係用於各種應用。
一些金屬氧化物具有半導體特徵。這類具有半導體特徵之金屬氧化物的實例包括氧化鎢、氧化錫、氧化銦、及氧化鋅。已知其中通道形成區係由這類具有半導體特徵之金屬氧化物所形成之薄膜電晶體(專利文獻1及2)。
[參考] [專利文獻] [專利文獻1]
日本公開專利申請案第2007-123861號
[專利文獻2]
日本公開專利申請案第2007-096055號
一目的為製造高度可靠的包括電性特徵為穩定的薄膜電晶體之半導體裝置。
在薄膜電晶體中，令覆蓋氧化物半導體層的絕緣層含有硼元素或鋁元素。由使用含硼元素或鋁元素的矽靶材或氧化矽靶材之濺鍍方法來形成含硼元素或鋁元素之絕緣層。
含硼元素之絕緣層中的硼濃度為1×1018 cm-3 至1×1022 cm-3 (包括首末值)，較佳1×1020 cm-3 至5×1020 cm-3 (包括首末值)。此外，含鋁元素之絕緣層中的鋁濃度為3×1019 cm-3 至1×1022 cm-3 (包括首末值)，較佳1×1020 cm-3 至5×1020 cm-3 (包括首末值)。
可藉由次級離子質譜(SIMS)或依據SIMS的資料來獲得這類濃度範圍。
在形成含硼元素或鋁元素的絕緣層之前，執行使用如 N2 O、N2 、或Ar之氣體的電漿處理。使用如N2 O、N2 、或Ar之氣體的電漿處理移除氧化物半導體層上已吸收的水或氫並減少濕氣等等進入氧化物半導體層和含硼元素或鋁元素的絕緣層間的界面。
替代地，取代硼元素之含銻(Sb)元素或磷(P)元素之絕緣層可覆蓋薄膜電晶體之氧化物半導體層。又替代地，含有選自硼元素、銻元素、鋁元素、及磷元素之複數個元素的絕緣層，例如含硼元素及磷元素兩者之絕緣層可覆蓋薄膜電晶體之氧化物半導體層。含銻(Sb)元素之絕緣層中的銻濃度為1×1019 cm-3 至3×1021 cm-3 (包括首末值)。含磷元素之絕緣層中的磷濃度為1×1019 cm-3 至3×1021 cm-3 (包括首末值)。
與由不含任何上述元素之氧化矽所形成的絕緣層相比，由含硼元素、銻元素、鋁元素、或磷元素之氧化矽所形成的絕緣層較可能被玻化。因此，在從室溫至150℃的潮濕環境下不容易吸收水，並且可防止濕氣、氫、或之類的進入氧化物半導體層和絕緣層間的界面。注意到在此說明書中，玻化意指無結晶之氧化矽的硬化。
此外，薄膜電晶體之氧化物半導體層可夾在各由含硼元素、銻元素、鋁元素、或磷元素的氧化矽所形成之絕緣層之間，藉此防止水之類的進入以改善薄膜電晶體之可靠度。當含硼元素、銻元素、鋁元素、或磷元素的絕緣層係放置在氧化物半導體層的下方時，接觸基板之基底絕緣層及覆蓋閘極電極層的閘極絕緣層之一或兩者用作為此絕緣 層。
另外，可使用藉由改變濺鍍方法的沈積條件所沈積的單一絕緣層或藉由改變濺鍍方法的沈積條件所堆疊的多個絕緣層。例如，可使用由其中硼元素的濃度有梯度的氧化矽所形成之絕緣層。此外，可採用由含硼元素之氧化矽所形成的絕緣層及不含硼元素之氧化矽所形成的絕緣層之兩層結構。並且，可採用三或更多層之分層結構，其中重複配置含硼元素之氧化矽所形成的絕緣層及不含硼元素之氧化矽所形成的絕緣層。
根據揭露在此說明書中的本發明之一實施例，半導體裝置包括在基板上方之第一絕緣層、在第一絕緣層上方之氧化物半導體層、及在氧化物半導體層上方之第二絕緣層。第一絕緣層和第二絕緣層各含有在1×1018 cm-3 至1×1022 cm-3 (包括首末值)的硼元素或鋁元素。
另外，根據本發明之另一實施例，半導體裝置包括在基板上方之第一絕緣層、在第一絕緣層上方之氧化物半導體層、及在氧化物半導體層上方之第二絕緣層。第一絕緣層和第二絕緣層各含有在1×1019 cm-3 至3×1021 cm-3 (包括首末值)的磷元素或銻元素。
在上述結構的每一者中，第二絕緣層接觸氧化物半導體層。
另外，在上述結構的每一者中，半導體裝置進一步包括在第二絕緣層及氧化物半導體層之間的由氧化矽所形成之第三絕緣層，且第三絕緣層不含硼元素、鋁元素、磷元 素、或銻元素。
藉由上述結構，可達成該些目的之至少一者。
為了達成上述結構，根據本發明之另一實施例，一種製造半導體裝置之方法包括下列步驟：在基板上方形成閘極電極層、在該閘極電極層上方形成氧化物半導體層、使該氧化物半導體層受到脫水或脫氫，其中在該脫水或該脫氫後防止水或氫進入該氧化物半導體層而不暴露於空氣、使用N2 O、N2 、或Ar使該氧化物半導體層受到電漿處理、以及在該電漿處理後形成與該氧化物半導體層的至少一部分接觸之絕緣層。
上述製造方法進一步包括藉由濺鍍方法在該絕緣層上形成含有硼元素、鋁元素、磷元素、或銻元素之第二絕緣層的步驟。藉由含有硼元素、鋁元素、磷元素、或銻元素之第二絕緣層，在從室溫至150℃的潮濕環境下不容易吸收水，並可防止濕氣、氫、或之類的進入該氧化物半導體層的界面。
根據本發明之另一實施例，一種製造半導體裝置之方法包括下列步驟：在基板上方形成閘極電極層、藉由濺鍍方法在該閘極電極層上方形成第一絕緣層、在該第一絕緣層上方形成氧化物半導體層、使該氧化物半導體層受到脫水或脫氫，其中在該脫水或該脫氫後防止水或氫進入該氧化物半導體層而不暴露於空氣、使用N2 O、N2 、或Ar使該氧化物半導體層受到電漿處理、以及藉由濺鍍方法在該氧化物半導體層上方形成第二絕緣層。該第一絕緣層及該 第二絕緣層係各藉由使用矽靶材的濺鍍方法所形成且各含有硼元素、鋁元素、磷元素、或銻元素。
上述製造方法進一步包括在該電漿處理後形成與該氧化物半導體層的至少一部分接觸之第三絕緣層的步驟，且該第三絕緣層係藉由使用矽靶材的濺鍍方法所形成。注意到在該第三絕緣層中，硼元素、鋁元素、磷元素、及銻元素的每一者之濃度低於該些第一及第二絕緣層中的，或將這些元素之濃度設定成少於測量之下限。
氧化物半導體層為InMO3 (ZnO)m (m>0)之薄膜。此薄膜用為氧化物半導體層以製造薄膜電晶體。注意到M標示選自Ga、Fe、Ni、Mn、及Co的一金屬元素或複數金屬元素。例如，M可為Ga或可包括除了Ga外的上述金屬元素，例如，M可為Ga及Ni或Ga及Fe。此外，在上述氧化物半導體中，在某些情況中，除了包含作為M之金屬元素外，包含作為雜質元素如Fe或Ni之過渡金屬元素或過渡金屬的氧化物。在此說明書中，針對由InMO3 (ZnO)m (m>0)代表其之組成配方的氧化物半導體層，包括Ga為M之氧化物半導體稱為基於In-Ga-Zn-O的氧化物半導體，且其之薄膜稱為基於In-Ga-Zn-O的薄膜。
作為施加至氧化物半導體層的金屬氧化物，除了上述外可使用下列金屬氧化物的任何者：基於In-Sn-O的金屬氧化物、基於In-Sn-Zn-O的金屬氧化物、基於In-Al-Zn-O的金屬氧化物、基於Sn-Ga-Zn-O的金屬氧化物、基於 Al-Ga-Zn-O的金屬氧化物、基於Sn-Al-Zn-O的金屬氧化物、基於In-Zn-O的金屬氧化物、基於Sn-Zn-O的金屬氧化物、基於Al-Zn-O的金屬氧化物、基於In-O的金屬氧化物、基於Sn-O的金屬氧化物、及基於Zn-O的金屬氧化物。氧化矽可包含在使用上述金屬氧化的任何者所形成之氧化物半導體層中。
脫水或脫氫為在大於或等於400℃且小於或等於750℃，較佳大於或等於425℃且小於基板之應變點，在諸如氮氣或稀有氣體(如氬或氦)的惰性氣體之環境中執行的熱處理，藉此可減少氧化物半導體層中所含之諸如濕氣的雜質。
此外，針對脫水或脫氫的熱處理，可使用使用電爐之加熱方法、如使用加熱氣體之氣體迅速熱退火(GRTA)方法或使用燈光之燈迅速熱退火(LRTA)方法的迅速加熱方法、或之類的。
在一種情況下執行上述熱處理，使得即使對已受到脫水或脫氫的氧化物半導體層執行TDS高達450℃，不會偵測到在約300℃的水之雙峰或水之至少一峰。因此，即使當在使用經脫水或脫氫的氧化物半導體層之薄膜電晶體上執行TDS高達450℃時，不會偵測到在約300℃的水之至少一峰。
另外，當從在氧化物半導體層上執行脫水或脫氫的加熱溫度T降低溫度時，藉由將基板保留在已經用於脫水或脫氫的爐中而使氧化物半導體層不暴露在空氣來防止水或 氫的進入為重要。藉由執行脫水或脫氫，氧化物半導體層變成n型(如n- 型或n+ 型)的氧化物半導體層，亦即低電阻氧化物半導體層，並接著，n型氧化物半導體層變成將為高電阻半導體層之i型半導體層。當使用氧化物半導體層來形成薄膜電晶體時，薄膜電晶體之臨限電壓可為正的，以實現所謂的正常為關閉的切換元件。較佳在顯示裝置中以盡可能接近0 V之正臨限電壓來形成薄膜電晶體中之通道。若薄膜電晶體之臨限電壓為負的，其傾向於正常為啟通；換言之，電流在源極電極與汲極電極之間流動，即使當閘極電壓為0V。在主動矩陣的顯示裝置中，包括在電路中之薄膜電晶體的電氣特性很重要，且顯示裝置的性能係取決於薄膜電晶體的電氣特性。在薄膜電晶體的電氣特性中，臨限電壓(Vth)尤其重要。當臨限電壓為高或負的，即使場效遷移率為高，仍難以控制電路。當薄膜電晶體具有高臨限電壓及其臨限電壓之大絕對值時，當在低電壓驅動薄膜電晶體，則薄膜電晶體無法作為TFT執行切換功能，且可能為負載。在n通道薄膜電晶體的情況中，較佳形成通道且在施加正電壓至閘極電壓之後汲極電流會開始流動。其中未形成通道除非驅動電壓增加之電晶體以及其中形成通道且即使在負電壓狀態的情況中汲極電流會流動之電晶體並不適合用於電路中之薄膜電晶體。
在此說明書中，在諸如氮氣或稀有氣體(如氬或氦)的惰性氣體之環境中執行的熱處理稱為脫水或脫氫之熱處理。在此說明書中，「脫氫」不僅指示由熱處理消除 H2 。為了方面，H、OH、或之類的消除亦稱為「脫水或脫氫」。
另外，包括氧化物半導體層之薄膜電晶體可用於電子裝置或光學裝置。例如，包括氧化物半導體層之薄膜電晶體可用於液晶顯示裝置的切換元件、發光裝置的切換元件、電子紙的切換元件、及之類的。
另外，不限制於顯示裝置，可使用包括氧化物半導體層之薄膜電晶體來製造用於控制大量電性功率之絕緣閘極半導體裝置，尤其，稱為功率MOS裝置之半導體裝置。功率MOS裝置之實例包括MOSFET及IGBT。
由含有硼元素、銻元素、鋁元素、或磷元素之氧化矽所形成的絕緣層係設置在薄膜電晶體之氧化物半導體層的上方或下方，藉此防止水或之類的進入以改善薄膜電晶體的可靠度。
300‧‧‧基板
302a‧‧‧閘極絕緣層
302b‧‧‧閘極絕緣層
307‧‧‧保護絕緣層
310‧‧‧薄膜電晶體
311‧‧‧閘極電極層
313c‧‧‧通道形成區
314a、314b‧‧‧氧化物導電層
315a‧‧‧源極電極層
315b‧‧‧汲極電極層
316‧‧‧氧化物絕緣層
330‧‧‧氧化物半導體薄膜
334‧‧‧阻劑遮罩
400‧‧‧基板
402a‧‧‧閘極絕緣層
402b‧‧‧閘極絕緣層
403‧‧‧保護絕緣層
410‧‧‧薄膜電晶體
411‧‧‧閘極電極層
413‧‧‧通道形成區
414a‧‧‧高電阻源極區
414b‧‧‧高電阻汲極區
415a‧‧‧源極電極層
415b‧‧‧汲極電極層
416‧‧‧氧化物絕緣層
430‧‧‧氧化物半導體薄膜
431‧‧‧氧化物半導體層
450‧‧‧基板
451‧‧‧閘極電極層
452a‧‧‧閘極絕緣層
452b‧‧‧閘極絕緣層
453‧‧‧氧化物半導體層
454‧‧‧通道形成區
455a‧‧‧源極電極層
455b‧‧‧汲極電極層
456‧‧‧氧化物絕緣層
457‧‧‧保護絕緣層
459‧‧‧氧化物半導體薄膜
460‧‧‧薄膜電晶體
580‧‧‧基板
581‧‧‧薄膜電晶體
583‧‧‧氧化物絕緣層
584‧‧‧保護絕緣層
585‧‧‧絕緣層
587‧‧‧電極層
588‧‧‧電極層
590a‧‧‧黑色區域
590b‧‧‧白色區域
594‧‧‧凹部
595‧‧‧填充劑
596‧‧‧相反基板
600‧‧‧基板
601‧‧‧相反基板
602、603‧‧‧閘極電線
606a‧‧‧閘極絕緣層
606b‧‧‧閘極絕緣層
616‧‧‧電線
618‧‧‧電線
619‧‧‧電線
620‧‧‧絕緣層
621‧‧‧保護絕緣層
622‧‧‧絕緣層
623‧‧‧接觸孔
624‧‧‧畫素電極
625‧‧‧裂縫
626‧‧‧畫素電極
627‧‧‧接觸孔
628‧‧‧TFT
629‧‧‧TFT
632‧‧‧擋光薄膜
636‧‧‧著色薄膜
637‧‧‧平面化薄膜
640‧‧‧相反電極
641‧‧‧裂縫
650‧‧‧液晶層
690‧‧‧電容器電線
1100‧‧‧行動電話
1101‧‧‧機殼
1102‧‧‧顯示部分
1103‧‧‧操作鈕
1104‧‧‧外部連結埠
1105‧‧‧揚聲器
1106‧‧‧麥克風
1800、1801‧‧‧機殼
1802‧‧‧顯示板
1803‧‧‧揚聲器
1804‧‧‧麥克風
1805‧‧‧操作鍵
1806‧‧‧指引裝置
1807‧‧‧相機鏡頭
1808‧‧‧外部連結端子
1810‧‧‧鍵盤
1811‧‧‧外部記憶體槽
2700‧‧‧電子書讀取器
2701、2703‧‧‧機殼
2705、2707‧‧‧顯示部分
2711‧‧‧樞紐
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
3000‧‧‧桌燈
3001‧‧‧照明裝置
4001‧‧‧基板
4002‧‧‧畫素部分
4003‧‧‧信號線驅動器電路
4004‧‧‧掃瞄線驅動器電路
4005‧‧‧密封膠
4006‧‧‧基板
4008‧‧‧液晶層
4010、4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015、4016‧‧‧連結端子電極
4018‧‧‧FPC
4019‧‧‧異向性導電薄膜
4021‧‧‧絕緣層
4030‧‧‧畫素電極層
4031‧‧‧相反電極層
4032、4033‧‧‧絕緣層
4040‧‧‧導電層
4041‧‧‧絕緣層
4042‧‧‧保護絕緣層
4501‧‧‧基板
4502‧‧‧畫素部分
4503a、4503b‧‧‧信號線驅動器電路
4504a、4504b‧‧‧掃瞄線驅動器電路
4505‧‧‧密封膠
4506‧‧‧基板
4507‧‧‧填充劑
4509、4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧第二電極
4515、4516‧‧‧連結端子電極
4517‧‧‧第一電極
4518a、4518b‧‧‧FPC
4519‧‧‧異向性導電薄膜
4520‧‧‧隔件
4540‧‧‧導電層
4542‧‧‧氧化物絕緣層
4543‧‧‧外套層
4544‧‧‧絕緣層
4545‧‧‧濾色器層
4547‧‧‧絕緣層
6400‧‧‧畫素
6401‧‧‧切換電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃瞄線
6407‧‧‧電源供應線
6408‧‧‧共同電極
7001‧‧‧TFT
7002‧‧‧發光元件
7003‧‧‧電極
7004‧‧‧EL層
7005‧‧‧電極
7007‧‧‧透光導電薄膜
7009‧‧‧隔件
7011‧‧‧驅動TFT
7012‧‧‧發光元件
7013‧‧‧電極
7014‧‧‧EL層
7015‧‧‧電極
7016‧‧‧擋光薄膜
7017‧‧‧導電薄膜
7019‧‧‧隔件
7021‧‧‧驅動TFT
7022‧‧‧發光元件
7023‧‧‧電極
7024‧‧‧EL層
7025、7026‧‧‧電極
7027‧‧‧導電薄膜
7029‧‧‧隔件
7031、7032‧‧‧絕緣層
7033‧‧‧濾色器層
7034‧‧‧外套層
7035‧‧‧保護絕緣層
7041、7042‧‧‧絕緣層
7043‧‧‧濾色器層
7044‧‧‧外套層
7045‧‧‧保護絕緣層
7051‧‧‧氧化物絕緣層
7052‧‧‧保護絕緣層
7053‧‧‧平面化絕緣層
7055‧‧‧絕緣層
9600‧‧‧電視機
9601‧‧‧機殼
9603‧‧‧顯示部分
9605‧‧‧支架
9607‧‧‧顯示部分
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧機殼
9703‧‧‧顯示部分
9881‧‧‧機殼
9882、9883‧‧‧顯示部分
9884‧‧‧揚聲器部分
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部分
9887‧‧‧連結端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧機殼
9893‧‧‧連接器
第1A至1D圖為描繪本發明之一實施例的剖面圖。
第2A至2D圖為描繪本發明之一實施例的剖面圖。
第3A至3D圖為描繪本發明之一實施例的剖面圖。
第4圖為根據本發明之一實施例的一畫素之等效電路圖。
第5A至5C圖為各描繪根據本發明之一實施例的顯示裝置之剖面圖。
第6A圖為描繪根據本發明之一實施例的顯示裝置之 頂視圖及第6B圖為描繪根據本發明之一實施例的顯示裝置之剖面圖。
第7A圖及第7C圖為描繪根據本發明之一實施例的顯示裝置之上視圖及第7B圖為描繪根據本發明之一實施例的顯示裝置之剖面圖。
第8圖為描繪本發明之一實施例的剖面圖。
第9圖為描繪本發明之一實施例的上視圖。
第10圖為描繪本發明之一實施例的上視圖。
第11圖為根據本發明之一實施例的一畫素之等效電路圖。
第12圖為描繪本發明之一實施例的剖面圖。
第13A及13B圖為各描繪一電子裝置之一實例的圖。
第14A及14B圖為各描繪一電子裝置之一實例的圖。
第15圖為各描繪一電子裝置之一實例的圖。
第16圖為各描繪一電子裝置之一實例的圖。
第17圖為各描繪一電子裝置之一實例的圖。
第18圖為顯示氧化矽薄膜中之硼元素的濃度的圖。
此後，將參照附圖詳細說明本發明之實施例。然而，本發明不限於下列說明，且熟悉此技藝者輕易了解到可以各種方式修改其之模式及細節。因此，本發明不詮釋為限 制於下列實施例之說明。
(實施例1)
第1D圖描繪形成在基板上方之薄膜電晶體的剖面結構之實例，其為一種底閘極薄膜電晶體。
第1D圖中所示之薄膜電晶體410為經通道蝕刻薄膜電晶體，並包括，在具有絕緣表面之基板400上方，閘極電極層411、第一閘極絕緣層402a、第二閘極絕緣層402b、包括至少一通道形成區413、高電阻源極區414a、及高電阻汲極區414b的氧化物半導體層、源極電極層415a、及汲極電極層415b。此外，設置覆蓋薄膜電晶體410並與通道形成區413接觸之氧化物絕緣層416，並在氧化物絕緣層416上方設置保護絕緣層403。
作為保護絕緣層403，使用藉由濺鍍方法而由含硼元素、銻元素、鋁元素、或磷元素之氧化矽所形成之絕緣層。與由不含任何上述元素之氧化矽所形成之絕緣層相比，含硼元素、銻元素、鋁元素、或磷元素之氧化矽所形成之絕緣層較可能被玻化。因此，在從室溫至150℃的潮濕環境下不容易吸收水，並且可防止濕氣、氫、或之類的進入和氧化物半導體層的界面。
另外，可使用藉由濺鍍方法而由含硼元素、銻元素、鋁元素、或磷元素之氧化矽所形成之絕緣層來形成第一閘極絕緣層402a，使薄膜電晶體之氧化物半導體層可夾在各由含硼元素、銻元素、鋁元素、或磷元素之氧化矽所形 成之絕緣層之間，可藉此防止水之類的進入以改善薄膜電晶體之可靠度。
使用單一閘極薄膜電晶體來說明薄膜電晶體410；可在需要時形成包括複數通道形成區之多閘極薄膜電晶體。
參照第1A至1D圖說明在基板上方形成薄膜電晶體410之程序。
首先，在具有絕緣表面之基板400上方形成導電薄膜，並接著，透過第一光微影步驟形成閘極電極層411。注意到可藉由噴墨方法形成阻劑遮罩。當由噴墨方法形成阻劑遮罩時不使用光罩，這因而減少製造成本。
雖不特別限制可用為具有絕緣表面之基板400的基板，基板必須具有至少夠高的耐熱性以抵抗後續執行熱處理。作為具有絕緣表面之基板400，可使用由鋇硼矽酸鹽玻璃、矽鋁硼玻璃、或之類的所形成之玻璃基板。
在後續將執行之熱處理的溫度為高的情況中，較佳使用應變點大於或等於730℃之玻璃基板。作為玻璃基板，使用例如由諸如鋁矽酸鹽玻璃、矽鋁硼玻璃、或鋇硼矽酸鹽玻璃之類的玻璃材料之基板。注意到藉由含有大量氧化鋇(BaO)而非硼酸，可獲得耐熱且較實用之玻璃基板。因此，較佳使用含有BaO及Ba2 O3 而使BaO的量大於Ba2 O3 之玻璃基板。
注意到取代上述玻璃基板，可使用由諸如陶瓷基板、石英基板、或藍寶石基板的絕緣體所形成之基板。替代地，可使用結晶玻璃或之類的。
作為閘極電極層411的材料，有選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素、含有任何上述元素作為一成分之合金、含有任何上述元素的結合之合金、及之類的。
接下來，在閘極電極層411上方形成閘極絕緣層。
可藉由電漿CVD方法、濺鍍方法、或之類的使用氧化矽層、氮化矽層、氮氧化矽層、及氧化氮化矽(silicon nitride oxide)層的一或更多者來形成具有單一或堆疊層之閘極絕緣層。例如，可藉由電漿CVD方法使用作為沈積氣體之SiH4 、氧、及氮來形成氮氧化矽層。
在此實施例中，閘極絕緣層為具有50 nm至200 nm(包括首末值)的厚度之第一閘極絕緣層402a及具有50 nm至300 nm(包括首末值)的厚度之第二閘極絕緣層402b的堆疊。作為第一閘極絕緣層402a，藉由使用濺鍍方法在氧環境中之沈積來形成具有100 nm厚度之氧化矽薄膜，於該濺鍍方法中使用含硼元素(電阻率：1 Ω cm至10 Ω cm)之柱狀多晶矽靶材。用為第一閘極絕緣層402a之氧化矽薄膜含有硼元素。不限於硼元素，可使用鋁元素、磷元素、或銻元素。
此外，針對第二閘極絕緣層402b，藉由PCVD方法形成100 nm厚的氧化矽薄膜。
此外，可在基板400與閘極電極層411之間設置作為基底薄膜之絕緣薄膜。基底薄膜具有防止雜質元素從基板400擴散之功能，且可使用氮化矽層、氧化矽層、氧化氮化矽、及氮氧化矽層來加以形成以具有單層結構或分層結 構。另外，可形成使用其中使用含硼元素的矽靶材之濺鍍方法在氧環境中沈積而得之氧化矽薄膜作為基底薄膜。
在第二閘極絕緣層402b上方形成具有2 nm至200 nm厚度(包括首末值)之氧化物半導體薄膜430。氧化物半導體薄膜430較佳具有小於或等於50 nm之小厚度，以便即使在形成氧化物半導體薄膜430後執行用於脫水或脫氫的熱處理時仍保持在非晶態中。氧化物半導體薄膜之小厚度可防止氧化物半導體層在氧化物半導體層形成後執行熱處理時結晶。
注意到在藉由濺鍍方法形成氧化物半導體薄膜430之前，較佳藉由逆濺鍍移除附著在第二閘極絕緣層402b之表面的灰塵，在逆濺鍍中藉由引進氬氣而產生電漿。逆濺鍍意指一種方法，其中，在無施加電壓至靶材側下，使用RF電源來在氬環境中施加電壓至基板側以在基板附近產生電漿而改變表面。注意到取代氬環境，可使用氮、氦、氧、或之類的。
在此實施例中，藉由透過基於In-Ga-Zn-O氧化物半導體沈積靶材的使用之濺鍍方法來形成氧化物半導體薄膜430。第1A圖為此階段之剖面圖。另外，可藉由在稀有氣體(典型氬)環境、氧環境、或含有稀有氣體(典型氬)及氧之環境中的濺鍍方法來形成氧化物半導體薄膜430。當採用噴濺方法時，較佳使用含有2 wt%至10 wt%的SiO2 之靶材來執行沈積，且阻止結晶的SiOx(x>0)係包含在氧化物半導體薄膜430中以在後續步驟中用於脫水 或脫氫的熱處理時防止結晶。
接著，透過第二光微影步驟將氧化物半導體薄膜430處理成島狀氧化物半導體層。可由噴墨方法形成用於形成島狀氧化物半導體層之阻劑遮罩。當由噴墨方法形成阻劑遮罩時不使用光罩，這可減少製造成本。
接著，氧化物半導體層受到脫水或脫氫。脫水或脫氫之第一熱處理的溫度大於或等於400℃且小於或等於750℃，較佳大於或等於400℃且小於基板之應變點。在此，基板係放置在電爐中，其為一種熱處理設備，並在450℃在氧化物半導體層上於氮環境中執行熱處理一小時，並接著，防止水或氫進入氧化物半導體層而不暴露於空氣；故獲得氧化物半導體層431(見第1B圖)。
熱處理設備不限於電爐且可設置有一裝置，其自加熱器(如電阻式加熱器或之類的)藉由熱傳導或熱輻射來加熱待處理之物體。例如，可使用迅速熱退火(RTA)設備，如氣體迅速熱退火(GRTA)設備或燈迅速熱退火(LRTA)設備。LRTA設備為從燈發射之光(電磁波)的輻射來加熱待處理之物體的設備，該燈例如為鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈。GRTA設備為藉由使用高溫氣體來執行熱處理的設備。作為氣體，使用不與待受熱處理之物體反應的惰性氣體，像氮或如氬之稀有氣體。
例如，作為第一熱處理，可如下般執行GRTA。將基板轉移並放置在已加熱至650℃至700℃的高溫之惰性氣 體中，將其加熱數分鐘，並轉移並從已加熱至高溫的惰性氣體中取出。GRTA允許短時之高溫熱處理。
注意到在第一熱處理中，較佳水、氫、或之類的不包含在氮或稀有氣體(氦、氖、或氬)的環境中。替代地，較佳引入熱處理設備中之氮或稀有氣體(氦、氖、或氬)具有大於或等於6N(99.9999%)之純度，較佳大於或等於7N(99.99999%)之純度，亦即，雜質濃度設定成小於或等於1 ppm，較佳小於或等於0.1 ppm。
根據第一熱處理的條件或氧化物半導體層之材料，氧化物半導體層可能結晶並改變成微晶薄膜或多晶薄膜。例如，氧化物半導體層可能結晶成微晶氧化物半導體薄膜，其中結晶程度大於或等於90%或更大或等於80%。此外，根據第一熱處理的條件或氧化物半導體層之材料，氧化物半導體層可為不含有結晶成分之無結晶氧化物半導體薄膜。
氧化物半導體層之第一熱處理可在氧化物半導體薄膜430被處理成島狀氧化物半導體層之前執行於其上。在那個情況中，在第一熱處理之後，從熱處理設備取出基板並執行光微影步驟。
接下來，在第二閘極絕緣層402b及氧化物半導體層431上形成金屬導電薄膜，並接著，透過第三光微影步驟形成阻劑遮罩並且選擇性蝕刻金屬導電薄膜以形成島狀金屬電極層。金屬導電薄膜之材料的實例包括選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素、含有這些元素之任 何者作為一成分的合金、及含有這些元素之任何者的結合的合金。
金屬導電薄膜較佳具有其中一鋁層堆疊在一鈦層上方且一鈦層堆疊在該鋁層上方的三層結構，或其中一鋁層堆疊在一鉬層上方且一鉬層堆疊在該鋁層上方的三層結構。不用說，金屬導電薄膜可具有單層結構或兩或更多層之分層結構。
接著，移除阻劑遮罩，透過第四光微影步驟形成另一阻劑遮罩，並選擇性執行蝕刻以形成源極電極層415a及汲極電極層415b；之後，移除該阻劑遮罩(見第1C圖)。注意到在第四光微影步驟中，在某些情況中，僅蝕刻部分的氧化物半導體層431，藉此形成具有溝槽(凹部)之氧化物半導體層。另外，用於形成源極電極層415a及汲極電極層415b之阻劑遮罩可由噴墨方法形成。當藉由噴墨方法形成阻劑遮罩時，不使用光罩，這因而減少製造成本。
為了減少光微影步驟中之光罩及步驟數量，可藉由使用由多色調遮罩所形成之阻劑遮罩來執行蝕刻，該多色調遮罩為曝光遮罩，光穿透過其而有複數亮度。由於使用多色調遮罩所形成之阻劑遮罩具有複數厚度並可藉由執行蝕刻而進一步改變形狀，可在複數蝕刻步驟中使用該阻劑遮罩來提供不同的圖案。因此，可藉由使用多色調遮罩來形成相應於至少兩種不同圖案之一阻劑遮罩。故，可減少曝光遮罩的數量且亦減少相應之光微影步驟的數量，藉此可 實現程序的簡化。
接著，執行使用如N2 O、N2 、或Ar之氣體的電漿處理。此電漿處理移除暴露之氧化物半導體層的表面所吸收之水或之類的。另外，可使用氧及氬的混合氣體來執行電漿處理。
在電漿處理之後，在不暴露於空氣下形成氧化絕緣層416，其作為保護絕緣薄膜並與部分的氧化物半導體層接觸。
氧化絕緣層416具有至少1 nm的厚度，且可適當地藉由一種方法來加以形成，藉由該方法，如水或氫之雜質不會進入到氧化絕緣層416，如濺鍍方法。在此實施例中，藉由濺鍍方法沈積200 nm厚的氧化矽薄膜作為氧化絕緣層416。於薄膜形成期間之基板溫度可為室溫至300℃(包括首末值)，且在此實施例中為100℃。可藉由濺鍍方法在稀有氣體(典型氬)環境、氧環境、或含稀有氣體(典型氬)及氧的環境中形成氧化矽薄膜。此外，可使用氧化矽靶材或矽靶材作為靶材。例如，可藉由使用矽靶材之濺鍍方法在含氧及氮的環境中形成氧化矽薄膜。形成氧化絕緣層416以與氧化物半導體層接觸，該氧化物半導體層在與脫水或脫氫的熱處理同時為缺氧的氧化物半導體層並變成n型(較低電阻)氧化物半導體層。作為此氧化絕緣層416，使用不含有雜質(如濕氣、氫離子、或OH- )並阻擋雜質從外部進入之無機絕緣薄膜。詳言之，氧化矽薄膜、氧化氮化矽薄膜、氧化鋁薄膜、或氮氧化鋁薄 膜。
接下來，在惰性氣體環境或氧氣環境中執行第二熱處理(較佳在200℃至400℃(包括首末值)，例如250℃至350℃(包括首末值))。例如，在250℃在氮環境中執行第二熱處理一小時。當執行第二熱處理時，施加熱同時部分的氧化物半導體層(通道形成區)與氧化絕緣層416接觸。
透過上述步驟，在沈積之後的氧化物半導體薄膜在與脫水或脫氫的熱處理同時變成將為n型(較低電阻)氧化物半導體薄膜之缺氧的氧化物半導體薄膜，並接著，將部分的氧化物半導體薄膜選擇性變成在氧過多狀態中。因此，與閘極電極層411重疊的通道形成區413變成i型，且以自配向方式形成與源極電極層415a重疊之高電阻源極區414a及與汲極電極層415b重疊之高電阻汲極區414b。透過上述步驟，形成薄膜電晶體410。
在與汲極電極層415b(或源極電極層415a)重疊之氧化物半導體層的一部分中形成高電阻汲極區414b(或高電阻源極區414a)，以增加薄膜電晶體之可靠性。詳言之，藉由高電阻汲極區414b的形成，導電性可從汲極電極層415b逐漸變化至高電阻汲極區414b及通道形成區413。故，在以汲極電極層415b連接至供應高電源供應電位VDD的電線下操作電晶體的情況中，高電阻汲極區414b作為緩衝器，且因此，即使當在閘極電極層411和汲極電極層415b之間施加高電壓時不會輕易導致電場的 區域集中，這造成電晶體之耐壓的增加。
接下來，透過第五光微影步驟形成阻劑遮罩並選擇性執行蝕刻，以移除部分的氧化絕緣層416並暴露部分的第二閘極絕緣層402b。
接下來，在氧化絕緣層416上方形成保護絕緣層403。保護絕緣層403設置成與暴露之第二閘極絕緣層402b的區域接觸。使用藉由使用矽靶材的濺鍍方法以含硼元素、銻元素、鋁元素、或磷元素之氧化矽所形成的絕緣層來形成保護絕緣層403。在此實施例中，作為保護絕緣層403，使用含硼元素(電阻率：0.01 Ω cm)的柱狀多晶矽靶材在氧環境中形成具有100 nm厚度之氧化矽薄膜。
注意到由含硼元素之氧化矽所形成的絕緣薄膜係形成為在矽晶圓上方具有300 nm的厚度並藉由次級離子質譜(SIMS)來測量硼元素的濃度。藉由使用含硼元素(電阻率：0.01 Ω cm)的柱狀多晶矽靶材之以脈衝方式施加偏壓的脈衝DC濺鍍方法在氧環境中(氧流速為100%)及在下列條件下形成絕緣薄膜：壓力為0.4 Pa、DC電源為6 kW、基板與靶材間的距離為89 mm、且基板溫度為100℃。第18圖顯示測量結果。如第18圖中所示，氧化矽薄膜中之硼元素的濃度之平均值或峰值為1×1018 cm-3 至1×1019 cm-3 (包括首末值)。第18圖之測量結果包括不單單分析硼元素但亦分析鐵元素、鉻元素、及鋁元素之結果。
藉由第1D圖中所示之薄膜電晶體410的結構，可在形成含硼元素之保護絕緣層403後在製造程序中防止濕氣從外部進入。此外，亦在裝置完整成為包括使用含硼元素之保護絕緣層403的薄膜電晶體之半導體裝置(如液晶顯示裝置)後，長期防止濕氣從外部進入，故可改善裝置的長期可靠性。此外，可形成氮化矽薄膜以覆蓋含硼元素之保護絕緣層403而可進一步防止濕氣從外部進入。
另外，此實施例描述一種結構，其中一薄膜電晶體的氧化物半導體層係夾在各含有硼元素的氧化矽薄膜(第一閘極絕緣層402a及保護絕緣層403)之間，但不限於此；可採用一種結構，其中複數薄膜電晶體的氧化物半導體層係夾在各含有硼元素的氧化矽薄膜之間。
此外，此實施例不限於其中薄膜電晶體的氧化物半導體層係夾在各含有硼元素的氧化矽薄膜之結構；可採用其中含有硼元素的氧化矽薄膜係至少設置在氧化物半導體層上方的結構。例如，當基板400為含有硼元素之玻璃基板時，由於玻璃基板的主成分為氧化矽，藉由將含有硼元素之氧化矽薄膜設置在薄膜電晶體的氧化物半導體層上方而由含有硼元素之氧化矽薄膜夾著薄膜電晶體的氧化物半導體層。
(實施例2)
在此實施例中，於下說明具有與實施例1不同之結構的薄膜電晶體之實例。第2D圖描繪該薄膜電晶體之剖面 結構的實例。
第2D圖中所示之薄膜電晶體460為倒共面薄膜電晶體(亦稱為底面接觸薄膜電晶體)並包括，在具有絕緣表面之基板450上方，閘極電極層451、第一閘極絕緣層452a、第二閘極絕緣層452b、包括至少一通道形成區454的氧化物半導體層、源極電極層455a、及汲極電極層455b。此外，設置覆蓋薄膜電晶體460並與通道形成區454接觸之氧化物絕緣層456。此外，在第2D圖中所示之薄膜電晶體460中，在氧化物絕緣層456上方設置保護絕緣層457。
使用藉由濺鍍方法而由含硼元素、銻元素、鋁元素、或磷元素之氧化矽所形成之絕緣層來形成保護絕緣層457。在此實施例中，將含硼元素之氧化矽薄膜用於氧化物絕緣層456及保護絕緣層457。
此後，將參照第2A至2D圖來說明在基板上方之薄膜電晶體460的製造方法。
如實施例1中般，閘極電極層451設置在具有絕緣表面的基板450上方。此外，作為基底薄膜之絕緣薄膜可設置在基板450及閘極電極層451之間。
接著，如實施例1中般，在閘極電極層451上方形成第一閘極絕緣層452a及第二閘極絕緣層452b。作為第一閘極絕緣層452a，藉由使用含硼元素(電阻率：1 Ω cm至10 Ω cm)之柱狀多晶矽靶材的濺鍍方法在氧環境中形成具有50 nm厚度之氧化矽薄膜。用為第一閘極絕緣層452a 的氧化矽薄膜含有硼元素。作為第二閘極絕緣層452b，藉由PCVD方法形成100 nm厚的氮氧化矽薄膜。
接下來，在第二閘極絕緣層452b上方形成金屬導電薄膜。之後，透過第二光微影步驟形成阻劑遮罩，並選擇性蝕刻金屬導電薄膜以形成源極電極層455a及汲極電極層455b。金屬導電薄膜之材料的實例包括選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素、含有任何這些元素作為一成分之合金、及含有任何這些元素的結合之合金。
接著，移除阻劑遮罩，並在第二閘極絕緣層452b、源極電極層455a、及汲極電極層455b上方形成氧化物半導體薄膜459。
在此實施例中，藉由使用基於In-Ga-Zn-O的氧化物半導體沈積靶材的濺鍍方法來形成氧化物半導體薄膜459。此階段之剖面圖相應於第2A圖。另外，可藉由在稀有氣體(典型氬)環境、氧環境、或含稀有氣體(典型氬)及氧的環境中之濺鍍方法形成氧化物半導體薄膜459。另外，在使用濺鍍方法的情況中，較佳使用含有在2 wt%至10 wt%(包括首末值)的SiO2 之靶材來執行沈積，且SiOx (x>0，其禁止結晶)係包含在氧化物半導體薄膜459中以在後續步驟中執行脫水或脫氫的熱處理時抑制結晶。
注意到在由濺鍍方法形成氧化物半導體薄膜459之前，較佳藉由逆濺鍍移除附著在第二閘極絕緣層452b之表面的灰塵，在逆濺鍍中藉由引進氬氣而產生電漿。逆濺 鍍意指一種方法，其中，在無施加電壓至靶材側下，使用RF電源來在氬環境中施加電壓至基板側以在基板附近產生電漿而改變表面。注意到取代氬環境，可使用氮、氦、氧、或之類的。
接著，透過第三光微影步驟將氧化物半導體薄膜459處理成島狀氧化物半導體層453。可由噴墨方法形成用於形成島狀氧化物半導體層之阻劑遮罩。當由噴墨方法形成阻劑遮罩時不使用光罩，這可減少製造成本。
接著，氧化物半導體層受到脫水或脫氫。脫水或脫氫之第一熱處理的溫度大於或等於400℃且小於或等於750℃，較佳大於或等於400℃且小於基板之應變點。在此，在將基板放置在為一種熱處理設備之電爐中，並在450℃在氧化物半導體層上於氮環境中執行熱處理一小時之後，防止水或氫進入氧化物半導體層而不暴露於空氣；故獲得氧化物半導體層453(見第2B圖)。
例如，作為第一熱處理，可如下般執行GRTA。將基板轉移並放置在已加熱至650℃至700℃的高溫之惰性氣體中，將其加熱數分鐘，並轉移且從已加熱至高溫的惰性氣體中取出。GRTA允許短時之高溫熱處理。
根據第一熱處理的條件或氧化物半導體層之材料，在一些情況中氧化物半導體層可能結晶並改變成微晶薄膜或多晶薄膜。
氧化物半導體層之第一熱處理可在氧化物半導體薄膜459被處理成島狀氧化物半導體層之前執行於其上。在那 個情況中，在第一熱處理之後，從熱處理設備取出基板並執行光微影步驟。
接著，執行使用如N2 O、N2 、或Ar之氣體的電漿處理。此電漿處理移除暴露之氧化物半導體層的表面所吸收之水或之類的。另外，可使用氧及氬的混合氣體來執行電漿處理。
在電漿處理之後，在不暴露於空氣下形成氧化物絕緣層456作為保護絕緣薄膜並與部分的氧化物半導體層接觸(見第2C圖)。藉由適當的濺鍍方法或之類的形成氧化物絕緣層456至至少1 nm的厚度，該方法為其中水或氫之雜質不會進入氧化物絕緣層456的方法。
濺鍍方法的實例包括其中使用高頻電源作為濺鍍電源之RF濺鍍方法、使用DC電源之DC濺鍍方法、及其中以脈衝方式施加偏壓之脈衝DC濺鍍方法。
另外，亦有其中可設定複數不同材料之靶材的多源濺鍍設備。藉由多源濺鍍設備，可形成不同材料薄膜堆疊在相同室中，或可藉由同時在相同室中之電性放電形成複數種材料。
另外，有設在室內並用於磁控管濺鍍方法之磁性系統的濺鍍設備，並使用用於其中用微波產生電漿的ECR濺鍍方法之濺鍍設備而不使用輝光放電。
此外，作為使用濺鍍方法的沈積方法，亦有反應性濺鍍方法，其中靶材物質及濺鍍氣體成分在沈積期間互相起化學反應以形成其之薄化合物膜，及其中在沈積期間亦施 加電壓至基板的偏壓濺鍍方法。
接著，在氧化絕緣層456上方形成保護絕緣層457(見第2D圖)。使用藉由使用矽靶材的濺鍍方法以含硼元素、銻元素、鋁元素、或磷元素之氧化矽所形成的絕緣層來形成保護絕緣層457。
在此實施例中，如下般堆疊氧化物絕緣層456及保護絕緣層457。將兩靶材(含硼元素之第一矽靶材及含比第一矽靶材更大硼元素量的第二矽靶材)放置在同一室中，並在氧環境中藉由以快門切換靶材來接續形成氧化物絕緣層456及保護絕緣層457。
在此實施例中，分別形成含硼元素之200 nm厚的氧化矽薄膜及含硼元素之100 nm厚的氧化矽薄膜作為氧化物絕緣層456及保護絕緣層457。注意到在保護絕緣層457中所含之硼元素的濃度高於氧化物絕緣層456中的。這些絕緣層之沈積期間的基板溫度可在室溫至300℃(包括首末值)的範圍中，且在此實施例為100℃。可藉由濺鍍方法在稀有氣體(典型氬)環境、氧環境、或含稀有氣體(典型氬)及氧的環境中形成氧化矽薄膜。此外，可使用氧化矽靶材或矽靶材作為靶材。
另外，可在氧環境中利用快門來多次切換靶材，且保護絕緣層457可具有包括四或更多層之分層結構，包括具有高硼元素濃度之絕緣層及具有低硼元素濃度之絕緣層。
再者，使用所謂的共濺鍍來形成其中硼元素之濃度具有梯度的保護絕緣層457。在共濺鍍中，將兩靶材(不含 硼元素之矽靶材及含硼元素之矽靶材)放置在同一室中，並同時使用這些靶材來執行濺鍍。
接下來，在惰性氣體環境或氧氣環境中執行第二熱處理(較佳在200℃至400℃(包括首末值)，例如，250℃至350℃(包括首末值))。例如，在氮環境中在250℃執行第二熱處理一小時。藉由第二熱處理，施加熱同時氧化物半導體層與氧化物絕緣層456接觸。
透過上述步驟，形成薄膜電晶體460。
藉由第2C圖中所示之薄膜電晶體460的結構，可在形成含硼元素之保護絕緣層457之後在製造程序中防止濕氣從外部進入。此外，即使在裝置完整成為包括使用含硼元素之保護絕緣層457的薄膜電晶體之半導體裝置(如液晶顯示裝置)後仍可長期防止濕氣從外部進入，故可改善裝置的長期可靠性。
另外，此實施例描述一種結構，其中一薄膜電晶體的氧化物半導體層係夾在各含有硼元素的氧化矽薄膜(第一閘極絕緣層452a及保護絕緣層457)之間，但不限於此；可採用一種結構，其中複數薄膜電晶體的氧化物半導體層係夾在各含有硼元素的氧化矽薄膜之間。
此實施例可與實施例1自由結合。
(實施例3)
在此實施例中，於下說明具有與實施例1不同之結構的薄膜電晶體之實例。第3D圖描繪該薄膜電晶體之剖面 結構的實例。
第3D圖中所示之薄膜電晶體310為止通道薄膜電晶體並包括，在具有絕緣表面之基板300上方，閘極電極層311、第一閘極絕緣層302a、第二閘極絕緣層302b、包括至少一通道形成區313c的氧化物半導體層、源極電極層315a、及汲極電極層315b。此外，設置在通道形成區313c上並與其接觸之氧化物絕緣層316，並在氧化物絕緣層316上方設置保護絕緣層307。
使用藉由濺鍍方法而由含硼元素、銻元素、鋁元素、或磷元素之氧化矽所形成之絕緣層來形成保護絕緣層307。在此實施例中，使用由含磷元素之氧化矽薄膜所形成的絕緣層。
於下參照第3A至3D圖來說明在基板上方之薄膜電晶體310的製造方法。
如實施例1中般，閘極電極層311設置在具有絕緣表面的基板300上方。此外，作為基底薄膜之絕緣薄膜可設置在基板300及閘極電極層311之間。
接著，如實施例1中般，在閘極電極層311上方形成第一閘極絕緣層302a及第二閘極絕緣層302b。作為第一閘極絕緣層302a，藉由使用含硼元素(電阻率：1 Ω cm至10 Ω cm)之柱狀多晶矽靶材的濺鍍方法在氧環境中形成具有50 nm厚度之氧化矽薄膜。用為第一閘極絕緣層302a的氧化矽薄膜含有硼元素。作為第二閘極絕緣層302b，藉由PCVD方法形成100 nm厚的氮氧化矽薄膜。
接下來，在第二閘極絕緣層302b上方形成氧化物半導體薄膜330。
在此實施例中，藉由使用基於In-Ga-Zn-O的氧化物半導體沈積靶材的濺鍍方法來形成氧化物半導體薄膜330。此階段之剖面圖相應於第3A圖。另外，可藉由在稀有氣體(典型氬)環境、氧環境、或含稀有氣體(典型氬)及氧的環境中之濺鍍方法形成氧化物半導體薄膜330。
接著，執行使用如N2 O、N2 、或Ar之氣體的電漿處理。此電漿處理移除暴露之氧化物半導體薄膜330的表面上所吸收之水或之類的。另外，可使用氧及氬的混合氣體來執行電漿處理。
在電漿處理之後，在不暴露於空氣下形成氧化物絕緣層316作為通道保護絕緣薄膜並與氧化物半導體薄膜330接觸。可藉由適當的濺鍍方法或之類的形成氧化物絕緣層316至至少1 nm的厚度，該方法為其中水或氫之雜質不會進入氧化物絕緣層316的方法。在此實施例中，藉由使用矽靶材的濺鍍方法來形成氧化矽薄膜並接著透過光微影步驟蝕刻而形成氧化物絕緣層316。
接著，透過一光微影步驟將氧化物半導體薄膜330處理成島狀氧化物半導體層(見第3B圖)。
接著，將氧化物導電薄膜及金屬導電薄膜堆疊在島狀氧化物半導體層及氧化物絕緣層316上方，並透過一光微影步驟形成阻劑遮罩334。接著，選擇性執行蝕刻以形成 氧化物導電層314a及314b、源極電極層315a、及汲極電極層315b(見第3C圖)。氧化物導電薄膜之材料的實例包括氧化鋅、氧化鋅鋁、氮氧化鋅鋁、及氧化鋅鎵。金屬導電薄膜之材料的實例包括選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素、含有任何這些元素作為一成分之合金、及含有任何這些元素的結合之合金。
氧化物導電層314a形成在源極電極層315a下方並與其接觸，且氧化物導電層314b形成在汲極電極層315b下方並與其接觸。藉由將氧化物導電層314a設置在源極電極層315a及氧化物半導體層之間，可減少接觸電阻，這導致電阻減少，故可形成可在高速操作之薄膜電晶體。
接下來，移除阻劑遮罩334，並在惰性氣體環境或氧氣環境中執行第二熱處理(較佳在200℃至400℃(包括首末值)，例如，250℃至350℃(包括首末值))。例如，在氮環境中在250℃執行第二熱處理一小時。藉由第二熱處理，施加熱同時部分的氧化物半導體層(通道形成區)與氧化物絕緣層316接觸。
接著，在源極電極層315a及汲極電極層315b上方形成保護絕緣層307。另外，保護絕緣層307設置成與暴露的第二閘極絕緣層302b之一區域接觸。使用藉由使用矽靶材的濺鍍方法而由含硼元素、銻元素、鋁元素、或磷元素之氧化矽所形成之絕緣層來形成保護絕緣層307。在此實施例中，作為保護絕緣層307，藉由使用含磷元素(電阻率：小於或等於5 Ω cm)之柱狀多晶矽靶材的濺鍍方法 在氧環境中形成具有100 nm厚度之氧化矽薄膜。
透過上述步驟，形成薄膜電晶體310。
藉由第3D圖中所示之薄膜電晶體310的結構，可在形成含磷元素之保護絕緣層307之後在製造程序中防止濕氣從外部進入。此外，即使在裝置完整成為包括使用含磷元素之保護絕緣層307的薄膜電晶體之半導體裝置(如液晶顯示裝置)後仍可長期防止濕氣從外部進入，故可實現裝置的長期可靠性。
此實施例可與任何其他實施例自由結合。
例如，在實施例1中的結構中氧化物導電層可設置在氧化物半導體層及源極電極層(或汲極電極層)之間。藉由設置氧化物導電層，可減少接觸電阻，這導致電阻減少，故可形成可在高速操作之薄膜電晶體。
(實施例4)
在此實施例中，將說明使用實施例2中所述之複數薄膜電晶體及使用電致發光的發光元件來製造主動矩陣發光顯示裝置的實例。
根據發光材料是否為有機或無機化合物來分類使用電致發光的發光元件。一般而言，前者稱為有機EL元件，而後者稱為無機EL元件。
在有機EL元件中，藉由施加電壓至發光元件，將電子及電洞從一對電極分別注入含發光有機化合物的層中，並且電流流動。載子(電子及電洞)再結合，且因此，激 發發光有機化合物。發光有機化合物從激發狀態返回至基態，藉此發光。由於此種機制的緣故，這種發光元件稱為電流激發發光元件。
無機EL元件根據其元件結構分成分散型無機EL元件及薄膜無機EL元件。分散型無機EL元件具有一發光層，其中發光材料的粒子分散到黏結劑中，且其發光機制為利用施體位準及受體位準的施體一受體再結合型發光。薄膜無機EL元件具有一種結構，其中發光層夾在電介質層之間，它們則進一步夾在電極之間，且其之發光機制為利用金屬離子之內殼電子過渡之局部型發光。注意到在此說明作為發光元件之有機EL元件的實例。
第4圖描繪作為半導體裝置之實例的一畫素結構之實例，可對該畫素結構施加數位時間灰階驅動。
說明可對其施加數位時間灰階驅動之一畫素的結構及操作。在此，一畫素包括兩個n通道電晶體，各包括氧化物半導體層作為通道形成區。
畫素6400包括切換電晶體6401、驅動電晶體6402、發光元件6404、及電容器6403。切換電晶體6401之閘極連接至掃瞄線6406，切換電晶體6401之第一電極(源極電極和汲極電極之一)連接至信號線6405，且切換電晶體6401之第二電極(源極電極和汲極電極之另一者)連接至驅動電晶體6402之閘極。驅動電晶體6402之閘極經由電容器6403連接至電源供應線6407，驅動電晶體6402之第一電極連接至電源供應線6407，且驅動電晶體6402 之第二電極連接至發光元件6404的第一電極(畫素電極)。發光元件6404的第二電極對應至共同電極6408。共同電極6408電性連接至設置在相同基板上之共同電位線。
發光元件6404的第二電極(共同電極6408)設定在低電源供應電位。注意到該低電源供應電位為滿足參照針對電源供應線6407所設定之高電源供應電位的低電源供應電位<高電源供應電位的電位。作為低電源供應電位，可採用例如GND、0 V、或之類的。高電源供應電位和低電源供應電位間的電位差係施加至發光元件6404並供應電流至發光元件6404，使發光元件6404發光。在此，為了使發光元件6404發光，設定各電位使得高電源供應電位和低電源供應電位間的電位差大於或等於發光元件6404之前向臨限電壓。
注意到驅動電晶體6402的閘極電容可用為電容器6403的替代者以省略電容器6403。驅動電晶體6402的閘極電容可形成在通道區域與閘極電極之間。
在電壓輸入電壓驅動方法的情況中，將視頻信號輸入到驅動電晶體6402的閘極，使驅動電晶體6402處於足夠啟通及關閉的兩狀態之一者中。亦即，驅動電晶體6402在線性區域中操作。由於驅動電晶體6402在線性區域中操作，施加比電源供應線6407的電壓更高之電壓至驅動電晶體6402的閘極。注意到施加大於或等於(電源供應線之電壓+驅動電晶體6402的Vth)之電壓至信號線 6405。
在取代數位灰階驅動而執行類比灰階驅動方法的情況中，藉由改變信號輸入可使用與第4圖中相同的畫素結構。
在執行類比灰階驅動的情況中，施加大於或等於(發光元件6404之前向電壓+驅動電晶體6402的Vth)之電壓至驅動電晶體6402的閘極。發光元件6404之前向電壓包括在其可獲得希望之亮度的電壓，並且包括至少一前向臨限電壓。輸入視頻信號(驅動電晶體6402藉由其操作在飽和區域中)，使得可施加電流至發光元件6404。為了在飽和區域中操作驅動電晶體6402，電源供應線6407之電位設定成高於驅動電晶體6402的閘極電位。當使用類比視頻信號時，可根據該視頻信號來饋送電流至發光元件6404並執行類比灰階驅動。
注意到本發明之畫素結構不限於第4圖中所示者。例如，可將切換器、電阻器、電容器、電晶體、邏輯電路、或之類的增加至第4圖中所示的畫素。
接著，參照第5A至5C圖說明發光元件的結構。在此，以n通道驅動TFT作為實例來說明一畫素的剖面結構。分別用在第5A、5B、及5C圖中所示之半導體裝置中的驅動TFT 7011、7021、及7001可以和實施例2中所述之薄膜電晶體類似的方式加以形成，且為高度可靠薄膜電晶體，各包括一氧化物半導體層。
為了抽取從發光元件發射的光，陽極及陰極的至少一 者可為透明的。薄膜電晶體及發光元件係形成在基板上。發光元件可具有頂部發射結構，其中透過相對於基板之表面抽取光發射；底部發射結構，其中透過在基板側上之表面抽取光發射；或雙發射結構，其中透過相對於基板之表面及基板側上的表面抽取光發射。畫素結構可應用於具有任何這些發射結構的發光元件。
參照第5A圖說明具有底部發射結構之發光元件。
第5A圖描繪在驅動TFT 7011為n通道電晶體且從發光元件7012發射光線至第一電極7013側的情況中之一畫素的剖面圖。在第5A圖中，發光元件7012的第一電極7013係形成在透光導電薄膜7017上方，該透光導電薄膜7017電性連接至驅動TFT 7011的汲極電極，且EL層7014及第二電極7015係依此順序堆疊在第一電極7013上方。
作為透光導電薄膜7017，可使用含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、增加氧化矽之氧化銦錫、或之類的透光導電薄膜。
可用各種材料形成發光元件的第一電極7013；當使用第一電極7013作為陰極時，較佳使用低工作函數之材料，詳言之，諸如Li或Cs之鹼金屬、諸如Mg、Ca、或Sr之鹼土金屬、含任何這些的合金(Mg：Ag、Al：Li、或之類的)、或諸如Yb或Er之稀土金屬。在第5A圖中，第一電極7013的厚度為光線可穿透之厚度(較佳約 5 nm至30 nm)。例如，可使用具有20 nm厚度之鋁薄膜作為第一電極7013。
注意到可堆疊並接著選擇性蝕刻透光導電薄膜及鋁薄膜，以形成透光導電薄膜7017及第一電極7013。在此情況中，可使用相同遮罩來執行蝕刻，此為較佳。
又，以隔件7019覆蓋第一電極7013的周邊。使用如聚醯亞胺、丙烯酸、聚醯胺、或環氧基之有機樹脂的薄膜、無機絕緣薄膜、或有機聚矽氧烷來形成隔件7019。尤佳使用感光樹脂材料來形成隔件7019以在第一電極7013上方具有開口部分，而使開口部分的側壁形成為具有連續曲率的傾斜表面。當使用感光樹脂材料作為隔件7019時，可省略形成阻劑遮罩的步驟。
另外，形成在第一電極7013及隔件7019上方的EL層7014需要包括至少一發光層，且EL層7014可形成為單一層或堆疊的複數層。當使用複數層來形成EL層7014時，將電子注入層、電子輸送層、發光層、電洞輸送層、及電洞注入層依此順序加以堆疊在作為陰極之第一電極7013上方。然而，無需形成所有這些層。
另外，EL層7014不限於具有上述分層結構；第一電極7013可製作成陽極，且可將電洞注入層、電洞輸送層、發光層、電子輸送層、及電子注入層依此順序加以堆疊在第一電極7013上方。然而，考量到耗電量，第一電極7013較佳製作成陰極，且將電子注入層、電子輸送層、發光層、電洞輸送層、及電洞注入層依此順序加以堆 疊在第一電極7013上方，以防止驅動器電路部分的電壓增加並可減少耗電量。
另外，可使用各種材料形成形成在EL層7014上方之第二電極7015。例如，當第二電極7015用作陽極時，具有高工作函數之材料(例如Zr、N、Ti、W、Ni、Pt、或Cr)或透明導電材料(例如ITO、IZO、或ZnO)為較佳。此外，可在第二電極7015上方形成擋光薄膜7016，如阻擋光之金屬、反射光之金屬、或之類的。在此實施例中，使用ITO薄膜來形成第二電極7015，並使用Ti薄膜來形成擋光薄膜7016。
發光元件7012對應至第一電極7013與第二電極7015夾著包括發光層之EL層7014的一區域。在第5A圖中所示之元件結構的情況中，如箭頭所示般從發光元件7012發射光線至第一電極7013側。
注意到第5A圖描繪一實例，其中透光導電薄膜用為閘極電極層，且從發光元件7012經由濾色器層7033及基板發射光線。
藉由如噴墨方法之小滴排放方法、印刷方法、使用光微影技術之蝕刻方法、或之類的來形成濾色器層7033。
以外套層7034覆蓋濾色器層7033，且亦以保護絕緣層7035覆蓋濾色器層7033。注意到第5A圖中描繪具有小厚度之外套層7034；然而，外套層7034具有平面化具有因濾色器層7033所造成的不平之表面的功能。
在與隔件7019重疊之部分中設置形成在保護絕緣層 7035、絕緣層7032、及絕緣層7031中並到達汲極電極層之接觸洞。
接著，參照第5B圖說明具有雙發射結構之發光元件。
在第5B圖中，在透光導電薄膜7027上方形成發光元件7022的第一電極7023，其電性連接至驅動TFT 7021的汲極電極層，且將EL層7024及第二電極7025依此順序加以堆疊在第一電極7023上方。
作為透光導電薄膜7027，可使用含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、增加氧化矽之氧化銦錫、或之類的透光導電薄膜。
另外，可用各種材料形成第一電極7023。當使用第一電極7023作為陰極時，例如較佳使用低工作函數之材料，詳言之，諸如Li或Cs之鹼金屬、諸如Mg、Ca、或Sr之鹼土金屬、含任何這些的合金(Mg：Ag、Al：Li、或之類的)、諸如Yb或Er之稀土金屬、或之類的。在此實施例中，使用第一電極7023作為陰極且具有光線可穿透之厚度(較佳約5 nm至30 nm)。例如，可使用具有20 nm厚度之鋁薄膜作為第一電極7023。
注意到可堆疊並接著選擇性蝕刻透光導電薄膜及鋁薄膜，以形成透光導電薄膜7027及第一電極7023。在那情況中，可使用相同遮罩來執行蝕刻，此為較佳。
以隔件7029覆蓋第一電極7023的周邊。使用如聚醯 亞胺、丙烯酸、聚醯胺、或環氧基之有機樹脂的薄膜、無機絕緣薄膜、或有機聚矽氧烷來形成隔件7029。尤佳使用感光樹脂材料來形成隔件7029以在第一電極7023上方具有開口部分，而使開口部分的側壁形成為具有連續曲率的傾斜表面。當使用感光樹脂材料作為隔件7029時，可省略形成阻劑遮罩的步驟。
另外，形成在第一電極7023及隔件7029上方的EL層7024需要包括至少一發光層，且EL層7024可形成為單一層或堆疊的複數層。當使用複數層來形成EL層7024時，將電子注入層、電子輸送層、發光層、電洞輸送層、及電洞注入層依此順序加以堆疊在作為陰極的第一電極7023上方。然而，無需形成所有這些層。
另外，EL層7024不限於具有上述分層結構；第一電極7023可製作成陽極，且可將電洞注入層、電洞輸送層、發光層、電子輸送層、及電子注入層依此順序加以堆疊在第一電極7023上方。然而，考量到耗電量，第一電極7023較佳用為陰極，且將電子注入層、電子輸送層、發光層、電洞輸送層、及電洞注入層依此順序加以堆疊在陰極上方，以減少耗電量。
另外，可使用各種材料形成形成在EL層7024上方之第二電極7025。例如，當使用第二電極7025為陽極時，具有高工作函數之材料或透明導電材料(例如ITO、IZO、或ZnO)為較佳。在此實施例中，使用第二電極7025為陽極並使用含氧化矽之ITO薄膜來加以形成。
發光元件7022對應至第一電極7023與第二電極7025夾著包括發光層之EL層7024的一區域。在第5B圖中所示之元件結構的情況中，如箭頭所示般從發光元件7022發射光線至第二電極7025側及第一電極7023側兩者。
注意到第5B圖描繪一實例，其中透光導電薄膜用為閘極電極層，且從發光元件7022發射至第一電極7023側的光線穿過濾色器層7043及基板。
藉由如噴墨方法之小滴排放方法、印刷方法、使用光微影技術之蝕刻方法、或之類的來形成濾色器層7043。
以外套層7044覆蓋濾色器層7043，且亦以保護絕緣層7045覆蓋濾色器層7043。
在與隔件7029重疊之部分中設置形成在保護絕緣層7045、絕緣層7042、及絕緣層7041中並到達汲極電極層之接觸洞。
注意到當使用具有雙發射結構的發光元件且在該些顯示表面兩者上執行全彩顯示時，來自第二電極7025側的光線不穿過濾色器層7043；因此，較佳在第二電極7025上方設置設有另一濾色器層的密封基板。
接著，參照第5C圖說明具有頂部發射結構之發光元件。
第5C圖為描繪在驅動TFT 7001為n通道電晶體且從發光元件7002發射光線至第二電極7005側的情況中之一畫素的剖面圖。在第5C圖中，形成電性連接至驅動TFT 7001的汲極電極層之發光元件7002的第一電極7003，且EL層7004及第二電極7005係依此順序堆疊在第一電極7003上方。
接著，可用各種材料形成發光元件的第一電極7003。例如，當使用第一電極7003作為陰極時，較佳使用低工作函數之材料，詳言之，諸如Li或Cs之鹼金屬、諸如Mg、Ca、或Sr之鹼土金屬、含任何這些的合金(Mg：Ag、Al：Li、或之類的)、或諸如Yb或Er之稀土金屬。
以隔件7009覆蓋第一電極7003的周邊。使用如聚醯亞胺、丙烯酸、聚醯胺、或環氧基之有機樹脂的薄膜、無機絕緣薄膜、或有機聚矽氧烷來形成隔件7009。尤佳使用感光樹脂材料來形成隔件7009以在第一電極7003上方具有開口部分，而使開口部分的側壁形成為具有連續曲率的傾斜表面。當使用感光樹脂材料作為隔件7009時，可省略形成阻劑遮罩的步驟。
形成在第一電極7003及隔件7009上方的EL層7004需要包括至少一發光層，且EL層7004可形成為單一層或堆疊的複數層。當使用複數層來形成EL層7004時，將電子注入層、電子輸送層、發光層、電洞輸送層、及電洞注入層依此順序加以堆疊在作為陰極的第一電極7003上方。然而，無需形成所有這些層。
另外，EL層7004不限於具有上述分層結構；可將電洞注入層、電洞輸送層、發光層、電子輸送層、及電子注 入層依此順序加以堆疊在用作陽極之第一電極7003上方。
在第5C圖中，將電洞注入層、電洞輸送層、發光層、電子輸送層、及電子注入層依此順序加以堆疊在其中Ti薄膜、鋁薄膜、及Ti薄膜依此順序加以堆疊之堆疊的薄膜上方；並此上方，形成Mg：Ag合金薄膜及ITO之堆疊層。
注意到，當TFT 7001為n通道電晶體時，較佳將電子注入層、電子輸送層、發光層、電洞輸送層、及電洞注入層依此順序加以堆疊在第一電極7003上方，以防止驅動器電路之電壓增加並可減少耗電量。
使用諸如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或增加氧化矽之氧化銦錫的薄膜之透光導電薄膜來形成第二電極7005。
包括發光層之EL層7004係夾在第一電極7003與第二電極7005之間的區域對應至發光元件7002。在第5C圖中所示之畫素的情況中，如箭頭所示般從發光元件7002發射光線至第二電極7005側。
在第5C圖中，描繪使用薄膜電晶體460作為TFT 7001之實例；然而，沒有特別限制，且可使用薄膜電晶體410。當使用薄膜電晶體410作為TFT 7001時，第一電極7003及汲極電極層電性連接以互相接觸。
在第5C圖中，TFT 7001之汲極電極層透過設置在氧 化物絕緣層7051、保護絕緣層7052、及絕緣層7055中之接觸洞電性連接至第一電極7003。使用如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺、或環氧基來形成平面化絕緣層7053。除了這類樹脂材料外，可使用低介電常數(低k材料)、基於矽氧烷之樹脂、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、或之類的。注意到可藉由堆疊由使用這些材料所形成的複數絕緣薄膜來形成平面化絕緣層7053。對形成平面化絕緣層7053之方法並無特別限制。取決於材料，可藉由如濺鍍方法、SOG方法、旋塗方法、浸漬方法、灑塗方法、或小滴排放方法(如噴墨方法、網板印刷、或偏置印刷)之方法、或如醫生刀、輥塗佈機、簾塗佈機、或刀塗佈機之工具(器材)來形成平面化絕緣層7053。
設置隔件7009以絕緣第一電極7003及相鄰畫素的第一電極。使用如聚醯亞胺、丙烯酸、聚醯胺、或環氧基之有機樹脂的薄膜、無機絕緣薄膜、或有機聚矽氧烷來形成隔件7009。尤佳使用感光樹脂材料來形成隔件7009以在第一電極7003上方具有開口部分，而使開口部分的側壁形成為具有連續曲率的傾斜表面。當使用感光樹脂材料作為隔件7009時，可省略形成阻劑遮罩的步驟。
在第5C圖之結構中，當執行全彩顯示時，例如，發光元件7002用為綠發光元件，則相鄰發光元件之一用為紅發光元件，且另一者用為藍發光元件。替代地，可使用四種發光元件來製造能夠全彩顯示之發光顯示裝置，其包 括白發光元件還有三種發光元件。
在第5C圖之結構中，可以一種方式製造能夠全彩顯示之發光顯示裝置使得配置之所有複數發光元件為白發光元件且具有濾色器或之類的之密封基板係配置在發光元件7002上方。當形成呈現單色(如白色)之材料並與濾色器或顏色轉換層結合時，可執行全彩顯示。
不用說，可執行單色光發射的顯示。例如，可使用白光發射來形成照明系統，或可使用單色光發射來形成區域顏色發光裝置。
若有需要，可設置諸如包括環形偏光板的偏光薄膜之光學薄膜。
注意到雖在此將有機EL元件描述為發光元件，可設置無機EL元件作為發光元件。
注意到說明了其中控制發光元件之驅動的薄膜電晶體(驅動TFT)電性連接至發光元件的實例；然而，可採用一種結構，其中用於電流控制之TFT係連接在驅動TFT及發光元件之間。
(實施例5)
在此實施例中，將參照第6A及6B圖說明發光顯示板(亦稱為發光板)的外觀及剖面。第6A圖為其中形成在第一基板上方之薄膜電晶體及發光元件係以密封膠密封在第一基板與第二基板之間的板之平面圖。第6B圖為沿著第6A圖之線H-I所得之剖面圖。
設置密封膠4505以圍繞設置在第一基板4501上方之畫素部分4502、信號線驅動器電路4503a及4503b、及掃瞄線驅動器電路4504a及4504b。另外，第二基板4506係設置在畫素部分4502、信號線驅動器電路4503a及4503b、及掃瞄線驅動器電路4504a及4504b上方。依此，由第一基板4501、密封膠4505、及第二基板4506將畫素部分4502、信號線驅動器電路4503a及4503b、及掃瞄線驅動器電路4504a及4504b與填充劑4507密封在一起。較佳以保護薄膜(如層壓薄膜或紫外線可固化樹脂薄膜)或具有高氣密度及少脫氣之覆蓋材料封裝(密封)該板，依此方式使該板不致暴露於外部空氣中。
形成在第一基板4501上方的畫素部分4502、信號線驅動器電路4503a及4503b、及掃瞄線驅動器電路4504a及4504b各包括複數薄膜電晶體。在第6B圖中說明包括在畫素部分4502中之薄膜電晶體4510及包括在信號線驅動器電路4503a中之薄膜電晶體4509作為實例。
針對薄膜電晶體4509及4510，可採用實施例1中所述之包括氧化物半導體層的高可靠薄膜電晶體410作為畫素之薄膜電晶體4510，且用於驅動器電路之薄膜電晶體4509具有在與實施例1中所示之薄膜電晶體中之氧化物半導體層的通道形成區重疊的位置中之導電層。在此實施例中，薄膜電晶體4509及4510為n通道薄膜電晶體。
導電層4540係設置在絕緣層4544的一部分上方，其與用於驅動器電路之薄膜電晶體4509中之氧化物半導體 層的通道形成區重疊。當設置導電層4540在與氧化物半導體層的通道形成區重疊之位置時，在BT測試前及後的薄膜電晶體4509之臨限電壓的改變量會減少。導電層4540之電位可能與薄膜電晶體4509中之閘極電極層的相同或不同。導電層4540亦可作為第二閘極電極層。另外，導電層4540之電位可為GND或0 V，或可將導電層4540之電位置於浮置狀態中。
此外，薄膜電晶體4510電性連接至第一電極4517。此外，形成覆蓋薄膜電晶體4510之氧化物半導體層的氧化物絕緣層4542。
可使用與實施例1中所述之氧化絕緣層416的那些類似之材料及方法來形成氧化物絕緣層4542。另外，形成覆蓋氧化物絕緣層4542之絕緣層4547。可藉由使用含硼元素之氧化矽薄膜的濺鍍方法以和實施例1中所述之保護絕緣層403類似的方式來形成絕緣層4547。
在薄膜電晶體4510上方形成濾色器層4545以與發光元件4511的發光區域重疊。
此外，為了減少濾色器層4545的表面粗糙度，以作為平面化絕緣薄膜之外套層4543覆蓋濾色器層4545。
此外，在外套層4543上方形成絕緣層4544。
再者，參考符號4511標示發光元件。為包括在發光元件4511中之畫素電極的第一電極4517電性連接至薄膜電晶體4510之源極或汲極層。注意到雖發光元件4511具有第一電極4517、電致發光層4512、及第二電極4513之 分層結構，發光元件4511之結構不限於此實施例中所述之結構。可依據從發光元件4511抽取光的方向或之類的來適當地改變發光元件4511之結構。
使用有機樹脂薄膜、無機絕緣薄膜、或有機聚矽氧烷來形成隔件4520。尤佳使用感光樹脂材料來形成隔件4520以在第一電極4517上方具有開口部分，而使開口部分的側壁形成為具有連續曲率的傾斜表面。
可以單層或堆疊之複數層形成電致發光層4512。
為了防止氧、氫、濕氣、二氧化碳、或之類的進入發光元件4511，可在第二電極4513及隔件4520上方形成保護薄膜。作為保護薄膜，可形成氮化矽薄膜、氧化氮化矽薄膜、DLC薄膜、或之類的。
另外，可從FPC 4518a及4518b施加各種信號及電位至信號線驅動器電路4503a及4503b、掃瞄線驅動器電路4504a及4504b、或畫素部分4502。
使用與包括在發光元件4511中之第一電極4517相同的導電薄膜來形成連結端子電極4515，並使用與包括在薄膜電晶體4509中之源極和汲極電極層相同的導電薄膜來形成連結端子電極4516。
連結端子電極4515經由各向異性導電薄膜4519電性連接至包括在FPC 4518a中之端子。
位在從發光元件4511抽取光線之方向中的第二基板4506應具有透光性質。在那情況中，使用諸如玻璃板、塑膠板、聚酯薄膜、或丙烯酸薄膜之透光材料作為第二基 板4506。
作為填充劑4507，除了如氮或氬之惰性氣體外，可使用紫外線可固化樹脂或熱固樹脂。例如，聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、聚矽氧、聚乙烯醇縮丁醛(PVB)、或乙烯酯酸乙烯酯(EVA)。例如，使用氮作為填充劑。
另外，若有需要，可在發光元件之發光表面上適當地設置光學薄膜，如偏光板、環形偏光板(包括橢圓形偏光板)、阻滯板(四分之一波長板或半波長板)、或濾色器。此外，偏光板或環形偏光板可設有抗反射薄膜。例如，可執行抗強光處理，藉此可藉由表面上之凸部及凹部擴散反光以減少強光。
信號線驅動器電路4503a及4503b和掃瞄線驅動器電路4504a及4504b可安裝在分別製備之基板上方作為使用單晶半導體薄膜或多晶半導體薄膜而形成之驅動器電路。替代地，可分別形成並安裝僅信號線驅動器電路或其部分，或僅掃瞄線驅動器電路或其部分。此實施例不限於第6A及6B圖中所示之結構。
透過上述程序，可製造高可靠的發光顯示裝置(顯示板)作為半導體裝置。
(實施例6)
將參照第7A至7C圖說明為半導體裝置之一實施例的液晶顯示板之外觀及剖面圖。第7A至7C圖為板的平 面圖，每一者中之薄膜電晶體4010及4011及液晶元件4013係以密封膠4005密封在第一基板4001及第二基板4006之間。第7B圖為沿著第7A及7C圖中之線M-N所得之剖面圖。
設置密封膠4005以圍繞設置在第一基板4001上方的畫素部分4002及掃瞄線驅動器電路4004。在畫素部分4002及掃瞄線驅動器電路4004上方設置第二基板4006。因此，由第一基板4001、密封膠4005、及第二基板4006將畫素部分4002及掃瞄線驅動器電路4004與液晶層4008密封在一起。將使用單晶半導體薄膜或多晶半導體薄膜在個別製備的基板上方所形成之信號線驅動器電路4003安裝在與在第一基板4001上方被密封膠4005所圍繞的區域不同之區域中。
注意到個別形成之驅動器電路的連結方法不限於特定方法，且可使用COG方法、打線接合方法、TAB方法、或之類的。第7A圖描繪由COG方法安裝信號線驅動器電路4003之實例，且第7C圖描繪由TAB方法安裝信號線驅動器電路4003之實例。
設置在第一基板4001上方的畫素部分4002及掃瞄線驅動器電路4004各包括複數薄膜電晶體。第7B圖舉例描繪包括在畫素部分4002中的薄膜電晶體4010及包括在掃瞄線驅動器電路4004中的薄膜電晶體4011。在薄膜電晶體4010及4011上方設置絕緣層4041、4042、及4021。
描述在實施例1至3中之包括氧化物半導體層的任何 高可靠薄膜電晶體可用為薄膜電晶體4010及4011。描述在實施例1至3中之任何薄膜電晶體410、460、及310可用為驅動器電路的薄膜電晶體4011及畫素之薄膜電晶體4010。在此實施例中，薄膜電晶體4010及4011為n通道薄膜電晶體。
在絕緣層4021的一部分上設置導電層4040，其與驅動器電路的薄膜電晶體4011中之氧化物半導體層的通道形成區重疊。導電層4040係設置在與氧化物半導體層的通道形成區重疊之位置，藉此可減少在BT測試前及後的薄膜電晶體4011之臨限電壓的改變量。導電層4040之電位可能與薄膜電晶體4011之閘極電極層的相同或不同。導電層4040亦可作為第二閘極電極層。另外，導電層4040之電位可為GND或0 V，或可將導電層4040之電位置於浮置狀態中。
包括在液晶元件4013中之畫素電極層4030電性連接至薄膜電晶體4010。液晶元件4013的相反電極層4031係設置在第二基板4006上。在畫素電極層4030、相反電極層4031、及液晶層4008互相重疊的部份相應於液晶元件4013。注意到畫素電極層4030及相反電極層4031分別設有絕緣層4032及絕緣層4033，其各作為配向薄膜，且液晶層4008係夾在有絕緣層4032及4033位於兩者間的畫素電極層4030與相反電極層4031之間。
注意到透光基板可用為第一基板4001及第二基板4006；可使用玻璃、陶瓷、或塑膠。作為塑膠，可使用纖 維玻璃強化塑膠(FRP)片、聚氟乙烯(PVF)薄膜、聚酯薄膜、或丙烯酸樹脂薄膜。
參考符號4035標示柱狀間隔體，藉由選擇性蝕刻一絕緣薄膜而得並加以設置以控制畫素電極層4030與相反電極層4031之間的距離(單元間隔)。替代地，可使用球形間隔體。另外，相反電極層4031電性連接至形成在與薄膜電晶體4010相同基板上方的共同電位線。藉由使用共同連結部，相反電極層4031與共同電位線可藉由配置在一對基板間的導電粒子來互相電性連接。注意到導電粒子係包括在密封膠4005中。
替代地，可使用呈現出無需配向薄膜之藍相的液晶。藍相為液晶相之一，其在當膽固醇相增加時膽固醇相變成同向性相前產生。由於藍相僅在窄溫度範圍中產生，使用含有大於或等於5 wt%之親手性分子(chiral agent)以擴大溫度範圍的液晶組成物作為液晶層4008。含有呈現藍相之液晶及親手性分子的液晶組成物具有少於或等於1毫秒的短響應時間，具有光學同向性(這使得配向程序變成不需要)，且具有小視角相依性。
除了透光性液晶顯示裝置外，本發明之一實施例可應用至半透光液晶顯示裝置。
說明液晶顯示裝置的一實例，其中偏光板係設置在基板的外表面上(觀眾側上)且顯示元件用之著色層與電極層係依照此順序設置在基板的內表面上；然而，偏光板可設置在基板的內表面上。此外，偏光板及著色層的分層結 構不限於此實施例中者且可依照偏光板及著色層的材料或製造程序的條件來適當加以設定。此外，作為黑色矩陣之擋光薄膜可設置在非顯示部分的部分中。
在薄膜電晶體4011及4010上方，形成與氧化物半導體層接觸之絕緣層4041。可用與實施例1中所述之氧化物絕緣層416的那些類似之材料和方法來形成絕緣層4041。在此，作為絕緣層4041，藉由濺鍍方法形成氧化矽薄膜。此外，在絕緣層4041上形成與其接觸之保護絕緣層4042。保護絕緣層4042為以含有硼元素之氧化矽所形成之絕緣層，像實施例1中所述之保護絕緣層403般。為了減少薄膜電晶體的表面粗糙度，在保護絕緣層4042上方形成作為平面化絕緣薄膜之絕緣層4021。
作為絕緣層4021，可使用具有耐熱性之有機材料，聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺、或環氧基。除了這類樹脂材料外，可使用低介電常數(低k材料)、基於矽氧烷之樹脂、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、或之類的。注意到可藉由堆疊由使用這些材料所形成的複數絕緣薄膜來形成絕緣層4021。
對形成絕緣層4021之方法並無特別限制。取決於材料，可藉由如濺鍍方法、SOG方法、旋塗方法、浸漬方法、灑塗方法、或小滴排放方法(如噴墨方法、網板印刷、或偏置印刷)之方法、或如醫生刀、輥塗佈機、簾塗佈機、或刀塗佈機之工具(器材)來形成絕緣層4021。絕緣層4021之烘烤步驟亦作為半導體層之退火，藉此可 有效率地製造半導體裝置。
可從諸如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(ITO)、氧化銦鋅、增加氧化矽之氧化銦錫的透光導電材料來形成畫素電極層4030及相反電極層4031。
含導電高分子(亦稱為導電聚合物)的導電組成物可用為畫素電極層4030及相反電極層4031。使用導電組成物形成之畫素電極較佳具有少於或等於每平方10000歐姆的薄片電阻及在550 nm波長大於或等於70%的透射率。此外，包含在導電組成物中之導電高分子的電阻率較佳小於或等於0.1 Ω．cm。
作為導電高分子，可使用所謂的π電子共軛導電聚合物。例如，可有聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、上述兩或更多種之共聚物、或之類的。
此外，可從FPC 4018供應各種的信號及電位至個別形成之信號線驅動器電路4003、掃瞄線驅動器電路4004、或畫素部分4002。
從與包括在液晶元件4013中之畫素電極層4030相同的導電薄膜形成連結端子電極4015，並從與薄膜電晶體4010及4011的源極和汲極電極層相同的導電薄膜形成連結端子電極4016。
連結端子電極4015經由異向性導電薄膜4019電性連接至包括在FPC 4018中之端子。
注意到第7A至7C圖描繪一實例，其中信號線驅動器電路4003係個別形成並安裝在第一基板4001上；然而，本發明不限於此結構。可個別形成並安裝掃瞄線驅動器電路，或可個別形成並接著安裝僅部分的信號線驅動器電路或僅部分的掃瞄線驅動器電路。
此外，針對液晶顯示模組，可使用扭轉向列(TN)模式、共面電場切換(IPS)模式、邊界電場切換(FFS)模式、多象限垂直配向(MVA)模式、圖案化垂直配向(PVA)模式、軸向對稱配向微單元(ASM)模式、光補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式、或之類的。
於下說明垂直配向(VA)型液晶顯示裝置的實例。
VA型液晶顯示裝置具有一種形式，其中液晶顯示板之液晶分子的配向受到控制。在VA型液晶顯示裝置中，在無施加電壓時相較於板平面液晶分子在垂直方向中配向。在此實施例中，尤其，將一畫素分成一些區域(子畫素)，並分子在其個別區域中在不同方向中配向。此稱為多象限或多象限設計。之後，說明多象限設計之液晶顯示裝置。
第8圖及第9圖描繪VA型液晶顯示板的畫素結構。第9圖為基板600之平面圖。第8圖描繪沿著第9圖之線Y-Z的剖面結構。於下參照這兩圖提出說明。
在此畫素結構中，在一畫素中設置複數畫素電極，且一TFT連接至每一畫素電極。建構複數TFT以被不同的 閘極信號驅動。亦即，施加至多象限畫素中之個別畫素電極的信號為互不相干的加以控制。
透過接觸孔623，畫素電極624經由電線618連接至TFT 628。此外，透過形成在絕緣層620中之接觸孔627、覆蓋絕緣層620之保護絕緣層621、及覆蓋保護絕緣層621之絕緣層622，畫素電極626經由電線619連接至TFT 629。TFT 628之閘極電線602與TFT 629之閘極電線603分開，故可施加不同的閘極信號至這些閘極電線。另一方面，由TFT 628及629共享作為資料線的電線616。描述在實施例1至3之任一者中的薄膜電晶體可適當地用作TFT 628及629。
薄膜電晶體之第一閘極絕緣層606a為藉由濺鍍方法獲得之含硼元素的氧化矽薄膜且第二閘極絕緣層606b為藉由PCVD方法獲得之氧化矽薄膜。與電線618及氧化物半導體層接觸之絕緣層620為藉由濺鍍方法獲得之氧化矽薄膜，且設置在其上之保護絕緣層621為藉由濺鍍方法獲得之含硼元素的氧化矽薄膜。透過形成在絕緣層620中之接觸孔623、覆蓋絕緣層620之保護絕緣層621、及覆蓋保護絕緣層621之絕緣層622，畫素電極624電性連接至電線618。
此外，使用電容器電線690、作為電介質之第一閘極絕緣層606a與第二閘極絕緣層606b的堆疊層、及畫素電極或電性連接至畫素電極的電容器電極來形成儲存電容器。
畫素電極624的形狀與畫素電極626的不同，且由裂縫625分開該些畫素電極。畫素電極626圍繞具有V形之畫素電極624。TFT 628及629使施加電壓至畫素電極624及626的時間互相不同，藉此控制液晶之配向。第11圖顯示此畫素結構之等效電路。TFT 628連接至閘極電線602，且TFT 629連接至閘極電線603。若供應不同的閘極信號至閘極電線602及603，TFT 628及629的操作時間可為不同。
相反基板601設有擋光薄膜632、著色薄膜636、及相反電極640。另外，亦稱為外套薄膜之平面化薄膜637形成在著色薄膜636與相反電極640之間以防止液晶的配向紊亂。圖10顯示相反基板側之結構。由複數畫素共享相反電極640，且在相反電極640中形成裂縫641。裂縫641及在畫素電極624及626側上之裂縫為交替配置以實際產生傾斜的電場，藉此可控制液晶的配向。依此，液晶的配向可在不同地方變化，使視角擴大。
畫素電極624、液晶層650、及相反電極640互相重疊，以形成第一液晶元件。此外，畫素電極626、液晶層650、及相反電極640互相重疊，以形成第二液晶元件。採用多象限結構，其中針對一畫素設置第一液晶元件及第二液晶元件。
可和實施例1至3之任何者中所述的結構適當地結合來實行此實施例。
(實施例7)
在此實施例中，說明作為本發明之一實施例的半導體裝置之電子紙的實例。
第12圖描繪作為可應用本發明之一實施例的半導體裝置之主動矩陣電子紙。可與和實施例1中所示之薄膜電晶體410類似的方式製造用於半導體裝置的薄膜電晶體581，且為包括以由含硼元素的氧化矽所形成之保護絕緣層584覆蓋的氧化物半導體層之具有高電氣特性的薄膜電晶體。
第12圖中之電子紙為使用扭轉球顯示系統的顯示裝置之實例。扭轉球顯示系統意指一種方法，其中各著色為黑色及白色的球形粒子係用為顯示元件並配置在為電極層的第一電極層與第二電極層之間，且在第一電極層與第二電極層之間產生電位差以控制球形粒子的方位，以執行顯示。
形成在基板580上方之薄膜電晶體581具有底閘極結構，其中源極和汲極電極層透過形成在氧化物絕緣層583、保護絕緣層584、及絕緣層585中之開口電性連接至第一電極層587。在第一電極層587及第二電極層588之間，設置球形粒子。每一球形粒子包括黑色區域590a及白色區域590b，及圍著黑色區域590a及白色區域590b填充有液晶的凹部594。以填充劑595填充球形粒子的圓周，如樹脂(見第12圖)。在此實施例中，第一電極層587相應於一畫素電極，且設置在相反基板596上之第二 電極層588相應於一共同電極。
另外，取代扭轉球，可使用電泳元件。使用具有約10 μm至200 μm的直徑之微膠囊，其中封裝透明液體、正電白色微粒子、及負電黑色微粒子。在設置在第一電極層及第二電極層之間的微膠囊中，當由第一電極層及第二電極層施加電場時，白色微粒子及黑色微粒子在彼此相反方向中移動，故可顯示白色或黑色。使用此原理之顯示元件為電泳式顯示元件且一般稱為電子紙。電泳式顯示元件具有比液晶顯示元件更高的反射率，且因此，不需輔助光線，耗電量較低，且可在陰暗的地方辨識顯示部分。另外，即使當電源未供應到顯示部分時，一旦已經顯示影像可加以維持。依此，即使若具有顯示功能之半導體裝置(其可簡單稱為顯示裝置或設有顯示裝置之半導體裝置)與電波來源有距離，仍可儲存經顯示的影像。
經由此程序，可製造高度可靠的電子紙作為半導體裝置。
可和實施例1至3之任何者中所述的薄膜電晶體適當地結合來實行此實施例。
(實施例8)
在此實施例中，說明一實例，其中形成絕緣的閘極半導體裝置，尤其，稱為功率MOS裝置的半導體裝置。一般而言，功率MOS裝置意指用為電子裝置之切換元件或之類的半導體裝置(半導體元件)。如功率MOS FET及 IGBT之高速MOS功率裝置為已知。
取代實施例1至3之任何者中所述的薄膜電晶體，製造具有厚上許多之氧化物半導體層的電晶體，藉此形成功率MOS裝置。此外，使用含硼元素的氧化矽薄膜來做為閘極絕緣層(其為堆疊層)的一層。
例如，使用如此形成之功率MOS裝置來控制照明的反向器，作為納入照明中之積體電路的一部分。此外，可將功率MOS裝置用於各種領域中的產品，如自動車之載具控制系統及車體裝置、電視、相機、電腦的電源供應器、空調、及可編程邏輯控制器。
(實施例9)
在此說明書中所揭露的半導體裝置可應用至各種電子裝置(包括娛樂機)。電子裝置之實例為電視機(亦稱為電視或電視接收器)、電腦或之類的監視器、如數位相機或數位攝影機的相機、數位相框、行動電話(亦稱為行動電話機或行動電話裝置)、可攜式遊戲機、可攜式資訊終端機、聲音再生裝置、如柏青哥機的大型遊戲機、及之類的。
第13A圖描繪行動電話的實例。除了納入機殼1101中之顯示部分1102外，行動電話1100設有操作鈕1103、外部連結埠1104、揚聲器1105、麥克風1106、及之類的。
可藉由用手指或之類的觸碰顯示部分1102來將資料 輸入到第13A圖中所示之行動電話1100中。此外，可藉由用手指或之類的觸碰顯示部分1102來執行如打電話及寫信的操作。
主要有三種顯示部分1102的螢幕模式。第一模式為主要用於顯示影像的顯示模式。第二模式為主要用於輸入如文字的資料之輸入模式。第三模式為顯示及輸入模式，其中可結合顯示模式及輸入模式的兩種模式。
例如，在打電話及寫信的情況中，為顯示部分1102選擇主要用於輸入如文字的文字輸入模式，以便輸入螢幕上所顯示之字。在此情況中，較佳在顯示部分1102的幾乎整個螢幕上顯示鍵盤或數字鈕。
當包括用於偵測傾斜的感測器(如陀螺儀或加速度感測器)之偵測裝置設置在行動電話1100內時，可藉由判斷行動電話1100的方位(行動電話1100為針對橫擺模式或直擺模式水平或垂直地放置)來自動切換顯示部分1102的螢幕上之顯示。
藉由觸碰顯示部分1102或操作機殼1101之操作鈕1103來切換螢幕模式。替代地，可依據顯示在顯示部分1102上之影像的種類來切換螢幕模式。例如，當顯示部分上所顯示之影像的信號為移動影像資料的信號時，將螢幕模式切換到顯示模式。當信號為文字資料的信號時，將螢幕模式切換到輸入模式。
另外，在輸入模式中，當未執行藉由觸碰顯示部分1102之輸入一段特定時期且同時偵測到由顯示部分1102 中的光學感測器所偵測到之信號時，可控制螢幕模式以從輸入模式改變到顯示模式。
顯示部分1102可作為影像感測器。例如，在以手掌或手指觸碰顯示部分1102時所取得之掌紋、指紋、或之類的影像，藉此可執行個人識別。此外，藉由在顯示部分中提供發射近紅外線光之背光或感測光源，可取得手指靜脈、手掌靜脈、或之類的影像。
在顯示部分1102中，可設置實施例1中所述之複數個薄膜電晶體410作為畫素的切換元件。
第13B圖描繪可攜式資訊終端機的實例。可攜式資訊終端機，其之實例描繪在第13B圖中，可具有複數功能。例如，除了電話機功能外，這一類的可攜式資訊終端機可藉由納入電腦而具有處理各種資料段之功能。
第13B圖中所示之可攜式資訊終端機具有兩機殼，機殼1800及機殼1801。機殼1801包括顯示板1802、揚聲器1803、麥克風1804、指引裝置1806、相機鏡頭1807、外部連結端子1808、及之類的。機殼1800包括鍵盤1810、外部記憶體槽1811、及之類的。另外，天線可納入機殼1801中。
顯示板1802設有觸碰板。由第13B圖中之虛線來描繪顯示成影像之複數操作鍵1805。
此外，除了上述結構外，可納入非接觸式IC晶片、小記憶體裝置、或之類的。
發光裝置可用為顯示板1802且顯示的方向依據應用 模式而適當地改變。此外，可攜式資訊終端機在與顯示板1802相同表面上設有相機鏡頭1807，故其可用於視訊通話。揚聲器1803及麥克風1804可用於視訊通話、記錄、及播放聲音等等，還有語音通話。再者，在如第13B圖中所示般發展的狀態中之機殼1800及1801可移動，使一者藉由滑動搭接另一者；因此，可減少可攜式資訊終端機的尺寸，這讓可攜式資訊終端機適合被攜帶。
外部連結端子1808可連接至AC轉接器及各種電纜，如USB電纜，且充電及與個人電腦或之類的資料通訊為可能。此外，可將儲存媒體插入外部記憶體槽1811中以儲存並移動大量資料。
此外，除了上述功能外，可提供紅外線通訊功能、電視接收功能、或之類的。
第14A圖描繪電視機的實例。在電視機9600中，顯示部分9603係納入機殼9601中。顯示部分9603可顯示影像。在此，由支架9605支撐機殼9601。
可以機殼9601之操作開關或個別的遙控器9610來操作電視機9600。可以遙控器9610之操作鍵9609來控制頻道及音量以控制顯示在顯示部分9603上之影像。此外，遙控器9610可是有顯示部分9607，以顯示從遙控器9610輸出的資料。
注意到電視機9600設有接收器、數據機、及之類的。藉由使用接收器，可接收一般電視廣播。再者，當顯示裝置有線或無線地經由數據機連接至通訊網路時，可執 行單道(從發送器至接收器)或雙道(發送器與接收器之間或接收器之間)資料通訊。
在顯示部分9603中，可設置實施例1中所述之複數個薄膜電晶體410作為畫素的切換元件。
第14B圖描繪數位相框之實例。例如，在數位相框9700中，顯示部分9703係納入機殼9701中。顯示部分9703可顯示各種影像。例如，顯示部分9703可顯示由數位相機所拍照的影像之資料或之類的並作為一般相框。
在顯示部分9703中，可設置實施例1中所述之複數個薄膜電晶體410作為畫素的切換元件。
注意到數位相框9700設有操作部分、外部連結部分(USB端子、可連接至如USB電纜之各種電纜的端子、或之類的)、記錄媒體插入部分、及之類的。雖這些構件可設置在其上設置顯示部分之表面上，為了數位相框9700之設計感，較佳設置它們在側表面或背表面上。例如，將儲存由數位相機所拍照的影像之資料的記憶體插入數位相框的記錄媒體插入部分中，藉此可轉移影像資料並接著顯示在顯示部分9703上。
數位相框9700可組態成無線地傳送及接收資料。可採用該結構，其中無線地傳送將顯示之所要的影像資料。
第15圖描繪可攜式娛樂機，包括兩殼體，機殼9881及機殼9891，其以連接器9893結合而能夠打開及關上。顯示部分9882及顯示部分9883係分別納入機殼9881及機殼9891中。
在顯示部分9883中，可設置實施例1中所述之複數個薄膜電晶體410作為畫素的切換元件。
另外，第15圖中所示之可攜式娛樂機包括揚聲器部分9884、記錄媒體插入部分9886、LED燈9890、輸入機構(操作鍵9885、連結端子9887、感測器9888(具有測量力、位移、位置、速度、加速度、角速度、旋轉頻率、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電性功率、輻射、流速、濕度、梯度、振盪、氣味、或紅外線射線的功能之感測器)、及麥克風9889)、及之類的。當然可攜式娛樂機的結構不限於上述且可採用設置有在此說明書中所揭露的至少一薄膜電晶體的其他結構。可攜式娛樂機可適當地包括其他配件裝備。第15圖中所示之可攜式娛樂機具有讀取除存在記錄媒體中之程式或資料以將其顯示在顯示部分上，及藉由無線通訊與另一可攜式娛樂機分享資訊的功能。注意到第15圖中所示之可攜式娛樂機不限於具有這些功能，且可有各種功能。
第16圖為其中根據上述實施例形成的發光裝置係用為戶外照明裝置3001的實例。由於實施例4或5中所述之發光裝置的尺寸可增加，發光裝置可用為具有大面積之照明裝置。此外，實施例4中所述之發光裝置可用為桌燈3000。注意到除了頂板燈及桌燈外，照明裝置在其類別中包括壁燈、車內的燈、疏散燈、及之類的。
依照此方式，可將實施例1至3的任何者中所述之薄 膜電晶體設置在上述的各種電子裝置之顯示板中。可藉由將薄膜電晶體410用為顯示板之切換元件來提供高度可靠的電子裝置。
(實施例10)
揭露在此說明書中之半導體裝置可應用於電子紙。電子紙可用於各種領域的電子裝置，只要其可顯示資料。例如，電子紙可應用於電子書讀取器(電子書)、海報、如火車之載具中的廣告、或如信用卡之各種卡的顯示。第17圖中描繪電子裝置之實例。
第17圖描繪電子書讀取器之實例。例如，電子書讀取器2700包括兩機殼，機殼2701及2703。機殼2701及2703以樞紐2711結合以用該樞紐2711為軸打開及關閉電子書讀取器2700。藉由此一結構，可如紙本書般操作電子書讀取器2700。
顯示部分2705及顯示部分2707係分別納入機殼2701及2703中。顯示部分2705及顯示部分2707可顯示一影像或不同影像。在顯示部分2705及顯示部分2707顯示不同影像的情況中，例如，可在右邊的顯示部分上顯示文字(第17圖中之顯示部分2705)並在左邊的顯示部分上顯示圖形(第17圖中之顯示部分2707)。
第17圖描繪一實例，其中機殼2701設有操作部分及之類的。例如，機殼2701設有電源開關2721、操作鍵2723、揚聲器2725、及之類的。藉由操作鍵2723，可翻 頁。注意到鍵盤、指引裝置、及之類的可設置在與機殼的顯示部分相同的表面上。再者，外部連結端子(耳機端子、USB端子、可連接至如AC轉接器及USB電纜之各種電纜的端子、或之類的)、記錄媒體插入部分、及之類的可設置在機殼的背表面或側表面上。還有，電子書讀取器2700可具有電子字典的功能。
電子書讀取器2700可具有能夠無線地傳送及接收資料的組態。經由無線通訊，可從電子書伺服器購買並下載想要的書資料或之類的。
可和實施例1至3之任何者中所述的薄膜電晶體適當地結合來實行此實施例。
此申請案根據在2009年9月4日向日本專利局申請的日本專利申請案序號2009-205222，其全部內容以引用方式包含於此。
400‧‧‧基板
402a‧‧‧閘極絕緣層
402b‧‧‧閘極絕緣層
403‧‧‧保護絕緣層
410‧‧‧薄膜電晶體
411‧‧‧閘極電極層
413‧‧‧通道形成區
414a‧‧‧高電阻源極區
414b‧‧‧高電阻汲極區
415a‧‧‧源極電極層
415b‧‧‧汲極電極層
416‧‧‧氧化物絕緣層

Claims (8)

  1. 一種半導體裝置，包含：在基板上方之第一絕緣層；在該第一絕緣層上方之氧化物半導體層；以及在該氧化物半導體層上方之第二絕緣層，其中該第一絕緣層及該第二絕緣層含有氧化矽且含有1×1018 atoms/cm3 以上及1×1022 atoms/cm3 以下之鋁或硼。
  2. 一種半導體裝置，包含：在基板上方之第一絕緣層；在該第一絕緣層上方之氧化物半導體層；以及在該氧化物半導體層上方之第二絕緣層，其中該第一絕緣層及該第二絕緣層含有氧化矽且含有1×1019 atoms/cm3 以上及3×1021 atoms/cm3 以下之銻或磷。
  3. 如申請專利範圍第1或2項所述之半導體裝置，其中該第二絕緣層與該氧化物半導體層接觸。
  4. 如申請專利範圍第1或2項所述之半導體裝置，進一步包含在該第二絕緣層及該氧化物半導體層之間由氧化矽所形成之第三絕緣層，其中該第三絕緣層不含有硼元素、鋁元素、磷元素及銻元素。
  5. 一種包含如申請專利範圍第1或2項所述之半導體裝置的顯示板。
  6. 一種包含如申請專利範圍第5項所述之顯示板及 FPC的顯示模組。
  7. 一種包含如申請專利範圍第6項所述之顯示模組、操作部分及外部連結端子的電子裝置。
  8. 一種顯示裝置，包含：在基板上方之閘極電極層；在該閘極電極層上方之第一絕緣層；在該第一絕緣層上方之氧化物半導體層；在該氧化物半導體層上方之源極電極層；在該氧化物半導體層上方之汲極電極層；在該氧化物半導體層、該源極電極層及該汲極電極層上方之第二絕緣層；經由設置在該第二絕緣層中的開口電性連接至該源極電極層或該汲極電極層之顯示元件，其中該第一絕緣層及該第二絕緣層含有氧化矽且含有1×1018 atoms/cm3 以上及1×1022 atoms/cm3 以下之鋁或硼。
TW102116052A 2009-09-04 2010-09-02 半導體裝置及其製造方法 TWI418040B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009205222 2009-09-04

Publications (2)

Publication Number Publication Date
TW201334195A TW201334195A (zh) 2013-08-16
TWI418040B true TWI418040B (zh) 2013-12-01

Family

ID=43647005

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105110302A TWI604617B (zh) 2009-09-04 2010-09-02 半導體裝置及其製造方法
TW099129684A TWI539604B (zh) 2009-09-04 2010-09-02 半導體裝置及其製造方法
TW102116052A TWI418040B (zh) 2009-09-04 2010-09-02 半導體裝置及其製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW105110302A TWI604617B (zh) 2009-09-04 2010-09-02 半導體裝置及其製造方法
TW099129684A TWI539604B (zh) 2009-09-04 2010-09-02 半導體裝置及其製造方法

Country Status (6)

Country Link
US (3) US8541780B2 (zh)
JP (9) JP4967053B2 (zh)
KR (2) KR101836532B1 (zh)
CN (3) CN105810753A (zh)
TW (3) TWI604617B (zh)
WO (1) WO2011027723A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810753A (zh) * 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
JP6015389B2 (ja) * 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR102061306B1 (ko) * 2013-06-14 2019-12-31 한국전자통신연구원 트랜지스터 및 그 제조방법
CN104465799B (zh) * 2013-09-25 2017-04-05 比亚迪股份有限公司 一种晶体硅太阳能电池及其制备方法
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US9960280B2 (en) 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443876B2 (en) * 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
TWI545733B (zh) 2014-02-11 2016-08-11 群創光電股份有限公司 顯示面板
CN104102402B (zh) * 2014-06-25 2017-01-25 京东方科技集团股份有限公司 触控基板及显示装置
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
JP6351868B2 (ja) * 2015-10-29 2018-07-04 三菱電機株式会社 薄膜トランジスタ基板
US11302717B2 (en) 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI745515B (zh) * 2017-12-22 2021-11-11 啟耀光電股份有限公司 電子裝置與其製造方法
JP7397789B2 (ja) * 2018-03-23 2023-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6985431B2 (ja) * 2020-01-06 2021-12-22 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型記憶装置
CN111970816B (zh) * 2020-08-27 2022-01-25 合肥鑫晟光电科技有限公司 驱动电路背板、及其制备方法、背光模组
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device
KR20230078575A (ko) * 2021-11-26 2023-06-02 한국세라믹기술원 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090073325A1 (en) * 2005-01-21 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, and electric device
US20090114910A1 (en) * 2005-09-06 2009-05-07 Canon Kabushiki Kaisha Semiconductor device
US20090137103A1 (en) * 2007-11-27 2009-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (166)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2903134B2 (ja) * 1990-11-10 1999-06-07 株式会社 半導体エネルギー研究所 半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3158749B2 (ja) * 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
JP3420653B2 (ja) * 1995-03-16 2003-06-30 株式会社東芝 薄膜トランジスタおよび液晶表示素子
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
EP0984492A3 (en) 1998-08-31 2000-05-17 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising organic resin and process for producing semiconductor device
JP4472064B2 (ja) 1998-08-31 2010-06-02 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3143610B2 (ja) * 1998-12-08 2001-03-07 株式会社半導体エネルギー研究所 薄膜絶縁ゲイト型半導体装置およびその作製方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3308512B2 (ja) * 1999-11-08 2002-07-29 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2001326069A (ja) * 2000-05-15 2001-11-22 Idemitsu Kosan Co Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6436799B1 (en) * 2000-09-26 2002-08-20 Cypress Semiconductor, Corporation Process for annealing semiconductors and/or integrated circuits
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3948220B2 (ja) * 2001-04-23 2007-07-25 セイコーエプソン株式会社 成膜方法、電気光学装置の製造方法、および常圧ｃｖｄ装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
KR100646296B1 (ko) * 2001-09-12 2006-11-23 닛본 덴끼 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP2005514783A (ja) * 2001-10-11 2005-05-19 アリゾナ ボード オブ リージェンツ 超硬質誘電体化合物および調製方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2003149681A (ja) * 2002-07-18 2003-05-21 Seiko Epson Corp 液晶パネル用基板、液晶パネル及び投射型表示装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3987418B2 (ja) * 2002-11-15 2007-10-10 株式会社東芝 半導体記憶装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4329445B2 (ja) 2003-08-04 2009-09-09 セイコーエプソン株式会社 電気光学装置並びに電子機器
JP4511307B2 (ja) * 2004-02-10 2010-07-28 セイコーエプソン株式会社 ゲート絶縁膜、半導体素子、電子デバイスおよび電子機器
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) * 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4932173B2 (ja) * 2004-03-25 2012-05-16 株式会社半導体エネルギー研究所 膜パターンの形成方法
US7223641B2 (en) 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
JP4785396B2 (ja) 2004-03-26 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
KR200374579Y1 (ko) * 2004-11-19 2005-02-02 툴디자인 (주) 영상-음향 기기의 회전식 벽체 내장 시스템
JP5094019B2 (ja) 2005-01-21 2012-12-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP2007043113A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法
JP4224044B2 (ja) * 2005-07-19 2009-02-12 株式会社東芝 半導体装置の製造方法
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5224676B2 (ja) * 2005-11-08 2013-07-03 キヤノン株式会社 表示装置の製造方法
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4930704B2 (ja) 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007298602A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5298407B2 (ja) * 2006-04-28 2013-09-25 凸版印刷株式会社 反射型表示装置および反射型表示装置の製造方法
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008112909A (ja) 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP4645581B2 (ja) 2006-11-30 2011-03-09 富士ゼロックス株式会社 画像処理装置、画像読取装置及び画像形成装置
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
CN101232016B (zh) * 2007-01-23 2011-01-12 联华电子股份有限公司 具有双重全金属硅化物栅极的半导体元件及其制造方法
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7947981B2 (en) 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US8173487B2 (en) * 2007-04-06 2012-05-08 Sharp Kabushiki Kaisha Semiconductor element, method for manufacturing same, and electronic device including same
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP2009031742A (ja) * 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
US7915816B2 (en) 2007-05-14 2011-03-29 Sony Corporation Organic electroluminescence display device comprising auxiliary wiring
JP2008311212A (ja) 2007-05-14 2008-12-25 Sony Corp 有機エレクトロルミネッセンス表示装置
KR101345378B1 (ko) * 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
WO2009011084A1 (ja) * 2007-07-17 2009-01-22 Sharp Kabushiki Kaisha 薄膜トランジスタを備えた半導体装置およびその製造方法
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP5489446B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7982216B2 (en) 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5219529B2 (ja) 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101343570B1 (ko) * 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
KR101201891B1 (ko) * 2009-03-26 2012-11-16 한국전자통신연구원 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
CN105810753A (zh) * 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
JP5330603B2 (ja) * 2010-08-07 2013-10-30 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090073325A1 (en) * 2005-01-21 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, and electric device
US20090114910A1 (en) * 2005-09-06 2009-05-07 Canon Kabushiki Kaisha Semiconductor device
US20090137103A1 (en) * 2007-11-27 2009-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2017098586A (ja) 2017-06-01
US9130041B2 (en) 2015-09-08
CN102598283B (zh) 2016-05-18
CN105810753A (zh) 2016-07-27
TW201334195A (zh) 2013-08-16
JP2015195392A (ja) 2015-11-05
JP5775891B2 (ja) 2015-09-09
US20150187955A1 (en) 2015-07-02
KR20130032916A (ko) 2013-04-02
JP5205529B2 (ja) 2013-06-05
JP2012147013A (ja) 2012-08-02
JP2019186567A (ja) 2019-10-24
JP2021052191A (ja) 2021-04-01
KR20120050513A (ko) 2012-05-18
TWI539604B (zh) 2016-06-21
KR101269812B1 (ko) 2013-05-30
JP6097343B2 (ja) 2017-03-15
JP6359702B2 (ja) 2018-07-18
WO2011027723A1 (en) 2011-03-10
TW201628201A (zh) 2016-08-01
JP2018148236A (ja) 2018-09-20
KR101836532B1 (ko) 2018-04-19
TWI604617B (zh) 2017-11-01
JP6553773B2 (ja) 2019-07-31
JP6802330B2 (ja) 2020-12-16
CN103151387A (zh) 2013-06-12
CN102598283A (zh) 2012-07-18
JP2022036112A (ja) 2022-03-04
JP2013149982A (ja) 2013-08-01
JP4967053B2 (ja) 2012-07-04
US20110057188A1 (en) 2011-03-10
US8541780B2 (en) 2013-09-24
JP2011077515A (ja) 2011-04-14
JP7275241B2 (ja) 2023-05-17
TW201126721A (en) 2011-08-01
JP6994553B2 (ja) 2022-01-14
US9537012B2 (en) 2017-01-03
US20130228782A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
TWI418040B (zh) 半導體裝置及其製造方法
JP5870159B2 (ja) 半導体装置
TWI831050B (zh) 半導體裝置和其製造方法
TWI524535B (zh) 半導體裝置
TWI709802B (zh) 半導體裝置
JP2017183750A (ja) 半導体装置
KR20130091778A (ko) 반도체 장치