KR101269812B1 - 반도체 장치, 표시 패널, 표시 모듈, 전자 기기 및 표시 장치 - Google Patents

반도체 장치, 표시 패널, 표시 모듈, 전자 기기 및 표시 장치 Download PDF

Info

Publication number
KR101269812B1
KR101269812B1 KR1020137005862A KR20137005862A KR101269812B1 KR 101269812 B1 KR101269812 B1 KR 101269812B1 KR 1020137005862 A KR1020137005862 A KR 1020137005862A KR 20137005862 A KR20137005862 A KR 20137005862A KR 101269812 B1 KR101269812 B1 KR 101269812B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
oxide semiconductor
oxide
electrode
Prior art date
Application number
KR1020137005862A
Other languages
English (en)
Other versions
KR20130032916A (ko
Inventor
？뻬이 야마자끼
준이찌로 사까따
고세이 노다
마사유끼 사까꾸라
요시아끼 오이까와
호따까 마루야마
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130032916A publication Critical patent/KR20130032916A/ko
Application granted granted Critical
Publication of KR101269812B1 publication Critical patent/KR101269812B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

전기 특성이 안정된 박막 트랜지스터를 포함하는 신뢰성이 높은 반도체 장치를 제작하는 것을 과제의 하나로 한다. 박막 트랜지스터의 산화물 반도체층을 덮는 절연층은 붕소 원소 또는 알루미늄 원소를 포함한다. 붕소 원소 또는 알루미늄 원소를 포함하는 절연층은, 붕소 원소 또는 알루미늄 원소를 포함하는 실리콘 타겟 또는 산화 실리콘 타겟을 이용하는 스퍼터법에 의해 형성한다. 혹은, 붕소 원소 대신에 안티몬(Sb) 원소 또는 인(P) 원소를 포함하는 절연층이 박막 트랜지스터의 산화물 반도체층을 덮는다.

Description

반도체 장치, 표시 패널, 표시 모듈, 전자 기기 및 표시 장치{SEMICONDUCTOR DEVICE, DISPLAY PANEL, DISPLAY MODULE, ELECTRONIC DEVICE AND DISPLAY DEVICE}
본 발명은 산화물 반도체를 포함하는 반도체 장치 및 그 제작 방법에 관한 것이다.
본 명세서에 있어서, 반도체 장치란, 일반적으로 반도체 특성을 이용함으로써 기능할 수 있는 장치를 의미하고, 전기 광학 장치, 반도체 회로, 및 전자 장치는 모두 반도체 장치이다.
최근, 절연 표면을 갖는 기판 위에 형성된 반도체 박막(두께가 수 나노미터 내지 수백 나노미터 정도임)을 이용해서 박막 트랜지스터(TFT)를 형성하는 기술이 주목받고 있다. 박막 트랜지스터는 IC나 전기 광학 장치와 같은 전자 디바이스에 광범위하게 응용되고, 특히 화상 표시 장치의 스위칭 소자로서 사용되어지는 박막 트랜지스터의 즉각적인 개발이 서둘러지고 있다. 다양한 금속 산화물은 여러 가지 용도에 이용되고 있다.
어떤 금속 산화물은 반도체 특성을 갖고 있다. 반도체 특성을 갖는 이러한 금속 산화물의 예는, 산화 텅스텐, 산화 주석, 산화 인듐 및 산화 아연을 포함한다. 이러한 반도체 특성을 갖는 금속 산화물로 채널 형성 영역이 형성된 박막 트랜지스터가 알려져 있다(특허문헌 1 및 특허문헌 2).
일본 특개 제2007-123861호 공보 일본 특개 제2007-096055호 공보
전기 특성이 안정된 박막 트랜지스터를 포함하는 신뢰성이 높은 반도체 장치를 제작하는 것을 목적으로 한다.
박막 트랜지스터에 있어서는, 산화물 반도체층을 덮는 절연층은 붕소 원소 또는 알루미늄 원소를 포함하도록 만들어진다. 붕소 원소 또는 알루미늄 원소를 포함하는 절연층은, 붕소 원소 또는 알루미늄 원소를 포함하는 실리콘 타겟 또는 산화 실리콘 타겟을 이용하는 스퍼터법에 의해 형성한다.
붕소 원소를 포함하는 절연층의 붕소 농도는, 1×1018㎝-3 이상 1×1022㎝-3 이하, 바람직하게는 1×1020㎝-3 이상 5×1020㎝-3 이하이다. 또한, 알루미늄 원소를 포함하는 절연층의 알루미늄 농도는, 3×1019㎝-3 이상 1×1022㎝-3 이하, 바람직하게는 1×1020㎝-3 이상 5×1020㎝-3 이하이다.
이러한 농도 범위는, 2차 이온 질량분석법(SIMS) 또는 SIMS의 데이터에 기초해서 얻어질 수 있다.
붕소 원소 또는 알루미늄 원소를 포함하는 절연층을 형성하기 전에, N2O, N2 또는 Ar 등의 가스를 이용한 플라즈마 처리를 행한다. N2O, N2 또는 Ar 등의 가스를 이용한 플라즈마 처리는, 산화물 반도체층의 흡착된 물이나 수소를 제거하고, 산화물 반도체층과 붕소 원소 또는 알루미늄 원소를 포함하는 절연층 사이의 계면에 혼입하는 수분 등을 저감한다.
혹은, 붕소 원소 대신에 안티몬(Sb) 원소 또는 인(P) 원소를 포함하는 절연층이 박막 트랜지스터의 산화물 반도체층을 덮어도 된다. 또한, 붕소 원소, 안티몬 원소, 알루미늄 원소 및 인 원소 중에서 선택된 복수의 원소를 포함하는 절연층, 예를 들면, 붕소 원소와 인 원소의 양방을 포함하는 절연층이 박막 트랜지스터의 산화물 반도체층을 덮어도 된다. 안티몬(Sb) 원소를 포함하는 절연층의 안티몬의 농도는, 1×1019㎝-3 이상 3×1021㎝-3 이하이다. 인(P) 원소를 포함하는 절연층의 인의 농도는, 1×1019㎝-3 이상 3×1021㎝-3 이하이다.
붕소 원소, 안티몬 원소, 알루미늄 원소 및 인 원소를 포함하는 산화 규소로 이루어지는 절연층은, 위의 원소들을 포함하지 않는 산화 규소로 이루어지는 절연층에 비해 유리화하기 쉽다. 그러므로, 실온으로부터 150℃까지의 습도 조건하에서는 물이 쉽게 흡착되지 않고, 산화물 반도체층과 절연층 사이의 계면에 수분이나 수소 등이 침입하는 것을 방지할 수 있다. 본 명세서에 있어서, 유리화란 산화 규소가 결정화 없이 경질화하는 것을 의미함을 유의한다.
또한, 붕소 원소, 안티몬 원소, 알루미늄 원소 또는 인 원소를 포함하는 산화 규소로 각각 이루어지는 절연층들 사이에 박막 트랜지스터의 산화물 반도체층이 개재하여, 물 등의 침입을 방지하여, 박막 트랜지스터의 신뢰성을 향상시켜도 된다. 산화물 반도체층 아래에 붕소 원소, 안티몬 원소, 알루미늄 원소 또는 인 원소를 포함하는 절연층을 배치할 경우에는, 기판과 접하는 기초 절연층 및 게이트 전극층을 덮는 게이트 절연층 중의 일방 또는 양방이 이 절연층으로서 이용된다.
또한, 스퍼터법의 성막 조건을 바꾸어서 성막한 단층의 절연층, 또는 스퍼터법의 성막 조건을 바꾸어서 적층한 절연층을 이용해도 된다. 예를 들면, 붕소 원소의 농도가 구배를 갖는 산화 규소로 이루어지는 절연층을 이용해도 된다. 또한, 붕소 원소를 포함하는 산화 규소로 이루어지는 절연층과, 붕소 원소를 포함하지 않는 산화 규소로 이루어지는 절연층의 2층 구조를 이용해도 된다. 또한, 붕소 원소를 포함하는 산화 규소로 이루어지는 절연층과, 붕소 원소를 포함하지 않는 산화 규소로 이루어지는 절연층을 반복하여 배치시킨 3층 또는 그 이상의 층을 포함하는 적층 구조를 이용해도 된다.
본 명세서에서 개시하는 본 발명의 일 실시형태에 따르면, 반도체 장치는, 기판 위에 제1 절연층과, 제1 절연층 위에 산화물 반도체층과, 산화물 반도체층 위에 제2 절연층을 포함한다. 제1 절연층 및 제2 절연층 각각은, 붕소 원소 또는 알루미늄 원소를 1×1018㎝-3 이상 1×1022㎝-3 이하 포함한다.
또한, 본 발명의 다른 일 실시형태에 따르면, 반도체 장치는, 기판 위에 제1 절연층과, 제1 절연층 위에 산화물 반도체층과, 산화물 반도체층 위에 제2 절연층을 포함한다. 제1 절연층 및 제2 절연층 각각은, 인 원소 또는 안티몬 원소를 1×1019㎝-3 이상 3×1021㎝-3 이하 포함한다.
상기 각 구성에서, 제2 절연층은 상기 산화물 반도체층과 접한다.
또한, 상기 각 구성에서, 상기 반도체 장치는, 제2 절연층과 산화물 반도체층 사이에 산화 규소로 이루어지는 제3 절연층을 더 포함하고, 상기 제3 절연층은 붕소 원소, 알루미늄 원소, 인 원소 또는 안티몬 원소를 포함하지 않는다.
상기 각 구성에 의하면, 상기 과제 중 적어도 하나를 해결한다.
상기 구조를 실현하기 위해, 본 발명의 다른 일 실시형태에 따르면, 반도체 장치의 제작 방법은, 기판 위에 게이트 전극층을 형성하는 단계와, 상기 게이트 전극층 위에 산화물 반도체층을 형성하는 단계와, 상기 산화물 반도체층을 탈수화 또는 탈수소화하는 단계로서, 상기 탈수화 또는 상기 탈수소화 후, 대기에 노출하는 일 없이, 물 또는 수소가 상기 산화물 반도체층에 혼입되는 것이 방지되는 단계와, 상기 산화물 반도체층에 N2O, N2 또는 Ar를 이용한 플라즈마 처리를 행하는 단계와, 상기 플라즈마 처리 후, 상기 산화물 반도체층의 적어도 일부와 접하는 절연층을 형성하는 단계를 포함한다.
상기 제작 방법은, 상기 절연층 위에 스퍼터법에 의해 붕소 원소, 알루미늄 원소, 인 원소 또는 안티몬 원소를 포함하는 제2 절연층을 형성하는 단계를 더 포함한다. 붕소 원소, 알루미늄 원소, 인 원소 또는 안티몬 원소를 포함하는 제2 절연층에 의해, 실온으로부터 150℃까지의 습도 조건하에서는 물이 쉽게 흡착되지 않으며, 산화물 반도체층과의 계면에 수분이나 수소 등이 침입하는 것을 방지할 수 있다.
본 발명의 다른 실시형태에 따르면, 반도체 장치의 제작 방법은, 기판 위에 게이트 전극층을 형성하는 단계와, 상기 게이트 전극층 위에 스퍼터법에 의해 제1 절연층을 형성하는 단계와, 상기 제1 절연층 위에 산화물 반도체층을 형성하는 단계와, 상기 산화물 반도체층을 탈수화 또는 탈수소화하는 단계로서, 상기 탈수화 또는 상기 탈수소화 후, 대기에 접촉하는 일 없이, 물 또는 수소가 상기 산화물 반도체층에 혼입되는 것이 방지되는 단계와, 상기 산화물 반도체층에 N2O, N2 또는 Ar를 이용한 플라즈마 처리를 행하는 단계와, 상기 산화물 반도체층 위에 스퍼터법에 의해 제2 절연층을 형성하는 단계를 포함한다. 상기 제1 절연층 및 상기 제2 절연층은, 실리콘 타겟을 이용한 스퍼터법에 의해 각각 형성되며, 붕소 원소, 알루미늄 원소, 인 원소 또는 안티몬 원소를 각각 포함한다.
상기 제작 방법은, 플라즈마 처리 후, 산화물 반도체층의 적어도 일부와 접하는 제3 절연층을 형성하는 단계를 더 포함하고, 상기 제3 절연층은 실리콘 타겟을 이용한 스퍼터법에 의해 산화 규소로 형성된다. 제3 절연층에 있어서, 붕소 원소, 알루미늄 원소, 인 원소 및 안티몬 원소 각각의 농도는, 제1 절연층 및 제2 절연층에 있어서보다 낮거나, 혹은 이들 원소의 농도는 측정 하한 미만으로 설정됨을 유의한다.
산화물 반도체층은 InMO3(ZnO)m (m>0)의 박막이다. 이 박막을 산화물 반도체층으로서 이용하여 박막 트랜지스터를 제작한다. M은, Ga, Fe, Ni, Mn 및 Co로부터 선택된 하나의 금속 원소 또는 복수의 금속 원소를 나타냄을 유의한다. 예를 들면, M은 Ga일 수 있으며, 또는 예를 들어 Ga와 Ni 또는 Ga와 Fe 등, Ga 이외에 상기 금속 원소를 포함할 수 있다. 또한, 상기 산화물 반도체에 있어서, 어떤 경우에는, M으로서 포함되는 금속 원소 이외에, 불순물 원소로서 Fe 또는 Ni 등의 천이 금속 원소 또는 해당 천이 금속의 산화물이 포함되어 있다. 본 명세서에서는, 그 조성식이 InMO3(ZnO)m (m>0)으로 표기되는 산화물 반도체층 중, M으로서 Ga를 포함하는 산화물 반도체를 In-Ga-Zn-O계 산화물 반도체라고 부르고, 그 박막을 In-Ga-Zn-O계 막이라고 부른다.
산화물 반도체층에 적용하는 금속 산화물로서, 상기한 것 외에도, 이하의 금속 산화물 중 임의의 것을 이용할 수 있다:In-Sn-O계 금속 산화물, In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화물, In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, In-O계 금속 산화물, Sn-O계 금속 산화물 및 Zn-O계 금속 산화물. 상기 금속 산화물들 중 임의의 하나를 이용하여 이루어지는 산화물 반도체층 중에 산화 규소를 포함시켜도 좋다.
탈수화 또는 탈수소화는, 질소 또는 희가스(아르곤 또는 헬륨 등) 등의 불활성 기체 분위기하에서의 400℃ 이상 그리고 750℃ 이하, 바람직하게는 425℃ 이상 그리고 기판의 왜곡점 미만의 온도에서 행해지는 가열 처리이며, 산화물 반도체층에 함유된 수분 등의 불순물을 저감한다.
또한, 탈수화 또는 탈수소화를 위한 가열 처리에 대해, 전기로를 이용한 가열 방법, 가열한 기체를 이용하는 GRTA(Gas Rapid Thermal Annealing)법 또는 램프광을 이용하는 LRTA(Lamp Rapid Thermal Annealing)법 등의 순간 가열 방법 등을 이용할 수 있다.
상기 가열 처리는, 탈수화 또는 탈수소화 후의 산화물 반도체층에 대해 TDS를 450℃까지 행해도 물의 2개의 피크 또는 적어도 300℃ 부근에서의 물의 1개의 피크는 검출되지 않는 조건 하에서 행해진다. 따라서, 탈수화 또는 탈수소화가 행해진 산화물 반도체층을 이용한 박막 트랜지스터에 대해 TDS를 450℃까지 행해도, 적어도 300℃ 부근에서의 물의 피크는 검출되지 않는다.
또한, 산화물 반도체층에 대하여 탈수화 또는 탈수소화를 행하는 가열 온도 T로부터 온도를 내릴 때, 탈수화 또는 탈수소화를 위해 이용된 로 내에 기판을 유지하여 산화물 반도체층을 대기에 접촉시키지 않음으로써, 물 또는 수소를 혼입시키지 않는 것이 중요하다. 탈수화 또는 탈수소화를 행함으로써, 산화물 반도체층을 n형(예를 들면, n-형 또는 n+형) 산화물 반도체층, 즉 저저항화한 산화물 반도체층으로 한 후, 상기 n형 산화물 반도체층을 i형 반도체층으로 하여 고저항화한 산화물 반도체층으로 한다. 이러한 산화물 반도체층을 이용해서 박막 트랜지스터를 형성하면, 박막 트랜지스터의 임계 전압값을 플러스로 할 수 있어, 소위 노멀리 오프의 스위칭 소자를 실현할 수 있다. 박막 트랜지스터에 있어서 0V에 될 수 있는 한 가까운 플러스의 임계 전압으로 채널이 형성되는 것이 표시 장치에는 바람직하다. 박막 트랜지스터의 임계 전압이 마이너스이면, 게이트 전압이 0V이더라도 소스 전극과 드레인 전극 사이에 전류가 흐르는 소위 노멀리 온으로 되기 쉽다. 액티브 매트릭스형의 표시 장치에서는, 회로에 포함되는 박막 트랜지스터의 전기 특성이 중요해서, 이 박막 트랜지스터의 전기 특성이 표시 장치의 성능을 좌우한다. 특히, 박막 트랜지스터의 전기 특성 중, 임계 전압(Vth)이 중요하다. 전계 효과 이동도가 높더라도 임계 전압값이 높거나 혹은 임계 전압값이 마이너스이면, 회로를 제어하는 것이 곤란하다. 박막 트랜지스터의 임계 전압이 높고 그 임계 전압의 절대값이 큰 경우, 낮은 전압으로 박막 트랜지스터를 구동하면, 박막 트랜지스터는 TFT로서의 스위칭 기능을 행할 수 없고, 부하가 될 우려가 있다. n채널의 박막 트랜지스터의 경우, 게이트 전압으로서 플러스의 전압을 인가한 후에 채널이 형성되어 드레인 전류가 흐르기 시작하는 것이 바람직하다. 구동 전압을 높게 하지 않으면 채널이 형성되지 않는 트랜지스터, 및 마이너스의 전압 상태인 경우에도 채널이 형성되어 드레인 전류가 흐르는 트랜지스터는, 회로에 이용하는 박막 트랜지스터로서는 부적합하다.
본 명세서에서는, 질소 또는 희가스(아르곤 또는 헬륨 등) 등의 불활성 기체 분위기하에서 행해지는 가열 처리를 탈수화 또는 탈수소화를 위한 가열 처리라고 부른다. 본 명세서에서, "탈수소화"는 이 가열 처리에 의한 H2의 제거만을 지칭하는 것이 아니다. H, OH 등의 제거도 "탈수화" 또는 "탈수소화"라고 편의상 부르는 것으로 한다.
또한, 산화물 반도체층을 포함한 박막 트랜지스터는, 전자 디바이스나 광 디바이스에 이용할 수 있다. 예를 들면, 액정 표시 장치의 스위칭 소자, 발광 장치의 스위칭 소자, 전자 페이퍼의 스위칭 소자 등에 산화물 반도체층을 포함한 박막 트랜지스터를 이용할 수 있다.
또한, 표시 장치에 한하지 않고, 산화물 반도체층을 포함한 박막 트랜지스터를 이용하여, 대전력 제어용의 절연 게이트형 반도체 장치, 특히 파워 MOS 디바이스라고 불리는 반도체 장치를 제작할 수도 있다. 파워 MOS 디바이스의 예로는, MOSFET 및 IGBT를 포함한다.
붕소 원소, 안티몬 원소, 알루미늄 원소 또는 인 원소를 포함하는 산화 규소로 이루어지는 절연층을 박막 트랜지스터의 산화물 반도체층의 상방 또는 하방에 제공함으로써, 물 등의 침입을 방지하여 박막 트랜지스터의 신뢰성을 향상시킬 수 있다.
도 1a 내지 도 1d는 본 발명의 일 실시형태를 도시하는 단면도이다.
도 2a 내지 도 2d는 본 발명의 일 실시형태를 도시하는 단면도이다.
도 3a 내지 도 3d는 본 발명의 일 실시형태를 도시하는 단면도이다.
도 4는 본 발명의 일 실시형태에 따른 화소의 등가 회로도이다.
도 5a 내지 도 5c 각각은 본 발명의 일 실시형태에 따른 표시 장치를 도시하는 단면도이다.
도 6a 및 도 6b는 각각 본 발명의 일 실시형태에 따른 표시 장치를 나타내는 상면도 및 단면도이다.
도 7a 및 도 7c는 본 발명의 일 실시형태에 따른 표시 장치를 나타내는 상면도이고, 도 7b는 단면도이다.
도 8은 본 발명의 일 실시형태를 나타내는 단면도이다.
도 9는 본 발명의 일 실시형태를 나타내는 상면도이다.
도 10은 본 발명의 일 실시형태를 나타내는 상면도이다.
도 11은 본 발명의 일 실시형태에 따른 화소를 나타내는 등가 회로도이다.
도 12는 본 발명의 일 실시형태를 나타내는 단면도이다.
도 13a 및 도 13b 각각은 전자 기기의 일례를 도시하는 도면이다.
도 14a 및 도 14b 각각은 전자 기기의 일례를 도시하는 도면이다.
도 15는 전자 기기의 일례를 도시하는 도면이다.
도 16은 전자 기기의 일례를 도시하는 도면이다.
도 17은 전자 기기의 일례를 도시하는 도면이다.
도 18은 산화 규소막 내의 붕소 원소의 농도를 나타내는 그래프이다.
이하에서는, 본 발명의 실시형태에 대해 첨부 도면을 참조해서 상세하게 설명한다. 그러나, 본 발명은 하기의 설명에 한정되지 않고, 그 형태 및 상세는 여러 가지 방식으로 변경될 수 있다는 것을 당업자는 용이하게 이해할 것이다. 그러므로, 본 발명은 이하의 실시형태의 기재 내용에 한정되는 것으로 해석되는 것은 아니다.
(실시형태 1)
도 1d에, 기판 위에 형성된, 일종의 보텀 게이트 박막 트랜지스터의 단면 구조의 일례를 나타낸다.
도 1d에 도시하는 박막 트랜지스터(410)는 채널 에치형의 박막 트랜지스터이며, 절연 표면을 갖는 기판(400) 위에, 게이트 전극층(411), 제1 게이트 절연층(402a), 제2 게이트 절연층(402b), 적어도 채널 형성 영역(413), 고저항 소스 영역(414a) 및 고저항 드레인 영역(414b)을 포함하는 산화물 반도체층, 소스 전극층(415a) 및 드레인 전극층(415b)을 포함한다. 또한, 박막 트랜지스터(410)를 덮고, 채널 형성 영역(413)에 접하는 산화물 절연층(416)이 제공되고, 또한 산화물 절연층(416) 위에 보호 절연층(403)이 제공되어 있다.
보호 절연층(403)으로서, 스퍼터법에 의한 붕소 원소, 안티몬 원소, 알루미늄 원소나 인 원소를 포함하는 산화 규소로 이루어지는 절연층을 이용한다. 붕소 원소, 안티몬 원소, 알루미늄 원소나 인 원소를 포함하는 산화 규소로 이루어지는 보호 절연층은, 위의 원소들을 포함하지 않는 산화 규소로 이루어지는 절연층에 비해 유리화하기 쉽다. 그러므로, 실온으로부터 150℃까지의 습도 조건하에서는 물이 쉽게 흡착되지 않고, 산화물 반도체층과의 계면에 수분이나 수소 등이 침입하는 것을 방지할 수 있다.
또한, 제1 게이트 절연층(402a)은, 스퍼터법에 의한 붕소 원소, 안티몬 원소, 알루미늄 원소나 인 원소를 포함하는 산화 규소로 이루어지는 절연층을 이용하여, 붕소 원소, 안티몬 원소, 알루미늄 원소나 인 원소를 포함하는 산화 규소로 각각 이루어지는 절연층들 사이에 박막 트랜지스터의 산화물 반도체층을 개재시켜 형성됨으로써, 물 등의 침입을 방지하여, 박막 트랜지스터의 신뢰성을 향상시켜도 된다.
박막 트랜지스터(410)는 싱글 게이트 박막 트랜지스터를 이용하여 설명했지만, 필요에 따라, 복수의 채널 형성 영역을 포함하는 멀티 게이트 박막 트랜지스터도 형성할 수 있다.
이하, 도 1a 내지 1d를 이용하여, 기판 위에 박막 트랜지스터(410)를 형성하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(400) 위에 도전막을 형성한 후, 제1 포토리소그래피 공정에 의해 게이트 전극층(411)을 형성한다. 레지스트 마스크를 잉크제트법으로 형성해도 됨을 유의한다. 레지스트 마스크를 잉크제트법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 코스트를 저감할 수 있다.
절연 표면을 갖는 기판(400)으로서 사용할 수 있는 기판에는 특별한 제한은 없지만, 적어도, 나중에 행해지는 가열 처리에 견딜 수 있는 정도로 높은 내열성을 기판이 갖고 있을 필요가 있다. 절연 표면을 갖는 기판(400)으로서는, 바륨 붕규산 글래스, 알루미노 붕규산 글래스 등으로 형성된 글래스 기판을 이용할 수 있다.
글래스 기판으로서는, 나중에 행해지는 가열 처리의 온도가 높을 경우에는, 왜곡점이 730℃ 이상의 것을 이용하면 좋다. 글래스 기판으로서는, 예를 들면, 알루미노실리케이트 글래스, 알루미노 붕규산 글래스 또는 바륨 붕규산 글래스 등의 글래스 재료의 기판이 이용된다. 붕산과 비교해서 산화 바륨(BaO)을 많이 포함시킴으로써, 보다 실용적인 내열 글래스 기판이 얻어짐을 유의한다. 그러므로, B2O3의 양보다 BaO의 양이 많도록, B2O3 및 BaO를 포함하는 글래스 기판을 이용하는 것이 바람직하다.
상기의 글래스 기판 대신에, 세라믹 기판, 석영 기판 또는 사파이어 기판 등의 절연체로 형성되는 기판을 이용해도 됨을 유의한다. 혹은, 결정화 글래스 등을 이용할 수 있다.
게이트 전극층(411)의 재료로서는, Al, Cr, Cu, Ta, Ti, Mo 및 W로부터 선택된 원소, 전술한 원소를 성분으로 함유하는 합금, 전술한 원소를 조합하여 함유하는 합금 등이 있다.
다음으로, 게이트 전극층(411) 위에 게이트 절연층을 형성한다.
게이트 절연층은, 플라즈마 CVD법, 스퍼터법 등에 의해, 산화 규소층, 질화 규소층, 산화 질화 규소층 및 질화 산화 규소층의 하나 이상을 이용하여 단층으로 또는 적층으로 형성할 수 있다. 예를 들면, 성막 가스로서, SiH4, 산소 및 질소를 이용해서 플라즈마 CVD법에 의해 산화 질화 규소층을 형성하면 된다.
본 실시형태에서는, 게이트 절연층은, 막 두께 50㎚ 이상 200㎚ 이하의 제1 게이트 절연층(402a)과, 막 두께 50㎚ 이상 300㎚ 이하의 제2 게이트 절연층(402b)의 적층이다. 제1 게이트 절연층(402a)으로서는, 붕소 원소를 포함하는 주상 다결정 실리콘 타겟(저항율:1Ω㎝∼10Ω㎝)을 이용하는 스퍼터법을 이용해서 산소 분위기하에서 성막을 행하여, 막 두께 100㎚의 산화 규소막을 형성한다. 제1 게이트 절연층(402a)으로서 사용되는 산화 규소막은 붕소 원소를 포함한다. 붕소 원소에 한정되지 않고, 알루미늄 원소, 인 원소 또는 안티몬 원소를 이용해도 된다.
또한, 제2 게이트 절연층(402b)으로서는, PCVD법에 의한 막 두께 100㎚의 산화 규소막을 형성한다.
또한, 기초막으로 되는 절연막을 기판(400)과 게이트 전극층(411) 사이에 제공해도 된다. 기초막은, 기판(400)으로부터의 불순물 원소의 확산을 방지하는 기능을 가지며, 질화 규소막, 산화 규소막, 질화 산화 규소막 및 산화 질화 규소막으로부터 선택된 하나 또는 복수의 막을 이용한 단층 구조 또는 적층 구조를 갖도록 형성할 수 있다. 또한, 기초막으로서, 붕소 원소를 포함하는 실리콘 타겟을 이용하는 스퍼터법을 이용해서 산소 분위기하에서 성막해서 얻어지는 산화 규소막을 형성해도 된다.
제2 게이트 절연층(402b) 위에, 막 두께 2㎚ 이상 200㎚ 이하의 산화물 반도체막(430)을 형성한다. 산화물 반도체막(430)의 형성 후에 탈수화 또는 탈수소화를 위한 가열 처리를 행하여도 비정질 상태로 남도록, 산화물 반도체막(430)은 50㎚ 이하의 얇은 두께를 갖는 것이 바람직하다. 산화물 반도체막의 막 두께를 얇게 함으로써 산화물 반도체층의 형성 후에 가열 처리했을 경우에, 산화물 반도체층이 결정화되어버리는 것을 억제할 수 있다.
산화물 반도체막(430)을 스퍼터법에 의해 성막하기 전에, 아르곤 가스를 도입해서 플라즈마를 발생시키는 역스퍼터에 의해, 제2 게이트 절연층(402b)의 표면에 부착되어 있는 먼지를 제거하는 것이 바람직함을 유의한다. 역스퍼터란, 타겟측에 전압을 인가하지 않고, 아르곤 분위기하에서 기판측에 RF 전원을 이용해서 전압을 인가해서 기판 근방에 플라즈마를 생성하고 표면을 개질하는 방법을 말한다. 아르곤 분위기 대신에, 질소, 헬륨, 산소 등을 이용해도 됨을 유의한다.
본 실시형태에서는, 산화물 반도체막(430)을 In-Ga-Zn-O계 산화물 반도체 성막용 타겟을 이용해서 스퍼터법에 의해 성막한다. 이 단계에서의 단면도가 도 1a이다. 또한, 산화물 반도체막(430)은, 희가스(대표적으로는, 아르곤) 분위기하, 산소 분위기하, 또는 희가스(대표적으로는, 아르곤) 및 산소를 포함하는 분위기 하에서 스퍼터법에 의해 형성할 수 있다. 스퍼터법을 이용할 경우, SiO2을 2중량% 이상 10중량% 이하 포함하는 타겟을 이용해서 성막을 행하고, 산화물 반도체막(430)에 결정화를 저해하는 SiOx(X>0)을 포함시켜, 이후의 공정에서의 탈수화 또는 탈수소화를 위한 가열 처리시에 결정화되어버리는 것을 억제하는 것이 바람직하다.
다음으로, 산화물 반도체막(430)을 제2 포토리소그래피 공정에 의해 섬 형상의 산화물 반도체층으로 가공한다. 섬 형상의 산화물 반도체층을 형성하기 위한 레지스트 마스크를 잉크제트법에 의해 형성해도 좋다. 레지스트 마스크를 잉크제트법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 코스트를 저감할 수 있다.
다음으로, 산화물 반도체층의 탈수화 또는 탈수소화를 행한다. 탈수화 또는 탈수소화를 행하는 제1 가열 처리의 온도는, 400℃ 이상 그리고 750℃ 이하, 바람직하게는 400℃ 이상 그리고 기판의 왜곡점 미만으로 한다. 여기에서는, 가열 처리 장치의 일종인 전기로에 기판을 놓고, 산화물 반도체층에 대해 질소 분위기하 450℃에 있어서 1시간의 가열 처리를 행한 후, 대기에 접촉하는 일 없이, 산화물 반도체층에의 물이나 수소의 침입을 방지하고, 따라서 산화물 반도체층(431)을 얻는다(도 1b 참조).
가열 처리 장치는 전기로에 한정되지 않고, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해, 피처리물을 가열하는 장치가 제공되어 있어도 좋다. 예를 들면, GRTA 장치, LRTA 장치 등의 RTA 장치를 이용할 수 있다. LRTA 장치는, 할로겐 램프, 메탈 할라이드 램프, 제논 아크 램프, 카본 아크 램프, 고압 나트륨 램프 또는 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의해 피처리물을 가열하는 장치이다. GRTA 장치는, 고온의 가스를 이용해서 가열 처리를 행하는 장치이다. 기체로서는, 아르곤 등의 희가스, 또는 질소와 같은 가열 처리에 의해 피처리물과 반응하지 않는 불활성 기체가 이용된다.
예를 들면, 제1 가열 처리로서, 다음과 같이 GRTA를 행해도 된다. 650℃∼700℃의 고온으로 가열한 불활성 가스 중에 기판을 이동시켜 넣고, 몇 분간 가열한 후, 기판을 이동시켜서 고온으로 가열한 불활성 가스 중에서 빼낸다. GRTA를 이용하면 단시간에 고온 가열 처리가 가능하게 된다.
제1 가열 처리에서는, 질소, 또는 헬륨, 네온, 아르곤 등의 희가스 분위기에, 물, 수소 등이 포함되지 않는 것이 바람직함을 유의한다. 혹은, 가열 처리 장치에 도입하는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 설정한다.
제1 가열 처리의 조건 또는 산화물 반도체층의 재료에 따라서는, 산화물 반도체층이 결정화하여, 미결정막 또는 다결정막으로 변할 수도 있다. 예를 들면, 산화물 반도체층이 결정화하여 결정화율이 90% 이상, 또는 80% 이상인 미결정의 산화물 반도체막이 될 수도 있다. 또한, 제1 가열 처리의 조건 또는 산화물 반도체층의 재료에 따라서는, 산화물 반도체층이 결정 성분을 포함하지 않는 비정질의 산화물 반도체막이 될 수도 있다.
산화물 반도체층의 제1 가열 처리는, 섬 형상의 산화물 반도체층으로 가공 하기 전의 산화물 반도체막(430)에 대해 행할 수 있다. 이 경우에, 제1 가열 처리 후에, 가열 처리 장치로부터 기판을 취출하고 포토리소그래피 공정을 행한다.
다음으로, 제2 게이트 절연층(402b) 및 산화물 반도체층(431) 위에, 금속 도전막을 성막한 후, 제3 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고, 금속 도전막을 선택적으로 에칭해서 섬 형상의 금속 전극층을 형성한다. 금속 도전막의 재료의 예는, Al, Cr, Cu, Ta, Ti, Mo 및 W로부터 선택된 원소, 이들 원소를 성분으로 포함하는 합금, 및 이들 원소를 조합하여 포함하는 합금 등을 포함한다.
금속 도전막은, 티타늄층 위에 알루미늄층을 적층하고, 해당 알루미늄층 위에 티타늄층을 적층한 3층의 구조, 또는 몰리브덴층 위에 알루미늄층을 적층하고, 해당 알루미늄층 위에 몰리브덴층을 적층한 3층의 구조를 갖는 것이 바람직하다. 물론, 금속 도전막은 단층 구조 또는 2층 이상의 적층 구조를 가질 수도 있다.
다음으로, 레지스트 마스크를 제거하고, 제4 포토리소그래피 공정에 의해 다른 레지스트 마스크를 형성하고, 선택적으로 에칭을 행해서 소스 전극층(415a) 및 드레인 전극층(415b)을 형성한 후, 레지스트 마스크를 제거한다(도 1c 참조). 제4 포토리소그래피 공정에서는, 산화물 반도체층(431)은 일부만이 에칭되어, 홈부(오목부)를 갖는 산화물 반도체층이 형성되는 경우도 있음을 유의한다. 또한, 소스 전극층(415a) 및 드레인 전극층(415b)을 형성하기 위한 레지스트 마스크를 잉크제트법으로 형성해도 좋다. 레지스트 마스크를 잉크제트법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 코스트를 저감할 수 있다.
포토리소그래피 공정에서의 포토마스크의 수 및 공정의 수를 삭감하기 위해, 광을 투과하여 복수의 강도를 갖도록 하는 노광 마스크인 다계조 마스크를 이용하여 형성된 레지스트 마스크를 이용해서 에칭을 행해도 된다. 다계조 마스크를 이용해서 형성된 레지스트 마스크는 복수의 막 두께를 가지며, 에칭을 행함으로써 더욱 형상이 변형될 수 있기 때문에, 이 레지스트 마스크는 다른 패턴을 제공하도록 복수의 에칭 공정에서 이용할 수 있다. 따라서, 하나의 다계조 마스크를 사용하여, 적어도 2 종류의 상이한 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 따라서, 노광 마스크의 수를 삭감할 수 있고, 대응하는 포토리소그래피 공정의 수도 삭감할 수 있기 때문에, 공정의 간략화가 실현되게 된다.
다음으로, N2O, N2 또는 Ar 등의 가스를 이용한 플라즈마 처리를 행한다. 이 플라즈마 처리에 의해 노출되어 있는 산화물 반도체층의 표면에 흡착된 물 등을 제거한다. 또한, 산소와 아르곤의 혼합 가스를 이용해서 플라즈마 처리를 행해도 된다.
플라즈마 처리를 행한 후, 대기에 접촉하는 일 없이, 산화물 반도체층의 일부에 접하는 보호 절연막으로서 기능하는 산화물 절연층(416)을 형성한다.
산화물 절연층(416)은, 적어도 1㎚의 두께를 가지며 스퍼터법 등, 산화물 절연층(416)에 물, 수소 등의 불순물을 침입시키지 않는 방법에 의해 적절히 형성할 수 있다. 본 실시형태에서는, 산화물 절연층(416)으로서 막 두께 200㎚의 산화 규소막을 스퍼터법에 의해 성막한다. 성막시의 기판 온도는, 실온 이상 300℃ 이하로 하면 되고, 본 실시형태에서는 100℃이다. 산화 규소막은 스퍼터법에 의해 희가스(대표적으로는, 아르곤) 분위기하, 산소 분위기하, 또는 희가스(대표적으로는, 아르곤) 및 산소를 포함하는 분위기하에서 형성할 수 있다. 또한, 타겟으로서 산화 규소 타겟 또는 규소 타겟을 이용할 수 있다. 예를 들면, 규소 타겟을 이용하여 산소 및 질소를 포함하는 분위기하에서 스퍼터법에 의해 산화 규소막을 형성할 수 있다. 탈수화 또는 탈수소화를 위한 가열 처리와 동시에 산소 결핍형 산화물 반도체층이 되어 n형화(저저항화)한 산화물 반도체층이 된 산화물 반도체층에 접해서 산화물 절연층(416)이 형성된다. 이 산화물 절연층(416)으로서는, 수분, 수소 이온 또는 OH- 등의 불순물을 포함하지 않고, 이러한 불순물의 외부로부터의 침입을 차단하는 무기 절연막을 이용한다. 구체적으로는, 산화 규소막, 질화 산화 규소막, 산화 알루미늄막 또는 산화 질화 알루미늄을 이용한다.
다음으로, 불활성 가스 분위기하 또는 산소 가스 분위기하에서 제2 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들면, 250℃ 이상 350℃ 이하)를 행한다. 예를 들면, 질소 분위기하에서 250℃, 1시간의 제2 가열 처리를 행한다. 제2 가열 처리를 행하면, 산화물 반도체층의 일부(채널 형성 영역)가 산화물 절연층(416)과 접한 상태에서 가열된다.
이상의 공정을 거쳐서, 성막 후의 산화물 반도체막은, 탈수화 또는 탈수소화를 위한 가열 처리와 동시에 산소 결핍형 산화물 반도체막이 되어서 n형화(저저항화) 산화물 반도체막이되고, 그 후, 산화물 반도체막의 일부를 선택적으로 산소 과잉 상태로 한다. 그 결과, 게이트 전극층(411)과 중첩하는 채널 형성 영역(413)은 i형이 되고, 소스 전극층(415a)에 중첩하는 고저항 소스 영역(414a)과, 드레인 전극층(415b)에 중첩하는 고저항 드레인 영역(414b)이 자기 정합적으로 형성된다. 이상의 공정을 거쳐, 박막 트랜지스터(410)가 형성된다.
드레인 전극층(415b)(또는 소스 전극층(415a))에 중첩한 산화물 반도체층의 일부에 있어서 고저항 드레인 영역(414b)(또는 고저항 소스 영역(414a))을 형성하는 것에 의해, 박막 트랜지스터의 신뢰성을 향상시킬 수 있다. 구체적으로는, 고저항 드레인 영역(414b)을 형성함으로써, 드레인 전극층(415b)으로부터 고저항 드레인 영역(414b) 및 채널 형성 영역(413)에 걸쳐서 도전성을 점차 변화시킬 수 있다. 그러므로, 드레인 전극층(415b)을 고전원 전위 VDD를 공급하는 배선에 접속해서 트랜지스터를 동작시킬 경우, 게이트 전극층(411)과 드레인 전극층(415b) 사이에 고전압이 인가되어도 고저항 드레인 영역(414b)이 버퍼로서 기능하여 국소적인 전계 집중이 생기기 어려워져서, 트랜지스터의 내압이 증가된다.
다음으로, 제5 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고, 선택적으로 에칭을 행해서 산화물 절연층(416)의 일부를 제거해서 제2 게이트 절연층(402b)의 일부를 노출시킨다.
다음으로, 산화물 절연층(416) 위에 보호 절연층(403)을 형성한다. 또한, 노출되어 있는 제2 게이트 절연층(402b)의 영역에 접하도록 보호 절연층(403)이 제공된다. 보호 절연층(403)은, 실리콘 타겟을 이용한 스퍼터법에 의한 붕소 원소, 안티몬 원소, 알루미늄 원소 또는 인 원소를 포함하는 산화 규소로 이루어지는 절연층을 이용하여 형성한다. 본 실시형태에서는, 보호 절연층(403)으로서, 붕소 원소를 포함하는 주상 다결정 실리콘 타겟(저항율:0.01Ω㎝)을 이용해서 산소 분위기하에서 막 두께 100㎚의 산화 규소막을 형성한다.
실리콘 웨이퍼 위에 붕소 원소를 포함하는 산화 규소로 이루어지는 절연막을 300㎚ 두께로 성막하고, 2차 이온 질량 분석법(SIMS)에 의해 붕소 원소의 농도를 측정했다. 붕소 원소를 포함하는 주상 다결정 실리콘 타겟(저항율:0.01Ω㎝)을 이용하여, 압력 0.4Pa, 직류(DC) 전원 6kW, 기판과 타겟 사이의 거리를 89㎜, 기판 온도 100℃의 조건하에서, 산소 분위기(산소 유량 100%)에서 펄스 방식으로 바이어스를 부여하는 펄스 DC 스퍼터법에 의해 상기 절연막을 형성하였다. 도 18에 측정 결과를 나타낸다. 도 18에 도시한 바와 같이, 산화 규소막 내의 붕소 원소 농도의 평균값 또는 피크값은, 1×1018㎝-3 이상 1×1019㎝-3 이하였다. 도 18의 측정 결과는, 붕소 원소뿐만 아니라, 철 원소, 크롬 원소 및 알루미늄 원소의 분석도 행한 결과를 포함한다.
도 1d에 도시하는 박막 트랜지스터(410)의 구조로 함으로써, 붕소 원소를 포함하는 보호 절연층(403)의 형성 후의 제조 프로세스에 있어서, 외부로부터의 수분의 침입을 방지할 수 있다. 또한, 붕소 원소를 포함하는 보호 절연층(403)을 이용한 박막 트랜지스터를 포함하는 반도체 장치, 예를 들면 액정 표시 장치로서 디바이스가 완성된 후에도 장기적으로 외부로부터의 수분의 침입을 방지할 수 있어서, 디바이스의 장기간 신뢰성을 향상시킬 수 있다. 또한, 붕소 원소를 포함하는 보호 절연층(403)을 덮도록 질화 규소막을 성막해서, 외부로부터의 수분의 침입을 더욱 방지할 수 있다.
또한, 본 실시형태에서는 하나의 박막 트랜지스터의 산화물 반도체층을 붕소 원소를 각각 포함하는 산화 규소막(제1 게이트 절연층(402a) 및 보호 절연층(403)) 사이에 개재시키는 구성을 나타냈지만, 이에 한정되지 않으며, 복수의 박막 트랜지스터의 산화물 반도체층을 붕소 원소를 각각 포함하는 산화 규소막 사이에 개재시키는 구성을 이용해도 된다.
또한, 본 실시형태는, 박막 트랜지스터의 산화물 반도체층을 붕소 원소를 각각 포함하는 산화 규소막 사이에 개재시키는 구성에 한정되지 않고, 적어도 산화물 반도체층 위에 붕소 원소를 포함하는 산화 규소막을 제공하는 구성을 이용해도 된다. 예를 들면, 기판(400)이 붕소 원소를 포함하는 글래스 기판일 경우, 글래스 기판의 주성분은 산화 규소이기 때문에, 박막 트랜지스터의 산화물 반도체층 위에 붕소 원소를 포함하는 산화 규소막을 제공하여, 박막 트랜지스터의 산화물 반도체층을 붕소 원소를 포함하는 산화 규소 사이에 개재시킨다.
(실시형태 2)
본 실시형태에서는, 실시형태 1과는 다른 구조의 박막 트랜지스터의 일례를 이하에 설명한다. 도 2d에 박막 트랜지스터의 단면 구조의 일례를 나타낸다.
도 2d에 도시하는 박막 트랜지스터(460)는 역코플래너형 박막 트랜지스터(보텀 컨택트형 박막 트랜지스터라고도 함)이며, 절연 표면을 갖는 기판(450) 위에, 게이트 전극층(451), 제1 게이트 절연층(452a), 제2 게이트 절연층(452b), 적어도 채널 형성 영역(454)을 포함하는 산화물 반도체층, 소스 전극층(455a) 및 드레인 전극층(455b)을 포함한다. 또한, 박막 트랜지스터(460)를 덮고, 채널 형성 영역(454)에 접하는 산화물 절연층(456)이 제공되어 있다. 또한, 도 2d에 도시하는 박막 트랜지스터(460)는, 산화물 절연층(456) 위에 보호 절연층(457)이 제공되어 있다.
보호 절연층(457)은, 스퍼터법에 의한 붕소 원소, 안티몬 원소, 알루미늄 원소 또는 인 원소를 포함하는 산화 규소로 이루어지는 절연층을 이용하여 형성한다. 본 실시형태에서는, 붕소 원소를 포함하는 산화 규소막을 산화물 절연층(456) 및 보호 절연층(457)에 이용한다.
이하, 도 2a 내지 도 2d를 참조하여, 기판 위에 박막 트랜지스터(460)를 제작하는 공정을 설명한다.
실시형태 1과 마찬가지로, 절연 표면을 갖는 기판(450) 위에 게이트 전극층(451)을 제공한다. 또한, 기초막으로서 기능하는 절연막을 기판(450)과 게이트 전극층(451) 사이에 제공해도 된다.
다음으로, 실시형태 1과 마찬가지로, 게이트 전극층(451) 위에 제1 게이트 절연층(452a) 및 제2 게이트 절연층(452b)을 형성한다. 제1 게이트 절연층(452a)으로서는, 붕소 원소를 포함하는 주상 다결정 실리콘 타겟(저항율:1∼10Ω㎝)을 이용하는 스퍼터법을 이용해서 산소 분위기하에서 막 두께 50㎚의 산화 규소막을 성막한다. 제1 게이트 절연층(452a)으로서 이용되는 산화 규소막은 붕소 원소를 포함한다. 제2 게이트 절연층(452b)으로서는, PCVD법에 의해 막 두께 100㎚의 산화 질화 규소막을 성막한다.
다음으로, 제2 게이트 절연층(452b) 위에 금속 도전막을 형성한다. 그 후, 제2 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고, 금속 도전막을 선택적으로 에칭해서 소스 전극층(455a) 및 드레인 전극층(455b)을 형성한다. 금속 도전막의 재료의 예는, Al, Cr, Cu, Ta, Ti, Mo 및 W로부터 선택된 원소, 이들 원소를 성분으로 포함하는 합금, 이들 원소를 조합하여 포함하는 합금을 포함한다.
다음으로, 레지스트 마스크를 제거하고, 제2 게이트 절연층(452b), 소스 전극층(455a) 및 드레인 전극층(455b) 위에 산화물 반도체막(459)을 성막한다.
본 실시형태에서는, In-Ga-Zn-O계 산화물 반도체 성막용 타겟을 이용해서 스퍼터법에 의해 산화물 반도체막(459)을 성막한다. 이 단계에서의 단면도가 도 2a에 상당한다. 또한, 산화물 반도체막(459)은, 희가스(대표적으로는, 아르곤) 분위기하, 산소 분위기하, 또는 희가스(대표적으로는, 아르곤) 및 산소를 포함하는 분위기하에서 스퍼터법에 의해 형성할 수 있다. 또한, 스퍼터법을 이용할 경우, SiO2을 2중량% 이상 10중량% 이하 포함하는 타겟을 이용해서 성막을 행하고, 산화물 반도체막(459)에 결정화를 저해하는 SiOx(X>0)을 포함시켜, 이후의 공정에서 행하는 탈수화 또는 탈수소화를 위한 가열 처리시에 결정화되어 버리는 것을 억제하는 것이 바람직하다.
산화물 반도체막(459)을 스퍼터법에 의해 성막하기 전에, 아르곤 가스를 도입해서 플라즈마를 발생시키는 역스퍼터를 행하여, 제2 게이트 절연층(452b)의 표면에 부착되어 있는 먼지를 제거하는 것이 바람직함을 유의한다. 역스퍼터란, 타겟측에 전압을 인가하지 않고, 아르곤 분위기하에서 기판측에 RF 전원을 이용해서 전압을 인가해서 기판 근방에 플라즈마를 형성하여 표면을 개질하는 방법을 말한다. 아르곤 분위기 대신에, 질소, 헬륨, 산소 등을 이용해도 됨을 유의한다.
다음으로, 산화물 반도체막(459)을 제3 포토리소그래피 공정에 의해 섬 형상의 산화물 반도체층(453)으로 가공한다. 섬 형상의 산화물 반도체층을 형성하기 위한 레지스트 마스크를 잉크제트법으로 형성해도 좋다. 레지스트 마스크를 잉크제트법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 코스트를 저감할 수 있다.
다음으로, 산화물 반도체층에 대해 탈수화 또는 탈수소화를 행한다. 탈수화 또는 탈수소화를 행하는 제1 가열 처리의 온도는, 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 왜곡점 미만이다. 여기에서는, 가열 처리 장치의 일종인 전기로에 기판을 놓은 후, 산화물 반도체층에 대해 질소 분위기하 450℃에 있어서 1시간의 가열 처리를 행한 후, 대기에 접촉하는 일 없이, 산화물 반도체층에의 물이나 수소의 침입을 방지하여, 산화물 반도체층(453)을 얻는다(도 2b 참조).
예를 들어, 제1 가열 처리로서, 다음과 같이 GRTA를 행해도 된다. 650℃∼700℃의 고온으로 가열한 불활성 가스 중에 기판을 이동시켜서 넣고, 몇 분간 가열한 후, 기판을 이동시켜서 고온으로 가열한 불활성 가스 중으로부터 취출한다. GRTA는 단시간에 고온 가열 처리를 가능하게 한다.
제1 가열 처리의 조건 또는 산화물 반도체층의 재료에 따라서는, 산화물 반도체층이 결정화하여 미결정막 또는 다결정막으로 될 경우가 있다.
산화물 반도체층의 제1 가열 처리는, 섬 형상의 산화물 반도체층으로 가공하기 전의 산화물 반도체막(459)에 대해 행할 수도 있다. 이 경우에는, 제1 가열 처리 후에, 가열 처리 장치로부터 기판을 취출하고 포토리소그래피 공정을 행한다.
다음으로, N2O, N2 또는 Ar 등의 가스를 이용한 플라즈마 처리를 행한다. 이 플라즈마 처리에 의해 노출되어 있는 산화물 반도체층의 표면에 흡착된 물 등을 제거한다. 또한, 산소와 아르곤의 혼합 가스를 이용해서 플라즈마 처리를 행해도 된다.
플라즈마 처리를 행한 후, 대기에 접촉하는 일 없이, 산화물 반도체층에 접하는 보호 절연막으로서 기능하는 산화물 절연층(456)을 형성한다(도 2c 참조). 산화물 절연층(456)은, 적어도 1㎚의 막 두께로 스퍼터법 등, 산화물 절연층(456)에 물, 수소 등의 불순물을 침입시키지 않는 방법에 의해 적절히 형성할 수 있다.
스퍼터법의 예는, 스퍼터용 전원에 고주파 전원을 이용하는 RF 스퍼터법, 직류 전원을 이용하는 DC 스퍼터법, 펄스 방식으로 바이어스를 부여하는 펄스 DC 스퍼터법을 포함한다.
또한, 재료가 다른 타겟을 복수 설치할 수 있는 다원 스퍼터 장치도 있다. 다원 스퍼터 장치에 의하면, 동일 챔버에서 다른 재료막을 적층되도록 성막할 수도 있고, 또는 동일 챔버에서 복수 종류의 재료막을 동시에 방전시켜서 성막할 수도 있다.
또한, 챔버 내부에 자석 시스템을 구비하여 마그네트론 스퍼터법에 이용하는 스퍼터 장치, 및 글로우 방전을 사용하지 않고 마이크로파를 이용해서 발생시킨 플라즈마를 이용하는 ECR 스퍼터법에 이용하는 스퍼터 장치가 있다.
또한, 스퍼터법을 이용하는 성막 방법으로서, 성막 중에 타겟 물질과 스퍼터 가스 성분을 화학 반응시켜서 이들의 화합물 박막을 형성하는 반응성 스퍼터법과, 성막 중에 기판에도 전압을 인가하는 바이어스 스퍼터법도 있다.
다음으로, 산화물 절연층(456) 위에 보호 절연층(457)을 형성한다(도 2d 참조). 보호 절연층(457)은, 실리콘 타겟을 이용한 스퍼터법에 의한 붕소 원소, 안티몬 원소, 알루미늄 원소 또는 인 원소를 포함하는 산화 규소로 이루어지는 절연층을 이용하여 형성한다.
본 실시형태에서는, 다음과 같이 산화물 절연층(456)과 보호 절연층(457)을 적층한다. 붕소 원소를 포함하는 제1 실리콘 타겟과, 제1 실리콘 타겟보다 다량의 붕소 원소를 포함하는 제2 실리콘 타겟의 2개의 타겟을 동일 챔버 내에 두고, 산소 분위기하에서 사용하는 타겟을 셔터(shutter)에 의해 전환해서 동일 챔버 내에서 산화물 절연층(456)과 보호 절연층(457)을 연속적으로 성막한다.
본 실시형태에서는, 산화물 절연층(456)으로서 막 두께 200㎚의 붕소 원소를 포함하는 산화 규소막과, 보호 절연층(457)으로서, 막 두께 100㎚의 붕소 원소를 포함하는 산화 규소막을 형성한다. 보호 절연층(457)에 포함되는 붕소 원소의 농도는, 산화물 절연층(456)에 포함되는 붕소 원소의 농도보다 높음을 유의한다. 이들 절연층의 성막시의 기판 온도는, 실온 이상 300℃ 이하이면 되고, 본 실시형태에서는 100℃이다. 산화 규소막은 스퍼터법에 의해 희가스(대표적으로는, 아르곤) 분위기하, 산소 분위기하, 또는 희가스(대표적으로는, 아르곤) 및 산소를 포함하는 분위기하에서 형성될 수 있다. 또한, 타겟으로서 산화 규소 타겟 또는 실리콘 타겟을 이용할 수 있다.
또한, 산소 분위기하에서 사용하는 타겟을 셔터에 의해 복수회 전환해서, 보호 절연층(457)은, 붕소 원소의 농도가 높은 절연층과 붕소 원소의 농도가 낮은 절연층을 포함하는 4층 이상을 포함하는 적층 구조를 가질 수 있다.
또한, 소위 코(co) 스퍼터링을 이용해서 붕소 원소의 농도가 구배를 갖는 보호 절연층(457)을 형성한다. 상기 코 스퍼터링에 있어서는, 붕소 원소를 포함하지 않는 실리콘 타겟과, 붕소 원소를 포함하는 실리콘 타겟의 2개의 타겟을 동일 챔버 내에 배치하고, 이들 타겟을 사용하는 스퍼터링을 동시에 행한다.
다음으로, 불활성 가스 분위기하 또는 산소 가스 분위기하에서 제2 가열 처리(바람직하게는, 200℃ 이상 400℃ 이하, 예를 들면 250℃ 이상 350℃ 이하)를 행한다. 예를 들면, 질소 분위기하에서 250℃, 1시간의 제2 가열 처리를 행한다. 제2 가열 처리를 행하면, 산화물 반도체층이 산화물 절연층(456)에 접한 상태에서 가열된다.
이상의 공정을 거쳐, 박막 트랜지스터(460)가 형성된다.
도 2c에 도시하는 박막 트랜지스터(460)의 구조로 함으로써, 붕소 원소를 포함하는 보호 절연층(457) 형성 후의 제조 프로세스에 있어서, 외부로부터의 수분의 침입을 방지할 수 있다. 또한, 붕소 원소를 포함하는 보호 절연층(457)을 이용한 박막 트랜지스터를 포함하는 반도체 장치, 예를 들면 액정 표시 장치로서 디바이스가 완성된 후에도 장기적으로 외부로부터의 수분의 침입을 방지할 수 있고, 따라서 디바이스의 장기간의 신뢰성을 향상시킬 수 있다.
또한, 본 실시형태에서는 하나의 박막 트랜지스터의 산화물 반도체층을 붕소 원소를 각각 포함하는 산화 규소막(제1 게이트 절연층(452a) 및 보호 절연층(457)) 사이에 개재시키는 구성을 나타냈지만, 이에 한정되지 않고, 복수의 박막 트랜지스터의 산화물 반도체층을 붕소 원소를 각각 포함하는 산화 규소막 사이에 개재시키는 구성을 이용해도 된다.
본 실시형태는 실시형태 1과 자유롭게 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 실시형태 1과는 다른 구조를 갖는 박막 트랜지스터의 일례를 이하에 설명한다. 도 3d에 박막 트랜지스터의 단면 구조의 일례를 나타낸다.
도 3d에 도시하는 박막 트랜지스터(310)는 채널 스톱형의 박막 트랜지스터이며, 절연 표면을 갖는 기판(300) 위에, 게이트 전극층(311), 제1 게이트 절연층(302a), 제2 게이트 절연층(302b), 적어도 채널 형성 영역(313c)을 포함하는 산화물 반도체층, 소스 전극층(315a) 및 드레인 전극층(315b)을 포함한다. 또한, 채널 형성 영역(313c) 위에서 이에 접하는 산화물 절연층(316)이 제공되고, 또한 이 산화물 절연층(316) 위에 보호 절연층(307)이 제공되어 있다.
보호 절연층(307)은, 스퍼터법에 의한 붕소 원소, 안티몬 원소, 알루미늄 원소 또는 인 원소를 포함하는 산화 규소로 이루어지는 절연층을 이용하여 형성한다. 본 실시형태에서는 인 원소를 포함하는 산화 규소로 이루어지는 절연층을 이용한다.
이하, 도 3a 내지 도 3d를 참조하여, 기판 위에 박막 트랜지스터(310)를 형성하는 공정을 설명한다.
실시형태 1과 마찬가지로, 절연 표면을 갖는 기판(300) 위에 게이트 전극층(311)을 제공한다. 또한, 기초막으로서 기능하는 절연막을 기판(300)과 게이트 전극층(311) 사이에 제공해도 된다.
다음으로, 실시형태 1과 마찬가지로, 게이트 전극층(311) 위에 제1 게이트 절연층(302a) 및 제2 게이트 절연층(302b)을 형성한다. 제1 게이트 절연층(302a)으로서는, 붕소 원소를 포함하는 주상 다결정 실리콘 타겟(저항율:1∼10Ω㎝)을 이용하는 스퍼터법에 의해 산소 분위기하에서 막 두께 50㎚의 산화 규소막을 성막한다. 제1 게이트 절연층(302a)으로서 이용되는 산화 규소막은 붕소 원소를 포함한다. 제2 게이트 절연층(302b)으로서는, PCVD법에 의해 막 두께 100㎚의 산화 질화 규소막을 성막한다.
다음으로, 제2 게이트 절연층(302b) 위에 산화물 반도체막(330)을 성막한다.
본 실시형태에서는, In-Ga-Zn-O계 산화물 반도체 성막용 타겟을 이용해서 스퍼터법에 의해 산화물 반도체막(330)을 성막한다. 이 단계에서의 단면도가 도 3a에 상당한다. 또한, 산화물 반도체막(330)은, 희가스(대표적으로는, 아르곤) 분위기하, 산소 분위기하, 또는 희가스(대표적으로는, 아르곤) 및 산소를 포함하는 분위기하에서 스퍼터법에 의해 형성할 수 있다.
다음으로, N2O, N2 또는 Ar 등의 가스를 이용한 플라즈마 처리를 행한다. 이 플라즈마 처리에 의해 노출되어 있는 산화물 반도체막(330)의 표면에 흡착된 물 등을 제거한다. 또한, 산소와 아르곤의 혼합 가스를 이용해서 플라즈마 처리를 행해도 된다.
플라즈마 처리를 행한 후, 대기에 접촉하는 일 없이, 산화물 반도체막(330)에 접하는 채널 보호 절연막이 되는 산화물 절연층(316)을 형성한다. 산화물 절연층(316)은, 적어도 1㎚ 이상의 막 두께로 스퍼터법 등, 산화물 절연층(316)에 물, 수소 등의 불순물을 침입시키지 않는 방법을 적절히 이용해서 형성할 수 있다. 본 실시형태에서는, 실리콘 타겟을 이용한 스퍼터법에 의해 산화 규소막을 형성한 후, 포토리소그래피 공정에 의해 선택적으로 에칭해서 산화물 절연층(316)을 형성한다.
다음으로, 산화물 반도체막(330)을 포토리소그래피 공정에 의해 섬 형상의 산화물 반도체층으로 가공한다(도 3b 참조).
다음으로, 섬 형상의 산화물 반도체층 및 산화물 절연층(316) 위에 산화물 도전막과 금속 도전막을 적층하고, 포토리소그래피 공정에 의해 레지스트 마스크(334)를 형성한다. 그리고나서, 선택적으로 에칭을 행해서 산화물 도전층(314a 및 314b)과, 소스 전극층(315a), 드레인 전극층(315b)을 형성한다(도 3c 참조). 산화물 도전막의 재료의 예는, 산화 아연, 산화 아연 알루미늄, 산질화 아연 알루미늄, 산화 아연 갈륨을 포함한다. 금속 도전막의 재료의 예는, Al, Cr, Cu, Ta, Ti, Mo 및 W로부터 선택된 원소, 이들 원소를 성분으로서 포함하는 합금, 이들 원소를 조합하여 포함하는 합금을 포함한다.
소스 전극층(315a) 아래에 접해서 산화물 도전층(314a)이 형성되고, 드레인 전극층(315b) 아래에 접해서 산화물 도전층(314b)이 형성된다. 소스 전극층(315a)과 산화물 반도체층 사이에 산화물 도전층(314a)을 설치함으로써 접촉 저항을 내리고, 저저항화를 도모할 수 있고, 고속 동작이 가능한 박막 트랜지스터를 실현할 수 있다.
다음으로, 레지스트 마스크(334)를 제거하고, 불활성 가스 분위기하, 또는 산소 가스 분위기하에서 제2 가열 처리(바람직하게는, 200℃ 이상 400℃ 이하, 예를 들면, 250℃ 이상 350℃ 이하)를 행한다. 예를 들면, 질소 분위기하에서 250℃, 1시간의 제2 가열 처리를 행한다. 제2 가열 처리를 행하면, 산화물 반도체층의 일부(채널 형성 영역)가 산화물 절연층(316)에 접한 상태에서 가열된다.
다음으로, 소스 전극층(315a), 드레인 전극층(315b) 위에 보호 절연층(307)을 형성한다. 또한, 노출되어 있는 제2 게이트 절연층(302b)의 영역에 접해서 보호 절연층(307)이 제공된다. 보호 절연층(307)으로서는, 실리콘 타겟을 이용한 스퍼터법에 의해 얻어지는 붕소 원소, 안티몬 원소, 알루미늄 원소 또는 인 원소를 포함하는 산화 규소로 이루어지는 절연층을 이용한다. 본 실시형태에서는, 보호 절연층(307)으로서, 인 원소를 포함하는 주상 다결정 실리콘 타겟(저항율:5Ω㎝ 이하)을 이용해서 산소 분위기하에서 막 두께 100㎚의 산화 규소막을 이용한다.
이상의 공정에 의해 박막 트랜지스터(310)가 형성된다.
도 3d에 도시하는 박막 트랜지스터(310)의 구조로 함으로써, 인 원소를 포함하는 보호 절연층(307)의 형성 후의 제조 프로세스에 있어서, 외부로부터의 수분의 침입을 방지할 수 있다. 또한, 인 원소를 포함하는 보호 절연층(307)을 이용한 박막 트랜지스터를 갖는 반도체 장치, 예를 들면 액정 표시 장치로서 디바이스가 완성된 후에도 장기적으로 외부로부터의 수분의 침입을 방지할 수 있고, 디바이스의 장기간 신뢰성을 향상시킬 수 있다.
본 실시형태는 다른 실시형태와 자유롭게 조합할 수 있다.
예를 들면, 실시형태 1의 구조에 있어서, 산화물 반도체층과 소스 전극층(또는 드레인 전극층) 사이에 산화물 도전층을 제공하는 구조로 해도 좋다. 산화물 도전층을 제공함으로써 접촉 저항을 낮추고, 저저항화를 도모할 수 있고, 고속 동작이 가능한 박막 트랜지스터를 실현할 수 있다.
(실시형태 4)
본 실시형태에서는, 실시형태 2에 기재된 복수의 박막 트랜지스터와, 일렉트로루미네센스를 이용하는 발광 소자를 이용하고, 액티브 매트릭스형의 발광 표시 장치를 제작하는 일례를 나타낸다.
일렉트로루미네센스를 이용하는 발광 소자는, 발광 재료가 유기 화합물인지, 무기 화합물인지에 의해 구별된다. 일반적으로, 전자는 유기 EL 소자, 후자는 무기 EL 소자라고 부르고 있다.
유기 EL 소자는, 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되어, 전류가 흐른다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성한다. 이 여기 상태가 기저 상태로 되돌아갈 때에 발광한다. 이러한 메커니즘으로부터, 이러한 발광 소자는 전류 여기형의 발광 소자로 불린다.
무기 EL 소자는, 그 소자 구성에 의해, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는, 발광 재료의 입자를 바인더 중에 분산되게 한 발광층을 갖는 것이며, 발광 메커니즘은 도너(donor) 준위와 억셉터(acceptor) 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는, 발광층을 유전체층 사이에 개재시키고 그것을 전극 사이에 개재시킨 구조를 가지며, 발광 메커니즘은 금속 이온의 내각 전자 천이를 이용하는 국재형(localized type) 발광이다. 여기서는, 발광 소자로서 유기 EL 소자의 예를 설명한다.
도 4는, 반도체 장치의 일례로서 디지털 시간 계조 구동을 적용가능한 화소 구성의 일례를 도시하는 도면이다.
디지털 시간 계조 구동을 적용가능한 화소의 구성 및 화소의 동작에 대해 설명한다. 여기에서는 산화물 반도체층을 채널 형성 영역에 이용하는 n채널형의 트랜지스터를 1개의 화소에 2개 이용하는 예를 나타낸다.
화소(6400)는, 스위칭용 트랜지스터(6401), 구동용 트랜지스터(6402), 발광 소자(6404) 및 용량 소자(6403)를 포함하고 있다. 스위칭용 트랜지스터(6401)의 게이트가 주사선(6406)에 접속되고, 스위칭용 트랜지스터(6401)의 제1 전극(소스 전극 및 드레인 전극의 일방)이 신호선(6405)에 접속되고, 스위칭용 트랜지스터(6401)의 제2 전극(소스 전극 및 드레인 전극의 타방)이 구동용 트랜지스터(6402)의 게이트에 접속되어 있다. 구동용 트랜지스터(6402)의 게이트가 용량 소자(6403)를 통해 전원선(6407)에 접속되고, 구동용 트랜지스터(6402)의 제1 전극이 전원선(6407)에 접속되고, 구동용 트랜지스터(6402)의 제2 전극이 발광 소자(6404)의 제1 전극(화소 전극)에 접속되어 있다. 발광 소자(6404)의 제2 전극은 공통 전극(6408)에 상당한다. 공통 전극(6408)은, 동일 기판 위에 형성되는 공통 전위선과 전기적으로 접속된다.
또한, 발광 소자(6404)의 제2 전극(공통 전극(6408))에는 저전원 전위가 설정되어 있다. 저전원 전위란, 전원선(6407)에 설정되는 고전원 전위를 기준으로 하여 저전원 전위 < 고전원 전위를 만족하는 전위임을 유의한다. 저전원 전위로서는 예를 들면 GND, 0V 등이 설정되어 있어도 좋다. 이 고전원 전위와 저전원 전위와의 전위차를 발광 소자(6404)에 인가하고, 발광 소자(6404)에 전류를 흘려서 발광 소자(6404)를 발광시킨다. 여기서는 발광 소자(6404)를 발광시키기 위해서, 고전원 전위와 저전원 전위와의 전위차가 발광 소자(6404)의 순방향 임계 전압 이상이 되도록 각각의 전위를 설정한다.
용량 소자(6403)는 구동용 트랜지스터(6402)의 게이트 용량을 대용해서 상기 용량 소자(6403)을 생략하는 것도 가능함을 유의한다. 구동용 트랜지스터(6402)의 게이트 용량에 대해서는, 채널 영역과 게이트 전극 사이에서 용량이 형성되어 있어도 된다.
전압 입력 전압 구동 방식의 경우에는, 구동용 트랜지스터(6402)의 게이트에, 구동용 트랜지스터(6402)가 충분히 온 및 오프하는 두 개의 상태 중 어느 하나의 상태로 되도록 비디오 신호를 입력한다. 즉, 구동용 트랜지스터(6402)는 선형 영역에서 동작시킨다. 구동용 트랜지스터(6402)는 선형 영역에서 동작시키기 때문에, 전원선(6407)의 전압보다 높은 전압을 구동용 트랜지스터(6402)의 게이트에 인가한다. 신호선(6405)에는, (전원선 전압+구동용 트랜지스터(6402)의 Vth) 이상의 전압을 인가함을 유의한다.
디지털 시간 계조 구동 대신에, 아날로그 계조 구동을 행할 경우, 신호의 입력을 변경함으로써, 도 4와 같은 화소 구성을 이용할 수 있다.
아날로그 계조 구동을 행할 경우, 구동용 트랜지스터(6402)의 게이트에 (발광 소자(6404)의 순방향 전압+구동용 트랜지스터(6402)의 Vth) 이상의 전압을 인가한다. 발광 소자(6404)의 순방향 전압이란, 원하는 휘도로 하는 경우의 전압을 의미하며, 적어도 순방향 임계 전압을 포함한다. 구동용 트랜지스터(6402)가 포화 영역에서 동작하도록 비디오 신호를 입력하여, 발광 소자(6404)에 전류를 흘릴 수 있다. 구동용 트랜지스터(6402)를 포화 영역에서 동작시키기 위해, 전원선(6407)의 전위는, 구동용 트랜지스터(6402)의 게이트 전위보다 높게 설정한다. 비디오 신호를 아날로그로 함으로써, 발광 소자(6404)에 비디오 신호에 따른 전류를 흘리고, 아날로그 계조 구동을 행할 수 있다.
본 발명의 화소 구성은 도 4에 나타내는 화소 구성으로 한정되지 않음을 유의한다. 예를 들면, 도 4에 나타내는 화소에 스위치, 저항 소자, 용량 소자, 트랜지스터 또는 논리 회로 등을 추가해도 좋다.
다음으로, 발광 소자의 구성에 대해 도 5a 내지 도 5c를 참조하여 설명한다. 여기에서는, 구동용 TFT가 n형인 경우를 예로 들어, 화소의 단면 구조에 대해 설명한다. 도 5a, 도 5b 및 도 5c의 반도체 장치에 이용되는 구동용 TFT(7011, 7021, 7001)는, 실시형태 2에 나타내는 박막 트랜지스터와 마찬가지 방식으로 제작할 수 있고, 산화물 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터이다.
발광 소자는 발광을 취출하기 위해 적어도 양극 또는 음극 중 일방이 투명하면 좋다. 그리고, 기판 위에 박막 트랜지스터 및 발광 소자를 형성한다. 기판과는 반대측 면으로부터 발광을 취출하는 상면 사출 구조, 또는 기판측의 면으로부터 발광을 취출하는 하면 사출 구조, 또는 기판측 및 기판과 반대측 면으로부터 발광을 취출하는 양면 사출 구조의 발광 소자가 있다. 화소 구성은 어느 사출 구조의 발광 소자에도 적용할 수 있다.
하면 사출 구조의 발광 소자에 대해 도 5a를 참조하여 설명한다.
도 5a는 구동용 TFT(7011)가 n형이고, 발광 소자(7012)로부터 발광되는 광이 제1 전극(7013)측으로 쏘아지는 경우의, 화소의 단면도를 나타낸다. 도 5a에서는, 구동용 TFT(7011)의 드레인 전극층과 전기적으로 접속된 투광성을 갖는 도전막(7017) 위에, 발광 소자(7012)의 제1 전극(7013)이 형성되고 있으며, 제1 전극(7013) 위에 EL층(7014), 제2 전극(7015)이 순서대로 적층되어 있다.
투광성을 갖는 도전막(7017)으로서는, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물, 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성을 갖는 도전막을 이용할 수 있다.
발광 소자의 제1 전극(7013)은 다양한 재료를 이용하여 형성할 수 있으며. 예를 들면, 제1 전극(7013)을 음극으로서 이용할 경우에는, 일 함수가 작은 재료, 구체적으로는, 예를 들면, Li이나 Cs 등의 알칼리 금속, Mg, Ca, Sr 등의 알칼리 토류 금속, 이들을 포함하는 합금(Mg:Ag, Al:Li 등)이나, Yb나 Er 등의 희토류 금속 등이 바람직하다. 도 5a에서는, 제1 전극(7013)의 막 두께는, 광을 투과하는 정도(바람직하게는, 5㎚∼30㎚ 정도)이다. 예를 들면 20㎚의 막 두께를 갖는 알루미늄막을, 제1 전극(7013)으로서 이용한다.
투광성을 갖는 도전막과 알루미늄막을 적층하여 성막한 후, 선택적으로 에칭해서 투광성을 갖는 도전막(7017)과 제1 전극(7013)을 형성해도 됨을 유의한다. 이 경우, 같은 마스크를 이용해서 에칭할 수 있기 때문에 바람직하다.
또한, 제1 전극(7013)의 주연부는, 격벽(7019)으로 덮는다. 격벽(7019)은, 폴리이미드, 아크릴, 폴리아미드, 에폭시 등의 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 이용해서 형성한다. 격벽(7019)은, 특히 감광성의 수지 재료를 이용하고, 제1 전극(7013) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속한 곡률을 갖도록 형성되는 경사면이 되도록 형성하는 것이 바람직하다. 격벽(7019)에 대해 감광성의 수지 재료를 이용할 경우, 레지스트 마스크를 형성하는 공정을 생략할 수 있다.
또한, 제1 전극(7013) 및 격벽(7019) 위에 형성하는 EL층(7014)은, 적어도 발광층을 포함하면 좋고, 단수의 층으로 구성되어 있어도 되고, 복수의 층이 적층되도록 구성되어 있어도 좋다. EL층(7014)이 복수의 층으로 구성되어 있을 경우, 음극으로서 기능하는 제1 전극(7013) 위에 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 홀 주입층의 순으로 적층한다. 그러나, 이들 층을 모두 설치할 필요는 없다.
또한, EL층(7014)은 상기 적층 구조를 갖는 것으로 한정되지 않고, 제1 전극(7013)을 양극으로서 기능시키고, 제1 전극(7013) 위에 홀 주입층, 홀 수송층, 발광층, 전자 수송층, 전자 주입층의 순서로 적층해도 좋다. 그러나, 소비 전력을 고려할 경우, 제1 전극(7013)을 음극으로서 기능시키고, 제1 전극(7013) 위에 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 홀 주입층의 순서로 적층하는 쪽이, 구동 회로부의 전압 상승을 억제할 수 있고, 소비 전력을 적게 할 수 있기 때문에 바람직하다.
또한, EL층(7014) 위에 형성하는 제2 전극(7015)으로서는, 다양한 재료를 이용할 수 있다. 예를 들면, 제2 전극(7015)을 양극으로서 이용할 경우, 일 함수가 큰 재료, 예를 들면, ZrN, Ti, W, Ni, Pt, Cr 등이나, ITO, IZO, ZnO 등의 투명 도전성 재료가 바람직하다. 또한, 제2 전극(7015) 위에 차폐막(7016), 예를 들면 광을 차광하는 금속, 광을 반사하는 금속 등을 형성한다. 본 실시형태에서는, 제2 전극(7015)으로서 ITO막을 이용하고, 차폐막(7016)으로서 Ti막을 이용한다.
제1 전극(7013) 및 제2 전극(7015)이 발광층을 포함하는 EL층(7014)을 협지하고 있는 영역이 발광 소자(7012)에 상당한다. 도 5a에 도시한 소자 구조의 경우, 발광 소자(7012)로부터 발광되는 광은, 화살표로 나타낸 바와 같이 제1 전극(7013)측으로 출사한다.
도 5a에서는 게이트 전극층으로서 투광성을 갖는 도전막을 이용하는 예를 나타내고 있으며, 발광 소자(7012)로부터 발광되는 광은, 컬러 필터층(7033)을 통과하여, 기판을 통과해서 출사함을 유의한다.
컬러 필터층(7033)은 잉크제트법 등의 액적 토출법이나, 인쇄법, 포토리소그래피 기술을 이용한 에칭 방법 등에 의해 각각 형성한다.
또한, 컬러 필터층(7033)은 오버코트층(7034)으로 덮여지고, 또한 보호 절연층(7035)에 의해 덮여있다. 도 5a에서는 오버코트층(7034)은 얇은 막 두께로 도시했지만, 오버코트층(7034)은, 컬러 필터층(7033)에 기인하는 요철을 평탄화하는 기능을 갖고 있다.
또한, 보호 절연층(7035), 절연층(7032) 및 절연층(7031)에 형성되어, 또한, 드레인 전극층에 도달하는 컨택트 홀은, 격벽(7019)과 중첩하는 부분에 제공한다.
다음으로, 양면 사출 구조의 발광 소자에 대해, 도 5b를 이용하여 설명한다.
도 5b에서는, 구동용 TFT(7021)의 드레인 전극층과 전기적으로 접속된 투광성을 갖는 도전막(7027) 위에, 발광 소자(7022)의 제1 전극(7023)이 형성되어 있고, 제1 전극(7023) 위에 EL층(7024), 제2 전극(7025)이 이 순서로 적층되어 있다.
투광성을 갖는 도전막(7027)으로서는, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물, 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성을 갖는 도전막을 이용할 수 있다.
또한, 제1 전극(7023)은 다양한 재료를 이용하여 형성할 수 있다. 예를 들면, 제1 전극(7023)을 음극으로서 이용할 경우, 일 함수가 작은 재료, 구체적으로는, 예를 들면, Li나 Cs 등의 알칼리 금속, Mg, Ca, Sr 등의 알칼리 토류 금속, 이들을 포함하는 합금(Mg:Ag, Al:Li 등)이나, Yb나 Er 등의 희토류 금속 등이 바람직하다. 본 실시형태에서는, 제1 전극(7023)을 음극으로서 이용하고, 그 막 두께는, 광을 투과하는 정도(바람직하게는, 5㎚∼30㎚ 정도)로 설정한다. 예를 들면, 20㎚의 막 두께를 갖는 알루미늄막을, 제1 전극(7023)으로서 이용한다.
투광성을 갖는 도전막과 알루미늄막을 적층하여 성막한 후, 선택적으로 에칭해서 투광성을 갖는 도전막(7027)과 제1 전극(7023)을 형성해도 됨을 유의한다. 이 경우, 같은 마스크를 이용해서 에칭할 수 있어 바람직하다.
제1 전극(7023)의 주연부는, 격벽(7029)으로 덮는다. 격벽(7029)은, 폴리이미드, 아크릴, 폴리아미드, 에폭시 등의 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 이용해서 형성한다. 격벽(7029)은, 특히 감광성의 수지 재료를 이용하여, 제1 전극(7023) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속한 곡률을 갖도록 형성되는 경사면이 되도록 형성하는 것이 바람직하다. 격벽(7029)에 대해 감광성의 수지 재료를 이용할 경우, 레지스트 마스크를 형성하는 공정을 생략할 수 있다.
또한, 제1 전극(7023) 및 격벽(7029) 위에 형성하는 EL층(7024)은, 발광층을 포함하면 되고, EL층(7024)은 단수의 층으로 구성되어 있어도 되고, 복수의 층이 적층되도록 구성되어 있어도 좋다. EL층(7024)이 복수의 층으로 구성되어 있을 경우, 음극으로서 기능하는 제1 전극(7023) 위에 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 홀 주입층의 순서로 적층한다. 그러나, 이들 층을 모두 설치할 필요는 없다.
또한, EL층(7024)은 상기 적층 구조를 갖는 것으로 한정되지 않고, 제1 전극(7023)을 양극으로서 이용하고, 양극 위에 홀 주입층, 홀 수송층, 발광층, 전자 수송층, 전자 주입층의 순서로 적층해도 좋다. 그러나, 소비 전력을 고려할 경우, 제1 전극(7023)을 음극으로서 이용하고, 음극 위에 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 홀 주입층의 순서로 적층하는 쪽이 소비 전력이 적기 때문에 바람직하다.
또한, EL층(7024) 위에 형성하는 제2 전극(7025)으로서는, 다양한 재료를 이용할 수 있다. 예를 들면, 제2 전극(7025)을 양극으로서 이용할 경우, 일 함수가 큰 재료, 예를 들면, ITO, IZO, ZnO 등의 투명 도전성 재료를 바람직하게 이용할 수 있다. 본 실시형태에서는, 제2 전극(7025)을 양극으로서 이용하여, 산화 규소를 포함하는 ITO막을 형성한다.
제1 전극(7023) 및 제2 전극(7025)이 발광층을 포함하는 EL층(7024)을 협지하고 있는 영역이 발광 소자(7022)에 상당한다. 도 5b에 도시한 소자 구조의 경우, 발광 소자(7022)로부터 발광되는 광은, 화살표로 나타낸 바와 같이 제2 전극(7025)측과 제1 전극(7023)측의 양방으로 출사한다.
도 5b에서는 게이트 전극층으로서 투광성을 갖는 도전막을 이용하는 예를 나타내고 있으며, 발광 소자(7022)로부터 제1 전극(7023)측으로 발광되는 광은, 컬러 필터층(7043)을 통과하여, 기판을 통과해서 출사함을 유의한다.
컬러 필터층(7043)은 잉크제트법 등의 액적 토출법이나, 인쇄법, 포토리소그래피 기술을 이용한 에칭 방법 등에 의해 각각 형성한다.
컬러 필터층(7043)은 오버코트층(7044)으로 덮여지고, 또한 보호 절연층(7045)에 의해 덮여진다.
보호 절연층(7045), 절연층(7042) 및 절연층(7041)에 형성되어, 또한, 드레인 전극층에 도달하는 컨택트 홀은, 격벽(7029)과 중첩하는 위치에 배치한다.
양면 사출 구조의 발광 소자를 이용하고 양 표시면에 대해 풀 컬러 표시를 행하는 경우, 제2 전극(7025)측으로부터의 광은 컬러 필터층(7043)을 통과하지 않고, 따라서, 별도의 다른 컬러 필터층을 구비한 밀봉 기판을 제2 전극(7025) 위에 제공하는 것이 바람직함을 유의한다.
다음으로, 상면 사출 구조의 발광 소자에 대해, 도 5c를 참조하여 설명한다.
도 5c에, 구동용 TFT(7001)가 n형으로, 발광 소자(7002)로부터 발광되는 광이 제2 전극(7005)측으로 출사하는 경우의, 화소의 단면도를 나타낸다. 도 5c에서는, 구동용 TFT(7001)의 드레인 전극층과 전기적으로 접속된 발광 소자(7002)의 제1 전극(7003)이 형성되어 있고, 제1 전극(7003) 위에 EL층(7004), 제2 전극(7005)이 이 순서대로 적층되어 있다.
제1 전극(7003)은 다양한 재료를 이용할 수 있다. 예를 들면, 제1 전극(7003)을 음극으로서 이용할 경우, 일 함수가 작은 재료, 구체적으로는, 예를 들면, Li나 Cs 등의 알칼리 금속, Mg, Ca, Sr 등의 알칼리 토류 금속, 이들을 포함하는 합금(Mg:Ag, Al:Li 등) 외, Yb나 Er 등의 희토류 금속 등이 바람직하다.
제1 전극(7003)의 주연부는, 격벽(7009)으로 덮는다. 격벽(7009)은, 폴리이미드, 아크릴, 폴리아미드, 에폭시 등의 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 이용해서 형성한다. 격벽(7009)은, 특히 감광성의 수지 재료를 이용하여, 제1 전극(7003) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속한 곡률을 갖도록 형성되는 경사면이 되도록 형성하는 것이 바람직하다. 격벽(7009)으로서 감광성의 수지 재료를 이용할 경우, 레지스트 마스크를 형성하는 공정을 생략할 수 있다.
제1 전극(7003) 및 격벽(7009) 위에 형성하는 EL층(7004)은, 적어도 발광층을 포함하면 되고, EL층(7004)은 단수의 층으로 구성되어 있어도 되고, 복수의 층이 적층되도록 구성되어 있어도 좋다. EL층(7004)이 복수의 층으로 구성되어 있을 경우, 음극으로서 이용하는 제1 전극(7003) 위에 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 홀 주입층의 순서로 적층한다. 그러나, 이들 층을 모두 설치할 필요는 없다.
또한, EL층(7004)이 상기 적층 구조를 갖는 것으로 한정되지 않고, 양극으로서 이용하는 제1 전극(7003) 위에 홀 주입층, 홀 수송층, 발광층, 전자 수송층, 전자 주입층의 순서로 적층해도 좋다.
도 5c에서는 Ti막, 알루미늄막, Ti막의 순서로 적층한 적층막 위에, 홀 주입층, 홀 수송층, 발광층, 전자 수송층, 전자 주입층의 순서로 적층하고, 그 위에 Mg:Ag 합금 박막과 ITO와의 적층을 형성한다.
TFT(7001)가 n 채널 트랜지스터인 경우, 제1 전극(7003) 위에 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 홀 주입층의 순서로 적층하는 것이, 구동 회로에 있어서의 전압 상승을 억제할 수 있고, 소비 전력을 적게 할 수 있기 때문에 바람직함을 유의한다.
제2 전극(7005)은 투광성을 갖는 도전성 재료를 이용해서 형성하고, 예를 들면 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물, 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성을 갖는 도전막을 이용해도 된다.
제1 전극(7003) 및 제2 전극(7005) 사이에 발광층을 포함하는 EL층(7004)이 개재되어 있는 영역이 발광 소자(7002)에 상당한다. 도 5c에 도시한 화소의 경우, 발광 소자(7002)로부터 발광되는 광은, 화살표로 나타낸 바와 같이 제2 전극(7005)측으로 출사한다.
도 5c에 있어서, TFT(7001)로서 박막 트랜지스터(460)를 이용하는 예를 나타내고 있지만, 이에 한정되지 않고, 박막 트랜지스터(410)를 이용할 수 있다. TFT(7001)로서 박막 트랜지스터(410)를 이용할 경우, 제1 전극(7003)과 드레인 전극층이 접하도록 전기적으로 접속시킨다.
도 5c에 있어서, TFT(7001)의 드레인 전극층은, 산화물 절연층(7051), 보호 절연층(7052) 및 절연층(7055)에 설치된 컨택트 홀을 통해 제1 전극(7003)과 전기적으로 접속한다. 평탄화 절연층(7053)은, 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 에폭시 등의 수지 재료를 이용할 수 있다. 또한, 상기 수지 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG, BPSG 등을 이용할 수 있다. 이들 재료를 이용하여 형성되는 절연막을 복수 적층시킴으로써, 평탄화 절연층(7053)을 형성해도 됨을 유의한다. 평탄화 절연층(7053)의 형성법은, 특별히 한정되지 않는다. 평탄화 절연층(7053)은, 그 재료에 따라, 스퍼터법, SOG법, 스핀 코트, 디핑, 스프레이 도포, 액적 토출법(잉크제트법, 스크린 인쇄, 오프셋 등), 또는 닥터(doctor) 나이프, 롤(roll) 코터, 커튼(curtain) 코터, 나이프 코터 등의 공구(장비)에 의해 형성할 수 있다.
제1 전극(7003)과, 인접하는 화소의 제1 전극을 절연하기 위해서 격벽(7009)을 설치한다. 격벽(7009)은, 폴리이미드, 아크릴, 폴리아미드, 에폭시 등의 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 이용해서 형성한다. 격벽(7009)은, 특히 감광성의 수지 재료를 이용하고, 제1 전극(7003) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속한 곡률을 갖도록 형성되는 경사면이 되도록 형성하는 것이 바람직하다. 격벽(7009)으로서 감광성의 수지 재료를 이용할 경우, 레지스트 마스크를 형성하는 공정을 생략할 수 있다.
도 5c의 구조에서는, 풀 컬러 표시를 행할 경우, 예를 들면 발광 소자(7002)를 녹색 발광 소자로서 사용하고 인접하는 일방의 발광 소자를 적색 발광 소자로서 사용하고 타방의 발광 소자를 청색 발광 소자로서 사용한다. 혹은, 3종류의 발광 소자뿐만 아니라 백색 소자를 포함한 4종류의 발광 소자로 풀 컬러 표시를 할 수 있는 발광 표시 장치를 제작해도 좋다.
도 5c의 구조에서는, 배치하는 복수의 발광 소자를 모두 백색 발광 소자로서, 발광 소자(7002) 상방에 컬러 필터 등을 갖는 밀봉 기판을 배치하는 구성으로 해서 풀 컬러 표시를 할 수 있는 발광 표시 장치를 제작해도 좋다. 백색 등의 단색의 발광을 나타내는 재료를 형성하고, 컬러 필터나 색 변환층을 조합하는 것에 의해 풀 컬러 표시를 행할 수 있다.
물론, 단색 발광의 표시를 행해도 된다. 예를 들면, 백색 발광을 이용해서 조명 장치를 형성해도 좋고, 단색 발광을 이용해서 에리어 컬러 타입의 발광 장치를 형성해도 좋다.
필요하면, 원편광판을 포함하는 편광 필름 등의 광학 필름을 제공하여도 된다.
여기서는, 발광 소자로서 유기 EL 소자에 대해 설명했지만, 발광 소자로서 무기 EL 소자를 제공하는 것도 가능함을 유의한다.
발광 소자의 구동을 제어하는 박막 트랜지스터(구동용 TFT)와 발광 소자가 전기적으로 접속되어 있는 예를 나타냈지만, 구동용 TFT와 발광 소자 사이에 전류 제어용 TFT가 접속되어 있는 구성이어도 됨을 유의한다.
(실시형태 5)
본 실시형태에서는, 발광 표시 패널(발광 패널이라고도 한다)의 외관 및 단면에 대해, 도 6a 및 도 6b를 참조하여 설명한다. 도 6a는, 제1 기판 위에 형성된 박막 트랜지스터 및 발광 소자를, 제2 기판 사이에 시일재에 의해 밀봉한 패널의 평면도이다. 도 6b는 도 6a의 H-I에 있어서의 단면도에 상당한다.
제1 기판(4501) 위에 설치된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)를 둘러싸도록 하고, 시일재(4505)가 설치되어 있다. 또한, 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b) 위에 제2 기판(4506)이 설치되어 있다. 따라서, 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는, 제1 기판(4501)과 시일재(4505)와 제2 기판(4506)에 의해, 충전재(4507)와 함께 밀봉되어 있다. 이렇게 외기에 노출되지 않도록 기밀성이 높게, 탈가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(밀봉)하는 것이 바람직하다.
제1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는, 박막 트랜지스터를 복수 포함하고 있다. 도 6b에서는, 화소부(4502)에 포함되는 박막 트랜지스터(4510)와, 신호선 구동 회로(4503a)에 포함되는 박막 트랜지스터(4509)를 예시하고 있다.
박막 트랜지스터(4509, 4510)는, 실시형태 1에 나타낸 산화물 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터(410)를 화소용의 박막 트랜지스터(4510)로서 이용할 수 있고, 구동 회로용의 박막 트랜지스터(4509)로서는, 실시형태 1에 나타낸 박막 트랜지스터의 산화물 반도체층의 채널 형성 영역과 중첩하는 위치에 도전층을 설치한 구조로 한다. 본 실시형태에 있어서, 박막 트랜지스터(4509, 4510)는 n채널형 박막 트랜지스터이다.
절연층(4544) 위의, 구동 회로용의 박막 트랜지스터(4509)의 산화물 반도체층의 채널 형성 영역과 중첩하는 위치에 도전층(4540)이 제공되어 있다. 도전층(4540)을 산화물 반도체층의 채널 형성 영역과 중첩하는 위치에 제공함으로써, BT 시험 전후에 있어서의 박막 트랜지스터(4509)의 임계 전압의 변화량을 저감할 수 있다. 도전층(4540)은, 전위가 박막 트랜지스터(4509)의 게이트 전극층과 같아도 좋고, 상이해도 좋다. 도전층(4540)은 제2 게이트 전극층으로서 기능시킬 수도 있다. 또한, 도전층(4540)의 전위가 GND, 0V이어도 되고, 혹은 도전층(4540)은 플로팅 상태이어도 된다.
또한, 박막 트랜지스터(4510)는 제 1전극(4517)과 전기적으로 접속되어 있다. 또한, 박막 트랜지스터(4510)의 산화물 반도체층을 덮는 산화물 절연층(4542)이 형성되어 있다.
산화물 절연층(4542)은 실시형태 1에 나타낸 산화물 절연층(416)과 마찬가지의 재료 및 방법으로 형성하면 된다. 또한, 산화물 절연층(4542)을 덮는 절연층(4547)이 형성된다. 절연층(4547)은, 실시형태 1에 나타낸 보호 절연층(403)과 마찬가지로 붕소 원소를 포함하는 산화 규소막을 스퍼터법에 의해 형성하면 된다.
발광 소자(4511)의 발광 영역과 중첩되도록 컬러 필터층(4545)이, 박막 트랜지스터(4510) 위에 형성된다.
또한, 컬러 필터층(4545)의 표면 요철을 저감하기 위해서 평탄화 절연막으로서 기능하는 오버코트층(4543)으로 컬러 필터층(4545)을 덮는 구성으로 되어 있다.
또한, 오버코트층(4543) 위에 절연층(4544)이 형성되어 있다.
또한, 참조 부호 "4511"은 발광 소자에 상당한다. 발광 소자(4511)가 갖는 화소 전극인 제1 전극(4517)은, 박막 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속되어 있다. 발광 소자(4511)의 구성은, 제1 전극(4517), 전계 발광층(4512), 제2 전극(4513)의 적층 구조이지만, 발광 소자(4511)의 구성은 본 실시형태의 구성으로 한정되지 않음을 유의한다. 발광 소자(4511)로부터 취출하는 광의 방향 등에 맞추어, 발광 소자(4511)의 구성은 적절히 바꿀 수 있다.
격벽(4520)은, 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 이용해서 형성한다. 특히, 감광성의 재료를 이용하고, 제1 전극(4517) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속한 곡률을 갖도록 형성되는 경사면이 되도록 격벽(4520)을 형성하는 것이 바람직하다.
전계 발광층(4512)은, 단수의 층으로 구성되어 있어도 되고, 복수의 층이 적층되도록 구성되어 있어도 좋다.
발광 소자(4511)에 산소, 수소, 수분, 이산화탄소 등이 침입하는 것을 방지하기 위해, 제2 전극(4513) 및 격벽(4520) 위에 보호막을 형성해도 좋다. 보호막으로서는, 질화 규소막, 질화 산화 규소막, DLC막 등을 형성할 수 있다.
또한, 신호선 구동 회로(4503a, 4503b), 주사선 구동 회로(4504a, 4504b), 또는 화소부(4502)에 공급되는 각종 신호 및 전위는, FPC(4518a, 4518b)로부터 공급되고 있다.
접속 단자 전극(4515)이, 발광 소자(4511)가 갖는 제1 전극(4517)과 같은 도전막으로부터 형성되고, 단자 전극(4516)은, 박막 트랜지스터(4509)의 소스 전극층 및 드레인 전극층과 같은 도전막으로 형성되어 있다.
접속 단자 전극(4515)은, FPC(4518a)가 갖는 단자와, 이방성 도전막(4519)을 통해 전기적으로 접속되어 있다.
발광 소자(4511)로부터의 광의 취득 방향에 위치하는 제2 기판(4506)은 투광성이 아니면 안된다. 이 경우에는, 제2 기판(4506)에 대해 글래스판, 플라스틱판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투광성을 갖는 재료를 이용한다.
또한, 충전재(4507)로서는 질소나 아르곤 등의 불활성 기체 이외에, 자외선 경화 수지 또는 열경화 수지를 이용할 수 있다. 예를 들면, PVC(폴리비닐클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB 또는 EVA를 이용할 수 있다. 예를 들면, 충전재로서 질소를 이용하면 좋다.
또한, 필요하면, 발광 소자의 사출면에 편광판, 또는 원편광판(타원 편광판을 포함한다), 위상차판(λ/4판, λ/2판), 컬러 필터 등의 광학 필름을 적절히 설치하여도 된다. 또한, 편광판 또는 원편광판에 반사 방지막을 설치하여도 된다. 예를 들면, 표면의 요철에 의해 반사광을 확산하고, 투영하기를 저감할 수 있는 안티글래어 처리를 실시할 수 있다.
신호선 구동 회로(4503a, 4503b) 및 주사선 구동 회로(4504a, 4504b)는, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막에 의해 형성된 구동 회로에 실장되어 있어도 된다. 혹은, 신호선 구동 회로 혹은 그 일부만, 또는 주사선 구동 회로 혹은 그 일부만을 별도 형성해서 실장해도 좋다. 본 실시형태는, 도 6a 및 도 6b의 구성으로 한정되지 않는다.
이상의 공정에 의해, 반도체 장치로서 신뢰성이 높은 발광 표시 장치(표시 패널)을 제작할 수 있다.
(실시형태 6)
반도체 장치의 일 실시형태에 상당하는 액정 표시 패널의 외관 및 단면에 대해서, 도 7a 내지 도 7c를 참조하여 설명한다. 도 7a 및 도 7c는, 박막 트랜지스터(4010, 4011) 및 액정 소자(4013)를, 제1 기판(4001) 및 제2 기판(4006) 사이에 시일재(4005)에 의해 밀봉한 패널의 평면도이다. 도 7b는 도 7a 및 도 7c의 M-N에 있어서의 단면도에 상당한다.
제1 기판(4001) 위에 설치된 화소부(4002)와, 주사선 구동 회로(4004)를 둘러싸도록 하고, 시일재(4005)가 설치되어 있다. 또한, 화소부(4002)와, 주사선 구동 회로(4004) 위에 제2 기판(4006)이 설치되어 있다. 따라서, 화소부(4002)와, 주사선 구동 회로(4004)는, 제1 기판(4001)과 시일재(4005)와 제2 기판(4006)에 의해, 액정층(4008)과 함께 밀봉되어 있다. 또한, 제1 기판(4001) 위의 시일재(4005)에 의해 둘러싸여 있는 영역과는 상이한 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막을 이용하여 형성된 신호선 구동 회로(4003)가 실장되어 있다.
별도 형성한 구동 회로의 접속 방법은 특별히 한정되는 것이 아니며, COG법, 와이어 본딩법 혹은 TAB법 등을 이용할 수 있음을 유의한다. 도 7a는 COG법에 의해 신호선 구동 회로(4003)를 실장하는 예를 나타내며, 도 7c는 TAB법에 의해 신호선 구동 회로(4003)를 실장하는 예를 나타낸다.
제1 기판(4001) 위에 제공된 화소부(4002)와 주사선 구동 회로(4004)는, 박막 트랜지스터를 복수 갖고 있다. 도 7b에서는 화소부(4002)에 포함되는 박막 트랜지스터(4010)와, 주사선 구동 회로(4004)에 포함되는 박막 트랜지스터(4011)를 예시하고 있다. 박막 트랜지스터(4010, 4011) 위에는 절연층(4041, 4042, 4021)이 설치되어 있다.
박막 트랜지스터(4010, 4011)로서는, 실시형태 1 내지 실시형태 3에 기재된 산화물 반도체층을 포함하는 신뢰성이 높은 박막 트랜지스터 중 임의의 것을 적용할 수 있다. 구동 회로용의 박막 트랜지스터(4011) 및 화소용의 박막 트랜지스터(4010)로서는, 실시형태 1 내지 실시형태 3에 기재된 박막 트랜지스터(410, 460, 310) 중 임의의 것을 이용할 수 있다. 본 실시형태에 있어서, 박막 트랜지스터(4010, 4011)는 n채널형 박막 트랜지스터이다.
절연층(4021) 위에, 구동 회로용의 박막 트랜지스터(4011)의 산화물 반도체층의 채널 형성 영역과 중첩하는 위치에 도전층(4040)이 제공되어 있다. 도전층(4040)을 산화물 반도체층의 채널 형성 영역과 중첩하는 위치에 제공함으로써, BT 시험 전후에 있어서의 박막 트랜지스터(4011)의 임계 전압의 변화량을 저감할 수 있다. 또한, 도전층(4040)은, 전위가 박막 트랜지스터(4011)의 게이트 전극층과 같아도 좋고, 상이해도 좋다. 도전층(4040)은 제2 게이트 전극층으로서 기능시킬 수도 있다. 또한, 도전층(4040)의 전위가 GND, 0V이어도 되고, 혹은 도전층(4040)은 플로팅 상태이어도 된다.
액정 소자(4013)가 포함하는 화소 전극층(4030)은, 박막 트랜지스터(4010)와 전기적으로 접속되어 있다. 액정 소자(4013)의 대향 전극층(4031)은 제2 기판(4006) 위에 제공되어 있다. 화소 전극층(4030)과 대향 전극층(4031)과 액정층(4008)이 중첩한 부분이, 액정 소자(4013)에 상당한다. 화소 전극층(4030) 및 대향 전극층(4031)에는 각각 배향막으로서 기능하는 절연층(4032, 4033)이 제공되고, 화소 전극층(4030) 및 대향 전극층(4031) 사이에 절연층(4032, 4033)을 통해 액정층(4008)이 개재되어 있음을 유의한다.
제1 기판(4001) 및 제2 기판(4006)으로서는, 투광성 기판을 이용할 수 있고, 글래스, 세라믹스 또는 플라스틱을 이용할 수 있음을 유의한다. 플라스틱으로서는, FRP판, PVF(폴리비닐 플루오라이드) 필름, 폴리에스테르 필름 또는 아크릴 수지 필름을 이용할 수 있다.
참조 부호 "4035"는 절연막을 선택적으로 에칭하여 얻어지는 주상의 스페이서이며, 화소 전극층(4030)과 대향 전극층(4031) 사이의 거리(셀 갭)를 제어하기 위해 제공되어 있다. 또한, 구형의 스페이서를 이용하고 있어도 좋다. 또한, 대향 전극층(4031)은, 박막 트랜지스터(4010)와 동일 기판 위에 설치되는 공통 전위선과 전기적으로 접속된다. 공통 접속부를 이용하여, 한 쌍의 기판간에 배치되는 도전성 입자를 통해 대향 전극층(4031)과 공통 전위선을 전기적으로 접속할 수 있다. 도전성 입자는 시일재(4005)에 포함시킴을 유의한다.
혹은, 배향막을 이용하지 않는 블루 상(blue phase)을 나타내는 액정을 이용해도 된다. 블루 상은 액정 상(liquid crystal phase)의 하나이며, 콜레스테릭 액정을 승온해 가면, 콜레스테릭 상으로부터 등방상으로 전이하기 직전에 발현되는 상이다. 블루 상은 좁은 온도 범위에서밖에 발현되지 않기 때문에, 온도 범위를 개선하기 위해서 5중량% 이상의 키랄(chiral)제를 혼합시킨 액정 조성물을 액정층(4008)에 이용한다. 블루 상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은, 응답 속도가 1msec 이하로 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요해서 시야각 의존성이 작다.
본 발명의 실시형태는, 투과형 액정 표시 장치 이외에, 반투과형 액정 표시 장치에서도 적용할 수 있다.
기판의 외면(보는 사람측)에 편광판을 제공하고, 기판의 내면에 착색층 및 표시 소자에 이용하는 전극층을 이 순서로 제공하는 액정 표시 장치의 일례를 나타내지만, 편광판은 기판의 내면에 제공하여도 된다. 또한, 편광판과 착색층의 적층 구조도 본 실시형태에 한정되지 않으며, 편광판 및 착색층의 재료나 제작 공정 조건에 의해 적절히 설정하면 된다. 또한, 표시부 이외에 블랙 매트릭스로서 기능하는 차광막을 설치하여도 된다.
박막 트랜지스터(4011, 4010) 위에는, 산화물 반도체층에 접해서 절연층(4041)이 형성되어 있다. 절연층(4041)은 실시형태 1에 기재된 산화물 절연층(416)과 마찬가지의 재료 및 방법으로 형성하면 된다. 여기에서는, 절연층(4041)으로서, 스퍼터법에 의해 산화 규소막을 형성한다. 또한, 절연층(4041) 위에 접해서 보호 절연층(4042)을 형성한다. 또한, 보호 절연층(4042)은 실시형태 1에 나타낸 보호 절연층(403)과 마찬가지로 붕소 원소를 포함하는 산화 규소로 이루어지는 절연층이다. 또한, 보호 절연층(4042) 위에 박막 트랜지스터 기인의 표면 요철을 저감하기 위해서 평탄화 절연막으로서 기능하는 절연층(4021)이 형성된 구성으로 되어 있다.
절연층(4021)으로서는, 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 에폭시 등의 내열성을 갖는 유기 재료를 이용할 수 있다. 또한, 상기 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG, BPSG 등을 이용할 수 있다. 이들 재료로 형성되는 절연막을 복수 적층시킴으로써, 절연층(4021)을 형성해도 됨을 유의한다.
절연층(4021)의 형성법은, 특별히 한정되지 않는다. 절연층(4021)은, 그 재료에 따라 스퍼터법, SOG법, 스핀 코트, 디핑, 스프레이 도포, 액적 토출법(잉크제트법, 스크린 인쇄, 오프셋 등)이나, 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등의 도구(장비)를 이용하여 형성할 수 있다. 절연층(4021)의 소성 공정과 반도체층의 어닐링을 겸함으로써 효율적으로 반도체 장치를 제작하는 것이 가능하게 된다.
화소 전극층(4030) 및 대향 전극층(4031)은, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO라고 함), 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성의 도전성 재료를 이용하여 형성할 수 있다.
화소 전극층(4030) 및 대향 전극층(4031)은, 도전성 고분자(도전성 폴리머 라고도 한다)를 포함하는 도전성 조성물을 이용해서 형성할 수 있다. 도전성 조성물을 이용해서 형성한 화소 전극은, 시트 저항이 10000Ω/□ 이하, 파장 550㎚에 있어서의 투광율이 70% 이상인 것이 바람직하다. 또한, 도전성 조성물에 포함되는 도전성 고분자의 저항율이 0.1Ω·㎝ 이하인 것이 바람직하다.
도전성 고분자로서는, 소위 π 전자 공액계 도전성 고분자를 이용할 수 있다. 예를 들면, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 혹은 이들 2종 이상의 공중합체 등을 들 수 있다.
또한, 별도로 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 공급되는 각종 신호 및 전위는, FPC(4018)로부터 공급되어 있다.
접속 단자 전극(4015)이, 액정 소자(4013)가 갖는 화소 전극층(4030)과 같은 도전막으로부터 형성되고, 단자 전극(4016)은, 박막 트랜지스터(4010, 4011)의 소스 전극층 및 드레인 전극층과 같은 도전막으로부터 형성되어 있다.
접속 단자 전극(4015)은, FPC(4018)이 갖는 단자와, 이방성 도전막(4019)을 통해 전기적으로 접속되어 있다.
도 7a 내지 도 7c에서는, 신호선 구동 회로(4003)를 별도 형성하고, 제1 기판(4001)에 실장하고 있는 예를 나타내고 있지만 이 구성으로 한정되지 않음을 유의한다. 주사선 구동 회로를 별도 형성해서 실장해도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도 형성해서 실장해도 된다.
또한, 액정 표시 모듈에는, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 이용할 수 있다.
이하, VA형의 액정 표시 장치의 일례를 나타낸다.
VA형의 액정 표시 장치는, 액정 표시 패널의 액정 분자의 배열을 제어하는 방식의 일종이다. VA형의 액정 표시 장치는, 전압이 인가되지 않고 있을 때에 패널면에 대해 액정 분자가 수직 방향을 향하는 방식이다. 본 실시형태에서는, 특히 화소를 몇 개의 영역(서브 픽셀)으로 나누고, 각각 다른 방향으로 분자를 배향하도록 되어있다. 이를 멀티 도메인화 혹은 멀티 도메인 설계라고 한다. 이하의 설명에서는, 멀티 도메인 설계가 고려된 액정 표시 장치에 대해 설명한다.
도 8과 도 9는 VA형 액정 표시 패널의 화소 구조를 나타내고 있다. 도 9는 기판(600)의 평면도이다. 도 8은 도 9의 선 Y-Z에 대응하는 단면 구조를 나타내고 있다. 이하의 설명에서는 이 양 도면을 참조하여 설명한다.
이 화소 구조는, 하나의 화소에 복수의 화소 전극이 있고, 각각의 화소 전극에 TFT가 접속되어 있다. 각 TFT는, 다른 게이트 신호에 의해 구동되도록 구성되어 있다. 즉, 멀티 도메인 설계된 화소에 있어서, 개개의 화소 전극에 인가하는 신호를 독립해서 제어하는 구성을 갖고 있다.
화소 전극(624)은 컨택트 홀(623)을 통해, 배선(618)에 의해 TFT(628)와 접속하고 있다. 또한, 화소 전극(626)은 절연층(620), 절연층(620)을 덮는 보호 절연층(621), 및 보호 절연층(621)을 덮는 절연층(622)에 형성된 컨택트 홀(627)을 통해, 배선(619)에 의해 TFT(629)와 접속하고 있다. TFT(628)의 게이트 배선(602)과, TFT(629)의 게이트 배선(603)에는, 다른 게이트 신호를 부여할 수 있게 분리되어 있다. 한편, 데이터선으로서 기능하는 배선(616)은, TFT(628)과 TFT(629)에 공통으로 이용되고 있다. TFT(628)과 TFT(629)는 실시형태 1 내지 실시형태 3의 어느 하나의 박막 트랜지스터를 적절히 이용할 수 있다.
박막 트랜지스터의 제1 게이트 절연층(606a)은, 스퍼터법에 의해서 얻어지는 붕소 원소를 포함하는 산화 규소막이고, 제2 게이트 절연층(606b)은 PCVD법에 의해서 얻어지는 산화 규소막이다. 배선(618) 및 산화물 반도체층에 접하는 절연층(620)은, 스퍼터법에 의해서 얻어지는 산화 규소막이고, 이 위에 제공되는 보호 절연층(621)은 스퍼터법에 의해서 얻어지는 붕소 원소를 포함하는 산화 규소막이다. 화소 전극(624)은, 절연층(620), 절연층(620)을 덮는 보호 절연층(621), 및 보호 절연층(621)을 덮는 절연층(622)에 형성된 컨택트 홀(623)을 통해, 배선(618)과 전기적으로 접속한다.
또한, 용량 배선(690), 제1 게이트 절연층(606a) 및 제2 게이트 절연층(606b)의 적층을 유전체로 해서 화소 전극 또는 화소 전극과 전기적으로 접속하는 용량 전극과 축적 용량을 형성한다.
화소 전극(624)의 형상과 화소 전극(626)의 형상은 서로 다르며, 화소 전극들은 슬릿(625)에 의해 분리되어 있다. 화소 전극(626)은 V자형을 갖는 화소 전극(624)을 둘러싼다. TFT(628) 및 TFT(629)는 화소 전극(624)과 화소 전극(626)에 인가하는 전압의 타이밍을 서로 다르게 함으로써 액정의 배향을 제어한다. 이 화소 구조의 등가 회로를 도 11에 나타낸다. TFT(628)는 게이트 배선(602)과 접속하고, TFT(629)는 게이트 배선(603)과 접속하고 있다. 게이트 배선(602)과 게이트 배선(603)에 다른 게이트 신호를 부여하면, TFT(628)와 TFT(629)의 동작 타이밍을 상이하게 할 수 있다.
대향 기판(601)에는, 차광막(632), 착색막(636) 및 대향 전극(640)이 제공되어 있다. 또한, 착색막(636)과 대향 전극(640) 사이에는 오버코트(overcoat)막으로도 불리는 평탄화막(637)이 형성되어, 액정의 배향 흐트러짐을 방지하고 있다. 도 10에 대향 기판측의 구조를 나타낸다. 대향 전극(640)은 복수의 화소에 의해 공유되어 있으며, 대향 전극(640)에는 슬릿(641)이 형성되어 있다. 이 슬릿(641)과, 화소 전극층(624) 및 화소 전극층(626)측의 슬릿을 교대로 배치함으로써, 경사 전계를 효과적으로 발생시켜서 액정의 배향을 제어할 수 있다. 이에 따라, 액정의 배향을 서로 다른 장소에 따라 변하게 할 수 있어서, 시야각이 확대된다.
화소 전극(624), 액정층(650) 및 대향 전극(640)이 서로 중첩함으로써, 제1 액정 소자가 형성되어 있다. 또한, 화소 전극(626), 액정층(650) 및 대향 전극(640)이 서로 중첩함으로써, 제2 액정 소자가 형성되어 있다. 하나의 화소에 제1 액정 소자와 제2 액정 소자가 제공된 멀티 도메인 구조를 이용한다.
본 실시형태는, 실시형태 1 내지 실시형태 3의 어느 하나에 기재한 구성과 적절히 조합해서 실시할 수 있다.
(실시형태 7)
본 실시형태에서는, 본 발명의 일 실시형태의 반도체 장치로서 전자 페이퍼의 일례를 설명한다.
도 12는, 본 발명의 일 실시형태를 적용한 반도체 장치의 일례로서 액티브 매트릭스형의 전자 페이퍼를 나타낸다. 반도체 장치에 이용되는 박막 트랜지스터(581)는, 실시형태 1에 기재된 박막 트랜지스터(410)와 마찬가지의 방식으로 제작할 수 있고, 붕소 원소를 포함하는 산화 규소로 이루어지는 보호 절연층(584)으로 덮여진 산화물 반도체층을 포함하는 전기 특성이 높은 박막 트랜지스터이다.
도 12의 전자 페이퍼는 트위스트 볼 표시 시스템을 이용한 표시 장치의 일례이다. 트위스트 볼 표시 시스템이란, 각각 백과 흑으로 착색된 구형 입자를 표시 소자에 이용하고, 전극층인 제1 전극층 및 제2 전극층의 사이에 배치하고, 제1 전극층 및 제2 전극층 사이에 전위차를 발생시켜서 구형 입자의 방향을 제어함으로써 표시를 행하는 방법이다.
기판(580) 위에 형성된 박막 트랜지스터(581)는 보텀 게이트 구조를 가지며, 소스 전극층 및 드레인 전극층은 산화물 절연층(583), 보호 절연층(584) 및 절연층(585)에 형성된 개구를 통해 전기적으로 제1 전극층(587)과 접속하고 있다. 제1 전극층(587)과 제2 전극층(588) 사이에는, 구형 입자가 제공되어 있다. 각각의 구형 입자는 흑색 영역(590a) 및 백색 영역(590b), 흑색 영역(590a) 및 백색 영역(590b) 주위에 액체로 채워져 있는 캐비티(594)를 포함한다. 구형 입자의 주위는 수지 등의 충전재(595)로 충전되어 있다(도 12 참조). 본 실시형태에서는, 제1 전극층(587)이 화소 전극에 상당하고, 대향 기판(596)에 제공되는 제2 전극층(588)이 공통 전극에 상당한다.
또한, 트위스트 볼 대신에, 전기 영동 소자를 이용하는 것도 가능하다. 투명한 액체와, 플러스로 대전된 흰 미립자와, 마이너스로 대전된 검은 미립자를 봉입한 직경 10㎛∼200㎛ 정도의 마이크로 캡슐을 이용한다. 제1 전극층과 제2 전극층 사이에 제공되는 마이크로 캡슐은, 제1 전극층과 제2 전극층에 의해 전계가 공급되면, 흰 미립자와 검은 미립자가 서로 반대 방향으로 이동하여, 백 또는 흑을 표시할 수 있다. 이 원리를 응용한 표시 소자가 전기 영동 표시 소자이며, 일반적으로 전자 페이퍼로 불리고 있다. 전기 영동 표시 소자는, 액정 표시 소자에 비해 반사율이 높기 때문에, 보조 라이트는 불필요하며, 소비 전력이 작고, 어두운 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 표시부에 전원이 공급되지 않는 경우에도, 한번 표시한 화상을 유지하는 것이 가능하다. 이에 따라, 전파 발신원인으로부터 표시 기능을 갖는 반도체 장치(간단히, 표시 장치 또는 표시 장치를 구비하는 반도체 장치라고도 함)를 멀리한 경우에도, 표시된 화상을 보존해 두는 것이 가능하다.
이상의 공정에 의해, 반도체 장치로서 신뢰성이 높은 전자 페이퍼를 제작할 수 있다.
본 실시형태는, 실시형태 1 내지 실시형태 3의 어느 하나에 기재된 박막 트랜지스터와 적절히 조합해서 실시할 수 있다.
(실시형태 8)
본 실시형태에서는, 절연 게이트형 반도체 장치, 특히 파워 MOS 디바이스라고 불리는 반도체 장치를 형성하는 일례를 설명한다. 일반적으로, 파워 MOS 디바이스는 전자 기기의 스위칭 소자 등으로서 이용되는 반도체 장치(반도체 소자)를 의미한다. 파워 MOS FET과 IGBT 등의 고속 MOS 파워 디바이스가 알려져 있다.
실시형태 1 내지 실시형태 3에 기재된 박막 트랜지스터 대신에, 보다 두꺼운 산화물 반도체층을 갖는 트랜지스터를 제작하여 파워 MOS 디바이스를 형성한다. 또한, 적층인 게이트 절연층의 일층으로서 붕소 원소를 포함하는 산화 규소막을 이용한다.
이렇게 해서 형성된 파워 MOS 디바이스는, 예를 들면 조명 내부에 내장된 집적화 회로의 일부로서, 조명의 인버터 제어용으로 이용한다. 이 외에도, 파워 MOS 디바이스는 자동차의 차량 제어계 및 차체 장치, 텔레비전, 카메라, 컴퓨터용 전원, 공기 조절 장치, 프로그래머블 로직 컨트롤러 등 각종 분야의 제품에 이용할 수 있다.
(실시형태 9)
본 명세서에 개시하는 반도체 장치는, 여러 가지 전자 기기(게임기도 포함한다)에 적용할 수 있다. 전자 기기로서는, 예를 들면, 텔레비전 세트(텔레비전 또는 텔레비전 수신기라고도 한다), 컴퓨터용 등의 모니터, 디지털 카메라나 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 한다), 휴대형 게임 콘솔, 휴대용 정보 단말기, 음향 재생 장치, 빠찡꼬기 등의 대형 게임기 등을 들 수 있다.
도 13a는 휴대 전화기의 일례를 나타내고 있다. 휴대 전화기(1100)에는, 하우징(1101)에 조립된 표시부(1102) 외에, 조작 버튼(1103), 외부 접속 포트(1104), 스피커(1105), 마이크로폰(1106) 등이 제공되어 있다.
도 13a에 도시하는 휴대 전화기(1100)에, 표시부(1102)를 손가락 등으로 접촉시킴으로써 정보를 입력할 수 있다. 또한, 전화를 걸고 메일을 작성하는 등의 조작은 표시부(1102)를 손가락 등으로 접촉하여 행할 수 있다.
표시부(1102)의 주로 3개의 스크린 모드가 있다. 제1 모드는 주로 화상의 표시를 위한 표시 모드이다. 제2 모드는 문자 등의 주로 정보의 입력을 위한 입력 모드이다. 제3 모드는 표시 모드와 입력 모드의 2개의 모드를 혼합한 표시 및 입력 모드이다.
예를 들면, 전화를 걸고 메일을 작성하는 경우는, 표시부(1102)를 주로 문자의 입력을 위한 문자 입력 모드로 선택하여 화면에 표시시킨 문자를 입력할 수 있다. 이 경우, 표시부(1102)의 거의 전체 화면에 키보드 또는 숫자 버튼을 표시시키는 것이 바람직하다.
또한, 휴대 전화기(1100) 내부에, 자이로스코프나 가속도 센서 등의 기울기를 검출하는 센서를 포함하는 검출 장치를 제공하면, 휴대 전화기(1100)의 배향(휴대 전화기(1100)가 배경 모드나 초상화 모드에 대해 수평 또는 수직으로 배치되어 있는지의 여부)을 판단하여, 표시부(1102)의 화면 표시를 자동적으로 전환할 수 있다.
화면 모드는 표시부(1102)를 접촉하는 것, 또는 하우징(1101)의 조작 버튼(1103)의 조작에 의해 전환된다. 혹은, 표시부(1102)에 표시되는 화상의 종류에 따라 화면 모드를 전환할 수도 있다. 예를 들면, 표시부에 표시하는 화상 신호가 동화상의 데이터의 신호이면 표시 모드로 화면 모드를 전환한다. 신호가 텍스트 데이터의 신호이면, 입력 모드로 화면 모드를 전환한다.
또한, 입력 모드에 있어서, 표시부(1102)의 광 센서에 의해 검출되는 신호를 검지하면서, 표시부(1102)의 터치 조작에 의한 입력이 일정 기간 행해지지 않을 경우에는, 화면의 모드를 입력 모드로부터 표시 모드로 전환하도록 제어해도 좋다.
표시부(1102)는 이미지 센서로서 기능할 수도 있다. 예를 들면, 표시부(1102)에 손바닥이나 손가락을 접촉함으로써, 장문(palm print), 지문 등을 촬상하여 본인 인증을 행할 수 있다. 또한, 표시부에 근적외광을 발광하는 백라이트 또는 센싱용 광원을 제공하면, 손가락 정맥, 손바닥 정맥 등을 촬상할 수도 있다.
표시부(1102)에는, 화소의 스위칭 소자로서, 실시형태 1에 기재한 복수의 박막 트랜지스터(410)를 제공한다.
도 13b도 휴대형 정보 단말기의 일례이다. 도 13b에서 일례를 설명한 휴대형 정보 단말기는 복수의 기능을 갖출 수 있다. 예를 들면, 이러한 휴대형 정보 단말기는, 전화 기능 외에, 컴퓨터를 내장하여 다양한 데이터 처리 기능을 갖출 수도 있다.
도 13b에 도시하는 휴대형 정보 단말기는, 하우징(1800) 및 하우징(1801)의 두 개의 하우징을 갖고 있다. 하우징(1801)은, 표시 패널(1802), 스피커(1803), 마이크로폰(1804), 포인팅 디바이스(1806), 카메라용 렌즈(1807), 외부 접속 단자(1808) 등을 포함한다. 하우징(1800)은, 키보드(1810), 외부 메모리 슬롯(1811) 등을 포함하고 있다. 또한, 안테나는 하우징(1801) 내에 내장되어 있다.
표시 패널(1802)은 터치 패널을 구비하고 있다. 도 13b에는 영상으로 표시되어 있는 복수의 조작 키(1805)를 점선으로 나타내고 있다.
또한, 상기 구성 외에, 비접촉 IC 칩, 소형 기록 장치 등을 내장하고 있어도 좋다.
발광 장치는, 표시 패널(1802)에 이용할 수 있고, 적용 형태에 따라 표시의 방향이 적절히 변화한다. 또한, 휴대형 정보 단말기는 표시 패널(1802)과 동일면 위에 카메라용 렌즈(1807)가 제공되어 있기 때문에, 영상 전화를 위해 이용가능하다. 스피커(1803) 및 마이크로폰(1804)은 음성 통화뿐만 아니라, 영상 전화, 녹음, 사운드 재생을 위해 이용가능하다. 또한, 하우징(1800)과 하우징(1801)은, 슬라이드에 의해, 도 13b와 같이 전개하고 있는 상태로부터 중첩한 상태로 변할 수 있는 상태에 있고, 따라서 휴대형 정보 단말기 사이즈를 축소할 수 있어서 휴대형 정보 단말기를 휴대에 적합하도록 할 수 있다.
외부 접속 단자(1808)는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속가능해서, 충전 및 퍼스널 컴퓨터 등과의 데이터 통신이 가능하다. 또한, 외부 메모리 슬롯(1811)에 기록 매체를 삽입하여, 보다 대량의 데이터의 저장 및 이동이 가능하다.
또한, 상기 기능 외에, 적외선 통신 기능, 텔레비전 수신 기능 등이 제공될 수도 있다.
도 14a는 텔레비전 세트의 일례를 나타내고 있다. 텔레비전 세트(9600)에는, 하우징(9601)에 표시부(9603)가 조립되어 있다. 표시부(9603)는 영상을 표시할 수 있다. 여기서는, 스탠드(9605)에 의해 하우징(9601)이 지지된다.
텔레비전 세트(9600)는, 하우징(9601)의 조작 스위치나 별도의 리모콘 조작기(9610)에 의해 조작가능하다. 리모콘 조작기(9610)의 조작 키(9609)에 의해, 채널과 음량의 제어를 행할 수 있어, 표시부(9603)에 표시되는 영상을 제어할 수 있다. 또한, 리모콘 조작기(9610)에, 리모콘 조작기(9610)로부터 출력되는 정보를 표시하는 표시부(9607)가 제공되어도 된다.
텔레비전 세트(9600)에는, 수신기나 모뎀 등이 제공됨을 유의한다. 수신기의 사용에 의해 일반 텔레비전 방송의 수신을 행할 수 있다. 또한, 모뎀을 통해서 유선 또는 무선으로 통신 네트워크에 표시 장치를 접속함으로써, 일방향(송신자에게서 수신자) 또는 쌍방향(송신자와 수신자간, 혹은 수신자끼리)의 정보 통신을 행하는 것도 가능하다.
표시부(9603)에는, 화소의 스위칭 소자로서, 실시형태 1에 기재한 복수의 박막 트랜지스터(410)가 제공된다.
도 14b는 디지털 포토 프레임의 일례를 나타내고 있다. 예를 들면, 디지털 포토 프레임(9700)은, 하우징(9701)에 표시부(9703)가 조립되어 있다. 표시부(9703)는, 각종 화상을 표시할 수 있다. 예를 들면, 표시부(9703)는 디지털 카메라 등에서 촬영한 화상 데이터를 표시시킴으로써, 통상적인 포토 프레임으로서 기능할 수 있다.
표시부(9703)에는, 화소의 스위칭 소자로서, 실시형태 1에 기재한 복수의 박막 트랜지스터(410)가 제공된다.
디지털 포토 프레임(9700)에는, 조작부, 외부 접속부(USB 단자, USB 케이블 등의 각종 케이블과 접속가능한 단자 등), 기록 매체 삽입부 등이 제공됨을 유의한다. 이들 구성요소는, 표시부가 제공된 면에 제공되어도 좋지만, 디지털 포토 프레임(9700)의 디자인을 위해 측면이나 이면에 제공하는 것이 바람직하다. 예를 들면, 디지털 포토 프레임의 기록 매체 삽입부에, 디지털 카메라로 촬영한 화상 데이터를 저장한 메모리를 삽입해서, 화상 데이터를 전송한 후 표시부(9703)에 표시시킬 수 있다.
디지털 포토 프레임(9700)은, 무선으로 데이터를 송수신하도록 구성해도 된다. 무선으로 원하는 화상 데이터를 전송하여 표시시키는 구성으로 할 수도 있다.
도 15는, 연결부(9893)에 의해 개폐가능하게 연결되어 있는 하우징(9881)과 하우징(9891)의 2개의 하우징을 포함하는 휴대형 게임기를 도시한다. 하우징(9881) 및 하우징(9891)에는, 표시부(9882) 및 표시부(9883)가 각각 조립되어 있다.
표시부(9883)에는, 화소의 스위칭 소자로서, 실시형태 1에 기재한 복수의 박막 트랜지스터(410)가 제공된다.
또한, 도 15에 나타내는 휴대형 게임기는, 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 수단(조작 키(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전계, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(9889) 등을 포함하고 있다. 물론, 휴대형 게임기의 구성은 전술한 것으로 한정되지 않으며, 적어도 본 명세서에 개시하는 박막 트랜지스터를 구비한 구성이면 된다. 휴대형 게임기는 기타 부속 설비를 적절히 포함하여도 된다. 도 15에 나타내는 휴대형 게임기는, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 읽어내서 표시부에 표시하는 기능, 및 다른 휴대형 게임기와 무선 통신에 의해 정보를 공유하는 기능을 갖는다. 도 15에 나타내는 휴대형 게임기는 이들 기능을 갖는 것으로 한정되지 않고, 다양한 기능을 가질 수 있음을 유의한다.
도 16은, 상기 실시형태에 따라 형성되는 발광 장치를 실내의 조명 장치(3001)로서 이용한 예이다. 실시형태 4 또는 실시형태 5에 기재한 발광 장치는 대면적화가 가능하기 때문에, 대면적의 조명 장치로서 이용할 수 있다. 또한, 상기 실시형태 4에 나타낸 발광 장치는, 탁상 램프(3000)로서 이용하는 것도 가능하다. 조명 기구는, 그 카테고리에, 천장 고정형의 조명 기구 및 탁상 조명 기구 이외에도, 벽걸이형의 조명 기구, 차내용 조명, 유도 등 등을 포함함을 유의한다.
이와 같이, 실시형태 1 내지 3의 어느 하나에 기재된 박막 트랜지스터는, 상기한 바와 같은 다양한 전자 기기의 표시 패널에 제공될 수 있다. 박막 트랜지스터(410)를 표시 패널의 스위칭 소자로서 이용함으로써, 신뢰성이 높은 전자 기기를 제공할 수 있다.
(실시형태 10)
본 명세서에 개시하는 반도체 장치는, 전자 페이퍼에 적용할 수 있다. 전자 페이퍼는, 정보를 표시하는 것이면 다양한 분야의 전자 기기에 이용하는 것이 가능하다. 예를 들면, 전자 페이퍼는, 전자 서적(전자북), 포스터, 기차 등의 탈것에 있어서의 광고 또는 신용 카드 등의 각종 카드에 있어서의 표시 등에 적용할 수 있다. 전자 기기의 일례를 도 17에 나타낸다.
도 17은 전자 서적의 일례를 나타내고 있다. 예를 들면, 전자 서적(2700)은 하우징(2701) 및 하우징(2703)의 2개의 하우징을 포함하고 있다. 하우징(2701) 및 하우징(2703)은, 힌지(2711)에 의해 결합되어 있어, 전자 서적(2700)은 해당 힌지(2711)를 축으로 하여 개폐 동작을 행할 수 있다. 이러한 구성에 의해, 전자 서적(2700)은 종이 서적과 같이 동작할 수 있다.
하우징(2701) 및 하우징(2703)에는, 표시부(2705) 및 표시부(2707)가 각각 조립되어 있다. 표시부(2705) 및 표시부(2707)는, 하나의 화상을 표시해도 되고 상이한 화상을 표시해도 된다. 표시부(2705) 및 표시부(2707)가 다른 화면을 표시하는 경우에는, 예를 들면, 우측의 표시부(도 17에서는 표시부(2705))에 문장을 표시하고, 좌측의 표시부(도 17에서는 표시부(2707))에 화상을 표시할 수 있다.
도 17은 하우징(2701)에 조작부 등이 제공된 예를 나타내고 있다. 예를 들면, 하우징(2701)에, 전원 스위치(2721), 조작 키(2723), 스피커(2725) 등이 제공되어 있다. 조작 키(2723)에 의해 페이지를 넘길 수 있다. 하우징의 표시부와 동일면 위에, 키보드, 포인팅 디바이스 등이 제공될 수 있음을 유의한다. 또한, 하우징의 이면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자, 또는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속가능한 단자 등), 기록 매체 삽입부 등이 제공되어도 된다. 또한, 전자 서적(2700)은 전자 사전으로서의 기능을 가져도 된다.
전자 서적(2700)은, 무선으로 정보를 송수신할 수 있는 구성을 가져도 된다. 무선 통신을 통해, 전자 서적 서버로부터 원하는 서적 데이터 등을 구입하여 다운로드할 수 있다.
본 실시형태는, 실시형태 1 내지 3의 어느 하나에 기재된 박막 트랜지스터와 적절히 조합해서 실시할 수 있다.
본 출원은 2009년 9월 4일 일본 특허청에 출원된 일본 특허출원 제2009-205222호에 기초한 것으로, 그 전체 내용은 본원에 참조로서 원용된다.
300: 기판, 302a: 게이트 절연층, 302b: 게이트 절연층, 307: 보호 절연층, 310 : 박막 트랜지스터, 311: 게이트 전극층, 313c: 채널 형성 영역, 314a: 산화물 도전층, 314b: 산화물 도전층, 315a: 소스 전극층, 315b: 드레인 전극층, 316: 산화물 절연층, 330: 산화물 반도체막, 334: 레지스트 마스크, 400: 기판, 402a: 게이트 절연층, 402b: 게이트 절연층, 403: 보호 절연층, 410: 박막 트랜지스터, 411: 게이트 전극층, 413: 채널 형성 영역, 414a: 고저항 소스 영역, 414b: 고저항 드레인 영역, 415a: 소스 전극층, 415b: 드레인 전극층, 416: 산화물 절연층, 430: 산화물 반도체막, 431: 산화물 반도체층, 450: 기판, 451: 게이트 전극층, 452a: 게이트 절연층, 452b: 게이트 절연층, 453: 산화물 반도체층, 454: 채널 형성 영역, 455a: 소스 전극층, 455b: 드레인 전극층, 456: 산화물 절연층, 457: 보호 절연층, 459: 산화물 반도체막, 460: 박막 트랜지스터, 580: 기판, 581: 박막 트랜지스터, 583: 산화물 절연층, 584: 보호 절연층, 585: 절연층, 587: 전극층, 588: 전극층, 590a: 흑색 영역, 590b: 백색 영역, 594: 캐비티, 595: 충전재, 596: 대향 기판, 600: 기판, 601: 대향 기판, 602: 게이트 배선, 603: 게이트 배선, 606a: 게이트 절연층, 606b: 게이트 절연층, 616: 배선, 618: 배선, 619: 배선, 620: 절연층, 621: 보호 절연층, 622: 절연층, 623: 컨택트 홀, 624: 화소 전극, 625: 슬릿, 626: 화소 전극, 627: 컨택트 홀, 628: TFT, 629: TFT, 632: 차광막, 636: 착색막, 637: 평탄화막, 640: 대향 전극, 641: 슬릿, 650: 액정층, 690: 용량 배선, 1100: 휴대 전화기, 1101: 하우징, 1102: 표시부, 1103: 조작 버튼, 1104: 외부 접속 포트, 1105: 스피커, 1106: 마이크로폰, 1800: 하우징, 1801: 하우징, 1802: 표시 패널, 1803: 스피커, 1804: 마이크로폰, 1805: 조작 키, 1806: 포인팅 디바이스, 1807: 카메라용 렌즈, 1808: 외부 접속 단자, 1810: 키보드, 1811: 외부 메모리 슬롯, 2700: 전자 서적, 2701: 하우징, 2703: 하우징, 2705: 표시부, 2707: 표시부, 2711: 힌지, 2721: 전원 스위치, 2723: 조작 키, 2725: 스피커, 3000: 탁상 램프, 3001: 조명 장치, 4001: 기판, 4002: 화소부, 4003: 신호선 구동 회로, 4004: 주사선 구동 회로, 4005: 시일재, 4006: 기판, 4008: 액정층, 4010: 박막 트랜지스터, 4011: 박막 트랜지스터, 4013: 액정 소자, 4015: 접속 단자 전극; 4016: 단자 전극, 4018: FPC, 4019: 이방성 도전막, 4021: 절연층, 4030: 화소 전극층, 4031: 대향 전극층, 4032: 절연층, 4040: 도전층, 4041: 절연층, 4042: 보호 절연층, 4501: 기판, 4502: 화소부, 4503a: 신호선 구동 회로, 4503b: 신호선 구동 회로, 4504a: 주사선 구동 회로, 4504b: 주사선 구동 회로, 4505: 시일재, 4506: 기판, 4507: 충전재, 4509: 박막 트랜지스터, 4510: 박막 트랜지스터, 4511: 발광 소자, 4512: 전계 발광층, 4513: 제2 전극, 4515: 접속 단자 전극, 4516: 단자 전극, 4517: 제1 전극, 4518a: FPC, 4518b: FPC, 4519: 이방성 도전막, 4520: 격벽, 4540: 도전층, 4542: 산화물 절연층, 4543: 오버코트층, 4544: 절연층, 4545: 컬러 필터층, 4547: 절연층, 6400: 화소, 6401: 스위칭용 트랜지스터, 6402: 구동용 트랜지스터, 6403: 용량 소자, 6404: 발광 소자, 6405: 신호선, 6406: 주사선, 6407: 전원선, 6408: 공통 전극, 7001: TFT, 7002: 발광 소자, 7003: 전극, 7004: EL층, 7005: 전극, 7009: 격벽, 7011: 구동용 TFT, 7012: 발광 소자, 7013: 전극, 7014: EL층, 7015: 전극, 7016: 차폐막, 7017: 도전막, 7019: 격벽, 7021: 구동용 TFT, 7022: 발광 소자, 7023: 전극, 7024: EL층, 7025: 전극, 7026: 전극, 7027: 도전막, 7029: 격벽, 7031: 절연층, 7032: 절연층, 7033: 컬러 필터층, 7034: 오버코트층, 7035: 보호 절연층, 7041: 절연층, 7042: 절연층, 7043: 컬러 필터층, 7044: 오버코트층, 7045: 보호 절연층, 7051: 산화물 절연층, 7052: 보호 절연층, 7053: 평탄화 절연층, 7055: 절연층, 9600: 텔레비전 세트, 9601: 하우징, 9603: 표시부, 9605: 스탠드, 9607: 표시부, 9609: 조작 키, 9610: 리모콘 조작기, 9700: 디지털 포토 프레임, 9701: 하우징, 9703: 표시부, 9881: 하우징, 9882: 표시부, 9883: 표시부, 9884: 스피커부, 9885: 입력 수단, 9886: 기록 매체 삽입부, 9887: 접속 단자, 9888: 센서, 9889: 마이크로폰, 9890: LED 램프, 9891: 하우징, 9893: 연결부

Claims (8)

  1. 반도체 장치에 있어서,
    기판 위의 제 1 절연층과;
    상기 제 1 절연층 위의 산화물 반도체층과;
    상기 산화물 반도체층 위의 제 2 절연층을 포함하고,
    상기 제 1 절연층 및 상기 제 2 절연층 각각은 산화 규소를 포함하고, 또 1×1018atoms/cm3 이상 1×1022atoms/cm3 이하의 알루미늄 또는 붕소를 포함하는, 반도체 장치.
  2. 반도체 장치에 있어서,
    기판 위의 제 1 절연층과;
    상기 제 1 절연층 위의 산화물 반도체층과;
    상기 산화물 반도체층 위의 제 2 절연층을 포함하고,
    상기 제 1 절연층 및 상기 제 2 절연층 각각은 산화 규소를 포함하고, 또 1×1019atoms/cm3 이상 3×1021atoms/cm3 이하의 안티몬 또는 인을 포함하는, 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 절연층은 상기 산화물 반도체층과 접하는, 반도체 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 절연층과 상기 산화물 반도체층 사이에 산화 규소로 이루어지는 제 3 절연층을 포함하고,
    상기 제 3 절연층은 붕소 원소, 알루미늄 원소, 인 원소, 또는 안티몬 원소를 포함하지 않는, 반도체 장치.
  5. 표시 패널에 있어서,
    제 1 항 또는 제 2 항에 기재된 상기 반도체 장치를 포함하는, 표시 패널.
  6. 표시 모듈에 있어서,
    제 5 항에 기재된 상기 표시 패널과;
    FPC를 포함하는, 표시 모듈.
  7. 전자 기기에 있어서,
    제 6 항에 기재된 상기 표시 모듈과;
    조작부와;
    외부 접속 단자를 포함하는, 전자 기기.
  8. 표시 장치에 있어서,
    기판 위의 게이트 전극층과;
    상기 게이트 전극층 위의 제 1 절연층과;
    상기 제 1 절연층 위의 산화물 반도체층과;
    상기 산화물 반도체층 위의 소스 전극층과;
    상기 산화물 반도체층 위의 드레인 전극층과;
    상기 산화물 반도체층 위, 상기 소스 전극층 위, 및 상기 드레인 전극층 위의 제 2 절연층과;
    상기 제 2 절연층에 형성된 개구를 통하여 상기 소스 전극층 또는 상기 드레인 전극층에 전기적으로 접속된 표시 소자를 포함하고,
    상기 제 1 절연층 및 상기 제 2 절연층 각각은 산화 규소를 포함하고, 또 1×1018atoms/cm3 이상 1×1022atoms/cm3 이하의 알루미늄 또는 붕소를 포함하는, 표시 장치.
KR1020137005862A 2009-09-04 2010-08-23 반도체 장치, 표시 패널, 표시 모듈, 전자 기기 및 표시 장치 KR101269812B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009205222 2009-09-04
JPJP-P-2009-205222 2009-09-04
PCT/JP2010/064652 WO2011027723A1 (en) 2009-09-04 2010-08-23 Semiconductor device and method for manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127008665A Division KR101836532B1 (ko) 2009-09-04 2010-08-23 반도체 장치 및 그 제작 방법

Publications (2)

Publication Number Publication Date
KR20130032916A KR20130032916A (ko) 2013-04-02
KR101269812B1 true KR101269812B1 (ko) 2013-05-30

Family

ID=43647005

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127008665A KR101836532B1 (ko) 2009-09-04 2010-08-23 반도체 장치 및 그 제작 방법
KR1020137005862A KR101269812B1 (ko) 2009-09-04 2010-08-23 반도체 장치, 표시 패널, 표시 모듈, 전자 기기 및 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127008665A KR101836532B1 (ko) 2009-09-04 2010-08-23 반도체 장치 및 그 제작 방법

Country Status (6)

Country Link
US (3) US8541780B2 (ko)
JP (9) JP4967053B2 (ko)
KR (2) KR101836532B1 (ko)
CN (3) CN102598283B (ko)
TW (3) TWI418040B (ko)
WO (1) WO2011027723A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011027723A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102128369B1 (ko) 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
JP6015389B2 (ja) * 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR102061306B1 (ko) * 2013-06-14 2019-12-31 한국전자통신연구원 트랜지스터 및 그 제조방법
CN104465799B (zh) * 2013-09-25 2017-04-05 比亚迪股份有限公司 一种晶体硅太阳能电池及其制备方法
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US9960280B2 (en) 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
TWI545733B (zh) 2014-02-11 2016-08-11 群創光電股份有限公司 顯示面板
CN104102402B (zh) * 2014-06-25 2017-01-25 京东方科技集团股份有限公司 触控基板及显示装置
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
WO2017073097A1 (ja) * 2015-10-29 2017-05-04 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
US11302717B2 (en) 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI745515B (zh) * 2017-12-22 2021-11-11 啟耀光電股份有限公司 電子裝置與其製造方法
CN111868899A (zh) * 2018-03-23 2020-10-30 株式会社半导体能源研究所 半导体装置
JP6985431B2 (ja) * 2020-01-06 2021-12-22 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型記憶装置
CN111970816B (zh) * 2020-08-27 2022-01-25 合肥鑫晟光电科技有限公司 驱动电路背板、及其制备方法、背光模组
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device
KR20230078575A (ko) * 2021-11-26 2023-06-02 한국세라믹기술원 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2009141341A (ja) 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Family Cites Families (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2903134B2 (ja) * 1990-11-10 1999-06-07 株式会社 半導体エネルギー研究所 半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3158749B2 (ja) * 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
JP3420653B2 (ja) * 1995-03-16 2003-06-30 株式会社東芝 薄膜トランジスタおよび液晶表示素子
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4472064B2 (ja) 1998-08-31 2010-06-02 株式会社半導体エネルギー研究所 半導体装置の製造方法
EP0984492A3 (en) 1998-08-31 2000-05-17 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising organic resin and process for producing semiconductor device
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3143610B2 (ja) * 1998-12-08 2001-03-07 株式会社半導体エネルギー研究所 薄膜絶縁ゲイト型半導体装置およびその作製方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3308512B2 (ja) * 1999-11-08 2002-07-29 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2001326069A (ja) * 2000-05-15 2001-11-22 Idemitsu Kosan Co Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6436799B1 (en) * 2000-09-26 2002-08-20 Cypress Semiconductor, Corporation Process for annealing semiconductors and/or integrated circuits
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3948220B2 (ja) * 2001-04-23 2007-07-25 セイコーエプソン株式会社 成膜方法、電気光学装置の製造方法、および常圧ｃｖｄ装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4492783B2 (ja) * 2001-09-12 2010-06-30 日本電気株式会社 半導体装置及びその製造方法
EP1440450A2 (en) * 2001-10-11 2004-07-28 Arizona Board of Regents Superhard dielectric compounds and methods of preparation
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2003149681A (ja) * 2002-07-18 2003-05-21 Seiko Epson Corp 液晶パネル用基板、液晶パネル及び投射型表示装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3987418B2 (ja) * 2002-11-15 2007-10-10 株式会社東芝 半導体記憶装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4329445B2 (ja) 2003-08-04 2009-09-09 セイコーエプソン株式会社 電気光学装置並びに電子機器
JP4511307B2 (ja) 2004-02-10 2010-07-28 セイコーエプソン株式会社 ゲート絶縁膜、半導体素子、電子デバイスおよび電子機器
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4932173B2 (ja) * 2004-03-25 2012-05-16 株式会社半導体エネルギー研究所 膜パターンの形成方法
US7223641B2 (en) 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
JP4785396B2 (ja) 2004-03-26 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302964B2 (en) * 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
KR200374579Y1 (ko) * 2004-11-19 2005-02-02 툴디자인 (주) 영상-음향 기기의 회전식 벽체 내장 시스템
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP5094019B2 (ja) 2005-01-21 2012-12-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP2007043113A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法
JP4224044B2 (ja) 2005-07-19 2009-02-12 株式会社東芝 半導体装置の製造方法
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5224676B2 (ja) * 2005-11-08 2013-07-03 キヤノン株式会社 表示装置の製造方法
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP4930704B2 (ja) 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5298407B2 (ja) * 2006-04-28 2013-09-25 凸版印刷株式会社 反射型表示装置および反射型表示装置の製造方法
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007298602A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008112909A (ja) 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP4645581B2 (ja) 2006-11-30 2011-03-09 富士ゼロックス株式会社 画像処理装置、画像読取装置及び画像形成装置
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
CN101232016B (zh) * 2007-01-23 2011-01-12 联华电子股份有限公司 具有双重全金属硅化物栅极的半导体元件及其制造方法
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7947981B2 (en) 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008114588A1 (ja) 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
CN101632179B (zh) * 2007-04-06 2012-05-30 夏普株式会社 半导体元件及其制造方法、以及包括该半导体元件的电子器件
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008311212A (ja) 2007-05-14 2008-12-25 Sony Corp 有機エレクトロルミネッセンス表示装置
US7915816B2 (en) 2007-05-14 2011-03-29 Sony Corporation Organic electroluminescence display device comprising auxiliary wiring
KR101345378B1 (ko) * 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8247273B2 (en) * 2007-07-17 2012-08-21 Sharp Kabushiki Kaisha Semiconductor device provided with thin film transistor and method for manufacturing the semiconductor device
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
US8319214B2 (en) 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5219529B2 (ja) 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101343570B1 (ko) * 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
KR101201891B1 (ko) * 2009-03-26 2012-11-16 한국전자통신연구원 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
WO2011027723A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
JP5330603B2 (ja) * 2010-08-07 2013-10-30 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2009141341A (ja) 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Also Published As

Publication number Publication date
CN102598283B (zh) 2016-05-18
KR101836532B1 (ko) 2018-04-19
JP2011077515A (ja) 2011-04-14
CN102598283A (zh) 2012-07-18
JP7275241B2 (ja) 2023-05-17
US8541780B2 (en) 2013-09-24
JP2015195392A (ja) 2015-11-05
TWI418040B (zh) 2013-12-01
JP2021052191A (ja) 2021-04-01
JP2017098586A (ja) 2017-06-01
JP6802330B2 (ja) 2020-12-16
KR20120050513A (ko) 2012-05-18
JP6097343B2 (ja) 2017-03-15
TWI604617B (zh) 2017-11-01
JP2012147013A (ja) 2012-08-02
JP6553773B2 (ja) 2019-07-31
JP6994553B2 (ja) 2022-01-14
JP2013149982A (ja) 2013-08-01
CN105810753A (zh) 2016-07-27
US20110057188A1 (en) 2011-03-10
JP2022036112A (ja) 2022-03-04
WO2011027723A1 (en) 2011-03-10
CN103151387A (zh) 2013-06-12
JP2019186567A (ja) 2019-10-24
JP6359702B2 (ja) 2018-07-18
TW201628201A (zh) 2016-08-01
TWI539604B (zh) 2016-06-21
US9130041B2 (en) 2015-09-08
JP5775891B2 (ja) 2015-09-09
TW201126721A (en) 2011-08-01
JP5205529B2 (ja) 2013-06-05
KR20130032916A (ko) 2013-04-02
JP2018148236A (ja) 2018-09-20
US9537012B2 (en) 2017-01-03
US20150187955A1 (en) 2015-07-02
JP4967053B2 (ja) 2012-07-04
TW201334195A (zh) 2013-08-16
US20130228782A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
KR101269812B1 (ko) 반도체 장치, 표시 패널, 표시 모듈, 전자 기기 및 표시 장치
US11211499B2 (en) Semiconductor device and manufacturing method thereof
KR101740943B1 (ko) 표시 장치
KR101633698B1 (ko) 논리회로
KR101291384B1 (ko) 반도체 장치
KR20120084751A (ko) 반도체 장치 및 그 제작 방법
KR20120107107A (ko) 반도체 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160421

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 7