CN101232016B - 具有双重全金属硅化物栅极的半导体元件及其制造方法 - Google Patents

Abstract

本发明公开了一种具有双重全金属硅化物栅极的半导体元件，具有第一晶体管、第二晶体管、介电层与层间绝缘层。第一晶体管设置于基底上，其具有第一金属硅化物栅极、第一源极/漏极。第二晶体管设置基底上，其具有第二金属硅化物栅极、第二源极/漏极。第一金属硅化物栅极的材质与第二金属硅化物栅极的材质不同。第一金属硅化物栅极与第二金属硅化物栅极是在同一个金属硅化工艺中形成的。介电层全面性的覆盖于第一晶体管及第二晶体管上。层间绝缘层设置于介电层上。

Description

具有双重全金属硅化物栅极的半导体元件及其制造方法 

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种具有双重全金属硅化物栅极的半导体元件及其制造方法。 

背景技术

随着集成电路集成度的日益提升，半导体元件的尺寸亦随之缩小。当金属氧化物半导体(Metal Oxide Semiconductor，MOS)晶体管的尺寸缩小时，其沟道长度亦必须随之缩小。然而，MOS晶体管的沟道尺寸不能无限制的缩减。当其长度缩小到某一定的程度时，各种因沟道长度变小而衍生的问题便会发生，这个现象便称为短沟道效应。而所谓的短沟道效应除了会造成元件启始电压(Vt)下降以及栅极电压(Vg)对MOS晶体管的控制发生问题的外，另一击穿效应的现象也将随着沟道尺寸的缩短而影响MOS晶体管的操作。尤其是当金属氧化物半导体(Metal Oxide Semiconductor，MOS)晶体管的尺寸缩小至进入纳米尺度(Nanometer scale)时，短沟道效应与击穿效应会更为严重，而使得半导体元件无法进一步的缩小。 

传统的金属氧化物半导体晶体管的栅介电层的材质通常为氧化硅，栅极的材质通常是多晶硅。对于栅介电层而言，可以通过缩小栅氧化层的厚度及采用高介电常数材料来解决上述短沟道效应的问题。但是，栅氧化层的厚度缩小，使得多晶硅耗尽现象(poly depletion)更为严重，导致栅极电容值减少与驱动力的衰退。另一方面，采用高介电常数材料作为栅介电层时，因为多晶硅栅极与高介电常数材料接触时，会有费米能阶被钉住情况(Fermi levelpinning issue)，影响到元件起始电压值而容易造成元件操作电流不足。所以为了应对使用高介电常数材料作为栅介电层，而使用金属材料作为栅极。 

在制作互补式金属氧化物半导体元件(CMOS)的金属栅极时，通常是采用双重金属栅极工艺。通过采用具有不同功函数的金属材料来制作N沟道金属氧化物半导体元件(NMOS)与P沟道金属氧化物半导体元件(PMOS)，使N沟道金属氧化物半导体元件(NMOS)与P沟道金属氧化物半导体元件(PMOS) 具有不同的启始电压及电特性。 

现有对于双重全金属硅化物栅极的形成方法已有许多研究，如美国专利US6905922号案。在US6905922号案中，在对PMOS及NMOS进行金属硅化反应时，先对PMOS及NMOS其中的一个进行金属硅化反应，之后再对PMOS及NMOS其中的另一个进行金属硅化反应。如此，就需要进行多次光刻蚀刻工艺，使金属层只覆盖在PMOS或NMOS上，因此工艺相当繁复，而且无法降低制造成本。 

发明内容

本发明的目的就是在提供一种具有双重全金属硅化物栅极的半导体元件及其制造方法，只要进行一次金属硅化工艺，即可制作出特性不同的两种金属栅极，因此工艺简单，且可节省制造成本。 

本发明提出一种具有双重全金属硅化物栅极的半导体元件，具有第一晶体管与第二晶体管。第一晶体管设置于基底上，其具有第一金属硅化物栅极、第一源极/漏极。第二晶体管设置基底上，其具有第二金属硅化物栅极、第二源极/漏极。第一金属硅化物栅极的材质与第二金属硅化物栅极的材质不同，且第一金属硅化物栅极与第二金属硅化物栅极是在同一个金属硅化工艺中形成的，其中该第一金属硅化物栅极与该第二金属硅化物栅极具有不同的掺杂剂浓度。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，其中第一金属硅化物栅极的材质与第二金属硅化物栅极的材质包括高温耐火金属、过渡金属、贵重金属或稀土金属等的硅化物的其中之一。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，其中第一金属硅化物栅极的材质与第二金属硅化物栅极的材质可为镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与这些金属的合金的硅化物的其中之一。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，其中第一金属硅化物栅极的材质包括多硅(silicon-rich)金属硅化物；第二金属硅化物栅极的材质包括多金属(metal-rich)金属硅化物。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，其中第一金属硅化物栅极的材质为多硅硅化镍(镍与硅的组成比Ni∶Si＜1.5∶ 1)；第二金属硅化物栅极的材质为多镍硅化镍(镍与硅的组成比Ni∶Si＞1.5∶1)。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，其中第一金属硅化物栅极与第二金属硅化物栅极高度比介于0.8～1.5。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，其中第一金属硅化物栅极与第二金属硅化物栅极高度比介于1.0～1.3。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，其中多硅(silicon-rich)金属硅化物包括NiSi₂或NiSi。 

化物栅极是在同一个金属硅化工艺中形成的，其中该第一金属硅化物栅极与该第二金[0016] 依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，还包括金属硅化物层，设置于第一源极/漏极上及第二源极/漏极上。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，金属硅化物层的材质包括高温耐火金属、过渡金属、贵重金属或稀土金属等的硅化物的其中之一。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，金属硅化物层的材质可为镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与这些金属的合金的硅化物的其中之一。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，金属硅化物层的形成温度高于第一金属硅化物栅极与第二金属硅化物栅极的形成温度。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，其中金属硅化物包括CoSi₂。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，更具有第一栅介电层与第二栅介电层。第一栅介电层设置于第一金属硅化物栅极与基底之间。第二栅介电层设置于第二金属硅化物栅极与基底之间。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，第一栅介电层及第二栅介电层分别由一层或一层以上的介电材料层所构成。第一栅介电层及第二栅介电层的材质可为相同也可为不同。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，第一栅介电层及第二栅介电层的材质包括介电常数大于4的高介电常数材 料。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，第一栅介电层及第二栅介电层的材质可为氧化硅、氮氧化硅、氮化硅、氧化钽(Ta₂O₅)、氧化铝(Al₂O₃)、氧化铪(HfO₂)、氮氧化硅铪(HfSiON)、氧化硅铪(HfSiO₂)、氧化硅铝铪(HfAlSiO₂)的其中之一。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，其中第一晶体管为N沟道金属氧化物半导体晶体管或P沟道金属氧化物半导体晶体管的其中之一；第二晶体管为N沟道金属氧化物半导体晶体管或P沟道金属氧化物半导体晶体管的其中之一。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，还包括介电层与层间绝缘层。介电层全面性的覆盖于第一晶体管及第二晶体管上。层间绝缘层设置于介电层上。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，第一晶体管与第二晶体管为鳍式场效晶体管。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件，第一晶体管与该第二晶体管为多栅极晶体管。 

本发明的具有双重全金属硅化物栅极的半导体元件，第一金属硅化物栅极与第二金属硅化物栅极分别是由不同的材质所构成，因此第一晶体管与第二晶体管具有不同的操作性能及特性。而且，第一金属硅化物栅极与第二金属硅化物栅极是在同一个金属硅化工艺中形成的，因此可以简化工艺步骤并节省成本。 

本发明提出一种具有双重全金属硅化物栅极的半导体元件的制造方法，包括下列步骤。提供基底，此基底上已形成有第一晶体管与第二晶体管，第一晶体管包括第一栅极、第一源极/漏极，第二晶体管包括第二栅极、第二源极/漏极，其中第一栅极与第二栅极的高度不同。然后，对第一栅极与第二栅极进行第一金属硅化工艺，以同时形成第一金属硅化物栅极与第二金属硅化物栅极，其中第一金属硅化物栅极的材质与第二金属硅化物栅极的材质不同，其中该第一栅极的材质包括未掺杂多晶硅；该第二栅极的材质包括掺杂多晶硅。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中第一栅极与第二栅极的高度比介于1.4～1.8。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中第一金属硅化物栅极的材质包括多硅(silicon-rich)金属硅化物；第二金属硅化物栅极的材质包括多金属(metal-rich)金属硅化物。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中第一金属硅化物栅极与第二金属硅化物栅极高度比介于0.8～1.5。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中第一金属硅化物栅极与第二金属硅化物栅极高度比介于1.0～1.3。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一金属硅化物栅极与第二金属硅化物栅极的材质包括高温耐火金属、过渡金属、贵重金属或稀土金属等的硅化物的其中之一。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一金属硅化工艺包括下列步骤。于基底上形成第一金属层，此第一金属层接触第一栅极与第二栅极。进行第一退火工艺，使第一金属层与第一栅极、第二栅极反应形成暂态金属硅化物。之后，移除未反应的第一金属层。之后，进行第二退火工艺，使暂态金属硅化物转换成低阻值的稳定金属硅化物。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一金属层的材质可为镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与这些金属的合金的其中之一。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一金属硅化物栅极的材质包括多硅硅化镍(镍与硅的组成比Ni∶Si＜1.5∶1)；第二金属硅化物栅极的材质包括多镍硅化镍(镍与硅的组成比Ni∶Si＞1.5∶1)。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中多硅(silicon-rich)金属硅化物包括NiSi₂或NiSi。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中多金属(metal-rich)金属硅化物包括Ni₂Si、Ni₃₁Si₁₂或Ni₃Si。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件 的制造方法，其中进行第一金属硅化工艺的步骤之前，还包括先于基底上形成材料层，然后移除部分材料层，只暴露出第一栅极与第二栅极。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，材料层包括旋涂式材料层。其材质包括氧化硅、磷硅玻璃、硼磷硅玻璃或低介电常数材料。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，进行第一金属硅化工艺的步骤之后，包括移除残余的材料层，并进行第二金属硅化工艺，以于第一源极/漏极与第二源极/漏极上形成金属硅化物层。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第二金属硅化工艺包括下列步骤。于基底上形成第二金属层，此第二金属层接触第一源极/漏极与第二源极/漏极。进行第一退火工艺，使第二金属层与第一源极/漏极、第二源极/漏极反应形成暂态金属硅化物。接着，移除未反应的第二金属层。之后进行第二退火工艺，使暂态金属硅化物反应形成低阻值金属硅化物。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第二金属层的材质可为镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与这些金属的合金的其中之一。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中金属硅化物层的形成温度低于第一金属硅化物栅极与第二金属硅化物栅极的形成温度。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中金属硅化物层包含NiSi。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，还包括于第一栅极与基底之间形成第一栅介电层及于第二栅极与基底之间形成第二栅介电层。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一栅介电层及第二栅介电层分别由一层或一层以上的介电材料层所构成。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一栅介电层及第二栅介电层的材质包括介电常数大于4的高 介电常数材料。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一栅介电层及第二栅介电层的材质可为氧化硅、氮氧化硅、氮化硅、氧化钽(Ta₂O₅)、氧化铝(Al₂O₃)、氧化铪(HfO₂)、氮氧化硅铪(HfSiON)、氧化硅铪(HfSiO₂)、氧化硅铝铪(HfAlSiO₂)的其中之一。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一晶体管与第二晶体管为鳍式场效晶体管。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一晶体管与该第二晶体管为多栅极晶体管。 

在本发明的具有双重全金属硅化物栅极的半导体元件的制造方法中，只要进行一次金属硅化工艺，即可以形成性质不同的第一金属硅化物栅极与第二金属硅化物栅极。由于不需要额外的光刻蚀刻工艺，因此工艺简单。 

而且，由于以材料层保护第一源极/漏极、第二源极/漏极，因此在进行金属硅化工艺以同时形成第一金属硅化物栅极与第二金属硅化物栅极的步骤中，就可以避免第一金属层与第一源极/漏极、第二源极/漏极中的硅反应。 

另一方面，在本发明的具有双重全金属硅化物栅极的半导体元件的制造方法中，该第一晶体管还包括在该第一栅极上的第一顶盖层，该第二晶体管还包括在该第二栅极上的第二顶盖层。然后，在进行第一金属硅化工艺之前，进行第二金属硅化工艺以于第一源极/漏极与第二源极/漏极上形成金属硅化物层。然后，移除第一顶盖层与第二顶盖层。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第二金属硅化工艺包括下列步骤。于基底上形成第二金属层，第二金属层接触第一源极/漏极与第二源极/漏极。进行第一退火工艺，使第二金属层与第一源极/漏极、第二源极/漏极反应形成暂态金属硅化物。接着，移除未反应的第二金属层。之后，进行第二退火工艺，使暂态金属硅化物转换成低阻值的稳定金属硅化物。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第二金属层的材质可为镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与这些金属的合金的其中之一。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中第一栅极与第二栅极的高度比介于1.4～1.8。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一金属硅化物栅极的材质包括多硅(silicon-rich)金属硅化物；第二金属硅化物栅极的材质包括多金属(metal-rich)金属硅化物。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一金属硅化工艺包括下列步骤。于基底上形成第一金属层，第一金属层接触第一栅极与第二栅极。进行第一退火工艺，使第一金属层与第一栅极、第二栅极反应形成暂态金属硅化物。移除未反应的第一金属层。之后，进行第二退火工艺，使暂态金属硅化物转换成低阻值的稳定金属硅化物。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一金属层的材质可为镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与这些金属的合金的其中之一。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一金属硅化物栅极的材质包括多硅硅化镍(镍与硅的组成比Ni∶Si＜1.5∶1)；第二金属硅化物栅极的材质包括多镍硅化镍(镍与硅的组成比Ni∶Si＞1.5∶1)。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中多硅(silicon-rich)金属硅化物包括NiSi₂或NiSi。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中多金属(metal-rich)金属硅化物包括Ni₂Si、Ni₃₁Si₁₂或Ni₃Si。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，移除第一顶盖层与第二顶盖层的方法包括蚀刻法。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，移除部分第一顶盖层与第二顶盖层的步骤后，还包括移除部分第一栅极或部分第二栅极。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中金属硅化物层的形成温度高于第一金属硅化物栅极与第二金属硅化物栅极的形成温度。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中进行第二金属硅化工艺的步骤之后，还包括于基底上形成材料层，并移除部分材料层、第一顶盖层与第二顶盖层，直到暴露出第一栅 极与第二栅极。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，移除部分材料层、第一顶盖层与第二顶盖层的步骤后，还包括移除部分第一栅极或部分第二栅极。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，移除部分材料层、第一顶盖层与第二顶盖层的方法包括化学机械研磨法、干法蚀刻法、湿法蚀刻法。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，进行第二金属硅化工艺的步骤之后，还包括于基底上形成材料层及绝缘层。然后，移除部分绝缘层及材料层、第一顶盖层与第二顶盖层，直到暴露出第一栅极与第二栅极。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，移除部分绝缘层及材料层、第一顶盖层与第二顶盖层的步骤后，还包括移除部分第一栅极或部分第二栅极。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，移除部分绝缘层及材料层、第一顶盖层与第二顶盖层的方法包括化学机械研磨法或蚀刻法。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一晶体管为N沟道金属氧化物半导体晶体管或P沟道金属氧化物半导体晶体管的其中之一；第二晶体管为N沟道金属氧化物半导体晶体管或P沟道金属氧化物半导体晶体管的其中之一。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，于第一栅极与基底之间形成有第一栅介电层；于第二栅极与基底之间形成有第二栅介电层。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一栅介电层及第二栅介电层分别由一层或一层以上的介电材料层所构成。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中第一栅介电层及第二栅介电层的材质包括介电常数大于4的高介电常数材料。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件 的制造方法，第一栅介电层及第二栅介电层的材质可为氧化硅、氮氧化硅、氮化硅、氧化钽(Ta₂O₅)、氧化铝(Al₂O₃)、氧化铪(HfO₂)、氮氧化硅铪(HfSiON)、氧化硅铪(HfSiO₂)、氧化硅铝铪(HfAlSiO₂)的其中之一。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一晶体管与第二晶体管为鳍式场效晶体管。 

依照本发明的实施例所述的具有双重全金属硅化物栅极的半导体元件的制造方法，第一晶体管与该第二晶体管为多栅极晶体管。 

在本发明的具有双重全金属硅化物栅极的半导体元件的制造方法中，第一栅极及第二栅极的材质不同，在移除第一顶盖层、第二顶盖层而暴露出第一栅极及第二栅极后，进行金属硅化工艺，即可以形成性质不同的第一金属硅化物栅极与第二金属硅化物栅极。由于不需要额外的光刻蚀刻工艺，因此工艺简单。而且，若移除第一顶盖层、第二顶盖层时，采用蚀刻法，而不是使用化学机械研磨法，同样也可以简化工艺，而可以减少成本。 

此外，由于金属硅化物层的形成温度高于第一金属硅化物栅极与第二金属硅化物栅极的形成温度，因此在形成第一金属硅化物栅极与第二金属硅化物栅极时，就可以避免第一金属层与第一源极/漏极与第二源极/漏极中的硅接续反应，而影响元件特性。 

另外，由于可利用移除暴露出的部分第一栅极及第二栅极来调整第一栅极及第二栅极的高度，因此可对后续形成的第一金属硅化物栅极与第二金属硅化物栅极进行调整，使第一金属硅化物栅极与第二金属硅化物栅极具有优选的操作性能及特性。 

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。 

附图说明

图1A至图1D为绘示依照本发明的第一实施例的具有双重全金属硅化物栅极的半导体元件制造方法的工艺剖面图。 

图2A至图2D为绘示依照本发明的第二实施例的具有双重全金属硅化物栅极的半导体元件制造方法的工艺剖面图。 

图3A至图3D为绘示依照本发明的第三实施例的具有双重全金属硅化物栅极的半导体元件制造方法的工艺剖面图。 

【主要元件符号说明】 

100、200：基底 

102、104、202、204：晶体管 

106、206：元件隔离结构 

108、118、208、218：栅介电层 

110、120、210、220：栅极 

110a、120a、210a、220a：金属硅化物栅极 

112、122：顶盖层 

114、124、214、224：间隙壁 

116、126、216、226：源极/漏极 

128、134、228、234：金属层 

130、132、230、232：金属硅化物层 

136、236：介电层 

138、238：层间绝缘层 

140、212：材料层 

142：材料层 

具体实施方式

第一实施例 

图1A至图1D为绘示依照本发明的第一实施例的具有双重全金属硅化物栅极的半导体元件制造方法的工艺剖面图。 

请参照图1A，首先提供基底100。此基底100包括硅基底，例如是N 型硅基底或P型硅基底。当然，基底100也可以是绝缘层上有硅的基底等。 

在此基底100上已形成有晶体管102及晶体管104。晶体管102及晶体管104例如是由元件隔离结构106隔离。元件隔离结构106例如是浅沟槽隔离结构或场氧化层。 

晶体管102例如是由栅介电层108、栅极110、顶盖层112、间隙壁114以及源极/漏极116所构成。 

栅介电层108位于栅极110与基底100之间。栅介电层的材质包括介电常数大于4的高介电常数材料，例如氧化硅、氮氧化硅、氮化硅、氧化钽(Ta₂O₅)、氧化铝(Al₂O₃)、氧化铪(HfO₂)、氮氧化硅铪(HfSiON)、氧化硅铪(HfSiO₂)、氧化硅铝铪(HfAlSiO₂)等。栅介电层108可以由一层或一层以上的介电材料层所构成。举例来说，栅介电层108可以由单层的前述高介电常数材料所构成，或者也可以是由一层氧化硅层与一层高介电常数材料层所构成。 

顶盖层112例如是设置于栅极110上。顶盖层112的材质例如是氧化硅、氮化硅或氮氧化硅。间隙壁114例如是设置于栅极110侧壁。间隙壁114的材质例如是氧化硅、氮化硅或两者的组合。源极/漏极116例如是设置于栅极110两侧的基底中。 

栅极110的材质包括以硅为基础的材料，例如是掺杂硅、未掺杂硅、掺杂多晶硅或未掺杂多晶硅的其中之一。当栅极110的材质为掺杂硅或掺杂多晶硅时，在硅或多晶硅中的掺杂剂可以是N型掺杂剂，也可以是P型掺杂剂。晶体管102例如是N沟道金属氧化物半导体元件(NMOS)或P沟道金属氧化物半导体元件(PMOS)。在第一实施例中，在下述的说明中，以栅极110的材质为未掺杂多晶硅，且晶体管102为N沟道金属氧化物半导体元件(NMOS)为例做说明。 

晶体管104例如是由栅介电层118、栅极120、顶盖层122、间隙壁124以及源极/漏极126所构成。 

栅介电层118位于栅极120与基底100之间。栅介电层118的材质包括介电常数大于4的高介电常数材料，例如氧化硅、氮氧化硅、氮化硅、氧化钽(Ta₂O₅)、氧化铝(Al₂O₃)、氧化铪(HfO₂)、氮氧化硅铪(HfSiON)、氧化硅铪(HfSiO₂)、氧化硅铝铪(HfAlSiO₂)等。栅介电层118可以由一层或一层以上的介电材料层所构成。举例来说，栅介电层118可以由单层的前述高介电常数 材料所构成，或者也可以是由一层氧化硅层与一层高介电常数材料层所构成。 

顶盖层122例如是设置于栅极120上。顶盖层122的材质例如是氧化硅或氮化硅。间隙壁124例如是设置于栅极120侧壁。间隙壁124的材质例如是氧化硅、氮化硅或两者的组合。源极/漏极126例如是设置于栅极120两侧的基底中。 

栅极120的材质包括以硅为基础的材料，例如是掺杂硅、未掺杂硅、掺杂多晶硅或未掺杂多晶硅的其中之一。当栅极120的材质为掺杂硅或掺杂多晶硅时，在硅或多晶硅中的掺杂剂可以是N型掺杂剂，也可以是P型掺杂剂。晶体管104例如是N沟道金属氧化物半导体元件(NMOS)或P沟道金属氧化物半导体元件(PMOS)。在下述的说明中，以栅极120的材质为掺杂多晶硅，且晶体管104为P沟道金属氧化物半导体元件(PMOS)为例做说明。 

于基底100上形成晶体管102及晶体管104的方法，可以采用一般的互补式金属氧化物半导体工艺来达成，因此不再赘述。 

然后，于基底100上形成一层金属层128。金属层128的材质包括高温耐火金属、过渡金属、贵重金属或稀土金属，例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与该些金属的合金的其中之一。金属层128的形成方法包括蒸镀、溅镀、电镀、化学气相沉积(CVD)或是物理气相沉积法等方法。在下述的说明中，以金属层128的材质为钴为例做说明。 

请参照图1B，进行第一退火工艺。以使源极/漏极116、126中的硅与金属层128反应生成暂态金属硅化物层。在进行第一退火工艺的过程中，金属层128以及邻近金属层128的硅层会因高温而发生交互扩散的现象，并使原子进行重新排列而成为暂态金属硅化物(silicide)。所形成的暂态金属硅化物包括高温耐火金属、过渡金属、贵重金属以及稀土金属的金属硅化物，例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与该些金属的合金的硅化物的其中之一。在本实施例中，暂态金属硅化物层例如为CoSi。 

第一退火工艺的温度及退火时间会依照金属层的材质而有所不同。在本实施例中，金属层128的材质例如为钴，因此第一退火工艺的温度例如是400～800℃，且第一退火时间约为10～360秒。 

然后，移除未反应的金属层128。在本发明中，所谓的未反应的金属层128是指金属层128未参与硅化反应或反应未完全的部分。移除未反应的金属层128的方法例如是进行选择性的湿法蚀刻(Selective Wet Etch)工艺。以盐酸/过氧化氢混合溶液或硫酸/过氧化氢混合溶液作为蚀刻剂移除未反应的金属层128，而只留下位于源极/漏极116、126表面的暂态金属硅化物层。之后，进行第二退火工艺，使暂态金属硅化物转换成低阻值的稳定金属硅化物130、132。在本实施例中，稳定金属硅化物130、132例如为CoSi₂。 

第二退火工艺的温度及退火时间会依照金属层的材质而有所不同。在本实施例中，金属层128的材质例如为钴，因此第二退火工艺的温度例如是500～900℃，且第二退火时间约为30～360秒。 

在本发明中，所谓的金属硅化工艺即由金属层形成工艺、第一退火工艺、移除未反应的金属层工艺以及第二退火工艺等四个工艺构成。 

接着，移除顶盖层112、122，以暴露出栅极110、120。移除顶盖层112、122的方法例如是湿法蚀刻法。在湿法蚀刻工艺中所使用的蚀刻剂是由顶盖层112、122的材质决定。举例来说，当顶盖层112、122的材质为氧化硅时，例如以氢氟酸溶液作为蚀刻剂；当顶盖层112、122的材质为氮化硅时，例如以热磷酸溶液作为蚀刻剂。 

请参照图1C，移除暴露出的部分栅极110、120，以调整栅极110、120的高度。由于栅极110与栅极120的材质并不相同，因此具有不同的蚀刻选择性，在本实施例中，栅极110的材质为未掺杂多晶硅，栅极120的材质为掺杂多晶硅。移除部分栅极110、120的方法包括蚀刻法，例如是干法蚀刻法或湿法蚀刻法。使用干法蚀刻法移除部分栅极110、120时，可采用氯气(或溴气)及六氟化二碳的混合气体作为反应气体。在此情况下，掺杂多晶硅的蚀刻率会大于未掺杂多晶硅。因此，栅极110的高度会大于栅极120的高度。在本实施例中，栅极110的高度与栅极120的高度比介于1.1～2.0，优选高度比介于1.4～1.8。当然，在调整退火条件下，本发明也可以不进行移除暴露出的部分栅极110、120的步骤。 

然后，于基底100上形成一层金属层134。金属层134接触栅极110、120。金属层134的材质例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与该些金属的合金的其中之一。金属层134的形成方法包括蒸镀、溅镀、电镀、化学气相沉积(CVD)或是物理气相沉积法等方 法。在本发明中，金属层134的材质与金属层128的材质可为相同也可为不同。金属层134的金属硅化反应温度优选是低于金属层128的金属硅化反应温度。由于镍的金属硅化反应温度低于钴的金属硅化反应温度，因此在下述的说明中，以金属层134的材质为镍为例做说明。 

请参照图1D，进行第一退火工艺。以使栅极110、120中的硅与金属层134反应生成金属硅化物栅极110a、120a。在进行第一退火工艺的过程中，金属层134以及邻近金属层134的硅层会因高温而发生交互扩散的现象，并使原子进行重新排列而成为暂态金属硅化物(silicide)。所形成的金属硅化物栅极110a、120a包括高温耐火金属、过渡金属、贵重金属以及稀土金属的金属硅化物，例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与该些金属的合金的硅化物的其中之一。其中，栅极110的材质为未掺杂多晶硅，栅极110与金属层134反应后形成多硅(silicon-rich)金属硅化物。栅极120的材质为掺杂多晶硅，栅极120与金属层134反应后会形成多金属(metal-rich)金属硅化物。 

第一退火工艺的温度及退火时间会依照金属层的材质及栅极的高度而有所不同。在本实施例中，金属层134的材质例如是为镍，因此第一退火工艺的温度例如是350～700℃，且退火时间约为10～600秒。而且，金属硅化物栅极110a的材质例如是为多硅硅化镍(镍与硅的组成比Ni∶Si＜1.5∶1)，在本实施例中，多硅硅化镍例如是NiSi₂或NiSi；金属硅化物栅极112a的材质例如为多镍硅化镍(镍与硅的组成比Ni∶Si＞1.5∶1)，在本实施例中，多镍硅化镍例如是Ni₂Si、Ni₃₁Si₁₂或Ni₃Si。 

然后，移除未反应的金属层134。在本发明中，所谓的未反应的金属层134是指金属层134未参与硅化反应或反应未完全的部分。移除未反应的金属层134的方法例如是进行选择性的湿法蚀刻(Selective Wet Etch)工艺。以盐酸/过氧化氢混合溶液或硫酸/过氧化氢混合溶液作为蚀刻剂移除未反应的金属层134，而只留下完全金属硅化的金属硅化物栅极110a、120a。 

之后，进行第二退火工艺，使暂态金属硅化物转换成低阻值的稳定金属硅化物。第二退火工艺的温度及退火时间会依照金属层的材质而有所不同。 

在本发明中，所谓的金属硅化工艺即由金属层形成工艺、第一退火工艺、移除未反应的金属层工艺以及第二退火工艺等四个工艺构成。通过一次金属硅化工艺，可以同时形成材质、性质不同的金属硅化物栅极110a、120a。 

接着，于基底100上形成介电层136，介电层136全面性的覆盖于晶体管102及晶体管104上。介电层136的材质例如是氮化硅，其形成方法例如是化学气相沉积法。之后，于基底100上形成一层层间绝缘层138。层间绝缘层138的材质例如是氧化硅、磷硅玻璃、硼磷硅玻璃等。 

在本发明的第一实施例的具有双重全金属硅化物栅极的半导体元件制造方法中，晶体管102及晶体管104的栅极的材质不同，在移除顶盖层112、122而暴露出栅极110、120后，进行金属硅化工艺，即可以形成性质不同的金属硅化物栅极110a、120a。由于不需要额外的光刻蚀刻工艺，因此工艺简单。而且，移除顶盖层112、122是采用湿法蚀刻法，而不是使用化学机械研磨法，同样也可以简化工艺，而可以减少成本。 

此外，由于金属硅化物层130、132的形成温度高于金属硅化物栅极110a、120a的形成温度，因此在形成金属硅化物栅极110a、120a时，就可以避免金属层134与源极/漏极116、126中的硅进一步反应，而影响元件特性。 

另外，由于可通过移除暴露出的部分栅极110、120来调整栅极110、120的高度，因此可对后续形成的金属硅化物栅极110a、120a进行调整，使金属硅化物栅极110a、120a具有优选的操作性能及特性。在本实施例中，金属硅化物栅极110a的高度与金属硅化物栅极120a的高度比介于0.8～1.5，优选高度比介于1.0～1.3。 

请继续参照图1D，以说明本发明的具有双重全金属硅化物栅极的半导体元件。 

如图1D所示，本发明的具有双重全金属硅化物栅极的半导体元件至少包括晶体管102与晶体管104。晶体管102的金属硅化物栅极110a的材质与晶体管104的金属硅化物栅极120a的材质不同。晶体管102的金属硅化物栅极110a的材质包括多金属(metal-rich)金属硅化物。晶体管104的金属硅化物栅极120a的材质包括多硅(silicon-rich)金属硅化物。其中金属硅化物栅极110a与金属硅化物栅极120a是在同一个金属硅化工艺中形成的。介电层136全面性的覆盖于晶体管102与晶体管104上。层间绝缘层138设置于介电层136上。 

在本发明的具有双重全金属硅化物栅极的半导体元件中，晶体管102的金属硅化物栅极110a与晶体管104的金属硅化物栅极120a分别是由不同的材质所构成，因此晶体管102与晶体管104具有不同的操作性能及特性。但 是，晶体管102的金属硅化物栅极110a与晶体管104的金属硅化物栅极120a是在同一个金属硅化工艺中形成的，因此可以简化工艺步骤并节省成本。而且，金属硅化物栅极110a的高度与金属硅化物栅极120a的高度比较小者，可以提供较大的平面裕度。 

在上述实施例中，晶体管102与晶体管104是以典型的晶体管为例作说明。当然晶体管102与晶体管104也可以为鳍式场效晶体管或多栅极晶体管。 

第二实施例 

图2A至图2D为绘示依照本发明的第二实施例的具有双重全金属硅化物栅极的半导体元件制造方法的工艺剖面图。第二实施例是第一实施例的变形例，在第二实施例中，构件与第一实施例相同者，给予相同的标号，并省略其说明。 

请参照图2A，首先提供基底100。此基底100包括硅基底。在此基底100上已形成有晶体管102及晶体管104。晶体管102及晶体管104例如是由元件隔离结构106隔离。晶体管102例如是由栅介电层108、栅极110、顶盖层112、间隙壁114以及源极/漏极116所构成。晶体管104例如是由栅介电层118、栅极120、顶盖层122、间隙壁124以及源极/漏极126所构成。在下述的说明中，以栅极110的材质为未掺杂多晶硅，且晶体管102为N沟道金属氧化物半导体元件(NMOS)；栅极120的材质为掺杂多晶硅，且晶体管104为P沟道金属氧化物半导体元件(PMOS)为例做说明。 

然后，于基底100上形成一层金属层128。金属层128的材质包括高温耐火金属、过渡金属、贵重金属以及稀土金属，例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与该些金属的合金的其中之一。在本实施例中，金属层128的材质例如是Co。 

请参照图2B，进行第一退火工艺。以使源极/漏极116、126中的硅与金属层128反应生成金属硅化物层130、132。金属硅化物130、132包括高温耐火金属、贵重金属以及稀土金属等的金属硅化物其中之一，例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与该些金属的合金的硅化物的其中之一。然后，移除未反应的金属层128。之后，再进行第二退火工艺。在本实施例中，金属硅化物130、132的材质例如是CoSi₂。 

接着，于基底100上，形成一层材料层140。此材料层140的材质例如 是氮化硅，其形成方法例如是化学气相沉积法。于材料层140上再形成一层绝缘层142。此绝缘层142的材质例如是氧化硅、磷硅玻璃、硼磷硅玻璃等，其形成方法例如是化学气相沉积法。材料层140及绝缘层142是用于保护源极/漏极116、126上的金属硅化物层130、132，不受后续的金属硅化工艺影响。 

请参照图2C，移除部分绝缘层142、材料层140、顶盖层112、122，以暴露出栅极110、120。移除部分绝缘层142、材料层140、顶盖层112、122的方法可包含化学机械研磨法、干法蚀刻法、湿法蚀刻法。残留的绝缘层142、材料层140至少覆盖住源极/漏极116、126上的金属硅化物层130、132。在移除部分绝缘层142、材料层140、顶盖层112、122的过程中，亦会移除部分间隙壁114、124。 

然后，于基底100上形成一层金属层134。金属层134接触栅极110、120。金属层134的材质例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与该些金属的合金的其中之一。在本发明中，金属层134的材质与金属层128的材质可为相同也可为不同。由于以绝缘层142、材料层140保护源极/漏极116、126上的金属硅化物层130、132，因此金属层134的金属硅化反应温度就不一定要低于金属层128的金属硅化反应温度。金属层134的材质可以选用上述的任一种材料。在本实施例中，金属层134的材质例如是Ni。当然，在形成金属层134之前，也可以移除暴露出的部分栅极110、120，以调整栅极110、120的高度。在本实施例中，栅极110的高度与栅极120的高度比介于1.1～2.0，优选高度比介于1.4～1.8。 

请参照图2D，进行第一退火工艺。以使栅极110、120中的硅与金属层134反应生成金属硅化物栅极110a、120a。金属硅化物栅极110a、120a包括高温耐火金属、贵重金属以及稀土金属等的金属硅化物其中之一，例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与该些金属的合金的硅化物的其中之一。其中，栅极110的材质为未掺杂多晶硅，栅极110与金属层134反应后形成多硅(silicon-rich)金属硅化物。在本实施例中，多硅(silicon-rich)金属硅化物例如是NiSi₂或NiSi。栅极120的材质为掺杂多晶硅，栅极120与金属层134反应后会形成多金属(metal-rich)金属硅化物。在本实施例中，多金属(metal-rich)金属硅化物例如是Ni₂Si、Ni₃₁Si₁₂或Ni₃Si。然后，移除未反应的金属层134，并进行第二退火工艺。 

在本发明的第二实施例的具有双重全金属硅化物栅极的半导体元件制造方法中，晶体管102及晶体管104的栅极的材质不同，在移除部分绝缘层142、材料层140、顶盖层112、122而暴露出栅极110、120后，进行金属硅化工艺，即可以形成性质不同的金属硅化物栅极110a、120a。由于不需要额外的光刻蚀刻工艺，因此工艺简单，而可以减少成本。 

此外，由于以绝缘层142、材料层140保护源极/漏极116、126上的金属硅化物层130、132，因此在形成金属硅化物栅极110a、120a时，就可以避免金属层134与源极/漏极116、126中的硅接续反应，而影响元件特性。 

另外，由于可利用移除暴露出的部分栅极110、120来调整栅极110、120的高度，因此可对后续形成的金属硅化物栅极110a、120a进行调整，使金属硅化物栅极110a、120a具有优选的操作性能及特性。在本实施例中，金属硅化物栅极110a的高度与金属硅化物栅极120a的高度比介于0.8～1.5，优选高度比介于1.0～1.3。此外，绝缘层142的设置是可选择的，亦即也可以不设置绝缘层142而只设置材料层140。 

在上述实施例中，晶体管102与晶体管104是以典型的晶体管为例作说明。当然晶体管102与晶体管104也可以为鳍式场效晶体管或多栅极晶体管。 

第三实施例 

图3A至图3D为绘示依照本发明的第三实施例的具有双重全金属硅化物栅极的半导体元件制造方法的工艺剖面图。 

请参照图3A，首先提供基底200。此基底200包括硅基底，例如是N型硅基底或P型硅基底。当然，基底200也可以是绝缘层上有硅的基底等。 

在此基底200上已形成有晶体管202及晶体管204。晶体管202及晶体管204例如是由元件隔离结构206隔离。元件隔离结构206例如是浅沟槽隔离结构或场氧化层。 

晶体管202例如是由栅介电层208、栅极210、间隙壁214以及源极/漏极216所构成。晶体管204例如是由栅介电层218、栅极220、间隙壁224以及源极/漏极226所构成。 

栅介电层208、218的材质包括介电常数大于4的高介电常数材料，例如氧化硅、氮氧化硅、氮化硅、氧化钽(Ta₂O₅)、氧化铝(Al₂O₃)、氧化铪(HfO₂)、氮氧化硅铪(HfSiON)、氧化硅铪(HfSiO₂)、氧化硅铝铪(HfAlSiO₂)等。栅介电 层208、218可以由一层或一层以上的介电材料层所构成。举例来说，栅介电层208、218可以由单层的前述高介电常数材料所构成，或者也可以是由一层氧化硅层与一层高介电常数材料层所构成。 

栅极210、220的材质例如是包括以硅为基础的材料，例如是掺杂硅、未掺杂硅、掺杂多晶硅或未掺杂多晶硅的其中之一。当栅极210、220的材质为掺杂硅或掺杂多晶硅时，在硅或多晶硅中的掺杂剂可以是N型掺杂剂，也可以是P型掺杂剂。在下述的说明中，以栅极210的材质为未掺杂多晶硅，且晶体管202为N沟道金属氧化物半导体元件(NMOS)；栅极220的材质为掺杂多晶硅，且晶体管204为P沟道金属氧化物半导体元件(PMOS)为例做说明。 

接着，于基底200上，形成一层材料层212。此材料层212在基底200表面上的厚度H1大于材料层212在栅极210、栅极220表面上的厚度H2。此材料层212包括旋涂式材料层，其材质例如是氧化硅、磷硅玻璃、硼磷硅玻璃以及低介电常数材料，其形成方法例如是旋转涂布法。材料层212是用于保护源极/漏极216、226，不受后续的金属硅化工艺影响。 

请参照图3B，移除部分材料层212，以暴露出栅极210、220。移除部分材料层212的方法包括各向同性蚀刻法，例如湿法蚀刻法。由于材料层212在基底200表面上的厚度H1大于材料层212在栅极210、栅极220表面上的厚度H2，因此基底200表面上的部分材料层212会残留下来，并至少覆盖住源极/漏极216、226。 

然后，于基底200上形成一层金属层234，此金属层234接触栅极210、栅极220。金属层234的材质例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与该些金属的合金的其中之一。在本实施例中，金属层234的材质例如是Ni。金属层234的形成方法包括蒸镀、溅镀、电镀、化学气相沉积(CVD)或是物理气相沉积法等方法。当然，在形成金属层234之前，也可以移除暴露出的部分栅极210、220，以调整栅极210、220的高度。在本实施例中，栅极210的高度与栅极220的高度比介于1.1～2.0，优选高度比介于1.4～1.8。 

请参照图3C，进行第一退火工艺。以使栅极210、220中的硅与金属层134反应生成金属硅化物栅极210a、220a。在进行第一退火工艺的过程中，金属层234以及邻近金属层234的硅层会因高温而发生交互扩散的现象，并 使原子进行重新排列而成为金属硅化物(silicide)。所形成的金属硅化物栅极210a、220a包括高温耐火金属、过渡金属、贵重金属以及稀土金属等的金属硅化物，例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与该些金属的合金的硅化物的其中之一。其中，栅极210的材质为未掺杂多晶硅，栅极210与金属层234反应后形成多硅(silicon-rich)金属硅化物。在本实施例中，多硅(silicon-rich)金属硅化物例如是NiSi₂或NiSi。栅极220的材质为掺杂多晶硅，栅极220与金属层234反应后会形成多金属(metal-rich)金属硅化物。在本实施例中，多金属(metal-rich)金属硅化物例如是Ni₂Si、Ni₃₁Si₁₂或Ni₃Si。 

然后，移除未反应的金属层234。移除未反应的金属层234的方法例如是进行选择性的湿法蚀刻(Selective Wet Etch)工艺，以盐酸/过氧化氢混合溶液或硫酸/过氧化氢混合溶液作为蚀刻剂。之后进行第二退火工艺。 

然后，移除残留的材料层212，以暴露出源极/漏极216、226。移除残留的材料层212的方法例如是蚀刻法 

然后，于基底200上形成一层金属层228。金属层228的材质包括高温耐火金属、过渡金属、贵重金属以及稀土金属等，例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与该些金属的合金的其中之一。在本实施例中，金属层228的材质例如是Ni或Co。金属层228的形成方法包括蒸镀、溅镀、电镀、化学气相沉积(CVD)或是物理气相沉积法等方法。 

请参照图3D，进行第一退火工艺。以使源极/漏极216、226中的硅与金属层228反应生成金属硅化物层230、232。金属硅化物层230、232的材质包括高温耐火金属、贵重金属以及稀土金属等的金属硅化物其中之一，例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱(Yb)、钆(Gd)、镝(Dy)与该些金属的合金的硅化物的其中之一。在本实施例中，金属硅化物层230、232的材质例如是NiSi或CoSi₂。 

然后，移除未反应的金属层228。移除未反应的金属层228的方法例如是进行选择性的湿法蚀刻(Selective Wet Etch)工艺。以盐酸/过氧化氢混合溶液或硫酸/过氧化氢混合溶液作为蚀刻剂移除未反应的金属层228，而只留下位于源极/漏极216、226表面的金属硅化物层230、232。之后进行第二退火工艺。 

接着，于基底200上形成介电层236，介电层236全面性的覆盖于晶体管202及晶体管204上。介电层236的材质例如是氮化硅，其形成方法例如是化学气相沉积法。之后，于基底200上形成一层层间绝缘层238。层间绝缘层238的材质例如是氧化硅、磷硅玻璃、硼磷硅玻璃等。 

在本发明的第三实施例的具有双重全金属硅化物栅极的半导体元件制造方法中，晶体管202及晶体管204的栅极的材质不同，在移除材料层212而暴露出栅极210、220后，进行金属硅化工艺，即可以形成性质不同的金属硅化物栅极210a、220a。由于不需要额外的光刻蚀刻工艺，因此工艺简单。而且，移除材料层212是采用湿法蚀刻法，而不是使用化学机械研磨法，同样也可以简化工艺，而可以减少成本。 

此外，由于以材料层212保护源极/漏极216、226，因此在形成金属硅化物栅极210a、220a时，就可以避免金属层234与源极/漏极216、226中的硅反应。 

另外，由于可利用移除暴露出的部分栅极210、220来调整栅极210、220的高度，因此可对后续形成的金属硅化物栅极210a、220a进行调整，使金属硅化物栅极210a、220a具有优选的操作性能及特性。在本实施例中，金属硅化物栅极210a的高度与金属硅化物栅极220a的高度比介于0.8～1.5，优选高度比介于1.0～1.3。 

在上述实施例中，晶体管202与晶体管204是以典型的晶体管为例作说明。当然晶体管202与晶体管204也可以为鳍式场效晶体管或多栅极晶体管。 

综上所述，在本发明的具有双重全金属硅化物栅极的半导体元件制造方法中，只需进行一次金属硅化工艺即可以形成性质不同的金属硅化物栅极。由于不需要额外的光刻蚀刻工艺，因此可以简化工艺，而可以减少成本。 

而且，当源极/漏极的金属硅化物与金属硅化物栅极使用相同的金属时，由于形成于源极/漏极的金属硅化物的形成温度高于金属硅化物栅极的形成温度，因此在形成源极/漏极的金属硅化物之前形成金属硅化物栅极时，就可以避免金属层与源极/漏极中的硅反应，而影响元件特性。 

此外，由于可利用移除暴露出的部分栅极来调整栅极的高度，因此可对后续形成的金属硅化物栅极进行调整，使金属硅化物栅极具有优选的操作性能及特性。 

Claims (50)

1.一种具有双重全金属硅化物栅极的半导体元件的制造方法，包括：

提供基底，该基底上已形成有第一晶体管与第二晶体管，该第一晶体管包括第一栅极、第一源极/漏极，该第二晶体管包括第二栅极、第二源极/漏极，其中该第一栅极与该第二栅极的高度不同；以及

对该第一栅极与该第二栅极进行第一金属硅化工艺，以同时形成第一金属硅化物栅极与第二金属硅化物栅极，其中该第一金属硅化物栅极的材质与该第二金属硅化物栅极的材质不同；

其中该第一栅极的材质是未掺杂多晶硅；该第二栅极的材质是掺杂多晶硅。

2.如权利要求1的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一栅极与该第二栅极的高度比介于1.4～1.8。

3.如权利要求1的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一金属硅化物栅极的材质是多硅金属硅化物；该第二金属硅化物栅极的材质是多金属金属硅化物。

4.如权利要求3的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一金属硅化物栅极与该第二金属硅化物栅极高度比介于0.8～1.5。

5.如权利要求3的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一金属硅化物栅极与该第二金属硅化物栅极高度比介于1.0～1.3。

6.如权利要求1的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一金属硅化物栅极与该第二金属硅化物栅极的材质包括高温耐火金属、贵重金属以及稀土金属的硅化物其中之一。

7.如权利要求1的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一金属硅化工艺包括：

于该基底上形成第一金属层，该第一金属层接触该第一栅极与该第二栅极；以及

进行第一退火工艺，使该第一金属层与该第一栅极、该第二栅极反应形成暂态金属硅化物；

移除未反应的该第一金属层；以及

进行第二退火工艺，使该暂态金属硅化物反应形成低阻值的稳定金属硅化物。

8.如权利要求7的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一金属层的材质为选自镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱、钆、镝与该些金属的合金的其中之一。

9.如权利要求1的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一金属硅化物栅极的材质包括多硅硅化镍，其中镍与硅的组成比Ni∶Si＜1.5∶1；以及

该第二金属硅化物栅极的材质包括多镍硅化镍，其中镍与硅的组成比Ni∶Si＞1.5∶1。

10.如权利要求9的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该多硅金属硅化物包括NiSi₂或NiSi。

11.如权利要求9的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该多金属金属硅化物包括Ni₂Si、Ni₃₁Si₁₂或Ni₃Si。

12.如权利要求1的具有双重全金属硅化物栅极的半导体元件的制造方法，其中进行该第一金属硅化工艺的步骤之前，还包括：

于该基底上形成材料层；以及

移除部分该材料层，只暴露出该第一栅极与该第二栅极。

13.如权利要求12的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该材料层的材质包括旋涂式材料层。

14.如权利要求12的具有双重全金属硅化物栅极的半导体元件的制造方法，其中进行该第一金属硅化工艺的步骤之后，还包括：

移除残余的该材料层；以及

进行第二金属硅化工艺，以于该第一源极/漏极与该第二源极/漏极上形成一金属硅化物层。

15.如权利要求14的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第二金属硅化工艺包括：

于该基底上形成第二金属层，该第二金属层接触该第一源极/漏极与该第二源极/漏极；以及

进行第一退火工艺，使该第二金属层与该第一源极/漏极、该第二源极/漏极反应形成暂态金属硅化物；以及

移除未反应的该第二金属层；以及

进行第二退火工艺，使该暂态金属硅化物反应形成低阻值金属硅化物。

16.如权利要求15的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第二金属层的材质为选自镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱、钆、镝与该些金属的合金的其中之一。

17.如权利要求14的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该金属硅化物层的形成温度低于该第一金属硅化物栅极与该第二金属硅化物栅极的形成温度。

18.如权利要求14的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该金属硅化物层包含NiSi。

19.如权利要求1的具有双重全金属硅化物栅极的半导体元件的制造方法，还包括：

于该第一栅极与该基底之间形成第一栅介电层；以及

于该第二栅极与该基底之间形成第二栅介电层。

20.如权利要求19的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一栅介电层及该第二栅介电层分别由一层或一层以上的介电材料层所构成。

21.如权利要求19的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一栅介电层及该第二栅介电层的材质包括介电常数大于4的高介电常数材料。

22.如权利要求19的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一栅介电层及该第二栅介电层的材质为选自氧化硅、氮氧化硅、氮化硅、氧化钽、氧化铝、氧化铪、氮氧化硅铪、氧化硅铪、氧化硅铝铪的其中之一。

23.如权利要求1的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一晶体管与该第二晶体管为鳍式场效晶体管。

24.如权利要求1的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一晶体管与该第二晶体管为多栅极晶体管。

25.如权利要求1的具有双重全金属硅化物栅极的半导体元件的制造方法，其中：

该第一晶体管还包括在该第一栅极上的第一顶盖层，该第二晶体管还包括在该第二栅极上的第二顶盖层；

在进行该第一金属硅化工艺之前，进行第二金属硅化工艺以于该第一源极/漏极与该第二源极/漏极上形成金属硅化物层，然后移除该第一顶盖层与该第二顶盖层。

26.如权利要求25的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第二金属硅化工艺包括：

于该基底上形成第二金属层，该第二金属层接触该第一源极/漏极与该第二源极/漏极；以及

进行第一退火工艺，使该第二金属层与该第一源极/漏极、该第二源极/漏极反应形成一暂态金属硅化物；

移除未反应的该第二金属层；以及

进行第二退火工艺，使暂态金属硅化物反应形成低阻值的稳定金属硅化物。

27.如权利要求26的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第二金属层的材质为选自镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱、钆、镝与该些金属的合金的其中之一。

28.如权利要求25的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一栅极与该第二栅极的高度比介于1.4～1.8。

29.如权利要求25的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一金属硅化物栅极的材质包括多硅金属硅化物；该第二金属硅化物栅极的材质包括多金属金属硅化物。

30.如权利要求25所述的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一金属硅化工艺包括：

于该基底上形成第一金属层，该第一金属层接触该第一栅极与该第二栅极；以及

进行第一退火工艺，使该第一金属层与该第一栅极、该第二栅极反应形成一暂态金属硅化物；

移除未反应的该第一金属层；以及

进行第二退火工艺，使该暂态金属硅化物反应形成低阻值的稳定金属硅化物。

31.如权利要求30的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一金属层的材质为选自镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱、钆、镝与该些金属的合金的其中之一。

32.如权利要求25的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一金属硅化物栅极的材质包括多硅硅化镍，其中镍与硅的组成比Ni∶Si＜1.5∶1；以及

该第二金属硅化物栅极的材质包括多镍硅化镍，其中镍与硅的组成比Ni∶Si＞1.5∶1。

33.如权利要求32的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该多硅金属硅化物包括NiSi₂或NiSi。

34.如权利要求32的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该多金属金属硅化物包括Ni₂Si、Ni₃₁Si₁₂或Ni₃Si。

35.如权利要求25的具有双重全金属硅化物栅极的半导体元件的制造方法，其中移除该第一顶盖层与该第二顶盖层的方法包括蚀刻法。

36.如权利要求25的具有双重全金属硅化物栅极的半导体元件的制造方法，其中移除部分该第一顶盖层与该第二顶盖层的步骤后，还包括移除部分该第一栅极或部分该第二栅极。

37.如权利要求25的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该金属硅化物层的形成温度高于该第一金属硅化物栅极与该第二金属硅化物栅极的形成温度。

38.如权利要求25的具有双重全金属硅化物栅极的半导体元件的制造方法，其中进行该第二金属硅化工艺的步骤之后，还包括：

于该基底上形成材料层；以及

移除部分该材料层、该第一顶盖层与该第二顶盖层，直到暴露出该第一栅极与该第二栅极。

39.如权利要求38的具有双重全金属硅化物栅极的半导体元件的制造方法，其中移除部分该材料层、该第一顶盖层与该第二顶盖层的步骤后，还包括移除部分该第一栅极或部分该第二栅极。

40.如权利要求39的具有双重全金属硅化物栅极的半导体元件的制造方法，其中移除部分该材料层、该第一顶盖层与该第二顶盖层的方法包括化学机械研磨法或蚀刻法。

41.如权利要求25的具有双重全金属硅化物栅极的半导体元件的制造方法，其中进行该第二金属硅化工艺的步骤之后，还包括：

于该基底上形成材料层及绝缘层；以及

移除部分该绝缘层及该材料层、该第一顶盖层与该第二顶盖层，直到暴露出该第一栅极与该第二栅极。

42.如权利要求41的具有双重全金属硅化物栅极的半导体元件的制造方法，其中移除部分该绝缘层及该材料层、该第一顶盖层与该第二顶盖层的步骤后，还包括移除部分该第一栅极或部分该第二栅极。

43.如权利要求42的具有双重全金属硅化物栅极的半导体元件的制造方法，其中移除部分该绝缘层及该材料层、该第一顶盖层与该第二顶盖层的方法包括化学机械研磨法或蚀刻法。

44.如权利要求25的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一晶体管包括N沟道金属氧化物半导体晶体管或P沟道金属氧化物半导体晶体管的其中之一；以及

该第二晶体管包括N沟道金属氧化物半导体晶体管或P沟道金属氧化物半导体晶体管的其中之一。

45.如权利要求25的具有双重全金属硅化物栅极的半导体元件的制造方法，其中于该第一栅极与该基底之间形成有第一栅介电层；以及

于该第二栅极与该基底之间形成有第二栅介电层。

46.如权利要求45的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一栅介电层及该第二栅介电层由一层或一层以上的介电材料层所构成。

47.如权利要求45的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一栅介电层及该第二栅介电层的材质包括介电常数大于4的高介电常数材料。

48.如权利要求45的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一栅介电层及该第二栅介电层的材质为选自氧化硅、氮氧化硅、氮化硅、氧化钽、氧化铝、氧化铪、氮氧化硅铪、氧化硅铪、氧化硅铝铪的其中之一。

49.如权利要求25的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一晶体管与该第二晶体管为鳍式场效晶体管。

50.如权利要求25的具有双重全金属硅化物栅极的半导体元件的制造方法，其中该第一晶体管与该第二晶体管为多栅极晶体管。

Images