JP6994553B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6994553B2
JP6994553B2 JP2020195858A JP2020195858A JP6994553B2 JP 6994553 B2 JP6994553 B2 JP 6994553B2 JP 2020195858 A JP2020195858 A JP 2020195858A JP 2020195858 A JP2020195858 A JP 2020195858A JP 6994553 B2 JP6994553 B2 JP 6994553B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
electrode
oxide
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020195858A
Other languages
English (en)
Other versions
JP2021052191A (ja
Inventor
舜平 山崎
淳一郎 坂田
耕生 野田
真之 坂倉
欣聡 及川
穂高 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021052191A publication Critical patent/JP2021052191A/ja
Priority to JP2021201956A priority Critical patent/JP7275241B2/ja
Application granted granted Critical
Publication of JP6994553B2 publication Critical patent/JP6994553B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数～数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いら
れている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１及び特許文献２）。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報
安定した電気特性を有する薄膜トランジスタを有する、信頼性の高い半導体装置を作製し
、提供することを課題の一とする。
薄膜トランジスタの酸化物半導体層を覆う絶縁層にボロン元素またはアルミニウム元素を
含ませる。ボロン元素またはアルミニウム元素を含む絶縁層は、ボロン元素またはアルミ
ニウム元素を含むシリコンターゲットまたは酸化シリコンターゲットを用いるスパッタ法
により形成する。
ボロン元素を含む絶縁層のボロン含有量は、１×１０１８ｃｍ－３以上１×１０２２ｃｍ
－３以下、好ましくは１×１０２０ｃｍ－３以上５×１０２０ｃｍ－３以下とする。また
、アルミニウム元素を含む絶縁層のアルミニウム含有量は、３×１０１９ｃｍ－３以上１
×１０２２ｃｍ－３以下、好ましくは１×１０２０ｃｍ－３以上５×１０２０ｃｍ－３以
下とする。
これらの濃度範囲は、２次イオン質量分析法（ＳＩＭＳ）で得られたもの、またはそのデ
ータに基づいて得られる。
また、ボロン元素またはアルミニウム元素を含む絶縁層を形成する前にＮ２Ｏ、Ｎ２、Ａ
ｒなどのガスを用いたプラズマ処理を行う。Ｎ２Ｏ、Ｎ２、Ａｒなどのガスを用いたプラ
ズマ処理は、酸化物半導体層の吸着水や水素を除去し、酸化物半導体層とボロン元素また
はアルミニウム元素を含む絶縁層との間に混入する水分などを低減する。
また、ボロン元素に代えてアンチモン元素（Ｓｂ）やリン元素（Ｐ）を含む絶縁層で薄膜
トランジスタの酸化物半導体層を覆う構成としてもよい。また、ボロン元素やアンチモン
元素やアルミニウム元素やリン元素のうち、複数を含む絶縁層、例えば、ボロン元素とリ
ン元素の両方を含む絶縁層で薄膜トランジスタの酸化物半導体層を覆う構成としてもよい
。アンチモン元素（Ｓｂ）を含む絶縁層のアンチモン含有量は、１×１０１９ｃｍ－３以
上３×１０２１ｃｍ－３以下とする。また、リン元素（Ｐ）を含む絶縁層のリン含有量は
、１×１０１９ｃｍ－３以上３×１０２１ｃｍ－３以下とする。
ボロン元素やアンチモン元素やアルミニウム元素やリン元素を含む酸化珪素からなる絶縁
層は、これらを含まない酸化珪素からなる絶縁層に比べてガラス化しやすいため、室温か
ら１５０℃までの湿度条件では水分吸着力が小さく、酸化物半導体層との界面に水分や水
素などが侵入することを防ぐことができる。なお、本明細書において、ガラス化とは酸化
珪素が結晶化なしに硬質化することを指している。
また、ボロン元素やアンチモン元素やアルミニウム元素やリン元素を含む酸化珪素からな
る絶縁層で薄膜トランジスタの酸化物半導体層の上下を挟む構成として、水などの侵入を
防ぎ、信頼性を向上させてもよい。酸化物半導体層の下にボロン元素やアンチモン元素や
アルミニウム元素やリン元素を含む絶縁層を配置する場合には、基板と接する下地絶縁層
またはゲート電極層を覆うゲート絶縁層の一層とする。
また、スパッタ法の成膜条件を変えた単層の絶縁層、またはスパッタ法の成膜条件を変え
て積層した絶縁層を用いてもよい。例えば、ボロン元素の濃度勾配を有する酸化珪素から
なる絶縁層を用いてもよい。また、ボロン元素を含む酸化珪素からなる絶縁層と、ボロン
元素を含まない酸化珪素からなる絶縁層との２層構造としてもよい。また、３層以上の積
層構造とし、ボロン元素を含む酸化珪素からなる絶縁層と、ボロン元素を含まない酸化珪
素からなる絶縁層を繰り返し配置させてもよい。
本明細書で開示する本発明の一態様は、基板上に第１の絶縁層と、第１の絶縁層上に酸化
物半導体層と、酸化物半導体層上に第２の絶縁層とを有し、第１の絶縁層及び第２の絶縁
層は、ボロン元素、またはアルミニウム元素を１×１０１８ｃｍ－３以上１×１０２２ｃ
ｍ－３以下含むことを特徴とする半導体装置である。
また、本発明の他の一態様は、基板上に第１の絶縁層と、第１の絶縁層上に酸化物半導体
層と、酸化物半導体層上に第２の絶縁層とを有し、第１の絶縁層及び第２の絶縁層は、リ
ン元素、またはアンチモン元素を１×１０１９ｃｍ－３以上３×１０２１ｃｍ－３以下含
むことを特徴とする半導体装置である。
上記各構成において、第２の絶縁層は前記酸化物半導体層と接する。
また、上記各構成において、第２の絶縁層と酸化物半導体層との間には、酸化珪素からな
る第３の絶縁層を有し、該第３の絶縁層は、ボロン元素、アルミニウム元素、リン元素、
及びアンチモン元素を含まない構成とする。
上記各構成は、上記課題の少なくとも一つを解決する。
また、上記構造を実現するための本発明の一態様は、基板上にゲート電極層を形成し、
ゲート電極層上に酸化物半導体層を形成し、酸化物半導体層を脱水化または脱水素化した
後、大気に触れることなく、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層
にＮ２Ｏ、Ｎ２、またはＡｒを用いたプラズマ処理を行い、プラズマ処理の後、酸化物半
導体層の少なくとも一部と接する絶縁層を形成する半導体装置の作製方法である。
上記作製方法において、さらに絶縁層上にスパッタ法でボロン元素、アルミニウム元素、
リン元素、またはアンチモン元素を含む第２の絶縁層を形成する。ボロン元素、アルミニ
ウム元素、リン元素、またはアンチモン元素を含む第２の絶縁層により、室温から１５０
℃までの湿度条件では水分吸着力が小さく、酸化物半導体層との界面に水分や水素などが
侵入することを防ぐことができる。
また、他の作製方法に関する本発明の一態様は、基板上にゲート電極層を形成し、ゲート
電極層上にスパッタ法で第１の絶縁層を形成し、第１の絶縁層上に酸化物半導体層を形成
し、酸化物半導体層を脱水化または脱水素化した後、大気に触れることなく、酸化物半導
体層への水や水素の混入を防ぎ、酸化物半導体層にＮ２Ｏ、Ｎ２、またはＡｒを用いたプ
ラズマ処理を行い、酸化物半導体層上にスパッタ法で第２の絶縁層を形成し、第１の絶縁
層及び第２の絶縁層は、シリコンターゲットを用いたスパッタ法で形成され、ボロン元素
、アルミニウム元素、リン元素、またはアンチモン元素を含むことを特徴とする半導体装
置の作製方法である。
上記作製方法において、さらにプラズマ処理の後、酸化物半導体層の少なくとも一部と接
する第３の絶縁層を形成する。第３の絶縁層は、シリコンターゲットを用いたスパッタ法
で形成される酸化珪素である。なお、第３の絶縁層は、第１の絶縁層及び第２の絶縁層と
比べてボロン元素、アルミニウム元素、リン元素、またはアンチモン元素の各濃度が低い
、若しくは、これらの元素が測定下限以下とする。
なお、酸化物半導体層としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜で
あり、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは
、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示
す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇ
ａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとし
て含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または
該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（Ｚｎ
Ｏ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の
酸化物半導体をＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体とよび、その薄膜をＩｎ－Ｇａ－Ｚ
ｎ－Ｏ系膜とも呼ぶ。
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ－Ｓｎ－Ｏ系、Ｉ
ｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ
－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－
Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の金属酸化物を適用することができる
。また上記金属酸化物からなる酸化物半導体層中に酸化珪素を含ませてもよい。
また、脱水化または脱水素化は、窒素、または希ガス（アルゴン、ヘリウムなど）の不活
性気体雰囲気下での４００℃以上７５０℃以下、好ましくは４２５℃以上基板の歪み点未
満の加熱処理であり、酸化物半導体層の含有水分などの不純物を低減する。
脱水化または脱水素化のための加熱処理は、電気炉を用いた加熱方法、加熱した気体を用
いるＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光
を用いるＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬
間加熱方法などを用いることができる。
上記加熱処理は、脱水化または脱水素化後の酸化物半導体層に対してＴＤＳで４５０℃ま
で測定を行っても水の２つのピーク、少なくとも３００℃付近に現れる１つのピークは検
出されない程度の熱処理条件とする。従って、脱水化または脱水素化が行われた酸化物半
導体層を用いた薄膜トランジスタに対してＴＤＳで４５０℃まで測定を行っても少なくと
も３００℃付近に現れる水のピークは検出されない。
そして、酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Ｔから温度を下げ
る際、脱水化または脱水素化を行った同じ炉を用いて大気に触れさせないことで、水また
は水素が混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導体層
をＮ型化（Ｎ－、Ｎ＋など）、即ち低抵抗化させた後、Ｉ型とさせて高抵抗化した酸化物
半導体層を用いて薄膜トランジスタを作製すると、薄膜トランジスタのしきい値電圧値を
プラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜ト
ランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成され
ることが表示装置には望ましい。なお、薄膜トランジスタのしきい値電圧値がマイナスで
あると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノー
マリーオンとなりやすい。アクティブマトリクス型の表示装置においては、回路を構成す
る薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する
。特に、薄膜トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電
界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスである
と、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧の絶対
値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態ではＴＦＴとしてのスイッ
チング機能を果たすことができず、負荷となる恐れがある。ｎチャネル型の薄膜トランジ
スタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン
電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されな
いトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトラン
ジスタは、回路に用いる薄膜トランジスタとしては不向きである。
本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下で
の加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処
理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ
、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
また、酸化物半導体層を用いた薄膜トランジスタは、電子デバイスや光デバイスに用いる
ことができる。例えば、液晶表示装置のスイッチング素子や、発光装置のスイッチング素
子や、電子ペーパのスイッチング素子などに酸化物半導体層を用いた薄膜トランジスタを
用いることができる。
また、表示装置に限らず、大電力制御用の絶縁ゲート型半導体装置、特にパワーＭＯＳデ
バイスと呼ばれる半導体装置を作製することもできる。パワーＭＯＳデバイスとしては、
ＭＯＳＦＥＴ、ＩＧＢＴなどが挙げられる。
ボロン元素やアンチモン元素やアルミニウム元素やリン元素を含む酸化珪素からなる絶縁
層を薄膜トランジスタの酸化物半導体層の上方または下方に設ける構成として、水などの
侵入を防ぎ、薄膜トランジスタの信頼性を向上させることができる。
本発明の一態様を示す断面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す画素の等価回路である。 本発明の一態様を示す表示装置の断面図である。 本発明の一態様を示す表示装置の上面図及び断面図である。 本発明の一態様を示す表示装置の上面図及び断面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す上面図である。 本発明の一態様を示す上面図である。 本発明の一態様を示す画素の等価回路である。 本発明の一態様を示す断面図である。 電子機器の一例を示す図である。 電子機器の一例を示す図である。 電子機器の一例を示す図である。 電子機器の一例を示す図である。 電子機器の一例を示す図である。 酸化珪素膜中のボロン元素の濃度を示すグラフである。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
図１（Ｄ）に、基板上に作製されたボトムゲート構造の一つである薄膜トランジスタの断
面構造の一例を示す。
図１（Ｄ）に示す薄膜トランジスタ４１０はチャネルエッチ型の薄膜トランジスタであり
、絶縁表面を有する基板４００上に、ゲート電極層４１１、第１のゲート絶縁層４０２ａ
、第２のゲート絶縁層４０２ｂ、少なくともチャネル形成領域４１３、高抵抗ソース領域
４１４ａ、及び高抵抗ドレイン領域４１４ｂを有する酸化物半導体層、ソース電極層４１
５ａ、及びドレイン電極層４１５ｂを含む。また、薄膜トランジスタ４１０を覆い、チャ
ネル形成領域４１３に接する酸化物絶縁層４１６が設けられ、さらにその上に保護絶縁層
４０３が設けられている。
保護絶縁層４０３として、スパッタ法で得られるボロン元素やアンチモン元素やアルミニ
ウム元素やリン元素を含む酸化珪素からなる絶縁層を用いる。ボロン元素やアンチモン元
素やアルミニウム元素やリン元素を含む酸化珪素からなる保護絶縁層は、これらを含まな
い酸化珪素からなる絶縁層に比べてガラス化しやすいため、室温から１５０℃までの湿度
条件では水分吸着力が小さく、酸化物半導体層との界面に水分や水素などが侵入すること
を防ぐことができる。
さらに、第１のゲート絶縁層４０２ａとして、スパッタ法で得られるボロン元素やアンチ
モン元素やアルミニウム元素やリン元素を含む酸化珪素からなる絶縁層を用い、ボロン元
素やアンチモン元素やアルミニウム元素やリン元素を含む酸化珪素からなる絶縁層で薄膜
トランジスタの酸化物半導体層の上下を挟む構成として、水などの侵入を防ぎ、信頼性を
向上させてもよい。
また、薄膜トランジスタ４１０はシングルゲート構造の薄膜トランジスタを用いて説明し
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図１（Ａ）乃至図１（Ｄ）を用い、基板上に薄膜トランジスタ４１０を作製する工
程を説明する。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４１１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホ
ウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な
耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いるこ
とが好ましい
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
また、ゲート電極層４１１の材料は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ば
れた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等
を用いることができる。
次いで、ゲート電極層４１１上にゲート絶縁層を形成する。
ゲート絶縁層は、プラズマＣＶＤ法又はスパッタ法等を用いて、酸化珪素層、窒化珪素層
、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる。例え
ば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化
珪素層を形成すればよい。
本実施の形態では、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層４０２ａと、
膜厚５０ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層４０２ｂの積層のゲート絶縁層と
する。第１のゲート絶縁層４０２ａとしてはボロン元素を含む柱状多結晶シリコンターゲ
ット（抵抗率１～１０Ωｃｍ）を用いるスパッタ法を用いて酸素雰囲気下で成膜を行い、
膜厚１００ｎｍの酸化珪素膜を得る。第１のゲート絶縁層４０２ａの酸化珪素膜中にはボ
ロン元素が含まれる。なお、ボロン元素に限定されず、アルミニウム元素、リン元素、ま
たはアンチモン元素を用いてもよい。
また、第２のゲート絶縁層４０２ｂとしては、ＰＣＶＤ法による膜厚１００ｎｍの酸化珪
素膜を用いる。
また、下地膜となる絶縁膜を基板４００とゲート電極層４１１の間に設けてもよい。下地
膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素
膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造に
より形成することができる。また、下地膜としてボロン元素を含むシリコンターゲットを
用いるスパッタ法を用いて酸素雰囲気下で成膜して得られる酸化珪素膜を用いてもよい。
次いで、第２のゲート絶縁層４０２ｂ上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導
体膜４３０を形成する。酸化物半導体膜４３０の形成後に脱水化または脱水素化のための
加熱処理を行っても酸化物半導体膜を非晶質な状態とするため、膜厚を５０ｎｍ以下と薄
くすることが好ましい。酸化物半導体膜の膜厚を薄くすることで酸化物半導体層の形成後
に加熱処理した場合に、結晶化してしまうのを抑制することができる。
なお、酸化物半導体膜４３０をスパッタ法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、第２のゲート絶縁層４０２ｂの表面に付着して
いるゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに
、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形
成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素
などを用いてもよい。
本実施の形態では、酸化物半導体膜４３０としてＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体成
膜用ターゲットを用いてスパッタ法により成膜する。この段階での断面図が図１（Ａ）に
相当する。また、酸化物半導体膜４３０は、希ガス（代表的にはアルゴン）雰囲気下、酸
素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素混合雰囲気下においてスパッタ
法により形成することができる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以
上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜４３０に結晶化を
阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加
熱処理の際に結晶化してしまうのを抑制することが好ましい。
次いで、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層４３１を得る（図
１（Ｂ）参照。）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
例えば、第１の加熱処理として、６５０℃～７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能と
なる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
雰囲気に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する
窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％
）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下
、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層
が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上
、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理
の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半
導体膜となる場合もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜４３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
次いで、第２のゲート絶縁層４０２ｂ、及び酸化物半導体層４３１上に、金属導電膜を成
膜した後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッ
チングを行って島状の金属電極層を形成する。金属導電膜の材料としては、Ａｌ、Ｃｒ、
Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か
、上述した元素を組み合わせた合金等がある。
金属導電膜としては、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が
積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム
層上にモリブデン層を積層した三層の積層構造とすることが好ましい。勿論、金属導電膜
として単層、または２層以上の積層構造としてもよい。
次いで、レジストマスクを除去し、第４のフォトリソグラフィ工程によりレジストマスク
を形成し、選択的にエッチングを行ってソース電極層４１５ａ、及びドレイン電極層４１
５ｂを形成した後、レジストマスクを除去する（図１（Ｃ）参照）。なお、第４のフォト
リソグラフィ工程では、酸化物半導体層４３１は一部のみがエッチングされ、溝部（凹部
）を有する酸化物半導体層となることもある。また、ソース電極層４１５ａ、及びドレイ
ン電極層４１５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい
。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造
コストを低減できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護絶
縁膜となる酸化物絶縁層４１６を形成する。
酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
本実施の形態では、酸化物絶縁層４１６として膜厚２００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素混合雰
囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪
素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素
雰囲気下でスパッタ法により酸化珪素膜を形成することができる。脱水化または脱水素化
のための加熱処理と同時に酸素欠乏型となってＮ型化（低抵抗化）した酸化物半導体層に
接して形成する酸化物絶縁層４１６は、水分や、水素イオンや、ＯＨ－などの不純物を含
まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化
珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウムなどを用い
る。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が酸化物絶縁層４１６と接した状態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための加熱処理と同時に酸素欠乏型となってＮ型化（低抵抗化）した後、酸化物半導体
膜の一部を選択的に酸素過剰な状態とする。その結果、ゲート電極層４１１と重なるチャ
ネル形成領域４１３は、Ｉ型となり、ソース電極層４１５ａに重なる高抵抗ソース領域４
１４ａと、ドレイン電極層４１５ｂに重なる高抵抗ドレイン領域４１４ｂとが自己整合的
に形成される。以上の工程で薄膜トランジスタ４１０が形成される。
なお、ドレイン電極層４１５ｂ（及びソース電極層４１５ａ）と重畳した酸化物半導体層
において高抵抗ドレイン領域４１４ｂ（又は高抵抗ソース領域４１４ａ）を形成すること
により、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレ
イン領域４１４ｂを形成することで、ドレイン電極層４１５ｂから高抵抗ドレイン領域４
１４ｂ、チャネル形成領域４１３にかけて、導電性を段階的に変化させうるような構造と
することができる。そのため、ドレイン電極層４１５ｂを高電源電位ＶＤＤを供給する配
線に接続して動作させる場合、ゲート電極層４１１とドレイン電極層４１５ｂとの間に高
電圧が印加されても高抵抗ドレイン領域４１４ｂがバッファとなり局所的な電界集中が生
じにくく、トランジスタの耐圧を向上させた構成とすることができる。
次いで、第５のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行って酸化物絶縁層４１６の一部を除去して第２のゲート絶縁層４０２ｂの一部を
露出させる。
次いで、酸化物絶縁層４１６上に保護絶縁層４０３を形成する。また、露呈している第２
のゲート絶縁層４０２ｂの領域と接して保護絶縁層４０３が設けられる。保護絶縁層４０
３としては、シリコンターゲットを用いたスパッタ法で得られるボロン元素やアンチモン
元素やアルミニウム元素やリン元素を含む酸化珪素からなる絶縁層を用いる。本実施の形
態では、保護絶縁層４０３として、ボロン元素を含む柱状多結晶シリコンターゲット（抵
抗率０．０１Ωｃｍ）を用いて酸素雰囲気下で膜厚１００ｎｍの酸化珪素膜を得る。
なお、シリコンウェハ上にボロン元素を含む酸化珪素からなる絶縁膜を３００ｎｍ成膜し
、２次イオン質量分析法（ＳＩＭＳ）によりボロン元素の濃度を測定した。ボロン元素を
含む柱状多結晶シリコンターゲット（抵抗率０．０１Ωｃｍ）を用い、成膜条件として、
圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、基板とターゲットの間の距離を８９ｍｍ、基
板温度１００℃、酸素雰囲気（酸素流量比率１００％）下とし、パルス的にバイアスを与
えるパルスＤＣスパッタ法により成膜を行った。図１８に測定結果を示す。図１８に示す
ように、酸化珪素膜中のボロン元素濃度の平均値またはピーク値は、１×１０１８ｃｍ－
３以上１×１０１９ｃｍ－３以下である。なお、図１８の測定結果は、ボロン元素だけで
なく、鉄元素、クロム元素、アルミニウム元素の分析も行った結果である。
図１（Ｄ）に示す薄膜トランジスタ４１０の構造とすることで、ボロン元素を含む保護絶
縁層４０３の形成後の製造プロセスにおいて、外部からの水分の侵入を防ぐことができる
。また、ボロン元素を含む保護絶縁層４０３を用いた薄膜トランジスタを有する半導体装
置、例えば液晶表示装置としてデバイスが完成した後にも長期的に外部からの水分の侵入
を防ぐことができ、デバイスの長期信頼性を向上することができる。さらに、ボロン元素
を含む保護絶縁層４０３を覆って窒化珪素膜を成膜して積層し、外部からの水分の侵入を
防ぐ構成としてもよい。
また、本実施の形態では一つの薄膜トランジスタの酸化物半導体層をボロン元素を含む酸
化珪素膜（第１のゲート絶縁層４０２ａ及び保護絶縁層４０３）で上下を挟む構成を示し
たが特に限定されず、複数の薄膜トランジスタの酸化物半導体層をボロン元素を含む酸化
珪素膜で挟む構成としてもよい。
また、薄膜トランジスタの酸化物半導体層をボロン元素を含む酸化珪素膜で挟む構成とす
ることに限定されず、少なくとも酸化物半導体層上方にボロン元素を含む酸化珪素膜を設
ける構成とすればよい。例えば、用いる基板４００がボロン元素を含むガラス基板である
場合、ガラス基板の主成分は酸化珪素であるため、薄膜トランジスタの酸化物半導体層上
方にボロン元素を含む酸化珪素膜を設けると、薄膜トランジスタの酸化物半導体層をボロ
ン元素を含む酸化珪素で挟んだ構成になると言える。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる構造の薄膜トランジスタを一例として以下に
説明する。図２（Ｄ）に薄膜トランジスタの断面構造の一例を示す。
図２（Ｄ）に示す薄膜トランジスタ４６０は逆コプラナ型（ボトムコンタクト型とも呼ぶ
）の薄膜トランジスタであり、絶縁表面を有する基板４５０上に、ゲート電極層４５１、
第１のゲート絶縁層４５２ａ、第２のゲート絶縁層４５２ｂ、少なくともチャネル形成領
域４５４を有する酸化物半導体層、ソース電極層４５５ａ、及びドレイン電極層４５５ｂ
を含む。また、薄膜トランジスタ４６０を覆い、チャネル形成領域４５４に接する酸化物
絶縁層４５６が設けられている。さらに図２（Ｄ）に示す薄膜トランジスタ４６０は、そ
の上に保護絶縁層４５７が設けられている。
保護絶縁層４５７として、スパッタ法で得られるボロン元素やアンチモン元素やアルミニ
ウム元素やリン元素を含む酸化珪素からなる絶縁層を用いる。本実施の形態では、ボロン
元素を含む酸化珪素膜を酸化物絶縁層４５６及び保護絶縁層４５７として用いる。
以下、図２（Ａ）乃至図２（Ｄ）を用い、基板上に薄膜トランジスタ４６０を作製する工
程を説明する。
実施の形態１と同様に、絶縁表面を有する基板４５０上にゲート電極層４５１を設ける。
また、下地膜となる絶縁膜を基板４５０とゲート電極層４５１の間に設けてもよい。
次いで、実施の形態１と同様に、ゲート電極層４５１上に第１のゲート絶縁層４５２ａ、
及び第２のゲート絶縁層４５２ｂを形成する。第１のゲート絶縁層４５２ａとしてはボロ
ン元素を含む柱状多結晶シリコンターゲット（抵抗率１～１０Ωｃｍ）を用いるスパッタ
法を用いて酸素雰囲気下で成膜を行い、膜厚５０ｎｍの酸化珪素膜を用いる。第１のゲー
ト絶縁層４５２ａの酸化珪素膜中にはボロン元素が含まれる。また、第２のゲート絶縁層
４５２ｂとしては、ＰＣＶＤ法による膜厚１００ｎｍの酸化窒化珪素膜を用いる。
次いで、第２のゲート絶縁層４５２ｂ上に、金属導電膜を形成した後、第２のフォトリソ
グラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層
４５５ａ、及びドレイン電極層４５５ｂを形成する。金属導電膜の材料としては、Ａｌ、
Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする
合金か、上述した元素を組み合わせた合金等がある。
次いで、レジストマスクを除去し、第２のゲート絶縁層４５２ｂ、ソース電極層４５５ａ
、及びドレイン電極層４５５ｂ上に酸化物半導体膜４５９を成膜する。
本実施の形態では、酸化物半導体膜４５９としてＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体成
膜用ターゲットを用いてスパッタ法により成膜する。この段階での断面図が図２（Ａ）に
相当する。また、酸化物半導体膜４５９は、希ガス（代表的にはアルゴン）雰囲気下、酸
素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素混合雰囲気下においてスパッタ
法により形成することができる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以
上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜４５９に結晶化を
阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加
熱処理の際に結晶化してしまうのを抑制することが好ましい。
なお、酸化物半導体膜４５９をスパッタ法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、第２のゲート絶縁層４５２ｂの表面に付着して
いるゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに
、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形
成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素
などを用いてもよい。
次いで、酸化物半導体膜４５９を第３のフォトリソグラフィ工程により島状の酸化物半導
体層４５３に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクを
インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフ
ォトマスクを使用しないため、製造コストを低減できる。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層４５３を得る（図
２（Ｂ）参照。）。
また、第１の加熱処理として、６５０℃～７００℃の高温に加熱した不活性ガス中に基板
を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中か
ら出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能とな
る。
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層
が結晶化し、微結晶膜または多結晶膜となる場合もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜４５９に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層に接する保護絶縁膜と
なる酸化物絶縁層４５６を形成する（図２（Ｃ）参照。）。酸化物絶縁層４５６は、少な
くとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁層４５６に水、水素等の不純
物を混入させない方法を適宜用いて形成することができる。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法、直流電源を用いる
ＤＣスパッタ法、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法がある。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次いで、酸化物絶縁層４５６上に保護絶縁層４５７を形成する（図２（Ｄ）参照。）。保
護絶縁層４５７としては、シリコンターゲットを用いたスパッタ法で得られるボロン元素
やアンチモン元素やアルミニウム元素やリン元素を含む酸化珪素からなる絶縁層を用いる
。
本実施の形態では、ボロン元素を含む第１のシリコンターゲットと、第１のシリコンター
ゲットよりも多くボロン元素を含む第２のシリコンターゲットの２つを同一チャンバー内
に設置し、酸素雰囲気下で使用するターゲットをシャッターにより切り替えて同一チャン
バー内で連続的に成膜を行うことで酸化物絶縁層４５６と保護絶縁層４５７を積層する。
本実施の形態では、酸化物絶縁層４５６として膜厚２００ｎｍのボロン元素を含む酸化珪
素膜と、保護絶縁層４５７として、膜厚１００ｎｍのボロン元素を含む酸化珪素膜とを形
成する。なお、保護絶縁層４５７に含まれるボロン元素の濃度は、酸化物絶縁層４５６に
含まれる濃度よりも高い。これらの絶縁層の成膜時の基板温度は、室温以上３００℃以下
とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は
、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはア
ルゴン）及び酸素混合雰囲気下において行うことができる。また、ターゲットとして酸化
珪素ターゲットまたはシリコンターゲットを用いることができる。
また、酸素雰囲気下で使用するターゲットをシャッターにより複数回切り替えてボロン元
素の濃度の高い絶縁層とボロン元素の濃度の低い絶縁層との４層以上の積層を保護絶縁層
４５７としてもよい。
また、ボロン元素を含まないシリコンターゲットと、ボロン元素を含むシリコンターゲッ
トの２つのターゲットを同一チャンバー内に配置し、同時にスパッタリングを行う、所謂
、共スパッタリングを用いてボロン元素の濃度勾配を有する保護絶縁層４５７を形成して
もよい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層が酸化物絶縁層４５６と接した状態で加熱される。
以上の工程で薄膜トランジスタ４６０が形成される。
図２（Ｃ）に示す薄膜トランジスタ４６０の構造とすることで、ボロン元素を含む保護絶
縁層４５７の形成後の製造プロセスにおいて、外部からの水分の侵入を防ぐことができる
。また、ボロン元素を含む保護絶縁層４５７を用いた薄膜トランジスタを有する半導体装
置、例えば液晶表示装置としてデバイスが完成した後にも長期的に外部からの水分の侵入
を防ぐことができ、デバイスの長期信頼性を向上することができる。
また、本実施の形態では一つの薄膜トランジスタの酸化物半導体層をボロン元素を含む酸
化珪素膜（第１のゲート絶縁層４５２ａ及び保護絶縁層４５７）で上下を挟む構成を示し
たが特に限定されず、複数の薄膜トランジスタの酸化物半導体層をボロン元素を含む酸化
珪素膜で挟む構成としてもよい。
本実施の形態は実施の形態１と自由に組み合わせることができる。
（実施の形態３）
本実施の形態では、実施の形態１とは異なる構造の薄膜トランジスタを一例として以下に
説明する。図３（Ｄ）に薄膜トランジスタの断面構造の一例を示す。
図３（Ｄ）に示す薄膜トランジスタ３１０はチャネルストップ型の薄膜トランジスタであ
り、絶縁表面を有する基板３００上に、ゲート電極層３１１、第１のゲート絶縁層３０２
ａ、第２のゲート絶縁層３０２ｂ、少なくともチャネル形成領域３１３ｃを有する酸化物
半導体層、ソース電極層３１５ａ、及びドレイン電極層３１５ｂを含む。また、チャネル
形成領域３１３ｃ上に接する酸化物絶縁層３１６が設けられ、さらにその上に保護絶縁層
３０７が設けられている。
保護絶縁層３０７として、スパッタ法で得られるボロン元素やアンチモン元素やアルミニ
ウム元素やリン元素を含む酸化珪素からなる絶縁層を用いる。本実施の形態ではリン元素
を含む酸化珪素からなる絶縁層を用いる。
以下、図３（Ａ）乃至図３（Ｄ）を用い、基板上に薄膜トランジスタ３１０を作製する工
程を説明する。
実施の形態１と同様に、絶縁表面を有する基板３００上にゲート電極層３１１を設ける。
また、下地膜となる絶縁膜を基板３００とゲート電極層３１１の間に設けてもよい。
次いで、実施の形態１と同様に、ゲート電極層３１１上に第１のゲート絶縁層３０２ａ、
及び第２のゲート絶縁層３０２ｂを形成する。第１のゲート絶縁層３０２ａとしてはボロ
ン元素を含む柱状多結晶シリコンターゲット（抵抗率１～１０Ωｃｍ）を用いるスパッタ
法を用いて酸素雰囲気下で成膜を行い、膜厚５０ｎｍの酸化珪素膜を用いる。第１のゲー
ト絶縁層３０２ａの酸化珪素膜中にはボロン元素が含まれる。また、第２のゲート絶縁層
３０２ｂとしては、ＰＣＶＤ法による膜厚１００ｎｍの酸化窒化珪素膜を用いる。
次いで、第２のゲート絶縁層３０２ｂに酸化物半導体膜３３０を成膜する。
本実施の形態では、酸化物半導体膜３３０としてＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体成
膜用ターゲットを用いてスパッタ法により成膜する。この段階での断面図が図３（Ａ）に
相当する。また、酸化物半導体膜３３０は、希ガス（代表的にはアルゴン）雰囲気下、酸
素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素混合雰囲気下においてスパッタ
法により形成することができる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体膜３３０の表面に付着した吸着水などを除去す
る。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った後、大気に触れることなく、酸化物半導体膜３３０に接するチャネ
ル保護絶縁膜となる酸化物絶縁層３１６を形成する。酸化物絶縁層３１６は、少なくとも
１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁層３１６に水、水素等の不純物を混
入させない方法を適宜用いて形成することができる。本実施の形態では、シリコンターゲ
ットを用いたスパッタ法により酸化珪素膜を形成した後、フォトリソグラフィ工程により
選択的にエッチングして酸化物絶縁層３１６を形成する。
次いで、酸化物半導体膜３３０をフォトリソグラフィ工程により島状の酸化物半導体層に
加工する（図３（Ｂ）参照。）。
次いで、島状の酸化物半導体層及び酸化物絶縁層３１６上に酸化物導電膜と金属導電膜を
積層成膜した後、フォトリソグラフィ工程によりレジストマスク３３４を形成し、選択的
にエッチングを行って酸化物導電層３１４ａ、３１４ｂと、ソース電極層３１５ａ、ドレ
イン電極層３１５ｂを形成する（図３（Ｃ）参照。）。酸化物導電膜の材料としては、酸
化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどが挙げ
られる。また、金属導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗか
ら選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた
合金等がある。
ソース電極層３１５ａの下に接して酸化物導電層３１４ａが形成され、ドレイン電極層３
１５ｂの下に接して酸化物導電層３１４ｂが形成される。ソース電極層３１５ａと酸化物
半導体層との間に酸化物導電層３１４ａを設けることによって接触抵抗を下げ、低抵抗化
を図ることができ、高速動作が可能な薄膜トランジスタを実現できる。
次いで、レジストマスク３３４を除去して、不活性ガス雰囲気下、または酸素ガス雰囲気
下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０
℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第
２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３１
６と接した状態で加熱される。
次いで、ソース電極層３１５ａ、ドレイン電極層３１５ｂ上に保護絶縁層３０７を形成す
る。また、露呈している第２のゲート絶縁層３０２ｂの領域と接して保護絶縁層３０７が
設けられる。保護絶縁層３０７としては、シリコンターゲットを用いたスパッタ法で得ら
れるボロン元素やアンチモン元素やアルミニウム元素やリン元素を含む酸化珪素からなる
絶縁層を用いる。本実施の形態では、保護絶縁層３０７として、リン元素を含む柱状多結
晶シリコンターゲット（抵抗率５Ωｃｍ以下）を用いて酸素雰囲気下で膜厚１００ｎｍの
酸化珪素膜を用いる。
以上の工程で薄膜トランジスタ３１０が形成される。
図３（Ｄ）に示す薄膜トランジスタ３１０の構造とすることで、リン元素を含む保護絶縁
層３０７の形成後の製造プロセスにおいて、外部からの水分の侵入を防ぐことができる。
また、リン元素を含む保護絶縁層３０７を用いた薄膜トランジスタを有する半導体装置、
例えば液晶表示装置としてデバイスが完成した後にも長期的に外部からの水分の侵入を防
ぐことができ、デバイスの長期信頼性を向上することができる。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
例えば、実施の形態１の構造において、酸化物半導体層とソース電極層（またはドレイン
電極層）との間に酸化物導電層を設ける構造としてもよい。酸化物導電層を設けることに
よって接触抵抗を下げ、低抵抗化を図ることができ、高速動作が可能な薄膜トランジスタ
を実現できる。
（実施の形態４）
本実施の形態では、実施の形態２に示した複数の薄膜トランジスタと、エレクトロルミネ
ッセンスを利用する発光素子とを用い、アクティブマトリクス型の発光表示装置を作製す
る一例を示す。
エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機
化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子
と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図４は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す
図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図４と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図４に示す画素構成は、これに限定されない。例えば、図４に示す画素に新たにス
イッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図５を用いて説明する。ここでは、駆動用ＴＦＴがｎ型
の場合を例に挙げて、画素の断面構造について説明する。図５（Ａ）（Ｂ）（Ｃ）の半導
体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の
形態２で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄
膜トランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出構造や、基板側の面から発光を取り出す下面射出構造や、基板側及び基板
とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出
構造の発光素子にも適用することができる。
下面射出構造の発光素子について図５（Ａ）を用いて説明する。
駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電極７０１
３側に射出する場合の、画素の断面図を示す。図５（Ａ）では、駆動用ＴＦＴ７０１１の
ドレイン電極層と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０
１２の第１の電極７０１３が形成されており、第１の電極７０１３上にＥＬ層７０１４、
第２の電極７０１５が順に積層されている。
透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
また、発光素子の第１の電極７０１３は様々な材料を用いることができる。例えば、第１
の電極７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例え
ば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およ
びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等
が好ましい。図５（Ａ）では、第１の電極７０１３の膜厚は、光を透過する程度（好まし
くは、５ｎｍ～３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を
、第１の電極７０１３として用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０１７と第１の電極７０１３を形成してもよく、この場合、同
じマスクを用いてエッチングすることができるため、好ましい。
また、第１の電極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極７０
１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。
また、第１の電極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７０１４が複数の層で構成されている場合、陰極とし
て機能する第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホ
ール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
また、上記積層順に限定されず、第１の電極７０１３を陽極として機能させ、第１の電極
７０１３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層
してもよい。ただし、消費電力を比較する場合、第１の電極７０１３を陰極として機能さ
せ、第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注
入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできる
ため好ましい。
また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０１５を陽極として用いる場合、仕事関数が大きい材
料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯなどの
透明導電性材料が好ましい。また、第２の電極７０１５上に遮蔽膜７０１６、例えば光を
遮光する金属、光を反射する金属等を用いる。本実施の形態では、第２の電極７０１５と
してＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。
第１の電極７０１３及び第２の電極７０１５で、発光層を含むＥＬ層７０１４を挟んでい
る領域が発光素子７０１２に相当する。図５（Ａ）に示した素子構造の場合、発光素子７
０１２から発せられる光は、矢印で示すように第１の電極７０１３側に射出する。
なお、図５（Ａ）ではゲート電極層として透光性を有する導電膜を用いる例を示しており
、発光素子７０１２から発せられる光は、カラーフィルタ層７０３３を通過し、基板を通
過して射出させる。
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁
層７０３５によって覆う。なお、図５（Ａ）ではオーバーコート層７０３４は薄い膜厚で
図示したが、オーバーコート層７０３４は、カラーフィルタ層７０３３に起因する凹凸を
平坦化する機能を有している。
また、保護絶縁層７０３５、絶縁層７０３２、及び絶縁層７０３１に形成され、且つ、ド
レイン電極層に達するコンタクトホールは、隔壁７０１９と重なる位置に配置する。
次に、両面射出構造の発光素子について、図５（Ｂ）を用いて説明する。
図５（Ｂ）では、駆動用ＴＦＴ７０２１のドレイン電極層と電気的に接続された透光性を
有する導電膜７０２７上に、発光素子７０２２の第１の電極７０２３が形成されており、
第１の電極７０２３上にＥＬ層７０２４、第２の電極７０２５が順に積層されている。
透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
また、第１の電極７０２３は様々な材料を用いることができる。例えば、第１の電極７０
２３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ
等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む
合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。本
実施の形態では、第１の電極７０２３を陰極として用い、その膜厚は、光を透過する程度
（好ましくは、５ｎｍ～３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニ
ウム膜を、第１の電極７０２３として用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０２７と第１の電極７０２３を形成してもよく、この場合、同
じマスクを用いてエッチングすることができ、好ましい。
また、第１の電極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、第１の電極７０
２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。
また、第１の電極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を含
めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。ＥＬ層７０２４が複数の層で構成されている場合、陰極として機能する
第１の電極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層
の順に積層する。なおこれらの層を全て設ける必要はない。
また、上記積層順に限定されず、第１の電極７０２３を陽極として用い、陽極上にホール
注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし
、消費電力を比較する場合、第１の電極７０２３を陰極として用い、陰極上に電子注入層
、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力が少
ないため好ましい。
また、ＥＬ層７０２４上に形成する第２の電極７０２５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０２５を陽極として用いる場合、仕事関数が大きい材
料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いることができ
る。本実施の形態では、第２の電極７０２５を陽極として用い、酸化珪素を含むＩＴＯ膜
を形成する。
第１の電極７０２３及び第２の電極７０２５で、発光層を含むＥＬ層７０２４を挟んでい
る領域が発光素子７０２２に相当する。図５（Ｂ）に示した素子構造の場合、発光素子７
０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０２
３側の両方に射出する。
なお、図５（Ｂ）ではゲート電極層として透光性を有する導電膜を用いる例を示しており
、発光素子７０２２から第１の電極７０２３側に発せられる光は、カラーフィルタ層７０
４３を通過し、基板を通過して射出させる。
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁
層７０４５によって覆う。
また、保護絶縁層７０４５、絶縁層７０４２及び、絶縁層７０４１に形成され、且つ、ド
レイン電極層に達するコンタクトホールは、隔壁７０２９と重なる位置に配置する。
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、
第２の電極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラ
ーフィルタ層を備えた封止基板を第２の電極７０２５上方に設けることが好ましい。
次に、上面射出構造の発光素子について、図５（Ｃ）を用いて説明する。
図５（Ｃ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せ
られる光が第２の電極７００５側に抜ける場合の、画素の断面図を示す。図５（Ｃ）では
、駆動用ＴＦＴであるＴＦＴ７００１のドレイン電極層と電気的に接続された発光素子７
００２の第１の電極７００３が形成されており、第１の電極７００３上にＥＬ層７００４
、第２の電極７００５が順に積層されている。
また、第１の電極７００３は様々な材料を用いることができる。例えば、第１の電極７０
０３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ
等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む
合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。
また、第１の電極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７０
０３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。
また、第１の電極７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７００４が複数の層で構成されている場合、陰極とし
て用いる第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホー
ル注入層の順に積層する。なおこれらの層を全て設ける必要はない。
また、上記積層順に限定されず、陽極として用いる第１の電極７００３上にホール注入層
、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
図５（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注入
層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａｇ
合金薄膜とＩＴＯとの積層を形成する。
ただし、ＴＦＴ７００１がｎ型の場合、第１の電極７００３上に電子注入層、電子輸送層
、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における電圧上
昇を抑制することができ、消費電力を少なくできるため好ましい。
第２の電極７００５は透光性を有する導電性材料を用いて形成し、例えば酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電膜を用いても良い。
第１の電極７００３及び第２の電極７００５で発光層を含むＥＬ層７００４を挟んでいる
領域が発光素子７００２に相当する。図５（Ｃ）に示した画素の場合、発光素子７００２
から発せられる光は、矢印で示すように第２の電極７００５側に射出する。
また、図５（Ｃ）において、ＴＦＴ７００１は薄膜トランジスタ４６０を用いる例を示し
ているが、特に限定されず、薄膜トランジスタ４１０を用いることができる。ＴＦＴ７０
０１として薄膜トランジスタ４１０を用いる場合、第１の電極７００３とドレイン電極層
とが接するように電気的に接続させる。
また、図５（Ｃ）において、ＴＦＴ７００１のドレイン電極層は、酸化物絶縁層７０５１
、保護絶縁層７０５２、及び絶縁層７０５５に設けられたコンタクトホールを介して第１
の電極７００３と電気的に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル、
ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。また上
記樹脂材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リン
ガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料
で形成される絶縁膜を複数積層させることで、平坦化絶縁層７０５３を形成してもよい。
平坦化絶縁層７０５３の形成法は、特に限定されず、その材料に応じて、スパッタ法、Ｓ
ＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スク
リーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター
、ナイフコーター等を用いることができる。
また、第１の電極７００３と、隣り合う画素の第１の電極とを絶縁するために隔壁７００
９を設ける。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹
脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感
光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００
９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略すること
ができる。
また、図５（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７００
２を緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素
子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４種類の
発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
また、図５（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子として
、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、フ
ルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材料
を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うこ
とができる。
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成して
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的
に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接
続されている構成であってもよい。
（実施の形態５）
本実施の形態では、発光表示パネル（発光パネルともいう）の外観及び断面について、図
６を用いて説明する。図６（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発
光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図６
（Ｂ）は、図６（Ａ）のＨ－Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図６（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号
線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、実施の形態１で示した酸化物半導体層を含む信
頼性の高い薄膜トランジスタ４１０を画素用の薄膜トランジスタ４５１０として用いるこ
とができる。駆動回路用の薄膜トランジスタ４５０９としては、実施の形態１で示した薄
膜トランジスタの酸化物半導体層のチャネル形成領域と重なる位置に導電層を設けた構造
とする。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄
膜トランジスタである。
絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけ
る薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導
電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異
なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４
５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、薄膜トランジスタ４５１０は、第１電極４５１７と電気的に接続されている。また
、薄膜トランジスタ４５１０の酸化物半導体層を覆う酸化物絶縁層４５４２が形成されて
いる。
酸化物絶縁層４５４２は実施の形態１で示した酸化物絶縁層４１６と同様な材料及び方法
で形成すればよい。また、酸化物絶縁層４５４２を覆う絶縁層４５４７が形成される。絶
縁層４５４７は、実施の形態１で示した保護絶縁層４０３と同様にボロン元素を含む酸化
珪素膜をスパッタ法で形成すればよい。
発光素子４５１１の発光領域と重なるようにカラーフィルタ層４５４５が、薄膜トランジ
スタ４５１０上に形成される。
また、カラーフィルタ層４５４５起因の表面凹凸を低減するため平坦化絶縁膜として機能
するオーバーコート層４５４３で覆う構成となっている。
また、オーバーコート層４５４３上に絶縁層４５４４が形成されている。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１電極４
５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接
続されている。なお発光素子４５１１の構成は、第１電極４５１７、電界発光層４５１２
、第２電極４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１
から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができ
る。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１電極４５１７上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２電極４５
１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化
酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１電極４５１７と同じ導電膜から
形成され、端子電極４５１６は、薄膜トランジスタ４５０９のソース電極層及びドレイン
電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
フィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図６の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
（実施の形態６）
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図７を用いて説
明する。図７（Ａ）、７（Ｃ）は、薄膜トランジスタ４０１０、４０１１、及び液晶素子
４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの
平面図であり、図７（Ｂ）は、図７（Ａ）または図７（Ｃ）のＭ－Ｎにおける断面図に相
当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワ
イヤボンディング法、或いはＴＡＢ法などを用いることができる。図７（Ａ）は、ＣＯＧ
法により信号線駆動回路４００３を実装する例であり、図７（Ｃ）は、ＴＡＢ法により信
号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図７（Ｂ）では、画素部４００２に含まれる薄膜ト
ランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１と
を例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０４１、４０４２
、４０２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、実施の形態１乃至３で示した酸化物半導体層を
含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジ
スタ４０１１及び画素用の薄膜トランジスタ４０１０としては、実施の形態１乃至３で示
した薄膜トランジスタ４１０、４６０、３１０を用いることができる。本実施の形態にお
いて、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
絶縁層４０２１上において、駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層の
チャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後にお
ける薄膜トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、
導電層４０４０は、電位が薄膜トランジスタ４０１１のゲート電極層と同じでもよいし、
異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層
４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フ
ィルムを用いることができる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０
３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４０
０５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層４００８に用いる
。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとし
て機能する遮光膜を設けてもよい。
薄膜トランジスタ４０１１、４０１０上には、酸化物半導体層に接して絶縁層４０４１が
形成されている。絶縁層４０４１は実施の形態１で示した酸化物絶縁層４１６と同様な材
料及び方法で形成すればよい。ここでは、絶縁層４０４１として、スパッタ法により酸化
珪素膜を形成する。また、絶縁層４０４１上に接して保護絶縁層４０４２を形成する。ま
た、保護絶縁層４０４２は実施の形態１で示した保護絶縁層４０３と同様にボロン元素を
含む酸化珪素からなる絶縁層である。また、保護絶縁層４０４２上に薄膜トランジスタ起
因の表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４０２１が形成された構
成となっている。
絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エ
ポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、
低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ
（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜
を複数積層させることで、絶縁層４０２１を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを
兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性の導電性
材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層
及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図７においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装
している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装
しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実
装しても良い。
また、液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰ
Ｓ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌ
ｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａ
ｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎ
ｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａ
ｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉ
ｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、以下にＶＡ型の液晶表示装置の一例を示す。
ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種であ
る。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子
が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領
域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これを
マルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン
設計が考慮された液晶表示装置について説明する。
図８と図９は、ＶＡ型液晶表示パネルの画素構造を示している。図９は基板６００の平面
図であり、図中に示す切断線Ｙ－Ｚに対応する断面構造を図８に表している。以下の説明
ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接
続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
画素電極６２４はコンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続し
ている。また、画素電極６２６は絶縁層６２０、絶縁層６２０を覆う保護絶縁層６２１、
及び保護絶縁層６２１を覆う絶縁層６２２に設けられたコンタクトホール６２７において
、配線６１９でＴＦＴ６２９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦ
Ｔ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離さ
れている。一方、データ線として機能する配線６１６は、ＴＦＴ６２８とＴＦＴ６２９で
共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は実施の形態１乃至３のいずれか一
の薄膜トランジスタを適宜用いることができる。
薄膜トランジスタの第１のゲート絶縁層６０６ａは、スパッタ法で得られるボロン元素を
含む酸化珪素膜とし、第２のゲート絶縁層６０６ｂは、ＰＣＶＤ法で得られる酸化珪素膜
とする。配線６１８及び酸化物半導体層と接する絶縁層６２０は、スパッタ法で得られる
酸化珪素膜とし、その上の保護絶縁層６２１をスパッタ法で得られるボロン元素を含む酸
化珪素膜とする。画素電極６２４は、絶縁層６２０、絶縁層６２０を覆う保護絶縁層６２
１、及び保護絶縁層６２１を覆う絶縁層６２２に設けられたコンタクトホール６２３を介
して、配線６１８と電気的に接続する。
また、容量配線６９０が設けられ、第１のゲート絶縁層６０６ａ及び第２のゲート絶縁層
６０６ｂの積層を誘電体とし、画素電極または画素電極と電気的に接続する容量電極と保
持容量を形成する。
画素電極６２４と画素電極６２６の形状は異なっており、スリット６２５によって分離さ
れている。Ｖ字型に広がる画素電極６２４の外側を囲むように画素電極６２６が形成され
ている。画素電極６２４と画素電極６２６に印加する電圧のタイミングを、ＴＦＴ６２８
及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。この画素構造の
等価回路を図１１に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦＴ６２９はゲ
ート配線６０３と接続している。ゲート配線６０２とゲート配線６０３は異なるゲート信
号を与えることで、ＴＦＴ６２８とＴＦＴ６２９の動作タイミングを異ならせることがで
きる。
対向基板６０１には、遮光膜６３２、着色膜６３６、対向電極６４０が形成されている。
また、着色膜６３６と対向電極６４０の間にはオーバーコート膜とも呼ばれる平坦化膜６
３７が形成され、液晶の配向乱れを防いでいる。図１０に対向基板側の構造を示す。対向
電極６４０は異なる画素間で共通化されている電極であるが、スリット６４１が形成され
ている。このスリット６４１と、画素電極６２４及び画素電極６２６側のスリットとを交
互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御す
ることができる。これにより、液晶が配向する方向を場所によって異ならせることができ
、視野角を広げている。
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、第１の液晶素子が
形成されている。また、画素電極６２６と液晶層６５０と対向電極６４０が重なり合うこ
とで、第２の液晶素子が形成されている。また、一画素に第１の液晶素子と第２の液晶素
子が設けられたマルチドメイン構造である。
本実施の形態は、実施の形態１乃至３のいずれか一に記載した構成と適宜組み合わせて実
施することが可能である。
（実施の形態７）
本実施の形態では、本発明の一実施の形態である半導体装置として電子ペーパーの例を
示す。
図１２は、本発明の一実施の形態を適用した半導体装置の例としてアクティブマトリクス
型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実
施の形態１で示す薄膜トランジスタ４１０と同様に作製でき、ボロン元素を含む酸化珪素
からなる保護絶縁層５８４で覆われた酸化物半導体層を有する電気特性の高い薄膜トラン
ジスタである。
図１２の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用い、電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０上に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、ソース電極層又はドレイン電極層は、酸化物絶縁層５８３、保護絶縁層５８４
、及び絶縁層５８５に形成する開口を介して電気的に第１の電極層５８７と接続している
。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５
９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子が設けられ
ており、球形粒子の周囲は樹脂等の充填材５９５で充填されている（図１２参照。）。本
実施の形態においては、第１の電極層５８７が画素電極に相当し、対向基板５９６に設け
られる第２の電極層５８８が共通電極に相当する。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ～２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が互いに逆の方向に移動し、白または黒を表示することができる
。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよば
れている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは
不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である
。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが
可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置
を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存してお
くことが可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、実施の形態１乃至３のいずれか一に記載した薄膜トランジスタと適宜組
み合わせて実施することが可能である。
（実施の形態８）
本実施の形態においては、絶縁ゲート型半導体装置、特にパワーＭＯＳデバイスとよばれ
る半導体装置を作製する例を示す。一般的にパワーＭＯＳデバイスとは電子機器のスイッ
チング素子などとして用いられる半導体装置（半導体素子）を指し、パワーＭＯＳＦＥＴ
、ＩＧＢＴなどの高速ＭＯＳ系パワー・デバイスなどが知られている。
実施の形態１乃至３に示す薄膜トランジスタに代えて、さらに厚い酸化物半導体層を用い
てトランジスタを作製し、パワーＭＯＳデバイスとする。また、積層であるゲート絶縁層
の一層としてボロン元素を含む酸化珪素膜を用いる。
こうして形成されたパワーＭＯＳデバイスは、例えば照明内部に組み込まれた集積化回路
の一部として、照明のインバータ制御用に用いる。以上示した他にも、パワーＭＯＳデバ
イスは自動車の車両制御系および車体系装置、テレビ、カメラ、コンピュータ用電源、空
調装置、プログラマブル・ロジック・コントロールなどあらゆる分野の製品に用いること
ができる。
（実施の形態９）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。
図１３（Ａ）は、携帯電話機の一例を示している。携帯電話機１１００は、筐体１１０１
に組み込まれた表示部１１０２の他、操作ボタン１１０３、外部接続ポート１１０４、ス
ピーカ１１０５、マイク１１０６などを備えている。
図１３（Ａ）に示す携帯電話機１１００は、表示部１１０２を指などで触れることで、情
報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部
１１０２を指などで触れることにより行うことができる。
表示部１１０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１１０２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１１０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１１００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１１００の向き（縦か横か）を判断して、表
示部１１０２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１１０２を触れること、又は筐体１１０１の操作
ボタン１１０３の操作により行われる。また、表示部１１０２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１１０２の光センサで検出される信号を検知し、表示
部１１０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１１０２は、イメージセンサとして機能させることもできる。例えば、表示部１１
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
表示部１１０２には、画素のスイッチング素子として、実施の形態１に示す薄膜トランジ
スタ４１０を複数配置する。
図１３（Ｂ）も携帯情報端末の一例である。図１３（Ｂ）を一例とした携帯型情報端末は
、複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、
様々なデータ処理機能を備えることもできる。
図１３（Ｂ）に示す携帯型情報端末は、筐体１８００及び筐体１８０１の二つの筐体で
構成されている。筐体１８０１には、表示パネル１８０２、スピーカ１８０３、マイクロ
フォン１８０４、ポインティングデバイス１８０６、カメラ用レンズ１８０７、外部接続
端子１８０８などを備え、筐体１８００には、キーボード１８１０、外部メモリスロット
１８１１などを備えている。また、アンテナは筐体１８０１内部に内蔵されている。
また、表示パネル１８０２はタッチパネルを備えており、図１３（Ｂ）には映像表示され
ている複数の操作キー１８０５を点線で示している。
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい
。
発光装置は、表示パネル１８０２に用いることができ、使用形態に応じて表示の方向が
適宜変化する。また、表示パネル１８０２と同一面上にカメラ用レンズ１８０７を備えて
いるため、テレビ電話が可能である。スピーカ１８０３及びマイクロフォン１８０４は音
声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１８００と筐
体１８０１は、スライドし、図１３（Ｂ）のように展開している状態から重なり合った状
態とすることができ、携帯に適した小型化が可能である。
外部接続端子１８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット１８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図１４（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
表示部９６０３には、画素のスイッチング素子として、実施の形態１に示す薄膜トランジ
スタ４１０を複数配置する。
図１４（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０
３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。
表示部９７０３には、画素のスイッチング素子として、実施の形態１に示す薄膜トランジ
スタ４１０を複数配置する。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図１５は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されてお
り、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８
２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。
表示部９８８３には、画素のスイッチング素子として、実施の形態１に示す薄膜トランジ
スタ４１０を複数配置する。
また、図１５に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８
８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ
９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度
、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、
振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備
えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細
書に開示する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けら
れた構成とすることができる。図１５に示す携帯型遊技機は、記録媒体に記録されている
プログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通
信を行って情報を共有する機能を有する。なお、図１５に示す携帯型遊技機が有する機能
はこれに限定されず、様々な機能を有することができる。
図１６は、上記実施の形態を適用して形成される発光装置を、室内の照明装置３００１と
して用いた例である。実施の形態４または実施の形態５で示した発光装置は大面積化も可
能であるため、大面積の照明装置として用いることができる。また、上記実施の形態４で
示した発光装置は、卓上照明器具３０００として用いることも可能である。なお、照明器
具には天井固定型の照明器具、卓上照明器具の他にも、壁掛け型の照明器具、車内用照明
、誘導灯なども含まれる。
以上のように、実施の形態１乃至３のいずれか一で示した薄膜トランジスタは、上記の
ような様々な電子機器の表示パネルに配置することができる。薄膜トランジスタ４１０を
表示パネルのスイッチング素子として用いることにより、信頼性の高い電子機器を提供す
ることができる。
（実施の形態１０）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図１７に示す。
図１７は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１お
よび筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、
軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことが
できる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１７では表示部２７０５）に文章を表示し、左側の表示部
（図１７では表示部２７０７）に画像を表示することができる。
また、図１７では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側
面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケ
ーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成として
もよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本実施の形態は、実施の形態１乃至３のいずれか一に記載した薄膜トランジスタと適宜組
み合わせて実施することが可能である。
３００ 基板
３０２ａ ゲート絶縁層
３０２ｂ ゲート絶縁層
３０７ 保護絶縁層
３１０ 薄膜トランジスタ
３１１ ゲート電極層
３１３ｃ チャネル形成領域
３１４ａ 酸化物導電層
３１４ｂ 酸化物導電層
３１５ａ ソース電極層
３１５ｂ ドレイン電極層
３１６ 酸化物絶縁層
３３０ 酸化物半導体膜
３３４ レジストマスク
４００ 基板
４０２ａ ゲート絶縁層
４０２ｂ ゲート絶縁層
４０３ 保護絶縁層
４１０ 薄膜トランジスタ
４１１ ゲート電極層
４１３ チャネル形成領域
４１４ａ 高抵抗ソース領域
４１４ｂ 高抵抗ドレイン領域
４１５ａ ソース電極層
４１５ｂ ドレイン電極層
４１６ 酸化物絶縁層
４３０ 酸化物半導体膜
４３１ 酸化物半導体層
４５０ 基板
４５１ ゲート電極層
４５２ａ ゲート絶縁層
４５２ｂ ゲート絶縁層
４５３ 酸化物半導体層
４５４ チャネル形成領域
４５５ａ ソース電極層
４５５ｂ ドレイン電極層
４５６ 酸化物絶縁層
４５７ 保護絶縁層
４５９ 酸化物半導体膜
４６０ 薄膜トランジスタ
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 酸化物絶縁層
５８４ 保護絶縁層
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
５９６ 対向基板
６００ 基板
６０１ 対向基板
６０２ ゲート配線
６０３ ゲート配線
６０６ａ ゲート絶縁層
６０６ｂ ゲート絶縁層
６１６ 配線
６１８ 配線
６１９ 配線
６２０ 絶縁層
６２１ 保護絶縁層
６２２ 絶縁層
６２３ コンタクトホール
６２４ 画素電極
６２５ スリット
６２６ 画素電極
６２７ コンタクトホール
６２８ ＴＦＴ
６２９ ＴＦＴ
６３２ 遮光膜
６３６ 着色膜
６３７ 平坦化膜
６４０ 対向電極
６４１ スリット
６５０ 液晶層
６９０ 容量配線
１１００ 携帯電話機
１１０１ 筐体
１１０２ 表示部
１１０３ 操作ボタン
１１０４ 外部接続ポート
１１０５ スピーカ
１１０６ マイク
１８００ 筐体
１８０１ 筐体
１８０２ 表示パネル
１８０３ スピーカ
１８０４ マイクロフォン
１８０５ 操作キー
１８０６ ポインティングデバイス
１８０７ カメラ用レンズ
１８０８ 外部接続端子
１８１０ キーボード
１８１１ 外部メモリスロット
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
３０００ 卓上照明器具
３００１ 照明装置
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０４０ 導電層
４０４１ 絶縁層
４０４２ 保護絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 第２電極
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 第１電極
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４２ 酸化物絶縁層
４５４３ オーバーコート層
４５４４ 絶縁層
４５４５ カラーフィルタ層
４５４７ 絶縁層
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 電極
７００４ ＥＬ層
７００５ 電極
７００９ 隔壁
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 電極
７０１４ ＥＬ層
７０１５ 電極
７０１６ 遮蔽膜
７０１７ 導電膜
７０１９ 隔壁
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 電極
７０２４ ＥＬ層
７０２５ 電極
７０２６ 電極
７０２７ 導電膜
７０２９ 隔壁
７０３１ 絶縁層
７０３２ 絶縁層
７０３３ カラーフィルタ層
７０３４ オーバーコート層
７０３５ 保護絶縁層
７０４１ 絶縁層
７０４２ 絶縁層
７０４３ カラーフィルタ層
７０４４ オーバーコート層
７０４５ 保護絶縁層
７０５１ 酸化物絶縁層
７０５２ 保護絶縁層
７０５３ 平坦化絶縁層
７０５５ 絶縁層
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部

Claims (1)

  1. ゲート電極と、
    前記ゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層上の酸化物半導体層と、
    前記酸化物半導体層上のソース電極層及びドレイン電極層と、
    前記ソース電極層又は前記ドレイン電極層に電気的に接続された画素電極層と、を有し、
    前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛とを有し、
    前記ゲート絶縁層は、アルミニウムを含む酸化珪素膜（但し、ＳｉＯ２とＡｌ２Ｏ３を含む固溶体を除く）を有する表示装置。
JP2020195858A 2009-09-04 2020-11-26 表示装置 Active JP6994553B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021201956A JP7275241B2 (ja) 2009-09-04 2021-12-13 発光装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009205222 2009-09-04
JP2009205222 2009-09-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019125492A Division JP6802330B2 (ja) 2009-09-04 2019-07-04 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021201956A Division JP7275241B2 (ja) 2009-09-04 2021-12-13 発光装置

Publications (2)

Publication Number Publication Date
JP2021052191A JP2021052191A (ja) 2021-04-01
JP6994553B2 true JP6994553B2 (ja) 2022-01-14

Family

ID=43647005

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2010197372A Active JP4967053B2 (ja) 2009-09-04 2010-09-03 半導体装置、表示パネル、表示モジュール、及び電子機器
JP2012083477A Active JP5205529B2 (ja) 2009-09-04 2012-04-02 表示装置
JP2013029225A Active JP5775891B2 (ja) 2009-09-04 2013-02-18 半導体装置
JP2015134916A Active JP6097343B2 (ja) 2009-09-04 2015-07-06 半導体装置
JP2017027499A Active JP6359702B2 (ja) 2009-09-04 2017-02-17 半導体装置
JP2018117294A Active JP6553773B2 (ja) 2009-09-04 2018-06-20 半導体装置
JP2019125492A Active JP6802330B2 (ja) 2009-09-04 2019-07-04 半導体装置
JP2020195858A Active JP6994553B2 (ja) 2009-09-04 2020-11-26 表示装置
JP2021201956A Active JP7275241B2 (ja) 2009-09-04 2021-12-13 発光装置

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2010197372A Active JP4967053B2 (ja) 2009-09-04 2010-09-03 半導体装置、表示パネル、表示モジュール、及び電子機器
JP2012083477A Active JP5205529B2 (ja) 2009-09-04 2012-04-02 表示装置
JP2013029225A Active JP5775891B2 (ja) 2009-09-04 2013-02-18 半導体装置
JP2015134916A Active JP6097343B2 (ja) 2009-09-04 2015-07-06 半導体装置
JP2017027499A Active JP6359702B2 (ja) 2009-09-04 2017-02-17 半導体装置
JP2018117294A Active JP6553773B2 (ja) 2009-09-04 2018-06-20 半導体装置
JP2019125492A Active JP6802330B2 (ja) 2009-09-04 2019-07-04 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021201956A Active JP7275241B2 (ja) 2009-09-04 2021-12-13 発光装置

Country Status (6)

Country Link
US (3) US8541780B2 (ja)
JP (9) JP4967053B2 (ja)
KR (2) KR101269812B1 (ja)
CN (3) CN105810753A (ja)
TW (3) TWI604617B (ja)
WO (1) WO2011027723A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011027723A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102504604B1 (ko) 2011-09-29 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR102061306B1 (ko) * 2013-06-14 2019-12-31 한국전자통신연구원 트랜지스터 및 그 제조방법
CN104465799B (zh) * 2013-09-25 2017-04-05 比亚迪股份有限公司 一种晶体硅太阳能电池及其制备方法
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US9960280B2 (en) 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
TWI545733B (zh) 2014-02-11 2016-08-11 群創光電股份有限公司 顯示面板
CN104102402B (zh) * 2014-06-25 2017-01-25 京东方科技集团股份有限公司 触控基板及显示装置
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
CN108352411B (zh) * 2015-10-29 2020-11-27 三菱电机株式会社 薄膜晶体管基板
US11302717B2 (en) 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI745515B (zh) * 2017-12-22 2021-11-11 啟耀光電股份有限公司 電子裝置與其製造方法
JP7397789B2 (ja) * 2018-03-23 2023-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11157717B2 (en) * 2018-07-10 2021-10-26 Next Biometrics Group Asa Thermally conductive and protective coating for electronic device
JP6985431B2 (ja) * 2020-01-06 2021-12-22 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型記憶装置
CN111970816B (zh) * 2020-08-27 2022-01-25 合肥鑫晟光电科技有限公司 驱动电路背板、及其制备方法、背光模组
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device
WO2023096425A1 (ko) * 2021-11-26 2023-06-01 한국세라믹기술원 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260201A (ja) 2004-02-10 2005-09-22 Seiko Epson Corp ゲート絶縁膜、半導体素子、電子デバイスおよび電子機器
JP2006005370A (ja) 2005-07-19 2006-01-05 Toshiba Corp 半導体装置の製造方法
WO2008114588A1 (ja) 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
JP2008281988A (ja) 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
JP2009176864A (ja) 2008-01-23 2009-08-06 Canon Inc 電界効果型トランジスタ
JP2010531059A (ja) 2007-06-19 2010-09-16 サムスン エレクトロニクス カンパニー リミテッド 酸化物半導体及びこれを含む薄膜トランジスタ

Family Cites Families (162)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2903134B2 (ja) * 1990-11-10 1999-06-07 株式会社 半導体エネルギー研究所 半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3158749B2 (ja) 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
JP3420653B2 (ja) * 1995-03-16 2003-06-30 株式会社東芝 薄膜トランジスタおよび液晶表示素子
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
EP0984492A3 (en) 1998-08-31 2000-05-17 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising organic resin and process for producing semiconductor device
JP4472064B2 (ja) 1998-08-31 2010-06-02 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3143610B2 (ja) * 1998-12-08 2001-03-07 株式会社半導体エネルギー研究所 薄膜絶縁ゲイト型半導体装置およびその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3308512B2 (ja) * 1999-11-08 2002-07-29 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2001326069A (ja) * 2000-05-15 2001-11-22 Idemitsu Kosan Co Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6436799B1 (en) * 2000-09-26 2002-08-20 Cypress Semiconductor, Corporation Process for annealing semiconductors and/or integrated circuits
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3948220B2 (ja) * 2001-04-23 2007-07-25 セイコーエプソン株式会社 成膜方法、電気光学装置の製造方法、および常圧ｃｖｄ装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
CN1332451C (zh) * 2001-09-12 2007-08-15 日本电气株式会社 半导体器件及其制造方法
AU2002365082A1 (en) * 2001-10-11 2003-07-24 Arizona Board Of Regents Superhard dielectric compounds and methods of preparation
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2003149681A (ja) * 2002-07-18 2003-05-21 Seiko Epson Corp 液晶パネル用基板、液晶パネル及び投射型表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3987418B2 (ja) * 2002-11-15 2007-10-10 株式会社東芝 半導体記憶装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4329445B2 (ja) 2003-08-04 2009-09-09 セイコーエプソン株式会社 電気光学装置並びに電子機器
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4932173B2 (ja) * 2004-03-25 2012-05-16 株式会社半導体エネルギー研究所 膜パターンの形成方法
US7223641B2 (en) 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
JP4785396B2 (ja) 2004-03-26 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR200374579Y1 (ko) * 2004-11-19 2005-02-02 툴디자인 (주) 영상-음향 기기의 회전식 벽체 내장 시스템
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP5094019B2 (ja) 2005-01-21 2012-12-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP2007043113A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5224676B2 (ja) * 2005-11-08 2013-07-03 キヤノン株式会社 表示装置の製造方法
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4930704B2 (ja) * 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007298602A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5298407B2 (ja) * 2006-04-28 2013-09-25 凸版印刷株式会社 反射型表示装置および反射型表示装置の製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008112909A (ja) 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP4645581B2 (ja) 2006-11-30 2011-03-09 富士ゼロックス株式会社 画像処理装置、画像読取装置及び画像形成装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
CN101232016B (zh) * 2007-01-23 2011-01-12 联华电子股份有限公司 具有双重全金属硅化物栅极的半导体元件及其制造方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7947981B2 (en) 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
CN101632179B (zh) * 2007-04-06 2012-05-30 夏普株式会社 半导体元件及其制造方法、以及包括该半导体元件的电子器件
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2008311212A (ja) 2007-05-14 2008-12-25 Sony Corp 有機エレクトロルミネッセンス表示装置
US7915816B2 (en) 2007-05-14 2011-03-29 Sony Corporation Organic electroluminescence display device comprising auxiliary wiring
KR101345378B1 (ko) * 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8247273B2 (en) * 2007-07-17 2012-08-21 Sharp Kabushiki Kaisha Semiconductor device provided with thin film transistor and method for manufacturing the semiconductor device
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
US8319214B2 (en) 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5489445B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101343570B1 (ko) * 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
KR101201891B1 (ko) * 2009-03-26 2012-11-16 한국전자통신연구원 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
WO2011027723A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
JP5330603B2 (ja) * 2010-08-07 2013-10-30 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260201A (ja) 2004-02-10 2005-09-22 Seiko Epson Corp ゲート絶縁膜、半導体素子、電子デバイスおよび電子機器
JP2006005370A (ja) 2005-07-19 2006-01-05 Toshiba Corp 半導体装置の製造方法
WO2008114588A1 (ja) 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
JP2008281988A (ja) 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
JP2010531059A (ja) 2007-06-19 2010-09-16 サムスン エレクトロニクス カンパニー リミテッド 酸化物半導体及びこれを含む薄膜トランジスタ
JP2009176864A (ja) 2008-01-23 2009-08-06 Canon Inc 電界効果型トランジスタ

Also Published As

Publication number Publication date
JP2011077515A (ja) 2011-04-14
JP2022036112A (ja) 2022-03-04
JP4967053B2 (ja) 2012-07-04
WO2011027723A1 (en) 2011-03-10
KR101836532B1 (ko) 2018-04-19
KR20120050513A (ko) 2012-05-18
TW201628201A (zh) 2016-08-01
TWI604617B (zh) 2017-11-01
US8541780B2 (en) 2013-09-24
TWI418040B (zh) 2013-12-01
KR101269812B1 (ko) 2013-05-30
JP5205529B2 (ja) 2013-06-05
JP2021052191A (ja) 2021-04-01
JP2015195392A (ja) 2015-11-05
JP6553773B2 (ja) 2019-07-31
JP6359702B2 (ja) 2018-07-18
JP6802330B2 (ja) 2020-12-16
US20130228782A1 (en) 2013-09-05
US20150187955A1 (en) 2015-07-02
JP2012147013A (ja) 2012-08-02
JP2017098586A (ja) 2017-06-01
US9537012B2 (en) 2017-01-03
JP2013149982A (ja) 2013-08-01
CN103151387A (zh) 2013-06-12
TW201126721A (en) 2011-08-01
CN102598283B (zh) 2016-05-18
JP2019186567A (ja) 2019-10-24
JP6097343B2 (ja) 2017-03-15
US20110057188A1 (en) 2011-03-10
KR20130032916A (ko) 2013-04-02
TW201334195A (zh) 2013-08-16
JP5775891B2 (ja) 2015-09-09
US9130041B2 (en) 2015-09-08
CN105810753A (zh) 2016-07-27
TWI539604B (zh) 2016-06-21
JP2018148236A (ja) 2018-09-20
CN102598283A (zh) 2012-07-18
JP7275241B2 (ja) 2023-05-17

Similar Documents

Publication Publication Date Title
JP6994553B2 (ja) 表示装置
JP6953570B2 (ja) 半導体装置の作製方法
JP7002513B2 (ja) 半導体装置及び半導体装置の作製方法
JP6334033B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211213

R150 Certificate of patent or registration of utility model

Ref document number: 6994553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150