JP2010531059A - 酸化物半導体及びこれを含む薄膜トランジスタ - Google Patents

Abstract

【課題】酸化物半導体及びこれを含む薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタは、ゲートと、ゲートに対応する位置に形成され、Ｚｎ原子と、Ｈｆ及びＣｒ原子のうちの少なくとも一つを含む物質からなる酸化物半導体を含んで形成されたチャンネルと、ゲートとチャンネルとの間に形成されたゲート絶縁層と、チャンネルの各々の側部に接触して形成されたソース及びドレインと、を備える。本発明によれば、酸化物半導体を利用してＬＣＤ、ＯＬＥＤなど平板ディスプレイの駆動トランジスタ、メモリ素子の周辺回路構成のためのトランジスタなどの多様な電子素子を製造することができる。
【選択図】図１

Description

本発明は、酸化物半導体及びこれを含む薄膜トランジスタに係り、更に詳細には、Ｚｎ酸化物に新たな物質を添加した酸化物半導体及びこれを含む薄膜トランジスタに関する。

薄膜トランジスタ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）は、多様な応用分野に利用されており、例えば、ディスプレイ分野でスイッチング及び駆動素子として利用されており、クロスポイント型メモリ素子の選択スイッチとして使われている。

現在、ＴＶ用パネルとして液晶ディスプレイ（ＬＣＤ）が主軸をなしている中、有機発光ディスプレイ（ＯＬＥＤ）もＴＶに応用されている。現在、ＴＶ用ディスプレイ技術は、市場の要求に沿って開発されている。市場が要求する事項としては、大型化されたＴＶやＤＩＤ（Ｄｉｇｉｔａｌ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、低価格、高画質（動的映像表現力、高解像度、明るさ、明暗比、色再現力）などがある。このような要求事項を満足させるために、ガラスなどの基板の大型化と共に、優秀な性能を有するディスプレイのスイッチング及び駆動素子として利用される薄膜トランジスタ（ＴＦＴ）が要求される。

ディスプレイの駆動及びスイッチング素子として使われるものとして、非晶質シリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）がある。ａ−Ｓｉ ＴＦＴは、相対的に廉価で４ｍ^２を超える大型基板上に均一に形成されうる素子であり、現在最も広く使われている素子である。しかし、ディスプレイの大型化及び高画質化の趨勢によって、素子性能も高性能が要求され、移動度０．５ｃｍ^２／Ｖｓレベルの既存のａ−Ｓｉ ＴＦＴは、もう限界に達している。従って、ａ−Ｓｉ ＴＦＴより高い移動度を有する高性能ＴＦＴ及び製造技術が必要とされている。

ａ−Ｓｉ ＴＦＴに比べて良好な性能を有する多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）は、数十〜数百ｃｍ^２／Ｖｓの高い移動度を有するために、既存のａ−Ｓｉ ＴＦＴでは実現が難しかった高画質のディスプレイに適用しうる性能を有する。また、ｐｏｌｙ−Ｓｉ ＴＦＴはａ−Ｓｉ ＴＦＴに比べて素子特性の劣化問題が少ない。しかし、ｐｏｌｙ−Ｓｉ ＴＦＴを製作するには、ａ−Ｓｉ ＴＦＴに比べて複雑な工程が必要であり、それによる追加費用も増加する。例えば、ｐ−Ｓｉ ＴＦＴは、ディスプレイの高画質化やＯＬＥＤのような製品への応用に適しているが、コスト面では、既存ａ−Ｓｉ ＴＦＴに比べて劣るので、応用に制限がある。そして、ｐ−Ｓｉ ＴＦＴの場合、製造装置の限界や均一度不良のような技術的な問題によって、現在までは、１ｍ^２を超える大型基板を利用した製造工程は実現されていないために、ＴＶ製品への応用が難しい。

ａ−Ｓｉ ＴＦＴの長所とｐｏｌｙ−Ｓｉ ＴＦＴの長所とをいずれも有する新たなＴＦＴ技術の代表的なものとして酸化物半導体素子がある。

酸化物半導体素子としては、例えば、ＺｎＯ系薄膜トランジスタがある。現在ＺｎＯ系物質として、例えば、Ｚｎ酸化物、Ｇａ−Ｉｎ−Ｚｎ酸化物などがある。ＺｎＯ系半導体素子は、低温工程で製作が可能な非晶質ＺｎＯ系半導体で製造できるために、基板の大面積化が容易な長所を有する。また、ＺｎＯ系半導体は、高移動度の物質であり、多結晶シリコンのような良好な電気的特性を有する。現在、移動度（ｍｏｂｉｌｉｔｙ）の高い酸化物半導体物質層、即ち、ＺｎＯ系物質層を薄膜トランジスタのチャンネル領域に使用するための研究が進められている。ＺｎＯ系物質として、Ｚｎ酸化物、Ｇａ−Ｉｎ−Ｚｎ酸化物等がある。

本発明は、酸化物半導体及びこれを含む薄膜トランジスタ（ＴＦＴｓ）に関するもので、本発明の目的は、Ｚｎ原子とＨｆ又はＣｒ原子とを含む酸化物半導体及びこれを含む薄膜トランジスタを提供することにある。

少なくとも一実施形態は、Ｚｎ酸化物と添加物質（例えば、Ｈｆ、Ｃｒ等）を含む酸化物半導体を提供する。また、少なくとも他の実施形態は、この酸化物半導体を含むチャンネル領域を有する酸化物薄膜トランジスタを提供する。

上記目的を達成するためになされた本発明の酸化物半導体は、Ｚｎ原子とＨｆ又はＣｒ原子とを含むことを特徴とする。
本発明において、前記酸化物半導体は、Ｚｎ酸化物にＨｆ又はＣｒが加えられた物質でありうる。
本発明において、前記酸化物半導体は、Ｚｎ−Ｉｎ複合酸化物にＨｆ又はＣｒが加えられた物質でありうる。
本発明において、前記酸化物半導体は、Ｈｆ：Ｉｎ：Ｚｎのａｔ％比が０．５〜１０：１〜２０：０．５〜４０の範囲でありうる。
本発明において、前記酸化物半導体は、Ｈｆ：Ｉｎ：Ｚｎのａｔ％比が１：９〜１９：４．８〜１４の範囲でありうる。
本発明において、前記酸化物半導体は、非晶質相領域及び結晶質相領域を含みうる。
本発明において、前記酸化物半導体は、非晶質相領域、非晶質相と結晶質相との混在領域、及び結晶質相領域が順次に形成されたものでありうる。
本発明において、前記非晶質相領域は、１０〜５０ｎｍの範囲の厚さに形成されたものでありうる。
本発明において、前記非晶質相領域は、２０〜３０ｎｍの範囲の厚さに形成されたものでありうる。
本発明において、前記酸化物半導体は、Ｉ族元素、ＩＩ族元素、ＩＩＩ族元素、ＩＶ族元素、又はＬｎ系元素を更に含みうる。

上記目的を達成するためになされた本発明の酸化物薄膜トランジスタは、ゲートと、前記ゲートに対応する位置に形成され、Ｚｎ原子とＨｆ原子又はＣｒ原子とを含む酸化物半導体を含んで形成されたチャンネルと、前記ゲートとチャンネルとの間に形成されたゲート絶縁層と、前記チャンネルの各々の側部に接触して形成されたソース及びドレインと、を備えることを特徴とする。

また、上記目的を達成するためになされた本発明の酸化物薄膜トランジスタは、ゲートと、前記ゲートに対応する位置に形成され、非晶質相及び結晶質相を含む構造で形成された酸化物半導体であるチャンネルと、前記ゲートとチャンネルとの間に形成されたゲート絶縁層と、前記チャンネルの各々の側部に接触して形成されたソース及びドレインと、を備えることを特徴とする。

本発明によれば、酸化物半導体を利用してＬＣＤ、ＯＬＥＤなど平板ディスプレイの駆動トランジスタ、メモリ素子の周辺回路構成のためのトランジスタなどの多様な電子素子を製造することができる。また、本発明による酸化物薄膜トランジスタは、ボトムゲート型又はトップゲート型として使うことができる。

本発明の一実施形態による酸化物ＴＦＴを示す断面図である。 本発明の一実施形態による酸化物ＴＦＴの製造方法を示す図面である。 本発明の一実施形態による酸化物ＴＦＴの製造方法を示す図面である。 本発明の一実施形態による酸化物ＴＦＴの製造方法を示す図面である。 本発明の一実施形態による酸化物ＴＦＴの製造方法を示す図面である。 本発明の一実施形態による酸化物ＴＦＴの製造方法を示す図面である。 ＩｎＺｎＯにＨｆを添加したサンプルの熱処理温度によるＸＲＤの測定結果を示すグラフである。 ＩｎＺｎＯにＨｆを添加したサンプルのＴＥＭ写真を示す結果である。 ＩｎＺｎＯにＨｆを添加したサンプルのＴＥＭ写真を示す結果である。 ＩｎＺｎＯにＨｆを添加したサンプルのＴＥＭ写真を示す結果である。 ＩｎＺｎＯにＨｆを添加したサンプルのＴＥＭ写真を示す結果である。 本発明の一実施形態による酸化物ＴＦＴのゲート電圧に対するドレイン電流値を示すグラフである。 本発明の一実施形態による酸化物ＴＦＴのゲート電圧（０．１Ｖ、５Ｖ、１０Ｖ、１５Ｖ、２０Ｖ）別のドレイン電圧（Ｖ_ｄ）−ドレイン電流（Ｉ_ＤＳ）の変化を示すグラフである。 Ｈｆ−Ｉｎ−Ｚｎの組成による酸化物ＴＦＴのゲート電圧（Ｖ_ＧＳ）に対するドレイン電流（Ｉ_ＤＳ）値を示すグラフである。

以下、図面を参照しながら、本発明の一実施形態による酸化物半導体及びこれを含む酸化物ＴＦＴについて詳細に説明する。図面に示した各層の厚さ及び幅は、説明のために多少誇張して表現した。

本発明による酸化物半導体は、Ｚｎ酸化物又はＩｎ−Ｚｎ複合酸化物にＨｆ又はＣｒが添加された物質である。

Ｈｆは、電気陰性度が１．３であり、電気陰性度が３．５である酸素との電気陰性度の差は、２．２であって、イオン結合が非常に強い酸化物を形成する。そして、Ｈｆのイオン半径は、０．０７８ｎｍであって、イオン半径が０．０７４ｎｍであるＺｎと類似している。従って、Ｚｎ酸化物又はＩｎ−Ｚｎ複合酸化物にＨｆが添加された場合、結晶格子の変形なしにＺｎとの置換が容易に発生しうる。そして、Ｃｒは、電気陰性度が１．６であり、電気陰性度が３．５である酸素との電気陰性度の差が１．９であって、イオン結合が非常に強い酸化物を形成しうる。

ａ−Ｓｉ：Ｈの場合は、ａ−Ｓｉと水素Ｈとの間で共有結合しているが、この結合は、方向性を有するｓｐ３配位結合して非晶質相として存在すると、酸素結合している電子雲が捩れる。これにより、弱い結合が存在する。このような結合構造を有するＴＦＴを長期間駆動すれば、結合領域に電子又はホールが蓄積されて結果的に結合が切れ、しきい電圧（Ｖｔｈ）の移動によって信頼性に問題が発生する。一方、イオン結合の場合は、陽イオン電子雲が大きくなって酸素陰イオンの結合に関係なくオーバーラップされ、結晶質相でも非晶質相でも弱い結合が存在しないことから、しきい電圧（Ｖｔｈ）の変化がほとんどないか又は小さい信頼性の高いＴＦＴの製造に寄与すると考えられる。本発明の実施形態で、Ｈｆ又はＣｒが添加されたＺｎ酸化物又はＺｎ−Ｉｎ複合酸化物は、このようなイオン結合が殆どの結合を形成するが、全ての結合がイオン結合である必要はない。

酸化物半導体は、Ｌｉ、ＫのようなＩ族元素、Ｍｇ、Ｃａ、ＳｒのようなＩＩ族元素、Ｇａ、Ａｌ、Ｉｎ、ＹのようなＩＩＩ族元素、Ｔｉ、Ｚｒ、Ｓｉ、Ｓｎ、ＧｅのようなＩＶ族元素、Ｔａ、Ｖｂ、Ｎｂ、ＳｂのようなＶ族元素、又はＬｎ系元素（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）を更に含むことができる。

本発明による酸化物半導体は、ＬＣＤ、ＯＬＥＤに使われる駆動トランジスタのチャンネル物質として適用され、メモリ素子の周辺回路を構成するトランジスタ、又は選択トランジスタのチャンネル物質として適用される。

図１は、本発明の一実施形態による酸化物ＴＦＴを示す断面図である。図１では、ボトムゲート型ＴＦＴを表したが、本発明によるＴＦＴは、トップゲート型及びボトムゲート型ＴＦＴの何れにも適用される。

図１を参照すると、本発明の一実施形態による酸化物ＴＦＴは、表面に酸化層１２が形成された基板１１を備える。基板１１がＳｉで形成された場合、酸化層１２は、Ｓｉ表面に熱酸化工程により形成されうる。基板１１の一領域上にゲート１３が形成され、基板１１及びゲート１３上にゲート絶縁層１４が形成される。ゲート１３は、上面及び２つの傾斜した側面を有する構造、例えば、上部幅が下部幅より狭い台形（ｔｒａｐｅｚｏｉｄａｌ）の断面を有するものでありうる。ゲート絶縁層１４は、ゲート１３の上面及び側面と酸化層１２の上面の露出面とを覆うように形成されたものでありうる。ここで、酸化層１２を示したが、これは省略可能である。

ゲート１３に対応するゲート絶縁層１４上には、チャンネル１５が形成されている。チャンネル１５の幅は、ゲート１３の下面の幅に対応するように、実質的に同一に形成されうる。チャンネル１５の両側部及びゲート絶縁層１４上には、ソース１６ａ及びドレイン１６ｂが形成されている。

本発明による酸化物薄膜トランジスタは、Ｚｎ酸化物又はＩｎ−Ｚｎ複合酸化物にＨｆ又はＣｒを添加したチャンネル１５を備えうる。

以下、図１に示した本発明の一実施形態による酸化物ＴＦＴを形成する各層の形成物質について説明すると、次の通りである。基板１１は、一般的な半導体素子に使われる基板を使用し、例えば、Ｓｉ、ガラス、又は有機物材料を使用しうる。基板１１の表面に形成された酸化層１２は、例えば、Ｓｉ基板を熱酸化して形成されたＳｉＯ_２でありうる。ゲート１３には、伝導性物質を使用し、例えば、Ｔｉ、Ｐｔ、Ｒｕ、Ａｕ、Ａｇ、Ｍｏ、Ａｌ、Ｗ又はＣｕのような金属、又はＩＺＯ（ＩｎＺｎＯ）又はＡＺＯ（ＡｌＺｎＯ）のような金属、又は伝導性酸化物でありうる。ゲート絶縁層１４は、通常的な半導体素子に使われる絶縁物質を使用して形成しうる。具体的に、ＳｉＯ_２、又はＳｉＯ_２より誘電率の高いＨｉｇｈ−Ｋ物質であるＨｆＯ_２、Ａｌ_２Ｏ_３、Ｓｉ_３Ｎ_４、又はこれらの混合物を使用しうる。ソース１６ａ及びドレイン１６ｂは、伝導性物質を使用して形成し、例えば、Ｔｉ、Ｐｔ、Ｒｕ、Ａｕ、Ａｇ、Ｍｏ、Ａｌ、Ｗ、又はＣｕのような金属、又はＩＺＯ（ＩｎＺｎＯ）又はＡＺＯ（ＡｌＺｎＯ）のような金属、又は伝導性酸化物を使用しうる。

以下、図２〜図６を参照して、本発明の一実施形態による酸化物ＴＦＴの製造方法について説明する。

図２を参照すると、先ず、基板１１を設ける。基板１１は、Ｓｉ、ガラス、又は有機物材料を使用しうる。Ｓｉを基板１１として使用する場合、熱酸化工程によって基板１１の表面に酸化層１２、例えば、ＳｉＯ_２を形成しうる。そして、基板１１上に金属又は伝導性金属酸化物などの伝導性物質１３ａを塗布する。

図３を参照すると、伝導性物質１３ａをパターニングすることによってゲート１３を形成する。図４を参照すると、ゲート１３の上部に絶縁物質を塗布し、パターニングしてゲート絶縁層１４を形成する。ゲート絶縁層は、シリコン酸化物、シリコン窒化物、ハフニウム（Ｈｆ）酸化物、アルミニウム酸化物、又はハフニウム酸化物及びアルミニウム酸化物の混合物で形成される。

図５を参照すると、ゲート絶縁層１４上にチャンネル物質をＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、又はＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）の工程で塗布した後、ゲート１３に対応するゲート絶縁層１４上にチャンネル物質が残留するようにパターニングすることによってチャンネル１５を形成する。チャンネル１５は、Ｚｎ酸化物又はＩｎ−Ｚｎ複合酸化物にＨｆ又はＣｒを添加して形成しうる。例えば、スパッタリング工程でチャンネル１５を形成する場合、ＺｎＯ又はＩｎＺｎＯで形成されたターゲットとＨｆ又はＣｒで形成されたターゲットとを工程チャンバ内に装着して、コ−スパッタリング工程でチャンネル１５を形成しうる。また、ＺｎＯ又はＩｎＺｎＯにＨｆ又はＣｒを更に含む単一ターゲットを使用しうる。

図６を参照すると、金属又は伝導性金属酸化物の物質をチャンネル１５及びゲート絶縁層１４上に塗布した後、チャンネル１５の両側部に連結されるようにパターニングすることによってソース１６ａ及びドレイン１６ｂを形成する。最後に、４００°Ｃ以下、例えば、３００°Ｃの温度で一般的なファーネス、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）、レーザ又はホットプレートなどを利用して熱処理工程を実施する。

＜製造例＞
本実施形態では、シリコン表面にシリコン酸化物が１００ｎｍ形成された基板を設ける。基板の表面の一部領域にＭｏ（Ｍｏｌｙｂｄｅｎｕｍ）で２００ｎｍ厚のゲートを形成した後、基板及びゲートの上部に２００ｎｍ厚のシリコン窒化物を塗布してゲート電極層を形成する。そして、ゲートに対応するゲート電極層上に酸化物半導体を塗布してチャンネルを形成する。チャンネル形成の具体的な工程を説明すれば、次の通りである。ターゲットには、９９．９９％のＩｎＺｎＯターゲット（Ｉｎ：Ｚｎ＝１：１ａｔ％）及び９９．９％のＨｆターゲットを使用した。これらのターゲットをスパッタのチャンバ内に装着した。常温でＡｒ及びＯ_２ガスをＡｒ：Ｏ_２＝９５ｓｃｃｍ：５ｓｃｃｍで供給して全体ガス圧力を５ｍＴｏｒｒに維持し、ＩｎＺｎＯのターゲットに１５０ｗａｔｔの電力を印加し、Ｈｆターゲットに２０ｗａｔｔの電力を印加してコ−スパッタリングを実施した。これにより、約７０ｎｍ厚のＩｎＺｎＯにＨｆが含まれた酸化物半導体薄膜を塗布してチャンネルを形成した。ここで、ＩｎＺｎＯターゲットの代わりに、ＺｎＯターゲットを使用することも可能である。そして、チャンネルの両側にソース及びドレインでＴｉ／Ｐｔ（１０／１００ｎｍ）二重層を形成させた。次いで、１５０°Ｃ及び３００°Ｃで１時間熱処理工程を実施した。

上述のように製造した実施形態による酸化物半導体についてＸＲＤ（Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ：Ｘ線回折）特性を測定し、その結果を図７に示した。熱処理によって熱処理しないサンプル（ａｓ−ｄｅｐ）、１５０°Ｃ、及び３００°Ｃで熱処理したサンプルを準備して測定した。測定条件は、ｐｏｗｅｒ ４０Ｋｅｖ、４０ｍＡ、Ｃｕターゲットである。

図７を参照すると、熱処理しないサンプル（ａｓ−ｄｅｐ）、１５０°Ｃ、及び３００°Ｃで熱処理したサンプルが何れも約３０°Ｃの近くで現れるピークを観察しうる。このように、約３０°Ｃの付近で観察されるピークは、Ｚｎ酸化物系半導体物質特有の非晶質相を表す。そして、約６０°Ｃの近くでもピークを観察しうる。この時に現れるピークは、ナノ結晶質相を表す。

本実施形態による酸化物半導体の各領域の正確な結晶質相を確認するために、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真及び回折パターン写真を調べた。

図８を参照すると、ＳｉＯ_２絶縁層上にＨｆが添加されたＩＺＯ（ＩｎＺｎＯ）物質で酸化物半導体を形成した後、断面ＴＥＭ写真を撮影した。ここで、Ａ領域は、ＳｉＯ_２絶縁層と酸化物半導体層との境界領域であり、Ｂ領域は、酸化物半導体層の中間領域であり、Ｃ領域は、酸化物半導体層の上部領域である。Ａ〜Ｃ領域の各々に対して測定した断面ＴＥＭ写真及び回折パターン写真を、図９〜図１１に示した。図８〜図１１は、１５０°Ｃで熱処理を進めたサンプルを基準としてイメージを撮影したが、熱処理による結晶性の変化はなく、熱処理しないサンプル及び３００°Ｃの熱処理サンプルでも同じ様相を表すことを確認した。

図９を参照すると、Ａ領域は、非晶質相のみが存在している。具体的に、これを確認するため、図９の左側上部にＡ領域の回折パターン写真を示した。回折パターンを参照すると、全体的に薄い丸い環形のみが現れており、これは、酸化物半導体の下部領域が結晶質相ではない非晶質相であることが分かる。

図１０を参照すると、Ｂ領域では、非晶質相及び結晶質相が共存している。Ｂ領域のうち一部領域で結晶質相であることを表す縞のＤ１が観察されることを確認でき、これは、非結晶質相内でナノ結晶質相が形成されていることを表す。図１０の左側上部にＢ領域に対する回折パターンを示した。回折パターンを参照すると、薄い丸い環形と共に、一部領域にドット模様が観察される。これは、非晶質相と結晶質相とが混在していることを表す。

図１１を参照すると、Ｃ領域では、結晶質相が存在している。Ｃ領域に全体的に縞のＤ２のような様々な方向性を有する縞が発生していることを確認できる。図１１の左側上部にＣ領域に対する回折パターンを示した。回折パターンを参照すると、環状に全体的に多数のドット模様が観察され、これは、様々な他の結晶方位を有する結晶質相が存在することを表す。

結果的に、本発明による酸化物半導体は、化学組成は同一であるが、非晶質相及び結晶質相が何れも形成された構造を有する。具体的に、酸化物半導体の下部領域では、非晶質相が存在し、中間層には、非晶質相と結晶質相とが混在し、上部側に行くほど結晶質相の量が増加することが確認できる。非晶質相が現れる領域の位置が確認され、酸化物半導体の非晶質相領域は１０〜５０ｎｍ内の厚さの範囲に形成され、その厚さは、２０〜３０ｎｍの厚さとなりうる。

図１２は、本発明の一実施形態による酸化物ＴＦＴ（チャンネルサイズ：Ｗ／Ｌ＝５０μｍ／４μｍ）の性能を検査した結果を表したものであり、ソース／ドレイン電圧（０．１Ｖ、１０Ｖ）別のゲート電圧（Ｖ_ＧＳ）−ドレイン電流（Ｉ_ＤＳ）の変化を表したグラフである。図１２を参照すると、オン電流が約１０^−３〜１０^−５Ａで、オフ電流が１０^−１２Ａ以下であり、オン／オフ電流比は、１０^７以上であるということが分かる。

図１３は、本発明の一実施形態による酸化物ＴＦＴに対して、ゲート電圧を０．１、５、１０、１５、及び２０Ｖで印加する場合、ドレイン電圧（Ｖ_ｄ）によるドレイン電流（Ｉ_ＤＳ）値を示すアウトプットグラフである。

図１３を参照すると、ゲート電圧を０．１Ｖ印加する場合、ドレイン電圧が上昇してもドレイン電流値の変化はないということが分かる。しかし、ゲート電圧を５Ｖ以上で印加する場合、ドレイン電圧を上昇させれば、ドレイン電流値も次第に増加するということが分かる。図１２及び図１３から計算されたチャンネル移動度は、２０ｃｍ^２／Ｖｓｅｃであり、図１２から計算されたゲートスイング電圧は、約２３１ｍＶ／ｄｅｃである。

これにより、本実施形態による酸化物ＴＦＴは、高いオン／オフ電流比と低いオフ電流とを表し、ヒステリシスがないので、トランジスタとしての特性を満足させるということが分かる。一方、ＩｎＺｎ酸化物にＨｆの添加量を調節して酸化物ＴＦＴを製造し、これによりゲート電圧（Ｖ_ＧＳ）−ドレイン電流（Ｉ_ＤＳ）の変化を測定した。ここで、ＩＺＯターゲットの電力は１５０Ｗに固定し、Ｈｆ１５、Ｈｆ２０、Ｈｆ３０、及びＨｆ３５は、各々スパッタリング工程でＨｆターゲットに対する電力を１５ｗａｔｔ、２０ｗａｔｔ、３０ｗａｔｔ、及び３５ｗａｔｔに変化させ、Ｈｆの添加量を調節して酸化物半導体薄膜を形成した。このように形成した酸化物半導体物質に対して組成を検査するために、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）−ＡＥＳ（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析を実施した。それぞれのサンプルに対するＨｆ、Ｉｎ及びＺｎの組成を分析した結果を表１に表した。

表１を参照すると、Ｈｆターゲットの印加電流を増加させるほどＨｆの添加量が増加することを確認できる。

図１４は、酸化物薄膜を２００°Ｃで熱処理した後、これを利用してトランジスタ（チャンネルサイズ：Ｗ／Ｌ＝５０μｍ／４μｍ）を製造した後にゲート電圧（Ｖ_ＧＳ）−ドレイン電流（Ｉ_ＤＳ）の変化を測定したグラフである。図１４を参照すると、Ｈｆの添加量が増加するほどオン電圧（Ｖｏｎ）が右側に移動することが分かり、オン電流（Ｉｏｎ）値が順次に減少していることが分かる。

一方、蒸着された薄膜の組成成分比、ＩＤＳ−ＶＧＳグラフ、移動度特性は、使われるターゲットの種類、蒸着時のターゲット印加電圧、蒸着装置、蒸着圧力、酸素分圧条件、基板温度等によって変更可能である。例えば、ＩｎＺｎＯターゲットとＨｆターゲットとの２種類を使用する代わりにＨｆＩｎＺｎＯ単一ターゲットを使用する場合、蒸着された薄膜組成が変わりうる。また、蒸着された薄膜組成が同じ場合であっても、蒸着条件によって薄膜特性の変更が可能である。例えば、スパッタリング工程で酸化物半導体を蒸着する場合、酸素分圧によって酸化物の抵抗範囲は大きく変わりうる。酸素分圧が適量以下に調節される場合、蒸着された薄膜の抵抗が低い薄膜を蒸着し、酸素分圧を高く調節する場合、抵抗の高い薄膜を蒸着しうる。

このような側面によって、本発明の一実施形態による酸化物半導体において、Ｈｆ：Ｉｎ：Ｚｎのａｔ％比は、０．５〜１０：１〜２０：０．５〜４０の範囲でＴＦＴのチャンネルとして使用しうることが予測され、前記Ｈｆ：Ｉｎ：Ｚｎのａｔ％比は、１：７〜１９：４．８〜１４の範囲でありうる。表１によれば、Ｈｆ：Ｉｎ：Ｚｎのａｔ％が１：７〜１９：４．８〜１４の範囲内で酸化物ＴＦＴの特性が現れるということが確認できる。

以上、図面を参照しながら本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

１１ 基板
１２ 酸化層
１３ ゲート
１３ａ 伝導性物質
１４ ゲート絶縁層
１５ チャンネル
１６ａ ソース
１６ｂ ドレイン

Claims (38)

1. 酸化物半導体であって、
   Ｚｎ及びＨｆを含むことを特徴とする酸化物半導体。
2. 前記酸化物半導体は、Ｚｎ酸化物にＨｆが加えられた物質であることを特徴とする請求項１に記載の酸化物半導体。
3. 前記酸化物半導体は、Ｚｎ−Ｉｎ複合酸化物にＨｆが加えられた物質であることを特徴とする請求項１に記載の半導体酸化物。
4. 前記酸化物半導体は、Ｈｆ：Ｉｎ：Ｚｎのａｔ％比が０．５〜１０：１〜２０：０．５〜４０の範囲であることを特徴とする請求項３に記載の酸化物半導体。
5. 前記酸化物半導体は、Ｈｆ：Ｉｎ：Ｚｎのａｔ％比が１：９〜１９：４．８〜１４の範囲であることを特徴とする請求項３に記載の酸化物半導体。
6. 前記酸化物半導体は、非晶質相領域及び結晶質相領域を含む構造であることを特徴とする請求項１に記載の酸化物半導体。
7. 前記酸化物半導体は、非晶質相領域、非晶質相と結晶質相との混在領域、及び結晶質相領域を含む構造であることを特徴とする請求項６に記載の酸化物半導体。
8. 前記非晶質相領域は、１０〜５０ｎｍの範囲の厚さに形成されることを特徴とする請求項７に記載の酸化物半導体。
9. 前記非晶質相領域は、２０〜３０ｎｍの範囲の厚さに形成されることを特徴とする請求項７に記載の酸化物半導体。
10. 前記酸化物半導体は、Ｉ族元素、ＩＩ族元素、ＩＩＩ族元素、ＩＶ族元素、及びＬｎ系元素の一群から選択された少なくとも１つの元素を更に含むことを特徴とする請求項１に記載の酸化物半導体
11. 酸化物薄膜トランジスタであって、
    ゲートと、
    前記ゲートに対応する位置に形成され、Ｚｎ及びＨｆを含む酸化物半導体を含んで形成されたチャンネルと、
    前記ゲートとチャンネルとの間に形成されたゲート絶縁層と、
    前記チャンネルの各々の側部に接触して形成されたソース及びドレインと、を備えることを特徴とする酸化物薄膜トランジスタ。
12. 前記酸化物半導体は、Ｚｎ酸化物にＨｆが加えられた物質であることを特徴とする請求項１１に記載の酸化物薄膜トランジスタ。
13. 前記酸化物半導体は、Ｚｎ−Ｉｎ複合酸化物にＨｆが加えられた物質であることを特徴とする請求項１１に記載の酸化物薄膜トランジスタ。
14. 前記チャンネルは、Ｈｆ：Ｉｎ：Ｚｎのａｔ％比が０．５〜１０：１〜２０：０．５〜４０の範囲であることを特徴とする請求項１３に記載の酸化物薄膜トランジスタ。
15. 前記酸化物半導体は、Ｈｆ：Ｉｎ：Ｚｎのａｔ％比が１：７〜１９：４．８〜１４の範囲であることを特徴とする請求項１３に記載の酸化物薄膜トランジスタ。
16. 前記チャンネルは、非晶質相領域及び結晶質相領域を含む構造であることを特徴とする請求項１１に記載の酸化物薄膜トランジスタ。
17. 前記チャンネルは、非晶質相領域、非晶質相と結晶質相との混在領域、及び結晶質相領域を含む構造であることを特徴とする請求項１１に記載の酸化物薄膜トランジスタ。
18. 前記非晶質相領域は、１０〜５０ｎｍの範囲の厚さに形成されることを特徴とする請求項１６に記載の酸化物薄膜トランジスタ。
19. 前記非晶質相領域は、２０〜３０ｎｍの範囲の厚さに形成されることを特徴とする請求項１６に記載の酸化物薄膜トランジスタ。
20. 前記チャンネルは、Ｉ族元素、ＩＩ族元素、ＩＩＩ族元素、ＩＶ族元素、及びＬｎ系元素の一群から選択された少なくとも１つの元素を更に含むことを特徴とする請求項１１に記載の酸化物薄膜トランジスタ
21. 酸化物半導体であって、
    Ｚｎ及びＣｒを含むことを特徴とする酸化物半導体。
22. 前記酸化物半導体は、Ｚｎ酸化物にＣｒが加えられた物質であることを特徴とする請求項２１に記載の酸化物半導体。
23. 前記酸化物半導体は、Ｚｎ−Ｉｎ複合酸化物にＣｒが加えられた物質であることを特徴とする請求項２１に記載の半導体酸化物。
24. 前記酸化物半導体は、Ｉ族元素、ＩＩ族元素、ＩＩＩ族元素、ＩＶ族元素、及びＬｎ系元素の一群から選択された少なくとも１つの元素を更に含むことを特徴とする請求項２１に記載の酸化物半導体
25. 酸化物薄膜トランジスタであって、
    ゲートと、
    前記ゲートに対応する位置に形成され、Ｚｎ及びＣｒを含む酸化物半導体を含んで形成されたチャンネルと、
    前記ゲートとチャンネルとの間に形成されたゲート絶縁層と、
    前記チャンネルの各々の側部に接触して形成されたソース及びドレインと、を備えることを特徴とする酸化物薄膜トランジスタ。
26. 前記酸化物半導体は、Ｚｎ酸化物にＣｒが加えられた物質であることを特徴とする請求項２５に記載の酸化物薄膜トランジスタ。
27. 前記酸化物半導体は、Ｚｎ−Ｉｎ複合酸化物にＣｒが加えられた物質であることを特徴とする請求項２５に記載の酸化物薄膜トランジスタ。
28. 前記チャンネルは、Ｉ族元素、ＩＩ族元素、ＩＩＩ族元素、ＩＶ族元素、及びＬｎ系元素の一群から選択された少なくとも１つの元素を更に含むことを特徴とする請求項２５に記載の酸化物薄膜トランジスタ。
29. 酸化物半導体であって、
    Ｚｎと、Ｈｆ及びＣｒのうちの少なくとも１つの物質を含むことを特徴とする酸化物半導体。
30. 前記酸化物半導体は、Ｚｎ酸化物にＨｆ及びＣｒのうちの少なくとも１つの物質が加えられた物質であることを特徴とする請求項２９に記載の酸化物半導体。
31. 前記酸化物半導体は、Ｚｎ−Ｉｎ複合酸化物にＨｆ及びＣｒのうちの少なくとも１つの物質が加えられた物質であることを特徴とする請求項２９に記載の半導体酸化物。
32. 前記酸化物半導体は、非晶質相領域及び結晶質相領域を同時に含む構造であることを特徴とする請求項２９に記載の酸化物半導体。
33. 前記酸化物半導体は、非晶質相領域、非晶質相と結晶質相との混在領域、及び結晶質相領域を同時に含む構造であることを特徴とする請求項２９に記載の酸化物半導体。
34. 酸化物薄膜トランジスタであって、
    ゲートと、
    前記ゲートに対応する位置に形成され、Ｚｎと、Ｈｆ及びＣｒのうちの少なくとも１つの物質を含む酸化物半導体を含んで形成されたチャンネルと、
    前記ゲートとチャンネルとの間に形成されたゲート絶縁層と、
    前記チャンネルの各々の側部に接触して形成されたソース及びドレインと、を備えることを特徴とする酸化物薄膜トランジスタ。
35. 前記酸化物半導体は、Ｚｎ酸化物にＨｆ及びＣｒのうちの少なくとも１つが加えられた物質であることを特徴とする請求項３４に記載の酸化物薄膜トランジスタ。
36. 前記酸化物半導体は、Ｚｎ−Ｉｎ複合酸化物にＨｆ及びＣｒのうちの少なくとも１つが加えられた物質であることを特徴とする請求項３４に記載の酸化物薄膜トランジスタ。
37. 前記酸化物半導体は、非晶質相領域及び結晶質相領域を同時に含む構造であることを特徴とする請求項３４に記載の酸化物薄膜トランジスタ。
38. 前記酸化物半導体は、非晶質相領域、非晶質相と結晶質相との混在領域、及び結晶質相領域を同時に含む構造であることを特徴とする請求項３４に記載の酸化物薄膜トランジスタ。