JP2013258411A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013258411A JP2013258411A JP2013148116A JP2013148116A JP2013258411A JP 2013258411 A JP2013258411 A JP 2013258411A JP 2013148116 A JP2013148116 A JP 2013148116A JP 2013148116 A JP2013148116 A JP 2013148116A JP 2013258411 A JP2013258411 A JP 2013258411A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- electrode
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 184
- 239000003990 capacitor Substances 0.000 claims abstract description 96
- 230000015654 memory Effects 0.000 abstract description 205
- 230000007547 defect Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 299
- 238000000034 method Methods 0.000 description 31
- 238000010438 heat treatment Methods 0.000 description 27
- 239000000758 substrate Substances 0.000 description 27
- 229910044991 metal oxide Inorganic materials 0.000 description 26
- 150000004706 metal oxides Chemical class 0.000 description 26
- 238000005259 measurement Methods 0.000 description 22
- 239000012535 impurity Substances 0.000 description 21
- 229910052760 oxygen Inorganic materials 0.000 description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 19
- 239000001257 hydrogen Substances 0.000 description 19
- 229910052739 hydrogen Inorganic materials 0.000 description 19
- 239000001301 oxygen Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 15
- 229910052719 titanium Inorganic materials 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- 230000006870 function Effects 0.000 description 14
- 150000004678 hydrides Chemical class 0.000 description 13
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 13
- 150000002431 hydrogen Chemical class 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- 229910007541 Zn O Inorganic materials 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 239000012298 atmosphere Substances 0.000 description 8
- 230000014759 maintenance of location Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- 229910019092 Mg-O Inorganic materials 0.000 description 3
- 229910019395 Mg—O Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000018044 dehydration Effects 0.000 description 2
- 238000006297 dehydration reaction Methods 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 235000013305 food Nutrition 0.000 description 2
- -1 hafnium aluminate Chemical class 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 241001465754 Metazoa Species 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020994 Sn-Zn Inorganic materials 0.000 description 1
- 229910009069 Sn—Zn Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- OJIJEKBXJYRIBZ-UHFFFAOYSA-N cadmium nickel Chemical compound [Ni].[Cd] OJIJEKBXJYRIBZ-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011245 gel electrolyte Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910052987 metal hydride Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/26—Floating gate memory which is adapted to be one-time programmable [OTP], e.g. containing multiple OTP blocks permitting limited update ability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Dram (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
、書き込み時間が短く、データの書換えができない半導体記憶装置を提供する。
【解決手段】ダイオード接続した第1のトランジスタと、ダイオード接続した第1のトラ
ンジスタのソース電極及びドレイン電極の一方の端子にゲートが接続する第2のトランジ
スタと、ダイオード接続した第1のトランジスタのソース電極及びドレイン電極の一方の
端子及び第2のトランジスタのゲートに接続する容量素子を有するメモリ素子を含む半導
体記憶装置である。
【選択図】図1
Description
の動作をさせている。これらのデータは、例えば半導体記憶装置(メモリともいう。)な
どに保持することにより、一時的または永久的に用いることができる。
装置(補助記憶装置)も含むが、CPU(中央処理装置)などの半導体記憶装置のことを
意味する場合がほとんどである。
モリは、電源を切るとデータが失われる半導体記憶装置である。また、不揮発性メモリは
、電源を切った後もデータを保持し続ける半導体記憶装置であり、データを書き込んだ後
でそのデータを半永久的に保持できる。
メリットを有する。また、不揮発性メモリは、データを保持することはできるが、消費電
力が高いというデメリットを有する。このように半導体記憶装置には、各々に特徴があり
、各半導体記憶装置は扱うデータの種類又は用途に応じて使い分けられている。
や複数回書き込み、消去が可能なフラッシュメモリ、EEPROM(Electroni
cally Erasable and Programmable Read Onl
y Memory)などさまざまな種類があるが、中でも1回のみ書き込み可能であるラ
イトワンスメモリは、データの改竄が行われにくくセキュリティの面からも好ましい。
、電極をシリサイド化してショートさせるアンチヒューズタイプのメモリがある。また、
フラッシュメモリ、EEPROMなどの書き換え可能メモリを用いながら、消去を行なわ
ないメモリ領域を設けることで、論理的にライトワンスメモリとして用いる場合もある(
特許文献1参照。)。
ある。ライトワンスメモリでは、メモリ素子に恒久的な変化を与えるために、読み出し動
作で用いる電圧よりも大きい電圧を印加する必要がある。例えば、書き込み時において、
シリサイドをメモリ素子として用いるシリサイド型のライトワンスメモリであれば6〜8
Vの電圧が必要であり、フラッシュメモリまたEEPROMをライトワンスメモリとして
用いる場合は15〜18Vの電圧が必要となる。このような高電位を生成するためには昇
圧回路が必要となるため、書き込み時の消費電力が増大してしまう。また、メモリ素子に
高電圧を印加するためには、書き込み時において、デコーダ等の周辺回路にも高電位電圧
を印加する必要がある。この結果、周辺回路が高電圧に耐えられるよう耐圧を高めるため
に、チャネル長の増大やLDD領域の形成等をしなければならず、作製工程数の増加及び
高集積化の妨げとなる。
な反応で高抵抗(読み出し動作にて、後述するデータ1として認識されない程度に抵抗が
高い状態)であるショート状態となる場合がある。高抵抗であるショート状態となった素
子は実質的には不良素子となる。
できず、短時間で多くのメモリ素子に書き込むことは困難である。また、フラッシュメモ
リまたはEEPROMの場合は、同時に複数のメモリセルに書き込みが可能ではあるが、
書き込み時間が100μs程度であり、書込み時間が長い。
EPROMは、ロジック回路の誤作動によって、ライトワンスメモリに記録されていたデ
ータが書き換わるおそれがある。特に、半導体記憶装置内に書換え可能なメモリ及びライ
トワンスメモリを同一構造のメモリセルで作製するような場合に、この問題は起こりやす
い。また、悪意のあるユーザの操作によってロジック回路を誤作動させ、ライトワンスメ
モリのデータが改竄されるおそれがある。
ず、不良が発生しにくく、書き込み時間が短く、データの書換えができない半導体記憶装
置を提供することを課題とする。
のトランジスタのソース電極及びドレイン電極の一方の端子にゲートが接続する第2のト
ランジスタと、を有するメモリ素子を含む半導体記憶装置である。なお、第2のトランジ
スタのソース電極及びドレイン電極の一方の端子と、ダイオード接続した第1のトランジ
スタのソース電極及びドレイン電極の一方の端子とで寄生容量を形成する。
た第1のトランジスタのソース電極及びドレイン電極の一方の端子にゲートが接続する第
2のトランジスタと、ダイオード接続した第1のトランジスタのソース電極及びドレイン
電極の一方の端子及び第2のトランジスタのゲートに接続する容量素子を有するメモリ素
子を含む半導体記憶装置である。
れている場合にデータの書込み状態とし、オフ状態のとき、即ちしきい値電圧より低い電
圧がゲートに印加されている場合に、データの非書込み状態とする。ダイオード接続した
第1のトランジスタのソース電極及びドレイン電極の一方の端子は、アノードとして機能
する。また、ダイオード接続した第1のトランジスタのチャネル領域を酸化物半導体を用
いて形成することで、1×10−19A/μm以下、さらには1×10−20A/μm以
下とオフ電流を低減することができる。このため、データの書込によって上昇した第2の
トランジスタのゲートの電位、またはデータの書込によって上昇した第2のトランジスタ
のゲート及び容量素子の電位が、ダイオード接続した第1のトランジスタからリークしに
くく、第2のトランジスタのゲートの電位を保持することができる。即ち、一度書き込ん
だデータを保持することができる。
ンジスタのしきい値電圧以上に設定することが可能であり、書込み電圧を低減することが
可能である。また、書込み電圧用の昇圧回路を設けずともよく、書込み時の消費電力を低
減することが可能であると共に、耐圧を高めるためのチャネル長の増大や、LDD領域形
成が不要となり、メモリ素子の縮小化が可能であり、高集積化ができる。
形成することができるため、書込み不良を低減することができる。
1のトランジスタのオン電流及び容量素子の容量で決まり、第1のトランジスタのオン電
流を10−6A、容量素子の容量を1pFとしても、1μs程度で書き込みが終了する。
また、複数のメモリ素子に同時に書き込みを行なうことも可能である。このため、書き込
み時間は大幅に短縮される。
あるため、ロジック回路の誤動作によるデータの書き換えは起こらない。また、ライトワ
ンスメモリのメモリ素子の配線のレイアウトの変更のみで、書き換え可能なメモリも形成
することができるため、書き換え可能なメモリ及びライトワンスメモリを混載した半導体
記憶装置も作製することが可能である。これらのことから、半導体記憶装置のデータ保持
の安全性を高めることができる。
えができない半導体記憶装置を、コストを増大させずに作製することができる。
明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その態様及び詳細を
さまざまに変更し得ることは当業者であれば容易に理解される。したがって、本発明は以
下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて
本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用い
る。
明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限
定されない。
別するために便宜上付したものであり、その数を限定するものではない。
示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換え
ることが可能である。
ものであり、ゲート電極に電圧が印加された時にソース電極及びドレイン電極の間の電位
差に応じて電流を流すため、ソース電極及びドレイン電極は動作によって入れ替わること
があり場所による特定が困難なケースがある。そこで、トランジスタの構造を説明する場
合に、ソース電極、ドレイン電極と呼称する。または、ソース電極及びドレイン電極の一
方、他方と呼称する。または、第1の電極、第2の電極と呼称する。なお、こうした呼称
の仕方による意味の差は特にない。
本実施の形態では、本発明の一態様である半導体記憶装置の構成について、図面を用いて
説明を行う。なお、本実施の形態では、電子を多数キャリアとするn型トランジスタ(n
チャネル型トランジスタ)を用いる場合について説明するが、n型トランジスタに代えて
、正孔を多数キャリアとするp型トランジスタを用いることができるのはいうまでもない
。
ダイオード接続したトランジスタ102、トランジスタ103、及び容量素子104を有
し、トランジスタ103のゲートが、容量素子104及びトランジスタ102の第1の電
極と接続する。また、トランジスタ102の第2の電極及びゲートが接続する。ここで、
トランジスタ103のゲート、容量素子104の第1の電極、及びトランジスタ102の
第1の電極の接続領域をノードAとし、トランジスタ102の第2の電極及びゲートの接
続領域をノードBとする。
をアノードとして機能させる。また、ダイオード接続したトランジスタ102のチャネル
領域を酸化物半導体で形成することを特徴とする。酸化物半導体をチャネル領域に有する
トランジスタ102は、オフ電流が低い。また、トランジスタ102はダイオード接続さ
れており、ゲート及び第2の電極が接続している。このため、トランジスタ102がオン
状態のときは、ノードBからノードAへ電流が流れるが、オフ状態のときはノードAから
ノードBへ流れる電流が極めて少ない。
がオフする)状態をデータ0、ノードAの電位が高い(即ち、トランジスタ103がオン
する)状態をデータ1とする。
103のしきい値電圧より高い電圧を充電することで、即ち、トランジスタ103がオン
状態となる電圧をノードAに印加することで、メモリ素子101にデータ1を書き込むこ
とができる。
のゲート及び第2の電極が接続するノードBの電位が低減しても、トランジスタ102は
、オフ電流が極めて低く、且つダイオード接続されているため、トランジスタ102の第
1の電極から第2の電極へは電流が流れにくい。このため、ノードAに充電された電圧が
低減せず、ノードAの電圧を長期間保持することができる。この結果、書き込まれた情報
(データ1)は書換えられず、メモリ素子101を実質的にライトワンスメモリとして動
作させることができる。なお、容量素子104の容量は、必要とするデータの保持時間に
応じて適宜設計する。
ジスタ102の第1の電極において、寄生容量が形成される場合には、敢えて容量素子1
04を設ける必要はない。この場合のメモリ素子は、図1(B)に示すように、ダイオー
ド接続したトランジスタ102及びトランジスタ103を有し、トランジスタ103のゲ
ートが、トランジスタ102の第1の電極と接続する。また、トランジスタ102の第2
の電極及びゲートが接続する。
アレイの形態を図2及び図3に示す。
第1の電極がメモリ素子111に接続し、第2の電極が書込み用ビット線BL1に接続す
るトランジスタ115と、ゲートが読出し用ワード線WL2に接続し、第1の電極が読出
し用ビット線BL2に接続し、第2の電極がメモリ素子111に接続するトランジスタ1
16とを有する。トランジスタ115は書込用の選択トランジスタとして機能し、トラン
ジスタ116は読込み用の選択トランジスタとして機能する。
び容量素子114を有する。トランジスタ112の第2の電極は、ゲートと接続するとも
に、トランジスタ115の第1の電極に接続する。トランジスタ113のゲートは、容量
素子114の第1の電極及びトランジスタ112の第1の電極に接続する。また、トラン
ジスタ113の第1の電極はトランジスタ116の第2の電極に接続し、トランジスタ1
13の第2の電極は固定電位である。容量素子114の第2の電極は固定電位である。
ある。
第1の電極がメモリ素子131に接続し、第2の電極が書込み用ビット線BL1に接続す
るトランジスタ135とを有する。トランジスタ135は書込み用の選択トランジスタと
して機能する。
び容量素子134を有する。トランジスタ132の第2の電極は、ゲートと接続すると共
に、トランジスタ135の第1の電極に接続する。トランジスタ133のゲートは、容量
素子134の第1の電極及びトランジスタ132の第1の電極に接続する。また、トラン
ジスタ133の第1の電極は、読出し用のビット線BL2に接続し、第2の電極は固定電
位である。容量素子134の第2の電極は読出し用のワード線WL2に接続する。
1の電極がメモリ素子121に接続し、第2の電極が書込み用ビット線BLに接続するト
ランジスタ125とを有する。トランジスタ125は書込用の選択トランジスタとして機
能する。
び容量素子124を有する。トランジスタ122の第2の電極は、ゲートと接続すると共
に、トランジスタ125の第1の電極に接続する。トランジスタ123のゲートは、容量
素子124の第1の電極及びトランジスタ122の第1の電極に接続する。また、トラン
ジスタ123の第1の電極は読出し用のデータ線DLに接続し、トランジスタ123の第
2の電極は次の列のトランジスタ123の第1の電極に接続する。容量素子124の第2
の電極は固定電位である。
で形成する。酸化物半導体をチャネル領域に有するトランジスタ112、122、132
は、オフ電流が低い。また、トランジスタ112、122、132はダイオード接続され
ており、ゲート及び第2の電極が接続している。このため、トランジスタ112、122
、132がオン状態のときは、ノードBからノードAへ電流が流れるが、オフ状態のとき
はノードAからノードBへ流れる電流が極めて少ない。
を、非晶質シリコン層、微結晶シリコン層、多結晶シリコン層、または単結晶シリコン層
で形成することができる。また、ダイオード接続したトランジスタ112、122、13
2と同様に、酸化物半導体で形成してもよい。
ル領域を酸化物半導体を用いて形成することで、1×10−19A/μm以下、さらには
1×10−20A/μm以下とオフ電流を低減することができる。このため、データの書
込によって上昇した第2のトランジスタのゲート及び容量素子の電位が、ダイオード接続
した第1のトランジスタからリークしにくく、第2のトランジスタのゲートの電位を保持
することができる。即ち、一度書き込んだデータを保持することができる。
のトランジスタのしきい値電圧以上と設定することが可能であり、書込み電圧を低減する
ことが可能である。また、書込み電圧用の昇圧回路を設けずともよく、書込み時の消費電
力を低減することが可能であると共に、耐圧を高めるためのチャネル長の増大や、LDD
領域形成が不要となり、メモリ素子の縮小化が可能であり、高集積化ができる。
ランジスタのオン電流及び容量素子の容量で決まり、第1のトランジスタのオン電流を1
0−6A、容量素子の容量を1pFとしても、1μs程度で書き込みが終了する。また、
複数のメモリ素子に同時に書き込みを行なうことも可能である。このため、書き込み時間
は大幅に短縮することが可能である。
であるため、ロジック回路の誤動作によるデータの書き換えは起こらない。このことから
、半導体記憶装置のデータ保持の安全性を高めることができる。
成を限定するものではない。
本実施の形態では、実施の形態1で示した半導体記憶装置のデータの書込み及び読出しに
ついて、図面を用いて説明を行う。
用いて説明する。
のワード線WL1に、第1の電位を印加し、読出し用のビット線BL2及び読出し用のワ
ード線WL2を接地電位とする。第1の電位は、トランジスタ113、115をオン状態
とする電位であり、トランジスタ113、115の閾値電圧より高い電位、ここでは2V
とする。
ンジスタとして機能するトランジスタ115及びダイオード接続したトランジスタ112
がオンし、ノードA、即ち容量素子114及びトランジスタ113のゲートの電位が書込
み用のビット線BL1とほぼ同じ電位まで上昇し、トランジスタ113はオンする。以上
の工程によりデータ1を書込むことができる。
電されればよいので、書込みを行なうための昇圧回路は不要であり、書込み電圧は、メモ
リセル110を駆動するロジック回路に電源から電圧が供給される。また、書込み時間は
、容量素子104を充電するだけの時間で十分であるため、トランジスタ112、115
のオン電流を10−6A、容量素子114の容量を1pFとした場合、1μs程度の短時
間で書込みが終了する。
WL1の電位を0Vとする。これにより書込み用の選択トランジスタとして機能するトラ
ンジスタ115及びダイオード接続したトランジスタ112がオフ状態となるが、酸化物
半導体を用いて形成されたトランジスタ112のオフ電流は非常に小さいため、ノードA
の電圧は長期間保持される。具体的には、酸化物半導体を用いて形成されたトランジスタ
112のオフ電流が1×10−19A/μm以下、さらには1×10−20A/μm以下
であるため、容量素子114に1pFの容量を付加した場合、20〜200日間データを
保持することが可能であり、メモリ素子111はライトワンスメモリとして機能する。な
お、ここでの「データの保持」とは、容量素子114の電位が、データ1書込み時の電位
の90%以上、すなわち1.8V以上となる状態をいう。
明する。図5(A)はデータ1の読出し方法、図5(B)はデータ0の読出し方法を示し
たものである。データの読出しは、読出し用ワード線WL2の電位を変化させ、読出し用
の選択トランジスタとして機能するトランジスタ116をオンし、読出し用のビット線B
L2の電圧に応じて読出し回路117の出力を決定する。なお、読出し時には書込み用の
ビット線BL1及び書込み用のワード線WL1は接地電位とし、トランジスタ112、1
15はオフ状態である。
ード線WL2に第2の電位を印加し、トランジスタ116をオンさせる。また、読出しを
行わない列に属する読出し用ワード線WL2に負の電位である第3の電位を印加する。第
2の電位は、トランジスタ116をオン状態とする電位であり、トランジスタ116の閾
値電圧より高い電位、ここでは2Vとする。データ1の場合、トランジスタ113がオン
しているため、読出し回路117の出力は、トランジスタ113のオン抵抗及びトランジ
スタ116のオン抵抗の和と、読出し回路117に含まれる抵抗(R1と示す。)との比
較により決定される。ここで、読出し回路内の抵抗R1を、トランジスタ113のオン抵
抗及びトランジスタ116のオン抵抗の和よりも大きくしておくことで、読出し用のビッ
ト線BL2のノードCにおける電位はほぼ0Vとなる。ノードCにおける電位は、読出し
回路117に含まれるインバータ118によって反転され、データ1として出力される。
位を印加し、トランジスタ116をオンさせる。データ0の場合、トランジスタ113が
オフしているため、読出し回路117の出力はトランジスタ113のオフ抵抗及びトラン
ジスタ116のオン抵抗の和と、読出し回路117に含まれる抵抗R1との比較により決
定される。ここで、読出し回路117に含まれる抵抗R1を、トランジスタ113のオフ
抵抗及びトランジスタ116のオン抵抗の和よりも小さくしておくことで、読出し用のビ
ット線BL2のノードCにおける電位は読出し回路117によってほぼ2Vとなる。当該
電位は、読出し回路117に含まれるインバータ118によって反転され、データ0とし
て出力される。
の電位である第3の電位が印加される。第3の電位は、トランジスタ116をオフ状態と
する電位であり、トランジスタ116の閾値電圧より低い負の電位、ここでは−2Vとす
る。トランジスタ116はオフする。したがって、読出しを選択しないメモリセルのデー
タが読み出されるおそれはない。
及び読出しについて、図面を用いて説明を行う。
6を用いて説明する。
ワード線WL1に、第1の電位を印加し、読出し用のワード線WL2を接地電位とする。
第1の電位は、トランジスタ133、135をオン状態とする電位であり、トランジスタ
133、135の閾値電圧より高い電位、ここでは2Vとする。
てトランジスタ135がオンし、ダイオード接続したトランジスタ132がオンし、ノー
ドA、即ち容量素子134及びトランジスタ133のゲートに電荷が充電され、書込み用
のビット線BL1とほぼ同じ電位まで上昇し、トランジスタ133はオンする。以上の工
程によりデータ1を書込むことができる。
とする。これにより書込み用の選択トランジスタとして機能するトランジスタ135及び
ダイオード接続したトランジスタ132がオフ状態となるが、酸化物半導体を用いて形成
されたトランジスタ132のオフ電流は非常に小さいため、ノードAの電圧は長期間保持
される。この結果、メモリ素子131はライトワンスメモリとして機能する。
する。図7(A)はデータ1の読出し方法、図7(B)はデータ0の読出し方法を示した
ものである。データの読出しは、読出し用ワード線WL2の電位を変化させ、読出し用の
ビット線BL2の電圧に応じて読出しを行う。
ード線WL2を接地電位とし、それ以外の読出し用ワード線WL2を負の電位である第3
の電位とする。
1の電圧が充電されている場合、トランジスタ133はオンし、読出し用のビット線BL
2のノードCにおける電位はほぼ0Vとなる。ノードCにおける電位は、読出し回路11
7に含まれるインバータによって反転され、データ1として出力される。
ード線WL2を接地電位とし、それ以外の読出し用ワード線WL2を負の電位である第3
の電位とする。
4に電荷が充電されていない場合、トランジスタ133はオフするため、読出し用のビッ
ト線BL2のノードCにおける電位は読出し回路117によってほぼ2Vとなる。当該電
位は、読出し回路117に含まれるインバータによって反転され、データ0として出力さ
れる。
である第3の電位が印加される。メモリセルの容量素子134の電位は、ノードAに蓄え
られている電位に第3の電位を加えた値となる。第3の電位は負の電位であるため、メモ
リセルの容量素子134の電位が低下し、メモリセルへの書込まれたデータに係わらず、
トランジスタ133はオフする。したがって、選択しないメモリセルのデータが読み出さ
れるおそれはない。
み及び読出しについて、図面を用いて説明を行う。
する。
電位を印加する。第1の電位は、トランジスタ123、125をオン状態とする電位であ
る。また、容量素子124において、トランジスタ123、125と接続していない第2
の電極を接地電位とする。
ダイオード接続したトランジスタ122がオンし、ノードA、即ち容量素子124及びト
ランジスタ123のゲートの電位が書込み用のビット線BLとほぼ同じ電位まで上昇し、
トランジスタ123はオンする。以上の工程によりデータ1を書込むことができる。
択トランジスタとして機能するトランジスタ125及びダイオード接続したトランジスタ
122がオフ状態となるが、酸化物半導体を用いて形成されたトランジスタ122のオフ
電流は非常に小さいため、ノードAの電位は長期間保持される。この結果、メモリ素子1
21はライトワンスメモリとして機能する。
図9(A)はデータ1の読出し方法、図9(B)はデータ0の読出し方法を示したもので
ある。データの読出しは、あるビット線に接続するメモリセル全て、即ち領域129に囲
まれるメモリセル120に含まれる容量素子124において、トランジスタ123と接続
していない第2の電極に電圧を印加することで行う。読出しを行う列に属するメモリセル
の容量素子124の第2の電極に接地電位を印加し、それ以外の領域129に含まれるメ
モリセルの容量素子124の第2の電極に第4の電位を印加し、読出し用のビット線BL
の電圧に応じて読出し回路117の出力を決定する。第4の電位は、トランジスタ123
の閾値電圧より高い電位であり、ここでは、第4の電位を2Vとする。
124に電荷が蓄えられ、第1の電極には第1の電位が印加されている。このため、容量
素子124の第2の電極を接地電位とすることで、トランジスタ123がオンする。一方
、領域129であって、読出しを行わないメモリセルの容量素子124の第2の電極に第
4の電位を印加することで、容量素子124の第1の電極の電位が押し上げられるため、
トランジスタ123がオンする。この結果、データ線DLに接続するトランジスタ123
全てがオン状態となり、データ線DLにおけるノードCの電位が0Vとなる。ノードCに
おける電位は、読出し回路117に含まれるインバータによって反転され、データ1とし
て出力される。
量素子124の第1の電極は0Vである。このため、読出しを行うメモリセルのトランジ
スタ123はオフ状態である。一方、領域129であって、読出しを行わないメモリセル
の容量素子124の第2の電極に第4の電位を印加することで、容量素子124の第1の
電極の電位が押し上げられるため、トランジスタ123がオンする。この結果、データ線
DLのノードCにおける電位は、読出し回路117によってほぼ2Vとなる。
間が短く、データ書換えができない半導体記憶装置を提供することができる。
本実施の形態では、実施の形態1及び実施の形態2で示した半導体記憶装置の一形態につ
いて、図面を用いて説明を行う。
。半導体記憶装置300は、メモリセルアレイ301、コラムデコーダ302、ローデコ
ーダ303、インターフェース回路304を有する。メモリセルアレイ301は、マトリ
クス状に配置された複数のメモリセル305を有する。
03を駆動するための信号を生成すると共に、読出したメモリセル305のデータを外部
に出力する。
ための信号を受け取り、書込みまたは読出しを行うためのビット線に送る信号を生成する
。ローデコーダ303は、インターフェース回路304からメモリセル305を駆動する
ための信号を受け取り、書込みもしくは読出しを行うためのワード線に送る信号を生成す
る。コラムデコーダ302からビット線へ出力する信号及びローデコーダ303からワー
ド線へ出力する信号により、メモリセルアレイ301の中においてアクセスを行うメモリ
セルが一意に定まる。
モリと、書き換え可能なメモリとを混載したメモリセルアレイを有する半導体記憶装置を
作製ことも可能である。図10(B)に示す半導体記憶装置310は、第1のメモリセル
アレイ311、第2のメモリセルアレイ312、コラムデコーダ302、ローデコーダ3
03、インターフェース回路304を有し、第1のメモリセルアレイ311には、実施の
形態1及び実施の形態2に示すライトワンスメモリ素子を有するメモリセル313がマト
リクス状に配置され、第2のメモリセルアレイ312には、書き換え可能なメモリ素子を
有するメモリセル314がマトリクス状に配置されている。
素子と同一のプロセスで作製することが可能である。書き換え可能なメモリ素子の構成を
図11(A)及び図11(B)を用いて説明する。
ルアレイを示した図である。メモリセル400は、メモリ素子401と、ゲートが書込み
用ワード線WL1に接続し、第1の電極がメモリ素子401に接続し、第2の電極が書込
み用ビット線BL1に接続するトランジスタ402と、ゲートが読出し用ワード線WL2
に接続し、第1の電極が読出し用ビット線BL2に接続し、第2の電極がメモリ素子40
1に接続するトランジスタ406を有する。トランジスタ406は、読み出し用の選択ト
ランジスタとして機能する。
03のゲートは、容量素子404の第1の電極及びトランジスタ402の第1の電極に接
続する。また、トランジスタ403の第1の電極は、トランジスタ406の第2の電極に
接続し、トランジスタ403の第2の電極は固定電位である。容量素子404の第2の電
極は固定電位である。
用いて作製する。トランジスタ403、406は、実施の形態1に示すトランジスタ10
3と同様に作製することができる。
いて説明する。図12(A)はデータ1の書込み方法、図12(B)はデータ0の書込み
方法を示したものである。
接続する書込み用のビット線BL1及び書込み用のワード線WL1に、第1の電位を印加
し、読出し用のワード線WL2を接地電位とする。第1の電位は、トランジスタ402、
403をオン状態とする電位であり、トランジスタ402、403の閾値電圧より高い電
位、ここでは2Vとする。
がオンし、ノードA、即ち容量素子404及びトランジスタ403のゲートの電位が書込
み用のビット線BL1とほぼ同じ電位まで上昇し、トランジスタ403はオンする。以上
の工程によりデータ1を書込むことができる。
接続する書込み用のビット線BL1を接地電位とし、書込み用のワード線WL1に第1の
電位を印加し、読出し用のワード線WL2を接地電位とする。第1の電位は、トランジス
タ402をオン状態とする電位であり、トランジスタ402の閾値電圧より高い電位、こ
こでは2Vとする。
がオンし、ノードA、即ち容量素子404及びトランジスタ403のゲート電位は接地電
位である書込み用ビット線BL1の電位まで下降する。これによってトランジスタ403
はオフし、データ0を書込みすることができる。なお、意図しないデータの読出しを防ぐ
ため、書込み期間中に、読出し用ワード線WL2は接地電位にして、トランジスタ406
をオフするようにする。
て説明する。図13(A)はデータ1の読出し方法、図13(B)はデータ0の読出し方
法を示したものである。データの読出しは、読出し用ワード線WL2の電位を変化させ、
読出し用の選択トランジスタとして機能するトランジスタ406をオンし、読出し用のビ
ット線BL2の電圧に応じて読出し回路117の出力を決定する。
ワード線WL2に第2の電位を印加し、トランジスタ406をオンさせる。データ1の場
合、トランジスタ403がオンしているため、実施の形態2の図2(A)で示すNOR型
の読出し方法と同様に、読出し用ビット線BL2のノードCは接地電位となる。ノードC
における電位は、読出し回路117に含まれるインバータによって反転され、データ1と
して出力される。
電位を印加し、トランジスタ406をオンさせる。データ0の場合、トランジスタ403
がオフしているため、読出し用ビット線BL2は読出し回路117によってほぼ2Vとな
る。当該電位は、読出し回路117に含まれるインバータによって反転され、データ0と
して出力される。
である第3の電位が印加される。第3の電位は、トランジスタ406をオフ状態とする電
位であり、トランジスタ406の閾値電圧より低い負の電位、ここでは−2Vとする。ト
ランジスタ406はオフする。したがって、読出しを選択しないメモリセルのデータが読
み出されるおそれはない。
メモリセルを示した図である。図11(B)に示すメモリセルは、図11(A)に示すト
ランジスタ402と書込み用のビット線BL1の間にトランジスタ405を有する構成で
ある。この構成は、実施形態1で示しているトランジスタ112のゲートの接続を変えた
ものであり、ゲートが書き込み用ワード線WL1へ接続しているだけである。つまり、配
線のわずかな変更によってライトワンスメモリから書き換え可能なメモリへ、あるいはそ
の逆へと入れ替えることが可能となる。データの書込み方法及び読出し方法は図11(A
)と共通であるため省略する。
型で示したが、適宜NAND型を用いることができる。
することが可能である。書き換え可能なメモリは、実施の形態1及び実施の形態2に示す
ライトワンスメモリと同一のプロセスで作製することが可能であり、かつロジック信号に
よる操作によらず、ライトワンスメモリはライトワンスメモリとして、書き換え可能なメ
モリは書き換え可能なメモリとして扱うことが可能である。そのため、ロジック回路の誤
動作によるデータの書き換えは原理的に起こらない半導体記憶装置を提供することが可能
となる。
本実施の形態では、実施の形態1乃至実施の形態3に示す半導体記憶装置の構成及びその
作製方法を、図14乃至図16を用いて説明する。
図を用いて説明するが、実施の形態2及び実施の形態3に適宜適用することができる。
り、図14のA−B、C−D、及びE−Fの断面図を図15に示す。
ランジスタ503は図2(A)に示すトランジスタ116に相当し、ダイオード接続した
トランジスタ505は図2(A)に示すダイオード接続したトランジスタ112に相当し
、トランジスタ506は図2(A)に示すトランジスタ115に相当する。また、容量素
子504は図2(A)に示す容量素子114に相当する。
るが、pチャネル型トランジスタを用いることができるのはいうまでもない。また、開示
する発明の技術的な本質は、ダイオード接続するトランジスタ505のチャネル領域を酸
化物半導体層で形成することにあるから、半導体記憶装置の具体的な構成をここで示すも
のに限定する必要はない。
ンジスタ502及び容量素子504が設けられ、積層された絶縁層510、絶縁層512
、絶縁層536、絶縁層538、絶縁層540上にトランジスタ505が設けられる。
(図示しない。)、容量素子504、及びトランジスタ506(図示しない。)を有し、
上部にダイオード接続したトランジスタ505を有する。なお、容量素子504は、下部
に設けず、上部に設けてもよい。
上に設けられたゲート絶縁層522と、ゲート絶縁層522上に設けられたゲート電極5
26と、半導体層519と電気的に接続する配線534a、534bとを有する。半導体
層519は、チャネル領域514と、チャネル領域514を挟むように設けられた低濃度
不純物領域516及び高濃度不純物領域518(これらをあわせて単に不純物領域ともい
う。)とで構成される。
た、低濃度不純物領域516はサイドウォール絶縁層530と重畳する。
520と、半導体層520上に設けられたゲート絶縁層524と、ゲート絶縁層524上
に設けられた容量電極528と、半導体層520と電気的に接続する配線534cと、容
量電極528に接続する配線534bとを有する。ここで、容量電極528の側面にはサ
イドウォール絶縁層532が設けられている。
絶縁層540が設けられている。
び配線534dと電気的に接続されている酸化物半導体層542と、配線534c、配線
534d、及び酸化物半導体層542を覆うゲート絶縁層544と、ゲート絶縁層544
上において酸化物半導体層542と重畳するように設けられたゲート電極546aとを有
する。また、ゲート電極546aは、ゲート絶縁層544に形成された開口を封じて、配
線534dと電気的に接続されることで、ダイオード接続される。
4に形成された開口を通じて、トランジスタ502の配線534aと電気的に接続される
。容量電極528は配線534aと電気的に接続されているため、容量素子504の容量
電極528は配線546bと電気的に接続される。
て、高濃度不純物領域518及び容量素子504の容量電極528と電気的に接続されて
いる。配線534bは、絶縁層536、絶縁層538及び絶縁層540に形成された開口
を通じて、高濃度不純物領域518と電気的に接続されている。配線534cは、絶縁層
536、絶縁層538及び絶縁層540に形成された開口を通じて、高濃度不純物半導体
である半導体層520及びトランジスタ502のゲート電極526(図14参照。)と電
気的に接続されている。
40に形成された開口を通じて、トランジスタ506の高濃度不純物領域と電気的に接続
されており、トランジスタ505の酸化物半導体層542と電気的に接続されている。配
線534eは、絶縁層536、絶縁層538及び絶縁層540に形成された開口を通じて
、トランジスタ506の高濃度不純物領域と電気的に接続されている。配線534fは、
絶縁層536、絶縁層538及び絶縁層540に形成された開口を通じて、トランジスタ
503の高濃度不純物領域と電気的に接続されている。
ることが必要となる。基板508としてガラス基板を用いる場合、歪み点が730℃以上
のものを用いることが好ましい。ガラス基板には、例えば、アルミノシリケートガラス、
アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられる。
なお、B2O3よりBaOを多く含むガラス基板を用いることが好ましい。
縁体でなる基板を用いることができる。また、結晶化ガラスなどを用いることができる。
また、シリコンウェハ等の半導体基板の表面や金属材料よりなる導電性の基板の表面に絶
縁層を形成したものを用いることもできる。また、プラスチック基板を用いることもでき
る。なお、基板508としてプラスチック基板を用いる場合、基板508及び絶縁層51
0の間に接着材を設けてもよい。
成することが好ましい。窒化絶縁層としては、窒化シリコン層、窒化酸化シリコン層、窒
化アルミニウム層等がある。酸化絶縁層としては、酸化シリコン層、酸化窒化シリコン層
、酸化アルミニウム層等がある。
半導体層520は、非晶質シリコン層、微結晶シリコン層、多結晶シリコン層、または単
結晶シリコン層で形成することができる。なお、単結晶シリコン層をチャネル領域に用い
たトランジスタとしては、単結晶半導体基板をチャネル領域に用いたトランジスタの他、
絶縁領域上にチャネル領域となる単結晶シリコン層が形成される、いわゆるSOI(Si
licon on Insulator)基板を用いたトランジスタを用いることができ
る。また、トランジスタ502の半導体層519に、ダイオード接続したトランジスタ5
05で説明する酸化物半導体層と同様の酸化物半導体層を形成してもよい。
窒化シリコン層、窒化酸化シリコン層、または酸化アルミニウム層を、単層でまたは積層
して形成することができる。
Ox)、窒素が添加されたハフニウムシリケート(HfSixOyNz)、窒素が添加さ
れたハフニウムアルミネート(HfAlxOyNz)、酸化ハフニウム、酸化イットリウ
ムなどのhigh−k材料を用いることで、ゲートリーク電流を低減できる。さらには、
high−k材料と、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化
シリコン層、または酸化アルミニウム層のいずれか一以上との積層構造とすることができ
る。ゲート絶縁層522及びゲート絶縁層524の厚さは、10nm以上300nm以下
とすることができる。
、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とす
る合金か、上述した金属元素を組み合わせた合金などを用いて形成することができる。ま
た、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選
択された金属元素を用いてもよい。また、ゲート電極526及び容量電極528は、単層
構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の
単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層
を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタ
ル層上にタングステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウ
ム層を積層し、さらにその上にチタン層を形成する三層構造などがある。また、アルミニ
ウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウ
ムから選ばれた元素の層、または複数組み合わせた合金層、もしくは窒化物層を用いても
よい。
を含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを
含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、
酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用するこ
ともできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とするこ
ともできる。
びゲート絶縁層524と同様の材料を用いて形成することができる。なお、トランジスタ
及び容量素子の集積化などのため、サイドウォール絶縁層が形成されない場合もある。
形成することができる。絶縁層538は、有機樹脂層を用いて形成することができる。有
機樹脂層としては、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフ
ェノール、ベンゾシクロブテンなどを用いることができる。また、シロキサンポリマーを
用いることができる。
ブデン、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、また
は上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マン
ガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された
金属元素を用いてもよい。また、配線534a乃至配線534fは、単層構造でも、二層
以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単層構造、アル
ミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層
構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタング
ステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、
さらにその上にチタン層を形成する三層構造などがある。また、アルミニウムに、チタン
、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた
元素の層、または複数組み合わせた合金層、もしくは窒化物層を用いてもよい。
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもで
きる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもで
きる。
とすることができる。
化物や、三元系金属酸化物であるIn−Ga−Zn−O系金属酸化物、In−Sn−Zn
−O系金属酸化物、In−Al−Zn−O系金属酸化物、Sn−Ga−Zn−O系金属酸
化物、Al−Ga−Zn−O系金属酸化物、Sn−Al−Zn−O系金属酸化物や、二元
系金属酸化物であるIn−Zn−O系金属酸化物、Sn−Zn−O系金属酸化物、Al−
Zn−O系金属酸化物、Zn−Mg−O系金属酸化物、Sn−Mg−O系金属酸化物、I
n−Mg−O系金属酸化物などを用いることができる。ここでは、n元系金属酸化物はn
種類の金属酸化物で構成される。なお、酸化物半導体層には、不純物として、主成分とす
る金属酸化物以外の元素が1%以下、好ましくは0.1%以下入ってもよい。
.5〜5)で表現される金属酸化物を用いてもよい。ここで、Mは、ガリウム(Ga)や
アルミニウム(Al)やボロン(B)などの13族元素から選択される一または複数種類
の元素を表す。なお、In、M、Zn、及びOの含有量は任意であり、Mの含有量がゼロ
(即ち、x=0)の場合を含む。一方、In及びZnの含有量はゼロではない。すなわち
、上述の表記には、In−Ga−Zn−O系金属酸化物やIn−Zn−O系金属酸化物な
どが含まれる。
、好ましくは2.5eV以上、より好ましくは3eV以上である。
化物半導体を適宜用いることができる。また、表面に垂直な方向にc軸がほぼ平行な結晶
を有する酸化物半導体を用いることができる。
る。i型化または実質的にi型化された酸化物半導体層は、キャリア密度が5×1014
/cm3未満、好ましくは1×1012/cm3未満、より好ましくは1×1011/c
m3以下である。また、ドナーとして寄与する水素や酸素欠陥は少ないことが好ましく、
水素濃度が1×1016/cm3以下が好ましい。なお、キャリア密度は、ホール効果測
定により得られる。また、より低濃度のキャリア密度の測定は、CV測定(Capaci
tance−Voltage−Measurement)の測定結果により得られる。ま
た、酸化物半導体層中の水素濃度測定は、二次イオン質量分析法(SIMS:Secon
dary Ion Mass Spectroscopy)により得られる。
ジスタ505は、オフ電流が1×10−19A/μm以下、さらには1×10−20A/
μm以下と低くすることができる。これは、i型化または実質的にi型化された酸化物半
導体層は、バンドギャップが広く、電子の励起のために大きな熱エネルギーが必要である
ため、直接再結合及び間接再結合が生じにくい。このため、ゲート電極に負の電位が印加
された状態(オフ状態)では、少数キャリアであるホールは実質的にゼロであるため、直
接再結合及び間接再結合が生じにくく、電流は限りなく低くなる。この結果、トランジス
タの非導通(オフ、OFFともいう。)状態において、酸化物半導体層は絶縁体とみなせ
て回路設計を行うことができる。一方で、i型化または実質的にi型化された酸化物半導
体層は、トランジスタの導通状態においては、非晶質シリコンで形成される半導体層より
も高い電流供給能力を見込むことができる。このため、トランジスタ505は、オフ状態
では極めてリーク電流の低いノーマリーオフ状態となり、優れたスイッチング特性を有す
る。
いることができる。なお、ゲート絶縁層544が積層構造の場合、酸化物半導体層542
に接する側の層を酸化絶縁層で形成することで、酸化物半導体層542に含まれる酸素欠
損に酸素を供給することが可能であり、酸化物半導体層542をi型化または実質的にi
型化にすることができる。
様に形成することができる。
たは実質的にi型化された酸化物半導体層で形成するため、オフ電流を極めて低減するこ
とができる。このため、容量素子504に印加された電圧を長時間保持することができる
。
図16を用いて説明する。なお、トランジスタ502、トランジスタ503、及びトラン
ジスタ506の作製工程は、公知のトランジスタの作製工程を適宜用いればよい。
レイン電極として機能する配線534c及び配線534dを形成する。
できる。または、μ波(例えば、周波数2.45GHz)を用いた高密度プラズマCVD
により、緻密で絶縁耐圧の高い高品質な絶縁層540を形成できる。酸化物半導体層と高
品質な絶縁層540とが密接することにより、界面準位を低減して界面特性を良好とする
ことができる。また、高密度プラズマCVDにより得られた絶縁層540は、一定の厚さ
で形成できるため、段差被覆性に優れている。また、高密度プラズマCVDにより得られ
る絶縁層540は、厚さを精密に制御することができる。なお、i型化または実質的にi
型化された酸化物半導体層は、界面準位、界面電荷に対して極めて敏感であるため、絶縁
層540を、μ波を用いた高密度プラズマCVDで形成することで、界面準位を低減して
界面特性を良好とすることができる。
れる水素、水、水酸基、水素化物などを低減することができる。
タリング法で絶縁層540を形成する場合は、処理室内に残留する水素、水、水酸基また
は水素化物などを除去しつつ絶縁層540を形成することが好ましい。処理室内に残留す
る水素、水、水酸基、水素化物などを除去するためには、吸着型の真空ポンプを用いるこ
とが好ましい。吸着型の真空ポンプの代表例は、クライオポンプ、イオンポンプ、チタン
サブリメーションポンプである。また、排気手段としては、ターボポンプにコールドトラ
ップを加えたものを用いることができる。
999%)以上、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1p
pm以下、好ましくは0.1ppm以下)とすることで、絶縁層540に含まれる水素、
水、水酸基、水素化物などを低減することができる。
、工程数を削減することができる。または、絶縁層540上に、スパッタリング法、CV
D法、蒸着法等により導電層を形成した後、フォトリソグラフィ工程により形成したレジ
ストをマスクとして上記導電層をエッチングして、配線534c及び配線534dを形成
することができる。
酸化物半導体層541を形成する。酸化物半導体層541は、印刷法、インクジェット法
等を用いて形成することができる。または、絶縁層540上に、スパッタリング法、CV
D法、塗布法、パルスレーザー蒸着法等により酸化物半導体層を形成し、フォトリソグラ
フィ工程により形成したレジストをマスクとして上記酸化物半導体層をエッチングして、
島状の酸化物半導体層541を形成することができる。
及び酸素濃度、成膜する材料及びその組成、加熱処理条件などに依存する。酸化物半導体
層の水素濃度を低くする、または、酸化物半導体層の酸素濃度を高くし酸素欠損を低減さ
せることで、酸化物半導体層は、i型または実質的にi型となる。本実施の形態では、酸
化物半導体層をi型化または実質的にi型化する処理を後に行うため、酸化物半導体層5
41はi型でもn型でもよい。
物半導体層に含まれる水素、水、水酸基、水素化物などの不純物を低減することができる
。また、第1の加熱処理において、結晶成長を促すことができる。
属酸化物の相対密度を80%以上、好ましくは95%以上、さらに好ましくは99.9%
以上とすることで、酸化物半導体層中の不純物濃度を低減することができ、電気特性また
は信頼性の高いトランジスタを得ることができる。
内壁や、ターゲット表面やターゲット材料中に残存している水素、水、水酸基、水素化物
等を除去できるため、酸化物半導体層に含まれる水素、水、水酸基、水素化物などの不純
物を低減することができる。
後に、スパッタリング装置内に残存している水素、水、水酸基、水素化物などを除去する
ために、吸着型の真空ポンプを用いることが好ましい。この結果、水素、水、水酸基、水
素化物などが排気されるため、酸化物半導体層に含まれる水素、水、水酸基、水素化物な
どの濃度を低減できる。
化物などの不純物を除去する。即ち、脱水化及び脱水素化の少なくとも一方を行うことが
できる。なお、第1の加熱処理において、酸化物半導体層541に酸素欠損が形成される
。
み点未満とする。第1の加熱処理に用いる加熱処理装置は特に限られず、抵抗発熱体など
の発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよ
い。例えば、加熱処理装置として、電気炉や、GRTA(Gas Rapid Ther
mal Anneal)装置、LRTA(Lamp Rapid Thermal An
neal)装置等のRTA(Rapid Thermal Anneal)装置を用いる
ことができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアー
クランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプ
から発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は
、高温のガスを用いて加熱処理を行う装置である。
水素、水、水酸基または水素化物などなどが含まれないことが好ましい。または、加熱処
理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、6N
(99.9999%)以上、好ましくは7N(99.99999%)以上、(即ち不純物
濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
内部を酸素雰囲気として雰囲気を切り替えてもよく、窒素雰囲気で脱水または脱水素化が
行われた後、雰囲気を切り替えて酸素雰囲気にし、酸化物半導体層内部に酸素を補給する
ことで、水素濃度が低減され、且つ酸素欠損が形成された酸化物半導体層の酸素欠損に酸
素を供給することが可能であり、i型化または実質的にi型化された酸化物半導体層を形
成することができる。
は結晶化し、結晶を有する酸化物半導体層となる場合もある。例えば、結晶化率が90%
以上、または80%以上の結晶を有する酸化物半導体層となる場合もある。
半導体層の表層部に、表面に垂直な方向にc軸がほぼ平行な結晶が形成される酸化物半導
体層となる場合もある。
℃で1時間の加熱処理を行う。
層544として、スパッタリング法により酸化シリコン層を形成すると、酸化シリコン層
から第1の加熱処理で発生した酸化物半導体層541に含まれる酸素欠損に酸素を供給す
ることが可能であり、ドナーとして寄与する酸素欠損を低減し、化学量論比を満たす構成
とすることが可能である。この結果、i型化または実質的にi型化された酸化物半導体層
542を形成することができる。また、酸化物半導体層と高品質な絶縁層540とが密接
することにより、界面準位を低減して界面特性を良好とすることができる。
極めて敏感であるため、絶縁層540を、μ波を用いた高密度プラズマCVDで形成する
ことで、界面準位を低減して界面特性を良好とすることができる。
℃以上400℃以下、例えば250℃以上350℃以下)を行う。第2の加熱処理は、ゲ
ート絶縁層544上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。当該加熱
処理により、ゲート絶縁層544の酸化絶縁層から第1の加熱処理で発生した酸化物半導
体層に含まれる酸素欠損に酸素を供給することが可能であり、ドナーとして寄与する酸素
欠損を低減し、化学量論比を満たす構成とすることが可能である。この結果、よりi型化
または実質的にi型化された酸化物半導体層542を形成することができる。
層544及び配線534d上にゲート電極546aを形成する。以上の工程により、ゲー
ト電極546a及び配線534dがダイオード接続したトランジスタを作製することがで
きる。ゲート電極546aは、配線534c及び配線534dと同様に形成することがで
きる。
層552及び絶縁層554を形成する。
てもよい。当該加熱処理により、トランジスタの信頼性を高めることができる。
541を形成したが、絶縁層540上に酸化物半導体層541を形成した後、配線534
c及び配線534dを形成してもよい。
46a上にゲート絶縁層544を形成し、ゲート絶縁層544上に酸化物半導体層541
を形成し、酸化物半導体層541上にソース電極及びドレイン電極として機能する配線を
形成してもよい。この場合、ソース電極及びドレイン電極として機能する配線の一方と、
配線534cとが電気的に接続する。また、ソース電極及びドレイン電極として機能する
配線の他方と、ゲート電極546aとが電気的に接続する。
有し、オフ電流が極めて低いトランジスタ505を作製することができる。
本実施の形態では実施の形態1乃至実施の形態4で示した半導体記憶装置を有するRFI
Dタグの形態について、図面を用いて説明を行う。
IDentification:無線周波数による非接触自動識別技術)は、非接触で記
録情報が読み取れ、無電池で動作し、耐久性、耐候性に優れるなどの特徴を有する。無電
池で動作が可能なのは、RFIDタグが有するアンテナが受信する電波(これには動作命
令等が含まれる)を回路内で整流することにより、電力を発生させることができるためで
ある。RFIDタグには、機能向上のためにユーザによって書込み、あるいは書き換えが
可能なメモリを搭載することがしばしば行われている。
号処理回路1522は、整流回路1523、電源回路1524、復調回路1525、発振
回路1526、論理回路1527、メモリコントロール回路1528、メモリ回路152
9、論理回路1530、アンプ1531、変調回路1532を有する。メモリ回路152
9は上記実施形態の半導体記憶装置を有する。
信される通信信号、すなわちアンテナ回路1521とリーダ/ライタ間で送受信される信
号の周波数は極超短波帯においては13.56MHz、915MHz、2.45GHzな
どがあり、それぞれISO規格などで規定される。もちろん、アンテナ回路1521とリ
ーダ/ライタ間で送受信される信号の周波数はこれに限定されず、例えばサブミリ波であ
る300GHz〜3THz、ミリ波である30GHz〜300GHz、マイクロ波である
3GHz〜30GHz、極超短波である300MHz〜3GHz、超短波である30MH
z〜300MHzのいずれの周波数も用いることができる。また、アンテナ回路1521
とリーダ/ライタ間で送受信される信号は、搬送波を変調した信号である。搬送波の変調
方式は、アナログ変調またはデジタル変調であり、振幅変調、位相変調、周波数変調及び
スペクトラム拡散のいずれかでよい。好ましくは、振幅変調または周波数変調である。
給される。また、変調された搬送波は復調回路1525で復調される。復調後の信号も論
理回路1527に送られ解析される。論理回路1527で解析された信号はメモリコント
ロール回路1528に送られる。メモリコントロール回路1528はメモリ回路1529
を制御し、メモリ回路1529に記憶されたデータを取り出し、論理回路1530に送る
。論理回路1530に送られた信号は、論理回路1530でエンコード処理された後、ア
ンプ1531で増幅される。アンプ1531で増幅された信号によって、変調回路153
2は搬送波に変調をかける。この変調された搬送波により、リーダ/ライタがRFIDタ
グ1520からの信号を認識する。
ようにして得られた電源電圧を、電源回路1524より復調回路1525、発振回路15
26、論理回路1527、メモリコントロール回路1528、メモリ回路1529、論理
回路1530、アンプ1531、変調回路1532などに供給する。
限定されない。例えばアンテナと信号処理回路1522をワイヤボンディング接続やバン
プ接続を用いて接続する、あるいはチップ化した信号処理回路1522の一面を電極にし
てアンテナに貼り付ける。信号処理回路1522とアンテナとの貼り付けにはACF(a
nisotropic conductive film;異方性導電性フィルム)を用
いることができる。
テナを用いる。もちろん、信号処理回路の上部もしくは下部にアンテナが設けられる。
を直流信号に変換する。
流回路1523から出力される電源電圧が、信号処理回路1522を動作させるのに十分
でないときには、バッテリー1581からも信号処理回路1522を構成する各回路、例
えば復調回路1525、発振回路1526、論理回路1527、メモリコントロール回路
1528、メモリ回路1529、論理回路1530、アンプ1531、変調回路1532
などに電源電圧を供給する。
充電することができる。RFIDタグにアンテナ回路1521及び整流回路1523とは
別にさらにアンテナ回路及び整流回路を設けることにより、無作為に生じている電磁波等
からバッテリー1581に蓄えるエネルギーを得ることができる。
ート状に形成された電池を用いることができる。例えば、ゲル状電解質を用いるリチウム
ポリマー電池や、リチウムイオン電池、リチウム2次電池等を用いると、バッテリーの小
型化が可能である。また、バッテリーとして、ニッケル水素電池、ニッケルカドミウム電
池、または大容量のコンデンサーなどを用いることができる。
本実施形態では、実施の形態5で示したRFIDタグ1520の使用例について、図面を
用いて説明を行う。
名債券類、証書類(運転免許証や住民票等(図19(A)参照。))、記録媒体(DVD
ソフトやビデオテープ等(図19(B)参照。))、包装用容器類(包装紙やボトル等(
図19(C)参照。))、乗り物類(自転車等(図19(D)参照。))、身の回り品(
鞄や眼鏡等)、食品類、植物類、動物類、人体、衣類、生活用品類、または電子機器(液
晶表示装置、EL表示装置、テレビジョン装置、または携帯電話)等の物品、若しくは各
物品に取り付ける荷札(図19(E)及び図19(F)参照。)等に設けて使用すること
ができる。
、物品に固定される。例えば、本であれば紙に埋め込む、または有機樹脂からなるパッケ
ージであれば当該有機樹脂に埋め込み、各物品に固定される。RFIDタグ1520は、
小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損な
うことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等にRFI
Dタグ1520を設けることにより、認証機能を設けることができ、この認証機能を活用
すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食
品類、衣類、生活用品類、または電子機器等に本発明のRFIDタグを取り付けることに
より、検品システム等のシステムの効率化を図ることができる。また、乗り物類であって
も、RFIDタグ1520を取り付けることにより、盗難などに対するセキュリティ性を
高めることができる。
シミュレーションにより検証した結果を示す。
本発明の一態様であるメモリ素子であり、ダイオード接続したトランジスタ601、トラ
ンジスタ602、及び容量素子603を有する。この回路と等価なシミュレーション用の
回路を図20(B)に示す。図20(B)に示す回路は抵抗611、トランジスタ612
、容量613、抵抗614、抵抗615を有する。抵抗611はオフ状態のダイオード接
続したトランジスタ601と等価であり、抵抗614はトランジスタ612のゲートリー
ク成分を示し、抵抗615は容量613の電極間リーク成分を示す。
た。シミュレーションソフトとしてはSIMUCAD DESIGN AUTOMATI
ON社のGateway、Version2.6.12.Rを用いた。ノードAの電位は
、ダイオード接続したトランジスタ601のオフ電流を想定した抵抗611、トランジス
タ612のゲートリーク成分を想定した抵抗614、容量613の電極間リーク成分を想
定した抵抗615それぞれによって、時間経過に従い単調減少する。電位が下がり、トラ
ンジスタ612のオフ状態を保てなくなる時点までがデータの保持可能な時間となる。本
実施例では電圧が10%低下、即ち1.8Vまで下がるまでの期間をデータ1が保持可能
な期間、すなわちデータ1保持時間と定義する。
チャネル領域を酸化物半導体層で形成したトランジスタのオフ電流の値とした。条件3は
、抵抗611の抵抗値を、ダイオード接続したトランジスタ601のチャネル領域を酸化
物半導体層で形成しなかったトランジスタのオフ電流の値とした。条件1:2×1020
Ω(オフ電流換算で10−20A)、条件2:2×1019Ω(オフ電流換算で10−1
9A)、条件3:2×109Ω(オフ電流換算で10−9A)。抵抗614と抵抗615
の抵抗値は、抵抗611の10倍であると仮定した。
Aの電圧を縦軸にとったグラフである。条件3ではデータ1保持時間は176.3μsで
あったのに対し、条件1ではデータ1保持時間は17.63×106s(約200日間)
、条件2ではデータ1保持時間は1.763×106s(約20日間)となった。この結
果より、ダイオード接続したトランジスタ601のチャネル領域を酸化物半導体層で形成
することで、格段に長い期間データ1を保持することが可能であることがわかった。
たトランジスタのオフ電流を求めた結果について説明する。
ジスタのオフ電流が十分に小さいことを考慮して、チャネル幅Wが1mと十分に大きいト
ランジスタを用意してオフ電流の測定を行った。チャネル幅Wが1mのトランジスタのオ
フ電流を測定した結果を図21に示す。図21において、横軸はゲート電圧VG、縦軸は
ドレイン電流IDである。ドレイン電圧VDが+1Vまたは+10Vの場合、ゲート電圧
VGが−5Vから−20Vの範囲では、トランジスタのオフ電流は、1×10−12A以
下であることがわかった。また、トランジスタのオフ電流(ここでは、単位チャネル幅(
1μm)あたりの値)は1aA/μm(1×10−18A/μm)以下となることがわか
った。
流をさらに正確に求めた結果について説明する。上述したように、i型化または実質的に
i型化された酸化物半導体層をチャネル領域に用いたトランジスタのオフ電流は、1×1
0−12A以下であることがわかった。そこで、特性評価用素子を作製し、より正確なオ
フ電流の値(上記測定における測定器の検出限界以下の値)を求めた結果について説明す
る。
0は、容量素子802、トランジスタ804、トランジスタ805、トランジスタ806
、トランジスタ808を有する。トランジスタ804、トランジスタ805、トランジス
タ806には、i型化または実質的にi型化された酸化物半導体層をチャネル領域に用い
たトランジスタを適用した。
容量素子802の端子の一方と、トランジスタ805のソース端子およびドレイン端子の
一方は、電源(V2を与える電源)に接続されている。また、トランジスタ804のソー
ス端子およびドレイン端子の他方と、トランジスタ808のソース端子およびドレイン端
子の一方と、容量素子802の端子の他方と、トランジスタ805のゲート端子とは、接
続されている。また、トランジスタ808のソース端子およびドレイン端子の他方と、ト
ランジスタ806のソース端子およびドレイン端子の一方と、トランジスタ806のゲー
ト端子は、電源(V1を与える電源)に接続されている。また、トランジスタ805のソ
ース端子およびドレイン端子の他方と、トランジスタ806のソース端子およびドレイン
端子の他方とは、接続され、出力端子Voutとなっている。
態を制御する電位Vext_b2が供給され、トランジスタ808のゲート端子には、ト
ランジスタ808のオン状態と、オフ状態を制御する電位Vext_b1が供給される。
また、出力端子からは電位Voutが出力される。
初期化期間においては、トランジスタ808のゲート端子に、トランジスタ808をオン
状態とする電位Vext_b1を入力して、トランジスタ804のソース端子またはドレ
イン端子の他方と接続されるノード(つまり、トランジスタ808のソース端子およびド
レイン端子の一方、容量素子802の端子の他方、およびトランジスタ805のゲート端
子に接続されるノード)であるノードAに電位V1を与える。ここで、電位V1は、例え
ば高電位とする。また、トランジスタ804はオフ状態としておく。
Vext_b1を入力して、トランジスタ808をオフ状態とする。トランジスタ808
をオフ状態とした後に、電位V1を低電位とする。ここでも、トランジスタ804はオフ
状態としておく。また、電位V2は電位V1と同じ電位とする。以上により、初期化期間
が終了する。初期化期間が終了した状態では、ノードAとトランジスタ804のソース端
子及びドレイン端子の一方との間に電位差が生じ、また、ノードAとトランジスタ808
のソース端子及びドレイン端子の他方との間に電位差が生じることになるため、トランジ
スタ804およびトランジスタ808には僅かに電荷が流れる。つまり、オフ電流が発生
する。
804のソース端子またはドレイン端子の一方の端子の電位(つまりV2)、および、ト
ランジスタ808のソース端子またはドレイン端子の他方の端子の電位(つまりV1)は
低電位に固定しておく。一方で、測定期間中は、上記ノードAの電位は固定しない(フロ
ーティング状態とする)。これにより、トランジスタ804に電荷が流れ、時間の経過と
共にノードAに保持される電荷量が変動する。そして、ノードAに保持される電荷量の変
動に伴って、ノードAの電位が変動する。つまり、出力端子の出力電位Voutも変動す
る。
細(タイミングチャート)を図23に示す。
るような電位(高電位)とする。これによって、ノードAの電位はV2すなわち低電位(
VSS)となる。その後、電位Vext_b2を、トランジスタ804がオフ状態となる
ような電位(低電位)として、トランジスタ804をオフ状態とする。そして、次に、電
位Vext_b1を、トランジスタ808がオン状態となるような電位(高電位)とする
。これによって、ノードAの電位はV1、すなわち高電位(VDD)となる。その後、電
位Vext_b1を、トランジスタ808がオフ状態となるような電位とする。これによ
って、ノードAがフローティング状態となり、初期化期間が終了する。
またはノードAから電荷が流れ出すような電位とする。ここでは、電位V1および電位V
2を低電位(VSS)とする。ただし、出力電位Voutを測定するタイミングにおいて
は、出力回路を動作させる必要が生じるため、一時的にV1を高電位(VDD)とするこ
とがある。なお、V1を高電位(VDD)とする期間は、測定に影響を与えない程度の短
期間とする。
保持される電荷量が変動し、これに従ってノードAの電位が変動する。これは、トランジ
スタ805のゲート端子の電位が変動することを意味するから、時間の経過と共に、出力
端子の出力電位Voutの電位も変化することとなる。
おく。これにより、出力電位VoutからノードAの電位VAを求めることができる。上
述の関係から、ノードAの電位VAは、出力電位Voutの関数として次式のように表す
ことができる。
数(const)を用いて、次式のように表される。ここで、ノードAに接続される容量
CAは、容量素子802の容量と他の容量の和である。
時間微分であるから、ノードAの電流IAは次式のように表される。
ドAの電流IAを求めることができる。
ーク電流(オフ電流)を測定することができる。
物半導体を用いてトランジスタ804、トランジスタ805、トランジスタ806、トラ
ンジスタ808を作製した。また、並列された各測定系800において、容量素子802
a〜802cの容量値をそれぞれ、容量素子802aを100fF、容量素子802bを
1pF、容量素子802cを3pFとした。
おいては、電位V1を原則としてVSSとし、10〜300secごとに、100mse
cの期間だけVDDとしてVoutを測定した。また、素子に流れる電流Iの算出に用い
られるΔtは、約30000secとした。
図24より、時間の経過にしたがって、電位が変化している様子が確認できる。
なお、図25は、ソース−ドレイン電圧Vと、オフ電流Iとの関係を表すものである。図
25から、ソース−ドレイン電圧が4Vの条件において、オフ電流は約40zA/μmで
あることが分かった。また、ソース−ドレイン電圧が3.1Vの条件において、オフ電流
は10zA/μm以下であることが分かった。なお、1zAは10−21Aを表す。
図26に示す。図26は、85℃の温度環境下におけるソース−ドレイン電圧Vと、オフ
電流Iとの関係を表すものである。図26から、ソース−ドレイン電圧が3.1Vの条件
において、オフ電流は100zA/μm以下であることが分かった。
域に用いたトランジスタでは、オフ電流が十分に小さくなることが確認された。また、実
施の形態1乃至実施の形態3に示すような、i型化または実質的にi型化された酸化物半
導体層をチャネル領域に用い、且つダイオード接続したトランジスタ102、112、1
22、132も、オフ電流が十分に小さくなることがわかる。
102 トランジスタ
103 トランジスタ
104 容量素子
110 メモリセル
111 メモリ素子
112 トランジスタ
113 トランジスタ
114 容量素子
115 トランジスタ
116 トランジスタ
117 回路
118 インバータ
120 メモリセル
121 メモリ素子
122 トランジスタ
123 トランジスタ
124 容量素子
125 トランジスタ
129 領域
130 メモリセル
131 メモリ素子
132 トランジスタ
133 トランジスタ
134 容量素子
135 トランジスタ
300 半導体記憶装置
301 メモリセルアレイ
302 コラムデコーダ
303 ローデコーダ
304 インターフェース回路
305 メモリセル
310 半導体記憶装置
311 メモリセルアレイ
312 メモリセルアレイ
313 メモリセル
314 メモリセル
400 メモリセル
401 メモリ素子
402 トランジスタ
403 トランジスタ
404 容量素子
405 トランジスタ
406 トランジスタ
502 トランジスタ
503 トランジスタ
504 容量素子
505 トランジスタ
506 トランジスタ
508 基板
510 絶縁層
512 絶縁層
514 チャネル領域
516 低濃度不純物領域
518 高濃度不純物領域
519 半導体層
520 半導体層
522 ゲート絶縁層
524 ゲート絶縁層
526 ゲート電極
528 容量電極
530 サイドウォール絶縁層
532 サイドウォール絶縁層
534a 配線
534b 配線
534c 配線
534d 配線
534e 配線
534f 配線
536 絶縁層
538 絶縁層
540 絶縁層
541 酸化物半導体層
542 酸化物半導体層
544 ゲート絶縁層
546a ゲート電極
546b 配線
552 絶縁層
554 絶縁層
601 トランジスタ
602 トランジスタ
603 容量素子
611 抵抗
612 トランジスタ
613 容量
614 抵抗
615 抵抗
800 測定系
802 容量素子
802a 容量素子
802b 容量素子
802c 容量素子
804 トランジスタ
805 トランジスタ
806 トランジスタ
808 トランジスタ
1520 RFIDタグ
1521 アンテナ回路
1522 信号処理回路
1523 整流回路
1524 電源回路
1525 復調回路
1526 発振回路
1527 論理回路
1528 メモリコントロール回路
1529 メモリ回路
1530 論理回路
1531 アンプ
1532 変調回路
1581 バッテリー
Claims (3)
- 第1のトランジスタと、第2のトランジスタと、を有し、
前記第1のトランジスタは、ダイオード接続されており、
前記第1のトランジスタのソース又はドレインは、前記第2のトランジスタのゲートと電気的に接続されており、
前記第1のトランジスタは、酸化物半導体を有し、
前記第2のトランジスタは、酸化物半導体を有することを特徴とする半導体装置。 - 請求項1において、
容量素子を有し、
前記容量素子は、前記第2のトランジスタのゲートと電気的に接続されていることを特徴とする半導体装置。 - 請求項1又は請求項2に記載の半導体装置を有するRFIDタグ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013148116A JP5426796B2 (ja) | 2010-01-29 | 2013-07-17 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010019386 | 2010-01-29 | ||
JP2010019386 | 2010-01-29 | ||
JP2013148116A JP5426796B2 (ja) | 2010-01-29 | 2013-07-17 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011012628A Division JP2011176294A (ja) | 2010-01-29 | 2011-01-25 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013258411A true JP2013258411A (ja) | 2013-12-26 |
JP5426796B2 JP5426796B2 (ja) | 2014-02-26 |
Family
ID=44319002
Family Applications (11)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011012628A Withdrawn JP2011176294A (ja) | 2010-01-29 | 2011-01-25 | 半導体記憶装置 |
JP2012192775A Expired - Fee Related JP5123440B1 (ja) | 2010-01-29 | 2012-09-03 | 半導体記憶装置 |
JP2013148116A Active JP5426796B2 (ja) | 2010-01-29 | 2013-07-17 | 半導体装置 |
JP2014229469A Expired - Fee Related JP5931998B2 (ja) | 2010-01-29 | 2014-11-12 | 半導体装置の作製方法 |
JP2016088788A Active JP6130954B2 (ja) | 2010-01-29 | 2016-04-27 | 半導体装置の作製方法 |
JP2017080198A Withdrawn JP2017147459A (ja) | 2010-01-29 | 2017-04-14 | 半導体装置 |
JP2019065693A Expired - Fee Related JP6772327B2 (ja) | 2010-01-29 | 2019-03-29 | 半導体記憶装置 |
JP2020164270A Active JP6979499B2 (ja) | 2010-01-29 | 2020-09-30 | 半導体装置 |
JP2021185623A Active JP7111879B2 (ja) | 2010-01-29 | 2021-11-15 | 半導体装置 |
JP2022116289A Active JP7407879B2 (ja) | 2010-01-29 | 2022-07-21 | 半導体装置 |
JP2023214132A Active JP7522907B2 (ja) | 2010-01-29 | 2023-12-19 | 半導体装置 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011012628A Withdrawn JP2011176294A (ja) | 2010-01-29 | 2011-01-25 | 半導体記憶装置 |
JP2012192775A Expired - Fee Related JP5123440B1 (ja) | 2010-01-29 | 2012-09-03 | 半導体記憶装置 |
Family Applications After (8)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014229469A Expired - Fee Related JP5931998B2 (ja) | 2010-01-29 | 2014-11-12 | 半導体装置の作製方法 |
JP2016088788A Active JP6130954B2 (ja) | 2010-01-29 | 2016-04-27 | 半導体装置の作製方法 |
JP2017080198A Withdrawn JP2017147459A (ja) | 2010-01-29 | 2017-04-14 | 半導体装置 |
JP2019065693A Expired - Fee Related JP6772327B2 (ja) | 2010-01-29 | 2019-03-29 | 半導体記憶装置 |
JP2020164270A Active JP6979499B2 (ja) | 2010-01-29 | 2020-09-30 | 半導体装置 |
JP2021185623A Active JP7111879B2 (ja) | 2010-01-29 | 2021-11-15 | 半導体装置 |
JP2022116289A Active JP7407879B2 (ja) | 2010-01-29 | 2022-07-21 | 半導体装置 |
JP2023214132A Active JP7522907B2 (ja) | 2010-01-29 | 2023-12-19 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8507907B2 (ja) |
JP (11) | JP2011176294A (ja) |
KR (4) | KR101800850B1 (ja) |
TW (1) | TWI538169B (ja) |
WO (1) | WO2011093003A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016079639A1 (ja) * | 2014-11-20 | 2017-11-02 | 株式会社半導体エネルギー研究所 | 半導体装置、回路基板および電子機器 |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011096270A1 (en) | 2010-02-05 | 2011-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN106847816A (zh) | 2010-02-05 | 2017-06-13 | 株式会社半导体能源研究所 | 半导体装置 |
WO2011096264A1 (en) * | 2010-02-05 | 2011-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving semiconductor device |
KR101862823B1 (ko) | 2010-02-05 | 2018-05-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 구동 방법 |
US8416622B2 (en) | 2010-05-20 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor |
TWI524347B (zh) | 2010-08-06 | 2016-03-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其驅動方法 |
US8422272B2 (en) | 2010-08-06 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
JP5727892B2 (ja) | 2010-08-26 | 2015-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8922236B2 (en) | 2010-09-10 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method for inspecting the same |
US8767443B2 (en) | 2010-09-22 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method for inspecting the same |
US9048142B2 (en) | 2010-12-28 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6001900B2 (ja) * | 2011-04-21 | 2016-10-05 | 株式会社半導体エネルギー研究所 | 信号処理回路 |
JP6091083B2 (ja) | 2011-05-20 | 2017-03-08 | 株式会社半導体エネルギー研究所 | 記憶装置 |
JP6013682B2 (ja) | 2011-05-20 | 2016-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
US8575993B2 (en) | 2011-08-17 | 2013-11-05 | Broadcom Corporation | Integrated circuit with pre-heating for reduced subthreshold leakage |
US8802493B2 (en) * | 2011-09-13 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of oxide semiconductor device |
WO2013042562A1 (en) | 2011-09-22 | 2013-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US20130082764A1 (en) * | 2011-09-30 | 2013-04-04 | Broadcom Corporation | Apparatus and method to combine pin functionality in an integrated circuit |
JP5888929B2 (ja) * | 2011-10-07 | 2016-03-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI536388B (zh) * | 2012-01-12 | 2016-06-01 | Sharp Kk | Semiconductor memory circuits and devices |
WO2013146039A1 (ja) * | 2012-03-30 | 2013-10-03 | シャープ株式会社 | 半導体記憶装置 |
CN104205228B (zh) * | 2012-04-12 | 2016-09-07 | 夏普株式会社 | 半导体存储装置 |
SG10201610711UA (en) | 2012-04-13 | 2017-02-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US9817032B2 (en) * | 2012-05-23 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Measurement device |
JP6250955B2 (ja) | 2012-05-25 | 2017-12-20 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
US9104708B2 (en) * | 2012-09-07 | 2015-08-11 | Magnet Systems, Inc. | Managing activities over time in an activity graph |
US9318484B2 (en) * | 2013-02-20 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2014195243A (ja) | 2013-02-28 | 2014-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP6405100B2 (ja) * | 2013-03-08 | 2018-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6068748B2 (ja) * | 2013-03-13 | 2017-01-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9612795B2 (en) | 2013-03-14 | 2017-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Data processing device, data processing method, and computer program |
US9515094B2 (en) * | 2013-06-26 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Storage device and semiconductor device |
US9349418B2 (en) | 2013-12-27 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
KR102252213B1 (ko) * | 2014-03-14 | 2021-05-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 회로 시스템 |
JP6689062B2 (ja) | 2014-12-10 | 2020-04-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9633710B2 (en) * | 2015-01-23 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating semiconductor device |
US10008502B2 (en) | 2016-05-04 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Memory device |
US10685983B2 (en) | 2016-11-11 | 2020-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, semiconductor device, and electronic device |
CN114270823A (zh) | 2019-06-24 | 2022-04-01 | Lg电子株式会社 | 基于亮度映射和色度缩放的视频或图像编码 |
CN114008778A (zh) * | 2019-06-28 | 2022-02-01 | 株式会社半导体能源研究所 | 包括高频放大电路的半导体装置、电子构件以及电子设备 |
JP6753986B2 (ja) * | 2019-07-04 | 2020-09-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN114051430A (zh) | 2019-07-24 | 2022-02-15 | 国立大学法人大阪大学 | 烷烃脱氢催化剂、以及使用该催化剂的氢制造方法 |
DE102020133486B4 (de) * | 2020-05-28 | 2024-08-29 | Taiwan Semiconductor Manufacturing Co. Ltd. | Nichtflüchtiger speicher mit doppelter ansteuerung |
US11716862B2 (en) | 2020-05-28 | 2023-08-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory with dual gated control |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006323376A (ja) * | 2005-04-20 | 2006-11-30 | Semiconductor Energy Lab Co Ltd | 半導体装置及び表示装置 |
JP2008134625A (ja) * | 2006-10-26 | 2008-06-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及び電子機器 |
JP2008182209A (ja) * | 2006-12-27 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびそれを用いた電子機器 |
JP2008211185A (ja) * | 2007-02-02 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 記憶素子及び半導体装置 |
JP2008287115A (ja) * | 2007-05-18 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2008287026A (ja) * | 2007-05-17 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
WO2008156311A1 (en) * | 2007-06-19 | 2008-12-24 | Samsung Electronics Co., Ltd. | Oxide semiconductors and thin film transistors comprising the same |
JP2009004787A (ja) * | 2007-06-22 | 2009-01-08 | Samsung Electronics Co Ltd | Zn酸化物系薄膜トランジスタとその製造方法、及びZn酸化物のエッチング溶液とその製造方法 |
JP2009167087A (ja) * | 2007-12-17 | 2009-07-30 | Fujifilm Corp | 無機結晶性配向膜及びその製造方法、半導体デバイス |
JP2009237558A (ja) * | 2008-03-05 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
JP2011525041A (ja) * | 2008-05-29 | 2011-09-08 | サムスン エレクトロニクス カンパニー リミテッド | 酸化物半導体及びこれを含む薄膜トランジスタ |
Family Cites Families (131)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3171836D1 (en) | 1980-12-08 | 1985-09-19 | Toshiba Kk | Semiconductor memory device |
JPS628396A (ja) * | 1985-07-03 | 1987-01-16 | Hitachi Ltd | 情報保持回路 |
JPH088342B2 (ja) * | 1989-11-27 | 1996-01-29 | 三菱電機株式会社 | 半導体集積回路装置 |
JP2775040B2 (ja) | 1991-10-29 | 1998-07-09 | 株式会社 半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
JP3501416B2 (ja) | 1994-04-28 | 2004-03-02 | 忠弘 大見 | 半導体装置 |
JPH08147968A (ja) * | 1994-09-19 | 1996-06-07 | Mitsubishi Electric Corp | ダイナミックメモリ |
US5691935A (en) * | 1995-07-13 | 1997-11-25 | Douglass; Barry G. | Memory element and method of operation thereof |
DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
JPH09162304A (ja) * | 1995-12-12 | 1997-06-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JPH1084092A (ja) * | 1996-09-09 | 1998-03-31 | Toshiba Corp | 半導体集積回路 |
JP4103968B2 (ja) | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
JPH11126491A (ja) * | 1997-08-20 | 1999-05-11 | Fujitsu Ltd | 半導体記憶装置 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP4040215B2 (ja) | 1999-07-19 | 2008-01-30 | 株式会社東芝 | 不揮発性半導体メモリの制御方法 |
TW527604B (en) | 1998-10-05 | 2003-04-11 | Toshiba Corp | A memory systems |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP3827955B2 (ja) * | 1999-02-22 | 2006-09-27 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 自己増幅型ダイナミックメモリセルを具備したメモリセル装置の駆動方法 |
JP3936830B2 (ja) * | 1999-05-13 | 2007-06-27 | 株式会社日立製作所 | 半導体装置 |
JP4246400B2 (ja) * | 1999-05-13 | 2009-04-02 | 株式会社日立製作所 | 半導体記憶装置 |
JP3327250B2 (ja) | 1999-05-14 | 2002-09-24 | 日本電気株式会社 | 半導体記憶装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
JP4415467B2 (ja) | 2000-09-06 | 2010-02-17 | 株式会社日立製作所 | 画像表示装置 |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP2002368226A (ja) | 2001-06-11 | 2002-12-20 | Sharp Corp | 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器 |
US6768668B2 (en) | 2001-06-12 | 2004-07-27 | Infineon Technologies Aktiengesellschaft | Converting volatile memory to non-volatile memory |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP4498669B2 (ja) * | 2001-10-30 | 2010-07-07 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、及びそれらを具備する電子機器 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP2002319682A (ja) * | 2002-01-04 | 2002-10-31 | Japan Science & Technology Corp | トランジスタ及び半導体装置 |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
CN1452180A (zh) * | 2002-04-15 | 2003-10-29 | 力旺电子股份有限公司 | 串接电容以增加崩溃抵抗力的闪速存储器充电电路 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
EP1737044B1 (en) | 2004-03-12 | 2014-12-10 | Japan Science and Technology Agency | Amorphous oxide and thin film transistor |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
KR100670134B1 (ko) * | 2004-10-08 | 2007-01-16 | 삼성에스디아이 주식회사 | 전류 구동형 디스플레이 소자의 데이터 구동 장치 |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
BRPI0517568B8 (pt) | 2004-11-10 | 2022-03-03 | Canon Kk | Transistor de efeito de campo |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
CA2585063C (en) | 2004-11-10 | 2013-01-15 | Canon Kabushiki Kaisha | Light-emitting device |
RU2358355C2 (ru) | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Полевой транзистор |
US7863611B2 (en) * | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
JP5053537B2 (ja) * | 2004-11-10 | 2012-10-17 | キヤノン株式会社 | 非晶質酸化物を利用した半導体デバイス |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) * | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4560502B2 (ja) | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
EP1998373A3 (en) | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
CN101577281B (zh) | 2005-11-15 | 2012-01-11 | 株式会社半导体能源研究所 | 有源矩阵显示器及包含该显示器的电视机 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
TWI325165B (en) | 2006-04-20 | 2010-05-21 | Ememory Technology Inc | Method for operating a single-poly single-transistor non-volatile memory cell |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
US7807515B2 (en) * | 2006-05-25 | 2010-10-05 | Fuji Electric Holding Co., Ltd. | Oxide semiconductor, thin-film transistor and method for producing the same |
JP2009528670A (ja) * | 2006-06-02 | 2009-08-06 | 財団法人高知県産業振興センター | 半導体機器及びその製法 |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4999400B2 (ja) * | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP2008052766A (ja) | 2006-08-22 | 2008-03-06 | Sony Corp | 半導体メモリデバイス |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4932415B2 (ja) * | 2006-09-29 | 2012-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
JP5197058B2 (ja) * | 2007-04-09 | 2013-05-15 | キヤノン株式会社 | 発光装置とその作製方法 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
US8803781B2 (en) * | 2007-05-18 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US8354674B2 (en) | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
JPWO2009075281A1 (ja) * | 2007-12-13 | 2011-04-28 | 出光興産株式会社 | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 |
JP5121478B2 (ja) | 2008-01-31 | 2013-01-16 | 株式会社ジャパンディスプレイウェスト | 光センサー素子、撮像装置、電子機器、およびメモリー素子 |
KR100963003B1 (ko) * | 2008-02-05 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
JP5305696B2 (ja) * | 2008-03-06 | 2013-10-02 | キヤノン株式会社 | 半導体素子の処理方法 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP5781720B2 (ja) | 2008-12-15 | 2015-09-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2012164686A (ja) * | 2009-06-16 | 2012-08-30 | Sharp Corp | 光センサおよび表示装置 |
MY163862A (en) * | 2009-10-30 | 2017-10-31 | Semiconductor Energy Lab | Logic circuit and semiconductor device |
-
2010
- 2010-12-28 KR KR1020127022100A patent/KR101800850B1/ko active IP Right Grant
- 2010-12-28 WO PCT/JP2010/073903 patent/WO2011093003A1/en active Application Filing
- 2010-12-28 KR KR1020187024377A patent/KR101948707B1/ko active IP Right Grant
- 2010-12-28 KR KR1020137013992A patent/KR101299256B1/ko active IP Right Grant
- 2010-12-28 KR KR1020177033130A patent/KR101893904B1/ko active IP Right Grant
-
2011
- 2011-01-25 JP JP2011012628A patent/JP2011176294A/ja not_active Withdrawn
- 2011-01-27 TW TW100103115A patent/TWI538169B/zh active
- 2011-01-27 US US13/015,247 patent/US8507907B2/en not_active Expired - Fee Related
-
2012
- 2012-09-03 JP JP2012192775A patent/JP5123440B1/ja not_active Expired - Fee Related
-
2013
- 2013-07-17 JP JP2013148116A patent/JP5426796B2/ja active Active
-
2014
- 2014-11-12 JP JP2014229469A patent/JP5931998B2/ja not_active Expired - Fee Related
-
2016
- 2016-04-27 JP JP2016088788A patent/JP6130954B2/ja active Active
-
2017
- 2017-04-14 JP JP2017080198A patent/JP2017147459A/ja not_active Withdrawn
-
2019
- 2019-03-29 JP JP2019065693A patent/JP6772327B2/ja not_active Expired - Fee Related
-
2020
- 2020-09-30 JP JP2020164270A patent/JP6979499B2/ja active Active
-
2021
- 2021-11-15 JP JP2021185623A patent/JP7111879B2/ja active Active
-
2022
- 2022-07-21 JP JP2022116289A patent/JP7407879B2/ja active Active
-
2023
- 2023-12-19 JP JP2023214132A patent/JP7522907B2/ja active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006323376A (ja) * | 2005-04-20 | 2006-11-30 | Semiconductor Energy Lab Co Ltd | 半導体装置及び表示装置 |
JP2008134625A (ja) * | 2006-10-26 | 2008-06-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及び電子機器 |
JP2008182209A (ja) * | 2006-12-27 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびそれを用いた電子機器 |
JP2008211185A (ja) * | 2007-02-02 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 記憶素子及び半導体装置 |
JP2008287026A (ja) * | 2007-05-17 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2008287115A (ja) * | 2007-05-18 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
WO2008156311A1 (en) * | 2007-06-19 | 2008-12-24 | Samsung Electronics Co., Ltd. | Oxide semiconductors and thin film transistors comprising the same |
JP2010531059A (ja) * | 2007-06-19 | 2010-09-16 | サムスン エレクトロニクス カンパニー リミテッド | 酸化物半導体及びこれを含む薄膜トランジスタ |
JP2009004787A (ja) * | 2007-06-22 | 2009-01-08 | Samsung Electronics Co Ltd | Zn酸化物系薄膜トランジスタとその製造方法、及びZn酸化物のエッチング溶液とその製造方法 |
JP2009167087A (ja) * | 2007-12-17 | 2009-07-30 | Fujifilm Corp | 無機結晶性配向膜及びその製造方法、半導体デバイス |
JP2009237558A (ja) * | 2008-03-05 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
JP2011525041A (ja) * | 2008-05-29 | 2011-09-08 | サムスン エレクトロニクス カンパニー リミテッド | 酸化物半導体及びこれを含む薄膜トランジスタ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016079639A1 (ja) * | 2014-11-20 | 2017-11-02 | 株式会社半導体エネルギー研究所 | 半導体装置、回路基板および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2019135780A (ja) | 2019-08-15 |
KR20180097794A (ko) | 2018-08-31 |
KR101800850B1 (ko) | 2017-11-23 |
TW201143032A (en) | 2011-12-01 |
JP5931998B2 (ja) | 2016-06-08 |
JP7407879B2 (ja) | 2024-01-04 |
KR20170129287A (ko) | 2017-11-24 |
JP5426796B2 (ja) | 2014-02-26 |
US8507907B2 (en) | 2013-08-13 |
JP6979499B2 (ja) | 2021-12-15 |
TWI538169B (zh) | 2016-06-11 |
KR101299256B1 (ko) | 2013-08-22 |
JP2021002680A (ja) | 2021-01-07 |
JP5123440B1 (ja) | 2013-01-23 |
JP2022137287A (ja) | 2022-09-21 |
KR101948707B1 (ko) | 2019-02-15 |
JP2022016531A (ja) | 2022-01-21 |
KR20120125635A (ko) | 2012-11-16 |
JP2017147459A (ja) | 2017-08-24 |
JP7522907B2 (ja) | 2024-07-25 |
JP2011176294A (ja) | 2011-09-08 |
KR101893904B1 (ko) | 2018-08-31 |
JP2013016836A (ja) | 2013-01-24 |
WO2011093003A1 (en) | 2011-08-04 |
JP2024026413A (ja) | 2024-02-28 |
JP6130954B2 (ja) | 2017-05-17 |
JP2015084422A (ja) | 2015-04-30 |
US20110186837A1 (en) | 2011-08-04 |
JP2016171331A (ja) | 2016-09-23 |
KR20130064150A (ko) | 2013-06-17 |
JP6772327B2 (ja) | 2020-10-21 |
JP7111879B2 (ja) | 2022-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7407879B2 (ja) | 半導体装置 | |
JP2023100741A (ja) | 半導体装置 | |
JP5727892B2 (ja) | 半導体装置 | |
JP5616808B2 (ja) | 半導体装置 | |
US8493766B2 (en) | Semiconductor device and method of driving semiconductor device | |
JP6293085B2 (ja) | 半導体装置 | |
TWI543187B (zh) | 半導體記憶體裝置及半導體裝置 | |
JP2012142562A (ja) | 半導体記憶装置 | |
JP5079163B1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130923 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5426796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |