JP2006323376A - 半導体装置及び表示装置 - Google Patents

半導体装置及び表示装置 Download PDF

Info

Publication number
JP2006323376A
JP2006323376A JP2006115825A JP2006115825A JP2006323376A JP 2006323376 A JP2006323376 A JP 2006323376A JP 2006115825 A JP2006115825 A JP 2006115825A JP 2006115825 A JP2006115825 A JP 2006115825A JP 2006323376 A JP2006323376 A JP 2006323376A
Authority
JP
Japan
Prior art keywords
transistor
terminal
pixel
potential
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006115825A
Other languages
English (en)
Other versions
JP2006323376A5 (ja
JP4999351B2 (ja
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006115825A priority Critical patent/JP4999351B2/ja
Publication of JP2006323376A publication Critical patent/JP2006323376A/ja
Publication of JP2006323376A5 publication Critical patent/JP2006323376A5/ja
Application granted granted Critical
Publication of JP4999351B2 publication Critical patent/JP4999351B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】駆動トランジスタのゲート端子をソース端子と同じ電位にして、画素に入力された信号を消去するとき、駆動トランジスタにわずかに電流が流れてしまうことがある。すると、表示不良をおこしてしまう。製造コストの増加を抑制しつつ、歩留まりの向上を図った表示装置を提供することを課題とする。
【解決手段】消去用の走査線の電位を上げたら、それに応じて駆動トランジスタのゲート端子の電位も上がるようにする。例えば、走査線と駆動トランジスタのゲート端子とを整流素子を介して接続する。
【選択図】図１

Description

本発明は負荷に供給する電流をトランジスタで制御する機能を設けた半導体装置に係り、特に電流によって輝度が変化する電流駆動型発光素子で形成された画素や、その走査線駆動回路や信号線駆動回路を含む表示装置に関する。また、その駆動方法に関する。また、その表示装置を表示部に有する電子機器に関する。
近年、画素を発光ダイオード（ＬＥＤ）などの発光素子で形成した、いわゆる自発光型の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる発光素子としては、有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、有機ＥＬ素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子などとも言う）が注目を集めており、ＥＬディスプレイなどに用いられるようになってきている。ＯＬＥＤなどの発光素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点がある。なお、発光素子の輝度は、そこを流れる電流値によって制御される。
このような表示装置の階調を表現する駆動方式として、アナログ階調方式とデジタル階調方式がある。アナログ方式には、発光素子の発光強度をアナログ制御する方式と発光素子の発光時間をアナログ制御する方式がある。アナログ階調方式においては発光素子の発光強度をアナログ制御する方式がよく用いられている。しかし、発光強度をアナログ制御する方式は、画素毎の薄膜トランジスタ（以下ＴＦＴともいう）の特性のバラツキの影響を受けやすく、画素毎の発光にもバラツキが生じてしまう。一方、デジタル階調方式はデジタル制御で発光素子をオンオフさせ、階調を表現している。デジタル階調方式の場合、画素毎の輝度の均一性に優れているが、発光又は非発光の２状態しかないため、このままでは、２階調しか表現できない。そこで、別の手法を組み合わせて、多階調化を図ることが行われている。多階調化のための手法としては、画素の発光面積に重みをつけてその選択により階調表示を行う面積階調方式と、発光時間に重みをつけてその選択により階調表示を行う時間階調方式とがある。そして、デジタル階調方式の場合には、高精細化にも適している時間階調法が用いられることが多い。
特開２００１−３４３９３３号公報
時間階調方式を採用する場合には、発光素子を駆動するトランジスタはデジタル式にオンオフさせればよいため、画素を構成するトランジスタの特性のばらつきによる画素間の輝度のばらつきの影響はあまりない。
通常、トランジスタをオンさせる場合、Ｐチャネル型トランジスタのときには、ゲート端子にＬｏｗ（以下Ｌレベルともいう）の電位を入力して行う。このＬレベルの電位はＰチャネル型トランジスタのソース端子の電位よりも低い電位であり、Ｌレベルの電位とＰチャネル型トランジスタのソース端子の電位との電位差がＰチャネル型トランジスタのしきい値電圧以下となる電位である。また、Ｎチャネル型のトランジスタのときにはＨｉｇｈ（以下Ｈレベルともいう）の電位を入力して行う。このＨレベルの電位はＮチャネル型のトランジスタのソース端子の電位よりも高い電位であり、Ｈレベルの電位とＮチャネル型のトランジスタのソース端子の電位との電位差がＮチャネル型のトランジスタのしきい値電圧以上となる電位である。なお、通常のＰチャネル型トランジスタのしきい値電圧は、０Ｖより小さい電圧である。また、通常のＮチャネル型のトランジスタのしきい値電圧は、０Ｖより大きい電圧である。よって、トランジスタのゲートソース間電圧が０Ｖのときには、トランジスタはオフし、電流は流れない。このようなトランジスタをエンハンスメント型トランジスタ（ノーマリーオフともいう）という。
一方、トランジスタのゲートソース間電圧が０Ｖであっても、トランジスタに電流が流れてしまうものがある。なお、このようなトランジスタをディプレション型トランジスタ（ノーマリーオンともいう）という。
通常、ノーマリーオフの状態になるようにトランジスタを作製する。しかし製造ばらつきによって、ノーマリーオンになってしまう場合がある。駆動トランジスタがノーマリーオンになってしまうと、画素を非点灯とすべきときにも駆動トランジスタに電流が流れてしまい、発光素子へも電流が流れてしまうことがある。すると、正しく表示をすることができなくなってしまう。
そこで、駆動トランジスタのソース領域やドレイン領域に添加する不純物とは逆の導電型の不純物をチャネル形成領域に添加し、駆動トランジスタをより完全にノーマリーオフにする場合がある。つまり、駆動トランジスタをより完全にエンハンスメント型トランジスタにすることが行われる場合がある。これは、チャネルドープと一般に呼ばれている。または、駆動トランジスタがＰチャネル型のトランジスタの場合、駆動トランジスタをオフさせるビデオ信号の電位（駆動トランジスタのゲート端子に入力する電位）を、駆動トランジスタのソース端子に入力する電位よりも高く設定することにより駆動トランジスタをオフさせる場合がある。同様に、駆動トランジスタがＮチャネル型のトランジスタの場合、駆動トランジスタをオフさせるビデオ信号の電位（駆動トランジスタのゲート端子に入力する電位）を、駆動トランジスタのソース端子に設定する電位よりも低く設定することにより駆動トランジスタをオフさせる場合がある。
ここで、デジタル時間階調において、高精細化及び高階調表示を実現するために、画素への信号の書き込み動作と、画素への信号の消去動作を同時に行う技術が用いられている。つまり、画素への信号の書き込みが行われると、その画素は直ぐに発光期間（サスティン期間）となるような駆動方法において、画素への信号の書き込み期間（アドレス期間）より短い発光時間を設けるため、次に画素への信号書き込みが行われる前に、画素へ書き込まれた信号の消去を行うものである。このような駆動方法について図８を用いて説明する。
図８は時間経過に伴った１フレーム期間の動作について説明する図である。図８において、横方向は時間経過を表し、縦方向は走査線の走査行数を表している。
画像表示を行うとき、書き込み動作と発光動作とが繰り返し行われる。一画面（１フレーム）分の書き込み動作と発光動作を行う期間を１フレーム期間という。１フレーム分の信号の処理について特に限定はないが、画像をみる人がちらつき（フリッカ）を感じないように少なくとも１秒間に６０回程度とすることが好ましい。
１フレーム期間は、図８に示すように、アドレス期間Ｔａ１、Ｔａ２、Ｔａ３、Ｔａ４とサスティン期間Ｔｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４とを含む４つのサブフレーム期間に時分割されている。つまり、それぞれの画素行については、書き込み時間Ｔｂ１、Ｔｂ２、Ｔｂ３、Ｔｂ４と発光時間Ｔｓ１（ｉ）、Ｔｓ２（ｉ）、Ｔｓ３（ｉ）、Ｔｓ４（ｉ）とに時分割されている。発光するための信号が入力された画素の発光素子は、サスティン期間において発光状態となっている。各々のサブフレーム期間における発光時間の長さの比は、Ｔｓ１（ｉ）：Ｔｓ２（ｉ）：Ｔｓ３（ｉ）：Ｔｓ４（ｉ）＝２３：２２：２１：２０＝８：４：２：１となっている。これによって４ビット階調を表現することができる。但し、ビット数及び階調数はここに記すものに限定されず、例えば８つのサブフレーム期間を設け８ビット階調を行えるようにしてもよい。
１フレーム期間における動作について説明する。まず、アドレス期間Ｔａ１において、１行目から最終行まで、それぞれの行の書き込み時間Ｔｂ１に書き込み動作が行われる。つまり、１行目から順に走査線に走査信号が入力され、画素が選択される。そして、画素が選択されているときに、信号線から画素へビデオ信号が入力され、その電位によってサスティン期間Ｔｓ１における各画素の点灯、非点灯が制御される。従って、行によって画素の書き込み動作の開始時間が異なる。書き込み動作が終了した行から順にサスティン期間Ｔｓ１へと移る。当該サスティン期間において、発光するための信号が入力されている画素の発光素子は発光状態となっている。また、サスティン期間Ｔｓ１が終了した行から順に次のサブフレーム期間の信号書き込み動作に移り、それぞれの信号書き込み時間Ｔｂ２において、同様に１行目から最終行まで順に書き込み動作が行われる。このように、同様にアドレス期間Ｔａ２、Ｔａ３、Ｔａ４において画素へビデオ信号が入力され、その電位によってサスティン期間Ｔｓ２、Ｔｓ３、Ｔｓ４における各画素の点灯、非点灯が制御される。以上のような動作を繰り返し、サスティン期間Ｔｓ４迄終了する。
サスティン期間Ｔｓ４のように、最終行目までの書込動作が終了する前に、既に発光時間を終えた行におけるサスティン期間を強制的に終了させたいときは、消去時間Ｔｅにより画素に書き込まれたビデオ信号を消去し、強制的に非発光の状態となるように制御する。そして、強制的に非発光状態にした行については、一定期間、非発光の状態を保つ（この期間を非発光期間Ｔｅ４とする。）。そして、最終行目の書き込み期間が終了したら直ちに、一行目から順に次のフレーム期間（またはサブフレーム期間）のアドレス期間に移行する。これによって、発光時間がアドレス期間より短いサブフレーム期間を設けることができる。
このように、各サブフレーム期間において発光した時間の積算時間が、１フレーム期間における各々の画素の発光時間となり、これによって階調が表現される。
なお、１フレーム期間において、サブフレーム期間はサスティン期間の長いものから順に並んでいるが、必ずしもこのような並びにする必要はなく、例えばサスティン期間の短いサブフレーム期間から順に並べられていてもよいし、またはサスティン期間の長いものと短いものとがランダムに並んでいてもよい。
このような駆動方法を実現する従来の表示装置の画素構成を図２に示す。駆動トランジスタ２０１と、スイッチングトランジスタ２０２と、容量素子２０３と、発光素子２０４と、第１の走査線２０５と、信号線２０６と、電源線２０７と、消去用トランジスタ２０９と、第２の走査線２１０と、を有する。なお、駆動トランジスタ２０１はＰチャネル型トランジスタであり、スイッチングトランジスタ２０２はＮチャネル型トランジスタであり、消去用トランジスタ２０９はＮチャネル型トランジスタである。
スイッチングトランジスタ２０２は、ゲート端子が第１の走査線２０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線２０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ２０１のゲート端子と接続されている。また、スイッチングトランジスタ２０２の第２端子は容量素子２０３を介して電源線２０７と接続されている。さらに、駆動トランジスタ２０１は第１端子（ソース端子又はドレイン端子）が電源線２０７に接続され、第２端子（ソース端子又はドレイン端子）が発光素子２０４の第１電極（画素電極）と接続されている。発光素子２０４の第２の電極（対向電極）２０８には低電源電位Ｖｓｓが設定されている。なお、低電源電位Ｖｓｓとは、電源線２０７に設定される高電源電位Ｖｄｄを基準にしてＶｓｓ＜Ｖｄｄを満たす電位であり、低電源電位Ｖｓｓとしては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位Ｖｄｄと低電源電位Ｖｓｓとの電位差を発光素子２０４に印加して、発光素子２０４に電流を流すことにより発光素子２０４を発光させるため、高電源電位Ｖｄｄと低電源電位Ｖｓｓとの電位差が発光素子２０４の順方向しきい値電圧となるようにそれぞれの電位を設定する。
また、容量素子２０３と並列に消去用トランジスタが設けられている。つまり、消去用トランジスタ２０９の第１端子（ソース端子又はドレイン端子）が駆動トランジスタ２０１のゲート端子に接続され、第２端子（ソース端子又はドレイン端子）が電源線２０７に接続されている。また、消去用トランジスタ２０９のゲート端子は第２の走査線２１０に接続されている。なお、容量素子２０３は駆動トランジスタ２０１のゲート容量を代用して削除しても良い。
次に、上述した駆動方法を実現するための画素の動作について説明する。なお、本画素を有する表示装置は、電圧データによるビデオ信号を画素に書き込むことにより画素の点灯又は非点灯を制御し、点灯の際には画素の発光素子へ電圧を印加することによりその電圧に従った輝度を得る電圧入力電圧駆動方式である。よって、駆動トランジスタ２０１をスイッチとして動作させることにより、発光素子２０４に電圧を印加することができる。
まず、画素への信号の書き込み動作について説明する。第１の走査線２０５で画素が選択されているとき、つまりスイッチングトランジスタ２０２がオンになっているときに信号線２０６から画素にビデオ信号を入力する。そして、ビデオ信号に相当する電圧分の電荷が容量素子２０３に蓄積され、スイッチングトランジスタ２０２がオフすると容量素子２０３はその電圧を保持する。この電圧は駆動トランジスタ２０１のゲート端子と第１端子間の電圧であり、駆動トランジスタ２０１のゲートソース間電圧Ｖｇｓに相当する。
なお、一般に、トランジスタ（ここでは簡単のため、Ｎチャネル型のトランジスタであるとする）の動作領域は、線形領域と飽和領域とに分けることが出来る。その境目は、ドレインソース間電圧をＶｄｓ、ゲートソース間電圧をＶｇｓ、しきい値電圧をＶｔｈとすると、（Ｖｇｓ−Ｖｔｈ）＝Ｖｄｓの時になる。 （Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓの場合は飽和領域になり、理想的には、Ｖｄｓが変化しても、電流値はほとんど変わらない。つまり、Ｖｇｓの大きさだけによって電流値が決まる。一方、（Ｖｇｓ−Ｖｔｈ）＞Ｖｄｓの場合は、線形領域であり、Ｖｄｓ、Ｖｇｓの大きさによって電流値が決まる。そして、線形領域の場合には、Ｖｇｓが大きいため、Ｖｄｓを小さくすることができる。つまり、ソース端子とドレイン端子の電位をほぼ等しくできる。よって、トランジスタを線形領域で動作させると、トランジスタをスイッチとして機能させることができる。
よって、本画素のように電圧入力電圧駆動方式場合には、駆動トランジスタ２０１をスイッチとして機能させるためゲート端子には、駆動トランジスタ２０１が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。
よって、画素が点灯するときには、駆動トランジスタ２０１が線形領域でオンするビデオ信号を信号線２０６から入力する。すると、駆動トランジスタ２０１は、ほぼスイッチとして機能するので、理想的には電源線２０７に設定されている電源電位Ｖｄｄがそのまま発光素子２０４の第１の電極に加わるようになる。一方、画素が非点灯であるときには、駆動トランジスタ２０１が十分にオフするビデオ信号を信号線２０６から入力する。
つまり、理想的には発光素子２０４に印加する電圧を一定にし、発光素子２０４から得られる輝度を一定にする。そして、１フレーム期間内に複数のサブフレーム期間を設け、各サブフレーム期間の信号書き込み期間（アドレス期間）に各画素へのビデオ信号の書き込みを行い、発光期間（サスティン期間）の間、各画素はそのビデオ信号を保持する。そして、ビデオ信号に応じて画素が点灯又は非点灯するようになる。なお、発光時間がアドレス期間より短いサブフレームにおいては、消去期間に各画素に保持された信号を消去する。そして、サブフレーム期間毎に画素の点灯非点灯を制御し、１フレーム期間のうち、点灯している時間の合計によって、階調を表現する。
次に、消去期間における画素へ書き込まれたビデオ信号の消去動作について説明する。第２の走査線２１０で画素を選択し、消去用トランジスタ２０９をオンさせることにより、容量素子２０３に保持された電圧を消去する。つまり、容量素子２０３に蓄積された電荷を放電し、容量素子２０３の両電極間の電位を等しくする。こうして、駆動トランジスタ２０１のゲートソース間電圧を概略等しくして駆動トランジスタ２０１をオフさせている。
しかし、このとき、駆動トランジスタ２０１が製造ばらつきなどの要因によりノーマリーオン（つまり、ディプレション型トランジスタ）である場合、駆動トランジスタ２０１のゲートソース間電圧を等しくしても駆動トランジスタ２０１に電流が流れてしまい、発光素子２０４が発光してしまう。よって、画素を非点灯にすることができないため正しく表示を行うことができなくなってしまう。よって、歩留まりの低下を招いてしまうことになる。
ビデオ信号で画素を非点灯にする場合には、ビデオ信号の電位によりＶｇｓ＞０にすることができるので、駆動トランジスタ２０１がノーマリーオンでも対処できる。しかし、図２の画素構成の場合、消去で画素を非点灯にする場合には、Ｖｇｓ＝０としかできない。よって、駆動トランジスタ２０１に電流が流れてしまい、発光素子２０４が発光してしまう。よって、表示不良を起こしてしまい歩留まりが低下してしまう。
そこで、本発明は、製造コストの増加を抑制しつつ、歩留まりの向上を図った表示装置を提供することを課題とする。
本発明の原理は、消去用の走査線の電位を上げたら、それに応じて駆動トランジスタのゲート端子の電位も上がるようにする。または、走査線の電位を下げたら、それに応じて駆動トランジスタのゲート電位も下がるようにする。例えば、走査線と駆動トランジスタのゲート端子とを整流素子を介して接続する。
また、本発明に用いる整流素子は、抵抗素子、ＰＮ接合ダイオード、ＰＩＮ接合ダイオード、ショットキー型のダイオード、ダイオード接続したトランジスタ、カーボンナノチューブで形成されたダイオードのいずれか一又はそれらの組み合わせである。
また、整流素子の代わりに、電位伝達素子を用いることもできる。電位伝達素子としては、ゲート端子、第１端子及び第２端子を有するトランジスタや、該トランジスタと、電流電圧変換素子と、を有し、該トランジスタが、ゲート端子と第２端子とが電流電圧変換素子を介して接続されているものであってもいい。
また、本発明の半導体装置は、ゲート端子、第１端子及び第２端子をそれぞれ備える第１のトランジスタ、第２のトランジスタ並びに第３のトランジスタと、電流電圧変換素子と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、電極とを有し、該第１のトランジスタは、第１端子が第１の配線と接続され、ゲート端子が第２の配線と接続され、第２端子が該第２のトランジスタのゲート端子と接続され、該第２のトランジスタは、第１端子が第３の配線と接続され、第２の端子が該電極と接続され、第３のトランジスタは、第１端子が該第２のトランジスタのゲート端子と接続され、ゲート端子が該第４の配線と接続され、第２端子が該電流電圧変換素子を介して該第４の配線と接続されている。
また、本発明の半導体装置は、上記構成において、該電流電圧変換素子は、抵抗素子、ＰＮ接合ダイオード、ＰＩＮ接合ダイオード、ショットキー型のダイオード、トランジスタ、若しくはダイオード接続トランジスタ又はその組み合わせである。
また、本発明の半導体装置は、上記構成において、該第１のトランジスタ及び該第３のトランジスタはＮチャネル型トランジスタであり、該第２のトランジスタはＰチャネル型トランジスタである。
また、本発明の表示装置は、ゲート端子、第１端子及び第２端子をそれぞれ備える第１のトランジスタ、第２のトランジスタ並びに第３のトランジスタと、電流電圧変換素子と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、発光層が画素電極と対向電極で挟み込まれた発光素子と、を有し、該第１のトランジスタは、第１端子が第１の配線と接続され、ゲート端子が第２の配線と接続され、第２端子が該第２のトランジスタのゲート端子と接続され、該第２のトランジスタは、第１端子が第３の配線と接続され、第２の端子が該発光素子の画素電極と接続され、第３のトランジスタは、第１端子が該第２のトランジスタのゲート端子と接続され、ゲート端子が該第４の配線と接続され、第２端子が該電流電圧変換素子を介して該第４の配線と接続されている。
また、本発明の表示装置は、上記構成において、該電流電圧変換素子は、抵抗素子、ＰＮ接合ダイオード、ＰＩＮ接合ダイオード、ショットキー型のダイオード、トランジスタ、若しくはダイオード接続トランジスタ又はその組み合わせである。
また、本発明の表示装置は、上記構成において、該第１のトランジスタ及び該第３のトランジスタはＮチャネル型トランジスタであり、該第２のトランジスタはＰチャネル型トランジスタである。
また、本発明の電子機器は、上記構成の表示装置を表示部に有する。
なお、本発明に示すスイッチは、様々な形態のものを用いることができ、一例として、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されず、様々なものを用いることができる。例えば、トランジスタでもよいし、ダイオード（ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタなど）でもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。ＣＭＯＳ型のスイッチにすると、スイッチを介して出力する電圧（つまり入力電圧）が、出力電圧に対して、高かったり、低かったりして、状況が変化する場合においても、適切に動作を行うことが出来る。
なお、本発明において、接続されているとは、電気的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど）が配置されていてもよい。あるいは、間に他の素子を挟まずに、配置されていてもよい。なお、電気的な接続を可能とする他の素子を間に介さずに接続されていて、直接接続されている場合のみを含む場合であって、電気的に接続されている場合を含まない場合には、直接接続されている、あるいは、直接的に接続されている、と記載するものとする。なお、電気的に接続されている、と記載する場合は、電気的に接続されている場合と直接接続されている場合とを含むものとする。
なお、発光素子は、様々な形態を用いることが出来る。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物材料及び無機材料を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、光回折素子、放電素子、微小鏡面素子（ＤＭＤ：Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、圧電素子、カーボンナノチューブなど、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いたＥＬパネル方式の表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ：Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた液晶パネル方式の表示装置としては液晶ディスプレイ、電子インクを用いたデジタルペーパー方式の表示装置としては電子ペーパー、光回折素子を用いた表示装置としてはグレーティングライトバルブ（ＧＬＶ）方式のディスプレイ、放電素子を用いたＰＤＰ（Ｐｌａｚｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）方式のディスプレイとしてはプラズマディスプレイ、微小鏡面素子を用いたＤＭＤパネル方式の表示装置としてはデジタル・ライト・プロセッシング（ＤＬＰ）方式の表示装置、圧電素子を用いた表示装置としては圧電セラミックディスプレイ、カーボンナノチューブを用いた表示装置としてはナノ放射ディスプレイ（ＮＥＤ：Ｎａｎｏ Ｅｍｉｓｓｉｖｅ Ｄｉｓｐｌａｙ）、などがある。
なお、本発明において、トランジスタは、様々な形態のトランジスタを適用させることが出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ若しくはバイポーラトランジスタ、又はＺｎＯ（酸化亜鉛）若しくはａ−ＩｎＧａＺｎＯ（インジウム・ガリウム・亜鉛・酸素）系アモルファス半導体などの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。なお、非単結晶半導体膜には水素またはハロゲンが含まれていてもよい。また、トランジスタが配置されている基板の種類は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板、紙基板、セロファン基板、石材基板などに配置することが出来る。また、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。
なお、すでに述べたように、本発明におけるトランジスタは、様々なタイプを用いることができ、様々な基板上に形成させることができる。したがって、回路の全てが、ガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。回路の全てが形成されていることにより、部品点数を減らしてコストを低減したり、回路部品との接続点数を減らして信頼性を向上させたりすることができる。あるいは、回路の一部が、ある基板に形成されており、回路の別の一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基板上に形成されていなくてもよい。例えば、回路の一部は、ガラス基板上にトランジスタを用いて形成し、回路の別の一部は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。このように、回路の一部が同じ基板に形成されていることにより、部品点数を減らしてコストを低減したり、回路部品との接続点数を減らして信頼性を向上させたりすることができる。また、駆動電圧が高い部分や駆動周波数が高い部分は、消費電力が大きくなってしまうので、そのような部分は同じ基板に形成しないようにすれば、消費電力の向上を防ぐことができる。
なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定されない。例えば、ゲート本数が２本以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすることにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくしたり、空乏層ができやすくなってＳ値（サブスレッショルド係数）をよくしたりすることができる。また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領域を設けることにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。
なお、本発明においては、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）がある。また、別の例としては、１つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積階調を行う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき複数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数の画素において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。なお、一画素（三色分）と記載する場合は、ＲとＧとＢの三画素分を一画素と考える場合であるとする。一画素（一色分）と記載する場合は、一つの色要素につき、複数の画素がある場合、それらをまとめて一画素と考える場合であるとする。
なお、本発明において、画素がマトリクスに配置されているとは、ドットが縦縞と横縞を組み合わせたいわゆる格子状に配置され、色要素毎にストライプ配置されている場合はもちろんのこと、三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、三つの色要素のドットがいわゆるデルタ配置されている場合も含むものとする。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）がある。また、色要素のドット毎にその発光領域の大きさが異なっていてもよい。
また、トランジスタとは、少なくとも三端子を有する素子である。例えば、トランジスタはそれぞれ、ゲート電極と、ドレイン領域と、ソース領域とを含む少なくとも三端子の素子であり、ドレイン領域とソース領域の間にチャネル領域を有する。ここで、ソース領域とドレイン領域とは、トランジスタの構造や動作条件等によって変わるため、いずれがソース領域またはドレイン領域であるかを限定することが困難である。そこで、本明細書においては、ゲート電極をゲート端子、ソースまたはドレインとして機能する領域を、それぞれ第１端子、第２端子と表記する。
なお、ゲートとは、ゲート電極とゲート配線（ゲート線またはゲート信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領域やＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域などを形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。ゲート配線とは、各画素のゲート電極の間を接続したり、ゲート電極と別の配線とを接続したりするための配線のことを言う。
ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分も存在する。そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線とオーバーラップしてチャネル領域がある場合、その領域はゲート配線として機能しているが、ゲート電極としても機能していることになる。よって、そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
また、ゲート電極と同じ材料で形成され、ゲート電極とつながっている領域も、ゲート電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線とつながっている領域も、ゲート配線と呼んでも良い。このような領域は、厳密な意味では、チャネル領域とオーバーラップしていなかったり、別のゲート電極と接続させる機能を有してなかったりする場合がある。しかし、製造マージンなどの関係で、ゲート電極やゲート配線と同じ材料で形成され、ゲート電極やゲート配線とつながっている領域がある。よって、そのような領域もゲート電極やゲート配線と呼んでも良い。
また、例えば、マルチゲートのトランジスタにおいて、１つのトランジスタのゲート電極と、別のトランジスタのゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような領域は、ゲート電極とゲート電極とを接続させるための領域であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを１つのトランジスタであると見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲート電極やゲート配線と同じ材料で形成され、それらとつながって配置されているものは、ゲート電極やゲート配線と呼んでも良い。
また、例えば、ゲート電極とゲート配線とを接続してさせている部分の導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
なお、ゲート端子とは、ゲート電極の領域や、ゲート電極と電気的に接続されている領域について、その一部分のことを言う。
なお、ソースとは、ソース領域とソース電極とソース配線（ソース線またはソース信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各画素のソース電極の間を接続したり、ソース電極と別の配線とを接続したりするための配線のことを言う。
しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分も存在する。そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソース配線とオーバーラップしてソース領域がある場合、その領域はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。
また、ソース電極と同じ材料で形成され、ソース電極とつながっている部分や、あるソース電極と別のソース電極とを接続する部分も、ソース電極と呼んでも良い。また、ソース領域とオーバーラップしており、ソース電極とつながっている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材料で形成され、ソース配線とつながっている領域も、ソース配線と呼んでも良い。このような領域は、厳密な意味では、あるソース電極と別のソース電極とを接続させる機能を有していない場合がある。しかし、このような領域は、製造マージンなどの関係で、ソース電極やソース配線と同じ材料で形成され、いずれかのソース電極やソース配線とつながっている。よって、そのような領域もソース電極やソース配線と呼んでも良い。
また、例えば、ソース電極とソース配線とを接続してさせている部分の導電膜も、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。
なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続されている領域について、その一部分のことを言う。
なお、ドレインについては、ソースと同様である。
なお、本発明において、半導体装置とは半導体素子（トランジスタやダイオードなど）を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。また、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたものも含んでもよい。また、発光装置とは、特にＥＬ素子やＦＥＤで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
なお、本明細書において、トランジスタをオフにしたときにわずかに流れてしまう電流や、整流素子の逆方向電流を併せてオフ電流ともいう。
本発明により、整流素子や、トランジスタに流れるオフ電流を低減することができる。よて、非点灯（黒表示）にする信号が入力されている画素の発光素子が、わずかに光ってしまうのを防ぐことができる。
また、製造工程を増加することなく、トランジスタや整流素子のオフ電流を低減ため、製造コストの増加を抑制しつつ、歩留まりの向上を図った表示装置を提供することができる。
また、その表示装置を表示部に有する電子機器を提供することが可能となる。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
本発明の画素の基本構成について、図４９を用いて説明する。
図４９に示す画素は、スイッチ手段４９０１、駆動手段４９０２、電位伝達手段４９０３、発光素子４９０４、信号線４９０５、走査線４９０６、電源線４９０７を有している。スイッチ手段４９０１は、信号線４９０５と駆動手段４９０２の制御端子との導通又は非導通を制御する。駆動手段４９０２は、制御端子に入力される信号にしたがって、発光素子４９０４の駆動を制御する。つまり、駆動手段４９０２の制御端子に画素を点灯させる信号が入力されているときには、電源線４９０７から発光素子４９０４へ電源を供給する。また、駆動手段４９０２の制御端子に画素を非点灯とする信号が入力されているときには、電源線４９０７から発光素子４９０４へ電源を供給しない。なお、発光素子４９０４の対向電極４９０８には所定の電位が供給されている。
また、電位伝達手段４９０３は走査線４９０６と駆動手段４９０２の制御端子との間に接続され、走査線４９０６に入力される信号（電位）に従って、駆動手段４９０２の制御端子への電位の供給を制御する。そして、この走査線４９０６に入力される電位の大きさにより、駆動手段４９０２の制御端子に入力される電位の大きさも変化する。
続いて画素の動作について説明する。
画素への信号の書き込みの際には、スイッチ手段４９０１が導通し、信号線４９０５に入力されるビデオ信号（電位）が駆動手段４９０２の制御端子に入力される。こうして、画素への信号の書き込みが終了する。そして、駆動手段４９０２は制御端子に入力された信号を保持する。
そして、駆動手段４９０２の制御端子に入力された信号にしたがって、発光素子４９０４は、発光状態又は非発光状態となる。つまり、画素が点灯状態又は非点灯状態となる。
画素の消去動作の際には、走査線４９０６に信号が入力される。この信号は電位情報の信号であり、駆動手段４９０２が電源線４９０７から発光素子４９０４へ電源を供給しないようにするために、十分な電位を駆動手段４９０２の制御端子に入力する。こうして、駆動手段４９０２から漏れて電源が発光素子４９０４へ供給されないようにする。
（実施の形態１）
本実施の形態では、電位伝達手段として整流素子を適用した場合の画素構成と、その画素を有する表示装置について説明する。
まず、本実施の形態の基本的な画素構成について図１を用いて説明する。ここでは、一画素のみを図示しているが、表示装置の画素部には行方向と列方向にマトリクスに複数の画素が配置されている。
図１に示す画素は、駆動トランジスタ１０１、スイッチングトランジスタ１０２、容量素子１０３、発光素子１０４、第１の走査線１０５、信号線１０６、電源線１０７、整流素子１０９、第２の走査線１１０を有している。なお、駆動トランジスタ１０１はＰチャネル型トランジスタであり、スイッチングトランジスタ１０２はＮチャネル型トランジスタである。スイッチングトランジスタ１０２は、ゲート端子が第１の走査線１０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線１０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ１０１のゲート端子と接続されている。さらに、駆動トランジスタ１０１のゲート端子は整流素子１０９を介して第２の走査線１１０と接続されている。また、スイッチングトランジスタ１０２の第２端子は容量素子１０３を介して電源線１０７と接続されている。また、駆動トランジスタ１０１は、第１端子（ソース端子又はドレイン端子）が電源線１０７に接続され、第２端子（ソース端子又はドレイン端子）が発光素子１０４の第１の電極（画素電極）と接続されている。発光素子１０４の第２の電極（対向電極）１０８には低電源電位が設定されている。なお、低電源電位とは、電源線１０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子１０４に印加して、発光素子１０４に電流を流して発光素子１０４を発光させるため、高電源電位と低電源電位との電位差が発光素子１０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
なお、容量素子１０３は、駆動トランジスタ１０１のゲート電位を保持できる場所に接続すればよく、例えば、容量素子１０３は、一方の電極を駆動トランジスタ１０１のゲート端子、他方の電極を電源線１０７とは異なる別の配線に接続してもよい。また、容量素子１０３は駆動トランジスタ１０１のゲート容量を代用して削除しても良い。
続いて、画素の動作について説明する。
画素への信号の書き込みの際には、第１の走査線１０５にスイッチングトランジスタ１０２がオンするＨレベルの信号を入力する。すると、スイッチングトランジスタ１０２がオンし、信号の書き込みを行う画素が選択される。そして、信号線１０６から画素にビデオ信号が書き込まれる。つまり、ビデオ信号に相当する電圧分の電荷が容量素子１０３に蓄積される。そして、第１の走査線１０５をＬレベルにし、スイッチングトランジスタ１０２がオフすると容量素子１０３はその電圧を保持する。なお、駆動トランジスタ１０１のゲート端子と第１端子との間の電圧が、駆動トランジスタ１０１のゲートソース間電圧Ｖｇｓに相当する。
ここで、電圧入力電圧駆動方式の場合には、駆動トランジスタ１０１のゲート端子には、駆動トランジスタ１０１が十分にオンするか、オフするかの二つの状態となるようなビデオ信号（オンするときＶｓｉｇ（Ｌ）、オフするときＶｓｉｇ（Ｈ））を入力する。つまり、駆動トランジスタ１０１は線形領域で動作させる。つまり、スイッチとして動作させる。
よって、駆動トランジスタ１０１がオンするビデオ信号Ｖｓｉｇ（Ｌ）であるときには、理想的には電源線１０７に印加されている電源電位Ｖｄｄはそのまま発光素子１０４の第１の電極に加わることになる。
なお、第１の走査線１０５のＨレベルの信号は、画素を非点灯にするビデオ信号（駆動トランジスタ１０１をオフにするゲート電位Ｖｓｉｇ（Ｈ））よりもスイッチングトランジスタ１０２のしきい値電圧Ｖｔｈ分以上高い電位Ｖ１とすることが望ましい。なぜなら、スイッチングトランジスタ１０２はＮチャネル型のトランジスタであるため、信号線１０６にＶｓｉｇ（Ｈ）が入力されると、第１端子がドレイン端子となる。したがって、スイッチングトランジスタ１０２は、第２端子（このときにはソース端子）がゲート端子の電位より、スイッチングトランジスタ１０２のしきい値電圧Ｖｔｈ分低い電位でオフしてしまう。つまり、スイッチングトランジスタ１０２のゲート電位がＶ１より小さいと、信号線１０６に入力されたＶｓｉｇ（Ｈ）を駆動トランジスタ１０１のゲート端子に入力することができなくなってしまうからである。すると、駆動トランジスタ１０１を完全にオフにすることができず、発光素子１０４がわずかに発光してしまうことがある。
また、第１の走査線１０５のＬレベルの信号は、Ｖｓｉｇ（Ｌ）よりも低い電位とすることが望ましい。例えば、第１の走査線１０５のＬレベルの信号が、画素を点灯にするビデオ信号（駆動トランジスタ１０１がオンするゲート電位Ｖｓｉｇ（Ｌ））と等しい電位である場合、Ｖｓｉｇ（Ｈ）が書き込まれている画素は、他の行の画素への信号書き込みのために信号線１０６にＶｓｉｇ（Ｌ）が入力されると、スイッチングトランジスタ１０２のゲートソース間電圧は０Ｖとなる。すると、スイッチングトランジスタ１０２がノーマリーオンとなってしまっているときにはオフ電流が流れてしまう。したがって、容量素子１０３に蓄積された電荷が放電し、駆動トランジスタ１０１のゲート電位が低くなることにより、駆動トランジスタ１０１に電流が流れ、発光素子１０４がわずかに発光してしまうことがある。
次に、消去動作について説明する。消去動作時には、第２の走査線１１０にＨレベルの信号を入力する。すると、整流素子１０９に電流が流れ、容量素子１０３によって保持されていた駆動トランジスタ１０１のゲート電位がある所定の電位になるようにすることができる。つまり、駆動トランジスタ１０１のゲート端子の電位が、所定の電位になるようにし、信号書き込み期間に画素へ書き込まれたビデオ信号に関わらず、駆動トランジスタ１０１を強制的にオフさせることができる。なお、駆動トランジスタ１０１のゲート端子の電位は第２の走査線１１０よりも整流素子１０９のしきい値電圧分低い電位となる。
このとき、第２の走査線１１０に入力するＨレベルの信号は、電源線１０７に入力される高電源電位以上の電位とすることが望ましい。このＨレベルの信号の電位を適宜設定することにより、消去期間において駆動トランジスタ１０１を強制的にオフさせる場合に、駆動トランジスタ１０１のゲート端子の電位をソース端子の電位よりも高くすることができる。したがって、駆動トランジスタ１０１がノーマリーオンの場合でも駆動トランジスタ１０１をオフにし、発光素子１０４がわずかに発光してしまうのを防ぐことができる。
なお、第２の走査線１１０のＨレベルは、第１の走査線１０５のＨレベルと同じでもよい。その結果、電源数を削減することができる。
なお、消去動作時以外は、第２の走査線１１０はＬレベルの信号とする。このＬレベルの信号の電位は、画素を点灯とするビデオ信号（駆動トランジスタ１０１をオンにするゲート電位Ｖｓｉｇ（Ｌ））以下の電位とすることが望ましい。しかし、このＬレベルの電位を低くし過ぎると、画素に非点灯のビデオ信号（駆動トランジスタ１０１をオフにするゲート電位Ｖｓｉｇ（Ｈ））が書き込まれていた場合に、整流素子１０９に印加される逆バイアス電圧が大きくなってしまうことにより、整流素子１０９へ流れるオフ電流（逆方向電流ともいう）が大きくなってしまい、容量素子１０３に保持した電荷が漏れてしまう。そして、駆動トランジスタ１０１のゲート電位が低くなり、駆動トランジスタ１０１のオフ電流が大きくなってしまう。よって、好ましくは、このＬレベルの信号の電位は、画素を点灯にするビデオ信号（駆動トランジスタ１０１をオンにするゲート電位Ｖｓｉｇ（Ｌ））と等しくするとよい。
なお、消去動作時とは、その画素に書き込まれたビデオ信号を消去するときのことであり、図８で示したタイミングチャートにおいての消去時間Ｔｅに相当する。また、消去期間とは、その画素への消去動作後から次にその画素へ信号の書き込みを行うまでの期間であり、図８で示したタイミングチャートにおいての消去期間Ｔｅ４に相当する期間である。
また、本発明の画素は、図４０に示すように、容量素子１０３の一方の電極を駆動トランジスタ１０１のゲート端子と接続し、他方の電極を第２の走査線１１０に接続してもよい。画素にビデオ信号の書き込みを行い、画素がその信号を保持する間は、第２の走査線１１０はＬレベルに保たれている。よって、駆動トランジスタ１０１のゲート電位を保持することができる。そして、消去動作時には、第２の走査線１１０をＨレベルにする。第２の走査線１１０をＨレベルにすると、容量素子１０３の一方の電極の電位も高くなる。そのため、すばやく駆動トランジスタ１０１をオフにし易くすることができる。そして、駆動トランジスタ１０１をオフにする所定の電位となるまで整流素子１０９に電流が流れる。つまり、画素に書き込まれたビデオ信号を消去することができる。そして、消去期間の間ずっと第２の走査線１１０をＨレベルにしておく。
また、図１でも、消去期間の間ずっと第２の走査線１１０をＨレベルにしていてもよい。ずっと、Ｈレベルにしておくと、電荷の漏れにより駆動トランジスタ１０１のゲート電位が下がってしまうということを避けることができる。
なお、整流素子１０９には、ダイオード接続したトランジスタを用いることが可能である。さらに、ダイオード接続したトランジスタの他にも、ＰＮ接合やＰＩＮ接合のダイオードやショットキー型のダイオードやカーボンナノチューブで形成されたダイオードなどを用いてもよい。
また、整流素子１０９へダイオード接続したＮチャネル型のトランジスタを適用した場合の画素構成を図３に示す。ダイオード接続トランジスタ３０１の第１端子（ソース端子又はドレイン端子）を駆動トランジスタ１０１のゲート端子と接続する。また、ダイオード接続トランジスタ３０１の第２端子（ソース端子又はドレイン端子）をゲート端子と接続するとともに、第２の走査線１１０に接続する。すると、第２の走査線１１０がＬレベルのときにはダイオード接続トランジスタ３０１の第２端子はソース端子となり、ゲート端子とソース端子が接続されているため電流が流れないが、第２の走査線１１０にＨレベルの信号を入力したときにダイオード接続トランジスタ３０１の第２端子はドレイン端子となるためダイオード接続トランジスタ３０１に電流が流れる。よって、ダイオード接続トランジスタ３０１は整流作用を奏する。
また、ダイオード接続したＰチャネル型トランジスタを適用した場合の画素構成を図４に示す。ダイオード接続トランジスタ４０１の第１端子（ソース端子又はドレイン端子）を第２の走査線１１０に接続する。また、ダイオード接続トランジスタ４０１は、第２端子（ソース端子又はドレイン端子）をゲート端子と接続するとともに、駆動トランジスタ１０１のゲート端子と接続する。すると、第２の走査線１１０がＬレベルのときにはダイオード接続トランジスタ４０１はゲート端子とソース端子が接続されているため電流が流れないが、第２の走査線１１０にＨレベルの信号を入力したときにダイオード接続トランジスタ４０１の第２端子はドレイン端子となるため電流が流れる。よって、ダイオード接続トランジスタ４０１は整流作用を奏する。
なお、このとき、第２の走査線１１０に入力するＨレベルの信号の電位は、電源線１０７の電位よりも高い電位とすることが望ましい。すると、駆動トランジスタ１０１のオフ電流を小さくすることができる。また、第２の走査線１１０に入力するＬレベルの信号の電位は、画素を点灯とするビデオ信号（駆動トランジスタ１０１をオンにするゲート電位Ｖｓｉｇ（Ｌ））以下の電位とすることが望ましい。しかし、このＬレベルの電位をあまり低くし過ぎると画素に非点灯のビデオ信号（駆動トランジスタ１０１をオフにする電位Ｖｓｉｇ（Ｈ））が書き込まれていた場合に、ダイオード接続トランジスタ３０１、４０１のドレインソース間電圧が大きくなってしまいオフ電流が大きくなってしまう。よって、好ましくは、このＬレベルの電位は、画素を非点灯にするビデオ信号（駆動トランジスタ１０１をオンにするゲート電位Ｖｓｉｇ（Ｌ））と等しくするとよい。
ここで、図３の画素のレイアウトの一例を図１４に示す。画素は、駆動トランジスタ１４０１、スイッチングトランジスタ１４０２、容量素子１４０３、画素電極１４０４、第１の走査線１４０５、信号線１４０６、電源線１４０７、ダイオード接続トランジスタ１４０９、第２の走査線１４１０を有している。スイッチングトランジスタ１４０２は、ゲート端子が第１の走査線１４０５の一部分で構成され、第１端子（ソース端子又はドレイン端子）が信号線１４０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ１４０１のゲート端子と接続されている。また、ダイオード接続トランジスタ１４０９は、ゲート端子が第２の走査線１４１０の一部で構成され、第１端子（ソース端子又はドレイン端子）が駆動トランジスタ１４０１のゲート端子と接続され、第２端子（ソース端子又はドレイン端子）が第２の走査線１４１０と接続されている。また、駆動トランジスタ１４０１は、第１端子（ソース端子又はドレイン端子）が電源線１４０７に接続され、第２端子（ソース端子又はドレイン端子）が画素電極１４０４と接続されている。また、駆動トランジスタ１４０１のゲート端子を構成する電極の一部を第１の電極とし、駆動トランジスタ１４０１の第１端子となる不純物領域（ソース領域又はドレイン領域）と同じ層の半導体層と電源線１４０７の一部とで第２の電極とする、容量素子１４０３が形成されている。なお、図１４の画素レイアウトは、図３の画素におけるレイアウトの一例であってこれに限定されない。図１４の駆動トランジスタ１４０１、スイッチングトランジスタ１４０２、容量素子１４０３、第１の走査線１４０５、信号線１４０６、電源線１４０７、ダイオード接続トランジスタ１４０９、第２の走査線１４１０は、それぞれ図３の駆動トランジスタ１０１、スイッチングトランジスタ１０２、容量素子１０３、第１の走査線１０５、信号線１０６、電源線１０７、ダイオード接続トランジスタ３０１、第２の走査線１１０に相当する。また、画素電極１４０４上に発光層と対向電極が形成されることにより、図３に示す発光素子１０４が完成する。
なお、画素の構造をより詳しく説明するため、破線ＡＢ間の断面図を図１５（ａ）、破線ＣＤ間の断面図を図１５（ｂ）に示す。
図１５（ａ）、（ｂ）の断面図について説明する。基板１５０１上に下地膜１５０２を有している。基板１５０１としてはガラス基板、石英基板、プラスチック基板、セラミックス基板等の絶縁性基板、金属基板、半導体基板等を用いることができる。下地膜１５０２はＣＶＤ法やスパッタ法により形成することができる。例えばＳｉＨ４、Ｎ２Ｏ、ＮＨ３を原料に用いたＣＶＤ法により形成した酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を適用することができる。また、これらの積層を用いても良い。なお、下地膜１５０２は基板１５０１から不純物が半導体層に拡散することを防ぐために設けるものであり、基板１５０１にガラス基板や石英基板を用いている場合には下地膜１５０２は設けなくてもよい。
下地膜１５０２上に島状の半導体層を有する。半導体層にはＮ型のチャネルが形成されるチャネル形成領域１５０３、Ｎ型のトランジスタのソース領域又はドレイン領域となる不純物領域１５０５、低濃度不純物領域（ＬＤＤ領域）１５０４、Ｐ型のチャネルが形成されるチャネル形成領域１５１８、Ｐ型のトランジスタのソース領域又はドレイン領域となる不純物領域１５１９、容量素子１５２７の第１電極の一部を構成する半導体層１５２０が形成されている。そして、チャネル形成領域１５０３、チャネル形成領域１５１８及び半導体層１５２０上にゲート絶縁膜１５０６を介してゲート電極１５０７及び第１の配線１５０８及び第２の配線１５２２を有している。ゲート絶縁膜１５０６としてはＣＶＤ法やスパッタ法により形成される酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を用いることができる。また、ゲート電極１５０７、第１の配線１５０８及び第２の配線１５２２としてはアルミニウム（Ａｌ）膜、銅（Ｃｕ）膜、アルミニウム又は銅を主成分とする薄膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜、チタン（Ｔｉ）膜、タングステン（Ｗ）膜、モリブデン（Ｍｏ）膜等を用いることができる。
ゲート電極１５０７の脇にはサイドウォール１５１７が形成されている。ゲート電極１５０７を覆うようにシリコン化合物、例えば、酸化シリコン膜、窒化シリコン膜若しくは酸化窒化シリコン膜を形成した後、エッチバックしてサイドウォール１５１７を形成することができる。
なお、ＬＤＤ領域１５０４はサイドウォール１５１７の下部に位置している。つまり、自己整合的にＬＤＤ領域１５０４が形成されている。
ゲート電極１５０７、第１の配線１５０８、第２の配線１５２２、サイドウォール１５１７およびゲート絶縁膜１５０６上には層間絶縁膜１５０９を有している。層間絶縁膜１５０９は下層に無機絶縁膜、上層に樹脂膜を有している。無機絶縁膜としては、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜又はこれらを積層した膜を用いることができる。樹脂膜としては、ポリイミド、ポリアミド、アクリル、ポリイミドアミド、エポキシなどを用いることができる。
また、層間絶縁膜１５０９上には、第３の配線１５１０と第４の配線１５１１と第５の配線１５２４と第６の配線１５２３と画素電極１５２５を有している。なお、第３の配線１５１０はコンタクトホールを介して不純物領域１５０５と電気的に接続されている。また、第４の配線１５１１は、コンタクトホールを介して、不純物領域１５０５と第１の配線１５０８と接続されている。また、第５の配線１５２４はコンタクトホールを介して不純物領域１５１９と接続されている。また、第３の配線１５１０や第４の配線１５１１や第５の配線１５２４や第６の配線１５２３としては、チタン（Ｔｉ）膜やアルミニウム（Ａｌ）膜や銅（Ｃｕ）膜やＴｉを含むアルミニウム膜などを用いることができる。なお、第３の配線１５１０や第４の配線１５１１や第５の配線１５２４や第６の配線１５２３と同じ層に信号線などの配線を設ける場合には低抵抗な銅を用いるとよい。また、画素電極１５２５に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン（ＴｉＮ）膜、クロム（Ｃｒ）膜、タングステン（Ｗ）膜、亜鉛（Ｚｎ）膜、プラチナ（Ｐｔ）膜などの単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。
第３の配線１５１０、第４の配線１５１１、第５の配線１５２４、第６の配線１５２３及び層間絶縁膜１５０９上であって画素電極１５２５の端部を覆って絶縁物１５１２が形成されている。絶縁物１５１２としては、例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。
絶縁物１５１２及び画素電極１５２５上には有機化合物を含む層１５１３を有し、有機化合物を含む層１５１３上には対向電極１５１４を有する。画素電極１５２５と対向電極１５１４とで有機化合物を含む層１５１３が挟まれる領域に発光素子１５２８が形成される。対向電極１５１４に用いる材料としては、仕事関数の小さい材料を用いることが望ましい。例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）、若しくはこれらの合金又は、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、若しくはＣａ３Ｎ２などの金属薄膜を用いることができる。こうして薄い金属薄膜を用いることで光を透過させることが可能な陰極を形成することができる。
こうして、Ｎチャネル型のトランジスタ１５１５、Ｎチャネル型のトランジスタ１５１６、Ｐチャネル型トランジスタ１５２６、容量素子１５２７、発光素子１５２８が形成される。Ｎチャネル型トランジスタ１５１５、Ｎチャネル型トランジスタ１５１６、Ｐチャネル型トランジスタ１５２６、容量素子１５２７、発光素子１５２８の画素電極１５２５は、それぞれ図１４のスイッチングトランジスタ１４０２、ダイオード接続トランジスタ１４０９、駆動トランジスタ１４０１、容量素子１４０３、画素電極１４０４に相当する。なお、ここでは一例として上面射出構造の表示装置の場合について説明したがこれに限定されない。
また、これは一例であって本発明の画素のレイアウトはこれに限定されない。トランジスタの構造もこれに限定されるものでなく、例えば、サイドウォールがない構造であってもよい。
続いて、整流素子１０９として、マルチゲートトランジスタをダイオード接続したものを用いた構成について図１１及び図１２を用いて説明する。なお、マルチゲートトランジスタとは、電気的に接続された２本以上のゲート電極がチャネル形成領域上に配置されているものをいう。また、図１１及び図１２では、マルチゲートトランジスタとして、二つのトランジスタのゲート端子を互いに接続したものを用いて図示しているが、これに限られない。つまり、図１１及び図１２では、整流素子１０９としてマルチゲートのトランジスタをダイオード接続したものを用いた場合の効果を説明するために、二つのトランジスタのゲート端子を互いに接続したものを用いて、マルチゲートのトランジスタであることをより強調しているのであって、本実施の形態において、スイッチングトランジスタ１０２や、駆動トランジスタ１０１がマルチゲートのトランジスタであってもよい。
図１１の画素は、図１の整流素子１０９として、Ｎチャネル型のマルチゲートトランジスタをダイオード接続したものを用いている。ダイオード接続マルチゲートトランジスタ１１０１の第１端子（ソース端子又はドレイン端子）を駆動トランジスタ１０１のゲート端子と接続する。また、ダイオード接続マルチゲートトランジスタ１１０１は、第２端子（ソース端子又はドレイン端子）を２本のゲート電極の接続されたゲート端子と接続するとともに、第２の走査線１１０に接続する。すると、第２の走査線１１０がＬレベルのときにはダイオード接続マルチゲートトランジスタ１１０１はゲート端子とソース端子が接続されているため電流が流れないが、第２の走査線１１０にＨレベルの信号を入力したときにダイオード接続マルチゲートトランジスタ１１０１は第２端子がドレイン端子となるためダイオード接続マルチゲートトランジスタ１１０１に電流が流れる。よって、ダイオード接続マルチゲートトランジスタ１１０１は整流作用を奏する。
また、図１２の画素は、また、ダイオード接続マルチゲートトランジスタ１２０１の第１端子（ソース端子又はドレイン端子）を第２の走査線１１０に接続する。また、ダイオード接続マルチゲートトランジスタ１２０１は、第２端子（ソース端子又はドレイン端子）を２本のゲート電極の接続されたゲート端子と接続するとともに、駆動トランジスタ１０１のゲート端子と接続する。すると、第２の走査線１１０がＬレベルのときにはダイオード接続マルチゲートトランジスタ１２０１はゲート端子とソース端子が接続されているため電流が流れないが、第２の走査線１１０にＨレベルの信号を入力したときにダイオード接続マルチゲートトランジスタ１２０１は、第２端子がドレイン端子となるため電流が流れる。よって、ダイオード接続マルチゲートトランジスタ１２０１は整流作用を奏する。
なお、図１１のダイオード接続マルチゲートトランジスタ１１０１や図１２のダイオード接続マルチゲートトランジスタ１２０１は、２本のゲート電極に限られず３本であってもそれ以上であってもよい。マルチゲートトランジスタとすることにより、トランジスタのゲート電極に流れ込むゲートリーク電流を減少させることができる。よって、画素に書き込まれたビデオ信号（駆動トランジスタ１０１のゲート電位）がゲートリーク電流によっておかしくなってしまうことを防止することができる。
また、整流素子１０９として、トランジスタをダイオード接続したものを複数用いた構成について図９及び図１０を用いて説明する。
図９に示す画素は、整流素子１０９として、Ｎチャネル型のトランジスタをダイオード接続したものを二つ用いている。つまり、第１のダイオード接続トランジスタ９０１と第２のダイオード接続トランジスタ９０２とを、整流素子１０９として用いている。つまり、ダイオード接続トランジスタ９０１の第１端子（ソース端子又はドレイン端子）を駆動トランジスタ１０１のゲート端子と接続する。またダイオード接続トランジスタ９０１は、第２端子（ソース端子又はドレイン端子）をゲート端子と接続するとともに、第２のダイオード接続トランジスタ９０２の第１端子（ソース端子又はドレイン端子）と接続する。また、ダイオード接続トランジスタ９０２は、第２端子（ソース端子又はドレイン端子）をゲート端子と接続するともに、第２の走査線１１０に接続する。すると、第２の走査線１１０がＬレベルのときには第１のダイオード接続トランジスタ９０１及び第２のダイオード接続トランジスタ９０２はそれぞれゲート端子とソース端子が接続されているため電流が流れないが、第２の走査線１１０にＨレベルの信号を入力したときに第１のダイオード接続トランジスタ９０１及び第２のダイオード接続トランジスタ９０２は第２端子がドレイン端子となるため、第１のダイオード接続トランジスタ９０１及び第２のダイオード接続トランジスタ９０２に電流が流れる。よって、第１のダイオード接続トランジスタ９０１及び第２のダイオード接続トランジスタ９０２は整流作用を奏する。
このように、第２の走査線１１０のＨレベルの電位と、駆動トランジスタ１０１のゲート端子の電位との電位差を、第１のダイオード接続トランジスタ９０１のドレインソース間電圧と第２のダイオード接続トランジスタ９０２のドレインソース間電圧とに分散することにより、一つのトランジスタで整流素子１０９を構成した場合の耐圧より大きくすることができる。よって、駆動トランジスタ１０１をオフするのに必要なゲート端子の電位を設定しやすくなる。また、一つあたりのトランジスタのドレインソース間電圧が小さくなるためオフ電流も低減する。
なお、図９では、複数のダイオード接続トランジスタとしてＮチャネル型のトランジスタを用いて説明したがＰチャネル型トランジスタであっても構わない。また、図９では、二つのダイオード接続トランジスタを用いたが、３つでもそれ以上であっても構わない。
また、図１０に示すように、整流素子１０９として、Ｎチャネル型のトランジスタ及びＰチャネル型トランジスタをそれぞれダイオード接続したものを組み合わせて用いてもよい。
図１０に示す画素は、整流素子１０９として、Ｎチャネル型のトランジスタをダイオード接続したものとＰチャネル型トランジスタをダイオード接続したものを用いている。つまり、Ｎチャネル型のトランジスタをダイオード接続した第１のダイオード接続トランジスタ１００１とＰチャネル型トランジスタをダイオード接続した第２のダイオード接続トランジスタ１００２とを、整流素子１０９として用いている。つまり、ダイオード接続トランジスタ１００１の第１端子（ソース端子又はドレイン端子）を駆動トランジスタ１０１のゲート端子と接続する。またダイオード接続トランジスタ１００１は、第２端子（ソース端子又はドレイン端子）をゲート端子と接続するとともに、第２のダイオード接続トランジスタ１００２の第２端子（ソース端子又はドレイン端子）と接続する。また、ダイオード接続トランジスタ１００２は、第２端子（ソース端子又はドレイン端子）とゲート端子を接続する。そして、ダイオード接続トランジスタ１００２の第１端子（ソース端子又はドレイン端子）を第２の走査線１１０に接続する。すると、第２の走査線１１０がＬレベルのときには第１のダイオード接続トランジスタ１００１及び第２のダイオード接続トランジスタ１００２はそれぞれゲート端子とソース端子が接続されているため電流が流れないが、第２の走査線１１０にＨレベルの信号を入力したときに第１のダイオード接続トランジスタ１００１及び第２のダイオード接続トランジスタ１００２の第２端子はドレイン端子となるため、第１のダイオード接続トランジスタ１００１及び第２のダイオード接続トランジスタ１００２に電流が流れる。よって、第１のダイオード接続トランジスタ１００１及び第２のダイオード接続トランジスタ１００２は整流作用を奏する。
ここで、一般的にＮチャネル型のトランジスタはＬＤＤ領域を形成し易いため、整流素子１０９として、ＬＤＤ領域を有するＮチャネル型のトランジスタをダイオード接続して用いることにより、オフ電流の低減を図ることができる。しかし、活性層（チャネル形成領域）に多結晶シリコン膜を用いると、Ｎ型化する傾向が強いため、Ｎチャネル型のトランジスタはややディプレッション型トランジスタになりやすい。このとき、Ｐチャネル型トランジスタはエンハンスメント型トランジスタになりやすいので、Ｎチャネル型のトランジスタ及びＰチャネル型トランジスタをそれぞれダイオード接続したものを組み合わせて用いることにより、さらにオフ電流を低減することができる。なお、Ｐチャネル型トランジスタがディプレッション型になってしまった場合にも同様にＮチャネル型のトランジスタがエンハンスメント型になりやすくなるので、オフ電流を低減することができる。
また、整流素子１０９として、ダイオード接続トランジスタとＰＮ接合ダイオードを組み合わせて用いてもよい。組み合わせて用いることにより、より効果的にオフ電流を低減することができる。図１６は整流素子１０９として、Ｎチャネル型のトランジスタをダイオード接続したダイオード接続トランジスタ１６０１と第２の走査線１１０との間にＰＮ接合ダイオード１６０２を適用した場合を示し、図１７は整流素子１０９としてＮチャネル型のトランジスタをダイオード接続したダイオード接続トランジスタ１７０１と駆動トランジスタ１０１のゲート端子の間にＰＮ接合ダイオード１７０２を適用した場合を示す。図４６は整流素子１０９として、Ｐチャネル型トランジスタをダイオード接続したダイオード接続トランジスタ４６０１と第２の走査線１１０との間にＰＮ接合ダイオード４６０２を適用した場合を示し、図４２は整流素子１０９としてＰチャネル型トランジスタをダイオード接続したダイオード接続トランジスタ４２０１と駆動トランジスタ１０１のゲート端子の間にＰＮ接合ダイオード４２０２を適用した場合を示す。
まず、図１６について簡単に説明する。ダイオード接続トランジスタ１６０１は、第１端子（ソース端子又はドレイン端子）を駆動トランジスタ１０１のゲート端子と接続し、ゲート端子を第２端子（ソース端子又はドレイン端子）と接続する。また、ダイオード接続トランジスタ１６０１の第２端子はＰＮ接合ダイオード１６０２のＮ型半導体領域と接続し、ＰＮ接合ダイオード１６０２のＰ型半導体領域は第２の走査線１１０と接続する。
また、図４６について簡単に説明する。ダイオード接続トランジスタ４６０１は、第２端子（ソース端子又はドレイン端子）をゲート端子と接続し、さらに駆動トランジスタ１０１のゲート端子と接続する。また、第１端子（ソース端子又はドレイン端子）をＰＮ接合ダイオード４６０２のＮ型半導体領域と接続する。ＰＮ接合ダイオード４６０２のＰ型半導体領域は第２の走査線１１０と接続する。
また、図１７について簡単に説明する。ダイオード接続トランジスタ１７０１は、第１端子（ソース端子又はドレイン端子）をＰＮ接合ダイオード１７０２のＰ型半導体領域と接続し、ＰＮ接合ダイオード１７０２のＮ型半導体領域は、駆動トランジスタ１０１のゲート端子と接続する。また、ダイオード接続トランジスタ１７０１は、第２端子（ソース端子又はドレイン端子）をゲート端子と接続し、さらに第２の走査線１１０と接続する。
また、図４２について簡単に説明する。ダイオード接続トランジスタ４２０１は、第２端子（ソース端子又はドレイン端子）をゲート端子と接続し、さらに第１端子（ソース端子又はドレイン端子）をＰＮ接合ダイオード４２０２のＰ型半導体領域と接続する。ＰＮ接合ダイオード４２０２のＮ型半導体領域は、駆動トランジスタ１０１のゲート端子と接続する。また、ダイオード接続トランジスタ４２０１は、第１端子を第２の走査線１１０と接続する。
また、整流素子１０９として、Ｐチャネル型トランジスタのダイオード接続トランジスタと、Ｎチャネル型のトランジスタのダイオード接続トランジスタと、ＰＮ接合ダイオードとを組み合わせて適用した場合について図４１及び図４７を用いて説明する。
また、図４１について簡単に説明する。第１のダイオード接続トランジスタ４１０１と第２のダイオード接続トランジスタ４１０２とＰＮ接合ダイオード４１０３とを、整流素子１０９として用いている。第１のダイオード接続トランジスタ４１０１はＮチャネル型のトランジスタであり、第２のダイオード接続トランジスタ４１０２はＰチャネル型トランジスタである。ダイオード接続トランジスタ４１０１の第１端子（ソース端子又はドレイン端子）を駆動トランジスタ１０１のゲート端子と接続する。またダイオード接続トランジスタ４１０１は、第２端子（ソース端子又はドレイン端子）をゲート端子と接続するとともに、ＰＮ接合ダイオード４１０３のＮ型半導体領域と接続する。また、第２のダイオード接続トランジスタ４１０２は、第２端子（ソース端子又はドレイン端子）をゲート端子と接続するともに、ＰＮ接合ダイオード４１０３のＰ型半導体領域に接続する。このように接続することにより、コンタクト数を減らすことができる。また、第２のダイオード接続トランジスタ４１０２は第１端子（ソース端子又はドレイン端子）を第２の走査線１１０と接続する。すると、第２の走査線１１０がＬレベルのときには第１のダイオード接続トランジスタ４１０１及び第２のダイオード接続トランジスタ４１０２はそれぞれゲート端子とソース端子が接続されているため電流が流れないが、第２の走査線１１０にＨレベルの信号を入力したときに第１のダイオード接続トランジスタ４１０１及び第２のダイオード接続トランジスタ４１０２は第２端子がドレイン端子となる。また、このときＰＮ接合ダイオード４１０３には順方向バイアスが印加される。よって、第１のダイオード接続トランジスタ４１０１、第２のダイオード接続トランジスタ４１０２及びＰＮ接合ダイオード４１０３に電流が流れる。よって、第１のダイオード接続トランジスタ４１０１、第２のダイオード接続トランジスタ４１０２及びＰＮ接合ダイオード４１０３は整流作用を奏する。
また、図４７について簡単に説明する。また、第１のダイオード接続トランジスタ４７０１と第２のダイオード接続トランジスタ４７０２とＰＮ接合ダイオード４７０３とを、整流素子１０９として用いている。第１のダイオード接続トランジスタ４７０１はＰチャネル型トランジスタであり、第２のダイオード接続トランジスタ４７０２はＮチャネル型のトランジスタである。第１のダイオード接続トランジスタ４７０１は、第２端子（ソース端子又はドレイン端子）をゲート端子と接続するとともに、駆動トランジスタ１０１のゲート端子と接続する。また、第１のダイオード接続トランジスタ４７０１の第１端子（ソース端子又はドレイン端子）をＰＮ接合ダイオード４７０３のＮ型半導体領域と接続する。また、第２のダイオード接続トランジスタ４７０２は、第２端子（ソース端子又はドレイン端子）をゲート端子と接続するともに、第２の走査線１１０と接続する。また、第２のダイオード接続トランジスタ４７０２は第１端子（ソース端子又はドレイン端子）をＰＮ接合ダイオード４７０３のＰ型半導体領域に接続する。すると、第２の走査線１１０がＬレベルのときには第１のダイオード接続トランジスタ４７０１及び第２のダイオード接続トランジスタ４７０２はそれぞれゲート端子とソース端子が接続されているため電流が流れないが、第２の走査線１１０にＨレベルの信号を入力したときに第１のダイオード接続トランジスタ４７０１及び第２のダイオード接続トランジスタ４７０２は第２端子がドレイン端子となる。また、このときＰＮ接合ダイオード４７０３には順方向バイアスが印加される。よって、第１のダイオード接続トランジスタ４７０１、第２のダイオード接続トランジスタ４７０２及びＰＮ接合ダイオード４７０３に電流が流れる。よって、第１のダイオード接続トランジスタ４７０１、第２のダイオード接続トランジスタ４７０２及びＰＮ接合ダイオード４７０３は整流作用を奏する。
なお、本発明の画素は上記で示した画素のスイッチングトランジスタ１０２や駆動トランジスタ１０１の極性を適宜変更してもよい。なお、駆動トランジスタ１０１の極性を変更する場合には、整流素子１０９の順方向電流の向きが逆向きになるようにする。一例として、図１の画素において、駆動トランジスタ１０１にＮチャネル型のトランジスタを適用した場合について図４５に示す。
駆動トランジスタ４５０１、スイッチングトランジスタ４５０２、容量素子４５０３、発光素子４５０４、第１の走査線４５０５、信号線４５０６、電源線４５０７、整流素子４５０９、第２の走査線４５１０を有している。なお、駆動トランジスタ４５０１及びスイッチングトランジスタ４５０２はＮチャネル型トランジスタである。スイッチングトランジスタ４５０２は、ゲート端子が第１の走査線４５０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線４５０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ４５０１のゲート端子と接続されている。さらに、駆動トランジスタ４５０１のゲート端子は整流素子４５０９を介して第２の走査線４５１０と接続されている。また、スイッチングトランジスタ４５０２の第２端子は容量素子４５０３を介して電源線４５０７と接続されている。また、駆動トランジスタ４５０１は、第２端子（ソース端子又はドレイン端子）が電源線４５０７に接続され、第１端子（ソース端子又はドレイン端子）が発光素子４５０４の第１の電極（画素電極）と接続されている。発光素子４５０４の第２の電極（対向電極）４５０８には低電源電位が設定されている。なお、低電源電位とは、電源線４５０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。したがて、発光期間に発光素子４５０４に印加される電圧が、発光素子４５０４の順方向しきい値電圧以上となるように高電源電位及び低電源電位を設定する。
なお、容量素子４５０３は、駆動トランジスタ４５０１のゲート電位を保持できる場所に接続すればよく、例えば、容量素子４５０３は、一方の電極を駆動トランジスタ４５０１のゲート端子、他方の電極を電源線４５０７とは異なる別の配線に接続してもよい。また、容量素子４５０３は駆動トランジスタ４５０１のゲートソース間に配置することもある。また、容量素子４５０３は駆動トランジスタ４５０１のゲート容量を代用して削除しても良い。
続いて、画素の動作について説明する。
画素への信号の書き込みの際には、第１の走査線４５０５にスイッチングトランジスタ４５０２がオンするＨレベルの信号を入力する。すると、スイッチングトランジスタ４５０２がオンし、信号の書き込みを行う画素が選択される。そして、信号線４５０６から画素にビデオ信号が書き込まれる。つまり、ビデオ信号に相当する電圧分の電荷が容量素子４５０３に蓄積される。そして、第１の走査線４５０５をＬレベルにし、スイッチングトランジスタ４５０２がオフすると容量素子４５０３はその電圧を保持する。この電圧は駆動トランジスタ１０１のゲート端子と第２端子との間の電圧であり、駆動トランジスタ４５０１のゲートドレイン間電圧に相当する。
なお、第１の走査線４５０５のＨレベルの信号は、画素を点灯にするビデオ信号（駆動トランジスタ４５０１をオンにするゲート電位Ｖｓｉｇ（Ｈ））よりもスイッチングトランジスタ４５０２のしきい値電圧分以上高い電圧とする。また、第１の走査線４５０５のＬレベルの信号が、画素を非点灯にするビデオ信号（駆動トランジスタ４５０１がオフするゲート電位Ｖｓｉｇ（Ｌ））と等しい電位であると、Ｖｓｉｇ（Ｈ）が書き込まれている画素は、他の行の画素への信号書き込みのために信号線１０６にＶｓｉｇ（Ｌ）が入力されると、画素のスイッチングトランジスタ４５０２のゲートソース間電圧は０Ｖとなり、オフ電流が流れてしまうことがある。よって、第１の走査線４５０５のＬレベルの信号は、Ｖｓｉｇ（Ｌ）よりも低い電位とする。
次に、消去動作について説明する。消去動作時には、第２の走査線４５１０にＬレベルの信号を入力する。すると、整流素子４５０９に電流が流れ、容量素子４５０３によって保持されていた駆動トランジスタ４５０１のゲート電位をある所定の電位になるようにすることができる。つまり、駆動トランジスタ４５０１のゲート端子の電位が、所定の電位になるようにし、信号書き込み期間に画素へ書き込まれたビデオ信号に関わらず、駆動トランジスタ４５０１を強制的にオフさせることができる。なお、駆動トランジスタ４５０１のゲート端子の電位は第２の走査線４５１０よりも整流素子４５０９のしきい値電圧分高い電位となる。
このとき、第２の走査線４５１０に入力するＬレベルの信号は、対向電極４５０８に設定される低電源電位以下の電位とすることが望ましい。このＬレベルの信号の電位を適宜設定することにより、消去期間において駆動トランジスタ４５０１を強制的にオフさせる場合に、駆動トランジスタ４５０１のゲート端子の電位をソース端子の電位よりも低くすることができる。したがって、駆動トランジスタ４５０１がノーマリーオンの場合でも駆動トランジスタ４５０１をオフにし、発光素子４５０４がわずかに発光してしまうことを防ぐことができる。
なお、消去動作時以外は、第２の走査線４５１０はＨレベルの信号とする。このＨレベルの信号の電位は、画素を点灯とするビデオ信号（駆動トランジスタ４５０１をオンにするゲート電位Ｖｓｉｇ（Ｈ）以上の電位とすることが望ましい。しかし、このＨレベルの電位を高くし過ぎると、画素に非点灯のビデオ信号（駆動トランジスタ４５０１をオフにするゲート電位Ｖｓｉｇ（Ｌ）が書き込まれていた場合に、整流素子４５０９に印加される逆バイアス電圧が大きくなってしまうことにより、整流素子４５０９へ流れるオフ電流（逆方向電流ともいう）が大きくなってしまう。そして、駆動トランジスタ４５０１のゲート電位が高くなり、駆動トランジスタ４５０１のオフ電流が大きくなってしまう。よって、好ましくは、このＨレベルの信号の電位は、画素を点灯にするビデオ信号（駆動トランジスタ４５０１をオンにするゲート電位Ｖｓｉｇ（Ｈ））と等しくするとよい。
また、駆動トランジスタ４５０１は、電源線４５０７に接続された第２端子がソース端子となるため、駆動トランジスタ４５０１をオンにするビデオ信号Ｖｓｉｇ（Ｈ）は、電源線４５０７に入力される電位より駆動トランジスタ４５０１のしきい値電圧分以上高い電位とすることが好ましい。そうすることにより、発光素子４５０４の画素電極に電源線４５０７の電位を入力することができる。
なお、整流素子４５０９には、ダイオード接続したトランジスタを用いることが可能である。さらに、ダイオード接続したトランジスタの他にも、ＰＮ接合やＰＩＮ接合のダイオードやショットキー型のダイオードやカーボンナノチューブで形成されたダイオードなどを用いてもよい。
また、本発明の画素構成は上述したものに限られない。例えば図１３に示すような画素にも適用することができる。
図１３に示す画素は、駆動トランジスタ１３０１、スイッチングトランジスタ１３０２、電流制御用トランジスタ１３１１、容量素子１３０３、発光素子１３０４、第１の走査線１３０５、第２の走査線１３１０、信号線１３０６、電源線１３０７、配線１３１２を有している。なお、駆動トランジスタ１３０１はＰチャネル型トランジスタであり、スイッチングトランジスタ１３０２はＮチャネル型トランジスタであり、電流制御用トランジスタ１３１１はＰチャネル型トランジスタである。スイッチングトランジスタ１３０２は、ゲート端子が第１の走査線１３０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線１３０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ１３０１のゲート端子と接続されている。また、スイッチングトランジスタ１３０２の第２端子は容量素子１３０３を介して電源線１３０７と接続されている。さらに、駆動トランジスタ１３０１は、第１端子（ソース端子又はドレイン端子）が電源線１３０７に接続され、第２端子（ソース端子又はドレイン端子）が、電流制御用トランジスタ１３１１の第１端子（ソース端子又はドレイン端子）と接続されている。電流制御用トランジスタ１３１１は、第２端子（ソース端子に又はドレイン端子）が発光素子１３０４の画素電極と接続され、ゲート端子が配線１３１２と接続されている。つまり、駆動トランジスタ１３０１と電流制御用トランジスタ１３１１は直列に接続されている。なお、発光素子１３０４の対向電極１３０８には低電源電位が入力されている。なお、低電源電位とは、電源線１３０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。
また、本画素構成においては、画素の点灯時に一定の電流を発光素子１３０４に供給するため、電流制御用トランジスタ１３１１を飽和領域で動作させる。なお容量素子１３０３は駆動トランジスタ１３０１のゲート容量を代用して削除しても良い。
第１の走査線１３０５にＨレベルの信号が入力され、画素が選択されているとき、つまり、スイッチングトランジスタ１３０２がオンになっているときに信号線１３０６から画素にビデオ信号が入力される。そして、ビデオ信号に相当する電圧分の電荷が容量素子１３０３に蓄積され、容量素子１３０３はその電圧を保持する。この電圧は駆動トランジスタ１３０１のゲート端子と第１端子間の電圧であり、駆動トランジスタ１３０１のゲートソース間電圧Ｖｇｓに相当する。なお、このとき第２の走査線１３１０はＬレベルにしておく。
そして、駆動トランジスタ１３０１を十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動トランジスタ１３０１は線形領域で動作させる。
よって、駆動トランジスタ１３０１がオンするビデオ信号であるときには、理想的には電源線１３０７に入力されている高電源電位Ｖｄｄをそのまま電流制御用トランジスタ１３１１の第１端子に入力する。このとき、電流制御用トランジスタ１３１１の第１端子がソース端子となり、配線１３１２と電源線１３０７によって入力される電流制御用トランジスタ１３１１のゲートソース間電圧によって、発光素子１３０４に供給される電流が決定される。
つまり、発光素子１３０４に印加する電流を一定にし、発光素子１３０４から得られる輝度を一定にすることができる。そして、環境温度の変化や、経時変化に伴う発光素子１３０４の輝度変化も抑制することができる。
消去動作時には、第２の走査線１３１０にＨレベルの電位を入力する。すると、整流素子１３０９に電流が流れ、駆動トランジスタ１３０１の電位をある電位にすることができる。この電位は駆動トランジスタ１３０１をオフにし、発光素子１３０４がわずかに発光してしまうのを防ぐことができる。
よって、本実施の形態に示す画素構成により、例えば図８を用いて説明した駆動方法を実現することができる。
（実施の形態２）
本実施の形態では、電位伝達手段として、三端子を有する回路素子を用いた構成について説明する。
まず、図５３に本実施の形態の基本画素構成について説明する。画素は、トランジスタ５３０１、スイッチ５３０２、電位保持素子５３０３、発光素子５３０４、第１の走査線５３０５、信号線５３０６、電源線５３０７、第２の走査線５３１０、電位伝達素子５３０９を有している。スイッチ５３０２は、信号線５３０６とトランジスタ５３０１のゲート端子とを導通又は非導通にするように接続されている。また、スイッチ５３０２の制御端子は第１の走査線５３０５と接続されている。よって、第１の走査線５３０５に入力される信号にしたがって、スイッチ５３０２がオンオフし、信号線５３０６とトランジスタ５３０１のゲート端子とを導通又は非導通にすることができる。また、トランジスタ５３０１は、第１端子（ソース端子又はドレイン端子）が電源線５３０７に接続され、第２端子（ソース端子又はドレイン端子）が発光素子５３０４の画素電極に接続されている。なお、発光素子５３０４の対向電極５３０８には所定の電位が供給されている。また、電位伝達素子５３０９は、第１端子がトランジスタ５３０１の制御端子に接続され、第２端子が第２の走査線５３１０に接続されている。そして、電位伝達素子５３０９の第３端子５３１１には、ある電位が入力されている。この電位伝達素子５３０９は第３端子５３１１と第２端子との電位の関係により、第２端子に入力されている電位を第１端子に供給するかどうかを制御することができ、さらにその電位の大きさも制御することができる。また、電位保持素子５３０３はトランジスタ５３０１のゲート端子に接続されており、トランジスタ５３０１のゲート端子に入力された電位を保持する。
続いて、画素の動作について説明する。
画素へ信号の書き込みを行う際には、第１の走査線５３０５に信号を入力してスイッチ５３０２をオンにする。そして、信号線５３０６からトランジスタ５３０１の制御端子にビデオ信号が入力される。このビデオ信号は電位保持素子５３０３によって保持される。こうして画素への信号の書き込みが完了する。
そして、画素への信号の書き込みが行われると、電位保持素子５３０３によって保持された電位に従って、トランジスタ５３０１はオン又はオフの状態を維持する。つまり、発光素子５３０４は発光状態又は非発光状態が維持される。
そして、消去動作時には、第２の走査線５３１０に信号を入力する。すると、電位伝達素子５３０９からトランジスタ５３０１の制御端子に電位が供給される。この制御端子に供給する電位は、トランジスタ５３０１をオフするのに十分な電位とすることができる。
したがって、発光素子５３０４を非発光とすべきときに、トランジスタ５３０１がオフすることにより、電源線５３０７と発光素子５３０４の画素電極とを非導通にする。こうして、発光素子５３０４の微発光を防ぐことができる。
なお、トランジスタ５３０１には、Ｐチャネル型トランジスタ及びＮチャネル型のトランジスタのいずれを適用することもできる。
トランジスタ５３０１にＰチャネル型トランジスタを適用した場合には、電位伝達素子５３０９にＰチャネル型トランジスタを適用するのが望ましい。この構成について図５４を用いて説明する。
図５４の画素は、第１のトランジスタ５４０１、スイッチ５４０２、容量素子５４０３、発光素子５４０４、第１の走査線５４０５、信号線５４０６、電源線５４０７、第２の走査線５４１０、第２のトランジスタ５４０９を有している。なお、第１のトランジスタ５４０１及び第２のトランジスタ５４０９はＰチャネル型トランジスタである。スイッチ５４０２は、信号線５４０６と第１のトランジスタ５４０１のゲート端子とを導通又は非導通にするように接続されている。また、スイッチ５４０２の制御端子は第１の走査線５４０５と接続されている。よって、第１の走査線５４０５に入力される信号にしたがって、スイッチ５４０２がオンオフし、信号線５４０６と第１のトランジスタ５４０１のゲート端子とを導通又は非導通にすることができる。また、第１のトランジスタ５４０１は、第１端子（ソース端子又はドレイン端子）が電源線５４０７に接続され、第２端子（ソース端子又はドレイン端子）が発光素子５４０４の画素電極に接続されている。また、第２のトランジスタ５４０９は、第１端子（ソース端子又はドレイン端子）が第１のトランジスタ５４０１のゲート端子に接続され、第２端子（ソース端子又はドレイン端子）が第２の走査線５４１０に接続されている。また、第２のトランジスタ５４０９のゲート端子５４１１には、ある電位が入力される。また、容量素子５４０３は、一方の電極が第１のトランジスタ５４０１のゲート端子に接続され、他方の電極が電源線５４０７に接続されており、第１のトランジスタ５４０１のゲート端子に入力された電位を保持する。
続いて画素の動作について説明する。
画素へ信号の書き込みを行う際には、第１の走査線５４０５に信号を入力してスイッチ５４０２をオンにする。そして、信号線５４０６から第１のトランジスタ５４０１のゲート端子にビデオ信号が入力される。このビデオ信号は容量素子５４０３によって保持される。こうして画素への信号の書き込みが完了する。なお、このとき第２の走査線５４１０は、Ｌレベルにしておく。
そして、画素への信号の書き込みが行われると、容量素子５４０３によって保持された電位に従って、第１のトランジスタ５４０１はオン又はオフの状態を維持する。つまり、発光素子５４０４は発光状態又は非発光状態が維持される。
そして、消去動作時には、第２の走査線５４１０にＨレベルの信号を入力する。すると、第２のトランジスタ５４０９を介して第１のトランジスタ５４０１のゲート端子に電位が供給される。なお、第２の走査線５４１０に入力するＨレベルの電位は、第２のトランジスタ５４０９のゲート端子５４１１に入力する電位や電源線５４０７に入力する電位より高くするとよい。したがって、第１のトランジスタ５４０１のゲート端子に供給する電位は、第１のトランジスタ５４０１をオフするのに十分な電位とすることができる。
また、第２の走査線５４１０に入力するＬレベルの電位は、第２のトランジスタ５４０９のゲート端子に入力する電位から、しきい値電圧の絶対値分低い電位にするとよい。
したがって、発光素子５４０４を非発光とすべきときに、第１のトランジスタ５４０１がオフすることにより、電源線５４０７と発光素子５４０４の画素電極とを非導通にする。こうして、発光素子５４０４の微発光を防ぐことができる。
図５４の画素の具体例を図４４に示す。
また、図４４の画素は、実施の形態１の図１で示した画素の整流素子１０９の代わりに、トランジスタを用いた構成でもある。よって、図１の画素と共通するところには共通の符号を用いて説明する。トランジスタ４４０１の第１端子（ソース端子又はドレイン端子）を第２の走査線１１０に接続し、第２端子（ソース端子又はドレイン端子）を駆動トランジスタ１０１のゲート端子に接続する。また、トランジスタ４４０１のゲート端子を電源線１０７と接続する。すると、第２の走査線１１０がＬレベルのときには、トランジスタ４４０１は、第１端子が第２の走査線１１０に接続され、第２端子が駆動トランジスタ１０１のゲート端子に接続されているため、第１端子がドレイン端子となり、第２端子がソース端子となる。このとき画素に書き込まれたビデオ信号（駆動トランジスタのゲート電位）がＨレベルであっても、このＨレベルの電位と電源線１０７の電位が概略等しければトランジスタ４４０１には電流が流れない。もちろん、ビデオ信号がＬレベルのときにもトランジスタ４４０１には電流が流れない。一方、第２の走査線１１０にＨレベルが入力されたとき、トランジスタ４４０１は、第１端子が第２の走査線１１０に接続され、第２端子が駆動トランジスタ１０１のゲート端子に接続されているため、第１端子がソース端子となり、第２端子がドレイン端子となる。そして、このＨレベルの電位が電源線１０７よりも高い電位であれば（正確には、トランジスタ４４０１のしきい値電圧の絶対値｜Ｖｔｈ｜以上高い電位であれば）、トランジスタ４４０１はオンし、電流が流れる。そして駆動トランジスタ１０１のゲート端子に所定の電位を設定することができる。この場合は、第２の走査線１１０のＨレベルと同電位とすることができる。つまり、画素に書き込まれたビデオ信号を消去することができる。
また、トランジスタ５３０１にＮチャネル型のトランジスタを適用した場合には、電位伝達素子５３０９にＮチャネル型のトランジスタを適用するのが望ましい。この構成について図５５を用いて説明する。
図５５の画素は、第１のトランジスタ５５０１、スイッチ５５０２、容量素子５５０３、発光素子５５０４、第１の走査線５５０５、信号線５５０６、電源線５５０７、第２の走査線５５１０、第２のトランジスタ５５０９を有している。なお、第１のトランジスタ５５０１及び第２のトランジスタ５５０９はＮチャネル型トランジスタである。スイッチ５５０２は、信号線５５０６と第１のトランジスタ５５０１のゲート端子とを導通又は非導通にするように接続されている。また、スイッチ５５０２の制御端子は第１の走査線５５０５と接続されている。よって、第１の走査線５５０５に入力される信号にしたがって、スイッチ５５０２がオンオフし、信号線５５０６と第１のトランジスタ５５０１のゲート端子とを導通又は非導通にすることができる。また、第１のトランジスタ５５０１は、第１端子（ソース端子又はドレイン端子）が電源線５５０７に接続され、第２端子（ソース端子又はドレイン端子）が発光素子５５０４の画素電極に接続されている。また、第２のトランジスタ５５０９は、第１端子（ソース端子又はドレイン端子）が第１のトランジスタ５５０１のゲート端子に接続され、第２端子（ソース端子又はドレイン端子）が第２の走査線５５１０に接続されている。また、第２のトランジスタ５５０９のゲート端子にはある電位が入力されている。また、容量素子５５０３は、一方の電極が第１のトランジスタ５５０１のゲート端子に接続され、他方の電極が電源線５５０７に接続されており、トランジスタ５５０１のゲート端子に入力された電位を保持する。
続いて画素の動作について説明する。
画素へ信号の書き込みを行う際には、第１の走査線５５０５に信号を入力してスイッチ５５０２をオンにする。そして、信号線５５０６から第１のトランジスタ５５０１のゲート端子にビデオ信号が入力される。このビデオ信号は容量素子５５０３によって保持される。こうして画素への信号の書き込みが完了する。なお、このとき、第２の走査線５５１０はＨレベルにしておく。
そして、画素への信号の書き込みが行われると、容量素子５５０３によって保持された第１のトランジスタ５５０１のゲート端子の電位に従って、第１のトランジスタ５５０１はオン又はオフの状態を維持する。つまり、第１のトランジスタ５５０１のゲート端子の電位がＨレベルのときには発光素子５５０４は発光状態となり、Ｌレベルのときには、非発光状態となる。
そして、消去動作時には、第２の走査線５５１０にＬレベルの信号を入力する。すると、５５０９からトランジスタ５５０１のゲート端子に電位が供給される。なお、第２の走査線５５１０に入力するＬレベルの電位は、第１のトランジスタ５５０１のゲート端子に供給する電位が画素を非点灯にするビデオ信号の電位（Ｖｓｉｇ（Ｌ））と同じか、それ以下にするのが望ましい。つまり、第２の走査線５５１０のＬレベルの電位はＶｓｉｇ（Ｌ）と同じ電位でよい。このゲート端子に供給する電位は、トランジスタ５５０１をオフするのに分な電位とすることができる。
また、第２の走査線５５１０に入力するＨレベルの電位は、第２のトランジスタ５５０９のゲート端子に入力する電位から、しきい値電圧の絶対値分高い電位にするとよい。
したがって、発光素子５５０４を非発光とすべきときに、トランジスタ５５０１がオフすることにより、電源線５５０７と発光素子５５０４の画素電極とを非導通にする。こうして、発光素子５５０４の微発光を防ぐことができる。
図５５の画素の具体例を図５１に示す。
図５１に示す画素は、駆動トランジスタ５１０１、スイッチングトランジスタ５１０２、容量素子５１０３、発光素子５１０４、第１の走査線５１０５、信号線５１０６、電源線５１０７、トランジスタ５１０９、第２の走査線５１１０を有している。なお、駆動トランジスタ５１０１、スイッチングトランジスタ５１０２及びトランジスタ５１０９はＮチャネル型トランジスタである。スイッチングトランジスタ５１０２は、ゲート端子が第１の走査線５１０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線５１０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ５１０１のゲート端子と接続されている。さらに、駆動トランジスタ５１０１のゲート端子はトランジスタ５１０９の第１端子（ソース端子又はドレイン端子）と接続されている。またトランジスタ５１０９は、第２端子（ソース端子又はドレイン端子）が第２の走査線５１１０と接続され、ゲート端子が配線５１１１と接続されている。また、スイッチングトランジスタ５１０２の第２端子は容量素子５１０３を介して電源線５１０７と接続されている。また、駆動トランジスタ５１０１は、第１端子（ソース端子又はドレイン端子）が電源線５１０７に接続され、第２端子（ソース端子又はドレイン端子）が発光素子５１０４の画素電極と接続されている。発光素子５１０４の対向電極５１０８には低電源電位が入力されている。なお、低電源電位とは、電源線５１０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子５１０４に印加して、発光素子５１０４に電流を流して発光素子５１０４を発光させるため、高電源電位と低電源電位との電位差が発光素子５１０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
なお、容量素子５１０３は、駆動トランジスタ５１０１のゲート電位を保持できる場所に接続すればよく、例えば、容量素子５１０３は、一方の電極を駆動トランジスタ５１０１のゲート端子、他方の電極を電源線５１０７とは異なる別の配線に接続してもよい。また、容量素子５１０３は駆動トランジスタ５１０１のゲート容量を代用して削除しても良い。
続いて、画素の動作について説明する。
画素への信号の書き込みの際には、第１の走査線５１０５にスイッチングトランジスタ５１０２がオンするＨレベルの信号を入力する。すると、スイッチングトランジスタ５１０２がオンし、信号の書き込みを行う画素が選択される。そして、信号線５１０６から画素にビデオ信号が書き込まれる。つまり、ビデオ信号に相当する電圧分の電荷が容量素子５１０３に蓄積される。そして、第１の走査線５１０５をＬレベルにし、スイッチングトランジスタ５１０２がオフすると容量素子５１０３はその電圧を保持する。なお、駆動トランジスタ５１０１のゲート端子と第１端子との間の電圧が、駆動トランジスタ５１０１のゲートドレイン間電圧に相当する。
ここで、電圧入力電圧駆動方式の場合には、駆動トランジスタ５１０１のゲート端子には、駆動トランジスタ５１０１が十分にオンするか、オフするかの二つの状態となるようなビデオ信号Ｖｓｉｇ（Ｈ）又はＶｓｉｇ（Ｌ）を入力する。つまり、駆動トランジスタ５１０１は線形領域で動作させる。つまり、スイッチとして動作させる。
よって、駆動トランジスタ５１０１がオンするビデオ信号Ｖｓｉｇ（Ｈ）であるときには、理想的には電源線５１０７に印加されている電源電位Ｖｄｄはそのまま発光素子５１０４の第１の電極に加わることになる。
なお、第１の走査線５１０５のＨレベルの信号は、画素を点灯にするビデオ信号（駆動トランジスタ５１０１をオンにするゲート電位Ｖｓｉｇ（Ｈ））よりもスイッチングトランジスタ５１０２のしきい値電圧Ｖｔｈ分以上高い電位Ｖ１とすることが望ましい。なぜなら、スイッチングトランジスタ５１０２はＮチャネル型のトランジスタであるため、信号線５１０６にＶｓｉｇ（Ｈ）が入力されると、第１端子がドレイン端子となる。したがって、スイッチングトランジスタ５１０２は、第２端子（このときにはソース端子）がゲート端子の電位より、スイッチングトランジスタ５１０２のしきい値電圧Ｖｔｈ分低い電位でオフしてしまう。つまり、スイッチングトランジスタ５１０２のゲート電位がＶ１より小さいと、信号線５１０６に入力されたＶｓｉｇ（Ｈ）を駆動トランジスタ５１０１のゲート端子に入力することができなくなってしまうからである。すると、駆動トランジスタ５１０１をオンにし、発光素子５１０４の画素電極を電源線５１０７に入力される電位まで上げることができなくなる。
また、第１の走査線５１０５のＬレベルの信号は、Ｖｓｉｇ（Ｌ）よりも低い電位とすることが望ましい。例えば、第１の走査線５１０５のＬレベルの信号が、画素を非点灯にするビデオ信号（駆動トランジスタ５１０１がオフするゲート電位Ｖｓｉｇ（Ｌ））と等しい電位である場合、Ｖｓｉｇ（Ｈ）が書き込まれている画素は、他の行の画素への信号書き込みのために信号線５１０６にＶｓｉｇ（Ｌ）が入力されると、画素のスイッチングトランジスタ５１０２のゲートソース間電圧は０Ｖとなる。すると、スイッチングトランジスタ５１０２がノーマリーオンとなってしまっているときにはオフ電流が流れてしまう。したがって、容量素子５１０３に蓄積された電荷が放電し、駆動トランジスタ５１０１のゲート電位が下がってしまい所望の輝度が得られなくなってしまう。
次に、消去動作について説明する。消去動作時には、第２の走査線５１１０にＬレベルの信号を入力する。すると、トランジスタ５１０９に電流が流れ、容量素子５１０３によって保持されていた駆動トランジスタ５１０１のゲート電位がある所定の電位になるようにすることができる。つまり、駆動トランジスタ５１０１のゲート端子の電位が、所定の電位になるようにし、信号書き込み期間に画素へ書き込まれたビデオ信号に関わらず、駆動トランジスタ５１０１を強制的にオフさせることができる。なお、駆動トランジスタ５１０１のゲート端子の電位は第２の走査線５１１０よりもトランジスタ５１０９のしきい値電圧分高い電位となる。
このとき、第２の走査線５１１０に入力するＬレベルの信号は、画素を非点灯にするビデオ信号Ｖｓｉｇ（Ｌ）よりトランジスタ５１０９のしきい値電圧分低い電位とすることが望ましい。このＬレベルの信号の電位を適宜設定することにより、消去期間において駆動トランジスタ５１０１を強制的にオフさせる場合に、駆動トランジスタ５１０１のゲート端子の電位をソース端子の電位よりも低くすることができる。したがって、駆動トランジスタ５１０１がノーマリーオンの場合でも駆動トランジスタ５１０１をオフにし、発光素子５１０４がわずかに発光してしまうのを防ぐことができる。
なお、第２の走査線５１１０のＨレベルは、第１の走査線５１０５のＨレベルと同じでもよい。その結果、電源数を削減することができる。
なお、消去動作時以外は、第２の走査線５１１０はＨレベルの信号とする。このＨレベルの信号の電位は、画素を点灯とするビデオ信号（駆動トランジスタ５１０１をオンにするゲート電位Ｖｓｉｇ（Ｈ））以上の電位とすることが望ましい。しかし、このＨレベルの電位を高くし過ぎると、画素に非点灯のビデオ信号（駆動トランジスタ５１０１をオフにするゲート電位Ｖｓｉｇ（Ｌ））が書き込まれていた場合に、トランジスタ５１０９に印加されるドレインソース間電圧が大きくなってしまい、トランジスタ５１０９へ流れるオフ電流（逆方向電流ともいう）が大きくなってしまい、容量素子５１０３に保持した電荷が漏れてしまう。そして、駆動トランジスタ５１０１のゲート電位が高くなり、駆動トランジスタ５１０１のオフ電流が大きくなってしまう。よって、好ましくは、このＨレベルの信号の電位は、画素を点灯にするビデオ信号（駆動トランジスタ５１０１をオンにするゲート電位Ｖｓｉｇ（Ｈ））と等しくするとよい。
また、実施の形態１の図１で示した画素の整流素子１０９の代わりに、トランジスタと電流電圧変換素子とを組み合わせて用いることにより、さらに効果的にオフ電流を低減することができる。ここで適用するトランジスタとしてＮチャネル型のトランジスタを適用した場合について図１８を用いて説明する。
Ｎチャネル型のトランジスタ１８０１は、第１端子（ソース端子又はドレイン端子）を駆動トランジスタ１０１のゲート端子と接続し、ゲート端子を第２の走査線１１０に接続する。また、トランジスタ１８０１の第２端子（ソース端子又はドレイン端子）は電流電圧変換素子１８０２を介して第２の走査線１１０と接続する。
なお、電流電圧変換素子１８０２は、電流が流れるとその両端子間に電圧が発生する素子である。
つまり、図２５（ａ）の矢印に示すようにトランジスタ１８０１の第１端子から第２端子に電流が流れるときには、第２端子の電位は第２の走査線１１０の電位よりも高くなり、逆に、図２５（ｂ）の矢印に示すように第２端子から第１端子に電流が流れるときには、第２端子の電位は第２の走査線１１０の電位よりも低くなる。
なお、このとき、上述したように、第２の走査線１１０に入力するＨレベルの信号の電位は、電源線１０７の電位よりも高い電位とすることが望ましい。すると、駆動トランジスタ１０１のオフ電流を小さくすることができる。また、第２の走査線１１０に入力するＬレベルの信号の電位は、画素を点灯とするビデオ信号（駆動トランジスタ１０１をオンにするゲート電位Ｖｓｉｇ（Ｌ））以下の電位とする。しかし、このＬレベルの電位をあまり低くし過ぎると画素に非点灯のビデオ信号（駆動トランジスタ１０１をオフにする電位Ｖｓｉｇ（Ｈ））が書き込まれていた場合に、トランジスタ１８０１のドレインソース間電圧が大きくなってしまいオフ電流が大きくなってしまう。よって、好ましくは、このＬレベルの電位は、画素を非点灯にするビデオ信号（駆動トランジスタ１０１をオンにするゲート電位Ｖｓｉｇ（Ｌ））と等しくするとよい。
ここで、画素に書き込まれたビデオ信号に関わらず、トランジスタ１８０１がエンハンスメント型のトランジスタであれば、第２の走査線１１０がＬレベルのときには、トランジスタ１８０１は第１端子がドレイン端子、第２端子がソース端子となり、トランジスタ１８０１には電流が流れない。しかし、トランジスタ１８０１がディプレッション型のトランジスタであると、特に画素を非点灯とするビデオ信号（駆動トランジスタ１０１をオフにするゲート電位Ｖｓｉｇ（Ｈ））の場合、トランジスタ１８０１の第１端子から第２端子に電流が流れてしまうことがある。しかし、電流電圧変換素子１８０２の両端子間に電圧が発生するので、トランジスタ１８０１の第２端子は、第２の走査線１１０のＬレベルの電位よりも高くなる。そして、このときトランジスタ１８０１の第２端子がソース端子であるため、トランジスタ１８０１のゲート端子よりソース端子の電位の方が高くなる。よって、このときトランジスタ１８０１に流れる電流が抑制される。つまり、オフ電流が低減される。
一方、第２の走査線１１０にＨレベルの信号を入力すると、トランジスタ１８０１は第２端子がドレイン端子、第１端子がソース端子となる。そして、トランジスタ１８０１に電流が流れる。このとき、電流電圧変換素子１８０２に発生する電圧が小さいときには、トランジスタ１８０１は飽和領域で動作するが、第１端子がソース端子であるため、トランジスタ１８０１のゲートソース間電圧は、電流電圧変換素子１８０２での電圧降下に依存しないため、画素を非点灯にするための駆動トランジスタ１０１のゲート電位を設定するのは容易である。また、電流電圧変換素子１８０２に発生する電圧が大きいときであっても、トランジスタ１８０１は線形領域で動作するため、画素を非点灯にするための駆動トランジスタ１０１のゲート電位を設定するのは容易である。
なお、電流電圧変換素子１８０２としては、抵抗や、トランジスタや、整流素子を用いることができる。よって、例えば抵抗を用いた場合の構成を図２１に示す。
Ｎチャネル型のトランジスタ１８０１は、第１端子（ソース端子又はドレイン端子）を駆動トランジスタ１０１のゲート端子と接続し、ゲート端子を第２の走査線１１０に接続する。また、トランジスタ１８０１の第２端子（ソース端子又はドレイン端子）は抵抗素子２１０１を介して第２の走査線１１０と接続する。なお、抵抗素子２１０１に電流が流れると電圧降下が生じるため、図１８の電流電圧変換素子１８０２と同じ機能を果たすことができる。
なお、このように、トランジスタ１８０１の第２端子と第２の走査線１１０との間に電流電圧変換素子１８０２として抵抗素子を有する構成の画素のレイアウト図の一例を図２３及び図２４に示す。
まず、図２３の画素レイアウトについて説明する。画素は、駆動トランジスタ２３０１、スイッチングトランジスタ２３０２、容量素子２３０３、画素電極２３０４、第１の走査線２３０５、信号線２３０６、電源線２３０７、抵抗素子２３０８、トランジスタ２３０９、第２の走査線２３１０を有している。スイッチングトランジスタ２３０２は、ゲート端子が第１の走査線２３０５の一部で構成され、第１端子（ソース端子又はドレイン端子）が信号線２３０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ２３０１のゲート端子と接続されている。また、トランジスタ２３０９は、ゲート端子が第２の走査線２３１０の一部で構成され、第１端子（ソース端子又はドレイン端子）が駆動トランジスタ２３０１のゲート端子と接続され、第２端子（ソース端子又はドレイン端子）が抵抗素子２３０８を介して第２の走査線２３１０と接続されている。なお、抵抗素子２３０８はトランジスタ２３０９の第１端子となる不純物領域（ソース領域又はドレイン領域）と同じ層の半導体層であり、第２の走査線２３１０の下に位置している。なお、このとき、半導体層の幅の方が第２の走査線２３１０の幅よりも太くなるようにしてもよい。第２の走査線２３１０よりもはみ出した部分の半導体層には、不純物を添加することが可能なので、不純物の添加される部分の面積を調整することにより、抵抗値を制御することができる。また、駆動トランジスタ２３０１は、第１端子（ソース端子又はドレイン端子）が電源線２３０７に接続され、第２端子（ソース端子又はドレイン端子）が画素電極２３０４と接続されている。また、駆動トランジスタ２３０１のゲート端子を構成する電極の一部を第１の電極とし、駆動トランジスタ２３０１の第１端子となる不純物領域（ソース領域又はドレイン領域）と同じ層の半導体層と電源線２３０７の一部とで第２の電極とする、容量素子２３０３が形成されている。なお、図２３の画素レイアウトは、図２１の画素におけるレイアウトの一例であってこれに限定されない。図２３の駆動トランジスタ２３０１、スイッチングトランジスタ２３０２、容量素子２３０３、第１の走査線２３０５、信号線２３０６、電源線２３０７、抵抗素子２３０８、トランジスタ２３０９、第２の走査線２３１０は、それぞれ図２１の駆動トランジスタ１０１、スイッチングトランジスタ１０２、容量素子１０３、第１の走査線１０５、信号線１０６、電源線１０７、抵抗素子２１０１、トランジスタ１８０１、第２の走査線１１０に相当する。また、画素電極２３０４上に発光層と対向電極が形成されることにより、図２１に示す発光素子１０４が完成する。
なお、抵抗素子２３０８の構造をより詳しく説明するため、楕円２３１１で囲む付近を拡大した図を図２６（ｂ）に示す。また、その断面をより詳しく説明するため破線ＡＢ間の断面図を図２６（ａ）に示す。なお、図２６（ｂ）では、第２の走査線２３１０の下層に位置する半導体層を点線で示している。
図２６（ａ）の断面図を用いて説明する。基板２６０１上に下地膜２６０２を有している。基板２６０１としてはガラス基板、石英基板、プラスチック基板、セラミックス基板等の絶縁性基板、金属基板、半導体基板等を用いることができる。下地膜２６０２はＣＶＤ法やスパッタ法により形成することができる。例えばＳｉＨ４、Ｎ２Ｏ、ＮＨ３を原料に用いたＣＶＤ法により形成した酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を適用することができる。また、これらの積層を用いても良い。なお、下地膜２６０２は基板２６０１から不純物が半導体層に拡散することを防ぐために設けるものであり、基板２６０１にガラス基板や石英基板を用いている場合には下地膜２６０２は設けなくてもよい。
下地膜２６０２上に島状の半導体層を有する。半導体層にはＮ型のチャネルが形成されるチャネル形成領域２６０３、ソース領域又はドレイン領域となる不純物領域２６０５、低濃度不純物領域（ＬＤＤ領域）２６０４、抵抗素子として機能する半導体層２６０６が形成されている。そして、チャネル形成領域２６０３及び半導体層２６０６上にゲート絶縁膜２６０７を介してゲート電極２６０８及び第１の配線２６０９を有している。ゲート絶縁膜２６０７としてはＣＶＤ法やスパッタ法により形成される酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を用いることができる。また、ゲート電極２６０８としてはアルミニウム（Ａｌ）膜、銅（Ｃｕ）膜、アルミニウム又は銅を主成分とする薄膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜、チタン（Ｔｉ）膜、タングステン（Ｗ）膜、モリブデン（Ｍｏ）膜等を用いることができる。
ゲート電極２６０８の脇にはサイドウォール２６１７が形成されている。ゲート電極２６０８を覆うようにシリコン化合物、例えば、酸化シリコン膜、窒化シリコン膜若しくは酸化窒化シリコン膜を形成した後、エッチバックしてサイドウォール２６１７を形成することができる。
なお、ＬＤＤ領域２６０４はサイドウォール２６１７の下部に位置している。つまり、自己整合的にＬＤＤ領域２６０４が形成されている。
ゲート電極２６０８、サイドウォール２６１７およびゲート絶縁膜２６０７上には第１の層間絶縁膜２６１０を有している。第１の層間絶縁膜２６１０は下層に無機絶縁膜、上層に樹脂膜を有している。無機絶縁膜としては、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜又はこれらを積層した膜を用いることができる。樹脂膜としては、ポリイミド、ポリアミド、アクリル、ポリイミドアミド、エポキシなどを用いることができる。
また、第１の層間絶縁膜２６１０上には、第２の配線２６１１と第３の配線２６１２と画素電極２６１３を有している。なお、第２の配線２６１１はコンタクトホールを介して不純物領域２６０５と電気的に接続されている。また、第３の配線２６１２は、コンタクトホールを介して、不純物領域２６１８と第１の配線２６０９と接続されている。また、第２の配線２６１１や第３の配線２６１２としては、チタン（Ｔｉ）膜やアルミニウム（Ａｌ）膜や銅（Ｃｕ）膜やＴｉを含むアルミニウム膜などを用いることができる。なお、第２の配線２６１１や第３の配線２６１２と同じ層に信号線などの配線を設ける場合には低抵抗な銅を用いるとよい。また、画素電極２６１３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン（ＴｉＮ）膜、クロム（Ｃｒ）膜、タングステン（Ｗ）膜、亜鉛（Ｚｎ）膜、プラチナ（Ｐｔ）膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。
第２の配線２６１１、第３の配線２６１２及び第１の層間絶縁膜２６１０上であって画素電極２６１３の端部を覆って絶縁物２６１４が形成されている。絶縁物２６１４としては、例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。
絶縁物２６１４及び画素電極２６１３上には有機化合物を含む層２６１５を有し、有機化合物を含む層２６１５上には対向電極２６１６を有する。画素電極２６１３と対向電極２６１６とで有機化合物を含む層２６１５が挟まれる領域に発光素子が形成される。対向電極２６１６に用いる材料としては、仕事関数の小さい材料を用いることが望ましい。例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）、若しくはこれらの合金又は、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、若しくはＣａ３Ｎ２などの金属薄膜を用いることができる。こうして薄い金属薄膜を用いることで光を透過させることが可能な陰極を形成することができる。
こうして、トランジスタ２６１９、トランジスタ２６２０、抵抗素子２６２１が形成される。トランジスタ２６１９、トランジスタ２６２０、抵抗素子２６２１はそれぞれ図２３のスイッチングトランジスタ２３０２、トランジスタ２３０９、抵抗素子２３０８に相当する。なお、ここでは一例として上面射出構造の表示装置の場合について説明したがこれに限定されない。
次に、図２４の画素レイアウトについて説明する。画素は、駆動トランジスタ２４０１、スイッチングトランジスタ２４０２、容量素子２４０３、画素電極２４０４、第１の走査線２４０５、信号線２４０６、電源線２４０７、抵抗素子２４０８、トランジスタ２４０９、第２の走査線２４１０を有している。スイッチングトランジスタ２４０２は、ゲート端子が第１の走査線２４０５の一部で構成され、第１端子（ソース端子又はドレイン端子）が信号線２４０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ２４０１のゲート端子と接続されている。また、トランジスタ２４０９は、ゲート端子が第２の走査線２４１０の一部で構成され、第１端子（ソース端子又はドレイン端子）が駆動トランジスタ２４０１のゲート端子と接続され、第２端子（ソース端子又はドレイン端子）が抵抗素子２４０８を介して第２の走査線２４１０と接続されている。なお、抵抗素子２４０８はトランジスタ２４０９の第１端子となる不純物領域（ソース領域又はドレイン領域）と同じ層の半導体層であり、第２の走査線２４１０の下に位置している。なお、このとき、半導体層の幅の方が第２の走査線２４１０の幅よりも太くなるようにしてもよい。第２の走査線２４１０よりもはみ出した部分の半導体層には、不純物を添加することが可能なので、不純物の添加される部分の面積を調整することにより、抵抗値を制御することができる。また、駆動トランジスタ２４０１は、第１端子（ソース端子又はドレイン端子）が電源線２４０７に接続され、第２端子（ソース端子又はドレイン端子）が画素電極２４０４と接続されている。また、駆動トランジスタ２４０１のゲート端子を構成する電極の一部を第１の電極とし、駆動トランジスタ２４０１の第１端子となる不純物領域（ソース領域又はドレイン領域）と同じ層の半導体層と電源線２４０７の一部とで第２の電極とする、容量素子２４０３が形成されている。なお、図２４の画素レイアウトは、図２１の画素におけるレイアウトの一例であってこれに限定されない。図２４の駆動トランジスタ２４０１、スイッチングトランジスタ２４０２、容量素子２４０３、第１の走査線２４０５、信号線２４０６、電源線２４０７、抵抗素子２４０８、トランジスタ２４０９、第２の走査線２４１０は、それぞれ図２１の駆動トランジスタ１０１、スイッチングトランジスタ１０２、容量素子１０３、第１の走査線１０５、信号線１０６、電源線１０７、抵抗素子２１０１、トランジスタ１８０１、第２の走査線１１０に相当する。また、画素電極２４０４上に発光層と対向電極が形成されることにより、図２１に示す発光素子１０４が完成する。
なお、抵抗素子２４０８の構造をより詳しく説明するため、楕円２４１１で囲む付近を拡大した図を図２７（ｂ）に示す。また、その断面をより詳しく説明するため破線ＡＢ間の断面図を図２７（ａ）に示す。なお、図２７（ｂ）では、第２の走査線２４１０の下層に位置する半導体層を点線で示している。
図２７（ａ）の断面図を用いて説明する。基板２７０１上に下地膜２７０２を有している。基板２７０１としてはガラス基板、石英基板、プラスチック基板、セラミックス基板等の絶縁性基板、金属基板、半導体基板等を用いることができる。下地膜２７０２はＣＶＤ法やスパッタ法により形成することができる。例えばＳｉＨ４、Ｎ２Ｏ、ＮＨ３を原料に用いたＣＶＤ法により形成した酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を適用することができる。また、これらの積層を用いても良い。なお、下地膜２７０２は基板２７０１から不純物が半導体層に拡散することを防ぐために設けるものであり、基板２７０１にガラス基板や石英基板を用いている場合には下地膜２７０２は設けなくてもよい。
下地膜２７０２上に島状の半導体層を有する。半導体層にはＮ型のチャネルが形成されるチャネル形成領域２７０３、ソース領域又はドレイン領域となる不純物領域２７０５、低濃度不純物領域（ＬＤＤ領域）２７０４、抵抗素子として機能する半導体層２７０６が形成されている。そして、チャネル形成領域２７０３及び半導体層２７０６上にゲート絶縁膜２７０７を介してゲート電極２７０８及び第１の配線２７０９を有している。ゲート絶縁膜２７０７としてはＣＶＤ法やスパッタ法により形成される酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を用いることができる。また、ゲート電極２７０８としてはアルミニウム（Ａｌ）膜、銅（Ｃｕ）膜、アルミニウム又は銅を主成分とする薄膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜、チタン（Ｔｉ）膜、タングステン（Ｗ）膜、モリブデン（Ｍｏ）膜等を用いることができる。
ゲート電極２７０８の脇にはサイドウォール２７１７が形成されている。ゲート電極２７０８を覆うようにシリコン化合物、例えば、酸化シリコン膜、窒化シリコン膜若しくは酸化窒化シリコン膜を形成した後、エッチバックしてサイドウォール２７１７を形成することができる。
なお、ＬＤＤ領域２７０４はサイドウォール２７１７の下部に位置している。つまり、自己整合的にＬＤＤ領域２７０４が形成されている。
ゲート電極２７０８、サイドウォール２７１７およびゲート絶縁膜２７０７上には第１の層間絶縁膜２７１０を有している。第１の層間絶縁膜２７１０は下層に無機絶縁膜、上層に樹脂膜を有している。無機絶縁膜としては、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜又はこれらを積層した膜を用いることができる。樹脂膜としては、ポリイミド、ポリアミド、アクリル、ポリイミドアミド、エポキシなどを用いることができる。
また、第１の層間絶縁膜２７１０上には、第２の配線２７１１と第３の配線２７１２とを有している。なお、第２の配線２７１１はコンタクトホールを介して不純物領域２７０５と電気的に接続されている。また、第３の配線２７１２は、コンタクトホールを介して、不純物領域２７１８と第１の配線２７０９と接続されている。また、第２の配線２７１１や第３の配線２７１２としては、チタン（Ｔｉ）膜やアルミニウム（Ａｌ）膜や銅（Ｃｕ）膜やＴｉを含むアルミニウム膜などを用いることができる。なお、第２の配線２７１１や第３の配線２７１２と同じ層に信号線などの配線を設ける場合には低抵抗な銅を用いるとよい。
第２の配線２７１１、第３の配線２７１２及び第１の層間絶縁膜２７１０上に絶縁物２７１４が形成されている。絶縁物２７１４としては、例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。
絶縁物２７１４上には有機化合物を含む層２７１５を有し、有機化合物を含む層２７１５上には対向電極２７１６を有する。対向電極２７１６に用いる材料としては、仕事関数の小さい材料を用いることが望ましい。例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）、若しくはこれらの合金又は、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、若しくはＣａ３Ｎ２などの金属薄膜を用いることができる。こうして薄い金属薄膜を用いることで光を透過させることが可能な陰極を形成することができる。
こうして、トランジスタ２７１９、トランジスタ２７２０、抵抗素子２７２１が形成される。トランジスタ２７１９、トランジスタ２７２０、抵抗素子２７２１はそれぞれ図２４のスイッチングトランジスタ２４０２、トランジスタ２４０９、抵抗素子２４０８に相当する。なお、ここでは一例として上面射出構造の表示装置の場合について説明したがこれに限定されない。
また、電流電圧変換素子１８０２として整流素子１９０１を適用した場合の構成を図１９に示す。Ｎチャネル型のトランジスタ１８０１は、第１端子（ソース端子又はドレイン端子）を駆動トランジスタ１０１のゲート端子と接続し、ゲート端子を第２の走査線１１０に接続する。また、トランジスタ１８０１の第２端子（ソース端子又はドレイン端子）は整流素子１９０１を介して第２の走査線１１０と接続する。なお、整流素子１９０１は、第２の走査線１１０からトランジスタ１８０１の第２端子へ流れる電流の方向を順方向電流となるように接続する。
本構成によれば、画素に非点灯とするビデオ信号（駆動トランジスタ１０１をオフにするゲート電位Ｖｓｉｇ（Ｈ））が入力され、第２の走査線１１０がＬレベルとなっている場合において、トランジスタ１８０１がノーマリーオンとなっていても、整流素子１９０１に印加される電圧は逆方向電圧であるため電流は流れない。また、整流素子１９０１に逆方向電流（オフ電流）が流れる場合には、一定の電圧が整流素子１９０１に印加されていることになる。よって、トランジスタ１８０１の第２端子の電位は第２の走査線１１０のＬレベルの電位より高くなる。つまり、トランジスタ１８０１は、ゲート端子よりもソース端子の電位が高くなるため、電流が流れにくくなる。つまり、オフ電流が低減される。
なお、整流素子１９０１は、ＰＩＮ接合ダイオード、ＰＮ接合ダイオード、ショットキーダイオード、カーボンナノチューブを用いたダイオード、トランジスタ、ダイオード接続トランジスタなど、なんでもよい。より好ましくはＰＮ接合ダイオードである。整流素子１９０１として、ＰＮ接合ダイオードを用いた場合について図２０を用いて説明する。
Ｎチャネル型のトランジスタ１８０１は、第１端子（ソース端子又はドレイン端子）を駆動トランジスタ１０１のゲート端子と接続し、ゲート端子を第２の走査線１１０に接続する。また、トランジスタ１８０１の第２端子（ソース端子又はドレイン端子）はＰＮ接合ダイオード２００１のＮ型半導体領域と接続する。そして、ＰＮ接合ダイオード２００１のＰ型半導体領域は第２の走査線１１０と接続されている。なお、Ｎチャネル型のトランジスタ１８０１の第２端子はＮ型不純物領域を有しているので、ＰＮ接合ダイオード２００１のＮ型半導体としてはＮチャネル型のトランジスタ１８０１のＮ型不純物領域を用いることができる。つまり、トランジスタ１８０１のゲート端子と第２端子との間にＰ型の不純物領域を有していればよい。この画素のレイアウトを図１４における断面図１５（ｃ）を用いて説明する。
本画素構成の特徴は、トランジスタ１５１６の一方の不純物領域側にＰ型の不純物領域１５２９を有する。つまり、図１４におけるレイアウトにおいては、トランジスタ１４０９の第２端子側の不純物領域において、チャネル形成領域から近い側がＮ型、遠い側がＰ型の不純物領域となっている。よって、トランジスタ１５１６の一方の不純物領域の一部とＰ型の不純物領域１５２９とでＰＮ接合ダイオード１５３０が形成される。他の共通するところは図１５（ａ）での説明を参照されたい。このように、ＰＮ接合ダイオード２００１のＮ型半導体領域はトランジスタ１８０１の第２端子となるＮ型の不純物が添加された不純物領域を用いることができる。そして、この不純物領域が形成される半導体層にＰ型の不純物を添加してＰ型の半導体領域を形成すれば、ＰＮ接合ダイオード２００１とトランジスタ１８０１とが直接的に接続されるので、コンタクトのための端子を設ける必要がなくなる。よって、画素のレイアウトにおいて、開口率の向上の観点からも有利である。なお、Ｐ型の不純物領域とＮ型の不純物領域の間に不純物の添加されていない領域があってもよい。その場合にはＰＮ接合ダイオード１６０２の代わりにＰＩＮ接合ダイオードとなる。ＰＩＮ接合ダイオードだとオフ電流をより減らすことができる。また、ＰＩＮ接合ダイオードで発生する電圧がより大きくなるので、トランジスタ１８０１がよりオフしやすくなる。
なお、図２０のような構成の画素の場合において、画素に非点灯とするビデオ信号（駆動トランジスタ１０１をオフにするゲート電位Ｖｓｉｇ（Ｈ））が入力され、第２の走査線１１０がＬレベルのときに、トランジスタ１８０１にオフ電流が流れたとしても、ＰＮ接合ダイオード２００１に印加される電圧は逆方向電圧であるため、オフ電流は小さい。また、ＰＮ接合ダイオード２００１に逆方向電流が流れる場合、ＰＮ接合ダイオード２００１の両端子間には電圧が発生している。つまり、トランジスタ１８０１の第２端子の電位は、第２の走査線１１０のＬレベルの電位より高くなる。よって、トランジスタ１８０１はゲート端子よりもソース端子の電位が高くなるため、トランジスタ１８０１には電流が流れにくくなる。つまり、オフ電流が低減される。
また、電流電圧変換素子１８０２として、Ｐチャネル型トランジスタを用いることもできる。図２２を用いて説明する。トランジスタ１８０１は、第１端子を駆動トランジスタ１０１のゲート端子と接続し、第２端子をＰチャネル型のトランジスタ２２０１の第２端子（ソース端子又はドレイン端子）と接続する。また、トランジスタ１８０１のゲート端子を第２の走査線１１０と接続する。また、Ｐチャネル型のトランジスタ２２０１は、ゲート端子を電源線１０７と接続し、第１端子（ソース端子又はドレイン端子）を第２の走査線１１０と接続する。
画素に非点灯とするビデオ信号（駆動トランジスタ１０１をオフにするゲート電位Ｖｓｉｇ（Ｈ））が入力され、第２の走査線１１０がＬレベルであったときに、トランジスタ１８０１がノーマリーオンであっても、トランジスタ２２０１の第２端子の電位はさほど高い電位とはならない。そのため、トランジスタ２２０１は、ゲート端子の接続された電源線１０７の電位より第２端子の電位が低くなるので、Ｐチャネル型のトランジスタ２２０１はオフする。トランジスタ２２０１の第２端子の電位が低ければ低いほどこのトランジスタ２２０１に流れるオフ電流は小さくなる。一方、このトランジスタ２２０１の第２端子の電位が高くなると、トランジスタ１８０１はゲート端子より第２端子の電位が高くなるため、よりトランジスタ１８０１にはよりオフ電流が流れにくくなる。つまり、この構成によれば大幅なオフ電流の低減を図ることが可能となる。なお、第２の走査線１１０がＨレベルのときには、電源線１０７の電位よりも第２の走査線１１０の電位が高いので、Ｐチャネル型のトランジスタ２２０１はオンする。また、このときトランジスタ１８０１の第２端子は第２の走査線１１０より低くなるので、トランジスタ１８０１もオンする。よって、画素を非点灯にする信号を駆動トランジスタ１０１のゲート端子に入力することができる。
ここで、一般的にＮチャネル型のトランジスタはＬＤＤ領域を形成し易いため、Ｎチャネル型のトランジスタを用いることによりオフ電流の低減を図ることができる。しかし、活性層（チャネル形成領域）に多結晶シリコン膜を用いると、Ｎ型化する傾向が強いため、Ｎチャネル型のトランジスタはややディプレッション型トランジスタになりやすい。このとき、Ｐチャネル型のトランジスタはエンハンスメント型トランジスタになるので、Ｎチャネル型のトランジスタ及びＰチャネル型のトランジスタを組み合わせて用いることにより、効果的にオフ電流を低減することができる。
なお、図２２のような構成の場合には、トランジスタ１８０１とトランジスタ２２０１の間にＰＮ接合ダイオードを設けてもよい。つまり、図４３に示すように、トランジスタ１８０１の第２端子にＰＮ接合ダイオード４３０１のＮ型半導体領域を接続し、トランジスタ２２０１の第２端子にＰＮ接合ダイオード４３０１のＰ型半導体領域を接続する。なお、このとき、トランジスタ２２０１の第２端子となる不純物領域をＰＮ接合ダイオード４３０１のＰ型半導体領域として、トランジスタ１８０１の第２端子となる不純物領域をＰＮ接合ダイオード４３０１のＮ型半導体領域として用いることにより、トランジスタ１８０１とＰＮ接合ダイオード４３０１との接続や、Ｐチャネル型のトランジスタ２２０１とＰＮ接合ダイオード４３０１との接続のために、コンタクトを設ける必要がない。これは、図１５（ｃ）や、図２０の場合と同様である。よって、画素の開口率を高くする観点においても有利である。なお、Ｐ型の不純物領域とＮ型の不純物領域の間に不純物の添加されていない領域があってもよい。その場合にはＰＮ接合ダイオード４３０１の代わりにＰＩＮ接合ダイオードとなる。ＰＩＮ接合ダイオードだとオフ電流をより減らすことができる。また、ＰＩＮ接合ダイオードで発生する電圧がより大きくなるので、トランジスタ１８０１がよりオフしやすくなる。
また、実施の形態１の図１で示した画素の整流素子１０９の代わりに、Ｐチャネル型のトランジスタと電流電圧変換素子とを組み合わせて用いる場合について図５０を用いて説明する。
Ｐチャネル型のトランジスタ５００１は、第１端子（ソース端子又はドレイン端子）が電流電圧変換素子５００２を介して駆動トランジスタ１０１のゲート端子と接続され、ゲート端子が第２の走査線１１０に接続されている。また、トランジスタ５００１の第２端子（ソース端子又はドレイン端子）は第２の走査線１１０と接続されている。
なお、電流電圧変換素子５００２は、電流が流れるとその両端子間に電圧が発生する素子である。
よって、本実施の形態に示す画素構成により、例えば図８を用いて説明した駆動方法を実現することができる。
（実施の形態３）
本実施の形態では、画素を非点灯（黒表示）にすべきときに、発光素子がわずかに発光してしまうことを防ぐことがより可能な画素構成を示す。つまり、駆動トランジスタにオフ電流が流れても、発光素子へは電流が流れないようにする。
図５６に示す画素は、駆動トランジスタ５６０１と、相補用トランジスタ５６１１と、スイッチングトランジスタ５６０２と、発光素子５６０４と、整流素子５６０９と、第１の走査線５６０５と、信号線５６０６と、電源線５６０７と、第２の走査線５６１０とを有する。なお、駆動トランジスタ５６０１はＰチャネル型トランジスタであり、相補用トランジスタ５６１１及びスイッチングトランジスタ５６０２はＮチャネル型トランジスタである。そして、スイッチングトランジスタ５６０２は第１端子（ソース端子又はドレイン端子）が信号線５６０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ５６０１及び相補用トランジスタ５６１１のゲート端子に接続されている。駆動トランジスタ５６０１及び相補用トランジスタ５６１１の第２端子（ソース端子又はドレイン端子）は、発光素子５６０４の画素電極と接続されている。駆動トランジスタ５６０１の第１端子は電源線５６０７に接続されている。また、相補用トランジスタ５６１１の第２端子は配線５６１２に接続されている。また、駆動トランジスタ５６０１及び相補用トランジスタ５６１１のゲート端子は、容量素子５６０３の一方の電極と接続されている。容量素子５６０３の他方の電極は電源線５６０７に接続されている。また、駆動トランジスタ５６０１及び相補用トランジスタ５６１１のゲート端子が整流素子５６０９を介して第２の走査線５６１０に接続されている。
なお、電源線５６０７には、高電源電位が入力され、発光素子５６０４の対向電極には低電源電位が入力されている。高電源電位と低電源電位とは高電源電位＞低電源電位を満たす関係であり、また、高電源電位と低電源電位との電位差が発光素子５６０４の順方向しきい値電圧となるようにする。
また、配線５６１２の電位は発光素子５６０４の対向電極５６０８の電位と等しいか、又はそれ以下の電位とすることが望ましい。
まず、画素への信号書き込み動作について説明する。画素へ信号の書き込みを行う際には、第１の走査線５６０５にＨレベルの信号を入力し、スイッチングトランジスタ５６０２をオンにする。そして、信号線５６０６からビデオ信号を画素へ書き込む。つまり、駆動トランジスタ５６０１及び相補用トランジスタ５６１１のゲート端子にビデオ信号を入力する。なお、このとき、第２の走査線５６１０はＬレベルにしておく。
このとき、容量素子５６０３に電荷が蓄積される。よって、第１の走査線５６０５にＬレベルの信号が入力され、スイッチングトランジスタ５６０２がオフしても、ビデオ信号の電位は容量素子５６０３によって保持される。
よって、ビデオ信号が画素を点灯にするＶｓｉｇ（Ｌ）の場合には、駆動トランジスタ５６０１がオンし、相補用トランジスタ５６１１がオフする。そして、駆動トランジスタ５６０１を介して電源線５６０７に入力されている電位を発光素子５６０４の画素電極へ供給することができる。
また、ビデオ信号が画素を非点灯にするＶｓｉｇ（Ｈ）の場合には、駆動トランジスタ５６０１がオフし、相補用トランジスタ５６１１がオンする。よって、電源線５６０７に入力されている電位は発光素子５６０４の画素電極へ供給されない。しかし、駆動トランジスタ５６０１がノーマリーオンとなっているときには、駆動トランジスタ５６０１にわずかに電流が流れてしまうことがある。通常このオフ電流が発光素子に流れてしまうため発光素子がわずかに発光してしまい、画素を非点灯（黒表示）にできず、表示不良を起こしてしまうことがある。しかし、本画素構成によれば、駆動トランジスタ５６０１に流れるオフ電流が、相補用トランジスタ５６１１を介して配線５６１２に流れるため、発光素子５６０４へは電流が流れない。つまり、画素を非点灯（黒表示）にすることができる。なぜなら、このとき相補用トランジスタ５６１１はオンしているため、配線５６１２に電流が流れるからである。
なお、配線５６１２の電位を発光素子５６０４の対向電極の電位より低くすることにより、発光素子５６０４に逆バイアスの電圧を印加することができる。このように、逆方向バイアスの電圧を発光素子５６０４に印加しても、正常な発光素子５６０４には電流は流れない。一方、発光素子５６０４に短絡箇所が有る場合には、その短絡箇所に電流が流れる。すると、短絡箇所に集中して電流が流れ、発光素子５６０４の短絡箇所が絶縁される。発光素子５６０４の短絡箇所を絶縁することにより、画素の表示不良を改善することができる。また、発光素子５６０４の寿命を延ばすことが可能となる。
なお、第１の走査線５６０５のＨレベルの信号は、画素を非点灯にするビデオ信号（駆動トランジスタ５６０１をオフにするゲート電位Ｖｓｉｇ（Ｈ））よりもスイッチングトランジスタ５６０２のしきい値電圧Ｖｔｈ分以上高い電位Ｖ１とすることが望ましい。なぜなら、スイッチングトランジスタ５６０２はＮチャネル型のトランジスタであるため、信号線５６０６にＶｓｉｇ（Ｈ）が入力されると、第１端子がドレイン端子となる。したがって、スイッチングトランジスタ５６０２は、第２端子（このときにはソース端子）がゲート端子の電位より、スイッチングトランジスタ５６０２のしきい値電圧Ｖｔｈ分低い電位でオフしてしまう。つまり、スイッチングトランジスタ５６０２のゲート電位がＶ１より小さいと、信号線５６０６に入力されたＶｓｉｇ（Ｈ）を駆動トランジスタ５６０１のゲート端子に入力することができなくなってしまうからである。すると、駆動トランジスタ５６０１を完全にオフにすることができず、発光素子５６０４がわずかに発光してしまうことがある。
また、第１の走査線５６０５のＬレベルの信号は、Ｖｓｉｇ（Ｌ）よりも低い電位とすることが望ましい。例えば、第１の走査線５６０５のＬレベルの信号が、画素を点灯にするビデオ信号（駆動トランジスタ５６０１がオンするゲート電位Ｖｓｉｇ（Ｌ））と等しい電位である場合、Ｖｓｉｇ（Ｈ）が書き込まれている画素は、他の行の画素への信号書き込みのために信号線５６０６にＶｓｉｇ（Ｌ）が入力されると、スイッチングトランジスタ５６０２のゲートソース間電圧は０Ｖとなる。すると、スイッチングトランジスタ５６０２がノーマリーオンとなってしまっているときにはオフ電流が流れてしまう。したがって、容量素子５６０３に蓄積された電荷が放電し、駆動トランジスタ５６０１のゲート電位が低くなることにより、駆動トランジスタ５６０１に電流が流れ、発光素子５６０４がわずかに発光してしまうことがある。
次に消去動作について説明する。第２の走査線５６１０にＨレベルの信号を入力する。すると、整流素子５６０９に電流が流れる。すると、駆動トランジスタ５６０１及び相補用トランジスタ５６１１のゲート端子の電位をある電位にすることができる。この電位は、第２の走査線５６１０のＨレベルの電位より整流素子５６０９のしきい値電圧分低い電位である。よって、消去動作により、画素を非点灯にするため、第２の走査線５６１０に入力するＨレベルの電位はビデオ信号Ｖｓｉｇ（Ｈ）より整流素子５６０９のしきい値電圧分高い電位とするとよい。
このとき、第２の走査線５６１０に入力するＨレベルの信号は、電源線５６０７に入力される高電源電位以上の電位とすることが望ましい。このＨレベルの信号の電位を適宜設定することにより、消去期間において駆動トランジスタ５６０１を強制的にオフさせる場合に、駆動トランジスタ５６０１のゲート端子の電位をソース端子の電位よりも高くすることができる。したがって、駆動トランジスタ５６０１がノーマリーオンの場合でも駆動トランジスタ５６０１をオフにし、発光素子５６０４がわずかに発光してしまうのを防ぐことができる。
なお、第２の走査線５６１０のＨレベルは、第１の走査線５６０５のＨレベルと同じでもよい。その結果、電源数を削減することができる。
なお、消去動作時以外は、第２の走査線５６１０はＬレベルの信号とする。このＬレベルの信号の電位は、画素を点灯とするビデオ信号（駆動トランジスタ５６０１をオンにするゲート電位Ｖｓｉｇ（Ｌ））以下の電位とすることが望ましい。しかし、このＬレベルの電位を低くし過ぎると、画素に非点灯のビデオ信号（駆動トランジスタ５６０１をオフにするゲート電位Ｖｓｉｇ（Ｈ））が書き込まれていた場合に、整流素子５６０９に印加される逆バイアス電圧が大きくなってしまうことにより、整流素子５６０９へ流れるオフ電流（逆方向電流ともいう）が大きくなってしまい、容量素子５６０３に保持した電荷が漏れてしまう。そして、駆動トランジスタ５６０１のゲート電位が低くなり、駆動トランジスタ５６０１のオフ電流が大きくなってしまう。よって、好ましくは、このＬレベルの信号の電位は、画素を点灯にするビデオ信号（駆動トランジスタ５６０１をオンにするゲート電位Ｖｓｉｇ（Ｌ））と等しくするとよい。
なお、図５６の整流素子５６０９には、抵抗素子、ＰＮ接合ダイオード、ＰＩＮ接合ダイオード、ショットキー型のダイオード、ダイオード接続したトランジスタ、カーボンナノチューブで形成されたダイオードのいずれか一又はそれらの組み合わせを用いることができる。実施の形態１で示した構成を適宜用いることができる。
また、整流素子の代わりに、電位伝達素子を用いることもできる。電位伝達素子としては、実施の形態２で示した様々な構成を用いることができる。
なお、本画素構成では、ビデオ信号の電位や、第２の走査線に入力する電位を適宜設定することにより、駆動トランジスタのオフ電流を低減することができる。さらに、駆動トランジスタと相補的にオンオフする相補用トランジスタを設けることにより、駆動トランジスタにオフ電流が流れても、画素を非点灯（黒表示）にすることができるため、表示不良を防止することができる。
なお、配線５６１２と発光素子５６０４の対向電極に入力する電位を等しくする場合には、配線５６１２と対向電極５６０８とを接続することにより、対向電極の抵抗を低くすることができるため消費電力の低減を図ることができる。
その場合についての画素の部分断面について図５７を用いて説明する。
基板５７０１上に下地膜５７０２を有している。基板５７０１としてはガラス基板、石英基板、プラスチック基板、セラミックス基板等の絶縁性基板、金属基板、半導体基板等を用いることができる。下地膜５７０２はＣＶＤ法やスパッタ法により形成することができる。例えばＳｉＨ４、Ｎ２Ｏ、ＮＨ３を原料に用いたＣＶＤ法により形成した酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を適用することができる。また、これらの積層を用いても良い。なお、下地膜５７０２は基板５７０１から不純物が半導体層に拡散することを防ぐために設けるものであり、基板５７０１にガラス基板や石英基板を用いている場合には下地膜５７０２は設けなくてもよい。
下地膜５７０２上に島状の半導体層を有する。半導体層にはＰ型のチャネルが形成されるチャネル形成領域５７０３、ソース領域又はドレイン領域となる不純物領域５７０４、Ｎ型のチャネルが形成されるチャネル形成領域５７０５、ソース又はドレイン領域となる不純物領域５７２０、低濃度不純物領域（ＬＤＤ領域）５７２１が形成されている。そして、チャネル形成領域５７０３及びチャネル形成領域５７０５上にゲート絶縁膜５７０６を介してゲート電極５７０７を有している。ゲート絶縁膜５７０６としてはＣＶＤ法やスパッタ法により形成される酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を用いることができる。また、ゲート電極５７０７としてはアルミニウム（Ａｌ）膜、銅（Ｃｕ）膜、アルミニウム又は銅を主成分とする薄膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜、チタン（Ｔｉ）膜、タングステン（Ｗ）膜、モリブデン（Ｍｏ）膜等を用いることができる。
ゲート電極５７０７の脇にはサイドウォール５７２２が形成されている。ゲート電極５７０７を覆うようにシリコン化合物、例えば、酸化シリコン膜、窒化シリコン膜若しくは酸化窒化シリコン膜を形成した後、エッチバックしてサイドウォール５７２２を形成することができる。
なお、ＬＤＤ領域５７２１はサイドウォール５７２２の下部に位置している。つまり、自己整合的にＬＤＤ領域５７２１が形成されている。なお、サイドウォール５７２２は、ＬＤＤ領域５７２１を自己整合的に形成するために設けているのであって、必ずしも設けなくともよい。
ゲート電極５７０７、サイドウォール５７２２およびゲート絶縁膜５７０６上には第１の層間絶縁膜を有している。第１の層間絶縁膜は下層に無機絶縁膜５７１８、上層に樹脂膜５７０８を有している。無機絶縁膜５７１８としては、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜又はこれらを積層した膜を用いることができる。樹脂膜５７０８としては、ポリイミド、ポリアミド、アクリル、ポリイミドアミド、エポキシなどを用いることができる。
第１の層間絶縁膜上には、第１の電極５７０９及び第２の電極５７２４を有し、第１の電極５７０９はコンタクトホールを介して不純物領域５７０４及び不純物領域５７２０と電気的に接続されている。また、第２の電極５７２４はコンタクトホールを介して不純物領域５７２０と電気的に接続されている。第１の電極５７０９及び第２の電極５７２４としては、チタン（Ｔｉ）膜やアルミニウム（Ａｌ）膜や銅（Ｃｕ）膜やＴｉを含むアルミニウム膜などを用いることができる。なお、第１の電極５７０９及び第２の電極５７２４と同じ層に信号線などの配線を設ける場合には低抵抗な銅を用いるとよい。
第１の電極５７０９、第２の電極５７２４および第１の層間絶縁膜上に第２の層間絶縁膜５７１０を有する。第２の層間絶縁膜としては、無機絶縁膜や、樹脂膜、又はこれらの積層を用いることができる。無機絶縁膜としては、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜又はこれらを積層した膜を用いることができる。樹脂膜としては、ポリイミド、ポリアミド、アクリル、ポリイミドアミド、エポキシなどを用いることができる。
第２の層間絶縁膜５７１０上には画素電極５７１１および配線５７１９を有している。画素電極５７１１および配線５７１９は同じ材料により形成されている。つまり、同じ層に同時に形成されている。画素電極５７１１や配線５７１９に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン（ＴｉＮ）膜、クロム（Ｃｒ）膜、タングステン（Ｗ）膜、亜鉛（Ｚｎ）膜、プラチナ（Ｐｔ）膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。
画素電極５７１１および配線５７１９の端部を覆うように絶縁物５７１２を有する。
例えば、絶縁物５７１２としては、ポジ型の感光性アクリル樹脂膜を用いることができる。
画素電極５７１１上に有機化合物を含む層５７１３が形成され、有機化合物を含む層５７１３の一部は絶縁物５７１２上に重なっている。なお、有機化合物を含む層５７１３は、配線５７１９上には形成されていない。
有機化合物を含む層５７１３、絶縁物５７１２および配線５７１９上に対向電極５７１４を有している。対向電極５７１４に用いる材料としては、仕事関数の小さい材料を用いることが望ましい。例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）、若しくはこれらの合金又は、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、若しくはＣａ３Ｎ２などの金属薄膜を用いることができる。こうして薄い金属薄膜を用いることで光を透過させることが可能な陰極を形成することができる。
対向電極５７１４と画素電極５７１１とにより有機化合物を含む層５７１３が挟まれた領域では発光素子５７１６が形成されている。
また、絶縁物５７１２により有機化合物を含む層５７１３が隔離されている領域では、接合部５７１７が形成され、対向電極５７１４と配線５７１９とが接している。よって、配線５７１９が対向電極５７１４の補助電極として機能し、対向電極５７１４を低抵抗化することができる。よって、対向電極５７１４の膜厚を薄くすることができ、透過率を高くすることができる。したがって、発光素子５７１６から得られる光を上面から取り出す上面射出構造において、より高い輝度を得ることができる。
なお、対向電極５７１４をより低抵抗化するため、金属薄膜と透明導電膜（ＩＴＯ（インジウムスズ酸化物）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いてもよい。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることによっても光を透過させることが可能な陰極を形成することができる。
なお、不純物領域５７０４にはＰ型の不純物がドーピングされている。また、不純物領域５７２０にはＮ型の不純物がドーピングされている。よって、トランジスタ５７１５はＰチャネル型のトランジスタであり、トランジスタ５７２３はＮチャネル型のトランジスタである。
つまり、トランジスタ５７１５が図５６の画素の駆動トランジスタ５６０１であり、トランジスタ５７２３が図５６の画素の相補用トランジスタ５６１１である。また、配線５７１９が図５６の画素における配線５６１２であり、対向電極５７１４が図５６の画素における発光素子５６０４の対向電極５６０８である。つまり、図５６の画素において配線５６１２と発光素子５６０４の対向電極５６０８とが接続されている。
なお、図５７で説明した表示パネルは対向電極５７１４の膜を薄くすることができ、上面から射出する光の透光性がよい。よって、上面からの輝度が高くすることができる。また、対向電極５７１４と配線５７１９を接続することにより、対向電極５７１４及び配線５７１９を低抵抗化することができる。よって、消費電力の低減を図ることができる。
次に模式図５８（ａ）、（ｂ）を用いて表示パネルの構成について説明する。基板５８００上に信号線駆動回路５８０１、走査線駆動回路５８０２、画素部５８０３が形成されている。なお、基板５８００はＦＰＣ５８０４と接続され、信号線駆動回路５８０１や走査線駆動回路５８０２に入力されるビデオ信号、クロック信号、スタート信号等の信号を外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）５８０４からを受け取る。ＦＰＣ５８０４と基板５８００との接合部上にはＩＣチップ（メモリ回路や、バッファ回路などが形成された半導体チップ）５８０５がＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等で実装されている。なお、ここではＦＰＣ５８０４しか図示されていないが、このＦＰＣ５８０４にはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。また、ＩＣチップなどが実装されたものを含むものとする。
図５８（ａ）に示す表示パネルの画素部５８０３には画素がマトリクスに配置されている。そして、それぞれの色要素毎の画素列となっている。そして、有機化合物を含む層５８０７は色毎に一列分の画素に渡って設けられている。そして、画素部において、有機化合物を含む層５８０７の設けられていない領域５８０６にて、画素電極と同じ材料で形成された配線と対向電極との接合部を形成する。つまり、図５７の断面図における接合部５７１７を図５８（ａ）における領域５８０６に形成する。また、画素部における上面の模式図を図５９に示す。図５９は、画素電極５９０１と同じ材料にて配線５９０２が形成されている。そして、画素電極５９０１は図５７の画素電極５７１１に相当し、配線５９０２が図５７の配線５７１９に相当する。一列分の画素電極５９０１に渡って有機化合物を含む層が形成され、画素電極５９０１と対向電極で挟まれる領域にそれぞれ発光素子が形成される。そして、接合部では対向電極と配線５９０２と接しているため対向電極の低抵抗化を図ることができる。つまり、配線５９０２が対向電極の補助電極として機能する。なお、図５９のような画素部の構成とすることで開口率が高く、且つ対向電極の低抵抗化を図った表示パネルを提供することが可能となる。
図５８（ｂ）に示す表示パネルの画素部５８０３には画素がマトリクスに配置されている。そして、それぞれの色要素毎の画素列となっている。そして、有機化合物を含む層５８１７は色毎に一列分の画素にそれぞれ設けられている。そして、画素部において、有機化合物を含む層５８１７の設けられていない領域５８１６にて、画素電極と同じ材料で形成された配線と対向電極との接合部を形成する。つまり、図５７の断面図における接合部５７１７を図５８（ｂ）における領域５８１６に形成する。また、画素部における上面の模式図を図６０に示す。図６０は、画素電極６００１と同じ材料にて配線６００２が形成されている。そして、画素電極６００１は図５７の画素電極５７１１に相当し、配線６００２が図５７の配線５７１９に相当する。画素電極６００１のそれぞれに有機化合物を含む層が形成され、画素電極６００１と対向電極で挟まれる領域にそれぞれ発光素子が形成される。そして、接合部では対向電極と配線６００２と接しているため対向電極の低抵抗化を図ることができる。つまり、配線６００２が対向電極の補助電極として機能する。なお、図６０のような画素部の構成とすることでより対向電極の低抵抗化を図った表示パネルを提供することが可能となる。
本実施の形態に示した表示パネルは、対向電極の透光性がよく、画素の開口率が高いため、輝度を低くしても必要な光度を得ることができる。よって、発光素子の信頼性を向上させることができる。また、対向電極の低抵抗化も図れるため消費電力も低減することができる。
よって、本実施の形態に示す画素構成により、例えば図８を用いて説明した駆動方法を実現することができる。
（実施の形態４）
次に、上述した画素を有する表示装置について説明する。図５に示す表示装置は、信号線駆動回路５０１、第１の走査線駆動回路５０２、第２の走査線駆動回路５０５、画素部５０３を有している。信号線駆動回路５０１から列方向に延びて信号線Ｓ１〜Ｓｎが配置され、第１の走査線駆動回路５０２から行方向に延びて第１の走査線Ｇ１〜Ｇｍが配置され、第２の走査線駆動回路５０５から行方向に延びて第２の走査線Ｒ１〜Ｒｍが配置されている。そして、信号線Ｓ１〜Ｓｎと第１の走査線Ｇ１〜Ｇｍ及び第２の走査線Ｒ１〜Ｒｍに対応して、複数の画素５０４が画素部５０３にマトリクスに配置されている。つまり、一画素に対して、信号線Ｓ１〜Ｓｎのいずれか一と、第１の走査線Ｇ１〜Ｇｍのいずれか一と、第２の走査線Ｒ１〜Ｒｍのいずれか一とが接続されている。なお、画素５０４に、図１、図３、図４、図９、図１０、図１１、図１２、図１３、図１６、図１７、図１８、図１９、図２０、図２１、図２２、図３４、図４０、図４１、図４２、図４３、図４４、図４５、図４６、図４７、図５０、図５１、図５３、図５４、図５５及び図５６に示した画素構成を用いることができる。
第１の走査線駆動回路５０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第１の走査線Ｇｉ（第１の走査線Ｇ１〜Ｇｍのうちいずれか一）に信号を出力する。なお、この第１の走査線Ｇｉが、図１、図３、図４、図９、図１０、図１１、図１２、図１３、図１６、図１７、図１８、図１９、図２０、図２１、図２２、図３４、図４０、図４１、図４２、図４３、図４４、図４５、図４６、図４７、図５０、図５１、図５３、図５４、図５５及び図５６に示した画素構成における、第１の走査線１０５や第１の走査線１３０５や第１の走査線４５０５や第１の走査線５３０５や第１の走査線５６０５などに相当する。
第２の走査線駆動回路５０５には、クロック信号（Ｒ＿ＣＬＫ）、クロック反転信号（Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第２の走査線Ｒｉ（第２の走査線Ｒ１〜Ｒｍのうちいずれか一）に信号を出力する。なお、この第２の走査線Ｒｉが、図１、図３、図４、図９、図１０、図１１、図１２、図１３、図１６、図１７、図１８、図１９、図２０、図２１、図２２、図３４、図４０、図４１、図４２、図４３、図４４、図４５、図４６、図４７、図５０、図５１、図５３、図５４、図５５及び図５６に示した画素構成における、第２の走査線１１０や第２の走査線１３１０や第２の走査線４５１０や第２の走査線５３１０や第２の走査線５６１０などに相当する。
また、信号線駆動回路５０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）などの信号が入力される。そして、それらの信号にしたがって、各信号線Ｓ１〜Ｓｎへそれぞれ各列の画素に応じたビデオ信号を出力する。なお、この信号線Ｓ１〜Ｓｎのうちいずれか一の信号線Ｓｊが、図１、図３、図４、図９、図１０、図１１、図１２、図１３、図１６、図１７、図１８、図１９、図２０、図２１、図２２、図３４、図４０、図４１、図４２、図４３、図４４、図４５、図４６、図４７、図５０、図５１、図５３、図５４、図５５及び図５６に示した画素構成における、信号線１０６や信号線１３０６や信号線４５０６や信号線５３０６や信号線５６０６などに相当する。
よって、信号線Ｓ１〜Ｓｎに入力されたビデオ信号は、走査線Ｇｉ（走査線Ｇ１〜Ｇｍのうちいずれか一）に入力された信号によって選択された画素行の各列の画素５０４に書き込まれる。そして、各走査線Ｇ１〜Ｇｍにより各画素行が選択され、全ての画素５０４に各画素５０４に対応したビデオ信号が書き込まれる。そして、各画素５０４は書き込まれたビデオ信号のデータを一定期間保持する。そして、各画素５０４は、書き込まれた信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持することができる。
ここで、本実施の形態の表示装置は、各画素５０４に書き込まれたビデオ信号のデータによって各画素５０４の点灯又は非点灯を制御し、発光期間の長さによって階調を表現する時間階調方式の表示装置である。なお、１表示領域（１フレーム）分の画像を完全に表示するための期間を１フレーム期間といい、本実施の形態の表示装置は１フレーム期間に複数のサブフレーム期間を有する。この１フレーム期間中の各サブフレーム期間の長さは概略等しくても、異なっていてもよい。つまり、１フレーム期間中において、サブフレーム期間毎に各画素５０４の点灯又は非点灯を制御し、画素５０４毎の点灯時間の合計時間の違いによって階調を表現する。
なお、本発明の表示装置は、画素行を選択しているときに、信号線駆動回路から信号線の一列づつにビデオ信号を入力し、画素の一つずつに信号の書き込みを行う点順次方式であってもよいし、選択している画素行の全ての画素に同時に信号の書き込みを行う線順次方式であってもよい。
図６に線順次方式の表示装置の模式図を示す。信号線駆動回路６０１が図５の表示装置の信号線駆動回路５０１に相当する。他の共通するところは図５と共通の符号を用いて、その説明を省略する。
信号線駆動回路６０１は、パルス出力回路６０２と、第１のラッチ回路６０３と、第２のラッチ回路６０４と、を有する。
パルス出力回路６０２には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）などが入力される。そして、これらの信号のタイミングにしたがって、パルス出力回路６０２からサンプリングパルスが出力される。
パルス出力回路６０２から出力されたサンプリングパルスは、第１のラッチ回路６０３に入力される。第１のラッチ回路６０３にはビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）が入力されており、サンプリングパルスが入力されるタイミングに従って、第１のラッチ回路６０３の各段にビデオ信号のデータを保持する。
第１のラッチ回路６０３において、最終段までビデオ信号のデータの保持が完了すると、水平帰線期間中に、第２のラッチ回路６０４にラッチパルス信号（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１のラッチ回路６０３に保持されていたビデオ信号のデータは、一斉に第２のラッチ回路６０４に転送される。その後、第２のラッチ回路６０４に保持されたビデオ信号のデータは画素１行分が同時に信号線Ｓ１〜Ｓｎへ出力される。
続いて、図７に点順次方式の表示装置の模式図を示す。信号線駆動回路７０１が図５の表示装置の信号線駆動回路５０１に相当する。他の共通するところは図５と共通の符号を用いて、その説明を省略する。
信号線駆動回路７０１は、パルス出力回路７０２と、スイッチ群７０３と、を有する。
パルス出力回路７０２には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）などが入力される。そして、これらの信号のタイミングにしたがって、パルス出力回路７０２からサンプリングパルスが出力される。
パルス出力回路７０２から出力されたサンプリングパルスは、スイッチ群７０３に入力される。スイッチ群７０３のそれぞれのスイッチの一方の端子にはビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）が入力されており、他方の端子が信号線Ｓ１〜Ｓｎへ接続されている。そして、スイッチ群７０３は、サンプリングパルスが入力されるタイミングに従って、各段のスイッチが順次オンする。すると、オンしたスイッチの段に対応した信号線Ｓ１〜Ｓｎにビデオ信号が出力される。
なお、本発明の表示装置は、これに限定されない。
（実施の形態５）
また、本発明は信号の書き込みを電流によって行い、電流によって駆動する電流入力電流駆動型の画素にも適用することが可能である。そのような画素について図３４を用いて説明する。
図３４に示す画素は、駆動トランジスタ３４０１、保持トランジスタ３４０２、スイッチングトランジスタ３４０３、容量素子３４０４、整流素子３４０５、発光素子３４０６、第１の走査線３４０７、第２の走査線３４１１、信号線３４０９、電源供給線３４０８、第３の走査線３４１０を有している。なお、発光素子３４０６の対向電極３４１２には低電源電位Ｖｓｓが入力されている。なお、駆動トランジスタ３４０１、保持トランジスタ３４０２及びスイッチングトランジスタ３４０３はＮチャネル型トランジスタである。
駆動トランジスタ３４０１の第１端子（ソース端子又はドレイン端子）は、発光素子３４０６の画素電極と接続され、またスイッチングトランジスタ３４０３の第２端子（ソース端子又はドレイン端子）と接続されている。そして、スイッチングトランジスタ３４０３は第１端子（ソース端子又はドレイン端子）が信号線３４０９に接続され、ゲート端子が第２の走査線３４１１に接続されている。また、駆動トランジスタ３４０１の第２端子（ソース端子又はドレイン端子）は電源供給線３４０８と接続されている。さらに駆動トランジスタ３４０１は、ゲート端子が容量素子３４０４の一方の電極と接続され、第１端子は容量素子３４０４の他方の電極と接続されている。つまり、駆動トランジスタ３４０１は容量素子３４０４を介してゲート端子と第１端子が接続されている。また、保持トランジスタ３４０２は、第１端子（ソース端子又はドレイン端子）が駆動トランジスタ３４０１のゲート端子と接続され、第２端子（ソース端子又はドレイン端子）が電源供給線３４０８に接続されている。そして、保持トランジスタ３４０２のゲート端子は第１の走査線３４０７に接続されている。また、駆動トランジスタ３４０１のゲート端子と第３の走査線３４１０とは整流素子３４０５を介して接続されている。なお、整流素子３４０５の順方向電流の向きは駆動トランジスタ３４０１のゲート端子から第３の走査線３４１０へ流れる向きである。
次に、画素の動作について説明する。
画素へ信号の書き込み動作時において、第１の走査線３４０７及び第２の走査線３４１１に信号を入力する。そして、保持トランジスタ３４０２及びスイッチングトランジスタ３４０３をオンにする。
また、電源供給線３４０８の電位をＬレベルにする。このＬレベルの電位は、発光素子３４０６の対向電極３４１２との電位差の絶対値が発光素子３４０６のしきい値電圧の絶対値を超えないようにする。
こうして、信号線３４０９から入力される信号電流（ビデオ信号に相当する）がトランジスタ３４０１及び容量素子３４０４に分割して流れる。やがて、容量素子３４０４へ電流が流れなくなると、駆動トランジスタ３４０１に信号電流が流れるための駆動トランジスタ３４０１のゲートソース間電圧が容量素子３４０４に蓄積される。そして、第１の走査線３４０７及び第２の走査線３４１１への信号の入力が終わり保持トランジスタ３４０２とスイッチングトランジスタ３４０３がオフする。すると、容量素子３４０４では駆動トランジスタ３４０１が信号電流を流すためのゲートソース間電圧を保持する。
続いて発光動作時には、電源供給線３４０８の電位をＨレベルにする。すると、信号電流と同等の電流が発光素子３４０６へ流れる。
そして、消去動作時には、第３の走査線３４１０をＬレベルにする。すると、整流素子３４０５に電流が流れる。そして、駆動トランジスタ３４０１のゲート端子の電位をソース端子の電位よりも低くすることができる。つまり、駆動トランジスタ３４０１を強制的にオフさせることができる。
なお、整流素子３４０５には、ダイオード接続したトランジスタを用いることが可能である。さらに、ダイオード接続したトランジスタの他にも、ＰＮ接合やＰＩＮ接合のダイオードやショットキー型のダイオードやカーボンナノチューブで形成されたダイオードやトランジスタやダイオード接続したトランジスタやこれらを組み合わせて用いてもよい。実施の形態１で示した整流素子を適宜適用することが可能である。
（実施の形態６）
本実施の形態では、本発明の画素の適用可能な表示装置の他の駆動方法について図４８に示すタイミングチャートを用いて説明する。
横方向は時間経過を表し、縦方向は走査線の走査行数を表している。
画像表示を行うとき、書き込み動作と発光動作とが繰り返し行われる。一画面（１フレーム）分の書き込み動作と発光動作を行う期間を１フレーム期間という。１フレーム分の信号の処理について特に限定はないが、画像をみる人がちらつき（フリッカ）を感じないように少なくとも１秒間に６０回程度とすることが好ましい。
本実施の形態の表示装置は書き込み動作によって、画素毎の階調に従ったビデオ信号が画素に書き込まれる。つまりアナログの信号が画素に書き込まれる。このビデオ信号は電圧でも電流による信号でもよい。
そして、サスティン期間において、そのビデオ信号を保持することによって階調を表現する。ここで、本発明の画素を有する表示装置は、消去動作により、画素に書き込まれた信号を消去する。すると、次のフレーム期間までは消去期間が設けられる。つまり、黒表示が挿入されることにより残像が見えにくくなる。こうして、動画特性の向上を図ることができる。
本実施の形態の表示装置の画素には、例えば図１で示した画素を適用することができる。図１の画素において、信号線１０６へ入力するビデオ信号をアナログ信号にする。
画素の書き込みの際には、第１の走査線１０５にＨレベルの信号を入力して、スイッチングトランジスタ１０２をオンにする。そして、信号線１０６から駆動トランジスタ１０１のゲート端子にアナログ信号を入力する。こうして、画素への信号の書き込みが行われる。
発光動作においては、第１の走査線１０５のレベルをＬレベルにして、スイッチングトランジスタ１０２をオフにする。すると、容量素子１０３でアナログ信号の電位を保持する。そして、駆動トランジスタ１０１のゲート端子に入力されるこのアナログ信号の電位に従って、駆動トランジスタ１０１に流れる電流の大きさが制御される。つまり、駆動トランジスタ１０１はおもに飽和領域で動作させる。
消去動作時には、第２の走査線１１０にＨレベルの信号を入力し、整流素子１０９に電流を流す。すると、駆動トランジスタ１０１のゲート端子の電位を所定の電位にすることができる。こうして、信号の消去を行うことができる。この電位は電源線１０７の電位よりも高くすることができることから、駆動トランジスタ１０１のオフ電流を低減することができる。
本発明の表示装置は、オフ電流が低減されることから、表示がおかしくなってしまうことを防止することができ、歩留まりの向上を図ることができる。
なお、本実施の形態の駆動方法は実施の形態１〜３、５、６で示した他の画素を有する表示装置にも適用することができる。
（実施の形態７）
本実施の形態では、表示装置に用いる表示パネルの構成について図３６（ａ）、（ｂ）を用いて説明する。
本実施の形態では、本発明の表示装置に適用可能な表示パネルについて図３６（ａ）、（ｂ）を用いて説明する。なお、図３６（ａ）は、表示パネルを示す上面図、図３６（ｂ）は図３６（ａ）をＡ−Ａ’で切断した断面図である。点線で示された信号線駆動回路３６０１、画素部３６０２、第２の走査線駆動回路３６０３、第１の走査線駆動回路３６０６を有する。また、封止基板３６０４、シール材３６０５を有し、シール材３６０５で囲まれた内側は、空間３６０７になっている。なお、空間３６０７には絶縁物が注入されていてもよい。
なお、配線３６０８は第２の走査線駆動回路３６０３、第１の走査線駆動回路３６０６及び信号線駆動回路３６０１に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）３６０９からビデオ信号、クロック信号、スタート信号等を受け取る。ＦＰＣ３６０９と表示パネルとの接合部上にはＩＣチップ（メモリ回路や、バッファ回路などが形成された半導体チップ）３６１９がＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等で実装されている。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における表示装置とは、表示パネル本体若しくは、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。また、ＩＣチップなどが実装されたものを含むものとする。
次に、断面構造について図３６（ｂ）を用いて説明する。基板３６１０上には画素部３６０２とその周辺駆動回路（第２の走査線駆動回路３６０３、第１の走査線駆動回路３６０６及び信号線駆動回路３６０１）が形成されているが、ここでは、信号線駆動回路３６０１と、画素部３６０２が示されている。
なお、信号線駆動回路３６０１はＮチャネル型ＴＦＴ３６２０やＰチャネル型ＴＦＴ３６２１を用いてＣＭＯＳ回路を構成している。また、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をＩＣチップなどに形成し、ＣＯＧなどで実装しても良い。
また、画素部３６０２はスイッチング用ＴＦＴ３６１１と、駆動用ＴＦＴ３６１２とを含む画素を構成する複数の回路を有している。なお、駆動用ＴＦＴ３６１２の第１電極は画素電極３６１３と接続されている。また、画素電極３６１３の端部を覆って絶縁物３６１４が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。
また、カバレッジを良好なものとするため、絶縁物３６１４の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物３６１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物３６１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物３６１４として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
画素電極３６１３上には、有機化合物を含む層３６１６、および対向電極３６１７がそれぞれ形成されている。ここで、陽極として機能する画素電極３６１３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。
また、有機化合物を含む層３６１６は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層３６１６には、元素周期律第４族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層３６１６に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。
さらに、有機化合物を含む層３６１６上に形成される対向電極３６１７に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａ３Ｎ２）を用いればよい。なお、有機化合物を含む層３６１６で生じた光が対向電極３６１７を透過させる場合には、対向電極３６１７として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。こうして、陰極として機能する対向電極３６１７を形成することができる。
さらにシール材３６０５で封止基板３６０４を基板３６１０と貼り合わせることにより、基板３６１０、封止基板３６０４、およびシール材３６０５で囲まれた空間３６０７に発光素子３６１８が備えられた構造になっている。なお、空間３６０７には、不活性気体（窒素やアルゴン等）が充填される場合の他、シール材３６０５で充填される構成も含むものとする。
なお、シール材３６０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板３６０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
以上のようにして、表示パネルを得ることができる。
図３６示すように、信号線駆動回路３６０１、画素部３６０２、第２の走査線駆動回路３６０３及び第１の走査線駆動回路３６０６を一体形成することで、表示装置の低コスト化が図れる。
なお、表示パネルの構成としては、図３６（ａ）に示したように信号線駆動回路３６０１、画素部３６０２、第２の走査線駆動回路３６０３及び第１の走査線駆動回路３６０６を一体形成した構成に限られず、信号線駆動回路３６０１に相当する図３７（ａ）に示す信号線駆動回路３７０１をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成としても良い。なお、図３７（ａ）の基板３７００、画素部３７０２、第２の走査線駆動回路３７０４、第１の走査線駆動回路３７０３、ＦＰＣ３７０５、ＩＣチップ３７０６、ＩＣチップ３７０７、封止基板３７０８、シール材３７０９は図３６（ａ）の基板３６１０、画素部３６０２、第２の走査線駆動回路３６０３、第１の走査線駆動回路３６０６、ＦＰＣ３６０９、ＩＣチップ３６１９、ＩＣチップ３６２２、封止基板３６０４、シール材３６０５に相当する。
つまり、駆動回路の高速動作が要求される信号線駆動回路のみを、ＣＭＯＳ等を用いてＩＣチップに形成し、低消費電力化を図る。また、ＩＣチップはシリコンウエハ等の半導体チップとすることで、より高速動作且つ低消費電力化を図れる。
そして、第１の走査線駆動回路３７０３や第２の走査線駆動回路３７０４を画素部３７０２と一体形成することで、低コスト化が図れる。
こうして、高精細な表示装置の低コスト化が図れる。また、ＦＰＣ３７０５と基板３７００との接続部において機能回路（メモリやバッファ）が形成されたＩＣチップを実装することで基板面積を有効利用することができる。
また、図３６（ａ）の信号線駆動回路３６０１、第２の走査線駆動回路３６０３及び第１の走査線駆動回路３６０６に相当する図３７（ｂ）の信号線駆動回路３７１１、第２の走査線駆動回路３７１４及び第１の走査線駆動回路３７１３をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするため、画素部に用いられるトランジスタの半導体層にはポリシリコン（ｐ−Ｓｉ：Ｈ）を用いることが望ましい。なお、図３７（ｂ）の基板３７１０、画素部３７１２、第ＦＰＣ３７１５、ＩＣチップ３７１６、ＩＣチップ３７１７、封止基板３７１８、シール材３７１９は図３６（ａ）の基板３６１０、画素部３６０２、ＦＰＣ３６０９、ＩＣチップ３６１９、封止基板３６０４、シール材３６０５に相当する。
また、画素部３７１２のトランジスタの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）を用いることにより低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能となる。
上述した表示パネルの構成を、図３８（ａ）の模式図で示す。基板３８０１上に、複数の画素が配置された画素部３８０２を有し、画素部３８０２の周辺には、第２の走査線駆動回路３８０３、第１の走査線駆動回路３８０４及び信号線駆動回路３８０５を有している。
第２の走査線駆動回路３８０３、第１の走査線駆動回路３８０４及び信号線駆動回路３８０５に入力される信号はフレキシブルプリントサーキット（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ：ＦＰＣ）３８０６を介して外部より供給される。
なお、図示していないが、ＦＰＣ３８０６上にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）等によりＩＣチップが実装されていても良い。つまり、画素部３８０２と一体形成が困難な、第２の走査線駆動回路３８０３、第１の走査線駆動回路３８０４及び信号線駆動回路３８０５の一部のメモリやバッファなどをＩＣチップ上に形成して表示装置に実装しても良い。
ここで、本発明の表示装置は、図３８（ｂ）に示すように、第２の走査線駆動回路３８０３及び第１の走査線駆動回路３８０４を画素部３８０２の片側に配置しても良い。なお、図３８（ｂ）に示す表示装置は、図３８（ａ）に示す表示装置と、第２の走査線駆動回路３８０３の配置が異なるだけであるので同様の符号を用いている。また、第２の走査線駆動回路３８０３及び第１の走査線駆動回路３８０４は一つの駆動回路で同様の機能を果たすようにしても良い。つまり、画素構成や駆動方法により適宜構成を変更すればよい。
また、画素の行方向及び列方向にそれぞれ第１の走査線駆動回路、第２の走査線駆動回路及び信号線駆動回路を設けなくても良い。例えば、図３９（ａ）に示すようにＩＣチップ上に形成された周辺駆動回路３９０１が図３７（ｂ）に示す、第２の走査線駆動回路３７１４、第１の走査線駆動回路３７１３及び信号線駆動回路３７１１の機能を有するようにしても良い。なお、図３９（ａ）の基板３９００、画素部３９０２、第ＦＰＣ３９０４、ＩＣチップ３９０５、ＩＣチップ３９０６、封止基板３９０７、シール材３９０８は図３６（ａ）の基板３６１０、画素部３６０２、ＦＰＣ３６０９、ＩＣチップ３６１９、封止基板３６０４、シール材３６０５に相当する。
なお、図３９（ａ）の表示装置の信号線の接続を説明する模式図を図３９（ｂ）に示す。基板３９１０、周辺駆動回路３９１１、画素部３９１２、ＦＰＣ３９１３、ＦＰＣ３９１４有する。ＦＰＣ３９１３より周辺駆動回路３９１１に外部からの信号及び電源電位が入力される。そして、周辺駆動回路３９１１からの出力は、画素部３９１２の有する画素に接続された行方向の走査線や列方向の信号線に入力される。
さらに、発光素子３６１８に適用可能な発光素子の例を図２８（ａ）、（ｂ）に示す。つまり、実施の形態１で示した画素に適用可能な発光素子の構成について図２８（ａ）、（ｂ）を用いて説明する。
図２８（ａ）の発光素子は、基板２８０１の上に陽極２８０２、正孔注入材料からなる正孔注入層２８０３、その上に正孔輸送材料からなる正孔輸送層２８０４、発光層２８０５、電子輸送材料からなる電子輸送層２８０６、電子注入材料からなる電子注入層２８０７、そして陰極２８０８を積層させた素子構造である。ここで、発光層２８０５は、一種類の発光材料のみから形成されることもあるが、２種類以上の材料から形成されてもよい。また本発明の素子の構造は、この構造に限定されない。
また、図２８で示した各機能層を積層した積層構造の他、高分子化合物を用いた素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御し、発光領域を二つの領域にわけることによって得られる白色発光素子などにも応用可能である。
図２８に示す本発明の素子作製方法は、まず、陽極２８０２（ＩＴＯ）を有する基板２８０１に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電子注入材料を蒸着し、最後に陰極２８０８を蒸着で形成する。
次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に好適な材料を以下に列挙する。
正孔注入材料としては、有機化合物でればポルフィリン系の化合物や、フタロシアニン（以下「Ｈ２Ｐｃ」と記す）、銅フタロシアニン（以下「ＣｕＰｃ」と記す）などが有効である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下「ＰＳＳ」と記す）をドープしたポリエチレンジオキシチオフェン（以下「ＰＥＤＯＴ」と記す）や、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効であり、ポリイミド（以下「ＰＩ」と記す）がよく用いられる。さらに、無機化合物も用いられ、金や白金などの金属薄膜の他、酸化アルミニウム（以下「アルミナ」と記す）の超薄膜などがある。
正孔輸送材料として最も広く用いられているのは、芳香族アミン系（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物である。広く用いられている材料として、２８’−ビス（ジフェニルアミノ）−ビフェニル（以下、「ＴＡＤ」と記す）や、その誘導体である２８’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「ＴＰＤ」と記す）、２８’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「α−ＮＰＤ」と記す）がある。２８’，４”−トリス（Ｎ，Ｎ− ジフェニル−アミノ）−トリフェニルアミン（以下、「ＴＤＡＴＡ」と記す）、２８’，４”−トリス［Ｎ−（３−メチルフェニル）−Ｎ− フェニル−アミノ］−トリフェニルアミン（以下、「ＭＴＤＡＴＡ」と記す）などのスターバースト型芳香族アミン化合物が挙げられる。
電子輸送材料としては、金属錯体がよく用いられ、先に述べたＡｌｑ３、ＢＡｌｑ、トリス（４−メチル−８−キノリノラト）アルミニウム（以下、「Ａｌｍｑ」と記す）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、「Ｂｅｂｑ」と記す）などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、「Ｚｎ（ＢＯＸ）２」と記す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（以下、「Ｚｎ（ＢＴＺ）２」と記す）などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（以下、「ＰＢＤ」と記す）、ＯＸＤ−７などのオキサジアゾール誘導体、ＴＡＺ、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−２０、４−トリアゾール（以下、「ｐ−ＥｔＴＡＺ」と記す）などのトリアゾール誘導体、バソフェナントロリン（以下、「ＢＰｈｅｎ」と記す）、ＢＣＰなどのフェナントロリン誘導体が電子輸送性を有する。
電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウムアセチルアセトネート（以下、「Ｌｉ（ａｃａｃ）」と記す）や８−キノリノラト−リチウム（以下、「Ｌｉｑ」と記す）などのアルカリ金属錯体も有効である。
発光材料としては、先に述べたＡｌｑ３、Ａｌｍｑ、ＢｅＢｑ、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２などの金属錯体の他、各種蛍光色素が有効である。蛍光色素としては、青色の２８’−ビス（２，２ − ジフェニル−ビニル）−ビフェニルや、赤橙色の４−（ジシアノメチレン）−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４Ｈ−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料として、トリス（２−フェニルピリジン）イリジウム、ビス（２−（４’−トリル）ピリジナト−Ｎ，Ｃ２’）アセチルアセトナトイリジウム（以下「ａｃａｃＩｒ（ｔｐｙ）２」と記す）、 ２，３，７，８，２０，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈポルフィリン−白金などが知られている。
以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の発光素子を作製することができる。
また、実施の形態１で示した画素構成の駆動トランジスタの極性を変更し、Ｎチャネル型のトランジスタにして、発光素子の対向電極の電位と電源線に設定する電位との高低を逆にすれば、図２８（ａ）とは逆の順番に層を形成した発光素子を用いることができる。つまり、図２８（ｂ）に示すように、基板２８０１の上に陰極２８０８、電子注入材料からなる電子注入層２８０７、その上に電子輸送材料からなる電子輸送層２８０６、発光層２８０５、正孔輸送材料からなる正孔輸送層２８０４、正孔注入材料からなる正孔注入層２８０３、そして陽極２８０２を積層させた素子構造である。
また、発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上にＴＦＴ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図２９（ａ）を用いて説明する。
基板２９００上に下地膜２９０５を介して駆動用ＴＦＴ２９０１が形成され、駆動用ＴＦＴ２９０１のソース電極に接して第１の電極２９０２が形成され、その上に有機化合物を含む層２９０３と第２の電極２９０４が形成されている。
また、第１の電極２９０２は発光素子の陽極である。そして第２の電極２９０４は発光素子の陰極である。つまり、第１の電極２９０２と第２の電極２９０４とで有機化合物を含む層２９０３が挟まれているところが発光素子となる。
また、ここで、陽極として機能する第１の電極２９０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。
また、陰極として機能する第２の電極２９０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａ３Ｎ２）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ酸化物）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。
こうして、図２９（ａ）の矢印に示すように発光素子からの光を上面に取り出すことが可能になる。つまり、図３６の表示パネルに適用した場合には、基板３６１０側に光が射出することになる。従って上面射出構造の発光素子を表示装置に用いる場合には封止基板３６０４は光透過性を有する基板を用いる。
また、光学フィルムを設ける場合には、封止基板３６０４に光学フィルムを設ければよい。
なお、実施の形態１の図３６の画素構成の場合には、第１の電極２９０２を陰極として機能するＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ等の仕事関数の小さい材料からなる金属膜を用いることができる。そして、第２の電極２９０４にはＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）などの透明導電膜を用いることができる。よって、この構成によれば、上面射出の透過率を高くすることができる。
また、下面射出構造の発光素子について図２９（ｂ）を用いて説明する。射出構造以外は図２９（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。
ここで、陽極として機能する第１の電極２９０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
また、陰極として機能する第２の電極２９０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａ３Ｎ２）からなる金属膜を用いることができる。こうして、光を反射する金属膜を用いることで光が透過しない陰極を形成することができる。
こうして、図２９（ｂ）の矢印に示すように発光素子からの光を下面に取り出すことが可能になる。つまり、図３６の表示パネルに適用した場合には、基板３６１０側に光が射出することになる。従って下面射出構造の発光素子を表示装置に用いる場合には基板３６１０は光透過性を有する基板を用いる。
また、光学フィルムを設ける場合には、基板３６１０に光学フィルムを設ければよい。
両面射出構造の発光素子について図２９（ｃ）を用いて説明する。射出構造以外は図２９（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。
ここで、陽極として機能する第１の電極２９０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
また、陰極として機能する第２の電極２９０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａ３Ｎ２）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。
こうして、図２９（ｃ）の矢印に示すように発光素子からの光を両面に取り出すことが可能になる。つまり、図３６の表示パネルに適用した場合には、基板３６１０側と封止基板３６０４側に光が射出することになる。従って両面射出構造の発光素子を表示装置に用いる場合には基板３６１０および封止基板３６０４は、ともに光透過性を有する基板を用いる。
また、光学フィルムを設ける場合には、基板３６１０および封止基板３６０４の両方に光学フィルムを設ければよい。
また、白色の発光素子とカラーフィルターを用いてフルカラー表示を実現する表示装置にも本発明を適用することが可能である。
図３０に示すように、基板３０００上に下地膜３００２が形成され、その上に駆動用ＴＦＴ３００１が形成され、駆動用ＴＦＴ３００１のソース電極に接して第１の電極３００３が形成され、その上に有機化合物を含む層３００４と第２の電極３００５が形成されている。
また、第１の電極３００３は発光素子の陽極である。そして第２の電極３００５は発光素子の陰極である。つまり、第１の電極３００３と第２の電極３００５とで有機化合物を含む層３００４が挟まれているところが発光素子となる。図３０の構成では白色光を発光する。そして、発光素子の上部に赤色のカラーフィルター３００６Ｒ、緑色のカラーフィルター３００６Ｇ、青色のカラーフィルター３００６Ｂを設けられており、フルカラー表示を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス（ＢＭともいう）３００７が設けられている。
上述した発光素子の構成は組み合わせて用いることができ、本発明の表示装置に適宜用いることができる。また、上述した表示パネルの構成や、発光素子は例示であり、もちろん他の構成を本発明の表示装置に適用することもできる。
（実施の形態８）
本発明は様々な電子機器に適用することができる。具体的には電子機器の表示部に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラなどのカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうる発光装置を備えた装置）などが挙げられる。
図３５（Ａ）は発光装置であり、筐体３５００１、支持台３５００２、表示部３５００３、スピーカ部３５００４、ビデオ入力端子３５００５等を含む。本発明の表示装置を表示部３５００３に用いることができる。なお、発光装置は、パーソナルコンピュータ用、テレビジョン放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。本発明の表示装置を表示部３５００３に用いた発光装置は、オフ電流によって生じる微発光を低減し、きれいな表示を行うことが可能となる。
図３５（Ｂ）はカメラであり、本体３５１０１、表示部３５１０２、受像部３５１０３、操作キー３５１０４、外部接続ポート３５１０５、シャッター３５１０６等を含む。
本発明を表示部３５１０２に用いたデジタルカメラは、オフ電流によって生じる微発光を低減し、きれいな表示を行うことが可能となる。
図３５（Ｃ）はコンピュータであり、本体３５２０１、筐体３５２０２、表示部３５２０３、キーボード３５２０４、外部接続ポート３５２０５、ポインティングマウス３５２０６等を含む。本発明を表示部３５２０３に用いたコンピュータは、オフ電流によって生じる微発光を低減し、きれいな表示を行うことが可能となる。
図３５（Ｄ）はモバイルコンピュータであり、本体３５３０１、表示部３５３０２、スイッチ３５３０３、操作キー３５３０４、赤外線ポート３５３０５等を含む。本発明を表示部３５３０２に用いたモバイルコンピュータは、オフ電流によって生じる微発光を低減し、きれいな表示を行うことが可能となる。
図３５（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体３５４０１、筐体３５４０２、表示部Ａ３５４０３、表示部Ｂ３５４０４、記録媒体（ＤＶＤ等）読み込み部３５４０５、操作キー３５４０６、スピーカ部３５４０７等を含む。表示部Ａ３５４０３は主として画像情報を表示し、表示部Ｂ３５４０４は主として文字情報を表示することができる。本発明を表示部Ａ３５４０３や表示部Ｂ３５４０４に用いた画像再生装置は、オフ電流によって生じる微発光を低減し、きれいな表示を行うことが可能となる。
図３５（Ｆ）はゴーグル型ディスプレイであり、本体３５５０１、表示部３５５０２、アーム部３５５０３を含む。本発明を表示部３５５０２に用いたゴーグル型ディスプレイは、オフ電流によって生じる微発光を低減し、きれいな表示を行うことが可能となる。
図３５（Ｇ）はビデオカメラであり、本体３５６０１、表示部３５６０２、筐体３５６０３、外部接続ポート３５６０４、リモコン受信部３５６０５、受像部３５６０６、バッテリ３５６０７、音声入力部３５６０８、操作キー３５６０９、接眼部３５６１０等を含む。本発明を表示部３５６０２に用いたビデオカメラは、オフ電流によって生じる微発光を低減し、きれいな表示を行うことが可能となる。
図３５（Ｈ）は携帯電話機であり、本体３５７０１、筐体３５７０２、表示部３５７０３、音声入力部３５７０４、音声出力部３５７０５、操作キー３５７０６、外部接続ポート３５７０７、アンテナ３５７０８等を含む。本発明を表示部３５７０３に用いた携帯電話機は、オフ電流によって生じる微発光を低減し、きれいな表示を行うことが可能となる。
このように本発明は、あらゆる電子機器に適用することが可能である。
（実施の形態９）
本実施例において、本発明の画素構成を用いた表示装置を表示部に有する携帯電話の構成例について図３３を用いて説明する。
表示パネル３３１０はハウジング３３００に脱着自在に組み込まれる。ハウジング３３００は表示パネル３３１０のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル３３１０を固定したハウジング３３００はプリント基板３３０１に嵌入されモジュールとして組み立てられる。
表示パネル３３１０はＦＰＣ３３１１を介してプリント基板３３０１に接続される。プリント基板３３０１には、スピーカ３３０２、マイクロフォン３３０３、送受信回路３３０４、ＣＰＵ及びコントローラなどを含む信号処理回路３３０５が形成されている。このようなモジュールと、入力手段３３０６、バッテリ３３０７を組み合わせ、筐体３３０９に収納する。表示パネル３３１０の画素部は筐体３３０９に形成された開口窓から視認できように配置する。
表示パネル３３１０は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル３３１０に実装しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画素部と一体形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した表示パネルの構成は図３７（ａ）に一例を示してある。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。
また、さらに消費電力の低減を図るため、図３７（ｂ）に示すように、基板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などで表示パネルに実装しても良い。
また、本実施例に示した構成は携帯電話の一例であって、本発明の画素構成はこのような構成の携帯電話に限られず様々な構成の携帯電話に適用することができる。
（実施の形態１０）
図３１は表示パネル３１０１と、回路基板３１０２を組み合わせたＥＬモジュールを示している。表示パネル３１０１は画素部３１０３、走査線駆動回路３１０４及び信号線駆動回路３１０５を有している。回路基板３１０２には、例えば、コントロール回路３１０６や信号分割回路３１０７などが形成されている。表示パネル３１０１と回路基板３１０２は接続配線３１０８によって接続されている。接続配線にはＦＰＣ等を用いることができる。
表示パネル３１０１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などで表示パネル３１０１に実装するとよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いて表示パネル３１０１に実装しても良い。なお、一部の周辺駆動回路を基板上に画素部と一体形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した構成は図３７（ａ）に一例を示してある。
また、さらに消費電力の低減を図るため、ガラス基板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等で表示パネルに実装してもよい。なお、基板上に画素部を形成し、その基板上に周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した構成は図３７（ｂ）に一例を示してある。
このＥＬモジュールによりＥＬテレビ受像機を完成させることができる。図３２は、ＥＬテレビ受像機の主要な構成を示すブロック図である。チューナ３２０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路３２０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路３２０３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路３１０６により処理される。コントロール回路３１０６は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路３１０７を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
チューナ３２０１で受信した信号のうち、音声信号は音声信号増幅回路３２０４に送られ、その出力は音声信号処理回路３２０５を経てスピーカ３２０６に供給される。制御回路３２０７は受信局（受信周波数）や音量の制御情報を入力部３２０８から受け、チューナ３２０１や音声信号処理回路３２０５に信号を送出する。
図３５（Ａ）に示すように、図３１のＥＬモジュールを筐体３５００１に組みこんで、テレビ受像機を完成させることができる。ＥＬモジュールにより、表示部３５００３が形成される。また、スピーカ部３５００４、ビデオ入力端子３５００５などが適宜備えられている。
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
本実施例において、図１の画素で示した第１の走査線１０５及び第２の走査線１１０のそれぞれの信号のＨレベルとＬレベルの電位、信号線１０６に入力するビデオ信号（画素を点灯にする信号Ｖｓｉｇ（Ｌ）及び画素を非点灯にする信号Ｖｓｉｇ（Ｈ））の電位、並びに電源線１０７と対向電極１０８のそれぞれの電位の関係についてさらに詳しく説明する。
画素がｎ行分配置された表示装置の画素部には、第１の走査線１０５がｎ本配置されている。そして、それぞれの第１の走査線には、図５２（Ａ）に示すようにパルスが出力される。そして、各行において、パルスが入力されている行の画素にビデオ信号が入力される。なお、一例としてｊ列目の画素のビデオ信号を図５２（Ａ）に示している。１行ｊ列目の画素には、画素を非点灯にするビデオ信号（Ｖｓｉｇ（Ｈ））が書き込まれる。また、２行目ｊ列の画素には、画素を点灯にするビデオ信号（Ｖｓｉｇ（Ｌ））が書き込まれる。
なお、Ｖｓｉｇ（Ｈ）は、電源線１０７に入力される高電源電位Ｖｄｄと、駆動トランジスタ１０１のしきい値電圧Ｖｔｈｐを用いて、Ｖｓｉｇ（Ｈ）＞Ｖｄｄ＋Ｖｔｈｐを満たす電位であることが望ましい。つまり、駆動トランジスタ１０１がエンハンスメント型トランジスタであれば、Ｖｔｈｐは負の電圧であるため、Ｖｓｉｇ（Ｈ）＝Ｖｄｄでもよいが、駆動トランジスタ１０１がディプレション型である場合にはＶｔｈｐが正の電圧になるので、Ｖｓｉｇ（Ｈ）の電位はＶｓｉｇ（Ｈ）＞Ｖｄｄであることが望ましい。一方、Ｖｓｉｇ（Ｈ）の電位を高くしすぎるとビデオ信号の振幅が大きくなるので消費電力が大きくなってしまう。よって、例えば、Ｖｓｉｇ（Ｈ）は高電源電位Ｖｄｄより、１〜３Ｖ高い電位であることが望ましい。
なお、Ｖｓｉｇ（Ｌ）は、駆動トランジスタ１０１を線形領域で動作させることができる電位であればよい。よって、対向電極１０８と同じ電位でもいいし、それより高い電位であってもよい。対向電極１０８の電位と同じにすることで電源数を減らすことができる。また、対向電極１０８の電位よりも高い電位にすることで、ビデオ信号の振幅を減らし、消費電力を低減することもできる。
第１の走査線１０５に入力されるＨレベルの電位をＶＧＨ、Ｌレベルの電位をＶＧＬとする。
すると、ＶＧＨは信号線１０６に入力されるビデオ信号Ｖｓｉｇ（Ｈ）を駆動トランジスタ１０１のゲート端子に入力することができる電位であることが望ましい。つまり、画素を非点灯にするビデオ信号Ｖｓｉｇ（Ｈ）よりもスイッチングトランジスタ１０２のしきい値電圧Ｖｔｈｎ分高い電位であることが望ましい。よって、ＶＧＨは、ＶＧＨ＞Ｖｓｉｇ（Ｈ）＋Ｖｔｈｎとなる電位であることが望ましい。例えば、ＶＧＨはＶｓｉｇ（Ｈ）より、１〜３Ｖ高い電位であることが望ましい。
また、第１の走査線１０５のＬレベルの電位ＶＧＬは、Ｖｓｉｇ（Ｌ）よりも低い電位とすることが望ましい。例えば、第１の走査線１０５のＬレベルの電位が、画素を点灯にするビデオ信号（駆動トランジスタ１０１がオンするゲート電位Ｖｓｉｇ（Ｌ））と等しい電位である場合、Ｖｓｉｇ（Ｈ）が書き込まれている画素は、他の行の画素への信号書き込みのために信号線１０６にＶｓｉｇ（Ｌ）が入力されると、スイッチングトランジスタ１０２のゲートソース間電圧は０Ｖとなる。すると、スイッチングトランジスタ１０２がノーマリーオンとなってしまっているときにはオフ電流が流れてしまう。したがって、容量素子１０３に蓄積された電荷が放電し、駆動トランジスタ１０１のゲート電位が低くなることにより、駆動トランジスタ１０１に電流が流れ、発光素子１０４がわずかに発光してしまうことがある。よって、画素へ書き込まれた信号がスイッチングトランジスタ１０２から漏れないようにするため、ＶＧＬは、ＶＧＬ＜Ｖｓｉｇ（Ｌ）＋Ｖｔｈｎとなる電位であることが望ましい。例えば、ＶＧＬはＶｓｉｇ（Ｌ）より、１〜３Ｖ低い電位であることが望ましい。なお、スイッチングトランジスタ１０２がエンハンスメント型になるのであれば、ＶＧＬ＝Ｖｓｉｇ（Ｌ）でも構わない。こうすることにより電源数を減らすことができるとともに消費電力を低減することができる。
よって、図５２（Ｂ）に示すように、第１の走査線１０５に入力する信号のＨレベルの電位ＶＧＨとＬレベルの電位ＶＧＬ、及び画素に入力するビデオ信号Ｖｓｉｇ（Ｈ）とＶｓｉｇ（Ｌ）の電位は、ＶＧＨ＞Ｖｓｉｇ（Ｈ）＞Ｖｓｉｇ（Ｌ）＞ＶＧＬにするとよい。または、スイッチングトランジスタ１０２をエンハンスメント型にできるのであれば、ＶＧＨ＞Ｖｓｉｇ（Ｈ）＞Ｖｓｉｇ（Ｌ）＝ＶＧＬにするとよい。
また、第２の走査線１１０には、図６１（Ａ）に示すように順々にＬレベルからＨレベルの電位が入力される。こうしてＨレベルの電位が入力された行から画素は非点灯になる。そして、消去期間の間Ｈレベルにしておくことにより、画素を非点灯にする電位が入力された駆動トランジスタ１０１のゲート端子から電荷が漏れてしまい、電位が下がってしまうのを防ぐことができる。
なお、第２の走査線１１０に入力するＨレベルの電位をＶＧ２Ｈ、Ｌレベルの電位をＶＧ２Ｌとする。
すると、ＶＧ２Ｈは信号線１０６に入力される電位が駆動トランジスタ１０１を完全にオフにすることができる電位であることが望ましい。よって、整流素子１０９のしきい値電圧Ｖｔｈｄを用いて、ＶＧ２Ｈ−Ｖｔｈｄ＞Ｖｄｄ＋Ｖｔｈｐを満たす電位であることが望ましい。つまり、駆動トランジスタ１０１がエンハンスメント型トランジスタであれば、Ｖｔｈｐは負の電圧であるため、ＶＧ２Ｈ−Ｖｔｈｄ＝Ｖｄｄでもよいが、駆動トランジスタ１０１がディプレション型である場合にはＶｔｈｐが正の電圧になるので、ＶＧ２Ｈの電位はＶＧ２Ｈ＞Ｖｄｄ＋Ｖｔｈｄであることが望ましい。一方、ＶＧ２Ｈの電位を高くしすぎるとビデオ信号の振幅が大きくなるので消費電力が大きくなってしまう。よって、例えば、ＶＧ２Ｈは高電源電位Ｖｄｄより、１〜３Ｖ高い電位であることが望ましい。また、ＶＧ２ＨとＶＧＨを等しい電位にすれば電源数を減らすことができる。
また、第１の走査線１０５のＬレベルの電位ＶＧ２Ｌは、画素を点灯とするビデオ信号（駆動トランジスタ１０１をオンにするゲート電位Ｖｓｉｇ（Ｌ））以下の電位とすることが望ましい。しかし、このＬレベルの電位ＶＧＬを低くし過ぎると、画素に非点灯のビデオ信号（駆動トランジスタ１０１をオフにするゲート電位Ｖｓｉｇ（Ｈ））が書き込まれていた場合に、整流素子１０９に印加される逆バイアス電圧が大きくなってしまうことにより、整流素子１０９へ流れるオフ電流（逆方向電流ともいう）が大きくなってしまい、容量素子１０３に保持した電荷が漏れてしまう。そして、駆動トランジスタ１０１のゲート電位が低くなり、駆動トランジスタ１０１のオフ電流が大きくなってしまう。よって、好ましくは、このＬレベルの電位ＶＧＬは、画素を点灯にするビデオ信号（駆動トランジスタ１０１をオンにするゲート電位Ｖｓｉｇ（Ｌ））と等しくするとよい。
よって、図６２（Ｂ）に示すように、第２の走査線１１０に入力する信号のＨレベルの電位ＶＧ２ＨとＬレベルの電位ＶＧ２Ｌ、及び画素に入力するビデオ信号Ｖｓｉｇ（Ｈ）とＶｓｉｇ（Ｌ）の電位は、ＶＧ２Ｈ＞Ｖｓｉｇ（Ｈ）＞Ｖｓｉｇ（Ｌ）＝ＶＧ２Ｌにするとよい。
したがって、ＶＧＨとＶＧ２Ｈを同じ電位とし、さらにＶｓｓとＶＧＬを同じ電位にすることにより、図６２に示すように、電源数を減らすことができる。
本発明の画素構成を示す図。 従来の画素構成を説明する図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を有する表示装置を示す図。 本発明の画素構成を有する表示装置を示す図。 本発明の画素構成を有する表示装置を示す図。 タイミングチャートを示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 画素のレイアウトを説明する図。 本発明の画素の部分断面図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 画素のレイアウトを説明する図。 画素のレイアウトを説明する図。 本発明の画素の動作を説明する図。 （ａ）本発明の画素の部分断面図、（ｂ）画素レイアウトの部分拡大図。 （ａ）本発明の画素の部分断面図、（ｂ）画素レイアウトの部分拡大図。 発光素子を説明する図。 表示パネルの部分断面図。 表示パネルの部分断面図。 ＥＬモジュールを示す図。 ＥＬテレビ受像機の主要な構成を示す図。 携帯電話機の構成例を示す図。 本発明の画素構成を示す図。 本発明の適用可能な電子機器の例。 本発明の表示パネルの例。 本発明の表示パネルの例。 本発明の表示装置の例。 （ａ）本発明の表示パネルの例、（ｂ）本発明の表示装置の例。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 タイミングチャートを示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 第１の走査線の信号とビデオ信号の電位を説明する図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成を示す図。 本発明の画素構成の部分断面を示す図。 （ａ）本発明の表示パネルの構成を示す模式図、（ｂ）本発明の表示パネルの構成を示す模式図。 本発明の表示パネルの画素部の模式図。 本発明の表示パネルの画素部の模式図。 第２の走査線の信号とビデオ信号の電位を説明する図。 第１の走査線の信号と第２の走査線の信号とビデオ信号の電位を説明する図。

Claims (6)

  1. ゲート端子、第１端子及び第２端子をそれぞれ備える第１のトランジスタ、第２のトランジスタ並びに第３のトランジスタと、
    電流電圧変換素子と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、電極とを有し、
    前記第１のトランジスタは、第１端子が前記第１の配線と接続され、ゲート端子が前記第２の配線と接続され、第２端子が前記第２のトランジスタのゲート端子と接続され、
    前記第２のトランジスタは、第１端子が前記第３の配線と接続され、第２の端子が前記電極と接続され、
    前記第３のトランジスタは、第１端子が前記第２のトランジスタのゲート端子と接続され、ゲート端子が前記第４の配線と接続され、第２端子が前記電流電圧変換素子を介して前記第４の配線と接続されていることを特徴とする半導体装置。
  2. 請求項１において、前記電流電圧変換素子は、抵抗素子、ＰＮ接合ダイオード、ＰＩＮ接合ダイオード、ショットキー型のダイオード、トランジスタ、若しくはダイオード接続トランジスタ又はこれらの組み合わせであることを特徴とする半導体装置。
  3. 請求項１又は２において、前記第１のトランジスタ及び前記第３のトランジスタはＮチャネル型トランジスタであり、前記第２のトランジスタはＰチャネル型トランジスタであることを特徴とする半導体装置。
  4. ゲート端子、第１端子及び第２端子をそれぞれ備える第１のトランジスタ、第２のトランジスタ並びに第３のトランジスタと、
    電流電圧変換素子と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、発光層が画素電極と対向電極で挟み込まれた発光素子と、を有し、
    前記第１のトランジスタは、第１端子が前記第１の配線と接続され、ゲート端子が前記第２の配線と接続され、第２端子が前記第２のトランジスタのゲート端子と接続され、
    前記第２のトランジスタは、第１端子が前記第３の配線と接続され、第２の端子が前記発光素子の画素電極と接続され、
    前記第３のトランジスタは、第１端子が前記第２のトランジスタのゲート端子と接続され、ゲート端子が前記第４の配線と接続され、第２端子が前記電流電圧変換素子を介して前記第４の配線と接続されていることを特徴とする表示装置。
  5. 請求項４において、前記電流電圧変換素子は、抵抗素子、ＰＮ接合ダイオード、ＰＩＮ接合ダイオード、ショットキー型のダイオード、トランジスタ、若しくはダイオード接続トランジスタ又はその組み合わせであることを特徴とする表示装置。
  6. 請求項４又は５において、前記第１のトランジスタ及び前記第３のトランジスタはＮチャネル型トランジスタであり、前記第２のトランジスタはＰチャネル型トランジスタであることを特徴とする表示装置。
JP2006115825A 2005-04-20 2006-04-19 半導体装置及び表示装置 Expired - Fee Related JP4999351B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006115825A JP4999351B2 (ja) 2005-04-20 2006-04-19 半導体装置及び表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005121917 2005-04-20
JP2005121917 2005-04-20
JP2006115825A JP4999351B2 (ja) 2005-04-20 2006-04-19 半導体装置及び表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012089310A Division JP5723821B2 (ja) 2005-04-20 2012-04-10 半導体装置、表示モジュール、及び電子機器

Publications (3)

Publication Number Publication Date
JP2006323376A true JP2006323376A (ja) 2006-11-30
JP2006323376A5 JP2006323376A5 (ja) 2009-03-12
JP4999351B2 JP4999351B2 (ja) 2012-08-15

Family

ID=37543052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006115825A Expired - Fee Related JP4999351B2 (ja) 2005-04-20 2006-04-19 半導体装置及び表示装置

Country Status (1)

Country Link
JP (1) JP4999351B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008139797A (ja) * 2006-12-05 2008-06-19 Semiconductor Energy Lab Co Ltd 表示装置およびその駆動方法
JP2010066331A (ja) * 2008-09-09 2010-03-25 Fujifilm Corp 表示装置
WO2011010486A1 (ja) * 2009-07-23 2011-01-27 シャープ株式会社 表示装置および表示装置の駆動方法
JP2012084851A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置
KR101148898B1 (ko) 2011-08-10 2012-05-29 (주)팔콘시스템 차동 화소회로
JP2012150511A (ja) * 2005-04-20 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置、表示モジュール、及び電子機器
JP2013258411A (ja) * 2010-01-29 2013-12-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014220259A (ja) * 2008-07-10 2014-11-20 株式会社半導体エネルギー研究所 モジュール
JP2014241591A (ja) * 2013-05-17 2014-12-25 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス及び半導体装置
JP2016119486A (ja) * 2010-12-24 2016-06-30 株式会社半導体エネルギー研究所 半導体装置
KR20180097770A (ko) * 2009-10-21 2018-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
US11955537B2 (en) 2009-03-05 2024-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0916123A (ja) * 1995-07-04 1997-01-17 Tdk Corp 画像表示装置
JP2002014653A (ja) * 2000-04-26 2002-01-18 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
JP2002072926A (ja) * 2000-08-25 2002-03-12 Ind Technol Res Inst オーガニックｌｅｄディスプレイの構造
JP2002323873A (ja) * 2001-02-21 2002-11-08 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2003150106A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 表示装置
JP2003195813A (ja) * 2001-09-07 2003-07-09 Semiconductor Energy Lab Co Ltd 発光装置
JP2003308030A (ja) * 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
JP2004054188A (ja) * 2001-09-10 2004-02-19 Seiko Epson Corp 単位回路、電子回路、電子装置、電気光学装置、駆動方法および電子機器
JP2005507505A (ja) * 2001-09-28 2005-03-17 サムスン　エレクトロニクス　カンパニー　リミテッド 有機ｅｌディスプレイパネルとこれを備えた有機ｅｌディスプレイ装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0916123A (ja) * 1995-07-04 1997-01-17 Tdk Corp 画像表示装置
JP2002014653A (ja) * 2000-04-26 2002-01-18 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
JP2002072926A (ja) * 2000-08-25 2002-03-12 Ind Technol Res Inst オーガニックｌｅｄディスプレイの構造
JP2002323873A (ja) * 2001-02-21 2002-11-08 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2003195813A (ja) * 2001-09-07 2003-07-09 Semiconductor Energy Lab Co Ltd 発光装置
JP2004054188A (ja) * 2001-09-10 2004-02-19 Seiko Epson Corp 単位回路、電子回路、電子装置、電気光学装置、駆動方法および電子機器
JP2005507505A (ja) * 2001-09-28 2005-03-17 サムスン　エレクトロニクス　カンパニー　リミテッド 有機ｅｌディスプレイパネルとこれを備えた有機ｅｌディスプレイ装置
JP2003150106A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 表示装置
JP2003308030A (ja) * 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012150511A (ja) * 2005-04-20 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置、表示モジュール、及び電子機器
US9570017B2 (en) 2006-12-05 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
JP2008139797A (ja) * 2006-12-05 2008-06-19 Semiconductor Energy Lab Co Ltd 表示装置およびその駆動方法
US9355602B2 (en) 2006-12-05 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
US8766906B2 (en) 2006-12-05 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
US11908976B2 (en) 2008-07-10 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US11557697B2 (en) 2008-07-10 2023-01-17 Semiconductor Energy Laboratory Co., Ltd. Flexible light emitting device comprising a polyimide resin
JP2014220259A (ja) * 2008-07-10 2014-11-20 株式会社半導体エネルギー研究所 モジュール
US10205062B2 (en) 2008-07-10 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device that is highly reliable, thin and is not damaged by external local pressure and electronic device
US10079330B2 (en) 2008-07-10 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device having an embedded pixel electrode
US11101407B2 (en) 2008-07-10 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device sealed in a fibrous body to improve manufacturability and electronic device including the light emitting device
JP2010066331A (ja) * 2008-09-09 2010-03-25 Fujifilm Corp 表示装置
US11955537B2 (en) 2009-03-05 2024-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8810488B2 (en) 2009-07-23 2014-08-19 Sharp Kabushiki Kaisha Display device and method for driving the same
WO2011010486A1 (ja) * 2009-07-23 2011-01-27 シャープ株式会社 表示装置および表示装置の駆動方法
KR20200113037A (ko) * 2009-10-21 2020-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
KR102162746B1 (ko) 2009-10-21 2020-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
KR102023128B1 (ko) * 2009-10-21 2019-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
US10957714B2 (en) 2009-10-21 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
KR20190107198A (ko) * 2009-10-21 2019-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
KR20180097770A (ko) * 2009-10-21 2018-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
KR102223581B1 (ko) 2009-10-21 2021-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
US10319744B2 (en) 2009-10-21 2019-06-11 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
JP2022137287A (ja) * 2010-01-29 2022-09-21 株式会社半導体エネルギー研究所 半導体装置
JP7111879B2 (ja) 2010-01-29 2022-08-02 株式会社半導体エネルギー研究所 半導体装置
KR101948707B1 (ko) 2010-01-29 2019-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
JP2022016531A (ja) * 2010-01-29 2022-01-21 株式会社半導体エネルギー研究所 半導体装置
JP2019135780A (ja) * 2010-01-29 2019-08-15 株式会社半導体エネルギー研究所 半導体記憶装置
KR101893904B1 (ko) * 2010-01-29 2018-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
KR20170129287A (ko) * 2010-01-29 2017-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
KR101800850B1 (ko) * 2010-01-29 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
JP7407879B2 (ja) 2010-01-29 2024-01-04 株式会社半導体エネルギー研究所 半導体装置
JP2013258411A (ja) * 2010-01-29 2013-12-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2021002680A (ja) * 2010-01-29 2021-01-07 株式会社半導体エネルギー研究所 半導体装置
US10453846B2 (en) 2010-09-13 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012084851A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016119486A (ja) * 2010-12-24 2016-06-30 株式会社半導体エネルギー研究所 半導体装置
KR102081529B1 (ko) 2010-12-24 2020-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로 및 그 구동 방법, 및 기억 장치, 레지스터 회로, 표시 장치 및 전자 기기
KR20190017836A (ko) * 2010-12-24 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로 및 그 구동 방법, 및 기억 장치, 레지스터 회로, 표시 장치 및 전자 기기
US9735179B2 (en) 2010-12-24 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP2017130690A (ja) * 2010-12-24 2017-07-27 株式会社半導体エネルギー研究所 半導体装置
KR101148898B1 (ko) 2011-08-10 2012-05-29 (주)팔콘시스템 차동 화소회로
KR20210042892A (ko) * 2013-05-17 2021-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스 및 반도체 장치
KR102290833B1 (ko) 2013-05-17 2021-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스 및 반도체 장치
KR20210102151A (ko) * 2013-05-17 2021-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스 및 반도체 장치
KR102330210B1 (ko) 2013-05-17 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스 및 반도체 장치
JP2019092205A (ja) * 2013-05-17 2019-06-13 株式会社半導体エネルギー研究所 半導体装置
JP2018117360A (ja) * 2013-05-17 2018-07-26 株式会社半導体エネルギー研究所 半導体装置
JP2014241591A (ja) * 2013-05-17 2014-12-25 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス及び半導体装置

Also Published As

Publication number Publication date
JP4999351B2 (ja) 2012-08-15

Similar Documents

Publication Publication Date Title
JP5917649B2 (ja) 半導体装置、表示モジュール、及び電子機器
JP6743203B2 (ja) 表示装置
JP7304929B2 (ja) 表示装置
JP4999351B2 (ja) 半導体装置及び表示装置
KR101239162B1 (ko) 표시장치와 그 구동방법, 반도체장치, 및 전자기기
JP5647757B2 (ja) 半導体装置、発光装置、モジュール、及び電子機器
JP5057731B2 (ja) 表示装置、モジュール、及び電子機器
JP5264014B2 (ja) 半導体装置、表示装置及び電子機器
JP2006293344A (ja) 半導体装置、表示装置及びその駆動方法並びに電子機器
JP2007179040A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120515

R150 Certificate of patent or registration of utility model

Ref document number: 4999351

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees