CN114008778A - 包括高频放大电路的半导体装置、电子构件以及电子设备 - Google Patents

包括高频放大电路的半导体装置、电子构件以及电子设备 Download PDF

Info

Publication number
CN114008778A
CN114008778A CN202080045288.8A CN202080045288A CN114008778A CN 114008778 A CN114008778 A CN 114008778A CN 202080045288 A CN202080045288 A CN 202080045288A CN 114008778 A CN114008778 A CN 114008778A
Authority
CN
China
Prior art keywords
transistor
insulator
circuit
oxide
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080045288.8A
Other languages
English (en)
Inventor
国武宽司
池田隆之
加藤清
柳泽悠一
水上翔太
津田一树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN114008778A publication Critical patent/CN114008778A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532—Peak detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit

Abstract

提供一种电路面积的增加得到抑制且功耗得到降低的半导体装置。半导体装置包括高频放大电路、包络检波电路以及电源电路。电源电路具有将电源电位供应到高频放大电路的功能，高频放大电路的输出与包络检波电路连接，包络检波电路的输出与电源电路连接。电源电路可以通过根据高频放大电路的输出改变上述电源电位而降低功耗。此外，通过使用OS晶体管构成包络检波电路，可以抑制电路面积的增加。

Description

包括高频放大电路的半导体装置、电子构件以及电子设备
技术领域
本发明的一个方式涉及一种包括高频放大电路(也称为高频放大器)的半导体装置。
在本说明书等中，半导体装置是指利用半导体特性的装置，例如是指包含半导体元件(晶体管、二极管、光电二极管等)的电路及具有该电路的装置等。在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置，例如，集成电路、具备集成电路的芯片、在其封装中容纳有芯片的电子构件、具备集成电路的电子设备都是半导体装置的例子。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。此外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(composition of matter)。
背景技术
以智能手机或平板终端等为代表的容易携带的信息终端(也称为便携式信息终端)日益普及。此外，随着信息终端的普及，制定了各种通信标准。例如，已经开始运用被称为第四代(4G)的LTE-Advanced标准。
近年来，随着IoT(Internet of Things：物联网)等信息技术的发展，由信息终端处理的数据量有增大的趋势。此外，便携式信息终端等电子设备被要求提高通信速度。
为了对应IoT等各种信息技术，正在研究实现了比4G更快的通信速度、更多的同时连接及较短的延迟时间的第五代(5G)通信标准。在5G通信标准中，例如在日本使用3.7GHz频段、4.5GHz频段、28GHz频段等通信频率。
使用以Si等一种元素为主要成分的半导体或以Ga和As等多种元素为主要成分的化合物半导体来制作对应于5G的半导体装置。再者，作为金属氧化物的一种，氧化物半导体受到关注。
在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis alignedcrystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1及非专利文献2)。非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。
[先行技术文献]
[非专利文献]
[非专利文献1]S.Yamazaki et al.,“SID Symposium Digest of TechnicalPapers”,2012,volume 43,issue 1,p.183-186
[非专利文献2]S.Yamazaki et al.,“Japanese Journal of Applied Physics”,2014,volume 53,Number 4S,p.04ED18-1-04ED18-10
[非专利文献3]H.Kunitake et al.,“Journal of the Electron DevicesSociety”,2019,volume 7,p.495-502
发明内容
发明所要解决的技术问题
除了通信速度或处理速度等的提高之外，构成便携式信息终端的半导体装置还被要求实现小型及低功耗。在构成便携式信息终端的半导体装置中，用于通信处理的高频放大电路的功耗在整个便携式信息终端的功耗中的占比很高。
本发明的一个方式的目的之一是提供一种包括高频放大电路的半导体装置，该半导体装置的功耗得到降低。此外，本发明的一个方式的目的之一是提供一种包括高频放大电路的半导体装置，该半导体装置的电路面积的增加得到抑制。
注意，本发明的一个方式并不需要实现所有上述目的，只要可以实现至少一个目的即可。此外，上述目的的记载不妨碍其他目的的存在。上述以外的目的自可从说明书、权利要求书、附图等的记载显而易见，且可以从说明书、权利要求书、附图等的记载中抽出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种半导体装置，该半导体装置包括高频放大电路、包络检波电路、比较器以及电源电路。包络检波电路包括第一晶体管，第一晶体管在沟道形成区域含有金属氧化物。高频放大电路的输出输入到包络检波电路，包络检波电路的输出输入到比较器，比较器的输出输入到电源电路，并且电源电路将电源电位供应到高频放大电路。
此外，在上述方式中，高频放大电路、比较器以及电源电路各自包括形成于半导体衬底的第二晶体管，并且第一晶体管与半导体衬底层叠而设置。
此外，本发明的一个方式是一种半导体装置，该半导体装置包括高频放大电路、包络检波电路、比较器、平滑电路以及电源电路。包络检波电路包括第一晶体管，第一晶体管在沟道形成区域含有金属氧化物。高频放大电路的输出输入到包络检波电路，包络检波电路的输出输入到比较器，比较器的输出输入到平滑电路，平滑电路的输出输入到电源电路，并且电源电路将电源电位供应到高频放大电路。
此外，在上述方式中，高频放大电路、比较器、平滑电路以及电源电路各自包括形成于半导体衬底的第二晶体管，并且第一晶体管与半导体衬底层叠而设置。
此外，本发明的一个方式是一种半导体装置，该半导体装置包括高频放大电路、包络检波电路、加法电路以及电源电路。包络检波电路包括第一晶体管，第一晶体管在沟道形成区域含有金属氧化物。高频放大电路的输出输入到包络检波电路，包络检波电路的输出输入到加法电路，并且加法电路的输出输入到电源电路。加法电路的输入被供应外加电位，加法电路具有对包络检波电路的输出加上外加电位的功能，并且电源电路将电源电位供应到高频放大电路。
此外，在上述方式中，高频放大电路、加法电路以及电源电路各自包括形成于半导体衬底的第二晶体管，并且第一晶体管与半导体衬底层叠而设置。
此外，在上述方式中，金属氧化物包含In及Zn中的至少一个。
发明效果
根据本发明的一个方式，可以提供一种包括高频放大电路的半导体装置，该半导体装置的功耗得到降低。此外，根据本发明的一个方式，可以提供一种包括高频放大电路的半导体装置，该半导体装置的电路面积的增加得到抑制。
注意，本发明的一个方式并不需要实现所有上述目的，只要可以实现至少一个目的即可。此外，上述目的的记载不妨碍其他目的的存在。上述以外的目的自可从说明书、权利要求书、附图等的记载显而易见，且可以从说明书、权利要求书、附图等的记载中抽出上述以外的目的。
附图简要说明
图1A及图1B是示出半导体装置的结构例子的方框图，图1C是示出包络检波电路的结构例子的电路图。
图2A及图2B是示出端子及节点的电位关系的图。
图3A是示出半导体装置的结构例子的方框图，图3B是示出端子及节点的电位关系的图。
图4是示出半导体装置的结构例子的图。
图5是示出半导体装置的结构例子的图。
图6A至图6C是示出晶体管的结构例子的图。
图7A至图7C是示出晶体管的结构例子的图。
图8A至图8C是示出晶体管的结构例子的图。
图9A是说明IGZO的结晶结构的分类的图，图9B是说明CAAC-IGZO膜的XRD谱的图，图9C是说明CAAC-IGZO膜的纳米束电子衍射图案的图。
图10A是半导体晶片的俯视图，图10B是芯片的俯视图。
图11A是说明电子构件的制造工序例子的流程图，图11B是电子构件的立体示意图。
图12是示出电子设备的一个例子的图。
图13A至图13F是示出电子设备的一个例子的图。
图14是示出IoT网络的分层结构及需求规格的倾向的图。
图15是工厂自动化的示意图。
图16A是示出所试作的晶体管的结构的示意图，图16B是沟道长度方向上的截面图。
图17A是沟道宽度方向上的截面图，图17B及图17C示出所试作的晶体管的顶栅极电压-漏极电流特性。
图18A示出所试作的晶体管的相对于源极的漏极电压-漏极电流特性，图18B示出所试作的晶体管的顶栅极电压-栅极电容特性。
图19A示出所试作的晶体管的测量环境温度-泄漏电流特性，图19B是以二维方式示出所试作的晶体管的漏极电流特性的图。
图20A是以二维方式示出所试作的晶体管的互导的图，图20B是以二维方式示出所试作的晶体管的漏极电导的图。
图21A是以二维方式示出所试作的晶体管的截止频率的图，图21B是以二维方式示出所试作的晶体管的最大振荡频率的图。
图22A是示出所试作的晶体管的增益最大时的电流增益的图，图22B是示出所试作的晶体管的增益最大时的单向增益的图。
图23A示出所试作的晶体管的测量环境温度-归一化截止频率特性，图23B是说明所试作的晶体管的电特性测量环境的图。
图24A是说明所试作的晶体管的小信号等效电路的电路图，图24B是示出小信号等效电路的参数抽取结果的图。
图25是示出测量结果与从小信号等效电路计算出的结果之间的对比的图。
图26是示出测量结果与从小信号等效电路计算出的结果之间的对比的图。
实施发明的方式
下面，参照附图对实施方式进行说明。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
下面所示的多个实施方式可以适当地组合。此外，当在一个实施方式中示出多个结构例子时，可以适当地相互组合这些结构例子。
本说明书的方框图示出在独立的方框中根据其功能进行分类的构成要素，但是，实际的构成要素难以根据功能被清楚地划分，一个构成要素有时具有多个功能。
在附图等中，为了方便起见，有时夸大表示大小、层的厚度或区域等。因此，本发明并不局限于附图中的尺寸。在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。
在附图等中，有时使用同一符号表示同一构成要素、具有相同功能的构成要素、由同一材料形成的构成要素或者同时形成的构成要素等，并且有时省略重复说明。
在本说明书等中，“膜”、“层”的词语可以相互调换。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”调换为“绝缘层”。
在本说明书等中，“上”或“下”等表达配置的词句不局限于构成要素的位置关系为“直接在…之上”或“直接在…之下”。例如，“栅极绝缘层上的栅电极”包括在栅极绝缘层和栅电极之间包含另一构成要素的情况。
此外，本说明书等中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附记的，而不是用于在数目方面上进行限制。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。这里，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻器、电感器、电容器、其他具有各种功能的元件等。因此，即便记载为“电连接”，在实际电路中也有时没有物理连接的部分而只有布线延伸。
此外，在本说明书等中，“电极”、“布线”的词语不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。
此外，在本说明书等中，电路中的“端子”是指进行电流或电位的输入(或输出)或者信号的接收(或发送)的部分。因此，布线或电极的一部分有时被用作端子。
一般而言，“电容器”具有两个电极隔着绝缘体(电介质)彼此相对的结构。此外，本说明书等包括“电容器”具有两个电极隔着绝缘体彼此相对的结构、“电容器”具有两个布线隔着绝缘体彼此相对的结构的情况或者“电容器”具有两个布线隔着绝缘体配置的结构的情况。在本说明书等中，有时将“电容器”称为“电容元件”或“电容”等。
注意，在本说明书等中，“电压”大多是指某个电位与基准电位(例如接地电位)之间的电位差。因此，电压和电位差可以互相调换。
在本说明书等中，晶体管是指至少包括源极、漏极以及栅极这三个端子的元件。晶体管在源极(源极端子、源区或源电极)与漏极(漏极端子、漏区或漏电极)之间具有沟道形成区域，并且电流能够通过沟道形成区域流在漏极与源极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
此外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，“源极”、“漏极”的词语可以相互调换。
此外，在本说明书等中，在没有特别的说明的情况下，关态电流(off-statecurrent)是指晶体管处于关闭状态(也称为非导通状态、遮断状态)时的漏极电流。在没有特别的说明的情况下，在n沟道型晶体管中，关闭状态是指相对于源极的栅极的电压Vgs低于阈值电压Vth的状态，在p沟道型晶体管中，关闭状态是指相对于源极的栅极的电压Vgs高于阈值电压Vth的状态。也就是说，n沟道型晶体管的关态电流有时是指相对于源极的栅极的电压Vgs低于阈值电压Vth时的漏极电流。
在上述关态电流的说明中，可以将“漏极”换称为“源极”。也就是说，关态电流有时指晶体管处于关闭状态时的源极电流。此外，泄漏电流有时指与关态电流相同的意思。在本说明书等中，关态电流有时指在晶体管处于关闭状态时流在源极与漏极间的电流。
在本说明书等中，通态电流有时指在晶体管处于开启状态(也称为导通状态)时流在源极与漏极间的电流。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体等。
例如，在将金属氧化物用于晶体管的沟道形成区域的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物具有放大作用、整流作用和开关作用中的至少一个的情况下，可以将该金属氧化物称为金属氧化物半导体(metal oxidesemiconductor)。也就是说，可以将在沟道形成区域中包含金属氧化物的晶体管称为“氧化物半导体晶体管”、“OS晶体管”。同样，“使用氧化物半导体的晶体管”也是在沟道形成区域中包含金属氧化物的晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。将在后面说明金属氧化物的详细内容。
(实施方式1)
在本实施方式中，说明根据本发明的一个方式的半导体装置。根据本发明的一个方式的半导体装置包括高频放大电路、包络检波电路以及电源电路。
<半导体装置的结构例子1>
图1A是示出根据本发明的一个方式的半导体装置100的结构例子的方框图。图1A所示的半导体装置100包括高频放大电路10、包络检波电路20、比较器40以及电源电路30。此外，半导体装置100包括输入端子SII_IN、输入端子REF_IN以及输出端子SIO_OUT。
关于在本说明书等中说明的附图，以箭头或线示出主要的信号的流动，有时省略电源线等。此外，关于在本说明书等中说明的附图，使用“输入端子”或“输出端子”等词语表现信号或电位输入或输出的部分。但是，实际上电路有时没有物理性的连接部分而只有布线或电极等进行电连接。
输入端子SII_IN与高频放大电路10的输入端子电连接，高频放大电路10的输出端子与输出端子SIO_OUT及包络检波电路20的输入端子电连接。
包络检波电路20的输出端子与比较器40的非反相输入端子(在图1A中表示为“+”)电连接，比较器40的反相输入端子(在图1A中表示为“-”)与输入端子REF_IN电连接。输入端子REF_IN从半导体装置100外部被供应规定电位，比较器40具有放大输入到非反相输入端子和反相输入端子的电位之差的功能。
比较器40的输出端子与电源电路30的输入端子电连接，电源电路30的输出端子与高频放大电路10电连接，电源电路30将电源电位供应到高频放大电路10。电源电路30具有参照输入到电源电路30的输入端子的电位而供应对应于输入到输入端子的电位的电源电位的功能。
此外，半导体装置100也可以包括平滑电路45。图1B是示出半导体装置110的结构例子的方框图。除了半导体装置100的构成要素之外，半导体装置110还包括平滑电路45。平滑电路45被设置在比较器40的输出端子与电源电路30的输入端子之间。也就是说，比较器40的输出端子与平滑电路45的输入端子电连接，平滑电路45的输出端子与电源电路30的输入端子电连接。此外，不说明半导体装置110与半导体装置100的相同构成要素。
在此，包络检波电路20的输出端子与比较器40的非反相输入端子电连接的连接部被称为节点N11，比较器40的输出端子与电源电路30的输入端子电连接的连接部被称为节点N12，电源电路30的输出端子与高频放大电路10电连接的连接部被称为节点N13。此外，在半导体装置110中，比较器40的输出端子与平滑电路45的输入端子电连接的连接部被称为节点N14，平滑电路45的输出端子与电源电路30的输入端子电连接的连接部被称为节点N15。
图1C是示出包络检波电路20的结构例子的电路图。图1C所示的包络检波电路20包括晶体管T21、电容C21以及电阻R21。此外，包络检波电路20包括输入端子IN及输出端子OUT。
在包络检波电路20中，输入端子IN与晶体管T21的栅极及晶体管T21的源极及漏极中之一电连接，晶体管T21的源极及漏极中之另一与电容C21之一端子、电阻R21之一端子以及输出端子OUT电连接。电容C21之另一端子及电阻R21之另一端子例如与基准电位电连接。晶体管T21因其栅极与源极及漏极中之一电连接而被用作二极管。
<晶体管>
在此，晶体管T21为OS晶体管。OS晶体管具有如下特征：关态电流非常小；关态电流在高温环境下也不容易增加；可以在源极与漏极之间施加高电压；因可以通过使用薄膜法等方法形成而可以层叠设置；因可以通过利用与Si晶体管(形成于单晶硅衬底的晶体管)同样的制造设备制造而可以以低成本制造；等。
用于OS晶体管的沟道形成区域的金属氧化物优选是包含铟(In)和锌(Zn)中的至少一个的氧化物半导体。这种氧化物半导体的典型例子是In-M-Zn氧化物(元素M例如为Al、Ga、Y或Sn)。通过减少用作电子给体(施体)的水分或氢等杂质且减少氧空位，能够使氧化物半导体成为i型(本征)或实质上i型。可以将该氧化物半导体称为被高纯度化了的氧化物半导体。注意，关于OS晶体管的详细内容，在实施方式2及实施方式3中进行说明。
例如，在晶体管T21的沟道形成区域中可以使用包含铟、元素M(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)和锌中的至少一个的金属氧化物。尤其优选使用由铟、镓、锌构成的金属氧化物。
因为OS晶体管可以通过使用薄膜法等方法形成，所以例如晶体管T21可以层叠设置在使用形成于单晶硅衬底的Si晶体管而构成的电路上等。也就是说，通过使用形成于单晶硅衬底的Si晶体管构成半导体装置100的包络检波电路20以外的构成要素并在该构成要素上层叠设置包络检波电路20，可以抑制半导体装置100的电路面积的增加(可以实现半导体装置100的小型化)。
此外，晶体管T21也可以具有背栅极。在晶体管T21具有背栅极的情况下，通过对晶体管T21的背栅极施加规定电位，可以增减晶体管T21的阈值电压。此外，通过电连接晶体管T21的背栅极与晶体管T21的栅极，可以增加晶体管T21的通态电流。
<半导体装置的工作例子>
将参照图2A说明半导体装置100的工作例子。图2A是示出输出端子SIO_OUT及节点N11至节点N13的电位关系的图。在图2A中，将输出端子SIO_OUT的电位记为电位VSIO，并将节点N11至节点N13的电位分别记为电位VN11至电位VN13。
作为一个例子，图2A示出被进行了调幅的高频信号输入到半导体装置100的输入端子SII_IN的情况。输入到半导体装置100的输入端子SII_IN的高频信号被高频放大电路10放大，并输出到输出端子SIO_OUT。
输出到输出端子SIO_OUT的信号(表示为电位VSIO)输入到包络检波电路20，并且包络检波电路20从被输入的信号中去除载波的高频成分，然后将该信号输出到节点N11。输出到节点N11的信号(表示为电位VN11)的波形与输入到包络检波电路20的信号的包络近似。
比较器40比较输出到节点N11的信号和供应到输入端子REF_IN的电位来将其结果输出到节点N12。图2A示出在期间D11与期间D12之间输出到输出端子SIO_OUT的信号的振幅不相同的情况。图2A示出如下情况：根据输出到输出端子SIO_OUT的信号的振幅，输出到节点N11的信号变化，输出到节点N12的信号(表示为电位VN12)也变化。
具体而言，输出到输出端子SIO_OUT的信号在期间D12的振幅小于在期间D11的振幅。输出到节点N11的信号在期间D12的振幅也小于在期间D11的振幅，期间D12的电位VN12也低于期间D11的电位VN12。
电源电路30参照输出到节点N12的信号而将电源电位(表示为电位VN13)输出到节点N13。虽然在图2A中示出电位VN12与电位VN13相等的情况，但是电位VN12与电位VN13也可以不相等。
接着，参照图2B说明半导体装置110的工作例子。因为半导体装置110中的输出端子SIO_OUT的电位及节点N11的电位与半导体装置100相等，所以图2B不示出输出端子SIO_OUT的电位。图2B是示出节点N11、输入端子REF_IN以及节点N13至节点N15的电位关系的图。
在图2B中，将节点N11的电位记为电位VN11，将输入端子REF_IN的电位记为电位VREF，并将节点N13至节点N15的电位分别记为电位VN13至电位VN15。此外，在图2B中，为了容易理解，电位VN11及电位VREF、电位VN14、电位VN15及电位VN13分别划分为图表。
在图2B中，因为半导体装置110中的电位VN11与半导体装置100相等，所以省略了说明。比较器40比较输出到节点N11的信号和供应到输入端子REF_IN的电位来将其结果输出到节点N14。在此，比较器40输出相对于输入信号的响应性高的电位VN14。
也就是说，当电位VN11高于电位VREF时，比较器40将能够输出的高电位(也称为高电平)输出到节点N14，当电位VN11低于电位VREF时，比较器40将能够输出的低电位(也称为低电平)输出到节点N14。此外，平滑电路45使输出到节点N14的信号平滑来将该信号输出到节点N15。
与图2A同样，在图2B中，输出到节点N11的信号在期间D12的振幅小于在期间D11的振幅。因为在电位VN11高于电位VREF时比较器40输出高电平，所以与期间D11相比，期间D12的节点N14为高电平的时间较短。平滑电路45使输出到节点N14的信号平滑，并且期间D12的电位VN15低于期间D11的电位VN15。
电源电路30参照输出到节点N15的信号而将电源电位(表示为电位VN13)输出到节点N13。此外，虽然在图2B中示出电位VN15与电位VN13相等的情况，但是电位VN15与电位VN13也可以不相等。
<半导体装置的结构例子2>
此外，半导体装置100也可以包括加法电路代替比较器40。图3A是示出半导体装置120的结构例子的方框图。半导体装置120包括运算放大器51、运算放大器52以及电阻R51至电阻R55代替比较器40。
包络检波电路20的输出端子与电阻R51之一端子电连接，电阻R51之另一端子与运算放大器51的反相输入端子(在图3A中表示为“-”)、电阻R52之一端子以及电阻R53之一端子电连接，电阻R52之另一端子与输入端子REF_IN电连接。运算放大器51的非反相输入端子(在图3A中表示为“+”)与基准电位电连接。
电阻R53之另一端子与电阻R54之一端子及运算放大器51的输出端子电连接，电阻R54之另一端子与电阻R55之一端子及运算放大器52的反相输入端子电连接，运算放大器52的非反相输入端子与基准电位电连接。电阻R55之另一端子与运算放大器52的输出端子及电源电路30的输入端子电连接。
在半导体装置120中，包络检波电路20的输出端子与电阻R51之一端子电连接的连接部被称为节点N16，电阻R55之另一端子与运算放大器52的输出端子及电源电路30的输入端子电连接的连接部被称为节点N17。加法电路50由运算放大器51、运算放大器52以及电阻R51至电阻R55构成。此外，不说明半导体装置120与半导体装置100的相同构成要素。
图3B是示出输出端子SIO_OUT、节点N16、节点N17以及节点N13的电位关系的图。图3B中，将输出端子SIO_OUT的电位记为电位VSIO，将节点N16的电位记为电位VN16，将节点N17的电位记为电位VN17，并将节点N13的电位记为电位VN13。此外，因为电位VSIO及电位VN16分别与半导体装置100中的电位VSIO及电位VN11相同(参照图2A)，所以省略说明。
在加法电路50中，例如，电阻R51至电阻R53的电阻值可以为相等，电阻R54及电阻R55的电阻值可以为相等。在电阻R51至电阻R53的电阻值相等且电阻R54及电阻R55的电阻值相等的情况下，加法电路50将输出到节点N16的信号与供应到输入端子REF_IN的电位合并来将其输出到节点N17。也就是说，加法电路50可以将节点N17的电位设定为对节点N16的电位加上供应到输入端子REF_IN的电位的电位。此外，供应到输入端子REF_IN的电位优选为考虑到高频放大电路10的输出信号及供应到高频放大电路10的电源电位的裕量(margin)的电位。
电源电路30参照输出到节点N17的信号而将电源电位输出到节点N13(表示为电位VN13)。虽然在图3B中示出电位VN17与电位VN13相等的情况，但是电位VN17与电位VN13也可以不相等。
<半导体装置>
在本实施方式中说明了包括高频放大电路、包络检波电路以及电源电路的半导体装置100、半导体装置110以及半导体装置120。在半导体装置100、半导体装置110以及半导体装置120中，电源电路30可以供应对应于由高频放大电路10输出到输出端子SIO_OUT的信号的振幅的电源电位。也就是说，在输出到输出端子SIO_OUT的信号的振幅小的情况下，通过降低供应到高频放大电路10的电源电位，可以降低半导体装置的功耗。
此外，通过使用OS晶体管构成包络检波电路20，可以将包络检波电路20层叠在例如使用形成于单晶硅衬底的Si晶体管而构成的电路等上。通过层叠设置包络检波电路20，可以抑制半导体装置的电路面积的增大(可以实现半导体装置的小型化)。
在本实施方式中，说明了使用OS晶体管构成包络检波电路20的例子，但是也可以使用OS晶体管构成比较器40等半导体装置100(半导体装置110或半导体装置120)所包括的包络检波电路20以外的构成要素。
本实施方式可以与在本说明书中记载的其他实施方式适当地组合而实施。
(实施方式2)
在本实施方式中，说明可应用于上述实施方式所说明的半导体装置的晶体管结构。作为一个例子，说明层叠具有不同的电特性的晶体管的结构。通过采用该结构，可以提高半导体装置的设计自由度。此外，通过层叠具有不同的电特性的晶体管，可以提高半导体装置的集成度。
图4示出半导体装置的部分截面结构。图4所示的半导体装置包括晶体管550、晶体管500及电容600。图6A是晶体管500的沟道长度方向上的截面图，图6B是晶体管500的沟道宽度方向上的截面图，图6C是晶体管550的沟道宽度方向上的截面图。
例如，晶体管500相当于上述实施方式所示的晶体管T21。除了第一栅极(也称为顶栅极或者简单地称为栅极)以外，晶体管500包括第二栅极(也称为底栅极或背栅极)。此外，例如，晶体管550相当于构成半导体装置100所包括的包络检波电路20以外的构成要素的晶体管，电容600相当于电容C21。
晶体管500为OS晶体管。晶体管500具有如下特征：关态电流非常小；关态电流在高温环境下也不容易增加；可以在源极与漏极之间施加高电压；因可以通过使用薄膜法等方法形成而可以层叠设置；因可以通过利用与Si晶体管同样的制造设备制造而可以以低成本制造；等。
在图4中，晶体管500设置在晶体管550的上方，电容600设置在晶体管550及晶体管500的上方。
晶体管550设置在衬底311上，并包括导电体316、绝缘体315、由衬底311的一部分构成的半导体区域313以及被用作源区或漏区的低电阻区域314a及低电阻区域314b。
如图6C所示，在晶体管550中，导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此，通过使晶体管550具有Fin型结构，实效沟道宽度增加，从而可以提高晶体管550的通态特性。此外，由于可以增强栅电极的电场的作用，所以可以提高晶体管550的关态特性。
此外，晶体管550既可为p沟道晶体管又可为n沟道晶体管。
半导体区域313的沟道形成区域或其附近的区域、被用作源区或漏区的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料形成。可以使用使晶格受到应力，以改变晶面间距来控制有效质量的硅。此外，晶体管550也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
此外，由于导电体的材料决定功函数，所以通过选择导电体的材料，可以调整晶体管的阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和嵌入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面优选使用钨。
此外，晶体管550也可以使用SOI(Silicon on Insulator：绝缘体上硅)衬底等形成。
此外，作为SOI衬底可以使用：通过在对镜面抛光薄片注入氧离子之后进行高温加热，在离表面有一定深度的区域中形成氧化层，并消除产生在表面层中的缺陷而形成的SIMOX(Separation by Implanted Oxygen：注入氧隔离)衬底；利用通过注入氢离子而形成的微小空隙经过加热处理成长而使半导体衬底劈开的智能剥离法或ELTRAN法(注册商标：Epitaxial Layer Transfer：外延层转移)等形成的SOI衬底。使用单晶衬底形成的晶体管在沟道形成区域中包括单晶半导体。
注意，图4所示的晶体管550的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。例如，当半导体装置为只有OS晶体管的单极性电路(是指只有n沟道型晶体管的情况等相同极性的晶体管)时，如图5所示，使晶体管550具有与晶体管500同样的结构即可。此外，下面描述晶体管500的详细内容。
以覆盖晶体管550的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
注意，在本说明书中，氧氮化硅是指在其组成中氧含量多于氮含量的材料，而氮氧化硅是指在其组成中氮含量多于氧含量的材料。注意，在本说明书中，氧氮化铝是指氧含量多于氮含量的材料，“氮氧化铝”是指氮含量多于氧含量的材料。
绝缘体322也可以被用作用来使因设置在其下方的晶体管550等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
作为绝缘体324，优选使用能够防止氢或杂质从衬底311或晶体管550等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管550之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)等测量。例如，在TDS分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体324的每单位面积的量时，绝缘体324中的氢的脱离量为10×1015atoms/cm2以下，优选为5×1015atoms/cm2以下，即可。
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，在绝缘体320、绝缘体322、绝缘体324及绝缘体326中嵌入与电容600或晶体管500连接的导电体328、导电体330等。此外，导电体328及导电体330具有插头或布线的功能。注意，有时使用同一符号表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
作为各插头及布线(导电体328、导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料，可以降低布线电阻。
此外，也可以在绝缘体326及导电体330上设置布线层。例如，在图4中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管550连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体324同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管550扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
此外，也可以在绝缘体354及导电体356上设置布线层。例如，在图4中，依次层叠有绝缘体360、绝缘体362及绝缘体364。此外，在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366具有插头或布线的功能。此外，导电体366可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体324同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体360所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
此外，也可以在绝缘体364及导电体366上设置布线层。例如，在图4中，依次层叠有绝缘体370、绝缘体372及绝缘体374。此外，在绝缘体370、绝缘体372及绝缘体374中形成有导电体376。导电体376具有插头或布线的功能。此外，导电体376可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体324同样，绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外，导电体376优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体370所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
此外，也可以在绝缘体374及导电体376上设置布线层。例如，在图4中，依次层叠有绝缘体380、绝缘体382及绝缘体384。此外，在绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386具有插头或布线的功能。此外，导电体386可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体324同样，绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此外，导电体386优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体380所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
在上面说明包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层及包括导电体386的布线层，但是根据本实施方式的半导体装置不局限于此。与包括导电体356的布线层同样的布线层可以为三层以下，与包括导电体356的布线层同样的布线层可以为五层以上。
在绝缘体384上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514或绝缘体516，优选使用对氧或氢具有阻挡性的物质。
例如，作为绝缘体510及绝缘体514，优选使用对从衬底311或设置有晶体管550的区域等到设置有晶体管500的区域的氢或杂质具有阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体324同样的材料。
作为对氢具有阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管550与晶体管500之间设置抑制氢的扩散的膜。
例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
例如，作为绝缘体512及绝缘体516，可以使用与绝缘体320同样的材料。此外，通过对上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜和氧氮化硅膜等。
此外，在绝缘体510、绝缘体512、绝缘体514及绝缘体516中嵌入导电体518、构成晶体管500的导电体(例如，导电体503)等。此外，导电体518被用作与电容600或晶体管550连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料。
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
在绝缘体516的上方设置有晶体管500。
如图6A和图6B所示，晶体管500包括以嵌入绝缘体514及绝缘体516的方式配置的导电体503、配置在绝缘体516及导电体503上的绝缘体520、配置在绝缘体520上的绝缘体522、配置在绝缘体522上的绝缘体524、配置在绝缘体524上的氧化物530a、配置在氧化物530a上的氧化物530b、彼此分开地配置在氧化物530b上的导电体542a及导电体542b、配置在导电体542a及导电体542b上并以重叠于导电体542a和导电体542b之间的方式形成开口的绝缘体580、配置在开口的底面及侧面的绝缘体545以及配置在绝缘体545的形成面上的导电体560。
此外，如图6A和图6B所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外，如图6A和图6B所示，导电体560优选包括设置在绝缘体545的内侧的导电体560a及以嵌入导电体560a的内侧的方式设置的导电体560b。此外，如图6A和图6B所示，优选在绝缘体580、导电体560及绝缘体545上配置有绝缘体574。
注意，在本说明书等中，有时将氧化物530a及氧化物530b统称为氧化物530。
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a及氧化物530b的两层，但是本发明不局限于此。例如，可以具有氧化物530b的单层结构，也可以具有三层以上的叠层结构。
此外，在晶体管500中，导电体560具有两层结构，但是本发明不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图4、图5及图6A所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560以嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。导电体560、导电体542a及导电体542b的配置根据绝缘体580的开口而自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a或导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503供应负电位，可以使晶体管500的阈值电压更大并且可以减小关态电流。因此，与不对导电体503施加负电位时相比，在对导电体503施加负电位的情况下，可以减小对导电体560施加的电位为0V时的漏极电流。
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。
在本说明书等中，将由一对栅电极(第一栅电极和第二栅电极)的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。此外，本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构，可以提高对于短沟道效应的耐性，换言之，可以实现不容易发生短沟道效应的晶体管。
此外，导电体503具有与导电体518相同的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。此外，在晶体管500中，层叠有导电体503a与导电体503b，但是本发明不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，抑制杂质或氧的扩散的功能是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。
此外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。此外，虽然在本实施方式中示出由导电体503a及导电体503b的叠层构成的导电体503，但是导电体503也可以具有单层结构。
绝缘体520、绝缘体522及绝缘体524被用作第二栅极绝缘膜。
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。该氧通过加热容易从膜中释放。在本说明书等中，有时将通过加热释放的氧称为“过剩氧”。就是说，在绝缘体524中优选形成有包含过剩氧的区域(也称为“过剩氧区域”)。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位(VO：oxygen vacancy)，从而可以提高晶体管500的可靠性。此外，在氢进入氧化物530的氧空位中的情况下，有时该缺陷(以下，有时称为VOH)被用作供体而产生作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含多量的氢的氧化物半导体的晶体管容易具有常开启特性。此外，因为氧化物半导体中的氢因受热、电场等作用而容易移动，所以当氧化物半导体包含多量的氢时可能会导致晶体管的可靠性降低。在本发明的一个方式中，优选尽量降低氧化物530中的VOH而成为高纯度本征或实质上高纯度本征。如此，为了得到这种VOH被充分减少的氧化物半导体，重要的是：去除氧化物半导体中的水分、氢等杂质(有时也称为脱水、脱氢化处理)；以及对氧化物半导体供应氧来填补氧空位(有时也称为加氧化处理)。通过将VOH等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，更优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。此外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
此外，也可以以使上述具有过剩氧区域的绝缘体和氧化物530彼此接触的方式进行加热处理、微波处理或RF处理中的任一个或多个处理。通过进行该处理，可以去除氧化物530中的水或氢。例如，在氧化物530中发生VoH键合被切断的反应，换言之，发生“VOH→Vo+H”的反应而可以进行脱氢化。此时产生的氢的一部分有时与氧键合并从氧化物530或氧化物530附近的绝缘体被去除作为H2O。此外，氢的一部分有时被导电体542吸杂。
此外，作为上述微波处理，例如优选使用包括产生高密度等离子体的电源的装置或包括对衬底一侧施加RF的电源的装置。例如，通过使用包含氧的气体及高密度等离子体，可以生成高密度的氧自由基，并且通过对衬底一侧施加RF，可以将由高密度等离子体生成的氧自由基高效地导入氧化物530或氧化物530附近的绝缘体中。此外，在上述微波处理中，压力为133Pa以上，优选为200Pa以上，更优选为400Pa以上。此外，作为对进行微波处理的装置内导入的气体，例如使用氧及氩，并且氧流量比(O2/(O2+Ar))为50％以下，优选为10％以上且30％以下。
此外，在晶体管500的制造工序中，优选在氧化物530的表面露出的状态下进行加热处理。该加热处理例如以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行，即可。此外，加热处理在氮气体或惰性气体的气氛或包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，加热处理优选在氧气氛下进行。由此，可以对氧化物530供应氧来减少氧空位(VO)。此外，加热处理也可以在减压状态下进行。或者，也可以在氮气体或惰性气体的气氛下进行加热处理，然后为了填补脱离的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。或者，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理，然后在氮气体或惰性气体的气氛下连续进行加热处理。
此外，通过对氧化物530进行加氧化处理，可以由被供应的氧填补氧化物530中的氧空位，换言之，可以促进“Vo+O→null”的反应。再者，通过使残留在氧化物530中的氢与被供应的氧起反应，可以去除该氢作为H2O(脱水化)。由此，可以抑制残留在氧化物530中的氢与氧空位重新键合而形成VOH。
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
当绝缘体522具有抑制氧或杂质的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。此外，可以抑制导电体503与绝缘体524或氧化物530所包含的氧起反应。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。此外，还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，通过组合high-k材料的绝缘体与氧化硅或氧氮化硅，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
此外，在图6A和图6B的晶体管500中，作为由三层的叠层结构而成的第二栅极绝缘膜示出绝缘体520、绝缘体522及绝缘体524，但是第二栅极绝缘膜也可以具有单层结构、两层结构或四层以上的叠层结构。此时，不局限于采用由相同材料而成的叠层结构，也可以采用由不同材料而成的叠层结构。
在晶体管500中，将起到氧化物半导体作用的金属氧化物用作包含沟道形成区域的氧化物530。例如，作为氧化物530，优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、锡和镁等中的一种或多种)等金属氧化物。
被用作氧化物半导体的金属氧化物可以使用溅射法形成，也可以使用ALD(AtomicLayer Deposition：原子层沉积)法形成。在其他实施方式中详细地说明被用作氧化物半导体的金属氧化物。
此外，作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，更优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以抑制杂质从形成在氧化物530a下方的结构物扩散到氧化物530b。
此外，氧化物530优选具有各金属原子的原子个数比互不相同的多个氧化物层的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。此外，用于氧化物530a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。此外，用于氧化物530b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。
优选的是，使氧化物530a的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a的电子亲和势优选小于氧化物530b的电子亲和势。
在此，在氧化物530a及氧化物530b的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a及氧化物530b的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物530b。通过使氧化物530a具有上述结构，可以降低氧化物530a与氧化物530b的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
在氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。氮化钽等的金属氮化物膜对氢或氧具有阻挡性，所以是更优选的。
此外，虽然在图6A示出导电体542a及导电体542b的单层结构，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。此外，也可以层叠钛膜及铝膜。此外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
此外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。此外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
此外，如图6A所示，有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成有区域543a及区域543b。此时，区域543a被用作源区和漏区中的一个，区域543b被用作源区和漏区中的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
通过以与氧化物530接触的方式设置上述导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。此外，在区域543a(区域543b)中有时形成含有包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子密度增加，区域543a(区域543b)成为低电阻区域。
绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧或镁等中的一种或两种以上的金属氧化物。此外，作为绝缘体544也可以使用氮氧化硅或氮化硅等。
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。此外，在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
通过包括绝缘体544，可以抑制绝缘体580所包含的水、氢等杂质经过绝缘体545扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体560氧化。
绝缘体545被用作第一栅极绝缘膜。绝缘体545优选与上述绝缘体524同样地使用包含过剩的氧并通过加热而释放氧的绝缘体形成。
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过作为绝缘体545设置包含过剩氧的绝缘体，可以从绝缘体545对氧化物530b的沟道形成区域有效地供应氧。此外，与绝缘体524同样，优选降低绝缘体545中的水或氢等杂质的浓度。绝缘体545的厚度优选为1nm以上且20nm以下。
此外，为了将绝缘体545所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体545与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体545到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体545到导电体560的过剩氧的扩散受到抑制。换言之，可以抑制供应到氧化物530的过剩氧量减少。此外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
此外，与第二栅极绝缘膜同样，绝缘体545也可以具有叠层结构。由于当进行晶体管的微型化及高集成化时，有时栅极绝缘膜的薄膜化导致泄漏电流等问题，因此通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
在图6A及图6B中，被用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体545所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体560a可以使用可应用于氧化物530的氧化物半导体。在此情况下，通过采用溅射法形成导电体560b，可以降低导电体560a的电阻值来使其成为导电体。其可以称为OC(Oxide Conductor)电极。
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。导电体560b也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
通过设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧高效地供应到氧化物530。此外，优选降低绝缘体580中的水或氢等杂质的浓度。
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560以嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560以嵌入绝缘体580的开口的方式设置，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体545的顶面接触的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体545及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
此外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
此外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
此外，在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外，通过作为这些绝缘体应用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜及氧氮化硅膜等。
此外，在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中嵌入导电体546及导电体548等。
导电体546及导电体548被用作与电容600、晶体管500或晶体管550连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料。
此外，也可以在形成晶体管500之后，以围绕晶体管500的方式形成开口，并以覆盖该开口的方式形成对氢或水具有高阻挡性的绝缘体。通过由上述高阻挡性的绝缘体包裹晶体管500，可以防止水分及氢从外部进入。或者，多个晶体管500都可以由对氢或水具有高阻挡性的绝缘体包裹。此外，在围绕晶体管500地形成开口的情况下，例如，当形成到达绝缘体522或绝缘体514的开口并接触于绝缘体522或绝缘体514地形成上述高阻挡性的绝缘体时可以兼作晶体管500的制造工序的一部分，所以是优选的。此外，作为对氢或水具有高阻挡性的绝缘体，例如使用与绝缘体522或绝缘体514同样的材料即可。
接着，在晶体管500的上方设置有电容600。电容600包括导电体610、导电体620及绝缘体630。
此外，也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。导电体610被用作电容600的电极。此外，可以同时形成导电体612及导电体610。
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在本实施方式中，导电体612及导电体610具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成对具有阻挡性的导电体及导电性高的导电体具有高紧密性的导电体。
以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体620时，使用低电阻金属材料的Cu(铜)或Al(铝)等即可。
在导电体620及绝缘体630上设置有绝缘体640。绝缘体640可以使用与绝缘体320同样的材料。此外，绝缘体640可以被用作覆盖其下方的凹凸形状的平坦化膜。
通过采用本结构，可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。
作为可用于本发明的一个方式的半导体装置的衬底，可以使用玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底、金属衬底(例如，不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底等)、半导体衬底(例如，单晶半导体衬底、多晶半导体衬底或化合物半导体衬底)、SOI(Silicon on Insulator，绝缘体上硅)衬底等。此外，也可以使用可承受本实施方式的处理温度的耐热性的塑料衬底。作为玻璃衬底的一个例子，可以举出钡硼硅酸盐玻璃、铝硅酸盐玻璃、铝硼硅酸盐玻璃或钠钙玻璃等。此外，也可以使用晶化玻璃等。
此外，作为衬底可以使用柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜等。作为柔性衬底、贴合薄膜、基材薄膜等，可以举出如下例子。例如可以举出以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚四氟乙烯(PTFE)为代表的塑料。或者，作为一个例子，可以举出丙烯酸树脂等合成树脂等。或者，作为一个例子，可以举出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者，作为一个例子，可以举出聚酰胺、聚酰亚胺、芳族聚酰胺树脂、环氧树脂、无机蒸镀薄膜、纸类等。尤其是，通过使用半导体衬底、单晶衬底或SOI衬底等制造晶体管，能够制造特性、尺寸或形状等的偏差小、电流能力高且尺寸小的晶体管。当利用上述晶体管构成电路时，可以实现电路的低功耗化或电路的高集成化。
此外，也可以作为衬底使用柔性衬底，并在柔性衬底上直接形成晶体管、电阻及/或电容等。或者，也可以在衬底与晶体管、电阻及/或电容等之间设置剥离层。剥离层可以在如下情况下使用，即在剥离层上制造半导体装置的一部分或全部，然后将其从衬底分离并转置到其他衬底上的情况。此时，也可以将晶体管、电阻及/或电容等转置到耐热性低的衬底或柔性衬底上。此外，作为上述剥离层，例如可以使用钨膜与氧化硅膜的无机膜的叠层结构、衬底上形成有聚酰亚胺等有机树脂膜的结构或含有氢的硅膜等。
就是说，也可以在于一个衬底上形成半导体装置之后将该半导体装置转置到其他衬底上。作为半导体装置被转置的衬底，不仅可以使用上述可以形成晶体管的衬底，还可以使用纸衬底、玻璃纸衬底、芳族聚酰胺薄膜衬底、聚酰亚胺薄膜衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨酯、聚酯)或再生纤维(醋酯纤维、铜氨纤维、人造纤维、再生聚酯)等)、皮革衬底、橡皮衬底等。通过使用这种衬底，可以实现具有柔性的半导体装置的制造、不易损坏的半导体装置的制造、耐热性的提高、轻量化或薄型化。
通过在具有柔性的衬底上设置半导体装置，可以提供抑制重量增加且不易损坏的半导体装置。
<晶体管的变形例子1>
图7A、图7B及图7C所示的晶体管500A是图6A及图6B所示的晶体管500的变形例子。图7A是晶体管500A的俯视图，图7B是晶体管500A的沟道长度方向上的截面图，图7C是晶体管500A的沟道宽度方向上的截面图。注意，在图7A的俯视图中，为了明确起见，省略构成要素的一部分。图7A、图7B及图7C所示的结构也可以用于如晶体管550等本发明的一个方式的半导体装置所包括的其他晶体管。
图7A、图7B及图7C所示的结构的晶体管500A与图6A及图6B所示的结构的晶体管500的不同之处在于包括绝缘体552、绝缘体513及绝缘体404。此外，与图6A及图6B所示的结构的晶体管500的不同之处在于与导电体540a的侧面接触地设置绝缘体552，且与导电体540b的侧面接触地设置绝缘体552。再者，与图6A及图6B所示的结构的晶体管500的不同之处在于不包括绝缘体520。
在图7A、图7B及图7C所示的结构的晶体管500A中，绝缘体512上设置有绝缘体513。此外，绝缘体574上及绝缘体513上设置有绝缘体404。
在图7A、图7B及图7C所示的结构的晶体管500A中，绝缘体514、绝缘体516、绝缘体522、绝缘体524、绝缘体544、绝缘体580及绝缘体574被图案化，绝缘体404覆盖它们。也就是说，绝缘体404分别与绝缘体574的顶面、绝缘体574的侧面、绝缘体580的侧面、绝缘体544的侧面、绝缘体524的侧面、绝缘体522的侧面、绝缘体516的侧面、绝缘体514的侧面、绝缘体513的顶面接触。由此，氧化物530等被绝缘体404及绝缘体513与外部隔开。
绝缘体513及绝缘体404优选高效地抑制氢(例如，氢原子、氢分子等中的至少一个)或水分子的扩散。例如，作为绝缘体513及绝缘体404，优选使用作为氢阻挡性高的材料的氮化硅或氮氧化硅。由此，由于可以抑制氢等扩散到氧化物530中，因此可以抑制晶体管500A的特性下降。因此，可以提高本发明的一个方式的半导体装置的可靠性。
绝缘体552以与绝缘体581、绝缘体404、绝缘体574、绝缘体580及绝缘体544接触的方式设置。绝缘体552优选具有抑制氢或水分子的扩散的功能。例如，作为绝缘体552优选使用作为氢阻挡性高的材料的氮化硅、氧化铝或氮氧化硅等的绝缘体。尤其是，氮化硅为氢阻挡性高的材料，因此优选用于绝缘体552。通过作为绝缘体552使用氢阻挡性高的材料，可以抑制水或氢等的杂质从绝缘体580等通过导电体540a及导电体540b扩散到氧化物530。此外，可以抑制包含在绝缘体580中的氧被导电体540a及导电体540b吸收。如此，可以提高本发明的一个方式的半导体装置的可靠性。
<晶体管的变形例子2>
参照图8A、图8B及图8C说明晶体管500B的结构例子。图8A是晶体管500B的俯视图。图8B是在图8A中以点划线L1-L2表示的部分的截面图。图8C是在图8A中以点划线W1-W2表示的部分的截面图。在图8A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管500B是晶体管500的变形例子，并可以代替晶体管500。由此，为了防止重复说明，主要对晶体管500B与晶体管500的不同之处进行说明。
被用作第一栅电极的导电体560包括导电体560a及导电体560a上的导电体560b。作为导电体560a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
当导电体560a具有抑制氧的扩散的功能时，可以提高导电体560b的材料的选择性。也就是说，通过包括导电体560a，可以抑制导电体560b的氧化，而可以防止导电率的下降。
此外，优选以覆盖导电体560的顶面及侧面以及绝缘体545的侧面的方式设置绝缘体544。作为绝缘体544优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。此外，例如，可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
通过设置绝缘体544，可以抑制导电体560的氧化。此外，通过包括绝缘体544，可以抑制绝缘体580所包含的水、氢等杂质扩散到晶体管500B。
因为在晶体管500B中，导电体542a的一部分及导电体542b的一部分与导电体560重叠，所以与晶体管500相比，晶体管500B的寄生电容容易变大。因此，与晶体管500相比具有工作频率低的倾向。但是，晶体管500B不需要在绝缘体580等中设置开口而嵌入导电体560或绝缘体545等的工序，所以与晶体管500相比具有高生产率。
本实施方式所示的构成、结构、方法等可以与其他的实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
(实施方式3)
在本实施方式中，说明金属氧化物之一的氧化物半导体。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含铝、镓、钇、锡等。此外，也可以包含选自硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
<结晶结构的分类>
首先，对氧化物半导体中的结晶结构的分类参照图9A进行说明。图9A是说明氧化物半导体，典型为IGZO(包含In、Ga、Zn的金属氧化物)的结晶结构的分类的图。
如图9A所示，氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外，completely amorphous包含在“Amorphous”中。此外，在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)。此外，在“Crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous。此外，在“Crystal”中包含singlecrystal及poly crystal。
此外，图9A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态，是属于新的边界区域(New crystalline phase)的结构。换言之，该结构与“Crystal(结晶)”或在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD：X-Ray Diffraction)谱对膜或衬底的结晶结构进行评价。在此，图9B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱。此外，将GIXD法也称为薄膜法或Seemann-Bohlin法。下面，将图9B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外，图9B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，图9B所示的CAAC-IGZO膜的厚度为500nm。
如图9B所示，在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言，在CAAC-IGZO膜的XRD谱中，2θ＝31°附近检测出表示c轴取向的峰值。此外，如图9B所示那样，2θ＝31°附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
此外，可以使用纳米束电子衍射法(NBED：Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图9C示出CAAC-IGZO膜的衍射图案。图9C是将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外，图9C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
如图9C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
<<氧化物半导体的结构>>
此外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图9A不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述CAAC-OS及nc-OS(nanocrystallineOxide Semiconductor)。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-likeOS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
在此，对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC-OS具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
此外，在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中，CAAC-OS有包括含有层叠有铟(In)及氧的层(以下，In层)、含有元素M、锌(Zn)及氧的层(以下，(M，Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素M可以彼此置换。因此，有时(M，Zn)层包含铟。此外，有时In层包含元素M。注意，有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如，当对CAAC-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
此外，例如，在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化而能够包容畸变。
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的CAAC-OS是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成CAAC-OS，优选为包含Zn的结构。例如，与In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧缺陷等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及可靠性良好。此外，CAAC-OS对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-OS具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如，在对nc-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，不检测出表示结晶性的峰值。此外，在对nc-OS膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子射线)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外，a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
<<氧化物半导体的结构>>
接着，说明上述的CAC-OS的详细内容。此外，说明CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说，CAC-OS是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
在此，将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外，第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外，例如，第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外，第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以In为主要成分的区域。此外，可以将上述第二区域称为以Ga为主要成分的区域。
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
例如，在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX分析图像(EDX-mapping)，可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
在将CAC-OS用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使CAC-OS具有开关功能(控制导通/关闭的功能)。换言之，在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将CAC-OS用于晶体管，可以实现高通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<包括氧化物半导体的晶体管>
在此，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
此外，优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体中的载流子浓度可以为1×1017cm-3以下，优选为1×1015cm-3以下，更优选为1×1013cm-3以下，进一步优选为1×1011cm-3以下，更进一步优选低于1×1010cm-3，且1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为“高纯度本征”或“实质上高纯度本征”的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
<杂质>
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体中的硅或碳的浓度、与氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用SIMS分析测得的氧化物半导体中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体中的氮浓度设定为低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧缺陷。当氢进入该氧缺陷时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，还进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
本实施方式所示的构成、结构、方法等可以与其他的实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
(实施方式4)
在本实施方式中，说明上述半导体装置的应用例子。
[半导体晶片、芯片]
图10A示出进行切割处理之前的衬底711的俯视图。作为衬底711，例如可以使用半导体衬底(也称为“半导体晶片”)。在衬底711上设置有多个电路区域712。在电路区域712中，也可以设置根据本发明的一个方式的半导体装置、CPU、RF标签或图像传感器等。
多个电路区域712的每一个都被分离区域713围绕。分离线(也称为“切割线”)714位于与分离区域713重叠的位置上。通过沿着分离线714切割衬底711，可以从衬底711切割出包括电路区域712的芯片715。图10B示出芯片715的放大图。
此外，也可以在分离区域713上设置导电层和半导体层。通过在分离区域713上设置导电层和半导体层，可以缓和可能在切割工序中产生的ESD，而防止在切割工序中成品率下降。此外，一般来说，为了冷却衬底、去除刨花、防止带电等，一边使溶解有碳酸气体等以降低了其电阻率的纯水流过切削部一边进行切割工序。通过在分离区域713上设置导电层和半导体层，可以减少该纯水的使用量。因此，可以降低半导体装置的生产成本。此外，可以提高半导体装置的生产率。
作为设置在分离区域713的半导体层，优选使用带隙为2.5eV以上且4.2eV以下，优选为2.7eV以上且3.5eV以下的材料。通过使用这种材料，可以使所积蓄的电荷缓慢释放，所以可以抑制ESD导致的电荷的急剧的移动，而可以使静电损坏不容易产生。
[电子构件]
参照图11A和图11B对将芯片715应用于电子构件的例子进行说明。注意，电子构件也被称为半导体封装或IC用封装。电子构件根据端子取出方向和端子的形状存在多个规格和名称。
在组装工序(后面的工序)中组合上述实施方式所示的半导体装置与该半导体装置之外的构件，来完成电子构件。
参照图11A所示的流程图对后工序进行说明。在前工序中，形成具有上述实施方式所示的半导体装置的元件衬底，然后进行研磨该元件衬底的背面(没有形成半导体装置等的面)的“背面研磨工序”(步骤S721)。通过进行研磨来使元件衬底变薄，可以减少元件衬底的翘曲等，而可以实现电子构件的小型化。
接着，进行将元件衬底分成多个芯片(芯片715)的“切割工序”(步骤S722)。并且，进行将被切割的各芯片接合于引线框架上的“芯片接合工序”(步骤S723)。芯片接合工序中的芯片与引线框架的接合可以适当地根据产品选择合适的方法，例如利用树脂的接合或利用胶带的接合等。此外，也可以在插入物(interposer)衬底上安装芯片代替引线框架。
接着，进行将引线框架的引线与芯片上的电极通过金属细线(wire)电连接的“引线键合工序”(步骤S724)。作为金属细线可以使用银线或金线。此外，引线键合可以使用球键合(ball bonding)或楔键合(wedge bonding)。
进行由环氧树脂等密封被引线键合的芯片的“密封工序(模塑工序)”(步骤S725)。通过进行密封工序，使电子构件的内部被树脂填充，可以保护安装于芯片内部的电路部及将芯片与引线连接的金属细线免受机械外力的影响，还可以降低因水分或灰尘而导致的特性劣化(可靠性的降低)。
接着，进行对引线框架的引线进行电镀处理的“引线电镀工序”(步骤S726)。通过该电镀处理可以防止引线生锈，而在后面将引线安装于印刷电路板时，可以更加确实地进行焊接。接着，进行引线的切断及成型加工的“成型工序”(步骤S727)。
接着，进行对封装表面进行印字处理(marking)的“印字工序”(步骤S728)。并且经过调查外观形状的优劣或工作故障的有无的“检验工序”(步骤S729)完成电子构件。
图11B示出完成的电子构件的透视示意图。在图11B中，作为电子构件的一个例子，示出QFP(Quad Flat Package：四侧引脚扁平封装)的透视示意图。图11B所示的电子构件750包括引线755及半导体装置753。作为半导体装置753，可以使用上述实施方式所示的半导体装置。
图11B所示的电子构件750例如安装于印刷电路板752。通过组合多个这样的电子构件750并使其在印刷电路板752上彼此电连接，来完成安装有电子构件的衬底(安装衬底754)。完成的安装衬底754用于电子设备等。
[电子设备]
以下参照图12及图13A至图13F说明具备根据本发明的一个方式的半导体装置或上述电子构件的电子设备的例子。
作为使用根据本发明的一个方式的半导体装置或电子构件的电子设备的具体例子，可以举出电视机、显示器等显示装置、照明装置、台式或笔记本型个人计算机、文字处理机、再现储存在DVD(Digital Versatile Disc：数字通用光盘)等记录介质中的静态图像或动态图像的图像再现装置、便携式CD播放器、收音机、磁带录音机、头戴式耳机音响、音响、台钟、挂钟、无绳电话子机、步话机、移动电话机、车载电话、便携式游戏机、平板终端、弹珠机等大型游戏机、计算器、能够携带的信息终端(也称为“便携式信息终端”)、电子笔记本、电子书阅读器终端、电子翻译器、声音输入器、摄像机、数字静态照相机、电动剃须刀、微波炉等高频加热装置、电饭煲、洗衣机、吸尘器、热水器、电扇、电吹风、空调设备诸如空调器、加湿器、除湿器等、洗碗机、烘碗机、干衣机、烘被机、电冰箱、电冷冻箱、电冷藏冷冻箱、DNA保存用冰冻器、手电筒、链锯等工具、烟探测器、透析装置等医疗设备等。再者，还可以举出工业设备诸如引导灯、信号机、传送带、电梯、自动扶梯、工业机器人、蓄电系统、用于使电力均匀化或智能电网的蓄电装置等。
此外，利用来自蓄电装置的电力通过电动机推进的移动体等也包括在电子设备的范畴内。作为上述移动体，例如可以举出电动汽车(EV)、兼具内燃机和电动机的混合动力汽车(HEV)、插电式混合动力汽车(PHEV)、使用履带代替这些的车轮的履带式车辆、包括电动辅助自行车的电动自行车、摩托车、电动轮椅、高尔夫球车、小型或大型船舶、潜水艇、直升机、飞机、火箭、人造卫星、太空探测器、行星探测器、宇宙飞船等。
根据本发明的一个方式的半导体装置或电子构件可以用于内置于这些电子设备中的通信装置等。
图12及图13A至图13F示出其他电子设备的例子。在图12中，显示装置8000是使用根据本发明的一个方式的半导体装置100的电子设备的一个例子。具体地说，显示装置8000相当于电视广播接收用显示装置，包括外壳8001、显示部8002、扬声器部8003、半导体装置100及蓄电装置8005等。根据本发明的一个方式的半导体装置100设置在外壳8001的内部。通过包括半导体装置100，可以使显示装置8000具有通信功能，以将显示装置8000用作IoT设备。
显示装置8000既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置8005中的电力。作为显示部8002，可以使用显示装置诸如液晶显示装置、在每个像素中具备有机EL元件等发光元件的发光显示装置、电泳显示装置、DMD(数字微镜装置：DigitalMicromirror Device)、PDP(等离子体显示面板：Plasma Display Panel)及FED(场致发射显示器：Field Emission Display)等。
此外，除了电视广播接收用的显示装置之外，显示装置还包括所有显示信息用显示装置，例如个人计算机用显示装置或广告显示用显示装置等。
在图12中，安镶型照明装置8100是使用根据本发明的一个方式的半导体装置100的电子设备的一个例子。具体地说，照明装置8100包括外壳8101、光源8102、半导体装置100及蓄电装置8105等。虽然在图12中例示出半导体装置100设置在安镶有外壳8101及光源8102的天花板8104的内部的情况，但是半导体装置100也可以设置在外壳8101的内部。通过包括半导体装置100，可以使照明装置8100具有通信功能，以将照明装置8100用作IoT设备。
此外，照明装置8100既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置8105中的电力。此外，作为光源8102，可以使用利用电力人工性地得到光的人工光源。具体地说，作为上述人工光源的例子，可以举出白炽灯泡、荧光灯等放电灯以及LED或有机EL元件等发光元件。
虽然在图12中例示出设置在天花板8104的安镶型照明装置8100，但是根据本发明的一个方式的半导体装置100既可以用于设置在天花板8104以外的例如侧壁8405、地板8406或窗户8407等的安镶型照明装置，又可以用于台式照明装置等。
在图12中，具有室内机8200及室外机8204的空调器是使用根据本发明的一个方式的半导体装置100的电子设备的一个例子。具体地说，室内机8200包括外壳8201、送风口8202、半导体装置100及蓄电装置8205等。虽然在图12中例示出半导体装置100设置在室内机8200中的情况，但是半导体装置100也可以设置在室外机8204中。或者，也可以在室内机8200和室外机8204的双方中设置有半导体装置100。通过包括半导体装置100，可以使具有室内机8200及室外机8204的空调器具有通信功能，以将空调器用作IoT设备。
空调器既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置8205中的电力。虽然在图12中例示由室内机和室外机构成的分体式空调器，但是也可以将根据本发明的一个方式的半导体装置100用于在一个外壳中具有室内机的功能和室外机的功能的一体式空调器。
在图12中，电冷藏冷冻箱8300是使用根据本发明的一个方式的半导体装置100的电子设备的一个例子。具体地说，电冷藏冷冻箱8300包括外壳8301、冷藏室门8302、冷冻室门8303、半导体装置100及蓄电装置8305等。通过包括半导体装置100，可以使电冷藏冷冻箱8300具有通信功能，以将电冷藏冷冻箱8300用作IoT设备。
在图12中，蓄电装置8305设置于外壳8301内部。电冷藏冷冻箱8300既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置8305中的电力。
图13A示出手表型便携式信息终端的一个例子及送电装置的一个例子。便携式信息终端6100包括外壳6101、显示部6102、表带6103、操作按钮6105等。此外，便携式信息终端6100在其内部包括二次电池及根据本发明的一个方式的半导体装置或电子构件。例如，通过将半导体装置100用于便携式信息终端6100，可以将便携式信息终端6100用作IoT设备。
图13B示出移动电话机的一个例子。便携式信息终端6200包括组装在外壳6201中的显示部6202、操作按钮6203、扬声器6204、麦克风6205等。便携式信息终端6200在与显示部6202重叠的区域中包括指纹传感器6209。指纹传感器6209也可以为有机光传感器。每个人的指纹都不同，所以可以使用指纹传感器6209取得指纹图案进行个人识别。作为用来使用指纹传感器6209取得指纹图案的光源，可以使用从显示部6202射出的光。
此外，便携式信息终端6200在其内部包括二次电池及根据本发明的一个方式的半导体装置或电子构件。例如，通过将半导体装置100用于便携式信息终端6200，可以将便携式信息终端6200用作IoT设备。
图13C示出扫地机器人的一个例子。扫地机器人6300包括配置在外壳6301表面的显示部6302、配置在侧面的多个照相机6303、刷子6304、操作按钮6305、各种传感器等。虽然没有图示，扫地机器人6300还有轮子、吸口等。扫地机器人6300可以自走并可以探知垃圾6310并将垃圾吸入设置在下面的吸口中。
例如，扫地机器人6300可以通过分析照相机6303拍摄的图像来判断是否有墙壁、家具或台阶等障碍物。此外，当通过图像分析发现电线等可能会与刷子6304缠在一起的物体时，可以停止刷子6304的转动。扫地机器人6300的内部备有二次电池及根据本发明的一个方式的半导体装置或电子构件。例如，通过将半导体装置100用于扫地机器人6300，可以将扫地机器人6300用作IoT设备。
图13D示出机器人的一个例子。图13D所示的机器人6400包括运算装置6409、照度传感器6401、麦克风6402、上部照相机6403、扬声器6404、显示部6405、下部照相机6406及障碍物传感器6407、移动机构6408、运算装置等。
麦克风6402具有感测使用者的声音及周围的声音等的功能。此外，扬声器6404具有发出音声的功能。机器人6400可以通过麦克风6402及扬声器6404与使用者交流。
显示部6405具有显示各种信息的功能。机器人6400可以将使用者所需的信息显示在显示部6405上。显示部6405也可以安装有触摸面板。此外，显示部6405可以是可拆卸的信息终端，通过将其设置在机器人6400的固定位置上，可以进行充电及数据的收发。
上部照相机6403及下部照相机6406具有对机器人6400的周围环境进行拍摄的功能。此外，障碍物传感器6407可以利用移动机构6408检测机器人6400前进时的前进方向是否存在障碍物。机器人6400可以利用上部照相机6403、下部照相机6406及障碍物传感器6407确认周围环境而安全地移动。
机器人6400的内部备有二次电池及根据本发明的一个方式的半导体装置或电子构件。例如，通过将半导体装置100用于机器人6400，可以将机器人6400用作IoT设备。
图13E示出飞行体的一个例子。图13E所示的飞行体6500包括螺旋桨6501、照相机6502及电池6503等，并具有自主飞行功能。
例如，照相机6502拍摄的图像数据被储存至电子构件6504。电子构件6504能够通过分析图像数据来判断移动时是否有障碍物等。此外，可以利用电子构件6504从电池6503的蓄电电容的变化推测电池的剩余电量。
飞行体6500的内部备有根据本发明的一个方式的半导体装置或电子构件。例如，通过将半导体装置100用于飞行体6500，可以将飞行体6500用作IoT设备。
图13F示出汽车的一个例子。汽车7160包括引擎、轮胎、制动器、转向装置、照相机等。汽车7160在其内部包括根据本发明的一个方式的半导体装置或电子构件。例如，通过将半导体装置100用于汽车7160，可以将汽车7160用作IoT设备。
本实施方式所示的构成、结构、方法等可以与其他的实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
(实施方式5)
通过利用本说明书等中所示的OS晶体管，可以实现常关闭CPU(也称为“Noff-CPU”)。在本实施方式中，说明Noff-CPU、IoT终端设备(也称为端点微电脑)以及根据本发明的一个方式的半导体装置。
Noff-CPU是指包括即使栅极电压为0V也处于非导通状态(也称为关闭状态)的常关闭型晶体管的集成电路。在Noff-CPU中，可以停止向Noff-CPU中的不需要工作的电路的供电，使该电路处于待机状态。在供电停止而处于待机状态的电路中，没有电力消耗。因此，Noff-CPU可以将用电量抑制到最小限度。
即使供电停止，Noff-CPU也可以长时间保持设定条件等工作所需要的信息。当从待机状态恢复时，只要再次开始向该电路的供电即可，而不需要设定条件等的再次写入。就是说，可以高速从待机状态恢复。如此，Noff-CPU可以降低功耗，而无需大幅度降低工作速度。
可以将Noff-CPU例如应用于IoT领域的IoT终端设备803等小规模系统(参照图14)。
图14示出IoT网络的分层结构以及需求规格的倾向。在图14中，作为需求规格示出功耗804以及处理性能805。在IoT网络的分层结构中大致分为上层部的云领域801以及下层部的嵌入式领域802。例如，服务器包括在云领域801中。例如，机械、工业机器人、车载设备、家电产品等包括在嵌入式领域802中。
越是上层，对高处理性能的要求越比对低功耗的要求高。因此，在云领域801中，使用高性能CPU、高性能GPU以及大规模SoC(System on a Chip：系统级芯片)等。此外，越是下层，对低功耗的要求越比对高处理性能的要求高，器件个数也急剧增加。根据本发明的一个方式的半导体装置可以应用于被要求低功耗的IoT终端设备的通信装置。
此外，“端点”是指嵌入式领域802的终端区域。例如，在工厂、家电产品、基础设施、农业等中使用的微电脑相当于在端点使用的设备。
在图15中，作为端点微电脑的应用例子，示出工厂自动化的示意图。工厂884通过因特网(Internet)与云883连接。此外，云883通过因特网与家庭881及公司882连接。因特网既可以是有线通信方式，又可以是无线通信方式。例如，在是无线通信方式的情况下，通过将根据本发明的一个方式的半导体装置用于通信装置，可以根据第四代移动通信系统(4G)或第五代移动通信系统(5G)等通信规格进行无线通信。工厂884可以通过因特网与工厂885及工厂886连接。
工厂884包括主设备(控制设备)831。主设备831具有与云883连接而进行信息的发送及接收的功能。此外，主设备831通过M2M(机器对机器)接口832与包括在IoT终端设备841的多个工业机器人842连接。作为M2M接口832，例如，可以使用有线通信方式之一的工业以太网(“Ethernet”是注册商标)或者无线通信方式之一的局部5G(Local5G)等。
工厂的管理者可以在家庭881或公司882通过云883连接到工厂884而确认工作状况等。此外，可以进行产品的错误及短缺的检查、放置地方的指示以及节拍时间(takttime)的测量等。
近年来，在“智能工厂”的推动下IoT在全球范围被导入工厂。作为智能工厂的实例，已知有如下实例：不仅利用端点微电脑进行检查以及监查，而且进行故障检测或异常预测等。
在端点微电脑等小规模系统中，在很多情况下，工作时的系统整体的功耗低，因此Noff-CPU所带来的待机状态中的功率降低效应变大。另一方面，IoT的嵌入式领域有时被要求快速反应能力，通过使用Noff-CPU可以高速从待机状态恢复。
本实施方式所示的构成、结构、方法等可以与其他本实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
[实施例]
在本实施例中，试作可以被用作包络检波电路20所包括的晶体管T21的晶体管，并测量所试作的晶体管的电特性。所试作的晶体管为OS晶体管，具有顶栅极及背栅极。此外，所试作的晶体管的沟道长度(在图18B、图19A中表示为“L”)为13nm，沟道宽度(在图18B、图19A中表示为“W”)为26nm，该晶体管具有优良的高频特性。
图16A是示出所试作的晶体管的结构的示意图。该晶体管具有与上述实施方式所示的晶体管500同样的结构，包括顶栅电极、顶栅电极一侧的栅极绝缘层(顶栅极绝缘体)、背栅电极、背栅电极一侧的栅极绝缘层(背栅极绝缘体)、被用作源极或漏极的电极(源/漏电极)等。此外，该晶体管在沟道形成区域含有具有CAAC结构的In-Ga-Zn氧化物(CAAC-IGZO)。
图16B是所试作的晶体管的沟道长度方向上的截面图。图17A是所试作的晶体管的沟道宽度方向上的截面图。
图17B及图17C示出所试作的晶体管的顶栅极电压(在附图中表示为“Vgs”)-漏极电流(在附图中表示为“Id”)特性。
图17B所示的顶栅极电压-漏极电流特性是一种测量结果，其中相对于源极的漏极电压(在附图中表示为“Vds”)为0.9V，测量环境温度(在附图中表示为Temp.”)为27℃，相对于源极的背栅极电压(在附图中表示为“Vbs”)为+6V至-6V，每隔2V进行了测量。由此可确认到，所试作的晶体管的阈值电压根据相对于源极的背栅极电压而增减。
图17C所示的顶栅极电压-漏极电流特性是一种测量结果，其中相对于源极的漏极电压为0.9V，相对于源极的背栅极电压为0.0V，测量环境温度为-40℃、27℃、85℃、150℃。由此可确认到，即使测量环境温度高，所试作的晶体管的通态电流也不下降。此外，图17C还示出互导(在附图中表示为“gm”)。
图18A示出所试作的晶体管的相对于源极的漏极电压-漏极电流特性。图18A所示的相对于源极的漏极电压-漏极电流特性是一种测量结果，其中顶栅极电压为1.1V至2.5V，每隔0.2V进行了测量。
图18B示出所试作的晶体管的顶栅极电压-栅极电容(在附图中表示为“Cgsd”)。图18B所示的顶栅极电压-栅极电容特性是一种测量结果，其中相对于源极的漏极电压为0.0V，测量频率(在附图中表示为“Freq.”)为10kHz，测量环境温度为27℃，相对于源极的背栅极电压为+6V至-6V。
图19A示出所试作的晶体管的测量环境温度-泄漏电流特性。图19A所示的测量环境温度-泄漏电流特性是一种测量结果，其中相对于源极的漏极电压为0.9V，顶栅极电压为-2V，相对于源极的背栅极电压为-3V，测量环境温度为85℃、100℃、125℃、150℃。此外，在20,000个晶体管并联连接的状态下进行了测量(在附图中表示为“M＝20,000”)。
在图19A中，将在本实施例中试作的晶体管的测量结果表示为“D-S”，并且对其与以前在非专利文献3中测量的结果(在附图中表示为“D-TG”)进行对比。在本实施例中试作的晶体管的泄漏电流大于非专利文献3的测量结果而小于Si晶体管。
图19B以二维方式示出所试作的晶体管的漏极电流特性，其针对相对于源极的漏极电压、顶栅极电压。在图19B中，相对于源极的漏极电压在1.0V至2.6V的范围，顶栅极电压在1.0V至2.6V的范围。
图20A及图20B分别以二维方式示出所试作的晶体管的互导及漏极电导，其针对相对于源极的漏极电压、顶栅极电压。在图20A及图20B中，相对于源极的漏极电压及顶栅极电压的范围与图19B相同。
图21A及图21B分别以二维方式示出所试作的晶体管的截止频率及最大振荡频率，其针对相对于源极的漏极电压、顶栅极电压。在图21A及图21B中，相对于源极的漏极电压及顶栅极电压的范围与图19B相同。
图22A是示出所试作的晶体管的增益最大时的电流增益的图。图22A示出相对于输入频率的电流增益，是一种测量结果，其中相对于源极的漏极电压为2.5V，顶栅极电压为2.5V，相对于源极的背栅极电压为0V，测量环境温度为27℃。由图22A可知，截止频率(在附图中表示为“fT”)为60GHz。
图22B是示出所试作的晶体管的增益最大时的单向增益的图。图22B示出相对于输入频率的单向增益，是一种测量结果，其中相对于源极的漏极电压为2.5V，顶栅极电压为2.5V，相对于源极的背栅极电压为0V，测量环境温度为27℃。由图22B可知，最大振荡频率(在附图中表示为“fmax”)为16GHz。
图23A示出所试作的晶体管的测量环境温度-归一化截止频率(在附图中表示为“归一化fT”)特性。
此外，图23B是说明在本实施例中试作的晶体管的电特性的测量环境的图。电特性通过使用电源装置(在附图中表示为“DC source”)、网络分析仪以及探测器而测量，其中使用6242(由ADCMT制造)、6241A(由ADCMT制造)或/及PW18-1.8AQ(由kenwood制造)作为电源装置，并使用N5247A(由Keysight Technologies制造)作为网络分析仪。
在探测器上设置包括测量对象(在附图中表示为“DUT”)的衬底，并使用探头对顶栅极、漏极、源极以及背栅极施加电压或者测量电流。例如，在图23B中，使用电源装置生成施加到背栅极的电压，通过作为测量对象的端口1及端口2对顶栅极、漏极或源极施加电压。此外，含有测量对象的衬底包括用来进行OPEN校正(在附图中表示为“OPEN”)及SHORT校正(在附图中表示为“SHORT”)的TEG(Test Element Group)。
此外，还对所试作的晶体管的小信号等效电路进行探讨。图24A是说明所试作的晶体管的小信号等效电路的电路图。如图24A所示，所试作的晶体管由电容Cgs、电容Cgd1、电容Cgd2、电容Cds、互导gm、漏极电导gd、电阻Rg、电感Ld、电感Ls、电感Lg表示。
图24B是示出小信号等效电路的参数抽取结果的图。图25及图26示出测量结果(在附图中表示为“meas.”)与使用所抽取的参数从小信号等效电路计算出的结果(在附图中表示为“model”)之间的对比。图25示出相对于频率的Y11、Y12、Y21、Y22的实部的对比，而图26示出相对于频率的Y11、Y12、Y21、Y22的虚部的对比。在附图中，例如，将Y11的实部记为“Re(Y11)”，并将Y11的虚部记为“Im(Y11)”。由图25及图26可知，通过使用图24A所示的小信号等效电路，可以设计高频电路。
本实施例所示的构成、结构、方法等可以与其他本实施方式等所示的构成、结构、方法等适当地组合而使用。
[符号说明]
C21：电容、IN：输入端子、N11：节点、N12：节点、N13：节点、N14：节点、N15：节点、N16：节点、N17：节点、OUT：输出端子、REF_IN：输入端子、R21：电阻、R51：电阻、R52：电阻、R53：电阻、R54：电阻、R55：电阻、SII_IN：输入端子、SIO_OUT：输出端子、T21：晶体管、VN11：电位、VN12：电位、VN13：电位、VN14：电位、VN15：电位、VN16：电位、VN17：电位、VREF：电位、VSIO：电位、10：高频放大电路、20：包络检波电路、30：电源电路、40：比较器、45：平滑电路、50：加法电路、51：运算放大器、52：运算放大器、100：半导体装置、110：半导体装置、120：半导体装置、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、360：绝缘体、362：绝缘体、364：绝缘体、366：导电体、370：绝缘体、372：绝缘体、374：绝缘体、376：导电体、380：绝缘体、382：绝缘体、384：绝缘体、386：导电体、404：绝缘体、500：晶体管、500A：晶体管、500B：晶体管、503：导电体、503a：导电体、503b：导电体、510：绝缘体、512：绝缘体、513：绝缘体、514：绝缘体、516：绝缘体、518：导电体、520：绝缘体、522：绝缘体、524：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、540a：导电体、540b：导电体、542：导电体、542a：导电体、542b：导电体、543a：区域、543b：区域、544：绝缘体、545：绝缘体、546：导电体、548：导电体、550：晶体管、552：绝缘体、560：导电体、560a：导电体、560b：导电体、574：绝缘体、580：绝缘体、581：绝缘体、582：绝缘体、586：绝缘体、600：电容、610：导电体、612：导电体、620：导电体、630：绝缘体、640：绝缘体、711：衬底、712：电路区域、713：分离区域、714：分离线、715：芯片、750：电子构件、752：印刷电路板、753：半导体装置、754：安装衬底、755：引线、801：云领域、802：嵌入式领域、803：IoT终端设备、804：功耗、805：处理性能、831：主设备、832：M2M接口、841：IoT终端设备、842：工业机器人、881：家庭、882：公司、883：云、884：工厂、885：工厂、886：工厂、6100：便携式信息终端、6101：外壳、6102：显示部、6103：表带、6105：操作按钮、6200：便携式信息终端、6201：外壳、6202：显示部、6203：操作按钮、6204：扬声器、6205：麦克风、6209：指纹传感器、6300：扫地机器人、6301：外壳、6302：显示部、6303：照相机、6304：刷子、6305：操作按钮、6310：垃圾、6400：机器人、6401：照度传感器、6402：麦克风、6403：上部照相机、6404：扬声器、6405：显示部、6406：下部照相机、6407：障碍物传感器、6408：移动机构、6409：运算装置、6500：飞行体、6501：螺旋桨、6502：照相机、6503：电池、6504：电子构件、7160：汽车、8000：显示装置、8001：外壳、8002：显示部、8003：扬声器部、8005：蓄电装置、8100：照明装置、8101：外壳、8102：光源、8104：天花板、8105：蓄电装置、8200：室内机、8201：外壳、8202：送风口、8204：室外机、8205：蓄电装置、8300：电冷藏冷冻箱、8301：外壳、8302：冷藏室门、8303：冷冻室门、8305：蓄电装置、8405：侧壁、8406：地板、8407：窗户

Claims (9)

1.一种半导体装置，包括：
高频放大电路；
包络检波电路；
比较器；以及
电源电路，
其中，所述包络检波电路包括第一晶体管，
所述第一晶体管在沟道形成区域含有金属氧化物，
所述高频放大电路的输出输入到所述包络检波电路，
所述包络检波电路的输出输入到所述比较器，
所述比较器的输出输入到所述电源电路，
并且，所述电源电路将电源电位供应到所述高频放大电路。
2.根据权利要求1所述的半导体装置，
其中所述高频放大电路、所述比较器以及所述电源电路各自包括形成于半导体衬底的第二晶体管，
并且所述第一晶体管与所述半导体衬底层叠而设置。
3.一种半导体装置，包括：
高频放大电路；
包络检波电路；
比较器；
平滑电路；以及
电源电路，
其中，所述包络检波电路包括第一晶体管，
所述第一晶体管在沟道形成区域含有金属氧化物，
所述高频放大电路的输出输入到所述包络检波电路，
所述包络检波电路的输出输入到所述比较器，
所述比较器的输出输入到所述平滑电路，
所述平滑电路的输出输入到所述电源电路，
并且，所述电源电路将电源电位供应到所述高频放大电路。
4.根据权利要求3所述的半导体装置，
其中所述高频放大电路、所述比较器、所述平滑电路以及所述电源电路各自包括形成于半导体衬底的第二晶体管，
并且所述第一晶体管与所述半导体衬底层叠而设置。
5.一种半导体装置，包括：
高频放大电路；
包络检波电路；
加法电路；以及
电源电路，
其中，所述包络检波电路包括第一晶体管，
所述第一晶体管在沟道形成区域含有金属氧化物，
所述高频放大电路的输出输入到所述包络检波电路，
所述包络检波电路的输出输入到所述加法电路，
所述加法电路的输出输入到所述电源电路，
所述加法电路的输入被供应外加电位，
所述加法电路具有对所述包络检波电路的输出加上所述外加电位的功能，
并且，所述电源电路将电源电位供应到所述高频放大电路。
6.根据权利要求5所述的半导体装置，
其中所述高频放大电路、所述加法电路以及所述电源电路各自包括形成于半导体衬底的第二晶体管，
并且所述第一晶体管与所述半导体衬底层叠而设置。
7.根据权利要求1至6中任一项所述的半导体装置，
其中所述金属氧化物包含In及Zn中的至少一个。
8.一种电子构件，包括：
权利要求1至7中任一项所述的半导体装置。
9.一种电子设备，包括：
权利要求1至7中任一项所述的半导体装置。
CN202080045288.8A 2019-06-28 2020-06-16 包括高频放大电路的半导体装置、电子构件以及电子设备 Pending CN114008778A (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2019121564 2019-06-28
JP2019-121564 2019-06-28
JP2019183926 2019-10-04
JP2019-183926 2019-10-04
JP2020078408 2020-04-27
JP2020-078408 2020-04-27
JP2020-081849 2020-05-07
JP2020081849 2020-05-07
PCT/IB2020/055591 WO2020261039A1 (ja) 2019-06-28 2020-06-16 高周波増幅回路を有する半導体装置、電子部品、および電子機器

Publications (1)

Publication Number Publication Date
CN114008778A true CN114008778A (zh) 2022-02-01

Family

ID=74059663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080045288.8A Pending CN114008778A (zh) 2019-06-28 2020-06-16 包括高频放大电路的半导体装置、电子构件以及电子设备

Country Status (4)

Country Link
US (1) US20220345095A1 (zh)
KR (1) KR20220027875A (zh)
CN (1) CN114008778A (zh)
WO (1) WO2020261039A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166598A (en) * 1999-07-22 2000-12-26 Motorola, Inc. Power amplifying circuit with supply adjust to control adjacent and alternate channel power
JP5086075B2 (ja) * 2004-07-28 2012-11-28 エムケイエス インストゥルメンツ， インコーポレイテッド 増幅器を安定化する方法およびシステム
KR101299256B1 (ko) * 2010-01-29 2013-08-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
JP7064309B2 (ja) * 2017-10-20 2022-05-10 株式会社ジャパンディスプレイ ダイオード、トランジスタ、およびこれらを有する表示装置

Also Published As

Publication number Publication date
US20220345095A1 (en) 2022-10-27
WO2020261039A1 (ja) 2020-12-30
KR20220027875A (ko) 2022-03-08
JPWO2020261039A1 (zh) 2020-12-30

Similar Documents

Publication Publication Date Title
JP6329395B2 (ja) 半導体装置
WO2020240341A1 (ja) 半導体装置、または発振器
US20220238560A1 (en) Semiconductor device
WO2020240311A1 (ja) 半導体装置および電子機器
WO2020245728A1 (ja) 通信装置および電子機器
WO2021009591A1 (ja) 半導体装置、無線通信装置
WO2020240340A1 (ja) 半導体装置
WO2020245695A1 (ja) 半導体装置
CN114008778A (zh) 包括高频放大电路的半导体装置、电子构件以及电子设备
US11948945B2 (en) Semiconductor device and wireless communication device with the semiconductor device
WO2021229385A1 (ja) 半導体装置
WO2020245693A1 (ja) 半導体装置
WO2021214583A1 (ja) 半導体装置
WO2021074737A1 (ja) 半導体装置
WO2020240339A1 (ja) 通信装置
US20220366958A1 (en) Memory circuit using oxide semiconductor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination