KR20220027875A - 고주파 증폭 회로를 포함하는 반도체 장치, 전자 부품, 및 전자 기기 - Google Patents

고주파 증폭 회로를 포함하는 반도체 장치, 전자 부품, 및 전자 기기 Download PDF

Info

Publication number
KR20220027875A
KR20220027875A KR1020217042939A KR20217042939A KR20220027875A KR 20220027875 A KR20220027875 A KR 20220027875A KR 1020217042939 A KR1020217042939 A KR 1020217042939A KR 20217042939 A KR20217042939 A KR 20217042939A KR 20220027875 A KR20220027875 A KR 20220027875A
Authority
KR
South Korea
Prior art keywords
insulator
transistor
circuit
oxide
conductor
Prior art date
Application number
KR1020217042939A
Other languages
English (en)
Inventor
히토시 구니타케
다카유키 이케다
기요시 가토
유이치 야나기사와
쇼타 미즈카미
가즈키 츠다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220027875A publication Critical patent/KR20220027875A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532—Peak detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

회로 면적의 확대가 억제되고, 소비 전력이 감소된 반도체 장치를 제공한다. 반도체 장치는 고주파 증폭 회로, 포락선 검파 회로, 및 전원 회로를 포함한다. 전원 회로는 고주파 증폭 회로에 전원 전위를 공급하는 기능을 갖고, 고주파 증폭 회로의 출력은 포락선 검파 회로에 접속되고, 포락선 검파 회로의 출력은 전원 회로에 접속된다. 전원 회로는 고주파 증폭 회로의 출력에 따라 상기 전원 전위를 변화시킴으로써, 소비 전력을 감소할 수 있다. 또한 OS 트랜지스터를 사용하여 포락선 검파 회로를 구성함으로써, 회로 면적의 확대를 억제할 수 있다.

Description

고주파 증폭 회로를 포함하는 반도체 장치, 전자 부품, 및 전자 기기
본 발명의 일 형태는 고주파 증폭 회로(고주파 증폭기라고도 함)를 포함하는 반도체 장치에 관한 것이다.
본 명세서 등에서 반도체 장치란, 반도체 특성을 이용한 장치를 말하고, 예를 들어 반도체 소자(트랜지스터, 다이오드, 포토다이오드 등)를 포함하는 회로, 이 회로를 포함하는 장치 등을 가리킨다. 또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말하고, 예를 들어 집적 회로, 집적 회로를 포함하는 칩이나, 패키지에 칩을 수납한 전자 부품, 집적 회로를 포함하는 전자 기기는 반도체 장치의 일례이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
스마트폰이나 태블릿 단말기 등으로 대표되는 들고 다니기 쉬운 정보 단말기(휴대 정보 단말기라고도 함)가 보급되고 있다. 정보 단말기가 보급됨에 따라, 다양한 통신 규격이 제정되어 있다. 예를 들어 4세대(4G)라고 불리는 LTE-Advanced 규격의 운용이 시작되어 있다.
근년, IoT(Internet of Things) 등의 정보 기술의 발전에 따라, 정보 단말기에서 처리되는 데이터양이 증대되는 경향이 있다. 휴대 정보 단말기 등의 전자 기기는 통신 속도의 향상이 요구되어 있다.
IoT 등의 다양한 정보 기술에 대응하기 위하여, 4G보다 통신 속도가 더 빠르고, 더 많은 동시 접속이 가능하고, 지연 시간이 더 짧은 5세대(5G) 통신 규격이 검토되고 있다. 5G에서는, 예를 들어 일본에서는 3.7GHz 대역, 4.5GHz 대역, 및 28GHz 대역의 통신 주파수가 사용된다.
5G에 대응하는 반도체 장치는 Si 등 1종류의 원소를 주성분으로서 사용하는 반도체나, Ga과 As 등 복수 종류의 원소를 주성분으로서 사용하는 화합물 반도체를 사용하여 제작된다. 또한 금속 산화물의 1종류인 산화물 반도체가 주목을 받고 있다.
산화물 반도체에서는 단결정도 비정질도 아닌 CAAC(c-axis aligned crystalline) 구조 및 nc(nanocrystalline) 구조가 발견되었다(비특허문헌 1 및 비특허문헌 2 참조). 비특허문헌 1 및 비특허문헌 2에는, CAAC 구조를 갖는 산화물 반도체를 사용하여 트랜지스터를 제작하는 기술이 개시되어 있다.
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186 S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10 H. Kunitake et al., "Journal of the Electron Devices Society", 2019, volume 7, p.495-502
휴대 정보 단말기를 구성하는 반도체 장치는 통신 속도나 처리 속도 등의 향상뿐만 아니라, 소형이고 소비 전력이 낮은 것이 요구된다. 휴대 정보 단말기를 구성하는 반도체 장치 중에서도 통신 처리에 사용되는 고주파 증폭 회로의 소비 전력은 휴대 정보 단말기 전체의 소비 전력에서 높은 비율을 차지한다.
본 발명의 일 형태는 고주파 증폭 회로를 포함하고, 소비 전력이 감소된 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 고주파 증폭 회로를 포함하고, 회로 면적의 확대가 억제된 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
또한 본 발명의 일 형태는 상기 과제 모두를 반드시 해결할 필요는 없고, 적어도 하나의 과제를 해결할 수 있으면 좋다. 또한 상기 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 이들 외의 과제는 명세서, 청구범위, 도면 등의 기재에서 저절로 명백해지는 것이며, 명세서, 청구범위, 도면 등의 기재에서 이들 외의 과제를 추출할 수 있다.
본 발명의 일 형태는 고주파 증폭 회로와, 포락선 검파 회로와, 콤퍼레이터와, 전원 회로를 포함하는 반도체 장치이다. 포락선 검파 회로는 제 1 트랜지스터를 포함하고, 제 1 트랜지스터는 채널 형성 영역에 금속 산화물을 포함한다. 고주파 증폭 회로의 출력은 포락선 검파 회로에 입력되고, 포락선 검파 회로의 출력은 콤퍼레이터에 입력되고, 콤퍼레이터의 출력은 전원 회로에 입력되고, 전원 회로는 고주파 증폭 회로에 전원 전위를 공급한다.
또한 상기 형태에서, 고주파 증폭 회로, 콤퍼레이터, 및 전원 회로는 각각 반도체 기판에 형성된 제 2 트랜지스터를 포함하고, 제 1 트랜지스터는 반도체 기판에 적층되어 제공된다.
또한 본 발명의 일 형태는 고주파 증폭 회로와, 포락선 검파 회로와, 콤퍼레이터와, 평활 회로와, 전원 회로를 포함하는 반도체 장치이다. 포락선 검파 회로는 제 1 트랜지스터를 포함하고, 제 1 트랜지스터는 채널 형성 영역에 금속 산화물을 포함한다. 고주파 증폭 회로의 출력은 포락선 검파 회로에 입력되고, 포락선 검파 회로의 출력은 콤퍼레이터에 입력되고, 콤퍼레이터의 출력은 평활 회로에 입력되고, 평활 회로의 출력은 전원 회로에 입력되고, 전원 회로는 고주파 증폭 회로에 전원 전위를 공급한다.
또한 상기 형태에서, 고주파 증폭 회로, 콤퍼레이터, 평활 회로, 및 전원 회로는 각각 반도체 기판에 형성된 제 2 트랜지스터를 포함하고, 제 1 트랜지스터는 반도체 기판에 적층되어 제공된다.
또한 본 발명의 일 형태는 고주파 증폭 회로와, 포락선 검파 회로와, 가산 회로와, 전원 회로를 포함하는 반도체 장치이다. 포락선 검파 회로는 제 1 트랜지스터를 포함하고, 제 1 트랜지스터는 채널 형성 영역에 금속 산화물을 포함한다. 고주파 증폭 회로의 출력은 포락선 검파 회로에 입력되고, 포락선 검파 회로의 출력은 가산 회로에 입력되고, 가산 회로의 출력은 전원 회로에 입력된다. 가산 회로의 입력에는 외부 공급 전위가 공급되고, 가산 회로는 포락선 검파 회로의 출력에 외부 공급 전위를 가산하는 기능을 갖고, 전원 회로는 고주파 증폭 회로에 전원 전위를 공급한다.
또한 상기 형태에서, 고주파 증폭 회로, 가산 회로, 및 전원 회로는 각각 반도체 기판에 형성된 제 2 트랜지스터를 포함하고, 제 1 트랜지스터는 반도체 기판에 적층되어 제공된다.
또한 상기 형태에서, 금속 산화물은 In 및 Zn 중 적어도 한쪽을 포함한다.
본 발명의 일 형태에 의하여, 고주파 증폭 회로를 포함하고, 소비 전력이 감소된 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 고주파 증폭 회로를 포함하고, 회로 면적의 확대가 억제된 반도체 장치를 제공할 수 있다.
또한 본 발명의 일 형태는 상기 과제 모두를 반드시 해결할 필요는 없고, 적어도 하나의 과제를 해결할 수 있으면 좋다. 또한 상기 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 이들 외의 과제는 명세서, 청구범위, 도면 등의 기재에서 저절로 명백해지는 것이며, 명세서, 청구범위, 도면 등의 기재에서 이들 외의 과제를 추출할 수 있다.
도 1의 (A), (B)는 반도체 장치의 구성예를 나타낸 블록도이다. 도 1의 (C)는 포락선 검파 회로의 구성예를 나타낸 회로도이다.
도 2의 (A), (B)는 단자와 노드의 전위 관계를 나타낸 도면이다.
도 3의 (A)는 반도체 장치의 구성예를 나타낸 블록도이다. 도 3의 (B)는 단자와 노드의 전위 관계를 나타낸 도면이다.
도 4는 반도체 장치의 구성예를 나타낸 도면이다.
도 5는 반도체 장치의 구성예를 나타낸 도면이다.
도 6의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 도면이다.
도 7의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 도면이다.
도 8의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 도면이다.
도 9의 (A)는 IGZO의 결정 구조의 분류를 설명하는 도면이다. 도 9의 (B)는 CAAC-IGZO막의 XRD 스펙트럼을 설명하는 도면이다. 도 9의 (C)는 CAAC-IGZO막의 극미 전자선 회절 패턴을 설명하는 도면이다.
도 10의 (A)는 반도체 웨이퍼의 상면도이다. 도 10의 (B)는 칩의 상면도이다.
도 11의 (A)는 전자 부품의 제작 공정의 예를 설명하는 흐름도이다. 도 11의 (B)는 전자 부품의 사시 모식도이다.
도 12는 전자 기기의 일례를 나타낸 도면이다.
도 13의 (A) 내지 (F)는 전자 기기의 일례를 나타낸 도면이다.
도 14는 IoT 네트워크의 계층 구조와 요구 사항의 경향을 나타낸 도면이다.
도 15는 공장 자동화의 이미지 도면이다.
도 16의 (A)는 시작(試作)한 트랜지스터의 구조를 나타낸 모식도이다. 도 16의 (B)는 채널 길이 방향의 단면도이다.
도 17의 (A)는 채널 폭 방향의 단면도이다. 도 17의 (B), (C)는 시작한 트랜지스터의 톱 게이트 전압-드레인 전류 특성을 나타낸 것이다.
도 18의 (A)는 시작한 트랜지스터의 소스에 대한 드레인 전압-드레인 전류 특성을 나타낸 것이다. 도 18의 (B)는 시작한 트랜지스터의 톱 게이트 전압-게이트 용량 특성을 나타낸 것이다.
도 19의 (A)는 시작한 트랜지스터의 측정 환경의 온도-누설 전류 특성을 나타낸 것이다. 도 19의 (B)는 시작한 트랜지스터의 드레인 전류 특성을 2차원적으로 나타낸 도면이다.
도 20의 (A)는 시작한 트랜지스터의 트랜스컨덕턴스를 2차원적으로 나타낸 도면이다. 도 20의 (B)는 시작한 트랜지스터의 드레인 컨덕턴스를 2차원적으로 나타낸 도면이다.
도 21의 (A)는 시작한 트랜지스터의 차단 주파수를 2차원적으로 나타낸 도면이다. 도 21의 (B)는 시작한 트랜지스터의 최대 발진 주파수를 2차원적으로 나타낸 도면이다.
도 22의 (A)는 시작한 트랜지스터에서의 최대 전류 이득을 나타낸 도면이다. 도 22의 (B)는 시작한 트랜지스터에서의 최대 일방 이득(unilateral gain)을 나타낸 도면이다.
도 23의 (A)는 시작한 트랜지스터에서의 측정 환경의 온도-정규화된 차단 주파수 특성을 나타낸 것이다. 도 23의 (B)는 시작한 트랜지스터의 전기 특성을 측정한 환경을 설명하는 도면이다.
도 24의 (A)는 시작한 트랜지스터의 소신호 등가 회로를 설명하는 회로도이다. 도 24의 (B)는 소신호 등가 회로의 파라미터를 추출한 결과를 나타낸 도면이다.
도 25는 측정 결과와 소신호 등가 회로로부터 계산한 결과의 비교를 나타낸 도면이다.
도 26은 측정 결과와 소신호 등가 회로로부터 계산한 결과의 비교를 나타낸 도면이다.
이하에서 실시형태에 대하여 도면을 참조하면서 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 이하에 기재되는 복수의 실시형태는 적절히 조합할 수 있다. 또한 하나의 실시형태에 복수의 구성예가 기재되는 경우에는, 구성예를 서로 적절히 조합할 수 있다.
또한 본 명세서에 첨부된 도면에서는 구성 요소를 기능마다 분류하여 서로 독립된 블록으로서 블록도를 도시하였지만, 실제의 구성 요소들을 기능마다 완전히 나누는 것은 어려우며 하나의 구성 요소가 복수의 기능에 관련될 수도 있다.
또한 도면 등에서 크기, 층의 두께, 영역 등은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되지는 않는다. 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다.
또한 도면 등에서 동일한 요소 또는 같은 기능을 갖는 요소, 동일한 재질의 요소, 혹은 동시에 형성되는 요소 등에는 동일한 부호를 붙이는 경우가 있고, 이의 반복적인 설명은 생략하는 경우가 있다.
또한 본 명세서 등에서 "막"이라는 용어와 "층"이라는 용어는 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 바꿀 수 있는 경우가 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 바꿀 수 있는 경우가 있다.
또한 본 명세서 등에서 "위"나 "아래" 등 배치를 나타내는 용어는, 구성 요소의 위치 관계가 "바로 위" 또는 "바로 아래"인 것을 한정하는 것이 아니다. 예를 들어 "게이트 절연층 위의 게이트 전극"이라는 표현은, 게이트 절연층과 게이트 전극 사이에 다른 구성 요소가 포함되는 것을 제외하지 않는다.
또한 본 명세서 등에서 "제 1", "제 2", "제 3" 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이고, 수적으로 한정하는 것이 아니다.
또한 본 명세서 등에서 "전기적으로 접속"에는 "어떠한 전기적 작용을 갖는 것"을 통하여 접속되는 경우가 포함된다. 여기서 "어떠한 전기적 작용을 갖는 것"은 접속 대상 간에서의 전기 신호의 주고받음을 가능하게 하는 것이면 특별한 제한을 받지 않는다. 예를 들어 "어떠한 전기적 작용을 갖는 것"에는 전극이나 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 용량 소자, 이들 외 각종 기능을 갖는 소자 등이 포함된다. 또한 "전기적으로 접속"이라고 표현되는 경우에도, 실제의 회로에서는 물리적인 접속 부분이 없고 배선이 연장되어 있을 뿐인 경우도 있다.
또한 본 명세서 등에서 "전극"이나 "배선"이라는 용어는, 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어 "전극"은 "배선"의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다.
또한 본 명세서 등에서 전기 회로에서의 "단자"란, 전류 또는 전위의 입력(또는 출력)이나 신호의 수신(또는 송신)이 수행되는 부분을 말한다. 따라서 배선 또는 전극의 일부가 단자로서 기능하는 경우가 있다.
일반적으로, "용량 소자"는 2개의 전극이 절연체(유전체)를 개재(介在)하여 마주 보는 구성을 갖는다. 또한 본 명세서 등에서 "용량 소자"는 2개의 전극이 절연체를 개재하여 마주 보는 구성을 갖는 것 이외에, 2개의 배선이 절연체를 개재하여 마주 보는 구성을 갖는 것 또는 2개의 배선이 절연체를 개재하여 배치된 것인 경우가 포함된다. 또한 본 명세서 등에서 "용량 소자"를 "콘덴서", "커패시터", 또는 "용량"이라고 부르는 경우가 있다.
또한 본 명세서 등에서 "전압"이란, 어떤 전위와 기준의 전위(예를 들어 그라운드 전위)의 전위차를 말하는 경우가 많다. 따라서 전압과 전위차는 바꿔 말할 수 있다.
또한 본 명세서 등에서 트랜지스터란 소스와 드레인과 게이트를 포함하는 적어도 3개의 단자를 갖는 소자이다. 그리고 소스(소스 단자, 소스 영역, 또는 소스 전극)와 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극) 사이에 채널 형성 영역을 갖고, 채널 형성 영역을 통하여 소스와 드레인 사이에 전류를 흐르게 할 수 있는 것이다. 또한 본 명세서 등에서 채널 형성 영역이란 전류가 주로 흐르는 영역을 말한다.
또한 소스나 드레인의 기능은 상이한 극성의 트랜지스터를 사용하는 경우나, 회로 동작에서 전류의 방향이 변화되는 경우 등에는 서로 바뀌는 경우가 있다. 그러므로 본 명세서 등에서는 소스나 드레인이라는 용어는 서로 바꿔 사용할 수 있는 것으로 한다.
또한 본 명세서 등에서는 특별히 언급이 없는 경우, 오프 전류란 트랜지스터가 오프 상태(비도통 상태, 차단 상태라고도 함)일 때의 드레인 전류를 말한다. 오프 상태란, 특별히 언급이 없는 경우, n채널형 트랜지스터에서는 소스에 대한 게이트의 전압(Vgs)이 문턱 전압(Vth)보다 낮은 상태를, p채널형 트랜지스터에서는 소스에 대한 게이트의 전압(Vgs)이 문턱 전압(Vth)보다 높은 상태를 말한다. 즉 n채널형 트랜지스터의 오프 전류란, 소스에 대한 게이트의 전압(Vgs)이 문턱 전압(Vth)보다 낮을 때의 드레인 전류를 말하는 경우가 있다.
상기 오프 전류의 설명에서 드레인을 소스로 바꿔 읽어도 좋다. 즉 오프 전류란 트랜지스터가 오프 상태일 때의 소스 전류를 말하는 경우가 있다. 또한 오프 전류와 같은 의미로 누설 전류라고 하는 경우가 있다. 또한 본 명세서 등에서 오프 전류란 트랜지스터가 오프 상태일 때에 소스와 드레인 사이를 흐르는 전류를 말하는 경우가 있다.
또한 본 명세서 등에서 온 전류란 트랜지스터가 온 상태(도통 상태라고도 함)일 때에 소스와 드레인 사이를 흐르는 전류를 말하는 경우가 있다.
또한 본 명세서 등에서 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체 등으로 분류된다.
예를 들어 트랜지스터의 채널 형성 영역에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 즉 금속 산화물이 증폭 작용, 정류 작용, 및 스위칭 작용 중 적어도 하나를 갖는 경우, 상기 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor)라고 부를 수 있다. 즉 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터를 "산화물 반도체 트랜지스터", "OS 트랜지스터"라고 부를 수 있다. 마찬가지로, "산화물 반도체를 사용한 트랜지스터"도 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터이다.
또한 본 명세서 등에서 질소를 포함하는 금속 산화물도 금속 산화물(metal oxide)이라고 부르는 경우가 있다. 또한 질소를 포함하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다. 금속 산화물의 자세한 사항에 대해서는 나중에 설명한다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태에 따른 반도체 장치에 대하여 설명한다. 본 발명의 일 형태에 따른 반도체 장치는 고주파 증폭 회로, 포락선 검파 회로, 및 전원 회로를 포함한다.
<반도체 장치의 구성예 1>
도 1의 (A)는 본 발명의 일 형태에 따른 반도체 장치(100)의 구성예를 나타낸 블록도이다. 도 1의 (A)에 나타낸 반도체 장치(100)는 고주파 증폭 회로(10), 포락선 검파 회로(20), 콤퍼레이터(40), 및 전원 회로(30)를 포함한다. 또한 반도체 장치(100)는 입력 단자(SII_IN), 입력 단자(REF_IN), 및 출력 단자(SIO_OUT)를 포함한다.
또한 본 명세서 등에서 설명하는 도면에서는, 주된 신호의 흐름을 화살표 또는 선으로 나타내고, 전원선 등은 생략하는 경우가 있다. 또한 본 명세서 등에서 설명하는 도면에서는, 신호 또는 전위가 입력 또는 출력되는 부분을 "입력 단자", "출력 단자" 등의 표현을 사용하여 설명하지만, 실제의 회로에서는 물리적인 접속 부분이 없고, 배선 또는 전극 등에 의하여 전기적으로 접속되어 있을 뿐인 경우가 있다.
입력 단자(SII_IN)는 고주파 증폭 회로(10)의 입력 단자에 전기적으로 접속되고, 고주파 증폭 회로(10)의 출력 단자는 출력 단자(SIO_OUT) 및 포락선 검파 회로(20)의 입력 단자에 전기적으로 접속된다.
포락선 검파 회로(20)의 출력 단자는 콤퍼레이터(40)의 비반전 입력 단자(도 1의 (A)에서는 "+"라고 표기함)에 전기적으로 접속되고, 콤퍼레이터(40)의 반전 입력 단자(도 1의 (A)에서는 "-"라고 표기함)는 입력 단자(REF_IN)에 전기적으로 접속된다. 입력 단자(REF_IN)에는 반도체 장치(100)의 외부로부터 소정의 전위가 공급되고, 콤퍼레이터(40)는 비반전 입력 단자와 반전 입력 단자에 입력된 전위차를 증폭하는 기능을 갖는다.
콤퍼레이터(40)의 출력 단자는 전원 회로(30)의 입력 단자에 전기적으로 접속되고, 전원 회로(30)의 출력 단자는 고주파 증폭 회로(10)에 전기적으로 접속되고, 전원 회로(30)는 고주파 증폭 회로(10)에 전원 전위를 공급한다. 전원 회로(30)는 전원 회로(30)의 입력 단자에 입력된 전위를 참조하여, 입력 단자에 입력된 전위에 대응한 전원 전위를 공급하는 기능을 갖는다.
또한 반도체 장치(100)는 평활 회로(45)를 포함하여도 좋다. 도 1의 (B)는 반도체 장치(110)의 구성예를 나타낸 블록도이다. 반도체 장치(110)는 반도체 장치(100)에 포함되는 구성 요소에 더하여 평활 회로(45)를 포함한다. 평활 회로(45)는 콤퍼레이터(40)의 출력 단자와 전원 회로(30)의 입력 단자 사이에 제공된다. 즉 콤퍼레이터(40)의 출력 단자는 평활 회로(45)의 입력 단자에 전기적으로 접속되고, 평활 회로(45)의 출력 단자는 전원 회로(30)의 입력 단자에 전기적으로 접속된다. 또한 반도체 장치(110)에서, 반도체 장치(100)와 같은 구성 요소에 대해서는 설명을 생략한다.
여기서, 포락선 검파 회로(20)의 출력 단자와 콤퍼레이터(40)의 비반전 입력 단자가 전기적으로 접속된 접속 부분을 노드(N11)라고 하고, 콤퍼레이터(40)의 출력 단자와 전원 회로(30)의 입력 단자가 전기적으로 접속된 접속 부분을 노드(N12)라고 하고, 전원 회로(30)의 출력 단자와 고주파 증폭 회로(10)가 전기적으로 접속된 접속 부분을 노드(N13)라고 한다. 또한 반도체 장치(110)에서, 콤퍼레이터(40)의 출력 단자와 평활 회로(45)의 입력 단자가 전기적으로 접속된 접속 부분을 노드(N14)라고 하고, 평활 회로(45)의 출력 단자와 전원 회로(30)의 입력 단자가 전기적으로 접속된 접속 부분을 노드(N15)라고 한다.
도 1의 (C)는 포락선 검파 회로(20)의 구성예를 나타낸 회로도이다. 도 1의 (C)에 나타낸 포락선 검파 회로(20)는 트랜지스터(T21), 용량 소자(C21), 및 저항 소자(R21)를 포함한다. 또한 포락선 검파 회로(20)는 입력 단자(IN) 및 출력 단자(OUT)를 포함한다.
포락선 검파 회로(20)에서, 입력 단자(IN)는 트랜지스터(T21)의 게이트, 그리고 트랜지스터(T21)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 트랜지스터(T21)의 소스 및 드레인 중 다른 쪽은 용량 소자(C21)의 한쪽 단자, 저항 소자(R21)의 한쪽 단자, 및 출력 단자(OUT)에 전기적으로 접속된다. 용량 소자(C21)의 다른 쪽 단자 및 저항 소자(R21)의 다른 쪽 단자는 예를 들어 기준 전위에 전기적으로 접속된다. 트랜지스터(T21)에서는 트랜지스터(T21)의 게이트와 소스 및 드레인 중 한쪽이 전기적으로 접속되고, 트랜지스터(T21)는 다이오드로서의 기능을 갖는다.
<트랜지스터>
여기서, 트랜지스터(T21)는 OS 트랜지스터이다. OS 트랜지스터는 오프 전류가 매우 낮고, 고온 환경하에서도 오프 전류가 증가되기 어렵고, 소스와 드레인 사이에 높은 전압을 인가할 수 있고, 박막법 등의 방법을 사용하여 형성할 수 있기 때문에 적층하여 제공할 수 있고, Si 트랜지스터(단결정 실리콘 기판에 형성된 트랜지스터)와 같은 제조 장치를 사용하여 제작할 수 있기 때문에 낮은 비용으로 제작할 수 있다는 등의 특징을 갖는다.
OS 트랜지스터의 채널 형성 영역에 사용되는 금속 산화물은 인듐(In) 및 아연(Zn) 중 적어도 한쪽을 포함하는 산화물 반도체인 것이 바람직하다. 이와 같은 산화물 반도체로서는, In-M-Zn 산화물(원소 M은 예를 들어 Al, Ga, Y, 또는 Sn)이 대표적이다. 전자 공여체(도너)가 되는 수분, 수소 등의 불순물을 저감하고, 또한 산소 결손도 저감함으로써, 산화물 반도체를 i형(진성) 또는 실질적으로 i형으로 할 수 있다. 이와 같은 산화물 반도체는 고순도화된 산화물 반도체라고 부를 수 있다. OS 트랜지스터의 자세한 사항에 대해서는, 실시형태 2 및 실시형태 3에서 설명한다.
예를 들어 트랜지스터(T21)의 채널 형성 영역에 인듐, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류), 아연 중 적어도 하나를 포함하는 금속 산화물을 사용할 수 있다. 특히, 인듐, 갈륨, 아연으로 이루어지는 금속 산화물인 것이 바람직하다.
OS 트랜지스터는 박막법 등의 방법을 사용하여 형성할 수 있기 때문에, 예를 들어 단결정 실리콘 기판에 형성된 Si 트랜지스터를 사용하여 구성된 회로 위 등에 트랜지스터(T21)를 적층하여 제공할 수 있다. 즉 단결정 실리콘 기판에 형성된 Si 트랜지스터를 사용하여, 반도체 장치(100)에 포함되는 포락선 검파 회로(20) 이외의 구성 요소를 구성하고, 포락선 검파 회로(20)를 상기 구성 요소 위에 적층하여 제공함으로써, 반도체 장치(100)의 회로 면적의 확대를 억제할 수 있다(반도체 장치(100)를 소형화할 수 있음).
또한 트랜지스터(T21)는 백 게이트를 포함하여도 좋다. 트랜지스터(T21)가 백 게이트를 포함하는 경우, 트랜지스터(T21)의 백 게이트에 소정의 전위를 인가함으로써, 트랜지스터(T21)의 문턱 전압을 증감시킬 수 있다. 또는 트랜지스터(T21)의 백 게이트와 트랜지스터(T21)의 게이트를 전기적으로 접속함으로써, 트랜지스터(T21)의 온 전류를 크게 할 수 있다.
<반도체 장치의 동작예>
도 2의 (A)를 사용하여 반도체 장치(100)의 동작예에 대하여 설명한다. 도 2의 (A)는 출력 단자(SIO_OUT)와 노드(N11) 내지 노드(N13)의 전위 관계를 나타낸 도면이다. 도 2의 (A)에서는 출력 단자(SIO_OUT)의 전위를 전위(VSIO)라고 표기하고, 노드(N11) 내지 노드(N13)의 전위를 각각 전위(VN11) 내지 전위(VN13)라고 표기한다.
도 2의 (A)에는 일례로서, 반도체 장치(100)의 입력 단자(SII_IN)에 진폭 변조된 고주파 신호가 입력된 경우를 나타내었다. 반도체 장치(100)의 입력 단자(SII_IN)에 입력된 고주파 신호는 고주파 증폭 회로(10)에 의하여 증폭되고, 출력 단자(SIO_OUT)에 출력된다.
출력 단자(SIO_OUT)에 출력된 신호(전위(VSIO)라고 표기됨)는 포락선 검파 회로(20)에 입력되고, 포락선 검파 회로(20)는 입력된 신호로부터 반송파의 고주파 성분을 제거하고 노드(N11)에 출력한다. 노드(N11)에 출력된 신호(전위(VN11)라고 표기됨)는 포락선 검파 회로(20)에 입력된 신호의 포락선과 비슷한 파형이 된다.
콤퍼레이터(40)는 노드(N11)에 출력된 신호와 입력 단자(REF_IN)에 공급된 전위를 비교하여 노드(N12)에 출력한다. 또한 도 2의 (A)에는, 출력 단자(SIO_OUT)에 출력된 신호의 진폭이 기간 D11과 기간 D12에서 다른 경우를 나타내었다. 도 2의 (A)에는, 출력 단자(SIO_OUT)에 출력된 신호의 진폭에 따라 노드(N11)에 출력된 신호가 변화되고, 노드(N12)에 출력된 신호(전위(VN12)라고 표기됨)가 변화되는 상태를 나타내었다.
구체적으로는, 기간 D12에 출력 단자(SIO_OUT)에 출력된 신호의 진폭은 기간 D11에 출력된 신호의 진폭보다 작다. 기간 D12에 노드(N11)에 출력된 신호의 진폭도 기간 D11에 출력된 신호의 진폭보다 작고, 기간 D12의 전위(VN12)는 기간 D11의 전위(VN12)보다 낮다.
전원 회로(30)는 노드(N12)에 출력된 신호를 참조하여, 노드(N13)에 전원 전위(전위(VN13)라고 표기함)를 출력한다. 또한 도 2의 (A)에는 전위(VN12)와 전위(VN13)가 같은 전위인 경우를 나타내었지만, 전위(VN12)와 전위(VN13)는 다른 전위이어도 좋다.
다음으로, 도 2의 (B)를 사용하여 반도체 장치(110)의 동작예에 대하여 설명한다. 반도체 장치(110)에서, 출력 단자(SIO_OUT)의 전위 및 노드(N11)의 전위는 반도체 장치(100)와 같기 때문에, 도 2의 (B)에서는 출력 단자(SIO_OUT)의 전위를 생략한다. 도 2의 (B)는 노드(N11), 입력 단자(REF_IN), 및 노드(N13) 내지 노드(N15)의 전위 관계를 나타낸 도면이다.
도 2의 (B)에서는, 노드(N11)의 전위를 전위(VN11)라고 표기하고, 입력 단자(REF_IN)의 전위를 전위(VREF)라고 표기하고, 노드(N13) 내지 노드(N15)의 전위를 각각 전위(VN13) 내지 전위(VN15)라고 표기한다. 또한 도 2의 (B)에서는, 도면을 명확하게 하기 위하여 전위(VN11)와 전위(VREF), 전위(VN14), 그리고 전위(VN15)와 전위(VN13)로 나누어 그래프화하였다.
도 2의 (B)에서, 전위(VN11)는 반도체 장치(100)와 같기 때문에 설명을 생략하고, 콤퍼레이터(40)는 노드(N11)에 출력된 신호와 입력 단자(REF_IN)에 공급된 전위를 비교하여 노드(N14)에 출력한다. 여기서, 콤퍼레이터(40)는 입력 신호에 대한 응답성이 높다고 가정하여, 전위(VN14)를 나타내었다.
즉 전위(VN11)가 전위(VREF)보다 높은 경우, 콤퍼레이터(40)는 출력할 수 있는 높은 전위(하이 레벨이라고도 함)를 노드(N14)에 출력하고, 전위(VN11)가 전위(VREF)보다 낮은 경우, 콤퍼레이터(40)는 출력할 수 있는 낮은 전위(로 레벨이라고도 함)를 노드(N14)에 출력한다. 그리고 평활 회로(45)는 노드(N14)에 출력된 신호를 평활화하고, 노드(N15)에 출력한다.
도 2의 (B)에서도 도 2의 (A)와 마찬가지로, 기간 D12에 노드(N11)에 출력된 신호의 진폭은 기간 D11에 출력된 신호의 진폭보다 작다. 전위(VN11)가 전위(VREF)보다 높은 경우, 콤퍼레이터(40)는 하이 레벨을 출력하기 때문에, 노드(N14)가 하이 레벨인 시간은 기간 D11보다 기간 D12에서 더 짧다. 평활 회로(45)는 노드(N14)에 출력된 신호를 평활화하고, 기간 D12의 전위(VN15)는 기간 D11의 전위(VN15)보다 낮다.
전원 회로(30)는 노드(N15)에 출력된 신호를 참조하여, 노드(N13)에 전원 전위(전위(VN13)라고 표기함)를 출력한다. 또한 도 2의 (B)에는 전위(VN15)와 전위(VN13)가 같은 전위인 경우를 나타내었지만, 전위(VN15)와 전위(VN13)는 다른 전위이어도 좋다.
<반도체 장치의 구성예 2>
또한 반도체 장치(100)는 콤퍼레이터(40) 대신에 가산 회로를 포함하여도 좋다. 도 3의 (A)는 반도체 장치(120)의 구성예를 나타낸 블록도이다. 반도체 장치(120)는 콤퍼레이터(40) 대신에 연산 증폭기(51), 연산 증폭기(52), 및 저항 소자(R51) 내지 저항 소자(R55)를 포함한다.
포락선 검파 회로(20)의 출력 단자는 저항 소자(R51)의 한쪽 단자에 전기적으로 접속되고, 저항 소자(R51)의 다른 쪽 단자는 연산 증폭기(51)의 반전 입력 단자(도 3의 (A)에서는 "-"라고 표기함), 저항 소자(R52)의 한쪽 단자, 및 저항 소자(R53)의 한쪽 단자에 전기적으로 접속되고, 저항 소자(R52)의 다른 쪽 단자는 입력 단자(REF_IN)에 전기적으로 접속된다. 연산 증폭기(51)의 비반전 입력 단자(도 3의 (A)에서는 "+"라고 표기함)는 기준 전위에 전기적으로 접속된다.
저항 소자(R53)의 다른 쪽 단자는 저항 소자(R54)의 한쪽 단자 및 연산 증폭기(51)의 출력 단자에 전기적으로 접속되고, 저항 소자(R54)의 다른 쪽 단자는 저항 소자(R55)의 한쪽 단자 및 연산 증폭기(52)의 반전 입력 단자에 전기적으로 접속되고, 연산 증폭기(52)의 비반전 입력 단자는 기준 전위에 전기적으로 접속된다. 저항 소자(R55)의 다른 쪽 단자는 연산 증폭기(52)의 출력 단자 및 전원 회로(30)의 입력 단자에 전기적으로 접속된다.
반도체 장치(120)에서, 포락선 검파 회로(20)의 출력 단자와 저항 소자(R51)의 한쪽 단자가 전기적으로 접속된 접속 부분을 노드(N16)라고 하고, 저항 소자(R55)의 다른 쪽 단자, 연산 증폭기(52)의 출력 단자, 및 전원 회로(30)의 입력 단자가 전기적으로 접속된 접속 부분을 노드(N17)라고 한다. 연산 증폭기(51), 연산 증폭기(52), 및 저항 소자(R51) 내지 저항 소자(R55)는 가산 회로(50)를 구성한다. 또한 반도체 장치(120)에서, 반도체 장치(100)와 같은 구성 요소에 대해서는 설명을 생략한다.
도 3의 (B)는 출력 단자(SIO_OUT), 노드(N16), 노드(N17), 및 노드(N13)의 전위 관계를 나타낸 도면이다. 도 3의 (B)에서는, 출력 단자(SIO_OUT)의 전위를 전위(VSIO)라고 표기하고, 노드(N16)의 전위를 전위(VN16)라고 표기하고, 노드(N17)의 전위를 전위(VN17)라고 표기하고, 노드(N13)의 전위를 전위(VN13)라고 표기한다. 또한 전위(VSIO)와 전위(VN16)는 각각 반도체 장치(100)에서의 전위(VSIO)와 전위(VN11)와 같기 때문에(도 2의 (A) 참조), 설명을 생략한다.
가산 회로(50)에서는, 예를 들어 저항 소자(R51) 내지 저항(R53)의 저항값을 같은 값으로 하고, 저항 소자(R54)와 저항 소자(R55)의 저항값을 같은 값으로 할 수 있다. 저항 소자(R51) 내지 저항 소자(R53)의 저항값을 같은 값으로 하고, 또한 저항 소자(R54)와 저항 소자(R55)의 저항값을 같은 값으로 한 경우, 가산 회로(50)는 노드(N16)에 출력된 신호와 입력 단자(REF_IN)에 공급된 전위를 가산하여 노드(N17)에 출력한다. 즉 가산 회로(50)는 노드(N17)의 전위를, 노드(N16)의 전위와 입력 단자(REF_IN)에 공급된 전위를 가산한 전위로 할 수 있다. 또한 입력 단자(REF_IN)에 공급되는 전위는, 고주파 증폭 회로(10)의 출력 신호와 고주파 증폭 회로(10)에 공급되는 전원 전위의 마진을 고려한 전위인 것이 바람직하다.
전원 회로(30)는 노드(N17)에 출력된 신호를 참조하여, 노드(N13)에 전원 전위(전위(VN13)라고 표기함)를 출력한다. 도 3의 (B)에는 전위(VN17)와 전위(VN13)가 같은 전위인 경우를 나타내었지만, 전위(VN17)와 전위(VN13)는 다른 전위이어도 좋다.
<반도체 장치>
본 실시형태에서는, 고주파 증폭 회로, 포락선 검파 회로, 및 전원 회로를 포함하는 반도체 장치(100), 반도체 장치(110), 및 반도체 장치(120)에 대하여 설명하였다. 반도체 장치(100), 반도체 장치(110), 및 반도체 장치(120)에서, 전원 회로(30)는 고주파 증폭 회로(10)에 의하여 출력 단자(SIO_OUT)에 출력되는 신호의 진폭에 대응한 전원 전위를 공급할 수 있다. 즉 출력 단자(SIO_OUT)에 출력되는 신호의 진폭이 작은 경우에는, 고주파 증폭 회로(10)에 공급하는 전원 전위를 낮게 함으로써, 반도체 장치의 소비 전력을 감소할 수 있다.
또한 OS 트랜지스터를 사용하여 포락선 검파 회로(20)를 구성함으로써, 예를 들어 단결정 실리콘 기판에 형성된 Si 트랜지스터를 사용하여 구성된 회로 위 등에 포락선 검파 회로(20)를 적층하여 제공할 수 있다. 포락선 검파 회로(20)를 적층하여 제공함으로써, 반도체 장치의 회로 면적의 확대를 억제할 수 있다(반도체 장치를 소형화할 수 있음).
또한 본 실시형태에서는, OS 트랜지스터를 사용하여 포락선 검파 회로(20)를 구성하는 예에 대하여 설명하였지만, 콤퍼레이터(40) 등, 반도체 장치(100)(또는 반도체 장치(110) 또는 반도체 장치(120))에 포함되는 포락선 검파 회로(20) 이외의 구성 요소를 OS 트랜지스터를 사용하여 구성하여도 좋다.
또한 본 실시형태는 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 앞의 실시형태에서 설명한 반도체 장치에 적용할 수 있는 트랜지스터의 구성에 대하여 설명한다. 일례로서 상이한 전기 특성을 갖는 트랜지스터를 적층하여 제공하는 구성에 대하여 설명한다. 상기 구성으로 함으로써, 반도체 장치의 설계 자유도를 높일 수 있다. 또한 상이한 전기 특성을 갖는 트랜지스터를 적층하여 제공함으로써, 반도체 장치의 집적도를 높일 수 있다.
반도체 장치의 단면 구조의 일부를 도 4에 나타내었다. 도 4에 나타낸 반도체 장치는 트랜지스터(550)와, 트랜지스터(500)와, 용량 소자(600)를 포함한다. 도 6의 (A)는 트랜지스터(500)의 채널 길이 방향의 단면도이고, 도 6의 (B)는 트랜지스터(500)의 채널 폭 방향의 단면도이고, 도 6의 (C)는 트랜지스터(550)의 채널 폭 방향의 단면도이다.
예를 들어 트랜지스터(500)는 앞의 실시형태에서 설명한 트랜지스터(T21)에 상당하고, 트랜지스터(500)는 제 1 게이트(톱 게이트 또는 단순히 게이트라고도 함)에 더하여 제 2 게이트(보텀 게이트, 백 게이트라고도 함)를 포함한다. 또한 트랜지스터(550)는 예를 들어 반도체 장치(100)에 포함되는 포락선 검파 회로(20) 이외의 구성 요소를 구성하는 트랜지스터에 상당하고, 용량 소자(600)는 용량 소자(C21)에 상당한다.
트랜지스터(500)는 OS 트랜지스터이다. 트랜지스터(500)는 오프 전류가 매우 낮고, 고온 환경하에서도 오프 전류가 증가되기 어렵고, 소스와 드레인 사이에 높은 전압을 인가할 수 있고, 박막법 등의 방법을 사용하여 형성할 수 있기 때문에 적층하여 제공할 수 있고, Si 트랜지스터와 같은 제조 장치를 사용하여 제작할 수 있기 때문에 낮은 비용으로 제작할 수 있다는 등의 특징을 갖는다.
도 4에서, 트랜지스터(500)는 트랜지스터(550) 위쪽에 제공되고, 용량 소자(600)는 트랜지스터(550) 및 트랜지스터(500) 위쪽에 제공되어 있다.
트랜지스터(550)는 기판(311) 위에 제공되고, 도전체(316), 절연체(315), 기판(311)의 일부로 이루어지는 반도체 영역(313), 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(314a) 및 저저항 영역(314b)을 포함한다.
도 6의 (C)에 나타낸 바와 같이, 트랜지스터(550)에서는 반도체 영역(313)의 상면 및 채널 폭 방향의 측면이 절연체(315)를 개재하여 도전체(316)로 덮여 있다. 이와 같이 트랜지스터(550)를 Fin형으로 하면, 실효적인 채널 폭이 증대되기 때문에, 트랜지스터(550)의 온 특성을 향상시킬 수 있다. 또한 게이트 전극의 전계의 기여를 높일 수 있기 때문에, 트랜지스터(550)의 오프 특성을 향상시킬 수 있다.
또한 트랜지스터(550)는 p채널형 트랜지스터 및 n채널형 트랜지스터 중 어느 쪽이어도 좋다.
반도체 영역(313)에서 채널이 형성되는 영역, 그 근방의 영역, 소스 영역 또는 드레인 영역이 되는 저저항 영역(314a) 및 저저항 영역(314b) 등에서 실리콘계 반도체 등의 반도체를 포함하는 것이 바람직하고, 단결정 실리콘을 포함하는 것이 바람직하다. 또는 Ge(저마늄), SiGe(실리콘 저마늄), GaAs(갈륨 비소), GaAlAs(갈륨 알루미늄 비소) 등을 포함하는 재료로 형성하여도 좋다. 결정 격자에 응력을 가하여 격자 간격을 변화시킴으로써 유효 질량을 제어한 실리콘을 사용한 구성으로 하여도 좋다. 또는 GaAs와 GaAlAs 등을 사용함으로써, 트랜지스터(550)를 HEMT로 하여도 좋다.
저저항 영역(314a) 및 저저항 영역(314b)은 반도체 영역(313)에 적용되는 반도체 재료에 더하여 비소, 인 등의 n형 도전성을 부여하는 원소 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함한다.
게이트 전극으로서 기능하는 도전체(316)에는 비소, 인 등의 n형 도전성을 부여하는 원소, 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함하는 실리콘 등의 반도체 재료, 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용할 수 있다.
또한 도전체의 재료에 따라 일함수가 결정되기 때문에, 상기 도전체의 재료를 선택함으로써 트랜지스터의 문턱 전압을 조정할 수 있다. 구체적으로는, 도전체에 질화 타이타늄이나 질화 탄탈럼 등의 재료를 사용하는 것이 바람직하다. 또한 도전성과 매립성을 양립하기 위하여 도전체에 텅스텐이나 알루미늄 등의 금속 재료를 적층으로 하여 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 내열성의 관점에서 바람직하다.
트랜지스터(550)는 SOI(Silicon on Insulator) 기판 등을 사용하여 형성하여도 좋다.
또한 SOI 기판으로서는, 경면(鏡面) 연마 웨이퍼에 산소 이온을 주입한 후, 고온 가열을 수행하여 표면에서 일정한 깊이에 산화층을 형성하고, 표면층에 생긴 결함을 소멸시킴으로써 형성된 SIMOX(Separation by Implanted Oxygen) 기판이나, 수소 이온 주입에 의하여 형성된 미소한 공동(void)의 가열 처리에 의한 성장을 이용하여 반도체 기판을 벽개(劈開)하는 스마트 컷법, ELTRAN법(등록 상표: Epitaxial Layer Transfer) 등을 사용하여 형성된 SOI 기판을 사용하여도 좋다. 단결정 기판을 사용하여 형성된 트랜지스터는 채널 형성 영역에 단결정 반도체를 포함한다.
또한 도 4에 나타낸 트랜지스터(550)는 일례이고, 그 구성에 한정되지 않고, 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다. 예를 들어 반도체 장치를 OS 트랜지스터만을 사용한 단극성 회로(n채널형 트랜지스터만 등, 극성이 같은 트랜지스터만으로 구성된 회로를 의미함)로 하는 경우, 도 5에 나타낸 바와 같이, 트랜지스터(550)의 구성을 트랜지스터(500)의 구성과 같게 하면 좋다. 또한 트랜지스터(500)의 자세한 사항에 대해서는 후술한다.
트랜지스터(550)를 덮어 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)가 순차적으로 적층되어 제공되어 있다.
절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는, 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄 등을 사용하면 좋다.
또한 본 명세서에서 산화질화 실리콘이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 실리콘이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다. 또한 본 명세서에서 산화질화 알루미늄이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 알루미늄이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
절연체(322)는 그 아래쪽에 제공되는 트랜지스터(550) 등으로 인하여 생기는 단차를 평탄화하는 평탄화막으로서의 기능을 가져도 좋다. 예를 들어 절연체(322)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
또한 절연체(324)에는, 기판(311) 또는 트랜지스터(550) 등으로부터 트랜지스터(500)가 제공되는 영역으로 수소나 불순물이 확산되지 않도록 하는 배리어성을 갖는 막을 사용하는 것이 바람직하다.
수소에 대한 배리어성을 갖는 막에는, 예를 들어 CVD법에 의하여 형성한 질화 실리콘을 사용할 수 있다. 여기서, 트랜지스터(500) 등 산화물 반도체를 포함하는 반도체 소자로 수소가 확산되면, 상기 반도체 소자의 특성이 저하하는 경우가 있다. 따라서 트랜지스터(500)와 트랜지스터(550) 사이에 수소의 확산을 억제하는 막을 사용하는 것이 바람직하다. 수소의 확산을 억제하는 막이란, 구체적으로는 수소의 이탈량이 적은 막이다.
수소의 이탈량은 예를 들어 승온 이탈 가스 분석법(TDS) 등을 사용하여 분석할 수 있다. 예를 들어 절연체(324)의 수소의 이탈량은, TDS 분석에서 막의 표면 온도가 50℃ 내지 500℃의 범위에서 수소 원자로 환산한 이탈량이 절연체(324)의 면적당으로 환산하여 10Х1015atoms/cm2 이하, 바람직하게는 5Х1015atoms/cm2 이하이면 좋다.
또한 절연체(326)는 절연체(324)보다 유전율이 낮은 것이 바람직하다. 예를 들어 절연체(326)의 비유전율은 4 미만이 바람직하고, 3 미만이 더 바람직하다. 또한 예를 들어 절연체(326)의 비유전율은 절연체(324)의 비유전율의 0.7배 이하가 바람직하고, 0.6배 이하가 더 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다.
또한 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는 용량 소자(600) 또는 트랜지스터(500)에 접속되는 도전체(328) 및 도전체(330) 등이 매립되어 있다. 또한 도전체(328) 및 도전체(330)는 플러그 또는 배선으로서의 기능을 갖는다. 또한 플러그 또는 배선으로서의 기능을 갖는 도전체에는, 복수의 구성을 합쳐서 동일한 부호를 부여하는 경우가 있다. 또한 본 명세서 등에서 배선과, 배선에 접속되는 플러그가 일체물이어도 좋다. 즉 도전체의 일부가 배선으로서 기능하는 경우, 그리고 도전체의 일부가 플러그로서 기능하는 경우도 있다.
각 플러그 및 배선(도전체(328), 도전체(330) 등)의 재료로서는, 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전성 재료를 단층으로 또는 적층하여 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 텅스텐을 사용하는 것이 바람직하다. 또는 알루미늄이나 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써, 배선 저항을 저감할 수 있다.
절연체(326) 및 도전체(330) 위에 배선층을 제공하여도 좋다. 예를 들어 도 4에서는 절연체(350), 절연체(352), 및 절연체(354)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(350), 절연체(352), 및 절연체(354)에는 도전체(356)가 형성되어 있다. 도전체(356)는 트랜지스터(550)에 접속되는 플러그 또는 배선으로서의 기능을 갖는다. 또한 도전체(356)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(350)로서는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 또한 도전체(356)는 수소에 대한 배리어성을 갖는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 갖는 절연체(350)의 개구부에 수소에 대한 배리어성을 갖는 도전체가 형성된다. 상기 구성으로 함으로써, 트랜지스터(550)와 트랜지스터(500)를 배리어층에 의하여 분리할 수 있기 때문에, 트랜지스터(550)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
또한 수소에 대한 배리어성을 갖는 도전체에는, 예를 들어 질화 탄탈럼 등을 사용하는 것이 좋다. 또한 질화 탄탈럼과 도전성이 높은 텅스텐을 적층함으로써, 배선으로서의 도전성을 유지한 채, 트랜지스터(550)로부터의 수소의 확산을 억제할 수 있다. 이 경우, 수소에 대한 배리어성을 갖는 질화 탄탈럼층이, 수소에 대한 배리어성을 갖는 절연체(350)와 접하는 구성이 바람직하다.
절연체(354) 및 도전체(356) 위에 배선층을 제공하여도 좋다. 예를 들어 도 4에서는 절연체(360), 절연체(362), 및 절연체(364)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(360), 절연체(362), 및 절연체(364)에는 도전체(366)가 형성되어 있다. 도전체(366)는 플러그 또는 배선으로서의 기능을 갖는다. 또한 도전체(366)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(360)로서는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 또한 도전체(366)는 수소에 대한 배리어성을 갖는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 갖는 절연체(360)의 개구부에 수소에 대한 배리어성을 갖는 도전체가 형성된다. 상기 구성으로 함으로써, 트랜지스터(550)와 트랜지스터(500)를 배리어층에 의하여 분리할 수 있기 때문에, 트랜지스터(550)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
절연체(364) 및 도전체(366) 위에 배선층을 제공하여도 좋다. 예를 들어 도 4에서는 절연체(370), 절연체(372), 및 절연체(374)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(370), 절연체(372), 및 절연체(374)에는 도전체(376)가 형성되어 있다. 도전체(376)는 플러그 또는 배선으로서의 기능을 갖는다. 또한 도전체(376)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(370)로서는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 또한 도전체(376)는 수소에 대한 배리어성을 갖는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 갖는 절연체(370)의 개구부에 수소에 대한 배리어성을 갖는 도전체가 형성된다. 상기 구성으로 함으로써, 트랜지스터(550)와 트랜지스터(500)를 배리어층에 의하여 분리할 수 있기 때문에, 트랜지스터(550)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
절연체(374) 및 도전체(376) 위에 배선층을 제공하여도 좋다. 예를 들어 도 4에서는 절연체(380), 절연체(382), 및 절연체(384)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(380), 절연체(382), 및 절연체(384)에는 도전체(386)가 형성되어 있다. 도전체(386)는 플러그 또는 배선으로서의 기능을 갖는다. 또한 도전체(386)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(380)로서는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 또한 도전체(386)는 수소에 대한 배리어성을 갖는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 갖는 절연체(380)의 개구부에 수소에 대한 배리어성을 갖는 도전체가 형성된다. 상기 구성으로 함으로써, 트랜지스터(550)와 트랜지스터(500)를 배리어층에 의하여 분리할 수 있기 때문에, 트랜지스터(550)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
도전체(356)를 포함하는 배선층, 도전체(366)를 포함하는 배선층, 도전체(376)를 포함하는 배선층, 및 도전체(386)를 포함하는 배선층에 대하여 앞에서 설명하였지만, 본 실시형태에 따른 반도체 장치는 이에 한정되는 것이 아니다. 도전체(356)를 포함하는 배선층과 같은 배선층을 3층 이하로 하여도 좋고, 도전체(356)를 포함하는 배선층과 같은 배선층을 5층 이상으로 하여도 좋다.
절연체(384) 위에는 절연체(510), 절연체(512), 절연체(514), 및 절연체(516)가 순차적으로 적층되어 제공되어 있다. 절연체(510), 절연체(512), 절연체(514), 및 절연체(516) 중 어느 것에는, 산소나 수소에 대한 배리어성을 갖는 물질을 사용하는 것이 바람직하다.
예를 들어 절연체(510) 및 절연체(514)에는, 기판(311) 또는 트랜지스터(550)가 제공되는 영역 등으로부터 트랜지스터(500)가 제공되는 영역으로 확산되는 수소나 불순물에 대한 배리어성을 갖는 막을 사용하는 것이 바람직하다. 따라서 절연체(324)와 같은 재료를 사용할 수 있다.
수소에 대한 배리어성을 갖는 막에는, 예를 들어 CVD법에 의하여 형성한 질화 실리콘을 사용할 수 있다. 여기서, 트랜지스터(500) 등 산화물 반도체를 포함하는 반도체 소자로 수소가 확산되면, 상기 반도체 소자의 특성이 저하하는 경우가 있다. 따라서 트랜지스터(500)와 트랜지스터(550) 사이에 수소의 확산을 억제하는 막을 사용하는 것이 바람직하다.
또한 수소에 대한 배리어성을 갖는 막으로서, 예를 들어 절연체(510) 및 절연체(514)에는 산화 알루미늄, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
특히 산화 알루미늄은 산소, 및 트랜지스터의 전기 특성의 변동 요인이 되는 수소, 수분 등의 불순물의 양쪽에 대하여 막을 투과시키지 않도록 하는 차단 효과가 크다. 따라서 산화 알루미늄은 트랜지스터의 제작 공정 중 및 제작 후에 수소, 수분 등의 불순물이 트랜지스터(500)에 혼입되는 것을 방지할 수 있다. 또한 트랜지스터(500)를 구성하는 산화물로부터 산소가 방출되는 것을 억제할 수 있다. 그러므로 트랜지스터(500)에 대한 보호막으로서 사용하는 것에 적합하다.
또한 예를 들어 절연체(512) 및 절연체(516)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한 이들 절연체에 유전율이 비교적 낮은 재료를 적용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 예를 들어 절연체(512) 및 절연체(516)로서 산화 실리콘막이나 산화질화 실리콘막 등을 사용할 수 있다.
또한 절연체(510), 절연체(512), 절연체(514), 및 절연체(516)에는 도전체(518) 및 트랜지스터(500)를 구성하는 도전체(예를 들어 도전체(503)) 등이 매립되어 있다. 또한 도전체(518)는 용량 소자(600) 또는 트랜지스터(550)에 접속되는 플러그 또는 배선으로서의 기능을 갖는다. 도전체(518)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
특히 절연체(510) 및 절연체(514)와 접하는 영역의 도전체(518)는 산소, 수소, 및 물에 대한 배리어성을 갖는 도전체인 것이 바람직하다. 상기 구성으로 함으로써, 트랜지스터(550)와 트랜지스터(500)를 산소, 수소, 및 물에 대한 배리어성을 갖는 층에 의하여 분리할 수 있기 때문에, 트랜지스터(550)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
절연체(516) 위쪽에는 트랜지스터(500)가 제공되어 있다.
도 6의 (A) 및 (B)에 나타낸 바와 같이, 트랜지스터(500)는 절연체(514) 및 절연체(516)에 매립되도록 배치된 도전체(503)와, 절연체(516) 및 도전체(503) 위에 배치된 절연체(520)와, 절연체(520) 위에 배치된 절연체(522)와, 절연체(522) 위에 배치된 절연체(524)와, 절연체(524) 위에 배치된 산화물(530a)과, 산화물(530a) 위에 배치된 산화물(530b)과, 산화물(530b) 위에 서로 떨어져 배치된 도전체(542a) 및 도전체(542b)와, 도전체(542a) 및 도전체(542b) 위에 배치되고 도전체(542a)와 도전체(542b) 사이에 중첩하여 개구가 형성된 절연체(580)와, 개구의 밑면 및 측면에 배치된 절연체(545)와, 절연체(545)의 형성면에 배치된 도전체(560)를 포함한다.
또한 도 6의 (A) 및 (B)에 나타낸 바와 같이, 산화물(530a), 산화물(530b), 도전체(542a), 및 도전체(542b)와 절연체(580) 사이에 절연체(544)가 배치되는 것이 바람직하다. 또한 도 6의 (A) 및 (B)에 나타낸 바와 같이, 도전체(560)는 절연체(545)의 내측에 제공된 도전체(560a)와, 도전체(560a)의 내측에 매립되도록 제공된 도전체(560b)를 포함하는 것이 바람직하다. 또한 도 6의 (A) 및 (B)에 나타낸 바와 같이, 절연체(580), 도전체(560), 및 절연체(545) 위에 절연체(574)가 배치되는 것이 바람직하다.
또한 본 명세서 등에서, 산화물(530a) 및 산화물(530b)을 통틀어 산화물(530)이라고 하는 경우가 있다.
또한 채널이 형성되는 영역과 그 근방에서 산화물(530a) 및 산화물(530b)의 2층이 적층된 트랜지스터(500)의 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 산화물(530b)의 단층 또는 3층 이상의 적층 구성을 제공하는 구성으로 하여도 좋다.
또한 트랜지스터(500)에서는 도전체(560)를 2층의 적층 구성으로서 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 도전체(560)는 단층 구성이어도 좋고, 3층 이상의 적층 구성이어도 좋다. 또한 도 4, 도 5, 및 도 6의 (A)에 나타낸 트랜지스터(500)는 일례이고, 그 구성에 한정되지 않고, 회로 구성이나 구동 방법 등에 따라 적절한 트랜지스터를 사용하면 좋다.
여기서, 도전체(560)는 트랜지스터의 게이트 전극으로서 기능하고, 도전체(542a) 및 도전체(542b)는 각각 소스 전극 또는 드레인 전극으로서 기능한다. 상술한 바와 같이, 도전체(560)는 절연체(580)의 개구, 및 도전체(542a)와 도전체(542b) 사이의 영역에 매립되도록 형성된다. 도전체(560), 도전체(542a), 및 도전체(542b)의 배치는 절연체(580)의 개구에 대하여 자기 정합(self-aligned)적으로 선택된다. 즉 트랜지스터(500)에서, 게이트 전극을 소스 전극과 드레인 전극 사이에 자기 정합적으로 배치할 수 있다. 따라서 위치를 맞추기 위한 마진을 제공하지 않고 도전체(560)를 형성할 수 있기 때문에, 트랜지스터(500)의 점유 면적을 축소할 수 있다. 이로써, 반도체 장치의 미세화, 고집적화를 도모할 수 있다.
또한 도전체(560)가 도전체(542a)와 도전체(542b) 사이의 영역에 자기 정합적으로 형성되기 때문에, 도전체(560)는 도전체(542a) 또는 도전체(542b)와 중첩되는 영역을 갖지 않는다. 이로써, 도전체(560)와 도전체(542a) 및 도전체(542b) 사이에 형성되는 기생 용량을 저감할 수 있다. 따라서 트랜지스터(500)의 스위칭 속도가 향상되고, 도전체(560)는 트랜지스터(500)에 높은 주파수 특성을 부여할 수 있다.
도전체(560)는 제 1 게이트 전극으로서 기능하는 경우가 있다. 또한 도전체(503)는 제 2 게이트 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(503)에 인가하는 전위를 도전체(560)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(500)의 문턱 전압을 제어할 수 있다. 특히, 도전체(503)에 음의 전위를 인가함으로써, 트랜지스터(500)의 문턱 전압을 더 크게 하고, 오프 전류를 저감할 수 있다. 따라서 도전체(503)에 음의 전위를 인가하는 경우에는 인가하지 않는 경우보다 도전체(560)에 인가하는 전위가 0V일 때의 드레인 전류를 저감할 수 있다.
도전체(503)는 산화물(530) 및 도전체(560)와 중첩되도록 배치된다. 이로써, 도전체(560) 및 도전체(503)에 전위를 인가한 경우, 도전체(560)로부터 발생하는 전계와 도전체(503)로부터 발생하는 전계가 연결되므로, 산화물(530)에 형성되는 채널 형성 영역을 덮을 수 있다.
본 명세서 등에서는, 한 쌍의 게이트 전극(제 1 게이트 전극 및 제 2 게이트 전극)의 전계로 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구성을 surrounded channel(S-channel) 구성이라고 부른다. 또한 본 명세서 등에서 개시하는 S-channel 구성은 Fin형 구성 및 플레이너형 구성과는 다르다. S-channel 구성을 채용하면, 단채널 효과에 대한 내성이 높은, 즉 단채널 효과가 발생하기 어려운 트랜지스터로 할 수 있다.
또한 도전체(503)는 도전체(518)와 같은 구성을 갖고, 절연체(514) 및 절연체(516)의 개구의 내벽과 접하여 도전체(503a)가 형성되고, 그 내측에 도전체(503b)가 형성되어 있다. 또한 도전체(503a) 및 도전체(503b)가 적층된 트랜지스터(500)의 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 도전체(503)를 단층 또는 3층 이상의 적층 구성으로 하여도 좋다.
여기서 도전체(503a)에는 수소 원자, 수소 분자, 물 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는(상기 불순물이 투과하기 어려운) 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는(상기 산소가 투과하기 어려운) 도전성 재료를 사용하는 것이 바람직하다. 또한 본 명세서에서 불순물 또는 산소의 확산을 억제하는 기능이란, 상기 불순물 및 상기 산소 중 어느 하나 또는 모두의 확산을 억제하는 기능이다.
예를 들어 도전체(503a)가 산소의 확산을 억제하는 기능을 가짐으로써, 도전체(503b)가 산화되어 도전율이 저하하는 것을 억제할 수 있다.
또한 도전체(503)가 배선의 기능을 겸하는 경우, 도전체(503b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는, 도전성이 높은 도전성 재료를 사용하는 것이 바람직하다. 또한 본 실시형태에서 도전체(503)는 도전체(503a)와 도전체(503b)의 적층을 갖지만, 도전체(503)는 단층 구성이어도 좋다.
절연체(520), 절연체(522), 및 절연체(524)는 제 2 게이트 절연막으로서의 기능을 갖는다.
여기서, 산화물(530)과 접하는 절연체(524)로서는, 화학량론적 조성을 만족하는 산소보다 많은 산소를 포함하는 절연체를 사용하는 것이 바람직하다. 상기 산소는 가열에 의하여 막 내로부터 방출되기 쉽다. 본 명세서 등에서는, 가열에 의하여 방출되는 산소를 "과잉 산소"라고 부르는 경우가 있다. 즉 절연체(524)에는 과잉 산소를 포함하는 영역("과잉 산소 영역"이라고도 함)이 형성되어 있는 것이 바람직하다. 이와 같은 과잉 산소를 포함하는 절연체를 산화물(530)과 접하여 제공함으로써, 산화물(530) 내의 산소 결손(VO: oxygen vacancy라고도 함)을 저감하여, 트랜지스터(500)의 신뢰성을 향상시킬 수 있다. 또한 산화물(530) 내의 산소 결손에 수소가 들어간 경우, 상기 결함(이하 VOH라고 부르는 경우가 있음)은 도너로서 기능하고, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자가 생성되는 경우가 있다. 따라서 수소가 많이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다. 또한 산화물 반도체 내의 수소는 열, 전계 등의 스트레스에 의하여 이동하기 쉽기 때문에, 산화물 반도체에 수소가 많이 포함되면, 트랜지스터의 신뢰성이 악화될 우려도 있다. 본 발명의 일 형태에서는, 산화물(530) 내의 VOH를 가능한 한 저감하고, 고순도 진성 또는 실질적으로 고순도 진성으로 하는 것이 바람직하다. 이와 같이, VOH가 충분히 저감된 산화물 반도체를 얻기 위해서는, 산화물 반도체 내의 수분, 수소 등의 불순물을 제거하는 것("탈수" 또는 "탈수소화 처리"라고도 함)과, 산화물 반도체에 산소를 공급하여 산소 결손을 보전하는 것("가산소화 처리"라고도 함)이 중요하다. VOH 등의 불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
과잉 산소 영역을 갖는 절연체로서, 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란, TDS(Thermal Desorption Spectroscopy) 분석에서 산소 원자로 환산한 산소의 이탈량이 1.0Х1018atoms/cm3 이상, 바람직하게는 1.0Х1019atoms/cm3 이상, 더 바람직하게는 2.0Х1019atoms/cm3 이상 또는 3.0Х1020atoms/cm3 이상인 산화물막이다. 또한 상기 TDS 분석 시의 막의 표면 온도는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 400℃ 이하의 범위가 바람직하다.
또한 상기 과잉 산소 영역을 갖는 절연체와, 산화물(530)이 접한 상태로 가열 처리, 마이크로파 처리, 및 RF 처리 중 어느 하나 또는 복수가 수행되어도 좋다. 상기 처리를 수행함으로써, 산화물(530) 내의 물 또는 수소를 제거할 수 있다. 예를 들어 산화물(530)에서, VoH의 결합이 절단되는 반응, 즉 "VOH→Vo+H"라는 반응이 일어나, 탈수소화될 수 있다. 이때 발생한 수소의 일부는, 산소와 결합하여 H2O가 되고, 산화물(530) 또는 산화물(530) 근방의 절연체로부터 제거되는 경우가 있다. 또한 수소의 일부는 도전체(542)에 게터링되는 경우가 있다.
또한 상기 마이크로파 처리에는, 예를 들어 고밀도 플라스마를 발생시키는 전원을 갖는 장치 또는 기판 측에 RF를 인가하는 전원을 갖는 장치를 사용하는 것이 적합하다. 예를 들어 산소를 포함하는 가스와 고밀도 플라스마를 사용함으로써, 고밀도의 산소 라디칼을 생성할 수 있고, 기판 측에 RF를 인가함으로써, 고밀도 플라스마에 의하여 생성된 산소 라디칼을 산화물(530) 또는 산화물(530) 근방의 절연체 내에 효율적으로 도입할 수 있다. 또한 상기 마이크로파 처리에서는, 압력을 133Pa 이상, 바람직하게는 200Pa 이상, 더 바람직하게는 400Pa 이상으로 하면 좋다. 또한 마이크로파 처리를 수행하는 장치 내에 도입되는 가스로서는, 예를 들어 산소와 아르곤을 사용하고, 산소 유량비(O2/(O2+Ar))가 50% 이하, 바람직하게는 10% 이상 30% 이하에서 수행하는 것이 좋다.
또한 트랜지스터(500)의 제작 공정에서는, 산화물(530)의 표면이 노출된 상태로 가열 처리를 수행하는 것이 적합하다. 상기 가열 처리는, 예를 들어 100℃ 이상 450℃ 이하, 더 바람직하게는 350℃ 이상 400℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스의 분위기, 혹은 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어 가열 처리는 산소 분위기에서 수행하는 것이 바람직하다. 이 경우, 산화물(530)에 산소를 공급함으로써, 산소 결손(VO)을 저감할 수 있다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 질소 가스 또는 불활성 가스의 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보전하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행하여도 좋다. 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행한 후에, 연속하여 질소 가스 또는 불활성 가스의 분위기에서 가열 처리를 수행하여도 좋다.
또한 산화물(530)에 가산소화 처리를 수행함으로써, 공급된 산소에 의하여 산화물(530) 내의 산소 결손을 수복(修復)하는, 바꿔 말하면 "Vo+O→null"이라는 반응을 촉진시킬 수 있다. 또한 공급된 산소와 산화물(530) 내에 잔존한 수소가 반응함으로써, 상기 수소를 H2O로서 제거(탈수화)할 수 있다. 이에 의하여, 산화물(530) 내에 잔존한 수소가 산소 결손과 재결합하여 VOH가 형성되는 것을 억제할 수 있다.
또한 절연체(524)가 과잉 산소 영역을 갖는 경우, 절연체(522)는 산소(예를 들어 산소 원자, 산소 분자 등)의 확산을 억제하는 기능을 갖는(상기 산소가 투과하기 어려운) 것이 바람직하다.
절연체(522)가 산소나 불순물의 확산을 억제하는 기능을 가지면, 산화물(530)에 포함되는 산소가 절연체(520) 측으로 확산되지 않기 때문에 바람직하다. 또한 도전체(503)가 절연체(524)나 산화물(530)에 포함되는 산소와 반응하는 것을 억제할 수 있다.
절연체(522)에는, 예를 들어 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트), 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등을 포함하는 절연체를 단층으로 또는 적층하여 사용하는 것이 바람직하다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연막의 박막화로 인하여 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연막으로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위를 저감할 수 있다.
특히 불순물 및 산소 등의 확산을 억제하는 기능을 갖는(상기 산소가 투과하기 어려운) 절연성 재료인 알루미늄, 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 사용하는 것이 좋다. 알루미늄, 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체에는, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(522)를 형성한 경우, 절연체(522)는 산화물(530)로부터의 산소의 방출이나, 트랜지스터(500)의 주변부로부터 산화물(530)로의 수소 등의 불순물의 혼입을 억제하는 층으로서 기능한다.
또는 이들 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층시켜 사용하여도 좋다.
또한 절연체(520)는 열적으로 안정적인 것이 바람직하다. 예를 들어 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 적합하다. 또한 high-k 재료의 절연체를 산화 실리콘 또는 산화질화 실리콘과 조합함으로써, 열적으로 안정적이며 비유전율이 높은 적층 구성의 절연체(520)를 얻을 수 있다.
또한 도 6의 (A) 및 (B)에 나타낸 트랜지스터(500)는 제 2 게이트 절연막으로서 절연체(520), 절연체(522), 및 절연체(524)의 3층의 적층 구성을 갖지만, 제 2 게이트 절연막으로서 단층, 2층, 또는 4층 이상의 적층 구성을 가져도 좋다. 이 경우, 같은 재료로 이루어지는 적층 구성에 한정되지 않고, 상이한 재료로 이루어지는 적층 구성이어도 좋다.
트랜지스터(500)에서는, 채널 형성 영역을 포함하는 산화물(530)로서, 산화물 반도체로서 기능하는 금속 산화물을 사용한다. 예를 들어 산화물(530)로서, In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하는 것이 좋다.
산화물 반도체로서 기능하는 금속 산화물의 형성은 스퍼터링법에 의하여 수행하여도 좋고, ALD(Atomic Layer Deposition)법에 의하여 수행하여도 좋다. 또한 산화물 반도체로서 기능하는 금속 산화물에 대해서는, 다른 실시형태에서 자세히 설명한다.
또한 산화물(530)에서 채널 형성 영역으로서 기능하는 금속 산화물로서는, 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상의 것을 사용하는 것이 바람직하다. 이와 같이 밴드 갭이 넓은 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
산화물(530)은 산화물(530b) 아래에 산화물(530a)을 포함함으로써, 산화물(530a)보다 아래쪽에 형성된 구성물로부터 산화물(530b)로의 불순물의 확산을 억제할 수 있다.
또한 산화물(530)은 각 금속 원자의 원자수비가 상이한 복수의 산화물층의 적층 구성을 갖는 것이 바람직하다. 구체적으로는, 산화물(530a)에 사용하는 금속 산화물에서, 구성 원소 중의 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 구성 원소 중의 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(530a)에 사용하는 금속 산화물에서, In에 대한 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(530b)에 사용하는 금속 산화물에서, 원소 M에 대한 In의 원자수비가 산화물(530a)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 높은 것이 바람직하다.
또한 산화물(530a)의 전도대 하단의 에너지가 산화물(530b)의 전도대 하단의 에너지보다 높은 것이 바람직하다. 또한 바꿔 말하면, 산화물(530a)의 전자 친화력이 산화물(530b)의 전자 친화력보다 작은 것이 바람직하다.
여기서, 산화물(530a) 및 산화물(530b)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화된다. 산화물(530a) 및 산화물(530b)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화되거나 또는 연속 접합한다고 바꿔 말할 수도 있다. 이와 같이 하기 위해서는, 산화물(530a)과 산화물(530b)의 계면에 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는, 산화물(530a)과 산화물(530b)이 산소 이외에 공통의 원소를 포함함으로써(주성분으로 함으로써), 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 산화물(530b)이 In-Ga-Zn 산화물인 경우, 산화물(530a)로서 In-Ga-Zn 산화물, Ga-Zn 산화물, 산화 갈륨 등을 사용하는 것이 좋다.
이때, 캐리어의 주된 경로는 산화물(530b)이다. 산화물(530a)을 상술한 구성으로 함으로써, 산화물(530a)과 산화물(530b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 따라서 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지므로, 트랜지스터(500)는 높은 온 전류를 얻을 수 있다.
산화물(530b) 위에는 소스 전극 및 드레인 전극으로서 기능하는 도전체(542a) 및 도전체(542b)가 제공된다. 도전체(542a) 및 도전체(542b)에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 질화 탄탈럼 등의 금속 질화물막은 수소 또는 산소에 대한 배리어성을 갖기 때문에 바람직하다.
또한 도 6의 (A)에서는 도전체(542a) 및 도전체(542b)를 단층 구성으로 나타내었지만, 2층 이상의 적층 구성으로 하여도 좋다. 예를 들어 질화 탄탈럼막과 텅스텐막을 적층하는 것이 좋다. 또한 타이타늄막과 알루미늄막을 적층하여도 좋다. 또한 텅스텐막 위에 알루미늄막을 적층하는 2층 구성, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층하는 2층 구성, 타이타늄막 위에 구리막을 적층하는 2층 구성, 텅스텐막 위에 구리막을 적층하는 2층 구성으로 하여도 좋다.
또한 타이타늄막 또는 질화 타이타늄막과, 그 타이타늄막 또는 질화 타이타늄막 위에 중첩시켜 알루미늄막 또는 구리막을 적층하고, 그 위에 타이타늄막 또는 질화 타이타늄막을 더 형성하는 3층 구성, 몰리브데넘막 또는 질화 몰리브데넘막과, 그 몰리브데넘막 또는 질화 몰리브데넘막 위에 중첩시켜 알루미늄막 또는 구리막을 적층하고, 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 더 형성하는 3층 구성 등이 있다. 또한 산화 인듐, 산화 주석, 또는 산화 아연을 포함하는 투명 도전 재료를 사용하여도 좋다.
또한 도 6의 (A)에 나타낸 바와 같이, 산화물(530)과 도전체(542a)(도전체(542b))의 계면과 그 근방에는 저저항 영역으로서 영역(543a) 및 영역(543b)이 형성되는 경우가 있다. 이때, 영역(543a)은 소스 영역 및 드레인 영역 중 한쪽으로서 기능하고, 영역(543b)은 소스 영역 및 드레인 영역 중 다른 쪽으로서 기능한다. 또한 영역(543a)과 영역(543b) 사이의 영역에 채널 형성 영역이 형성된다.
상기 도전체(542a)(도전체(542b))를 산화물(530)과 접하도록 제공함으로써, 영역(543a)(영역(543b))의 산소 농도가 저감되는 경우가 있다. 또한 영역(543a)(영역(543b))에, 도전체(542a)(도전체(542b))에 포함되는 금속과, 산화물(530)의 성분을 포함하는 금속 화합물층이 형성되는 경우가 있다. 이와 같은 경우, 영역(543a)(영역(543b))의 캐리어 밀도가 증가하여 영역(543a)(영역(543b))은 저저항 영역이 된다.
절연체(544)는 도전체(542a) 및 도전체(542b)를 덮도록 제공되어, 도전체(542a) 및 도전체(542b)의 산화를 억제한다. 이때 절연체(544)는 산화물(530)의 측면을 덮어 절연체(524)와 접하도록 제공되어도 좋다.
절연체(544)로서는 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 네오디뮴, 란타넘, 및 마그네슘 등 중에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다. 또한 절연체(544)로서 질화산화 실리콘 또는 질화 실리콘 등을 사용할 수도 있다.
특히, 절연체(544)로서 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체인, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 특히, 하프늄 알루미네이트는 산화 하프늄막보다 내열성이 높다. 그러므로 추후의 공정에서의 가열 처리에서 결정화되기 어렵기 때문에 바람직하다. 또한 도전체(542a) 및 도전체(542b)가 내산화성을 갖는 재료이거나, 또는 산소를 흡수하여도 도전성이 현저하게 저하하지 않는 경우에는, 절연체(544)는 필수적인 구성이 아니다. 요구되는 트랜지스터 특성에 따라 적절히 설계하면 좋다.
절연체(544)를 포함함으로써, 절연체(580)에 포함되는 물 및 수소 등의 불순물이 절연체(545)를 통하여 산화물(530b)로 확산되는 것을 억제할 수 있다. 또한 절연체(580)에 포함되는 과잉 산소에 의하여 도전체(560)가 산화되는 것을 억제할 수 있다.
절연체(545)는 제 1 게이트 절연막으로서 기능한다. 절연체(545)는 상술한 절연체(524)와 마찬가지로, 산소를 과잉으로 포함하고 또한 가열에 의하여 산소가 방출되는 절연체를 사용하여 형성되는 것이 바람직하다.
구체적으로는, 과잉 산소를 포함하는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공(空孔)을 갖는 산화 실리콘을 사용할 수 있다. 특히, 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이므로 바람직하다.
과잉 산소를 포함하는 절연체를 절연체(545)로서 제공함으로써, 절연체(545)로부터 산화물(530b)의 채널 형성 영역에 산소를 효과적으로 공급할 수 있다. 또한 절연체(524)와 마찬가지로 절연체(545) 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연체(545)의 막 두께는 1nm 이상 20nm 이하로 하는 것이 바람직하다.
또한 절연체(545)에 포함되는 과잉 산소를 산화물(530)에 효율적으로 공급하기 위하여, 절연체(545)와 도전체(560) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(545)로부터 도전체(560)로의 산소의 확산을 억제하는 것이 바람직하다. 산소의 확산을 억제하는 금속 산화물을 제공함으로써, 절연체(545)로부터 도전체(560)로의 과잉 산소의 확산이 억제된다. 즉 산화물(530)에 공급하는 과잉 산소량의 감소를 억제할 수 있다. 또한 과잉 산소로 인한 도전체(560)의 산화를 억제할 수 있다. 상기 금속 산화물에는, 절연체(544)에 사용할 수 있는 재료를 사용하면 좋다.
또한 절연체(545)는 제 2 게이트 절연막과 마찬가지로 적층 구성으로 하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연막의 박막화로 인하여 누설 전류 등의 문제가 발생하는 경우가 있기 때문에, 게이트 절연막으로서 기능하는 절연체를 high-k 재료와 열적으로 안정적인 재료의 적층 구성으로 함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위를 저감할 수 있다. 또한 열적으로 안정적이며 비유전율이 높은 적층 구성으로 할 수 있다.
제 1 게이트 전극으로서 기능하는 도전체(560)는 도 6의 (A) 및 (B)에서는 2층 구성으로 나타내었지만, 단층 구성이어도 좋고, 3층 이상의 적층 구성이어도 좋다.
도전체(560a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 도전체(560a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(545)에 포함되는 산소에 의하여 도전체(560b)가 산화되어 도전율이 저하하는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 갖는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다. 또한 도전체(560a)로서, 산화물(530)에 적용할 수 있는 산화물 반도체를 사용할 수 있다. 그 경우, 도전체(560b)를 스퍼터링법에 의하여 성막함으로써, 도전체(560a)의 전기 저항값을 저하시켜 도전체로 할 수 있다. 이를 OC(Oxide Conductor) 전극이라고 부를 수 있다.
또한 도전체(560b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(560b)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(560b)를 적층 구성으로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구성으로 하여도 좋다.
절연체(580)는 절연체(544)를 개재하여 도전체(542a) 및 도전체(542b) 위에 제공된다. 절연체(580)는 과잉 산소 영역을 갖는 것이 바람직하다. 예를 들어 절연체(580)로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 갖는 산화 실리콘, 또는 수지 등을 포함하는 것이 바람직하다. 특히, 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이므로 바람직하다. 특히, 산화 실리콘, 공공을 갖는 산화 실리콘은 추후의 공정에서 과잉 산소 영역을 용이하게 형성할 수 있기 때문에 바람직하다.
또한 가열에 의하여 산소가 방출되는 절연체(580)를 제공함으로써, 절연체(580) 내의 산소를 산화물(530)에 효율적으로 공급할 수 있다. 또한 절연체(580) 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다.
절연체(580)의 개구는 도전체(542a)와 도전체(542b) 사이의 영역과 중첩하여 형성된다. 이에 의하여, 도전체(560)는 절연체(580)의 개구, 및 도전체(542a)와 도전체(542b) 사이의 영역에 매립되도록 형성된다.
반도체 장치를 미세화하기 위하여 게이트 길이를 짧게 하는 것이 요구되지만, 도전체(560)의 도전성이 저하하지 않도록 할 필요가 있다. 이를 위하여 도전체(560)의 막 두께를 두껍게 하면, 도전체(560)는 종횡비가 높은 형상을 가질 수 있다. 본 실시형태에서는 절연체(580)의 개구에 매립되도록 도전체(560)를 제공하기 때문에, 도전체(560)를 종횡비가 높은 형상으로 하여도, 공정 중에 무너지는 일 없이 도전체(560)를 형성할 수 있다.
절연체(574)는 절연체(580)의 상면, 도전체(560)의 상면, 및 절연체(545)의 상면과 접하여 제공되는 것이 바람직하다. 절연체(574)를 스퍼터링법에 의하여 성막함으로써, 절연체(545) 및 절연체(580)에 과잉 산소 영역을 제공할 수 있다. 이로써, 이 과잉 산소 영역으로부터 산화물(530) 내에 산소를 공급할 수 있다.
예를 들어 절연체(574)로서 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등 중에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다.
특히 산화 알루미늄은 배리어성이 높아 0.5nm 이상 3.0nm 이하의 박막이어도 수소 및 질소의 확산을 억제할 수 있다. 따라서 스퍼터링법에 의하여 성막한 산화 알루미늄은 산소 공급원이면서 수소 등의 불순물의 배리어막으로서의 기능도 가질 수 있다.
또한 절연체(574) 위에 층간막으로서 기능하는 절연체(581)를 제공하는 것이 바람직하다. 절연체(581)는 절연체(524) 등과 마찬가지로 막 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다.
또한 절연체(581), 절연체(574), 절연체(580), 및 절연체(544)에 형성된 개구에 도전체(540a) 및 도전체(540b)를 배치한다. 도전체(540a) 및 도전체(540b)는 도전체(560)를 사이에 두고 마주 보고 제공된다. 도전체(540a) 및 도전체(540b)는 후술하는 도전체(546) 및 도전체(548)와 같은 구성을 갖는다.
절연체(581) 위에는 절연체(582)가 제공되어 있다. 절연체(582)에는 산소나 수소에 대한 배리어성을 갖는 물질을 사용하는 것이 바람직하다. 따라서 절연체(582)에는 절연체(514)와 같은 재료를 사용할 수 있다. 예를 들어 절연체(582)에는 산화 알루미늄, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
특히 산화 알루미늄은 산소, 및 트랜지스터의 전기 특성의 변동 요인이 되는 수소, 수분 등의 불순물의 양쪽에 대하여 막을 투과시키지 않도록 하는 차단 효과가 크다. 따라서 산화 알루미늄은 트랜지스터의 제작 공정 중 및 제작 후에 수소, 수분 등의 불순물이 트랜지스터(500)에 혼입되는 것을 방지할 수 있다. 또한 트랜지스터(500)를 구성하는 산화물로부터 산소가 방출되는 것을 억제할 수 있다. 그러므로 트랜지스터(500)에 대한 보호막으로서 사용하는 것에 적합하다.
또한 절연체(582) 위에는 절연체(586)가 제공되어 있다. 절연체(586)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한 이들 절연체에 유전율이 비교적 낮은 재료를 적용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 예를 들어 절연체(586)로서 산화 실리콘막이나 산화질화 실리콘막 등을 사용할 수 있다.
또한 절연체(520), 절연체(522), 절연체(524), 절연체(544), 절연체(580), 절연체(574), 절연체(581), 절연체(582), 및 절연체(586)에는 도전체(546) 및 도전체(548) 등이 매립되어 있다.
도전체(546) 및 도전체(548)는 용량 소자(600), 트랜지스터(500), 또는 트랜지스터(550)에 접속되는 플러그 또는 배선으로서의 기능을 갖는다. 도전체(546) 및 도전체(548)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 트랜지스터(500)를 형성한 후, 트랜지스터(500)를 둘러싸도록 개구를 형성하고, 상기 개구를 덮도록 수소 또는 물에 대한 배리어성이 높은 절연체를 형성하여도 좋다. 상술한 배리어성이 높은 절연체로 트랜지스터(500)를 감쌈으로써, 외부로부터 수분 및 수소가 들어가는 것을 방지할 수 있다. 또는 복수의 트랜지스터(500)를 함께 수소 또는 물에 대한 배리어성이 높은 절연체로 감싸도 좋다. 또한 트랜지스터(500)를 둘러싸도록 개구를 형성하는 경우, 예를 들어 절연체(522) 또는 절연체(514)에 도달하는 개구를 형성하고, 절연체(522) 또는 절연체(514)와 접하도록 상술한 배리어성이 높은 절연체를 형성하면, 트랜지스터(500)의 제작 공정의 일부를 겸할 수 있기 때문에 적합하다. 또한 수소 또는 물에 대한 배리어성이 높은 절연체로서는, 예를 들어 절연체(522) 또는 절연체(514)와 같은 재료를 사용하면 좋다.
다음으로, 트랜지스터(500) 위쪽에는 용량 소자(600)가 제공되어 있다. 용량 소자(600)는 도전체(610)와, 도전체(620)와, 절연체(630)를 포함한다.
또한 도전체(546) 및 도전체(548) 위에 도전체(612)를 제공하여도 좋다. 도전체(612)는 트랜지스터(500)에 접속되는 플러그 또는 배선으로서의 기능을 갖는다. 도전체(610)는 용량 소자(600)의 전극으로서의 기능을 갖는다. 또한 도전체(612) 및 도전체(610)는 동시에 형성할 수 있다.
도전체(612) 및 도전체(610)에는 몰리브데넘, 타이타늄, 탄탈럼, 텅스텐, 알루미늄, 구리, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 원소를 포함하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 탄탈럼막, 질화 타이타늄막, 질화 몰리브데넘막, 질화 텅스텐막) 등을 사용할 수 있다. 또는 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등의 도전성 재료를 적용할 수도 있다.
본 실시형태에서는 도전체(612) 및 도전체(610)를 단층 구성으로 나타내었지만, 상기 구성에 한정되지 않고, 2층 이상의 적층 구성으로 하여도 좋다. 예를 들어 배리어성을 갖는 도전체와 도전성이 높은 도전체 사이에, 배리어성을 갖는 도전체 및 도전성이 높은 도전체에 대하여 밀착성이 높은 도전체를 형성하여도 좋다.
절연체(630)를 개재하여 도전체(610)와 중첩되도록 도전체(620)를 제공한다. 또한 도전체(620)에는 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 바람직하다. 또한 도전체 등의 다른 구성과 동시에 형성하는 경우에는, 저저항 금속 재료인 Cu(구리)나 Al(알루미늄) 등을 사용하면 좋다.
도전체(620) 및 절연체(630) 위에는 절연체(640)가 제공되어 있다. 절연체(640)는 절연체(320)와 같은 재료를 사용하여 제공할 수 있다. 또한 절연체(640)는 그 아래쪽의 요철 형상을 피복하는 평탄화막으로서 기능하여도 좋다.
본 구성을 사용함으로써, 산화물 반도체를 포함하는 트랜지스터를 사용한 반도체 장치에서, 미세화 또는 고집적화를 도모할 수 있다.
본 발명의 일 형태의 반도체 장치에 사용할 수 있는 기판으로서는, 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 금속 기판(예를 들어 스테인리스·스틸 기판, 스테인리스·스틸·포일을 포함하는 기판, 텅스텐 기판, 텅스텐·포일을 포함하는 기판 등), 반도체 기판(예를 들어 단결정 반도체 기판, 다결정 반도체 기판, 또는 화합물 반도체 기판 등), SOI(SOI: Silicon on Insulator) 기판 등을 사용할 수 있다. 또한 본 실시형태의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱 기판을 사용하여도 좋다. 유리 기판의 일례로서는, 바륨보로실리케이트 유리, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 또는 소다 석회 유리 등이 있다. 그 외에도, 결정화 유리 등을 사용할 수 있다.
또는 기판으로서 가요성 기판, 접합 필름, 섬유상 재료를 포함하는 종이, 또는 기재 필름 등을 사용할 수 있다. 가요성 기판, 접합 필름, 기재 필름 등의 일례로서는 이하의 것을 들 수 있다. 예를 들어 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에터설폰(PES), 폴리테트라플루오로에틸렌(PTFE)으로 대표되는 플라스틱이 있다. 또는 일례로서는, 아크릴 등의 합성 수지 등이 있다. 또는 일례로서는, 폴리프로필렌, 폴리에스터, 폴리플루오린화 바이닐, 또는 폴리염화 바이닐 등이 있다. 또는 일례로서는, 폴리아마이드, 폴리이미드, 아라미드 수지, 에폭시 수지, 무기 증착 필름, 또는 종이류 등이 있다. 특히, 반도체 기판, 단결정 기판, 또는 SOI 기판 등을 사용하여 트랜지스터를 제조함으로써, 특성, 크기, 또는 형상 등의 편차가 적고, 전류 능력이 높고, 크기가 작은 트랜지스터를 제조할 수 있다. 이와 같은 트랜지스터로 회로를 구성하면, 회로의 저소비 전력화 또는 회로의 고집적화를 도모할 수 있다.
또한 기판으로서 가요성 기판을 사용하고, 가요성 기판 위에 트랜지스터, 저항 소자, 및/또는 용량 소자 등을 직접 형성하여도 좋다. 또는 기판과, 트랜지스터, 저항 소자, 및/또는 용량 소자 등 사이에 박리층을 제공하여도 좋다. 박리층은, 그 위에 반도체 장치를 일부 또는 전부 완성시킨 후에, 기판으로부터 분리하고 다른 기판에 전재하기 위하여 사용될 수 있다. 이때, 트랜지스터, 저항 소자, 및/또는 용량 소자 등은 내열성이 낮은 기판이나 가요성 기판에도 전재될 수 있다. 또한 상술한 박리층으로서는, 예를 들어 텅스텐막과 산화 실리콘막의 무기막의 적층이나, 기판 위에 형성된 폴리이미드 등의 유기 수지막, 수소를 포함하는 실리콘막 등을 사용할 수 있다.
즉 어떤 기판 위에 반도체 장치를 형성하고, 그 후에 다른 기판으로 반도체 장치를 전치하여도 좋다. 반도체 장치가 전치되는 기판의 일례로서는, 상술한 트랜지스터가 형성될 수 있는 기판에 더하여, 종이 기판, 셀로판 기판, 아라미드 필름 기판, 폴리이미드 필름 기판, 석재 기판, 목재 기판, 천 기판(천연 섬유(견(絹), 면(綿), 마(麻)), 합성 섬유(나일론, 폴리우레탄, 폴리에스터), 또는 재생 섬유(아세테이트, 큐프라, 레이온, 재생 폴리에스터) 등을 포함함), 피혁 기판, 또는 고무 기판 등이 있다. 이들 기판을 사용함으로써, 가요성을 갖는 반도체 장치의 제조, 파괴되기 어려운 반도체 장치의 제조, 내열성의 부여, 경량화, 또는 박형화를 도모할 수 있다.
가요성을 갖는 기판 위에 반도체 장치를 제공함으로써, 중량의 증가가 억제되고, 또한 파손되기 어려운 반도체 장치를 제공할 수 있다.
<트랜지스터의 변형예 1>
도 7의 (A), (B), 및 (C)에 나타낸 트랜지스터(500A)는 도 6의 (A), (B)에 나타낸 구성의 트랜지스터(500)의 변형예이다. 도 7의 (A)는 트랜지스터(500A)의 상면도이고, 도 7의 (B)는 트랜지스터(500A)의 채널 길이 방향의 단면도이고, 도 7의 (C)는 트랜지스터(500A)의 채널 폭 방향의 단면도이다. 또한 도 7의 (A)의 상면도에서는 도면의 명료화를 위하여 일부 요소의 기재를 생략하였다. 도 7의 (A), (B), 및 (C)에 나타낸 구성은 트랜지스터(550) 등, 본 발명의 일 형태의 반도체 장치에 포함되는 다른 트랜지스터에도 적용할 수 있다.
도 7의 (A), (B), 및 (C)에 나타낸 구성의 트랜지스터(500A)는, 절연체(552), 절연체(513), 및 절연체(404)를 포함한다는 점에서 도 6의 (A), (B)에 나타낸 구성의 트랜지스터(500)와 다르다. 또한 도전체(540a)의 측면과 접하여 절연체(552)가 제공되고, 도전체(540b)의 측면과 접하여 절연체(552)가 제공된다는 점에서 도 6의 (A), (B)에 나타낸 구성의 트랜지스터(500)와 다르다. 또한 절연체(520)를 포함하지 않는다는 점에서 도 6의 (A), (B)에 나타낸 구성의 트랜지스터(500)와 다르다.
도 7의 (A), (B), 및 (C)에 나타낸 구성의 트랜지스터(500A)에서는, 절연체(512) 위에 절연체(513)가 제공된다. 또한 절연체(574) 위 및 절연체(513) 위에 절연체(404)가 제공된다.
도 7의 (A), (B), 및 (C)에 나타낸 구성의 트랜지스터(500A)에서는, 절연체(514), 절연체(516), 절연체(522), 절연체(524), 절연체(544), 절연체(580), 및 절연체(574)가 패터닝되어 있고, 절연체(404)가 이들을 덮는다. 즉 절연체(404)는 절연체(574)의 상면, 절연체(574)의 측면, 절연체(580)의 측면, 절연체(544)의 측면, 절연체(524)의 측면, 절연체(522)의 측면, 절연체(516)의 측면, 절연체(514)의 측면, 절연체(513)의 상면과 각각 접한다. 이에 의하여, 산화물(530) 등은 절연체(404)와 절연체(513)에 의하여 외부로부터 격리된다.
절연체(513) 및 절연체(404)는 수소(예를 들어 수소 원자, 수소 분자 등 중 적어도 하나) 또는 물 분자의 확산을 억제하는 기능이 높은 것이 바람직하다. 예를 들어 절연체(513) 및 절연체(404)에는, 수소 배리어성이 높은 재료인 질화 실리콘 또는 질화산화 실리콘을 사용하는 것이 바람직하다. 이로써, 산화물(530)로 수소 등이 확산되는 것을 억제할 수 있기 때문에, 트랜지스터(500A)의 특성이 저하하는 것을 억제할 수 있다. 따라서 본 발명의 일 형태의 반도체 장치의 신뢰성을 높일 수 있다.
절연체(552)는 절연체(581), 절연체(404), 절연체(574), 절연체(580), 및 절연체(544)와 접하여 제공된다. 절연체(552)는 수소 또는 물 분자의 확산을 억제하는 기능을 갖는 것이 바람직하다. 예를 들어 절연체(552)에는, 수소 배리어성이 높은 재료인 질화 실리콘, 산화 알루미늄, 또는 질화산화 실리콘 등의 절연체를 사용하는 것이 바람직하다. 특히, 질화 실리콘은 수소 배리어성이 높은 재료이기 때문에, 절연체(552)에 사용하는 것이 적합하다. 절연체(552)에 수소 배리어성이 높은 재료를 사용함으로써, 물 또는 수소 등의 불순물이 절연체(580) 등으로부터 도전체(540a) 및 도전체(540b)를 통하여 산화물(530)로 확산되는 것을 억제할 수 있다. 또한 절연체(580)에 포함되는 산소가 도전체(540a) 및 도전체(540b)에 흡수되는 것을 억제할 수 있다. 이러한 식으로, 본 발명의 일 형태의 반도체 장치의 신뢰성을 높일 수 있다.
<트랜지스터의 변형예 2>
도 8의 (A), (B), 및 (C)를 사용하여 트랜지스터(500B)의 구성예에 대하여 설명한다. 도 8의 (A)는 트랜지스터(500B)의 상면도이다. 도 8의 (B)는 도 8의 (A)에서 일점쇄선 L1-L2로 나타낸 부분의 단면도이다. 도 8의 (C)는 도 8의 (A)에서 일점쇄선 W1-W2로 나타낸 부분의 단면도이다. 또한 도 8의 (A)의 상면도에서는 도면의 명료화를 위하여 일부 요소의 기재를 생략하였다.
트랜지스터(500B)는 트랜지스터(500)의 변형예이고, 트랜지스터(500)로 치환할 수 있는 트랜지스터이다. 따라서 설명의 반복을 방지하기 위하여, 트랜지스터(500B)와 트랜지스터(500)의 차이점에 대하여 주로 설명한다.
제 1 게이트 전극으로서 기능하는 도전체(560)는 도전체(560a) 및 도전체(560a) 위의 도전체(560b)를 포함한다. 도전체(560a)에는 수소 원자, 수소 분자, 물 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다.
도전체(560a)가 산소의 확산을 억제하는 기능을 가짐으로써, 도전체(560b)의 재료 선택성을 향상시킬 수 있다. 즉 도전체(560a)를 포함함으로써, 도전체(560b)의 산화가 억제되므로, 도전율이 저하하는 것을 방지할 수 있다.
또한 도전체(560)의 상면 및 측면과 절연체(545)의 측면을 덮도록 절연체(544)를 제공하는 것이 바람직하다. 또한 절연체(544)에는, 물 또는 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 갖는 절연성 재료를 사용하는 것이 좋다. 예를 들어 산화 알루미늄 또는 산화 하프늄 등을 사용하는 것이 바람직하다. 또한 이 외에도, 예를 들어 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 또는 산화 탄탈럼 등의 금속 산화물, 질화산화 실리콘, 혹은 질화 실리콘 등을 사용할 수 있다.
절연체(544)를 제공함으로써, 도전체(560)의 산화를 억제할 수 있다. 또한 절연체(544)를 포함함으로써, 절연체(580)에 포함되는 물 및 수소 등의 불순물이 트랜지스터(500B)로 확산되는 것을 억제할 수 있다.
트랜지스터(500B)에서는, 도전체(542a)의 일부와 도전체(542b)의 일부에 도전체(560)가 중첩되기 때문에, 트랜지스터(500)보다 기생 용량이 커지기 쉽다. 따라서 트랜지스터(500)보다 동작 주파수가 낮아지는 경향이 있다. 그러나 절연체(580) 등에 개구를 제공하고 도전체(560)나 절연체(545) 등을 매립하는 공정이 불필요하기 때문에, 트랜지스터(500)보다 생산성이 높다.
또한 본 실시형태에서 기재한 구성, 구조, 방법 등은, 다른 실시형태 등에서 기재한 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는, 금속 산화물의 1종류인 산화물 반도체에 대하여 설명한다.
금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 주석 등 중에서 선택된 1종류 또는 복수 종류가 포함되는 것이 바람직하다. 또한 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
<결정 구조의 분류>
우선, 산화물 반도체에서의 결정 구조의 분류에 대하여, 도 9의 (A)를 사용하여 설명한다. 도 9의 (A)는 산화물 반도체, 대표적으로는 IGZO(In과 Ga과 Zn을 포함하는 금속 산화물)의 결정 구조의 분류를 설명하는 도면이다.
도 9의 (A)에 나타낸 바와 같이, 산화물 반도체는 "Amorphous(무정형)"와 "Crystalline(결정성)"과, "Crystal(결정)"로 크게 분류된다. 또한 "Amorphous"에는 completely amorphous가 포함된다. 또한 "Crystalline"에는 CAAC(c-axis-aligned crystalline), nc(nanocrystalline), 및 CAC(cloud-aligned composite)가 포함된다. 또한 "Crystalline"의 분류에서 single crystal, poly crystal, 및 completely amorphous는 제외된다. 또한 "Crystal"에는 single crystal 및 poly crystal이 포함된다.
또한 도 9의 (A)에 나타낸 굵은 테두리 내의 구조는 "Amorphous(무정형)"와 "Crystal(결정)"의 중간 상태이고, 새로운 경계 영역(New crystalline phase)에 속하는 구조이다. 즉 상기 구조는 에너지적으로 불안정한 "Amorphous(무정형)"나, "Crystal(결정)"과는 전혀 다른 구조라고 할 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 여기서, "Crystalline"으로 분류되는 CAAC-IGZO막을 GIXD(Grazing-Incidence XRD) 측정하여 얻어지는 XRD 스펙트럼을 도 9의 (B)에 나타내었다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다. 이하에서는, 도 9의 (B)에 나타낸 GIXD 측정에 의하여 얻어지는 XRD 스펙트럼을 단순히 XRD 스펙트럼이라고 나타낸다. 또한 도 9의 (B)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 도 9의 (B)에 나타낸 CAAC-IGZO막의 두께는 500nm이다.
도 9의 (B)에 나타낸 바와 같이, CAAC-IGZO막의 XRD 스펙트럼에서는 명확한 결정성을 나타내는 피크가 검출된다. 구체적으로는, CAAC-IGZO막의 XRD 스펙트럼에서는 2θ=31° 근방에 c축 배향을 나타내는 피크가 검출된다. 또한 도 9의 (B)에 나타낸 바와 같이, 2θ=31° 근방의 피크는, 피크 강도가 검출된 각도를 축으로 좌우 비대칭이다.
또한 막 또는 기판의 결정 구조는, 극미 전자선 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(극미 전자선 회절 패턴이라고도 함)으로 평가할 수 있다. CAAC-IGZO막의 회절 패턴을 도 9의 (C)에 나타내었다. 도 9의 (C)는 기판에 대하여 전자선을 평행하게 입사하는 NBED에 의하여 관찰되는 회절 패턴을 나타낸 것이다. 또한 도 9의 (C)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 극미 전자선 회절법에서는 프로브 직경을 1nm로 하여 전자선 회절이 수행된다.
도 9의 (C)에 나타낸 바와 같이, CAAC-IGZO막의 회절 패턴에서는 c축 배향을 나타내는 복수의 스폿이 관찰된다.
<<산화물 반도체의 구조>>
또한 산화물 반도체는 결정 구조에 주목한 경우, 도 9의 (A)와는 다른 식으로 분류되는 경우가 있다. 예를 들어 산화물 반도체는 단결정 산화물 반도체와, 그 외의 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체로서는, 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체 등이 포함된다.
여기서, 상술한 CAAC-OS, nc-OS, 및 a-like OS에 대하여 자세히 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 갖고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 갖는 영역을 말한다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 갖고, 상기 영역은 변형을 갖는 경우가 있다. 또한 변형이란, 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과, 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉 CAAC-OS는 c축 배향을 갖고, a-b면 방향으로는 명확한 배향을 갖지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역의 각각은, 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
또한 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등 중에서 선택된 1종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 포함하는 층(이하 In층)과, 원소 M, 아연(Zn), 및 산소를 포함하는 층(이하 (M,Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 갖는 경향이 있다. 또한 인듐과 원소 M은 서로 치환할 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM 이미지에서, 격자상(格子像)으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류, 조성 등에 따라 변동되는 경우가 있다.
또한 예를 들어 CAAC-OS막의 전자선 회절 패턴에서, 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 오각형, 칠각형 등의 격자 배열이 상기 변형에 포함되는 경우가 있다. 또한 CAAC-OS에서 변형 근방에서도 명확한 결정립계(그레인 바운더리)를 확인할 수는 없다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 저하, 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 갖는 결정성의 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는, Zn을 포함하는 구성이 바람직하다. 예를 들어 In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생을 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서 CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입이나 결함의 생성 등으로 인하여 저하하는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 산화물 반도체라고 할 수도 있다. 따라서 CAAC-OS를 포함하는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 포함하는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면, 제조 공정의 자유도를 높일 수 있다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 갖는다. 바꿔 말하면, nc-OS는 미소한 결정을 갖는다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS에서는 상이한 나노 결정 간에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서 nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어 XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, 결정성을 나타내는 피크가 검출되지 않는다. 또한 nc-OS막에 대하여 나노 결정보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자선 회절(제한 시야 전자선 회절이라고도 함)을 수행하면, 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자선 회절(나노빔 전자선 회절이라고도 함)을 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자선 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 갖는 산화물 반도체이다. a-like OS는 공동 또는 저밀도 영역을 갖는다. 즉 a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS에 비하여 막 내의 수소 농도가 높다.
<<산화물 반도체의 구성>>
다음으로, 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재된 재료의 한 구성이다. 또한 이하에서는 금속 산화물에서 하나 또는 복수의 금속 원소가 편재되고, 상기 금속 원소를 포함하는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리하여 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(이하 클라우드상이라고도 함)이다. 즉 CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 갖는 복합 금속 산화물이다.
여기서, In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비를 각각 [In], [Ga], 및 [Zn]이라고 표기한다. 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 큰 영역이다. 또한 제 2 영역은 [Ga]이 CAC-OS막의 조성에서의 [Ga]보다 큰 영역이다. 또는 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 크고, [Ga]이 제 2 영역에서의 [Ga]보다 작은 영역이다. 또한 제 2 영역은 [Ga]이 제 1 영역에서의 [Ga]보다 크고, [In]이 제 1 영역에서의 [In]보다 작은 영역이다.
구체적으로는, 상기 제 1 영역은 인듐 산화물, 인듐 아연 산화물 등이 주성분인 영역이다. 또한 상기 제 2 영역은 갈륨 산화물, 갈륨 아연 산화물 등이 주성분인 영역이다. 즉 상기 제 1 영역을 In을 주성분으로 하는 영역이라고 바꿔 말할 수 있다. 또한 상기 제 2 영역을 Ga을 주성분으로 하는 영역이라고 바꿔 말할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, In을 주성분으로 하는 영역(제 1 영역)과 Ga을 주성분으로 하는 영역(제 2 영역)이 편재되고 혼합된 구조를 갖는 것을 확인할 수 있다.
CAC-OS를 트랜지스터에 사용하는 경우에는, 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉 CAC-OS는 재료의 일부에서는 도전성의 기능을 갖고, 재료의 일부에서는 절연성의 기능을 갖고, 재료의 전체에서는 반도체로서의 기능을 갖는다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
산화물 반도체는 다양한 구조를 취하고, 각각이 상이한 특성을 갖는다. 본 발명의 일 형태의 산화물 반도체에는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상이 포함되어도 좋다.
<산화물 반도체를 포함하는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 캐리어 농도는 1Х1017cm-3 이하, 바람직하게는 1Х1015cm-3 이하, 더 바람직하게는 1Х1013cm-3 이하, 더욱 바람직하게는 1Х1011cm-3 이하, 더욱더 바람직하게는 1Х1010cm-3 미만이고, 1Х10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 하는 경우가 있다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는, 소실되는 데 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
<불순물>
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘이나 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘이나 탄소의 농도와 산화물 반도체와의 계면 근방의 실리콘이나 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2Х1018atoms/cm3 이하, 바람직하게는 2Х1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위가 형성되고 캐리어가 생성되는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1Х1018atoms/cm3 이하, 바람직하게는 2Х1016atoms/cm3 이하로 한다.
또한 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체로서 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 질소 농도를 5Х1019atoms/cm3 미만, 바람직하게는 5Х1018atoms/cm3 이하, 더 바람직하게는 1Х1018atoms/cm3 이하, 더욱 바람직하게는 5Х1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1Х1020atoms/cm3 미만, 바람직하게는 1Х1019atoms/cm3 미만, 더 바람직하게는 5Х1018atoms/cm3 미만, 더욱 바람직하게는 1Х1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
또한 본 실시형태에서 기재한 구성, 구조, 방법 등은, 다른 실시형태 등에서 기재한 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는, 상술한 반도체 장치의 응용예에 대하여 설명한다.
[반도체 웨이퍼, 칩]
도 10의 (A)는 다이싱 처리가 수행되기 전의 기판(711)의 상면도이다. 기판(711)으로서는, 예를 들어 반도체 기판(반도체 웨이퍼라고도 함)을 사용할 수 있다. 기판(711) 위에는 복수의 회로 영역(712)이 제공되어 있다. 회로 영역(712)에는, 본 발명의 일 형태에 따른 반도체 장치나, CPU, RF 태그, 또는 이미지 센서 등을 제공할 수 있다.
복수의 회로 영역(712)은 각각 분리 영역(713)으로 둘러싸여 있다. 분리 영역(713)과 중첩되는 위치에 분리선(다이싱 라인이라고도 함)(714)이 설정된다. 분리선(714)을 따라 기판(711)을 절단함으로써, 회로 영역(712)을 포함하는 칩(715)을 기판(711)으로부터 잘라 낼 수 있다. 도 10의 (B)는 칩(715)의 확대도이다.
또한 분리 영역(713)에 도전층이나 반도체층을 제공하여도 좋다. 분리 영역(713)에 도전층이나 반도체층을 제공함으로써, 다이싱 공정 시에 생길 수 있는 ESD를 완화시켜, 다이싱 공정에 기인하는 수율의 저하를 방지할 수 있다. 또한 일반적으로 다이싱 공정은 기판의 냉각, 절삭 지스러기의 제거, 대전 방지 등을 목적으로 하여, 탄산 가스 등을 용해시켜 비저항을 낮춘 순수를 절삭부에 흘리면서 수행한다. 분리 영역(713)에 도전층이나 반도체층을 제공함으로써, 상기 순수의 사용량을 삭감할 수 있다. 따라서 반도체 장치의 생산 비용을 절감할 수 있다. 또한 반도체 장치의 생산성을 높일 수 있다.
분리 영역(713)에 제공하는 반도체층에는, 밴드 갭이 2.5eV 이상 4.2eV 이하, 바람직하게는 2.7eV 이상 3.5eV 이하의 재료를 사용하는 것이 바람직하다. 이와 같은 재료를 사용하면, 축적된 전하를 천천히 방전시킬 수 있기 때문에, ESD에 기인한 전하의 급격한 이동이 억제되고, 정전 파괴를 발생하기 어렵게 할 수 있다.
[전자 부품]
칩(715)을 전자 부품에 적용하는 예에 대하여 도 11의 (A) 및 (B)를 사용하여 설명한다. 또한 전자 부품은 반도체 패키지 또는 IC용 패키지라고도 한다. 전자 부품은 단자 추출 방향이나 단자의 형상에 따라 복수의 규격이나 명칭이 존재한다.
전자 부품은 조립 공정(후공정)에서, 앞의 실시형태에서 설명한 반도체 장치와 상기 반도체 장치 이외의 부품이 조합되어 완성된다.
도 11의 (A)에 나타낸 흐름도를 사용하여 후공정에 대하여 설명한다. 전공정에서 앞의 실시형태에서 설명한 반도체 장치를 포함하는 소자 기판이 완성된 후, 상기 소자 기판의 뒷면(반도체 장치 등이 형성되지 않은 면)을 연삭하는 "뒷면 연삭 공정"을 수행한다(단계 S721). 연삭에 의하여 소자 기판을 얇게 함으로써, 소자 기판의 휨 등이 저감되므로, 전자 부품의 소형화를 도모할 수 있다.
다음으로, 소자 기판을 복수의 칩(칩(715))으로 분리하는 "다이싱 공정"을 수행한다(단계 S722). 그리고 분리한 칩을 각각 픽업하여 리드 프레임 위에 접합하는 "다이 본딩 공정"을 수행한다(단계 S723). 다이 본딩 공정에서의 칩과 리드 프레임의 접합에는, 수지를 사용한 접합이나 테이프를 사용한 접합 등, 적절히 제품에 따라 적합한 방법을 선택한다. 또한 리드 프레임 대신에 인터포저 기판 위에 칩을 접합하여도 좋다.
이어서, 리드 프레임의 리드와 칩 위의 전극을 금속의 세선(와이어)으로 전기적으로 접속하는 "와이어 본딩 공정"을 수행한다(단계 S724). 금속의 세선으로서는 은선이나 금선을 사용할 수 있다. 또한 와이어 본딩으로서는 볼 본딩이나 웨지 본딩을 사용할 수 있다.
와이어 본딩된 칩에는 에폭시 수지 등으로 밀봉되는 "밀봉 공정(몰딩 공정)"이 수행된다(단계 S725). 밀봉 공정을 수행함으로써, 전자 부품의 내부가 수지로 충전되므로, 칩에 내장되는 회로부나, 칩과 리드를 접속하는 와이어를 기계적인 외력으로부터 보호할 수 있고, 또한 수분이나 먼지로 인한 특성의 저하(신뢰성의 저하)를 저감할 수 있다.
다음으로, 리드 프레임의 리드를 도금 처리하는 "리드 도금 공정"을 수행한다(단계 S726). 도금 처리에 의하여 리드의 녹을 방지하고, 추후에 인쇄 회로 기판에 실장할 때의 납땜을 더 확실하게 수행할 수 있다. 이어서, 리드를 절단 및 성형 가공하는 "성형 공정"을 수행한다(단계 S727).
다음으로, 패키지의 표면에 인자 처리(마킹)를 실시하는 "마킹 공정"을 수행한다(단계 S728). 그리고 외관 형상의 양부(良否)나 동작 불량의 유무 등을 검사하는 "검사 공정"(단계 S729)을 거쳐 전자 부품이 완성된다.
또한 도 11의 (B)는 완성된 전자 부품의 사시 모식도이다. 도 11의 (B)는 전자 부품의 일례로서 나타낸 QFP(Quad Flat Package)의 사시 모식도이다. 도 11의 (B)에 나타낸 전자 부품(750)은 리드(755) 및 반도체 장치(753)를 포함한다. 반도체 장치(753)로서는, 앞의 실시형태에서 설명한 반도체 장치 등을 사용할 수 있다.
도 11의 (B)에 나타낸 전자 부품(750)은 예를 들어 인쇄 회로 기판(752)에 실장된다. 이와 같은 전자 부품(750)이 복수 조합되고, 각각이 인쇄 회로 기판(752) 위에서 전기적으로 접속됨으로써, 전자 부품이 실장된 기판(실장 기판(754))이 완성된다. 완성된 실장 기판(754)은 전자 기기 등에 사용된다.
[전자 기기]
다음으로, 본 발명의 일 형태에 따른 반도체 장치 또는 상기 전자 부품을 포함하는 전자 기기의 예에 대하여 도 12 및 도 13의 (A) 내지 (F)를 사용하여 설명한다.
본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품이 탑재될 수 있는 전자 기기로서는, 예를 들어 텔레비전, 모니터 등의 표시 장치, 조명 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 워드 프로세서, DVD(Digital Versatile Disc) 등의 기록 매체에 저장된 정지 화상 또는 동영상을 재생하는 화상 재생 장치, 포터블 CD 플레이어, 라디오, 테이프리코더, 헤드폰 스테레오, 스테레오, 탁상 시계, 벽걸이 시계, 코드리스 전화기, 트랜스시버, 휴대 전화, 자동차 전화, 휴대용 게임기, 태블릿형 단말기, 파칭코기 등의 대형 게임기, 전자식 탁상 계산기, 휴대 가능한 정보 단말기(휴대 정보 단말기), 전자 수첩, 전자책 단말기, 전자 번역기, 음성 입력 기기, 비디오 카메라, 디지털 스틸 카메라, 전기 면도기, 전자 레인지 등의 고주파 가열 장치, 전기 밥솥, 전기 세탁기, 전기 청소기, 온수기, 선풍기, 모발 건조기, 에어컨디셔너, 가습기, 제습기 등의 공기 조화 설비, 식기 세척기, 식기 건조기, 의류 건조기, 이블 건조기, 전기 냉장고, 전기 냉동고, 전기 냉동 냉장고, DNA 저장용 냉동고, 회중전등, 체인 소 등의 공구, 연기 감지기, 투석 장치 등의 의료 기기 등이 있다. 또한 유도등, 신호기, 벨트 컨베이어, 엘리베이터, 에스컬레이터, 산업용 로봇, 전력 저장 시스템, 전력의 평준화나 스마트 그리드를 위한 축전 장치 등의 산업 기기를 들 수 있다.
또한 축전 장치로부터의 전력을 사용하여 전동기에 의하여 추진하는 이동체 등도 전자 기기의 범주에 포함되는 것으로 한다. 상기 이동체로서는, 예를 들어 전기 자동차(EV), 내연 기관과 전동기의 양쪽을 포함한 하이브리드 자동차(HEV), 플러그인 하이브리드 자동차(PHEV), 이들의 바퀴 차륜을 무한궤도로 변경한 궤도 차량, 전동 어시스트 자전거를 포함한 원동기 장치 자전거, 자동 이륜차, 전동 휠체어, 골프용 카트, 소형 또는 대형 선박, 잠수함, 헬리콥터, 항공기, 로켓, 인공위성, 우주 탐사기나 혹성 탐사기, 우주선 등이 있다.
본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품은 예를 들어 이들 전자 기기에 내장되는 통신 장치 또는 통신 장치의 일부로서 적합하게 사용될 수 있다. 또는 이들 전자 기기에 내장되는 고주파 신호의 증폭 장치로서도 사용될 수 있다.
도 12 및 도 13의 (A) 내지 (F)는 전자 기기의 일례를 나타낸 것이다. 도 12에서, 표시 장치(8000)는 본 발명의 일 형태에 따른 반도체 장치(100)를 사용한 전자 기기의 일례이다. 구체적으로는, 표시 장치(8000)는 TV 방송 수신용 표시 장치에 상당하고, 하우징(8001), 표시부(8002), 스피커부(8003), 반도체 장치(100), 축전 장치(8005) 등을 포함한다. 본 발명의 일 형태에 따른 반도체 장치(100)는 하우징(8001)의 내부에 제공되어 있다. 반도체 장치(100)에 의하여, 표시 장치(8000)는 통신 기능을 갖고, 표시 장치(8000)는 IoT 기기로서 기능할 수 있다.
표시 장치(8000)는 상용 전원으로부터 전력을 공급받을 수도 있고, 축전 장치(8005)에 저장된 전력을 이용할 수도 있다. 또한 표시부(8002)에는 액정 표시 장치, 유기 EL 소자 등의 발광 소자를 각 화소에 갖춘 발광 표시 장치, 전기 영동 표시 장치, DMD(Digital Micromirror Device), PDP(Plasma Display Panel), FED(Field Emission Display) 등의 다양한 표시 장치를 사용할 수 있다.
또한 표시 장치에는 TV 방송 수신용 외에, 퍼스널 컴퓨터용, 광고 표시용 등 모든 정보 표시용 표시 장치가 포함된다.
도 12에서, 거치형 조명 장치(8100)는 본 발명의 일 형태에 따른 반도체 장치(100)를 사용한 전자 기기의 일례이다. 구체적으로는, 조명 장치(8100)는 하우징(8101), 광원(8102), 반도체 장치(100), 축전 장치(8105) 등을 포함한다. 도 12에서는, 반도체 장치(100)가 하우징(8101) 및 광원(8102)이 설치된 천장(8104)의 내부에 제공된 경우를 예시하였지만, 반도체 장치(100)는 하우징(8101)의 내부에 제공되어도 좋다. 반도체 장치(100)에 의하여, 조명 장치(8100)는 통신 기능을 갖고, 조명 장치(8100)는 IoT 기기로서 기능할 수 있다.
조명 장치(8100)는 상용 전원으로부터 전력을 공급받을 수도 있고, 축전 장치(8105)에 저장된 전력을 이용할 수도 있다. 또한 광원(8102)으로서는, 전력을 이용하여 인공적으로 광을 얻는 인공 광원을 사용할 수 있다. 구체적으로는, 백열 전구, 형광등 등의 방전 램프, LED나 유기 EL 소자 등의 발광 소자를 상기 인공 광원의 일례로서 들 수 있다.
또한 도 12에서는 천장(8104)에 제공된 설치형 조명 장치(8100)를 예시하였지만, 본 발명의 일 형태에 따른 반도체 장치(100)는 천장(8104) 외에, 예를 들어 측벽(8405), 바닥(8406), 창문(8407) 등에 제공된 설치형 조명 장치에 사용될 수도 있고, 탁상형 조명 장치 등에 사용될 수도 있다.
도 12에서, 실내기(8200) 및 실외기(8204)를 포함하는 에어컨디셔너는 본 발명의 일 형태에 따른 반도체 장치(100)를 사용한 전자 기기의 일례이다. 구체적으로는, 실내기(8200)는 하우징(8201), 송풍구(8202), 반도체 장치(100), 축전 장치(8205) 등을 포함한다. 도 12에서는, 반도체 장치(100)가 실내기(8200)에 제공된 경우를 예시하였지만, 반도체 장치(100)는 실외기(8204)에 제공되어도 좋다. 또는 실내기(8200)와 실외기(8204)의 양쪽에 반도체 장치(100)가 제공되어도 좋다. 반도체 장치(100)에 의하여, 실내기(8200) 및 실외기(8204)를 포함하는 에어컨디셔너는 통신 기능을 갖고, 에어컨디셔너는 IoT 기기로서 기능할 수 있다.
에어컨디셔너는 상용 전원으로부터 전력을 공급받을 수도 있고, 축전 장치(8205)에 저장된 전력을 이용할 수도 있다. 또한 도 12에서는 실내기와 실외기로 구성되는 세퍼레이트형 에어컨디셔너를 예시하였지만, 실내기의 기능과 실외기의 기능을 하나의 하우징에 갖는 일체형 에어컨디셔너에 본 발명의 일 형태에 따른 반도체 장치(100)를 사용할 수도 있다.
도 12에서, 전기 냉동 냉장고(8300)는 본 발명의 일 형태에 따른 반도체 장치(100)를 사용한 전자 기기의 일례이다. 구체적으로는, 전기 냉동 냉장고(8300)는 하우징(8301), 냉장실용 문(8302), 냉동실용 문(8303), 반도체 장치(100), 축전 장치(8305) 등을 포함한다. 반도체 장치(100)에 의하여, 전기 냉동 냉장고(8300)는 통신 기능을 갖고, 전기 냉동 냉장고(8300)는 IoT 기기로서 기능할 수 있다.
도 12에서는 축전 장치(8305)가 하우징(8301)의 내부에 제공되어 있다. 전기 냉동 냉장고(8300)는 상용 전원으로부터 전력을 공급받을 수도 있고, 축전 장치(8305)에 저장된 전력을 이용할 수도 있다.
도 13의 (A)에 손목시계형 휴대 정보 단말기의 일례를 나타내었다. 휴대 정보 단말기(6100)는 하우징(6101), 표시부(6102), 밴드(6103), 조작 버튼(6105) 등을 포함한다. 또한 휴대 정보 단말기(6100)는 그 내부에 이차 전지와, 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 포함한다. 예를 들어 휴대 정보 단말기(6100)가 반도체 장치(100)를 포함함으로써, 휴대 정보 단말기(6100)는 IoT 기기로서 기능할 수 있다.
도 13의 (B)에는 휴대 전화로서의 기능을 갖는 휴대 정보 단말의 일례를 나타내었다. 휴대 정보 단말기(6200)는 하우징(6201)에 제공된 표시부(6202) 외에, 조작 버튼(6203), 스피커(6204), 마이크로폰(6205) 등을 포함한다. 휴대 정보 단말기(6200)는 표시부(6202)와 중첩되는 영역에 지문 센서(6209)를 포함한다. 지문 센서(6209)는 유기 광 센서이어도 좋다. 지문은 개인마다 다르기 때문에, 지문 센서(6209)로 지문 패턴을 취득하여 개인 인증을 수행할 수 있다. 지문 센서(6209)로 지문 패턴을 취득하기 위한 광원으로서, 표시부(6202)로부터 방출된 광을 사용할 수 있다.
또한 휴대 정보 단말기(6200)는 그 내부에 이차 전지와, 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 포함한다. 예를 들어 휴대 정보 단말기(6200)가 반도체 장치(100)를 포함함으로써, 휴대 정보 단말기(6200)는 IoT 기기로서 기능할 수 있다.
도 13의 (C)는 로봇 청소기의 일례를 나타낸 것이다. 로봇 청소기(6300)는 하우징(6301)의 상면에 배치된 표시부(6302), 측면에 배치된 복수의 카메라(6303), 브러시(6304), 조작 버튼(6305), 각종 센서 등을 포함한다. 도시하지 않았지만, 로봇 청소기(6300)에는 바퀴, 흡입구 등이 제공되어 있다. 로봇 청소기(6300)는 자율 주행하고, 먼지(6310)를 검지하고, 하면에 제공된 흡입구로부터 먼지를 흡입할 수 있다.
예를 들어 로봇 청소기(6300)는 카메라(6303)가 촬영한 화상을 해석하여, 벽, 가구, 또는 단차 등의 장애물의 유무를 판단할 수 있다. 또한 화상을 해석한 결과 배선 등 브러시(6304)에 얽힐 수 있는 물체를 검지한 경우에는, 브러시(6304)의 회전을 멈출 수 있다. 또한 로봇 청소기(6300)는 그 내부에 이차 전지와, 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 포함한다. 예를 들어 로봇 청소기(6300)가 반도체 장치(100)를 포함함으로써, 로봇 청소기(6300)는 IoT 기기로서 기능할 수 있다.
도 13의 (D)는 로봇의 일례를 나타낸 것이다. 도 13의 (D)에 나타낸 로봇(6400)은 연산 장치(6409), 조도 센서(6401), 마이크로폰(6402), 상부 카메라(6403), 스피커(6404), 표시부(6405), 하부 카메라(6406), 장애물 센서(6407), 및 이동 기구(6408) 등을 포함한다.
마이크로폰(6402)은 사용자의 목소리 및 환경음 등을 검지하는 기능을 갖는다. 또한 스피커(6404)는 음성을 출력하는 기능을 갖는다. 로봇(6400)은 마이크로폰(6402) 및 스피커(6404)를 사용하여 사용자와 의사소통을 할 수 있다.
표시부(6405)는 각종 정보를 표시하는 기능을 갖는다. 로봇(6400)은 사용자가 원하는 정보를 표시부(6405)에 표시할 수 있다. 표시부(6405)에는 터치 패널을 탑재하여도 좋다. 또한 표시부(6405)는 탈착 가능한 정보 단말기이어도 좋고, 로봇(6400)의 정위치에 설치되면 충전 및 데이터 통신을 할 수 있다.
상부 카메라(6403) 및 하부 카메라(6406)는 로봇(6400)의 주위를 촬상하는 기능을 갖는다. 또한 장애물 센서(6407)는, 이동 기구(6408)를 사용하여 로봇(6400)이 앞으로 가는 진행 방향에서의 장애물의 유무를 감지할 수 있다. 로봇(6400)은 상부 카메라(6403), 하부 카메라(6406), 및 장애물 센서(6407)를 사용하여 주위의 환경을 인식함으로써 안전하게 이동할 수 있다.
또한 로봇(6400)은 그 내부에 이차 전지와, 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 포함한다. 예를 들어 로봇(6400)이 반도체 장치(100)를 포함함으로써, 로봇(6400)은 IoT 기기로서 기능할 수 있다.
도 13의 (E)는 비행체의 일례를 나타낸 것이다. 도 13의 (E)에 나타낸 비행체(6500)는 프로펠러(6501), 카메라(6502), 및 배터리(6503) 등을 포함하고, 자율 비행하는 기능을 갖는다.
예를 들어 카메라(6502)로 촬영한 화상 데이터는 전자 부품(6504)에 저장된다. 전자 부품(6504)은 화상 데이터를 해석하여, 이동 시의 장애물의 유무 등을 감지할 수 있다. 또한 전자 부품(6504)은 배터리(6503)의 축전 용량의 변화로부터 배터리 잔량을 추정할 수 있다.
또한 비행체(6500)는 그 내부에 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 포함한다. 예를 들어 비행체(6500)가 반도체 장치(100)를 포함함으로써, 비행체(6500)는 IoT 기기로서 기능할 수 있다.
도 13의 (F)는 자동차의 일례를 나타낸 것이다. 자동차(7160)는 엔진, 바퀴, 브레이크, 조종 장치, 카메라 등을 포함한다. 자동차(7160)는 그 내부에 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 포함한다. 예를 들어 자동차(7160)가 반도체 장치(100)를 포함함으로써, 자동차(7160)는 IoT 기기로서 기능할 수 있다.
또한 본 실시형태에서 기재한 구성, 구조, 방법 등은, 다른 실시형태 등에서 기재한 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 명세서 등에서 설명한 OS 트랜지스터를 사용하여, 노멀리 오프 CPU(Noff-CPU라고도 함)를 실현할 수 있다. 본 실시형태에서는 Noff-CPU, IoT(Internet of Things) 말단 기기(엔드포인트 마이크로컴퓨터(endpoint microcomputer)라고도 함), 및 본 발명의 일 형태에 따른 반도체 장치에 대하여 설명한다.
Noff-CPU는 게이트 전압이 0V이어도 비도통 상태(오프 상태라고도 함)인, 노멀리 오프형 트랜지스터를 포함한 집적 회로이다. Noff-CPU에서는, 동작이 불필요한 회로에 대한 전력 공급을 정지하여, 상기 회로를 대기 상태로 할 수 있다. 전력 공급이 정지되어 대기 상태가 된 회로에서는 전력이 소비되지 않는다. 따라서 Noff-CPU는 전력 사용량을 최소한으로 할 수 있다.
Noff-CPU는 전력 공급이 정지되어도 설정 조건 등 동작에 필요한 정보를 장기간 유지할 수 있다. 대기 상태에서의 복귀는 상기 회로에 대한 전력 공급을 다시 시작하기만 하면 좋고, 설정 조건 등의 재기록은 불필요하다. 즉 대기 상태에서의 고속 복귀가 가능하다. 이와 같이, Noff-CPU는 동작 속도를 크게 저하시키지 않고 소비 전력을 감소할 수 있다.
Noff-CPU는 예를 들어 IoT 분야의 IoT 말단 기기(803) 등의 소규모 시스템에 사용할 수 있다(도 14 참조).
도 14에 IoT 네트워크의 계층 구조와 요구 사항의 경향을 나타내었다. 도 14에서는 요구 사항으로서 소비 전력(804)과 처리 성능(805)을 나타내었다. IoT 네트워크의 계층 구조는, 위층의 클라우드 분야(801)와 아래층의 임베디드 분야(802)로 크게 나누어진다. 클라우드 분야(801)에는 예를 들어 서버가 포함된다. 임베디드 분야(802)에는 예를 들어 기계, 산업용 로봇, 차량 탑재용 기기, 가전제품 등이 포함된다.
위층일수록 저소비 전력보다 높은 처리 성능이 요구된다. 따라서 클라우드 분야(801)에서는 고성능 CPU, 고성능 GPU, 대규모 SoC(System on a Chip) 등이 사용된다. 또한 아래층일수록 처리 성능보다 저소비 전력이 요구되고, 디바이스의 개수도 매우 많아진다. 본 발명의 일 형태에 따른 반도체 장치는, 저소비 전력이 요구되는 IoT 말단 기기의 통신 장치에 적합하게 사용할 수 있다.
또한 "엔드포인트"란, 임베디드 분야(802)의 말단 영역을 말한다. 엔드포인트에 사용되는 디바이스로서는, 예를 들어 공장, 가전제품, 인프라스트럭처, 농업 등에서 사용되는 마이크로컴퓨터가 해당된다.
도 15는 엔드포인트 마이크로컴퓨터의 응용예로서, 공장 자동화를 나타낸 이미지 도면이다. 공장(884)은 인터넷 회선(Internet)을 통하여 클라우드(883)에 접속된다. 또한 클라우드(883)는 인터넷 회선을 통하여 집(881) 및 회사(882)에 접속된다. 인터넷 회선은 유선 통신 방식이어도 좋고, 무선 통신 방식이어도 좋다. 예를 들어 무선 통신 방식의 경우에는, 통신 장치로서 본 발명의 일 형태에 따른 반도체 장치를 사용하여, 4세대 이동 통신 시스템(4G)이나 5세대 이동 통신 시스템(5G) 등의 통신 규격에 따른 무선 통신을 수행하면 좋다. 또한 공장(884)은 인터넷 회선을 통하여 공장(885) 및 공장(886)에 접속되어도 좋다.
공장(884)은 마스터 장치(제어 기기)(831)를 포함한다. 마스터 장치(831)는 클라우드(883)에 접속되고, 정보를 주고받는 기능을 갖는다. 또한 마스터 장치(831)는 M2M(Machine to Machine) 인터페이스(832)를 통하여 IoT 말단 기기(841)에 포함되는 복수의 산업용 로봇(842)에 접속된다. M2M 인터페이스(832)로서는, 예를 들어 유선 통신 방식의 1종인 산업 이더넷("이더넷"은 등록 상표)이나, 무선 통신 방식의 1종인 로컬 5G 등을 사용하여도 좋다.
공장의 관리자는, 집(881) 또는 회사(882)에서 클라우드(883)를 통하여 공장(884)에 접속하고, 가동 상황 등을 알 수 있다. 또한 오류 물품 및 결품의 체크, 저장 장소의 지시, 택 타임(takt time)의 계측 등을 실행할 수 있다.
근년 IoT는 세계적으로 공장에 도입되고 있으며, 이 상황을 "스마트 공장"이라고 부른다. 스마트 공장은, 엔드포인트 마이크로컴퓨터에 의한 단순한 검사, 감사뿐만 아니라, 고장 검지나 이상 예측 등도 수행하는 것으로 보고되어 있다.
엔드포인트 마이크로컴퓨터 등의 소규모 시스템은 가동 시의 시스템 전체의 소비 전력이 낮은 경우가 많기 때문에, Noff-CPU에 의한 대기 동작 시의 전력 감소 효과가 커진다. 한편, IoT의 임베디드 분야에서는 즉응성이 요구되는 경우가 있지만, Noff-CPU를 사용함으로써 대기 동작에서 빠르게 복귀할 수 있다.
또한 본 실시형태에서 기재한 구성, 구조, 방법 등은, 다른 실시형태 등에서 기재한 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시예)
본 실시예에서는, 포락선 검파 회로(20)에 포함되는 트랜지스터(T21)로서 사용할 수 있는 트랜지스터를 시작하고, 시작한 트랜지스터의 전기 특성을 측정하였다. 시작한 트랜지스터는 OS 트랜지스터이고, 톱 게이트 및 백 게이트를 포함한다. 또한 시작한 트랜지스터의 채널 길이(도 18의 (B), 도 19의 (A)에서는 "L"이라고 표기함)는 13nm이고, 채널 폭(도 18의 (B), 도 19의 (A)에서는 "W"라고 표기함)은 26nm이고, 우수한 고주파 특성을 갖는다.
도 16의 (A)는 시작한 트랜지스터의 구조를 나타낸 모식도이다. 상기 트랜지스터는 앞의 실시형태에서 설명한 트랜지스터(500)와 같은 구성을 갖고, 톱 게이트 전극(Top gate electrode), 톱 게이트 전극 측의 게이트 절연층(Top gate insulator), 백 게이트 전극(Back gate electrode), 백 게이트 전극 측의 게이트 절연층(Back gate insulator), 소스 또는 드레인으로서 기능하는 전극(Source/Drain electrode) 등을 포함한다. 또한 상기 트랜지스터는 채널 형성 영역에 CAAC 구조를 갖는 In-Ga-Zn 산화물(CAAC-IGZO)을 포함한다.
도 16의 (B)는 시작한 트랜지스터에서의 채널 길이 방향의 단면도이다. 도 17의 (A)는 시작한 트랜지스터에서의 채널 폭 방향의 단면도이다.
도 17의 (B) 및 (C)는 시작한 트랜지스터의 톱 게이트 전압(도면에서는 "Vgs"라고 표기함)-드레인 전류(도면에서는 "Id"라고 표기함) 특성을 나타낸 것이다.
도 17의 (B)에 나타낸 톱 게이트 전압-드레인 전류 특성은, 소스에 대한 드레인 전압(도면에서는 "Vds"라고 표기함)이 0.9V이고, 측정 환경의 온도(도면에서는 "Temp."라고 표기함)가 27℃에서, 소스에 대한 백 게이트 전압(도면에서는 "Vbs"라고 표기함)이 +6V부터 -6V까지의 범위에서 2V마다 측정한 결과이다. 시작한 트랜지스터의 문턱 전압이 소스에 대한 백 게이트 전압에 따라 증감하는 것을 확인할 수 있다.
도 17의 (C)에 나타낸 톱 게이트 전압-드레인 전류 특성은, 소스에 대한 드레인 전압이 0.9V이고, 소스에 대한 백 게이트 전압이 0.0V이고, 측정 환경의 온도가 -40℃, 27℃, 85℃, 150℃에서 측정한 결과이다. 측정 환경의 온도가 높아도, 시작한 트랜지스터의 온 전류가 저하하지 않는 것을 확인할 수 있다. 또한 도 17의 (C)에서는 트랜스컨덕턴스(도면에서는 "gm"이라고 표기함)도 나타내었다.
도 18의 (A)는 시작한 트랜지스터의 소스에 대한 드레인 전압-드레인 전류 특성을 나타낸 것이다. 도 18의 (A)에 나타낸 소스에 대한 드레인 전압-드레인 전류 특성은 톱 게이트 전압이 1.1V부터 2.5V까지의 범위에서 0.2V마다 측정한 결과이다.
도 18의 (B)는 시작한 트랜지스터의 톱 게이트 전압-게이트 용량(도면에서는 "Cgsd"라고 표기함) 특성을 나타낸 것이다. 도 18의 (B)에 나타낸 톱 게이트 전압-게이트 용량 특성은, 소스에 대한 드레인 전압이 0.0V이고, 측정 주파수(도면에서는 "Freq."라고 표기함)가 10kHz이고, 측정 환경의 온도가 27℃에서, 소스에 대한 백 게이트 전압을 +6V부터 -6V까지 변화시켜 측정한 결과이다.
도 19의 (A)는 시작한 트랜지스터의 측정 환경의 온도-누설 전류(도면에서는 "Leakage current"라고 표기함) 특성을 나타낸 것이다. 도 19의 (A)에 나타낸 측정 환경의 온도-누설 전류 특성은, 소스에 대한 드레인 전압이 0.9V이고, 톱 게이트 전압이 -2V이고, 소스에 대한 백 게이트 전압이 -3V이고, 측정 환경의 온도가 85℃, 100℃, 125℃, 150℃에서 측정한 결과이다. 또한 20,000개의 트랜지스터를 병렬로 접속시킨 것을 측정(도면에서는 "M=20,000"이라고 표기함)하였다.
도 19의 (A)에서, 본 실시예에서 시작한 트랜지스터의 측정 결과는 도면에서 "D-S"로 표기한 기호로 나타내고, 과거에 비특허문헌 3에서 측정된 결과(도면에서 "D-TG"로 표기한 기호로 나타낸 것)와 비교하였다. 본 실시예에서 시작한 트랜지스터의 누설 전류는, 비특허문헌 3에서 측정된 결과보다는 높지만, Si 트랜지스터보다는 낮았다.
도 19의 (B)는 시작한 트랜지스터의 드레인 전류 특성을, 소스에 대한 드레인 전압과, 톱 게이트 전압에 대하여 2차원적으로 나타낸 도면이다. 도 19의 (B)에서는, 소스에 대한 드레인 전압이 1.0V부터 2.6V까지의 범위에서, 톱 게이트 전압이 1.0V부터 2.6V까지의 범위에서 드레인 전류 특성을 나타내었다.
도 20의 (A)는 시작한 트랜지스터의 트랜스컨덕턴스를, 도 20의 (B)는 시작한 트랜지스터의 드레인 컨덕턴스를 각각 소스에 대한 드레인 전압과, 톱 게이트 전압에 대하여 2차원적으로 나타낸 도면이다. 도 20의 (A) 및 (B)에서, 소스에 대한 드레인 전압과 톱 게이트 전압의 범위는 도 19의 (B)와 같다.
도 21의 (A)는 시작한 트랜지스터의 차단 주파수를, 도 21의 (B)는 시작한 트랜지스터의 최대 발진 주파수를 각각 소스에 대한 드레인 전압과, 톱 게이트 전압에 대하여 2차원적으로 나타낸 도면이다. 도 21의 (A) 및 (B)에서, 소스에 대한 드레인 전압과 톱 게이트 전압의 범위는 도 19의 (B)와 같다.
도 22의 (A)는 시작한 트랜지스터에서의 최대 전류 이득을 나타낸 도면이다. 도 22의 (A)는 입력 주파수(도면에서는 "Input frequency"라고 표기함)에 대한 전류 이득을 나타낸 것이고, 소스에 대한 드레인 전압이 2.5V이고, 톱 게이트 전압이 2.5V이고, 소스에 대한 백 게이트 전압이 0V이고, 측정 환경의 온도가 27℃에서 측정한 결과이다. 도 22의 (A)로부터, 차단 주파수(도면에서는 "fT"라고 표기함)가 60GHz인 것을 알 수 있다.
도 22의 (B)는 시작한 트랜지스터에서의 최대 일방 이득을 나타낸 도면이다. 도 22의 (B)는 입력 주파수에 대한 일방 이득을 나타낸 것이고, 소스에 대한 드레인 전압이 2.5V이고, 톱 게이트 전압이 2.5V이고, 소스에 대한 백 게이트 전압이 0V이고, 측정 환경의 온도가 27℃에서 측정한 결과이다. 도 22의 (B)로부터, 최대 발진 주파수(도면에서는 "fmax"라고 표기함)가 16GHz인 것을 알 수 있다.
도 23의 (A)는 시작한 트랜지스터에서의 측정 환경의 온도-정규화된 차단 주파수(도면에서는 "Normalized fT"라고 표기함) 특성을 나타낸 것이다.
또한 도 23의 (B)는 본 실시예에서, 시작한 트랜지스터의 전기 특성을 측정한 환경을 설명하는 도면이다. 전기 특성은 전원 장치(도면에서는 "DC source"라고 표기함), 네트워크 분석기(도면에서는 "network analyzer"라고 표기함), 및 프로버(도면에서는 "Prober"라고 표기함)를 사용하여 측정하고, 전원 장치로서는 6242(ADCMT 제조), 6241A(ADCMT 제조), 또는/및 PW18-1.8AQ(kenwood 제조)를 사용하고, 네트워크 분석기로서는 N5247A(Keysight Technologies 제조)를 사용하였다.
프로버 위에는 측정 대상(도면에서는 "DUT"라고 표기함)을 포함하는 기판을 설치하고, 프로브 헤드(도면에서는 "PROBE HEAD"라고 표기함)를 사용하여 톱 게이트, 드레인, 소스, 및 백 게이트에 전압을 인가하거나, 또는 전류를 측정하였다. 예를 들어 도 23의 (B)에서는, 전원 장치를 사용하여 백 게이트(도면에서는 "BackGate"라고 표기함)에 인가하는 전압을 생성하고, 측정 대상의 포트 1 및 포트 2(도면에서는 "port1" 및 "port2"라고 표기함)를 통하여 톱 게이트, 드레인, 또는 소스에 전압을 인가하는 상태를 나타내었다. 또한 측정 대상을 포함하는 기판에는, 오픈 보정(도면에서는 "OPEN"이라고 표기함) 및 쇼트 보정(도면에서는 "SHORT"라고 표기함)을 수행하기 위한 TEG(Test Element Group)가 포함된다.
또한 시작한 트랜지스터의 소신호 등가 회로를 검토하였다. 도 24의 (A)는 시작한 트랜지스터의 소신호 등가 회로를 설명하는 회로도이다. 도 24의 (A)에 나타낸 바와 같이, 시작한 트랜지스터는 용량 소자(Cgs), 용량 소자(Cgd1), 용량 소자(Cgd2), 용량 소자(Cds), 트랜스컨덕턴스(gm), 드레인 컨덕턴스(gd), 저항 소자(Rg), 인덕턴스(Ld), 인덕턴스(Ls), 인덕턴스(Lg)를 사용하여 나타내어진다.
도 24의 (B)는 소신호 등가 회로의 파라미터를 추출한 결과를 나타낸 도면이다. 도 25 및 도 26은 측정한 결과(도면에서는 "meas."라고 표기함)와, 추출한 파라미터를 사용하여 소신호 등가 회로로부터 계산한 결과(도면에서는 "model"이라고 표기함)의 비교를 나타낸 도면이다. 도 25에서는 주파수(도면에서는 "frequency"라고 표기함)에 대한 Y11, Y12, Y21, Y22의 실수부의 비교를 나타내고, 도 26에서는 주파수에 대한 Y11, Y12, Y21, Y22의 허수부의 비교를 나타내었다. 또한 도면에서는, 예를 들어 Y11의 실수부를 "Re(Y11)"라고 표기하고, Y11의 허수부를 "Im(Y11)"라고 표기한다. 도 25 및 도 26으로부터, 도 24의 (A)에 나타낸 소신호 등가 회로를 사용하여 고주파 회로 설계가 가능한 것을 알 수 있다.
또한 본 실시예에서 기재한 구성, 구조, 방법 등은, 다른 실시형태 등에서 기재한 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
C21: 용량 소자, IN: 입력 단자, N11: 노드, N12: 노드, N13: 노드, N14: 노드, N15: 노드, N16: 노드, N17: 노드, OUT: 출력 단자, REF_IN: 입력 단자, R21: 저항 소자, R51: 저항 소자, R52: 저항 소자, R53: 저항 소자, R54: 저항 소자, R55: 저항 소자, SII_IN: 입력 단자, SIO_OUT: 출력 단자, T21: 트랜지스터, VN11: 전위, VN12: 전위, VN13: 전위, VN14: 전위, VN15: 전위, VN16: 전위, VN17: 전위, VREF: 전위, VSIO: 전위, 10: 고주파 증폭 회로, 20: 포락선 검파 회로, 30: 전원 회로, 40: 콤퍼레이터, 45: 평활 회로, 50: 가산 회로, 51: 연산 증폭기, 52: 연산 증폭기, 100: 반도체 장치, 110: 반도체 장치, 120: 반도체 장치, 311: 기판, 313: 반도체 영역, 314a: 저저항 영역, 314b: 저저항 영역, 315: 절연체, 316: 도전체, 320: 절연체, 322: 절연체, 324: 절연체, 326: 절연체, 328: 도전체, 330: 도전체, 350: 절연체, 352: 절연체, 354: 절연체, 356: 도전체, 360: 절연체, 362: 절연체, 364: 절연체, 366: 도전체, 370: 절연체, 372: 절연체, 374: 절연체, 376: 도전체, 380: 절연체, 382: 절연체, 384: 절연체, 386: 도전체, 404: 절연체, 500: 트랜지스터, 500A: 트랜지스터, 500B: 트랜지스터, 503: 도전체, 503a: 도전체, 503b: 도전체, 510: 절연체, 512: 절연체, 513: 절연체, 514: 절연체, 516: 절연체, 518: 도전체, 520: 절연체, 522: 절연체, 524: 절연체, 530: 산화물, 530a: 산화물, 530b: 산화물, 540a: 도전체, 540b: 도전체, 542: 도전체, 542a: 도전체, 542b: 도전체, 543a: 영역, 543b: 영역, 544: 절연체, 545: 절연체, 546: 도전체, 548: 도전체, 550: 트랜지스터, 552: 절연체, 560: 도전체, 560a: 도전체, 560b: 도전체, 574: 절연체, 580: 절연체, 581: 절연체, 582: 절연체, 586: 절연체, 600: 용량 소자, 610: 도전체, 612: 도전체, 620: 도전체, 630: 절연체, 640: 절연체, 711: 기판, 712: 회로 영역, 713: 분리 영역, 714: 분리선, 715: 칩, 750: 전자 부품, 752: 인쇄 회로 기판, 753: 반도체 장치, 754: 실장 기판, 755: 리드, 801: 클라우드 분야, 802: 임베디드 분야, 803: IoT 말단 기기, 804: 소비 전력, 805: 처리 성능, 831: 마스터 장치, 832: M2M(Machine to Machine) 인터페이스, 841: IoT 말단 기기, 842: 산업용 로봇, 881: 집, 882: 회사, 883: 클라우드, 884: 공장, 885: 공장, 886: 공장, 6100: 휴대 정보 단말기, 6101: 하우징, 6102: 표시부, 6103: 밴드, 6105: 조작 버튼, 6200: 휴대 정보 단말기, 6201: 하우징, 6202: 표시부, 6203: 조작 버튼, 6204: 스피커, 6205: 마이크로폰, 6209: 지문 센서, 6300: 로봇 청소기, 6301: 하우징, 6302: 표시부, 6303: 카메라, 6304: 브러시, 6305: 조작 버튼, 6310: 먼지, 6400: 로봇, 6401: 조도 센서, 6402: 마이크로폰, 6403: 상부 카메라, 6404: 스피커, 6405: 표시부, 6406: 하부 카메라, 6407: 장애물 센서, 6408: 이동 기구, 6409: 연산 장치, 6500: 비행체, 6501: 프로펠러, 6502: 카메라, 6503: 배터리, 6504: 전자 부품, 7160: 자동차, 8000: 표시 장치, 8001: 하우징, 8002: 표시부, 8003: 스피커부, 8005: 축전 장치, 8100: 조명 장치, 8101: 하우징, 8102: 광원, 8104: 천장, 8105: 축전 장치, 8200: 실내기, 8201: 하우징, 8202: 송풍구, 8204: 실외기, 8205: 축전 장치, 8300: 전기 냉동 냉장고, 8301: 하우징, 8302: 냉장실용 문, 8303: 냉동실용 문, 8305: 축전 장치, 8405: 측벽, 8406: 바닥, 8407: 창문

Claims (9)

  1. 반도체 장치로서,
    고주파 증폭 회로와,
    포락선 검파 회로와,
    콤퍼레이터와,
    전원 회로를 포함하고,
    상기 포락선 검파 회로는 제 1 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하고,
    상기 고주파 증폭 회로의 출력은 상기 포락선 검파 회로에 입력되고,
    상기 포락선 검파 회로의 출력은 상기 콤퍼레이터에 입력되고,
    상기 콤퍼레이터의 출력은 상기 전원 회로에 입력되고,
    상기 전원 회로는 상기 고주파 증폭 회로에 전원 전위를 공급하는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 고주파 증폭 회로, 상기 콤퍼레이터, 및 상기 전원 회로는 각각 반도체 기판에 형성된 제 2 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는 상기 반도체 기판에 적층되어 제공되는, 반도체 장치.
  3. 반도체 장치로서,
    고주파 증폭 회로와,
    포락선 검파 회로와,
    콤퍼레이터와,
    평활 회로와,
    전원 회로를 포함하고,
    상기 포락선 검파 회로는 제 1 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하고,
    상기 고주파 증폭 회로의 출력은 상기 포락선 검파 회로에 입력되고,
    상기 포락선 검파 회로의 출력은 상기 콤퍼레이터에 입력되고,
    상기 콤퍼레이터의 출력은 상기 평활 회로에 입력되고,
    상기 평활 회로의 출력은 상기 전원 회로에 입력되고,
    상기 전원 회로는 상기 고주파 증폭 회로에 전원 전위를 공급하는, 반도체 장치.
  4. 제 3 항에 있어서,
    상기 고주파 증폭 회로, 상기 콤퍼레이터, 상기 평활 회로, 및 상기 전원 회로는 각각 반도체 기판에 형성된 제 2 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는 상기 반도체 기판에 적층되어 제공되는, 반도체 장치.
  5. 반도체 장치로서,
    고주파 증폭 회로와,
    포락선 검파 회로와,
    가산 회로와,
    전원 회로를 포함하고,
    상기 포락선 검파 회로는 제 1 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하고,
    상기 고주파 증폭 회로의 출력은 상기 포락선 검파 회로에 입력되고,
    상기 포락선 검파 회로의 출력은 상기 가산 회로에 입력되고,
    상기 가산 회로의 출력은 상기 전원 회로에 입력되고,
    상기 가산 회로의 입력에는 외부 공급 전위가 공급되고,
    상기 가산 회로는 상기 포락선 검파 회로의 출력에 상기 외부 공급 전위를 가산하는 기능을 갖고,
    상기 전원 회로는 상기 고주파 증폭 회로에 전원 전위를 공급하는, 반도체 장치.
  6. 제 5 항에 있어서,
    상기 고주파 증폭 회로, 상기 가산 회로, 및 상기 전원 회로는 각각 반도체 기판에 형성된 제 2 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는 상기 반도체 기판에 적층되어 제공되는, 반도체 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 금속 산화물은 In 및 Zn 중 적어도 한쪽을 포함하는, 반도체 장치.
  8. 전자 부품으로서,
    제 1 항 내지 제 7 항 중 어느 한 항에 기재된 반도체 장치를 포함하는, 전자 부품.
  9. 전자 기기로서,
    제 1 항 내지 제 7 항 중 어느 한 항에 기재된 반도체 장치를 포함하는, 전자 기기.
KR1020217042939A 2019-06-28 2020-06-16 고주파 증폭 회로를 포함하는 반도체 장치, 전자 부품, 및 전자 기기 KR20220027875A (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JPJP-P-2019-121564 2019-06-28
JP2019121564 2019-06-28
JPJP-P-2019-183926 2019-10-04
JP2019183926 2019-10-04
JPJP-P-2020-078408 2020-04-27
JP2020078408 2020-04-27
JP2020081849 2020-05-07
JPJP-P-2020-081849 2020-05-07
PCT/IB2020/055591 WO2020261039A1 (ja) 2019-06-28 2020-06-16 高周波増幅回路を有する半導体装置、電子部品、および電子機器

Publications (1)

Publication Number Publication Date
KR20220027875A true KR20220027875A (ko) 2022-03-08

Family

ID=74059663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217042939A KR20220027875A (ko) 2019-06-28 2020-06-16 고주파 증폭 회로를 포함하는 반도체 장치, 전자 부품, 및 전자 기기

Country Status (4)

Country Link
US (1) US20220345095A1 (ko)
KR (1) KR20220027875A (ko)
CN (1) CN114008778A (ko)
WO (1) WO2020261039A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2767013B1 (fr) * 1997-07-31 1999-10-01 Alsthom Cge Alcatel Procede et dispositif de controle de l'enveloppe d'un signal radio
US6166598A (en) * 1999-07-22 2000-12-26 Motorola, Inc. Power amplifying circuit with supply adjust to control adjacent and alternate channel power
EP1779507B1 (en) * 2004-07-28 2012-06-20 MKS Instruments, Inc. Methods and systems for stabilizing an amplifier
KR101893904B1 (ko) * 2010-01-29 2018-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
US8461928B2 (en) * 2011-01-25 2013-06-11 Provigent Ltd. Constant-gain power amplifier
US9608577B2 (en) * 2012-09-23 2017-03-28 Dsp Group Ltd. Radio frequency front end module circuit incorporating an efficient high linearity power amplifier
JP7064309B2 (ja) * 2017-10-20 2022-05-10 株式会社ジャパンディスプレイ ダイオード、トランジスタ、およびこれらを有する表示装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
H. Kunitake et al., "Journal of the Electron Devices Society", 2019, volume 7, p.495-502
S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186

Also Published As

Publication number Publication date
JPWO2020261039A1 (ko) 2020-12-30
CN114008778A (zh) 2022-02-01
US20220345095A1 (en) 2022-10-27
WO2020261039A1 (ja) 2020-12-30

Similar Documents

Publication Publication Date Title
US20220231131A1 (en) Semiconductor device and electronic device
US12041762B2 (en) Semiconductor device or oscillator
US11894040B2 (en) Semiconductor device and wireless communication device
US20220238560A1 (en) Semiconductor device
US11901822B2 (en) Semiconductor device
US11948945B2 (en) Semiconductor device and wireless communication device with the semiconductor device
US11848697B2 (en) Communication device and electronic device
US20220238525A1 (en) Semiconductor device
KR20220027875A (ko) 고주파 증폭 회로를 포함하는 반도체 장치, 전자 부품, 및 전자 기기
JP7536759B2 (ja) 半導体装置
US12101067B2 (en) Semiconductor device
US12095440B2 (en) Semiconductor device
US20230207567A1 (en) Semiconductor device
WO2021229385A1 (ja) 半導体装置
US20220255511A1 (en) Communication device