JP7064309B2 - ダイオード、トランジスタ、およびこれらを有する表示装置 - Google Patents

ダイオード、トランジスタ、およびこれらを有する表示装置 Download PDF

Info

Publication number
JP7064309B2
JP7064309B2 JP2017203812A JP2017203812A JP7064309B2 JP 7064309 B2 JP7064309 B2 JP 7064309B2 JP 2017203812 A JP2017203812 A JP 2017203812A JP 2017203812 A JP2017203812 A JP 2017203812A JP 7064309 B2 JP7064309 B2 JP 7064309B2
Authority
JP
Japan
Prior art keywords
region
semiconductor layer
layer
oxide semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017203812A
Other languages
English (en)
Other versions
JP2019079860A (ja
Inventor
俊成 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017203812A priority Critical patent/JP7064309B2/ja
Priority to PCT/JP2018/033031 priority patent/WO2019077901A1/ja
Publication of JP2019079860A publication Critical patent/JP2019079860A/ja
Priority to US16/845,289 priority patent/US11437363B2/en
Priority to JP2022070955A priority patent/JP7360499B2/ja
Application granted granted Critical
Publication of JP7064309B2 publication Critical patent/JP7064309B2/ja
Priority to US17/881,106 priority patent/US11887980B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
    • G09G2300/0885—Pixel comprising a non-linear two-terminal element alone in series with each display pixel element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Description

本発明は、ダイオード、トランジスタ、およびこれらを有する表示装置に関する。
近年、表示装置やパーソナルコンピュータなどの駆動回路には微細なスイッチング素子としてトランジスタ、ダイオードなどの半導体装置が用いられている。トランジスタは、映像を表示する画素回路および画素回路を駆動する駆動回路などの回路に用いられている。ダイオードは、静電気等から回路を保護する保護回路および電源から供給された電圧を昇圧するチャージポンプ回路などの回路に用いられている。トランジスタおよびダイオードを効率よく製造するために、例えば特許文献１に示すように、ダイオードとしてドレイン端子とゲート端子が接続されたトランジスタが用いられている。
特開２０１７－６９５７７号公報
ダイオード接続トランジスタは、一般的なトランジスタのゲート端子とソース端子またはドレイン端子とを接続することで製造される。つまり、ダイオードの製造にはトランジスタの製造と同じ数の工程が必要である。
本発明に係る一実施形態は、上記実情に鑑み、簡易的な構造および製造方法のダイオード、トランジスタ、およびこれらを有する表示装置を提供することを目的とする。
本発明の一実施形態によるダイオードは、第１領域および前記第１領域よりも低抵抗の第２領域を有する半導体層と、第１露出部において前記第１領域の前記半導体層を露出し、第２露出部において前記第２領域の前記半導体層を露出し、前記第１露出部および前記第２露出部以外の前記半導体層を覆う第１絶縁層と、前記第１露出部において前記半導体層に接続され、平面視において前記第１絶縁層を介して前記第１領域の前記半導体層と重畳する第１導電層と、前記第２露出部において前記半導体層に接続された第２導電層と、を有する。
本発明の一実施形態によるトランジスタは、第１領域および前記第１領域よりも低抵抗の第２領域を有する半導体層と、第１露出部において前記第１領域の前記半導体層を露出し、第２露出部において前記第２領域の前記半導体層を露出し、前記第１露出部および前記第２露出部以外の前記半導体層を覆う第１絶縁層と、前記第１露出部において前記半導体層に接続され、平面視において前記第１絶縁層を介して前記第１領域の前記半導体層と重畳する第１導電層と、前記第２露出部において前記半導体層に接続された第２導電層と、前記半導体層に対向する、前記半導体層の下の第３導電層と、前記半導体層と前記第３導電層との間の第３絶縁層と、を有する。
本発明の一実施形態に係るダイオードの概要を示す平面図である。 本発明の一実施形態に係るダイオードの概要を示す断面図である。 本発明の一実施形態に係るダイオードの概要を示す断面図の部分拡大図である。 本発明の一実施形態に係るダイオードの製造方法を示す断面図である。 本発明の一実施形態に係るダイオードの製造方法を示す断面図である。 本発明の一実施形態に係るダイオードの製造方法を示す断面図である。 本発明の一実施形態に係るダイオードの製造方法を示す断面図である。 本発明の一実施形態に係るダイオードの製造方法を示す断面図である。 本発明の一実施形態に係るダイオードの概要を示す断面図である。 本発明の一実施形態に係るダイオードの概要を示す断面図である。 本発明の一実施形態に係るダイオードの製造方法を示す断面図である。 本発明の一実施形態に係るダイオードの製造方法を示す断面図である。 本発明の一実施形態に係るダイオードの製造方法を示す断面図である。 本発明の一実施形態に係るダイオードの概要を示す平面図である。 本発明の一実施形態に係るトランジスタの概要を示す平面図である。 本発明の一実施形態に係るトランジスタの概要を示す断面図である。 本発明の一実施形態に係るトランジスタの製造方法において、第３導電層を形成する工程を示す断面図である。 本発明の一実施形態に係るトランジスタの製造方法において、第３絶縁層および酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係るトランジスタの製造方法において、第１絶縁層を形成する工程を示す断面図である。 本発明の一実施形態に係るトランジスタの製造方法において、第１導電層を形成する工程を示す断面図である。 本発明の一実施形態に係るトランジスタの製造方法において、第２領域の半導体層を低抵抗化する工程を示す断面図である。 本発明の一実施形態に係るトランジスタの製造方法において、層間絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係るトランジスタの概要を示す断面図である。 本発明の一実施形態に係るトランジスタの概要を示す断面図である。 本発明の一実施形態に係るトランジスタの概要を示す断面図である。 図２４に示したトランジスタの回路図である。 図２４に示したトランジスタのＯＦＦ状態の回路図である。 本発明の一実施形態に係る論理回路の概要を示す断面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号の後にアルファベットを付して、詳細な説明を適宜省略することがある。
本発明の各実施の形態において、基板からダイオードまたはトランジスタに向かう方向を上または上方という。逆に、ダイオードまたはトランジスタから基板に向かう方向を下または下方という。このように、説明の便宜上、上方または下方という語句を用いて説明するが、例えば、基板とダイオードまたはトランジスタとの上下関係が図示と逆になるように配置されてもよい。以下の説明で、例えば第１部材の上の第２部材という表現は、上記のように第１部材と第２部材との上下関係を説明しているに過ぎず、第１部材と第２部材との間に他の部材が配置されていてもよい。
本明細書において「αはＡ、ＢまたはＣを含む」、「αはＡ，ＢおよびＣのいずれかを含む」、「αはＡ，ＢおよびＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
〈第１実施形態〉
図１～図７を用いて、本発明の第１実施形態に係るダイオード１０の概要について説明する。第１実施形態のダイオード１０では、ダイオード接続されたトランジスタの活性層として酸化物半導体層が用いられた構成を例示するが、活性層として酸化物半導体層以外に一般的な半導体層が用いられてもよい。
［ダイオード１０の構造］
図１は、本発明の一実施形態に係るダイオードの概要を示す平面図である。図２Ａは、本発明の一実施形態に係るダイオードの概要を示す断面図である。図２Ｂは、本発明の一実施形態に係るダイオードの概要を示す断面図の部分拡大図である。図２Ａの断面図は、図１のＡ－Ａ’線の断面図である。図２Ｂの拡大図は、図２Ａの点線領域を拡大した図である。図１および図２Ａに示すように、ダイオード１０は、基板１００、下地層１１０、酸化物半導体層１２０、絶縁層１３０（第１絶縁層）、導電層１４０（第１導電層）、絶縁層１５０（第２絶縁層）、導電層１６０（第２導電層）、および導電層１７０を有する。
まず、図２Ａを用いて、ダイオード１０の断面構造について説明する。酸化物半導体層１２０は基板１００の上に設けられている。下地層１１０は基板１００と酸化物半導体層１２０との間に設けられている。酸化物半導体層１２０は第１領域１２１および第２領域１２３に区分される。第２領域１２３の酸化物半導体層１２０は第１領域１２１の酸化物半導体層１２０よりも低抵抗である。絶縁層１３０は酸化物半導体層１２０の上に設けられている。絶縁層１３０には開口部１３１（第１露出部）および開口部１３３（第２露出部）が設けられている。開口部１３１は第１領域１２１の酸化物半導体層１２０を露出する。開口部１３３は第２領域１２３の酸化物半導体層１２０を露出する。絶縁層１３０は開口部１３１、１３３以外の酸化物半導体層１２０を覆っている。
導電層１４０は絶縁層１３０の上、および開口部１３１の内部に設けられている。導電層１４０は、開口部１３１を介して第１領域１２１の酸化物半導体層１２０に接続されている。図２Ｂを参照すると、第１領域１２１の酸化物半導体層１２０と導電層１４０との間に、第１領域１２１の酸化物半導体層１２０よりも抵抗が低い低抵抗酸化物半導体層１２５が存在している。低抵抗酸化物半導体層１２５によって、導電層１４０と酸化物半導体層１２０との間の良好な電気的接触が実現される。低抵抗酸化物半導体層１２５は開口部１３１によって酸化物半導体層１２０が露出された領域に設けられている。換言すると、平面視において、低抵抗酸化物半導体層１２５は低抵抗酸化物半導体層１２５よりも抵抗が高い酸化物半導体層１２０に囲まれている。
低抵抗酸化物半導体層１２５は、酸化物半導体層１２０の表面付近にのみ形成されており、断面観察などの分析によって観察されない場合がある。しかし、チャネルとして機能する第１領域１２１の酸化物半導体層１２０と導電層１４０との間のオーミック接触を得るためには、これらの間に低抵抗酸化物半導体層１２５が必要である。したがって、仮に断面観察で酸化物半導体層１２０と導電層１４０との間に低抵抗酸化物半導体層１２５が観察されない場合であっても、これらの間に低抵抗酸化物半導体層１２５が存在している蓋然性が高い。
図１を参照すると、第１領域１２１は、平面視において、酸化物半導体層１２０のパターンのうち、導電層１４０と重畳する領域に相当する。第２領域１２３は、平面視において、酸化物半導体層１２０のパターンが導電層１４０から露出された領域に相当する。つまり、第２領域１２３は、酸化物半導体層１２０のパターンのうち、導電層１４０と重畳しない領域に相当する。上記の構成を換言すると、第１領域１２１と第２領域１２３との境界は、平面視において、導電層１４０のパターン端の一部に沿っている。
図１および図２Ａを参照すると、平面視において、導電層１４０は絶縁層１３０を介して第１領域１２１の酸化物半導体層１２０と重畳する。図１および図２Ａでは、第１領域１２１と第２領域１２３との境界が導電層１４０のパターン端の一部に沿った構成を例示したが、この構成に限定されない。図１および図２Ａでは、平面視において、第１領域１２１と第２領域１２３との境界が導電層１４０のパターン端の一部と一致しているが、この構成に限定されない。例えば、平面視において、第１領域１２１と第２領域１２３との境界が導電層１４０のパターン端の一部からずれていてもよい。例えば、平面視において、第１領域１２１と第２領域１２３との境界が導電層１４０と重畳していてもよい。
絶縁層１５０は絶縁層１３０および導電層１４０の上に設けられている。絶縁層１５０には開口部１５１および開口部１３３が設けられている。開口部１５１は導電層１４０の一部を露出する。開口部１３３は上記のように第２領域１２３の酸化物半導体層１２０を露出する。本実施形態では、絶縁層１３０、１５０の両方に設けられた開口部を開口部１３３という。
導電層１６０は絶縁層１５０の上、および開口部１３３の内部に設けられている。つまり、導電層１６０は導電層１４０とは異なる層に設けられている。導電層１６０は、開口部１３３を介して第２領域１２３の酸化物半導体層１２０に接続されている。図１を参照すると、第２領域１２３の酸化物半導体層１２０は、平面視において、導電層１６０と重畳する。導電層１７０は絶縁層１５０の上、および開口部１５１の内部に設けられている。つまり、導電層１７０は導電層１６０とは同じ層に設けられている。導電層１７０は、開口部１５１を介して導電層１４０に接続されている。
ダイオード１０はダイオード接続されたトランジスタである。ダイオード１０において、第１領域１２１の酸化物半導体層１２０は活性層に相当する。絶縁層１３０の上面に設けられた導電層１４０はゲート電極に相当する。酸化物半導体層１２０と導電層１４０との間の絶縁層１３０はゲート絶縁層に相当する。開口部１３１において酸化物半導体層１２０と接する導電層１４０はソース電極に相当する。導電層１６０はドレイン電極に相当する。つまり、ダイオード１０はソース電極とゲート電極とが接続されたトランジスタである。なお、ダイオード１０において、ソース電極とドレイン電極とが切り替わる場合がある。
酸化物半導体層１２０がｎ型半導体の場合について説明する。導電層１４０の電位が導電層１６０の電位よりも高い場合、ゲート電極およびソース電極にドレイン電極よりも高い電位が供給されるので、このトランジスタはＯＮ状態になる。したがって、導電層１４０から導電層１６０に向かって電流が流れる。一方、導電層１４０の電位が導電層１６０の電位よりも低い場合、ゲート電極およびソース電極にドレイン電極よりも低い電位が供給されるので、このトランジスタはＯＦＦ状態になる。つまり、ダイオード１０は整流作用を持つ。活性層として酸化物半導体層１２０が用いられたトランジスタのＯＦＦ状態におけるリーク電流は、活性層として例えばシリコンなどの一般的な半導体層が用いられたトランジスタのＯＦＦ状態におけるリーク電流に比べて非常に小さい。したがって、ダイオード１０に逆バイアスが印加されても電流はほとんど流れない。その結果、ダイオード１０の優れた整流作用が得られる。
［ダイオード１０を構成する各部材の材質］
基板１００として、可視光に対して透光性を有する基板が用いられる。基板１００として、可撓性を有しない剛性基板および可撓性を有する可撓性基板が用いられる。剛性基板として、ガラス基板、石英基板、およびサファイア基板が用いられてもよい。可撓性基板として、ポリイミド基板、アクリル基板、シロキサン基板、およびフッ素樹脂基板が用いられてもよい。基板１００として透光性を有しない基板が用いられてもよい。基板１００として、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、またはステンレス基板などの導電性基板が用いられてもよい。
下地層１１０として、基板１００と酸化物半導体層１２０との密着性が向上する、および不純物が基板１００から酸化物半導体層１２０に到達することを抑制する材料が用いられる。例えば、下地層１１０として、酸化シリコン（ＳｉＯx）、酸化窒化シリコン（ＳｉＯxＮy）、窒化酸化シリコン（ＳｉＮxＯy）、窒化シリコン（ＳｉＮx）、酸化アルミニウム（ＡｌＯx）、酸化窒化アルミニウム（ＡｌＯxＮy）、窒化酸化アルミニウム（ＡｌＮxＯy）、窒化アルミニウム（ＡｌＮx）などが用いられる（ｘ、ｙは任意の正の数値）。下地層１１０として、これらが積層された構造が用いられてもよい。基板１００と酸化物半導体層１２０との十分な密着性が確保される、または不純物が基板１００から酸化物半導体層１２０に到達することによる影響がほとんどない場合は、下地層１１０が省略されてもよい。下地層１１０としては、上記の無機絶縁材料の他にＴＥＯＳ層や有機絶縁材料が用いられてもよい。
ＳｉＯxＮyおよびＡｌＯxＮyとは、酸素（Ｏ）よりも少ない量の窒素（Ｎ）を含有するシリコン化合物およびアルミニウム化合物である。ＳｉＮxＯyおよびＡｌＮxＯyとは、窒素よりも少ない量の酸素を含有するシリコン化合物およびアルミニウム化合物である。
上記に例示した下地層１１０は、物理蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ法）で形成されてもよく、化学蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）で形成されてもよい。ＰＶＤ法としては、スパッタリング法、真空蒸着法、電子ビーム蒸着法、および分子線エピタキシー法などが用いられる。ＣＶＤ法としては、熱ＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法（Ｃａｔ（Ｃａｔａｌｙｔｉｃ）－ＣＶＤ法又はホットワイヤＣＶＤ法）などが用いられる。ＴＥＯＳ層とはＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料としたＣＶＤ層を指す。
有機絶縁材料としては、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などが用いられる。下地層１１０は、単層であってもよく、上記の材料の積層であってもよい。例えば、下地層１１０は無機絶縁材料および有機絶縁材料の積層であってもよい。
酸化物半導体層１２０として、半導体の特性を有する酸化金属が用いられる。例えば、酸化物半導体層１２０として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）を含む酸化物半導体が用いられてもよい。特に、酸化物半導体層１２０として、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有する酸化物半導体が用いられてもよい。ただし、本発明の一実施形態において用いられるＩｎ、Ｇａ、Ｚｎ、およびＯを含む酸化物半導体は、上記の組成に限定されず、上記とは異なる組成の酸化物半導体が用いられてもよい。例えば、上記の比率に対して、移動度を向上させるためにＩｎの比率が大きい酸化物半導体が酸化物半導体層１２０として用いられてもよい。上記の比率に対して、光照射による影響を小さくするために、バンドギャップが大きくなるように、Ｇａの比率が大きい酸化物半導体が酸化物半導体層１２０として用いられてもよい。
Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む酸化物半導体に他の元素が添加されていてもよい。例えばＡｌ、Ｓｎなどの金属元素が上記の酸化物半導体に添加されていてもよい。上記の酸化物半導体以外にも酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）、酸化スズ（ＳｎＯ2）、酸化チタン（ＴｉＯ2）、酸化バナジウム（ＶＯ2）、酸化インジウム（Ｉｎ2Ｏ3）、チタン酸ストロンチウム（ＳｒＴｉＯ3）などが酸化物半導体層１２０として用いられてもよい。酸化物半導体層１２０はアモルファスであってもよく、結晶性であってもよい。酸化物半導体層１２０はアモルファスと結晶の混相であってもよい。酸化物半導体層１２０はＰＶＤ法によって形成される。
酸化物半導体層１２０の代わりに一般的な半導体層が用いられる場合、半導体層として、シリコン（Ｓｉ）、ガリウム（Ｇａ）、ヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化シリコン（ＳｉＣ）が用いられてもよい。
絶縁層１３０、１５０として、ＳｉＯx、ＳｉＯxＮy、ＳｉＮx、ＳｉＮxＯy、ＡｌＯx、ＡｌＯxＮy、ＡｌＮx、ＡｌＮxＯyなどの無機絶縁材料が用いられる。絶縁層１３０、１５０は下地層１１０と同様の方法で形成される。絶縁層１３０、１５０は単層であってもよく、上記の材料の積層であってもよい。絶縁層１３０、１５０は、下地層１１０と同じ材料であってもよく、異なる材料であってもよい。絶縁層１３０と絶縁層１５０とは互いに同じ材料であってもよく、異なる材料であってもよい。
絶縁層１３０として酸化物が用いられる場合、酸化物半導体層１２０と接する絶縁層１３０は過剰な酸素を多量に含むことが好ましい。換言すると、絶縁層１３０は化学量論比よりも酸素を含有する割合が高い酸化物絶縁層であり、熱処理によって酸素を放出することが好ましい。絶縁層１３０中の酸素は未結合手を有しており、当該絶縁層１３０の化学量論比における結合エネルギーよりも低いエネルギーで結合が切れる。絶縁層１３０中の酸素は未結合手を有するため、第２領域１２３の酸化物半導体層１２０は欠陥を多く含んでいる。
導電層１４０、１６０、１７０として、一般的な金属材料または導電性半導体材料が用いられる。例えば、導電層１４０、１６０、１７０として、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）などが用いられる。導電層１４０、１６０、１７０として、上記の材料の合金が用いられてもよく、上記の材料の窒化物が用いられてもよい。上記の導電層はＰＶＤ法によって形成される。
導電層１４０、１６０、１７０として、ＩＴＯ（酸化インジウム・スズ）、ＩＧＯ（酸化インジウム・ガリウム）、ＩＺＯ（酸化インジウム・亜鉛）、ＧＺＯ（ガリウムがドーパントとして添加された酸化亜鉛）等の導電性酸化物半導体が用いられてもよい。導電層１４０、１６０、１７０は単層であってもよく、上記の材料の積層であってもよい。なお、導電層１４０として第１領域１２１の酸化物半導体層１２０と接触する材料は、酸化物半導体層１２０の中の酸素を還元して酸化物半導体層１２０の表面を低抵抗化する材料であって、その酸化物が絶縁性ではない材料を用いることができる。
以上のように、本発明の第１実施形態に係るダイオード１０によると、より簡易的な構造のダイオード接続トランジスタでダイオード１０を構成することができる。
上記のダイオード１０は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ：ＬＣＤ）、表示部に有機ＥＬ素子または量子ドット等の自発光素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）を利用した自発光表示装置、もしくは電子ペーパー等の反射型表示装置において、各々の表示装置の各画素や駆動回路に用いられる。ただし、上記のダイオード１０は、表示装置に用いられるものに限定されず、例えば、マイクロプロセッサ（Ｍｉｃｒｏ－Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）に用いられてもよい。
［ダイオード１０の製造方法］
図３～図７を用いて、本発明の第１実施形態に係るダイオード１０の製造方法について、断面図を参照しながら説明する。図３～図７は、いずれも本発明の一実施形態に係るダイオードの製造方法を示す断面図である。
図３に示すように、基板１００の上に下地層１１０を成膜し、下地層１１０の上に酸化物半導体層１２０を形成する。基板１００の全面に形成された酸化物半導体層１２０に対して、フォトリソグラフィおよびエッチングによって図３に示す酸化物半導体層１２０のパターンを形成する。なお、以下に示すパターンの形成は、特段の記載がない限り、フォトリソグラフィおよびエッチングによって行われる。ただし、フォトリソグラフィおよびエッチングの各々は、それぞれの工程に適した条件が採用される。
酸化物半導体層１２０はスパッタリング法を用いて成膜することができる。酸化物半導体層１２０のエッチングはドライエッチングで行ってもよく、ウェットエッチングで行ってもよい。ウェットエッチングで酸化物半導体層１２０のパターンを形成する場合、シュウ酸を含むエッチャントを用いることができる。
図４に示すように、酸化物半導体層１２０の上に絶縁層１３０を形成する。絶縁層１３０に開口部１３１を形成し、後に説明する第１領域１２１の酸化物半導体層１２０の一部を露出させる。
図５に示すように、絶縁層１３０の上、および開口部１３１の内部に導電層１４０を形成する。開口部１３１によって露出された酸化物半導体層１２０に導電層１４０が成膜されると、酸化物半導体層１２０の表面付近の酸素は成膜された導電層１４０によって還元される。その結果、図２Ｂに示すように、開口部１３１によって露出された酸化物半導体層１２０の表面付近に低抵抗酸化物半導体層１２５が形成される。このとき、開口部１３１の底に成膜された導電層１４０は酸化物半導体層１２０から移動した酸素によって酸化される。したがって、導電層１４０の材料として、酸化されても導電性が失われない材料が用いられることが好ましい。平面視において酸化物半導体層１２０と導電層１４０と重畳する領域が、後述する第１領域１２１になる。
図６に示すように、酸化物半導体層１２０の上方（酸化物半導体層１２０に対して導電層１４０が形成された側）から不純物を酸化物半導体層１２０に導入する。不純物の導入は、イオンドーピングまたはイオンインプランテーションによって行われる。不純物を上方から導入する場合、平面視において酸化物半導体層１２０と導電層１４０とが重畳する領域では、不純物が導電層１４０によってブロックされて酸化物半導体層１２０に到達しない。一方、平面視において酸化物半導体層１２０と導電層１４０とが重畳しない領域では、不純物は導電層１４０にブロックされず、酸化物半導体層１２０に到達する。
酸化物半導体層１２０に不純物が導入されない領域が第１領域１２１であり、酸化物半導体層１２０に不純物が導入される領域が第２領域１２３である。換言すると、第１領域１２１は、平面視において酸化物半導体層１２０と導電層１４０とが重畳する領域である。第２領域１２３は、平面視において酸化物半導体層１２０が導電層１４０から露出された領域である。上記のように、上方から導入された不純物がブロックされた領域が第１領域１２１になるので、結果的に、平面視における第１領域１２１と第２領域１２３との境界は、導電層１４０のパターン端の一部に沿っている。
図６では、第１領域１２１と第２領域１２３との境界が導電層１４０のパターン端の一部と一致する構成を例示した。しかし、不純物を導入する際に、酸化物半導体層１２０に向けて打ち込まれた不純物は、導電層１４０のパターン端よりも導電層１４０のパターンの内側にも打ち込まれる。したがって、平面視において、第１領域１２１と第２領域１２３との境界が導電層１４０と重畳する場合がある。
酸化物半導体層１２０に導入された不純物はキャリアとして機能するため、第２領域１２３の酸化物半導体層１２０の抵抗は第１領域１２１の酸化物半導体層１２０の抵抗よりも低い。酸化物半導体層１２０に導入される不純物として、ボロン（Ｂ）、リン（Ｐ）、およびアルゴン（Ａｒ）など一般的な半導体製造工程で用いられる材料が用いられる。
図７に示すように、絶縁層１３０および導電層１４０の上に絶縁層１５０を形成する。絶縁層１５０に開口部１５１を形成し、導電層１４０の一部を露出させる。同様に、絶縁層１３０、１５０に開口部１３３を形成し、第２領域１２３の酸化物半導体層１２０の一部を露出させる。なお、本実施形態では、絶縁層１３０、１５０を一括で開口するプロセスを例示したが、このプロセスに限定されない。まず、絶縁層１５０に開口部を形成して絶縁層１３０の一部を露出させ、絶縁層１５０の開口とは異なる方法で絶縁層１３０を開口してもよい。そして、絶縁層１５０の上、開口部１３３の内部、および開口部１５１の内部に導電層を形成し、パターン形成することで図１および図２Ａに示す導電層１６０、１７０を形成する。上記に示す製造方法によって、第１実施形態に係るダイオード１０を形成することができる。
以上のように、本発明の第１実施形態に係るダイオード１０の製造方法によると、ダイオード接続されたトランジスタのゲート電極およびソース電極に相当する導電層１４０をマスクとして酸化物半導体層１２０に不純物を導入することで、高い精度で第１領域１２１と第２領域１２３の境界の位置を決定することができる。さらに、第１領域１２１および第２領域１２３を形成するためのマスクを別途用いる必要がない。開口部１３１において露出された酸化物半導体層１２０の上に導電層１４０を形成する際に、導電層１４０によって酸化物半導体層１２０の表面が低抵抗化される。したがって、酸化物半導体層１２０と導電層１４０とが接触する領域において、予め酸化物半導体層１２０に低抵抗領域を設ける必要がない。つまり、より簡易的な製造方法でダイオード１０を製造することができる。
〈第２実施形態〉
図８を用いて、本発明の第２実施形態に係るダイオード１０Ａの概要について説明する。なお、以下の実施形態で参照する図面において、上記の実施形態と同一部分または同様な機能を有する部分には同一の数字または同一の数字の後にアルファベットを追加した符号を付し、その繰り返しの説明は省略する。
［ダイオード１０Ａの構造］
図８は、本発明の一実施形態に係るダイオードの概要を示す断面図である。図８に示すダイオード１０Ａは図２Ａに示すダイオード１０に類似しているが、ダイオード１０Ａは、第２領域１２３Ａの絶縁層１３０Ａの厚さが第１領域１２１Ａの絶縁層１３０Ａの厚さに比べて小さい点において、ダイオード１０と相違する。換言すると、平面視において導電層１４０Ａから露出された絶縁層１３０Ａの厚さは、導電層１４０Ａと重畳する絶縁層１３０Ａの厚さに比べて小さい。第２領域１２３Ａの絶縁層１３０Ａの厚さは、１０ｎｍ以上であればよい。
［ダイオード１０Ａの製造方法］
図８に示すダイオード１０Ａの絶縁層１３０Ａは、図５の工程において、導電層１４０をマスクとして絶縁層１３０をオーバーエッチングすることで得ることができる。図８の絶縁層１３０Ａは、第２領域１２３Ａの膜厚が小さくなっているため、図６に示す不純物導入の工程において、小さいエネルギーで不純物を導入することができる。
例えば、図６において、第２領域１２３の絶縁層１３０の膜厚が大きい場合、不純物導入のために不純物を高エネルギーで加速する必要がある。この場合、高エネルギーで加速された不純物の一部が、導電層１４０および導電層１４０の下の絶縁層１３０を通過して、第１領域１２１の酸化物半導体層１２０に到達することがある。第１領域１２１の酸化物半導体層１２０に不純物が導入されると、ダイオード１０に逆バイアスの電圧が供給されたときに、リーク電流が流れてしまう。
以上のように、本発明の第２実施形態に係るダイオード１０Ａによると、第１実施形態に係るダイオード１０と同様の効果を得ることができる。さらに、図８に示すダイオード１０Ａの場合、低エネルギーで第２領域１２３Ａの酸化物半導体層１２０Ａに不純物を導入することができる。したがって、第１領域１２１Ａの酸化物半導体層１２０Ａに意図しない不純物が導入されることを抑制することができる。
〈第３実施形態〉
図９を用いて、本発明の第３実施形態に係るダイオード１０Ｂの概要について説明する。なお、以下の実施形態で参照する図面において、上記の実施形態と同一部分または同様な機能を有する部分には同一の数字または同一の数字の後にアルファベットを追加した符号を付し、その繰り返しの説明は省略する。
［ダイオード１０Ｂの構造］
図９は、本発明の一実施形態に係るダイオードの概要を示す断面図である。図９に示すダイオード１０Ｂは図２Ａに示すダイオード１０に類似しているが、ダイオード１０Ｂは、第２領域１２３Ｂの絶縁層１３０Ｂが除去され、絶縁層１５０Ｂが第２領域１２３Ｂの酸化物半導体層１２０Ｂに接している点において、ダイオード１０と相違する。換言すると、第２領域１２３Ｂの酸化物半導体層１２０Ｂは絶縁層１３０Ｂから露出されている。
図９において、絶縁層１５０Ｂの物性は絶縁層１３０Ｂの物性と異なる。例えば、絶縁層１３０Ｂとして、化学量論比よりも酸素を含有する割合が大きい酸化物絶縁層を用いることができる。具体的には、絶縁層１３０Ｂとして化学量論比よりも酸素を含有する割合が大きいＳｉＯx、ＳｉＯxＮyを用いることができる。一方、絶縁層１５０Ｂとして、化学量論比よりも酸素を含有する割合が小さい酸化物絶縁層を用いることができる。または、絶縁層１５０Ｂとして、熱処理によって水素やアンモニアを放出する材料を用いることができる。具体的には、絶縁層１５０ＢとしてＳｉＮx、ＳｉＮxＯyを用いることができる。上記のように、絶縁層１５０Ｂが絶縁層１３０Ｂに比べて酸素を放出しにくく、水素やアンモニアを放出しやすいことで、絶縁層１５０Ｂに接した酸化物半導体層１２０Ｂに不純物を導入する工程を設けることなく、第２領域１２３Ｂの酸化物半導体層１２０Ｂを低抵抗化することができる。
［ダイオード１０Ｂの製造方法］
図１０～図１２を用いて、ダイオード１０Ｂの製造方法について説明する。図１０～図１２は、本発明の一実施形態に係るダイオードの製造方法を示す断面図である。ダイオード１０Ｂの製造方法において、図３～図５の製造方法はダイオード１０の製造方法と同じなので説明を省略する。図１０に示すように、図５に示した状態から、導電層１４０Ｂをマスクとして絶縁層１３０Ｂをエッチングし、酸化物半導体層１２０Ｂを露出する。なお、本実施形態では、酸化物半導体層１２０Ｂのパターンを形成した後に導電層１４０Ｂのパターンを形成する製造方法を例示したが、この製造方法に限定されない。例えば、導電層１４０Ｂのパターンを形成した後に酸化物半導体層１２０Ｂのパターンを形成してもよい。酸化物半導体層１２０Ｂを導電層１４０Ｂの後に形成することで、酸化物半導体層１２０Ｂを露出させるエッチングの際に、酸化物半導体層１２０Ｂをエッチングストッパとして機能させることができる。
図１１に示すように、絶縁層１３０Ｂおよび導電層１４０Ｂの上、ならびに絶縁層１３０Ｂおよび導電層１４０Ｂから露出された酸化物半導体層１２０Ｂの上に絶縁層１５０Ｂを形成する。図１０に示すように、第２領域１２３Ｂの酸化物半導体層１２０Ｂは絶縁層１３０Ｂから露出されている。したがって、絶縁層１５０Ｂを成膜する際に、第２領域１２３Ｂの酸化物半導体層１２０Ｂは絶縁層１５０Ｂの成膜環境に曝される。酸化物半導体層１２０Ｂの一部が成膜中のプラズマ雰囲気に曝されることで、酸化物半導体層１２０Ｂの表面付近の酸素が還元され、酸化物半導体層１２０Ｂに酸素欠損が生成される。その結果、第２領域１２３Ｂの酸化物半導体層１２０Ｂが低抵抗化する。
絶縁層１５０Ｂの成膜は、シランを多く用いた成膜条件で行われてもよい。つまり、絶縁層１５０Ｂの成膜に用いるシランのその他のガスに対する比率は、他の絶縁層（例えば、下地層１１０Ｂおよび絶縁層１３０Ｂ）の成膜に用いるシランのその他のガスに対する比率よりも高くてもよい。シランの比率が高い条件で絶縁層１５０Ｂを成膜することで、膜中の水素濃度が高い絶縁層１５０Ｂを形成することができる。絶縁層１５０Ｂの層構造は特に限定されないが、例えば、ＳｉＯx上にＳｉＮxが形成された積層構造であってもよい。
絶縁層１５０Ｂを成膜した後に、熱処理を行ってもよい。熱処理を行うことで、絶縁層１５０Ｂに含まれていた水素が酸化物半導体層１２０Ｂに拡散する。当該水素は、第２領域１２３Ｂの酸化物半導体層１２０Ｂに到達すると、第２領域１２３Ｂの酸化物半導体層１２０Ｂに酸素欠損を生成する。その結果、第２領域１２３Ｂの酸化物半導体層１２０Ｂが低抵抗化する。
図１２に示すように、絶縁層１５０Ｂに開口部１５１Ｂを形成し、導電層１４０Ｂの一部を露出させる。同様に、絶縁層１５０Ｂに開口部１５３Ｂを形成し、第２領域１２３の酸化物半導体層１２０の一部を露出させる。本実施形態では、開口部１５１Ｂ、１５３Ｂの各々の絶縁層の厚さがほぼ同じなので、開口部１５１Ｂ、１５３Ｂの加工制御が容易である。そして、絶縁層１５０Ｂの上、開口部１５３Ｂの内部、および開口部１５１Ｂの内部に導電層を形成し、加工することで図９に示す導電層１６０Ｂ、１７０Ｂを形成する。上記に示す製造方法によって、第１実施形態に係るダイオード１０Ｂを形成することができる。
以上のように、本発明の第３実施形態に係るダイオード１０Ｂによると、第１実施形態に係るダイオード１０と同様の効果を得ることができる。さらに、図９に示すダイオード１０Ｂの場合、第２領域１２３Ｂの酸化物半導体層１２０Ｂに対して接触するように絶縁層１５０Ｂを形成することで、第２領域１２３Ｂの酸化物半導体層１２０Ｂを低抵抗化することができる。つまり、不純物を導入する必要がないため、製造工程を短縮化することができる。
〈第４実施形態〉
図１３を用いて、本発明の第４実施形態に係るダイオード１０Ｃの概要について説明する。なお、以下の実施形態で参照する図面において、上記の実施形態と同一部分または同様な機能を有する部分には同一の数字または同一の数字の後にアルファベットを追加した符号を付し、その繰り返しの説明は省略する。
［ダイオード１０Ｃの構造］
図１３は、本発明の一実施形態に係るダイオードの概要を示す平面図である。図１３に示すダイオード１０Ｃは、図１に示すダイオード１０に類似しているが、ダイオード１０Ｃは、平面視において、酸化物半導体層１２０Ｃのパターン端部が導電層１４０Ｃのパターン端部を囲んでいる点においてダイオード１０と相違する。換言すると、第１領域１２１Ｃは第２領域１２３Ｃによって囲まれている。第１領域１２１Ｃの酸化物半導体層１２０Ｃはダイオード１０Ｃのチャネルとして機能するが、図１３の構成であれば、酸化物半導体層１２０Ｃのパターン端部はチャネルとして機能しない。
酸化物半導体層１２０Ｃのパターン端部は、パターニング工程の影響によって酸素欠損が多く形成されることがある。この酸素欠損はダイオード１０Ｃに逆バイアスが印加されたときのリーク電流の原因になる可能性がある。したがって、酸化物半導体層１２０Ｃのパターン端部チャネルとして機能しないことで、酸化物半導体層１２０Ｃのパターン端部に形成された酸素欠損に起因するリーク電流を抑制することができる。
〈第５実施形態〉
図１４～図２１を用いて、本発明の第５実施形態に係るトランジスタ２０Ｄの概要について説明する。本実施形態に係るトランジスタ２０Ｄの構成は、第１実施形態に係るダイオード１０の構成に対してゲート絶縁層およびゲート電極が追加された構成である。以下の実施形態で参照する図面において、上記の実施形態と同一部分または同様な機能を有する部分には同一の数字または同一の数字の後にアルファベットを追加した符号を付し、その繰り返しの説明は省略する。
［トランジスタ２０Ｄの構造］
図１４は、本発明の一実施形態に係るトランジスタの概要を示す平面図である。図１５は、本発明の一実施形態に係るトランジスタの概要を示す断面図である。図１４および図１５に示すトランジスタ２０Ｄは、図１および図２Ａに示すダイオード１０に類似しているが、トランジスタ２０Ｄは、第１領域１２１Ｄの酸化物半導体層１２０Ｄに対応する位置にゲート電極２００Ｄ（第３導電層）が設けられている点において、ダイオード１０と相違する。酸化物半導体層１２０Ｄとゲート電極２００Ｄとの間にはゲート絶縁層２１０Ｄ（第３絶縁層）が設けられている。
図１４に示すように、平面視において、ゲート電極２００Ｄは第１領域１２１Ｄの酸化物半導体層１２０Ｄおよび第２領域１２３Ｄの少なくとも一部の酸化物半導体層１２０Ｄと重畳する。換言すると、第１領域１２１Ｄと第２領域１２３Ｄとの境界はゲート電極２００Ｄのパターン端よりもゲート電極２００Ｄのパターンの内側にある。なお、ゲート電極２００Ｄは、上記の構成に限定されず、少なくとも開口部１３１Ｄと第２領域１２３Ｄとを連続して結ぶ領域に設けられていればよい。ゲート電極２００Ｄは第１領域１２１Ｄおよび第２領域１２３Ｄの両方の領域の酸化物半導体層１２０Ｄと重畳してもよい。つまり、第１領域１２１Ｄおよび第２領域１２３Ｄを含む酸化物半導体層１２０Ｄのパターン端がゲート電極２００Ｄのパターン端によって囲まれていてもよい。
トランジスタ２０Ｄにおいて、第１領域１２１Ｄの酸化物半導体層１２０Ｄにキャリアを生成する電圧（ＯＮ電圧）がゲート電極２００Ｄに供給された場合、導電層１４０Ｄから導電層１６０Ｄに向かう順方向、および導電層１６０Ｄから導電層１４０Ｄに向かう逆方向の双方向に電流が流れる。逆方向に電流が流れるように逆バイアスが供給された場合、第１領域１２１Ｄの酸化物半導体層１２０Ｄには、ゲート電極２００Ｄによって生成されたキャリアが存在する。一方、順方向に電流が流れるように順バイアスが供給された場合、第１領域１２１Ｄの酸化物半導体層１２０Ｄには、ゲート電極２００Ｄによって生成されたキャリアに加え、導電層１４０によって生成されたキャリアが存在する。つまり、順方向に流れる電流は逆方向に流れる電流よりも多い。換言すると、トランジスタ２０Ｄは、ゲート電極２００Ｄに同じ電圧が供給された場合でも、電流の向きによって流れる電流量が異なる。
一方、第１領域１２１Ｄの酸化物半導体層１２０Ｄにキャリアを生成しない電圧（ＯＦＦ電圧）がゲート電極２００Ｄに供給された場合、順方向には電流が流れるが、逆方向には電流は流れない。つまり、ゲート電極２００ＤにＯＦＦ電圧が供給されると、トランジスタ２０Ｄはダイオードとして機能する。換言すると、ゲート電極２００Ｄはトランジスタ２０Ｄの機能をトランジスタまたはダイオードに切り替える。なお、本実施形態では、第１実施形態のダイオード１０の下にゲート電極２００Ｄおよびゲート絶縁層２１０Ｄが設けられた構成を例示したが、第２～第４実施形態のダイオードに対してゲート電極およびゲート絶縁層を設けてもよい。
以上のように、第５実施形態に係るトランジスタ２０Ｄによると、一方向においてＯＮ電流が高いトランジスタを提供することができる。さらに、トランジスタ２０Ｄは、ゲート電極２００Ｄに供給される電圧によって、トランジスタの機能とダイオードの機能とが切り換えられる。
［トランジスタ２０Ｄの製造方法］
図１６～図２１を用いて、本発明の第５実施形態に係るトランジスタ２０Ｄの製造方法について、断面図を参照しながら説明する。図１６～図２１は、いずれも本発明の一実施形態に係るトランジスタの製造方法を示す断面図である。
図１６に示すように、基板１００Ｄの上に下地層１１０Ｄを成膜し、下地層１１０Ｄの上にゲート電極２００Ｄのパターンを形成する。
図１７に示すように、ゲート電極２００Ｄおよび下地層１１０Ｄの上にゲート絶縁層２１０Ｄを形成し、ゲート絶縁層２１０Ｄの上に酸化物半導体層１２０Ｄを形成する。
図１８に示すように、酸化物半導体層１２０Ｄの上に絶縁層１３０Ｄを形成する。絶縁層１３０Ｄに開口部１３１Ｄを形成し、後に説明する第１領域１２１Ｄの酸化物半導体層１２０Ｄの一部を露出させる。
図１９に示すように、絶縁層１３０Ｄの上、および開口部１３１Ｄの内部に導電層１４０Ｄを形成する。上記のように、開口部１３１Ｄによって露出された酸化物半導体層１２０Ｄに導電層１４０Ｄが成膜されると、酸化物半導体層１２０Ｄの表面付近の酸素は成膜された導電層１４０Ｄによって還元される。その結果、酸化物半導体層１２０Ｄと導電層１４０Ｄとの間に酸化物半導体層１２０Ｄよりも抵抗が低い低抵抗酸化物半導体層が形成される。図１９に示すように、導電層１４０Ｄのパターン端部はゲート電極２００Ｄのパターン端部よりもゲート電極２００Ｄのパターンの内側に位置する。
図２０に示すように、酸化物半導体層１２０Ｄの上方（酸化物半導体層１２０Ｄに対して導電層１４０Ｄが形成された側）から不純物を酸化物半導体層１２０Ｄに導入する。不純物の導入は、イオンドーピングまたはイオンインプランテーションによって行われる。不純物を上方から導入する場合、平面視において酸化物半導体層１２０Ｄと導電層１４０Ｄとが重畳する領域では、不純物が導電層１４０Ｄによってブロックされて酸化物半導体層１２０Ｄに到達しない。一方、平面視において酸化物半導体層１２０Ｄと導電層１４０Ｄとが重畳しない領域では、不純物は導電層１４０Ｄにブロックされず、酸化物半導体層１２０Ｄに到達する。
上記のように、導電層１４０Ｄのパターン端部はゲート電極２００Ｄのパターン端部よりもゲート電極２００Ｄのパターンの内側に位置している。したがって、平面視において、第１領域１２１Ｄの酸化物半導体層１２０Ｄはゲート電極２００Ｄと重畳する。つまり、トランジスタ２０Ｄにおいて、ゲート電極２００Ｄに供給された電圧によってキャリアが生成する領域が開口部１３１Ｄと第２領域１２３Ｄの酸化物半導体層１２０Ｄとを連続して接続する。
図２１に示すように、絶縁層１３０Ｄの上に絶縁層１５０Ｄを形成する。絶縁層１５０Ｄに開口部１５１Ｄを形成し、導電層１４０Ｄの一部を露出させる。同様に、絶縁層１３０Ｄ、１５０Ｄに開口部１３３Ｄを形成し、第２領域１２３Ｄの酸化物半導体層１２０Ｄの一部を露出させる。なお、本実施形態では、絶縁層１３０Ｄ、１５０Ｄを一括で開口するプロセスを例示したが、このプロセスに限定されない。まず、絶縁層１５０Ｄに開口部を形成して絶縁層１３０Ｄの一部を露出させ、絶縁層１５０Ｄの開口とは異なる方法で絶縁層１３０Ｄを開口してもよい。そして、絶縁層１５０Ｄの上、開口部１３３Ｄの内部、および開口部１５１Ｄの内部に導電層を形成し、パターン形成することで図１４および図１５に示す導電層１６０Ｄ、１７０Ｄを形成する。上記に示す製造方法によって、第５実施形態に係るトランジスタ２０Ｄを形成することができる。
以上のように、本発明の第５実施形態に係るトランジスタ２０Ｄの製造方法によると、第１実施形態に係るダイオード１０の製造方法と同様に、より簡易的な製造方法でトランジスタ２０Ｄを製造することができる。
〈第６実施形態〉
図２２を用いて、本発明の第６実施形態に係るトランジスタ２０Ｆの概要について説明する。なお、以下の実施形態で参照する図面において、上記の実施形態と同一部分または同様な機能を有する部分には同一の数字または同一の数字の後にアルファベットを追加した符号を付し、その繰り返しの説明は省略する。
［トランジスタ２０Ｆの構造］
図２２は、本発明の一実施形態に係るトランジスタの概要を示す断面図である。図２２に示すトランジスタ２０Ｆは図１５に示すトランジスタ２０Ｄに類似しているが、トランジスタ２０Ｆは、第２領域１２３Ｆの絶縁層１３０Ｆの厚さが第１領域１２１Ｆの絶縁層１３０Ｆの厚さに比べて小さい点において、トランジスタ２０Ｄと相違する。換言すると、平面視において導電層１４０Ｆから露出された絶縁層１３０Ｆの厚さは、導電層１４０Ｆと重畳する絶縁層１３０Ｆの厚さに比べて小さい。第２領域１２３Ｆの絶縁層１３０Ｆの厚さは、１０ｎｍ以上であればよい。
図２２に示すトランジスタ２０Ｆは、図８に示すダイオード１０Ａと同様の方法で形成することができる。本発明の第６実施形態に係るトランジスタ２０Ｆによると、第５実施形態に係るトランジスタ２０Ｄと同様の効果を得ることができる。さらに、トランジスタ２０Ｆの場合、ダイオード１０Ａと同様に低エネルギーで第２領域１２３Ｆの酸化物半導体層１２０Ｆに不純物を導入することができる。したがって、第１領域１２１Ｆの酸化物半導体層１２０Ｆに意図しない不純物が導入されることを抑制することができる。
〈第７実施形態〉
図２３を用いて、本発明の第７実施形態に係るトランジスタ２０Ｇの概要について説明する。なお、以下の実施形態で参照する図面において、上記の実施形態と同一部分または同様な機能を有する部分には同一の数字または同一の数字の後にアルファベットを追加した符号を付し、その繰り返しの説明は省略する。
［トランジスタ２０Ｇの構造］
図２３は、本発明の一実施形態に係るトランジスタの概要を示す断面図である。図２３に示すトランジスタ２０Ｇは図１５に示すトランジスタ２０Ｄに類似しているが、トランジスタ２０Ｇは、第２領域１２３Ｇの絶縁層１３０Ｇが除去され、絶縁層１５０Ｇが第２領域１２３Ｇの酸化物半導体層１２０Ｇに接している点において、トランジスタ２０Ｄと相違する。換言すると、第２領域１２３Ｇの酸化物半導体層１２０Ｇは絶縁層１３０Ｇから露出されている。
図２３において、絶縁層１５０Ｇの物性は絶縁層１３０Ｇの物性と異なる。例えば、絶縁層１３０Ｇとして、化学量論比よりも酸素を含有する割合が大きい酸化物絶縁層を用いることができる。例えば、絶縁層１３０Ｇとして化学量論比よりも酸素を含有する割合が大きいＳｉＯx、ＳｉＯxＮyを用いることができる。一方、絶縁層１５０Ｇとして、化学量論比よりも酸素を含有する割合が小さい酸化物絶縁層を用いることができる。または、絶縁層１５０Ｇとして、熱処理によって水素やアンモニアを放出する材料を用いることができる。例えば、絶縁層１５０ＧとしてＳｉＮx、ＳｉＮxＯyを用いることができる。上記のように、絶縁層１５０Ｇが絶縁層１３０Ｇに比べて酸素を放出しにくく、水素やアンモニアを放出しやすいことで、絶縁層１５０Ｇに接した酸化物半導体層１２０Ｇに不純物を導入する工程を設けることなく、第２領域１２３Ｇの酸化物半導体層１２０Ｇを低抵抗化することができる。
図２３に示すトランジスタ２０Ｇは、図９に示すダイオード１０Ｂと同様の方法で形成することができる。本発明の第７実施形態に係るトランジスタ２０Ｇによると、第５実施形態に係るトランジスタ２０Ｄと同様の効果を得ることができる。さらに、トランジスタ２０Ｇの場合、第２領域１２３Ｇの酸化物半導体層１２０Ｇに対して接触するように絶縁層１５０Ｇを形成することで、第２領域１２３Ｇの酸化物半導体層１２０Ｇを低抵抗化することができる。つまり、不純物を導入する必要がないため、製造工程を短縮化することができる。
〈第８実施形態〉
図２４を用いて、本発明の第８実施形態に係るトランジスタ２０Ｈの概要について説明する。なお、以下の実施形態で参照する図面において、上記の実施形態と同一部分または同様な機能を有する部分には同一の数字または同一の数字の後にアルファベットを追加した符号を付し、その繰り返しの説明は省略する。
［トランジスタ２０Ｈの構造］
図２４は、本発明の一実施形態に係るトランジスタの概要を示す断面図である。図２４に示すトランジスタ２０Ｈは図１５に示すトランジスタ２０Ｄが互いに向かい合うように接続されたトランジスタである。
図２４に示すように、酸化物半導体層１２０Ｈは第１領域１２１Ｈ、第２領域１２３Ｈ、第３領域１２７Ｈの順で区分されている。第３領域１２７Ｈの酸化物半導体層１２０Ｈは、第１領域１２１Ｈの酸化物半導体層１２０Ｈと同様に、第２領域１２３Ｈの酸化物半導体層１２０Ｈより高抵抗である。つまり、第３領域１２７Ｈの酸化物半導体層１２０Ｈの抵抗は第１領域１２１Ｈの酸化物半導体層１２０Ｈの抵抗とほぼ同じである。酸化物半導体層１２０Ｈの第２領域１２３Ｈは第１領域１２１Ｈと第３領域１２７Ｈとの間に設けられている。ゲート電極２００Ｈは、第１領域１２１Ｈ、第２領域１２３Ｈ、および第３領域１２７Ｈの酸化物半導体層１２０Ｈに対応して設けられている。導電層１４２Ｈは第１領域１２１Ｈに対応して設けられている。つまり、平面視において、第１領域１２１Ｈは導電層１４２Ｈと重畳する領域である。導電層１４４Ｈは第３領域１２７Ｈに対応して設けられている。つまり、平面視において、第３領域１２７Ｈは導電層１４４Ｈと重畳する領域である。
図２５は、図２４に示したトランジスタの回路図である。図２５に示すように、トランジスタ２０Ｈはダイオード接続された２つのトランジスタが互いに向かい合うように直列接続されたトランジスタである。ゲート電極２００ＨにＯＮ電圧が供給されると、２つのトランジスタは互いにＯＮ状態になり、導電層１４２Ｈ、１４４Ｈの双方向に電流を流せる通常のトランジスタとして機能する。一方、ゲート電極２００ＨにＯＦＦ電圧が供給されると、２つのトランジスタは互いにＯＦＦ状態になり、両者はダイオードとして機能する。トランジスタ２０Ｈのゲート電極２００ＨにＯＦＦ電圧が供給されると、図２６に示すように、トランジスタ２０Ｈは、互いに反対方向を向いたダイオードが直列に接続された回路として機能する。つまり、トランジスタ２０Ｈは、ゲート電極２００Ｈに供給する電圧によってトランジスタの機能とダイオードの機能とを切り替え可能である。図２６に示す回路は、例えば静電気等から回路を保護する保護回路として用いることができる。
以上のように、第８実施形態に係るトランジスタ２０Ｈによると、ゲート電極２００Ｈに供給する電圧によって機能の切り替えが可能なトランジスタを提供することができる。
上記のトランジスタ２０Ｄ、２０Ｆ、２０Ｇ、２０Ｈは、ＬＣＤ、ＯＬＥＤを利用した自発光表示装置、もしくは電子ペーパー等の反射型表示装置において、各々の表示装置の各画素や駆動回路に用いられる。ただし、上記のトランジスタは、表示装置に用いられるものに限定されず、例えば、ＭＰＵなどのＩＣに用いられてもよい。
〈第９実施形態〉
図２７を用いて、本発明の第９実施形態に係る論理回路４０Ｊの概要について説明する。なお、以下の実施形態で参照する図面において、上記の実施形態と同一部分または同様な機能を有する部分には同一の数字または同一の数字の後にアルファベットを追加した符号を付し、その繰り返しの説明は省略する。
図２７に示す論理回路４０Ｊはダイオード１０Ｊおよびトランジスタ２０Ｊを用いたインバータ回路である。ダイオード１０Ｊのソース電極は電源電圧ＶDDに接続されている。トランジスタ２０Ｊのソース電極はＧＮＤに接続されている。トランジスタ２０Ｊのゲート電極に入力信号ＶINが供給される。ダイオード１０Ｊおよびトランジスタ２０Ｊのドレイン電極から出力信号ＶOUTが出力される。ダイオード１０Ｊとして第１～第４実施形態のダイオードを用いることができる。トランジスタ２０Ｊとして一般的なトランジスタが用いられるが、第５～第８実施形態のトランジスタを用いることもできる。
上記の論理回路４０Ｊは、ＬＣＤ、ＯＬＥＤを利用した自発光表示装置、もしくは電子ペーパー等の反射型表示装置において、各々の表示装置の各画素や駆動回路に用いられる。ただし、上記の論理回路は、表示装置に用いられるものに限定されず、例えば、ＭＰＵなどのＩＣに用いられてもよい。
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
１０：ダイオード、 ２０Ｄ：トランジスタ、 ２２Ｅ：液晶素子、 ２４Ｅ：保持容量、 ４０Ｊ：論理回路、 １００：基板、 １１０：下地層、 １２０：酸化物半導体層、 １２１：第１領域、 １２３：第２領域、 １２５：低抵抗酸化物半導体層、 １２７Ｈ：第３領域、 １３０：絶縁層、 １３１：開口部、 １３３：開口部、 １４０：導電層、 １４２Ｈ：導電層、 １４４Ｈ：導電層、 １５０：絶縁層、 １５１：開口部、 １５３Ｂ：開口部、 １６０：導電層、 １７０：導電層、 ２００Ｄ：ゲート電極、 ２１０Ｄ：ゲート絶縁層、

Claims (17)

  1. 第１領域および前記第１領域よりも低抵抗の第２領域を有する半導体層と、
    第１露出部において前記第１領域の前記半導体層を露出し、第２露出部において前記第２領域の前記半導体層を露出し、前記第１露出部および前記第２露出部以外の前記半導体層を覆う第１絶縁層と、
    前記第１露出部において前記半導体層に接続され、平面視において前記第１絶縁層を介して前記第１領域の前記半導体層と重畳する第１導電層と、
    前記第２露出部において前記半導体層に接続された第２導電層と、
    を有し、
    前記第１領域と前記第２領域との境界は、平面視において前記第１導電層のパターン端の一部に沿っているダイオード。
  2. 前記第２導電層は、前記第１導電層とは異なる層に設けられている、請求項１に記載のダイオード。
  3. 前記半導体層は、酸化物半導体層である、請求項２に記載のダイオード。
  4. 前記第１絶縁層および前記第１導電層の上の第２絶縁層をさらに有し、
    前記第１絶縁層および前記第２絶縁層は、前記第２露出部において前記第２領域の前記半導体層を露出し、
    前記第２導電層は、前記第２絶縁層の上に設けられている、請求項３に記載のダイオード。
  5. 平面視において、前記半導体層のパターン端部は、前記第１導電層のパターン端部を囲む、請求項４に記載のダイオード。
  6. 前記第２絶縁層は、前記第２露出部の前記半導体層に接する、請求項４に記載のダイオード。
  7. 第１領域および前記第１領域よりも低抵抗の第２領域を有する半導体層と、
    第１露出部において前記第１領域の前記半導体層を露出し、第２露出部において前記第２領域の前記半導体層を露出し、前記第１露出部および前記第２露出部以外の前記半導体層を覆う第１絶縁層と、
    前記第１露出部において前記半導体層に接続され、平面視において前記第１絶縁層を介して前記第１領域の前記半導体層と重畳する第１導電層と、
    前記第２露出部において前記半導体層に接続された第２導電層と、
    を有し、
    前記第２領域に対応する領域の前記第１絶縁層の厚さは、前記第１領域に対応する領域の前記第１絶縁層の厚さより小さいダイオード。
  8. 第１領域および前記第１領域よりも低抵抗の第２領域を有する半導体層と、
    第１露出部において前記第１領域の前記半導体層を露出し、第２露出部において前記第２領域の前記半導体層を露出し、前記第１露出部および前記第２露出部以外の前記半導体層を覆う第１絶縁層と、
    前記第１露出部において前記半導体層に接続され、平面視において前記第１絶縁層を介して前記第１領域の前記半導体層と重畳する第１導電層と、
    前記第２露出部において前記半導体層に接続された第２導電層と、
    前記半導体層に対向する、前記半導体層の下の第３導電層と、
    前記半導体層と前記第３導電層との間の第３絶縁層と、
    を有し、
    前記第１領域と前記第２領域との境界は、平面視において前記第１導電層のパターンの一部に沿っているトランジスタ。
  9. 前記第２導電層は、前記第１導電層とは異なる層に設けられている、請求項８に記載のトランジスタ。
  10. 前記半導体層は、酸化物半導体層である、請求項９に記載のトランジスタ。
  11. 前記第１絶縁層および前記第１導電層の上の第２絶縁層をさらに有し、
    前記第１絶縁層および前記第２絶縁層は、前記第２露出部において前記第２領域の前記半導体層を露出し、
    前記第２導電層は、前記第２絶縁層の上に設けられている、請求項１０に記載のトランジスタ。
  12. 平面視において、前記半導体層のパターン端部は、前記第１導電層のパターン端部を囲む、請求項１１に記載のトランジスタ。
  13. 平面視において、前記第３導電層は、前記第１露出部から前記第２領域まで連続して前記半導体層と重畳する、請求項１１に記載のトランジスタ。
  14. 前記第２絶縁層は、前記第２露出部の前記半導体層に接する、請求項１１に記載のトランジスタ。
  15. 第１領域および前記第１領域よりも低抵抗の第２領域を有する半導体層と、
    第１露出部において前記第１領域の前記半導体層を露出し、第２露出部において前記第２領域の前記半導体層を露出し、前記第１露出部および前記第２露出部以外の前記半導体層を覆う第１絶縁層と、
    前記第１露出部において前記半導体層に接続され、平面視において前記第１絶縁層を介して前記第１領域の前記半導体層と重畳する第１導電層と、
    前記第２露出部において前記半導体層に接続された第２導電層と、
    前記半導体層に対向する、前記半導体層の下の第３導電層と、
    前記半導体層と前記第３導電層との間の第３絶縁層と、
    を有し、
    前記第２領域に対応する領域の前記第１絶縁層の厚さは、前記第１領域に対応する領域の前記第１絶縁層の厚さより小さいトランジスタ。
  16. 請求項１乃至７のいずれか一に記載の前記ダイオードを有する表示装置。
  17. 請求項８乃至１５のいずれか一に記載の前記トランジスタを有する表示装置。
JP2017203812A 2017-10-20 2017-10-20 ダイオード、トランジスタ、およびこれらを有する表示装置 Active JP7064309B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017203812A JP7064309B2 (ja) 2017-10-20 2017-10-20 ダイオード、トランジスタ、およびこれらを有する表示装置
PCT/JP2018/033031 WO2019077901A1 (ja) 2017-10-20 2018-09-06 ダイオード、トランジスタ、およびこれらを有する表示装置
US16/845,289 US11437363B2 (en) 2017-10-20 2020-04-10 Diode, transistor and display device
JP2022070955A JP7360499B2 (ja) 2017-10-20 2022-04-22 半導体装置
US17/881,106 US11887980B2 (en) 2017-10-20 2022-08-04 Diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017203812A JP7064309B2 (ja) 2017-10-20 2017-10-20 ダイオード、トランジスタ、およびこれらを有する表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022070955A Division JP7360499B2 (ja) 2017-10-20 2022-04-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2019079860A JP2019079860A (ja) 2019-05-23
JP7064309B2 true JP7064309B2 (ja) 2022-05-10

Family

ID=66173337

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017203812A Active JP7064309B2 (ja) 2017-10-20 2017-10-20 ダイオード、トランジスタ、およびこれらを有する表示装置
JP2022070955A Active JP7360499B2 (ja) 2017-10-20 2022-04-22 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022070955A Active JP7360499B2 (ja) 2017-10-20 2022-04-22 半導体装置

Country Status (3)

Country Link
US (2) US11437363B2 (ja)
JP (2) JP7064309B2 (ja)
WO (1) WO2019077901A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7064309B2 (ja) * 2017-10-20 2022-05-10 株式会社ジャパンディスプレイ ダイオード、トランジスタ、およびこれらを有する表示装置
CN114008778A (zh) * 2019-06-28 2022-02-01 株式会社半导体能源研究所 包括高频放大电路的半导体装置、电子构件以及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220814A (ja) 2006-02-15 2007-08-30 Sanyo Electric Co Ltd 半導体装置
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
WO2010147032A1 (ja) 2009-06-18 2010-12-23 シャープ株式会社 半導体装置
JP2011205081A (ja) 2010-03-05 2011-10-13 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
WO2011142061A1 (ja) 2010-05-14 2011-11-17 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置
US9123587B2 (en) 2012-11-16 2015-09-01 Innolux Corporation Thin-film transistor substrate and display

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011108374A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9728529B2 (en) * 2014-04-14 2017-08-08 Infineon Technologies Dresden Gmbh Semiconductor device with electrostatic discharge protection structure
JP6878173B2 (ja) * 2017-06-26 2021-05-26 株式会社ジャパンディスプレイ 半導体装置
JP7064309B2 (ja) * 2017-10-20 2022-05-10 株式会社ジャパンディスプレイ ダイオード、トランジスタ、およびこれらを有する表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220814A (ja) 2006-02-15 2007-08-30 Sanyo Electric Co Ltd 半導体装置
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
WO2010147032A1 (ja) 2009-06-18 2010-12-23 シャープ株式会社 半導体装置
JP2011205081A (ja) 2010-03-05 2011-10-13 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
WO2011142061A1 (ja) 2010-05-14 2011-11-17 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置
US9123587B2 (en) 2012-11-16 2015-09-01 Innolux Corporation Thin-film transistor substrate and display

Also Published As

Publication number Publication date
US11437363B2 (en) 2022-09-06
JP2019079860A (ja) 2019-05-23
JP2022090058A (ja) 2022-06-16
JP7360499B2 (ja) 2023-10-12
US11887980B2 (en) 2024-01-30
US20200243506A1 (en) 2020-07-30
US20220375924A1 (en) 2022-11-24
WO2019077901A1 (ja) 2019-04-25

Similar Documents

Publication Publication Date Title
US9853059B2 (en) Semiconductor device
US9825060B2 (en) Semiconductor device
JP5584960B2 (ja) 薄膜トランジスタおよび表示装置
CN107527954B (zh) 半导体装置
US7943985B2 (en) Oxide semiconductor thin film transistors and fabrication methods thereof
JP7360499B2 (ja) 半導体装置
JP2007081362A (ja) 透明薄膜トランジスタ及びその製造方法
US20210366945A1 (en) Semiconductor device and method of manufacturing semiconductor device
US9559214B2 (en) Semiconductor device
US10396187B2 (en) Semiconductor device
JP6736430B2 (ja) 半導体装置
CN106469757B (zh) 半导体装置及半导体装置的制造方法
US9653612B2 (en) Semiconductor device
US20240128259A1 (en) Transistor
JP6987188B2 (ja) 半導体装置
JP2019091851A (ja) 半導体装置およびこれを有する表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220422

R150 Certificate of patent or registration of utility model

Ref document number: 7064309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150