CN107527954B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107527954B
CN107527954B CN201710324502.3A CN201710324502A CN107527954B CN 107527954 B CN107527954 B CN 107527954B CN 201710324502 A CN201710324502 A CN 201710324502A CN 107527954 B CN107527954 B CN 107527954B
Authority
CN
China
Prior art keywords
layer
insulating layer
semiconductor device
electrode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710324502.3A
Other languages
English (en)
Other versions
CN107527954A (zh
Inventor
佐佐木俊成
渡壁创
花田明纮
盐川真里奈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN107527954A publication Critical patent/CN107527954A/zh
Application granted granted Critical
Publication of CN107527954B publication Critical patent/CN107527954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种可靠性较高的半导体装置。半导体装置具有：氧化物半导体层；氧化物半导体层的上方的栅极电极；氧化物半导体层与栅极电极之间的栅极绝缘层；第1绝缘层，处于氧化物半导体层的上方，设有第1开口部；布线，处于第1绝缘层上，包含铝层，经由第1开口部电连接于氧化物半导体层；阻挡层，将第1绝缘层上、布线上及布线的侧面覆盖，包含氧化铝；以及阻挡层上的有机绝缘层。

Description

半导体装置
技术领域
本发明涉及半导体装置。特别是，本发明涉及在沟道中使用氧化物半导体层的半导体装置。
背景技术
近年来，在显示装置或个人计算机等的驱动电路中，使用了晶体管、二极管等的半导体装置作为微细的开关元件。特别是，在显示装置中，半导体装置不仅在用来供给与各像素的灰度对应的电压或电流的选择晶体管中使用，还在用来选择供给电压或电流的像素的驱动电路中使用。半导体装置根据其用途而被要求的特性不同。例如，作为选择晶体管使用的半导体装置被要求截止电流较低及半导体装置间的特性偏差较小。此外，被作为驱动电路使用的半导体装置被要求较高的导通电流。
在上述那样的显示装置中，以往以来开发了在沟道中使用非晶硅或低温多晶硅、单结晶硅的半导体装置。在沟道中使用非晶硅或低温多晶硅的半导体装置由于能够以600℃以下的工艺形成，所以能够使用玻璃基板形成半导体装置。特别是，在沟道中使用非晶硅的半导体装置由于能够以更简单的构造且400℃以下的工艺形成，所以能够使用例如被称作第8代(2160×2460mm)的大型的玻璃基板形成。但是，在沟道中使用非晶硅的半导体装置迁移率较低，不能在驱动电路中使用。
此外，在沟道中使用低温多晶硅或单结晶硅的半导体装置由于与在沟道中使用非晶硅的半导体装置相比，迁移率较高，所以不仅能够用于选择晶体管中也能够用于驱动电路的半导体装置。但是，在沟道中使用低温多晶硅或单结晶硅的半导体装置其构造及工艺较复杂。此外，由于需要以500℃以上的工艺形成半导体装置，所以不能使用上述那样的大型的玻璃基板形成半导体装置。此外，在沟道中使用非晶硅或低温多晶硅、单结晶硅的半导体装置的截止电流都较高，在将这些半导体装置用在选择晶体管中的情况下，难以将施加的电压长时间保持。
所以，最近在沟道中代替非晶硅、低温多晶硅或单结晶硅而使用氧化物半导体的半导体装置的开发(例如，日本特开2012－227521号公报)得到进展。在沟道中使用氧化物半导体的半导体装置已知能够与在沟道中使用非晶硅的半导体装置同样地以简单的构造且低温工艺形成半导体装置，并且与在沟道中使用非晶硅的半导体装置相比具有高的迁移率。此外，在沟道中使用氧化物半导体的半导体装置已知截止电流非常低。
但是，氧化物半导体容易受到水、氢或氨等的杂质带来的影响。如果水、氢或氨等的杂质侵入到在沟道中使用的氧化物半导体层中，则半导体装置的特性变动。为了消除上述问题，研究了在氧化物半导体层的上方形成有具有水分或杂质的阻塞性的阻挡层的结构。但是，以往的阻挡层的构造由于对于来自外部或构成半导体装置的其他的层叠膜的杂质的阻塞性不充分，所以使半导体装置的可靠性下降。
发明内容
本发明的一实施方式鉴于上述情况，目的是提供一种可靠性较高的半导体装置。
本发明的一实施方式的半导体装置具有：氧化物半导体层；氧化物半导体层的上方的栅极电极；氧化物半导体层与栅极电极之间的栅极绝缘层；第1绝缘层，处于氧化物半导体层的上方，设有第1开口部；布线，处于第1绝缘层上，包含铝层，经由第1开口部电连接于氧化物半导体层；阻挡层，将第1绝缘层上、布线上及布线的侧面覆盖，包含氧化铝；以及阻挡层上的有机绝缘层。
本发明的一实施方式的半导体装置具有：栅极电极；栅极电极的上方的氧化物半导体层；栅极电极与氧化物半导体层之间的栅极绝缘层；第1绝缘层，处于栅极电极的上方，设有第1开口部；布线，处于第1绝缘层上，包含铝层，经由第1开口部电连接于氧化物半导体层；阻挡层，将第1绝缘层上、布线上及布线的侧面覆盖，包含氧化铝；以及阻挡层上的有机绝缘层。
附图说明
图1是表示有关本发明的一实施方式的半导体装置的概要的剖视图。
图2是有关本发明的一实施方式的半导体装置的剖视图的部分放大图。
图3是表示有关本发明的一实施方式的半导体装置的概要的剖视图。
图4是表示有关本发明的一实施方式的半导体装置的概要的剖视图。
图5是表示有关本发明的一实施方式的半导体装置的概要的剖视图。
图6是表示有关本发明的一实施方式的半导体装置的概要的剖视图。
图7是表示评价有关本发明的一实施方式的半导体装置的保护层的特性的评价样本的截面构造的图。
图8是表示有关本发明的一实施方式的半导体装置的保护层的特性的TDS波谱。
图9是表示有关本发明的一实施方式的半导体装置的加速试验后的电气特性的图。
图10是表示有关本发明的一实施方式的短L长的半导体装置的电气特性的图。
图11是表示有关本发明的一实施方式的短L长的半导体装置的电气特性的图。
具体实施方式
以下，参照附图对本发明的各实施方式进行说明。另外，公开不过是一例，关于由本领域技术人员就保持着发明的主旨的适当变更容易想到的方案，当然包含在本发明的范围中。此外，附图为了使说明更明确，与实际的形态相比，有关于各部的宽度、厚度、形状等示意地表示的情况，但不过是一例，并不是限定本发明的解释。此外，在本说明书和各图中，有对于已有的图叙述过的要素相同的要素赋予相同的标号而适当省略详细的说明的情况。
<实施方式1>
使用图1对有关本发明的一实施方式的半导体装置的概要进行说明。实施方式1的半导体装置10在液晶显示装置(Liquid Crystal Display Device：LCD)、在显示部中利用了有机EL元件或量子点等的自发光元件(Organic Light－Emitting Diode：OLED)的自发光显示装置、或电子纸等反射型显示装置中，被用于各个显示装置的各像素或驱动电路。
但是，有关本发明的半导体装置并不限定于在显示装置中使用。例如，有关本发明的半导体装置也可以被用在微处理器(Micro－Processing Unit：MPU)等的集成电路(Integrated Circuit：IC)中。实施方式1的半导体装置10是作为沟道而使用氧化物半导体的构造的半导体装置。在实施方式1中，作为半导体装置而例示晶体管，但这并不是将有关本发明的半导体装置限定于晶体管。
[半导体装置10的构造]
图1是表示有关本发明的一实施方式的半导体装置的概要的剖视图。如图1所示，半导体装置10具有基板100、基底层110、栅极电极120、栅极绝缘层130、氧化物半导体层140、源极电极及漏极电极150、第1绝缘层160、布线层170、阻挡层180、第2绝缘层190、第1电极200、第3绝缘层210及第2电极220。半导体装置10是底栅极型晶体管。
基板100是具有挠性的基板。基底层110配置在基板100上。栅极电极120配置在基底层110上。栅极绝缘层130配置在栅极电极120上、以及从栅极电极120露出的基底层110上。氧化物半导体层140配置在栅极绝缘层130上。氧化物半导体层140配置在包括半导体装置10的沟道区域的区域中。源极电极及漏极电极150配置在氧化物半导体层140上及从氧化物半导体层140露出的栅极绝缘层130上。
源极电极及漏极电极150在源极电极及漏极电极150的图案端部使氧化物半导体层140的一部分露出。从源极电极及漏极电极150露出的氧化物半导体层140的膜厚比上部被源极电极及漏极电极150覆盖的氧化物半导体层140的膜厚薄。换言之，从源极电极及漏极电极150露出的区域的氧化物半导体层140的一部分被蚀刻。即，半导体装置10是沟道蚀刻型晶体管。
第1绝缘层160配置在源极电极及漏极电极150上、从源极电极及漏极电极150露出的氧化物半导体层140上、以及从源极电极及漏极电极150露出的栅极绝缘层130上。在第1绝缘层160上设有开口部162、164。布线层170配置在第1绝缘层160上，经由开口部162、164连接在源极电极及漏极电极150上。即，布线层170经由源极电极及漏极电极150电连接在氧化物半导体层140上。详细情况后述，但布线层170包括铝层。布线层170既可以是铝层的单层，也可以是包含铝层的层叠体。
阻挡层180将第1绝缘层160上、布线层170上及上述布线层170的侧面覆盖。换言之，阻挡层180将布线层170的图案端部覆盖。阻挡层180在布线层170上及上述布线层170的侧面，与布线层170接触。详细情况后述，但阻挡层180包含氧化铝层。阻挡层180既可以是包含氧化铝层的单层，也可以是包含氧化铝层的层叠层。第2绝缘层190配置在阻挡层180上。第2绝缘层190是包含树脂的有机绝缘层。阻挡层180将布线层170的铝层与第2绝缘层190隔离，抑制第2绝缘层190与铝层接触。在阻挡层180及第2绝缘层190上，设有到达布线层170的表面的开口部192。
第1电极200配置在第2绝缘层190上。第2电极220配置在与第1电极200对置的位置，经由开口部192电连接在布线层170上。第3绝缘层210配置在第1电极200与第2电极220之间，将第1电极200与第2电极220在电气上绝缘。第3绝缘层210配置在第2绝缘层190上，但在开口部192的周围以比开口部192大的开口径开口。即，第3绝缘层210使第2绝缘层190的上表面的一部分露出。
第1电极200、第3绝缘层210及第2电极220是以第3绝缘层210为电介体的电容。在图1中，例示了第2电极220连接在布线层170上的结构，但第1电极200也可以连接在布线层170上。在图1中，例示了从第3绝缘层210露出的第2绝缘层190被第2电极220覆盖的结构，但第2绝缘层190也可以从第2电极220露出。
阻挡层180对于水、氢或氨的透过率比第3绝缘层210对于水、氢或氨的透过率低。即，在从第2绝缘层190释放了水、氢或氨的情况下，释放出的水、氢或氨被阻挡层180阻塞，并透过第3绝缘层210或经由第3绝缘层210的开口部被向外部释放。因而，抑制了从第2绝缘层190释放出的水、氢或氨向氧化物半导体层140到达。
[构成半导体装置10的各部件的材质]
作为基板100，可以使用聚酰亚胺基板。此外，在聚酰亚胺基板以外，还可以使用丙烯酸基板、硅氧烷基板或氟树脂基板等的包含树脂的绝缘基板。为了使基板100的耐热性提高，也可以向上述基板导入杂质。特别是，在半导体装置10是顶部发光型的显示器的情况下，由于基板100不需要是透明的，所以可以使用使基板100的透明度变差的杂质。另一方面，在不需要基板100具有挠性的情况下，作为基板100可以使用玻璃基板、石英基板及蓝宝石基板等的具有透光性的绝缘基板。在半导体装置10不是显示装置而是集成电路的情况下，作为基板100，可以使用硅基板、碳化硅基板、化合物半导体基板等的半导体基板，不锈钢基板等的导电性基板等，不具有透光性的基板。
作为基底层110，可以使用使基板100与栅极电极120的密接性提高的材料。例如，作为基底层110，可以使用氧化硅(SiOx)、氧化氮化硅(SiOxNy)、氮化氧化硅(SiNxOy)、氮化硅(SiNx)、氧化铝(AlOx)、氧化氮化铝(AlOxNy)、氮化氧化铝(AlNxOy)、氮化铝(AlNx)等(x、y是任意的正的数值)。也可以使用将这些膜层叠的构造。这里，在确保了基板100与栅极电极120的充分的密接性的情况下，能够将基底层110省略。作为基底层110，也可以使用能够抑制来自基板100的杂质扩散到氧化物半导体层140中的材料。作为基底层110，除了上述无机绝缘材料以外，可以使用TEOS层或有机绝缘材料。
所谓SiOxNy及AlOxNy，是含有比氧(O)少的量的氮(N)的硅化合物及铝化合物。此外，所谓SiNxOy及AlNxOy，是含有比氮少的量的氧的硅化合物及铝化合物。
上述中例示的基底层110既可以用物理蒸镀法(Physical Vapor Deposition：PVD法)形成，也可以用化学蒸镀法(Chemical Vapor Deposition：CVD法)形成。作为PVD法，可以使用溅射法、真空蒸镀法、电子束蒸镀法、镀层法及分子线外延法等。作为CVD法，可以使用热CVD法、等离子CVD法、催化CVD法(Cat(Catalytic)－CVD法或热线CVD法)等。所谓TEOS层，是指以TEOS(Tetra Ethyl Ortho Silicate)为原料的CVD层。
作为有机绝缘材料，可以使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅树脂、氟树脂、硅氧烷树脂等。基底层110既可以以单层、也可以层叠使用上述材料。例如，也可以使无机绝缘材料及有机绝缘材料层叠。
作为栅极电极120，可以使用通常的金属材料或导电性半导体材料。例如，可以使用铝(Al)、钛(Ti)、铬(Cr)、钴(Co)、镍(Ni)、锌(Zn)、钼(Mo)、铟(In)、锡(Sn)、铪(Hf)、钽(Ta)、钨(W)、铂(Pt)、铋(Bi)等。也可以使用这些材料的合金。也可以使用这些材料的氮化物。也可以使用ITO(氧化铟锡)、IGO(氧化铟镓)、IZO(氧化铟锌)、GZO(将镓作为掺杂剂添加的氧化锌)等的导电性氧化物半导体。也可以使用将这些膜层叠的构造。
作为栅极电极120使用的材料优选的是使用对于在沟道中使用氧化物半导体的半导体装置的制造工序中的热处理工序具有耐热性、并当栅极电极120上被施加了0V时晶体管截止的具有成为增强型的工作函数的材料。
作为栅极绝缘层130，可以使用SiNx、SiNxOy、SiOxNy、AlNx、AlNxOy、AlOxNy等的无机绝缘材料。栅极绝缘层130可以用与基底层110同样的方法形成。栅极绝缘层130可以使用将上述绝缘层层叠的构造。栅极绝缘层130既可以是与基底层110相同的材料，也可以是不同的材料。作为栅极绝缘层130，优选的是具有H2O等的气体成分或Na等的活动离子的阻塞能力。
作为氧化物半导体层140，可以使用具有半导体的特性的氧化金属。例如，可以使用含有铟(In)、镓(Ga)、锌(Zn)及氧(O)的氧化物半导体。特别是，可以使用具有In：Ga：Zn：O＝1：1：1：4的组分比的氧化物半导体。但是，在本发明中使用并包含In、Ga、Zn及O的氧化物半导体并不限定于上述组成，也可以使用与上述不同的组分的氧化物半导体。例如，为了使迁移率提高，也可以使In的比率变大。为了使带隙变大、使光照射的影响变小，也可以使Ga的比率变大。
也可以对含有In、Ga、Zn及O的氧化物半导体添加其他元素，例如也可以添加Al、Sn等的金属元素。在上述氧化物半导体以外，也可以使用氧化锌(ZnO)、氧化镍(NiO)、氧化锡(SnO2)、氧化钛(TiO2)、氧化钒(VO2)、氧化铟(In2O3)、钛酸锶(SrTiO3)等作为氧化物半导体层140。氧化物半导体层140既可以是非晶的，也可以是结晶性的。氧化物半导体层140也可以是非晶与结晶的混相。
作为源极电极及漏极电极150，与栅极电极120同样，可以使用通常的金属材料或导电性半导体材料。例如，可以使用Al、Ti、Cr、Co、Ni、Zn、Mo、In、Sn、Hf、Ta、W、Pt、Bi等作为源极电极及漏极电极150。也可以使用这些材料的合金作为源极电极及漏极电极150。也可以使用这些材料的氮化物作为源极电极及漏极电极150。也可以使用ITO、IGO、IZO、GZO等的导电性氧化物半导体作为源极电极及漏极电极150。也可以使用将这些膜层叠后的构造作为源极电极及漏极电极150。作为源极电极及漏极电极150使用的材料优选的是使用对于将氧化物半导体用于沟道的半导体装置的制造工序中的热处理工序具有耐热性、且与氧化物半导体层140接触的接触电阻较低的材料。
作为第1绝缘层160，可以使用SiOx、SiOxNy、AlOx、AlOxNy、TEOS层等的无机绝缘材料。第1绝缘层160可以用与基底层110同样的方法形成。第1绝缘层160可以使用将上述绝缘层层叠的构造。第1绝缘层160可以使用与作为第1绝缘层160使用的材料的化学计量比相比含有更多氧的材料。第1绝缘层160既可以是与氧化物半导体层140相同的材料，也可以是不同的材料。
作为阻挡层180，可以使用AlOx、AlOxNy、AlNxOy等的含有氧化铝的绝缘材料。特别是，作为阻挡层180，可以使用含有AlOx、AlOxNy等氧化铝作为主成分的层。阻挡层180可以使用溅射法形成。详细情况后述，但通过使用溅射法形成阻挡层180，能够在布线层170的图案端部露出的铝层中形成氧混入区域。因而，能够抑制布线层170的铝层与第2绝缘层190接触。
作为第2绝缘层190，可以使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅树脂、氟树脂、硅氧烷树脂等。第2绝缘层190既可以是感光性树脂，也可以是非感光性树脂。
作为第1电极200及第2电极220，与栅极电极120、源极电极及漏极电极150同样，可以使用通常的金属材料或导电性半导体材料。例如，可以使用Al、Ti、Cr、Co、Ni、Zn、Mo、In、Sn、Hf、Ta、W、Pt、Bi等作为第1电极200及第2电极220。也可以使用这些材料的合金作为第1电极200及第2电极220。也可以使用这些材料的氮化物作为第1电极200及第2电极220。也可以使用ITO、IGO、IZO、GZO等的导电性氧化物半导体作为第1电极200及第2电极220。也可以使用将这些膜层叠后的构造作为第1电极200及第2电极220。
作为第3绝缘层210，可以使用SiOx、SiNx、SiNxOy、SiOxNy等的无机绝缘材料。第3绝缘层210可以用与基底层110同样的方法形成。第3绝缘层210也可以是将上述绝缘层层叠的构造。第3绝缘层210既可以是与基底层110相同的材料，也可以是不同的材料。作为第3绝缘层210，优选的是使用介电常数较高的材料。但是，在第3绝缘层210中使用的材料是与阻挡层180相比对水、氢或氨的透过率较高的材料。
[布线层170的图案端部的构造]
图2是有关本发明的一实施方式的半导体装置的剖视图的部分放大图。图2是将在图1中用点线包围的布线层170的图案端部放大的图。另外，在图2中，例示了布线层170是3层的层叠构造的构造。
如图2所示，布线层170包括第1导电层172、铝层174及第2导电层176。铝层174配置在第1导电层172与第2导电层176之间。在铝层174上，在铝层174与阻挡层180的边界附近设有氧混入区域274。虽然没有图示，但也可以在第1导电层172与阻挡层180之间、以及第2导电层176与阻挡层180之间设置氧混入区域。
作为第1导电层172及第2导电层176，例如可以使用Ti或MoW。作为铝层，除了Al以外，可以使用在Al中作为杂质而混入了Si的Al－Si、或在Al中作为杂质而混入了Ti的Al－Ti。作为铝层，可以使用除了上述以外还包含Al的合金。
[氧混入区域274的形成方法]
铝层174的氧混入区域274通过对铝层174打入氧离子而形成。氧离子的打入通过离子掺杂法、离子注入法、反应性溅射法等进行。
在使用反应性溅射法将氧离子打入的情况下，通过将阻挡层180用反应性溅射法成膜，能够在将阻挡层180成膜的同时打入氧离子。具体而言，当将阻挡层180成膜时，作为工艺气体而使用O2、或Ar及O2。通过作为工艺气体而使用O2，由等离子使O2离子化而生成氧负离子，将生成的氧负离子通过等离子的鞘(sheath)在基板方向上加速。该加速后的氧负离子被向在布线层170的图案端部处露出的铝层174打入。在使用反应性溅射法将氧离子打入的情况下，在氧混入区域274中除了氧以外还被打入作为工艺气体使用的Ar。即，在氧混入区域274中除了氧以外也混入Ar。
在用上述方法将氧离子打入的情况下，为了将氧离子尽可能深地打入，优选的是以接近于与铝层174的端部的斜面正交的角度的角度将氧离子打入。因此，在上述氧离子打入时，也可以使基板相对于对离子的偏压方向倾斜。
[通过铝层与树脂绝缘层接触发生的问题]
这里，对通过布线层170的铝层174与作为树脂绝缘层的第2绝缘层190接触而发生的问题进行说明。在作为布线而使用Al的情况下，通常是Al的上方被用Ti等的导电层覆盖的构造。但是，即使Al的上方被用Ti覆盖，在布线的图案端部，Al也从Ti露出。在Al从Ti露出的状态下，如果在该布线上形成树脂绝缘层，则在该布线的图案端部，Al与树脂绝缘层接触。
根据发明者们的研究，如果如上述那样Al与树脂绝缘层接触，则可知树脂绝缘层中包含的杂质成分与Al反应，发生Al腐蚀或溶解的问题。通过上述Al的反应，布线的线宽变细，在最差的情况下发生布线断线的问题。此外，根据发明者们的研究发现，如果树脂绝缘层中包含的杂质成分与Al反应，则溶解的Al成分扩散到树脂绝缘层中，发生树脂绝缘层的透明度下降的问题。具体而言发现，在树脂绝缘层中使用丙烯酸的情况下，如果Al与丙烯酸接触，则发生丙烯酸变色为黄色的问题。如果树脂绝缘层的透明度下降，则显示装置的显示品质下降。
为了抑制上述问题，在使用Al的布线上形成树脂绝缘层的情况下，要求Al不与树脂绝缘层接触的构造。在图2所示的构造中，由于在铝层174与第2绝缘层190之间配置有阻挡层180，所以能够抑制上述问题。进而，铝层174在铝层174与阻挡层180的边界附近具有氧混入区域274，从而即使是阻挡层180的包覆性较差的情况，也能够抑制铝层174与第2绝缘层190接触。
通过具有上述结构，能够抑制布线层170的细线化或断线。结果，能够得到可靠性较高的半导体装置10。此外，通过具有上述结构，能够抑制第2绝缘层190的透明度的下降。结果，能够得到显示品质较高的显示装置。
<实施方式2>
使用图3对有关本发明的一实施方式的半导体装置的概要进行说明。在以下的实施方式中参照的图中，对于与实施方式1相同的部分或具有同样的功能的部分，赋予相同的数字或对相同的数字后追加了拉丁字母的标号，省略其重复的说明。
图3是表示有关本发明的一实施方式的半导体装置的概要的剖视图。图3所示的半导体装置10A与图1所示的半导体装置10类似，但半导体装置10A在区域222A中第2绝缘层190A的上表面的一部分从第2电极220A露出这一点上与半导体装置10不同。在半导体装置10A中，第2绝缘层190A的一部分从第3绝缘层210A及第2电极220A这两者露出，从而即使是从第2绝缘层190A释放出水、氢或氨的情况，该水、氢或氨也容易从上述第2绝缘层190A露出的区域被向外部释放。因而，因水、氢或氨的释放带来的第2绝缘层190的内压的上升被抑制。结果，能够抑制半导体装置10A的破坏。
<实施方式3>
图4是表示有关本发明的一实施方式的半导体装置的概要的剖视图。图4所示的半导体装置10B与图1所示的半导体装置10类似，但半导体装置10B在第1电极200B经由开口部192B连接在布线层170B上这一点、以及在第1电极200B上设有多个开口部202B这一点上与半导体装置10不同。通过具有第1电极200B与布线层170B连接的构造，能够在形成开口部192B后立即形成第1电极200B。在此情况下，由于在开口部192B中露出的布线层170B的表面上没有形成第1电极200B以外的膜，所以布线层170B的表面不会变质，能够得到布线层170B和第1电极200B的良好的接触。
根据半导体装置10B，在第1电极200B上设有开口部202B。因而，即使是从第2绝缘层190B释放出水、氢或氨的情况，该水、氢或氨也容易通过开口部202B从露出了第2绝缘层190B的区域被向外部释放。因而，由水、氢或氨的释放带来的第2绝缘层190的内压的上升被抑制。结果，能够抑制半导体装置10A的破坏。
<实施方式4>
图5是表示有关本发明的一实施方式的半导体装置的概要的剖视图。图5所示的半导体装置10C与图1所示的半导体装置10类似，但半导体装置10C在相当于沟道区域的氧化物半导体层140C上设有蚀刻阻挡部230C这一点上与半导体装置10不同。即，半导体装置10C是沟道阻挡型晶体管。
通过在氧化物半导体层140C上设有蚀刻阻挡部230C，能够防止由于沟道蚀刻而氧化物半导体层140C被暴露在蚀刻下。因而，能够抑制因沟道蚀刻造成的氧化物半导体层140C的变质。进而，能够抑制从第2绝缘层190C释放出的水、氢或氨到达沟道区域的氧化物半导体层140C。结果，能够得到较高的可靠性的半导体装置10C。
<实施方式5>
图6是表示有关本发明的一实施方式的半导体装置的概要的剖视图。图6所示的半导体装置10D与图1所示的半导体装置10类似，但半导体装置10D在具有在基底层110D上依次层叠有氧化物半导体层140D、栅极绝缘层130D及栅极电极120D的构造这一点上与半导体装置10不同。即，半导体装置10D是顶栅型晶体管。
如图6所示，半导体装置10D具有基板100D、基底层110D、栅极电极120D、栅极绝缘层130D、氧化物半导体层140D、第1绝缘层160D、源极电极及漏极电极170D、阻挡层180D、第2绝缘层190D、第1电极200D、第3绝缘层210D及第2电极220D。氧化物半导体层140D配置在基底层110D上。栅极绝缘层130D配置在氧化物半导体层140D上。栅极电极120D配置在栅极绝缘层130D上。源极电极及漏极电极170D经由设在栅极绝缘层130D及第1绝缘层160D上的开口部162D、164D连接在氧化物半导体层140D上。
在半导体装置10D中，栅极电极120D正下方的氧化物半导体层140D作为沟道发挥功能。为了使导通(ON)电流进一步提高，也可以使从源极电极及漏极电极170D与氧化物半导体层140D接触的接触区域到栅极电极120D正下方的区域的氧化物半导体层140D低电阻化。
通过用栅极电极120D覆盖沟道区域的氧化物半导体层140D的上方，能够抑制从第2绝缘层190D释放出的水、氢或氨到达沟道区域的氧化物半导体层140D。结果，能够得到较高的可靠性的半导体装置10D。
图6所示的半导体装置10D例示了对于图1所示的半导体装置10应用了顶栅型晶体管的构造，但也可以对于图3所示的半导体装置10A到图5所示的半导体装置10C的构造应用顶栅型晶体管。
[阻挡层180及第3绝缘层210对于水、氢、氨的透过率]
使用图7及图8，说明阻挡层180及第3绝缘层210对于水、氢、氨的的透过率。图7是表示评价有关本发明的一实施方式的半导体装置的保护层的特性的评价样本的截面构造的图。作为评价样本，使用了(A)及(B)的两种构造。评价样本(A)是在硅晶片300上依次层叠了用CVD法成膜的SiNx膜310及用溅射法成膜的AlOx膜320而成的构造。评价样本(B)是在硅晶片300上仅成膜了用CVD法成膜的SiNx膜310的构造。哪个样本的SiNx膜310的膜厚都是约200nm。评价样本(A)的AlOx膜320的膜厚是约20nm。使用图7所示的两种样本，用升温脱离气体分析法(TDS分析)进行了分析。
所谓TDS分析，是在配置在真空腔室内的加热台之上配置评价样本、使用四重极质量分析计测量通过使加热台的温度上升而从评价样本释放的气体的质量的评价手法。根据气体的质量分析，能够确定从评价样本释放出的气体种类。
图8是表示有关本发明的一实施方式的半导体装置的保护层的特性的TDS波谱。图8的TDS波谱是对于图7的评价样本进行了评价的TDS分析结果。在图8的TDS波谱中，M/z＝2的波谱是表示氢(H2)的脱离的数据，M/z＝16的波谱是表示氨(NH3)的脱离的数据。在各自的TDS波谱中，实线波谱404、408是图7的评价样本(A)的TDS波谱，点线波谱402、406是评价样本(B)的TDS波谱。
如图8所示，在评价样本(B)的点线波谱402中，在300℃～600℃的温度范围中，确认了表示H2的脱离的峰值。另一方面，在评价样本(A)的实线波谱404中，没有确认表示H2的脱离的峰值。即，AlOx膜320将从SiNx膜310释放出的氢阻塞，抑制其被向外部释放。换言之，AlOx膜320与SiNx膜310相比对于氢的透过率较低。
同样，在评价样本(B)的点线波谱406中，在500℃～700℃的温度范围中，确认了表示NH3的脱离的峰值。另一方面，在评价样本(A)的实线波谱408中，没有确认表示NH3的脱离的峰值。即，AlOx膜320将从SiNx膜310释放出的氨阻塞，抑制其被向外部释放。换言之，AlOx膜320与SiNx膜310相比对于氨的透过率较低。
在代替AlOx膜320而使用包含AlOxNy或AlNxOy等的氧化铝的绝缘材料的情况下、或代替SiNx膜310而使用SiOx、SiNx、SiNxOy、SiOxNy等的无机绝缘材料的情况下，也能得到与上述同样的结果。
根据上述结果，确认了与使用SiOx、SiNx、SiNxOy、SiOxNy等的无机绝缘材料的第3绝缘层210相比，使用包含AlOx、AlOxNy、AlNxOy等的氧化铝的绝缘材料的阻挡层180对于水、氢及氨的透过率较低。
[作为阻挡层180而使用AlOx或SiNx的情况下的晶体管特性比较]
使用图9至图11，对将在半导体装置10的构造中使用AlOx或SiNx作为阻挡层180的情况下的晶体管特性比较的结果进行说明。
图9是表示有关本发明的一实施方式的半导体装置的加速试验后的电气特性的图。在图9中，耐环境的加速试验(以下称作“PCT(高压锅，pressure cooker)试验”)前的晶体管特性是点线，PCT试验后的晶体管特性是实线。PCT试验是将晶体管在温度：120℃、湿度：90％的腔室内保存120小时、调查PCT试验的前后的晶体管特性的变化的试验。另外，图9所示的晶体管特性的测量在室温且暗室中进行。
在图9所示的晶体管特性中，“阻挡层：SiNx”的晶体管特性表示作为半导体装置10的阻挡层180而使用SiNx的晶体管的特性。“阻挡层：AlOx”的晶体管特性表示作为半导体装置10的阻挡层180而使用AlOx的晶体管的特性。“阻挡层：无”的晶体管特性表示省略了半导体装置10的阻挡层180的晶体管的特性。在“阻挡层：SiNx”及“阻挡层：AlOx”的评价样本中，在PCT试验前后没有晶体管特性的大的变化，但在“阻挡层：无”的评价样本中，在PCT试验后晶体管特性较大地变化。即，判明了通过作为阻挡层180而使用AlOx，能得到与SiNx同等的可靠性。即，判明了AlOx对于水具有与SiNx同等的耐受性。换言之，判明了AlOx对于水的透过率与SiNx对于水的透过率是同等程度较低。
图10及图11是表示有关本发明的一实施方式的短L长的半导体装置的电气特性的图。图10所示的晶体管特性是沟道长/沟道宽L/W＝6/6μm的半导体装置的特性。图11所示的晶体管特性是L/W＝3/15μm的半导体装置的特性。图10及图11所示的晶体管特性将形成在基板上的9个半导体装置的晶体管特性重叠显示。另外，图10及图11所示的晶体管特性的测量在室温且暗室中进行。
与图9同样，在图10及图11所示的晶体管特性中，“阻挡层：SiNx”的晶体管特性表示使用SiNx作为半导体装置10的阻挡层180的晶体管的特性。“阻挡层：AlOx”的晶体管特性表示使用AlOx作为半导体装置10的阻挡层180的晶体管的特性。在“阻挡层：SiNx”的评价样本中，在图10、图11中都较多地发生了晶体管特性异常，而在“阻挡层：AlOx”的评价样本中，没有发生晶体管特性异常。即，判明了通过在阻挡层180中使用AlOx，能够抑制水、氢或氨从其他层到达沟道区域的氧化物半导体层。另外，SiNx虽然水的透过率较低，但由于从SiNx自身释放氢及氨，所以作为氧化物半导体的阻挡层是不适当的。
如以上这样，通过作为半导体装置10的阻挡层180而使用AlOx，能够得到耐久性较高的半导体装置，确认了即使是短L长的半导体装置也能够得到没有晶体管特性异常的半导体装置。
另外，本发明并不限定于上述实施方式，在不脱离主旨的范围内能够适当变更。
标号说明
10：半导体装置
100：基板
110：基底层
120：栅极电极
130：栅极绝缘层
140：氧化物半导体层
150：源极电极及漏极电极
160：第1绝缘层
162、164、192、202B：开口部
170：布线层
172：第1导电层
174：铝层
176：第2导电层
180：阻挡层
190：第2绝缘层
200：第1电极
210：第3绝缘层
220：第2电极
222A：区域
230：蚀刻阻挡部
274：氧混入区域
300：硅晶片
310：SiNx膜
320：AlOx膜
402、406：点线波谱
404、408：实线波谱

Claims (10)

1.一种半导体装置，具有：
氧化物半导体层；
上述氧化物半导体层的上方的栅极电极；
上述氧化物半导体层与上述栅极电极之间的栅极绝缘层；
第1绝缘层，处于上述氧化物半导体层的上方，设有第1开口部；
布线，处于上述第1绝缘层上，包含铝层，经由上述第1开口部电连接于上述氧化物半导体层；
阻挡层，将上述第1绝缘层上、上述布线上及上述布线的侧面覆盖，包含氧化铝；以及
上述阻挡层上的有机绝缘层，
上述阻挡层与上述布线在上述布线上及上述布线的侧面接触，
上述铝层在上述铝层的靠阻挡层侧具有氧混入区域，
上述布线还具有第1导电层及第2导电层，
上述铝层和上述氧混入区域配置在上述第1导电层与上述第2导电层之间，
上述氧混入区域中混入有Ar。
2.如权利要求1所述的半导体装置，还具有：
上述有机绝缘层上的第1电极；
第2电极，对置于上述第1电极，经由设在上述有机绝缘层上的第2开口部电连接于上述布线；以及
第2绝缘层，将上述第1电极与上述第2电极电绝缘，使上述第2开口部及上述有机绝缘层的上表面露出。
3.如权利要求2所述的半导体装置，其中，
上述阻挡层对于水、氢或氨的透过率比上述第2绝缘层对于水、氢或氨的透过率低。
4.如权利要求2所述的半导体装置，其中，
上述第2电极将通过上述第2开口部露出的上述有机绝缘层的上表面覆盖。
5.如权利要求2所述的半导体装置，其中，
上述有机绝缘层的上表面的一部分从上述第2电极及上述第2绝缘层露出。
6.一种半导体装置，具有：
栅极电极；
上述栅极电极的上方的氧化物半导体层；
上述栅极电极与上述氧化物半导体层之间的栅极绝缘层；
第1绝缘层，处于上述栅极电极的上方，设有第1开口部；
布线，处于上述第1绝缘层上，包含铝层，经由上述第1开口部电连接于上述氧化物半导体层；
阻挡层，将上述第1绝缘层上、上述布线上及上述布线的侧面覆盖，包含氧化铝；以及
上述阻挡层上的有机绝缘层，
上述阻挡层与上述布线在上述布线上及上述布线的侧面接触，
上述铝层在上述铝层的靠阻挡层侧具有氧混入区域，
上述布线还具有第1金属层及第2金属层，
上述铝层和上述氧混入区域配置在上述第1金属层与上述第2金属层之间，
上述氧混入区域中混入有Ar。
7.如权利要求6所述的半导体装置，还具有：
上述有机绝缘层上的第1电极；
第2电极，对置于上述第1电极，经由设置于上述有机绝缘层的第2开口部电连接于上述布线；以及
第2绝缘层，将上述第1电极与上述第2电极电绝缘，使上述第2开口部及上述有机绝缘层的上表面露出。
8.如权利要求7所述的半导体装置，其中，
上述阻挡层对于水、氢或氨的透过率比上述第2绝缘层对于水、氢或氨的透过率低。
9.如权利要求7所述的半导体装置，其中，
上述第2电极将通过上述第2开口部露出的上述有机绝缘层的上表面覆盖。
10.如权利要求7所述的半导体装置，其中，
上述有机绝缘层的上表面的一部分从上述第2电极及上述第2绝缘层露出。
CN201710324502.3A 2016-06-20 2017-05-10 半导体装置 Active CN107527954B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-121685 2016-06-20
JP2016121685A JP6725335B2 (ja) 2016-06-20 2016-06-20 半導体装置

Publications (2)

Publication Number Publication Date
CN107527954A CN107527954A (zh) 2017-12-29
CN107527954B true CN107527954B (zh) 2021-02-02

Family

ID=60660391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710324502.3A Active CN107527954B (zh) 2016-06-20 2017-05-10 半导体装置

Country Status (3)

Country Link
US (2) US10373982B2 (zh)
JP (1) JP6725335B2 (zh)
CN (1) CN107527954B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7039346B2 (ja) * 2018-03-20 2022-03-22 株式会社ジャパンディスプレイ 光センサー回路、光センサー装置、および、表示装置
CN108448006B (zh) * 2018-03-29 2021-01-22 京东方科技集团股份有限公司 封装结构、电子装置以及封装方法
US20200073189A1 (en) * 2018-08-30 2020-03-05 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method for manufacturing active matrix substrate
CN109148488A (zh) * 2018-08-30 2019-01-04 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
JP7180425B2 (ja) * 2019-02-06 2022-11-30 住友電気工業株式会社 炭化珪素半導体装置
US11626520B2 (en) 2019-02-06 2023-04-11 Japan Display Inc. Semiconductor substrate and display device
JP7446774B2 (ja) 2019-11-07 2024-03-11 株式会社ジャパンディスプレイ 半導体基板及び表示装置
CN110993611A (zh) * 2019-11-26 2020-04-10 武汉华星光电半导体显示技术有限公司 一种tft基板的制作方法和tft基板
US20230035664A1 (en) * 2019-12-13 2023-02-02 Huawei Technologies Co., Ltd. Display and electronic device
CN111430386B (zh) * 2020-04-01 2023-11-10 京东方科技集团股份有限公司 光电探测器、显示基板及光电探测器的制作方法
WO2023189550A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置
WO2023189487A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299469A (ja) * 1999-02-12 2000-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011077512A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
CN103178118A (zh) * 2011-12-20 2013-06-26 株式会社半导体能源研究所 半导体装置的制造方法
JP2015035606A (ja) * 2010-02-26 2015-02-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016027649A (ja) * 2014-07-03 2016-02-18 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777716B1 (en) 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
WO2000074471A1 (en) * 1999-06-04 2000-12-14 Consejo Superior De Investigaciones Cientificas Use of high oleic high stearic oils
US7868320B2 (en) * 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5060738B2 (ja) * 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299469A (ja) * 1999-02-12 2000-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011077512A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2015035606A (ja) * 2010-02-26 2015-02-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103178118A (zh) * 2011-12-20 2013-06-26 株式会社半导体能源研究所 半导体装置的制造方法
JP2016027649A (ja) * 2014-07-03 2016-02-18 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置

Also Published As

Publication number Publication date
US10373982B2 (en) 2019-08-06
US20190312064A1 (en) 2019-10-10
US10727254B2 (en) 2020-07-28
CN107527954A (zh) 2017-12-29
US20170365624A1 (en) 2017-12-21
JP6725335B2 (ja) 2020-07-15
JP2017228560A (ja) 2017-12-28

Similar Documents

Publication Publication Date Title
CN107527954B (zh) 半导体装置
US8759832B2 (en) Semiconductor device and electroluminescent device and method of making the same
EP2330629B1 (en) Transistor, method of manufacturing the transistor and electronic device including the transistor
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US10269977B2 (en) Semiconductor device including oxide semiconductor layer having regions with different resistances
US20170179164A1 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
US20110095288A1 (en) Thin film transistor and display device
US8853683B2 (en) Semiconductor device, measurement apparatus, and measurement method of relative permittivity
US10461100B2 (en) Display device having a different type of oxide semiconductor transistor
US20210366945A1 (en) Semiconductor device and method of manufacturing semiconductor device
US10396187B2 (en) Semiconductor device
US11887980B2 (en) Diode
CN106469757B (zh) 半导体装置及半导体装置的制造方法
JP6987188B2 (ja) 半導体装置
US11367766B2 (en) Organic light emitting diode display device and method of manufacturing organic light emitting diode display device
WO2016067585A1 (ja) 薄膜半導体装置、有機ｅｌ表示装置及び薄膜半導体装置の製造方法
CN108807550B (zh) 半导体装置及其制造方法
TW202435432A (zh) 半導體裝置
TW202339011A (zh) 半導體裝置之製造方法
CN118715618A (zh) 半导体装置
CN111987168A (zh) 薄膜晶体管及其制造方法以及显示装置
JP2019091851A (ja) 半導体装置およびこれを有する表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant