CN109148488A - 阵列基板及其制备方法、显示装置 - Google Patents
阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN109148488A CN109148488A CN201811004236.7A CN201811004236A CN109148488A CN 109148488 A CN109148488 A CN 109148488A CN 201811004236 A CN201811004236 A CN 201811004236A CN 109148488 A CN109148488 A CN 109148488A
- Authority
- CN
- China
- Prior art keywords
- layer
- active
- array substrate
- insulating layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 74
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 238000000926 separation method Methods 0.000 claims abstract description 56
- 239000000463 material Substances 0.000 claims abstract description 46
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 2
- 238000003491 array Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 259
- 239000010409 thin film Substances 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板的制备方法，提供一基板，其中，所述基板包括薄膜晶体管层，所述薄膜晶体管层包括有源层和覆盖所述有源层的第一绝缘层；在所述第一绝缘层背离所述有源层的表面形成有源隔离层，所述有源隔离层覆盖所述有源层；在所述有源隔离层背离所述第一绝缘层的表面涂布平坦材料层，所述有源隔离层隔离所述平坦材料层和所述有源层；图案化所述平坦材料层以形成平坦层。本发明所述阵列基板的制备方法在所述第一绝缘层背离所述有源层的表面沉积形成结构致密的有源隔离层，可有效阻挡后续形成平坦层或像素层制程中的释放物污染所述有源层，提高阵列基板的可靠性，保证阵列基板的品质。本发明还提供一种阵列基板和显示装置。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制备方法、显示装置。
背景技术
在目前照明和显示领域中，氧化物半导体因其较高的载流子迁移率、低成本、透明以及柔性的优点而被应用在氧化物半导体TFT中，成为驱动超高精细液晶面板、有机EL面板以及电子纸等新一代显示器的最佳TFT材料候选之一。
然而，在目前的氧化物半导体TFT中，一般都采用SiOx用作钝化层材料，由于SiOx形成的钝化层膜层不够致密，无法阻挡后续制程中如在形成平坦层或者像素层过程中一些释放物对氧化物半导体TFT的污染，导致氧化物半导体TFT在蒸镀封装后的电学性能劣于在形成钝化层后的电学性能，使得氧化物半导体TFT的可靠性较差。
发明内容
本发明的目的在于提供一种阵列基板的制备方法，防止在形成有源隔离层后的后续制程的释放物对有源层的污染，提高阵列基板的可靠性。
本发明还提供一种阵列基板和显示装置。
本发明所述阵列基板的制备方法包括：
提供一基板，其中，所述基板包括薄膜晶体管层，所述薄膜晶体管层包括有源层和覆盖所述有源层的第一绝缘层；
在所述第一绝缘层背离所述有源层的表面形成有源隔离层，所述有源隔离层覆盖所述有源层；
在所述有源隔离层背离所述第一绝缘层的表面涂布平坦材料层，所述有源隔离层隔离所述平坦材料层和所述有源层；
图案化所述平坦材料层以形成平坦层。
其中，所述有源隔离层由金属氧化物材料制成。
其中，在所述第一绝缘层背离所述有源层的表面沉积形成有源隔离层的步骤中，包括：
在所述第一绝缘层背离所述有源层的表面形成有源隔离材料层；
图案化所述有源隔离材料层以形成所述有源隔离层。
其中，所述有源隔离层的厚度在10nm以上。
其中，在提供一基板的步骤中，包括：
在衬底基板的表面形成遮光层；
形成覆盖所述遮光层的第二绝缘层；
在所述第二绝缘层背离所述遮光层的表面形成所述有源层；
在所述有源层背离所述第二绝缘层的表面形成栅极绝缘层；
在所述栅极绝缘层背离所述有源层的表面形成第一金属层；
形成覆盖所述第一金属层的所述第一绝缘层；
在所述第一绝缘层背离所述第一金属层的表面形成第二金属层，所述第二金属层通过第一过孔与所述有源层电连接。
其中，所述阵列基板的制备方法还包括：
在所述平坦层背离所述有源隔离层的表面形成电极层，所述电极层通过第二过孔与所述第二金属层电连接；
形成覆盖所述电极层的间隔层。
本发明所述阵列基板由上述的阵列基板的制备方法制备得到，所述阵列基板包括：
基板，所述基板包括薄膜晶体管层，所述薄膜晶体管层包括有源层和覆盖所述有源层的第一绝缘层；
位于所述第一绝缘层背离所述有源层表面的有源隔离层，所述有源隔离层覆盖所述有源层；
以及位于所述有源隔离层背离所述第一绝缘层表面的平坦层。
其中所述有源隔离层由金属氧化物材料制成。
本发明所述显示装置包括上述任一种阵列基板。
本申请所述阵列基板的制备方法在所述第一绝缘层背离所述有源层的表面形成结构致密的有源隔离层，可有效阻挡后续形成平坦层或像素层制程中的释放物污染所述有源层，提高阵列基板的可靠性，保证产品的品质。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明所述阵列基板的制备方法的流程图。
图2是图1所述阵列基板的制备方法中基板的结构示意图。
图3是在图2所述基板上形成有源隔离层的结构示意图。
图4是在图3所述有源隔离层上形成平坦层的结构示意图。
图5是在图4所述平坦层上形成电极层的结构示意图。
图6是本发明所述阵列基板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明较佳实施方式提供一种阵列基板的制备方法，用于制备氧化物半导体阵列基板，包括且不限于顶栅型氧化物半导体阵列基板。所述阵列基板的制备方法包括：
步骤S1，请参阅图2，提供一基板10。其中，所述基板10包括薄膜晶体管层，所述薄膜晶体管层包括有源层11和覆盖所述有源层11的第一绝缘层12。本实施例中，所述薄膜晶体管层包括两个薄膜晶体管，一个薄膜晶体管用作开关薄膜晶体管，另一个用作驱动薄膜晶体管。
具体的，本步骤中包括：
步骤S101，在衬底基板13上形成遮光层14。具体的，所述衬底基板13包括且不限于玻璃基板。在所述衬底基板13的表面形成一层遮光材料层，图案化所述遮光材料层以形成所述遮光层14。本实施例中，所述遮光材料层由金属等吸遮光材料制成。具体的，所述遮光层14包括间隔设置的第一遮光图案部分141、第二遮光图案部分142和第三遮光图案部分143，所述第一遮光图案部分141为所述开光薄膜晶体管遮蔽背光，所述第二遮光图案部分142为所述驱动薄膜晶体管遮蔽背光。
步骤S102，形成覆盖所述遮光层14的第二绝缘层15，以使所述遮光层14与其他层结构绝缘。本实施例中，所述第二绝缘层15由SiO2制成。
步骤S103，在所述第二绝缘层15背离所述遮光层14的表面形成所述有源层11。具体的，所述第二绝缘层15使所述遮光层14与所述有源层11之间绝缘。本实施例中，所述有源层11包括间隔设置的第一有源图案部分111和第二有源图案部分112。所述第一有源图案部分111为所述开关薄膜晶体管的有源层，所述第一有源图案部分111在所述遮光层14的投影位于所述第一遮光图案部分141内。所述第一有源图案部分111包括第一有源区111a和位于所述第一有源区111a两侧的第一欧姆接触区111b。所述第二有源图案部分112为所述驱动薄膜晶体管的有源层，所述第二有源图案部分112在所述遮光层14上的投影位于所述第二遮光图案部分142内。所述第二有源图案部分112包括第二有源区112a和位于所述第二有源区112a两侧的第二欧姆接触区112b。可以理解的是，所述第一遮光图案部分141和所述第二遮光图案部分142分别为所述第一有源图案部分111和所述第二有源图案部分112遮蔽背光，防止所述有源层11受到强光照射产生光生载流子，导致器件漏电流增大，从而减小背光对阵列基板电性的影响。需要说明的是，在本实施例的其他实施方式中，所述遮光层也可以仅包括所述第二遮光图案部分142和所述第三遮光图案部分143。
步骤S104，在所述有源层11背离所述第二绝缘层15的表面形成栅极绝缘层。具体的，所述栅极绝缘层包括间隔设置的第一绝缘图案161、第二绝缘图案162和第三绝缘图案163。所述第一绝缘图案161在所述有源层11的投影位于所述第一有源区111a内，所述第二绝缘图案162在所述有源层11的投影位于所述第二有源区112a内。所述第三绝缘图案163位于所述第二绝缘层15背离所述衬底基板13的表面上，且所述第三绝缘图案163在所述遮光层上的投影位于所述第三遮光图案143内。本实施例中，所述栅极绝缘层16由SiNx或SiO2等绝缘材料制成。
步骤S105，在所述栅极绝缘层背离所述有源层11的表面形成第一金属层。具体的，所述栅极绝缘层使所述有源层11与所述第一金属层之间绝缘。在所述栅极绝缘层背离所述有源层11的表面形成第一金属材料层，图案化所述第一金属材料层以形成所述第一金属层。本实施例中，所述第一金属层包括间隔设置的第一金属图案部分171、第二金属图案部分172和第三金属图案部分173。所述第一金属图案部分171为所述开关薄膜晶体管的栅极，且所述第一金属图案部分171在所述有源层11上的投影位于所述有源区111a内。所述第二金属图案部分172为所述驱动薄膜晶体管的栅极，且所述第二金属图案部分172在所述有源层11上的投影位于所述有源区112a内。
步骤106，形成覆盖所述第一金属层17的所述第一绝缘层12，以使所述第一金属层17与其他层结构绝缘。具体的，所述第一绝缘层12还覆盖所述有源层11和所述栅极绝缘层。本实施例中，所述第一绝缘层12由SiNx或SiO2等绝缘材料制成。
步骤107，在所述第一绝缘层12背离所述第一金属层17的表面形成第二金属层18，所述第二金属层18通过过孔与所述有源层11电连接。具体的，所述第一绝缘层12使所述第一金属层17与所述第二金属层18之间绝缘。在所述第一绝缘层12背离所述第一金属层17的表面形成第二金属材料层，图案化所述第二金属材料层以形成所述第二金属层18。本实施例中，所述第二金属层18包括间隔设置的第四金属图案部分181、第五金属图案部分182、第六金属图案部分183和第七金属图案部分184。所述第四金属图案部分181和所述第五金属图案部分182分别所述开关薄膜晶体管的源极和漏极，两者通过所述第一过孔185分别与两个所述第一欧姆接触区111b电连接。所述第六金属图案部分183和所述第七金属图案部分184分别为所述驱动薄膜晶体管的源极和漏极，两者通过所述第一过孔185分别与两个所述第二欧姆接触区112b电连接。可以理解的是，所述第一过孔185贯穿所述第一绝缘层12。
步骤S2，请参阅图3，在所述第一绝缘层12背离所述有源层11的表面形成有源隔离层20，所述有源隔离层20覆盖所述有源层11。具体的，所述有源隔离层20的厚度大于10nm，优选地，所述有源隔离层20的厚度在10nm～100nm之间，以保证所述有源隔离层20可以保护所述有源层11。本步骤中包括：
S201，在所述第一绝缘层12背离所述有源层11的表面形成一层有源隔离材料层。其中，所述第一绝缘层12和所述栅极绝缘层16隔离所述有源隔离材料层和所述有源层11，防止所述有源隔离材料层内的离子进入所述有源层11内，避免所述有源层11中载流子的浓度被改变，造成器件裂化而电学性能较差。本实施例中，通过原子层沉积(ALD，AtomicLayer Deposition)方式沉积Al2O3以形成所述有源隔离材料层，所述有源隔离材料层的厚度为50nm，所述有源隔离材料层的水蒸汽透过率为5.24×10-3g/(m2·24h)，即在一定的湿度和温度环境中，在24h内，单位面积的所述有源隔离材料层吸收了5.24×10-3g水分和氧气。可以理解的是，在其他实施例或其他实施方式中，所述有源隔离材料层也可以由水蒸汽透过率小于或等于5.24×10-3g/(m2·24h)的其他材料制成，如氧化钛等高致密的金属氧化物材料。需要说明的是，所述有源隔离材料层也可以通过靶材溅射沉积Al2O3或金属Al层退火氧化形成Al2O3的方式形成。需要说明的是，本实施例中所述有源隔离材料层对水蒸气透过率的限制仅仅是实施实施例的一个参考，本申请所述有源隔离材料层所主张保护的范围比并不局限于此。
S202，图案化所述有源隔离材料层以形成所述有源隔离层20。本实施例中，采用干刻的工艺将所述有源隔离材料层刻蚀形成所述有源隔离层20。
步骤S3，在所述有源隔离层20背离所述有源层11的表面涂布平坦材料层，所述有源隔离层20隔离所述平坦材料层和所述有源层11。本实施例中，所述平坦材料层由有机物制成，在形成所述平坦材料层的过程中会有释放物(如氢离子等物质)释放，由结构致密材料制成的有源隔离层20能有效地阻隔氢离子，而使其无法进入有源层11中，有效防止了所述有源层11受到污染，保证了器件的良率。
步骤S4，图案化所述平坦材料层以形成所述平坦层30，如图4所示。
本申请所述阵列基板的制备方法，还包括：
S5，请参阅图5，在所述平坦层30背离所述有源隔离层20的表面形成电极层40，所述电极层40通过第二过孔401与所述第二金属层18电连接。本实施例中，所述电极层40为阳极层。具体的，本步骤中包括：
S501，在所述平坦层30背离所述有源隔离层20的表面沉积一层电极材料层。其中，所述电极材料层由氧化铟锡(ITO，Indium Tin Oxide)制成。
S502，图案化所述电极材料层以形成所述电极层40。
本实施例中，所述电极层40通过所述第二过孔401与所述驱动薄膜晶体管的第二欧姆接触区112b电连接。可以理解的是，所述第二过孔401贯穿所述平坦层30和所述有源隔离层20。
S6，形成覆盖所述电极层40的间隔层50。具体的，所述间隔层50隔离阴极层和阳极层，并定义像素区。
需要说明的是，所述阵列基板的制备方法还包括在所述间隔层50背离所述电极层40的表面形成发光功能层和阴极层等其他层结构，由于它们不是本发明的重点，因此在此不作详细说明。
本申请所述阵列基板的制备方法在所述第一绝缘层背离所述有源层的表面形成由结构致密材料制成的有源隔离层，所述有源隔离层可有效阻挡后续形成平坦层或像素层制程中的释放物污染所述有源层，同时所述有源隔离层和所述有源层又被隔离开来，防止在后续热制程中发生反应，改变所述有源层中的载流子浓度，影响器件的电学性能，进而有效防止了所述有源层被污染，提高了阵列基板的可靠性，保证产品的品质。
本申请还提供一种阵列基板，所述阵列基板由上述阵列基板的制备方法制备得到。请复参图6，所述阵列基板100包括：基板10、有源隔离层20和平坦层30。所述基板10包括薄膜晶体管层，所述薄膜晶体管层包括有源层11和覆盖所述有源层11的第一绝缘层12。所述有源隔离层20位于所述第一绝缘层12背离所述有源层11的表面，且所述有源隔离层20覆盖所述有源层11。所述平坦层30位于所述有源隔离层20背离所述第一绝缘层12的表面。本实施例中，所述有源隔离层20的厚度大于10nm，且所述有源隔离层20由金属氧化物材料制成，包括且不限于氧化铝。
本申请还提供一种显示装置，所述显示装置包括上述阵列基板。可以理解的是，所述显示装置包括且不限于液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机或平板电脑等具有显示功能的产品。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。
Claims (10)
1.一种阵列基板的制备方法，其特征在于，包括：
提供一基板，其中，所述基板包括薄膜晶体管层，所述薄膜晶体管层包括有源层和覆盖所述有源层的第一绝缘层；
在所述第一绝缘层背离所述有源层的表面形成有源隔离层，所述有源隔离层覆盖所述有源层；
在所述有源隔离层背离所述第一绝缘层的表面涂布平坦材料层，所述有源隔离层隔离所述平坦材料层和所述有源层；
图案化所述平坦材料层以形成平坦层。
2.如权利要求1所述的阵列基板的制备方法，其特征在于，所述有源隔离层由金属氧化物材料制成。
3.如权利要求1或2所述的阵列基板的制备方法，其特征在于，在所述第一绝缘层背离所述有源层的表面形成有源隔离层的步骤中，包括：
在所述第一绝缘层背离所述有源层的表面形成有源隔离材料层；
图案化所述有源隔离材料层以形成所述有源隔离层。
4.如权利要求1所述的阵列基板的制备方法，其特征在于，所述有源隔离层的厚度在10nm以上。
5.如权利要求1所述的阵列基板的制备方法，其特征在于，在提供一基板的步骤中，包括：
在衬底基板的表面形成遮光层；
形成覆盖所述遮光层的第二绝缘层；
在所述第二绝缘层背离所述遮光层的表面形成所述有源层；
在所述有源层背离所述第二绝缘层的表面形成栅极绝缘层；
在所述栅极绝缘层背离所述有源层的表面形成第一金属层；
形成覆盖所述第一金属层的所述第一绝缘层；
在所述第一绝缘层背离所述第一金属层的表面形成第二金属层，所述第二金属层通过第一过孔与所述有源层电连接。
6.如权利要求5所述的阵列基板的制备方法，其特征在于，所述阵列基板的制备方法还包括：
在所述平坦层背离所述有源隔离层的表面形成电极层，所述电极层通过第二过孔与所述第二金属层电连接；
形成覆盖所述电极层的间隔层。
7.一种阵列基板，其特征在于，所述阵列基板由权利要求1所述的阵列基板的制备方法制备得到，所述阵列基板包括：
基板，所述基板包括薄膜晶体管层，所述薄膜晶体管层包括有源层和覆盖所述有源层的第一绝缘层；
位于所述第一绝缘层背离所述有源层表面的有源隔离层，所述有源隔离层覆盖所述有源层；
以及位于所述有源隔离层背离所述第一绝缘层表面的平坦层。
8.如权利要求7所述的阵列基板，其特征在于，所述有源隔离层由金属氧化物材料制成。
9.如权利要求7或8所述的阵列基板，其特征在于，所述有源隔离层的厚度在10nm以上。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求7～9任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811004236.7A CN109148488A (zh) | 2018-08-30 | 2018-08-30 | 阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811004236.7A CN109148488A (zh) | 2018-08-30 | 2018-08-30 | 阵列基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109148488A true CN109148488A (zh) | 2019-01-04 |
Family
ID=64829472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811004236.7A Pending CN109148488A (zh) | 2018-08-30 | 2018-08-30 | 阵列基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109148488A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112259610A (zh) * | 2020-10-09 | 2021-01-22 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160181289A1 (en) * | 2014-05-27 | 2016-06-23 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof |
| CN107527954A (zh) * | 2016-06-20 | 2017-12-29 | 株式会社日本显示器 | 半导体装置 |
-
2018
- 2018-08-30 CN CN201811004236.7A patent/CN109148488A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160181289A1 (en) * | 2014-05-27 | 2016-06-23 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof |
| CN107527954A (zh) * | 2016-06-20 | 2017-12-29 | 株式会社日本显示器 | 半导体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112259610A (zh) * | 2020-10-09 | 2021-01-22 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
| CN112259610B (zh) * | 2020-10-09 | 2024-03-22 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103149760B (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| CN105206626B (zh) | 阵列基板及其制备方法、显示装置 | |
| WO2013044836A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN105590896A (zh) | 阵列基板的制作方法及制得的阵列基板 | |
| CN105448823A (zh) | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN104317097A (zh) | 一种coa基板及其制作方法和显示装置 | |
| CN104752344A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN104793416B (zh) | 一种阵列基板及其制作方法和显示面板 | |
| CN107464820A (zh) | Esl型tft基板及其制作方法 | |
| CN102683422A (zh) | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 | |
| CN105652541A (zh) | 阵列基板的制作方法及液晶显示面板 | |
| CN104678643A (zh) | 显示基板及显示面板的制作方法 | |
| CN104617152A (zh) | 氧化物薄膜晶体管及其制作方法 | |
| CN105742292A (zh) | 阵列基板的制作方法及制得的阵列基板 | |
| CN105655359A (zh) | Tft基板的制作方法 | |
| CN104218094A (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
| CN104952792A (zh) | Tft基板结构的制作方法 | |
| WO2015192595A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN104952932A (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN106898617A (zh) | 基板及其制备方法、显示面板和显示装置 | |
| CN107479284A (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US9048322B2 (en) | Display substrate and method of manufacturing the same | |
| CN109473448A (zh) | 阵列基板及其制备方法、液晶显示面板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190104 |