CN103178118A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN103178118A
CN103178118A CN2012105572101A CN201210557210A CN103178118A CN 103178118 A CN103178118 A CN 103178118A CN 2012105572101 A CN2012105572101 A CN 2012105572101A CN 201210557210 A CN201210557210 A CN 201210557210A CN 103178118 A CN103178118 A CN 103178118A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
oxygen
addition
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105572101A
Other languages
English (en)
Other versions
CN103178118B (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103178118A publication Critical patent/CN103178118A/zh
Application granted granted Critical
Publication of CN103178118B publication Critical patent/CN103178118B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明的目的之一是提供一种具有使用氧化物半导体的晶体管且可靠性高的半导体装置。在具有包括氧化物半导体层的底栅结构的晶体管的半导体装置中,以接触于氧化物半导体层的方式层叠绝缘层及铝膜。通过从铝膜的上表面对绝缘层及铝膜进行氧掺杂处理,在该绝缘层中形成包含超过化学计量组成的氧的区域,并且使铝膜氧化而形成氧化铝膜。

Description

半导体装置的制造方法
技术领域
所公开的发明涉及一种半导体装置及半导体装置的制造方法。
注意,本说明书等中的半导体装置是指通过利用半导体特性而能够工作的所有装置,因此电光装置、发光显示装置、半导体电路以及电子设备都是半导体装置。
背景技术
使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到关注。该晶体管被广泛地应用于如集成电路(IC)及图像显示装置(有时简称为显示装置)等的半导体电子设备。作为可以应用于晶体管的半导体薄膜,硅类半导体材料被广泛地周知。作为其他材料,氧化物半导体受到关注。
例如,公开了作为氧化物半导体使用氧化锌或In-Ga-Zn类氧化物来制造晶体管的技术(参照专利文献1及专利文献2)。
另外,已经指出,在氧化物半导体中氢是载流子的供给源。因此,需要采取某些措施来防止在形成氧化物半导体时氢混入氧化物半导体中。此外,公开了如下技术:不仅减少包含在氧化物半导体中的氢量,而且还减少接触于氧化物半导体的栅极绝缘膜中的氢量来抑制阈值电压的变化(参照专利文献3)。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
[专利文献3]日本专利申请公开2009-224479号公报
另外,在氧化物半导体中,作为载流子的供应源,除了氢以外还可以举出氧化物半导体中的氧缺陷。氧化物半导体中的氧缺陷成为供体,而在氧化物半导体中产生载流子的电子。当在包括晶体管的沟道形成区域的氧化物半导体中存在多个氧缺陷时,在沟道形成区域中产生电子,从而因其导致使晶体管的阈值电压向负方向变动。
发明内容
鉴于上述问题,本发明的一个方式的目的之一是提供一种使用氧化物半导体的半导体装置的制造方法,该半导体装置可以被赋予稳定的电特性来实现高可靠性。
在具有包括氧化物半导体层的底栅结构的晶体管的半导体装置的制造方法中,以接触于氧化物半导体层的方式层叠绝缘层及铝膜。通过从铝膜的上表面对绝缘层及铝膜进行氧掺杂处理,在该绝缘层中形成包含超过化学计量组成的氧的区域(以下,也称为氧过剩区域),并且使铝膜氧化而形成氧化铝膜。
通过与氧化物半导体层接触的绝缘层具有氧过剩区域,可以向氧化物半导体层供应氧,由此可以防止从氧化物半导体层的氧脱离并填补膜中的氧缺陷。
另外,氧化铝膜具有高遮断效果(阻挡效果),即不使氢、水分等杂质及氧的双方透过膜的效果,且该氧化铝膜用作保护膜,即防止在制造工序中及之后导致晶体管的电特性变动的原因的氢、水分等杂质混入到氧化物半导体层,并防止从氧化物半导体层释放作为构成氧化物半导体的主要成分材料的氧。
在本发明的一个方式的半导体装置的制造方法中,层叠在绝缘层上的氧化铝膜是在形成铝膜之后对该铝膜进行氧掺杂处理使它氧化而形成的膜。与通过溅射法形成氧化铝膜的情况相比,通过使铝膜氧化形成氧化铝膜,可以提高生产率。另外,可以对铝膜的氧掺杂处理通过与对绝缘层的氧掺杂处理相同的工序进行。由此,可以不追加用来进行铝膜的氧化处理的工序而形成氧化铝膜。
与氧化物半导体层接触的绝缘层优选尽可能地不包含水、氢等杂质。当与氧化物半导体层接触的绝缘层包含氢时,该氢有可能侵入到氧化物半导体层或者抽出氧化物半导体层中的氧。由此,与氧化物半导体层接触的绝缘层优选为进行了用来脱水化或脱氢化的热处理的膜。
本发明的一个方式是一种半导体装置的制造方法,该制造方法包括如下步骤:形成栅电极层;在栅电极层上形成栅极绝缘层;隔着栅极绝缘层形成与栅电极层重叠的氧化物半导体层;形成与氧化物半导体层电连接的源电极层及漏电极层;在源电极层及漏电极层上形成与氧化物半导体层接触的绝缘层;以及形成与绝缘层接触的铝膜,其中,通过对铝膜及绝缘层进行氧掺杂处理,对绝缘层添加氧,且使铝膜氧化而成为氧化铝膜。
另外,本发明的一个方式是一种半导体装置的制造方法,该制造方法包括如下步骤:形成栅电极层;在栅电极层上形成栅极绝缘层;通过对栅极绝缘层进行氧掺杂处理形成氧过剩区域;隔着栅极绝缘层形成与栅电极层重叠的氧化物半导体层;形成与氧化物半导体层电连接的源电极及漏电极;在源电极及漏电极上形成与氧化物半导体层接触的绝缘层;以及形成与绝缘层接触的铝膜,其中,通过对铝膜及绝缘层进行氧掺杂处理,对绝缘层添加氧,且使铝膜氧化而成为氧化铝膜。
在上述半导体装置的制造方法中,优选在对栅极绝缘层进行氧掺杂处理之前对栅极绝缘层进行热处理而减少栅极绝缘层中的水或氢。另外,作为栅极绝缘层优选使用含有氮的绝缘层。
另外,在上述半导体装置的制造方法的任一个中,优选在形成铝膜之前对绝缘层进行热处理而减少绝缘层中的水或氢。此外,作为绝缘层优选使用含有氮的绝缘层。
注意,上述“氧掺杂”是指将氧(至少包含氧自由基、氧原子、氧分子、臭氧、氧离子(氧分子离子)及/或氧离子簇中的任一种)添加到块中的处理。注意,“块”这一用语是为了表明不仅将氧添加到薄膜的表面还将氧添加到薄膜的内部。另外,“氧掺杂”包括将等离子体化的氧添加到块中的“氧等离子体掺杂”。
作为氧掺杂处理,可以使用包含氧的气体。作为包含氧的气体,可以使用氧、一氧化二氮、二氧化氮、二氧化碳、一氧化碳等。另外,在氧掺杂处理中,也可以使用稀有气体。
通过进行上述氧掺杂处理,在绝缘层与氧化物半导体层之间的界面或绝缘层的块中可以设置至少一个以上的具有超过该膜的化学计量组成的氧的氧过剩区域。
本发明的一个方式涉及一种半导体装置,该半导体装置具有晶体管或包含晶体管的电路。例如,本发明的一个方式涉及一种半导体装置,该半导体装置具有沟道形成区域由氧化物半导体形成的晶体管或包含该晶体管的电路。例如,本发明涉及:LSI;CPU;安装在电源电路中的功率装置;包括存储器、闸流晶体管、转换器以及图像传感器等的半导体集成电路;以液晶显示面板为代表的电光学装置;具有发光元件的发光显示装置;以及作为部件安装有上述电路或装置的电子设备。
根据本发明的一个方式,可以提供被赋予稳定的电特性的实现高可靠性的使用氧化物半导体的半导体装置。
附图说明
图1A至1C是说明半导体装置的一个方式的平面图及截面图;
图2A至2E是说明半导体装置的制造方法的一个方式的截面图;
图3A至3C是说明半导体装置的制造方法的一个方式的平面图及截面图;
图4A至4C是说明半导体装置的一个方式的平面图;
图5A和5B是说明半导体装置的一个方式的平面图及截面图;
图6A和6B是示出半导体装置的一个方式的截面图;
图7A和7B是示出半导体装置的一个方式的电路图及截面图;
图8A至8C是示出电子设备的图;
图9A至9C是示出电子设备的图。
具体实施方式
下面,参照附图详细地说明本说明书所公开的发明的实施方式。但是,所属技术领域的普通技术人员可以很容易地理解一个事实,就是本说明书所公开的发明的方式及详细内容可以被变换为各种各样的形式而不局限于以下说明。并且,本说明书所公开的发明不应被看作仅限定于以下实施方式的描述内容。另外,在以下说明的本发明的结构中,在不同附图之间共同使用同一符号表示同一部分或具有同样功能的部分而省略其重复说明。此外,当表示具有相同功能的部分时有时使用相同的阴影线,而不特别附加附图标记。
另外,本说明书中的“第一”、“第二”等的序数词是为了避免构成要素的混淆而附记的,而不是用于在数目方面上进行限制。
实施方式1
在本实施方式中,参照图1A至图2E说明半导体装置及半导体装置的制造方法的一个方式。在本实施方式中,作为半导体装置的一个例子示出具有氧化物半导体层的晶体管。
图1A至1C示出晶体管420的结构例。图1A是晶体管420的平面图,图1B是沿着图1A的X1-Y1的截面图,图1C是沿着图1A的V1-W1的截面图。注意,在图1A中,为了简化起见,省略晶体管420的构成要素的一部分(例如,氧化铝膜417b等)。
图1A至1C所示的晶体管420包括:设置在衬底400上的栅电极层401;设置在栅电极层401上的栅极绝缘层402;隔着栅极绝缘层402与栅电极层401重叠的氧化物半导体层403;与氧化物半导体层403电连接的源电极层405a及漏电极层405b;覆盖源电极层405a及漏电极层405b且与氧化物半导体层403接触的绝缘层417a;设置在绝缘层417a上的氧化铝膜417b。
本实施方式所示的晶体管420包括从栅电极层401一侧依次层叠栅极绝缘层402a及栅极绝缘层402b的栅极绝缘层402。但是,本发明的实施方式不局限于此,作为栅极绝缘层,既可以采用单层结构,又可以采用三层以上的叠层结构。
在本实施方式所示的晶体管420中,与氧化物半导体层403接触的绝缘层417a是通过进行氧掺杂处理具有包含超过化学计量组成的氧的区域且采用单层结构或叠层结构的绝缘层。当作为绝缘层417a采用叠层结构时,优选至少在与氧化物半导体层403接触的区域中具有包含过剩的氧的区域。
另外,作为绝缘层417a优选使用包含氮的绝缘层。氮具有三个键,氮的键比具有两个键的氧多。由此,当为了在接触于氧化物半导体层的绝缘层中形成氧过剩区域进行氧掺杂处理时,与作为该绝缘层使用氧化物绝缘层(例如,氧化硅膜)相比,通过使用含有氮的绝缘层(例如,氧氮化硅膜),可以得到在膜中使被导入的更多的氧俘获的效果。因此,在接触于氧化物半导体层的绝缘层中,可以容易形成氧过剩区域,或者可以在膜中包含更多的氧。
在本实施方式中,作为绝缘层417a使用具有氧过剩区域的氧氮化硅膜。
另外,接触于绝缘层417a的上表面设置的氧化铝膜417b是使铝膜氧化而形成的膜。与通过溅射法形成氧化铝膜的情况相比,通过使铝膜氧化而形成氧化铝膜417b,可以提高生产率。另外,通过与对绝缘层417a的氧掺杂处理相同的工序,可以使铝膜氧化,所以可以实现工序的简化。由此,可以降低半导体装置的制造成本。
氧化铝膜417b的不使氢、水分等杂质和氧的双方透过膜的遮断效果(阻挡效果)效果高。因此,通过作为覆盖晶体管的绝缘层使用氧化铝膜,可以防止从氧化物半导体层403及接触于其的绝缘层417a的氧脱离,并且可以防止水及氢混入到氧化物半导体层403。
通过将氧化铝膜的膜密度设定为高密度(膜密度为3.2g/cm3以上,优选为3.6g/cm3以上),可以对晶体管420赋予稳定的电特性,所以是更优选的。膜密度可以利用卢瑟福背散射分析(RBS:RutherfordBackscattering Spectrometry)或X射线反射(XRR:X-Ray Reflection)测定。
另外,氧化物半导体层403优选几乎不包含铜、铝、氯等杂质而被高纯度化。在晶体管的制造工序中,优选适当地选择如下工序:上述杂质没有可能混入到氧化物半导体层中或附着到氧化物半导体层的表面上。当上述杂质附着到氧化物半导体层的表面上时,优选通过暴露于草酸或稀氢氟酸等或者进行等离子体处理(N2O等离子体处理等),去除氧化物半导体层的表面上的杂质。具体而言,将氧化物半导体层的铜浓度设定为1×1018atoms/cm3以下,优选设定为1×1017atoms/cm3以下。另外,将氧化物半导体层的铝浓度设定为1×1018atoms/cm3以下。另外,将氧化物半导体层的氯浓度设定为2×1018atoms/cm3以下。
另外,在氧化物半导体层403中,优选尽可能地去除水或氢等杂质。例如,在晶体管420中,将氧化物半导体层403所包含的氢浓度设定为2×1019atoms/cm3以下,优选设定为5×1018atoms/cm3以下,更优选设定为2×1018atoms/cm3以下。
下面,参照图2A至2E说明图1A至1C所示的晶体管420的制造方法的一个例子。
首先,在具有绝缘表面的衬底400上形成栅电极层401,然后在栅电极层401上依次层叠栅极绝缘层402a及栅极绝缘层402b来形成栅极绝缘层402(参照图2A)。
对可用作具有绝缘表面的衬底400的衬底没有特别的限制,但是衬底400需要至少具有能够承受后面进行的热处理的程度的耐热性。例如可以使用钡硼硅酸盐玻璃衬底或铝硼硅酸盐玻璃衬底之类的用于电子工业的各种玻璃衬底。另外,作为衬底,优选使用热膨胀系数为25×10-7/℃以上且50×10-7/℃以下(优选为30×10-7/℃以上且40×10-7/℃以下)且应变点为650℃以上且750℃以下(优选为700℃以上且740℃以下)的衬底。
当使用第5代(1000mm×1200mm或1300mm×1500mm)、第6代(1500mm×1800mm)、第7代(1870mm×2200mm)、第8代(2200mm×2500mm)、第9代(2400mm×2800mm)及第10代(2880mm×3130mm)等大型玻璃衬底,由于半导体装置的制造工序中的理热处理等而发生衬底的收缩,从而有时难以微细加工。所以,当作为衬底使用上述大型玻璃衬底时,优选使用收缩少的玻璃衬底。例如作为衬底,可以使用如下大型玻璃衬底:优选以450℃、更优选以500℃进行1小时的热处理之后的收缩量是20ppm以下,优选是10ppm以下,更优选是5ppm以下。
或者,作为衬底400,可以使用陶瓷衬底、石英衬底、蓝宝石衬底等。另外,也可以应用由硅或碳化硅等构成的单晶半导体衬底或多晶半导体衬底、由硅锗等构成的化合物半导体衬底、SOI衬底等。还可以使用在上述衬底上设置有半导体元件的衬底。
另外,作为衬底400也可以使用柔性衬底来制造半导体装置。在制造具有柔性的半导体装置时,既可以在柔性衬底上直接形成包括氧化物半导体层403的晶体管420,也可以在其他制造衬底上形成包括氧化物半导体层403的晶体管420并然后将其从制造衬底剥离、转置到柔性衬底上。另外,为了将其从制造衬底剥离、转置到柔性衬底上,优选在制造衬底与包括氧化物半导体层的晶体管420之间设置剥离层。
也可以在衬底400上设置基底绝缘层。通过等离子体CVD法或溅射法等使用氧化硅、氧氮化硅、氧化铝、氧氮化铝、氧化铪、氧化镓等氧化绝缘膜、氮化硅、氮氧化硅、氮化铝、氮氧化铝等氮化物绝缘膜、或它们的混合材料,可以形成基底绝缘层。
也可以对衬底400(或者衬底400及基底绝缘层)进行热处理。例如,可以使用利用高温气体进行热处理的GRTA(Gas Rapid ThermalAnneal;气体快速热退火)装置以650℃进行1分钟至5分钟的热处理。另外,作为GRTA中使用的高温气体,使用如氩等的稀有气体或氮那样的即使进行热处理也不与被处理物产生反应的惰性气体。此外,也可以使用电炉以500℃进行30分钟至1小时的热处理。
作为栅电极层401的材料,可以使用钼、钛、钽、钨、铝、铜、铬、钕、钪等的金属材料或以这些材料为主要成分的合金材料形成。另外,作为栅电极层401,也可以使用以掺杂磷等杂质元素的多晶硅膜为代表的半导体膜、镍硅化物等硅化物膜。栅电极层401既可以采用单层结构又可以采用叠层结构。
另外,作为栅电极层401的材料,可以使用氧化铟氧化锡、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、氧化铟氧化锌以及添加有氧化硅的铟锡氧化物等导电材料。此外,也可以采用上述导电材料与上述金属材料的叠层结构。
另外,作为栅电极层401可以使用包含氮的金属氧化物,具体地说,可以使用包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜以及金属氮化膜(InN、SnN等)。这些膜具有5eV(电子伏特)以上的功函数,优选具有5.5eV(电子伏特)以上的功函数。当将这些膜用作栅电极层时,可以使晶体管的电特性的阈值电压成为正值,而可以实现所谓的常关闭型(normally off)的开关元件。
在本实施方式中,使用通过溅射法形成的厚度为100nm的钨膜而形成栅电极层401。
另外,也可以在形成栅电极层401之后对衬底400及栅电极层401进行热处理。例如,可以使用GRTA装置以650C进行1分钟至5分钟的热处理。此外,也可以使用电炉以500℃进行30分钟至1小时的热处理。
另外,为了提高栅极绝缘层402的覆盖性,也可以对栅电极层401表面进行平坦化处理。尤其是,当作为栅极绝缘层402使用较薄的绝缘层时,优选栅电极层401的表面具有良好的平坦性。
作为栅极绝缘层402a,可以优选使用通过等离子体CVD法或溅射法等形成的氮化物绝缘层。例如,可以举出氮化硅膜、氮氧化硅膜等。通过作为栅电极层401及与衬底400接触的栅极绝缘层402a使用氮化物绝缘层,可以得到防止来自栅电极层401或衬底400的杂质扩散的效果。
或者,作为栅极绝缘层402a,可以使用包含选自铝(Al)、钛(Ti)、钼(Mo)、钨(W)、铪(Hf)、钽(Ta)、镧(La)、锆(Zr)、镍(Ni)、镁(Mg)和钡(Ba)的金属元素中的任何一种以上的金属氧化物绝缘膜(例如,氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镁膜、氧化锆膜、氧化镧膜、氧化钡膜)或金属氮化物绝缘膜(氮化铝膜、氮氧化铝膜)。另外,作为栅极绝缘层402a,也可以使用氧化镓膜、In-Zr-Zn类氧化物膜、In-Fe-Zn类氧化物膜、In-Ce-Zn类氧化物膜等。
在本实施方式中,作为栅极绝缘层402a使用通过等离子体CVD法形成的厚度为30nm的氮化硅膜。
将栅极绝缘层402b的厚度设定为100nm以上350nm以下,并可以适当地使用溅射法、MBE(Molecular Beam Epitaxy:分子束外延)法、CVD(Chemical Vapor Deposition:化学气相沉积)法、脉冲激光堆积法、ALD(Atomic Layer Deposition:原子层堆积)法等来形成栅极绝缘层402b。另外,也可以使用在以大致垂直于溅射靶材表面的方式设置有多个衬底表面的状态下进行成膜的溅射装置形成栅极绝缘层402b。
可以其材料使用氧化硅膜、氧化镓膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜或氮氧化硅膜,来形成栅极绝缘层402b。
此外,通过作为栅极绝缘层402b的材料使用氧化铪、氧化钇、硅酸铪(HfSixOy(x>0,y>0))、添加有氮的硅酸铪(HfSiOxNy(x>0,y>0))、铝酸铪(HfAlxOy(x>0,y>0))以及氧化镧等high-k材料,可以降低栅极泄漏电流。
在本实施方式中,通过高密度等离子体CVD法形成厚度为200nm的氧氮化硅膜。与溅射法相比,当使用CVD法时可以缩短成膜时间。另外,与通过溅射法形成的情况相比,通过CVD法形成的表面的膜质量的不均匀小并不容易产生微粒的混入。因此,尤其是在使衬底大面积化时,优选使用CVD法形成栅极绝缘层402。
另外,栅极绝缘层402b是与氧化物半导体层403接触的绝缘层,所以优选形成为包含氧的绝缘层,尽可能地不包含水、氢等杂质。但是,与溅射法相比,在使用等离子体CVD法时难以降低膜中的氢浓度。因此,在本实施方式中,对成膜后的栅极绝缘层402进行用来减少氢原子、更优选去除氢原子的热处理(脱水化处理或脱氢化处理)。
将热处理的温度设定为250℃以上且650℃以下,优选设定为450℃以上且600℃以下或低于衬底的应变点。例如,将衬底引入到热处理装置之一的电炉中,在真空(减压)气氛下以650℃对栅极绝缘层402进行1小时的热处理。
注意,热处理装置不局限于电炉,也可以使用利用电阻发热体等的发热体所产生的热传导或热辐射对被处理物进行加热的装置。例如,可以使用GRTA装置、LRTA(Lamp Rapid Thermal Anneal:灯快速热退火)装置等的RTA(Rapid Thermal Anneal:快速热退火)装置。LRTA装置是利用从灯如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等发出的光(电磁波)的辐射加热被处理物的装置。注意,当作为热处理装置使用GRTA装置时,其热处理时间很短,所以也可以在加热到650℃至700℃的高温的惰性气体中加热衬底。
热处理在氮、氧、超干燥空气(水的含量为20ppm以下,优选为1ppm以下,更优选为10ppb以下的空气)或稀有气体(氩、氦等)气氛下进行即可。但是,上述氮、氧、超干燥空气或稀有气体等的气氛优选不包含水、氢等。另外,优选将引入到热处理装置中的氮、氧或稀有气体的纯度设定为6N(99.9999%)以上,优选设定为7N(99.99999%)以上(即,将杂质浓度设定为1ppm以下,优选设定为0.1ppm以下)。
通过热处理可以使栅极绝缘层402脱水化或脱氢化,而可以形成去除了引起晶体管的特性变动的氢或水等杂质的栅极绝缘层402。
在进行脱水化处理或脱氢化处理的热处理中,优选使栅极绝缘层402处于露出其表面的状态,而不使栅极绝缘层402的表面处于妨碍释放氢或水的状态(例如设置不使氢及水等透过(阻挡)的膜等)。
另外,既可以进行多次的用来脱水化或脱氢化的热处理,又可以将用来脱水化或脱氢化的热处理兼作其他热处理。
接着,在栅极绝缘层402上形成氧化物半导体层,将该氧化物半导体层加工为岛状而形成氧化物半导体层403(参照图2B)。
另外,优选以不使栅极绝缘层402暴露于大气的方式连续形成栅极绝缘层402和氧化物半导体层。通过以不使栅极绝缘层402暴露于大气的方式连续形成栅极绝缘层402和氧化物半导体层,可以防止氢及水分等杂质附着到栅极绝缘层402表面上。
另外,优选在形成氧化物半导体层之后,对其进行用来减少或去除(脱水化或脱氢化)该氧化物半导体层所包含的过剩的氢(包括水及羟基)的热处理。将热处理的温度设定为300℃以上且700℃以下,或低于衬底的应变点。可以在减压下或氮气氛下等进行热处理。
通过上述热处理,可以减少氧化物半导体层中的氢,更优选可以从氧化物半导体层去除氢,该氢是赋予n型的导电性的杂质。另外,当作为栅极绝缘层402使用包含氧的绝缘层时,通过该热处理栅极绝缘层402所包含的氧可能会供应到氧化物半导体层。通过从栅极绝缘层402供应在进行对氧化物半导体层的脱水化处理或脱氢化处理同时脱离的氧,可以填补氧化物半导体层的氧缺陷。
另外,当作为栅极绝缘层402使用包含氧的绝缘层时,通过在对岛状的氧化物半导体层403进行加工之前进行用来使氧化物半导体层脱水化或脱氢化的热处理,可以防止因热处理而释放栅极绝缘层402所包含的氧,所以是优选的。
用来脱水化或脱氢化的热处理也可以兼作晶体管420的制造工序的其他热处理。
在热处理中,氮或氦、氖、氩等稀有气体优选不包含水、氢等。另外,优选将引入到热处理装置中的氮或氦、氖、氩等稀有气体的纯度设定为6N(99.9999%)以上,优选设定为7N(99.99999%)以上(即,将杂质浓度设定为1ppm以下,优选设定为0.1ppm以下)。
另外,可以在通过热处理对氧化物半导体层进行加热之后,在维持其加热温度的状态下或在从其加热温度降温的过程中,对相同炉内引入高纯度的氧气体、高纯度的一氧化二氮气体或超干燥空气(使用CRDS(Cavity Ring Downlaser Spectroscopy:光腔衰荡光谱法)方式的露点计进行测定时的水分量是20ppm(露点换算为-55℃)以下,优选的是1ppm以下,更优选的是10ppb以下的空气)。优选不使氧气体或一氧化二氮气体包含水、氢等。或者,优选将引入到热处理装置中的氧气体或一氧化二氮气体的纯度设定为6N以上,优选为7N以上(也就是说,将氧气体或一氧化二氮气体中的杂质浓度设定为1ppm以下,优选设定为0.1ppm以下)。通过利用氧气体或一氧化二氮气体来供给由于脱水化或脱氢化处理中的杂质排出工序而同时被减少的构成氧化物半导体的主要成分材料的氧,可以来使氧化物半导体层高纯度化并电性i型(本征)化。
氧化物半导体层403既可以是单层结构又可以是层叠结构。另外,既可以是非晶结构又可以是结晶结构。在氧化物半导体层403采用非晶结构时,通过在后面的制造工序中对氧化物半导体层403进行热处理,也可以得到结晶氧化物半导体层。将使非晶氧化物半导体层晶化的热处理的温度设定为250℃以上且700℃以下,优选为400℃以上,更优选为500℃以上,进一步优选为550℃以上。另外,该热处理也可以兼作制造工序中的其他热处理。
作为氧化物半导体层的成膜方法,可以适当地利用溅射法、MBE法、CVD法、脉冲激光堆积法、ALD法等。另外,也可以使用在以大致垂直于溅射靶材表面的方式设置有多个衬底表面的状态下进行成膜的溅射装置形成氧化物半导体层。
当形成氧化物半导体层时,优选尽可能地降低氧化物半导体层所包含的氢浓度。为了降低氢浓度,例如,在通过溅射法进行成膜时,作为供应到溅射装置的成膜室内的气氛气体适当地使用:如氢、水、羟基或者氢化物等杂质被去除的高纯度的稀有气体(典型的有氩)、氧、稀有气体和氧的混合气体。
另外,通过边去除残留在成膜室内的水分边引入去除了氢及水分的溅射气体来进行成膜,可以降低形成的氧化物半导体层的氢浓度。为了去除残留在成膜室内的水分,优选使用吸附型真空泵,例如,低温泵、离子泵、钛升华泵。此外,也可以使用具备冷阱的涡轮泵。由于在利用低温泵进行了排气的成膜室中,对如氢分子、水(H2O)等包含氢原子的化合物(优选还包括包含碳原子的化合物)等进行排出的能力较高,所以可以降低该成膜室中形成的氧化物半导体层所包含的杂质浓度。
另外,在通过溅射法形成氧化物半导体层的情况下,用于成膜的金属氧化物靶材的相对密度(填充率)为90%以上且100%以下,优选为95%以上且99.9%以下。通过使用高相对密度的金属氧化物靶材,可以使所形成的氧化物半导体层成为致密的膜。
另外,通过在将衬底400保持为高温的状态下形成氧化物半导体层,对降低有可能包含在氧化物半导体层中的杂质的浓度也有效。作为加热衬底400的温度,设定为150℃以上且450℃以下即可,优选将衬底温度设定为200℃以上且350℃以下。另外,通过在进行成膜时在高温下加热衬底,可以形成结晶氧化物半导体层。
作为用于氧化物半导体层403的氧化物半导体,优选至少包含铟(In)或锌(Zn)。尤其是,优选包含In和Zn的双方。此外,作为用来减小使用该氧化物半导体的晶体管的电特性的不均匀的稳定剂(stabilizer),优选除了上述元素以外还具有镓(Ga)。此外,作为稳定剂优选具有锡(Sn)。另外,作为稳定剂优选具有铪(Hf)。此外,作为稳定剂优选具有铝(Al)。此外,作为稳定剂优选具有锆(Zr)。
另外,作为其它稳定剂,也可以具有镧系元素的镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)中的一种或多种。
例如,作为氧化物半导体,可以使用:氧化铟、氧化锡、氧化锌;二元金属氧化物的In-Zn类氧化物、Sn-Zn类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg类氧化物、In-Ga类氧化物;三元金属氧化物的In-Ga-Zn类氧化物(也称为IGZO)、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物;以及四元金属氧化物的In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
在此,例如,In-Ga-Zn类氧化物是指作为主要成分具有In、Ga、Zn的氧化物,对In、Ga、Zn的比率没有限制。此外,也可以包含In、Ga、Zn以外的金属元素。
另外,作为氧化物半导体,也可以使用以InMO3(ZnO)m(m>0,且m不是整数)表示的材料。注意,M表示选自Ga、Fe、Mn和Co中的一种金属元素或多种金属元素。另外,作为氧化物半导体,也可以使用以In2SnO5(ZnO)n(n>0,且n是整数)表示的材料。
例如,可以使用其原子数比为In∶Ga∶Zn=1∶1∶1(=1/3∶1/3∶1/3)、In∶Ga∶Zn=2∶2∶1(=2/5∶2/5∶1/5)或In∶Ga∶Zn=3∶1∶2(=1/2∶1/6∶1/3)的In-Ga-Zn类氧化物或与其相似的组成的氧化物。或者,优选使用其原子数比为In∶Sn∶Zn=1∶1∶1(=1/3∶1/3∶1/3)、In∶Sn∶Zn=2∶1∶3(=1/3∶1/6∶1/2)或In∶Sn∶Zn=2∶1∶5(=1/4∶1/8∶5/8)的In-Sn-Zn类氧化物或与其相似的组成的氧化物。
但是,不局限于此,可以根据所需要的半导体特性(迁移率、阈值、不均匀性等)而使用适当的组成的氧化物半导体。另外,优选采用适当的载流子浓度、杂质浓度、缺陷密度、金属元素和氧之间的原子数比、原子间距离、密度等,以得到所需要的半导体特性。
例如,使用In-Sn-Zn类氧化物可以较容易获得较高的迁移率。但是,当使用In-Ga-Zn类氧化物时也可以通过降低块内缺陷密度提高迁移率。
另外,例如In、Ga、Zn的原子数比为In∶Ga∶Zn=a∶b∶c(a+b+c=1)的氧化物的组成与原子数比为In∶Ga∶Zn=A∶B∶C(A+B+C=1)的氧化物的组成相似是指a、b、c满足如下算式:(a-A)2+(b-B)2+(c-C)2≤r2。r例如可以为0.05。其他氧化物也是同样的。
另外,作为形成氧化物半导体层时使用的溅射气体,优选使用去除了氢、水、羟基或氢化物等杂质的高纯度气体。
另外,氧化物半导体层403优选是CAAC-OS(C Axis AlignedCrystalline Oxide Semiconductor:c轴取向结晶氧化物半导体)膜。
CAAC-OS膜不是完全的单晶,也不是完全的非晶。CAAC-OS膜是在非晶相中具有结晶部及非晶部的结晶-非晶混合相结构的氧化物半导体层。另外,在很多情况下,该结晶部的尺寸为能够容纳在一个边短于100nm的立方体内的尺寸。另外,在利用透射电子显微镜(TEM:Transmission Electron Microscope)观察到的图像中,包括在CAAC-OS膜中的非晶部与结晶部的边界不明确。此外,利用TEM在CAAC-OS膜中观察不到晶界(grain boundary)。因此,在CAAC-OS膜中,起因于晶界的电子迁移率的降低得到抑制。
包括在CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或表面的法线向量的方向上一致,在从垂直于ab面的方向看时具有三角形或六角形的原子排列,且在从垂直于c轴的方向看时,金属原子排列为层状或者金属原子和氧原子排列为层状。另外,不同结晶部的a轴及b轴的方向也可以彼此不同。在本说明书中,在只记载“垂直”时,包括85°以上且95°以下的范围。另外,在只记载“平行”时,包括-5°以上且5°以下的范围。
另外,在CAAC-OS膜中,结晶部的分布也可以不均匀。例如,在CAAC-OS膜的形成过程中,在从氧化物半导体膜的表面一侧进行结晶生长时,有时与被形成面附近相比,在表面附近结晶部所占的比例高。另外,通过对CAAC-OS膜添加杂质,有时在该杂质添加区中使结晶部非晶化。
因为包括在CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或表面的法线向量的方向上一致,所以有时根据CAAC-OS膜的形状(被形成面的截面形状或表面的截面形状)朝向彼此不同的方向。另外,结晶部的c轴方向是平行于形成CAAC-OS膜时的被形成面的法线向量或表面的法线向量的方向。通过成膜或在成膜之后进行热处理等的晶化处理形成结晶部。
在使用CAAC-OS膜的晶体管中,因可见光或紫外光的照射而产生的电特性变动小。因此,该晶体管的可靠性高。
当作为氧化物半导体层403使用CAAC-OS膜时,作为获得该CAAC-OS膜的方法,例如可以将成膜温度设定为200℃以上且450℃以下形成氧化物半导体层,而实现大致垂直于其表面的c轴取向。或者,也可以形成厚度薄的氧化物半导体层之后,进行200℃以上且700℃以下的热处理,而实现大致垂直于其表面的c轴取向。或者,也可以在形成厚度薄的第一层之后,首先进行200℃以上且700℃以下的热处理然后形成第二层,而实现大致垂直于其表面的c轴取向。
CAAC-OS膜,例如使用多晶的氧化物半导体溅射用靶材,且通过溅射法形成。当离子碰撞到该溅射用靶材时,有时包含在溅射用靶材中的结晶区域从a-b面劈开,即具有平行于a-b面的面的平板状或颗粒状的溅射粒子剥离。此时,通过该平板状的溅射粒子保持结晶状态到达衬底,可以形成CAAC-OS膜。
另外,为了形成CAAC-OS膜,优选应用如下条件。
通过减少成膜时的杂质的混入,可以抑制因杂质导致的结晶状态的损坏。例如,降低存在于成膜室内的杂质(氢、水、二氧化碳及氮等)的浓度即可。另外,降低成膜气体中的杂质浓度即可。具体而言,使用露点为-80℃以下,优选为-100℃以下的成膜气体。
另外,通过增高成膜时的衬底加热温度,在溅射粒子到达衬底之后发生溅射粒子的迁移。具体而言,在将衬底加热温度设定为100℃以上且740℃以下,优选为200℃以上且500℃以下的状态下进行成膜。通过增高成膜时的衬底加热温度,当平板状的溅射粒子到达衬底时,在衬底上发生迁移,溅射粒子的平坦的面附着到衬底。
另外,优选的是,通过提高成膜气体中的氧比例并对电力进行最优化,减轻成膜时的等离子体损伤。将成膜气体中的氧比例设定为30vol.%以上,优选为100vol.%。
以下,作为溅射用靶材的一个例子示出In-Ga-Zn-O化合物靶材。
将InOx粉末、GaOY粉末及ZnOZ粉末以规定的摩尔数比混合,进行加压处理之后,在1000℃以上且1500℃以下的温度下进行热处理,由此得到作为多晶的In-Ga-Zn-O化合物靶材。另外,X、Y及Z为任意正数。在此,InOx粉末、GaOY粉末及ZnOZ粉末的规定的摩尔数比例如为2∶2∶1、8∶4∶3、3∶1∶1、1∶1∶1、4∶2∶3或3∶1∶2。另外,粉末的种类及其混合的摩尔数比可以根据所制造的溅射用靶材适当地改变。
也可以在形成氧化物半导体层之前对其被成膜面进行平坦化处理。对平坦化处理没有特别的限制,可以使用抛光处理(例如,化学机械抛光法(Chemical Mechanical Polishing:CMP))、干蚀刻处理、等离子体处理。
作为等离子体处理,例如可以进行导入氩气体来产生等离子体的反溅射。反溅射是指使用RF电源在氩气气氛下对衬底一侧施加电压来在衬底附近形成等离子体以进行表面改性的方法。另外,也可以使用氮、氦、氧等代替氩。通过进行反溅射,可以去除附着到氧化物半导体层的被成膜面上的粉状物质(也称为微粒、尘屑)。
作为平坦化处理,既可以进行多次的抛光处理、干蚀刻处理以及等离子体处理,又可以组合上述处理而进行平坦化处理。另外,当组合上述处理而进行平坦化处理时,对工序顺序也没有特别的限制,可以根据氧化物半导体层的被成膜面的凹凸状态适当地设定。
接着,在栅极绝缘层401、栅极绝缘层402及氧化物半导体层403上形成用作源电极层及漏电极层(包括由与它们相同的层形成的布线)的导电膜。
作为导电膜,使用能够承受后面进行的热处理的材料。作为用于源电极层及漏电极层的导电膜,例如可以使用包括选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜、以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。另外,还可以在Al、Cu等的金属膜的下侧和上侧中的一方或双方上层叠Ti、Mo、W等的高熔点金属膜或它们的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)。此外,作为用于源电极层及漏电极层的导电膜,也可以由导电金属氧化物而形成。作为导电金属氧化物,也可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟氧化锡(In2O3-SnO2,简称为ITO)、氧化铟氧化锌(In2O3-ZnO)或者使这些金属氧化物材料包含氧化硅的材料。
通过光刻工序在导电膜上形成抗蚀剂掩模,并且选择性地进行蚀刻来形成源电极层405a及漏电极层405b。在形成源电极层405a及漏电极层405b之后去除抗蚀剂掩模(参照图2C)。
作为形成该抗蚀剂掩模时的曝光,优选使用紫外线、KrF激光、ArF激光。在后面形成的晶体管420的沟道长度L取决于在氧化物半导体层403上相邻的源电极层405a的下端部与漏电极层405b的下端部之间的间隔宽度。另外,在当沟道长度L短于25nm时进行曝光的情况下,优选利用波长极短,即几nm至几十nm的超紫外线(ExtremeUltraviolet)进行形成抗蚀剂掩模时的曝光。利用超紫外线的曝光的分辨率高且聚焦深度大。因此,也可以将后面形成的晶体管的沟道长度L设定为10nm以上且1000nm以下,这样可以实现电路的工作速度的高速化。
此外,为了缩减用于光刻工序的光掩模数及工序数,也可以使用通过透过的光成为多种强度的曝光掩模的多级灰度掩模形成的抗蚀剂掩模进行蚀刻工序。由于使用多级灰度掩模形成的抗蚀剂掩模成为具有多种厚度的形状,且通过进行蚀刻进一步改变形状,因此可以用于加工为不同图案的多个蚀刻工序。由此,可以使用一个多级灰度掩模形成至少对应于两种以上的不同图案的抗蚀剂掩模。因此,可以缩减曝光掩模数,并还可以缩减对应于其的光刻工序,所以可以实现工序的简化。
在本实施方式中,当对导电膜进行蚀刻时,可以使用含有氯的气体,例如含有氯(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)、四氯化碳(CCl4)等的气体。另外,可以使用包含氟的气体,例如,包含四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3)等的气体。此外,可以使用对上述气体添加了氦(He)、氩(Ar)等稀有气体的气体等。
作为蚀刻法,可以使用平行平板型RIE(Reactive Ion Etching:反应性离子蚀刻)法或ICP(Inductively Coupled Plasma:感应耦合等离子体)蚀刻法。适当地调节蚀刻条件(施加到线圈型电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等),以便可以蚀刻为所希望的加工形状。
在本实施方式中,作为导电膜,使用通过溅射法形成的厚度为100nm的钛膜、厚度为400nm的铝膜及厚度为100nm的钛膜的叠层。作为导电膜的蚀刻利用干蚀刻法,对钛膜、铝膜和钛膜的叠层进行蚀刻来形成源电极层405a及漏电极层405b。
在本实施方式中,在以第一蚀刻条件对钛膜及铝膜这两层进行蚀刻之后,以第二蚀刻条件去除残留的钛膜单层。注意,第一蚀刻条件为:利用蚀刻气体(BCl3∶Cl2=750sccm∶150sccm);偏置功率为1500W;ICP电源功率为0W;压力为2.0Pa。第二蚀刻条件为:利用蚀刻气体(BCl3∶Cl2=700sccm∶100sccm);偏置功率为750W;ICP电源功率为0W;压力为2.0Pa。
另外,优选的是,当导电膜的蚀刻工序时,使蚀刻条件最适化以防止氧化物半导体层403被蚀刻而被分断。但是,很难仅蚀刻导电膜而完全不对氧化物半导体层403进行蚀刻,所以有时当对导电膜进行蚀刻时氧化物半导体层403的一部分也被蚀刻,而成为具有槽部(凹部)的氧化物半导体层。
接着,形成覆盖源电极层405a及漏电极层405b且与氧化物半导体层403接触的绝缘层427a。
作为与氧化物半导体层403接触的绝缘层427a,可以使用氧化硅膜、氧化镓膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜或氮氧化硅膜形成。另外,作为绝缘层427a优选使用包含氮的氧化物绝缘层。例如,作为绝缘层427a可以使用氧氮化硅膜或氮氧化硅膜等无机绝缘层。另外,绝缘层427a的厚度优选为50nm以上且100nm以下。
在本实施方式中,作为绝缘层427a通过等离子体CVD法形成氧氮化硅膜。
另外,由于绝缘层427a是与氧化物半导体层403接触的绝缘层,优选与栅极绝缘层402b同样尽可能地不包含水、氢等杂质。因此,在本实施方式中,对成膜后的绝缘层427a进行用来去除氢原子的热处理(脱水化处理或脱氢化处理)。另外,氧化铝膜具有不使氢或水等透过的阻挡功能,所以优选在形成绝缘层427a之后且形成铝膜427b之前对绝缘层427a进行用来脱水化或脱氢化的热处理。
将热处理的温度设定为250℃以上且650℃以下,优选设定为450℃以上且600℃以下或低于衬底的应变点。用来脱水化或脱氢化的热处理的详细内容与对栅极绝缘层402b进行的热处理相同。
接着,在绝缘层427a上形成铝膜427b(参照图2D)。
优选通过溅射法、蒸镀法、CVD法等形成铝膜427b。另外,铝膜427b的厚度优选为5nm以上且20nm以下。
接着,对被进行了脱水化处理或脱氢化处理的绝缘层427a及铝膜427b进行导入氧454的处理(也称为氧掺杂处理、氧注入处理)。通过上述处理形成具有氧过剩区域的绝缘层417a及铝膜427b的氧化物的氧化铝膜417b(参照图2E)。
氧454至少包含氧自由基、臭氧、氧原子、氧离子(包括分子离子、簇离子)中的任一种。通过对被进行了脱水化处理或脱氢化处理的绝缘层进行氧掺杂处理,可以使氧含有在绝缘层中,也可以填补因上述热处理而可能会脱离的氧,并且可以形成氧过剩区域。
作为对绝缘层427a及铝膜427b导入氧454的方法,例如可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。另外,作为离子注入法,也可以使用气体簇离子束(GCIB:Gas Cluster Ion Beam)。另外,当氧454的导入时,可以一次对衬底400的整个面进行处理,例如可以使用线状离子束。当使用线状离子束时,通过使衬底或离子束相对地移动(扫描),可以将氧454导入到绝缘层427a及铝膜427b的整个面。
作为供应氧454的气体,可以使用含有O的气体,例如可以使用O2气体、N2O气体、CO2气体、CO气体、NO2气体等。另外,也可以使供应氧的气体含有稀有气体(例如Ar)。
另外,例如当通过离子注入法进行引入氧时,将氧454的剂量优选设定为1×1013ions/cm2以上且5×1016ions/cm2以下,氧掺杂处理之后的绝缘层417a中的氧的含量优选超过绝缘层417a的化学计量组成。另外,在氧化铝膜417b中也可能会形成含有超过化学计量组成的氧的区域。另外,氧含量比上述化学计量组成多得多的区域存在于绝缘层417a的一部分中,即可。另外,适当地设定注入条件来控制氧的注入深度,即可。
另外,当作为绝缘层417a使用氧氮化物绝缘层(例如,氧氮化硅膜)时,在该氧氮化物绝缘层中,氧是主要成分材料中之一。因此,难以通过SIMS(Secondary Ion Mass Spectrometry:二次离子质谱分析法)等的方法准确地估计氧氮化物绝缘层中的氧浓度。就是说,难以判断是否有意地对氧氮化物绝缘层中添加氧。另外,当在之后的工序中包含于绝缘层417a中的过剩的氧被供应到氧化物半导体层时也是同样。
此外,氧有17O和18O等同位素,并且,一般认为在自然界的17O和18O的存在比率分别占氧原子整体中的0.038%、0.2%左右。也就是说,接触于氧化物半导体层的绝缘层中或氧化物半导体层中的上述同位素的浓度为通过SIMS等的方法可估计的程度,因此通过测量这些浓度,有时可以更准确地估计接触于氧化物半导体层的绝缘层中或氧化物半导体层中的氧浓度。由此,也可以通过测量这些浓度判断是否有意地对接触于氧化物半导体层的绝缘层中添加氧。
另外,也可以在对绝缘层427a及铝膜427b添加氧454之后进行热处理。通过上述热处理,也可以将包含于绝缘层417a中的氧供给到氧化物半导体层403,而填补氧化物半导体层403中的氧缺陷。
通过上述工序形成本实施方式的晶体管420。
在使用氧化物半导体的晶体管中,通过从绝缘层向氧化物半导体层供应氧,可以降低氧化物半导体层与绝缘层之间的界面能级密度。其结果,可以抑制起因于晶体管的工作等在氧化物半导体层与绝缘层之间的界面载流子被俘获,从而可以获得可靠性高的晶体管。
再者,有时起因于氧化物半导体层的氧缺陷而产生电荷。一般来说,氧化物半导体层中的氧缺陷的一部分成为供体,而释放作为载流子的电子。其结果,晶体管的阈值电压漂移到负方向。因此,通过从绝缘层向氧化物半导体层供应充分的氧,优选的是使氧化物半导体层含有过剩的氧,可以降低阈值电压向负方向漂移的原因的氧化物半导体层的氧缺陷密度。
通过晶体管的制造工序中的热处理,包含于绝缘层417a中的过剩的氧被供应到接触于绝缘层417a的氧化物半导体层403中。因此,在晶体管420中,在绝缘层417a与氧化物半导体层403之间的界面或氧化物半导体层403中(块中)的至少一部分中形成氧过剩区域。另外,也可以进行用来从绝缘层417a向氧化物半导体层403供应氧的热处理的工序。
另外,也可以多次进行对绝缘层的脱水化处理或脱氢化处理及/或氧掺杂处理。
另外,接触于绝缘层417a的上表面设置的氧化铝膜417b是使铝膜氧化来形成的膜。与通过溅射法形成氧化铝膜的情况相比,通过使铝膜氧化形成氧化铝膜417b,可以提高生产率。另外,通过与对绝缘层417a的氧掺杂处理相同的工序,可以使铝膜氧化,所以可以实现工序的简化。由此,可以降低半导体装置的制造成本。
此外,虽然未图示,但是也可以在晶体管420上设置用来平坦化的平坦化绝缘层。作为平坦化绝缘层,可以使用具有耐热性的有机材料如聚酰亚胺树脂、丙烯酸树脂、聚酰亚胺酰胺树脂、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等。另外,除了上述有机材料之外,还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外,也可以层叠多个由上述材料形成的绝缘层来形成平坦化绝缘层。
另外,在形成晶体管420之后,还可以在大气中进行100℃以上且400℃以下的热处理。在上述热处理中,既可以保持一定的加热温度地进行加热,又可以反复多次进行从室温到100℃以上且400℃以下的加热温度的升温和从加热温度到室温的降温。此外,也可以在减压下进行上述热处理。通过在减压下进行热处理,可以缩短加热时间。通过上述热处理,可以向氧化物半导体层403供应包含于绝缘层417a的氧,所以可以提高半导体装置的可靠性。
另外,图3A至3C示出本实施方式的晶体管的另一个结构例子。
图3A是晶体管440的平面图,图3B是沿着图3A的X3-Y3的截面图,图3C是沿着图3A的V3-W3的截面图。注意,在图3A中,为了简化起见,省略晶体管440的构成要素的一部分(例如,氧化铝膜417b等)。
图3A至3C所示的晶体管440包括:设置在衬底400上的栅电极层401;设置在栅电极层401上的栅极绝缘层412;隔着栅极绝缘层412与栅电极层401重叠的氧化物半导体层403;与氧化物半导体层403电连接的源电极层405a及漏电极层405b;覆盖源电极层405a及漏电极层405b且与氧化物半导体层403接触的绝缘层417a;设置在绝缘层417a上的氧化铝膜417b。
在晶体管440中,与氧化物半导体层403接触的栅极绝缘层412是通过进行氧掺杂处理具有包含超过化学计量组成的氧的区域的绝缘层。更具体而言,在形成栅极绝缘层412的叠层结构中,至少与氧化物半导体层403接触的栅极绝缘层412b为具有包含超过化学计量组成的氧的区域的绝缘层。另外,栅极绝缘层412a也可以不一定具有氧过剩区域。但是,通过对栅极绝缘层412b进行氧掺杂处理,与栅极绝缘层412b同样,栅极绝缘层412a也可以成为具有氧过剩区域的膜。或者,可以另行进行用来向栅极绝缘层412a的氧掺杂处理的工序。
向栅极绝缘层412的氧掺杂处理的详细内容与上述所示的氧454的导入工序同样。另外,向栅极绝缘层412的氧掺杂处理优选在进行用来去除栅极绝缘层412中的氢原子的热处理之后进行。通过在热处理之后导入氧,可以填补因热处理而同时可能会从膜中脱离的氧。
另外,也可以多次进行对栅极绝缘层412的热处理及/或氧掺杂处理。
包含于栅极绝缘层412中的过剩的氧由于晶体管的制造工序中的热处理(例如,形成氧化物半导体层时的衬底400的加热、形成绝缘层时的成膜温度等)而被供应到接触于栅极绝缘层412的氧化物半导体层403。因此,在晶体管440中,在栅极绝缘层412与氧化物半导体层403之间的界面或氧化物半导体层403中(块中)的至少一部分中,形成氧过剩区域。另外,也可以进行用来从栅极绝缘层412向氧化物半导体层403供应氧的热处理工序。
作为晶体管440的其他构成及其制造方法的详细内容可以参考关于晶体管420的记载。
在本实施方式所示的半导体装置包括:作为以与氧化物半导体层403的上层或下层接触的方式设置的绝缘层,通过进行氧掺杂处理具有氧过剩区域的绝缘层。另外,该绝缘层是通过脱水化处理或脱氢化处理尽可能地去除水、氢等杂质的膜。通过形成接触于氧化物半导体层403的减少水及氢的含量且增加了氧的含量的绝缘层,可以边抑制水及氢混入到氧化物半导体层403中边向氧化物半导体层403供应氧。
因此,在氧化物半导体层403中及/或氧化物半导体层403与绝缘层之间的界面,可以形成氧过剩区域。由此,可以降低阈值电压向负方向漂移的原因的氧化物半导体层的氧缺陷密度,所以不但可以降低晶体管的阈值电压的不均匀,而且可以实现常关闭型的晶体管。另外,还可以降低晶体管的亚阈值(S值)。
另外,与对氧化物半导体层403直接进行氧掺杂处理的情况相比,由于在本实施方式所示的半导体装置中对接触于氧化物半导体层403的绝缘层进行氧掺杂处理,所以可以提高氧化物半导体层403的膜质量及/或结晶性。尤其是,在氧化物半导体层403是CAAC-OS膜的情况下,在对该CAAC-OS膜进行氧掺杂处理时有时使其结晶性降低,所以应用本实施方式所示的半导体装置的制造方法是有效的。
以上,本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式2
通过使用实施方式1所示的晶体管可以制造具有显示功能的半导体装置(也称为显示装置)。此外,通过将包括晶体管的驱动电路的一部分或全部与像素部一体地形成在相同的衬底上,可以形成系统整合型面板(system-on-panel)。
在图4A中,以围绕设置在衬底4001上的像素部4002的方式设置密封剂4005,使用衬底4006进行密封。在图4A中,在衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在IC芯片或另行准备的衬底上的扫描线驱动电路4004、信号线驱动电路4003。此外,供应到另行形成的信号线驱动电路4003、扫描线驱动电路4004以及像素部4002的各种信号及电位由FPC(Flexible printed circuit:柔性印刷电路)4018a、4018b供应。
在图4B和4C中,以围绕设置在衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。此外,在像素部4002和扫描线驱动电路4004上设置有衬底4006。因此,像素部4002、扫描线驱动电路4004与显示元件一起由衬底4001、密封剂4005以及衬底4006密封。在图4B和图4C中,在衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在IC芯片或另行准备的衬底上的信号线驱动电路4003。在图4B和图4C中,供应到另行形成的信号线驱动电路4003、扫描线驱动电路4004以及像素部4002的各种信号及电位由FPC4018供应。
此外,图4B和图4C示出另行形成信号线驱动电路4003并且将该信号线驱动电路4003安装到衬底4001的例子,但是不局限于该结构。既可以另行形成扫描线驱动电路并进行安装,又可以仅另行形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
另外,对另行形成的驱动电路的连接方法没有特别的限制,而可以采用COG(Chip On Glass:玻璃上芯片)方法、引线键合方法、TCP(Tape Carrier Package:带载封装)方法等。图4A是通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子,图4B是通过COG方法安装信号线驱动电路4003的例子,图4C是通过TCP方法安装信号线驱动电路4003的例子。
此外,显示装置包括显示元件处于密封状态的面板和在该面板中安装有包括控制器的IC等状态的模块。
注意,本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置)。另外,显示装置还包括:安装有诸如FPC或TCP的连接器的模块;在TCP的端部设置有印刷线路板的模块;或者通过COG方法将IC(集成电路)直接安装到显示元件的模块。
此外,设置在衬底上的像素部及扫描线驱动电路具有多个晶体管,可以应用实施方式1所示的晶体管。
作为设置在显示装置中的显示元件,可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。发光元件包括由电流或电压控制亮度的元件,具体而言,包括无机EL(ElectroLuminescence:电致发光)、有机EL等。此外,也可以应用电子墨水等的对比度因电作用而发生变化的显示媒介。
此外,使用图4A至图6B对半导体装置的一个方式进行说明。图6A相当于沿着图4B的线M-N的截面图。
如图4A至4C、图6A和6B所示那样,半导体装置包括连接端子电极4015及端子电极4016,连接端子电极4015及端子电极4016通过各向异性导电层4019电连接到FPC4018所具有的端子。
连接端子电极4015由与第一电极层4034相同的导电层形成,并且,端子电极4016由与晶体管4040、4011,4010的源电极层及漏电极层相同的导电层形成。
此外,设置在衬底4001上的像素部4002、扫描线驱动电路4004具有多个晶体管,在图6A中例示出像素部4002所包括的晶体管4040以及扫描线驱动电路4004所包括的晶体管4011。在图6A中,在晶体管4040、4011上设置有绝缘层4030、4032,在图6B中还设置有绝缘层4021。
作为晶体管4040、4010、4011,可以使用实施方式1所示的晶体管。在本实施方式中示出应用具有与实施方式1所示的晶体管420相同的结构的晶体管的例子。晶体管4040、4010、4011是底栅结构的晶体管。
在晶体管4040、4010、4011中,作为与氧化物半导体层接触的绝缘层的绝缘层4030,使用通过氧掺杂处理形成氧过剩区域的绝缘层,并且作为以与绝缘层4030的上表面接触的方式设置的绝缘层4032,具有通过上述氧掺杂处理使铝膜氧化而形成的氧化铝膜。因此,引起晶体管4040、4010、4011的特性变动的氢或水等杂质不混入到氧化物半导体层中,并且填补氧缺陷的氧被供应到氧化物半导体层中。因此,晶体管4040、4010、4011的电特性变动得到抑制。另外,在晶体管4040、4010、4011中,通过形成铝膜之后的氧掺杂处理形成氧化铝膜,所以该晶体管是高生产率地制造的晶体管。
因此,作为包括使用本实施方式的氧化物半导体层且具有稳定的电特性的晶体管4040、4010、4011的图4A至4C、图6A和6B所示的半导体装置,可以提供可靠性高的半导体装置。
此外,可以在与驱动电路用的晶体管4011的氧化物半导体层的沟道形成区域重叠的位置还设置导电层。通过将导电层设置在与氧化物半导体层的沟道形成区域重叠的位置,可以进一步降低偏压-热压力试验(BT试验)前后的晶体管4011的阈值电压的变化量。此外,导电层的电位可以与晶体管4011的栅电极层的电位相同或不同,并且,还可以用作第二栅电极层。此外,导电层的电位也可以为GND、OV或浮动状态。
此外,该导电层还具有遮蔽外部的电场,即不使外部的电场作用到内部(包括晶体管的电路部)的功能(尤其是,遮蔽静电的静电遮蔽功能)。通过利用导电层的遮蔽功能,可以防止由于静电等外部的电场的影响而使晶体管的电特性变动。
设置在像素部4002中的晶体管4040、4010与显示元件电连接,而构成显示面板。显示元件只要能够进行显示就没有特别的限制,而可以使用各种各样的显示元件。
图6A示出作为显示元件使用液晶元件的液晶显示装置的例子。在图6A中,作为显示元件的液晶元件4013包括第一电极层4034、第二电极层4031以及液晶层4008。另外,以夹持液晶层4008的方式设置有用作取向膜的绝缘层4038、4033。第二电极层4031设置在衬底4006一侧,第一电极层4034和第二电极层4031隔着液晶层4008而层叠。
此外,间隔物4035是通过对绝缘层进行选择性地蚀刻而获得的柱状间隔物,并且它是为了控制液晶层4008的厚度(单元间隙(cellgap))而设置的。另外,也可以使用球状间隔物。
当作为显示元件使用液晶元件时,可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料(液晶组成物)根据条件而呈现胆甾相、近晶相、立方相、手征向列相、各向同性相等。
另外,也可以作为液晶层4008使用不使用取向膜的呈现蓝相的液晶组成物。此时,液晶层4008与第一电极层4034和第二电极层4031接触。蓝相是液晶相的一种,是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。使用混合了液晶及手性试剂的液晶组成物可以呈现蓝相。此外,为了扩大呈现蓝相的温度范围,对呈现蓝相的液晶组成物添加聚合性单体及聚合引发剂等,可以进行高分子稳定化的处理来形成液晶层。由于呈现蓝相的液晶组成物的响应时间短,并且其具有光学各向同性,所以不需要取向处理,且视角依赖性小。另外,由于不需要设置取向膜而不需要摩擦处理,因此可以防止由于摩擦处理而引起的静电损坏,并可以降低制造工序中的液晶显示装置的不良、破损。因此,可以提高液晶显示装置的生产率。在使用氧化物半导体层的晶体管中,晶体管的电特性因静电的影响而有可能显著地变动而超出设计范围。因此,将呈现蓝相的液晶组成物用于具有使用氧化物半导体层的晶体管的液晶显示装置是更有效的。
此外,液晶材料的固有电阻为1×109Ω·cm以上,优选为1×1011Ω·cm以上,更优选为1×1012Ω·cm以上。另外,本说明书中的固有电阻值为在20℃下测量的值。
考虑到配置在像素部中的晶体管的泄漏电流等而以能够在所定的期间中保持电荷的方式设定设置在液晶显示装置中的存储电容器的大小。根据晶体管的截止电流等设定存储电容器的大小即可。通过使用具有本说明书所公开的氧化物半导体层的晶体管,设置具有各像素中的液晶电容的1/3以下,优选为1/5以下的电容的存储电容器,就足够了。
使用本说明书所公开的氧化物半导体层的晶体管可以控制截止状态下的电流值(截止电流值)。因此,可以延长图像信号等电信号的保持时间,在电源的导通状态下也可以延长写入间隔。因此,可以降低刷新工作的频度,所以可以发挥抑制耗电量的效果。
此外,使用本说明书所公开的氧化物半导体层的晶体管可以得到较高的场效应迁移率,所以能够进行高速驱动。例如,通过将这种能够进行高速驱动的晶体管用于液晶显示装置,可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。也就是说,因为作为驱动电路不需要另行使用由硅片等形成的半导体装置,所以可以缩减半导体装置的部件数。另外,在像素部中也通过使用能够进行高速驱动的晶体管,可以提供高质量的图像。
液晶显示装置可以采用TN(Twisted Nematic:扭曲向列)模式、IPS(In-Plane-Switching:平面内转换)模式、FFS(Fringe FieldSwitching:边缘电场转换)模式、ASM(Axially Symmetric alignedMicro-cell:轴对称排列微单元)模式、OCB(Optical CompensatedBirefringence:光学补偿弯曲)模式、FLC(Ferroelectric LiquidCrystal:铁电性液晶)模式、AFLC(Anti Ferroelectric LiquidCrystal:反铁电性液晶)模式等。
此外,也可以使用常黑型液晶显示装置,例如采用垂直配向(VA)模式的透过型液晶显示装置。作为垂直配向模式,可以举出几个例子,例如可以使用MVA(Multi-Domain Vertical Alignment:多象限垂直取向)模式、PVA(Patterned Vertical Alignment:垂直取向构型)模式、ASV(Advanced Super View:高级超视觉)模式等。另外,也可以用于VA型液晶显示装置。VA型液晶显示装置是一种控制液晶显示面板的液晶分子的排列的方式。VA型液晶显示装置是在不被施加电压时液晶分子朝向垂直于面板的方向的方式。此外,也可以使用将像素(pixel)分成几个区域(子像素)且使分子分别倒向不同方向的被称为多畴化或多畴设计的方法。
此外,在显示装置中,适当地设置黑矩阵(遮光层)、偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如,也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外,作为光源,也可以使用背光灯、侧光灯等。
此外,作为像素部中的显示方式,可以采用逐行扫描方式或隔行扫描方式等。此外,作为当进行彩色显示时在像素中控制的颜色因素,不局限于RGB(R表示红色,G表示绿色,B表示蓝色)这三种颜色。例如,也可以采用RGBW(W表示白色)或对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种颜色以上的颜色。另外,也可以按每个颜色因素的点使其显示区域的大小不同。但是,所公开的发明不局限于彩色显示的显示装置,而也可以应用于单色显示的显示装置。
此外,作为显示装置所包括的显示元件,可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区分,一般地,前者被称为有机EL元件,而后者被称为无机EL元件。
在有机EL元件中,通过对发光元件施加电压,电子及空穴分别从一对电极注入到包括具有发光性的有机化合物的层,以使电流流过。并且,通过这些载流子(电子及空穴)重新结合,具有发光性的有机化合物形成激发态,当从该激发态回到基态时发光。由于这种机理,这种发光元件被称为电流激发型发光元件。在本实施方式中,示出作为发光元件使用有机EL元件的例子。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光材料的粒子分散在粘合剂中的发光层,其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有一种结构,该结构是发光层夹在介电层之间且该隔着发光层的介电层由电极夹住,其发光机理是利用金属离子的内壳层电子跃迁的定域型发光(localized type lightemission)。在此,作为发光元件使用有机EL元件进行说明。
为了取出发光,使发光元件的一对电极中的至少一个具有透光性即可。并且,在衬底上形成晶体管及发光元件,作为发光元件,有:从与衬底相反一侧的表面取出发光的顶部发射结构的发光元件;从衬底一侧的表面取出发光的底部发射结构的发光元件;以及从衬底一侧及与衬底相反一侧的表面取出发光的双面发射结构的发光元件,可以应用上述任一种发射结构的发光元件。
图5A和5B及图6B示出作为显示元件使用发光元件的发光装置的例子。
图5A是发光装置的截面图,图5A中的以点划线S1-T1、S2-T2及S3-T3切断的截面相当于图5B。另外,在图5A的平面图中,省略场致发光层542及第二电极层543而未图示。
图5A和5B所示的发光装置在衬底500上具有晶体管510、电容元件520、布线层交叉部530,晶体管510与发光元件540电连接。另外,图5A和5B示出经过衬底500从发光元件540取光的下面发射型结构的发光装置。
作为晶体管510,可以使用实施方式1所示的晶体管。在本实施方式中示出应用具有与实施方式1所示的晶体管420相同的结构的晶体管的例子。晶体管510是底栅结构的晶体管。
晶体管510包括栅电极层511a、511b、栅极绝缘层502、氧化物半导体层512、用作源电极层或漏电极层的导电层513a、513b。
在晶体管510中,作为与氧化物半导体层512接触的绝缘层的绝缘层524,使用通过氧掺杂处理形成氧过剩区域的绝缘层,并且,作为以与绝缘层524的上表面接触的方式设置的绝缘层525,具有通过上述氧掺杂处理使铝膜氧化而形成的氧化铝膜。因此,引起晶体管510的特性变动的氢或水等杂质不混入到氧化物半导体层512中,并且填补氧缺陷的氧被供应到氧化物半导体层512中。因此,晶体管510的电特性变动得到抑制。另外,在晶体管510中,通过形成铝膜之后的氧掺杂处理形成氧化铝膜,所以该晶体管是高生产率地制造的晶体管。
因此,作为图5A和5B所示的半导体装置,该半导体装置使用本实施方式的氧化物半导体层512且包括具有稳定的电特性的晶体管510,可以提供可靠性高的半导体装置。另外,可以高成品率地制造可靠性高的半导体装置,由此可以实现高生产化。
电容元件520包括导电层521a、521b、栅极绝缘层502、氧化物半导体层522以及导电层523,并且由导电层521a、521b以及导电层523夹着栅极绝缘层502及氧化物半导体层522来形成电容器。
布线层交叉部530是栅电极层511a、511b和导电层533的交叉部,并且栅电极层511a、511b和导电层533隔着栅极绝缘层502交叉。
在本实施方式中,作为栅电极层511a及导电层521a使用30nm厚的钛膜,作为栅电极层511b及导电层521b使用200nm厚的铜薄膜。因此,栅电极层具有钛膜和铜薄膜的叠层结构。
作为氧化物半导体层512、522使用25nm厚的IGZO膜。
在晶体管510、电容元件520、布线层交叉部530上形成有层间绝缘层504,并且在层间绝缘层504上的与发光元件540重叠的区域设置有彩色滤光层505。在层间绝缘层504及彩色滤光层505上设置有用作平坦化绝缘层的绝缘层506。
在绝缘层506上设置有包含依次层叠第一电极层541、场致发光层542、第二电极层543的叠层结构的发光元件540。通过在到达导电层513a且形成在绝缘层506及层间绝缘层504中的开口中第一电极层541与导电层513a接触,发光元件540与晶体管510电连接。此外,以覆盖第一电极层541的一部分及该开口的方式设置有隔壁507。
作为绝缘层506可以使用1500nm厚的感光性丙烯酸膜,作为隔壁507可以使用1500nm厚的感光性聚酰亚胺膜。
作为彩色滤光层505,例如可以使用彩色的透光树脂。作为彩色透光树脂,可以使用感光性有机树脂、非感光性有机树脂。当使用感光性有机树脂层时,可以减少抗蚀剂掩模数量而简化工序,所以是优选的。
彩色是指如黑色、灰色和白色等无彩色以外的颜色。彩色滤光层由只使彩色的光透过的材料形成。至于彩色,可以使用红色、绿色、蓝色等。另外,还可以使用青色(cyan)、品红色(magenta)、黄色(yellow)等。只使彩色的光透过意味着:透过彩色滤光层的光在其彩色的光的波长中具有峰值。彩色滤光层可以根据考虑所包含的着色材料的浓度与光的透过率的关系适当地控制最适合的膜厚度即可。例如,将彩色滤光层505的厚度设定为1500nm以上且2000nm以下,即可。
在图6B所示的发光装置中,显示元件的发光元件4513与设置在像素部4002中的晶体管4010电连接。另外,发光元件4513的结构是第一电极层4034、场致发光层4511、第二电极层4031的叠层结构,但是,不局限于所示的结构。根据从发光元件4513取出的光的方向等,可以适当地改变发光元件4513的结构。
隔壁4510、507使用有机绝缘材料或无机绝缘材料形成。尤其是,优选使用感光树脂材料,在第一电极层4034、541上形成开口部,并且将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层4511、542可以使用一个层构成,也可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧化碳等侵入到发光元件4513、540中,也可以在第二电极层4031、543及隔壁4510、507上形成保护膜。作为保护膜,可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外,为了不使氧、氢、水分、二氧化碳等侵入到发光元件4513、540,也可以通过蒸镀法形成覆盖发光元件4513、540的包含有机化合物的层。
此外,在由衬底4001、4006以及密封剂4005密封的空间中设置有填充材料4514并被密封。如此,为了不暴露于外部气体,优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料封装(封入)。
作为填充材料4514,除了氮或氩等惰性气体以外,也可以使用紫外线固化树脂、热固化树脂,例如可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺树脂、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)。例如,作为填充材料可以使用氮。
另外,如果需要,也可以在发光元件的射出表面上适当地设置诸如偏振片或者圆偏振片(包括椭圆偏振片)、相位差板(λ/4板,λ/2板)、彩色滤光片等的光学薄膜。此外,也可以在偏振片或圆偏振片上设置防反射膜。例如,可以进行抗眩光处理,该处理是利用表面的凹凸来扩散反射光而可以降低眩光的处理。
此外,作为显示装置,也可以提供驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器),并具有如下优点:与纸同样的易读性;其耗电量比其他显示装置的耗电量低;形状薄且轻。
作为电泳显示装置,可以想到各种各样的形式,但是它是包括具有正电荷的第一粒子和具有负电荷的第二粒子的多个微胶囊分散在溶剂或溶质中,并且,通过对微胶囊施加电场,使微胶囊中的粒子向相互相反的方向移动,以只显示集合在一侧的粒子的颜色的装置。另外,第一粒子或第二粒子包括染料,当没有电场时不移动。此外,第一粒子的颜色和第二粒子的颜色不同(包括无色)。
分散有上述微囊的溶剂被称为电子墨水,并且该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外,还可以通过使用彩色滤光片、具有色素的粒子来进行彩色显示。
此外,作为电子纸,也可以应用使用旋转球(twisting ball)显示方式的显示装置。旋转球显示方式是如下方法,即将分别涂为白色和黑色的球形粒子配置在作为用于显示元件的电极层的第一电极层与第二电极层之间,使第一电极层与第二电极层之间产生电位差来控制球形粒子的方向,以进行显示。
另外,在图4A至图6B中,作为衬底4001、500、4006,除了玻璃衬底以外,也可以使用柔性的衬底。例如,可以使用具有透光性的塑料衬底等。作为塑料,可以使用FRP(Fiberglass-ReinforcedPlastics:玻璃纤维强化塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外,若不需要透光性,也可以使用铝或不锈钢等的金属衬底(金属薄膜)。例如,也可以使用具有由PVF薄膜或聚酯薄膜夹住铝箔的结构的薄片。
在本实施方式中,作为栅极绝缘层4020a使用氮化硅膜。另外,作为与氧化物半导体层接触的栅极绝缘层4020b及绝缘层4030,使用通过等离子体CVD法形成的氧氮化硅膜,对该膜进行用来脱水化或脱氢化的热处理及氧掺杂处理。另外,在绝缘层4030上具有绝缘层4032。在本实施方式中,作为绝缘层4032使用通过氧掺杂处理使铝膜氧化的氧化铝膜。
氧化铝膜具有的不使氢、水分等杂质和氧的双方透过膜的遮断效果(阻挡效果)高。
因此,氧化铝膜用作保护膜,即防止在制造工序中及制造之后导致晶体管的电特性的变动原因的氢、水分等杂质混入到进行了用来脱水化或脱氢化的热处理及氧掺杂处理的氧氮化膜,并防止从氧化物半导体层释放氧。
另外,作为用作平坦化绝缘层的绝缘层4021、506,可以使用丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等具有耐热性的有机材料。此外,除了上述有机材料以外,还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外,也可以通过层叠多个由上述材料形成的绝缘层形成绝缘层。
对绝缘层4021、506的形成方法没有特别的限制,可以根据其材料利用溅射法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)等方法以及刮刀、辊涂机、幕式涂布机、刮刀式涂布机等工具(设备)来形成。
显示装置通过使来自光源或显示元件的光透过来进行显示。因此,设置在光透过的像素部中的衬底、绝缘层、导电层等薄膜全都对可见光的波长区域的光具有透光性。
关于对显示元件施加电压的第一电极层及第二电极层(也称为像素电极层、公共电极层、对置电极层等),可以根据取出光的方向、设置电极层的位置以及电极层的图案结构选择透光性、反射性。
作为第一电极层4034、541、第二电极层4031、543,可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物、石墨烯等具有透光性的导电材料。
此外,第一电极层4034、541、第二电极层4031、543可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等金属、其合金或者其金属氮化物中的一种或多种来形成。
在本实施方式中,图5A和5B所示的发光装置是底部发射型,所以第一电极层541具有透光性,第二电极层543具有反射性。因此,当作为第一电极层541使用金属膜时,可以形成得薄以使其具有透光性的程度。当作为第二电极层543使用具有透过性的导电层时,可以层叠具有反射性的导电层。
此外,第一电极层4034、541、第二电极层4031、543可以使用包括导电高分子(也称为导电聚合体)的导电组成物来形成。作为导电高分子,可以使用所谓的π电子共轭类导电高分子。例如,可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者由苯胺、吡咯和噻吩中的两种以上构成的共聚物或其衍生物等。
此外,由于晶体管容易受到静电等的破坏,所以优选设置驱动电路保护用的保护电路。保护电路优选使用非线性元件构成。
如上所述,通过应用实施方式1所示的晶体管,可以提供具有各种各样的功能的半导体装置。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
实施方式3
通过使用实施方式1所示的晶体管,可以制造具有读取对象物的信息的图像传感器功能的半导体装置。
图7A示出具有图像传感器功能的半导体装置的一个例子。图7A是光电传感器的等效电路,而图7B是示出光电传感器的一部分的截面图。
光电二极管602的一个电极电连接到光电二极管复位信号线658,而光电二极管602的另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器基准信号线672,而晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。晶体管656的栅极电连接到栅极信号线659,晶体管656的源极和漏极中的另一个电连接到光电传感器输出信号线671。
注意,在本说明书的电路图中,为了使使用氧化物半导体层的晶体管一目了然,将使用氧化物半导体层的晶体管的符号表示为“OS”。在图7A中,晶体管640、656可以应用实施方式1所示的晶体管,且是使用氧化物半导体层的晶体管。在本实施方式中示出应用具有与实施方式1所示的晶体管420相同的结构的晶体管的例子。晶体管640是底栅结构的晶体管。
图7B是示出光电传感器中的光电二极管602和晶体管640的截面图,其中在具有绝缘表面的衬底601(元件衬底)上设置有用作传感器的光电二极管602和晶体管640。通过使用粘合层608,在光电二极管602和晶体管640上设置有衬底613。
在晶体管640上设置有绝缘层631、绝缘层632、层间绝缘层633以及层间绝缘层634。光电二极管602具有:形成在层间绝缘层633上的电极层641b;在电极层641b上依次层叠的第一半导体膜606a、第二半导体膜606b、第三半导体膜606c;设置在层间绝缘层634上的隔着第一半导体膜至第三半导体膜且与电极层641b电连接的电极层642;设置在与电极层641b同样的层中的与电极层642电连接的电极层641a。
电极层641b与形成在层间绝缘层634中的导电层643电连接,并且电极层642通过电极层641a与导电层645电连接。导电层645与晶体管640的栅电极层电连接,并且光电二极管602与晶体管640电连接。
在此,例示出一种pin型光电二极管,其中层叠用作第一半导体膜606a的具有p型导电型的半导体膜、用作第二半导体膜606b的高电阻的半导体膜(i型半导体膜)、用作第三半导体膜606c的具有n型导电型的半导体膜。
第一半导体膜606a是p型半导体膜,而可以由包含赋予p型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第13族的杂质元素(例如,硼(B))的半导体材料气体通过等离子体CVD法来形成第一半导体膜606a。作为半导体材料气体,可以使用硅烷(SiH4)。另外,可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外,也可以使用如下方法:在形成不包含杂质元素的非晶硅膜之后,使用扩散法或离子注入法将杂质元素导入到该非晶硅膜。优选在使用离子注入法等导入杂质元素之后进行加热等来使杂质元素扩散。在此情况下,作为形成非晶硅膜的方法,可以使用LPCVD法、气相生长法或溅射法等。优选将第一半导体膜606a的厚度设定为10nm以上且50nm以下。
第二半导体膜606b是i型半导体膜(本征半导体膜),而由非晶硅膜形成。为了形成第二半导体膜606b,通过等离子体CVD法使用半导体材料气体来形成非晶硅膜。作为半导体材料气体,可以使用硅烷(SiH4)。或者,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以通过LPCVD法、气相生长法、溅射法等形成第二半导体膜606b。优选将第二半导体膜606b的厚度设定为200nm以上且1000nm以下。
第三半导体膜606c是n型半导体膜,而由包含赋予n型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第15族的杂质元素(例如,磷(P))的半导体材料气体通过等离子体CVD法形成第三半导体膜606c。作为半导体材料气体,可以使用硅烷(SiH4)。或者,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外,也可以使用如下方法:在形成不包含杂质元素的非晶硅膜之后,使用扩散法或离子注入法将杂质元素导入到该非晶硅膜。优选在使用离子注入法等导入杂质元素之后进行加热等来使杂质元素扩散。在此情况下,作为形成非晶硅膜的方法,可以使用LPCVD法、气相生长法或溅射法等。优选将第三半导体膜606c的厚度设定为20nm以上且200nm以下。
此外,第一半导体膜606a、第二半导体膜606b以及第三半导体膜606c也可以不使用非晶半导体形成,而使用多晶半导体或微晶半导体(Semi Amorphous Semiconductor:SAS)形成。
此外,由于光电效应生成的空穴的迁移率低于电子的迁移率,因此当p型半导体膜侧的表面用作光接收面时,pin型光电二极管具有较好的特性。在此示出将光电二极管602从形成有pin型光电二极管的衬底601的面接收的光转换为电信号的例子。此外,来自其导电型与用作光接收面的半导体膜一侧相反的半导体膜一侧的光是干扰光,因此,电极层优选使用具有遮光性的导电层。另外,也可以将n型半导体膜一侧的表面用作光接收面。
通过使用绝缘材料且根据其材料使用溅射法、等离子体CVD法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷)等,来可以形成绝缘层631、632、层间绝缘层633、634。
作为绝缘层631,可以使用无机绝缘材料,例如氧氮化硅层或者氮氧化硅层等的单层或叠层。
在本实施方式中,作为绝缘层631使用通过等离子CVD法形成的氧氮化硅膜,进行用来脱水化或脱氢化的热处理。
再者,在进行了用来脱水化或脱氢化的热处理的氧氮化硅膜上形成铝膜,对氧氮化硅膜及铝膜进行氧掺杂处理。通过上述氧掺杂处理,形成具有氧过剩区域的氧化硅膜、使铝膜氧化的氧化铝膜。在本实施方式中,在绝缘层631上设置绝缘层632,作为该绝缘层632使用氧化铝膜。
氧化铝膜的不使氢、水分等杂质和氧的双方透过膜的遮断效果(阻挡效果)高。
因此,氧化铝膜用作保护膜,即防止在制造工序中及制造之后导致晶体管的电特性变动的原因的氢、水分等杂质混入到进行了用来脱水化或脱氢化的热处理及氧掺杂处理的氧氮化硅膜,并防止从氧化物半导体层释放氧。
作为层间绝缘层633、634,优选采用用作减少表面凹凸的平坦化绝缘层的绝缘层。
通过检测入射到光电二极管602的光,可以读取检测对象的信息。另外,在读取检测对象的信息时,可以使用背光灯等的光源。
晶体管640包括:作为接触于氧化物半导体层的绝缘层631具有通过氧掺杂处理形成的氧过剩区域的绝缘层。由此,填补晶体管640的氧缺陷的氧被供应到氧化物半导体层。因此,晶体管640的电特性变动得到抑制。
因此,作为包括使用本实施方式的氧化物半导体层且具有稳定的电特性的晶体管640的半导体装置,可以提供可靠性高的半导体装置。此外,也可以以高成品率制造可靠性高的半导体装置,而可以实现高生产率。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
实施方式4
本说明书所公开的半导体装置可以应用于各种电子设备(也包括游戏机)。作为电子设备,可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置、游戏机(弹珠机(pachinko machine)或投币机(slot machine)等)、框体游戏机。图8A至图9C示出上述电子设备的具体例子。
图8A示出具有显示部的桌子9000。在桌子9000中,框体9001组装有显示部9003,并且利用显示部9003可以显示映像。另外,示出利用四个腿部9002支撑框体9001的结构。另外,框体9001具有用于供应电力的电源供应线9005。
可以将上述实施方式中任一个所示的半导体装置用于显示部9003,并且该半导体装置可以赋予电子设备高可靠性。
显示部9003具有触屏输入功能,而通过用手指等按触显示于桌子9000的显示部9003中的显示按钮9004来可以进行屏面操作或信息输入,并且显示部9003也可以用作如下控制装置,即通过使其具有能够与其他家电产品进行通信的功能或能够控制其他家电产品的功能,而通过屏面操作控制其他家电产品。例如,通过使用实施方式3所示的具有图像传感器功能的半导体装置,可以使显示部9003具有触屏输入功能。
另外,利用设置于框体9001的铰链也可以将显示部9003的屏面以垂直于地板的方式立起来,从而也可以将桌子用作电视装置。虽然当在小房间里设置大屏面的电视装置时自由使用的空间变小,但是若在桌子内安装有显示部则可以有效地利用房间的空间。
图8B示出电视装置9100的一个例子。在电视装置9100中,框体9101组装有显示部9103,并且利用显示部9103可以显示映像。此外,在此示出利用支架9105支撑框体9101的结构。
通过利用框体9101所具备的操作开关、另外提供的遥控操作机9110,可以进行电视装置9100的操作。通过利用遥控操作机9110所具备的操作键9109,可以进行频道及音量的操作,并可以对在显示部9103上显示的映像进行操作。此外,也可以采用在遥控操作机9110中设置显示从该遥控操作机9110输出的信息的显示部9107的结构。
图8B所示的电视装置9100具备接收机及调制解调器等。电视装置9100可以利用接收机接收一般的电视广播。再者,电视装置9100通过调制解调器连接到有线或无线方式的通信网络,也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之问或在接收者之间等)的信息通信。
可以将上述实施方式中任一个所示的半导体装置用于显示部9103、9107,并且该半导体装置能够赋予电视装置及遥控操作机高可靠性。
图8C示出计算机,该计算机包括主体9201、框体9202、显示部9203、键盘9204、外部连接端口9205、指向装置9206等。
可以将上述实施方式中任一个所示的半导体装置用于显示部9203,并且该半导体装置能够给计算机赋予高可靠性。
图9A和9B是能够折叠的平板终端。图9A是打开的状态,并且平板终端包括框体9630、显示部9631a、显示部9631b、显示模式切换开关9034、电源开关9035、省电模式切换开关9036、卡子9033以及操作开关9038。
可以将上述实施方式中任一个所示的半导体装置用于显示部9631a、9631b,并且该半导体装置能够实现可靠性高的平板终端。
在显示部9631a中,可以将其一部分用作触摸屏的区域9632a,并且可以通过按触所显示的操作键9638来输入数据。此外,作为一个例子,显示部9631a的一半只具有显示的功能,并且另一半具有触摸屏的功能,但是不局限于该结构。也可以采用显示部9631a的整个区域具有触摸屏的功能的结构。例如,可以使显示部9631a的整个面显示键盘按钮来将其用作触摸屏,并且将显示部9631b用作显示画面。
此外,显示部9631b与显示部9631a同样,可以将其一部分用作触摸屏的区域9632b。此外,通过使用手指或触屏笔等按触触摸屏的显示键盘显示切换按钮9639的位置,可以在显示部9631b显示键盘按钮。
此外,也可以对触摸屏的区域9632a和触摸屏的区域9632b同时进行按触输入。
另外,显示模式切换开关9034能够进行竖屏显示和横屏显示等显示的方向的切换以及黑白显示或彩色显示等的切换等。根据内置于平板终端中的光传感器所检测的使用时的外光的光量,省电模式切换开关9036可以将显示的亮度设定为最适合的亮度。平板终端除了光传感器以外还可以内置陀螺仪和加速度传感器等检测倾斜度的传感器等的其他检测装置。
此外,图9A示出显示部9631b的显示面积与显示部9631a的显示面积相同的例子,但是不局限于此,一方的尺寸和另一方的尺寸可以不同,并且它们的显示质量也可以不同。例如显示部9631a和显示部9631b中的一方与另一方相比可以进行高精细的显示。
图9B是合上的状态,并且平板终端包括框体9630、太阳能电池9633、充放电控制电路9634。此外,在图9B中,作为充放电控制电路9634的一个例子示出具有电池9635和DCDC转换器9636的结构。
此外,平板终端可以折叠,因此不使用时可以合上框体9630。因此,可以保护显示部9631a和显示部9631b,而可以提供一种具有良好的耐久性且从长期使用的观点来看具有良好的可靠性的平板终端。
此外,图9A和9B所示的平板终端还可以具有如下功能:显示各种各样的信息(静态图像、动态图像、文字图像等);将日历、日期或时刻等显示在显示部上;对显示在显示部上的信息进行操作或编辑的触摸输入;通过各种各样的软件(程序)控制处理等。
通过利用安装在平板终端的表面上的太阳能电池9633,可以将电力供应到触摸屏、显示部或图像信号处理部等。注意,太阳能电池9633可以设置在框体9630的一面或两面,因此可以进行高效的电池9635充电。另外,当作为电池9635使用锂离子电池时,有可以实现小型化等的优点。
另外,参照图9C所示的方框图对图9B所示的充放电控制电路9634的结构和工作进行说明。图9C示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3以及显示部9631,电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应于图9B所示的充放电控制电路9634。
首先,说明在利用外光使太阳能电池9633发电时的工作的例子。使用DCDC转换器9636对太阳能电池9633所产生的电力进行升压或降压以使它成为用来对电池9635进行充电的电压。并且,当利用来自太阳能电池9633的电力使显示部9631工作时使开关SW1导通,并且,利用转换器9637将其升压或降压到显示部9631所需要的电压。另外,当不进行显示部9631中的显示时,可以采用使SW1截止且使SW2导通来对电池9635进行充电的结构。
注意,作为发电单元的一个例子示出太阳能电池9633,但是不局限于此,也可以使用压电元件(piezoelectric element)或热电转换元件(珀耳帖元件(Peltier element))等其他发电单元进行电池9635的充电。例如,也可以使用以无线(不接触)的方式能够收发电力来进行充电的无线电力传输模块或组合其他充电方法进行充电。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
符号说明
400    衬底
401    栅电极层
402    栅极绝缘层
402a   栅极绝缘层
402b   栅极绝缘层
403    氧化物半导体层
405a   源电极层
405b   漏电极层
412    栅极绝缘层
412a   栅极绝缘层
412b   栅极绝缘层
417a   绝缘层
417b   氧化铝膜
420    晶体管
427a   绝缘层
427b   铝膜
440    晶体管
454    氧
500    衬底
502    栅极绝缘层
504    层间绝缘层
505    彩色滤光层
506    绝缘层
507    隔壁
510    晶体管
511a   栅电极层
511b   栅电极层
512    氧化物半导体层
513a   导电层
513b   导电层
520    电容元件
521a   导电层
521b   导电层
522    氧化物半导体层
523    导电层
524    绝缘层
525    绝缘层
530    布线层交叉部
533    导电层
540    发光元件
541    电极层
542    场致发光层
543    电极层
601    衬底
602    光电二极管
606a    半导体膜
606b    半导体膜
606c    半导体膜
608     粘合层
613     衬底
631     绝缘层
632     绝缘层
633     层间绝缘层
634     层间绝缘层
640     晶体管
641a    电极层
641b    电极层
642     电极层
643     导电层
645     导电层
656     晶体管
658     光电二极管复位信号线
659     栅极信号线
671     光电传感器输出信号线
672     光电传感器基准信号线
4001    衬底
4002    像素部
4003    信号线驱动电路
4004    扫描线驱动电路
4005    密封剂
4006    衬底
4008    液晶层
4010    晶体管
4011    晶体管
4013    液晶元件
4015    连接端子电极
4016    端子电极
4018    FPC
4019    各向异性导电层
4020a   栅极绝缘层
4020b   栅极绝缘层
4021    绝缘层
4030    绝缘层
4031    电极层
4032    绝缘层
4033    绝缘层
4034    电极层
4035    间隔物
4038    绝缘层
4040    晶体管
4510    隔壁
4511    场致发光层
4513    发光元件
4514    填充材料
9000    桌子
9001    框体
9002    腿部
9003    显示部
9004    显示按钮
9005    电源供应线
9033    卡子
9034    开关
9035    电源开关
9036    开关
9038    操作开关
9100    电视装置
9101    框体
9103    显示部
9105    支架
9107    显示部
9109    操作键
9110    遥控操作机
9201    主体
9202    框体
9203    显示部
9204    键盘
9205    外部连接端口
9206    指向装置
9630    框体
9631    显示部
9631a   显示部
9631b   显示部
9632a   区域
9632b   区域
9633    太阳能电池
9634    充放电控制电路
9635    电池
9636    DCDC转换器
9637    转换器
9638    操作键
9639    按钮

Claims (8)

1.一种半导体装置的制造方法,包括如下步骤:
形成栅电极层;
在所述栅电极层上形成栅极绝缘层;
隔着所述栅极绝缘层形成与所述栅电极层重叠的氧化物半导体层;
形成与所述氧化物半导体层电连接的源电极层及漏电极层;
在所述源电极层及所述漏电极层上形成与所述氧化物半导体层接触的绝缘层;
形成与所述绝缘层接触的铝膜;以及
通过对所述绝缘层及所述铝膜进行氧掺杂处理,使所述铝膜的至少一部分氧化而成为氧化铝膜。
2.一种半导体装置的制造方法,包括如下步骤:
形成栅电极层;
在所述栅电极层上形成栅极绝缘层;
通过对所述栅极绝缘层进行热处理减少所述栅极绝缘层中的氢;
隔着所述栅极绝缘层形成与所述栅电极层重叠的氧化物半导体层;
形成与所述氧化物半导体层电连接的源电极层及漏电极层;
在所述源电极层及所述漏电极层上形成与所述氧化物半导体层接触的绝缘层;
形成与所述绝缘层接触的铝膜;以及
通过对所述绝缘层及所述铝膜进行氧掺杂处理,使所述铝膜的至少一部分氧化而成为氧化铝膜。
3.根据权利要求1或2所述的半导体装置的制造方法,还包括在进行所述氧掺杂处理之后对所述铝膜进行热处理的步骤。
4.根据权利要求1或2所述的半导体装置的制造方法,其中使所述铝膜氧化而成为氧化铝层。
5.根据权利要求1或2所述的半导体装置的制造方法,其中所述绝缘层包括氧过剩区域。
6.根据权利要求1或2所述的半导体装置的制造方法,其中所述绝缘层包括含有氮的层。
7.根据权利要求1或2所述的半导体装置的制造方法,还包括在形成所述铝膜之前对所述绝缘层进行热处理的步骤。
8.根据权利要求1或2所述的半导体装置的制造方法,还包括对所述栅极绝缘层进行氧掺杂处理的步骤,
其中,所述栅极绝缘层包括氧过剩区域。
CN201210557210.1A 2011-12-20 2012-12-20 半导体装置的制造方法 Expired - Fee Related CN103178118B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-278978 2011-12-20
JP2011278978 2011-12-20

Publications (2)

Publication Number Publication Date
CN103178118A true CN103178118A (zh) 2013-06-26
CN103178118B CN103178118B (zh) 2017-07-18

Family

ID=48610522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210557210.1A Expired - Fee Related CN103178118B (zh) 2011-12-20 2012-12-20 半导体装置的制造方法

Country Status (4)

Country Link
US (2) US8785258B2 (zh)
JP (1) JP6141002B2 (zh)
KR (1) KR102108573B1 (zh)
CN (1) CN103178118B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527954A (zh) * 2016-06-20 2017-12-29 株式会社日本显示器 半导体装置
CN107910331A (zh) * 2017-11-17 2018-04-13 南方科技大学 非易失存储器单元及其制备方法
JP2020017735A (ja) * 2014-10-28 2020-01-30 株式会社半導体エネルギー研究所 半導体装置の作製方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010156960A (ja) 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102034911B1 (ko) 2012-01-25 2019-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6490901B2 (ja) 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
CN104185365B (zh) * 2013-05-23 2018-06-26 比亚迪股份有限公司 一种线路板及其制备方法
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
KR20160126991A (ko) 2014-02-28 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI832717B (zh) 2014-04-25 2024-02-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2016092427A1 (en) 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100084649A1 (en) * 2008-10-08 2010-04-08 Hyun-Sik Seo Oxide thin film transistor and method of fabricating the same
CN101794823A (zh) * 2009-02-04 2010-08-04 索尼公司 薄膜晶体管和显示装置
CN102171833A (zh) * 2008-10-08 2011-08-31 索尼公司 薄膜晶体管和显示器件
CN102210025A (zh) * 2008-11-07 2011-10-05 株式会社半导体能源研究所 半导体器件
US20110263091A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20110303913A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010205987A (ja) 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
KR101435970B1 (ko) * 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
KR101995851B1 (ko) * 2010-07-02 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100084649A1 (en) * 2008-10-08 2010-04-08 Hyun-Sik Seo Oxide thin film transistor and method of fabricating the same
CN102171833A (zh) * 2008-10-08 2011-08-31 索尼公司 薄膜晶体管和显示器件
CN102210025A (zh) * 2008-11-07 2011-10-05 株式会社半导体能源研究所 半导体器件
CN101794823A (zh) * 2009-02-04 2010-08-04 索尼公司 薄膜晶体管和显示装置
US20110263091A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20110303913A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017735A (ja) * 2014-10-28 2020-01-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11158745B2 (en) 2014-10-28 2021-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US11862454B2 (en) 2014-10-28 2024-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN107527954A (zh) * 2016-06-20 2017-12-29 株式会社日本显示器 半导体装置
CN107527954B (zh) * 2016-06-20 2021-02-02 株式会社日本显示器 半导体装置
CN107910331A (zh) * 2017-11-17 2018-04-13 南方科技大学 非易失存储器单元及其制备方法
CN107910331B (zh) * 2017-11-17 2020-07-28 南方科技大学 非易失存储器单元及其制备方法

Also Published As

Publication number Publication date
KR20130071373A (ko) 2013-06-28
US20140295617A1 (en) 2014-10-02
US20130157422A1 (en) 2013-06-20
US9064907B2 (en) 2015-06-23
US8785258B2 (en) 2014-07-22
JP6141002B2 (ja) 2017-06-07
JP2013149967A (ja) 2013-08-01
CN103178118B (zh) 2017-07-18
KR102108573B1 (ko) 2020-05-07

Similar Documents

Publication Publication Date Title
KR102162326B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR102414049B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR102174289B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN103178118B (zh) 半导体装置的制造方法
JP6457573B2 (ja) 半導体装置
CN103137496B (zh) 半导体装置及半导体装置的制造方法
CN103066126B (zh) 半导体装置
JP2022024159A (ja) 半導体装置
CN103035735B (zh) 半导体装置及半导体装置的制造方法
JP2022079465A (ja) 半導体装置
CN103187262B (zh) 半导体装置及其制造方法
CN103065969A (zh) 半导体装置以及半导体装置的制造方法
CN104380473A (zh) 半导体装置
CN103107200A (zh) 半导体装置
JP6199583B2 (ja) 半導体装置
JP5873324B2 (ja) 半導体装置の作製方法
JP6257900B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170718

Termination date: 20211220

CF01 Termination of patent right due to non-payment of annual fee