CN103066126B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103066126B
CN103066126B CN201210411681.1A CN201210411681A CN103066126B CN 103066126 B CN103066126 B CN 103066126B CN 201210411681 A CN201210411681 A CN 201210411681A CN 103066126 B CN103066126 B CN 103066126B
Authority
CN
China
Prior art keywords
film
dielectric film
electrode layer
transistor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210411681.1A
Other languages
English (en)
Other versions
CN103066126A (zh
Inventor
长隆之
越冈俊介
横山雅俊
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201710269210.4A priority Critical patent/CN107195676A/zh
Priority to CN201710269206.8A priority patent/CN107275223A/zh
Publication of CN103066126A publication Critical patent/CN103066126A/zh
Application granted granted Critical
Publication of CN103066126B publication Critical patent/CN103066126B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明的一个方式的课题是提供一种具有使用氧化物半导体的晶体管的可靠性高的半导体装置。在设置在玻璃衬底上的底栅结构的交错型晶体管的半导体装置中，在栅电极层上设置依次层叠其组成彼此不同的第一栅极绝缘膜及第二栅极绝缘膜的栅极绝缘膜。或者在底栅结构的交错型的晶体管中，在玻璃衬底和栅电极层之间设置保护绝缘膜。将在第一栅极绝缘膜与第二栅极绝缘膜之间的界面处或在栅电极层与栅极绝缘膜之间的界面处的包含在玻璃衬底中的金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。

Description

半导体装置
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
另外，本说明书中的半导体装置是指通过利用半导体特性而能够工作的所有装置，因此电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
通过利用形成在具有绝缘表面的衬底上的半导体薄膜来构成晶体管（也称为薄膜晶体管（TFT））的技术引人注目。该晶体管被广泛地应用于如集成电路（IC）及图像显示装置（显示装置）等的电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料是众所周知的。作为其他材料，氧化物半导体受到关注。
此外，在显示装置中，作为具有透光性的构件适当地使用玻璃衬底。
例如，已公开了使用在玻璃衬底上使用由包含铟（In）、镓（Ga）及锌（Zn）的非晶氧化物（In-Ga-Zn-O类非晶氧化物）构成的半导体层的晶体管（参照专利文献1）。
[专利文献1]日本专利申请公开2011-181801号公报
另外，在具有使用氧化物半导体的晶体管的半导体装置中，对制品化来说，实现高可靠性是重要的。
尤其是，半导体装置的电特性的变动及降低是导致可靠性的降低的主要原因。
发明内容
鉴于这样问题，本发明的课题之一是提供一种具有使用氧化物半导体的晶体管的可靠性高的半导体装置。
在具有设置在玻璃衬底上的底栅结构的交错型晶体管的半导体装置中，在栅电极层与氧化物半导体膜之间至少设置第一栅极绝缘膜和第二栅极绝缘膜。使设置在栅电极层一侧的第一栅极绝缘膜和设置在氧化物半导体膜一侧的第二栅极绝缘膜的组成不同。并且，将第一栅极绝缘膜与第二栅极绝缘膜之间的界面处的包含在玻璃衬底中的第一金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。
作为第一栅极绝缘膜，可以使用薄膜的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。第一栅极绝缘膜可以具有单层结构或叠层结构。第一栅极绝缘膜的厚度薄，可以将其设定为30nm以上且50nm以下。
第一栅极绝缘膜设置在玻璃衬底与第二栅极绝缘膜及氧化物半导体膜之间，因此可以防止第一金属元素扩散到第二栅极绝缘膜及氧化物半导体膜。
在具有设置在玻璃衬底上的底栅结构的交错型晶体管的半导体装置中，通过在玻璃衬底和栅电极层之间设置保护绝缘膜，将栅电极层与栅极绝缘膜之间的界面处的包含在玻璃衬底中的第二金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。
作为保护绝缘膜，可以使用氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。保护绝缘膜可以具有单层结构或叠层结构，例如，也可以从玻璃衬底一侧层叠氮化物绝缘膜以及氧化物绝缘膜。
保护绝缘膜设置在玻璃衬底与晶体管之间，因此可以防止包含在玻璃衬底中的第二金属元素扩散到晶体管。
上述包含在玻璃衬底的第一金属元素是主要构成第一栅极绝缘膜及第二栅极绝缘膜的元素以外的元素，并是指从玻璃衬底扩散的元素。
上述包含在玻璃衬底的第二金属元素是主要构成栅电极层及栅极绝缘膜的元素以外的元素，并是指从玻璃衬底扩散的元素。
作为为了不损失晶体管的可靠性（特性的稳定性）应该降低的第一金属元素及第二金属元素，有钠、铝、镁、钙、锶、钡，并且优选将包含在玻璃衬底中的其他元素的硅及硼降低到与上述金属元素相同的水平。
因为可以防止导致晶体管的电特性的降低及变动的主要原因的包含在玻璃衬底中的第一金属元素或第二金属元素的扩散，所以能够给晶体管赋予稳定的电特性。
因此，可以提供一种包含使用氧化物半导体膜的具有稳定的电特性的晶体管的可靠性高的半导体装置。
本说明书所公开的发明的结构的一个方式是一种半导体装置，该半导体装置在玻璃衬底上包括栅电极层、栅电极层上的第一栅极绝缘膜、在第一栅极绝缘膜上依次层叠的具有与第一栅极绝缘膜不同的组成的第二栅极绝缘膜、氧化物半导体膜、源电极层以及漏电极层，其中第一栅极绝缘膜与第二栅极绝缘膜之间的界面处的包含在玻璃衬底中的第一金属元素的浓度为5×1018atoms/cm3以下。
本说明书所公开的发明的结构的其他一个方式是一种半导体装置，该半导体装置在玻璃衬底上包括栅电极层、栅电极层上的第一栅极绝缘膜、在第一栅极绝缘膜上依次层叠的具有与第一栅极绝缘膜不同的组成的第二栅极绝缘膜、氧化物半导体膜、与重叠于栅电极层的氧化物半导体膜接触的绝缘层、源电极层以及漏电极层，其中第一栅极绝缘膜与第二栅极绝缘膜之间的界面处的包含在玻璃衬底中的第一金属元素的浓度为5×1018atoms/cm3以下。
本说明书所公开的发明的结构的其他一个方式是一种半导体装置，该半导体装置在玻璃衬底上包括保护绝缘膜、保护绝缘膜上的栅电极层、在栅电极层上依次层叠的栅极绝缘膜、氧化物半导体膜、源电极层以及漏电极层，其中栅电极层与栅极绝缘膜之间的界面处的包含在玻璃衬底中的第二金属元素的浓度为5×1018atoms/cm3以下。
本说明书所公开的发明的结构的其他一个方式是一种半导体装置，该半导体装置在玻璃衬底上包括保护绝缘膜、保护绝缘膜上的栅电极层、在栅电极层上依次层叠的栅极绝缘膜、氧化物半导体膜、与重叠于栅电极层的氧化物半导体膜接触的绝缘层、源电极层以及漏电极层，其中栅电极层与栅极绝缘膜之间的界面处的包含在玻璃衬底中的第二金属元素的浓度为5×1018atoms/cm3以下。
本发明的一个方式涉及一种半导体装置，该半导体装置具有晶体管或包含晶体管的电路。例如，本发明的一个方式涉及一种半导体装置，该半导体装置具有其沟道形成区由氧化物半导体形成的晶体管或由该晶体管形成的电路。例如，本发明的一个方式涉及：LSI；CPU；安装在电源电路中的功率装置；包括存储器、闸流晶体管、转换器以及图像传感器等的半导体集成电路；以及作为部件安装有以液晶显示面板为代表的电光学装置或具有发光元件的发光显示装置的电子设备。
本发明的一个方式提供一种具有使用氧化物半导体的晶体管的可靠性高的半导体装置。
附图说明
图1A和图1B是说明半导体装置的一个方式的平面图及截面图；
图2A至图2E是说明半导体装置的制造方法的一个方式的截面图；
图3A和图3B是说明半导体装置的一个方式的平面图及截面图；
图4A和图4B是说明半导体装置的一个方式的平面图及截面图；
图5A至图5C是说明半导体装置的一个方式的平面图；
图6A和图6B是说明半导体装置的一个方式的平面图及截面图；
图7A和图7B是说明半导体装置的一个方式的截面图；
图8A和图8B是说明半导体装置的一个方式的电路图及截面图；
图9A至图9C是示出电子设备的图；
图10A至图10C是示出电子设备的图；
图11A和图11B是说明半导体装置的一个方式的平面图及截面图；
图12A至图12E是说明半导体装置的制造方法的一个方式的截面图；
图13A和图13B是说明半导体装置的一个方式的平面图及截面图；
图14A和图14B是说明半导体装置的一个方式的平面图及截面图；
图15A和图15B是说明半导体装置的一个方式的平面图及截面图；
图16A和图16B是说明半导体装置的一个方式的截面图；
图17A和图17B是说明半导体装置的一个方式的电路图及截面图。
具体实施方式
下面，参照附图详细地说明本说明书所公开的发明的实施方式。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本说明书所公开的发明的方式及详细内容可以被变换为各种各样的形式而不局限于以下说明。并且，本说明书所公开的发明不应被看作仅限定于以下实施方式的描述内容。另外，为了方便起见附加了第一、第二等序数词，其并不表示工序顺序或叠层顺序。此外，本说明书中的序数不表示特定发明的事项的固有名称。
实施方式1
在本实施方式中，使用图1A和图1B说明半导体装置及半导体装置的制造方法的一个方式。在本实施方式中，作为半导体装置的一个例子示出具有氧化物半导体膜的晶体管。
晶体管既可以采用形成一个沟道形成区的单栅结构，又可以采用形成两个沟道形成区的双栅（double-gate）结构，还可以采用形成三个沟道形成区的三栅结构。或者，也可以是具有隔着栅极绝缘膜配置在沟道形成区上下的两个栅电极层的双栅型。
图1A和图1B所示的晶体管440是底栅结构的一种的称为反交错型晶体管的晶体管的一个例子。图1A是平面图，沿着图1A中的链式线V-Z截断的截面相当于图1B。
如晶体管440的沟道长度方向的截面图的图1B所示那样，在包括晶体管440的半导体装置中，在玻璃衬底400上设置有栅电极层401且以覆盖栅电极层401的方式设置有第一栅极绝缘膜436。该半导体装置在第一栅极绝缘膜436上包括第二栅极绝缘膜402、氧化物半导体膜403、源电极层405a以及漏电极层405b。此外，设置有覆盖晶体管440的绝缘膜407。
在栅电极层401与氧化物半导体膜403之间至少设置第一栅极绝缘膜436和第二栅极绝缘膜402。使设置在栅电极层401一侧的第一栅极绝缘膜436与设置在氧化物半导体膜403一侧的第二栅极绝缘膜402的组成不同。并且，将第一栅极绝缘膜436与第二栅极绝缘膜402之间的界面处的包含在玻璃衬底400中的第一金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。此外，上述包含在玻璃衬底400中的第一金属元素是主要构成第一栅极绝缘膜436及第二栅极绝缘膜402的元素以外的元素，并是指从玻璃衬底400扩散的元素。
上述包含在玻璃衬底400中的第一金属元素的浓度是通过使用二次离子质谱分析法（SIMS：Secondary Ion Mass Spectrometry）而测量的。
作为第一栅极绝缘膜436，可以使用薄膜的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。第一栅极绝缘膜436的厚度薄，可以将其设定为30nm以上且50nm以下。第一栅极绝缘膜436可以具有单层结构或叠层结构。
此外，作为用来防止来自玻璃衬底400的杂质的扩散的第一栅极绝缘膜436，可以使用包含选自钛（Ti）、钼（Mo）、钨（W）、铪（Hf）、钽（Ta）、镧（La）、锆（Zr）、镍（Ni）、镁（Mg）、钡（Ba）和铝（Al）的金属元素中的任何一种以上的金属氧化物绝缘膜（例如，氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镁膜、氧化锆膜、氧化镧膜、氧化钡膜）或以上述金属元素为成分的金属氮化物绝缘膜（氮化铝膜、氮氧化铝膜）。此外，作为第一栅极绝缘膜436还可以使用氧化镓膜、In-Zr-Zn类氧化物膜、In-Fe-Zn类氧化物膜以及In-Ce-Zn类氧化物膜等。
作为包含在玻璃衬底400中的第一金属元素示出如下金属元素。例如，当玻璃衬底400为碱石灰玻璃时，因为碱石灰玻璃的成分是氧化硅（SiO2）、碳酸钠（Na2CO3）、碳酸钙（CaCO3），所以作为金属元素，钠及钙等是对象的元素。此外，当玻璃衬底400属于用于液晶显示器等的显示面板的所谓的无碱玻璃衬底（不使用碱的玻璃）时，其成分是SiO2、Al2O3、B2O3、RO（R是二价的金属元素，即镁、钙、锶、钡），因此作为金属元素，铝、镁、钙、锶、钡是对象的元素。
总之，作为为了不损失晶体管的可靠性（特性的稳定性）应该降低的金属元素，有钠、铝、镁、钙、锶、钡，并且优选将包含在玻璃衬底中的其他元素的硅及硼降低到与上述金属元素相同的水平。
因为第一栅极绝缘膜436设置在玻璃衬底400与第二栅极绝缘膜402及氧化物半导体膜403之间，所以可以防止包含在玻璃衬底400中的第一金属元素扩散到第二栅极绝缘膜402及氧化物半导体膜403。
此外，当在第一栅极绝缘膜436上设置如氮化硅膜那样的致密的绝缘膜时，也可以防止对晶体管440的包含在玻璃衬底400中的钠等可动离子的扩散。
因为可以防止导致晶体管440的电特性的降低及变动的主要原因的包含在玻璃衬底400中的第一金属元素的扩散，所以能够给晶体管440赋予稳定的电特性。
当这些金属元素存在于栅电极层周边时，在栅极绝缘膜或栅电极层与栅极绝缘膜之间的界面处产生缺陷，并且由于电荷被俘获在该缺陷而可能导致晶体管的电特性的变动。例如，正电荷被俘获在栅电极层周边时，有晶体管的电特性变动为常导通的方向的担忧。此外，如果钠那样的可动离子包含在栅极绝缘膜中，当对栅电极层施加正偏压时，正可动离子迁移到栅极绝缘膜与氧化物半导体膜之间的界面，则导致晶体管的电特性变动为常导通的方向。因此，为了使晶体管的电特性稳定化，防止这样的被认为造成坏影响的金属元素从玻璃衬底侵入到栅极绝缘膜一侧是有效的。
因此，可以提供一种可靠性高的半导体装置，该半导体装置包含使用氧化物半导体膜403且具有稳定的电特性的晶体管440。
作为用于氧化物半导体膜403的氧化物半导体，至少包含铟（In）。尤其是，优选包含In和锌（Zn）。此外，作为用来减小使用该氧化物半导体膜的晶体管的电特性的不均匀的稳定剂（stabilizer），优选除上述元素以外还具有镓（Ga）。此外，作为稳定剂优选具有锡（Sn）。另外，作为稳定剂优选具有铪（Hf）。此外，作为稳定剂优选具有铝（Al）。此外，作为稳定剂优选具有锆（Zr）。
另外，作为其它稳定剂，也可以具有镧系元素的镧（La）、铈（Ce）、镨（Pr）、钕（Nd）、钐（Sm）、铕（Eu）、钆（Gd）、铽（Tb）、镝（Dy）、钬（Ho）、铒（Er）、铥（Tm）、镱（Yb）、镥（Lu）中的一种或多种。
例如，作为氧化物半导体，可以使用：氧化铟、氧化锡、氧化锌；二元金属氧化物的In-Zn类氧化物、In-Mg类氧化物、In-Ga类氧化物；三元金属氧化物的In-Ga-Zn类氧化物（也称为IGZO）、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物；以及四元金属氧化物的In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
此外，在此，例如，In-Ga-Zn类氧化物是指作为主要成分具有In、Ga、Zn的氧化物，对In、Ga、Zn的比率没有限制。此外，也可以包含In、Ga、Zn以外的金属元素。
另外，作为氧化物半导体，也可以使用以InMO3（ZnO）m（m＞0，且m不是整数）表示的材料。注意，M表示选自Ga、Fe、Mn和Co中的一种金属元素或多种金属元素。另外，作为氧化物半导体，也可以使用以In2SnO5（ZnO）n（n＞0，且n是整数）表示的材料。
例如，可以使用其原子数比为In∶Ga∶Zn＝1∶1∶1（＝1/3∶1/3∶1/3）、In∶Ga∶Zn＝2∶2∶1（＝2/5∶2/5∶1/5）或In:Ga:Zn＝3:1:2(＝1/2:1/6:1/3)的In-Ga-Zn类氧化物或近于该组成的氧化物。或者，优选使用其原子数比为In∶Sn∶Zn＝1∶1∶1（＝1/3∶1/3∶1/3）、In∶Sn∶Zn＝2∶1∶3（＝1/3∶1/6∶1/2）或In∶Sn∶Zn＝2∶1∶5（＝1/4∶1/8∶5/8）的In-Sn-Zn类氧化物或近于该组成的氧化物。
但是，包含铟的氧化物半导体不局限于此，可以根据所需要的半导体特性（迁移率、阈值、不均匀性等）而使用适当的组成的氧化物半导体。另外，优选采用适当的载流子浓度、杂质浓度、缺陷密度、金属元素及氧的原子数比、原子间距离、密度等，以得到所需要的半导体特性。
例如，使用In-Sn-Zn类氧化物可以较容易获得较高的迁移率。但是，当使用In-Ga-Zn类氧化物时也可以通过降低块内缺陷密度提高迁移率。
另外，例如In、Ga、Zn的原子数比为In:Ga:Zn＝a:b:c（a+b+c1）的氧化物的组成在原子数比为In:Ga:Zn＝A:B:C（A+B+C＝1）的氧化物的组成的附近是指a、b、c满足如下算式：（a-A）2+（b-B）2+（c-C）2≤r2。r例如可以为0.05。其他氧化物也是同样的。
氧化物半导体膜403处于单晶、多晶（也称为polycrystal）或非晶等状态。
氧化物半导体膜优选是CAAC-OS（C Axis Aligned Crystalline OxideSemiconductor：C轴取向结晶氧化物半导体）膜。
CAAC-OS膜不是完全的单晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有结晶部的结晶-非晶混合相结构的氧化物半导体膜。另外，在很多情况下，该结晶部的尺寸为能够容纳在一边短于100nm的立方体内的尺寸。另外，在使用透射电子显微镜（TEM:Transmission Electron Microscope）观察时的图像中，包括在CAAC-OS膜中的非晶部与结晶部的边界不明确。此外，利用TEM在CAAC-OS膜中观察不到晶界（grain boundary）。因此，在CAAC-OS膜中，起因于晶界的电子迁移率的降低得到抑制。
包括在CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或表面的法线向量的方向上一致，在从垂直于ab面的方向看时具有三角形或六角形的原子排列，且在从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。另外，不同结晶部的a轴及b轴的方向也可以彼此不同。在本说明书中，在只记载“垂直”时，也包括85°以上且95°以下的范围。另外，在只记载“平行”时，也包括-5°以上且5°以下的范围。
另外，在CAAC-OS膜中，结晶部的分布也可以不均匀。例如，在CAAC-OS膜的形成过程中，在从氧化物半导体膜的表面一侧进行结晶生长时，与被形成面附近相比，有时在表面附近结晶部所占的比例高。另外，通过对CAAC-OS膜添加杂质，有时在该杂质添加区中结晶部产生非晶化。
因为包括在CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或表面的法线向量的方向上一致，所以有时根据CAAC-OS膜的形状（被形成面的截面形状或表面的截面形状）朝向彼此不同的方向。另外，结晶部的c轴方向是平行于形成CAAC-OS膜时的被形成面的法线向量或表面的法线向量的方向。通过进行成膜或在成膜之后进行加热处理等的晶化处理来形成结晶部。
使用CAAC-OS膜的晶体管可以降低因照射可见光或紫外光而产生的电特性变动。因此，该晶体管的可靠性高。
另外，也可以用氮取代构成氧化物半导体膜的氧的一部分。
另外，如CAAC-OS那样具有结晶部的氧化物半导体可以进一步降低块体内缺陷，通过提高表面的平坦性，可以得到处于非晶状态的氧化物半导体的迁移率以上的迁移率。为了提高表面的平坦性，优选在平坦的表面上形成氧化物半导体，具体地说，优选的是，在平均面粗糙度（Ra）为1nm以下，更优选为0.3nm以下，进一步优选为0.1nm以下的表面上形成氧化物半导体。
Ra是将JIS B0601：2001（ISO4287：1997）中定义的算术平均粗糙度扩大为三维以使其能够应用于曲面，可以将它表示为“将从基准面到指定面的偏差的绝对值平均而得的值”，以如下公式）定义。
在此，指定面是指作为粗糙度测量的对象的表面，并且是由坐标（（x1，y1，f（x1，y1））、（x1，y2，f（x1，y2））、（x2，y1，f（x2，y1））、（x2，y2，f（x2，y2））的四个点表示的四角形的区域。当将指定面投影到xy平面时，由S0表示投影的长方形的面积，并且由Z0表示基准面的高度（指定面的平均高度）。可以利用原子力显微镜（AFM:Atomic Force Microscope）测量Ra。
但是，因为在本实施方式说明的晶体管440具有底栅结构，所以在氧化物半导体膜的下方存在有玻璃衬底400、栅电极层401以及第二栅极绝缘膜402。因此，也可以为了得到上述平坦的表面，在形成栅电极层401以及第二栅极绝缘膜402之后进行CMP处理等平坦化处理。
将氧化物半导体膜403的厚度设定为1nm以上且30nm以下（优选为5nm以上且10nm以下），并可以适当地使用溅射法、MBE（Molecular Beam Epitaxy：分子束外延）法、CVD法、脉冲激光沉积法、ALD（Atomic Layer Deposition：原子层沉积）法等。另外，还可以使用在以大致垂直于溅射用靶材表面的方式设置有多个衬底表面的状态下进行成膜的溅射装置形成氧化物半导体膜403。
CAAC-OS膜例如使用作为多晶的氧化物半导体溅射用靶材，且利用溅射法形成。当离子碰撞到该溅射用靶材时，有时包含在溅射用靶材中的结晶区从a-b面劈开，即具有平行于a-b面的面的平板状或颗粒状的溅射粒子剥离。此时，通过该平板状的溅射粒子保持结晶状态到达衬底，可以形成CAAC-OS膜。
另外，为了形成CAAC-OS膜，优选应用如下条件。
通过降低成膜时的杂质的混入，可以抑制因杂质导致的结晶状态的损坏。例如，降低存在于成膜室内的杂质（氢、水、二氧化碳及氮等）的浓度即可。另外，降低成膜气体中的杂质浓度即可。具体而言，使用露点为-80℃以下，优选为-100℃以下的成膜气体。
另外，通过增高成膜时的衬底加热温度，在溅射粒子到达衬底之后发生溅射粒子的迁移。具体而言，在将衬底加热温度设定为100℃以上且740℃以下，优选为200℃以上且500℃以下的状态下进行成膜。通过增高成膜时的衬底加热温度，当平板状的溅射粒子到达衬底时，在衬底上发生迁移，溅射粒子的平坦的面附着到衬底。
另外，优选的是，通过增高成膜气体中的氧比例并对功率进行最优化，减轻成膜时的等离子体损伤。将成膜气体中的氧比例设定为30vol.％以上，优选为100vol.％。
以下，作为溅射用靶材的一个例子示出In-Ga-Zn-O化合物靶材。
将InOx粉末、GaOY粉末及ZnOZ粉末以规定的摩尔数比混合，进行加压处理，然后在1000℃以上且1500℃以下的温度下进行加热处理，由此得到作为多晶的In-Ga-Zn-O化合物靶材。另外，X、Y及Z为任意正数。在此，InOx粉末、GaOY粉末及ZnOZ粉末的规定的摩尔数比例如为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或3:1:2。另外，粉末的种类及其混合的摩尔数比率可以根据所制造的溅射用靶材适当地改变。
图2A至图2E示出具有晶体管440的半导体装置的制造方法的一个例子。
对可用作玻璃衬底400的衬底没有特别的限制，但是玻璃衬底400需要至少具有能够承受后面进行的加热处理的程度的耐热性。例如，可以使用硼硅酸钡玻璃和硼硅酸铝玻璃等。
也可以对玻璃衬底400进行加热处理。例如，通过使用高温的气体进行加热处理的GRTA（Gas Rapid Thermal Anneal：气体快速热退火）装置，以650℃进行一分钟至五分钟的加热处理，即可。此外，作为GRTA中的高温气体，使用氩等稀有气体或氮那样的通过加热处理不与被处理物起反应的惰性气体。此外，通过使用电炉，以500℃进行三十分钟至一小时的加热处理，即可。
接着，在玻璃衬底400上形成导电膜，对该导电剂膜进行蚀刻来形成栅电极层401（参照图2A）。另外，导电膜的蚀刻可以使用干蚀刻和湿蚀刻中的一方或双方。
栅电极层401可以使用钼、钛、钽、钨、铝、铜、铬、钕及钪等金属材料或以上述金属材料为主要成分的合金材料形成。此外，作为栅电极层401可以使用以掺杂了磷等杂质元素的多晶硅膜为代表的半导体膜、硅化镍等硅化膜。栅电极层401既可以采用单层结构或叠层结构。
另外，栅电极层401的材料也可以使用氧化铟氧化锡、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、氧化铟氧化锌以及添加有氧化硅的铟锡氧化物等导电材料。此外，也可以采用上述导电材料与上述金属材料的叠层结构。
此外，作为栅电极层401，可以使用包含氮的金属氧化物膜，具体地说，包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜以及金属氮化膜InN、SnN等）。当这些膜具有5eV（电子伏特），优选具有5.5eV（电子伏特）以上的功函数且将它们用作栅电极层时，可以使晶体管的电特性的阈值电压成为正值，而可以实现所谓的常截止型（normally off）的开关元件。
在本实施方式中，利用溅射法形成100nm厚的钨膜。
此外，也可以在形成栅电极层401之后，对玻璃衬底400及栅电极层401进行加热处理。例如，通过GRTA装置，以650℃进行一分钟至五分钟的加热处理，即可。此外，通过使用电炉，以500℃进行三十分钟至一小时的加热处理，即可。
接着，以覆盖栅电极层401的方式设置第一栅极绝缘膜436（参照图2B）。
作为第一栅极绝缘膜436，可以使用通过等离子体CVD法或溅射法等形成的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。第一栅极绝缘膜436可以具有单层结构或叠层结构。
此外，作为用来防止来自玻璃衬底400的杂质的扩散的第一栅极绝缘膜436，可以使用包含选自钛（Ti）、钼（Mo）、钨（W）、铪（Hf）、钽（Ta）、镧（La）、锆（Zr）、镍（Ni）、镁（Mg）、钡（Ba）和铝（Al）的金属元素中的任何一种以上的金属氧化物绝缘膜（例如，氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镁膜、氧化锆膜、氧化镧膜、氧化钡膜）或以上述金属元素为成分的金属氮化物绝缘膜（氮化铝膜、氮氧化铝膜）。此外，作为第一栅极绝缘膜436还可以使用氧化镓膜、In-Zr-Zn类氧化物膜、In-Fe-Zn类氧化物膜以及In-Ce-Zn类氧化物膜等。
在本实施方式中，作为第一栅极绝缘膜436使用利用等离子体CVD法形成的30nm厚的氮化硅膜。
接着，在第一栅极绝缘膜436上形成第二栅极绝缘膜402。
因为栅电极层401被第一栅极绝缘膜436覆盖，所以即使在形成栅电极层401的蚀刻工序中包含在玻璃衬底400的第一金属元素附着在栅电极层401的表面，也可以防止其扩散到第二栅极绝缘膜402。
将第二栅极绝缘膜402的厚度设定为1nm以上且20nm以下，并可以适当地利用溅射法、MBE法、CVD法、脉冲激光沉积法、ALD法等。另外，还可以使用在以大致垂直于溅射用靶材表面的方式设置有多个衬底表面的状态下进行成膜的溅射装置形成第二栅极绝缘膜402。
第二栅极绝缘膜402可以使用氧化硅膜、氧化镓膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜或氮氧化硅膜形成。
此外，通过作为第二栅极绝缘膜402的材料使用氧化铪膜、氧化钇膜、硅酸铪膜（HfSixOy（x＞0，y＞0））、添加有氮的硅酸铪膜（HfSiOxNy（x＞0、y＞0））、铝酸铪膜（HfAlxOy（x＞0、y＞0））以及氧化镧膜等high-k材料，可以降低栅极泄漏电流。而且，第二栅极绝缘膜402可以具有单层结构或叠层结构。
第二栅极绝缘膜402优选在接触于氧化物半导体膜403的部分含有氧。尤其是，第二栅极绝缘膜402优选在其膜中（块体中）存在至少超过化学计量组成的量的氧，例如，当作为第二栅极绝缘膜402使用氧化硅膜时，使用SiO2+α（注意，α＞0）的膜。
通过以与氧化物半导体膜403接触的方式设置用作氧供应源的包含大量（过量）氧的第二栅极绝缘膜402，可以从该第二栅极绝缘膜402对氧化物半导体膜403供应氧。也可以通过在氧化物半导体膜403与第二栅极绝缘膜402的至少一部分接触的状态下进行加热处理，对氧化物半导体膜403供应氧。
通过对氧化物半导体膜403供应氧，可以填补膜中的氧缺损。并且，第二栅极绝缘膜402优选考虑到制造的晶体管的尺寸或第二栅极绝缘膜402的台阶覆盖性来形成。
在本实施方式中，利用高密度等离子体CVD法形成200nm厚的氧氮化硅膜。
此外，也可以在形成第二栅极绝缘膜402之后，对玻璃衬底400、栅电极层401、第一栅极绝缘膜436以及第二栅极绝缘膜402进行加热处理。例如，通过GRTA装置，以650℃进行一分钟至五分钟的加热处理，即可。此外，通过使用电炉，以500℃进行三十分钟至一小时的加热处理，即可。
接着，在第二栅极绝缘膜402上形成氧化物半导体膜403（参照图2C）。
在氧化物半导体膜403的形成工序中，为了尽量不使氧化物半导体膜403包含氢或水，作为形成氧化物半导体膜403的预处理，优选在溅射装置的预热室内对形成有第二栅极绝缘膜402的衬底进行预热，来使吸附到衬底及第二栅极绝缘膜402的氢、水分等的杂质脱离并进行排气。另外，作为设置在预热室中的排气单元优选使用低温泵。
可以对在第二栅极绝缘膜402中与氧化物半导体膜403接触而形成的区域进行平坦化处理。对平坦化处理没有特别的限制，可以使用抛光处理（例如，化学机械抛光法（Chemical Mechanical Polishing：CMP））、干蚀刻处理、等离子体处理。
作为等离子体处理，例如可以进行导入氩气来产生等离子体的反溅射。反溅射是指使用RF电源在氩气气氛下对衬底一侧施加电压来在衬底附近形成等离子体以进行表面改性的方法。另外，也可以使用氮气气氛、氦气气氛、氧气气氛等代替氩气气氛。通过进行反溅射，可以去除附着在第二栅极绝缘膜402的表面上的粉状物质（也称为微粒、尘屑）。
作为平坦化处理，既可以进行多次的抛光处理、干蚀刻处理以及等离子体处理，又可以组合上述处理而进行平坦化处理。另外，当组合上述处理而进行平坦化处理时，对工序顺序也没有特别的限制，可以根据第二栅极绝缘膜402的表面的凹凸状态适当地设定。
另外，优选以在成膜时包含大量的氧的条件（例如，在氧为100％的气氛下利用溅射法进行成膜等）下形成氧化物半导体膜403，以使氧化物半导体膜403包含大量的氧（优选包括与氧化物半导体处于结晶状态时的化学计量组成比相比氧含量过剩的区域）。
此外，在本实施方式中，作为氧化物半导体膜403，通过使用具有AC电源装置的溅射装置的溅射法，形成35nm厚的In-Ga-Zn类氧化物膜（IGZO膜）。在本实施方式中，使用原子比为In:Ga:Zn＝1:1:1(＝1/3:1/3:1/3)的In-Ga-Zn类氧化物靶材。此外，成膜条件为如下：氧气及氩气气氛下（氧流量比率为50％）；压力为0.6Pa；电源功率为5kW；并且衬底温度为170℃。该成膜条件下的成膜速度为16nm/min。
作为在形成氧化物半导体膜403时使用的溅射气体，优选使用去除氢、水、羟基或氢化物等杂质的高纯度气体。
在保持为减压状态的成膜室中保持衬底。然后，在去除成膜室内的残留水分的同时导入去除氢和水分的溅射气体，使用上述靶材在玻璃衬底400上形成氧化物半导体膜403。为了去除成膜室内的残留水分，优选使用吸附型的真空泵，例如低温泵、离子泵、钛升华泵。此外，作为排气单元，也可以使用添加有冷阱的涡轮分子泵。因为在使用低温泵进行排气的成膜室中，例如对氢原子、水（H2O）等包含氢原子的化合物（更优选的是，还对包含碳原子的化合物）等进行排气，所以可以降低在该成膜室中形成的氧化物半导体膜403所包含的杂质的浓度。
另外，优选以不使第二栅极绝缘膜402暴露于大气的方式连续形成第二栅极绝缘膜402和氧化物半导体膜403。通过以不使第二栅极绝缘膜402暴露于大气的方式连续形成第二栅极绝缘膜402和氧化物半导体膜403，可以防止氢或水分等杂质附着于第二栅极绝缘膜402表面。
可以通过光刻工序将膜状的氧化物半导体膜加工为岛状的氧化物半导体膜来形成氧化物半导体膜403。
另外，也可以通过喷墨法形成用于形成岛状的氧化物半导体膜403的抗蚀剂掩模。当利用喷墨法形成抗蚀剂掩模时不需要光掩模，由此可以降低制造成本。
另外，氧化物半导体膜的蚀刻可以采用干蚀刻和湿蚀刻中的一方或两方。例如，作为用于氧化物半导体膜的湿蚀刻的蚀刻液，可以使用混合有磷酸、醋酸及硝酸的溶液等。此外，也可以使用ITO-07N（由日本关东化学株式会社制造）。此外，也可以通过利用ICP（Inductively Coupled Plasma：感应耦合等离子体）蚀刻法的干蚀刻对氧化物半导体膜进行蚀刻。
此外，也可以对氧化物半导体膜403进行用来去除过剩的氢（包括水及羟基）（脱水化或脱氢化）的加热处理。将加热处理的温度设定为300℃以上且700℃以下或小于衬底的应变点。加热处理可以在减压下或氮气气氛下等进行。
另外，在作为氧化物半导体膜403使用结晶氧化物半导体膜的情况下，也可以进行用来结晶化的加热处理。
在本实施方式中，将衬底放进加热处理装置的一种的电炉中，且在氮气气氛下以450℃对氧化物半导体膜403进行一小时的加热处理，并且在氮气及氧气气氛下以450℃对氧化物半导体膜403进行一小时的加热处理。
此外，加热处理装置不局限于电炉，还可以利用来自电阻发热体等的发热体的热传导或热辐射对被处理物进行加热的装置。例如，可以使用GRTA（Gas Rapid ThermalAnneal：气体快速热退火）装置、LRTA（Lamp Rapid Thermal Anneal：灯快速热退火）装置等的RTA（Rapid Thermal Anneal：快速热退火）装置。LRTA装置是利用从灯如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等发出的光（电磁波）的辐射加热被处理物的装置。GRTA装置是使用高温的气体进行加热处理的装置。作为高温气体，使用如氩等的稀有气体或氮那样的不因加加热处理而与被处理物产生反应的惰性气体。
例如，作为加热处理，也可以进行如下GRTA，即将衬底放入到加热为650℃至700℃的高温的惰性气体中，在加热几分钟之后，从惰性气体中取出衬底。
此外，在加热处理中，优选氮或氦、氖、氩等的稀有气体中不包含水、氢等。或者，优选将导入加热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为6N（99.9999％）以上，优选设定为7N（99.99999％）以上（即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下）。
另外，可以在利用加热处理对氧化物半导体膜403进行加热之后，对该炉内导入高纯度的氧气、高纯度的一氧化二氮气体或超干燥空气（使用CRDS（cavity ring-down laserspectroscopy：光腔衰荡光谱法）方式的露点计进行测量时的水分量是20ppm（露点换算为-55℃）以下，优选的是1ppm以下，更优选的是10ppb以下的空气）。优选不使氧气或一氧化二氮气体中包含水、氢等。或者，优选将导入到加热处理装置中的氧气或一氧化二氮气体的纯度设定为6N以上，优选为7N以上（也就是说，将氧气或一氧化二氮气体中的杂质浓度设定为1ppm以下，优选设定为0.1ppm以下）。通过利用氧气或一氧化二氮气体的作用来供给由于脱水化或脱氢化处理的杂质排出工序而同时被减少的构成氧化物半导体的主要成分材料的氧，从而能够使氧化物半导体膜403高纯度化并I型（本征）化。
另外，进行用来脱水化或脱氢化的加热处理的时序既可以是形成膜状的氧化物半导体膜之后，又可以是形成岛状的氧化物半导体膜403之后。
另外，用来脱水化或脱氢化的加热处理既可以进行多次，又可以兼作其他加热处理。
通过在将氧化物半导体膜403加工为岛状之前且在膜状的氧化物半导体膜覆盖第二栅极绝缘膜402的状态下进行用来脱水化或脱氢化的加热处理，可以防止因加热处理而释放包含在第二栅极绝缘膜402中的氧，所以是优选的。
另外，也可以对进行了脱水化处理或脱氢化处理的氧化物半导体膜403导入氧（至少包含氧自由基、氧原子、氧离子中的任何一个），来将氧供应到膜中。
此外，由于脱水化或脱氢化处理，有可能构成氧化物半导体的主体成分材料的氧也同时脱离而减少。在氧化物半导体膜中，在氧脱离的部分存在有氧缺损，而起因于该氧缺损会产生导致晶体管的电特性变动的施主能级。
因此，优选向进行了脱水化或脱氢化处理的氧化物半导体膜导入氧（至少包含氧自由基、氧原子和氧离子中的任何一种）。通过向氧化物半导体膜供应氧，可以填补膜中的氧缺损。
通过对进行了脱水化处理或脱氢化处理的氧化物半导体膜403导入氧来将氧供应到膜中，从而能够使氧化物半导体膜403高纯度化并I型（本征）化。具有高纯度化且I型（本征）化的氧化物半导体膜403的晶体管的电特性变动被抑制，所以在电性上稳定。
作为氧的导入方法，可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法、等离子体处理等。
在对氧化物半导体膜403导入氧的工序中，氧的导入工序既可以对氧化物半导体膜403直接导入氧，也可以通过绝缘膜407等其他膜对氧化物半导体膜403导入氧。当通过其他膜导入氧时，使用离子注入法、离子掺杂法、等离子体浸没式离子注入法等即可，但是当对被露出的氧化物半导体膜403直接导入氧时，可以使用等离子体处理等。
优选可以在进行脱水化或脱氢化处理之后对氧化物半导体膜403导入氧，但是没有特别的限制。此外，也可以多次进行对上述进行了脱水化或脱氢化处理的氧化物半导体膜403的氧的导入。
优选的是，设置在晶体管中的氧化物半导体膜是包括与氧化物半导体处于结晶状态时的化学计量组成相比氧含量过剩的区域的膜。此时，氧含量超过氧化物半导体的化学计量组成。或者，氧含量超过单晶时的氧含量。有时在氧化物半导体的晶格之间存在氧。
通过从氧化物半导体去除氢或水分来使该氧化物半导体高纯度化，使得尽量不包含杂质，并且供应氧来填补氧缺损，从而可以制造I型（本征）的氧化物半导体或无限接近于I型（本征）的氧化物半导体。由此，可以使氧化物半导体的费米能级（Ef）成为与本征费米能级（Ei）相同的水平。因此，通过将该氧化物半导体膜用于晶体管，可以降低起因于氧缺损的晶体管的阈值电压Vth的偏差、阈值电压的漂移ΔVth。
接着，在栅电极层401、第一栅极绝缘膜436、第二栅极绝缘膜402以及氧化物半导体膜403上形成成为源电极层及漏电极层（包括形成在与它们相同的层的布线）的导电膜。
作为导电膜，使用能够承受在后面的加热处理的材料。作为用于源电极层及漏电极层的导电膜，例如可以使用含有选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜或以上述元素为成分的金属氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）等。此外，还可以采用在Al、Cu等的金属膜的下侧和上侧的一方或双方层叠Ti、Mo、W等高熔点金属膜或它们的金属氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）的结构。另外，作为用于源电极层及漏电极层的导电膜，也可以使用导电金属氧化物来形成。作为导电金属氧化物，可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化铟氧化锡（In2O3-SnO2）、氧化铟氧化锌（In2O3-ZnO）或使这些金属氧化物材料中包含氧化硅的材料。
通过光刻工序在导电膜上形成抗蚀剂掩模，并且选择性地进行蚀刻来形成源电极层405a及漏电极层405b（参照图2D）。在形成源电极层405a及漏电极层405b之后去除抗蚀剂掩模。
对形成抗蚀剂掩模时的曝光，优选使用紫外线、KrF激光、ArF激光。根据在氧化物半导体膜403上相邻的源电极层405a的下端部与漏电极层405b的下端部之间的间隔宽度而决定在后面形成的晶体管440的沟道长度L。另外，当进行沟道长度L短于25nm的曝光时，优选使用波长极短，即几nm至几十nm的极紫外线（Extreme Ultraviolet）进行形成抗蚀剂掩模时的曝光。使用极紫外线的曝光的分辨率高且其聚焦深度也大。因此，也可以将在后面形成的晶体管的沟道长度L设定为10nm以上且1000nm以下，而可以使电路的工作速度高速化。
为了降低光刻工序中的所使用的光掩模的数量以及光刻的步骤数，可以使用由多色调掩模（multi-tone mask）形成的抗蚀掩模来进行蚀刻，所述多色调掩模是光照掩模，光穿透多色调掩模以具有各种光强度。由于使用多色调掩模形成的抗蚀掩模具有各种厚度且可以通过蚀刻来进一步改变形状。因此，所述抗蚀掩模可用于各种蚀刻步骤，从而加工成不同的图案。因此，通过使用一个多色调掩模，可以形成与至少两种不同的图案相对应的抗蚀掩模。从而，可以减少光照掩模的数量，并且相应的光刻工序的数量也可以减少，从而可以实现制造工序的简化。
在本实施方式中，可以使用含有氯的气体，例如含有氯（Cl2）、三氯化硼（BCl3）、四氯化硅（SiCl4）、四氯化碳（CCl4）等的气体对导电膜进行蚀刻。或者，可使用含有氟的气体，例如含有四氟化碳（CF4）、六氟化硫（SF6）、三氟化氮（NF3）或三氟甲烷（CHF3）等的气体。此外，也可以使用对这些气体添加氦（He）、氩（Ar）等稀有气体的气体等。
作为蚀刻法，能够使用平行板型RIE（Reactive Ion Etching：反应离子蚀刻）法或ICP（Inductively Coupled Plasma：感应耦合等离子体）蚀刻法。适当地调节蚀刻条件（施加到线圈型电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等），以便可以蚀刻为所希望的加工形状。
在本实施方式中，作为导电膜使用通过溅射法形成的100nm厚的钛膜、400nm厚的铝膜和100nm厚的钛膜的叠层。作为导电膜的蚀刻，利用干蚀刻法对钛膜、铝膜和钛膜的叠层进行蚀刻来形成源电极层405a和漏电极层405b。
在本实施方式中，在第一蚀刻条件下对钛膜和铝膜的两层进行蚀刻，然后在第二蚀刻条件下去除另一个钛膜的单层。此外，第一蚀刻条件为如下：使用蚀刻气体（BCl3:Cl2＝750sccm:150sccm）；偏置功率为1500W；ICP电源功率为0W；压力为2.0Pa。第二蚀刻条件为如下：使用蚀刻气体（BCl3:Cl2＝700sccm:100sccm）；偏置功率为750W；ICP电源功率为0W；压力为2.0Pa。
另外，优选的是，当导电膜的蚀刻工序时，使蚀刻条件最适化以防止氧化物半导体膜403被蚀刻而被分断。但是，很难获得只对导电膜进行蚀刻而完全不对氧化物半导体膜403进行蚀刻的条件，当对导电膜进行蚀刻时，也有时氧化物半导体膜403的只有一部分被蚀刻，而氧化物半导体膜403成为具有槽部（凹部）的氧化物半导体膜。
通过上述工序，制造本实施方式的晶体管440。
在本实施方式中，在源电极层405a、漏电极层405b上以与氧化物半导体膜403接触的方式形成绝缘膜407（参照图2E）。
将绝缘膜407的厚度至少设定为1nm以上，并且适当地利用溅射法等的不使水、氢等杂质混入到绝缘膜407中的方法形成绝缘膜407。当绝缘膜407包含氢时，有可能氢进入到氧化物半导体膜403或者因氢所述氧化物半导体膜中的氧被提取，在这种情况下有氧化物半导体膜403中的背沟道(back channel)被低电阻化(N型化)，形成寄生沟道(parasiticchannel)。因此，为了使绝缘膜407尽量不包含氢，在成膜方法中不使用氢是重要的。
作为绝缘膜407，典型地可以使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镓膜、氮化硅膜、氮化铝膜、氮氧化硅膜以及氮氧化铝膜等无机绝缘膜的单层或叠层。
优选当作为脱水化或脱氢化处理进行加热工序时，向氧化物半导体膜403供应氧。通过向氧化物半导体膜403供应氧，可以补充膜中的氧缺损。
在本实施方式中，将绝缘膜407用作供应源而进行向氧化物半导体膜403的氧供应，因此示出作为绝缘膜407使用包含氧的氧化物绝缘膜（例如，氧化硅膜、氧氮化硅膜）的例子。当将绝缘膜407用作氧的供应源时，通过绝缘膜407采用包含大量（过剩）的氧的膜（优选为包括与结晶状态时的化学计量组成相比氧含量过剩的区域的膜），可以将绝缘膜407适当地用作氧的供应源。
在本实施方式中，作为绝缘膜407，通过溅射法形成300nm厚的氧化硅膜。将成膜时的衬底温度设定为室温以上且300℃以下，即可。在本实施方式中设定为100℃。可以在稀有气体（典型的是氩）气氛下、氧气气氛下或稀有气体和氧的混合气氛下，通过溅射法形成氧化硅膜。此外，作为靶材可以使用氧化硅靶材或硅靶材。例如，可以在包含氧的气氛下使用硅靶材并通过溅射法来形成氧化硅膜。
与形成氧化物半导体膜403时同样，为了去除残留在绝缘膜407的成膜室内的水分，优选使用吸附型的真空泵（低温泵等）。可以降低在使用低温泵排气的成膜室中形成的绝缘膜407所包含的杂质的浓度。此外，作为用来去除残留在绝缘膜407的成膜室内的水分的排气装置，也可以采用配备有冷阱的涡轮分子泵。
作为当形成绝缘膜407时使用的溅射气体，优选使用去除氢、水等杂质的高纯度气体。
接着，在其一部分（沟道形成区）接触于绝缘膜407的状态下，对氧化物半导体膜403进行加热工序。
将加热工序的温度设定为250℃以上且700℃以下、400℃以上且700℃以下或者低于衬底的应变点。例如，将衬底放进加热处理装置的一种的电炉中，且在氮气气氛下以250℃对氧化物半导体膜进行一小时的加热工序。
该加热工序可以使用与进行脱水化或脱氢化处理的加热工序相同的加热方法及加热装置。
在减压、氮、氧、超干燥空气（使用CRDS（cavity ring-down laser spectroscopy：光腔衰荡光谱法）方式的露点仪来测定时的水分量为20ppm（露点换算为-55℃）以下，优选为1ppm以下，更优选为10ppb以下的空气）或者稀有气体（氩、氦等）的气氛下进行加热工序，即可。但是，上述氮、氧、超干燥空气、稀有气体等的气氛优选不包含水、氢等。此外，优选将导入到加热处理装置中的氮、氧或稀有气体的纯度设定为6N（99.9999％）以上，优选设定为7N（99.99999％）以上（即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下）。
此外，因为在氧化物半导体膜403与包含氧的绝缘膜407接触的状态下进行加热工序，所以可以从包含氧的绝缘膜407将由于杂质的排除工序而同时减少的构成氧化物半导体膜403的主要成分材料之一的氧供给到氧化物半导体膜403。
此外，也可以在绝缘膜407上还设置致密性高的无机绝缘膜。例如，在绝缘膜407上利用溅射法形成氧化铝膜。通过提高氧化铝膜的密度（膜密度为3.2g/cm3以上，优选为3.6g/cm3以上），可以给晶体管440赋予稳定的电特性。可以通过卢瑟福背散射光谱法（RBS：Rutherford Backscattering Spectrometry）或X射线反射（XRR：X-Ray Reflection）测量膜密度。
可以作为设置在晶体管440上的绝缘膜407的氧化铝膜具有高遮断效果（阻挡效果），即，不使氢、水分等杂质和氧的双方透过膜的效果。
因此，氧化铝膜用作保护膜，而防止在制造工序中及制造之后成为电特性的变动原因的氢、水分等杂质混入到氧化物半导体膜403中，并防止从氧化物半导体膜403释放作为构成氧化物半导体的主要成分材料的氧。
此外，也可以形成平坦化绝缘膜以减少因晶体管440产生的表面凹凸。可以使用有机材料如聚酰亚胺树脂、丙烯酸树脂或苯并环丁烯类树脂作为平面化绝缘膜。此外，除上述有机材料之外，还可以使用低介电常数材料（low-k材料）等。另外，也可以层叠多个由上述材料形成的绝缘膜来形成平坦化绝缘膜。
例如，作为平坦化绝缘膜形成1500nm厚的丙烯酸树脂膜，即可。可以在利用涂敷法在晶体管440上涂敷丙烯酸树脂之后，进行焙烧（例如氮气气氛下、250℃、一小时）来形成丙烯酸树脂膜。
也可以在形成平坦化绝缘膜之后进行加热处理。例如，在氮气气氛下以250℃进行一小时的加热处理。
这样，也可以在形成晶体管440之后进行加热处理。此外，也可以多次进行加热处理。
因为第一栅极绝缘膜436设置在玻璃衬底400与第二栅极绝缘膜402及氧化物半导体膜403之间，所以可以防止包含在玻璃衬底400中的第一金属元素扩散到第二栅极绝缘膜402及氧化物半导体膜403。
因为可以防止导致晶体管440的电特性的降低及变动的主要原因的包含在玻璃衬底400中的第一金属元素的扩散，所以能够给晶体管440赋予稳定的电特性。
因此，可以提供一种包含使用氧化物半导体膜403的具有稳定的电特性的晶体管440的可靠性高的半导体装置。此外，也可以以高成品率制造可靠性高的半导体装置，而可以实现高生产化。
实施方式2
在本实施方式中，使用图3A和图3B说明半导体装置及半导体装置的制造方法的其他一个方式。与上述实施方式相同的部分或者具有与上述实施方式类似的功能的部分可以用上述实施方式类似的方法形成。与上述实施方式相同或类似的工序可以用上述实施方式类似的方法进行。因此，省略其反复说明。此外，省略相同部分的详细说明。
图3A和图3B所示的晶体管430是被称为沟道保护型（也称为沟道停止型）的底栅结构的一种的也称为反交错型晶体管的晶体管的一个例子。图3A是平面图，沿着图3A中的链式线X1-Y1截断的截面相当于图3B。
如晶体管430的沟道长度方向的截面图的图3B所示那样，在包括晶体管430的半导体装置中，在玻璃衬底400上设置有栅电极层401且以覆盖栅电极层401的方式设置有第一栅极绝缘膜436。该半导体装置在第一栅极绝缘膜436上包括第二栅极绝缘膜402、氧化物半导体膜403、源电极层405a以及漏电极层405b。此外，设置有与氧化物半导体膜403接触的绝缘层413。
在栅电极层401与氧化物半导体膜403之间至少设置第一栅极绝缘膜436和第二栅极绝缘膜402。使设置在栅电极层401一侧的第一栅极绝缘膜436与设置在氧化物半导体膜403一侧的第二栅极绝缘膜402的组成不同。并且，将第一栅极绝缘膜436与第二栅极绝缘膜402之间的界面处的包含在玻璃衬底400中的第一金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。
作为第一栅极绝缘膜436，可以使用薄膜的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。第一栅极绝缘膜436可以具有单层结构或叠层结构。第一栅极绝缘膜436的厚度薄，可以将其设定为30nm以上且50nm以下。
作为为了不损失晶体管430的可靠性（特性的稳定性）应该降低的金属元素，有钠、铝、镁、钙、锶、钡，并且优选将包含在玻璃衬底400中的其他元素的硅及硼降低到与上述金属元素相同的水平。
接触于氧化物半导体膜403的绝缘层413设置在与栅电极层401重叠的氧化物半导体膜403的沟道形成区上，并用作沟道保护膜。
通过设法与沟道形成区上重叠的绝缘层413的截面形状，具体地说通过设法端部的截面形状（锥形角或膜厚度等），可以缓和有可能发生在漏电极层405b的端部附近的电场集中，并且可以抑制晶体管430的开关特性的劣化。
具体地说，与沟道形成区上重叠的绝缘层413的截面形状为梯形或三角形，并且将截面形状的下端部的锥形角设定为60°以下，优选为45°以下，更优选为30°以下。通过设定为这样的角度范围，当将高的栅极电压施加到栅电极层401时，可以缓和有可能发生在漏电极层405b的端部附近的电场集中。
此外，将与沟道形成区上重叠的绝缘层413的厚度设定为0.3μm以下，优选为5nm以上且0.1μm以下。通过设定为这样的厚度范围，可以减小电场强度的峰值或者电场集中被分散而产生多个电场集中的部分，其结果是可以缓和有可能发生在漏电极层405b的端部附近的电场集中。
以下，示出具有晶体管430的半导体装置的制造方法的一个例子。
在具有绝缘表面的玻璃衬底400上形成导电膜，并对该导电膜进行蚀刻，来形成栅电极层401。在本实施方式中，利用溅射法形成100nm厚的钨膜。
接着，以覆盖栅电极层401的方式设置第一栅极绝缘膜436。
作为第一栅极绝缘膜436，可以使用通过等离子体CVD法或溅射法等形成的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。第一栅极绝缘膜436可以具有单层结构或叠层结构。
此外，作为用来防止来自玻璃衬底400的杂质的扩散的第一栅极绝缘膜436，可以使用包含选自钛（Ti）、钼（Mo）、钨（W）、铪（Hf）、钽（Ta）、镧（La）、锆（Zr）、镍（Ni）、镁（Mg）、钡（Ba）和铝（Al）的金属元素中的任何一种以上的金属氧化物绝缘膜（例如，氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镁膜、氧化锆膜、氧化镧膜、氧化钡膜）或以上述金属元素为成分的金属氮化物绝缘膜（氮化铝膜、氮氧化铝膜）。此外，作为第一栅极绝缘膜436还可以使用氧化镓膜、In-Zr-Zn类氧化物膜、In-Fe-Zn类氧化物膜以及In-Ce-Zn类氧化物膜等。
在本实施方式中，作为第一栅极绝缘膜436使用通过等离子体CVD法形成的30nm厚的氮化硅膜。
因为栅电极层401被第一栅极绝缘膜436覆盖，所以即使在形成栅电极层401的蚀刻工序中包含在玻璃衬底400的第一金属元素附着在栅电极层401的表面，也可以防止其扩散到第二栅极绝缘膜402。
接着，在第一栅极绝缘膜436上形成第二栅极绝缘膜402。在本实施方式中，利用等离子体CVD法形成300nm厚的氧氮化硅膜。
接着，在第二栅极绝缘膜402上形成氧化物半导体膜403。此外，在本实施方式中，作为氧化物半导体膜403，通过使用具有AC电源装置的溅射装置的溅射法，形成35nm厚的In-Ga-Zn类氧化物膜（IGZO膜）。在本实施方式中，使用原子比为In:Ga:Zn＝1:1:1(＝1/3:1/3:1/3)的In-Ga-Zn类氧化物靶材。此外，成膜条件为如下：氧气及氩气气氛下（氧流量比率为50％）；压力为0.6Pa；电源功率为5kW；并且衬底温度为170℃。该成膜条件下的成膜速度为16nm/min。
也可以对氧化物半导体膜403进行用来去除过剩的氢（包括水及羟基）（脱水化或脱氢化）的加热处理。在本实施方式中，将衬底放进加热处理装置的一种的电炉中，且在氮气气氛下以450℃对氧化物半导体膜403进行一小时的加热处理，并且在氮气及氧气气氛下以450℃对氧化物半导体膜403进行一小时的加热处理。
接着，在与栅电极层401重叠的氧化物半导体膜403的沟道形成区上形成绝缘层413。
通过蚀刻对利用等离子体CVD法、溅射法形成的绝缘膜进行加工，来可以形成绝缘层413。作为绝缘层413，典型地可以使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镓膜、氮化硅膜、氮化铝膜、氮氧化硅膜和氮氧化铝膜等无机绝缘膜的单层或叠层。
当使接触于氧化物半导体膜403的绝缘层413（当绝缘层413具有叠层结构时，与氧化物半导体膜403接触的膜）处于包含大量的氧的状态时，可以将绝缘层413适当地用作向氧化物半导体膜403供应氧的供应源。
在本实施方式中，作为绝缘层413，通过溅射法形成200nm厚的氧化硅膜。对氧化硅膜选择性地进行蚀刻，形成其截面形状为梯形或三角形状，且其截面形状的下端部的锥形角为60°以下，优选为45°以下，更优选为30°以下的绝缘层413。此外，绝缘层413的平面形状为矩形。此外，在本实施方式中，通过光刻工序在氧化硅膜上形成抗蚀剂掩模，并且选择性地进行蚀刻来将绝缘层413的下端部的锥形角设定为30°左右。
也可以在形成绝缘层413之后进行加热处理。在本实施方式中，在氮气气氛下以300℃进行一小时的加热处理。
接着，在栅电极层401、第一栅极绝缘膜436、第二栅极绝缘膜402、氧化物半导体膜403以及绝缘层413上形成成为源电极层以及漏电极层的导电膜。
在本实施方式中，作为导电膜使用通过溅射法形成的100nm厚的钛膜、400nm厚的铝膜和100nm厚的钛膜的叠层的导电膜。作为导电膜的蚀刻，利用干蚀刻法对钛膜、铝膜和钛膜的叠层进行蚀刻来形成源电极层405a和漏电极层405b。
在本实施方式中，在第一蚀刻条件下对钛膜和铝膜的两层进行蚀刻，然后在第二蚀刻条件下去除另一个钛膜的单层。此外，第一蚀刻条件为如下：使用蚀刻气体（BCl3:Cl2＝750sccm:150sccm）；偏置功率为1500W；ICP电源功率为0W；压力为2.0Pa。第二蚀刻条件为如下：使用蚀刻气体（BCl3:Cl2＝700sccm:100sccm）；偏置功率为750W；ICP电源功率为0W；压力为2.0Pa。
通过上述工序，制造本实施方式的晶体管430。
也可以在源电极层405a、漏电极层405b上形成绝缘膜。
绝缘膜可以使用与绝缘层413相同的材料及方法形成。例如，利用CVD法形成400nm厚的氧氮化硅膜。此外，也可以在形成绝缘膜之后进行加热处理。例如，在氮气气氛下以300℃进行一小时的加热处理。
此外，也可以形成平坦化绝缘膜以减少因晶体管430产生的表面凹凸。
例如，作为平坦化绝缘膜在绝缘膜上形成1500nm厚的丙烯酸树脂膜，即可。可以在利用涂敷法在晶体管430上涂敷丙烯酸树脂之后，进行焙烧（例如氮气气氛下、250℃、一小时）来形成丙烯酸树脂膜。
也可以在形成平坦化绝缘膜之后进行加热处理。例如，在氮气气氛下以250℃进行一小时的加热处理。
如上所述，因为第一栅极绝缘膜436设置在玻璃衬底400与第二栅极绝缘膜402及氧化物半导体膜403之间，所以可以防止包含在玻璃衬底400中的第一金属元素扩散到第二栅极绝缘膜402及氧化物半导体膜403。
因为可以防止导致晶体管430的电特性的降低及变动的主要原因的包含在玻璃衬底400中的第一金属元素的扩散，所以能够给晶体管430赋予稳定的电特性。
因此，可以提供一种包含使用氧化物半导体膜403的具有稳定的电特性的晶体管430的可靠性高的半导体装置。此外，也可以以高成品率制造可靠性高的半导体装置，而可以实现高生产化。
实施方式3
在本实施方式中，使用图4A和图4B说明半导体装置及半导体装置的制造方法的其他一个方式。与上述实施方式相同的部分或者具有与上述实施方式类似的功能的部分可以用上述实施方式类似的方法形成。与上述实施方式相同或类似的工序可以用上述实施方式类似的方法进行。因此，省略其反复说明。此外，省略相同部分的详细说明。
图4A和图4B所示的晶体管420是被称为沟道保护型（也称为沟道停止型）的底栅结构的一种的也称为反交错型晶体管的晶体管的一个例子。图4A是平面图，沿着图4A中的链式线X2-Y2截断的截面相当于图4B。
如晶体管420的沟道长度方向的截面图的图4B所示那样，在包括晶体管420的半导体装置中，在玻璃衬底400上设置有栅电极层401且以覆盖栅电极层401的方式设置有第一栅极绝缘膜436。该半导体装置在第一栅极绝缘膜436上包括第二栅极绝缘膜402、氧化物半导体膜403、绝缘层423、源电极层405a以及漏电极层405b。
绝缘层423具有到达氧化物半导体膜403，且以源电极层405a或漏电极层405b覆盖其内壁的方式设置的开口425a、425b。因此，氧化物半导体膜403的边缘部被绝缘层423覆盖，并用作层间绝缘膜。通过在栅极布线和源极布线的交叉部中，除第二栅极绝缘膜402以外还配置绝缘层423作为层间绝缘膜，可以降低寄生电容。
在晶体管420中，氧化物半导体膜403被绝缘层423、源电极层405a以及漏电极层405b覆盖。
可以通过对利用等离子体CVD法、溅射法形成的绝缘膜进行蚀刻加工来形成绝缘层423。此外，绝缘层423的开口425a、425b的内壁具有锥形形状。
绝缘层423至少设置在包含与栅电极层401重叠的氧化物半导体膜403的沟道形成区上的氧化物半导体膜403上，并其一部分用作沟道保护膜。
在栅电极层401与氧化物半导体膜403之间至少设置第一栅极绝缘膜436和第二栅极绝缘膜402。使设置在栅电极层401一侧的第一栅极绝缘膜436与设置在氧化物半导体膜403一侧的第二栅极绝缘膜402的组成不同。并且，将第一栅极绝缘膜436与第二栅极绝缘膜402之间的界面处的包含在玻璃衬底400中的第一金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。
作为第一栅极绝缘膜436，可以使用薄膜的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。第一栅极绝缘膜436可以具有单层结构或叠层结构。第一栅极绝缘膜436的厚度薄，可以将其设定为30nm以上且50nm以下。
此外，作为用来防止来自玻璃衬底400的杂质的扩散的第一栅极绝缘膜436，可以使用包含选自钛（Ti）、钼（Mo）、钨（W）、铪（Hf）、钽（Ta）、镧（La）、锆（Zr）、镍（Ni）、镁（Mg）、钡（Ba）和铝（Al）的金属元素中的任何一种以上的金属氧化物绝缘膜（例如，氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镁膜、氧化锆膜、氧化镧膜、氧化钡膜）或以上述金属元素为成分的金属氮化物绝缘膜（氮化铝膜、氮氧化铝膜）。此外，作为第一栅极绝缘膜436还可以使用氧化镓膜、In-Zr-Zn类氧化物膜、In-Fe-Zn类氧化物膜以及In-Ce-Zn类氧化物膜等。
作为为了不损失晶体管420的可靠性（特性的稳定性）应该降低的金属元素，有钠、铝、镁、钙、锶、钡，并且优选将包含在玻璃衬底400中的其他元素的硅及硼降低到与上述金属元素相同的水平。
如上所述，因为第一栅极绝缘膜436设置在玻璃衬底400与第二栅极绝缘膜402及氧化物半导体膜403之间，所以可以防止包含在玻璃衬底400中的第一金属元素扩散到第二栅极绝缘膜402及氧化物半导体膜403。
因为可以防止导致晶体管420的电特性的降低及变动的主要原因的包含在玻璃衬底400中的第一金属元素的扩散，所以能够给晶体管420赋予稳定的电特性。
因此，可以提供一种包含使用氧化物半导体膜403的具有稳定的电特性的晶体管420的可靠性高的半导体装置。此外，也可以以高成品率制造可靠性高的半导体装置，而可以实现高生产化。
实施方式4
在本实施方式中，使用图11A和图11B说明半导体装置及半导体装置的制造方法的其他一个方式。与上述实施方式相同的部分或者具有与上述实施方式类似的功能的部分可以用上述实施方式类似的方法形成。与上述实施方式相同或类似的工序可以用上述实施方式类似的方法进行。因此，省略其反复说明。此外，省略相同部分的详细说明。在本实施方式中，作为半导体装置的一个例子示出具有氧化物半导体膜的晶体管。
晶体管既可以采用形成一个沟道形成区的单栅结构，又可以采用形成两个沟道形成区的双栅（double-gate）结构，还可以采用形成三个沟道形成区的三栅结构。或者，也可以是具有隔着栅极绝缘膜配置在沟道形成区上下的两个栅电极层的双栅型。
图11A和图11B所示的晶体管1440是底栅结构的一种的也称为反交错型晶体管的晶体管的一个例子。图11A是平面图，沿着图11A中的链式线A-B截断的截面相当于图11B。
如晶体管1440的沟道长度方向的截面图的图11B所示那样，在包括晶体管1440的半导体装置中，在玻璃衬底400上设置有保护绝缘膜450，并且在保护绝缘膜450上包括栅电极层401、栅极绝缘膜452、氧化物半导体膜403、源电极层405a以及漏电极层405b。此外，设置有覆盖晶体管1440的绝缘膜407。
通过在玻璃衬底400和栅电极层401之间设置保护绝缘膜450，将栅电极层401与栅极绝缘膜452之间的界面处的包含在玻璃衬底400中的第二金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。此外，上述包含在玻璃衬底400中的第二金属元素是主要构成栅电极层401及栅极绝缘膜452的元素以外的元素，并是指从玻璃衬底400扩散的元素。
上述包含在玻璃衬底400中的第二金属元素的浓度是通过使用二次离子质谱分析法（SIMS）而测量的。
作为包含在玻璃衬底400中的第二金属元素示出如下金属元素。例如，当玻璃衬底400为碱石灰玻璃时，因为碱石灰玻璃的成分是氧化硅（SiO2）、碳酸钠（Na2CO3）、碳酸钙（CaCO3），所以作为金属元素，钠及钙等是对象的元素。此外，当玻璃衬底400属于用于液晶显示器等的显示面板的所谓的无碱玻璃衬底（不使用碱的玻璃）时，其成分是SiO2、Al2O3、B2O3、RO（R是二价的金属元素，即镁、钙、锶、钡），因此作为金属元素，铝、镁、钙、锶、钡是对象的元素。
总之，作为为了不损失晶体管的可靠性（特性的稳定性）应该降低的金属元素，有钠、铝、镁、钙、锶、钡，并且优选将包含在玻璃衬底中的其他元素的硅及硼降低到与上述金属元素相同的水平。
作为保护绝缘膜450，可以使用薄膜的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。保护绝缘膜450可以具有单层结构或叠层结构。
此外，作为用来防止来自玻璃衬底400的杂质的扩散的保护绝缘膜450，可以使用包含选自钛（Ti）、钼（Mo）、钨（W）、铪（Hf）、钽（Ta）、镧（La）、锆（Zr）、镍（Ni）、镁（Mg）、钡（Ba）和铝（Al）的金属元素中的任何一种以上的金属氧化物绝缘膜（例如，氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镁膜、氧化锆膜、氧化镧膜、氧化钡膜）或以上述金属元素为成分的金属氮化物绝缘膜（氮化铝膜、氮氧化铝膜）。此外，作为保护绝缘膜450还可以使用氧化镓膜、In-Zr-Zn类氧化物膜、In-Fe-Zn类氧化物膜以及In-Ce-Zn类氧化物膜等。
作为保护绝缘膜450，除金属氮化物绝缘膜或金属氧化物绝缘膜以外，也可以层叠其他氧化物绝缘膜。例如，作为保护绝缘膜450可以采用从玻璃衬底400一侧层叠氮化硅膜以及氧氮化硅膜的结构。
因为保护绝缘膜450设置在玻璃衬底400与晶体管1440之间，所以可以防止包含在玻璃衬底400中的第二金属元素扩散到晶体管1440。
此外，当在保护绝缘膜450上设置如氮化硅膜那样致密的绝缘膜时，也可以防止对晶体管1440的包含在玻璃衬底400中的钠等可动离子的扩散。
因为可以防止导致晶体管1440的电特性的降低及变动的主要原因的包含在玻璃衬底400中的第二金属元素的扩散，所以能够给晶体管1440赋予稳定的电特性。
当这些金属元素存在于栅电极层周边时，在栅极绝缘膜或栅电极层与栅极绝缘膜之间的界面处产生缺陷，并且由于电荷被俘获在该缺陷而可能导致晶体管的电特性的变动。例如，正电荷被俘获在栅电极层周边时，有晶体管的电特性变动为常导通的方向的担忧。此外，如果钠那样的可动离子包含在栅极绝缘膜中，当对栅电极层施加正偏压时，正可动离子迁移到栅极绝缘膜与氧化物半导体膜之间的界面，则导致晶体管的电特性变动为常导通的方向。因此，为了使晶体管的电特性稳定化，防止这样的被认为造成坏影响的金属元素从玻璃衬底侵入到栅极绝缘膜一侧是有效的。
因此，可以提供一种可靠性高的半导体装置，该半导体装置包含使用氧化物半导体膜403且具有稳定的电特性的晶体管1440。
图12A至图12E示出具有晶体管1440的半导体装置的制造方法的一个例子。
对可用作玻璃衬底400的衬底没有特别的限制，但是玻璃衬底400需要至少具有能够承受后面进行的加热处理的程度的耐热性。例如，可以使用硼硅酸钡玻璃和硼硅酸铝玻璃等。
以覆盖玻璃衬底400的方式设置保护绝缘膜450作为基底膜（参照图12A）。
作为保护绝缘膜450，可以使用通过等离子体CVD法或溅射法形成的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。保护绝缘膜450可以具有单层结构或叠层结构。
在本实施方式中，作为保护绝缘膜450使用通过等离子体CVD法形成的100nm厚的氮化硅膜和150nm厚的氧化硅膜的叠层。
也可以对玻璃衬底400或玻璃衬底400和保护绝缘膜450进行加热处理。例如，通过使用高温的气体进行加热处理的GRTA（Gas Rapid Thermal Anneal：气体快速热退火）装置，以650℃进行一分钟至五分钟的加热处理，即可。此外，作为GRTA中的高温气体，使用氩等稀有气体或氮那样的通过加热处理不与被处理物起反应的惰性气体。此外，通过使用电炉，以500℃进行三十分钟至一小时的加热处理，即可。
接着，在保护绝缘膜450上形成导电膜，对该导电膜进行蚀刻来形成栅电极层401（参照图12B）。另外，可以使用干蚀刻和湿蚀刻中的一方或双方对导电膜进行蚀刻。
在本实施方式中，作为该导电膜利用溅射法形成100nm厚的钨膜。
因为玻璃衬底400被保护绝缘膜450覆盖，所以即使在形成栅电极层401的蚀刻工序中玻璃衬底400也不露出。因此，可以防止包含在玻璃衬底400中的第二金属元素附着到栅电极层401的表面。
此外，也可以在形成栅电极层401之后，对玻璃衬底400、保护绝缘膜450及栅电极层401进行加热处理。例如，通过GRTA装置，以650℃进行一分钟至五分钟的加热处理，即可。此外，通过使用电炉，以500℃进行三十分钟至一小时的加热处理，即可。
接着，在栅电极层401上形成栅极绝缘膜452。
此外，为了提高栅极绝缘膜452的覆盖性，也可以对栅电极层401的表面进行平坦化处理。尤其是，优选当作为栅极绝缘膜452使用薄的绝缘膜时，栅电极层401的表面的平坦性良好。
将栅极绝缘膜452的厚度设定为1nm以上且20nm以下，并可以适当地利用溅射法、MBE法、CVD法、脉冲激光沉积法、ALD法等。另外，还可以使用在以大致垂直于溅射用靶材表面的方式设置有多个衬底表面的状态下进行成膜的溅射装置形成栅极绝缘膜452。
栅极绝缘膜452可以使用氧化硅膜、氧化镓膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜或氮氧化硅膜形成。
此外，通过作为栅极绝缘膜452的材料使用氧化铪膜、氧化钇膜、硅酸铪膜（HfSixOy（x＞0，y＞0））、添加有氮的硅酸铪膜（HfSiOxNy（x＞0、y＞0））、铝酸铪膜（HfAlxOy（x＞0、y＞0））以及氧化镧膜等high-k材料，可以降低栅极泄漏电流。而且，栅极绝缘膜452可以具有单层结构或叠层结构。
栅极绝缘膜452优选在接触于氧化物半导体膜403的部分含有氧。尤其是，栅极绝缘膜452优选在其膜中（块体中）存在至少超过化学计量组成的量的氧，例如，当作为栅极绝缘膜452使用氧化硅膜时，使用SiO2+α（注意，α＞0）的膜。
通过以与氧化物半导体膜403接触的方式设置用作氧供应源的包含大量（过量）氧的栅极绝缘膜452，可以从该栅极绝缘膜452对氧化物半导体膜403供应氧。也可以通过在氧化物半导体膜403与栅极绝缘膜452的至少一部分接触的状态下进行加热处理，对氧化物半导体膜403供应氧。
通过对氧化物半导体膜403供应氧，可以填补膜中的氧缺损。并且，栅极绝缘膜452优选考虑到制造的晶体管的尺寸或栅极绝缘膜452的台阶覆盖性来形成。
在本实施方式中，利用高密度等离子体CVD法形成200nm厚的氧氮化硅膜。
此外，也可以在形成栅极绝缘膜452之后，对玻璃衬底400、栅电极层401以及栅极绝缘膜452进行加热处理。例如，通过GRTA装置，以650℃进行一分钟至五分钟的加热处理，即可。此外，通过使用电炉，以500℃进行三十分钟至一小时的加热处理，即可。
接着，在栅极绝缘膜452上形成氧化物半导体膜403（参照图12C）。
可以对在栅极绝缘膜452中与氧化物半导体膜403接触而形成的区域进行平坦化处理。对平坦化处理没有特别的限制，可以使用抛光处理（例如，化学机械抛光法（ChemicalMechanical Polishing：CMP））、干蚀刻处理、等离子体处理。
作为平坦化处理，既可以进行多次的抛光处理、干蚀刻处理以及等离子体处理，又可以组合上述处理而进行平坦化处理。另外，当组合上述处理而进行平坦化处理时，对工序顺序也没有特别的限制，可以根据栅极绝缘膜452的表面的凹凸状态适当地设定。
此外，在本实施方式中，作为氧化物半导体膜403，通过使用具有AC电源装置的溅射装置的溅射法，形成35nm厚的In-Ga-Zn类氧化物膜（IGZO膜）。在本实施方式中，使用原子比为In:Ga:Zn＝1:1:1(＝1/3:1/3:1/3)的In-Ga-Zn类氧化物靶材。此外，成膜条件为如下：氧气及氩气气氛下（氧流量比率为50％）；压力为0.6Pa；电源功率为5kW；并且衬底温度为170℃。该成膜条件下的成膜速度为16nm/min。
另外，优选以不使栅极绝缘膜452暴露于大气的方式连续形成栅极绝缘膜452和氧化物半导体膜403。通过以不使栅极绝缘膜452暴露于大气的方式连续形成栅极绝缘膜452和氧化物半导体膜403，可以防止氢或水分等杂质附着于栅极绝缘膜452表面。
可以通过光刻工序将膜状的氧化物半导体膜加工为岛状的氧化物半导体膜来形成氧化物半导体膜403。
此外，也可以对氧化物半导体膜403进行用来去除过剩的氢（包括水及羟基）（脱水化或脱氢化）的加热处理。
在本实施方式中，将衬底放进加热处理装置的一种的电炉中，且在氮气气氛下以450℃对氧化物半导体膜403进行一小时的加热处理，并且在氮气及氧气气氛下以450℃对氧化物半导体膜403进行一小时的加热处理。
接着，在栅电极层401、栅极绝缘膜452以及氧化物半导体膜403上形成成为源电极层及漏电极层（包括形成在与它们相同的层的布线）的导电膜。
通过光刻工序在导电膜上形成抗蚀剂掩模，并且选择性地进行蚀刻来形成源电极层405a及漏电极层405b（参照图12D）。在形成源电极层405a及漏电极层405b之后去除抗蚀剂掩模。
在本实施方式中，作为导电膜使用通过溅射法形成的100nm厚的钛膜、400nm厚的铝膜和100nm厚的钛膜的叠层。作为导电膜的蚀刻，利用干蚀刻法对钛膜、铝膜和钛膜的叠层进行蚀刻来形成源电极层405a和漏电极层405b。
在本实施方式中，在第一蚀刻条件下对钛膜和铝膜的两层进行蚀刻，然后在第二蚀刻条件下去除另一个钛膜的单层。此外，第一蚀刻条件为如下：使用蚀刻气体（BCl3:Cl2＝750sccm:150sccm）；偏置功率为1500W；ICP电源功率为0W；压力为2.0Pa。第二蚀刻条件为如下：使用蚀刻气体（BCl3:Cl2＝700sccm:100sccm）；偏置功率为750W；ICP电源功率为0W；压力为2.0Pa。
通过上述工序，制造本实施方式的晶体管1440。
在本实施方式中，在源电极层405a、漏电极层405b上以与氧化物半导体膜403接触的方式形成绝缘膜407（参照图12E）。
在本实施方式中，作为绝缘膜407，通过溅射法形成300nm厚的氧化硅膜。
接着，在其一部分（沟道形成区）接触于绝缘膜407的状态下，对氧化物半导体膜403进行加热工序。
该加热工序可以使用与进行脱水化或脱氢化处理的加热工序相同的加热方法及加热装置。
此外，因为在氧化物半导体膜403与包含氧的绝缘膜407接触的状态下进行加热工序，所以可以从包含氧的绝缘膜407将由于杂质的排除工序而同时减少的构成氧化物半导体膜403的主要成分材料之一的氧供给到氧化物半导体膜403。
此外，也可以在绝缘膜407上还设置致密性高的无机绝缘膜。例如，在绝缘膜407上利用溅射法形成氧化铝膜。
此外，也可以形成平坦化绝缘膜以减少因晶体管1440产生的表面凹凸。
例如，作为平坦化绝缘膜形成1500nm厚的丙烯酸树脂膜，即可。可以在利用涂敷法在晶体管1440上涂敷丙烯酸树脂之后，进行焙烧（例如氮气气氛下、250℃、一小时）来形成丙烯酸树脂膜。
也可以在形成平坦化绝缘膜之后进行加热处理。例如，在氮气气氛下以250℃进行一小时的加热处理。
这样，也可以在形成晶体管1440之后进行加热处理。此外，也可以多次进行加热处理。
因为保护绝缘膜450设置在玻璃衬底400与晶体管1440之间，所以可以防止包含在玻璃衬底400中的第二金属元素扩散到晶体管1440。
因为可以防止导致晶体管1440的电特性的降低及变动的主要原因的包含在玻璃衬底400中的第二金属元素的扩散，所以能够给晶体管1440赋予稳定的电特性。
因此，可以提供一种包含使用氧化物半导体膜403的具有稳定的电特性的晶体管1440的可靠性高的半导体装置。此外，也可以以高成品率制造可靠性高的半导体装置，而可以实现高生产化。
实施方式5
在本实施方式中，使用图13A和图13B说明半导体装置及半导体装置的制造方法的其他一个方式。与上述实施方式相同的部分或者具有与上述实施方式类似的功能的部分可以用上述实施方式类似的方法形成。与上述实施方式相同或类似的工序可以用上述实施方式类似的方法进行。因此，省略其反复说明。此外，省略相同部分的详细说明。
图13A和图13B所示的晶体管1430是被称为沟道保护型（也称为沟道停止型）的底栅结构的一种的也称为反交错型晶体管的晶体管的一个例子。图13A是平面图，沿着图13A中的链式线C1-D1截断的截面相当于图13B。
如晶体管1430的沟道长度方向的截面图的图13B所示那样，在包括晶体管1430的半导体装置中，在设置有保护绝缘膜450的玻璃衬底400上包括栅电极层401、栅极绝缘膜452、氧化物半导体膜403、绝缘层413、源电极层405a以及漏电极层405b。此外，绝缘层413与氧化物半导体膜403接触。
通过在玻璃衬底400与栅电极层401之间设置保护绝缘膜450，将栅电极层401与第二栅极绝缘膜452之间的界面处的包含在玻璃衬底400中的第二金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。
作为保护绝缘膜450，可以使用氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。保护绝缘膜450可以具有单层结构或叠层结构。
此外，作为用来防止来自玻璃衬底400的杂质的扩散的保护绝缘膜450，可以使用包含选自钛（Ti）、钼（Mo）、钨（W）、铪（Hf）、钽（Ta）、镧（La）、锆（Zr）、镍（Ni）、镁（Mg）、钡（Ba）和铝（Al）的金属元素中的任何一种以上的金属氧化物绝缘膜（例如，氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镁膜、氧化锆膜、氧化镧膜、氧化钡膜）或以上述金属元素为成分的金属氮化物绝缘膜（氮化铝膜、氮氧化铝膜）。此外，作为保护绝缘膜450还可以使用氧化镓膜、In-Zr-Zn类氧化物膜、In-Fe-Zn类氧化物膜以及In-Ce-Zn类氧化物膜等。
作为保护绝缘膜450，除金属氮化物绝缘膜或金属氧化物绝缘膜以外，也可以层叠其他氧化物绝缘膜。例如，作为保护绝缘膜450可以采用从玻璃衬底400一侧层叠氮化硅膜以及氧氮化硅膜的结构。
作为为了不损失晶体管1430的可靠性（特性的稳定性）应该降低的金属元素，有钠、铝、镁、钙、锶、钡，并且优选将包含在玻璃衬底400中的其他元素的硅及硼降低到与上述金属元素相同的水平。
接触于氧化物半导体膜403的绝缘层413设置在与栅电极层401重叠的氧化物半导体膜403的沟道形成区上，并用作沟道保护膜。
以下，示出具有晶体管1430的半导体装置的制造方法的一个例子。
在具有绝缘表面的玻璃衬底400上形成保护绝缘膜450。在本实施方式中，作为保护绝缘膜450，通过等离子体CVD法形成的100nm厚的氮化硅膜和150nm厚的氧化硅膜的叠层。
在保护绝缘膜450上形成导电膜，并对该导电膜进行蚀刻，来形成栅电极层401。在本实施方式中，利用溅射法形成100nm厚的钨膜。
接着，在栅极电极层401上形成栅极绝缘膜452。在本实施方式中，利用高密度等离子体CVD法形成200nm厚的氧氮化硅膜。
接着，在栅极绝缘膜452上形成氧化物半导体膜403。此外，在本实施方式中，作为氧化物半导体膜403，通过使用具有AC电源装置的溅射装置的溅射法，形成35nm厚的In-Ga-Zn类氧化物膜（IGZO膜）。在本实施方式中，使用原子比为In:Ga:Zn＝1:1:1(＝1/3:1/3:1/3)的In-Ga-Zn类氧化物靶材。此外，成膜条件为如下：氧气及氩气气氛下（氧流量比率为50％）；压力为0.6Pa；电源功率为5kW；并且衬底温度为170℃。该成膜条件下的成膜速度为16nm/min。
也可以对氧化物半导体膜403进行用来去除过剩的氢（包括水及羟基）（脱水化或脱氢化）的加热处理。在本实施方式中，将衬底放进加热处理装置的一种的电炉中，且在氮气气氛下以450℃对氧化物半导体膜403进行一小时的加热处理，并且在氮气及氧气气氛下以450℃对氧化物半导体膜403进行一小时的加热处理。
接着，在与栅电极层401重叠的氧化物半导体膜403的沟道形成区上形成绝缘层413。
在本实施方式中，作为绝缘层413，通过溅射法形成200nm厚的氧化硅膜。对氧化硅膜选择性地进行蚀刻，形成其截面形状为梯形或三角形状，且其截面形状的下端部的锥形角为60°以下，优选为45°以下，更优选为30°以下的绝缘层413。此外，绝缘层413的平面形状为矩形。此外，在本实施方式中，通过光刻工序在氧化硅膜上形成抗蚀剂掩模，并且选择性地进行蚀刻来将绝缘层413的下端部的锥形角设定为30°左右。
也可以在形成绝缘层413之后进行加热处理。在本实施方式中，在氮气气氛下以300℃进行一小时的加热处理。
接着，在栅电极层401、栅极绝缘膜452、氧化物半导体膜403以及绝缘层413上形成成为源电极层以及漏电极层的导电膜。
在本实施方式中，作为导电膜使用通过溅射法形成的100nm厚的钛膜、400nm厚的铝膜和100nm厚的钛膜的叠层的导电膜。作为导电膜的蚀刻，利用干蚀刻法对钛膜、铝膜和钛膜的叠层进行蚀刻来形成源电极层405a和漏电极层405b。
在本实施方式中，在第一蚀刻条件下对钛膜和铝膜的两层进行蚀刻，然后在第二蚀刻条件下去除另一个钛膜的单层。此外，第一蚀刻条件为如下：使用蚀刻气体（BCl3:Cl2＝750sccm:150sccm）；偏置功率为1500W；ICP电源功率为0W；压力为2.0Pa。第二蚀刻条件为如下：使用蚀刻气体（BCl3:Cl2＝700sccm:100sccm）；偏置功率为750W；ICP电源功率为0W；压力为2.0Pa。
通过上述工序，制造本实施方式的晶体管1430。
也可以在源电极层405a、漏电极层405b上形成绝缘膜。
绝缘膜可以使用与绝缘层413相同的材料及方法形成。例如，利用CVD法形成400nm厚的氧氮化硅膜。此外，也可以在形成绝缘膜之后进行加热处理。例如，在氮气气氛下以300℃进行一小时的加热处理。
此外，也可以形成平坦化绝缘膜以减少因晶体管1430产生的表面凹凸。
例如，作为平坦化绝缘膜在绝缘膜上形成1500nm厚的丙烯酸树脂膜，即可。可以在利用涂敷法在晶体管1430上涂敷丙烯酸树脂之后，进行焙烧（例如氮气气氛下、250℃、一小时）来形成丙烯酸树脂膜。
也可以在形成平坦化绝缘膜之后进行加热处理。例如，在氮气气氛下以250℃进行一小时的加热处理。
如上所述，因为保护绝缘膜450设置在玻璃衬底400与晶体管1430之间，所以可以防止包含在玻璃衬底400中的第二金属元素扩散到晶体管1430。
因为可以防止导致晶体管1430的电特性的降低及变动的主要原因的包含在玻璃衬底400中的第二金属元素的扩散，所以能够给晶体管1430赋予稳定的电特性。
因此，可以提供一种包含使用氧化物半导体膜403的具有稳定的电特性的晶体管1430的可靠性高的半导体装置。此外，也可以以高成品率制造可靠性高的半导体装置，而可以实现高生产化。
实施方式6
在本实施方式中，使用图14A和图14B说明半导体装置及半导体装置的制造方法的其他一个方式。与上述实施方式相同的部分或者具有与上述实施方式类似的功能的部分可以用上述实施方式类似的方法形成。与上述实施方式相同或类似的工序可以用上述实施方式类似的方法进行。因此，省略其反复说明。此外，省略相同部分的详细说明。
图14A和图14B所示的晶体管1420是被称为沟道保护型（也称为沟道停止型）的底栅结构的一种的也称为反交错型晶体管的晶体管的一个例子。图14A是平面图，沿着图14A中的链式线C2-D2截断的截面相当于图14B。
如晶体管1420的沟道长度方向的截面图的图14B所示那样，在包括晶体管1420的半导体装置中，在设置有保护绝缘膜450的玻璃衬底400上包括栅电极层401、栅极绝缘膜452、氧化物半导体膜403、绝缘层423、源电极层405a以及漏电极层405b。
绝缘层423至少设置在包含与栅电极层401重叠的氧化物半导体膜403的沟道形成区上的氧化物半导体膜403上，并用作沟道保护膜。并且绝缘层423具有到达氧化物半导体膜403，且以源电极层405a或漏电极层405b覆盖其内壁的方式设置的开口425a、425b。因此，氧化物半导体膜403的边缘部被绝缘层423覆盖，并用作层间绝缘膜。通过在栅极布线和源极布线的交叉部中，除栅极绝缘膜452以外还配置绝缘层423作为层间绝缘膜，可以降低寄生电容。
在晶体管1420中，氧化物半导体膜403被绝缘层423、源电极层405a以及漏电极层405b覆盖。
可以通过对利用等离子体CVD法、溅射法形成的绝缘膜进行蚀刻加工来形成绝缘层423。此外，绝缘层423的开口425a、425b的内壁具有锥形形状。
绝缘层423至少设置在包含与栅电极层401重叠的氧化物半导体膜403的沟道形成区上的氧化物半导体膜403上，并其一部分用作沟道保护膜。
通过在玻璃衬底400与栅电极层401之间设置保护绝缘膜450，将栅电极层401与栅极绝缘膜452之间的界面处的包含在玻璃衬底400中的第二金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。
作为保护绝缘膜450，可以使用氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。保护绝缘膜450可以具有单层结构或叠层结构。
此外，作为用来防止来自玻璃衬底400的杂质的扩散的保护绝缘膜450，可以使用包含选自钛（Ti）、钼（Mo）、钨（W）、铪（Hf）、钽（Ta）、镧（La）、锆（Zr）、镍（Ni）、镁（Mg）、钡（Ba）和铝（Al）的金属元素中的任何一种以上的金属氧化物绝缘膜（例如，氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镁膜、氧化锆膜、氧化镧膜、氧化钡膜）或以上述金属元素为成分的金属氮化物绝缘膜（氮化铝膜、氮氧化铝膜）。此外，作为保护绝缘膜450还可以使用氧化镓膜、In-Zr-Zn类氧化物膜、In-Fe-Zn类氧化物膜以及In-Ce-Zn类氧化物膜等。
作为保护绝缘膜450，除金属氮化物绝缘膜或金属氧化物绝缘膜以外，也可以层叠其他氧化物绝缘膜。例如，作为保护绝缘膜450可以采用从玻璃衬底400一侧层叠氮化硅膜以及氧氮化硅膜的结构。
作为为了不损失晶体管1420的可靠性（特性的稳定性）应该降低的金属元素，有钠、铝、镁、钙、锶、钡，并且优选将包含在玻璃衬底400中的其他元素的硅及硼降低到与上述金属元素相同的水平。
如上所述，因为保护绝缘膜450设置在玻璃衬底400与晶体管1420之间，所以可以防止包含在玻璃衬底400中的第二金属元素扩散到晶体管1420。
因为可以防止导致晶体管1420的电特性的降低及变动的主要原因的包含在玻璃衬底400中的第二金属元素的扩散，所以能够给晶体管1420赋予稳定的电特性。
因此，可以提供一种包含使用氧化物半导体膜403的具有稳定的电特性的晶体管1420的可靠性高的半导体装置。此外，也可以以高成品率制造可靠性高的半导体装置，而可以实现高生产化。
实施方式7
通过使用实施方式1至6中任一个所示的晶体管可以制造具有显示功能的半导体装置（也称为显示装置）。此外，通过将包括晶体管的驱动电路的一部分或全部与像素部一体地形成在相同的衬底上，可以形成系统整合型面板（system-on-panel）。
在图5A中，以围绕设置在玻璃衬底4001上的像素部4002的方式设置密封剂4005，使用衬底4006进行密封。在图5A中，在玻璃衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在IC芯片或另行准备的衬底上的扫描线驱动电路4004、信号线驱动电路4003。此外，供应到另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC（Flexible printedcircuit：柔性印刷电路）4018a、4018b供应。
在图5B和图5C中，以围绕设置在玻璃衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。此外，在像素部4002和扫描线驱动电路4004上设置有衬底4006。因此，像素部4002、扫描线驱动电路4004与显示元件一起由玻璃衬底4001、密封剂4005以及衬底4006密封。在图5B和图5C中，在玻璃衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在IC芯片或另行准备的衬底上的信号线驱动电路4003。在图5B和图5C中，供应到另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC4018、4018b供应。
此外，图5B和图5C示出另行形成信号线驱动电路4003并且将该信号线驱动电路4003安装到玻璃衬底4001的实例，但是不局限于该结构。既可以另行形成扫描线驱动电路并进行安装，又可以仅另行形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
另外，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG（ChipOn Glass：玻璃上芯片）方法、引线键合方法或者TAB（Tape Automated Bonding：卷带式自动接合）方法等。图5A是通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子，图5B是通过COG方法安装信号线驱动电路4003的例子，而图5C是通过TAB方法安装信号线驱动电路4003的例子。
此外，显示装置包括显示元件为密封状态的面板和在该面板中安装有包括控制器的IC等状态的模块。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源（包括照明装置）。另外，显示装置还包括：安装有诸如FPC、TAB胶带或TCP的连接器的模块；在TAB胶带或TCP的端部设置有印刷线路板的模块；或者通过COG方式将IC（集成电路）直接安装到显示元件的模块。
此外，设置在玻璃衬底上的像素部及扫描线驱动电路具有多个晶体管，可以应用实施方式1至6中任一个所示的晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件（也称为液晶显示元件）、发光元件（也称为发光显示元件）。发光元件将由电流或电压控制亮度的元件包括在其范畴内，具体而言，包括无机EL（Electro Luminescence：电致发光）、有机EL等。此外，也可以应用电子墨水等由于电作用而改变对比度的显示媒介。
此外，使用图7A和图7B、图16A和图16B对半导体装置的一个方式进行说明。图7A和图7B、图16A和图16B相当于沿着图5B截断的线M-N的截面图。
如图7A和图7B、图16A和图16B所示那样，半导体装置包括连接端子电极4015及端子电极4016，连接端子电极4015及端子电极4016通过各向异性导电膜4019电连接到FPC4018、4018b所具有的端子。
连接端子电极4015由与第一电极层4030相同的导电膜形成，并且，端子电极4016由与晶体管4010、晶体管4011、晶体管4040、晶体管4041的源电极层及漏电极层相同的导电膜形成。
此外，设置在玻璃衬底4001上的像素部4002、扫描线驱动电路4004具有多个晶体管，在图7A和图7B、图16A和图16B中例示出像素部4002所包括的晶体管4010或晶体管4040以及扫描线驱动电路4004所包括的晶体管4011或晶体管4041。在图7A及图16A中，在晶体管4010、晶体管4011或晶体管4040、晶体管4041上设置有绝缘膜4020，在图7B及图16B中还设置有绝缘膜4021。
作为晶体管4010、晶体管4011、晶体管4040、晶体管4041，可以使用实施方式1至6中任一个所示的晶体管。在本实施方式中示出将具有与实施方式2所示的晶体管430相同的结构的晶体管用于晶体管4010、晶体管4011，并且将具有与实施方式5所示的晶体管1430相同的结构的晶体管用于晶体管4040、晶体管4041的例子。晶体管4010、晶体管4011、晶体管4040、晶体管4041是在氧化物半导体膜上设置有用作沟道保护膜的绝缘层的具有底栅结构的交错型晶体管。
晶体管4010和晶体管4011的栅电极层被第一栅极绝缘膜4023覆盖，并且晶体管4010和晶体管4011的第二栅极绝缘膜以及氧化物半导体膜被保护不受包含在玻璃衬底4001中的第一金属元素造成的污染。因此，将晶体管4010、晶体管4011的第一栅极绝缘膜4023与第二栅极绝缘膜之间的界面处的包含在玻璃衬底4001中的第一金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。
作为第一栅极绝缘膜4023，可以使用薄膜的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。第一栅极绝缘膜4023的厚度薄，可以将其设定为30nm以上且50nm以下。第一栅极绝缘膜4023可以具有单层结构或叠层结构。在本实施方式中，作为第一栅极绝缘膜4023使用氮化硅膜。
在图16A和图16B所示的半导体装置中，在玻璃衬底4001与晶体管4040、晶体管4041之间设置有保护绝缘膜4053。保护绝缘膜4053是用作基底膜的绝缘膜。作为保护绝缘膜4053，可以使用氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。保护绝缘膜4053可以具有单层结构或叠层结构。在本实施方式中，作为保护绝缘膜4053使用氮化硅膜。
晶体管4040、晶体管4041设置在被保护绝缘膜4053覆盖的玻璃衬底4001上，且被保护不受包含在玻璃衬底4001中的第二金属元素造成的污染。因此，将晶体管4040、晶体管4041的栅电极层与栅极绝缘膜之间的界面处的包含在玻璃衬底4001中的第二金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。
因此，作为包含使用图7A和图7B、图16A和图16B所示的本实施方式的氧化物半导体膜的具有稳定的电特性的晶体管4010、晶体管4011或晶体管4040、晶体管4041的半导体装置，可以提供可靠性高的半导体装置。此外，也可以以高成品率制造这样的可靠性高的半导体装置，而可以实现高生产化。
此外，可以在与驱动电路用的晶体管4011、晶体管4041的氧化物半导体膜的沟道形成区重叠的位置还设置导电层。通过将导电层设置在与氧化物半导体膜的沟道形成区重叠的位置，可以进一步降低偏压-热压力试验（BT试验）前后的晶体管4011、晶体管4041的阈值电压的变化量。此外，导电层的电位既可以与晶体管4011、晶体管4041的栅电极层的电位相同，又可以不同，并且，还可以用作第二栅电极层。此外，导电层的电位也可以为GND、0V或者浮动状态。
此外，该导电层还具有遮蔽外部的电场，即不使外部的电场作用到内部（包括晶体管的电路部）的功能（尤其是，遮蔽静电的静电遮蔽功能）。通过利用导电层的遮蔽功能，可以防止由于静电等外部的电场的影响而使晶体管的电特性变动。
设置在像素部4002中的晶体管4010、晶体管4040电连接到显示元件，而构成显示面板。显示元件只要能够进行显示就没有特别的限制，而可以使用各种各样的显示元件。
图7A及图16A示出作为显示元件使用液晶元件的液晶显示装置的例子。在图7A及图16A中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶组成物4008。另外，以夹持液晶组成物4008的方式设置有用作取向膜的绝缘膜4032、绝缘膜4033。第二电极层4031设置在衬底4006一侧，第一电极层4030和第二电极层4031隔着液晶组成物4008而层叠。
此外，间隔物4035是通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制液晶组成物4008的厚度（液晶盒间隙（cell gap））而设置的。另外，也可以使用球状间隔物。
当作为显示元件使用液晶元件时，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料（液晶组成物）根据条件而呈现胆甾相、近晶相、立方相、手征向列相、均质相等。
另外，也可以作为液晶组成物4008使用不使用取向膜的呈现蓝相的液晶组成物。此时，液晶组成物4008与第一电极层4030和第二电极层4031接触。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。蓝相可以使用混合液晶及手性试剂的液晶组成物呈现。此外，为了扩大呈现蓝相的温度范围，对呈现蓝相的液晶组成物添加聚合性单体及聚合引发剂等，进行高分子稳定化的处理来可以形成液晶组成物。由于呈现蓝相的液晶组成物的响应时间短，并且其具有光学各向同性，所以不需要取向处理，且视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电损坏，并可以降低制造工序中的液晶显示装置的不良、破损。从而，可以提高液晶显示装置的生产率。在使用氧化物半导体膜的晶体管中，晶体管的电特性因静电的影响而有可能显著地变动而越出设计范围。因此，将呈现蓝相的液晶组成物用于具有使用氧化物半导体膜的晶体管的液晶显示装置是更有效的。
此外，液晶材料的固有电阻为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。另外，本说明书中的固有电阻的值为在20℃测量的值。
考虑到配置在像素部中的晶体管的泄漏电流等而设定设置在液晶显示装置中的存储电容器的大小使得能够在所定的期间中保持电荷。可以考虑到晶体管的截止电流等设定存储电容器的大小。通过使用具有本说明书所公开的氧化物半导体膜的晶体管，设置具有各像素中的液晶电容的1/3以下，优选为1/5以下的电容大小的存储电容器，就足够了。
使用本说明书所公开的氧化物半导体膜的晶体管可以将截止状态下的电流值（截止电流值）控制为低。因此，可以延长图像信号等电信号的保持时间，在电源的导通状态下也可以延长写入间隔。因此，可以降低刷新工作的频度，所以可以发挥抑制耗电量的效果。
此外，使用本说明书所公开的氧化物半导体膜的晶体管可以得到较高的场效应迁移率，所以能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于液晶显示装置，可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。也就是说，因为作为驱动电路不需要另行使用由硅片等形成的半导体装置，所以可以缩减半导体装置的部件数。另外，在像素部中也通过使用能够进行高速驱动的晶体管，可以提供高质量的图像。
液晶显示装置可以采用TN（Twisted Nematic：扭曲向列）模式、IPS（In-Plane-Switching：平面内转换）模式、FFS（Fringe Field Switching：边缘电场转换）模式、ASM（Axially Symmetric aligned Micro-cell：轴对称排列微单元）模式、OCB（OpticalCompensated Birefringence：光学补偿弯曲）模式、FLC（Ferroelectric Liquid Crystal：铁电性液晶）模式、AFLC（Anti Ferroelectric Liquid Crystal：反铁电性液晶）模式等。
此外，也可以使用常黑型液晶显示装置，例如采用垂直配向（VA）模式的透过型液晶显示装置。作为垂直配向模式，列举几个例子，例如可以使用MVA（Multi-DomainVertical Alignment：多象限垂直取向）模式、PVA（Patterned Vertical Alignment：垂直取向构型）模式、ASV（Advanced Super View）模式等。另外，也可以用于VA型液晶显示装置。VA型液晶显示装置是控制液晶显示面板的液晶分子的排列的一种方式。VA型液晶显示装置是在不被施加电压时液晶分子朝向垂直于面板的方向的方式。此外，也可以使用将像素（pixel）分成几个区域（子像素）且使分子分别倒向不同方向的被称为多畴化或多畴设计的方法。
此外，在显示装置中，适当地设置黑矩阵（遮光层）、偏振构件、相位差构件、抗反射构件等的光学构件（光学衬底）等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
此外，作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，作为当进行彩色显示时在像素中控制的颜色因素，不局限于RGB（R表示红色，G表示绿色，B表示蓝色）这三种颜色。例如，也可以采用RGBW（W表示白色）或对RGB追加黄色（yellow）、青色（cyan）、品红色（magenta）等中的一种颜色以上的颜色。另外，也可以按每个颜色因素的点使其显示区的大小不同。但是，所公开的发明不局限于彩色显示的显示装置，而也可以应用于单色显示的显示装置。
此外，作为显示装置所包括的显示元件，可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区分，一般地，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包括具有发光性的有机化合物的层，以使电流流过。并且，通过这些载流子（电子及空穴）重新结合，具有发光性的有机化合物形成激发态，当从该激发态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。在本实施方式中，示出作为发光元件使用有机EL元件的例子。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用施主能级和受主能级的施主-受主重新结合型发光。薄膜型无机EL元件具有一种结构，其中，发光层夹在介电层之间，并且该夹着发光层的介电层由电极夹住，其发光机理是利用金属离子的内壳层电子跃迁的定域型发光（localizedtype light emission）。另外，这里作为发光元件使用有机EL元件进行说明。
为了取出发光，使发光元件的一对电极中的至少一个具有透光性即可。并且，在衬底上形成晶体管及发光元件，作为发光元件，有：从与衬底相反一侧的表面取出发光的顶部发射；从衬底一侧的表面取出发光的底部发射；以及从衬底一侧及与衬底相反一侧的表面取出发光的双面发射结构的发光元件，可以应用上述任一种发射结构的发光元件。
图6A和图6B、图7B、图15A和图15B以及图16B示出作为显示元件使用发光元件的发光装置的例子。
图6A是发光装置的平面图，沿着图6A中的链式线V1-W1、V2-W2及V3-W3截断的截面相当于图6B。此外，在图6A的平面图中，省略场致发光层542及第二电极层543而未图示。
在图6A和图6B所示的发光装置中，在玻璃衬底500上包括晶体管510、电容元件520以及布线层交叉部530，并且晶体管510与发光元件540电连接。此外，图6A和图6B是具有透过玻璃衬底500从发光元件540取出光的底部发射型结构的发光装置。
作为晶体管510，可以使用实施方式1至6中任一个所示的晶体管。在本实施方式中，示出使用具有与实施方式3所示的晶体管420相同的结构的晶体管的例子。晶体管510是在氧化物半导体膜上设置有用作沟道保护摸的绝缘层的具有底栅结构的交错型晶体管。
晶体管510包括栅电极层511a、栅电极层511b、第一栅极绝缘膜501、第二栅极绝缘膜502、氧化物半导体膜512以及用作源电极层或漏电极层的导电层513a、513b。
晶体管510的栅电极层被第一栅极绝缘膜501覆盖，并且晶体管510的第二栅极绝缘膜502及氧化物半导体膜512被保护不受包含在玻璃衬底500中的第一金属元素造成的污染。因此，将第一栅极绝缘膜501与第二栅极绝缘膜502之间的界面处的包含在玻璃衬底500中的第一金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。
作为第一栅极绝缘膜501，可以使用薄膜的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。第一栅极绝缘膜501的厚度薄，可以将其设定为30nm以上且50nm以下。第一栅极绝缘膜501可以具有单层结构或叠层结构。在本实施方式中，作为第一栅极绝缘膜501使用氮化硅膜。
因此，作为包含使用图6A和图6B所示的本实施方式的氧化物半导体膜512的具有稳定的电特性的晶体管510的半导体装置，可以提供可靠性高的半导体装置。此外，也可以以高成品率制造这样的可靠性高的半导体装置，而可以实现高生产化。
电容元件520包括导电层521a、导电层521b、第二栅极绝缘膜502、氧化物半导体膜522以及导电层523，并且由导电层521a、导电层521b以及导电层523夹着第二栅极绝缘膜502及氧化物半导体膜522，来形成电容器。
布线层交叉部530是栅电极层511a、栅电极层511b和导电层533的交叉部，并且栅电极层511a、栅电极层511b和导电层533隔着第二栅极绝缘膜502及第一栅极绝缘膜501交叉。在实施方式3所示的结构中，布线层交叉部530在栅电极层511a、栅电极层511b和导电层533之间除第二栅极绝缘膜502以外还可以配置第一栅极绝缘膜501，因此可以降低产生在栅电极层511a、栅电极层511b和导电层533之间的寄生电容。
图15A是发光装置的平面图，沿着图15A中的链式线V4-W4、V5-W5及V6-W6截断的截面相当于图15B。此外，在图15A的平面图中，省略场致发光层542及第二电极层543而未图示。
在图15A和图15B所示的发光装置中，在设置有用作基底膜的保护绝缘膜550的玻璃衬底500上包括晶体管1510、电容元件1520以及布线层交叉部1530，并且晶体管1510与发光元件540电连接。此外，图15A和图15B是具有透过玻璃衬底500从发光元件540取出光的底部发射型结构的发光装置。
作为保护绝缘膜550，可以使用氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。保护绝缘膜550可以具有单层结构或叠层结构。在本实施方式中，作为保护绝缘膜550使用氮化硅膜。
作为晶体管1510，可以使用实施方式1至6中任一个所示的晶体管。在本实施方式中，示出使用具有与实施方式6所示的晶体管1420相同的结构的晶体管的例子。晶体管1510是在氧化物半导体膜上设置有用作沟道保护摸的绝缘层的具有底栅结构的交错型晶体管。
晶体管1510包括栅电极层511a、栅电极层511b、栅极绝缘膜592、氧化物半导体膜512、绝缘层503以及用作源电极层或漏电极层的导电层513a、导电层513b。
在晶体管1510中，用作沟道保护膜的绝缘层503至少设置在包含与栅电极层511a、栅电极层511b重叠的氧化物半导体膜512的沟道形成区上的氧化物半导体膜512上，并且该绝缘层503具有到达氧化物半导体膜512且以用作源电极层或漏电极层的导电层513a、导电层513b覆盖其内壁的方式设置的开口。
晶体管1510设置在被保护绝缘膜550覆盖的玻璃衬底500上，并被保护不受包含在玻璃衬底500中的第二金属元素造成的污染。因此，将晶体管1510的栅电极层511a、栅电极层511b与栅极绝缘膜592之间的界面处的包含在玻璃衬底500中的第二金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。
因此，作为包含使用图15A和图15B所示的本实施方式的氧化物半导体膜512的具有稳定的电特性的晶体管1510的半导体装置，可以提供可靠性高的半导体装置。此外，也可以以高成品率制造这样的可靠性高的半导体装置，而可以实现高生产化。
电容元件1520包括导电层521a、导电层521b、栅极绝缘膜592、氧化物半导体膜522以及导电层523，并且由导电层521a、导电层521b以及导电层523夹着栅极绝缘膜592及氧化物半导体膜522，来形成电容器。
布线层交叉部1530是栅电极层511a、栅电极层511b和导电层533的交叉部，并且栅电极层511a、栅电极层511b和导电层533隔着栅极绝缘膜592及绝缘层503交叉。在实施方式3所示的结构中，布线层交叉部1530在栅电极层511a、栅电极层511b和导电层533之间除栅极绝缘膜592以外还可以配置绝缘层503，因此可以降低产生在栅电极层511a、栅电极层511b和导电层533之间的寄生电容。
在本实施方式中，作为栅电极层511a及导电层521a使用30nm厚的钛膜，作为栅电极层511b及导电层521b使用200nm厚的铜薄膜。因此，栅电极层具有钛膜和铜薄膜的叠层结构。
作为氧化物半导体膜512、氧化物半导体膜522使用25nm厚的IGZO膜。
在晶体管510、晶体管1510、电容元件520、电容元件1520、布线层交叉部530、布线层交叉部1530上形成有层间绝缘膜504，并且在层间绝缘膜504上的与发光元件540重叠的区域设置有彩色滤光层505。在层间绝缘膜504及彩色滤光层505上设置有用作平坦化绝缘膜的绝缘膜506。
在绝缘膜506上设置有包含依次层叠第一电极层541、场致发光层542、第二电极层543的叠层结构的发光元件540。在到达导电层513a且形成在绝缘膜506及层间绝缘膜504中的开口中第一电极层541与导电层513a接触，因此发光元件540与晶体管510或晶体管1510电连接。此外，以覆盖第一电极层541的一部分及该开口的方式设置有隔壁507。
作为层间绝缘膜504可以使用通过等离子体CVD法形成的200nm以上且600nm以下厚的氧氮化硅膜。此外，作为绝缘膜506可以使用1500nm厚的感光性丙烯酸膜，作为隔壁507可以使用1500nm厚的感光性聚酰亚胺树脂膜。
作为彩色滤光层505，例如可以使用彩色的透光树脂。作为彩色透光树脂，可以使用感光性有机树脂、非感光性有机树脂。当使用感光性有机树脂层时，能够减少抗蚀剂掩模数量而简化工序，所以是优选的。
彩色是指如黑色、灰色和白色等无彩色以外的颜色。彩色滤光层由只使被着色的彩色光透过的材料形成。至于彩色，可以使用红色、绿色、蓝色等。另外，还可以使用青色（cyan）、品红色（magenta）、黄色（yellow）等。只使被着色的彩色的光透过意味着：透过彩色滤光层的光在其彩色的光的波长中具有峰值。彩色滤光层考虑所包含的着色材料的浓度与光的透过率的关系以适当地控制最适合的膜厚度即可。例如，将彩色滤光层505的厚度设定为1500nm以上且2000nm以下，即可。
在图7B及图16B所示的发光装置中，作为显示元件的发光元件4513电连接到设置在像素部4002中的晶体管4010或晶体管4040。另外，发光元件4513的结构是第一电极层4030、场致发光层4511、第二电极层4031的叠层结构，但是，不局限于所示结构。根据从发光元件4513取出的光的方向等，可以适当地改变发光元件4513的结构。
隔壁4510、隔壁507使用有机绝缘材料或无机绝缘材料形成。尤其是，优选使用感光树脂材料，在第一电极层4030、第一电极层541上形成开口部，并且将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层4511、场致发光层542可以使用一个层构成，也可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧化碳等侵入到发光元件4513、发光元件540中，也可以在第二电极层4031、第二电极层543及隔壁4510、隔壁507上形成保护膜。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，为了不使氧、氢、水分、二氧化碳等侵入到发光元件4513、发光元件540，也可以通过蒸镀法形成覆盖发光元件4513、发光元件540的包含有机化合物的层。
此外，在由玻璃衬底4001、衬底4006以及密封剂4005密封的空间中设置有填充材料4514并被密封。如此，为了不暴露于外部气体，优选使用气密性高且脱气少的保护薄膜（粘合薄膜、紫外线固化树脂薄膜等）、覆盖材料将发光元件4513封装（封入）。
作为填充材料4514，除氮或氩等惰性气体以外，也可以使用紫外线固化树脂、热固化树脂，可以使用PVC（聚氯乙烯）、丙烯酸树脂、聚酰亚胺树脂、环氧树脂、硅酮树脂、PVB（聚乙烯醇缩丁醛）或EVA（乙烯-醋酸乙烯酯）。例如，作为填充材料使用氮，即可。
另外，如果需要，则也可以在发光元件的射出表面上适当地设置诸如偏振片或者圆偏振片（包括椭圆偏振片）、相位差板（λ/4板，λ/2板）、彩色滤光片等的光学薄膜。此外，也可以在偏振片或者圆偏振片上设置防反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光而可以降低眩光的处理。
此外，作为显示装置，也可以提供驱动电子墨水的电子纸。电子纸也称为电泳显示装置（电泳显示器），并具有如下优势：与纸同样的易读性；其耗电量比其他显示装置的耗电量低；形状薄且轻。
作为电泳显示装置，可以想到各种各样的形式，但是它是包括具有正电荷的第一粒子和具有负电荷的第二粒子的多个微胶囊分散在溶剂或溶质中，并且，通过对微胶囊施加电场，使微胶囊中的粒子彼此移动到相对方向，以只显示集合在一侧的粒子的颜色的装置。另外，第一粒子或第二粒子包括染料，当没有电场时不移动。此外，第一粒子的颜色和第二粒子的颜色不同（包括无色）。
这样，电泳显示装置是利用介电常数高的物质移动到高电场区域，即所谓的介电泳效应（dielectrophoretic effect）的显示器。
分散有上述微囊的溶剂被称为电子墨水，并且该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片、具有色素的粒子来进行彩色显示。
此外，作为微囊中的第一粒子及第二粒子，使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种材料或这些材料的复合材料即可。
此外，作为电子纸，也可以应用使用旋转球（twisting ball）显示方式的显示装置。旋转球显示方式是如下方法，即将分别涂为白色和黑色的球形粒子配置在作为用于显示元件的电极层的第一电极层与第二电极层之间，使第一电极层与第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
另外，在图5A至图7B、图15A和图15B、图16A和图16B中，作为玻璃衬底4001、玻璃衬底500、衬底4006，除玻璃衬底以外，也可以使用柔性的衬底。例如，可以使用具有透光性的塑料衬底等。作为塑料，可以使用FRP（Fiberglass-Reinforced Plastics：玻璃纤维强化塑料）板、PVF（聚氟乙烯）薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，若不需要透光性，则也可以使用铝或不锈钢等的金属衬底（金属薄膜）。例如，也可以使用具有由PVF薄膜或聚酯薄膜夹住铝箔的结构的薄片。
在本实施方式中，作为绝缘膜4020使用氧化铝膜。可以通过溅射法及等离子体CVD法形成绝缘膜4020。
在氧化物半导体膜上作为绝缘膜4020设置的氧化铝膜具有高遮断效果（阻挡效果），即不使氢、水分等杂质及氧这两者透过膜的效果。
因此，氧化铝膜用作保护膜，而防止在制造工序中及制造之后成为电特性的变动原因的氢、水分等杂质混入到氧化物半导体膜，并防止从氧化物半导体膜释放作为构成氧化物半导体的主要成分材料的氧。
另外，作为用作平坦化绝缘膜的绝缘膜4021、绝缘膜506，可以使用丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等具有耐热性的有机材料。此外，除上述有机材料以外，也可以使用低介电常数材料（low-k材料）、硅氧烷类树脂、PSG（磷硅玻璃）、BPSG（硼磷硅玻璃）等。另外，也可以通过层叠多个由这些材料形成的绝缘膜来形成绝缘膜。
对绝缘膜4021、绝缘膜506的形成方法没有特别的限制，可以根据其材料利用溅射法、旋涂法、浸渍法、喷涂法、液滴喷射法（喷墨法等）、印刷法（丝网印刷、胶版印刷等）、刮刀、辊涂机、幕式涂布机、刮刀式涂布机等来形成。
显示装置通过使来自光源或显示元件的光透过来进行显示。因此，设置在光透过的像素部中的衬底、绝缘膜、导电膜等薄膜全都对可见光的波长区域的光具有透光性。
关于对显示元件施加电压的第一电极层及第二电极层（也称为像素电极层、公共电极层、对置电极层等），可以根据取出光的方向、设置电极层的地方以及电极层的图案结构选择透光性、反射性。
作为第一电极层4030、第一电极层541、第二电极层4031、第二电极层543，可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物、石墨烯等具有透光性的导电材料。
此外，第一电极层4030、第一电极层541、第二电极层4031、第二电极层543可以使用钨（W）、钼（Mo）、锆（Zr）、铪（Hf）、钒（V）、铌（Nb）、钽（Ta）、铬（Cr）、钴（Co）、镍（Ni）、钛（Ti）、铂（Pt）、铝（Al）、铜（Cu）、银（Ag）等金属、其合金或其金属氮化物中的一种或多种来形成。
在本实施方式中，图6A和图6B以及图15A和图15B所示的发光装置为底部发射型，因此第一电极层541具有透光性，第二电极层543具有反射性。因此，当作为第一电极层541使用金属膜时，可以将该金属膜减薄为能够保持透光性的程度。当作为第二电极层543使用具有透过性的导电膜时，可以层叠具有反射性的导电膜。
此外，第一电极层4030、第一电极层541、第二电极层4031、第二电极层543可以使用包括导电高分子（也称为导电聚合体）的导电组成物来形成。作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者由苯胺、吡咯和噻吩中的两种以上构成的共聚物或其衍生物等。
此外，由于晶体管容易被静电等损坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。
如上所述，通过应用实施方式1至6中任一个所示的晶体管，可以提供具有各种各样的功能的半导体装置。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
实施方式8
通过使用实施方式1至6中任一个所示的晶体管，可以制造具有读取对象物的信息的图像传感器功能的半导体装置。
图8A和图8B以及图17A和图17B示出具有图像传感器功能的半导体装置的一个例子。图8A和图17A是光电传感器的等效电路，而图8B及图17B是示出光电传感器的一部分的截面图。
光电二极管602的一个电极电连接到光电二极管复位信号线658，而光电二极管602的另一个电极电连接到晶体管640或晶体管1640的栅极。晶体管640或晶体管1640的源极和漏极中的一个电连接到光电传感器参考信号线672，而晶体管640或晶体管1640的源极和漏极中的另一个电连接到晶体管656或晶体管1656的源极和漏极中的一个。晶体管656或晶体管1656的栅极电连接到栅极信号线659，晶体管656或晶体管1656的源极和漏极中的另一个电连接到光电传感器输出信号线671。
注意，在本说明书的电路图中，为了使使用氧化物半导体膜的晶体管一目了然，将使用氧化物半导体膜的晶体管的符号表示为“OS”。在本实施方式中，晶体管640、晶体管656、晶体管1640、晶体管1656可以应用实施方式1至6中任一个所示的晶体管，是使用氧化物半导体膜的晶体管。在图8A和图8B中示出应用具有与实施方式2所示的晶体管430同样的结构的晶体管的例子。在图17A和图17B中示出应用具有与实施方式5所示的晶体管1430同样的结构的晶体管的例子。晶体管640、晶体管1640是在氧化物半导体膜上设置有用作沟道保护膜的绝缘层的底栅结构的交错型晶体管。
图8B是示出光电传感器中的光电二极管602和晶体管640的截面图，其中在玻璃衬底601上设置有用作传感器的光电二极管602和晶体管640。通过使用粘合层608，在光电二极管602和晶体管640上设置有衬底613。
晶体管640的栅电极层被第一栅极绝缘膜636覆盖，并且作为第一栅极绝缘膜636可以使用薄膜的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。第一栅极绝缘膜636的厚度薄，可以将其设定为30nm以上且50nm以下。第一栅极绝缘膜636可以具有单层结构或叠层结构。在本实施方式中，作为第一栅极绝缘膜636使用氮化硅膜。
图17B是示出光电传感器中的光电二极管602和晶体管1640的截面图，其中在设置有保护绝缘膜646的玻璃衬底601上设置有用作传感器的光电二极管602和晶体管1640。通过使用粘合层608，在光电二极管602和晶体管1640上设置有衬底613。
作为保护绝缘膜646，可以使用氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。保护绝缘膜646可以具有单层结构或叠层结构。在本实施方式中，作为保护绝缘膜646使用氮化硅膜。
在晶体管640或晶体管1640上设置有绝缘膜631、层间绝缘膜633以及层间绝缘膜634。光电二极管602设置在层间绝缘膜633上，并且光电二极管602具有如下结构：在形成于层间绝缘膜633上的电极层641a、电极层641b和设置在层间绝缘膜634上的电极层642之间从层间绝缘膜633一侧按顺序层叠有第一半导体膜606a、第二半导体膜606b及第三半导体膜606c。
电极层641b与形成在层间绝缘膜634中的导电层643电连接，并且电极层642通过电极层641a与导电层645电连接。导电层645与晶体管640或晶体管1640的栅电极层电连接，并且光电二极管602与晶体管640或晶体管1640电连接。
在此，例示一种pin型光电二极管，其中层叠用作第一半导体膜606a的具有p型导电型的半导体膜、用作第二半导体膜606b的高电阻的半导体膜（I型半导体膜）、用作第三半导体膜606c的具有n型导电型的半导体膜。
第一半导体膜606a是p型半导体膜，而可以由包含赋予p型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第13族的杂质元素（例如，硼（B））的半导体材料气体通过等离子体CVD法来形成第一半导体膜606a。作为半导体材料气体，可以使用硅烷（SiH4）。另外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散法或离子注入法将杂质元素导入到该非晶硅膜。优选在使用离子注入法等导入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD法、气相生长法或溅射法等。优选将第一半导体膜606a的厚度设定为10nm以上且50nm以下。
第二半导体膜606b是I型半导体膜（本征半导体膜），而由非晶硅膜形成。为了形成第二半导体膜606b，通过等离子体CVD法使用半导体材料气体来形成非晶硅膜。作为半导体材料气体，可以使用硅烷（SiH4）。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以通过LPCVD法、气相生长法、溅射法等形成第二半导体膜606b。优选将第二半导体膜606b的厚度设定为200nm以上且1000nm以下。
第三半导体膜606c是n型半导体膜，而由包含赋予n型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第15族的杂质元素（例如，磷（P））的半导体材料气体通过等离子体CVD法形成第三半导体膜606c。作为半导体材料气体，可以使用硅烷（SiH4）。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散法或离子注入法将杂质元素导入到该非晶硅膜。优选在使用离子注入法等导入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD法、气相生长法或溅射法等。优选将第三半导体膜606c的厚度设定为20nm以上且200nm以下。
此外，第一半导体膜606a、第二半导体膜606b以及第三半导体膜606c也可以不使用非晶半导体形成，而使用多晶半导体或微晶半导体（Semi Amorphous Semiconductor：SAS）形成。
此外，由于光电效应生成的空穴的迁移率低于电子的迁移率，因此当p型半导体膜侧的表面用作光接收面时，pin型光电二极管具有较好的特性。这里示出将光电二极管602从形成有pin型光电二极管的玻璃衬底601的面接收的光转换为电信号的例子。此外，来自其导电型与用作光接收面的半导体膜一侧相反的半导体膜一侧的光是干扰光，因此，电极层优选使用具有遮光性的导电膜。另外，也可以将n型半导体膜一侧的表面用作光接收面。
通过使用绝缘材料且根据其材料使用溅射法、等离子体CVD法、旋涂法、浸渍法、喷涂法、液滴喷射法（喷墨法等）、印刷法（丝网印刷、胶版印刷等）等，来可以形成绝缘膜631、层间绝缘膜633、层间绝缘膜634。
作为绝缘膜631，可以使用如下无机绝缘材料的单层或叠层，氧化物绝缘膜诸如氧化硅层、氧氮化硅膜层、氧化铝层或氧氮化铝层等以及氮化物绝缘膜诸如氮化硅层、氮氧化硅层、氮化铝层或氮氧化铝层等。
在本实施方式中，作为绝缘膜631使用氧化铝膜。绝缘膜631可以通过溅射法或等离子体CVD法形成。
在氧化物半导体膜上作为绝缘膜631设置的氧化铝膜具有高遮断效果（阻挡效果），即不使氢、水分等杂质及氧的双方透过膜的效果。
因此，氧化铝膜用作保护膜，而防止在制造工序中及制造之后成为电特性的变动原因的氢、水分等杂质混入到氧化物半导体膜，并防止从氧化物半导体膜释放作为构成氧化物半导体的主要成分材料的氧。
作为层间绝缘膜633、层间绝缘膜634，优选采用用作减少表面凹凸的平坦化绝缘膜的绝缘膜。作为层间绝缘膜633、层间绝缘膜634，例如可以使用聚酰亚胺树脂、丙烯酸树脂、苯并环丁烯树脂、聚酰胺树脂或环氧树脂等具有耐热性的有机绝缘材料。除上述有机绝缘材料之外，也可以使用低介电常数材料（low-k材料）、硅氧烷类树脂、PSG（磷硅玻璃）、BPSG（硼磷硅玻璃）等的单层或叠层。
通过检测入射到光电二极管602的光622，可以读取检测对象的信息。另外，在读取检测对象的信息时，可以使用背光灯等的光源。
晶体管640的栅电极层被第一栅极绝缘膜636覆盖，并且晶体管640的第二栅极绝缘膜及氧化物半导体膜被保护不受包含在玻璃衬底601中的第一金属元素造成的污染。因此，将第一栅极绝缘膜636与第二栅极绝缘膜之间的界面处的包含在玻璃衬底601中的第一金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。
晶体管1640设置在被保护绝缘膜646覆盖的玻璃衬底601上，并被保护不受包含在玻璃衬底601中的第二金属元素造成的污染。因此，将晶体管1640的栅电极层与栅极绝缘膜之间的界面处的包含在玻璃衬底601中的第二金属元素的浓度设定为5×1018atoms/cm3以下（优选为1×1018atoms/cm3以下）。
因此，作为包含使用本实施方式的氧化物半导体膜的具有稳定的电特性的晶体管640、晶体管1640的半导体装置，可以提供可靠性高的半导体装置。此外，也可以以高成品率制造可靠性高的半导体装置，而可以实现高生产化。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
实施方式9
本说明书所公开的半导体装置可以应用于各种电子设备（也包括游戏机）。作为电子设备，可以举出电视装置（也称为电视或电视接收机）、用于计算机等的监视器、数码相机或摄像机等影像拍摄装置、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置、游戏机（弹珠机（pachinko machine）或投币机（slot machine）等）、框体游戏机。图9A至图9C示出上述电子设备的具体例子。
图9A示出具有显示部的桌子9000。在桌子9000中，框体9001组装有显示部9003，并且利用显示部9003可以显示映像。另外，示出利用四个腿部9002支撑框体9001的结构。另外，框体9001具有用于供应电力的电源供应线9005。
可以将实施方式1至8中任一个所示的半导体装置用于显示部9003，并且该半导体装置能够给具有显示部的桌子9000赋予高可靠性。
显示部9003具有触屏输入功能，而通过用手指等接触显示于桌子9000的显示部9003中的显示按钮9004来可以进行屏面操作或信息输入，并且显示部9003也可以用作如下控制装置，即通过使其具有能够与其他家电产品进行通讯的功能或能够控制其他家电产品的功能，而通过屏面操作控制其他家电产品。例如，通过使用实施方式8所示的具有图像传感器功能的半导体装置，可以使显示部9003具有触屏输入功能。
另外，利用设置于框体9001的铰链也可以将显示部9003的屏面以垂直于地板的方式立起来，从而也可以将桌子用作电视装置。虽然当在小房间里设置大屏面的电视装置时自由使用的空间变小，但是若在桌子内安装有显示部则可以有效地利用房间的空间。
图9B示出电视装置9100的一个例子。在电视装置9100中，框体9101组装有显示部9103，并且利用显示部9103可以显示映像。此外，在此示出利用支架9105支撑框体9101的结构。
可以通过利用框体9101所具备的操作开关、另外提供的遥控操作机9110进行电视装置9100的操作。通过利用遥控操作机9110所具备的操作键9109，可以进行频道及音量的操作，并可以对在显示部9103上显示的映像进行操作。此外，也可以采用在遥控操作机9110中设置显示从该遥控操作机9110输出的信息的显示部9107的结构。
图9B所示的电视装置9100具备接收机及调制解调器等。电视装置9100可以利用接收机接收一般的电视广播。再者，电视装置9100通过调制解调器连接到有线或无线方式的通信网络，也可以进行单向（从发送者到接收者）或双向（在发送者和接收者之间或在接收者之间等）的信息通信。
可以将实施方式1至8中任一个所示的半导体装置用于显示部9103、显示部9107，并且该半导体装置能够给电视装置及遥控操作机赋予高可靠性。
图9C示出计算机，该计算机包括主体9201、框体9202、显示部9203、键盘9204、外部连接端9205、定位装置9206等。
可以将实施方式1至8中任一个所示的半导体装置用于显示部9203，并且该半导体装置能够给计算机赋予高可靠性。
图10A和图10B是能够折起来的平板终端。图10A是打开的状态，并且平板终端包括框体9630、显示部9631a、显示部9631b、显示模式切换开关9034、电源开关9035、省电模式切换开关9036、卡子9033以及操作开关9038。
可以将实施方式1至8中任一个所示的半导体装置用于显示部9631a、显示部9631b，并且该半导体装置能够实现可靠性高的平板终端。
在显示部9631a中，可以将其一部分用作触摸屏的区域9632a，并且可以通过接触所显示的操作键9638来输入数据。此外，作为一个例子，显示部9631a的一半只具有显示的功能，并且另一半具有触摸屏的功能，但是不局限于该结构。也可以采用显示部9631a的整个区域具有触摸屏的功能的结构。例如，可以使显示部9631a的整个面显示键盘按钮来将其用作触摸屏，并且将显示部9631b用作显示画面。
此外，显示部9631b与显示部9631a同样，可以将其一部分用作触摸屏的区域9632b。此外，通过使用手指或触屏笔等接触触摸屏的显示键盘显示切换按钮9639的位置，可以在显示部9631b显示键盘按钮。
此外，也可以对触摸屏的区域9632a和触摸屏的区域9632b同时进行触摸输入。
另外，显示模式切换开关9034能够切换竖屏显示和横屏显示等显示的方向并可以进行黑白显示或彩色显示等的切换的选择。根据内置于平板终端中的光传感器所检测的使用时的外光的光量，省电模式切换开关9036可以将显示的亮度设定为最适合的亮度。平板终端除光传感器以外还可以内置陀螺仪和加速度传感器等检测倾斜度的传感器等的其他检测装置。
此外，图10A示出显示部9631b的显示面积与显示部9631a的显示面积相同的例子，但是不局限于此，一方的尺寸和另一方的尺寸可以不同，并且它们的显示质量也可以有差异。例如显示部9631a和9631b中的一方与另一方能够进行高精细的显示。
图10B是合上的状态，并且平板终端包括框体9630、太阳能电池9633、充放电控制电路9634、电池9635以及DCDC转换器9636。此外，在图10B中，作为充放电控制电路9634的一个例子示出具有电池9635和DCDC转换器9636的结构。
此外，平板终端可以折起来，因此不使用时可以合上框体9630。因此，可以保护显示部9631a和显示部9631b，而可以提供一种具有良好的耐久性且从长期使用的观点来看具有良好的可靠性的平板终端。
此外，图10A和图10B所示的平板终端还可以具有如下功能：显示各种各样的信息（静态图像、动态图像、文字图像等）；将日历、日期或时刻等显示在显示部上；对显示在显示部上的信息进行操作或编辑的触摸输入；通过各种各样的软件（程序）控制处理等。
通过利用安装在平板终端的表面的太阳能电池9633，可以将电力供应到触摸屏、显示部或图像信号处理部等。注意，当太阳能电池9633设置在框体9630的一面或两面时，可以进行高效的电池9635充电，所以是优选的。另外，当作为电池9635使用锂离子电池时，有可以实现小型化等的优点。
另外，参照图10C所示的方框图而对图10B所示的充放电控制电路9634的结构和工作进行说明。图10C示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3以及显示部9631，电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应图10B所示的充放电控制电路9634。
首先，说明在利用外光使太阳能电池9633发电时的工作的例子。使用DCDC转换器9636对太阳能电池9633所产生的电力进行升压或降压以使它成为用来对电池9635进行充电的电压。并且，当利用来自太阳能电池9633的电力使显示部9631工作时使开关SW1导通，并且，利用转换器9637将其升压或降压到显示部9631所需要的电压。另外，可以采用当不进行显示部9631中的显示时，使SW1截止且使SW2导通来对电池9635进行充电的结构。
注意，作为发电单元的一个例子示出太阳能电池9633，但是不局限于此，也可以使用压电元件（piezoelectric element）或热电转换元件（珀耳帖元件（Peltier element））等其他发电单元进行电池9635的充电。例如，也可以使用以无线（不接触）的方式能够收发电力来进行充电的无线电力传输模块或组合其他充电方法进行充电。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。

Claims (13)

1.一种半导体装置，包括：
包含一种以上的金属元素的玻璃衬底上的栅电极层；
所述栅电极层上的第一栅极绝缘膜；
在所述第一栅极绝缘膜上并接触于所述第一栅极绝缘膜的第二栅极绝缘膜；
所述第二栅极绝缘膜上的氧化物半导体膜；以及
所述氧化物半导体膜上的源电极层及漏电极层，
其中，所述第一栅极绝缘膜的组成与所述第二栅极绝缘膜的组成不同，
并且，在所述第一栅极绝缘膜和所述第二栅极绝缘膜之间的界面处，从所述玻璃衬底扩散的所述一种以上的金属元素的浓度为5×1018atoms/cm3以下。
2.一种半导体装置，包括：
包含一种以上的金属元素的玻璃衬底上的栅电极层；
所述栅电极层上的第一栅极绝缘膜；
在所述第一栅极绝缘膜上并接触于所述第一栅极绝缘膜的第二栅极绝缘膜；
所述第二栅极绝缘膜上的氧化物半导体膜；以及
所述氧化物半导体膜上的源电极层及漏电极层，
其中，所述第一栅极绝缘膜的组成与所述第二栅极绝缘膜的组成不同，
其中，所述第二栅极绝缘膜含氧的比例高于所述第二栅极绝缘膜中所包含的绝缘材料的化学计量组成中的氧的比例，
并且其中，在所述第一栅极绝缘膜和所述第二栅极绝缘膜之间的界面处，从所述玻璃衬底扩散的所述一种以上的金属元素的浓度为5×1018atoms/cm3以下。
3.根据权利要求2所述的半导体装置，
其中，所述绝缘材料由分子式SiO2+a表示，
并且其中，a大于0。
4.根据权利要求1或2所述的半导体装置，其中所述第一栅极绝缘膜包含氧化铝。
5.根据权利要求1或2所述的半导体装置，其中所述第一栅极绝缘膜是氮化物绝缘膜。
6.根据权利要求1或2所述的半导体装置,其中所述第一栅极绝缘膜是氮化硅膜或氮氧化硅膜。
7.根据权利要求1或2所述的半导体装置，其中所述第二栅极绝缘膜选自氧化硅膜、氧化镓膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜、氮氧化硅膜、氧化铪膜、氧化钇膜、硅酸铪膜、包含氮的硅酸铪膜、铝酸铪膜以及氧化镧膜。
8.一种半导体装置，包括：
包含一种以上的金属元素的玻璃衬底上的保护绝缘膜；
所述保护绝缘膜上的栅电极层；
所述栅电极层上的栅极绝缘膜；
所述栅极绝缘膜上的氧化物半导体膜；以及
所述氧化物半导体膜上的源电极层及漏电极层，
其中，所述保护绝缘膜的组成和所述栅极绝缘膜的组成不同，
并且，在所述栅电极层和所述栅极绝缘膜之间的界面处，从所述玻璃衬底扩散的所述一种以上的金属元素的浓度为5×1018atoms/cm3以下。
9.根据权利要求8所述的半导体装置，其中所述保护绝缘膜是氮化物绝缘膜。
10.根据权利要求8所述的半导体装置,其中所述保护绝缘膜是氮化硅膜或氮氧化硅膜。
11.根据权利要求8所述的半导体装置，其中所述栅极绝缘膜选自氧化硅膜、氧化镓膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜、氮氧化硅膜、氧化铪膜、氧化钇膜、硅酸铪膜、包含氮的硅酸铪膜、铝酸铪膜以及氧化镧膜。
12.根据权利要求1、2和8中的任一项所述的半导体装置，还包括在所述氧化物半导体膜上并接触于所述氧化物半导体膜的绝缘层，
其中所述源电极层及所述漏电极层形成在所述氧化物半导体膜和所述绝缘层上。
13.根据权利要求1、2和8中的任一项所述的半导体装置,其中所述一种以上的金属元素选自钠、铝、镁、钙、锶和钡。
CN201210411681.1A 2011-10-24 2012-10-24 半导体装置 Expired - Fee Related CN103066126B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710269210.4A CN107195676A (zh) 2011-10-24 2012-10-24 半导体装置
CN201710269206.8A CN107275223A (zh) 2011-10-24 2012-10-24 半导体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011233278 2011-10-24
JP2011-233187 2011-10-24
JP2011233187 2011-10-24
JP2011-233278 2011-10-24

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201710269206.8A Division CN107275223A (zh) 2011-10-24 2012-10-24 半导体装置
CN201710269210.4A Division CN107195676A (zh) 2011-10-24 2012-10-24 半导体装置

Publications (2)

Publication Number Publication Date
CN103066126A CN103066126A (zh) 2013-04-24
CN103066126B true CN103066126B (zh) 2017-05-24

Family

ID=48108674

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201210411681.1A Expired - Fee Related CN103066126B (zh) 2011-10-24 2012-10-24 半导体装置
CN201710269206.8A Pending CN107275223A (zh) 2011-10-24 2012-10-24 半导体装置
CN201710269210.4A Pending CN107195676A (zh) 2011-10-24 2012-10-24 半导体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201710269206.8A Pending CN107275223A (zh) 2011-10-24 2012-10-24 半导体装置
CN201710269210.4A Pending CN107195676A (zh) 2011-10-24 2012-10-24 半导体装置

Country Status (5)

Country Link
US (2) US8937305B2 (zh)
JP (2) JP6226518B2 (zh)
KR (1) KR20130048155A (zh)
CN (3) CN103066126B (zh)
TW (1) TWI545765B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5871263B2 (ja) * 2011-06-14 2016-03-01 富士フイルム株式会社 非晶質酸化物薄膜の製造方法
JP2013149953A (ja) 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
TWI584383B (zh) 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013183001A (ja) 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
US9224881B2 (en) * 2013-04-04 2015-12-29 Omnivision Technologies, Inc. Layers for increasing performance in image sensors
EP3382745A1 (en) * 2013-06-07 2018-10-03 FUJIFILM Corporation Composition for forming gate insulating film, organic thin film transistor, electronic paper, and display device
TWI622053B (zh) * 2013-07-10 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
KR102281300B1 (ko) 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
JP6433757B2 (ja) * 2013-10-31 2018-12-05 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
CN104752231B (zh) * 2015-03-27 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
KR102293123B1 (ko) * 2015-04-08 2021-08-24 삼성디스플레이 주식회사 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법
CN105931985A (zh) * 2016-05-13 2016-09-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR20180078018A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
KR102308097B1 (ko) * 2017-04-24 2021-10-05 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
US11545580B2 (en) * 2017-11-15 2023-01-03 South China University Of Technology Metal oxide (MO semiconductor and thin-film transistor and application thereof
CN110957215B (zh) * 2018-09-26 2022-07-19 中芯国际集成电路制造(上海)有限公司 平坦化工艺方法
US11935964B2 (en) 2018-10-12 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102567380B1 (ko) * 2018-11-30 2023-08-16 엘지디스플레이 주식회사 트랜지스터, 패널 및 트랜지스터의 제조방법
WO2020111528A1 (ko) * 2018-11-30 2020-06-04 엘지디스플레이 주식회사 트랜지스터, 패널 및 트랜지스터의 제조방법
TWI690060B (zh) * 2019-04-25 2020-04-01 元太科技工業股份有限公司 記憶體結構及其製造方法
CN112526779B (zh) * 2020-11-24 2022-09-27 北海惠科光电技术有限公司 一种显示面板的基板、驱动方法和非便携式显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
CN101404295A (zh) * 2007-10-05 2009-04-08 株式会社半导体能源研究所 薄膜晶体管、及具有其的显示装置、和其制造方法

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4480968B2 (ja) 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7696024B2 (en) * 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20080296567A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Method of making thin film transistors comprising zinc-oxide-based semiconductor materials
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5324118B2 (ja) * 2008-04-02 2013-10-23 富士フイルム株式会社 無機膜およびその製造方法並びに半導体デバイス
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20130138352A (ko) * 2008-11-07 2013-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010147269A (ja) * 2008-12-19 2010-07-01 Sony Corp 薄膜半導体装置の製造方法
TWI476915B (zh) 2008-12-25 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7816275B1 (en) * 2009-04-03 2010-10-19 International Business Machines Corporation Gate patterning of nano-channel devices
US8766269B2 (en) * 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
JP2011049297A (ja) * 2009-08-26 2011-03-10 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
US8008138B2 (en) * 2009-11-30 2011-08-30 International Business Machines Corporation Extremely thin semiconductor on insulator semiconductor device with suppressed dopant segregation
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
US8227833B2 (en) * 2009-12-23 2012-07-24 Intel Corporation Dual layer gate dielectrics for non-silicon semiconductor devices
JP5685107B2 (ja) * 2010-02-26 2015-03-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5520084B2 (ja) 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
KR101932909B1 (ko) * 2010-03-04 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치 및 반도체 장치
JP5565038B2 (ja) * 2010-03-30 2014-08-06 凸版印刷株式会社 電界効果型トランジスタ及びその製造方法並びに画像表示装置
KR20120006218A (ko) * 2010-07-12 2012-01-18 한국전자통신연구원 이중 게이트 구조의 비휘발성 메모리 트랜지스터
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US20120064665A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
CN101404295A (zh) * 2007-10-05 2009-04-08 株式会社半导体能源研究所 薄膜晶体管、及具有其的显示装置、和其制造方法

Also Published As

Publication number Publication date
JP2013110393A (ja) 2013-06-06
TW201324778A (zh) 2013-06-16
CN107195676A (zh) 2017-09-22
KR20130048155A (ko) 2013-05-09
JP6226518B2 (ja) 2017-11-08
US20150140734A1 (en) 2015-05-21
US9741866B2 (en) 2017-08-22
US8937305B2 (en) 2015-01-20
CN107275223A (zh) 2017-10-20
JP2018037666A (ja) 2018-03-08
TWI545765B (zh) 2016-08-11
US20130099232A1 (en) 2013-04-25
CN103066126A (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
CN103066126B (zh) 半导体装置
KR102505110B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN103137496B (zh) 半导体装置及半导体装置的制造方法
JP6539380B2 (ja) 半導体装置の作製方法
JP6457573B2 (ja) 半導体装置
CN103178118B (zh) 半导体装置的制造方法
CN103035735B (zh) 半导体装置及半导体装置的制造方法
CN103066128B (zh) 半导体装置以及半导体装置的制造方法
CN103035736B (zh) 半导体装置及其制造方法
CN103187262B (zh) 半导体装置及其制造方法
TWI570925B (zh) 半導體裝置以及半導體裝置的製造方法
CN106960880A (zh) 半导体装置及其制造方法
CN106847929A (zh) 半导体装置
JP6317500B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170524

Termination date: 20211024