KR102293123B1 - 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법 - Google Patents

박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR102293123B1
KR102293123B1 KR1020150049807A KR20150049807A KR102293123B1 KR 102293123 B1 KR102293123 B1 KR 102293123B1 KR 1020150049807 A KR1020150049807 A KR 1020150049807A KR 20150049807 A KR20150049807 A KR 20150049807A KR 102293123 B1 KR102293123 B1 KR 102293123B1
Authority
KR
South Korea
Prior art keywords
pattern
gate
pad
pixel
light emitting
Prior art date
Application number
KR1020150049807A
Other languages
English (en)
Other versions
KR20160120852A (ko
Inventor
박경훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150049807A priority Critical patent/KR102293123B1/ko
Priority to US14/927,000 priority patent/US9704934B2/en
Publication of KR20160120852A publication Critical patent/KR20160120852A/ko
Application granted granted Critical
Publication of KR102293123B1 publication Critical patent/KR102293123B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L27/3248—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H01L2227/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices

Abstract

박막 트랜지스터는 기판 상에 위치하는 게이트 패턴 및 상기 게이트 패턴을 덮는 게이트 클래드 패턴을 포함하는 게이트 전극, 상기 게이트 전극 상에 위치하는 산화물 반도체층, 및 상기 산화물 반도체층 상에 위치하며 상기 산화물 반도체층의 양 단부 각각에 접촉하는 소스 전극 및 드레인 전극을 포함한다.

Description

박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법{THIN FILM TRANSISTOR, ORGANIC LIGHT EMITTING DIODE DISPLAY, AND METHOD FOR MANUFACTURING ORGANIC LIGHT EMITTING DIODE DISPLAY}
본 발명은 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 산화물 반도체층을 포함하는 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 이미지를 표시하는 장치로서, 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.
유기 발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
일반적으로 유기 발광 표시 장치는 복수의 박막 트랜지스터 및 유기 발광 소자를 포함한다. 박막 트랜지스터는 게이트 전극, 게이트 전극 상에 위치하는 게이트 절연층, 게이트 절연층 상에 위치하는 산화물 반도체층, 산화물 반도체층의 양 단부에 접촉하는 소스 전극 및 드레인 전극을 포함한다.
종래의 유기 발광 표시 장치의 박막 트랜지스터는 소스 전극 및 드레인 전극 각각이 게이트 전극과 중첩함으로써, 소스 전극 및 드레인 전극 각각과 게이트 전극 사이에 위치하는 게이트 절연층에 형성되는 기생용량에 의해 박막 트랜지스터를 지나는 신호가 지연되는 문제점이 있었다.
본 발명의 일 실시예는 상술한 문제점을 해결하기 위한 것으로서, 기생용량에 의한 신호 지연이 최소화된 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법을 제공하고자 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 측면은 기판 상에 위치하는 게이트 패턴 및 상기 게이트 패턴을 덮는 게이트 클래드 패턴을 포함하는 게이트 전극, 상기 게이트 전극 상에 위치하는 산화물 반도체층, 및 상기 산화물 반도체층 상에 위치하며, 상기 산화물 반도체층의 양 단부 각각에 접촉하는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 제공한다.
상기 게이트 패턴은 금속을 포함하며, 상기 게이트 클래드 패턴은 금속 산화물을 포함할 수 있다.
상기 금속 산화물은 인듐틴옥사이드(ITO)를 포함할 수 있다.
또한, 본 발명의 다른 측면은 기판, 상기 기판 상에 위치하는 게이트 패턴 및 상기 게이트 패턴을 덮는 게이트 클래드 패턴을 포함하는 게이트 전극, 상기 게이트 전극 상에 위치하는 산화물 반도체층, 및 상기 산화물 반도체층 상에 위치하며 상기 산화물 반도체층의 양 단부 각각에 접촉하는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터, 및 상기 박막 트랜지스터와 연결된 유기 발광 소자를 포함하는 유기 발광 표시 장치를 제공한다.
상기 유기 발광 소자는, 상기 게이트 패턴과 동일한 층에 위치하는 화소 패턴 및 상기 게이트 클래드 패턴과 동일한 층에 위치하며 상기 화소 패턴을 덮는 화소 클래드 패턴을 포함하며 상기 드레인 전극과 연결된 화소 전극, 상기 화소 전극 상에 위치하는 유기 발광층, 및 상기 유기 발광층 상에 위치하는 공통 전극을 포함할 수 있다.
상기 기판은 상기 유기 발광 소자가 위치하는 영역과 이격된 패드 영역을 더 포함하며, 상기 패드 영역에 대응하여 상기 기판 상에 위치하며, 상기 게이트 패턴과 동일한 층에 위치하는 패드 패턴 및 상기 게이트 클래드 패턴과 동일한 층에 위치하며 상기 패드 패턴을 덮는 패드 클래드 패턴을 포함하는 패드부를 더 포함할 수 있다.
상기 게이트 패턴, 상기 화소 패턴, 상기 패드 패턴 중 하나 이상은 금속을 포함하며, 상기 게이트 클래드 패턴, 상기 화소 클래드 패턴, 상기 패드 클래드 패턴 중 하나 이상은 금속 산화물을 포함할 수 있다.
상기 금속 산화물은 인듐틴옥사이드(ITO)를 포함할 수 있다.
상기 게이트 전극과 상기 산화물 반도체층 사이에 위치하며, 상기 화소 전극의 일부 이상을 노출하는 제1 개구부 및 상기 패드부의 일부 이상을 노출하는 제2 개구부를 포함하는 제1 절연층을 더 포함할 수 있다.
상기 박막 트랜지스터는 상기 소스 전극 및 상기 드레인 전극 각각과 상기 산화물 반도체층 사이에 위치하는 식각 저지 패턴을 더 포함하며, 상기 제1 개구부 및 상기 제2 개구부 각각은 상기 식각 저지 패턴과 동시에 형성될 수 있다.
상기 박막 트랜지스터를 덮으며, 상기 제1 개구부와 연통하여 상기 화소 전극의 일부 이상을 노출하는 제3 개구부 및 상기 제2 개구부와 연통하여 상기 패드부의 일부 이상을 노출하는 제4 개구부를 포함하는 제2 절연층을 더 포함할 수 있다.
상기 패드 영역에 대응하는 상기 제2 절연층의 일 부분은 다른 부분 대비 높이가 낮을 수 있다.
또한, 본 발명의 다른 측면은 기판 상에 서로 이격된 게이트 패턴, 화소 패턴, 패드 패턴을 형성하는 단계, 상기 게이트 패턴, 상기 화소 패턴, 상기 패드 패턴 각각을 덮는 게이트 클래드 패턴, 화소 클래드 패턴, 패드 클래드 패턴 각각을 형성하는 단계, 상기 게이트 클래드 패턴, 상기 화소 클래드 패턴, 상기 패드 클래드 패턴 각각을 덮는 제1 절연층을 형성하는 단계, 상기 제1 절연층을 사이에 두고 상기 게이트 클래드 패턴 상에 산화물 반도체층을 형성하는 단계, 상기 산화물 반도체층 상에 식각 저지 패턴을 형성하면서 상기 제1 절연층에 상기 화소 클래드 패턴의 일부 이상을 노출하는 제1 개구부 및 상기 패드 클래드 패턴의 일부 이상을 노출하는 제2 개구부 각각을 형성하는 단계, 상기 산화물 반도체층의 양 단부 각각에 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극 각각을 덮으며, 상기 제1 개구부와 연통하여 상기 화소 클래드 패턴의 일부 이상을 노출하는 제3 개구부 및 상기 제2 개구부와 연통하여 상기 패드 클래드 패턴의 일부 이상을 노출하는 제4 개구부를 포함하는 제2 절연층을 형성하는 단계, 상기 화소 클래드 패턴 상에 유기 발광층을 형성하는 단계, 및 상기 유기 발광층 상에 공통 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법를 제공한다.
상기 식각 저지 패턴, 상기 제1 개구부, 상기 제2 개구부 각각은 형성하는 단계는 하프톤 마스크를 이용해 수행할 수 있다.
상기 패드 클래드 패턴에 대응하는 상기 제2 절연층의 일 부분은 다른 부분 대비 높이가 낮으며, 상기 제2 절연층을 형성하는 단계는 하프톤 마스크를 이용해 수행할 수 있다.
상기 게이트 클래드 패턴, 상기 화소 클래드 패턴, 상기 패드 클래드 패턴 각각을 형성하는 단계는 상기 게이트 패턴, 상기 화소 패턴, 상기 패드 패턴을 형성할 때 이용한 마스크와 동일한 마스크를 이용해 수행할 수 있다.
상술한 본 발명의 과제 해결 수단의 일부 실시예 중 하나에 의하면, 기생용량에 의한 신호 지연이 최소화된 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소 영역을 나타낸 회로도이다.
도 2는 도 1에 도시된 화소 영역의 구동 박막 트랜지스터 및 유기 발광 소자와 화소 영역과 이격된 패드 영역을 나타낸 유기 발광 표시 장치의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법을 나타낸 순서도이다.
도 4 내지 도 8은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
또한, 첨부 도면에서는, 하나의 화소에 두개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 구비하는 2Tr-1Cap 구조의 능동 구동(active matrix, AM)형 유기 발광 표시 장치를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치는 하나의 화소에 셋 이상의 박막 트랜지스터와 둘 이상의 축전 소자를 구비할 수 있으며, 별도의 배선이 더 형성되어 다양한 구조를 갖도록 형성할 수도 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 유기 발광 표시 장치는 복수의 화소들을 통해 화상을 표시한다.
이하, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 설명한다.
이하에서, 스위칭 박막 트랜지스터 및 구동 박막 트랜지스터 각각은 박막 트랜지스터를 의미한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소 영역을 나타낸 회로도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 화소가 위치한 화소 영역(PXA)에 위치하는 유기 발광 소자(OLED)를 발광하여 이미지를 표시하며, 스캔 라인(Scan), 데이터 라인(Data), 구동 전원 라인(ELVDD), 공통 전원(ELVSS), 스위칭 박막 트랜지스터(T1), 커패시터(Cst), 구동 박막 트랜지스터(T2) 및 유기 발광 소자(OLED)를 포함한다.
스캔 라인(Scan), 데이터 라인(Data), 구동 전원 라인(ELVDD), 공통 전원(ELVSS) 각각은 스캔 신호, 데이터 신호, 구동 신호, 공통 신호 각각이 통하는 라인이며, 공지된 다양한 구조를 가질 수 있다.
스위칭 박막 트랜지스터(T1)는 스캔 라인(Scan)을 통하는 스캔 신호에 의해 턴온 및 턴오프가 제어되며, 데이터 라인(Data)과 구동 박막 트랜지스터(T2)의 게이트 전극 사이를 연결하고 있다. 스위칭 박막 트랜지스터(T1)는 제1 게이트 전극(G1), 제1 산화물 반도체층(A1), 제1 소스 전극(S1) 및 제1 드레인 전극(D1)을 포함한다.
제1 게이트 전극(G1)은 스캔 라인(Scan)과 연결되어 있다.
제1 산화물 반도체층(A1)은 산화물 반도체를 포함하며, 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나 이상을 포함할 수 있다.
제1 소스 전극(S1)은 데이터 라인(Data)과 연결되어 있다. 제1 소스 전극(S1)은 제1 산화물 반도체층(A1)의 일 단부와 연결되어 있다.
제1 드레인 전극(D1)은 제1 게이트 전극(G1)을 사이에 두고 제1 소스 전극(S1)과 이격되어 제1 산화물 반도체층(A1)의 타 단부와 연결되어 있으며, 커패시터(Cst) 및 구동 박막 트랜지스터(T2)의 게이트 전극과 연결되어 있다.
상술한 스위칭 박막 트랜지스터(T1)는 후술할 구동 박막 트랜지스터(T2)와 동일하거나 유사한 적층 구조를 가질 수 있다.
커패시터(Cst)는 구동 박막 트랜지스터(T2)의 제2 게이트 전극(G2)과 구동 전원 라인(ELVDD) 사이에 형성된다.
도 2는 도 1에 도시된 화소 영역의 구동 박막 트랜지스터 및 유기 발광 소자와 화소 영역과 이격된 패드 영역을 나타낸 유기 발광 표시 장치의 단면도이다.
도 2에서 패드 영역(PDA)은 화소 영역(PXA)과 이격된 영역이며, 패드 영역(PDA)에 위치하는 패드부(PAD)에 연성 인쇄 회로 기판(Flexible Printed Circuit Board, FPCB), 인쇄 회로 기판(Printed Circuit Board, PCB), 집적 회로 칩(Integrated Circuit Chip, IC Chip) 중 하나 이상이 접속될 수 있다. 상기한 구성들(FPCB, PCB, IC Chip)이 접속되는 위치, 접속되는 방법, 접속되는 구조 등 각각은 공지된 다양한 위치, 방법, 구조 등 각각을 가질 수 있다.
도 1 및 도 2에 도시된 바와 같이, 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)를 통하는 데이터 신호에 의해 턴온 및 턴오프가 제어되며, 구동 전원 라인(ELVDD)과 유기 발광 소자(OLED) 사이를 연결하고 있다. 구동 박막 트랜지스터(T2)는 제2 게이트 전극(G2), 제2 산화물 반도체층(A2), 식각 저지 패턴(ESP), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)을 포함한다.
제2 게이트 전극(G2)은 버퍼층을 사이에 두고 기판(SUB) 상에 위치하며, 스위칭 박막 트랜지스터(T1)의 제1 드레인 전극(D1) 및 커패시터(Cst)와 연결되어 있다.
제2 게이트 전극(G2)은 게이트 패턴(GP) 및 게이트 클래드 패턴(GCP)을 포함한다.
게이트 패턴(GP)은 버퍼층을 사이에 두고 기판(SUB) 상에 위치하고 있으며, 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni), 철(Fe), 몰리브덴(Mo) 등의 금속을 포함한다. 게이트 패턴(GP)은 광 반사성 금속으로 형성될 수 있다.
게이트 클래드 패턴(GCP)은 게이트 패턴(GP)을 덮고 있으며, 게이트 패턴(GP) 대비 넓은 폭을 가지고 있다. 이로 인해 게이트 클래드 패턴(GCP)은 게이트 패턴(GP)의 전면 및 측면 모두를 감싸고 있다. 게이트 클래드 패턴(GCP)은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO) 등의 금속 산화물을 포함한다.
한편, 상술한 제1 게이트 전극(G1)은 제2 게이트 전극(G2)과 동일하게 게이트 패턴 및 게이트 클래드 패턴을 포함할 수 있다.
제2 산화물 반도체층(A2)은 게이트 절연층인 제1 절연층(IL1)을 사이에 두고 제2 게이트 전극(G2) 상에 위치하고 있다. 제2 산화물 반도체층(A2)의 양 단부 각각에는 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 각각이 접촉하고 있다.
상술한 제1 절연층(IL1)은 유기 발광 표시 장치에 포함되며, 제2 게이트 전극(G2)과 제2 산화물 반도체층(A2) 사이에 위치하고 있다. 제1 절연층(IL1)은 후술할 유기 발광 소자(OLED)의 화소 전극(PE)의 일부 이상을 개구하는 제1 개구부(OA1) 및 패드부(PAD)의 일부 이상을 개구하는 제2 개구부(OA2)를 포함한다. 제1 절연층(IL1)은 무기 재료 및 유기 재료 중 하나 이상을 포함하는 단층 또는 복층으로 형성될 수 있다.
제2 산화물 반도체층(A2)은 산화물 반도체를 포함하며, 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나 이상을 포함할 수 있다.
제2 산화물 반도체층(A2) 상에는 고온에 노출되는 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다
식각 저지 패턴(ESP)은 제2 산화물 반도체층(A2) 상에 위치하며, 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 각각이 접촉하는 제2 산화물 반도체층(A2)의 양 단부를 노출한다. 식각 저지 패턴(ESP)의 양 단부 각각은 제2 소스 전극(S2)과 제2 산화물 반도체층(A2) 사이 및 제2 드레인 전극(D2)과 제2 산화물 반도체층(A2) 사이 각각에 위치하며, 이에 한정되지 않고 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 각각과 이격될 수 있다. 식각 저지 패턴(ESP)은 하프톤 마스크를 이용하여 제1 절연층(IL1)의 제1 개구부(OA1) 및 제2 개구부(OA2) 각각과 동시에 형성될 수 있다. 식각 저지 패턴(ESP)은 무기 재료 및 유기 재료 중 하나 이상을 포함하는 단층 또는 복층으로 형성될 수 있다.
제2 소스 전극(S2)은 구동 전원 라인(ELVDD)과 연결되어 있다. 제2 소스 전극(S2)은 제2 산화물 반도체층(A2)의 일 단부와 접촉하고 있다.
제2 드레인 전극(D2)은 제2 게이트 전극(G2)을 사이에 두고 제2 소스 전극(S2)과 이격되어 유기 발광 소자(OLED)와 연결되어 있다. 제2 드레인 전극(D2)은 제2 산화물 반도체층(A2)의 타 단부와 접촉하고 있다.
이와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구동 박막 트랜지스터(T2)는 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 각각의 일부가 제2 게이트 전극(G2)과 중첩되더라도, 제2 게이트 전극(G2)이 게이트 패턴(GP) 및 게이트 패턴(GP)을 덮는 게이트 클래드 패턴(GCP)을 포함함으로써, 게이트 패턴(GP)과 제2 소스 전극(S2) 사이의 거리 및 게이트 패턴(GP)과 제2 드레인 전극(D2) 사이의 거리 각각이 멀어지기 때문에, 중첩된 부분에 대응하는 게이트 절연층인 제1 절연층(IL1)에 발생되는 기생용량에 의해 제2 게이트 전극(G2), 제2 소스 전극(S2), 제2 드레인 전극(D2) 각각을 통하는 신호가 지연되는 것이 최소화된다. 즉, 신호 지연이 억제된 박막 트랜지스터인 구동 박막 트랜지스터(T2)가 제공된다.
구동 박막 트랜지스터(T2) 상에는 제2 절연층(IL2)이 위치하고 있으며, 제2 절연층(IL2)은 구동 박막 트랜지스터(T2)를 덮고 있다. 제2 절연층(IL2)은 제1 절연층(IL1)의 제1 개구부(OA1)와 연통하여 화소 전극(PE)의 일부 이상을 노출하는 제3 개구부(OA3) 및 제1 절연층(IL1)의 제2 개구부(OA2)와 연통하여 패드부(PAD)의 일부 이상을 노출하는 제4 개구부(OA4)를 포함한다. 제2 절연층(IL2)은 무기 재료 및 유기 재료 중 하나 이상을 포함하는 단층 또는 복층으로 형성될 수 있다.
유기 발광 소자(OLED)는 구동 박막 트랜지스터(T2)의 제2 드레인 전극(D2)과 연결되며, 정공 주입 전극으로서 기능하여 구동 박막 트랜지스터(T2)의 제2 드레인 전극(D2)과 연결되는 애노드(anode) 전극인 화소 전극(PE)과, 전자 주입 전극으로서 기능하여 공통 전원(ELVSS)과 연결되는 캐소드(cathode) 전극인 공통 전극(CE), 그리고 화소 전극(PE)과 공통 전극(CE) 사이에 배치되는 유기 발광층(EL)을 포함한다.
화소 전극(PE)은 제2 게이트 전극(G2)과 동일한 층에 위치하여 구동 박막 트랜지스터(T2)의 제2 드레인 전극(D2)과 접촉하고 있으며, 화소 패턴(PP) 및 화소 클래드 패턴(PCP)을 포함한다.
화소 패턴(PP)은 게이트 패턴(GP)과 동일한 층에 위치하며, 버퍼층을 사이에 두고 기판(SUB) 상에 위치하고 있다. 화소 패턴(PP)은 금(Au), 알루미늄(Al), 니켈(Ni), 철(Fe), 몰리브덴(Mo) 등의 금속을 포함한다. 화소 패턴(PP)은 광 반사성 금속으로 형성될 수 있다.
화소 클래드 패턴(PCP)은 화소 패턴(PP)을 덮고 있으며, 화소 패턴(PP) 대비 넓은 폭을 가지고 있다. 이로 인해 화소 클래드 패턴(PCP)은 화소 패턴(PP)의 전면 및 측면 모두를 감싸고 있다. 화소 클래드 패턴(PCP)은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO) 등의 금속 산화물을 포함한다.
이와 같이, 유기 발광층(EL)에 대한 정공 주입 전극인 화소 전극(PE)은 유기 발광층(EL)과 접하는 화소 클래드 패턴(PCP)이 일함수가 높은 인듐틴옥사이드를 포함함으로써, 유기 발광층(EL)에 대한 화소 전극(PE)의 정공 주입 능력이 향상되기 때문에, 전체적인 유기 발광 소자(OLED)의 발광 효율이 향상된다.
또한, 화소 전극(PE)은 광 반사성 금속으로 형성된 화소 패턴(PP)을 포함함으로써, 유기 발광층(EL)으로부터 발광된 빛이 화소 전극(PE)에 의해 용이하게 반사되어 공통 전극(CE) 방향으로 출사됨으로써, 전체적인 유기 발광 소자(OLED)의 발광 효율이 향상된다.
유기 발광층(EL)은 제1 절연층(IL1)의 제1 개구부(OA1) 및 제2 절연층(IL2)의 제3 개구부(OA3)에 대응하여 화소 전극(PE) 상에 위치하고 있다. 유기 발광층(EL)은 정공 주입층, 정공 수송층, 빛을 발광하는 주발광층, 전자 수송층, 전자 주입층 중 주발광층 이상을 포함할 수 있다.
공통 전극(CE)은 유기 발광층(EL)을 사이에 두고 화소 전극(PE) 상에 위치하고 있으며, 화소 영역(PXA)에 대응하여 기판(SUB)에 전체에 걸쳐서 하나의 층 형태로 형성될 수 있다. 공통 전극(CE)은 광 투과성 또는 광 반투과성 전극으로 형성되며, 유기 발광층(EL)으로부터 발광된 빛은 공통 전극(CE) 방향으로 출사된다. 공통 전극(CE) 상에는 봉지부(encapsulation)이 위치할 수 있으며, 이 봉지부는 기판 또는 박막 형태로 형성될 수 있다.
이상과 같은 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 유기 발광 소자(OLED)는 화소가 위치하는 기판(SUB)의 화소 영역(PXA)에 위치하고 있으며, 화소 영역(PXA)과 이격되어 패드 영역(PDA)이 위치하고 있다. 패드 영역(PDA)은 화소 영역(PXA)과 이격된 영역이며, 패드 영역(PDA)에 위치하는 패드부(PAD)에 연성 인쇄 회로 기판(Flexible Printed Circuit Board, FPCB), 인쇄 회로 기판(Printed Circuit Board, PCB), 집적 회로 칩(Integrated Circuit Chip, IC Chip) 중 하나 이상이 접속될 수 있다. 상기한 구성들(FPCB, PCB, IC Chip)이 접속되는 위치, 접속되는 방법, 접속되는 구조 등 각각은 공지된 다양한 위치, 방법, 구조 등 각각을 가질 수 있다.
패드부(PAD)는 패드 영역(PDA)에 대응하여 버퍼층을 사이에 두고 기판(SUB) 상에 위치하며, 제2 게이트 전극(G2)과 동일한 층에 위치하고 있다. 패드부(PAD)는 패드 패턴(PDP) 및 패드 클래드 패턴(PDCP)을 포함한다.
패드 패턴(PDP)은 게이트 패턴(GP)과 동일한 층에 위치하며, 버퍼층을 사이에 두고 기판(SUB) 상에 위치하고 있다. 패드 패턴(PDP)은 금(Au), 알루미늄(Al), 니켈(Ni), 철(Fe), 몰리브덴(Mo) 등의 금속을 포함한다. 패드 패턴(PDP)은 광 반사성 금속으로 형성될 수 있다.
패드 클래드 패턴(PDCP)은 패드 패턴(PDP)을 덮고 있으며, 패드 패턴(PDP) 대비 넓은 폭을 가지고 있다. 이로 인해 패드 클래드 패턴(PDCP)은 패드 패턴(PDP)의 전면 및 측면 모두를 감싸고 있다. 패드 클래드 패턴(PDCP)은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO) 등의 금속 산화물을 포함한다.
패드부(PAD)가 위치하는 패드 영역(PDA)에 대응하는 제2 절연층(IL2)의 일 부분은 화소 영역(PXA)에 대응하는 제2 절연층(IL2)의 타 부분 대비 높이가 낮게 형성되어 있다. 제2 절연층(IL2)은 하프톤 마스크를 이용한 노광 공정을 이용해 형성될 수 있다.
이와 같이, 패드부(PAD)의 패드 패턴(PDP)이 금속 산화물인 인듐틴옥사이드를 포함하는 패드 클래드 패턴(PDCP)에 의해 감싸져 있음으로써, 패드부(PAD)의 표면이 비전도체인 금속 산화층으로 산화되는 것이 억제된다. 이로 인해 패드부(PAD)를 통하는 외부의 신호가 비전도체인 금속 산화층에 의해 블록(block)되는 것이 억제된다.
또한, 패드부(PAD)가 위치하는 패드 영역(PDA)에 대응하는 제2 절연층(IL2)의 일 부분이 타 부분 대비 높이가 낮게 형성되어 있음으로써, 패드부(PAD)와 접속되는 연성 인쇄 회로 기판(Flexible Printed Circuit Board, FPCB), 인쇄 회로 기판(Printed Circuit Board, PCB), 집적 회로 칩(Integrated Circuit Chip, IC Chip) 중 하나 이상의 구성이 용이하게 접속될 수 있다.
이상과 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 구동 박막 트랜지스터(T2)의 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 각각의 일부가 제2 게이트 전극(G2)과 중첩되더라도, 제2 게이트 전극(G2)이 게이트 패턴(GP) 및 게이트 패턴(GP)을 덮는 게이트 클래드 패턴(GCP)을 포함함으로써, 게이트 패턴(GP)과 제2 소스 전극(S2) 사이의 거리 및 게이트 패턴(GP)과 제2 드레인 전극(D2) 사이의 거리 각각이 멀어지기 때문에, 중첩된 부분에 대응하는 게이트 절연층인 제1 절연층(IL1)에 발생되는 기생용량에 의해 제2 게이트 전극(G2), 제2 소스 전극(S2), 제2 드레인 전극(D2) 각각을 통하는 신호가 지연되는 것이 최소화된다. 즉, 기생용량에 의한 신호 지연이 억제된 박막 트랜지스터인 구동 박막 트랜지스터(T2)를 포함하는 유기 발광 표시 장치가 제공된다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 유기 발광층(EL)에 대한 정공 주입 전극인 화소 전극(PE)이 유기 발광층(EL)과 접하는 일함수가 높은 인듐틴옥사이드를 포함하는 화소 클래드 패턴(PCP)을 포함함으로써, 유기 발광층(EL)에 대한 화소 전극(PE)의 정공 주입 능력이 향상되기 때문에, 전체적인 유기 발광 소자(OLED)의 발광 효율이 향상된다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 화소 전극(PE)이 광 반사성 금속으로 형성된 화소 패턴(PP)을 포함함으로써, 유기 발광층(EL)으로부터 발광된 빛이 화소 전극(PE)에 의해 용이하게 반사되어 공통 전극(CE) 방향으로 출사됨으로써, 전체적인 유기 발광 소자(OLED)의 발광 효율이 향상된다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 패드부(PAD)의 패드 패턴(PDP)이 금속 산화물인 인듐틴옥사이드를 포함하는 패드 클래드 패턴(PDCP)에 의해 감싸져 있음으로써, 패드부(PAD)의 표면이 비전도체인 금속 산화층으로 산화되는 것이 억제된다. 이로 인해 패드부(PAD)를 통하는 외부의 신호가 비전도체인 금속 산화층에 의해 블록(block)되는 것이 억제된 유기 발광 표시 장치가 제공된다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 패드부(PAD)가 위치하는 패드 영역(PDA)에 대응하는 제2 절연층(IL2)의 일 부분이 타 부분 대비 높이가 낮게 형성되어 있음으로써, 패드부(PAD)와 접속되는 연성 인쇄 회로 기판(Flexible Printed Circuit Board, FPCB), 인쇄 회로 기판(Printed Circuit Board, PCB), 집적 회로 칩(Integrated Circuit Chip, IC Chip) 중 하나 이상의 구성이 용이하게 접속될 수 있다.
즉, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 제2 게이트 전극(G2), 화소 전극(PE), 패드부(PAD) 각각이 게이트 클래드 패턴(GCP), 화소 클래드 패턴(PCP), 패드 클래드 패턴(PDCP) 각각을 포함함으로써, 기생용량에 의해 제2 게이트 전극(G2)을 통하는 신호가 지연되는 것이 억제되며, 유기 발광층(EL)으로부터 발광된 빛이 화소 전극(PE)에 의해 반사되어 유기 발광 소자(OLED)의 발광 효율이 향상되며, 패드부(PAD)의 표면이 비전도성 금속 산화층으로 산화되는 것이 억제된다.
이하, 도 3 내지 도 8을 참조하여 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명한다. 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법을 이용하여 상술한 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 제조할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법을 나타낸 순서도이다. 도 4 내지 도 8은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
우선, 도 3 및 도 4에 도시된 바와 같이, 게이트 패턴(GP), 화소 패턴(PP), 패드 패턴(PDP)을 형성한다(S100).
구체적으로, 기판(SUB)에 버퍼층을 형성하고, 기판(SUB)에 금속층을 형성한 후, 마스크를 이용한 포토리소그래피(photolithography) 공정을 이용하여 금속층을 패터닝하여, 기판(SUB) 상에서 서로 이격된 게이트 패턴(GP), 화소 패턴(PP), 패드 패턴(PDP) 각각을 형성한다. 여기서, 기판(SUB)의 화소 영역(PXA)에 게이트 패턴(GP) 및 화소 패턴(PP)을 형성하고, 기판(SUB)의 패드 영역(PDA)에 패드 패턴(PDP)을 형성한다.
다음, 게이트 클래드 패턴(GCP), 화소 클래드 패턴(PCP), 패드 클래드 패턴(PDCP)을 형성한다(S200).
구체적으로, 게이트 패턴(GP), 화소 패턴(PP), 패드 패턴(PDP)을 덮는 인듐틴옥사이드(ITO) 등의 금속 산화물층을 형성한 후, 마스크를 이용한 포토리소그래피 공정을 이용하여 금속 산화물층을 패터닝하여, 게이트 패턴(GP), 화소 패턴(PP), 패드 패턴(PDP) 각각을 덮는 게이트 클래드 패턴(GCP), 화소 클래드 패턴(PCP), 패드 클래드 패턴(PDCP)을 형성한다. 여기서, 게이트 클래드 패턴(GCP), 화소 클래드 패턴(PCP), 패드 클래드 패턴(PDCP)을 형성하는 포토리소그래피 공정에 이용되는 마스크는 게이트 패턴(GP), 화소 패턴(PP), 패드 패턴(PDP)을 형성할 때 이용된 마스크와 동일한 마스크를 이용할 수 있으며, 포토레지스트층에 대한 노광량을 조절하여 게이트 패턴(GP), 화소 패턴(PP), 패드 패턴(PDP) 각각을 덮는 게이트 클래드 패턴(GCP), 화소 클래드 패턴(PCP), 패드 클래드 패턴(PDCP)을 형성할 수 있다.
이로 인해, 제2 게이트 전극(G2), 화소 전극(PE), 패드부(PAD)가 형성된다. 이때, 제2 게이트 전극(G2)과 함께 제1 게이트 전극도 형성될 수 있다.
다음, 제1 절연층(IL1)을 형성한다(S300).
구체적으로, 게이트 클래드 패턴(GCP), 화소 클래드 패턴(PCP), 패드 클래드 패턴(PDCP) 각각을 덮는 제1 절연층(IL1)을 형성한다. 제1 절연층(IL1)은 무기 재료 및 유기 재료 중 하나 이상을 포함하는 단층 또는 복층으로 형성될 수 있다.
다음, 산화물 반도체층을 형성한다(S400).
구체적으로, 제1 절연층(IL1) 상에 산화물 반도체층을 형성하고, 포토리소그래피 공정을 이용해 산화물 반도체층을 패터닝하여, 제2 산화물 반도체층(A2)을 형성한다. 이때, 제2 산화물 반도체층(A2)과 함께 제1 산화물 반도체층도 형성될 수 있다.
다음, 도 5에 도시된 바와 같이, 식각 저지 패턴(ESP), 제1 절연층(IL1)의 제1 개구부(OA1) 및 제2 개구부(OA2)를 형성한다(S500).
구체적으로, 제2 산화물 반도체층(A2) 상에 무기 재료 및 유기 재료 중 하나 이상을 포함하는 식각 저지층을 형성한 후, 하프톤 마스크를 이용한 포토리소그래피 공정을 이용하여 식각 저지층을 패터닝하는 동시에 제1 절연층(IL1)을 패터닝하여 제2 산화물 반도체층(A2) 상에 식각 저지 패턴(ESP)을 형성하면서 제1 절연층(IL1)에 화소 클래드 패턴(PCP)의 일부 이상을 노출하는 제1 개구부(OA1) 및 패드 클래드 패턴(PDCP)의 일부 이상을 노출하는 제2 개구부(OA2) 각각을 형성한다.
다음, 도 6에 도시된 바와 같이, 소스 전극 및 드레인 전극을 형성한다(S600).
구체적으로, 제2 산화물 반도체층(A2) 상에 금속층을 형성한 후, 포토리소그래피 공정을 이용하여 금속층을 패터닝하여 제2 산화물 반도체층(A2)의 양 단부 각각에 접촉하는 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 각각을 형성한다. 이때, 제2 소스 전극(S2) 및 제2 드레인 전극(D2)과 함께 제1 소스 전극 및 제1 드레인 전극도 형성될 수 있다.
이상과 같은 공정에 의해 구동 박막 트랜지스터(T2)가 형성되며, 구동 박막 트랜지스터(T2)와 함께 스위칭 박막 트랜지스터도 형성될 수 있다.
다음, 도 7에 도시된 바와 같이, 제3 개구부(OA3) 및 제4 개구부(OA4)를 포함하는 제2 절연층(IL2)을 형성한다(S700).
구체적으로, 구동 박막 트랜지스터(T2) 상에 포토레지스트 물질을 포함하는 제2 절연층(IL2)을 형성하고, 하프톤 마스크를 이용해 제2 절연층(IL2)을 노광 및 현상하여, 제1 개구부(OA1)와 연통하는 제3 개구부(OA3) 및 제2 개구부(OA2)와 연통하는 제4 개구부(OA4)를 포함하는 제2 절연층(IL2)을 형성한다. 이때, 패드 영역(PDA)에 위치하는 패드 클래드 패턴(PDCP)에 대응하는 제2 절연층(IL2)의 일 부분은 화소 영역(PXA)에 위치하는 다른 부분 대비 높이가 낮게 형성된다.
다음, 도 8에 도시된 바와 같이, 유기 발광층(EL)을 형성한다(S800).
구체적으로, 제3 개구부(OA3)에 대응하여 화소 클래드 패턴(PCP) 상에 유기 발광층(EL)을 형성한다. 유기 발광층(EL)은 마스크를 이용한 증착 공정을 이용해 화소 클래드 패턴(PCP) 상에 형성될 수 있다.
다음, 공통 전극(CE)을 형성한다(S900).
구체적으로, 유기 발광층(EL) 상에 공통 전극(CE)을 형성한다.
이상과 같은 공정에 의해 화소 전극(PE), 유기 발광층(EL), 공통 전극(CE)을 포함하는 유기 발광 소자(OLED)가 형성된다.
이후, 공통 전극(CE)을 덮는 봉지부(encapsulation)을 형성할 수 있다.
이상과 같이, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법은 제2 게이트 전극(G2), 화소 전극(PE), 패드부(PAD) 각각이 게이트 클래드 패턴(GCP), 화소 클래드 패턴(PCP), 패드 클래드 패턴(PDCP) 각각을 포함함으로써, 기생용량에 의해 제2 게이트 전극(G2)을 통하는 신호가 지연되는 것이 억제되며, 유기 발광층(EL)으로부터 발광된 빛이 화소 전극(PE)에 의해 반사되어 유기 발광 소자(OLED)의 발광 효율이 향상되며, 패드부(PAD)의 표면이 비전도성 금속 산화층으로 산화되는 것이 억제된다.
또한, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법은 게이트 클래드 패턴(GCP), 화소 클래드 패턴(PCP), 패드 클래드 패턴(PDCP)을 추가로 형성하더라도, 게이트 클래드 패턴(GCP), 화소 클래드 패턴(PCP), 패드 클래드 패턴(PDCP)이 게이트 패턴(GP), 화소 패턴(PP), 패드 패턴(PDP)을 형성하는 마스크와 동일한 마스크를 이용하여 형성하기 때문에, 마스크가 추가되어 전체적인 제조 비용이 증가되는 것이 억제된다.
또한, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법은 2개의 하프톤 마스크를 이용함으로써, 전체적으로 6개의 마스크만을 이용하여 유기 발광 표시 장치를 제조하기 때문에, 유기 발광 표시 장치를 제조하는 제조 시간 및 제조 비용이 최소화된다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
게이트 패턴(GP), 게이트 클래드 패턴(GCP), 제1 절연층(IL1)

Claims (16)

  1. 기판 상에 위치하는 게이트 패턴 및 상기 게이트 패턴을 덮는 게이트 클래드 패턴을 포함하는 게이트 전극;
    상기 게이트 전극 상에 위치하는 산화물 반도체층; 및
    상기 산화물 반도체층 상에 위치하며, 상기 산화물 반도체층의 양 단부 각각에 접촉하는 소스 전극 및 드레인 전극
    을 포함하고,
    상기 게이트 클래드 패턴은 상기 게이트 패턴보다 폭이 넓고, 상기 게이트 클래드 패턴은 상기 기판과 접촉하고 상기 기판 표면을 따라 상기 게이트 패턴보다 확장된 확장부를 포함하는 박막 트랜지스터.
  2. 제1항에서,
    상기 게이트 패턴은 금속을 포함하며,
    상기 게이트 클래드 패턴은 금속 산화물을 포함하는 박막 트랜지스터.
  3. 제2항에서,
    상기 금속 산화물은 인듐틴옥사이드(ITO)를 포함하는 박막 트랜지스터.
  4. 기판;
    상기 기판 상에 위치하는 게이트 패턴 및 상기 게이트 패턴을 덮는 게이트 클래드 패턴을 포함하는 게이트 전극, 상기 게이트 전극 상에 위치하는 산화물 반도체층, 및 상기 산화물 반도체층 상에 위치하며 상기 산화물 반도체층의 양 단부 각각에 접촉하는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 및
    상기 박막 트랜지스터와 연결된 유기 발광 소자
    를 포함하고,
    상기 게이트 클래드 패턴은 상기 게이트 패턴보다 폭이 넓고, 상기 게이트 클래드 패턴은 상기 기판과 접촉하고 상기 기판 표면을 따라 상기 게이트 패턴보다 확장된 확장부를 포함하는 유기 발광 표시 장치.
  5. 제4항에서,
    상기 유기 발광 소자는,
    상기 게이트 패턴과 동일한 층에 위치하는 화소 패턴 및 상기 게이트 클래드 패턴과 동일한 층에 위치하며 상기 화소 패턴을 덮는 화소 클래드 패턴을 포함하며, 상기 드레인 전극과 연결된 화소 전극;
    상기 화소 전극 상에 위치하는 유기 발광층; 및
    상기 유기 발광층 상에 위치하는 공통 전극
    을 포함하는 유기 발광 표시 장치.
  6. 제5항에서,
    상기 기판은 상기 유기 발광 소자가 위치하는 영역과 이격된 패드 영역을 더 포함하며,
    상기 패드 영역에 대응하여 상기 기판 상에 위치하며, 상기 게이트 패턴과 동일한 층에 위치하는 패드 패턴 및 상기 게이트 클래드 패턴과 동일한 층에 위치하며 상기 패드 패턴을 덮는 패드 클래드 패턴을 포함하는 패드부를 더 포함하는 유기 발광 표시 장치.
  7. 제6항에서,
    상기 게이트 패턴, 상기 화소 패턴, 상기 패드 패턴 중 하나 이상은 금속을 포함하며,
    상기 게이트 클래드 패턴, 상기 화소 클래드 패턴, 상기 패드 클래드 패턴 중 하나 이상은 금속 산화물을 포함하는 유기 발광 표시 장치.
  8. 제7항에서,
    상기 금속 산화물은 인듐틴옥사이드(ITO)를 포함하는 유기 발광 표시 장치.
  9. 제6항에서,
    상기 게이트 전극과 상기 산화물 반도체층 사이에 위치하며, 상기 화소 전극의 일부 이상을 노출하는 제1 개구부 및 상기 패드부의 일부 이상을 노출하는 제2 개구부를 포함하는 제1 절연층을 더 포함하는 유기 발광 표시 장치.
  10. 제9항에서,
    상기 박막 트랜지스터는 상기 소스 전극 및 상기 드레인 전극 각각과 상기 산화물 반도체층 사이에 위치하는 식각 저지 패턴을 더 포함하며,
    상기 제1 개구부 및 상기 제2 개구부 각각은 상기 식각 저지 패턴과 동시에 형성된 유기 발광 표시 장치.
  11. 제9항에서,
    상기 박막 트랜지스터를 덮으며, 상기 제1 개구부와 연통하여 상기 화소 전극의 일부 이상을 노출하는 제3 개구부 및 상기 제2 개구부와 연통하여 상기 패드부의 일부 이상을 노출하는 제4 개구부를 포함하는 제2 절연층을 더 포함하는 유기 발광 표시 장치.
  12. 제11항에서,
    상기 패드 영역에 대응하는 상기 제2 절연층의 일 부분은 다른 부분 대비 높이가 낮은 유기 발광 표시 장치.
  13. 기판 상에 서로 이격된 게이트 패턴, 화소 패턴, 패드 패턴을 형성하는 단계;
    상기 게이트 패턴, 상기 화소 패턴, 상기 패드 패턴 각각을 덮는 게이트 클래드 패턴, 화소 클래드 패턴, 패드 클래드 패턴 각각을 형성하는 단계;
    상기 게이트 클래드 패턴, 상기 화소 클래드 패턴, 상기 패드 클래드 패턴 각각을 덮는 제1 절연층을 형성하는 단계;
    상기 제1 절연층을 사이에 두고 상기 게이트 클래드 패턴 상에 산화물 반도체층을 형성하는 단계;
    상기 산화물 반도체층 상에 식각 저지 패턴을 형성하면서 상기 제1 절연층에 상기 화소 클래드 패턴의 일부 이상을 노출하는 제1 개구부 및 상기 패드 클래드 패턴의 일부 이상을 노출하는 제2 개구부 각각을 형성하는 단계;
    상기 산화물 반도체층의 양 단부 각각에 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 상기 드레인 전극 각각을 덮으며, 상기 제1 개구부와 연통하여 상기 화소 클래드 패턴의 일부 이상을 노출하는 제3 개구부 및 상기 제2 개구부와 연통하여 상기 패드 클래드 패턴의 일부 이상을 노출하는 제4 개구부를 포함하는 제2 절연층을 형성하는 단계;
    상기 화소 클래드 패턴 상에 유기 발광층을 형성하는 단계; 및
    상기 유기 발광층 상에 공통 전극을 형성하는 단계
    를 포함하는 유기 발광 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 식각 저지 패턴, 상기 제1 개구부, 상기 제2 개구부 각각은 형성하는 단계는 하프톤 마스크를 이용해 수행하는 유기 발광 표시 장치의 제조 방법.
  15. 제13항에서,
    상기 패드 클래드 패턴에 대응하는 상기 제2 절연층의 일 부분은 다른 부분 대비 높이가 낮으며,
    상기 제2 절연층을 형성하는 단계는 하프톤 마스크를 이용해 수행하는 유기 발광 표시 장치의 제조 방법.
  16. 제13항에서,
    상기 게이트 클래드 패턴, 상기 화소 클래드 패턴, 상기 패드 클래드 패턴 각각을 형성하는 단계는 상기 게이트 패턴, 상기 화소 패턴, 상기 패드 패턴을 형성할 때 이용한 마스크와 동일한 마스크를 이용해 수행하는 유기 발광 표시 장치의 제조 방법.
KR1020150049807A 2015-04-08 2015-04-08 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법 KR102293123B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150049807A KR102293123B1 (ko) 2015-04-08 2015-04-08 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법
US14/927,000 US9704934B2 (en) 2015-04-08 2015-10-29 Thin film transistor, organic light emitting diode display, and method for manufacturing organic light emitting diode display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150049807A KR102293123B1 (ko) 2015-04-08 2015-04-08 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160120852A KR20160120852A (ko) 2016-10-19
KR102293123B1 true KR102293123B1 (ko) 2021-08-24

Family

ID=57111903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150049807A KR102293123B1 (ko) 2015-04-08 2015-04-08 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법

Country Status (2)

Country Link
US (1) US9704934B2 (ko)
KR (1) KR102293123B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102454087B1 (ko) * 2015-10-27 2022-10-13 엘지디스플레이 주식회사 박막 트랜지스터 기판
CN106784372A (zh) 2016-12-26 2017-05-31 武汉华星光电技术有限公司 一种oled薄膜封装结构及方法
KR102486878B1 (ko) 2017-09-06 2023-01-11 삼성디스플레이 주식회사 박막트랜지스터를 포함하는 표시 장치 및 그 제조 방법
CN108470739B (zh) * 2018-03-27 2021-01-22 京东方科技集团股份有限公司 平板探测器及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141512A (ja) 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
JP4646539B2 (ja) 2004-03-29 2011-03-09 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100875101B1 (ko) * 2007-08-08 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조방법
KR100908236B1 (ko) 2008-04-24 2009-07-20 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103489871B (zh) * 2009-07-31 2016-03-23 株式会社半导体能源研究所 半导体装置及其制造方法
KR101781532B1 (ko) * 2011-03-14 2017-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치와 그 제조방법
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102077144B1 (ko) 2013-05-30 2020-02-14 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법
CN105793995A (zh) * 2013-11-29 2016-07-20 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法以及显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置

Also Published As

Publication number Publication date
US20160300896A1 (en) 2016-10-13
KR20160120852A (ko) 2016-10-19
US9704934B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
KR102124025B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR102528294B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101155903B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102119159B1 (ko) 유기 발광 표시 장치
KR102097023B1 (ko) 표시 장치 및 표시 장치의 제조 방법
KR102441783B1 (ko) 표시 장치 및 그 제조 방법
KR102261006B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20230049075A (ko) 유기 발광 표시 장치
KR102110226B1 (ko) 표시패널 및 그 제조방법
KR20100090998A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102325191B1 (ko) 표시 장치
KR102293123B1 (ko) 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법
US11495652B2 (en) Organic light emitting diode display device and method of manufacturing organic light emitting diode display device
KR20210027654A (ko) 표시 장치
KR101975957B1 (ko) 유기 발광 표시 장치
KR102300402B1 (ko) 유기 발광 표시 장치
US20140097419A1 (en) Organic light emitting diode display and method for manufacturing the same
KR102091663B1 (ko) 박막 트랜지스터 및 유기 발광 표시 장치
KR20150017193A (ko) 유기 발광 표시 장치
KR20210021218A (ko) 표시 장치
KR102473069B1 (ko) 표시 장치 및 그 제조 방법
KR20220094259A (ko) 표시 장치 및 표시 장치의 제조 방법
KR102394650B1 (ko) 유기발광 표시장치
KR20210126187A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20210024368A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant