JP2011159908A - 薄膜トランジスタおよびその製造方法、並びに表示装置 - Google Patents

薄膜トランジスタおよびその製造方法、並びに表示装置 Download PDF

Info

Publication number
JP2011159908A
JP2011159908A JP2010022160A JP2010022160A JP2011159908A JP 2011159908 A JP2011159908 A JP 2011159908A JP 2010022160 A JP2010022160 A JP 2010022160A JP 2010022160 A JP2010022160 A JP 2010022160A JP 2011159908 A JP2011159908 A JP 2011159908A
Authority
JP
Japan
Prior art keywords
film
gate insulating
gate electrode
insulating film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010022160A
Other languages
English (en)
Inventor
Yasuhiro Terai
康浩 寺井
Eri Fukumoto
絵理 福本
Toshiaki Arai
俊明 荒井
Narihiro Morosawa
成浩 諸沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010022160A priority Critical patent/JP2011159908A/ja
Priority to US13/014,363 priority patent/US8748882B2/en
Priority to CN201110030133XA priority patent/CN102157558A/zh
Publication of JP2011159908A publication Critical patent/JP2011159908A/ja
Priority to US14/154,966 priority patent/US9006734B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】チャネルへの不純物添加を行うことなく閾値電圧を大きくすることが可能な薄膜トランジスタおよびその製造方法、並びに表示装置を提供する。
【解決手段】基板１１にゲート電極２０を形成したのち、このゲート電極２０の表面から厚み方向における一部を、熱処理またはプラズマ処理を用いて酸化させることにより、ゲート電極２０のゲート絶縁膜３０との界面２０Ａから厚み方向における一部を、金属酸化物よりなる界面層２１とする。ゲート電極２０のゲート絶縁膜３０との界面２０Ａにおける仕事関数が大きくなるので、ゲート電極２０と酸化物半導体膜４０との仕事関数差φＭＳが大きくなり、閾値電圧Ｖｔｈが大きくなる。
【選択図】図１

Description

本発明は、酸化物半導体を用いた薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）およびその製造方法、並びにこの薄膜トランジスタを備えた表示装置に関する。
酸化亜鉛または酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体は、半導体デバイスの活性層として優れた性質を示し、近年、ＴＦＴ，発光デバイス，透明導電膜などへの応用を目指して開発が進められている。
例えば、酸化物半導体を用いたＴＦＴは、従来液晶表示装置に用いられているアモルファスシリコン（ａ−Ｓｉ：Ｈ）をチャネルに用いたものと比較して、電子移動度が大きく、優れた電気特性を有している。また、室温付近の低温で成膜したチャネルでも高い移動度が期待できるという利点もある。
一方、酸化物半導体は耐熱性が充分でなく、ＴＦＴ製造プロセス中の熱処理により酸素や亜鉛などが脱離して格子欠陥を形成することが知られている。この格子欠陥は、電気的には浅い不純物準位を形成し、酸化物半導体層の低抵抗化を引き起こす。そのため、酸化物半導体を活性層に用いたＴＦＴでは、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型すなわちデプレッション型の動作となり、欠陥準位の増大と共に閾値電圧が小さくなり、リーク電流が増大する。
一方、上述した格子欠陥以外に酸化物半導体中に浅い不純物準位を形成する元素として、水素が報告されている（例えば、非特許文献１参照。）。従って、格子欠陥以外にもＴＦＴ製造工程で導入される水素等の元素が酸化物半導体を用いたＴＦＴの特性に影響を与えると考えられる。このために、酸化物半導体をチャネルに持つトランジスタはチャネル中のキャリア濃度が増大しやすい傾向にあり、閾値電圧がマイナスになりやすいという傾向がある。
また、酸化物半導体をチャネルに用いたＴＦＴはＰチャネルを形成することが困難なために、Ｎチャネルトランジスタのみで回路を形成する必要がある。この際に閾値電圧がマイナスになると回路構成が複雑になってしまうという問題がある。この問題を解決するためには閾値電圧を制御する必要がある。閾値電圧は以下の数１で表される。
Figure 2011159908
 （式中、Ｖｔｈは閾値電圧、φＭＳはゲート電極と酸化物半導体膜との仕事関数差、Ｑｆは固定電荷、ＣＯＸはゲート絶縁膜容量、φｆはチャネルとしての酸化物半導体膜のフェルミ準位、ＮＡはアクセプタ密度、εＳは酸化物半導体膜の比誘電率、ε０は真空の誘電率をそれぞれ表す。）
閾値電圧を変える方法として、薄膜トランジスタのチャネルとゲート絶縁膜の界面にあるチャネルの一部に不純物をドープしたり、あるいは、酸化物半導体の構成元素の比率を変えることによってチャネルとしての酸化物半導体のフェルミ準位を変えることによって閾値電圧を変える試みがなされている（例えば、特許文献１および特許文献２参照）。
特表２００７−５１９２５６号公報 特開２００８−８５０４８号公報
Cetin Kilic 、外１名，"n-type doping of oxides by hydrogen "，Applied Physics Letters ，２００２年７月１日，第８１巻，第１号，ｐ．７３−７５
しかしながら、チャネルへのドープは薄膜トランジスタの特性劣化を引き起こす懸念があった。また、酸化物半導体の活性層は一般的に多元素系の材料により構成され、成膜方法としてはスパッタ法が用いられる。そのため、チャネルへのドープをスパッタ法で行う場合には、多元素系であるがゆえに、活性層の元素比率制御は非常に困難になっていた。
本発明はかかる問題点に鑑みてなされたもので、その目的は、チャネルへの不純物添加を行うことなく閾値電圧を大きくすることが可能な薄膜トランジスタおよびその製造方法、並びにこの薄膜トランジスタを備えた表示装置を提供することにある。
本発明による薄膜トランジスタは、以下の（Ａ）〜（Ｄ）の構成要素を備えたものである。
（Ａ）酸化物半導体膜
（Ｂ）対向する二つの面を有し、二つの面の一方が酸化物半導体膜に接しているゲート絶縁膜
（Ｃ）ゲート絶縁膜の二つの面の他方に接して設けられ、ゲート絶縁膜との界面から厚み方向における少なくとも一部が金属酸化物により構成されたゲート電極
（Ｄ）酸化物半導体膜に電気的に接続されたソース電極およびドレイン電極
本発明の薄膜トランジスタでは、ゲート電極のゲート絶縁膜との界面から厚み方向における少なくとも一部が金属酸化物により構成されているので、ゲート電極のゲート絶縁膜との界面における仕事関数が大きくなる。よって、数２においてゲート電極と酸化物半導体膜との仕事関数差φＭＳが大きくなり、閾値電圧Ｖｔｈが大きくなる。
Figure 2011159908
 （式中、Ｖｔｈは閾値電圧、φＭＳはゲート電極と酸化物半導体膜との仕事関数差、Ｑｆは固定電荷、ＣＯＸはゲート絶縁膜容量、φｆはチャネルとしての酸化物半導体膜のフェルミ準位、ＮＡはアクセプタ密度、εＳは酸化物半導体膜の比誘電率、ε０は真空の誘電率をそれぞれ表す。）
本発明による第１の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｅ）の工程を含むものである。
（Ａ）基板にゲート電極を形成する工程
（Ｂ）ゲート電極の表面から厚み方向における少なくとも一部を、熱処理またはプラズマ処理を用いて酸化させることにより金属酸化物により構成する工程
（Ｃ）ゲート電極の上にゲート絶縁膜を形成する工程
（Ｄ）ゲート絶縁膜の上に酸化物半導体膜を形成する工程
（Ｅ）酸化物半導体膜の上にソース電極およびドレイン電極を形成する工程
本発明による第２の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｄ）の工程を含むものである。
（Ａ）基板にゲート電極を形成すると共に、ゲート電極の表面から厚み方向における少なくとも一部を、酸化ガスを添加して成膜することにより金属酸化物により構成する工程
（Ｂ）ゲート電極の上にゲート絶縁膜を形成する工程
（Ｃ）ゲート絶縁膜の上に酸化物半導体膜を形成する工程
（Ｄ）酸化物半導体膜の上にソース電極およびドレイン電極を形成する工程
本発明による第３の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｄ）の工程を含むものである。
（Ａ）基板に、ソース電極およびドレイン電極を形成する工程
（Ｂ）ソース電極および前記ドレイン電極の上に酸化物半導体膜を形成する工程
（Ｃ）酸化物半導体膜の上にゲート絶縁膜を形成する工程
（Ｄ）ゲート絶縁膜の上に、金属よりなるゲート電極を形成すると共に、ゲート電極のゲート絶縁膜との界面から厚み方向における少なくとも一部を、酸化ガスを添加して成膜することにより金属酸化物により構成する工程
本発明による表示装置は、薄膜トランジスタおよび画素を備え、薄膜トランジスタは、上記本発明の薄膜トランジスタにより構成されたものである。
本発明の表示装置では、上記本発明の薄膜トランジスタによって画素が駆動され、画像表示がなされる。
本発明の薄膜トランジスタ、または本発明の表示装置によれば、ゲート電極のゲート絶縁膜との界面から厚み方向における少なくとも一部を金属酸化物により構成するようにしたので、チャネルへの不純物添加を行うことなく閾値電圧を大きくすることが可能となる。
本発明の第１の薄膜トランジスタの製造方法によれば、基板にゲート電極を形成したのち、このゲート電極の表面から厚み方向における少なくとも一部を、熱処理またはプラズマ処理を用いて酸化させることにより金属酸化物により構成するようにしたので、チャネルへの不純物添加を行う必要をなくし、本発明の薄膜トランジスタを簡素な工程で製造することが可能となる。
本発明の第２の薄膜トランジスタの製造方法によれば、基板にゲート電極を形成すると共に、このゲート電極の表面から厚み方向における少なくとも一部を、酸化ガスを添加して成膜することにより金属酸化物により構成するようにしたので、チャネルへの不純物添加を行う必要をなくし、本発明の薄膜トランジスタを簡素な工程で製造することが可能となる。
本発明の第３の薄膜トランジスタの製造方法によれば、基板に、ソース電極およびドレイン電極、酸化物半導体膜、ゲート絶縁膜を順に形成したのち、ゲート絶縁膜の上にゲート電極を形成すると共に、ゲート電極のゲート絶縁膜との界面から厚み方向における少なくとも一部を、酸化ガスを添加して成膜することにより金属酸化物により構成するようにしたので、チャネルへの不純物添加を行う必要をなくし、本発明の薄膜トランジスタを簡素な工程で製造することが可能となる。
本発明の第１の実施の形態に係る薄膜トランジスタの構造を表す断面図である。 図１に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図２に続く工程を表す断面図である。 モリブデンよりなるゲート電極をプラズマ処理で酸化した場合の、深さ方向における仕事関数プロファイルを表す図である。 チタンよりなるゲート電極をプラズマ処理で酸化した場合の、深さ方向における仕事関数プロファイルを表す図である。 モリブデンよりなるゲート電極の表面にシリコン酸化膜またはシリコン窒化膜を積層した場合の深さ方向における仕事関数プロファイルを表す図である。 モリブデンよりなるゲート電極を用いたＴＦＴの伝達特性を表す図である。 本発明の第２の実施の形態に係る薄膜トランジスタの製造方法を工程順に表す断面図である。 図８に続く工程を表す断面図である。 本発明の第３の実施の形態に係る薄膜トランジスタの構造を表す断面図である。 図１０に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図１１に続く工程を表す断面図である。 本発明の第４の実施の形態に係る薄膜トランジスタの構造を表す断面図である。 図１３に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図１４に続く工程を表す断面図である。 本発明の第５の実施の形態に係る薄膜トランジスタの構造を表す断面図である。 図１６に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 適用例１に係る表示装置の回路構成を表す図である。 図１８に示した画素駆動回路の一例を表す等価回路図である。 適用例２の外観を表す斜視図である。 （Ａ）は適用例３の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例４の外観を表す斜視図である。 適用例５の外観を表す斜視図である。 （Ａ）は適用例６の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（ボトムゲート型薄膜トランジスタ；ゲート電極の厚み方向の一部を、プラズマ処理を用いて酸化させることにより金属酸化物により構成した例）
２．第２の実施の形態（ボトムゲート型薄膜トランジスタ；ゲート電極の厚み方向の一部を、酸化ガスを添加して成膜することにより金属酸化物により構成した例）
３．第３の実施の形態（ボトムゲート型薄膜トランジスタ；ゲート電極の厚み方向の全部を、金属酸化物により構成した例）
４．第４の実施の形態（トップゲート型薄膜トランジスタ；ゲート電極の厚み方向の一部を、金属酸化物により構成した例）
５．第５の実施の形態（トップゲート型薄膜トランジスタ；ゲート電極の厚み方向の全部を、金属酸化物により構成した例）
６．適用例
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。薄膜トランジスタ１は、液晶ディスプレイや有機ＥＬ（Electro Luminescence）ディスプレイなどの駆動素子として用いられるものであり、例えば、基板１１にゲート電極２０，ゲート絶縁膜３０，酸化物半導体膜４０，チャネル保護膜５０，ソース電極６０Ｓおよびドレイン電極６０Ｄがこの順に積層されたボトムゲート型の構造（逆スタガ構造）を有している。
基板１１は、ガラス基板やプラスチックフィルムなどにより構成されている。プラスチック材料としては、例えばＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）などが挙げられる。後述のスパッタ法において、基板１１を加熱することなく酸化物半導体膜４０を成膜するため、安価なプラスチックフィルムを用いることができる。
ゲート電極２０は、薄膜トランジスタ１にゲート電圧を印加し、このゲート電圧により酸化物半導体膜４０中の電子密度を制御する役割を有するものである。ゲート電極２０は、基板１１上の選択的な領域に設けられ、例えば、厚みが１０ｎｍ〜５００ｎｍであり、白金（Ｐｔ），チタン（Ｔｉ），ルテニウム（Ｒｕ），モリブデン（Ｍｏ），銅（Ｃｕ），タングステン（Ｗ），およびニッケル（Ｎｉ）からなる群のうち少なくとも１種を含む金属単体または合金により構成されている。
ゲート電極２０は、ゲート絶縁膜３０との界面２０Ａから厚み方向における一部に、金属酸化物よりなる界面層２１を有している。これにより、この薄膜トランジスタ１では、チャネルへの不純物添加を行うことなく閾値電圧を大きくすることが可能となっている。
具体的には、ゲート電極２０の界面層２１は、白金（Ｐｔ），チタン（Ｔｉ），ルテニウム（Ｒｕ），モリブデン（Ｍｏ），銅（Ｃｕ），タングステン（Ｗ）およびニッケル（Ｎｉ）からなる群のうち少なくとも１種を含む金属酸化物により構成されている。ゲート電極２０の厚み方向における残部は、上述した金属単体または合金により構成された金属層２２である。
ゲート絶縁膜３０は、対向する二つの面３０Ａ，３０Ｂを有し、一方の面３０Ａで酸化物半導体膜４０に接し、他方の面３０Ｂでゲート電極２０に接している。ゲート絶縁膜３０は、例えば、厚みが５０ｎｍ〜１μｍであり、シリコン酸化膜，シリコン窒化膜，シリコン窒化酸化膜または酸化アルミニウム膜などの単層膜または積層膜により構成されている。
ゲート絶縁膜３０は、ゲート電極２０との界面３０Ｂに接して、低還元性材料よりなる膜、例えばシリコン酸化膜を含むことが好ましい。ゲート電極２０の界面層２１が還元されて仕事関数が低下してしまうのを抑えることが可能となるからである。
このような低還元性材料よりなる膜としては、例えば、化学気相成長法により作製したシリコン酸化膜，スパッタリング法により作製したシリコン酸化膜，スパッタリング法により作製したシリコン窒化膜，スパッタリング法により作製した酸化アルミニウム膜，およびスパッタリング法により作製した窒化アルミニウム膜のうち少なくとも１種が好ましい。
具体的には、ゲート絶縁膜３０は、例えば、ゲート電極２０の側から、低還元性材料よりなる膜としてのシリコン酸化膜３１と、シリコン窒化膜３２と、シリコン酸化膜３３とをこの順に積層した構成を有している。
酸化物半導体膜４０は、ソース電極６０Ｓおよびドレイン電極６０Ｄとの間にチャネル領域を有している。酸化物半導体膜４０は、例えば、酸化亜鉛を主成分とする透明な酸化物半導体、例えばＩＧＺＯ（酸化インジウムガリウム亜鉛），酸化亜鉛，ＡＺＯ（アルミニウムドープ酸化亜鉛）またはＧＺＯ（ガリウムドープ酸化亜鉛）により構成されている。ここで酸化物半導体とは、インジウム，ガリウム，亜鉛，スズ等の元素と、酸素とを含む化合物である。酸化物半導体膜４０の厚みは、製造工程でのアニールによる酸素供給効率を考慮すると、例えば５ｎｍ〜１００ｎｍであることが望ましい。
チャネル保護膜５０は、酸化物半導体膜４０のチャネル領域上に設けられ、例えば、厚みが５０ｎｍ〜５００ｎｍであり、シリコン酸化膜，シリコン窒化膜または酸化アルミニウム膜により構成されている。
ソース電極６０Ｓおよびドレイン電極６０Ｄは、チャネル保護膜５０の両側の酸化物半導体膜４０上に設けられ、酸化物半導体膜４０に電気的に接続されている。ソース電極６０Ｓおよびドレイン電極６０Ｄは、例えば、モリブデン，アルミニウム，銅，チタン等の金属膜、ＩＴＯ（Indium Tin Oxide；酸化インジウムスズ），酸化チタンなどの酸素を含む金属膜、またはこれらの積層膜により構成されている。具体的には、ソース電極６０Ｓおよびドレイン電極６０Ｄは、例えば、厚み５０ｎｍのモリブデン層と、厚み５００ｎｍのアルミニウム層と、厚み５０ｎｍのモリブデン層とを順に積層した構造を有している。
ソース電極６０Ｓおよびドレイン電極６０Ｄは、ＩＴＯまたは酸化チタンなどの酸素を含む金属膜により構成されていることが好ましい。酸化物半導体膜４０は、酸素を引き抜きやすい金属と接触することで酸素が脱離して格子欠陥が形成される。ソース電極６０Ｓおよびドレイン電極６０Ｄを、酸素を含む金属膜により構成することにより、酸化物半導体膜４０から酸素が脱離するのを抑え、薄膜トランジスタ１の電気特性を安定させることが可能となる。
この薄膜トランジスタ１は、例えば次のようにして製造することができる。
図２および図３は、薄膜トランジスタ１の製造方法を工程順に表したものである。まず、基板１１上の全面に例えばスパッタリング法や蒸着法を用いて、ゲート電極２０の材料となる金属膜を形成する。次いで、図２（Ａ）に示したように、基板１１上に形成した金属膜を、例えばフォトリソグラフィ法を用いてパターニングすることにより、ゲート電極２０を形成する。
続いて、図２（Ｂ）に示したように、ゲート電極２０の表面２０Ａから厚み方向における一部を、例えば、一酸化二窒素または酸素を含むガスプラズマＰに曝して酸化させることにより、金属酸化物よりなる界面層２１を形成する。
界面層２１を形成するための表面処理としては、上述したプラズマ処理のほか、熱処理でもよい。熱処理の場合には、ゲート電極２０の表面２０Ａから厚み方向における一部を、酸素や水蒸気を含む雰囲気中でアニール処理を施して酸化させることにより、金属酸化物よりなる界面層２１を形成する。
そののち、基板１１およびゲート電極２０の界面層２１の全面にゲート絶縁膜３０を形成する。このとき、ゲート電極２０との界面３０Ｂに接して、低還元性材料よりなる膜を形成することが好ましい。界面層２１上にＣＶＤ法で直接シリコン窒化膜のような還元性の強い膜を形成すると、界面層２１が還元されて仕事関数が低下してしまうからである。
低還元性材料よりなる膜としては、例えば、ＣＶＤ法により作製したシリコン酸化膜，スパッタリング法により作製したシリコン酸化膜，スパッタリング法により作製したシリコン窒化膜，スパッタリング法により作製した酸化アルミニウム膜，およびスパッタリング法により作製した窒化アルミニウム膜のうち少なくとも１種を用いることが好ましい。これらの膜は、還元性の低い状態で成膜することが可能だからである。
このようなゲート絶縁膜３０の成膜方法としては、例えば、シリコン窒化膜またはシリコン酸化膜の積層膜をプラズマＣＶＤ（Chemical Vapor Deposition；化学気相成長）法で形成する場合と、シリコン窒化膜，シリコン酸化膜，酸化アルミニウム膜または窒化アルミニウム膜をスパッタリング法などにより形成する場合とが挙げられる。
具体的には、図２（Ｃ）に示したように、例えばプラズマＣＶＤ法により、ゲート電極２０の側から、シリコン酸化膜３１と、シリコン窒化膜３２と、シリコン酸化膜３３とをこの順に積層し、ゲート絶縁膜３０を形成する。シリコン窒化膜３２は、原料ガスとしてシラン，アンモニア，窒素等のガスを用いたプラズマＣＶＤ法により形成する。シリコン酸化膜３１，３３は、原料ガスとしてシラン，一酸化二窒素を含むガスを用いたプラズマＣＶＤ法により形成する。
また、スパッタリング法を用いる場合には、例えば、ゲート電極２０の側から、シリコン窒化膜およびシリコン酸化膜をこの順に積層することにより、ゲート絶縁膜３０を形成する。スパッタリングのターゲットとしてはシリコンを用い、スパッタリングの放電雰囲気中に酸素，水蒸気，窒素などを用いて反応性プラズマスパッタリングとすることで、シリコン窒化膜またはシリコン酸化膜を形成する。
この場合、ゲート電極２０の表面をプラズマ処理する工程とゲート絶縁膜３０を形成する工程とを真空中で連続して行うことが好ましい。なぜなら、表面処理後に大気中に曝すことで、大気中の炭素系のコンタミネーションが表面付着して表面処理の効果を軽減してしまうおそれがあるからである。
ゲート絶縁膜３０を形成したのち、図３（Ａ）に示したように、例えばスパッタリング法により、ゲート絶縁膜３０の上に酸化物半導体膜４０を形成し、所望の形状にパターニングする。
酸化物半導体膜４０をＩＧＺＯ（酸化インジウムガリウム亜鉛）により構成する場合には、酸化インジウムガリウム亜鉛のセラミックをターゲットとしたＤＣスパッタリング法を用い、アルゴンと酸素の混合ガスによるプラズマ放電にてゲート絶縁膜３０上に酸化物半導体膜４０を形成する。なお、プラズマ放電の前に真空容器内の真空度が１×１０-4Ｐａ以下になるまで排気した後、アルゴンと酸素の混合ガスを導入する。
酸化物半導体膜４０を酸化亜鉛により構成する場合には、酸化亜鉛のセラミックをターゲットとしたＲＦスパッタリング法、または亜鉛の金属ターゲットを用いてアルゴンと酸素を含むガス雰囲気中でＤＣ電源を用いたスパッタリング法により、酸化物半導体膜４０を形成することが可能である。
このとき、チャネルとなる酸化物半導体膜４０中のキャリア濃度は、酸化物形成の際のアルゴンと酸素の流量比を変化させることで制御することが可能である。
酸化物半導体膜４０を形成したのち、酸化物半導体膜４０の上に、例えばＣＶＤ法またはスパッタリング法により、シリコン酸化膜またはシリコン窒化膜を形成し、パターニングすることにより、図３（Ｂ）に示したように、上述した厚みおよび材料よりなるチャネル保護膜５０を形成する。
チャネル保護膜５０を形成したのち、例えばスパッタリング法により、厚み５０ｎｍのモリブデン層、厚み５００ｎｍのアルミニウム層および厚み５０ｎｍのモリブデン層を順に形成し、３層の積層構造を形成する。続いて、この積層構造を、リン酸，硝酸および酢酸を含む混合液を用いたウェットエッチング法によりパターニングして、図３（Ｃ）に示したようにソース電極６０Ｓおよびドレイン電極６０Ｄを形成する。以上により、図１に示した薄膜トランジスタ１が完成する。
この薄膜トランジスタ１では、図示しない配線層を通じてゲート電極２０に所定のしきい値電圧以上の電圧（ゲート電圧）が印加されると、ソース電極６０Ｓとドレイン電極６０Ｄとの間の酸化物半導体膜４０のチャネル領域中に電流（ドレイン電流）が生じる。
ここでは、ゲート電極２０のゲート絶縁膜３０との界面２０Ａから厚み方向における一部が金属酸化物よりなる界面層２１とされているので、ゲート電極２０のゲート絶縁膜３０との界面２０Ａにおける仕事関数が大きくなる。よって、数３においてゲート電極２０と酸化物半導体膜４０との仕事関数差φＭＳが大きくなり、閾値電圧Ｖｔｈが大きくなる（プラス方向にシフトする）。
Figure 2011159908
 （式中、Ｖｔｈは閾値電圧、φＭＳはゲート電極と酸化物半導体膜との仕事関数差、Ｑｆは固定電荷、ＣＯＸはゲート絶縁膜容量、φｆはチャネルとしての酸化物半導体膜のフェルミ準位、ＮＡはアクセプタ密度、εＳは酸化物半導体膜の比誘電率、ε０は真空の誘電率をそれぞれ表す。）
図４および図５は、モリブデンおよびチタンよりなる金属膜の表面をプラズマ処理で酸化した後に深さ方向の仕事関数分析を行った結果をそれぞれ表したものである。図４および図５から、金属膜の表面近傍で仕事関数が増加していることが分かる。プラズマ処理としては、Ｏ２ガスまたはＮ２Ｏガス雰囲気を用いたものであり、高温化、処理時間の増加で酸化の程度が大きくなり、仕事関数が増加することが分かっている。
図６は、ゲート電極としてモリブデンを用い、ゲート電極の表面を酸化処理した場合と酸化していない場合とについて、ＴＦＴの伝達特性をそれぞれ表したものである。図７から分かるように、ゲート電極の表面を酸化処理したＴＦＴは、酸化していないＴＦＴに比べて、伝達特性を約０．５Ｖプラス方向にシフトさせることが可能となる。
また、ゲート絶縁膜３０は、ゲート電極２０との界面３０Ｂに接して、低還元性材料よりなる膜、例えばシリコン酸化膜を含んでいるので、ゲート電極２０の界面層２１が還元されて仕事関数が低下してしまうのが抑えられる。よって、閾値電圧Ｖｔｈが小さくなってしまう（マイナス方向にシフトしてしまう）ことが回避される。
図７は、モリブデンよりなる金属膜の表面にシリコン酸化膜を成膜した場合と、シリコン窒化膜を成膜した場合と、何も成膜しない場合とについて、仕事関数の深さ方向プロファイルを表したものである。図７からは、シリコン窒化膜→シリコン酸化膜→金属表面膜無しの順に仕事関数が増加していることが分かり、還元性の低い膜を成膜することで仕事関数の低下が軽減できることが分かる。
このように本実施の形態の薄膜トランジスタ１では、ゲート電極２０のゲート絶縁膜３０との界面２０Ａから厚み方向における一部を、金属酸化物よりなる界面層２１とするようにしたので、チャネルへの不純物添加を行うことなく閾値電圧を大きくすることが可能となる。よって、この薄膜トランジスタ１を用いて液晶や有機ＥＬなどの表示装置の周辺回路を構成した場合に回路構成が複雑になってしまうことが回避される。
また、本実施の形態の薄膜トランジスタ１の製造方法では、基板１１にゲート電極２０を形成したのち、このゲート電極２０の表面から厚み方向における一部を、熱処理またはプラズマ処理を用いて酸化させることにより金属酸化物よりなる界面層２１を形成するようにしたので、チャネルへの不純物添加を行う必要をなくし、本実施の形態の薄膜トランジスタ１を簡素な工程で製造することが可能となる。
（第２の実施の形態）
図８および図９は、本発明の第２の実施の形態に係る薄膜トランジスタ１の製造方法を工程順に表したものである。この製造方法は、ゲート電極２０を形成する際に、酸化ガスを添加して成膜することにより界面層２１を形成するようにしたことにおいて、上記第１の実施の形態の製造方法と異なるものである。よって、同一の工程については、図２および図３を参照して説明する。
まず、図８（Ａ）に示したように、基板１１の全面に、例えばスパッタリング法により、ゲート電極２０の材料となる金属膜２３を形成する。その際、ゲート電極２０の表面２０Ａから厚み方向における一部を、酸化ガスを添加して成膜することにより、金属酸化物よりなる界面層２１を形成する。
次いで、図８（Ｂ）に示したように、金属膜２３および界面層２１を、例えばフォトリソグラフィを用いてパターニングすることにより、ゲート電極２０を形成する。
続いて、基板１１およびゲート電極２０の界面層２１の全面にゲート絶縁膜３０を形成する。このとき、第１の実施の形態と同様に、ゲート電極２０との界面３０Ｂに接して、低還元性材料よりなる膜を形成することが好ましい。具体的には、図８（Ｃ）に示したように、例えばプラズマＣＶＤ法により、ゲート電極２０の側から、低還元性材料よりなる膜としてのシリコン酸化膜３１と、シリコン窒化膜３２と、シリコン酸化膜３３とをこの順に積層し、ゲート絶縁膜３０を形成する。
ゲート絶縁膜３０を形成したのち、第１の実施の形態と同様にして、図９（Ａ）に示したように、例えばスパッタリング法により、ゲート絶縁膜３０の上に酸化物半導体膜４０を形成し、所望の形状にパターニングする。
酸化物半導体膜４０を形成したのち、第１の実施の形態と同様にして、酸化物半導体膜４０の上に、図９（Ｂ）に示したように、上述した厚みおよび材料よりなるチャネル保護膜５０を形成する。
チャネル保護膜５０を形成したのち、第１の実施の形態と同様にして、図９（Ｃ）に示したように、上述した厚みおよび材料よりなるソース電極６０Ｓおよびドレイン電極６０Ｄを形成する。以上により、図１に示した薄膜トランジスタ１が完成する。
このように本実施の形態の薄膜トランジスタ１の製造方法では、基板１１にゲート電極２０を形成すると共に、このゲート電極２０の表面２０Ａから厚み方向における一部を、酸化ガスを添加して成膜することにより金属酸化物よりなる界面層２１を形成するようにしたので、チャネルへの不純物添加を行う必要をなくし、第１の実施の形態と同様に、薄膜トランジスタ１を簡素な工程で製造することが可能となる。
（第３の実施の形態）
図１０は、本発明の第３の実施の形態に係る薄膜トランジスタ１Ａの断面構成を表したものである。この薄膜トランジスタ１Ａは、ゲート電極２０のゲート絶縁膜３０との界面２０Ａから厚み方向における全部が金属酸化膜により構成されていることを除いては、上記第１の実施の形態と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
図１１および図１２は、この薄膜トランジスタ１Ａの製造方法を工程順に表したものである。まず、図１１（Ａ）に示したように、基板１１にゲート電極２０を形成する際に、ゲート電極２０の表面２０Ａから厚み方向における全部を金属酸化物により構成する。
このようなゲート電極２０の形成方法としては、第１の実施の形態と同様に、基板１１上にゲート電極２０を形成したのち、ゲート電極２０の表面２０Ａから厚み方向における全部を、熱処理またはプラズマ処理を用いて酸化させるようにしてもよい。
あるいは、ゲート電極２０は、第２の実施の形態と同様に、基板１１の全面に、例えばスパッタリング法により、ゲート電極２０の材料となる金属膜を形成する際に、ゲート電極２０の表面２０Ａから厚み方向における全部を、酸化ガスを添加して成膜するようにしてもよい。
次いで、基板１１およびゲート電極２０の界面層２１の全面にゲート絶縁膜３０を形成する。このとき、第１の実施の形態と同様に、ゲート電極２０との界面３０Ｂに接して、低還元性材料よりなる膜を形成することが好ましい。具体的には、図１１（Ｂ）に示したように、例えばプラズマＣＶＤ法により、ゲート電極２０の側から、低還元性材料よりなる膜としてのシリコン酸化膜３１と、シリコン窒化膜３２と、シリコン酸化膜３３とをこの順に積層し、ゲート絶縁膜３０を形成する。
ゲート絶縁膜３０を形成したのち、第１の実施の形態と同様にして、図１１（Ｃ）に示したように、例えばスパッタリング法により、ゲート絶縁膜３０の上に酸化物半導体膜４０を形成し、所望の形状にパターニングする。
酸化物半導体膜４０を形成したのち、第１の実施の形態と同様にして、酸化物半導体膜４０の上に、図１２（Ａ）に示したように、上述した厚みおよび材料よりなるチャネル保護膜５０を形成する。
チャネル保護膜５０を形成したのち、第１の実施の形態と同様にして、図１２（Ｂ）に示したように、上述した厚みおよび材料よりなるソース電極６０Ｓおよびドレイン電極６０Ｄを形成する。以上により、図１０に示した薄膜トランジスタ１Ａが完成する。
この薄膜トランジスタ１Ａの作用および効果は、第１および第２の実施の形態と同様である。
（第４の実施の形態）
図１３は、本発明の第４の実施の形態に係る薄膜トランジスタ１Ｂの断面構成を表したものである。この薄膜トランジスタ１Ｂは、基板１１に、ソース電極６０Ｓおよびドレイン電極６０Ｄ，酸化物半導体膜４０，ゲート絶縁膜３０，並びにゲート電極２０がこの順に積層されたトップゲート型ＴＦＴ（スタガ構造）のものである。このことを除いては、薄膜トランジスタ１Ｂは上記第１の実施の形態と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
図１４および図１５は、この薄膜トランジスタ１Ｂの製造方法を工程順に表したものである。まず、図１４（Ａ）に示したように、基板１１に、第１の実施の形態と同様にして、上述した厚みおよび材料よりなるソース電極６０Ｓおよびドレイン電極６０Ｄを形成する。
次いで、図１４（Ｂ）に示したように、第１の実施の形態と同様にして、例えばスパッタリング法により、ゲート絶縁膜３０の上に酸化物半導体膜４０を形成し、所望の形状にパターニングする。
続いて、図１４（Ｃ）に示したように、基板１１および酸化物半導体膜４０の全面にゲート絶縁膜３０を形成する。ゲート絶縁膜３０としては、例えば、シリコン窒化膜またはシリコン酸化膜の積層膜をプラズマＣＶＤ法で形成してもよいし、あるいは、シリコン窒化膜，シリコン酸化膜，酸化アルミニウム膜または窒化アルミニウム膜をスパッタリング法などにより形成してもよい。
そののち、例えばスパッタリング法により、ゲート絶縁膜３０の上にゲート電極２０を形成する。その際、まず、図１５（Ａ）に示したように、ゲート電極２０のゲート絶縁膜３０との界面２０Ａから厚み方向の一部を、酸化ガスを添加して成膜することにより、金属酸化物よりなる界面層２１を形成する。
続いて、同じく図１５（Ａ）に示したように、酸化ガスの添加を停止してゲート電極２０の厚み方向における残部を形成する。これにより、ゲート電極２０の厚み方向における残部は金属層２２となる。
そののち、図１５（Ｂ）に示したように、金属層２２および界面層２１を、例えばフォトリソグラフィを用いてパターニングすることにより、ゲート電極２０を形成する。本実施の形態では、界面層２１の表面は金属層２２で被覆されるので、ゲート電極２０形成後のゲート絶縁膜３０による還元効果は考慮する必要がない。ただし、界面層２１を熱処理やプラズマ処理などの表面処理により形成することは難しいので、成膜時の酸化ガスの添加が必要となる。以上により、図１３に示した薄膜トランジスタ１Ｂが完成する。
この薄膜トランジスタ１Ｂの作用および効果は第１および第２の実施の形態と同様である。
本実施の形態の薄膜トランジスタ１Ｂの製造方法によれば、基板１１に、ソース電極６０Ｓおよびドレイン電極６０Ｄ、酸化物半導体膜４０、ゲート絶縁膜３０を順に形成したのち、ゲート絶縁膜３０の上にゲート電極２０を形成すると共に、ゲート電極２０のゲート絶縁膜３０との界面２０Ａから厚み方向における一部を、酸化ガスを添加して成膜することにより、金属酸化物よりなる界面層２１を形成するようにしたので、チャネルへの不純物添加を行う必要をなくし、薄膜トランジスタ１Ｂを簡素な工程で製造することが可能となる。
（第５の実施の形態）
図１６は、本発明の第５の実施の形態に係る薄膜トランジスタ１Ｃの断面構成を表したものである。この薄膜トランジスタ１Ｃは、ゲート電極２０のゲート絶縁膜３０との界面２０Ａから厚み方向における全部が金属酸化膜により構成されていることを除いては、上記第４の実施の形態と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
図１７は、この薄膜トランジスタ１Ｃの製造方法を工程順に表したものである。まず、図１７（Ａ）に示したように、基板１１に、第１の実施の形態と同様にして、上述した厚みおよび材料よりなるソース電極６０Ｓおよびドレイン電極６０Ｄを形成する。
次いで、図１７（Ｂ）に示したように、第１の実施の形態と同様にして、例えばスパッタリング法により、ゲート絶縁膜３０の上に酸化物半導体膜４０を形成し、所望の形状にパターニングする。
続いて、図１７（Ｃ）に示したように、基板１１および酸化物半導体膜４０の全面にゲート絶縁膜３０を形成する。ゲート絶縁膜３０としては、例えば、シリコン窒化膜またはシリコン酸化膜の積層膜をプラズマＣＶＤ法で形成してもよいし、あるいは、シリコン窒化膜，シリコン酸化膜，酸化アルミニウム膜または窒化アルミニウム膜をスパッタリング法などにより形成してもよい。
そののち、図１７（Ｄ）に示したように、例えばスパッタリング法により、ゲート絶縁膜３０の上にゲート電極２０を形成し、例えばフォトリソグラフィによりパターニングする。その際、ゲート電極２０のゲート絶縁膜３０との界面２０Ａから厚み方向の全部を、酸化ガスを添加して成膜することにより、ゲート電極２０の全体を金属酸化物により構成する。以上により、図１６に示した薄膜トランジスタ１Ｃが完成する。
この薄膜トランジスタ１Ｃの作用および効果は第１および第２の実施の形態と同様である。
＜適用例１＞
図１８は、この薄膜トランジスタ１を駆動素子として備えた表示装置の回路構成を表すものである。表示装置７０は、例えば液晶ディスプレイや有機ＥＬディスプレイなどであり、駆動パネル８０上に、マトリクス状に配設された複数の画素１０Ｒ，１０Ｇ，１０Ｂと、これらの画素１０Ｒ，１０Ｇ，１０Ｂを駆動するための各種駆動回路とが形成されたものである。画素１０Ｒ，１０Ｇ，１０Ｂはそれぞれ、赤色（Ｒ：Red ），緑色（Ｇ：Green ）および青色（Ｂ：Blue）の色光を発する液晶表示素子や有機ＥＬ素子などである。これら３つの画素１０Ｒ，１０Ｇ，１０Ｂを一つのピクセルとして、複数のピクセルにより表示領域１１０が構成されている。駆動パネル８０上には、駆動回路として、例えば映像表示用のドライバである信号線駆動回路１２０および走査線駆動回路１３０と、画素駆動回路１５０とが配設されている。この駆動パネル８０には、図示しない封止パネルが貼り合わせられ、この封止パネルにより画素１０Ｒ，１０Ｇ，１０Ｂおよび上記駆動回路が封止されている。
図１９は、画素駆動回路１５０の等価回路図である。画素駆動回路１５０は、上記薄膜トランジスタ１，１Ａ〜１Ｃとして、トランジスタＴｒ１，Ｔｒ２が配設されたアクティブ型の駆動回路である。トランジスタＴｒ１，Ｔｒ２の間にはキャパシタＣｓが設けられ、第１の電源ライン（Ｖcc）および第２の電源ライン（ＧＮＤ）の間において、画素１０Ｒ（または画素１０Ｇ，１０Ｂ）がトランジスタＴｒ１に直列に接続されている。このような画素駆動回路１５０では、列方向に信号線１２０Ａが複数配置され、行方向に走査線１３０Ａが複数配置されている。各信号線１２０Ａは、信号線駆動回路１２０に接続され、この信号線駆動回路１２０から信号線１２０Ａを介してトランジスタＴｒ２のソース電極に画像信号が供給されるようになっている。各走査線１３０Ａは走査線駆動回路１３０に接続され、この走査線駆動回路１３０から走査線１３０Ａを介してトランジスタＴｒ２のゲート電極に走査信号が順次供給されるようになっている。このような表示装置７０は、例えば次の適用例２〜６に示した電子機器に搭載することができる。
＜適用例２＞
図２０は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有している。
＜適用例３＞
図２１は、デジタルスチルカメラの外観を表したものである。このデジタルスチルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有している。
＜適用例４＞
図２２は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有している。
＜適用例５＞
図２３は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。
＜適用例６＞
図２４は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
更に、本発明は、液晶ディスプレイおよび有機ＥＬディスプレイのほか、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくエレクトロクロミック型の表示素子などの他の表示素子を用いた表示装置にも適用可能である。
１…薄膜トランジスタ、１１…基板、２０…ゲート電極、３０…ゲート絶縁膜、４０…酸化物半導体膜、４１…チャネル領域、５０…チャネル保護膜、６０Ｓ…ソース電極、６０Ｄ…ドレイン電極領域、７０…表示装置、８０…駆動パネル、１０Ｒ，１０Ｇ，１０Ｂ…画素、１１０…表示領域、１２０…信号線駆動回路、１３０…走査線駆動回路、１５０…画素駆動回路、Ｔｒ１，Ｔｒ２…トランジスタ。

Claims (17)

  1. 酸化物半導体膜と、
    対向する二つの面を有し、前記二つの面の一方が前記酸化物半導体膜に接しているゲート絶縁膜と、
    前記ゲート絶縁膜の二つの面の他方に接して設けられ、前記ゲート絶縁膜との界面から厚み方向における少なくとも一部が金属酸化物により構成されたゲート電極と、
    前記酸化物半導体膜に電気的に接続されたソース電極およびドレイン電極と
    を備えた薄膜トランジスタ。
  2. 前記ゲート絶縁膜は、前記ゲート電極との界面に接して、低還元性材料よりなる膜を含む
    請求項１記載の薄膜トランジスタ。
  3. 前記ゲート絶縁膜は、前記ゲート電極との界面に接して、シリコン酸化膜を含む
    請求項２記載の薄膜トランジスタ。
  4. 前記ゲート電極の厚み方向における少なくとも一部は、白金（Ｐｔ），チタン（Ｔｉ），ルテニウム（Ｒｕ），モリブデン（Ｍｏ），銅（Ｃｕ），タングステン（Ｗ）およびニッケル（Ｎｉ）からなる群のうち少なくとも１種を含む金属酸化物により構成されている
    請求項１ないし３のいずれか１項に記載の薄膜トランジスタ。
  5. 基板に、前記ゲート電極，前記ゲート絶縁膜，前記酸化物半導体膜，並びに前記ソース電極および前記ドレイン電極がこの順に積層されている
    請求項４記載の薄膜トランジスタ。
  6. 基板に、前記ソース電極および前記ドレイン電極，前記酸化物半導体膜，前記ゲート絶縁膜，並びに前記ゲート電極がこの順に積層されている
    請求項４記載の薄膜トランジスタ。
  7. 基板にゲート電極を形成する工程と、
    前記ゲート電極の表面から厚み方向における少なくとも一部を、熱処理またはプラズマ処理を用いて酸化させることにより金属酸化物により構成する工程と、
    前記ゲート電極の上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上に酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜の上にソース電極およびドレイン電極を形成する工程と
    を含む薄膜トランジスタの製造方法。
  8. 前記ゲート絶縁膜を形成する工程において、前記ゲート電極との界面に接して、低還元性材料よりなる膜を形成する
    請求項７記載の薄膜トランジスタの製造方法。
  9. 前記低還元性材料よりなる膜として、化学気相成長法により作製したシリコン酸化膜，スパッタリング法により作製したシリコン酸化膜，スパッタリング法により作製したシリコン窒化膜，スパッタリング法により作製した酸化アルミニウム膜，およびスパッタリング法により作製した窒化アルミニウム膜のうち少なくとも１種を用いる
    請求項８記載の薄膜トランジスタの製造方法。
  10. 前記ゲート電極の表面をプラズマ処理する工程と前記ゲート絶縁膜を形成する工程とを真空中で連続して行う
    請求項７記載の薄膜トランジスタの製造方法。
  11. 基板にゲート電極を形成すると共に、前記ゲート電極の表面から厚み方向における少なくとも一部を、酸化ガスを添加して成膜することにより金属酸化物により構成する工程と、
    前記ゲート電極の上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上に酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜の上にソース電極およびドレイン電極を形成する工程と
    を含む薄膜トランジスタの製造方法。
  12. 前記ゲート絶縁膜を形成する工程において、前記ゲート電極との界面に接して、低還元性材料よりなる膜を形成する
    請求項１１記載の薄膜トランジスタの製造方法。
  13. 前記低還元性材料よりなる膜として、化学気相成長法により作製したシリコン酸化膜，スパッタリング法により作製したシリコン酸化膜，スパッタリング法により作製したシリコン窒化膜，スパッタリング法により作製した酸化アルミニウム膜，およびスパッタリング法により作製した窒化アルミニウム膜のうち少なくとも１種を用いる
    請求項１２記載の薄膜トランジスタの製造方法。
  14. 基板に、ソース電極およびドレイン電極を形成する工程と、
    前記ソース電極および前記ドレイン電極の上に酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜の上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上にゲート電極を形成すると共に、前記ゲート電極の前記ゲート絶縁膜との界面から厚み方向における少なくとも一部を、酸化ガスを添加して成膜することにより金属酸化物により構成する工程と
    を含む薄膜トランジスタの製造方法。
  15. 前記ゲート絶縁膜を形成する工程において、前記ゲート電極との界面に接して、低還元性材料よりなる膜を形成する
    請求項１４記載の薄膜トランジスタの製造方法。
  16. 前記低還元性材料よりなる膜として、化学気相成長法により作製したシリコン酸化膜，スパッタリング法により作製したシリコン酸化膜，スパッタリング法により作製したシリコン窒化膜，スパッタリング法により作製した酸化アルミニウム膜，およびスパッタリング法により作製した窒化アルミニウム膜のうち少なくとも１種を用いる
    請求項１５記載の薄膜トランジスタの製造方法。
  17. 薄膜トランジスタおよび画素を備え、
    前記薄膜トランジスタは、
    酸化物半導体膜と、
    対向する二つの面を有し、前記二つの面の一方が前記酸化物半導体膜に接しているゲート絶縁膜と、
    前記ゲート絶縁膜の二つの面の他方に接して設けられ、前記ゲート絶縁膜との界面から厚み方向における少なくとも一部が金属酸化物により構成されたゲート電極と、
    前記酸化物半導体膜に電気的に接続されたソース電極およびドレイン電極と
    を備えた表示装置。
JP2010022160A 2010-02-03 2010-02-03 薄膜トランジスタおよびその製造方法、並びに表示装置 Pending JP2011159908A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010022160A JP2011159908A (ja) 2010-02-03 2010-02-03 薄膜トランジスタおよびその製造方法、並びに表示装置
US13/014,363 US8748882B2 (en) 2010-02-03 2011-01-26 Thin film transistor, electronic device, display device, and method of manufacturing thin film transistor
CN201110030133XA CN102157558A (zh) 2010-02-03 2011-01-27 薄膜晶体管及其制造方法、以及显示装置
US14/154,966 US9006734B2 (en) 2010-02-03 2014-01-14 Thin film transistor, method of manufacturing the same, and display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010022160A JP2011159908A (ja) 2010-02-03 2010-02-03 薄膜トランジスタおよびその製造方法、並びに表示装置

Publications (1)

Publication Number Publication Date
JP2011159908A true JP2011159908A (ja) 2011-08-18

Family

ID=44340834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010022160A Pending JP2011159908A (ja) 2010-02-03 2010-02-03 薄膜トランジスタおよびその製造方法、並びに表示装置

Country Status (3)

Country Link
US (2) US8748882B2 (ja)
JP (1) JP2011159908A (ja)
CN (1) CN102157558A (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131740A (ja) * 2011-11-25 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014007388A (ja) * 2012-05-10 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015506097A (ja) * 2011-12-08 2015-02-26 東京エレクトロン株式会社 半導体デバイスを形成するための方法
WO2015163288A1 (ja) * 2014-04-21 2015-10-29 シャープ株式会社 光検出装置
US9202822B2 (en) 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2016002562A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及びｘ線撮像装置
US9312395B2 (en) 2013-07-26 2016-04-12 Samsung Display Co., Ltd. Thin-film transistor, method of manufacturing the same, and method of manufacturing backplane for flat panel display
WO2016097936A1 (ja) * 2014-12-18 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュールおよび電子機器
KR20160120852A (ko) * 2015-04-08 2016-10-19 삼성디스플레이 주식회사 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법
JP2017028288A (ja) * 2015-07-24 2017-02-02 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
US9601631B2 (en) 2011-11-30 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2017107949A (ja) * 2015-12-08 2017-06-15 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US9887297B2 (en) 2013-09-17 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer in which thickness of the oxide semiconductor layer is greater than or equal to width of the oxide semiconductor layer
US10304897B2 (en) 2014-06-30 2019-05-28 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device provided therewith
US10347687B2 (en) 2014-06-30 2019-07-09 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel
US10353082B2 (en) 2014-06-30 2019-07-16 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device
US10386500B2 (en) 2014-06-30 2019-08-20 Sharp Kabushiki Kaisha Imaging panel and x-ray imaging device provided therewith
JP2019148803A (ja) * 2012-12-25 2019-09-05 株式会社半導体エネルギー研究所 表示装置
US10411059B2 (en) 2014-06-30 2019-09-10 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel
JP2020155495A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置及びその製造方法
US11387131B2 (en) 2019-08-06 2022-07-12 Kioxia Corporation Alignment apparatus and method of manufacturing semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492767B2 (en) * 2011-09-06 2013-07-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT substrate and manufacturing method thereof
US9040981B2 (en) 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103456738A (zh) * 2012-06-05 2013-12-18 群康科技(深圳)有限公司 薄膜晶体管基板以及显示器
TWI513002B (zh) 2012-06-05 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板以及顯示器
CN104900654B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
KR102517127B1 (ko) * 2015-12-02 2023-04-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
CN108461391B (zh) * 2018-04-03 2020-11-03 深圳市华星光电半导体显示技术有限公司 一种igzo有源层、氧化物薄膜晶体管的制备方法
CN112420848B (zh) * 2020-11-03 2022-04-08 深圳市华星光电半导体显示技术有限公司 氧化物薄膜晶体管及其制作方法、阵列基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152573A (ja) * 1991-11-29 1993-06-18 Nec Corp 薄膜トランジスタ及びその製造方法
JPH0832083A (ja) * 1994-07-15 1996-02-02 Sony Corp 薄膜トランジスタ
CN100435067C (zh) * 2003-04-01 2008-11-19 皇家飞利浦电子股份有限公司 具有显示器的设备
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202822B2 (en) 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9812544B2 (en) 2010-12-17 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2019047134A (ja) * 2011-11-25 2019-03-22 株式会社半導体エネルギー研究所 半導体装置
JP2018006762A (ja) * 2011-11-25 2018-01-11 株式会社半導体エネルギー研究所 半導体装置
JP2020038988A (ja) * 2011-11-25 2020-03-12 株式会社半導体エネルギー研究所 半導体装置
US8962386B2 (en) 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016225654A (ja) * 2011-11-25 2016-12-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013131740A (ja) * 2011-11-25 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US10084072B2 (en) 2011-11-30 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9601631B2 (en) 2011-11-30 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2015506097A (ja) * 2011-12-08 2015-02-26 東京エレクトロン株式会社 半導体デバイスを形成するための方法
JP2022024159A (ja) * 2012-05-10 2022-02-08 株式会社半導体エネルギー研究所 半導体装置
JP2017028311A (ja) * 2012-05-10 2017-02-02 株式会社半導体エネルギー研究所 半導体装置
JP2019125809A (ja) * 2012-05-10 2019-07-25 株式会社半導体エネルギー研究所 半導体装置
JP2014007388A (ja) * 2012-05-10 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置
US9831325B2 (en) 2012-05-10 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7346530B2 (ja) 2012-05-10 2023-09-19 株式会社半導体エネルギー研究所 半導体装置
JP2019148803A (ja) * 2012-12-25 2019-09-05 株式会社半導体エネルギー研究所 表示装置
US9312395B2 (en) 2013-07-26 2016-04-12 Samsung Display Co., Ltd. Thin-film transistor, method of manufacturing the same, and method of manufacturing backplane for flat panel display
US9887297B2 (en) 2013-09-17 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer in which thickness of the oxide semiconductor layer is greater than or equal to width of the oxide semiconductor layer
WO2015163288A1 (ja) * 2014-04-21 2015-10-29 シャープ株式会社 光検出装置
WO2016002562A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及びｘ線撮像装置
US10353082B2 (en) 2014-06-30 2019-07-16 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device
US10304897B2 (en) 2014-06-30 2019-05-28 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device provided therewith
US10381396B2 (en) 2014-06-30 2019-08-13 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device
US10386500B2 (en) 2014-06-30 2019-08-20 Sharp Kabushiki Kaisha Imaging panel and x-ray imaging device provided therewith
US10347687B2 (en) 2014-06-30 2019-07-09 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel
US10411059B2 (en) 2014-06-30 2019-09-10 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel
WO2016097936A1 (ja) * 2014-12-18 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュールおよび電子機器
KR102293123B1 (ko) * 2015-04-08 2021-08-24 삼성디스플레이 주식회사 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법
KR20160120852A (ko) * 2015-04-08 2016-10-19 삼성디스플레이 주식회사 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법
JP2017028288A (ja) * 2015-07-24 2017-02-02 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
US11538928B2 (en) 2015-07-24 2022-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12002876B2 (en) 2015-07-24 2024-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017107949A (ja) * 2015-12-08 2017-06-15 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US11024719B2 (en) 2019-03-18 2021-06-01 Toshiba Memory Corporation Semiconductor device and production method thereof
JP2020155495A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置及びその製造方法
JP7210344B2 (ja) 2019-03-18 2023-01-23 キオクシア株式会社 半導体装置及びその製造方法
US11387131B2 (en) 2019-08-06 2022-07-12 Kioxia Corporation Alignment apparatus and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US9006734B2 (en) 2015-04-14
US8748882B2 (en) 2014-06-10
US20140124781A1 (en) 2014-05-08
CN102157558A (zh) 2011-08-17
US20110186853A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
JP2011159908A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5743064B2 (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5708910B2 (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
TWI455320B (zh) 薄膜電晶體及其製造方法，及顯示裝置
JP2011187506A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
TWI479662B (zh) 薄膜電晶體及顯示裝置
JP5668917B2 (ja) 薄膜トランジスタおよびその製造方法
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
JP5679143B2 (ja) 薄膜トランジスタならびに表示装置および電子機器
JP2012160679A (ja) 薄膜トランジスタ、表示装置および電子機器
JP2010182819A (ja) 薄膜トランジスタおよび表示装置
JP2012004371A (ja) 薄膜トランジスタおよび表示装置
JP2011222767A (ja) 薄膜トランジスタならびに表示装置および電子機器
JP2011155061A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、電子機器
JP2010123595A (ja) 薄膜トランジスタおよび表示装置
US8816352B2 (en) Display device and electronic device
JP2015023161A (ja) 薄膜トランジスタおよびその製造方法ならびに電子機器
JP2014229814A (ja) 薄膜トランジスタ、表示装置および電子機器
JP2013211410A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
JP5527225B2 (ja) 薄膜トランジスタおよび表示装置
JP2015015440A (ja) 半導体装置およびその製造方法、並びに表示装置および電子機器
JP2013080769A (ja) 薄膜トランジスタならびに表示装置および電子機器
CN103035737B (zh) 显示装置、其制造方法和电子单元