TWI479662B - 薄膜電晶體及顯示裝置 - Google Patents

薄膜電晶體及顯示裝置 Download PDF

Info

Publication number
TWI479662B
TWI479662B TW100118895A TW100118895A TWI479662B TW I479662 B TWI479662 B TW I479662B TW 100118895 A TW100118895 A TW 100118895A TW 100118895 A TW100118895 A TW 100118895A TW I479662 B TWI479662 B TW I479662B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
region
thin film
oxide semiconductor
Prior art date
Application number
TW100118895A
Other languages
English (en)
Other versions
TW201214714A (en
Inventor
Narihiro Morosawa
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201214714A publication Critical patent/TW201214714A/zh
Application granted granted Critical
Publication of TWI479662B publication Critical patent/TWI479662B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Description

薄膜電晶體及顯示裝置
本發明係關於一種使用一氧化物半導體之薄膜電晶體(TFT)及包含此TFT之顯示裝置。
在應用一主動驅動系統之一液晶顯示器或一有機EL(電致發光)顯示器中，一薄膜電晶體用作為一驅動元件且對應於用於寫入一影像之一信號電壓之電荷保存在一保持電容器中。然而，當該薄膜電晶體之一閘極電極與一源極電極或一汲極電極間之一交叉區域中發生之寄生電容變大時，該信號電壓波動，此可造成影像品質之惡化。
特定言之，在有機EL顯示器中，當寄生電容很大時，也期望使該保持電容器變大，且一像素佈局中之配接線及類似物的比例增加。因此，配接線間之短路或類似情形之發生機率可能增加，因而降低生產良率。
因此，對於使用(舉例而言)氧化鋅(ZnO)、氧化銦鎵鋅(IGZO)或類似物之一氧化物半導體作為一通道之一薄膜電晶體，正嘗試減小一閘極電極與一源極電極或一汲極電極間之一交叉區域中形成的寄生電容。
舉例而言，日本未審查專利申請公開案第2007-220817號及標題為「自對準頂閘非晶氧化鋅鎵銦薄膜電晶體」(「Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors」)之一文獻(Applied Physics Letters,American Institute of Physics，2008年，第93,053501卷，J. Park及其他11位作者)之每一者描述一自對準頂閘薄膜電晶體。在此薄膜電晶體中，在一氧化物半導體薄層之一通道區域上，形成具有相同形狀之一閘極電極及一閘極絕緣薄膜，且接著藉由減小未被該氧化物半導體薄層之該閘極電極及該閘極絕緣薄膜覆蓋之一區域之電阻而形成一源極-汲極區域。此外，標題為「改良的非晶In-Ga-Zn-O TFT」(「Improved Amorphous In-Ga-Zn-O TFTs」)之一文獻(SID 08 DIGEST，2008 42.1，第621頁至624頁，R. Hayashi及其他6位作者)描述具有一自對準結構之一底閘薄膜電晶體，其中藉由使用一閘極電極作為一遮罩之背面曝光，在一氧化物半導體薄膜中形成一源極區域及一汲極區域。
然而，在上文提到的日本未審查專利申請公開案第2007-220817號及標題為「自對準頂閘非晶氧化鋅鎵銦薄膜電晶體」(「Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors」)之一文獻(Applied Physics Letters,American Institute of Physics，2008年，第93,053501卷，J. Park及其他11位作者)中，在蝕刻該閘極電極及該閘極絕緣薄膜之後形成一層間絕緣薄膜，因此有一種情況：形成等效於蝕刻之後的該閘極電極及該閘極絕緣薄膜之總厚度之一大步階，且難以用藉由一普通電漿CVD方法形成之僅一絕緣薄膜製成之該層間絕緣薄膜覆蓋該步階。因此，有此一缺點：一失效，諸如隨後形成的一源極電極與一汲極電極之斷開，或者可能容易發生一短路。此外，在上文提到的標題為「改良的非晶In-Ga-Zn-O TFT」(「Improved Amorphous In-Ga-Zn-O TFTs」)之一文獻(SID 08 DIGEST，2008 42.1，第621頁至624頁，R. Hayashi及其他6位作者)中，在蝕刻一通道保護薄膜之後形成一層間絕緣薄膜，因此形成等效於蝕刻之後的該通道保護薄膜之厚度之一步階，因此有與日本未審查專利申請公開案第2007-220817號及標題為「自對準頂閘非晶氧化鋅鎵銦薄膜電晶體」(「Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors」)之一文獻(Applied Physics Letters,American Institute of Physics，2008年，第93,053501卷，J. Park及其他11位作者)之缺點類似之一缺點。
鑒於前述，期望提供一種允許抑制由一層間絕緣薄膜造成之一失效且改良一自對準結構之可靠性之薄膜電晶體，且亦期望提供一種包含此薄膜電晶體之一顯示裝置。
根據本發明之一實施例之一薄膜電晶體包含以下(A)至(D)：
(A)一閘極電極；
(B)一氧化物半導體薄膜，其具有面向該閘極電極之一通道區域且具有在該通道區域之一側上之一源極區域及在該通道區域之另一側上之一汲極區域；
(C)一層間絕緣薄膜，其經設置與該氧化物半導體薄膜接觸且具有一連接開孔，且包含一有機樹脂薄膜；及
(D)一源極電極及一汲極電極，其等經由該連接開孔分別連接至該源極區域及該汲極區域。
在根據本發明之實施例之該薄膜電晶體中，該層間絕緣薄膜包含有機樹脂薄膜。因此，可增加該層間絕緣薄膜之厚度，且抑制由於該層間絕緣薄膜之一失效，諸如該源極電極與該汲極電極之斷開或一短路。
根據本發明之實施例之一顯示裝置包含一薄膜電晶體及一像素，且藉由應用根據本發明之先前描述實施例之薄膜電晶體組態此薄膜電晶體。
在根據本發明之此實施例之該顯示裝置中，由本發明之先前描述實施例中之薄膜電晶體驅動該像素，藉此顯示一影像。
根據本發明之實施例之該薄膜電晶體，該層間絕緣薄膜包含有機樹脂薄膜。因此，可抑制由於該層間絕緣薄膜之一失效，諸如該源極電極與該汲極電極之斷開或一短路，藉此改良一自對準結構之可靠性。因此，當藉由使用此薄膜電晶體組態一顯示裝置時，可藉由具有自對準結構(其具有小寄生電容)且具有高可靠性之此薄膜電晶體實現高品質顯示器。
應瞭解前述一般描述與以下詳細描述均為例示性，且預計使用這些描述提供所主張技術之進一步闡述。
包含隨附圖式以提供本發明之一進一步理解，且將其併入此說明書中並構成此說明書之一部分。圖式繪示實施例且與說明書一起用以闡述技術原理。
下文將參考圖式詳細描述本發明之實施例。順便提及，將依以下次序提供描述。
1.第一實施例(一頂閘薄膜電晶體：一層間絕緣薄膜具有包含一第一無機絕緣薄膜及一有機樹脂薄膜之一兩層結構且藉由氧化一金屬薄膜形成該第一無機絕緣薄膜之一實例。)
2.修改1(藉由層積一金屬薄膜及一金屬氧化物薄膜且氧化此金屬薄膜而形成一第一無機絕緣薄膜之一實例。)
3.修改2(藉由使用電漿形成一低電阻區域之一實例。)
4.修改3(藉由來自氮化矽薄膜之氫擴散形成一低電阻區域之一實例)
5.修改4(藉由形成包含一非晶薄膜及一結晶薄膜之一層積薄膜且藉由蝕刻處理此層積薄膜而製成一氧化物半導體薄膜之一實例。)
6.修改5(藉由形成包含一非晶薄膜及一非晶薄膜之一層積薄膜；藉由蝕刻處理此層積薄膜；且接著藉由退火上非晶薄膜而形成一結晶薄膜而製成一氧化物半導體薄膜之一實例。)
7.第二實施例(一頂閘薄膜電晶體：由僅一有機樹脂薄膜形成一層間絕緣薄膜之一實例。)
8.第三實施例(一頂閘薄膜電晶體：一層間絕緣薄膜具有包含一第一無機絕緣薄膜、一有機樹脂薄膜及一第二無機絕緣薄膜之一三層結構且藉由氧化一金屬薄膜形成該第一無機絕緣薄膜之一實例。)
9.第四實施例(氧化之後移除一金屬薄膜且一層間絕緣薄膜具有包含一有機樹脂薄膜及一第二無機絕緣薄膜之一兩層結構之一實例。)
10.第五實施例(一底閘薄膜電晶體：一層間絕緣薄膜具有包含一第一無機絕緣薄膜及一有機樹脂薄膜之一兩層結構且藉由氧化一金屬薄膜形成該第一無機絕緣薄膜之一實例。)
11.第六實施例(一底閘薄膜電晶體：由僅一有機樹脂薄膜形成一層間絕緣薄膜之一實例。)
12.第七實施例(一底閘薄膜電晶體：一層間絕緣薄膜具有包含一第一無機絕緣薄膜、一有機樹脂薄膜及一第二無機絕緣薄膜之一三層結構且藉由氧化一金屬薄膜形成該第一無機絕緣薄膜之一實例。)
13.第八實施例(氧化之後移除一金屬薄膜且一層間絕緣薄膜具有包含一有機樹脂薄膜及一第二無機絕緣薄膜之一兩層結構之一實例。)
14.應用實例
(第一實施例)
圖1繪示根據本發明之第一實施例之一薄膜電晶體1之一橫截面結構。該薄膜電晶體1用作為一液晶顯示器、一有機EL顯示器或類似物之一驅動元件且具有(舉例而言)一頂閘型(交錯型)結構，其中一氧化物半導體薄膜20、一閘極絕緣薄膜30、一閘極電極40、一層間絕緣薄膜50、一源極電極60S及一汲極電極60D以此次序層積在一基板11上。
該基板11由(舉例而言)一玻璃基板、一塑膠基板或類似物製成。一塑膠材料之實例包含PET(聚對苯二甲酸乙二酯)、PEN(聚萘二甲酸乙二酯)及類似物。在稍後描述之一濺鍍方法中，在不加熱該基板11情況下形成該氧化物半導體薄膜20，因此可使用一便宜塑膠薄膜。此外，取決於用途，該基板11可係由不銹鋼(SUS)或類似物製成之一金屬基板。
該氧化物半導體薄膜20佈置在該基板11上且形狀像包含該閘極電極40及其鄰近區之一島且作用為該薄膜電晶體1之一主動層。舉例而言，該氧化物半導體薄膜20具有50 nm左右之一厚度且包含面向該閘極電極40之一通道區域20A。在該通道區域20A上，形狀相同的該閘極絕緣薄膜30及該閘極電極40以此次序佈置。一源極區域20S設置在該通道區域20A之一側上，且一汲極區域20D設置在另一側上。換言之，此薄膜電晶體1具有一自對準結構。
該通道區域20A由一氧化物半導體製成。該氧化物半導體係包含氧氣及諸如銦、鎵、鋅及錫之元素之化合物。明確言之，作為一非晶氧化物半導體，其中有氧化銦鎵鋅(IGZO)，且一結晶氧化物半導體之實例包含氧化鋅(ZnO)、氧化銦鋅(IZO(商標))、氧化銦鎵(IGO)、氧化銦錫(ITO)及氧化銦(InO)。
該源極區域20S及該汲極區域20D各自具有自一頂面之一深度方向上之一部分中之一低電阻區域21。
舉例而言，藉由被供給低於該通道區域20A之氧濃度之一氧濃度，使該低電阻區域21具有一低電阻。期望該低電阻區域21中包含之氧濃度等於或小於30%。此係因為當該低電阻區域21中之氧濃度超過30%時，電阻增加。
或者，藉由包含鋁作為一摻雜劑，使該低電阻區域21具有一低電阻。期望該低電阻區域21中包含之鋁濃度高於該通道區域20A之鋁濃度。
順便提及，在該源極區域20S及該汲極區域20D之每一者中，除了該低電阻區域21之外的任何區域由一像該通道區域20A一樣的氧化物半導體製成。稍後將描述該低電阻區域21之深度。
該閘極絕緣薄膜30具有(舉例而言)300 nm左右之一厚度且藉由採用由氧化矽薄膜、氮化矽薄膜、氧氮化矽薄膜、氧化鋁薄膜或類似物製成之一單層薄膜或一層積薄膜予以組態。特定言之，該氮化矽薄膜或該氧化鋁薄膜係較佳的，因為此等薄膜造成該氧化物半導體薄膜20之還原作用係困難的。
該閘極電極40具有將一閘極電壓施加至該薄膜電晶體1且用此閘極電壓控制該氧化物半導體薄膜20中之一電子密度之作用。該閘極電極40設置在該基板11上之一選擇性區域中且具有(舉例而言)10 nm至500 nm(明確言之，200 nm左右)之一厚度且由鉬(Mo)製成。期望該閘極電極40係低電阻，因此作為該閘極電極40之一材料，較佳使用(舉例而言)一低電阻金屬，諸如鋁(Aｌ)或銅(Cu)。此外，藉由組合由鋁(Al)或銅(Cu)製成之一低電阻層與由鈦(Ti)或鉬(Mo)製成之一阻障層而形成之一層積薄膜亦係較佳的。此係因為可以減小該閘極電極40之電阻。
該層間絕緣薄膜50經設置與該氧化物半導體薄膜20接觸且包含一有機樹脂薄膜51。此使得此薄膜電晶體1可抑制由於該層間絕緣薄膜50之一失效，且改良具有自對準結構之該薄膜電晶體1之可靠性。
該有機樹脂薄膜51具有(舉例而言)2 μm至3 μm左右之一厚度且係由醯亞胺樹脂(諸如聚醯亞胺)、丙烯酸樹脂或酚醛樹脂製成之一有機樹脂薄膜。因為該層間絕緣薄膜50包含該有機樹脂薄膜51，所以允許該層間絕緣薄膜50具有2 μm左右之一薄膜厚度。因此，可用充分厚之該層間絕緣薄膜50確實覆蓋該閘極絕緣薄膜30及該閘極電極40之一步階，且可減小由於該層間絕緣薄膜50之一失效，諸如該源極電極60S與該汲極電極60D之斷開或一短路。此外，可減小藉由金屬配接線形成之一配接線電容，此使其可充分應付一液晶顯示器或一有機EL顯示器之大小增加及圖框速率之增加。
此外，較佳該層間絕緣薄膜50具有包含該有機樹脂薄膜51及一第一無機絕緣薄膜52之一層式結構。該氧化物半導體薄膜20之電性質容易由於氧氣及水造成改變。然而，由於具有抵抗氧氣、水及類似物之一高阻障性質之該第一無機絕緣薄膜52，可抑制水混合及擴散至該氧化物半導體薄膜20中，藉此可改良該薄膜電晶體1之可靠性。
較佳該層間絕緣薄膜50具有自設置該氧化物半導體薄膜20之側以此次序層積之該第一無極絕緣薄膜52及該有機樹脂薄膜51。此係因為具有高阻障性質之該第一無機絕緣薄膜52能在該氧化物半導體薄膜20附近提供保護，實現一較高效應。
較佳地，該第一無機絕緣薄膜52由(舉例而言)氧化鋁薄膜、氧化鈦薄膜或氧化銦薄膜製成。由氧化鈦、氧化鋁或氧化銦製成之該第一無機絕緣薄膜52具有抵抗外界空氣之一優良阻障性質。因此，該第一無機絕緣薄膜52使其可以減小氧氣及水造成該氧化物半導體薄膜20之電性質改變之影響，且穩定該薄膜電晶體1之電性質。該第一無機絕緣薄膜52之厚度係(舉例而言)20 nm或更小。
該源極電極60S及該汲極電極60D經由該層間絕緣薄膜50中設置之連接開孔50A分別連接至該源極區域20S之該低電阻區域21及該汲極區域20D之該低電阻區域21。舉例而言，該源極電極60S及該汲極電極60D各自具有200 nm左右之一厚度，且由鉬(Mo)製成。此外，像該閘極電極40一樣，較佳該源極電極60S及該汲極電極60D之每一者由一低電阻金屬配接線形成，該低電阻金屬配接線由鋁(Al)、銅(Cu)或類似物製成。此外，藉由組合由鋁(Al)或銅(Cu)製成之一低電阻層與由鈦(Ti)或鉬(Mo)製成之一阻障層亦係較佳的。使用此一層積薄膜允許以一小配接線延遲進行驅動。
此外，期望該源極電極60S及該汲極電極60D之每一者經設置以避免直接在該閘極電極40上方之一區域。此係因為可以減小該閘極電極40與該源極電極60S以及該汲極電極60D間之一交叉區域中形成的寄生電容。
舉例而言，可如下產生此薄膜電晶體1。
圖2A至圖2C及圖3A至圖3C繪示以一處理次序產生該薄膜電晶體1之一方法。首先，在該基板11之整個表面上，藉由(舉例而言)一濺鍍方法形成具有50 nm左右之一厚度的由上文描述的材料製成之該氧化物半導體薄膜20。此時，作為一靶材，使用與待形成的該氧化物半導體薄膜20之成份相同的成份之一陶瓷靶材。此外，該氧化物半導體薄膜20中之一載子濃度主要取決於濺鍍中之一氧氣分壓，因此控制該氧氣分壓以獲得一期望電晶體特性。
隨後，如圖2A中繪示，藉由微影術及蝕刻(舉例而言)形成該氧化物半導體薄膜20以具有包含該通道區域20A、在一側上之該源極區域20S、及在另一側上之該汲極區域20D之一島形狀。此時，期望藉由使用磷酸、硝酸及醋酸之一混合物之濕蝕刻處理。磷酸、硝酸及醋酸之混合物可充分增加對一基板之一選擇比，以能夠進行相對容易的處理。
隨後，如圖2B中繪示，在該基板11及該氧化物半導體薄膜20之整個表面上，藉由(舉例而言)一電漿CVD(化學氣相沈積)方法或類似方法形成具有300 nm左右之一厚度之一閘極絕緣材料薄膜30A(諸如氮化矽薄膜或氧化鋁薄膜)。除了該電漿CVD方法之外，可藉由一反應濺鍍方法形成該氮化矽薄膜。此外，可藉由一反應濺鍍方法、一CVD方法或原子層沈積形成該氧化鋁薄膜。
隨後，亦如圖2B中繪示，在該閘極絕緣材料薄膜30A之整個表面上，藉由一濺鍍方法(舉例而言)形成具有200 nm左右之一厚度之一閘極電極材料薄膜40A，該閘極電極材料薄膜40A係由鉬(Mo)、鈦(Ti)、鋁(Al)及類似物製成之一單層薄膜或一層積薄膜。
形成該閘極電極材料薄膜40A之後，如圖2C中繪示，藉由(舉例而言)微影術及蝕刻，該閘極電極材料薄膜40A形成為一期望形狀，藉此在該氧化物半導體薄膜20之該通道區域20A上形成該閘極電極40。
隨後，亦如圖2C中繪示，藉由使用該閘極電極40作為一遮罩來蝕刻該閘極絕緣材料薄膜30A而形成該閘極絕緣薄膜30。此時，在該氧化物半導體薄膜20由一結晶材料(諸如ZnO、IZO及IGO)製成之情況中，在蝕刻該閘極絕緣材料薄膜30A時，藉由使用一化學溶液(諸如氫氟酸)，可容易實行處理，同時保持一大蝕刻選擇比。因此，在該氧化物半導體薄膜20之該通道區域20A上，形狀相同的該閘極絕緣薄膜30及該閘極電極40以此次序形成。
形成該閘極絕緣薄膜30及該閘極電極40之後，如圖3A中繪示，在該氧化物半導體薄膜20、該閘極絕緣薄膜30及該閘極電極40之表面上，藉由(舉例而言)一濺鍍方法形成由在一相對低溫下與氧氣反應之一金屬(諸如鈦(Ti)、鋁(Al)或銦(In))製成之一金屬薄膜52A。該金屬薄膜52A經形成具有(舉例而言)10 nm或更小之一厚度(明確言之，5 nm或更多及10 nm或更小之一厚度)。
形成該金屬薄膜52A之後，執行一熱處理。因此，如圖3B中繪示，該金屬薄膜52A被氧化，藉此形成該第一無機絕緣薄膜52。在此金屬薄膜52A之氧化反應中，使用該源極區域20S及該汲極區域20D中包含的氧氣之一部分。因此，在進行該金屬薄膜52A之氧化時，從該源極區域20S及該汲極區域20D之每一者之頂面、接觸該金屬薄膜52A之頂面開始，該源極區域20S及該汲極區域20D之每一者中之氧濃度降低。因此，在自該頂面之深度方向上，在該源極區域20S及該汲極區域20D之每一者之部分中各自形成該等低電阻區域21，該等低電阻區域21中之氧濃度低於該通道區域20A之氧濃度。
圖4繪示使該金屬薄膜52A經受熱處理且接著藉由使用一EDX(X光能量散佈光譜儀)方法檢查該通道區域20A與該源極區域20S以及該汲極區域20D中之氧濃度對深度方向之依賴之結果。此時，該氧化物半導體薄膜20之材料係IGZO，該金屬薄膜52A係具有5 nm之一厚度之一鋁薄膜，且透過300℃之退火執行熱處理。
如圖4中繪示，橫跨整個深度方向上，該源極區域20S及該汲極區域20D中之氧濃度明顯低於該通道區域20A中之氧濃度。特定言之，在10 nm或更小之一深度處之一區域中，該通道區域20A之氧濃度與該源極區域20S及該汲極區域20D中之氧濃度間之一差非常明顯。換言之，發現該低電阻區域21係在自該頂面之該深度方向上該源極區域20S及該汲極區域20D之每一者之一部分，即，10 nm或更小之深度處之一區域。
此外，在鋁用作為該金屬薄膜52A之一材料以形成該低電阻區域21之一情況中，伴隨該金屬薄膜52A之熱處理，鋁自接觸該源極區域20S及該汲極區域20D之該金屬薄膜52A之頂面在該源極區域20S及該汲極區域20D中擴散。因此，在自該頂面之該深度方向上，在該源極區域20S及該汲極區域20D之每一者之部分中形成包含鋁作為一摻雜劑之該低電阻區域21。此低電阻區域21中包含的鋁濃度高於該通道區域20A之鋁濃度。換言之，該低電阻區域21中包含的鋁亦充當摻雜劑，藉此減小該源極區域20S及該汲極區域20D之電阻。
作為該金屬薄膜52A之熱處理，如上文提到，較佳執行(舉例而言)300℃之退火。此時，在包含氧氣及類似物之一氧化氣體環境中執行退火，藉此可阻止該低電阻區域21之氧濃度變得太低，且可供應充分氧氣至變成一通道之該氧化物半導體薄膜20。因此，可使一退火處理執行作為一後處理，藉此簡化該處理。
此外，舉例而言，在形成圖3A中繪示之該金屬薄膜52A之過程中，藉由將該基板11之溫度設定成200℃左右之一相對高溫，可在不執行圖3B中繪示的熱處理情況下形成該低電阻區域21。在此情況中，變成該通道之該氧化物半導體薄膜20之載子濃度可減小至充當一電晶體之一期望位準。
如上文描述，期望該金屬薄膜52A形成具有10 nm或更小之一厚度。此係因為當該金屬薄膜52A之厚度係10 nm或更小時，藉由在氧化氣體環境中執行退火，可在氧氣電漿中完全氧化該金屬薄膜52A。因此，不需要利用蝕刻來移除未完全氧化之該金屬薄膜52A之一過程，藉此可簡化產生過程。當該金屬薄膜52A經形成具有10 nm或更小之厚度時，該第一無機絕緣薄膜52之厚度最終變成20 nm或更小。
此時，作為氧化該金屬薄膜52A之一方法，除了熱處理之外，可利用一水蒸氣環境或電漿氧化中之氧化來加速該氧化。在電漿氧化中，舉例而言，期望藉由將該基板11之溫度設定成200℃至400℃左右且在包含氧氣之一氣體環境中(諸如氧氣、氧化氮或類似物)中產生電漿而執行處理。此係因為此處理使其可形成如上文描述的具有抵抗外界空氣之優良阻障性質之該第一無機絕緣薄膜52。
注意，除了該氧化物半導體薄膜20之該源極區域20S及該汲極區域20D之外，亦在該閘極絕緣薄膜30、該閘極電極40或類似物上形成該第一無機絕緣薄膜52。然而，即使該第一無機絕緣薄膜52留下而不藉由蝕刻移除，此將不會造成一洩漏電流。
此處，在一液晶顯示器、一有機EL顯示器之一應用中，當期望使光在該薄膜電晶體1之該基板11或類似物之一方向中通過時，若允許留下該第一無機絕緣薄膜52，則有一種情況：其中該第一無機絕緣薄膜52之透射率很低。因此，在此情況中，光照度降低，因而減小作為一顯示器之顯示品質。在此情況中，藉由執行微影術及蝕刻之一過程，可移除該第一無機絕緣薄膜52除了接觸該氧化物半導體薄膜20之一部分之一區域。經歷此一過程使其可改良該顯示器之透射率，因此可將本實施例之技術應用於此情況：其中在該液晶顯示器、有機EL或類似物之應用中，光通過該薄膜電晶體1之該基板11。
形成該低電阻區域21之後，如圖3C中繪示，藉由使用一旋塗機或一狹縫式塗布機將由上文描述的材料製成之一有機樹脂施加至該第一無機絕緣薄膜52上以具有上文描述的厚度，且接著執行曝光及顯影以形成一期望圖案。隨後，執行(舉例而言)200℃至300℃左右之溫度下之退火，藉此如圖3C中繪示，形成具有該等連接開孔50A之該有機樹脂薄膜51。
該層間絕緣薄膜50因此經形成包含該有機樹脂薄膜51，藉此在不進行一真空處理(諸如一CVD處理)情況下可形成該層間絕緣薄膜50。因此，可在抑制由諸如該氧化物半導體薄膜20中之氧氣釋放、該CVD處理中產生的氫及類似之因素造成的還原反應之影響之狀態中，形成該薄膜電晶體1。因此，可形成具有高電穩定性及可靠性之該薄膜電晶體1。
隨後，如圖1中繪示，藉由微影術及蝕刻(舉例而言)在該層間絕緣薄膜50之該第一無機絕緣薄膜52中形成該等連接開孔50A。之後，在該層間絕緣薄膜50上，藉由濺鍍形成具有200 nm之一厚度之一鉬(Mo)薄膜，接著該鉬薄膜藉由微影術及蝕刻(舉例而言)而形成為一預定形狀。因此，如圖1中繪示，該源極電極60S及該汲極電極60D經由該等連接開孔50A連接至該源極區域20S及該汲極區域20D之該等低電阻區域21。此完成圖1中繪示的該薄膜電晶體1。
在此薄膜電晶體1中，當將等於或大於一預定臨限電壓之一電壓(閘極電壓)透過一配接線層(圖中未繪示)施加至該閘極電極40時，在該氧化物半導體薄膜20之該通道區域20A中產生一電流(一汲極電流)。此處，該層間絕緣薄膜50包含該有機樹脂薄膜51，因此可增加該層間絕緣薄膜50之厚度，且用充分厚之該層間絕緣薄膜50可靠覆蓋該閘極絕緣薄膜30及該閘極電極40之一步階。因此，抑制由於該層間絕緣薄膜50之一失效，諸如該源極電極60S及該汲極電極60D之斷開或一短路。
此外，在該氧化物半導體薄膜20之該源極區域20S及該汲極區域20D之每一者之至少一部分中，在自該頂面之該深度方向上，該低電阻區域21具有比該通道區域20A之氧濃度更低之氧濃度及/或包含一大量鋁作為一供體，因此裝置特性穩定。
圖5A繪示藉由上文描述的產生過程實際產生該薄膜電晶體1(其中該有機樹脂薄膜51包含在該層間絕緣薄膜50中)且檢查電晶體特性之一結果。此時，具有10 nm之一厚度之氧化鋁薄膜形成為該第一無機絕緣薄膜52，且具有3 μm之一厚度之一聚醯亞胺薄膜形成為該有機樹脂薄膜51。此外，在產生該薄膜電晶體之一最後過程中，在一包含氮及氧(氧濃度40%)之一氣體環境中執行300℃下之退火達一小時。
另一方面，以類似於圖5A中之情況之一方式產生一薄膜電晶體，除了具有200 nm之一厚度之氧化矽薄膜藉由一電漿CVD方法形成為一層間絕緣薄膜之外，且檢查電晶體特性。在產生該薄膜電晶體之一最後過程中，以類似於圖5A中之情況之一方式，在一包含氮及氧(氧濃度40%)之一氣體環境中執行300℃下之退火達一小時。圖5B中繪示一所得結果。
如圖5A中描繪，對於該薄膜電晶體1(其中由氧化鋁薄膜製成之該第一無機絕緣薄膜52及由聚醯亞胺薄膜製成之該有機樹脂薄膜51形成為該層間絕緣薄膜50)，獲得抑制一關斷狀態電流至一充分低位準之優良特性。反而，如圖5B中繪示，在該氮化矽薄膜用作為該層間絕緣薄膜之情況中，即使當將一負電壓施加至一閘極電極時，無法實現一關斷狀態。
對此之一可信原因係在具有該第一無機絕緣薄膜52及該有機樹脂薄膜51之層式結構作為該層間絕緣薄膜50之該薄膜電晶體1中，由充分厚之該層間絕緣薄膜50覆蓋處理該閘極電極40及該閘極絕緣薄膜30之後形成的步階，且減小由於該層間絕緣薄膜50之失效，諸如該源極電極60S及該汲極電極60D之斷開或一短路電路。此外，另一可信原因係在產生該薄膜電晶體之最後過程中，在氧化氣體環境中藉由退火處理促進氧氣擴散，藉此使其可將一充分氧氣量供應至該氧化物半導體薄膜20中。
另一方面，在該氧化矽薄膜用作為該層間絕緣薄膜之情況中，可想像該層間絕緣薄膜之厚度小，因此不能充分抑制失效之發生，此外，在該退火處理中難以供應充足氧氣，因此獲得不能實現一關斷狀態之TFT特性。即使在此情況中，藉由將氧化氣體環境中之退火時間設定成大約10小時，獲得實現該關斷狀態之該TFT特性，但此增加生產時間，因此係不期望的。
換言之，發現因為由該氧化鋁薄膜製成之該第一無機絕緣薄膜52及由該聚醯亞胺薄膜製成之該有機樹脂薄膜51形成為該層間絕緣薄膜50，所以實現透過自對準結構減小寄生電容以及具有優良裝置特性及高可靠性之該薄膜電晶體1。
以此方式，利用本實施例之該薄膜電晶體1，因為該層間絕緣薄膜50包含該有機樹脂薄膜51，所以可抑制由該層間絕緣薄膜50造成之一失效，諸如該源極電極60S與該汲極電極60D之斷開或一短路電路，且改良具有自對準結構之頂閘型的該薄膜電晶體1之裝置特性及可靠性。因此，當藉由使用此薄膜電晶體1組態利用一主動驅動系統之一顯示器時，由具有自對準結構(具有小寄生電容)且亦具有優良裝置特性以及高可靠性之該薄膜電晶體1實現高品質顯示器。因此，可支援一較大螢幕大小、較高清晰度及一較高圖框速率。此外，可使用具有小保持電容器之一佈局，且可減小一像素佈局中之配接線比例。因此，可減小配接線間之一短路電路造成之一缺陷之發生機率，且可改良生產良率。
(修改1)
圖6A至圖6C及圖7繪示以處理次序產生根據本發明之修改1之一薄膜電晶體1之一方法。此方法不同於該第一實施例中之方法，因為藉由層積一金屬薄膜52A與一金屬氧化物薄膜52B且氧化該金屬薄膜52A而形成一第一無機絕緣薄膜52。注意，將參考圖2A至圖2C描述與該第一實施例之產生過程重疊之一部分。
首先，以類似於該第一實施例之一方式，透過圖2A至圖2C中繪示之過程，在一基板11上形成一氧化物半導體薄膜20、一閘極絕緣薄膜30及一閘極電極40。
隨後，如圖6A中繪示，在該氧化物半導體薄膜20、該閘極絕緣薄膜30及該閘極電極40之表面上，藉由(舉例而言)一濺鍍方法形成由在一相對低溫下與氧氣反應之金屬(諸如鈦(Ti)、鋁(Al)或銦(In))製成之該金屬薄膜52A，該金屬薄膜52A具有10 nm或更小之一厚度(明確言之，5 nm或更多及10 nm或更小之一厚度)。
隨後，亦如圖6A中繪示，在一濺鍍系統之一腔室(圖中未繪示)中，在該金屬薄膜52A上自該金屬薄膜52A連續形成具有(舉例而言)10 nm至50 nm(包含兩者)之一厚度之該金屬氧化物薄膜52B，該金屬氧化物薄膜52B係氧化鋁薄膜、氧化鈦薄膜或氧化銦薄膜。
形成該金屬薄膜52A及該金屬氧化物薄膜52B之後，執行類似於該第一實施例之熱處理之一熱處理。因此，如圖6B中繪示，該金屬薄膜52A被氧化，藉此形成該第一無機絕緣薄膜52。該第一無機絕緣薄膜52之厚度係該金屬薄膜52A氧化之後的厚度(該金屬薄膜52A形成具有10 nm或更小之一厚度時為20 nm或更小)與該金屬氧化物薄膜52B之厚度之總和。因此，可增加該第一無機絕緣薄膜52之厚度，使其可改良該薄膜電晶體1之可靠性。
此外，在形成該第一無機絕緣薄膜52同時，以類似於該第一實施例中之方式之一方式，在自一頂面之一深度方向上，在一源極區域20S及一汲極區域20D之每一者之一部分中形成一低電阻區域21，該低電阻區域21中之氧濃度低於該通道區域20A中之氧濃度。
作為該金屬薄膜52A之熱處理，像該第一實施例一樣，期望在300℃左右之一溫度下執行退火。此時，在包含氧氣及類似物之一氧化氣體環境中執行退火，藉此可阻止該低電阻區域21之氧濃度變得太低且可將充足氧氣供應至變成一通道之該氧化物半導體薄膜20。因此，可使一退火處理執行作為一後處理，藉此簡化該處理。
此外，舉例而言，在形成圖6A中繪示之該金屬薄膜52A之過程中，藉由將該基板11之溫度設定成200℃左右之一相對高溫，可在不執行圖6B中繪示的熱處理情況下形成該低電阻區域21。在此情況中，變成該通道之該氧化物半導體薄膜20之一載子濃度可減小至充當一電晶體之一期望位準。
如上文描述，期望該金屬薄膜52A形成具有10 nm或更小之一厚度。此係因為當該金屬薄膜52A之厚度係10 nm或更小時，連續形成該金屬薄膜52A及該金屬氧化物薄膜52B，藉此可在氧氣電漿中完全氧化該金屬薄膜52A。因此，不需要利用蝕刻來移除未完全氧化之該金屬薄膜52A之一過程，藉此可簡化產生過程。
此時，作為氧化該金屬薄膜52A之一方法，像該第一實施例一樣，除了熱處理之外，可利用一水蒸氣環境或電漿氧化中之氧化來加速該氧化。特定言之，如稍後將在修改2中描述，可直接在一後處理中藉由一電漿CVD方法形成由氮化矽薄膜或類似物製成之該第一無機絕緣薄膜52之前執行電漿氧化，其具有此一優點：可不特定增加一過程。在該電漿氧化中，舉例而言，期望藉由將該基板11之溫度設定成200℃至400℃左右且在包含氧氣之一氣體環境中(諸如氧氣、氧化氮或類似物)中產生電漿而執行處理。此係因為此處理使其可形成如上文描述的具有抵抗外界空氣之優良阻障性質之該第一無機絕緣薄膜52。
注意，除了該氧化物半導體薄膜20之該源極區域20S及該汲極區域20D之外，亦在該閘極絕緣薄膜30、該閘極電極40或類似物上形成該第一無機絕緣薄膜52。然而，即使該第一無機絕緣薄膜52留下而不藉由蝕刻移除，此將不會造成一洩漏電流。
形成該低電阻區域21之後，如圖6C中繪示，以類似於該第一實施例中之方式之一方式，在該第一無機絕緣薄膜52上形成具有連接開孔50A之一有機樹脂薄膜51。
隨後，如圖7中繪示，以類似於該第一實施例中之方式之一方式，在該層間絕緣薄膜50之該第一無機絕緣薄膜52中形成該等連接開孔50A，接著，一源極電極60S及一汲極電極60D經由該等連接開孔50A連接至該源極區域20S及該汲極區域20D之該等低電阻區域21。此完成該薄膜電晶體1。
在該修改1中，除了該第一實施例之效應之外，可增加該第一無機絕緣薄膜52之厚度，因為藉由層積該金屬薄膜52A與該金屬氧化物薄膜52B且氧化該金屬薄膜52A而形成該第一無機絕緣薄膜52。因此，可進一步改良該薄膜電晶體1之可靠性。
(修改2)
圖8A至圖8C繪示以處理次序產生根據本發明之修改2之一薄膜電晶體1之一方法。此方法不同於上文描述的該第一實施例中之方法，因為藉由使用電漿形成一低電阻區域21。注意，將參考圖1及圖2A至圖2C描述與該第一實施例之產生過程重疊之一部分。
首先，以類似於該第一實施例之一方式，透過圖2A至圖2C中繪示之過程，在一基板11上形成一氧化物半導體薄膜20、一閘極絕緣薄膜30及一閘極電極40。
隨後，如圖8A中繪示，在一電漿CVD裝置(圖中未繪示)中，產生電漿P(諸如氫氣、氬氣或氨氣)，且該氧化物半導體薄膜20之一源極區域20S及一汲極區域20D經受該電漿P。因此，如圖8B中繪示，舉例而言，在自一頂面之一深度方向上，將具有大約1%之一原子濃度之氫引入該源極區域20S及該汲極區域20D之每一者之一部分中，藉此形成一低電阻區域21。注意，除了藉由一電漿CVD方法或類似方法之包含氫氣之一電漿處理之外，可藉由離子摻雜或離子植入形成該低電阻區域21。
隨後，如圖8C中繪示，在該氧化物半導體薄膜20、該閘極絕緣薄膜30及該閘極電極40上形成一第一無機絕緣薄膜52。作為該第一無機絕緣薄膜52，舉例而言，期望藉由一電漿CVD方法(舉例而言)形成氧化矽薄膜或氧化鋁薄膜或由此等薄膜形成之一層積薄膜。此具有一優點：可直接在藉由該電漿CVD方法形成該第一無機絕緣層52之前，藉由使用該電漿P形成該低電阻區域21，因此可不特定增加一過程。
可藉由該電漿CVD方法形成該氧化矽薄膜。期望藉由以鋁為靶材且使用DC或AC電源之一反應濺鍍方法形成該氧化鋁薄膜。此係因為可以一高速形成該薄膜。舉例而言，當藉由一濺鍍方法形成該氧化鋁薄膜時，該第一無機絕緣薄膜52可經形成具有(舉例而言)50 nm或更小之一厚度。
繼而，亦如圖8C中繪示，在該第一無機絕緣薄膜52上，以類似於該第一實施例之一方式形成具有連接開孔50A之一有機樹脂薄膜51。
隨後，如圖1中繪示，以類似於該第一實施例之一方式，在該層間絕緣薄膜50之該第一無機絕緣薄膜52中形成該等連接開孔50A，且一源極電極60S及一汲極電極60D經由該等連接開孔50A連接至該源極區域20S及該汲極區域20D之該等低電阻區域21。此完成該薄膜電晶體1。
在該修改2中，該層間絕緣薄膜50包含該有機樹脂薄膜51，因此獲得與該第一實施例之效應類似之一效應。
(修改3)
圖9A及圖9B繪示以處理次序產生根據本發明之修改3之一薄膜電晶體1之一方法。此方法不同於上文描述的該第一實施例中之方法，因為藉由自氮化矽薄膜之氫擴散形成一低電阻區域21。注意，將參考圖1及圖2A至圖2C描述與該第一實施例之產生過程重疊之一部分。
首先，以類似於該第一實施例之一方式，透過圖2A至圖2C中繪示之過程，在一基板11上形成一氧化物半導體薄膜20、一閘極絕緣薄膜30及一閘極電極40。
隨後，如圖9A中繪示，在該氧化物半導體薄膜20、該閘極絕緣薄膜30及該閘極電極40之表面上，藉由(舉例而言)一電漿CVD方法形成由一薄膜(諸如氮化矽薄膜)中含有大量氫之一絕緣薄膜製成之一第一無機絕緣薄膜52。此時，氫自該第一無機絕緣薄膜52在一源極區域20S及一汲極區域20D中擴散，藉此在自一頂面之一深度方向上，將具有1%左右之一原子濃度之氫引入該源極區域20S及該汲極區域20D之每一者之一部分中，因此形成一低電阻區域21。
繼而，如圖9B中繪示，在該第一無機絕緣薄膜52上，以類似於該第一實施例之一方式形成具有連接開孔50A之一有機樹脂薄膜51。
隨後，如圖1中繪示，以類似於該第一實施例之一方式，在該層間絕緣薄膜50之該第一無機絕緣薄膜52中形成該等連接開孔50A，且一源極電極60S及一汲極電極60D經由該等連接開孔50A連接至該源極區域20S及該汲極區域20D之該等低電阻區域21。此完成該薄膜電晶體1。
在該修改3中，該層間絕緣薄膜50包含該有機樹脂薄膜51，因此獲得類似於該第一實施例之一效應。
注意，在該修改3中，在形成該第一無機絕緣薄膜52之前，以類似於該修改2之一方式，透過圖8A中繪示之過程，藉由使該氧化物半導體薄膜20之該源極區域20S及該汲極區域20D經受電漿P(諸如氫氣、氬氣或氨氣)，在自一頂面之一深度方向上，在該源極區域20S及該汲極區域20D之每一者之一部分中可形成該低電阻區域21。
(修改4)
圖10繪示根據本發明之修改4之一薄膜電晶體1A之一橫截面組態。此薄膜電晶體1A具有與該第一實施例中之該薄膜電晶體1之組態類似之一組態(除了具有包含一非晶薄膜22及一結晶薄膜23之一層式結構之一氧化物半導體薄膜20之外)且具有類似於該第一實施例之操作及效應。因此，等效元件具有與該第一實施例相同的參考字元且將描述該等元件。
一基板11、一閘極絕緣薄膜30、一閘極電極40、一層間絕緣薄膜50、一源極電極60S及一汲極電極60D類似於該第一實施例之此等元件。
該氧化物半導體薄膜20具有包含該非晶薄膜22及該結晶薄膜23之層式結構。該源極電極60S及該汲極電極60D經設置與該結晶薄膜23接觸。明確言之，該氧化物半導體薄膜20具有一種結構：其中該非晶薄膜22及該結晶薄膜23自設置該基板11之一側以此次序層積。
該非晶薄膜22具有充當該薄膜電晶體1A之一通道之一功能且設置在該氧化物半導體薄膜20之該基板11側上。該非晶薄膜22具有(舉例而言)10 nm至50 nm左右之一厚度且由一非晶狀態之一氧化物半導體(諸如IGZO)製成。使用一非晶狀態之一氧化物半導體薄膜(其充當一通道)之一TFT提供具有優良均勻性之一電性質。
預計使用該結晶薄膜23確保一產生過程中與一上層之一蝕刻選擇比，且在設置該源極電極60S及該汲極電極60D之側上佈置在該氧化物半導體薄膜20中。該結晶薄膜23具有(舉例而言)10 nm至50 nm左右之一厚度且由一結晶狀態之一氧化物半導體(諸如氧化鋅、IZO及IGO)製成。結晶狀態之該氧化物半導體高度抵抗一化學溶液，且在產生過程中蝕刻該上層時，允許該氧化物半導體抑制該氧化物半導體薄膜20之意外蝕刻。因此，該氧化物半導體薄膜20之厚度可不增加，且實現優良電性質。
注意，考慮在產生過程中藉由退火之一氧氣供應效率，該氧化物半導體薄膜20之厚度(該非晶薄膜22及該結晶薄膜23之一總厚度)期望係(舉例而言)20 nm至100 nm左右。
像該第一實施例一樣，該氧化物半導體薄膜20之一源極區域20S及一汲極區域20D之每一者具有一低電阻區域21，該低電阻區域21設置在自一頂面之一深度方向上之一部分中且具有比一通道區域20A之氧濃度更低之一氧濃度。順便提及，圖10繪示一種情況：其中該低電阻區域21之深度與該結晶薄膜23之厚度相等，但該低電阻區域21可設置在自該結晶薄膜23之一頂面之一深度方向上之一部分中。此外，該低電阻區域21可設置在自該結晶薄膜23之該頂面之該深度方向上之整體上以及自該非晶薄膜22至該結晶薄膜23之一介面之一深度方向上之一部分中。
舉例而言，可如下產生該薄膜電晶體1A。
圖11A至圖13繪示以處理次序產生此薄膜電晶體1A之一方法。首先，如圖11A中繪示，在該基板11上，藉由(舉例而言)一濺鍍方法形成具有上文提到的厚度且由上文提到的材料製成之該非晶薄膜22。明確言之，舉例而言，當形成由IGZO製成之該非晶薄膜22時，使用以一IGZO薄膜之陶瓷為靶材之一DC濺鍍方法，藉此透過藉由氬與氧之混合氣體之電漿弧形成一非晶薄膜22。注意，在該電漿弧之前耗盡氧氣直到一真空容器(圖中未繪示)中之真空變成1×10-4 Pa或更小，隨後，引入氬與氧之混合氣體。
此時，藉由改變氧化物形成中與氬及氧之一流量比來控制變成通道之該非晶薄膜22中之一載子濃度。
繼而，亦如圖11A中繪示，藉由(舉例而言)一濺鍍方法形成具有上文提到的厚度且由上文提到的材料製成之該結晶薄膜23。明確言之，舉例而言，當形成由IZO製成之該結晶薄膜23時，使用以一IZO薄膜之陶瓷為靶材之一DC濺鍍方法。以此方式，形成該非晶薄膜22及該結晶薄膜23之一層積薄膜24。
隨後，如圖11B中繪示，藉由(舉例而言)微影術及蝕刻，該層積薄膜24形成為一預定形狀，例如，允許包含該閘極電極40及其鄰近區之一島形狀。因此，形成具有該非晶薄膜22及該結晶薄膜23之該層式結構之該氧化物半導體薄膜20。
隨後，如圖11C中繪示，在該基板11及該氧化物半導體薄膜20之整個表面上，以類似於該第一實施例之一方式，一閘極絕緣材料薄膜30A及一閘極電極材料薄膜40A以此次序形成。
形成該閘極電極材料薄膜40A之後，如圖11D中繪示，以類似於該第一實施例之一方式，藉由(舉例而言)微影術及蝕刻，該閘極電極材料薄膜40A形成為一期望形狀，藉此在該氧化物半導體薄膜20之該通道區域20A上形成該閘極電極40。
隨後，亦如圖11D中繪示，以類似於該第一實施例之一方式，藉由使用該閘極電極40作為一遮罩，透過蝕刻該閘極絕緣材料薄膜30A，形成該閘極絕緣薄膜30。此時，因為該氧化物半導體薄膜20具有此結構：其中該非晶薄膜22及該結晶薄膜23自該基板11側以此次序層積，所以在蝕刻該閘極絕緣材料薄膜30A時，藉由透過使用一化學溶液(諸如氫氟酸)保持一大蝕刻選擇比，可容易執行處理。因此，在該氧化物半導體薄膜20之該通道區域20A上，形狀等同的該閘極絕緣薄膜30及該閘極電極40以此次序形成。
形成該閘極絕緣薄膜30及該閘極電極40之後，如圖12A中繪示，以類似於該第一實施例之一方式，在該氧化物半導體薄膜20、該閘極絕緣薄膜30及該閘極電極40之表面上，藉由(舉例而言)一濺鍍方法形成由在一相對低溫下與氧氣反應之一金屬(諸如鈦(Ti)、鋁(Al)或銦(In))製成之一金屬薄膜52A，該金屬薄膜52A具有(例如)10 nm或更小之一厚度(明確言之，5 nm或更多及10 nm或更小之一厚度)。
形成該金屬薄膜52A之後，以類似於該第一實施例之一方式，執行一熱處理，藉此，如圖12B中繪示，該金屬薄膜52A被氧化且形成該第一無機絕緣薄膜52。同時，在自該頂面之該深度方向上，在該源極區域20S及該汲極區域20D之每一者之部分中形成該低電阻區域21，該低電阻區域21之氧濃度低於該通道區域20A之氧濃度。
形成該低電阻區域21之後，如圖12C中繪示，以類似於該第一實施例之一方式，在該第一無機絕緣薄膜52上形成具有連接開孔50A之一有機樹脂薄膜51。
形成該有機樹脂薄膜51之後，如圖13中繪示，藉由(舉例而言)蝕刻，在此層間絕緣薄膜50之該第一無機絕緣薄膜52中形成該等連接開孔50A，藉此該氧化物半導體薄膜20之該結晶薄膜23暴露在該等連接開孔50A之每一者中。此時，該層間絕緣薄膜50之該第一無機絕緣薄膜52設置在該結晶薄膜23上，因此該結晶薄膜23之一蝕刻率充分低於該層間絕緣薄膜50及該閘極絕緣薄膜30之蝕刻率，且該層間絕緣薄膜50之該第一無機絕緣薄膜52與該氧化物半導體薄膜20間之一濕蝕刻選擇比增加。因此，可選擇性蝕刻該層間絕緣薄膜50之該第一無機絕緣薄膜52，同時抑制該氧化物半導體薄膜20之蝕刻，藉此容易形成該等連接開孔50A。此外，藉由濕蝕刻亦可容易處理乾式蝕刻難以處理的由氧化鋁薄膜製成之該第一無機絕緣薄膜52。
隨後，如圖10中繪示，以類似於該第一實施例之一方式，形成該源極電極60S及該汲極電極60D且經由該等連接開孔50A連接至該源極區域20S及該汲極區域20D之該等低電阻區域21。此完成圖10中繪示的該薄膜電晶體1A。
以此方式，在該修改4中，該氧化物半導體薄膜20經形成具有包含該非晶薄膜22及該結晶薄膜23之該層式結構，因此該非晶薄膜22使其可獲得具有高均勻性之電性質。此外，該源極電極60S及該汲極電極60D經設置與該結晶薄膜23接觸，因此，當在產生過程中蝕刻該閘極絕緣薄膜30或該第一無機絕緣薄膜52時，可阻止該氧化物半導體薄膜20被蝕刻。因此，該氧化物半導體薄膜20之厚度可不增加，使其可獲得優良電性質同時減小薄膜形成時間及成本。
(修改5)
圖14A至圖14E繪示以處理次序產生根據本發明之修改5之一薄膜電晶體1A之一方法。此方法不同於該修改4中之方法，因為在形成包含一非晶薄膜22及一非晶薄膜23A之一層積薄膜且藉由蝕刻處理此層積薄膜之後，退火該非晶薄膜23A，藉此形成一結晶薄膜。注意，將參考圖11A至圖13描述與該修改4之產生過程重疊之一部分。
首先，如圖14A中繪示，以類似於該修改4之一方式，藉由(舉例而言)一濺鍍方法在一基板11上形成具有上文提到的厚度且由上文提到的材料製成之該非晶薄膜22。
隨後，亦如圖14A中繪示，藉由(舉例而言)一濺鍍方法形成具有比該非晶薄膜22之熔點更低之一熔點由一氧化物半導體製成之該非晶薄膜23A。明確言之，舉例而言，當形成由IZO製成之該非晶薄膜23A時，使用以一IZO薄膜之陶瓷為標靶之一DC濺鍍方法，且藉由控制一濺鍍條件形成一非晶狀態的由IZO製成之該非晶薄膜23A。以此方式，形成該非晶薄膜22及該非晶薄膜23A之一層積薄膜24A。
形成該層積薄膜24A之後，如圖14B中繪示，藉由(舉例而言)微影術及蝕刻，該層積薄膜24A形成為一預定形狀，例如，允許包含一閘極電極及其鄰近區之一島形狀。此時，因為該非晶薄膜22與該非晶薄膜23A兩者處於非晶狀態，所以可藉由使用磷酸、硝酸及醋酸之一混合物執行濕蝕刻減少成本。
形成該層積薄膜24A之後，如圖14C中繪示，藉由使該非晶薄膜23A經受(舉例而言)200℃至400℃左右之退火處理A而形成一結晶薄膜23。因此，形成具有包含該非晶薄膜22及該結晶薄膜23之一層式結構之該氧化物半導體薄膜20。
形成該氧化物半導體薄膜20之後，如圖14D中繪示，在該基板11及該氧化物半導體薄膜20之整個表面上，以類似於該修改4之一方式，一閘極絕緣材料薄膜30A及一閘極電極材料薄膜40A以此次序形成。
形成該閘極電極材料薄膜40A之後，如圖14E中繪示，以類似於該修改4之一方式，藉由(舉例而言)微影術及蝕刻，該閘極電極材料薄膜40A形成為一期望形狀，藉此在該氧化物半導體薄膜20之一通道區域20A上形成該閘極電極40。
隨後，亦如圖14E中繪示，以類似於該修改4之一方式，使用該閘極電極40作為一遮罩，藉由蝕刻該閘極絕緣材料薄膜30A形成該閘極絕緣薄膜30。此時，該氧化物半導體薄膜20具有此結構：其中該非晶薄膜22及該結晶薄膜23自該基板11側以此次序層積，因此，在蝕刻該閘極絕緣材料薄膜30A時，藉由使用一化學溶液(諸如氫氟酸)可容易執行處理，同時保持一大蝕刻選擇比。因此，在該氧化物半導體薄膜20之該通道區域20A上，相同形狀的該閘極絕緣薄膜30及該閘極電極40以此次序形成。
形成該閘極絕緣薄膜30及該閘極電極40之後，以類似於該修改4之一方式，透過圖12A中繪示的過程，在該氧化物半導體薄膜20、該閘極絕緣薄膜30及該閘極電極40之表面上，藉由(舉例而言)一濺鍍方法形成由在一相對低溫下與氧氣反應之一金屬(諸如鈦(Ti)、鋁(Al)或銦(In))製成之一金屬薄膜52A，該金屬薄膜52A具有(例如)10 nm或更小之一厚度(明確言之，5 nm或更多及10 nm或更小之一厚度)。
形成該金屬薄膜52A之後，透過圖12B中繪示的過程，以類似於該修改4之一方式執行一熱處理。因此，該金屬薄膜52A被氧化且藉此形成一第一無機絕緣薄膜52。同時，在自一頂面之一深度方向上，在一源極區域20S及一汲極區域20D之每一者之一部分中形成該低電阻區域21，該低電阻區域21之氧濃度低於該通道區域20A之氧濃度。
形成該低電阻區域21之後，透過圖12C中繪示的過程，以類似於該修改4之一方式，在該第一無機絕緣薄膜52上形成具有連接開孔50A之一有機樹脂薄膜51。
形成該有機樹脂薄膜51之後，以類似於該修改4之一方式，透過圖13中繪示的過程，藉由(舉例而言)蝕刻，在一層間絕緣薄膜50之該第一無機絕緣薄膜52中形成該等連接開孔50A，藉此該氧化物半導體薄膜20之該結晶薄膜23暴露在該等連接開孔50A之每一者中。此時，該層間絕緣薄膜50之該第一無機絕緣薄膜52設置在該結晶薄膜23上，因此該結晶薄膜23之一蝕刻率充分低於該層間絕緣薄膜50及該閘極絕緣薄膜30之蝕刻率，且該層間絕緣薄膜50之該第一無機絕緣薄膜52與該氧化物半導體薄膜20間之一濕蝕刻選擇比增加。因此，可選擇性蝕刻該層間絕緣薄膜50之該第一無機絕緣薄膜52，同時抑制該氧化物半導體薄膜20之蝕刻，藉此容易形成該等連接開孔50A。此外，藉由濕蝕刻亦可容易處理乾式蝕刻難以處理的由氧化鋁薄膜製成之該第一無機絕緣薄膜52。
隨後，以類似於該修改4之一方式，如圖10中繪示，形成一源極電極60S及一汲極電極60D且經由該等連接開孔50A連接至該源極區域20S及該汲極區域20D之該等低電阻區域21。此完成圖10中繪示之一薄膜電晶體1A。
以此方式，在該修改5中，形成該層積薄膜24A且接著藉由蝕刻而定形，該層積薄膜24A包含由該氧化物半導體製成之該非晶薄膜22及由該氧化物半導體製成之該非晶薄膜23A，該非晶薄膜23A具有比該非晶薄膜22之熔點更低之熔點。因此，可藉由低成本濕蝕刻使該層積薄膜24A容易形成為一預定形狀。此外，藉由使該非晶薄膜23A經受退火處理而形成該結晶薄膜23，藉此形成具有包含該非晶薄膜22及該結晶薄膜23之該層式結構之該氧化物半導體薄膜20，因此，在產生過程中可增加該閘極絕緣薄膜30或該第一無機絕緣薄膜52與該氧化物半導體薄膜20間之濕蝕刻選擇比。因此，像該修改4一樣，該氧化物半導體薄膜20之厚度可不增加，使其可獲得優良電性質，同時減小薄膜形成時間及成本。
(第二實施例)
圖15繪示根據本發明之第二實施例之一薄膜電晶體2之一橫截面結構。此薄膜電晶體2具有類似於該第一實施例中之該薄膜電晶體1之一組態(除了由僅一有機樹脂薄膜51形成一層間絕緣薄膜50之外)且提供類似於該第一實施例之操作及效應。
舉例而言，可如下產生此薄膜電晶體2。首先，以類似於該第一實施例之一方式，透過圖2A至圖3B中繪示的過程，在一基板11上形成一氧化物半導體薄膜20、一閘極絕緣薄膜30、一閘極電極40及一金屬薄膜52A，且藉由該金屬薄膜52A之一熱處理形成一低電阻區域21及一第一無機絕緣薄膜52。
隨後，如圖16A中繪示，藉由蝕刻移除該第一無機絕緣薄膜52。此時，使用包含氯氣及類似物之氣體藉由乾式蝕刻，可容易移除該第一無機絕緣薄膜52及未完全氧化的該金屬薄膜52A。
隨後，如圖16B中繪示，以類似於該第一實施例之一方式，在該第一無機絕緣薄膜52上形成具有連接開孔50A之一有機樹脂薄膜51。
繼而，如圖15中繪示，以類似於該第一實施例之一方式，一源極電極60S及一汲極電極60D經由該等連接開孔50A連接至一源極區域20S及一汲極區域20D之該等低電阻區域21。此完成該薄膜電晶體2。
在本實施例中，藉由蝕刻移除該第一無機絕緣薄膜52及未完全氧化的該金屬薄膜52A，且僅由該有機樹脂薄膜51形成該層間絕緣薄膜50，因此，相比於該第一實施例，可進一步減小一洩漏電流。
注意，已針對以下情況描述本實施例：其中藉由該金屬薄膜52A之氧化形成該低電阻區域21，但像該修改2一樣，可藉由使用電漿形成該低電阻區域21。此外，像該修改3一樣，藉由使用來自氮化矽薄膜之氫擴散形成該低電阻區域21。
(第三實施例)
圖17繪示根據本發明之第三實施例之一薄膜電晶體3之一橫截面結構。此薄膜電晶體3具有類似於該第一實施例中之該薄膜電晶體1之一組態，除了藉由自設置一氧化物半導體薄膜20之一側以此次序層積一第一無機絕緣薄膜52、一有機樹脂薄膜51及一第二無機絕緣薄膜53形成一層間絕緣薄膜50之外。
像該第一無機絕緣薄膜52一樣，預計使用該第二無機絕緣薄膜53抑制水混合及擴散至該氧化物半導體薄膜20中，且進一步改良該薄膜電晶體3之可靠性。期望該第二無機絕緣薄膜53具有10 nm至100 nm左右之一厚度且由(舉例而言)氧化鋁製成。
可以類似於該第一實施例之一方式形成該薄膜電晶體3，除了以下之外。形成該有機樹脂薄膜51之後，藉由(舉例而言)一濺鍍方法，在該有機樹脂薄膜51上形成具有上文提到的厚度且由上文提到的材料製成之該第二無機絕緣薄膜53。隨後，在該第一無機絕緣薄膜52及該第二無機絕緣薄膜53中形成連接開孔50A，接著一源極電極60S及一汲極電極60D經由該等連接開孔50A連接至一源極區域20S及一汲極區域20D之低電阻區域21。
以此方式，在本實施例中，藉由自設置該氧化物半導體薄膜20之側以此次序層積該第一無機絕緣薄膜52、該有機樹脂薄膜51及該第二無機絕緣薄膜53而形成該層間絕緣薄膜50，因此可進一步改良該薄膜電晶體3之可靠性。
(第四實施例)
圖18繪示根據本發明之第四實施例之一薄膜電晶體4之一橫截面組態。此薄膜電晶體4係一底閘薄膜電晶體，其中一閘極電極40、一閘極絕緣薄膜30、一氧化物半導體薄膜20、一通道保護薄膜70、一層間絕緣薄膜50(一第一無機絕緣薄膜52及一有機樹脂薄膜51)及一源極電極60S以及一汲極電極60D以此次序層積在一基板11上。否則，此薄膜電晶體4具有類似於該第一實施例之該薄膜電晶體1之一組態。因此，等效元件具有與該第一實施例之此等元件相同的參考字元且將描述該等元件。
該通道保護薄膜70設置在該氧化物半導體薄膜20之一通道區域20A上，且具有(舉例而言)200 nm左右之一厚度，且係由氧化矽薄膜、氮化矽薄膜或氧化鋁薄膜製成之一單層薄膜或一層積薄膜。
舉例而言，可如下產生此薄膜電晶體4。注意，將參考該第一實施例描述與該第一實施例相同的過程。
首先，在該基板11中之整個表面上，藉由(舉例而言)一濺鍍方法、蒸氣或類似方法形成變成該閘極電極40之一材料之一鉬(Mo)薄膜，該薄膜具有200 nm左右之一厚度。藉由使用(舉例而言)微影術圖案化此鉬薄膜，藉此如圖19A中繪示形成該閘極電極40。
隨後，亦如圖19A中繪示，在形成該閘極電極40之該基板11之整個表面上，藉由(舉例而言)一電漿CVD方法形成由氧化矽薄膜或氧化鋁薄膜製成之該閘極絕緣薄膜30，該閘極絕緣薄膜30具有300 nm左右之一厚度。
隨後，如圖19B中繪示，在該閘極絕緣薄膜30上，以類似於該第一實施例之一方式形成該氧化物半導體薄膜20。
繼而，在該氧化物半導體薄膜20及該閘極絕緣薄膜30之整個表面上，形成具有200 nm左右之一厚度之一通道保護材料薄膜，該薄膜係由氧化矽薄膜、氮化矽薄膜或氧化鋁薄膜製成之一單層薄膜或一層積薄膜。隨後，如圖19C中繪示，使用該閘極電極40作為一遮罩，藉由背面曝光，在該閘極電極40附近以一自對準方式形成該通道保護薄膜70。
形成該通道保護薄膜70之後，如圖19D中繪示，以類似於該第一實施例之一方式，在該氧化物半導體薄膜20及該通道保護薄膜70上形成該金屬薄膜52A。
隨後，如圖20A中繪示，以類似於該第一實施例之一方式，藉由一熱處理氧化該金屬薄膜52A，藉此形成該第一無機絕緣薄膜52，且在自一頂面之一深度方向上，在一源極區域20S及一汲極區域20D之每一者之一部分中形成該低電阻區域21，該低電阻區域21具有比該通道區域20A之氧濃度更低之一氧濃度。
形成該低電阻區域21及該第一無機絕緣薄膜52之後，如圖20B中繪示，以類似於該第一實施例之一方式，在該第一無機絕緣薄膜52上形成具有連接開孔50A之該有機材料薄膜51。
形成該有機材料薄膜51之後，如圖18中繪示，以類似於該第一實施例之一方式，在該層間絕緣薄膜50之該第一無機絕緣薄膜52中形成該等連接開孔50A，且該源極電極60S及該汲極電極60D經由該等連接開孔50A連接至該源極區域20S及該汲極區域20D之該等低電阻區域21。此完成圖18中繪示的該薄膜電晶體4。
在此薄膜電晶體4中，該層間絕緣薄膜50包含該有機樹脂薄膜51，因此可增加該層間絕緣薄膜50之厚度，且藉由充分厚之該層間絕緣薄膜50妥善覆蓋該通道保護薄膜70之一步階。因此，可抑制由於該層間絕緣薄膜50之一失效，諸如該源極電極60S與該汲極電極60D之斷開或一短路電路。因此，可改良具有一自對準結構之該底閘薄膜電晶體4之裝置特性及可靠性。
(第五實施例)
圖21繪示根據本發明之第五實施例之一薄膜電晶體5之一橫截面組態。此薄膜電晶體5具有與該第四實施例之該薄膜電晶體4之組態類似之一組態(除了僅由一有機樹脂薄膜51形成一層間絕緣薄膜50之外)且可以類似方式產生。該薄膜電晶體5之操作及效應類似於該第一實施例、第二實施例及第四實施例之操作及效應。
(第六實施例)
圖22繪示根據本發明之第六實施例之一薄膜電晶體6之一橫截面組態。此薄膜電晶體6具有與該第四實施例之該薄膜電晶體4之組態類似之一組態，除了自設置一氧化物半導體薄膜20之一側以此次序層積一第一無機絕緣薄膜52、一有機樹脂薄膜51及一第二無機絕緣薄膜53而形成一層間絕緣薄膜50之外。可以類似於該第四實施例中之該薄膜電晶體4之一方式產生該薄膜電晶體6。此薄膜電晶體6之操作及效應類似於該第一實施例、第三實施例及第四實施例之操作及效應。
(應用實例1)
圖23繪示具有作為一驅動元件之該等薄膜電晶體1至6及1A之任一者之一顯示裝置之一電路組態。舉例而言，一顯示裝置80係一液晶顯示器、一有機EL顯示器或類似物，且在一驅動板81上形成以一矩陣形式配置的複數個像素10R、10G及10B及用於驅動此等像素10R、10G及10B之各種驅動電路。該等像素10R、10G及10B係液晶元件、有機EL元件或類似物，其等分別發射紅(R)光、綠(G)光及藍(B)光。此等像素10R、10G及10B組態一個像素，且一顯示區域110包含該複數個像素。在該驅動板81上，舉例而言，充當影像顯示器之驅動器之一信號線驅動電路120及一掃描線驅動電路130與一像素驅動電路150經佈置作為驅動電路。未繪示之一密封板附接至此驅動板81，且用此密封板密封該等像素10R、10G及10B及該等驅動電路。
圖24係該像素驅動電路150之一等效電路圖。該像素驅動電路150係一主動型驅動電路，其中電晶體Tr1及Tr2設置為該等薄膜電晶體1至6及1A之任一者。一電容器Cs設置在該等電晶體Tr1及Tr2間，且該像素10R(或該像素10G或10B)在一第一電源供應線(Vcc)與一第二電源供應線(GND)間串聯連接至該電晶體Tr1。在此一像素驅動電路150中，以行配置信號線120A，且以列配置掃描線130A。該等信號線120A之每一者連接至該信號線驅動電路120，且透過該信號線120A將一影像信號自此信號驅動電路120供應至該電晶體Tr2之一源極電極。該等掃描線130A之每一者連接至該掃描線驅動電路130，且透過該掃描線130A將一掃描信號自此掃描線驅動電路130循序供應至該電晶體Tr2之一閘極電極。在此顯示裝置80中，由上文描述的實施例之該等薄膜電晶體1及1A之任一者形成該等電晶體Tr1及Tr2，因此藉由該等薄膜電晶體1及1A可做出高品質顯示器，其中寄生電容由於自對準結構而變很小且改良裝置特性及可靠性。此一顯示裝置80可安裝在(舉例而言)下文描述的應用實例2至6中之電子裝置之任一者上。
(應用實例2)
圖25繪示一電視接收器之一外部視圖。此電視接收器具有(舉例而言)包含一前面板310及一濾光玻璃320之一視訊顯示螢幕區段300。
(應用實例3)
圖26A及26B係一數位相機之一外部視圖。此數位相機包含(舉例而言)一閃光發射區段410、一顯示區段420、一選單開關430及一快門按鈕440。
(應用實例4)
圖27係一膝上型電腦之一外部視圖。此膝上型電腦包含(舉例而言)一主要區段510、用於輸入字元及類似物之一鍵盤520及顯示一影像之一顯示區段530。
(應用實例5)
圖28係一視訊攝影機之一外部視圖。此視訊攝影機包含(舉例而言)一主要區段610、佈置在該主要區段610之一正面上用以拍攝一主體之一影像之一透鏡620、拍攝時使用之一開啟/停止開關630及一顯示區段640。
(應用實例6)
圖29A至圖29G係一可攜式電話之外部視圖。此可攜式電話包含(舉例而言)一上外殼710、一下外殼720、一耦合區段(樞紐區段)730(其使該上外殼710及該下外殼720彼此耦合)、一顯示器740、一子顯示器750、一閃光燈(picture light)760及一相機770。
已藉由使用該等實施例描述本發明，但本發明並不限於此等實施例且可經各種修改。舉例而言，已針對以下情況描述該等實施例：在自該頂面之該深度方向上，在該源極區域20S及該汲極區域20D之每一者之一部分中設置該低電阻區域21，但只要在自該頂面之該深度方向上，在該源極區域20S及該汲極區域20D之至少一部分中設置該低電阻區域21，該低電阻區域21係充足的。舉例而言，如圖30中繪示，可在自該頂面之該深度方向上，在整個源極區域20S及整個汲極區域20D之每一者中設置該低電阻區域21。
此外，舉例而言，已針對以下情況描述該等實施例：該氧化物半導體薄膜20直接設置在該基板11上，但該氧化物半導體薄膜20可設置在該基板11上且其間具有一絕緣薄膜(諸如氧化矽薄膜、氮化矽薄膜或氧化鋁薄膜)。此使其可阻止雜質及水自該基板11在該氧化物半導體薄膜20中擴散。
此外，舉例而言，本發明並不限於上文描述的該等實施例之每一者之每一層之材料及厚度或薄膜形成方法及薄膜形成條件，且可利用其他材料及厚度或其他薄膜形成方法及薄膜形成條件。
此外，除了該液晶顯示器及該有機EL顯示器之外，本發明可應用於使用其他顯示元件(諸如一無機電致發光元件或一電沈積類型或電致變色類型顯示元件)之一顯示裝置。
本發明含有與2010年7月5日在日本專利局申請的日本優先專利申請案JP 2010-152754中揭示的主旨有關之主旨，該案之全文內容以引用方式併入本文中。
熟習此項技術者應瞭解取決於設計要求及其他因素可發生各種修改、組合、子組合及變更，只要其等在隨附申請專利範圍及其等效物範圍內。
1．．．薄膜電晶體
1A．．．薄膜電晶體
2．．．薄膜電晶體
3．．．薄膜電晶體
4．．．薄膜電晶體
5．．．薄膜電晶體
6．．．薄膜電晶體
10R．．．像素
10G．．．像素
10B．．．像素
11．．．基板
20．．．氧化物半導體薄膜
20A．．．通道區域
20S．．．源極區域
20D．．．汲極區域
21．．．低電阻區域
22．．．非晶薄膜
23．．．結晶薄膜
23A．．．非晶薄膜
24A．．．層積薄膜
30．．．閘極絕緣薄膜
30A．．．閘極絕緣材料薄膜
40．．．閘極電極
40A．．．閘極電極材料薄膜
50．．．層間絕緣薄膜
50A．．．連接開孔
51．．．有機樹脂薄膜
52．．．第一無機絕緣薄膜
52A．．．金屬薄膜
52B．．．金屬氧化物薄膜
53．．．第二無機絕緣薄膜
60S．．．源極電極
60D．．．汲極電極
70．．．通道保護薄膜
80．．．顯示裝置
81．．．驅動板
110．．．顯示區域
120．．．信號線驅動電路
120A．．．信號線
130．．．掃描線驅動電路
130A．．．掃描線
150．．．像素驅動電路
300．．．視訊顯示螢幕區段
310．．．前面板
320．．．濾光玻璃
410．．．閃光發射區段
420．．．顯示區段
430．．．選單開關
440．．．快門按鈕
510．．．主要區段
520．．．鍵盤
530．．．顯示區段
610．．．主要區段
620．．．透鏡
630．．．開啟/停止開關
640．．．顯示區段
710．．．上外殼
720．．．下外殼
730．．．耦合區段(樞紐區段)
740．．．顯示器
750．．．子顯示器
760．．．閃光燈
770．．．相機
GND．．．第二電源供應線
Tr1．．．電晶體
Tr2．．．電晶體
Vcc．．．第一電源供應線
圖1係繪示根據本發明之一第一實施例之一薄膜電晶體之一結構之一橫截面圖；
圖2A至圖2C係繪示以處理次序產生圖1中繪示之該薄膜電晶體之一方法之橫截面圖；
圖3A至圖3C係繪示圖2C之後之一處理之橫截面圖；
圖4係繪示一通道區域及一低電阻區域之一EDX分析結果之一曲線圖；
圖5A及圖5B係各自繪示圖1中繪示的該薄膜電晶體之一特性相比於一有關技術中之薄膜電晶體特性之曲線圖；
圖6A至圖6C係繪示以處理次序產生根據一修改1之一薄膜電晶體之一方法之橫截面圖；
圖7係繪示圖6C之後之一處理之一橫截面圖；
圖8A至圖8C係繪示以處理次序產生根據一修改2之一薄膜電晶體之一方法之橫截面圖；
圖9A及圖9B係繪示以處理次序產生根據一修改3之一薄膜電晶體之一方法之橫截面圖；
圖10係繪示根據一修改4之一薄膜電晶體之一結構之一橫截面圖；
圖11A至圖11D係繪示以處理次序產生圖10中繪示的該薄膜電晶體之一方法之橫截面圖；
圖12A至圖12C係繪示圖11D之後之一處理之橫截面圖；
圖13係繪示圖12C之後之一處理之一橫截面圖；
圖14A至圖14E係繪示以處理次序產生根據一修改5之一薄膜電晶體之一方法之橫截面圖；
圖15係繪示根據本發明之一第二實施例之一薄膜電晶體之一結構之一橫截面圖；
圖16A及圖16B係繪示以處理次序產生圖15中繪示的該薄膜電晶體之一方法之橫截面圖；
圖17係繪示根據本發明之一第三實施例之一薄膜電晶體之一結構之一橫截面圖；
圖18係繪示根據本發明之一第四實施例之一薄膜電晶體之一結構之一橫截面圖；
圖19A至圖19D係繪示以處理次序產生圖18中繪示的該薄膜電晶體之一方法之橫截面圖；
圖20A及圖20B係繪示圖19D之後之一處理之橫截面圖；
圖21係繪示根據本發明之一第五實施例之一薄膜電晶體之一結構之一橫截面圖；
圖22係繪示根據本發明之一第六實施例之一薄膜電晶體之一結構之一橫截面圖；
圖23係繪示根據一應用實例1之一顯示裝置之一電路組態之一圖；
圖24係繪示圖23中繪示之一像素驅動電路之一等效電路圖；
圖25係繪示一應用實例2之一外觀之一透視圖；
圖26A及圖26B係分別繪示從一正面觀看的一應用實例3之一外觀之一透視圖及繪示從一背面觀看的該應用實例3之一外觀之一透視圖；
圖27係繪示一應用實例4之一外觀之一透視圖；
圖28係繪示一應用實例5之一外觀之一透視圖；
圖29A至圖29G係繪示一應用實例6之圖，且明確言之，圖29A係一敞開狀態下之一前視圖，圖29B係敞開狀態下之一側視圖，圖29C係一閉合狀態下之一前視圖，圖29D係一左側視圖，圖29E係一右側視圖，圖29F係一俯視圖，且圖29G係一仰視圖；及
圖30係繪示圖1中繪示的該薄膜電晶體之一修改之一橫截面圖。
1．．．薄膜電晶體
11．．．基板
20．．．氧化物半導體薄膜
20A．．．通道區域
20S．．．源極區域
20D．．．汲極區域
21．．．低電阻區域
30．．．閘極絕緣薄膜
40．．．閘極電極
50．．．層間絕緣薄膜
50A．．．連接開孔
51．．．有機樹脂薄膜
52．．．第一無機絕緣薄膜
60S．．．源極電極
60D．．．汲極電極

Claims (12)

  1. 一種薄膜電晶體包括：一閘極電極及一閘極絕緣薄膜，其中形成等效於該閘極電極與該閘極絕緣薄膜之總厚度之一步階；一氧化物半導體薄膜，其具有面向該閘極電極之一通道區域且具有在該通道區域之一側上之一源極區域及在該通道區域之另一側上之一汲極區域；一層間絕緣薄膜，其經設置與該氧化物半導體薄膜接觸且覆蓋該閘極電極及該閘極絕緣薄膜之該步階，且該層間絕緣薄膜具有一層式結構，該層式結構包含一第一無機絕緣薄膜及一有機樹脂薄膜；及一源極電極及一汲極電極，其等經由各自的連接開孔分別連接至該源極區域及該汲極區域。
  2. 如請求項1之薄膜電晶體，其中該層間絕緣薄膜具有包含一第一無機絕緣薄膜及該有機樹脂薄膜之一層式結構。
  3. 如請求項2之薄膜電晶體，其中在該層間絕緣薄膜中，該第一無機絕緣薄膜及該有機樹脂薄膜自設置該氧化物半導體薄膜之一側以此次序層積。
  4. 如請求項3之薄膜電晶體，其中該第一無機絕緣薄膜由氧化鋁薄膜、氧化鈦薄膜或氧化銦薄膜製成。
  5. 如請求項4之薄膜電晶體，其中在該層間絕緣薄膜中，該第一無機絕緣薄膜、該有機樹脂薄膜及一第二無機絕緣薄膜自設置該氧化物半導體薄膜之該側以此次序層 積。
  6. 如請求項5之薄膜電晶體，其中該氧化物半導體薄膜設置在一基板上，閘極絕緣薄膜及該閘極電極以此次序設置在該氧化物半導體薄膜之該通道區域上且形狀相同，該層間絕緣薄膜設置在該氧化物半導體薄膜、該閘極絕緣薄膜及該閘極電極之每一者之一表面上，且該源極電極及該汲極電極經由該層間絕緣薄膜中設置的該連接開孔分別連接至該源極區域及該汲極區域。
  7. 如請求項1之薄膜電晶體，其中在自一頂面之一深度方向上，在該源極區域及該汲極區域之每一者之至少一部分中，該氧化物半導體薄膜具有一低電阻區域，該低電阻區域具有比該通道區域之氧濃度更低之氧濃度。
  8. 如請求項7之薄膜電晶體，其中該低電阻區域包括該源極區域中之一第一區域及該汲極區域中之一第二區域，該第一區域及該第二區域之每一者係在自該頂面之深度方向上之10nm或更小之一深度處。
  9. 如請求項1之薄膜電晶體，其中在自一頂面之一深度方向上，在該源極區域及該汲極區域之每一者之至少一部分中，該氧化物半導體薄膜具有包含鋁作為一摻雜劑之一低電阻區域。
  10. 如請求項1之薄膜電晶體，其中該氧化物半導體薄膜經組態以具有一非晶薄膜及一結晶薄膜，該非晶薄膜及該結晶薄膜自設置一基板之一側以此次序層積。
  11. 如請求項10之薄膜電晶體，其中該結晶薄膜由氧化鋅、氧化銦鋅及氧化銦鎵組成之一群組中之至少一種製成。
  12. 一種顯示裝置包括：一薄膜電晶體及一像素，其中該薄膜電晶體包含：一閘極電極及一閘極絕緣薄膜，其中形成等效於該閘極電極與該閘極絕緣薄膜之總厚度之一步階；一氧化物半導體薄膜，其具有面向該閘極電極之一通道區域且具有在該通道區域之一側上之一源極區域及在該通道區域之另一側上之一汲極區域；一層間絕緣薄膜，其經設置與該氧化物半導體薄膜接觸且覆蓋該閘極電極及該閘極絕緣薄膜之該步階，且該層間絕緣薄膜具有一層式結構，該層式結構包含一第一無機絕緣薄膜及一有機樹脂薄膜；及一源極電極及一汲極電極，其等經由各自的連接開孔分別連接至該源極區域及該汲極區域。
TW100118895A 2010-07-05 2011-05-30 薄膜電晶體及顯示裝置 TWI479662B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010152754A JP2012015436A (ja) 2010-07-05 2010-07-05 薄膜トランジスタおよび表示装置

Publications (2)

Publication Number Publication Date
TW201214714A TW201214714A (en) 2012-04-01
TWI479662B true TWI479662B (zh) 2015-04-01

Family

ID=45399018

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100118895A TWI479662B (zh) 2010-07-05 2011-05-30 薄膜電晶體及顯示裝置

Country Status (5)

Country Link
US (1) US20120001167A1 (zh)
JP (1) JP2012015436A (zh)
KR (1) KR20120003803A (zh)
CN (1) CN102315277A (zh)
TW (1) TWI479662B (zh)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5658978B2 (ja) * 2010-11-10 2015-01-28 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
US8797303B2 (en) * 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
JP5490314B2 (ja) * 2011-04-18 2014-05-14 シャープ株式会社 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6009226B2 (ja) * 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US9012993B2 (en) 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102128369B1 (ko) 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
JP6147992B2 (ja) * 2011-11-30 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
WO2013089115A1 (en) * 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
JP6080563B2 (ja) * 2012-01-23 2017-02-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8956912B2 (en) * 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9006733B2 (en) 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9859114B2 (en) 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
JP6142136B2 (ja) * 2012-02-28 2017-06-07 株式会社Ｊｏｌｅｄ トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
TW201338173A (zh) 2012-02-28 2013-09-16 Sony Corp 電晶體、製造電晶體之方法、顯示裝置及電子機器
JP6087672B2 (ja) * 2012-03-16 2017-03-01 株式会社半導体エネルギー研究所 半導体装置
CN103367459B (zh) 2012-03-28 2019-08-27 株式会社日本有机雷特显示器 半导体装置和电子设备
JP6139952B2 (ja) * 2012-04-13 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
CN104272461B (zh) * 2012-05-09 2017-08-08 Imec 非营利协会 用于增加金属氧化物半导体层的电导率的方法
CN102723309B (zh) * 2012-06-13 2014-07-02 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2014093433A (ja) 2012-11-05 2014-05-19 Sony Corp 半導体装置、表示装置および電子機器
JP6111458B2 (ja) * 2013-03-28 2017-04-12 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP2014229814A (ja) * 2013-05-24 2014-12-08 ソニー株式会社 薄膜トランジスタ、表示装置および電子機器
US9806198B2 (en) * 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103346093B (zh) * 2013-06-13 2015-12-23 北京大学深圳研究生院 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法
JP6217196B2 (ja) * 2013-07-11 2017-10-25 三菱電機株式会社 半導体材料、薄膜トランジスタ、および薄膜トランジスタの製造方法
JP6426177B2 (ja) 2013-07-24 2018-11-21 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 金属酸化物半導体薄膜トランジスタの製造方法
KR102110226B1 (ko) * 2013-09-11 2020-05-14 삼성디스플레이 주식회사 표시패널 및 그 제조방법
JP6262477B2 (ja) * 2013-09-13 2018-01-17 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法
JP2015056566A (ja) * 2013-09-13 2015-03-23 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法
TWI528564B (zh) * 2013-09-23 2016-04-01 友達光電股份有限公司 薄膜電晶體及其製作方法
JP6104775B2 (ja) * 2013-09-24 2017-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
TWI527201B (zh) * 2013-11-06 2016-03-21 友達光電股份有限公司 畫素結構及其製造方法
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102254311B1 (ko) 2013-12-05 2021-05-24 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6281137B2 (ja) * 2014-02-28 2018-02-21 株式会社Ｊｏｌｅｄ トランジスタの製造方法および表示装置の製造方法
JP6585354B2 (ja) * 2014-03-07 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
US9640669B2 (en) * 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015185610A (ja) * 2014-03-20 2015-10-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI539592B (zh) 2014-05-22 2016-06-21 友達光電股份有限公司 畫素結構
TWI548067B (zh) 2014-05-22 2016-09-01 友達光電股份有限公司 畫素結構
WO2015186354A1 (ja) * 2014-06-03 2015-12-10 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
WO2015188181A1 (en) * 2014-06-06 2015-12-10 Polyera Corporation Self-aligned metal oxide transistors and methods of fabricating same
CN106537567B (zh) * 2014-07-16 2019-08-27 株式会社日本有机雷特显示器 晶体管、显示装置和电子设备
JP6519073B2 (ja) 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
JP2016111105A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
KR102386839B1 (ko) * 2014-12-22 2022-04-15 삼성전자주식회사 유기 발광 소자
TWI548100B (zh) * 2015-01-08 2016-09-01 友達光電股份有限公司 薄膜電晶體、顯示面板以及其製造方法
US10147823B2 (en) 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6736321B2 (ja) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP6394518B2 (ja) * 2015-07-02 2018-09-26 住友電気工業株式会社 半導体デバイスおよびその製造方法
TWI613706B (zh) * 2015-07-03 2018-02-01 友達光電股份有限公司 氧化物半導體薄膜電晶體及其製作方法
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
JP6636755B2 (ja) * 2015-09-09 2020-01-29 株式会社半導体エネルギー研究所 半導体装置
JP6539873B2 (ja) 2016-03-16 2019-07-10 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、及び薄膜トランジスタを備えた表示装置
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102522595B1 (ko) * 2016-04-29 2023-04-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
US10096718B2 (en) * 2016-06-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, electronic device, manufacturing method of transistor
CN106024706B (zh) * 2016-06-22 2019-02-19 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN106098560B (zh) * 2016-06-22 2019-03-12 深圳市华星光电技术有限公司 顶栅型薄膜晶体管的制作方法
JP7007080B2 (ja) * 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
KR102471021B1 (ko) * 2016-09-29 2022-11-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102269462B1 (ko) * 2016-12-12 2021-06-28 스미토모덴키고교가부시키가이샤 반도체 디바이스 및 그 제조 방법
JP2018101681A (ja) 2016-12-20 2018-06-28 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
JP2018133404A (ja) * 2017-02-14 2018-08-23 株式会社ジャパンディスプレイ 半導体装置
KR20180099974A (ko) 2017-02-27 2018-09-06 삼성디스플레이 주식회사 반도체 장치
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
JP2018170324A (ja) 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
JP2018170325A (ja) 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
CN107195583B (zh) * 2017-05-02 2019-08-02 深圳市华星光电技术有限公司 一种oled显示面板及其制备方法
US20180323246A1 (en) * 2017-05-02 2018-11-08 Shenzhen China Star Optoelectronics Technology Co., Ltd. Organic light-emitting diode display panel and manufacturing method thereof
CN107706199B (zh) * 2017-09-30 2020-05-05 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制作方法
CN107808826A (zh) * 2017-10-26 2018-03-16 京东方科技集团股份有限公司 一种底发射顶栅自对准薄膜晶体管的制备方法
JP2019091794A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
CN107742647A (zh) * 2017-11-21 2018-02-27 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管
US10818801B2 (en) * 2017-12-29 2020-10-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor and manufacturing method thereof
JP2019129281A (ja) 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN108598145B (zh) * 2018-06-29 2021-08-31 上海天马微电子有限公司 一种有机发光显示面板和有机发光显示装置
JP6834062B2 (ja) * 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット
CN109037075B (zh) * 2018-08-09 2023-01-13 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、晶体管和显示基板
WO2020059026A1 (ja) * 2018-09-18 2020-03-26 シャープ株式会社 表示装置、および表示装置の製造方法
CN111554751A (zh) * 2020-06-10 2020-08-18 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、oled显示面板及装置
CN111785736A (zh) * 2020-07-08 2020-10-16 Tcl华星光电技术有限公司 阵列基板及其制作方法
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
US11929436B2 (en) 2021-02-02 2024-03-12 Taiwan Semiconductor Manufacturing Company Limited Thin transistor including a hydrogen-blocking dielectric barrier and methods for forming the same
CN113437018B (zh) * 2021-06-02 2023-02-24 深圳市华星光电半导体显示技术有限公司 阵列基板的制造方法、阵列基板以及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941729A (en) * 2008-01-23 2009-10-01 Idemitsu Kosan Co Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
US20090269881A1 (en) * 2006-02-02 2009-10-29 Kochi Industrial Promotion Center Manufacturing method of thin film transistor including low resistance conductive thin films

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100412744B1 (ko) * 1999-03-30 2003-12-31 세이코 엡슨 가부시키가이샤 박막 트랜지스터의 제조 방법
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP5235333B2 (ja) * 2006-05-26 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
KR100926030B1 (ko) * 2008-02-25 2009-11-11 한국과학기술연구원 산소와 수분 투과의 차단 및 가스 배리어 특성 향상을 위한유/무기 복합 박막 보호층 및 그의 제조방법
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR100941836B1 (ko) * 2008-05-19 2010-02-11 삼성모바일디스플레이주식회사 유기 전계 발광표시장치
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101980167B1 (ko) * 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101021479B1 (ko) * 2008-12-16 2011-03-16 성균관대학교산학협력단 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090269881A1 (en) * 2006-02-02 2009-10-29 Kochi Industrial Promotion Center Manufacturing method of thin film transistor including low resistance conductive thin films
TW200941729A (en) * 2008-01-23 2009-10-01 Idemitsu Kosan Co Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device

Also Published As

Publication number Publication date
CN102315277A (zh) 2012-01-11
JP2012015436A (ja) 2012-01-19
US20120001167A1 (en) 2012-01-05
KR20120003803A (ko) 2012-01-11
TW201214714A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
TWI479662B (zh) 薄膜電晶體及顯示裝置
KR101847355B1 (ko) 박막 트랜지스터 및 그 제조 방법과 디스플레이 장치
US9006734B2 (en) Thin film transistor, method of manufacturing the same, and display unit
JP5679143B2 (ja) 薄膜トランジスタならびに表示装置および電子機器
US20110215328A1 (en) Thin film transistor, method of manufacturing the thin film transistor, and display device
US8906738B2 (en) Oxide semiconductor thin film transistor with an aluminum oxide protective film made using a continuous deposition process of aluminum oxide laminated with an aluminum film
KR102437444B1 (ko) 표시 장치
US9362312B2 (en) Semiconductor device, display unit, and electronic apparatus
JP2010182819A (ja) 薄膜トランジスタおよび表示装置
JP2011222767A (ja) 薄膜トランジスタならびに表示装置および電子機器
US9053984B2 (en) Thin-film transistor, display unit, and electronic apparatus
CN102646716A (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示器
US20150279871A1 (en) Semiconductor device, display unit, and electronic apparatus
US9698273B2 (en) Thin film transistor, method of manufacturing the same, display unit, and electronic apparatus
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
US8884293B2 (en) Display device, method of manufacturing the same, and electronic unit