JP6426177B2 - 金属酸化物半導体薄膜トランジスタの製造方法 - Google Patents

金属酸化物半導体薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP6426177B2
JP6426177B2 JP2016528381A JP2016528381A JP6426177B2 JP 6426177 B2 JP6426177 B2 JP 6426177B2 JP 2016528381 A JP2016528381 A JP 2016528381A JP 2016528381 A JP2016528381 A JP 2016528381A JP 6426177 B2 JP6426177 B2 JP 6426177B2
Authority
JP
Japan
Prior art keywords
metal oxide
layer
oxide semiconductor
semiconductor layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016528381A
Other languages
English (en)
Other versions
JP2016527719A (ja
JP2016527719A5 (ja
Inventor
マノジ・ナグ
アジャイ・サムパス・ブーロカム
ヨハン・ミュラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Katholieke Universiteit Leuven
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Katholieke Universiteit Leuven
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Katholieke Universiteit Leuven, Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Katholieke Universiteit Leuven
Publication of JP2016527719A publication Critical patent/JP2016527719A/ja
Publication of JP2016527719A5 publication Critical patent/JP2016527719A5/ja
Application granted granted Critical
Publication of JP6426177B2 publication Critical patent/JP6426177B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

本開示は、金属酸化物半導体層の電気伝導性を局所的に改善する方法に関する。
本開示はさらに、薄膜トランジスタ系の金属酸化物半導体を製造するための方法に関する。
アモルファス金属酸化物半導体薄膜トランジスタ(TFT)、例えば、アモルファスインジウム−ガリウム−亜鉛の酸化物(a−IGZO)薄膜トランジスタは、そのより高い移動度およびより大きいエリア均一性のため、フラットパネルディスプレイ用途でのシリコン系TFTについて可能性のある置換として調査されている。
従来のアモルファスシリコンTFTは、アクティブマトリクス液晶ディスプレイでのスイッチングデバイスとして使用され、大きなエリア均一性という利点を有する。しかしながら、 その電界効果移動度(<1cm/V・s)は、有機発光ダイオード(OLED)を駆動するには低すぎる。
他方、高い移動度(>50cm/V・s)の結晶性p−Si TFTは、AMOLEDディスプレイでのスイッチングデバイスとして現在使用されており、大型のAMOLEDディスプレイについてその電界効果移動度および閾値電圧の不均一性に悩まされる。
既知の下部ゲートおよび上部ゲートTFT構造は、その高い寄生容量および弱い拡張性(大きな設置面積)に起因して高分解能ディスプレイでの使用に適していない。こうしたTFT構造での高い寄生容量は、ソースとゲートの間および/またはドレインとゲートの間の重複の存在に関係している。この重複は、ゲート、ソースおよびドレイン間の不整合の負の結果を回避または制限するために、チャネル長さより大きいトランジスタゲート長さの使用に起因している。
従って、自己整合上部ゲート酸化物TFTを製作するための方法が開発されており、ソースおよびドレインは、ゲートと整合しており、TFTは、良好な電気的性能および高い安定性を有する。酸化物半導体活性層を備えた幾つかの自己整合上部ゲート構造が報告されており、金属酸化物半導体の電気伝導性は、ソース領域およびドレイン領域において局所的に増加している。
金属酸化物半導体の電気伝導性を(局所的に)増加させるための幾つかの方法が提案されている。1つの手法が、不純物(例えば、ホウ素、リンまたはヒ素)のイオン注入によるドーピングからなる。しかしながら、典型的には450℃より高い温度で、ドーパント活性化のためのアニール工程を実施する必要性のために、イオン注入は、可撓性基板上で困難なことがある。
他の手法が、アルゴンプラズマ処理、水素プラズマ処理またはNHプラズマ処理の実施からなる。しかしながら、これらのプラズマ処理されたソース領域およびドレイン領域の安定性が良好でなく、OLEDの集積に必要とされる追加の処理工程の結果として、プラズマ処理の効果が消失することがあることが観測された。
米国公開第2012/0001167号において、自己整合金属酸化物半導体薄膜トランジスタを製造するための方法が記載され、金属酸化物半導体層の電気伝導性を局所的に増加させるための代替の方法が使用される。金属酸化物半導体層を堆積した後、ゲート絶縁体、ゲート電極、金属、例えば、Ti,AlまたはInからなる金属膜が設けられ、金属膜は10nm以下の厚さを有する。次に、酸素含有雰囲気中で、例えば、300℃の温度で熱処理が実施される。この熱処理の結果、金属膜が酸化される。金属膜の酸化反応において、金属酸化物半導体層のソース領域およびドレイン領域に含まれる酸素の一部が、金属膜に転送される。その結果、ソース領域およびドレイン領域での酸素濃度は減少し、金属酸化物半導体層の上側部分において低抵抗領域の形成を導く。金属膜の厚さは、好ましくは10nm以下であり、そのため金属膜は、酸素含有雰囲気中での熱処理の際に完全に酸化できる。こうしてエッチング工程を実施して、非酸化金属を除去する必要性が回避できる。
米国公開第2012/0001167号に記載した方法は、少なくとも200℃、例えば、200℃のオーダーの温度を必要とする。従って、この方法は、幾つかの低コスト可撓性基板、例えば、PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、PC(ポリカーボネート)と適合せず、増加した熱安定性および/または化学安定性を備えたより貴重なプラスチック箔、例えば、PI(ポリイミド)、PES(ポリエーテルスルホン)、PEEK(ポリエーテルエーテルケトン)などを必要とする。該方法はまた、金属層の厚さの良好で正確な制御を必要とし、そのためエッチング工程を実施して、非酸化金属を除去する必要性を回避する。
本開示は、金属酸化物半導体層の電気伝導性を局所的に増加させるための方法を提供することを目的とし、増加した伝導性が良好な熱安定性を有し、該方法は、200℃より低い温度で実施できる。
本開示は、良好なソースおよびドレインコンタクト、良好な電界効果移動度(例えば、10cm/V・sより高い)、良好な熱安定性、および良好なバイアス安定性を備えた自己整合上部ゲート金属酸化物半導体薄膜トランジスタを製造するための方法を提供することを目的とし、トランジスタは、200℃より低い温度で製造できる。
本開示は、予め定めた場所において金属酸化物半導体層の電気伝導性を改善するための方法に関する。該方法は、基板上に金属酸化物半導体層を設けることと、原子層堆積法(ALD)を用いて、金属酸化物半導体層の上に金属酸化物層を設けることとを含み、金属酸化物層は、予め定めた場所において金属酸化物半導体層と物理的接触し、即ち、直接の物理界面によって接合している。
驚くことに、ALDを用いたこうした金属酸化物層の堆積が、金属酸化物層が金属酸化物半導体層と直接に物理的接触している場所において、金属酸化物半導体層の増加した伝導性をもたらすことが判明した。
本開示の実施形態において、金属酸化物層は、例えば、10nm〜100nmまたは11nm〜99nmの範囲の厚さを有してもよく、本開示はこれに限定されない。
本開示の実施形態において、原子層堆積法を用いて金属酸化物層を設けること、例えば、堆積することは、150℃〜200℃の範囲の温度で行ってもよい。
本開示の実施形態において、該方法はさらに、金属酸化物層を金属酸化物半導体層の上に設ける前に、アルカリ金属(例えば、Li,Na,K,Rb,CsまたはFrのいずれか、またはいずれかの組合せ)またはアルカリ土類金属(例えば、Be,Mg,Ca,Sr,Baまたはaのいずれか、またはいずれかの組合せ)を含む還元層を、予め定めた場所において金属酸化物半導体層と物理的接触して設けることと、例えば、20℃〜200℃の範囲の温度でアニール工程を実施することによって、還元層と金属酸化物半導体層との間の化学還元反応を誘導することと、例えば、水またはアルコールでリンス処理することによって、還元反応から還元層および反応副産物を除去することとを含む。
本開示の実施形態において、金属酸化物半導体層は、例えば、ガリウム−インジウム−亜鉛の酸化物(GIZOまたはIGZO)を含んでもよく、金属酸化物層は、例えば、Alを含んでもよい。しかしながら、本開示は、これに限定されない。他の金属酸化物半導体、例えば、ZnO,ZnSnO,InO,InZnO,InZnSnO,LaInZnO,GaInO,HfInZnO,MgZnO,LaInZnO,TiO,TiInSnO,ScInZnO,SiInZnOおよびZrInZnO,またはZrZnSnOが使用できる。他の金属酸化物層、例えば、HfO,Ta,ZrO,またはGaが使用できる。
本開示の実施形態において、金属酸化物層はAl層であり、金属酸化物層は、前駆体としてトリメチルアルミニウムおよび水(HO)から、あるいは、例えば、前駆体として、トリエチルアルミニウムおよび水から、または前駆体としてトリイソブチルアルミニウムおよび水から堆積できる。
本開示の実施形態において、金属酸化物層を形成する場合、異なる前駆体を混合してもよく、あるいは異なる前駆体を交互に使用してもよい。
本開示はさらに、自己整合(ソースおよびドレインがゲートに対して自己整合することを意味する)上部ゲート(ゲートは、金属酸化物半導体層の上に設けられる)金属酸化物半導体薄膜トランジスタを製造するための方法に関する。該方法は、金属酸化物半導体層を基板上に設けることと、ゲート誘電体層を金属酸化物半導体層の上に堆積することと、ゲート電極層をゲート誘電体層の上に堆積することと、ゲート電極層およびゲート絶縁層をパターン化(パターニング)して、ゲート電極およびゲート絶縁体を形成し、これにより金属酸化物半導体層でのチャネル領域を規定することと、金属酸化物半導体層をパターン化し、これにより金属酸化物半導体層でのソース領域およびドレイン領域を規定することと、原子層堆積法を用いて、例えば、少なくともソース領域およびドレイン領域に金属酸化物層を堆積することとを含み、これにより金属酸化物層は、金属酸化物半導体層と直接に物理的接触し、即ち、直接の物理界面によって接合しているソース領域およびドレイン領域において、金属酸化物半導体層の電気伝導性を増加させる。
該方法はさらに、誘電体層を金属酸化物層の上に設けることと、誘電体層および金属酸化物層を通過するビアを形成することと、ビアを金属で充填し、ソースコンタクトおよびドレインコンタクトを形成することとを含む。
本開示の実施形態において、該方法はさらに、金属酸化物層を金属酸化物半導体層の上に設ける前に、アルカリ金属(例えば、Li,Na,K,Rb,CsまたはFrのいずれか、またはいずれかの組合せ)またはアルカリ土類金属(例えば、Be,Mg,Ca,Sr,Baまたはaのいずれか、またはいずれかの組合せ)を含む還元層を、予め定めた場所において金属酸化物半導体層と物理的接触して設けることと、例えば、20℃〜200℃の範囲の温度でアニール工程を実施することによって、還元層と金属酸化物層との間の化学還元反応を誘導することと、例えば、水またはアルコールでリンス処理することによって、還元層および還元反応からの反応副産物を除去することとを含む。
本開示の方法の利点は、200℃より低い温度、または199℃より低い温度、または190℃より低い温度、または180℃より低い温度、または170℃より低い温度、または160℃より低い温度で実施できることである。従って、該方法は、低コストの可撓性基板、例えば、PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、PC(ポリカーボネート)と適合する。
本開示の方法の利点は、幾つかの先行技術の手法での場合のように、層厚を正確に制御する必要性が少ないまたは無いことである。
本開示の方法の利点は、金属酸化物層を堆積させることは、下地の金属酸化物半導体層の改善された電気伝導性をもたらすことだけでなく、さらに金属酸化物層を堆積させることは、下地の金属酸化物半導体層のパッシベーションおよびカプセル封入(例えば、金属酸化物半導体層が完全に被覆されまたはカプセル封入され、即ち、環境に対して何ら露出しない)をもたらす。
本開示の方法の利点は、金属酸化物半導体層の増加した伝導性の良好な安定性をもたらし、増加した伝導性は、時間とともに維持される。
本開示の方法の利点は、自己整合上部ゲート金属酸化物半導体薄膜トランジスタを良好なバイアス安定性および良好な熱安定性で製造するのを可能にすることである。
種々の発明態様の特定の目的および利点をここでは上述した。当然ながら、こうした目的または利点の全てが、必ずしも本開示のいずれか特定の実施形態に従って達成できないことは理解すべきである。こうして、例えば、当業者は、ここで教示したように、ここで教示または提案したような他の目的または利点を必ずしも達成することなく、本開示が1つの利点または利点のグループを達成または最適化する方法で、具現化または実施できることは認識するであろう。さらに、この要旨は、単に例に過ぎず、本開示の範囲を限定することは意図していない。添付図面と関連して読んだ場合、本開示は、構成および動作の方法の両方に関して、その特徴および利点とともに、下記詳細な説明を参照して最善に理解できるであろう。
本開示の方法に係る金属酸化物半導体薄膜トランジスタを製造するための方法を示す。 本開示の方法に係る金属酸化物半導体薄膜トランジスタを製造するための方法を示す。 本開示の方法に係る金属酸化物半導体薄膜トランジスタを製造するための方法を示す。 本開示の方法に係る金属酸化物半導体薄膜トランジスタを製造するための方法を示す。 本開示の方法に係る金属酸化物半導体薄膜トランジスタを製造するための方法を示す。 本開示の方法に係る金属酸化物半導体薄膜トランジスタを製造するための方法を示す。 本開示の方法に従って製造されたa−IGZO薄膜トランジスタの伝達特性(IDS−VGS)を示す。 本開示の方法に従って製造されたa−IGZO薄膜トランジスタの出力特性(IDS−VDS)を示す。 本開示の方法に従って製造されたa−IGZO TFT(W/L=30/10 μm/μm)の伝達特性(IDS−VDS)を示すものであり、異なるバイアスストレス時間について、図4aは、−1MV/cmの負のバイアスストレス(VGS=−12V、VDS=0V)であり、図4bは、+1MV/cmの正のバイアスストレス(VGS=+12V、VDS=+12V)である。 正方向および負方向の両方でストレス時間の関数として、本開示の方法に従って製造されたa−IGZO TFTのVTHシフトを示す。 a−IGZO TFT(W/L=30/10 μm/μm)の初期の伝達特性(円)および、150℃、窒素中の2時間アニール後の伝達特性(黒四角)を示す。
請求項内のいずれの参照符号も、本開示の範囲を限定するものとして解釈すべきでない。
異なる図面において、同じ参照符号は、同じまたは類似の要素を参照する。
下記詳細な説明において、本開示の完全な理解および特定の実施形態においてどのように実施できるかを提供するために、多数の特定の詳細を説明している。しかしながら、本開示は、これらの特定の詳細なしで実施できることは理解されよう。他の例では、本開示を曖昧にしないように、周知の方法、手順および手法を詳細に記載していない。
本開示は、特定の実施形態に関して一定の図面を参照して説明するが、本開示はこれに限定されない。ここに含まれ、記載した図面は、概略的なものに過ぎす、本開示を限定しない。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがあることに留意すべきである。
さらに、説明および請求項での用語「第1」「第2」「第3」などは、類似の要素を区別するために使用しており、必ずしも時間的、空間的、ランキングまたは他の手法での順番を記述するためではない。ここで使用した用語は、適切な状況下で交換可能であり、ここで本発明の実施形態は、ここで説明したり図示したものとは別の順番で動作可能であると理解すべきである。
さらに、説明での用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の向きで動作可能であると理解すべきである。
本開示は、金属酸化物半導体層の電気伝導性を改善する(増加させる)ため、例えば、金属酸化物半導体薄膜トランジスタのソースコンタクトおよびドレインコンタクトの場所において、こうした層の電気伝導性を局所的に改善するための方法を提供する。電気伝導性の増加は、実質的に、例えば、少なくとも1桁、例えば3桁までになることがある。
本開示の態様によれば、予め定めた場所において、金属酸化物半導体層の電気伝導性を増加させるための方法が提供され、該方法は、原子層堆積法を用いて、金属酸化物半導体層の上に金属酸化物層を堆積し、予め定めた場所において金属酸化物半導体層と物理的接触し接合していることを含む。
驚くことに、ALDを用いたこうした金属酸化物層の堆積が、金属酸化物層が金属酸化物半導体層と直接に物理的接触している場所において、金属酸化物半導体層の増加した伝導性をもたらすことが判明した。
金属酸化物層は、例えば、Al,HfO,Ta,ZrOまたはGaを含むことができるが、本開示はこれに限定されない。
本開示の実施形態において、金属酸化物層は、例えば、層Alでもよい。それは、例えば、前駆体としてトリメチルアルミニウム(TMA,Al(CH)および水(HO)から堆積できる。しかしながら、他の前駆体、例えば、トリエチルアルミニウムおよび水、またはトリイソブチルアルミニウムおよび水が使用でき、Al層を形成する。
本開示の実施形態において、金属酸化物層は、例えば、Ga層でもよい。この層のために使用できる前駆体は、例えば、トリエチルガリウムおよび水、トリメチルガリウムおよび水、トリイソプロピルガリウムおよび水、トリ−tert−ブチルガリウムおよび水を含むが、本開示はこれに限定されない。
本開示の実施形態において、金属酸化物層を形成する場合、異なる前駆体を混合してもよく、あるいは異なる前駆体を交互に使用してもよい。
金属酸化物半導体層は、例えば、10nm〜100nmの範囲の厚さを有してもよく、例えば、150℃〜200℃、例えば、150℃〜170℃の範囲の温度で堆積してもよく、本開示はこれに限定されない。
本開示の方法は、ソース領域およびドレイン領域に対応した予め定めた場所において電気伝導性を局所的に増加させるために、金属酸化物半導体層を有する薄膜トランジスタのための製造プロセスにおいて好都合に使用でき、これによりソースコンタクトおよびドレインコンタクトからの電荷注入を改善する。該方法は、自己整合上部ゲート薄膜トランジスタのための製造プロセスにおいて好都合に使用できる。
該方法はまた、コンタクトから電荷注入を改善するために、他の金属酸化物半導体系のデバイス、例えば、ダイオードまたはトランジスタ−ダイオードのための製造プロセスでも使用できる。
金属酸化物半導体層は、例えば、ガリウム−インジウム−亜鉛の酸化物(GIZOまたはIGZOとも称される)、または、例えば、下記の組成(化学量論の指示なし)、ZnO,ZnSnO,InO,InZnO,InZnSnO,LaInZnO,GaInO,HfInZnO,MgZnO,LaInZnO,TiO,TiInSnO,ScInZnO,SiInZnOおよびZrInZnO,ZrZnSnOの他の金属酸化物系の半導体を含んでもよい。しかしながら、本開示はこれに限定されず、該方法は、当業者に知られている他の適切な金属酸化物半導体で使用できる。5nm〜50nmまたは6nm〜49nmの典型的な厚さのこれらの半導体層は、例えば、スパッタリング、熱蒸発、パルスレーザ堆積、およびスピンコーティング、インクジェット印刷または前駆体溶液のドロップキャスティングなど、多数の方法によって提供できる。
自己整合上部ゲート金属酸化物半導体薄膜トランジスタを製造するための方法がさらに説明され、本開示の方法が、ソース領域およびドレイン領域において金属酸化物半導体層の電気伝導性を局所的に改善するために使用される。こうしたデバイス構造において、ALD金属酸化物層は、下地のソース領域およびドレイン領域の伝導性を変化させ、それはまたパッシベーションおよびカプセル封入層の機能を有する。
本開示に係る金属酸化物半導体薄膜トランジスタを製造するための例示のプロセスフローが、図1a〜図1fに概略的に示される。
第1ステップにおいて、図1aに示すように、金属酸化物半導体層12、例えば、GIZO層が、例えば、スパッタリング、レーザアブレーション、または前駆体溶液からのスピンコーティングによって基板10の上に設けられる。図1aに示す例において、基板10は、シリコン基板101と、誘電体層102、例えば、シリコン酸化物層とを含む。しかしながら、他の適切な基板を使用してもよい。GIZO層12の厚さは、例えば、約10nmのオーダーまたは約15nm〜20nm、例えば10nm〜20nm、または11〜19nmにできるが、他の適切な厚さが使用できる。
次に、図1bに示すように、ゲート誘電体層13、例えば、二酸化シリコン層が、例えば、プラズマ化学気相成長法を用いて金属酸化物半導体層12の上に堆積される。これに続いて、ゲート誘電体層13の上にゲート電極層14、例えば、Mo層の堆積が行われる(図1b)。そして、図1cに示すように、ゲート電極層14およびゲート絶縁層13はパターン化され、ゲート電極141およびゲート絶縁体131を形成する。
次に、金属酸化物半導体層12はパターン化され、薄膜トランジスタの活性層11を規定する(図1d)。金属酸化物半導体層は、例えば、緩衝HFまたはシュウ酸を用いて、例えば、ウェットエッチングによってパターン化できる。活性層のパターン化にシュウ酸を使用する利点は、下地層に向かって良好な選択性を有することである。パターン化したゲート電極141は、図1dに概略的に示すように、活性層11において、チャネル領域110、ソース領域111およびドレイン領域112を規定する。ソースおよびドレイン領域は、チャネル領域に直接に隣接して、自己整合している。
図1に示す例において、金属酸化物半導体層は、ゲート電極層およびゲート誘電体層のパターン化の後、パターン化される。しかしながら、本開示はこれに限定されない。例えば、金属酸化物半導体層は、ゲート製造プロセスの前でも、あるいはゲート製造プロセス後のより後のステージでもパターン化できる。
次に、金属酸化物層15、例えば、Al層が、前駆体としてトリメチルアルミニウム(TMA,Al(CH)および水(HO)を用いて、ALDによって堆積される(図1eに示すように)。驚くことに、こうした層の堆積が、Al層15が金属酸化物半導体層11と直接に物理的接触している場所において、金属酸化物半導体層の増加した伝導性をもたらすことが判明した。従って、金属酸化物半導体層11のソース領域111およびドレイン領域112において、少なくとも金属酸化物半導体層の上側部分に、増強された伝導性が得られる。ALD前駆体と金属酸化物半導体層表面との間の相互作用に起因した、ある種のドーピング効果または還元反応があると考えられる。
例えば、AlのためのALD前駆体として使用されるTMAおよびHOは、IGZO表面と反応できる。例えば、反応においてHO,O,Oが存在する場合、ドーピング効果が発生する。上側部分は、好ましくは、10までの数nmまたは、約10nmの深さ/厚さを有する。ALD金属酸化物堆積が追加のドーピング(例えば、Caを用いて、上記参照)と組み合わせた場合、増強した伝導性は、金属酸化物半導体層の中により深く、例えば、数十nmまで、例えば、20nmまで、または30nmまで延びることが予想される。
次に、誘電体層16は、例えば、窒化シリコン層が金属酸化物15の上に設けられ、続いて、ソースコンタクトおよびドレインコンタクトが形成される場所において、この誘電体層16および下地の金属酸化物15を貫通するビアの形成が行われる。そしてビアは、適切な金属、例えば、Moで充填され、ソース電極21およびドレイン電極22を形成する。得られた構造を図1fに概略的に示す。
図2は、上述したようにALD Al金属酸化物15を備えた、本開示の方法に従って製造されたa−IGZO薄膜トランジスタの伝達特性(IDS−VGS)を示す。図3は、このトランジスタの出力特性(IDS−VDS)を示す。


a−IGZO TFTは、高い熱安定性および良好な電気的性能を示す。14.82cm/V・sの電界効果移動度、3.6Vの閾値電圧、0.42V/decのサブ閾値スウィング、および約10のオン/オフ電流比が観測される。
TFTの電気的性能に対するバイアスストレスの影響を調査した。室温暗所で10秒までのストレス時間、正および負の方向で+/−1.0MV/cmに対応したゲート電界を印加した。完全にオン条件(VDS=12VおよびVGS=12V)に対応した正のゲートバイアスストレスの場合、0.8Vの閾値電圧シフトが観測された。負のゲートバイアスストレスの場合(VDS=0VおよびV =−12V)、1.0Vの閾値電圧シフトが観測された。
図4aと図4bは、負のゲートバイアスストレス(図4a)および正のゲートバイアスストレス(図4b)の両方について、異なるバイアスストレス時間、0s(即ち、バイアスストレス無し),100s,300s,1000s,3000sおよび10000sについての伝達特性を示す。
図5は、VTHシフトを、正および負の両方向でストレス時間の関数として示す。これらの結果から、ストレス条件下の安定性が極めて良好であることが結論される。
図6は、a−IGZO TFT(W/L=30/10 μm/μm)の初期の伝達特性(白円)および、150℃、窒素中の2時間アニール後の伝達特性(黒四角)を示す。これらの結果から、デバイス特性に対するアニール工程の影響が無視でき、良好な熱安定性を示すことが結論できる。
前述の説明は、本開示の特定の実施形態を詳説する。しかしながら、前述がテキストにどのように表れるかに関係なく、本開示は多くの方法で実施できる。特定の用語の使用は、本開示の特定の特徴または態様を記載した場合、用語は、ここでは再定義され、用語が関連した本開示の特徴または態様のいずれか特定の特性を含むことに限定されることを意味すると取るべきでないことは、留意すべきである。
上記詳細な説明は、種々の実施形態に適用されたように、本発明の態様の特徴を図示し記載し指摘したが、本発明の態様の一般的概念から逸脱することなく、説明したデバイスまたはプロセスの形態および詳細での種々の省略、置換および変形が、当業者によって可能であることは理解されよう。

Claims (11)

  1. 己整合上部ゲート金属酸化物半導体薄膜トランジスタを製造するための方法であって、
    金属酸化物半導体層(12)を基板(10)上に設けることと、
    ゲート誘電体層(13)を金属酸化物半導体層(12)の上に堆積することと、
    ゲート電極層(14)をゲート誘電体層(13)の上に堆積することと、
    ゲート電極層(14)およびゲート絶縁層(13)をパターニングして、ゲート電極(141)およびゲート絶縁体(131)を形成することと、
    金属酸化物半導体層(12)をパターニングし、これにより薄膜トランジスタのソース領域(111)、チャネル領域(110)およびドレイン領域(112)を規定することと、
    原子層堆積法を用いて、金属酸化物層(15)を堆積することとを含み、これにより、金属酸化物層が金属酸化物半導体層と直接に物理的接触しているソース領域(111)およびドレイン領域(112)において、金属酸化物半導体層の電気伝導性を増加させる方法。
  2. 金属酸化物層(15)は、10nm〜100nmの範囲の厚さを有する請求項1記載の方法。
  3. 金属酸化物層(15)を設けること、150℃〜200℃の範囲の温度で行われる請求項1または2記載の方法。
  4. 金属酸化物半導体層(12)は、ガリウム−インジウム−亜鉛−酸化物層である請求項1〜3のいずれかに記載の方法。
  5. 金属酸化物層(15)は、Al層である請求項1〜4のいずれかに記載の方法。
  6. Al層は、試薬としてトリメチルアルミニウムおよび水(HO)から堆積される請求項5記載の方法。
  7. 金属酸化物層を金属酸化物半導体層の上に設ける前に、
    アルカリ金属またはアルカリ土類金属を含む還元層を、属酸化物半導体層と物理的接触して設けることと、
    還元層と金属酸化物半導体層との間の化学還元反応を誘導することと、
    還元反応から還元層および反応副産物を除去することとをさらに含む請求項1〜6のいずれかに記載の方法。
  8. 誘電体層(16)を金属酸化物層の上に設けることと、
    誘電体層(16)および金属酸化物層(15)を通過するビアを形成することと、
    ビアを金属で充填し、ソース電極(21)およびドレイン電極(22)を形成することとをさらに含む請求項記載の方法。
  9. 方法は、200℃より低い温度で実施される請求項1または8記載の方法。
  10. 基板は、低コストの可撓性基板である請求項1、8および9のいずれかに記載の方法。
  11. 基板は、PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、またはPC(ポリカーボネート)を含む請求項1、8、9および10のいずれかに記載の方法。
JP2016528381A 2013-07-24 2014-06-11 金属酸化物半導体薄膜トランジスタの製造方法 Expired - Fee Related JP6426177B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13177735.1 2013-07-24
EP13177735 2013-07-24
PCT/EP2014/062120 WO2015010825A1 (en) 2013-07-24 2014-06-11 Method for improving the electrical conductivity of metal oxide semiconductor layers

Publications (3)

Publication Number Publication Date
JP2016527719A JP2016527719A (ja) 2016-09-08
JP2016527719A5 JP2016527719A5 (ja) 2017-04-20
JP6426177B2 true JP6426177B2 (ja) 2018-11-21

Family

ID=48856533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016528381A Expired - Fee Related JP6426177B2 (ja) 2013-07-24 2014-06-11 金属酸化物半導体薄膜トランジスタの製造方法

Country Status (5)

Country Link
JP (1) JP6426177B2 (ja)
KR (1) KR20160034262A (ja)
CN (1) CN105409003B (ja)
TW (1) TWI660432B (ja)
WO (1) WO2015010825A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613706B (zh) * 2015-07-03 2018-02-01 友達光電股份有限公司 氧化物半導體薄膜電晶體及其製作方法
EP3136446A1 (en) 2015-08-28 2017-03-01 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Tft device and manufacturing method
US20200035717A1 (en) * 2018-07-26 2020-01-30 Sharp Kabushiki Kaisha Thin film transistor substrate and method of producing thin film transistor substrate
JP2021128978A (ja) * 2020-02-12 2021-09-02 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
KR20230061713A (ko) 2021-10-29 2023-05-09 (주) 예스티 금속 산화물을 위한 고압 열처리 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858821B1 (ko) * 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법
US20090230389A1 (en) * 2008-03-17 2009-09-17 Zhizhang Chen Atomic Layer Deposition of Gate Dielectric Layer with High Dielectric Constant for Thin Film Transisitor
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5604938B2 (ja) * 2010-03-31 2014-10-15 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US20130280859A1 (en) * 2010-12-30 2013-10-24 Jae-ho Kim Thin-film transistor and method for manufacturing same
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
CN102969362B (zh) * 2011-09-01 2016-03-30 中国科学院微电子研究所 高稳定性非晶态金属氧化物tft器件

Also Published As

Publication number Publication date
KR20160034262A (ko) 2016-03-29
JP2016527719A (ja) 2016-09-08
TW201508841A (zh) 2015-03-01
CN105409003B (zh) 2019-03-08
TWI660432B (zh) 2019-05-21
WO2015010825A1 (en) 2015-01-29
CN105409003A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
JP5274327B2 (ja) 有機電界発光表示装置及びその製造方法
JP5362613B2 (ja) 有機電界発光表示装置の製造方法
JP5584960B2 (ja) 薄膜トランジスタおよび表示装置
CN107017287B (zh) 薄膜晶体管、显示装置及薄膜晶体管的制造方法
JP6426177B2 (ja) 金属酸化物半導体薄膜トランジスタの製造方法
CN105929615B (zh) 一种薄膜晶体管阵列基板及液晶面板
US20070069209A1 (en) Transparent thin film transistor (TFT) and its method of manufacture
TWI681446B (zh) 製造場效電晶體的方法、製造揮發性半導體記憶元件的方法、製造非揮發性半導體記憶元件的方法、製造顯示元件的方法、製造影像顯示裝置的方法及製造系統的方法
TW201413975A (zh) 薄膜電晶體陣列基板及其製造方法
US9859391B2 (en) Thin film transistor, display device, and method for manufacturing thin film transistor
JP2016111107A (ja) 薄膜トランジスタ及びその製造方法、並びに、表示装置
KR102188398B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
CN106129086A (zh) Tft基板及其制作方法
KR100976459B1 (ko) 박막 트랜지스터 및 제조방법 및 그를 구비하는평판표시장치
CN105552035B (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN106057677B (zh) 低温多晶硅薄膜晶体管的制作方法
JP5814712B2 (ja) 薄膜デバイスの製造方法
CN104362098B (zh) 氧化物薄膜晶体管及其制备方法
JP2014072408A (ja) 電界効果型トランジスタ、それを備える半導体装置及び電界効果型トランジスタの製造方法
KR100982314B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
Chen et al. Fabrication of finlike thin–film transistors by solution–processed zinc oxide and nanoimprint lithography
Hsieh et al. 32.1: Invited Paper: Novel Approaches for Fabricating High‐Performance Low‐Temperature Solution‐Processed Metal Oxide Transistors

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181024

R150 Certificate of patent or registration of utility model

Ref document number: 6426177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees