JP2021128978A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2021128978A
JP2021128978A JP2020021378A JP2020021378A JP2021128978A JP 2021128978 A JP2021128978 A JP 2021128978A JP 2020021378 A JP2020021378 A JP 2020021378A JP 2020021378 A JP2020021378 A JP 2020021378A JP 2021128978 A JP2021128978 A JP 2021128978A
Authority
JP
Japan
Prior art keywords
film
semiconductor
contact hole
oxide semiconductor
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020021378A
Other languages
English (en)
Inventor
陽平 山口
Yohei Yamaguchi
陽平 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2020021378A priority Critical patent/JP2021128978A/ja
Priority to PCT/JP2020/045475 priority patent/WO2021161635A1/ja
Priority to CN202080094083.9A priority patent/CN115004341A/zh
Publication of JP2021128978A publication Critical patent/JP2021128978A/ja
Priority to US17/879,829 priority patent/US20220376009A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ポリシリコンを用いた素子と酸化物半導体を用いた素子との両方を電子回路に含む半導体装置を好適に製造する。
【解決手段】絶縁基板５０上にポリシリコン膜５４からなる第１の半導体領域を形成し、その上に絶縁膜５５，５８を積層する。絶縁膜５５，５８にコンタクトホール６３を形成した後、絶縁膜５８ｂの表面に酸化物半導体膜８２を形成する。酸化物半導体膜８２の表面にエッチングマスク８４を形成する。当該エッチングマスク８４を用いて酸化物半導体膜８２をエッチングし、コンタクトホール６３から酸化物半導体膜８２を除去すると共に酸化物半導体膜６０からなる第２の半導体領域を形成する。コンタクトホール６３に導電材を埋め込んで第１の半導体領域に電気的に接続されるコンタクト電極６２ｓ、６２ｄを形成する。
【選択図】図６

Description

本発明は、ポリシリコンからなる半導体領域と金属酸化物半導体（以下、酸化物半導体）からなる半導体領域とを有する半導体装置及びその製造方法に関する。
近年、絶縁基板上に薄膜トランジスタ（thin film transistor：ＴＦＴ）を用いて画素回路を構成した表示装置が実用化されている。表示装置の一例として、有機エレクトロルミネッセンス（electroluminescence：ＥＬ）素子を用いた有機ＥＬ表示装置や、液晶表示装置などが挙げられる。
一般的なＴＦＴは、アモルファスシリコンやポリシリコンなどからなる半導体層を備えている。例えば、半導体層として、低温で形成した低温ポリシリコン(low temperature polycrystalline silicon：ＬＴＰＳ)が用いられている。また、最近では、半導体層として、酸化インジウムガリウム亜鉛（ＩＧＺＯ）を代表例とする酸化物半導体層を備えたＴＦＴも画素回路に用いられる。
例えば、ＬＴＰＳを用いたＴＦＴ（以下、ＬＴＰＳ−ＴＦＴ）は高信頼性や高電子移動度という特長を有し、一方、酸化物半導体を用いたＴＦＴ（以下、ＯＳ−ＴＦＴ）は低リーク電流という特長を有する。このようなそれぞれが有する素子特性や製造プロセスの特長を利用すべく、両ＴＦＴを組み合わせたハイブリッド構造の表示装置等のデバイスが提案されている。
特開２０１７−１７３５０５号公報
両ＴＦＴを混載するデバイスでは製造プロセスが複雑になり得、プロセスの負荷やコストの低減のための工夫がなされる。その一つとして、ＬＴＰＳ−ＴＦＴのＬＴＰＳからなるソース・ドレイン部に信号線を接続する際、ＬＴＰＳの表面酸化膜をフッ化水素酸（以下、フッ酸）で除去することが行われる。このプロセスをＯＳ−ＴＦＴの酸化物半導体領域の形成後に行う場合、フォトレジストによる酸化物半導体領域の保護が必要となる。しかし、フォトレジスト中のピンホールやパターン欠損等により、酸化物半導体層の消失が発生しやすくなり得る。
図８はこの従来のプロセスを説明するプロセスフロー図である。図８（ａ）に示す状態では、絶縁基板１の上に形成されたＬＴＰＳ層２の上に、絶縁膜３〜５、ＬＴＰＳ−ＴＦＴのゲート電極６が形成され、さらにその表面に酸化物半導体層７が形成されている。この表面にフォトレジスト膜８を形成し（図８（ｂ））、ドライエッチング等により、フォトレジスト膜８の開口９の部分の絶縁膜３〜５を除去しＬＰＴＳ層２に達するコンタクトホール１０を形成する（図８（ｃ））。そして、フォトレジスト膜８の除去後（図８（ｃ））、コンタクトホール１０に金属等からなる信号線が形成される（図８（ｄ））。
この工程において、コンタクトホール１０の形成後、フォトレジスト膜８を除去する前に、フッ酸洗浄により上述のＬＴＰＳの表面酸化膜の除去が行われる。図９は、フッ酸洗浄を行う際の酸化物半導体層７の近傍を示す模式的な垂直断面図である。フォトレジスト膜８は、図８（ｂ）の状態、つまりフォトレジスト膜８をパターニングして開口９を形成した時点では点線８ｂで示す位置まで存在していたが、その後のコンタクトホール１０を形成するドライエッチング等の処理で浸食されている。フォトレジスト膜８の被覆性は平坦部と段差部とで異なり得、酸化物半導体層７の端部の段差部分ではフォトレジスト膜８が薄くなったり、ピンホールが生じたりし得る。これと上述の浸食も相俟って、当該段差部分ではフッ酸がフォトレジスト膜８を通過し上に述べた酸化物半導体層の消失が発生しやすくなる。
本発明は上記課題を解決し、ポリシリコンを用いた素子と酸化物半導体を用いた素子との両方を電子回路に含む半導体装置を好適に製造することを可能とする。
（１）本発明に係る半導体装置の製造方法は、絶縁基板上にポリシリコン膜からなる第１の半導体領域を形成する工程と、前記第１の半導体領域の上に絶縁膜を積層する工程と、前記絶縁膜に、前記第１の半導体領域に達するコンタクトホールを形成する工程と、前記コンタクトホールが形成された前記絶縁膜の表面に酸化物半導体膜を形成する工程と、前記酸化物半導体膜の表面にエッチングマスクを形成する工程と、前記エッチングマスクを用いて前記酸化物半導体膜をエッチングし、前記コンタクトホールから前記酸化物半導体膜を除去すると共に前記酸化物半導体膜からなる第２の半導体領域を形成するエッチング工程と、前記コンタクトホールに導電材を埋め込んで前記第１の半導体領域に電気的に接続されるコンタクト電極を形成する工程と、を有する。
（２）本発明に係る半導体装置は、絶縁基板と、前記絶縁基板上に形成されたポリシリコンからなる第１の半導体領域と、前記第１の半導体領域の上に積層された絶縁膜と、前記絶縁膜に形成され、前記第１の半導体領域に達するコンタクトホールと、前記絶縁膜の上に形成された酸化物半導体からなる第２の半導体領域と、前記コンタクトホールに埋め込まれた導電材からなり前記第１の半導体領域に電気的に接続されたコンタクト電極と、を有し、前記絶縁膜は、前記コンタクトホールとの境界面に、前記酸化物半導体を組成する金属元素を含有する。
本発明の実施形態に係る有機ＥＬ表示装置を示す模式的な斜視図である。 本発明の実施形態に係る有機ＥＬ表示装置の概略の構成を示す模式的な平面図である。 本発明の実施形態に係る有機ＥＬ表示装置の各画素の回路図である。 本実施形態に係る有機ＥＬ表示装置の模式的な垂直断面図である。 本願発明に係るアレイ基板の製造方法の特徴を説明するプロセスフロー図である。 本願発明に係るアレイ基板の製造方法の特徴を説明するプロセスフロー図である。 本願発明に係るアレイ基板における駆動トランジスタＤＲＴの部分の模式的な垂直断面図である。 従来のプロセスを説明するプロセスフロー図である。 フッ酸洗浄を行う際の酸化物半導体層の近傍を示す模式的な垂直断面図である。
以下、本発明の実施形態について図面を参照して説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
さらに、本発明の詳細な説明において、ある構成物と他の構成物の位置関係を規定する際、「上に」「下に」とは、ある構成物の直上あるいは直下に位置する場合のみでなく、特に断りの無い限りは、間にさらに他の構成物を介在する場合を含むものとする。
以下、本発明に係る半導体装置の実施形態として、有機ＥＬ表示装置における画素回路を説明する。有機ＥＬ表示装置は画像表示領域に２次元配列された複数の画素を有し、各画素に、有機ＥＬ素子としてＯＬＥＤ（organic light emitting diode）を有する。
図１は、本発明の実施形態に係る有機ＥＬ表示装置２０を示す模式的な斜視図である。有機ＥＬ表示装置２０は、複数の画素が２次元配列された表示領域２１が形成されたアレイ基板２２を有する。ここで、アレイ基板２２が実施形態の半導体装置に該当し、アレイ基板２２はガラス基板や可撓性を有した樹脂フィルムなどからなる基材（絶縁基板）の上にＴＦＴやＯＬＥＤなどの積層構造を形成されている。アレイ基板２２には、画素ごとにＯＬＥＤ及び画素回路が形成される他、複数の画素を制御するための駆動回路（図示せず）が形成されていてもよい。また、複数の画素を制御するための信号や電力は、フレキシブルプリント基板（Flexible Print Circuit：ＦＰＣ）２４を介して入力される。ＦＰＣ２４は、アレイ基板２２上に形成された端子（図示せず）上に圧着され、電気的に接続される。表示領域２１を保護するために、表示面保護膜２５、又は対向基板が設けられていてもよい。
図２は、本発明の実施形態に係る有機ＥＬ表示装置２０の概略の構成を示す模式的な平面図である。また、図３は、本発明の実施形態に係る有機ＥＬ表示装置２０の各画素の回路図である。有機ＥＬ表示装置２０は、各画素に設けられるＯＬＥＤの発光を制御装置３１、走査線駆動回路３２及び映像線駆動回路３３によって制御し、画像を表示する。
走査線駆動回路３２は画素の水平方向の並び（画素行）ごとに設けられた走査信号線３４に接続されている。映像線駆動回路３３は画素の垂直方向の並び（画素列）ごとに設けられた映像信号線３５に接続されている。
各画素の回路は、画素トランジスタＳＳＴ、駆動トランジスタＤＲＴ及び保持容量Ｃｓを含み、走査信号線３４及び映像信号線３５に接続され、それら信号線から供給される信号に応じて当該画素のＯＬＥＤの発光が制御される。ちなみに、画素トランジスタＳＳＴ、駆動トランジスタＤＲＴはアレイ基板２２上に形成されるＴＦＴである。
画素トランジスタＳＳＴのゲートは走査信号線３４に電気的に接続される。各画素行の走査信号線３４は当該画素行に並ぶ複数のＳＳＴのゲートに共通に接続される。ＳＳＴのソース又はドレインの一方は映像信号線３５に電気的に接続され、他方は駆動トランジスタＤＲＴのゲートに電気的に接続される。各画素列の映像信号線３５は当該画素列に並ぶ複数のＳＳＴに共通に接続される。駆動トランジスタＤＲＴは、例えばｎ型チャネルの電界効果トランジスタであり、ソースがＯＬＥＤの陽極（アノード）に電気的に接続され、ドレインが電源線３６に電気的に接続される。ＯＬＥＤの陰極（カソード）は、接地電位又は負電位に固定され、電源線３６にはＯＬＥＤの陰極電位との間に正電圧を生じる電位が供給される。
走査線駆動回路３２は制御装置３１から入力されるタイミング信号に応じて走査信号線３４を順番に選択し、選択した走査信号線３４に、画素トランジスタＳＳＴをオンする電圧を印加する。
映像線駆動回路３３は制御装置３１から映像信号を入力され、走査線駆動回路３２による走査信号線３４の選択に合わせて、選択された画素行の映像信号に応じた電圧を各映像信号線３５に出力する。当該電圧は、選択された画素行にて画素トランジスタＳＳＴを介して保持容量Ｃｓに書き込まれる。駆動トランジスタＤＲＴは書き込まれた電圧に応じた電流をＯＬＥＤに供給し、これにより、選択された走査信号線３４に対応する画素のＯＬＥＤが発光する。
ここでは、画素を構成するトランジスタとして、画素トランジスタＳＳＴ及び駆動トランジスタＤＲＴを開示しているが、さらに他の機能を有するトランジスタが含まれていても良い。
なお、図２において、走査線駆動回路３２及び映像線駆動回路３３は、別々のブロックとして図示されているが、１つのＩＣ（Integrated Circuit）に組み込まれていてもよいし、３箇所以上に分かれて形成されてもよい。ＩＣに組み込まれる場合は、アレイ基板２２上に実装されてもよいし、図１で示したＦＰＣ上に実装されてもよい。
本実施形態において、図３に示した２つのＴＦＴのうち画素トランジスタＳＳＴが酸化物半導体層を有したトランジスタである。具体的には、画素トランジスタＳＳＴはチャネル層が透明アモルファス酸化物半導体（transparent amorphous oxide semiconductors：ＴＡＯＳ）からなるＴＦＴ（ＯＳ−ＴＦＴ）であり、例えば、ＴＡＯＳとしてＩＧＺＯが用いられる。前述の通り、ＯＬＥＤの発光強度は、駆動トランジスタＤＲＴが供給する電流値によって決定されるため、ＤＲＴのゲート電位は、発光期間を通じて一定に保持されることが好ましい。そこで、ＤＲＴのゲートからの電荷のリークを抑えるため、ＤＲＴのゲートに接続されたトランジスタ、すなわちＳＳＴに、リーク電流の小さいＯＳ−ＴＦＴを用いる。
一方、２つのＴＦＴのうち駆動トランジスタＤＲＴは、画素電極と電源線３６との間の導通を制御するトランジスタであり、これはＬＴＰＳ−ＴＦＴとすることができる。
図４は本実施形態に係る有機ＥＬ表示装置２０の模式的な垂直断面図である。具体的には、図４はアレイ基板２２における１つの画素に対応する部分の断面図であり、画素トランジスタＳＳＴ、駆動トランジスタＤＲＴ及びＯＬＥＤが示されている。アレイ基板２２は半導体装置の製造プロセスを用いて作られ、基本的に図４における下側から順に形成される積層構造を有する。
基板５０は、ポリイミドやポリエチレンテレフタラート等の可撓性を有するフィルムからなる。また基板５０はその他の樹脂又はガラスで構成することもできる。基板５０の上面には、基板５０が含有する不純物に対するバリアとなるアンダーコート層５１が設けられる。アンダーコート層５１は、シリコン酸化膜、シリコン窒化膜等からなり、それらの積層構造であっても良い。例えば、本実施形態ではアンダーコート層５１は、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜を順に積層した三層構造とする。
アンダーコート層５１の上には、駆動トランジスタＤＲＴの配置箇所に合わせて付加膜５２を設けることができる。付加膜５２はチャネル裏面からの光の侵入等によるトランジスタの特性の変化を抑制したり、例えば、導電材料で形成され、所定の電位を与えられることで駆動トランジスタにバックゲート効果を与えたりすることができる。例えば、付加膜５２はモリブデン（Ｍｏ）、タングステン（Ｗ）及びそれらの合金（ＭｏＷ）からなる膜とすることができる。
付加膜５２上に絶縁層５３を介在して、駆動トランジスタＤＲＴの半導体領域（第１の半導体領域）となるＬＴＰＳ層５４が配置される。本実施形態では当該ＬＴＰＳ層５４は駆動トランジスタＤＲＴのチャネル領域、ソース領域及びドレイン領域を構成する。なお、絶縁層５３は例えば、シリコン窒化膜やシリコン酸化膜、又はそれらの積層膜とすることができる。
ＬＴＰＳ層５４の形成後、シリコン酸化物等でゲート絶縁膜５５が形成され、その上に積層した金属膜をパターニングして駆動トランジスタＤＲＴのゲート電極５６や付加膜５２に接続される信号線５７などが形成される。当該金属膜は例えば、ＭｏＷ合金やチタン（Ｔｉ）、アルミニウム（Ａｌ）、チタンを順に積層した三層構造（Ｔｉ／Ａｌ／Ｔｉ）形成される。
ゲート電極５６等を覆って、層間絶縁膜５８として無機膜が積層される。本実施形態では、層間絶縁膜５８はシリコン窒化膜５８ａ及びシリコン酸化膜５８ｂを含む積層構造である。
層間絶縁膜５８の上には、画素トランジスタＳＳＴや信号線が形成される。具体的には、まず、シリコン酸化膜５８ｂの表面に、画素トランジスタＳＳＴの半導体領域（第２の半導体領域）となるＴＡＯＳ層６０が形成される。本実施形態では当該ＴＡＯＳ層６０は画素トランジスタＳＳＴのチャネル領域、ソース領域及びドレイン領域を構成する。
ＴＡＯＳ層６０の形成後、導電材を成膜しパターニングして、駆動トランジスタＤＲＴ及び画素トランジスタＳＳＴそれぞれのソース／ドレイン電極（Ｓ／Ｄ電極）となる信号線が形成される。なお、ここでの導電材は例えば金属であり、本実施形態ではＴｉ／Ａｌ／Ｔｉ膜を用いる。
画素トランジスタＳＳＴのＳ／Ｄ電極６１はＴＡＯＳ層６０の端部表面に重なり電気的に接続される。駆動トランジスタのＳ／Ｄ電極６２（６２ｓ，６２ｄ）は層間絶縁膜５８及びゲート絶縁膜５５を貫通するコンタクトホール６３を介してＬＴＰＳ層５４に接続される。ここでは、ＬＴＰＳ層５４のうちＳ／Ｄ電極６２ｓとの接続部分を含むＬＴＰＳ層５４の一部をソース領域とし、Ｓ／Ｄ電極６２ｄとの接続部分を含むＬＴＰＳ層５４の一部をドレイン領域とする。
画素トランジスタＳＳＴのゲート電極６４は、Ｓ／Ｄ電極６１，６２の形成後、その上にゲート絶縁膜６５を介して積層した金属膜をパターニングして形成される。つまり、画素トランジスタＳＳＴはチャネル領域（ＴＡＯＳ層６０）の上にゲート電極６４を有するトップゲート型のＴＦＴである。ちなみに、ゲート絶縁膜６５はＴＡＯＳ層６０上のＳ／Ｄ電極６１間の部分に凹部を形成し、ゲート電極６４は当該凹部内に配置することができる。この場合、ゲート電極６４とＳ／Ｄ電極６１との間に水平方向の間隙が生じ得る。ＴＡＯＳ層６０のうちＳ／Ｄ電極６１下とゲート電極６４下との間の当該間隙に対応する領域は、当該間隙を介しイオン注入等の処理を行って低抵抗化される。
ゲート電極６４の上の層として、パッシベーション層６６、平坦化層６７が積層され、平坦化層６７の表面に、ＯＬＥＤのアノード電極となる画素電極６８、及び絶縁材料からなり画素電極６８間を分離するバンク６９が配置される。なお、パッシベーション層６６の表面からＳ／Ｄ電極６２ｓに達するコンタクトホール７０に、Ｓ／Ｄ電極６２ｓと画素電極６８とをつなぐための垂直配線７１が設けられ、画素電極６８は平坦化層６７に設けられたコンタクトホール７２を介して垂直配線７１に接続される。画素電極６８は、ＯＬＥＤの発光を表示面側に反射する構造とすることができ、例えば、酸化インジウム・スズ（Indium Tin Oxide：ＩＴＯ）や酸化インジウム亜鉛（Indium Zinc Oxide：ＩＺＯ）などの透明導電材と、銀（Ａｇ）などの反射材との積層構造とすることができる。
バンク６９は画素の周囲に沿って配置され、ＯＬＥＤの発光面となる領域はバンク６９の開口部とされる。バンク６９は画素電極６８の端部を覆う一方、開口部の底部には画素電極６８の上面が露出し、その表面に発光層を含む有機層である有機材料層７５が積層される。バンク６９はポリイミドやアクリル樹脂等で形成される。
有機材料層７５の上にＯＬＥＤのカソード電極となる共通電極７６が形成される。なお、共通電極７６は有機材料層７５から出射される光を透過する材料で形成される。具体的には、共通電極７６は、有機材料層７５へ電子を効率的に注入できるように仕事関数の低い金属で、かつ半透明に形成された薄膜であり、例えば、ＭｇＡｇ合金で形成される。
画素電極６８、有機材料層７５及び共通電極７６からなるＯＬＥＤの上には、ＯＬＥＤ上面を封止しＯＬＥＤの水分による劣化を防止する封止膜などが設けられるが、図４ではＯＬＥＤより上の構造は図示を省略している。
図５及び図６は図４に示したアレイ基板２２を製造する方法における本願発明の特徴を説明するプロセスフロー図であり、図４に対応する箇所のアレイ基板２２の模式的な垂直断面が示されている。
図５（ａ）に示す状態のアレイ基板２２には、図４に示す積層構造のうち基板５０から層間絶縁膜５８までが形成されている。このアレイ基板２２に対し、層間絶縁膜５８（シリコン酸化膜５８ｂ）の表面にフォトレジストを塗布し、フォトリソグラフィー工程によりパターニングして、コンタクトホール６３を形成する位置に開口８０ｈを有するフォトレジスト膜８０を形成する。
このフォトレジスト膜８０をエッチングマスクとしてドライエッチング等の処理を行って、開口８０ｈの下の絶縁膜、具体的には層間絶縁膜５８及びゲート絶縁膜５５を除去し、ＬＰＴＳ層５４に達するコンタクトホール６３を形成する。図５（ｂ）は当該コンタクトホール６３を形成後、フォトレジスト膜８０を除去した状態を示している。
コンタクトホール６３が形成された層間絶縁膜５８の表面にスパッタリングで酸化物半導体を被着させＴＡＯＳ膜８２を成膜する（図５（ｃ））。例えば、本実施形態では上述したように酸化物半導体としてＩＧＺＯを用いる。ここで、ＴＡＯＳ膜８２はコンタクトホール６３の内側にも形成される。
このＴＡＯＳ膜８２をパターニングして画素トランジスタＳＳＴの半導体領域となるＴＡＯＳ層６０を形成する。具体的には、ＴＡＯＳ膜８２の表面に塗布したフォトレジストをフォトリソグラフィー工程によりパターニングして、ＴＡＯＳ層６０を形成する位置にフォトレジスト膜８４を形成する（図６（ａ））。このフォトレジスト膜８４をマスクとしてエッチング処理を行って、マスクされた領域以外のＴＡＯＳ膜８２を選択的に除去することでＴＡＯＳ層６０が形成される（図６（ｂ））。当該エッチング処理は例えば、酸をエッチング液に用いたウェットエッチングである。
図６（ａ）から図６（ｂ）の過程では、コンタクトホール６３内のＴＡＯＳ膜８２も除去される。さらに当該過程では、この後のＳ／Ｄ電極６２の形成に備えて、ＬＴＰＳ層５４の表面に存在し得る酸化膜も除去し、コンタクトホール６３の底面にＬＴＰＳ層５４を露出させる。ＴＡＯＳ膜８２のエッチングとＬＴＰＳ層５４の表面酸化膜のエッチングとは共通のエッチング液で行ってもよいし、別々のエッチング液で行ってもよい。例えば、フッ酸を含むエッチング液を用いてＴＡＯＳ膜８２と表面酸化膜の両方を除去することができる。
ＴＡＯＳ層６０が形成され、さらに表面酸化膜が除去された後、エッチングマスクとして用いたフォトレジスト膜８４をアレイ基板２２の表面から除去し（図６（ｃ））、その表面に金属膜を成膜し、当該金属膜をフォトリソグラフィー技術によりパターニングしてＳ／Ｄ電極６１，６２を形成する（図６（ｄ））。ここで、Ｓ／Ｄ電極６２はＬＴＰＳ層５４へのコンタクト電極でありコンタクトホール６３の底面にてＬＴＰＳ層５４に接触するが、事前に表面酸化膜の除去を行っていることから、Ｓ／Ｄ電極６２とＬＴＰＳ層５４とは好適に電気的に接続される。この後、図４に示したさらに上の構造が形成されアレイ基板２２が完成される。
図７はアレイ基板２２における駆動トランジスタＤＲＴの部分の模式的な垂直断面図である。図５（ｃ）に示したＴＡＯＳ膜８２を形成する際、スパッタリングに曝されるアレイ基板２２の表面には、酸化物半導体の成分元素が撃ち込まれ、その結果、シリコン酸化膜５８ｂの上面や、ゲート絶縁膜５５及び層間絶縁膜５８のコンタクトホール６３との境界面（つまりコンタクトホール６３の側面に露出する絶縁膜５５，５８の表面）には、酸化物半導体を組成する金属元素を含有する層９０が形成される。本実施形態では上述したように酸化物半導体としてＩＧＺＯを用い、これに対応して、絶縁膜のコンタクトホールとの境界面には金属元素として、インジウム、ガリウム、亜鉛の少なくともいずれかを含有する層９０が存在し得る。
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
２０ 有機ＥＬ表示装置、２１ 表示領域、２２ アレイ基板、２４ フレキシブルプリント基板、２５ 表示面保護膜、３１ 制御装置、３２ 走査線駆動回路、３３ 映像線駆動回路、３４ 走査信号線、３５ 映像信号線、３６ 電源線、５０ 基板、５１ アンダーコート層、５３ 絶縁層、５４ ＬＴＰＳ層、５５，６５ ゲート絶縁膜、５６，６４ ゲート電極、５８ 層間絶縁膜、５８ａ シリコン窒化膜、５８ｂ シリコン酸化膜、６０ ＴＡＯＳ層、６１，６２ Ｓ／Ｄ電極、６３，７０ コンタクトホール、６６ パッシベーション層、６７ 平坦化層、６８ 画素電極、６９ バンク、７５ 有機材料層、７６ 共通電極、８２ ＴＡＯＳ膜。

Claims (6)

  1. 絶縁基板上にポリシリコン膜からなる第１の半導体領域を形成する工程と、
    前記第１の半導体領域の上に絶縁膜を積層する工程と、
    前記絶縁膜に、前記第１の半導体領域に達するコンタクトホールを形成する工程と、
    前記コンタクトホールが形成された前記絶縁膜の表面に酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜の表面にエッチングマスクを形成する工程と、
    前記エッチングマスクを用いて前記酸化物半導体膜をエッチングし、前記コンタクトホールから前記酸化物半導体膜を除去すると共に前記酸化物半導体膜からなる第２の半導体領域を形成するエッチング工程と、
    前記コンタクトホールに導電材を埋め込んで前記第１の半導体領域に電気的に接続されるコンタクト電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記エッチング工程ではフッ化水素酸を含むエッチング液が用いられること、を特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記酸化物半導体膜はインジウムガリウム亜鉛複合酸化物（ＩＧＺＯ）からなること、を特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 絶縁基板と、
    前記絶縁基板上に形成されたポリシリコンからなる第１の半導体領域と、
    前記第１の半導体領域の上に積層された絶縁膜と、
    前記絶縁膜に形成され、前記第１の半導体領域に達するコンタクトホールと、
    前記絶縁膜の上に形成された酸化物半導体からなる第２の半導体領域と、
    前記コンタクトホールに埋め込まれた導電材からなり前記第１の半導体領域に電気的に接続されたコンタクト電極と、
    を有し、
    前記絶縁膜は、前記コンタクトホールとの境界面に、前記酸化物半導体を組成する金属元素を含有すること、
    を特徴とする半導体装置。
  5. チャネル領域が前記第１の半導体領域で形成された第１のトランジスタと、
    チャネル領域が前記第２の半導体領域で形成されたトップゲート型の第２のトランジスタと、
    を備えたことを特徴とする請求項４に記載の半導体装置。
  6. 前記酸化物半導体は、インジウムガリウム亜鉛複合酸化物（ＩＧＺＯ）であり、
    前記絶縁膜の前記コンタクトホールとの前記境界面には前記金属元素として、インジウム、ガリウム、亜鉛の少なくともいずれかを含有する層が存在すること、
    を特徴とする請求項４又は請求項５に記載の半導体装置。
JP2020021378A 2020-02-12 2020-02-12 半導体装置及びその製造方法 Pending JP2021128978A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020021378A JP2021128978A (ja) 2020-02-12 2020-02-12 半導体装置及びその製造方法
PCT/JP2020/045475 WO2021161635A1 (ja) 2020-02-12 2020-12-07 半導体装置及びその製造方法
CN202080094083.9A CN115004341A (zh) 2020-02-12 2020-12-07 半导体器件及其制造方法
US17/879,829 US20220376009A1 (en) 2020-02-12 2022-08-03 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020021378A JP2021128978A (ja) 2020-02-12 2020-02-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2021128978A true JP2021128978A (ja) 2021-09-02

Family

ID=77292302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020021378A Pending JP2021128978A (ja) 2020-02-12 2020-02-12 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US20220376009A1 (ja)
JP (1) JP2021128978A (ja)
CN (1) CN115004341A (ja)
WO (1) WO2021161635A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243959A (ja) * 2010-04-20 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2016527719A (ja) * 2013-07-24 2016-09-08 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 金属酸化物半導体層の電気伝導性を改善する方法
US20170084636A1 (en) * 2015-09-18 2017-03-23 Hon Hai Precision Industry Co., Ltd. Array substrate and display device and method for making the array substrate
WO2018180968A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 アクティブマトリクス基板および液晶表示パネル
JP2018195747A (ja) * 2017-05-19 2018-12-06 株式会社ジャパンディスプレイ 半導体装置及び表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243959A (ja) * 2010-04-20 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2016527719A (ja) * 2013-07-24 2016-09-08 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 金属酸化物半導体層の電気伝導性を改善する方法
US20170084636A1 (en) * 2015-09-18 2017-03-23 Hon Hai Precision Industry Co., Ltd. Array substrate and display device and method for making the array substrate
WO2018180968A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 アクティブマトリクス基板および液晶表示パネル
JP2018195747A (ja) * 2017-05-19 2018-12-06 株式会社ジャパンディスプレイ 半導体装置及び表示装置

Also Published As

Publication number Publication date
US20220376009A1 (en) 2022-11-24
WO2021161635A1 (ja) 2021-08-19
CN115004341A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
CN108122928B (zh) 包括多类型薄膜晶体管的有机发光显示装置
JP6211873B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
TWI553850B (zh) 有機電致發光顯示器及其製造方法
KR101525804B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP4117985B2 (ja) Ｅｌ表示装置
US8040051B2 (en) Organic light emitting display and method of manufacturing the same
TWI545773B (zh) 薄膜電晶體及含有其之有機發光顯示裝置
JP2001109404A (ja) Ｅｌ表示装置
KR102253966B1 (ko) 유기전계 발광표시장치, 이의 제조방법 및 검사방법
KR101064442B1 (ko) 유기전계 발광 표시장치
US8841832B2 (en) Organic light emitting diode display having improved strength by preventing the exfoliation of a sealant
JP3691313B2 (ja) 表示装置
US9893087B2 (en) Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
JP2020109452A (ja) 表示装置及び表示装置の製造方法
JP6223070B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR20150060195A (ko) 유기발광다이오드 표시장치 및 이의 제조방법
KR102543973B1 (ko) 유기발광소자 표시장치
JP2001100655A (ja) Ｅｌ表示装置
JP2019003040A (ja) 表示装置
JP2019179696A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
KR20150033345A (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
KR20140119256A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
WO2021161635A1 (ja) 半導体装置及びその製造方法
US11417721B2 (en) Display device
JP4278244B2 (ja) Ｅｌ表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231212