JP2020109452A - 表示装置及び表示装置の製造方法 - Google Patents

表示装置及び表示装置の製造方法 Download PDF

Info

Publication number
JP2020109452A
JP2020109452A JP2019000711A JP2019000711A JP2020109452A JP 2020109452 A JP2020109452 A JP 2020109452A JP 2019000711 A JP2019000711 A JP 2019000711A JP 2019000711 A JP2019000711 A JP 2019000711A JP 2020109452 A JP2020109452 A JP 2020109452A
Authority
JP
Japan
Prior art keywords
display device
electrode
display
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019000711A
Other languages
English (en)
Inventor
暢人 眞名垣
Nobuhito Managaki
暢人 眞名垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019000711A priority Critical patent/JP2020109452A/ja
Priority to US16/735,869 priority patent/US10923558B2/en
Publication of JP2020109452A publication Critical patent/JP2020109452A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】薄膜トランジスタを有する表示基板の周辺領域の裏面側で電子部品などの外部回路を実装する際に、形成されるビアの側面からの水分の浸入を防ぐことが可能な表示装置を提供する。【解決手段】本発明の一実施形態は、表示領域５０及び周辺領域６０を有する絶縁層１４０と、前記絶縁層の前記表示領域上に設けられる表示素子と、前記表示素子が設けられる前記絶縁層の面と反対側の前記周辺領域に設けられる電子部品１９０と、を備える表示装置であって、前記絶縁層は、前記周辺領域に１以上の貫通孔１７０を有し、前記１以上の貫通孔は、複数の導電層の積層構造からなる貫通電極１８０を有し、前記貫通電極は、前記表示素子と前記電子部品とを電気的に接続させる、ことを特徴とする表示装置。【選択図】図３

Description

本発明は、表示装置及び表示装置の製造方法に関する。
近年、液晶表示装置や有機ＥＬ表示装置（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ）をはじめとする平面表示装置は、各種コンピュータや携帯用端末装置等のための画像表示装置として広く用いられている。
これら平面表示装置は、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）により、各画素の表示階調が制御される。この薄膜トランジスタを備える複数の画素は各々に電流が供給される必要があるため、外部回路等と接続して電流の供給を受ける。
従来の表示装置には、ビアラストプロセスにより、複数の薄膜トランジスタが形成された基板に貫通孔（ビア）が設けられたものがある（例えば、特許文献１参照）。このビアラストプロセスとは、複数の薄膜トランジスタが形成された基板の裏面側に該薄膜トランジスタと電気的に接続される電極を露出する貫通孔を形成する工程である。該表示装置は、形成された該ビアに貫通電極が備えられ、該基板の裏面側に外部回路等を備える。そして、該貫通電極によって該薄膜トランジスタと電気的に接続される電極と外部回路等とが電気的に接続される。
特開２０１０−００８６７７号公報
しかし、上述した特許文献１に記載の表示装置のように、貫通電極及び外部回路がビアラストプロセスによって備えられる場合、該貫通孔の側断面より浸入した水分が層間を通って表示領域などへ広がる可能性があり、表示装置としての信頼性が低下しかねない。
本発明は、上記問題点に鑑みてなされたものであり、薄膜トランジスタを有する基板の周辺領域の裏面側で電子部品などの外部回路を実装する際に、形成される貫通孔の側面からの水分の浸入を防ぐことが可能な表示装置を提供することを目的とする。
本発明の表示装置は、表示領域及び周辺領域を有する絶縁層と、前記絶縁層の前記表示領域上に設けられる表示素子と、前記表示素子が設けられる前記絶縁層の面と反対側の前記周辺領域に設けられる電子部品と、を備える表示装置であって、前記絶縁層は、前記周辺領域に１以上の貫通孔を有し、前記１以上の貫通孔は、複数の導電層の積層構造からなる貫通電極を有し、前記貫通電極は、前記表示素子と前記電子部品とを電気的に接続させる、ことを特徴とする。
本発明の表示装置の製造方法は、表示領域及び周辺領域を有する絶縁層と、前記絶縁層の前記表示領域上に設けられる表示素子と、前記表示素子が設けられる前記絶縁層の面の反対側の前記周辺領域に設けられる電子部品と、を備える表示装置の製造方法であって、前記絶縁層の前記周辺領域に１以上の貫通孔を形成する工程と、前記１以上の貫通孔に、複数の導電層の積層構造からなる貫通電極を形成する工程と、前記１以上の貫通孔のうち、前記表示素子が設けられる前記絶縁層の面の反対側において、前記貫通電極と前記電子部品とを電気的に接続させる工程と、を含む、ことを特徴とする。
本発明の一実施形態に係る表示装置の概略の構成を示す模式図である。 本発明の一実施形態に係る表示装置の模式的な平面図である。 本発明の第１の実施形態に係る表示装置の図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第１の実施形態に係る表示装置の製造工程を説明するための図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第１の実施形態に係る表示装置の製造工程を説明するための図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第１の実施形態に係る表示装置の製造工程を説明するための図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第１の実施形態に係る表示装置の製造工程を説明するための図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第１の実施形態に係る表示装置の製造工程を説明するための図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第１の実施形態に係る表示装置の製造工程を説明するための図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第１の実施形態に係る表示装置の変形例における図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第２の実施形態に係る表示装置の図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第２の実施形態に係る表示装置の製造工程を説明するための図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第２の実施形態に係る表示装置の製造工程を説明するための図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第２の実施形態に係る表示装置の製造工程を説明するための図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第２の実施形態に係る表示装置の製造工程を説明するための図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第２の実施形態に係る表示装置の製造工程を説明するための図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第２の実施形態に係る表示装置の製造工程を説明するための図２のＡ−Ａ断面を示す模式的な垂直断面図である。 本発明の第２の実施形態に係る表示装置の変形例における図２のＡ−Ａ断面を示す模式的な垂直断面図である。
以下に、本発明の実施形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
さらに、本発明の詳細な説明において、ある構成物と他の構成物との位置関係を規定する際、「上に」「下に」とは、ある構成物の直上又は直下に位置する場合のみでなく、特に断りの無い限りは、間にさらに他の構成物を介在する場合を含むものとする。
図１は、本発明の一実施形態に係る表示装置１０の全体回路構成を示す模式図である。本実施形態における表示装置１０は、例えば有機ＥＬ表示装置である。
画素アレイ部１２１には、画素に対応して有機発光ダイオード（ＯＬＥＤ：ｏｒｇａｎｉｃ ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）としての発光素子１２２及び薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を複数含む、画素回路１２３がマトリクス状に配置される。画素回路１２３は、点灯ＴＦＴ１２４、駆動ＴＦＴ１２５及びキャパシタ１２６で構成される。
一方、画素アレイ部１２１を駆動する駆動部は制御装置１３０、走査線駆動回路１３１、映像線駆動回路１３４及び駆動電源回路１３７を含む。この駆動部は、画素回路１２３を駆動し、発光素子１２２の発光を制御する。
走査線駆動回路１３１は、画素の水平方向の並び（画素行）毎に設けられた走査信号線１３２へ接続されている。走査線駆動回路１３１は、制御装置１３０から入力されるタイミング信号に応じて走査信号線１３２を順番に選択する。そして、選択した走査信号線１３２に点灯ＴＦＴ１２４をオンする電圧を印加する。
映像線駆動回路１３４は、画素の垂直方向の並び（画素列）毎に設けられた映像信号線１３５へ接続されている。映像線駆動回路１３４は、制御装置１３０から映像信号を入力され、走査線駆動回路１３１による走査信号線１３２の選択に合わせて、選択された画素行の映像信号に応じた電圧を各映像信号線１３５に出力する。当該電圧は、選択された画素行にて点灯ＴＦＴ１２４を介してキャパシタ１２６に書き込まれる。駆動ＴＦＴ１２５は、書き込まれた電圧に応じた電流を発光素子１２２に供給する。これにより、選択された走査信号線１３２に対応する画素の発光素子１２２が発光する。
駆動電源回路１３７は画素列毎に設けられた駆動電源線１３８へ接続され、駆動電源線１３８及び選択された画素行の駆動ＴＦＴ１２５を介して発光素子１２２に電流を供給する。
ここで、発光素子１２２の下部電極は、駆動ＴＦＴ１２５に接続される。一方、各発光素子１２２の上部電極は、全画素の発光素子１２２に共通の電極で構成される。下部電極を陽極（アノード）として構成する場合は、高電位が入力され、上部電極は陰極（カソード）となって低電位が入力される。下部電極を陰極（カソード）として構成する場合は、低電位が入力され、上部電極は陽極（アノード）となって高電位が入力される。
図２は、本発明の一実施形態に係る表示装置１０の模式的な平面図である。基板１００の表示領域５０に、図１に示した画素アレイ部１２１が設けられ、上述のように、画素アレイ部１２１には発光素子１２２が配列される。また、発光素子１２２を構成する上部電極は各画素に共通に形成され、表示領域５０全体を覆う。
［第１の実施形態］
以下、図３乃至１０を参照して、本発明の第１の実施形態に係る表示装置１０について説明する。図３は、本発明の第１の実施形態に係る表示装置１０が有する表示基板における、図２のＡ−Ａ断面を示す模式的な垂直断面図である。図３に示すように、基板１００の上に画素回路１２３がマトリクス状に形成される。
基板１００は、絶縁性の材料によって形成される。この絶縁性の材料のうち、例えばポリイミド樹脂やポリエチレンテレフタラート等の可撓性を有する材料により、該基板１００を形成することがより好ましい。基板１００が可撓性を有する場合、表示装置１０も、屈曲可能な構成となる。
画素回路１２３は、基板１００が含有する不純物に対するバリアとなる下地層１４０を含む。下地層１４０は、酸化シリコン（ＳｉＯｘ）や窒化シリコン（ＳｉＮｙ）などの絶縁性を有する無機材料であれば、いずれの材料で形成されてもよい。なお、本実施形態において、下地層１４０は第１の下地層１４１及び第２の下地層１４２の積層構造であるが、単層であってもよい。
周辺領域６０における基板１００及び下地層１４０は、貫通孔（ビア）１７０を備え、この貫通孔１７０には、貫通電極１８０が設けられる。この貫通孔１７０及び貫通電極１８０の形成工程は、図４乃至９を参照して後述する表示装置１０の表示基板の製造工程において詳細に説明する。
貫通電極１７０と電気的に接続するよう、基板１００の裏面側に電子部品１９０が設けられる。電子部品１９０は、点灯ＴＦＴ１２４及び駆動ＴＦＴ１２５へ外部から電源を供給する部品である。電子部品１９０は、例えば、集積回路（ドライバＩＣ）やフレキシブルプリント基板（ＦＰＣ）である。貫通電極１７０は、基板１００の表面側において後述する導電膜１５７と電気的に接続する。つまり、電子部品１９０は、貫通電極１７０を介して導電膜１５７と電気的に接続する。
下地層１４０の上には、半導体層１４３が設けられる。次に、半導体層１４３を覆うように、ゲート絶縁膜１４６が設けられる。ゲート絶縁膜１４６の上にはゲート電極１４７が設けられる。その後、ゲート電極１４７を覆うように、第１の層間絶縁膜１４８が設けられ、第１の層間絶縁膜の上には、第２の層間絶縁膜１４９が設けられる。そして、第１の層間絶縁膜１４８と第２の層間絶縁膜１４９の間に、配線層１５０が設けられる。この配線層１５０は、行方向の信号線に対応する。なお、ゲート絶縁膜１４６、第１の層間絶縁膜１４８及び第２の層間絶縁膜１４９も、下地層１４０と同様に、絶縁性を有する無機材料であればいずれの材料で形成されてもよい。
ソース電極１４４及びドレイン電極１４５は、ゲート絶縁膜１４６、第１の層間絶縁膜１４８及び第２の層間絶縁膜１４９を貫通するコンタクトホールによって、半導体層１４３と電気的に接続される。上述のように、駆動ＴＦＴ１２５の少なくとも一部は、半導体層１４３、ソース電極１４４、ドレイン電極１４５及びゲート電極１４７から構成される。
駆動ＴＦＴ１２５を覆うようにパッシベーション膜１５１が設けられる。パッシベーション膜１５１の上には、複数の画素それぞれに対応するよう、複数の画素電極１５２（下部電極、例えば陽極）が設けられる。パッシベーション膜１５１は、少なくとも画素電極１５２が設けられる面が平坦となるように形成される。そのため、パッシベーション膜１５１は、平坦化膜としての役割も担う。このパッシベーション膜１５１は、絶縁性の材料によって形成され、例えば、感光性アクリル樹脂等の有機材料によって形成される。
画素電極１５２は、半導体層１４３上のソース電極１４４及びドレイン電極１４５の一方と電気的に接続する。本実施形態では、図３に示すように、このドレイン電極１４５と電気的に接続する。なお、フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）等の既存の方法を用いて、パッシベーション膜１５１におけるコンタクトホールが形成される。
パッシベーション膜１５１の上には、画素電極１５２を囲むバンク（リブ）１５３が設けられる。バンク１５３は、図２に示す表示領域５０に配置された複数の画素を区画する。バンク１５３もパッシベーション膜１５１と同様に、例えば感光性アクリル樹脂等の有機材料によって形成される。
画素電極１５２上に発光層１５４が設けられる。発光層１５４は、画素電極１５２毎に別々に（分離して）設けられ、各画素に対応して青、赤又は緑に発光する。各画素に対応する色はこれに限られず、例えば、黄又は白等が追加されてもよい。発光層１５４は、例えば、蒸着により形成される。あるいは、発光層１５４は、図２に示す表示領域５０を覆う全面で、複数の画素に亘るように形成してもよい。つまり、発光層１５４をパッシベーション膜１５１及び画素電極１５２上で連続するように形成してもよい。この場合、発光層１５４は、例えば溶媒分散による塗布により形成される。発光層１５４を複数の画素に亘るように形成する場合は、全サブピクセルにおいて白色で発光し、図示しないカラーフィルタを通して所望の色波長部分を取り出す構成になる。
発光層１５４の上には、共通電極１５５（上部電極、例えば陰極）が設けられる。共通電極１５５は、連続してバンク１５３の上にも設けられる。そのため、共通電極１５５は、隣り合う画素電極１５２の上方で連続している。発光層１５４は、画素電極１５２及び共通電極１５５に挟まれ、これらの間を流れる電流によって輝度が制御されて発光する。なお、画素電極１５２と発光層１５４との間には、図示しない正孔輸送層及び正孔注入層のうち少なくとも１層を設けてもよい。また、発光層１５４と共通電極１５５との間には、図示しない電子輸送層及び電子注入層のうち少なくとも１層を設けてもよい。上述のようにして、発光素子１５６の少なくとも一部は、画素電極１５２、発光層１５４及び共通電極１５５から構成される。
周辺領域６０におけるパッシベーション膜１５１上には、導電膜１５７が設けられる。導電膜１５７は、共通電極１５５及び貫通電極１８０と電気的に接続する。なお、共通電極１５５及び貫通電極１８０上のパッシベーション膜１５１は、フォトリソグラフィ等の既存の方法を用いてコンタクトホールが形成される。
共通電極１５５及び導電膜１５７上には、封止膜１５８が設けられる。これにより、共通電極１５５、発光素子１５６及び導電膜１５７は水分から遮断される。封止膜１５８は、酸化シリコン（ＳｉＯｘ）や窒化シリコン（ＳｉＮｙ）などの絶縁性を有し、かつ光透過性を有する無機材料であれば、いずれの材料で形成されてもよい。なお封止膜１５８は、上述の無機材料からなる積層構造であってもよい。例えば、一対の無機層が、アクリル等の樹脂などの有機層を上下で挟む構造であってもよい。
以下、図４乃至９を参照して、図３に示す表示装置１０の表示基板の製造工程について説明する。図４は、図２のＡ−Ａ断面における、貫通孔１７０を形成する工程後の基板１００を示す模式的な垂直断面図である。
まず、ガラス基板２００上に基板１００を形成する。なお、ここでは予めガラス基板２００上に、電子部品１９０（例えば、ドライバＩＣなど）を設けた後に、基板１００を形成する。この場合、電子部品１９０は、基板１００内に埋まるような構造となる。
基板１００上に下地層１４０を形成する。本実施形態では、基板１００側から第１の下地層１４１及び第２の下地層１４２が順次形成される。
下地層１４０の形成後、図４に示すように、フォトリソグラフィ等の既存の方法を用いて、下地層１４０側から電子部品１９０までの貫通孔１７０を形成する。そして、貫通孔１７０から露出した電子部品１９０上に導電材料１８５が設けられる。この導電材料１８５は、電子部品１９０が有する端子部と後述する第１の貫通電極層１８１とが電気的に接続される材料であれば、いずれの材料であってもよい。
図５は、図２のＡ−Ａ断面における、ゲート電極１４７を形成する工程後の表示装置１０の表示基板を示す模式的な垂直断面図である。導電材料１８５を貫通孔１７０の電子部品１９０上に設ける工程後、下地層１４０上に半導体層１４３を形成する。なおここでは、第２の下地層１４２上に半導体層１４３を形成する。そして、半導体層１４３を覆うよう、下地層１４０上にゲート絶縁膜１４６を形成する。その上で、半導体層１４３の直上に存在するよう、ゲート絶縁膜１４６上にゲート電極１４７を形成する。
このゲート電極１４７の形成工程において、貫通孔１７０内に第１の貫通電極層１８１も形成する。そのため、ゲート電極１４７と第１の貫通電極層１８１は、同材料かつ同工程で形成される。これにより、導電材料１８５と第１の貫通電極層１８１は電気的に接続される。
図６は、図２のＡ−Ａ断面における、配線層１５０を形成する工程後の表示装置１０の表示基板を示す模式的な垂直断面図である。ゲート電極１４７及び第１の貫通電極層１８１の形成後、ゲート電極１４７を覆うよう、ゲート絶縁膜１４６上に第１の層間絶縁膜１４８を形成する。その後、第１の層間絶縁膜１４８上に配線層１５０を形成する。
この配線層１５０の形成工程において、貫通孔１７０内に第２の貫通電極層１８２も形成する。そのため、配線層１５０と第２の貫通電極層１８２は、同材料かつ同工程で形成される。これにより、第１の貫通電極層１８１と第２の貫通電極層１８２は電気的に接続される。
図７は、図２のＡ−Ａ断面における、ソース電極１４４及びドレイン電極１４５を形成する工程後の基板１００を示す模式的な垂直断面図である。配線層１５０及び第２の貫通電極層１８２を形成後、配線層１５０を覆うよう、第１の層間絶縁膜１４８上に第２の層間絶縁膜１４９を形成する。
第２の層間絶縁膜１４９を形成後、フォトリソグラフィ等の既存の方法を用いて、ゲート絶縁膜１４６、第１の層間絶縁膜１４８及び第２の層間絶縁膜１４９にコンタクトホールを複数形成する。これにより、半導体層１４３の一部が露出される。そして、形成されたコンタクトホールを埋めるように、ソース電極１４４及びドレイン電極１４５を形成する。これにより、駆動ＴＦＴ１２５の少なくとも一部が形成される。
このソース電極１４４及びドレイン電極１４５の形成工程において、貫通孔１７０内に第３の貫通電極層１８３も形成する。そのため、ソース電極１４４及びドレイン電極１４５と第３の貫通電極層１８３は、同材料かつ同工程で形成される。これにより、第２の貫通電極層１８２と第３の貫通電極層１８３は電気的に接続される。
図８は、図２のＡ−Ａ断面における、バンク１５３を形成する工程後の表示装置１０の表示基板を示す模式的な垂直断面図である。ソース電極１４４及びドレイン電極１４５と第３の貫通電極層１８３の形成後、ソース電極１４４及びドレイン電極１４５を覆うよう、第２の層間絶縁膜１４９上にパッシベーション膜１５１を形成する。
パッシベーション膜１５１を形成後、フォトリソグラフィ等の既存の方法を用いて、パッシベーション膜１５１にコンタクトホールを形成する。これにより、表示領域５０ではドレイン電極１４５の一部が露出される。そして、形成されたコンタクトホールの形状に沿うように、画素電極１５２を形成する。また、周辺領域６０においても、貫通孔１７０部分にコンタクトホールを形成することで、第３の貫通電極層１８３の少なくとも一部が露出される。
この画素電極１５２の形成工程において、形成されたコンタクトホールから貫通孔１７０内に第４の貫通電極層１８４も形成する。そのため、画素電極１５２と第４の貫通電極層１８４は、同材料かつ同工程で形成される。これにより、第３の貫通電極層１８３と第４の貫通電極層１８４は電気的に接続される。
画素電極１５２及び第４の貫通電極層１８４の形成後、複数の画素を区画するため、形成された画素電極１５２間にバンク１５３を形成する。
図９は、図２のＡ−Ａ断面における、導電膜１５７を形成する工程後の表示装置１０の表示基板を示す模式的な垂直断面図である。バンク１５３を形成後、画素電極１５２上に発光層１５４を形成する。なお、発光層１５４は、少なくとも画素電極１５２と接していればよい。また、発光層１５４は、画素電極１５２及びバンク１５３上に連続するよう形成されてもよい。そして、形成された発光層１５４上に、共通電極１５５を形成する。これにより、発光素子１５６の少なくとも一部が形成される。
共通電極１５５の形成後、周辺領域６０に形成されたコンタクトホールの形状に沿うように、導電膜１５７を形成する。この導電膜１５７は、第４の貫通電極層１８４及び画素電極１５２の一部と電気的に接続するように形成される。そして、バンク１５３の一部、共通電極１５５及び導電膜１５７上に、これまでの工程で下地層１４０上に形成された積層構造を封止する封止膜１５８を形成する。その後、ガラス基板２００を剥離する工程を経て、図３に示す表示装置１０の表示基板となる。
図１０は、本発明の第１の実施形態に係る表示装置１０の表示基板の変形例における図２のＡ−Ａ断面を示す模式的な垂直断面図である。図３乃至９では、上述のように、ガラス基板２００上に予め電子部品１９０を設け、該電子部品１９０を覆うように基板１００を形成する。これに対し、図１０に示す変形例では、ガラス基板２００上に電子部品１９０を設けることなく基板１００が形成される。その上で、ガラス基板２００が剥離された後、貫通電極１８０、特に第１の貫通電極層１８１と電気的に接続されるよう、基板１００の裏面側に電子部品１９０を設ける。
なお、第１の実施形態では、周辺領域６０にもパッシベーション膜１５１を形成した後、第４の貫通電極層１８４を形成するためのフォトリソグラフィを行っているが、周辺領域６０にパッシベーション膜１５１を形成しない構成としてもよい。この場合、周辺領域６０にパッシベーション膜１５１を形成せず、第４の貫通電極層１８４を形成し、第４の貫通電極層１８４及び画素電極１５２の一部と電気的に接続するように導電膜１５７を形成する。
あるいは、別途周辺領域６０にパッシベーション膜１５１を形成してもよい。この場合、パッシベーション膜１５１はまず表示領域５０にのみ形成される。そして、第４の貫通電極層１８４を形成した後、周辺領域６０にパッシベーション膜１５１が形成される。この形成されたパッシベーション膜１５１について、フォトリソグラフィ等の既存の方法を用いて、貫通孔１７０部分にコンタクトホールを形成する。これにより、第４の貫通電極層１８４の少なくとも一部が露出される。その後、露出した第４の貫通電極層１８４及び画素電極１５２の一部と電気的に接続するように導電膜１５７を形成する。
また、第１の貫通電極層１８１と電子部品１９０との間に設けられる導電材料１８５は、ガラス基板２００の剥離後、電子部品１９０を設ける前に塗布するなどして形成されてもよい。あるいは、ガラス基板２００上に導電材料１８５を予め設けてから基板１００を形成してもよい。
［第２の実施形態］
以下、図１１乃至１８を参照して、本発明の第２の実施形態に係る表示装置１０について説明する。なお、上述の第１の実施形態と同様の工程については、説明が重複するため詳細な記載を省略する。
図１１は、本発明の第２の実施形態に係る表示装置１０の表示基板の図２のＡ−Ａ断面を示す模式的な垂直断面図である。第２の実施形態では、第１の実施形態とは異なり、貫通孔１７０を柱状に設けるのではなく、基板１００の裏面側から表面側に向かって孔の断面積が大きくなるような形状（例えば、錐台など）となるよう形成する。そして、第１の貫通電極層１８１乃至第４の貫通電極１８４は、図１１に示すような、少なくとも導電材料１８５を覆い、かつ貫通孔１７０の縁を覆うように形成される。
以下、図１２乃至１７を参照して、図１１に示す表示装置１０の表示基板の製造工程について説明する。図１２は、図２のＡ−Ａ断面における、貫通孔１７０を形成する工程後の表示基板を示す模式的な垂直断面図である。
まず、第１の実施形態と同様に、ガラス基板２００上に基板１００を形成し、該基板１００上に下地層１４０を形成する。ここでは、基板１００側から第１の下地層１４１及び第２の下地層１４２が順次形成される。なお、ここでは予めガラス基板２００上へ導電材料１８５を設けた後に、基板１００が形成される。この場合、導電材料１８５は、基板１００内に埋まるような構造となる。
下地層１４０の形成後、図４に示すように、フォトリソグラフィ等の既存の方法を用いて、下地層１４０側から導電材料１８５までの貫通孔１７０を形成する。上述のように該貫通孔１７０は、基板１００の表面側に向かって孔の大きさが大きくなるように形成される。
図１３は、図２のＡ−Ａ断面における、ゲート電極１４７を形成する工程後の表示装置１０の表示基板を示す模式的な垂直断面図である。貫通孔１７０を形成後、下地層１４０上に半導体層１４３を形成する。なおここでは、第２の下地層１４２上に半導体層１４３を形成する。そして、半導体層１４３を覆うよう、下地層１４０上にゲート絶縁膜１４６を形成する。その上で、半導体層１４３の直上に存在するよう、ゲート絶縁膜１４６上にゲート電極１４７を形成する。
このゲート電極１４７の形成工程において、貫通孔１７０内に第１の貫通電極層１８１も形成する。そのため、ゲート電極１４７と第１の貫通電極層１８１は、同材料かつ同工程で形成される。これにより、導電材料１８５と第１の貫通電極層１８１は電気的に接続される。またここでは、上述のように、貫通孔１７０の周縁部に端部を有する凹型形状の第１の貫通電極層１８１が形成される。
図１４は、図２のＡ−Ａ断面における、配線層１５０を形成する工程後の表示装置１０の表示基板を示す模式的な垂直断面図である。ゲート電極１４７及び第１の貫通電極層１８１の形成後、ゲート電極１４７を覆うよう、ゲート絶縁膜１４６上に第１の層間絶縁膜１４８を形成する。その後、第１の層間絶縁膜１４８上に配線層１５０を形成する。
この配線層１５０の形成工程において、貫通孔１７０内に第２の貫通電極層１８２も形成する。そのため、配線層１５０と第２の貫通電極層１８２は、同材料かつ同工程で形成される。これにより、第１の貫通電極層１８１と第２の貫通電極層１８２は電気的に接続される。またここでは、上述のように、貫通孔１７０の周縁部に端部を有する凹型形状の第２の貫通電極層１８２が形成される。
図１５は、図２のＡ−Ａ断面における、ソース電極１４４及びドレイン電極１４５を形成する工程後の表示装置１０の表示基板を示す模式的な垂直断面図である。配線層１５０及び第２の貫通電極層１８２を形成後、配線層１５０を覆うよう、第１の層間絶縁膜１４８上に第２の層間絶縁膜１４９を形成する。
第２の層間絶縁膜１４９を形成後、フォトリソグラフィ等の既存の方法を用いて、ゲート絶縁膜１４６、第１の層間絶縁膜１４８及び第２の層間絶縁膜１４９にコンタクトホールを複数形成する。これにより、半導体層１４３の一部が露出される。そして、形成されたコンタクトホールを埋めるように、ソース電極１４４及びドレイン電極１４５を形成する。これにより、駆動ＴＦＴ１２５の少なくとも一部が形成される。
このソース電極１４４及びドレイン電極１４５の形成工程において、貫通孔１７０内に第３の貫通電極層１８３も形成する。そのため、ソース電極１４４及びドレイン電極１４５と第３の貫通電極層１８３は、同材料かつ同工程で形成される。これにより、第２の貫通電極層１８２と第３の貫通電極層１８３は電気的に接続される。またここでは、上述のように、貫通孔１７０の周縁部に端部を有する凹型形状の第３の貫通電極層１８３が形成される。
図１６は、図２のＡ−Ａ断面における、バンク１５３を形成する工程後の表示装置１０の表示基板を示す模式的な垂直断面図である。ソース電極１４４及びドレイン電極１４５と第３の貫通電極層１８３の形成後、ソース電極１４４及びドレイン電極１４５を覆うよう、第２の層間絶縁膜１４９上にパッシベーション膜１５１を形成する。なお、第２の実施形態では、第２の下地層１４２上に形成された第１の貫通電極層１８１乃至第３の貫通電極層１８３の厚さ以下となるように、周辺領域６０におけるパッシベーション膜１５１の膜厚が形成される。
パッシベーション膜１５１を形成後、フォトリソグラフィ等の既存の方法を用いて、パッシベーション膜１５１にコンタクトホールを形成する。これにより、表示領域５０ではドレイン電極１４５の一部が露出される。そして、形成されたコンタクトホールの形状に沿うように、画素電極１５２を形成する。
この画素電極１５２の形成工程において、貫通孔１７０内に第４の貫通電極層１８４も形成する。そのため、画素電極１５２と第４の貫通電極層１８４は、同材料かつ同工程で形成される。これにより、第３の貫通電極層１８３と第４の貫通電極層１８４は電気的に接続される。またここでは、上述のように、貫通孔１７０の周縁部に端部を有する凹型形状の第４の貫通電極層１８４が形成される。
画素電極１５２及び第４の貫通電極層１８４の形成後、複数の画素を区画するため、形成された画素電極１５２間にバンク１５３を形成する。
図１７は、図２のＡ−Ａ断面における、導電膜１５７を形成する工程後の表示装置１０の表示基板を示す模式的な垂直断面図である。バンク１５３を形成後、画素電極１５２上に発光層１５４を形成する。なお、発光層１５４は、少なくとも画素電極１５２と接していればよい。また、発光層１５４は、画素電極１５２及びバンク１５３上に連続するよう形成されてもよい。そして、形成された発光層１５４上に、共通電極１５５を形成する。これにより、発光素子１５６の少なくとも一部が形成される。
共通電極１５５の形成後、周辺領域６０に形成されたコンタクトホールの形状に沿うように、導電膜１５７を形成する。この導電膜１５７は、第４の貫通電極層１８４及び画素電極１５２の一部と電気的に接続するように形成される。そして、バンク１５３の一部、共通電極１５５及び導電膜１５７上に、これまでの工程で下地層１４０上に形成された積層構造を封止する封止膜１５８を形成する。その後、ガラス基板２００を剥離し、基板１００の裏面側で導電材料１８５が露出する箇所に電子部品１９０を設けることで、図１１に示す基板１００となる。
図１８は、本発明の第２の実施形態に係る表示装置１０の表示基板の変形例における図２のＡ−Ａ断面を示す模式的な垂直断面図である。図１１乃至１７では、ガラス基板２００上に電子部品１９０ではなく、導電材料１８５を設けてから基板１００を形成する。これに対し、図１８に示す変形例では、図３に示す表示基板と同様に、ガラス基板２００上に予め電子部品１９０を設け、該電子部品１９０を覆うように基板１００を形成する。
貫通電極１８０と電子部品１９０の電気的な接続については、上述のように、予め電子部品１９０を後に剥離するガラス基板２００上に設けた上で、導電材料１８５を介して貫通電極１８０と接続してもよい。又は、ガラス基板２００の剥離後、導電材料１８５及び電子部品１９０を基板１００の裏面側に露出した貫通電極１８０（第１の貫通電極層１８１）の箇所に設ける構成としてもよい。
なお、第２の実施形態では、周辺領域６０の第２の下地層１４２上に形成された貫通電極１８０の膜厚よりも厚くならないよう、パッシベーション膜１５１が形成されるが、周辺領域６０にパッシベーション膜１５１を形成しない構成としてもよい。この場合、周辺領域６０にパッシベーション膜１５１を形成せず、第４の貫通電極層１８４を形成し、第４の貫通電極層１８４及び画素電極１５２の一部と電気的に接続するように導電膜１５７を形成する。
あるいは、別途周辺領域６０にパッシベーション膜１５１を形成してもよい。この場合、パッシベーション膜１５１はまず表示領域５０にのみ形成される。そして、第４の貫通電極層１８４を形成した後、周辺領域６０にパッシベーション膜１５１が形成される。この形成されたパッシベーション膜１５１について、フォトリソグラフィ等の既存の方法を用いて、貫通孔１７０部分にコンタクトホールを形成する。これにより、第４の貫通電極層１８４の少なくとも一部が露出される。その後、露出した第４の貫通電極層１８４及び画素電極１５２の一部と電気的に接続するように導電膜１５７を形成する。また上記以外にも、第１の実施形態と同様に、表示領域５０及び周辺領域６０に亘ってパッシベーション膜１５１を形成した後、フォトリソグラフィ等の既存の方法を用いて、貫通孔１７０部分にコンタクトホールを形成して、第４の貫通電極層１８４及び導電膜１５８を形成してもよい。
第１の貫通電極層１８１を構成する材料としては、例えば、ＭｏＷ（モリブデン−タングステン）などが挙げられる。第２の貫通電極層１８２及び第３の貫通電極層１８３を構成する材料としては、例えば、Ｔｉ／Ａｌ／Ｔｉ（チタン−アルミニウム）などが挙げられる。第４の貫通電極層１８４を構成する材料としては、例えば、透明導電膜であるＩＴＯ／Ａｇ／ＩＴＯなどが挙げられる。その上で、導電膜１５８、第１の貫通電極層１８１乃至第４の貫通電極層１８４及び導電材料１８５それぞれの間の熱膨張係数の差は、１０％以内であることが好ましく、数％以内であれば更に好ましい。
従来のビアラストプロセスにおいて貫通電極を形成する工程は、通常の大気条件下で行われるため、貫通孔を形成した時点で基板内へ水分が浸入し、表示装置としての信頼性を低下させる可能性があった。しかし、上述のように、表示基板を形成する工程内で複数の導電層からなる貫通電極を形成する場合、基板に形成された貫通孔から水分が浸入する可能性の極めて低い環境下で行われるため、表示装置の信頼性低下の可能性を著しく改善できる。
なお、第１及び第２の実施形態とも開示例として有機ＥＬ表示装置の場合を例示したが、その他の適用例として、液晶表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能であることは言うまでもない。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
１０ 表示装置、５０ 表示領域、６０ 周辺領域、１００ 基板、１２１ 画素アレイ部、１２２ 発光素子、１２３ 画素回路、１２４ 点灯ＴＦＴ、１２５ 駆動ＴＦＴ、１２６ キャパシタ、１３０ 制御装置、１３１ 走査線駆動回路、１３２ 走査信号線、１３４ 映像線駆動回路、１３５ 映像信号線、１３７ 駆動電源回路、１３８ 駆動電源線、１４０ 下地層、１４１ 第１の下地層、１４２ 第２の下地層、１４３ 半導体層、１４４ ソース電極、１４５ ドレイン電極、１４６ ゲート絶縁膜、１４７ ゲート電極、１４８ 第１の層間絶縁膜、１４９ 第２の層間絶縁膜、１５０ 配線層、１５１ パッシベーション膜、１５２ 画素電極、１５３ バンク、１５４ 発光層、１５５ 共通電極、１５６ 発光素子、１５７ 導電膜、１５８ 封止膜、１７０ 貫通孔（ビア）、１８０ 貫通電極、１８１ 第１の貫通電極層、１８２ 第２の貫通電極層、１８３ 第３の貫通電極層、１８４ 第４の貫通電極層、１８５ 導電材料、１９０ 電子部品、２００ ガラス基板。

Claims (11)

  1. 表示領域及び周辺領域を有する絶縁層と、
    前記絶縁層の前記表示領域上に設けられる表示素子と、
    前記表示素子が設けられる前記絶縁層の面と反対側の前記周辺領域に設けられる電子部品と、を備える表示装置であって、
    前記絶縁層は、前記周辺領域に１以上の貫通孔を有し、
    前記１以上の貫通孔は、複数の導電層の積層構造からなる貫通電極を有し、
    前記貫通電極は、前記表示素子と前記電子部品とを電気的に接続させる、
    ことを特徴とする表示装置。
  2. 前記貫通電極の前記複数の導電層は、前記表示素子が有する複数の導電層の材料と同一の材料である、
    ことを特徴とする請求項１に記載の表示装置。
  3. 前記表示素子が設けられる前記絶縁層の面と反対側の面に設けられる導電膜をさらに有し、
    前記電子部品は、前記導電膜を介して前記貫通電極と電気的に接続される、
    ことを特徴とする請求項１又は２に記載の表示装置。
  4. 前記表示素子は、
    前記貫通電極と電気的に接続される配線層と、
    前記配線層と電気的に接続される上部電極と、
    前記上部電極と電気的に接続される発光層と、をさらに含む、
    ことを特徴とする請求項１乃至３の何れかに記載の表示装置。
  5. 前記絶縁層は、可撓性を有する樹脂を含む、
    ことを特徴とする請求項１乃至４の何れかに記載の表示装置。
  6. 前記電子部品は、集積回路である、
    ことを特徴とする請求項１乃至５の何れかに記載の表示装置。
  7. 前記電子部品は、フレキシブルプリント基板である、
    ことを特徴とする請求項１乃至５の何れかに記載の表示装置。
  8. 表示領域及び周辺領域を有する絶縁層と、
    前記絶縁層の前記表示領域上に設けられる表示素子と、
    前記表示素子が設けられる前記絶縁層の面の反対側の前記周辺領域に設けられる電子部品と、を備える表示装置の製造方法であって、
    前記絶縁層の前記周辺領域に１以上の貫通孔を形成する工程と、
    前記１以上の貫通孔に、複数の導電層の積層構造からなる貫通電極を形成する工程と、
    前記１以上の貫通孔のうち、前記表示素子が設けられる前記絶縁層の面の反対側において、前記貫通電極と前記電子部品とを電気的に接続させる工程と、を含む、
    ことを特徴とする表示装置の製造方法。
  9. 前記貫通電極の前記複数の導電層を形成する工程は、
    前記表示素子が有する複数の導電層それぞれを形成する工程と同時に行われる、
    ことを特徴とする請求項８に記載の表示装置の製造方法。
  10. 前記貫通電極の前記複数の導電層は、前記表示素子が有する複数の導電層それぞれの材料と同一の材料を用いて形成される、
    ことを特徴とする請求項８又は９に記載の表示装置の製造方法。
  11. 前記表示素子が設けられる前記絶縁層の面と反対側の面に導電膜を形成する工程と、
    前記導電膜を介して前記貫通電極と前記電子部品とを電気的に接続させる工程と、をさらに含む、
    ことを特徴とする請求項８乃至１０の何れかに記載の表示装置の製造方法。

JP2019000711A 2019-01-07 2019-01-07 表示装置及び表示装置の製造方法 Pending JP2020109452A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019000711A JP2020109452A (ja) 2019-01-07 2019-01-07 表示装置及び表示装置の製造方法
US16/735,869 US10923558B2 (en) 2019-01-07 2020-01-07 Display device and method of manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019000711A JP2020109452A (ja) 2019-01-07 2019-01-07 表示装置及び表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020109452A true JP2020109452A (ja) 2020-07-16

Family

ID=71404814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019000711A Pending JP2020109452A (ja) 2019-01-07 2019-01-07 表示装置及び表示装置の製造方法

Country Status (2)

Country Link
US (1) US10923558B2 (ja)
JP (1) JP2020109452A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023521264A (ja) * 2021-03-10 2023-05-24 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及び半導体構造の作製方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459505B (zh) * 2018-05-07 2022-01-11 京东方科技集团股份有限公司 过孔连接结构及阵列基板的制造方法、阵列基板
CN109917593B (zh) * 2019-02-22 2022-05-13 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN110265432B (zh) * 2019-04-11 2022-06-07 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN114026631B (zh) * 2020-05-13 2023-12-22 京东方科技集团股份有限公司 驱动基板及其制作方法、显示装置
KR20220048695A (ko) * 2020-10-13 2022-04-20 삼성전자주식회사 반도체 칩, 적층 반도체 칩 구조체, 및 이를 포함하는 반도체 패키지

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303522A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 表示装置及びその製造方法
JP2010008677A (ja) 2008-06-26 2010-01-14 Sharp Corp 画像表示装置
JP6231281B2 (ja) * 2013-01-23 2017-11-15 株式会社ジャパンディスプレイ 表示装置
JP6497858B2 (ja) * 2014-07-11 2019-04-10 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023521264A (ja) * 2021-03-10 2023-05-24 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及び半導体構造の作製方法
JP7387003B2 (ja) 2021-03-10 2023-11-27 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及び半導体構造の作製方法

Also Published As

Publication number Publication date
US20200219961A1 (en) 2020-07-09
US10923558B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
JP6211873B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US10923558B2 (en) Display device and method of manufacturing display device
US8004178B2 (en) Organic light emitting diode display with a power line in a non-pixel region
US10134828B2 (en) Display device and method of manufacturing a display device
US11276840B2 (en) Display device having an optically transparent plate
JP2016031499A (ja) 表示装置
US9704933B2 (en) Organic electroluminescent device
US10910464B2 (en) Electronic device including an IC
JP6223070B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US11349098B2 (en) Display device with an improved sealing layer
US10340327B2 (en) Display device
JP2019016504A (ja) 表示装置、及び表示装置の製造方法
US10559775B2 (en) Organic EL display device
WO2019171878A1 (ja) 有機ｅｌ表示装置
US11094759B2 (en) Display device and method of manufacturing display device
JP2020027883A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
JP2018106803A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
US20210343826A1 (en) Display device
US11765951B2 (en) TFT array substrate including a heat dissipation layer in a curved region
JP7002629B2 (ja) 素子基板
JP2018205583A (ja) 表示装置
CN111919510B (zh) 显示设备