JP4117985B2 - Ｅｌ表示装置 - Google Patents
Ｅｌ表示装置 Download PDFInfo
- Publication number
- JP4117985B2 JP4117985B2 JP27708499A JP27708499A JP4117985B2 JP 4117985 B2 JP4117985 B2 JP 4117985B2 JP 27708499 A JP27708499 A JP 27708499A JP 27708499 A JP27708499 A JP 27708499A JP 4117985 B2 JP4117985 B2 JP 4117985B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- display device
- bypass line
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010408 film Substances 0.000 claims description 85
- 239000000758 substrate Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 239000003870 refractory metal Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 76
- 239000003990 capacitor Substances 0.000 description 22
- 238000003860 storage Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 239000011651 chromium Substances 0.000 description 8
- 230000005525 hole transport Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- WBEDMFHOODHFKR-UHFFFAOYSA-N 1-n,1-n'-bis(3-methylphenyl)-1-n,1-n',4-triphenylcyclohexa-2,4-diene-1,1-diamine Chemical group CC1=CC=CC(N(C=2C=CC=CC=2)C2(C=CC(=CC2)C=2C=CC=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)=C1 WBEDMFHOODHFKR-UHFFFAOYSA-N 0.000 description 2
- -1 3-methylphenylphenylamino Chemical group 0.000 description 2
- 229910000846 In alloy Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910000861 Mg alloy Inorganic materials 0.000 description 2
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical class N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000007983 Tris buffer Substances 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
Description
【０００１】
【発明の属する技術分野】
本発明は、エレクトロルミネッセンス素子及び薄膜トランジスタを備えたエレクトロルミネッセンス表示装置に関する。
【０００２】
【従来の技術】
近年、エレクトロルミネッセンス（Electro Luminescence：以下、「ＥＬ」と称する。）素子を用いたＥＬ表示装置が、ＣＲＴやＬＣＤに代わる表示装置として注目されており、例えば、そのＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する。）を備えたＥＬ表示装置の研究開発も進められている。
【０００３】
図７に有機ＥＬ表示装置の表示画素を示し、図８に有機ＥＬ表示装置の等価回路図を示す。また、図９に図７のＡ−Ａ線に沿った断面図を示し、図１０に図７のＢ−Ｂ線に沿った断面図を示す。
【０００４】
図に示すように、ゲートラインＧＬとドレインラインＤＬとに囲まれた領域に表示画素が形成されている。両信号線の交点付近にはスイッチング素子である第１のＴＦＴ１が備えられており、そのＴＦＴ１のソースは、保持容量電極２と容量を構成する容量電極３を兼ねるとともに、有機ＥＬ素子を駆動する第２のＴＦＴ４のゲート５に接続されている。第２のＴＦＴ４のソースは有機ＥＬ素子の陽極６に接続され、他方のドレインは有機ＥＬ素子を駆動する駆動ラインＶＬに接続されている。
【０００５】
また、前記保持容量電極２はクロム等から成っており、上層のゲート絶縁膜７を介して第１のＴＦＴ１のソースと一体の容量電極３と重畳し、前記ゲート絶縁膜７を誘電体層として電荷を蓄積している。この保持容量８は、第２のＴＦＴ４のゲート５に印加される電圧を保持している。
【０００６】
続いて、スイッチング用の第１のＴＦＴ１について図７と図９を参照しながら説明する。
【０００７】
まず石英ガラス、無アルカリガラス等からなる透明な絶縁性基板１０上に、クロム（Ｃｒ）、モリブデン（Ｍｏ）などの高融点金属からなる第１のゲート電極１１が設けられている。この第１のゲート電極１１は、図７のようにゲートラインＧＬと一体で例えば左右に複数本並行に延在されている。また図９の第１のゲート電極１１の右隣には、第１のゲート電極１１と同一工程で作られた保持容量電極２が形成されている。この保持容量電極２は、図７の様に容量を構成するため、第１のＴＦＴ１と第２のＴＦＴ４の間で、拡大された部分を有し、これらは左右に延在された保持容量ラインＣＬと一体で構成されている。
【０００８】
続いて、ゲート絶縁膜７を介して多結晶シリコン（ｐ−Ｓｉと称する。）膜からなる第１の能動層１２が形成されている。この能動層１２は、ＬＤＤ（Lightly Doped Drain）構造が採用されている。即ち、ゲートの両側に低濃度領域が設けられ、更に外側には、高濃度のソース領域及びドレイン領域が設けられている。前記能動層１２の上には、ストッパ絶縁膜１３が設けられている。このストッパ絶縁膜１３は、能動層１２へのイオン注入阻止膜であり、ここではＳｉ酸化膜から成る。
【０００９】
そして、ゲート絶縁膜７、能動層１２及びストッパ絶縁膜１３上には、例えば、順にＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜が積層された層間絶縁膜１４が設けられ、ドレインに設けたコンタクトホールＣ１を介してドレイン電極と成るドレインラインＤＬが電気的に接続されている。更に全面には、表面の凹凸を平坦にするため、例えば有機樹脂から成る平坦化膜ＰＬＮが形成されている。ＥＬ表示装置は、電流駆動なので、ＥＬ層が均一な膜厚でなければならない。膜厚が薄い部分で電流集中が発生するからである。従って少なくともこの形成領域は、かなりの平坦性が要求されるため、前記平坦化膜ＰＬＮが採用される。
【００１０】
次に、有機ＥＬ素子を駆動する第２のＴＦＴ４について図１０を参照して説明する。
【００１１】
前述した絶縁性基板１０上には、前記第１のゲート１１と同一材料の第２のゲート電極１５が設けられており、ゲート絶縁膜７を介して第２の能動層１６が設けられている。前述と同様に能動層の上にはストッパ絶縁膜１７が設けられている。
【００１２】
前記能動層１６には、ゲート電極１５上方に真性又は実質的に真性であるチャネルと、このチャネルの両側に、ｐ型不純物のソース領域及びドレイン領域が設けられｐ型チャネルＴＦＴを構成している。
【００１３】
そして全面には、前述した層間絶縁膜１４が形成されている。そしてコンタクトホールＣ２を介して駆動ラインＶＬが電気的に接続されている。更に全面には、前述した平坦化膜ＰＬＮが形成され、コンタクトホールＣ３によりソースが露出されている。そしてこのコンタクトホールを介してＩＴＯ（Indium Thin Oxide）から成る透明電極（有機ＥＬ素子の陽極）６が形成されている。
【００１４】
有機ＥＬ素子２０は、前記陽極６、ＭＴＤＡＴＡ（4,4-bis(3-methylphenylphenylamino)biphenyl）から成る第１ホール輸送層２１、及びＴＰＤ（4,4,4-tri s(3-methylphenylphenylamino)triphenylanine）からなる第２ホール輸送層２２、キナクリドン（Quinacridone）誘導体を含むＢｅｂｑ2（10-ベンゾ〔ｈ〕キノリノール−ベリリウム錯体）から成る発光層２３及びＢｅｂｑ2から成る電子輸送層２４からなる発光素子層ＥＭ、マグネシウム・インジウム合金から成る陰極２５がこの順番で積層形成された構造であり、有機ＥＬ素子の実質全面に設けられている。
【００１５】
有機ＥＬ素子の発光原理および動作は、陽極６から注入されたホールと、陰極２５から注入された電子とが発光層ＥＭの内部で再結合し、発光層ＥＭを形成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光層から光が放たれ、この光が透明な陽極から透明絶縁基板を介して外部へ放出されて発光する。
【００１６】
このように、第１のＴＦＴ１のソースＳから供給された電荷が保持容量８に蓄積され、第２のＴＦＴ４のゲート１５に印加され、その電圧に応じて有機ＥＬ素子を電流駆動し、発光する。
【００１７】
【発明が解決しようとする課題】
ところが、図８に示すように有機ＥＬ素子を駆動する駆動ラインＶＬは、表示画素領域外に設けた駆動電源入力端子Ｔに接続されており、そして縦に並んだ表示画素ごとに接続されて配置されている。そのため、駆動電源入力端子Ｔから遠ざかるにつれて駆動ラインＶＬの抵抗がその長さに応じて大きくなるので、駆動電源入力端子Ｔから遠い位置にある表示画素の有機ＥＬ素子には本来供給されるべき電流が供給されなくなり、表示が暗くなり、表示ムラが発生する欠点があった。
【００１８】
そこで本発明は、上記の従来の欠点に鑑みて為されたものであり、駆動ラインＶＬの抵抗による電源電流の低下を抑制し、本来供給されるべき電流がＥＬ素子に供給して、明るい表示を得ることができるＥＬ表示装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、前述したように各表示画素に位置する駆動ラインの抵抗をより均一にするもので、
第１、第２は、駆動ラインのそれぞれを、延在方向と交差する方向に設けると共に、駆動ラインと電気的に接続され、前記駆動ラインよりも下層の位置にバイパスラインを設けることで解決するものである。
【００２０】
例えば、ゲートラインが形成された層に、クロムで成るバイパスラインを設け、駆動ラインとコンタクトすれば、駆動ラインは、格子状に形成されたことになり、駆動電源入力端子から遠ざかっても、抵抗値の下がる割合は、従来のものよりも抑制される。
【００２１】
第３に、バイパスラインを、ゲートが形成された層、半導体膜が形成された層、または半導体膜と駆動ラインとの間に位置する絶縁層に形成する事で解決するものである。
【００２２】
駆動ラインとバイパスラインは、本来同層にて形成できるが、その分バイパスラインの配置面積を必要とする。しかしバイパスラインを駆動ラインの下層に置くことで、例えば陽極と重畳させることができる。しかも陽極とバイパスラインとの間には、かなり厚く絶縁層が形成されるため、寄生容量の問題も抑制される。
【００２３】
第４に、前述したようにバイパスラインの少なくとも一部を前記陽極と重畳させることで、バイパスラインの配置に依って拡大する表示領域の拡大化を抑制させることができる。また抑制させた分、他の構成要素を拡大させることもできる。
【００２４】
第５に、バイパスラインを、前記表示画素毎に形成し、前記駆動ラインとの重畳部にコンタクトを形成する事で解決するものである。
【００２５】
前述までは、バイパスラインは、少なくとも１本で効果がある。しかし表示画素毎にバイパスラインが無いと、その有無により表示画素のムラがやはり発生する。ここでは、これを更に抑制する。
【００２６】
第６に、本発明は、ボトムゲート型構造でも、トップゲート型構造でも実現できる。
【００２７】
【発明の実施の形態】
本発明のＥＬ表示装置について説明する。図１は、ＥＬ表示装置の表示画素を平面図で示したもので、点線で囲まれ点でハッチングした領域は、ゲート材料で形成された領域、実線で囲まれハッチングされていない部分は、Ｐ−Ｓｉ層、実線で囲まれ斜め点でハッチングした部分は、透明電極材料で成る部分である。更に実線で囲まれ斜め線でハッチングされた部分が、Ａｌを主材料とする金属材料で形成された部分である。
【００２８】
図２は、図１のＡ−Ａ線断面図であり、図３は、Ｂ−Ｂ線断面図である。更に図４は、その等価回路図である。尚図４に於いて点線で囲まれた部分は、表示画素領域を示す。
【００２９】
なお、本実施の形態においては、第１、第２のＴＦＴ１、４ともに、ボトムゲート型のＴＦＴを採用しており、能動層としてｐ−Ｓｉ膜を用いている。またゲート電極１１、１５は、ダブルゲート構造である。
【００３０】
では、図１〜図３を参照し、有機ＥＬ表示装置を具体的に説明していく。
【００３１】
まず、少なくとも表面が絶縁性を有する透明基板１０がある。本実施の形態では、ＥＬ素子を水分から保護するため、メタルキャップ（カン）がＥＬ材料を封止するように上面に設置されている。尚、図においてメタルキャップは省略をした。このメタルキャップが設置されているため発光光は、前記透明基板１０から取り出すため、基板１０は、透明である必要があるが、発光光を上方から取り出す場合は、透明である必要はない。ここでは、ガラスや合成樹脂などから成る透明基板１０を採用している。
【００３２】
この透明基板１０の上には、図１の一表示画素の上側辺に沿って、左右にゲートラインＧＬが設けられ、下側辺にはバイパスラインＢＬが左右に延在されている。また保持容量８の下層電極として作用する保持容量電極２が設けられると共に、この保持容量電極２をお互いにつなぐため、保持容量ラインＣＬが左右に延在されている。これら両ラインＧＬ、ＣＬは、同層でなるため、点でハッチングしてある。また材料としては、上層にＰ−Ｓｉを採用する理由からＣｒやＴａ等の高融点金属が採用される。ここでは、約１０００〜２０００ÅのＣｒがスパッタリングにて形成されている。またパターニングの際は、ステップカバレージが考慮され、側辺はテーパー形状に加工されている。
【００３３】
続いて、全面にはゲート絶縁膜７と半導体層が積層されて形成されている。ここでは、前記ゲート絶縁膜７、能動層１２、１６および保持容量８の上層電極である容量電極３の材料であるａ−Ｓｉも含めてプラズマＣＶＤで形成されている。具体的には、下層より約５００ÅのＳｉ窒化膜、約１３００ÅのＳｉ酸化膜および約５００Åのａ−Ｓｉが連続プラズマＣＶＤで形成される。
【００３４】
このａ−Ｓｉは、約４００度の窒素雰囲気中で脱水素アニールが行われ、その後、エキシマレーザによりＰ−Ｓｉ化される。また符号１３、１７は、Ｓｉ酸化膜から成るストッパ絶縁膜であり、能動層１２、１６のイオン注入時のマスクとなる。第１のＴＦＴ１は、このストッパ絶縁膜１３をマスクにしてＰ（リン）イオンが注入され、Ｎチャンネル型のソース、ドレインが形成され、第２のＴＦＴ４は、Ｂ（ボロン）イオンが注入されてＰチャンネル型のソース、ドレインが形成されている。
【００３５】
また図１のように、ホトリソグラフィ技術によりパターニングされている。つまり第１のＴＦＴ１のＰ−Ｓｉ層は、ゲートラインＧＬとドレインラインＤＬの左上交差部の下方で、ドレインラインＤＬと重畳し、ゲート電極１１の上層を延在した後、保持容量電極２と重畳する容量電極３として延在されている。またこの容量電極３は、第２のＴＦＴ４のゲート電極１５と電気的に接続するために用いられる接続配線３０右端の下層に延在される。一方、第２のＴＦＴ４のＰ−Ｓｉ層は、右側の駆動ラインＶＬの下層から第２のゲート電極１５の上を延在し、透明電極から成る陽極６の下層に延在されている。
【００３６】
そして全面には、層間絶縁膜１４が形成されている。この層間絶縁膜１４は、下から約１０００ÅのＳｉ酸化膜、約３０００ÅのＳｉ窒化膜、１０００ÅのＳｉ酸化膜の三層構造が連続ＣＶＤで形成されている。この層間絶縁膜は、少なくとも一層有れば良い。膜厚もこれに限らない。
【００３７】
次に、層間絶縁膜１４の上層には、図１の斜め線でハッチングしたドレインラインＤＬ、駆動ラインＶＬおよび接続配線３０が形成される。当然コンタクトが形成され、ドレインラインＤＬと第１のＴＦＴ１の半導体層とのコンタクト孔Ｃ１、駆動ラインＶＬと第２のＴＦＴ４の半導体層とのコンタクト孔Ｃ２、接続配線３０と容量電極３とのコンタクト孔Ｃ４は、それぞれの半導体層が露出されている。また接続配線３０と第２のゲート電極１５のコンタクト孔Ｃ５、本発明の特徴となる駆動ラインＶＬとバイパスラインＢＬのコンタクト孔Ｃ６は、前述のコンタクト孔とは異なり、ゲート絶縁膜が余分に積層されているため、更にエッチングされＣｒが露出されている。このライン材料は、下層に１０００ÅのＭｏ、上層に７０００ÅのＡｌが積層された構造であり、Ｍｏは、バリア層である。尚コンタクト孔Ｃ３は、後述する。
【００３８】
更に約２〜３μｍの平坦化膜ＰＬＮが全面に形成されている。この平坦化膜ＰＬＮの採用の理由の一つとして、従来例でも述べた有機ＥＬ用の膜にある。この膜は、第１のホール輸送層２１、第２ホール輸送層２２、発光層２３及び電子輸送層２４から成る。またホール輸送層は、一層から構成されても良い。従って、有機層が非常に薄い膜の積層体である。またＥＬ素子は、電流駆動であるため、これらの膜厚が極めて均一に形成されないと、膜厚の薄い部分を介して電流が大量に流れ、その部分にひときわ輝く輝点が発生すると同時に、このポイントは、有機膜の劣化を発生し、最悪の場合破壊に至る。従って、この破壊を防止するには、陽極６を含む全面ができるだけ平坦である必要があり、ここではアクリル系の液状樹脂が塗布され、硬化後は平坦になる。もちろんこの平坦化膜ＰＬＮは、これに限らない事は言うまでもない。
【００３９】
ここでは、陽極６と第２のＴＦＴ４のソースが接続されるため、平坦化膜ＰＬＮおよび層間絶縁膜１４が開口され、第２の能動層１６が露出されたコンタクト孔Ｃ３が形成されている。
【００４０】
更に少なくとも陽極６上には、ＥＬ素子を構成する有機膜が形成されている。まず陽極６の上には、
ＭＴＤＡＴＡ（4,4-bis(3-methylphenylphenylamino)biphenyl）から成る第１ホール輸送層２１、
及びＴＰＤ（4,4,4-tris(3-methylphenylpheny lamino)triphenylanine）からなる第２ホール輸送層２２、
キナクリドン（Quinacridone）誘導体を含むＢｅｂｑ2（10-ベンゾ〔ｈ〕キノリノール−ベリリウム錯体）から成る発光層２３及びＢｅｂｑ2から成る電子輸送層２４からなる発光素子層ＥＭ、
マグネシウム・インジウム合金、ＡｌとＴｉの合金またはＬｉＦ等から成る陰極２５がこの順番で積層形成された構造である。有機層の膜厚は、前述してあるのでそれを参照。また、陰極２５はＡｌとＴｉの合金を採用し、その膜厚は１０００〜２０００Åである。
【００４１】
ここで陽極６は、画素毎にパターニングされる必要があるが、陽極６の上の膜は、構造により区別される。
▲１▼：陽極６から陰極２５まで画素毎にパターニングされる第１の構造
▲２▼：▲１▼に於いて、陰極２５は、パターニングされず、実質的に表示領域全域にベタで形成される第２の構造。
▲３▼：陽極６だけが図１の様に画素毎にパターニングされ、陽極の上層から陰極までは、表示領域全域に励精された前記ベタ構造の第３の構造。
【００４２】
ただし、陰極６は、わざわざパターニングすることもないので一般には全面ベタ構造を採用している。また図面では、陽極６と陰極２５が短絡してる如く図示されているが、ＥＬ素子の有機膜は、陽極６周辺も含み完全に覆われているので短絡は防止されている。これは従来例でも同じである。また陽極６のエッジをカバーするように、平坦化膜ＰＬＮの上に更に別の平坦化膜が形成されても良い。
【００４３】
更に、表示領域のＥＬ層、または全てのＥＬ層をカバーするメタルキャップが形成されている。ＥＬ層は、水を吸湿すると劣化し、水の浸入に対して保護が必要となるからである。従ってＥＬ層を劣化させず、耐湿性の高い膜、例えば樹脂膜でキャップの代用としても良いし、更にこの上にメタルキャップをしても良い。
【００４４】
有機ＥＬ素子の発光原理および動作は、陽極６から注入されたホールと、陰極２５から注入された電子とが発光層ＥＭの内部で再結合し、発光層ＥＭを形成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光層から光が放たれ、この光が透明な陽極から透明絶縁基板を介して外部へ放出されて発光する。
【００４５】
本発明の特徴は、バイパスラインＢＬにある。
【００４６】
図４の等価回路からも明らかなように、駆動ラインＶＬは、点線で囲んだ表示領域内において、列方向に延在しており、列方向の各表示画素に接続されて駆動電流を供給している。この表示領域は、非常な長さになり、解決しようとする課題の欄にも述べたように抵抗分が発生するが、行方向に延在させたバイパスラインＢＬと接続させることで、隣接する表示画素には同電位の電圧が印加されることになる。また電流も格子状に形成された駆動ラインＶＬ及びバイパスラインＢＬにより色々な方向から供給されることになり、各表示画素に設けられた有機ＥＬ素子に本来供給すべき電流を供給することができるので、前述した抵抗分による表示劣化、表示の明るさの低下を防止することができる。
【００４７】
また図３のバイパスラインＢＬの様に、ゲートが形成された層に形成すれば、矢印で示す方向に移動が可能となる。つまり図１の陽極６とゲートラインＧＬとの間に形成されたバイパスラインＢＬを見て説明すれば、バイパスラインＢＬは、陽極６と少なくとも一部を重畳させることができ、重畳させることにより、バイパスラインＢＬを配置することによる面積増大を抑制することができる。またゲートラインＧＬと陽極６の間には、ゲート絶縁膜７と層間絶縁膜１４および平坦化膜ＰＬＮが介在されるので、この間に発生する寄生容量は、殆ど無視することができる。
【００４８】
またバイパスラインＢＬの位置は、駆動ラインＶＬよりも下層に位置すれば良く、図５、図６に他の例を説明する。
【００４９】
図５は、バイパスラインＢＬがゲート絶縁膜７の上に形成されるものである。ここで工程を簡略化する場合は、Ｐ−Ｓｉで構成されるが、前述した高融点金属でも良い。
【００５０】
図６は、バイパスラインＢＬが層間絶縁膜の層間に形成されたもので、ここではＰ−Ｓｉが形成された後であるので、製造工程の温度上昇もそれほど厳しくないため、バイパスラインＢＬは、Ａｌを主成分とする材料や高融点金属材料、Ｐ−Ｓｉを採用できる。層間絶縁膜は、下層からＳｉ酸化膜、Ｓｉ窒化膜、Ｓｉ酸化膜が形成されるので、これらの間に前記バイパスラインＢＬを配置することができる。もちろん陽極との重畳も可能である。しかし上層に配置するに従い、寄生容量の増大は免れない。尚層間絶縁膜１４内に形成される点線は、層間の界面を示すものである。
【００５１】
更にバイパスラインＢＬの挿入本数について述べる。つまり図４において、バイパスラインＢＬの本数は、少なくとも1本形成されれば、抵抗の減少は抑制できる。しかし各画素毎に配置すれば、抵抗の分布、電圧の分布が更に均一となり本来流れる電流、すなわち発光すべき輝度をより忠実に再現させることができる。
【００５２】
以上、ボトムゲート型構造で説明してきたが、本発明は、トップゲート型構造でも採用できる。トップゲート型ＴＦＴの場合は、透明基板上には、例えばＰ−Ｓｉから成る能動層、ゲート絶縁膜、ゲート、層間絶縁膜、メタル配線が積層され（この上層はボトムゲート型構造と実質同じ構造）るため、透明基板上では、Ｃｒや高融点金属で、ゲート絶縁膜の上には前記Ａｌ材料、高融点金属材料で、配線が形成できる。
【００５３】
最後に、表示画素領域の外側に配置されるバイパスラインＢＬ０について述べる。図４で、一番外側の実線は、ＥＬ表示装置の外形であり、太い実線は駆動電源と接続されたバイパスラインＢＬ０で、更にその下に示す矩形は、駆動回路が形成された領域である。つまり表示領域から透明基板の外形までの形態を模式的に示している。ここで駆動回路はＰ−Ｓｉで作り込まれている。図からも判るようにドレインラインＤＬは、駆動回路形成領域で回路と接続されて一端終結しており、駆動回路形成領域と外形の間は、ドレインラインＤＬが形成されていない。従ってドレインラインＤＬとの交差もなく図のようにバイパスラインＢＬ０が左右に太く延在できるスペースを有している。しかもバイパスラインＢＬ０は、ドレインラインＤＬまたは駆動ラインＶＬと同層で形成でき、Ａｌを主成分とする材料で配線が形成できる。従ってバイパスラインＢＬ０自身の抵抗を大きく低下させることができ、駆動ラインＶＬの抵抗値をより低下させることができると同時に安定した電圧を供給できる。
【００５４】
上述の実施の形態においては、半導体膜としてｐ−Ｓｉ膜を用いたが、微結晶シリコン膜又は非晶質シリコン膜等の半導体膜を用いても良い。
【００５５】
更に、上述の実施の形態においては、有機ＥＬ表示装置について説明したが、本発明はそれに限定されるものではなく、発光層が無機材料から成る無機ＥＬ表示装置にも適用が可能であり、同様の効果が得られる。
【００５６】
【発明の効果】
以上の説明からも明らかなように、第１に、駆動ラインのそれぞれを、延在方向と交差する方向に設け、駆動ラインと電気的に接続され、前記駆動ラインよりも下層の位置にバイパスラインを設けることで、駆動ラインは、格子状に形成されたことになり、駆動電源入力端子から遠ざかっても、抵抗値の下がる割合は、従来のものよりも抑制させる事ができる。
【００５７】
また駆動ラインとバイパスラインは、本来同層にて形成できるが、その分バイパスラインの配置面積を必要とする。しかしバイパスラインを駆動ラインの下層に置くことで、例えば陽極と重畳させることができる。しかも陽極とバイパスラインとの間には、かなり厚く絶縁層が形成されるため、寄生容量の問題も抑制される。
【００５８】
更には、前述したようにバイパスラインの少なくとも一部を前記陽極と重畳させることで、バイパスラインの配置に依って拡大する表示領域の拡大化を抑制させることができる。また抑制させた分、他の構成要素を拡大させることもできる。
【００５９】
また、バイパスラインを、前記表示画素毎に形成し、前記駆動ラインとの重畳部にコンタクトを形成する事で、各表示画素のムラをより抑制させることができる。
【００６０】
従って、駆動ラインの長さによる抵抗の増大を低減し、本来供給されるべき電流を各表示画素のＥＬ素子に供給することができ、暗い表示になることを防止することができるＥＬ表示装置を得ることができると同時に、ＥＬ表示領域の拡大化も抑止することができる。
【図面の簡単な説明】
【図１】本発明のＥＬ表示装置の表示画素の平面図である。
【図２】図１のＡ−Ａ線の断面図である。
【図３】図１のＢ−Ｂ線の断面図である。
【図４】本発明のＥＬ表示装置の等価回路図である。
【図５】図３のバイパスラインＢＬの配置位置を説明する図である。
【図６】図３のバイパスラインＢＬの配置位置を説明する図である。
【図７】従来のＥＬ表示装置の表示画素の平面図である。
【図８】従来のＥＬ表示装置の等価回路図である。
【図９】図７のＡ−Ａ線の断面図である。
【図１０】図７のＢ−Ｂ線の断面図である。
【符号の説明】
１ 第１のＴＦＴ
２ 保持容量電極
３ 容量電極
４ 第２のＴＦＴ
６ 陽極
７ ゲート絶縁膜
８ 保持容量
１４ 層間絶縁膜
２０ ＥＬ素子
ＧＬ ゲートライン
ＤＬ ドレインライン
ＣＬ 保持容量ライン
ＶＬ 駆動ラインＶＬ
ＢＬ バイパスラインＢＬ
【発明の属する技術分野】
本発明は、エレクトロルミネッセンス素子及び薄膜トランジスタを備えたエレクトロルミネッセンス表示装置に関する。
【０００２】
【従来の技術】
近年、エレクトロルミネッセンス（Electro Luminescence：以下、「ＥＬ」と称する。）素子を用いたＥＬ表示装置が、ＣＲＴやＬＣＤに代わる表示装置として注目されており、例えば、そのＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する。）を備えたＥＬ表示装置の研究開発も進められている。
【０００３】
図７に有機ＥＬ表示装置の表示画素を示し、図８に有機ＥＬ表示装置の等価回路図を示す。また、図９に図７のＡ−Ａ線に沿った断面図を示し、図１０に図７のＢ−Ｂ線に沿った断面図を示す。
【０００４】
図に示すように、ゲートラインＧＬとドレインラインＤＬとに囲まれた領域に表示画素が形成されている。両信号線の交点付近にはスイッチング素子である第１のＴＦＴ１が備えられており、そのＴＦＴ１のソースは、保持容量電極２と容量を構成する容量電極３を兼ねるとともに、有機ＥＬ素子を駆動する第２のＴＦＴ４のゲート５に接続されている。第２のＴＦＴ４のソースは有機ＥＬ素子の陽極６に接続され、他方のドレインは有機ＥＬ素子を駆動する駆動ラインＶＬに接続されている。
【０００５】
また、前記保持容量電極２はクロム等から成っており、上層のゲート絶縁膜７を介して第１のＴＦＴ１のソースと一体の容量電極３と重畳し、前記ゲート絶縁膜７を誘電体層として電荷を蓄積している。この保持容量８は、第２のＴＦＴ４のゲート５に印加される電圧を保持している。
【０００６】
続いて、スイッチング用の第１のＴＦＴ１について図７と図９を参照しながら説明する。
【０００７】
まず石英ガラス、無アルカリガラス等からなる透明な絶縁性基板１０上に、クロム（Ｃｒ）、モリブデン（Ｍｏ）などの高融点金属からなる第１のゲート電極１１が設けられている。この第１のゲート電極１１は、図７のようにゲートラインＧＬと一体で例えば左右に複数本並行に延在されている。また図９の第１のゲート電極１１の右隣には、第１のゲート電極１１と同一工程で作られた保持容量電極２が形成されている。この保持容量電極２は、図７の様に容量を構成するため、第１のＴＦＴ１と第２のＴＦＴ４の間で、拡大された部分を有し、これらは左右に延在された保持容量ラインＣＬと一体で構成されている。
【０００８】
続いて、ゲート絶縁膜７を介して多結晶シリコン（ｐ−Ｓｉと称する。）膜からなる第１の能動層１２が形成されている。この能動層１２は、ＬＤＤ（Lightly Doped Drain）構造が採用されている。即ち、ゲートの両側に低濃度領域が設けられ、更に外側には、高濃度のソース領域及びドレイン領域が設けられている。前記能動層１２の上には、ストッパ絶縁膜１３が設けられている。このストッパ絶縁膜１３は、能動層１２へのイオン注入阻止膜であり、ここではＳｉ酸化膜から成る。
【０００９】
そして、ゲート絶縁膜７、能動層１２及びストッパ絶縁膜１３上には、例えば、順にＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜が積層された層間絶縁膜１４が設けられ、ドレインに設けたコンタクトホールＣ１を介してドレイン電極と成るドレインラインＤＬが電気的に接続されている。更に全面には、表面の凹凸を平坦にするため、例えば有機樹脂から成る平坦化膜ＰＬＮが形成されている。ＥＬ表示装置は、電流駆動なので、ＥＬ層が均一な膜厚でなければならない。膜厚が薄い部分で電流集中が発生するからである。従って少なくともこの形成領域は、かなりの平坦性が要求されるため、前記平坦化膜ＰＬＮが採用される。
【００１０】
次に、有機ＥＬ素子を駆動する第２のＴＦＴ４について図１０を参照して説明する。
【００１１】
前述した絶縁性基板１０上には、前記第１のゲート１１と同一材料の第２のゲート電極１５が設けられており、ゲート絶縁膜７を介して第２の能動層１６が設けられている。前述と同様に能動層の上にはストッパ絶縁膜１７が設けられている。
【００１２】
前記能動層１６には、ゲート電極１５上方に真性又は実質的に真性であるチャネルと、このチャネルの両側に、ｐ型不純物のソース領域及びドレイン領域が設けられｐ型チャネルＴＦＴを構成している。
【００１３】
そして全面には、前述した層間絶縁膜１４が形成されている。そしてコンタクトホールＣ２を介して駆動ラインＶＬが電気的に接続されている。更に全面には、前述した平坦化膜ＰＬＮが形成され、コンタクトホールＣ３によりソースが露出されている。そしてこのコンタクトホールを介してＩＴＯ（Indium Thin Oxide）から成る透明電極（有機ＥＬ素子の陽極）６が形成されている。
【００１４】
有機ＥＬ素子２０は、前記陽極６、ＭＴＤＡＴＡ（4,4-bis(3-methylphenylphenylamino)biphenyl）から成る第１ホール輸送層２１、及びＴＰＤ（4,4,4-tri s(3-methylphenylphenylamino)triphenylanine）からなる第２ホール輸送層２２、キナクリドン（Quinacridone）誘導体を含むＢｅｂｑ2（10-ベンゾ〔ｈ〕キノリノール−ベリリウム錯体）から成る発光層２３及びＢｅｂｑ2から成る電子輸送層２４からなる発光素子層ＥＭ、マグネシウム・インジウム合金から成る陰極２５がこの順番で積層形成された構造であり、有機ＥＬ素子の実質全面に設けられている。
【００１５】
有機ＥＬ素子の発光原理および動作は、陽極６から注入されたホールと、陰極２５から注入された電子とが発光層ＥＭの内部で再結合し、発光層ＥＭを形成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光層から光が放たれ、この光が透明な陽極から透明絶縁基板を介して外部へ放出されて発光する。
【００１６】
このように、第１のＴＦＴ１のソースＳから供給された電荷が保持容量８に蓄積され、第２のＴＦＴ４のゲート１５に印加され、その電圧に応じて有機ＥＬ素子を電流駆動し、発光する。
【００１７】
【発明が解決しようとする課題】
ところが、図８に示すように有機ＥＬ素子を駆動する駆動ラインＶＬは、表示画素領域外に設けた駆動電源入力端子Ｔに接続されており、そして縦に並んだ表示画素ごとに接続されて配置されている。そのため、駆動電源入力端子Ｔから遠ざかるにつれて駆動ラインＶＬの抵抗がその長さに応じて大きくなるので、駆動電源入力端子Ｔから遠い位置にある表示画素の有機ＥＬ素子には本来供給されるべき電流が供給されなくなり、表示が暗くなり、表示ムラが発生する欠点があった。
【００１８】
そこで本発明は、上記の従来の欠点に鑑みて為されたものであり、駆動ラインＶＬの抵抗による電源電流の低下を抑制し、本来供給されるべき電流がＥＬ素子に供給して、明るい表示を得ることができるＥＬ表示装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、前述したように各表示画素に位置する駆動ラインの抵抗をより均一にするもので、
第１、第２は、駆動ラインのそれぞれを、延在方向と交差する方向に設けると共に、駆動ラインと電気的に接続され、前記駆動ラインよりも下層の位置にバイパスラインを設けることで解決するものである。
【００２０】
例えば、ゲートラインが形成された層に、クロムで成るバイパスラインを設け、駆動ラインとコンタクトすれば、駆動ラインは、格子状に形成されたことになり、駆動電源入力端子から遠ざかっても、抵抗値の下がる割合は、従来のものよりも抑制される。
【００２１】
第３に、バイパスラインを、ゲートが形成された層、半導体膜が形成された層、または半導体膜と駆動ラインとの間に位置する絶縁層に形成する事で解決するものである。
【００２２】
駆動ラインとバイパスラインは、本来同層にて形成できるが、その分バイパスラインの配置面積を必要とする。しかしバイパスラインを駆動ラインの下層に置くことで、例えば陽極と重畳させることができる。しかも陽極とバイパスラインとの間には、かなり厚く絶縁層が形成されるため、寄生容量の問題も抑制される。
【００２３】
第４に、前述したようにバイパスラインの少なくとも一部を前記陽極と重畳させることで、バイパスラインの配置に依って拡大する表示領域の拡大化を抑制させることができる。また抑制させた分、他の構成要素を拡大させることもできる。
【００２４】
第５に、バイパスラインを、前記表示画素毎に形成し、前記駆動ラインとの重畳部にコンタクトを形成する事で解決するものである。
【００２５】
前述までは、バイパスラインは、少なくとも１本で効果がある。しかし表示画素毎にバイパスラインが無いと、その有無により表示画素のムラがやはり発生する。ここでは、これを更に抑制する。
【００２６】
第６に、本発明は、ボトムゲート型構造でも、トップゲート型構造でも実現できる。
【００２７】
【発明の実施の形態】
本発明のＥＬ表示装置について説明する。図１は、ＥＬ表示装置の表示画素を平面図で示したもので、点線で囲まれ点でハッチングした領域は、ゲート材料で形成された領域、実線で囲まれハッチングされていない部分は、Ｐ−Ｓｉ層、実線で囲まれ斜め点でハッチングした部分は、透明電極材料で成る部分である。更に実線で囲まれ斜め線でハッチングされた部分が、Ａｌを主材料とする金属材料で形成された部分である。
【００２８】
図２は、図１のＡ−Ａ線断面図であり、図３は、Ｂ−Ｂ線断面図である。更に図４は、その等価回路図である。尚図４に於いて点線で囲まれた部分は、表示画素領域を示す。
【００２９】
なお、本実施の形態においては、第１、第２のＴＦＴ１、４ともに、ボトムゲート型のＴＦＴを採用しており、能動層としてｐ−Ｓｉ膜を用いている。またゲート電極１１、１５は、ダブルゲート構造である。
【００３０】
では、図１〜図３を参照し、有機ＥＬ表示装置を具体的に説明していく。
【００３１】
まず、少なくとも表面が絶縁性を有する透明基板１０がある。本実施の形態では、ＥＬ素子を水分から保護するため、メタルキャップ（カン）がＥＬ材料を封止するように上面に設置されている。尚、図においてメタルキャップは省略をした。このメタルキャップが設置されているため発光光は、前記透明基板１０から取り出すため、基板１０は、透明である必要があるが、発光光を上方から取り出す場合は、透明である必要はない。ここでは、ガラスや合成樹脂などから成る透明基板１０を採用している。
【００３２】
この透明基板１０の上には、図１の一表示画素の上側辺に沿って、左右にゲートラインＧＬが設けられ、下側辺にはバイパスラインＢＬが左右に延在されている。また保持容量８の下層電極として作用する保持容量電極２が設けられると共に、この保持容量電極２をお互いにつなぐため、保持容量ラインＣＬが左右に延在されている。これら両ラインＧＬ、ＣＬは、同層でなるため、点でハッチングしてある。また材料としては、上層にＰ−Ｓｉを採用する理由からＣｒやＴａ等の高融点金属が採用される。ここでは、約１０００〜２０００ÅのＣｒがスパッタリングにて形成されている。またパターニングの際は、ステップカバレージが考慮され、側辺はテーパー形状に加工されている。
【００３３】
続いて、全面にはゲート絶縁膜７と半導体層が積層されて形成されている。ここでは、前記ゲート絶縁膜７、能動層１２、１６および保持容量８の上層電極である容量電極３の材料であるａ−Ｓｉも含めてプラズマＣＶＤで形成されている。具体的には、下層より約５００ÅのＳｉ窒化膜、約１３００ÅのＳｉ酸化膜および約５００Åのａ−Ｓｉが連続プラズマＣＶＤで形成される。
【００３４】
このａ−Ｓｉは、約４００度の窒素雰囲気中で脱水素アニールが行われ、その後、エキシマレーザによりＰ−Ｓｉ化される。また符号１３、１７は、Ｓｉ酸化膜から成るストッパ絶縁膜であり、能動層１２、１６のイオン注入時のマスクとなる。第１のＴＦＴ１は、このストッパ絶縁膜１３をマスクにしてＰ（リン）イオンが注入され、Ｎチャンネル型のソース、ドレインが形成され、第２のＴＦＴ４は、Ｂ（ボロン）イオンが注入されてＰチャンネル型のソース、ドレインが形成されている。
【００３５】
また図１のように、ホトリソグラフィ技術によりパターニングされている。つまり第１のＴＦＴ１のＰ−Ｓｉ層は、ゲートラインＧＬとドレインラインＤＬの左上交差部の下方で、ドレインラインＤＬと重畳し、ゲート電極１１の上層を延在した後、保持容量電極２と重畳する容量電極３として延在されている。またこの容量電極３は、第２のＴＦＴ４のゲート電極１５と電気的に接続するために用いられる接続配線３０右端の下層に延在される。一方、第２のＴＦＴ４のＰ−Ｓｉ層は、右側の駆動ラインＶＬの下層から第２のゲート電極１５の上を延在し、透明電極から成る陽極６の下層に延在されている。
【００３６】
そして全面には、層間絶縁膜１４が形成されている。この層間絶縁膜１４は、下から約１０００ÅのＳｉ酸化膜、約３０００ÅのＳｉ窒化膜、１０００ÅのＳｉ酸化膜の三層構造が連続ＣＶＤで形成されている。この層間絶縁膜は、少なくとも一層有れば良い。膜厚もこれに限らない。
【００３７】
次に、層間絶縁膜１４の上層には、図１の斜め線でハッチングしたドレインラインＤＬ、駆動ラインＶＬおよび接続配線３０が形成される。当然コンタクトが形成され、ドレインラインＤＬと第１のＴＦＴ１の半導体層とのコンタクト孔Ｃ１、駆動ラインＶＬと第２のＴＦＴ４の半導体層とのコンタクト孔Ｃ２、接続配線３０と容量電極３とのコンタクト孔Ｃ４は、それぞれの半導体層が露出されている。また接続配線３０と第２のゲート電極１５のコンタクト孔Ｃ５、本発明の特徴となる駆動ラインＶＬとバイパスラインＢＬのコンタクト孔Ｃ６は、前述のコンタクト孔とは異なり、ゲート絶縁膜が余分に積層されているため、更にエッチングされＣｒが露出されている。このライン材料は、下層に１０００ÅのＭｏ、上層に７０００ÅのＡｌが積層された構造であり、Ｍｏは、バリア層である。尚コンタクト孔Ｃ３は、後述する。
【００３８】
更に約２〜３μｍの平坦化膜ＰＬＮが全面に形成されている。この平坦化膜ＰＬＮの採用の理由の一つとして、従来例でも述べた有機ＥＬ用の膜にある。この膜は、第１のホール輸送層２１、第２ホール輸送層２２、発光層２３及び電子輸送層２４から成る。またホール輸送層は、一層から構成されても良い。従って、有機層が非常に薄い膜の積層体である。またＥＬ素子は、電流駆動であるため、これらの膜厚が極めて均一に形成されないと、膜厚の薄い部分を介して電流が大量に流れ、その部分にひときわ輝く輝点が発生すると同時に、このポイントは、有機膜の劣化を発生し、最悪の場合破壊に至る。従って、この破壊を防止するには、陽極６を含む全面ができるだけ平坦である必要があり、ここではアクリル系の液状樹脂が塗布され、硬化後は平坦になる。もちろんこの平坦化膜ＰＬＮは、これに限らない事は言うまでもない。
【００３９】
ここでは、陽極６と第２のＴＦＴ４のソースが接続されるため、平坦化膜ＰＬＮおよび層間絶縁膜１４が開口され、第２の能動層１６が露出されたコンタクト孔Ｃ３が形成されている。
【００４０】
更に少なくとも陽極６上には、ＥＬ素子を構成する有機膜が形成されている。まず陽極６の上には、
ＭＴＤＡＴＡ（4,4-bis(3-methylphenylphenylamino)biphenyl）から成る第１ホール輸送層２１、
及びＴＰＤ（4,4,4-tris(3-methylphenylpheny lamino)triphenylanine）からなる第２ホール輸送層２２、
キナクリドン（Quinacridone）誘導体を含むＢｅｂｑ2（10-ベンゾ〔ｈ〕キノリノール−ベリリウム錯体）から成る発光層２３及びＢｅｂｑ2から成る電子輸送層２４からなる発光素子層ＥＭ、
マグネシウム・インジウム合金、ＡｌとＴｉの合金またはＬｉＦ等から成る陰極２５がこの順番で積層形成された構造である。有機層の膜厚は、前述してあるのでそれを参照。また、陰極２５はＡｌとＴｉの合金を採用し、その膜厚は１０００〜２０００Åである。
【００４１】
ここで陽極６は、画素毎にパターニングされる必要があるが、陽極６の上の膜は、構造により区別される。
▲１▼：陽極６から陰極２５まで画素毎にパターニングされる第１の構造
▲２▼：▲１▼に於いて、陰極２５は、パターニングされず、実質的に表示領域全域にベタで形成される第２の構造。
▲３▼：陽極６だけが図１の様に画素毎にパターニングされ、陽極の上層から陰極までは、表示領域全域に励精された前記ベタ構造の第３の構造。
【００４２】
ただし、陰極６は、わざわざパターニングすることもないので一般には全面ベタ構造を採用している。また図面では、陽極６と陰極２５が短絡してる如く図示されているが、ＥＬ素子の有機膜は、陽極６周辺も含み完全に覆われているので短絡は防止されている。これは従来例でも同じである。また陽極６のエッジをカバーするように、平坦化膜ＰＬＮの上に更に別の平坦化膜が形成されても良い。
【００４３】
更に、表示領域のＥＬ層、または全てのＥＬ層をカバーするメタルキャップが形成されている。ＥＬ層は、水を吸湿すると劣化し、水の浸入に対して保護が必要となるからである。従ってＥＬ層を劣化させず、耐湿性の高い膜、例えば樹脂膜でキャップの代用としても良いし、更にこの上にメタルキャップをしても良い。
【００４４】
有機ＥＬ素子の発光原理および動作は、陽極６から注入されたホールと、陰極２５から注入された電子とが発光層ＥＭの内部で再結合し、発光層ＥＭを形成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光層から光が放たれ、この光が透明な陽極から透明絶縁基板を介して外部へ放出されて発光する。
【００４５】
本発明の特徴は、バイパスラインＢＬにある。
【００４６】
図４の等価回路からも明らかなように、駆動ラインＶＬは、点線で囲んだ表示領域内において、列方向に延在しており、列方向の各表示画素に接続されて駆動電流を供給している。この表示領域は、非常な長さになり、解決しようとする課題の欄にも述べたように抵抗分が発生するが、行方向に延在させたバイパスラインＢＬと接続させることで、隣接する表示画素には同電位の電圧が印加されることになる。また電流も格子状に形成された駆動ラインＶＬ及びバイパスラインＢＬにより色々な方向から供給されることになり、各表示画素に設けられた有機ＥＬ素子に本来供給すべき電流を供給することができるので、前述した抵抗分による表示劣化、表示の明るさの低下を防止することができる。
【００４７】
また図３のバイパスラインＢＬの様に、ゲートが形成された層に形成すれば、矢印で示す方向に移動が可能となる。つまり図１の陽極６とゲートラインＧＬとの間に形成されたバイパスラインＢＬを見て説明すれば、バイパスラインＢＬは、陽極６と少なくとも一部を重畳させることができ、重畳させることにより、バイパスラインＢＬを配置することによる面積増大を抑制することができる。またゲートラインＧＬと陽極６の間には、ゲート絶縁膜７と層間絶縁膜１４および平坦化膜ＰＬＮが介在されるので、この間に発生する寄生容量は、殆ど無視することができる。
【００４８】
またバイパスラインＢＬの位置は、駆動ラインＶＬよりも下層に位置すれば良く、図５、図６に他の例を説明する。
【００４９】
図５は、バイパスラインＢＬがゲート絶縁膜７の上に形成されるものである。ここで工程を簡略化する場合は、Ｐ−Ｓｉで構成されるが、前述した高融点金属でも良い。
【００５０】
図６は、バイパスラインＢＬが層間絶縁膜の層間に形成されたもので、ここではＰ−Ｓｉが形成された後であるので、製造工程の温度上昇もそれほど厳しくないため、バイパスラインＢＬは、Ａｌを主成分とする材料や高融点金属材料、Ｐ−Ｓｉを採用できる。層間絶縁膜は、下層からＳｉ酸化膜、Ｓｉ窒化膜、Ｓｉ酸化膜が形成されるので、これらの間に前記バイパスラインＢＬを配置することができる。もちろん陽極との重畳も可能である。しかし上層に配置するに従い、寄生容量の増大は免れない。尚層間絶縁膜１４内に形成される点線は、層間の界面を示すものである。
【００５１】
更にバイパスラインＢＬの挿入本数について述べる。つまり図４において、バイパスラインＢＬの本数は、少なくとも1本形成されれば、抵抗の減少は抑制できる。しかし各画素毎に配置すれば、抵抗の分布、電圧の分布が更に均一となり本来流れる電流、すなわち発光すべき輝度をより忠実に再現させることができる。
【００５２】
以上、ボトムゲート型構造で説明してきたが、本発明は、トップゲート型構造でも採用できる。トップゲート型ＴＦＴの場合は、透明基板上には、例えばＰ−Ｓｉから成る能動層、ゲート絶縁膜、ゲート、層間絶縁膜、メタル配線が積層され（この上層はボトムゲート型構造と実質同じ構造）るため、透明基板上では、Ｃｒや高融点金属で、ゲート絶縁膜の上には前記Ａｌ材料、高融点金属材料で、配線が形成できる。
【００５３】
最後に、表示画素領域の外側に配置されるバイパスラインＢＬ０について述べる。図４で、一番外側の実線は、ＥＬ表示装置の外形であり、太い実線は駆動電源と接続されたバイパスラインＢＬ０で、更にその下に示す矩形は、駆動回路が形成された領域である。つまり表示領域から透明基板の外形までの形態を模式的に示している。ここで駆動回路はＰ−Ｓｉで作り込まれている。図からも判るようにドレインラインＤＬは、駆動回路形成領域で回路と接続されて一端終結しており、駆動回路形成領域と外形の間は、ドレインラインＤＬが形成されていない。従ってドレインラインＤＬとの交差もなく図のようにバイパスラインＢＬ０が左右に太く延在できるスペースを有している。しかもバイパスラインＢＬ０は、ドレインラインＤＬまたは駆動ラインＶＬと同層で形成でき、Ａｌを主成分とする材料で配線が形成できる。従ってバイパスラインＢＬ０自身の抵抗を大きく低下させることができ、駆動ラインＶＬの抵抗値をより低下させることができると同時に安定した電圧を供給できる。
【００５４】
上述の実施の形態においては、半導体膜としてｐ−Ｓｉ膜を用いたが、微結晶シリコン膜又は非晶質シリコン膜等の半導体膜を用いても良い。
【００５５】
更に、上述の実施の形態においては、有機ＥＬ表示装置について説明したが、本発明はそれに限定されるものではなく、発光層が無機材料から成る無機ＥＬ表示装置にも適用が可能であり、同様の効果が得られる。
【００５６】
【発明の効果】
以上の説明からも明らかなように、第１に、駆動ラインのそれぞれを、延在方向と交差する方向に設け、駆動ラインと電気的に接続され、前記駆動ラインよりも下層の位置にバイパスラインを設けることで、駆動ラインは、格子状に形成されたことになり、駆動電源入力端子から遠ざかっても、抵抗値の下がる割合は、従来のものよりも抑制させる事ができる。
【００５７】
また駆動ラインとバイパスラインは、本来同層にて形成できるが、その分バイパスラインの配置面積を必要とする。しかしバイパスラインを駆動ラインの下層に置くことで、例えば陽極と重畳させることができる。しかも陽極とバイパスラインとの間には、かなり厚く絶縁層が形成されるため、寄生容量の問題も抑制される。
【００５８】
更には、前述したようにバイパスラインの少なくとも一部を前記陽極と重畳させることで、バイパスラインの配置に依って拡大する表示領域の拡大化を抑制させることができる。また抑制させた分、他の構成要素を拡大させることもできる。
【００５９】
また、バイパスラインを、前記表示画素毎に形成し、前記駆動ラインとの重畳部にコンタクトを形成する事で、各表示画素のムラをより抑制させることができる。
【００６０】
従って、駆動ラインの長さによる抵抗の増大を低減し、本来供給されるべき電流を各表示画素のＥＬ素子に供給することができ、暗い表示になることを防止することができるＥＬ表示装置を得ることができると同時に、ＥＬ表示領域の拡大化も抑止することができる。
【図面の簡単な説明】
【図１】本発明のＥＬ表示装置の表示画素の平面図である。
【図２】図１のＡ−Ａ線の断面図である。
【図３】図１のＢ−Ｂ線の断面図である。
【図４】本発明のＥＬ表示装置の等価回路図である。
【図５】図３のバイパスラインＢＬの配置位置を説明する図である。
【図６】図３のバイパスラインＢＬの配置位置を説明する図である。
【図７】従来のＥＬ表示装置の表示画素の平面図である。
【図８】従来のＥＬ表示装置の等価回路図である。
【図９】図７のＡ−Ａ線の断面図である。
【図１０】図７のＢ−Ｂ線の断面図である。
【符号の説明】
１ 第１のＴＦＴ
２ 保持容量電極
３ 容量電極
４ 第２のＴＦＴ
６ 陽極
７ ゲート絶縁膜
８ 保持容量
１４ 層間絶縁膜
２０ ＥＬ素子
ＧＬ ゲートライン
ＤＬ ドレインライン
ＣＬ 保持容量ライン
ＶＬ 駆動ラインＶＬ
ＢＬ バイパスラインＢＬ
Claims (11)
- 陽極と陰極との間に発光層を有するＥＬ素子と、
半導体膜からなる能動層のドレインが前記ＥＬ素子の駆動ラインに電気的に接続され、前記能動層のソースが前記ＥＬ素子に電気的に接続された薄膜トランジスタと、
を備えた表示画素を基板上にマトリクス状に配列して成るＥＬ表示装置であり、
前記駆動ラインと交差する方向に延在され、且つ前記駆動ラインと電気的に接続され、前記駆動ラインと前記基板との間に設けられたバイパスラインを有する事を特徴とするＥＬ表示装置。 - 陽極と陰極との間に発光層を有するＥＬ素子と、
半導体膜から成る能動層のドレインがドレインラインに接続され、ゲートがゲートラインにそれぞれ接続された第１の薄膜トランジスタと、
前記半導体膜からなる能動層のドレインが前記ＥＬ素子の駆動ラインに接続され、ゲートが前記第１の薄膜トランジスタのソースに電気的に接続され、ソースが前記ＥＬ素子に接続された第２の薄膜トランジスタと、
を備えた表示画素を基板上にマトリクス状に配列して成るＥＬ表示装置であり、
前記駆動ラインと交差する方向に延在され、且つ前記駆動ラインと電気的に接続され、前記駆動ラインと前記基板との間に設けられたバイパスラインを有する事を特徴とするＥＬ表示装置。 - 前記バイパスラインは、前記ゲートが形成された層に形成される請求項２に記載のＥＬ表示装置。
- 前記バイパスラインは、前記半導体膜が形成された層に形成される請求項２に記載のＥＬ表示装置。
- 前記バイパスラインは、前記半導体膜と前記駆動ラインとの間に位置する絶縁層の層間に形成される請求項２に記載のＥＬ表示装置。
- 前記バイパスラインは、前記ゲートラインと同時に形成し、高融点金属で形成される請求項３に記載のＥＬ表示装置。
- 前記バイパスラインは、前記半導体膜、もしくは、高融点金属で形成される請求項４に記載のＥＬ表示装置。
- 前記バイパスラインは、高融点金属もしくはアルミを主成分とする材料もしくは半導体膜で形成される請求項５に記載のＥＬ表示装置。
- 前記バイパスラインは、少なくとも一部が前記陽極と重畳して成る請求項１または請求項２に記載のＥＬ表示装置。
- 前記バイパスラインは、前記表示画素毎に形成され、前記駆動ラインとの重畳部には前記表示画素毎にコンタクトが形成される請求項１または請求項２に記載のＥＬ表示装置。
- 前記薄膜トランジスタは、トップゲート型構造からなる請求項１または請求項２に記載のＥＬ表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27708499A JP4117985B2 (ja) | 1999-09-29 | 1999-09-29 | Ｅｌ表示装置 |
| US09/510,853 US6724149B2 (en) | 1999-02-24 | 2000-02-23 | Emissive display device and electroluminescence display device with uniform luminance |
| US10/748,928 US7009345B2 (en) | 1999-02-24 | 2003-12-30 | Emissive display device and electroluminescence display device with uniform luminance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27708499A JP4117985B2 (ja) | 1999-09-29 | 1999-09-29 | Ｅｌ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001100654A JP2001100654A (ja) | 2001-04-13 |
| JP4117985B2 true JP4117985B2 (ja) | 2008-07-16 |
Family
ID=17578566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27708499A Expired - Lifetime JP4117985B2 (ja) | 1999-02-24 | 1999-09-29 | Ｅｌ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4117985B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP4637873B2 (ja) * | 2000-05-12 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| TW554637B (en) * | 2000-05-12 | 2003-09-21 | Semiconductor Energy Lab | Display device and light emitting device |
| JP3743387B2 (ja) * | 2001-05-31 | 2006-02-08 | ソニー株式会社 | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法 |
| JP4000515B2 (ja) | 2002-10-07 | 2007-10-31 | セイコーエプソン株式会社 | 電気光学装置、マトリクス基板、及び電子機器 |
| US7710019B2 (en) | 2002-12-11 | 2010-05-04 | Samsung Electronics Co., Ltd. | Organic light-emitting diode display comprising auxiliary electrodes |
| KR101058096B1 (ko) * | 2004-04-01 | 2011-08-24 | 삼성전자주식회사 | 표시패널과, 이의 제조방법 및 이를 갖는 표시장치 |
| KR100642491B1 (ko) * | 2003-12-26 | 2006-11-02 | 엘지.필립스 엘시디 주식회사 | 유기전계발광 소자 |
| KR100592273B1 (ko) * | 2004-05-20 | 2006-06-22 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치 |
| KR101315791B1 (ko) | 2004-12-06 | 2013-10-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR100698697B1 (ko) * | 2004-12-09 | 2007-03-23 | 삼성에스디아이 주식회사 | 발광표시장치 및 그의 제조방법 |
| JP4715197B2 (ja) * | 2004-12-27 | 2011-07-06 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4661557B2 (ja) * | 2005-11-30 | 2011-03-30 | セイコーエプソン株式会社 | 発光装置および電子機器 |
| JP4606450B2 (ja) * | 2007-11-05 | 2011-01-05 | 株式会社日立製作所 | 表示装置 |
| JP2009157156A (ja) * | 2007-12-27 | 2009-07-16 | Sony Corp | 画素回路および表示装置 |
| CN101983397B (zh) * | 2008-03-31 | 2013-07-24 | 夏普株式会社 | 面发光显示装置 |
| JP5223538B2 (ja) * | 2008-08-21 | 2013-06-26 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP5365605B2 (ja) * | 2008-09-22 | 2013-12-11 | カシオ計算機株式会社 | 発光装置の駆動方法 |
| JP4883143B2 (ja) * | 2008-09-22 | 2012-02-22 | カシオ計算機株式会社 | 発光装置 |
| JP6077280B2 (ja) | 2011-11-29 | 2017-02-08 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP5686122B2 (ja) * | 2012-08-24 | 2015-03-18 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| US9941489B2 (en) | 2014-09-01 | 2018-04-10 | Samsung Display Co., Ltd. | Organic light emitting diode display device and manufacturing method thereof |
| KR101968666B1 (ko) * | 2014-09-01 | 2019-04-15 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102526110B1 (ko) | 2016-04-12 | 2023-04-27 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| CN117642789A (zh) * | 2022-06-30 | 2024-03-01 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
-
1999
- 1999-09-29 JP JP27708499A patent/JP4117985B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001100654A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4117985B2 (ja) | Ｅｌ表示装置 | |
| KR100358315B1 (ko) | Ｅｌ 표시 장치 | |
| KR100354640B1 (ko) | Ｅｌ 표시 장치 | |
| US7009345B2 (en) | Emissive display device and electroluminescence display device with uniform luminance | |
| KR100354639B1 (ko) | Ｅｌ 표시 장치 | |
| US6940214B1 (en) | Electroluminescence display device | |
| JP3203227B2 (ja) | 表示装置の製造方法 | |
| US11056509B2 (en) | Display device having a plurality of thin-film transistors with different semiconductors | |
| KR101671038B1 (ko) | 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법 | |
| US8841832B2 (en) | Organic light emitting diode display having improved strength by preventing the exfoliation of a sealant | |
| KR101685716B1 (ko) | 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법 | |
| JP2001109395A (ja) | Ｅｌ表示装置 | |
| JP3691313B2 (ja) | 表示装置 | |
| JP2000242196A (ja) | エレクトロルミネッセンス表示装置 | |
| JP4488557B2 (ja) | Ｅｌ表示装置 | |
| KR20100076603A (ko) | 유기전계 발광소자 및 이의 제조 방법 | |
| JP2007114726A (ja) | 有機エレクトロルミネッセンス表示装置 | |
| US20200243630A1 (en) | Organic el display device and manufacturing method for organic el display device | |
| KR101552985B1 (ko) | 유기전계발광 표시장치와 그 제조방법 | |
| JP4530450B2 (ja) | Ｅｌ表示装置 | |
| JP2004134356A (ja) | エレクトロルミネッセンス表示装置 | |
| JP4278244B2 (ja) | Ｅｌ表示装置 | |
| KR20070084770A (ko) | 유기 발광 다이오드 디스플레이 장치 및 그 제조 방법 | |
| JP2003255858A (ja) | 表示装置 | |
| US20240023384A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041119 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080422 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4117985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |