TWI681446B - 製造場效電晶體的方法、製造揮發性半導體記憶元件的方法、製造非揮發性半導體記憶元件的方法、製造顯示元件的方法、製造影像顯示裝置的方法及製造系統的方法 - Google Patents

製造場效電晶體的方法、製造揮發性半導體記憶元件的方法、製造非揮發性半導體記憶元件的方法、製造顯示元件的方法、製造影像顯示裝置的方法及製造系統的方法 Download PDF

Info

Publication number
TWI681446B
TWI681446B TW106108357A TW106108357A TWI681446B TW I681446 B TWI681446 B TW I681446B TW 106108357 A TW106108357 A TW 106108357A TW 106108357 A TW106108357 A TW 106108357A TW I681446 B TWI681446 B TW I681446B
Authority
TW
Taiwan
Prior art keywords
insulating layer
gate insulating
passivation layer
layer
oxide
Prior art date
Application number
TW106108357A
Other languages
English (en)
Other versions
TW201810390A (zh
Inventor
曾根雄司
植田尚之
中村有希
安部由希子
松本真二
早乙女遼一
新江定憲
草柳嶺秀
Original Assignee
日商理光股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商理光股份有限公司 filed Critical 日商理光股份有限公司
Publication of TW201810390A publication Critical patent/TW201810390A/zh
Application granted granted Critical
Publication of TWI681446B publication Critical patent/TWI681446B/zh

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明揭露一種製造場效電晶體的方法，該場效電晶體包括一閘極絕緣層、一主動層以及一鈍化層。該方法包括：一第一程序，用於形成該閘極絕緣層；以及一第二程序，用於形成該鈍化層。該第一程序以及該第二程序的至少其中之一包括：形成一第一氧化物，該第一氧化物包括一鹼土金屬以及鎵、鈧、釔及鑭系元素的至少其中之一；以及使用一第一溶液蝕刻該第一氧化物，該第一溶液包括鹽酸、草酸、硝酸、磷酸、乙酸、硫酸以及雙氧水的至少其中之一。

Description

製造場效電晶體的方法、製造揮發性半導體記憶元件的方法、製造非揮發性半導體記憶元件的方法、製造顯示元件的方法、製造影像顯示裝置的方法及製造系統的方法
本發明涉及一種製造場效電晶體(Field Effect Transistor,FET)的方法、製造揮發性半導體記憶元件的方法、製造非揮發性半導體記憶元件的方法、製造顯示元件的方法、製造影像顯示裝置的方法及製造系統的方法。
FET為一種半導體裝置類型，FET藉由施加電壓至閘極電極以依據通道的電場提供用於電子或電洞之流動的閘極，以控制源極電極與汲極電極之間的電流。
因為FET的特性，FET被用於開關元件以及放大元件。因為FET顯示小閘極電流以及具有平坦的外型，相對於雙極性電晶體，FET可輕易地被製造或者整合。因此，在用於電子裝置中之積體電路中，FET已經是無可取代的元件。
傳統上，廣泛使用矽製絕緣層，以作為FET的閘極絕緣層。然而，近年來，在對於FET之更先進整合以及低能耗的需求增加下，已經 研究出一種形成閘極絕緣層的技術，該技術實施一種所謂的高k絕緣薄膜，該高k絕緣薄膜所具有的介電常數遠高於矽製絕緣層。例如，已經揭露一種FET以及一種半導體記憶體，其具有由包括鹼土金屬以及選自鎵(Ga)、鈧(Sc)、釔(Y)以及鑭系元素之元素的氧化物所形成的閘極絕緣層(請見，例如，日本待審專利公開第2011-151370號)。
此外，包括鹼土金屬以及稀土元素(例如，Sc、Y、鑭系元素)的氧化物具有可靠的阻障表現。因此，已經揭露一種FET，其具有由包括鹼土金屬以及稀土元素之氧化物所形成的鈍化層(請見，例如，日本待審專利公開第2015-111653號)。
本發明之一態樣提供一種製造FET的方法，該FET包括一閘極絕緣層、一主動層以及一鈍化層。該方法包括：一第一程序，用於形成該閘極絕緣層；以及一第二程序，用於形成該鈍化層。該第一程序以及該第二程序的至少其中之一包括：形成一第一氧化物，該第一氧化物包括一鹼土金屬以及鎵、鈧、釔及鑭系元素的至少其中之一；以及使用一第一溶液蝕刻該第一氧化物，該第一溶液包括鹽酸、草酸、硝酸、磷酸、乙酸、硫酸以及雙氧水的至少其中之一。
10、10A、10B、10C、50、110、110A、110B、110C、110D、110E、110F、110G、120、810、820、840‧‧‧場效電晶體
11、21、51、61、71、91、121、321‧‧‧基板
12、52、62、72、92、103、124、G‧‧‧閘極電極
13、23、53、63、73、123、351‧‧‧閘極絕緣層
14、58、64、96、125、S‧‧‧源極電極
15、59、65、97、126、D‧‧‧汲極電極
16、66、98、122‧‧‧主動層
17、27A、111、112、113、114、115、128‧‧‧鈍化層
17a、27、41a、42a、170a‧‧‧第一鈍化層
17b、37、41b、42b、170b‧‧‧第二鈍化層
20‧‧‧第一場效電晶體
22、322‧‧‧第一閘極電極
24、325‧‧‧第一源極電極
25、327‧‧‧第一汲極電極
26、329‧‧‧第一主動層
30‧‧‧第二場效電晶體
32、323‧‧‧第二閘極電極
34、326‧‧‧第二源極電極
35、328‧‧‧第二汲極電極
36、330‧‧‧第二主動層
43、57、127‧‧‧層間絕緣薄膜
45、712‧‧‧陰極
54‧‧‧閘極側壁絕緣薄膜
55、75、107、122a‧‧‧源極區域
56、76、108、122b‧‧‧汲極區域
60、70‧‧‧揮發性半導體記憶元件
67、82‧‧‧第一電容電極
68、81‧‧‧電容介電層
69、80‧‧‧第二電容電極
74、106‧‧‧閘極側壁絕緣薄膜
77‧‧‧第一層間絕緣薄膜
78‧‧‧位元線電極
79‧‧‧第二層間絕緣薄膜
90、100‧‧‧非揮發性半導體記憶元件
13a、93、102、130a‧‧‧第一閘極絕緣層
94、105‧‧‧浮動閘極電極
13b、95、104、130b‧‧‧第二閘極絕緣層
130、170‧‧‧絕緣層
150、150A、150B、150C、200、200A‧‧‧有機電致發光顯示元件
210、320、730‧‧‧驅動電路
220‧‧‧層間絕緣薄膜
220x、220y、220z‧‧‧穿孔
230、350、750‧‧‧有機電致發光元件
231‧‧‧下部電極
232‧‧‧有機電致發光層
233‧‧‧上部電極
240‧‧‧隔牆
250‧‧‧密封層
260‧‧‧黏合層
270‧‧‧對向絕緣基板
300、310‧‧‧遮罩
352‧‧‧有機電致發光層
500‧‧‧電視裝置
501‧‧‧主控制裝置
503‧‧‧調諧器
504‧‧‧類比數位轉換器
505‧‧‧解調電路
506‧‧‧傳輸流解碼器
511‧‧‧聲音解碼器
512‧‧‧數位類比轉換器
513‧‧‧聲音輸出電路
514‧‧‧揚聲器
521‧‧‧影像解碼器
522‧‧‧影像-螢幕上選項合成電路
523‧‧‧影像輸出電路
524‧‧‧影像顯示裝置
525‧‧‧螢幕上選項描繪電路
531‧‧‧記憶體
532‧‧‧操作裝置
541‧‧‧驅動器介面
542‧‧‧硬碟裝置
543‧‧‧光碟裝置
551‧‧‧紅外線光接收器
552‧‧‧通訊控制裝置
610‧‧‧天線
620‧‧‧遙控傳送機
700‧‧‧螢幕
702、703‧‧‧顯示元件
710‧‧‧顯示器
714‧‧‧陽極
740‧‧‧有機電致發光薄膜層
742‧‧‧電子傳輸層
744‧‧‧發光層
746‧‧‧電洞傳輸層
760、830‧‧‧電容器
762、772‧‧‧配對電極
770‧‧‧液晶元件
780‧‧‧顯示控制裝置
782‧‧‧影像資料處理電路
784‧‧‧掃描線驅動電路
786‧‧‧資料線驅動電路
X0、X1、X2、X3、...、Xn-2、Xn-1‧‧‧掃描線
Y0、Y1、Y2、Y3、...、Ym-1‧‧‧資料線
Y0i、Y1i、Y2i、Y3i、...、Ym-1i‧‧‧電流供應線
第1圖為顯示依據第一實施例之FET的範例的剖面圖；第2A圖至第2D圖為顯示依據第一實施例之製造FET的步驟的範例的(第一)圖式；第3A圖至第3C圖為顯示依據第一實施例之製造FET的步驟的範例的(第二)圖式；第4A圖至第4C圖為顯示依據第一實施例之修飾製造FET的範例的剖面圖；第5圖為顯示依據第二實施例之FET的範例的剖面圖；第6圖為用於描述依據第三實施例之有機電致發光顯示元件的配置以及依據第三實施例之製造有機電致發光顯示元件的方法的剖面圖； 第7圖為用於描述依據第三實施例之修飾之有機電致發光顯示元件的配置以及依據第三實施例之修飾製造有機電致發光顯示元件的方法的剖面圖；第8圖為用於描述依據第四實施例之FET的配置以及依據第四實施例之製造FET的方法的剖面圖；第9圖為用於描述依據第五實施例之揮發性半導體記憶元件的配置以及依據第五實施例之製造揮發性半導體記憶元件的方法的剖面圖；第10圖為用於描述依據第六實施例之揮發性半導體記憶元件的配置以及依據第六實施例之製造揮發性半導體記憶元件的方法的剖面圖；第11圖為用於描述依據第七實施例之非揮發性半導體記憶元件的配置以及依據第七實施例之製造非揮發性半導體記憶元件的方法的剖面圖；第12圖為用於描述依據第八實施例之非揮發性半導體記憶元件的配置以及依據第八實施例之製造非揮發性半導體記憶元件的方法的剖面圖；第13圖為說明依據第九實施例之FET的剖面圖；第14A圖及第14B圖為說明依據第九實施例之製造FET的步驟的範例的(第一)圖式；第15A圖至第15C圖為說明依據第九實施例之製造FET的步驟的範例的(第二)圖式；第16A圖至第16C圖為說明依據第九實施例之修飾之FET範例的剖面圖；第17圖為說明依據第十實施例之FET範例的剖面圖；第18A圖至第18D圖為說明依據第十實施例之製造FET的步驟的範例的(第一)圖式；第19A圖至第19C圖為說明依據第十實施例之製造FET的步驟的範例的(第二)圖式；第20A圖至第20C圖為說明依據第十實施例之修飾之FET範例的剖面圖；第21A圖及第21B圖為說明依據第十一實施例之有機EL顯示元件的配置以及依據第十一實施例之製造有機EL顯示元件的方法的(第一)剖面圖； 第22A圖及第22B圖為說明依據第十一實施例之有機EL顯示元件的配置以及依據第十一實施例之製造有機EL顯示元件的方法的(第二)剖面圖；第23圖為說明依據第十二實施例之電視裝置的配置的方塊圖；第24圖為描述依據第十二實施例之電視裝置的(第一)圖式；第25圖為描述依據第十二實施例之電視裝置的(第二)圖式；第26圖為描述依據第十二實施例之電視裝置的(第三)圖式；第27圖為描述依據第十二實施例之顯示元件的圖式；第28圖為描述依據第十二實施例之有機EL元件的圖式；第29圖為描述依據第十二實施例之電視裝置的(第四)圖式；第30圖為描述依據第十二實施例之另一顯示元件的(第一)圖式；第31圖為描述依據第十二實施例之另一顯示元件的(第二)圖式；第32圖為說明在偏壓溫度加壓(Bias Temperature Stress，BTS)測試前後之Vgs-Ids特性之改變的圖式；以及第33圖為說明臨界電壓的偏移(△Vth)與加壓時間的關係的圖式。
對於用於在包括鹼土金屬以及選自鎵(Ga)、鈧(Sc)、釔(Y)以及鑭系元素之元素的氧化物上執行圖案化的方法，已經在日本待審專利公開第2011-151370號中揭露一種乾式蝕刻的光刻程序。然而，乾式蝕刻在危險氣體的使用、對環境造成危害、所需裝置的成本等方面是較不佳的。因此，在圖案化執行方面，一種濕式蝕刻的光刻程序是較佳的。
此外，藉由氫氟酸製之蝕刻劑的使用，要在廣用為閘極絕緣層以及鈍化層的矽製絕緣層(例如，SiO2以及SiON)上執行濕式蝕刻是可能的。然而，並沒有任何關於成功地用於在包括鹼土金屬以及稀土金屬的氧化物上執行濕式蝕刻之溶液的報告。因此，在閘極絕緣層或者鈍化層是由包括鹼土金屬以及選自Ga、Sc、Y以及鑭系元素之元素的氧化物所形成的情形時，在光刻程序中以濕式蝕刻執行圖案化是困難的。
因此，在用於製造具有由包括鹼土金屬以及選自Ga、Sc、Y以及鑭系元素之元素的氧化物所形成的閘極絕緣層或者鈍化層的FET的 程序中，較佳的是閘極絕緣層或者鈍化層在光刻程序中以濕式蝕刻形成。
本發明的目的在於：在由包括鹼土金屬以及Ga、Sc、Y以及鑭系元素的至少其中之一的第一氧化物所形成的一層上，以製造具有由該第一氧化物所形成之閘極絕緣層以及/或者鈍化層之FET的方法，藉由濕式蝕刻的使用以執行圖案化。
依據本發明所揭露的技術，在由包括鹼土金屬以及Ga、Sc、Y以及鑭系元素的至少其中之一的第一氧化物所形成的一層上，以製造具有由該第一氧化物所形成之閘極絕緣層以及/或者鈍化層之FET的方法，藉由濕式蝕刻的使用以執行圖案化是可能的。
以下之說明藉由參考所附圖式而描述本發明的實施例。在各個圖式中，相同的元件會使用相同的元件符號，以省略重複描述。
本發明的發明人發現：藉由使第一溶液(該第一溶液包括鹽酸、草酸、硝酸、磷酸、乙酸、硫酸以及雙氧水的至少其中之一)接觸第一氧化物(該第一氧化物包括元素A(亦即，鹼土金屬)與元素B(亦即，Ga、Sc、Y以及鑭系元素的至少其中之一))，可以在第一氧化物上執行蝕刻。以下之各個實施例會使發明人之以上知識成立。
(第一實施例) [FET的配置]
第1圖為顯示依據第一實施例之FET的範例的剖面圖。依據第1圖，FET 10為底部閘極/底部接觸FET，該FET 10包括：基板11；閘極電極12；閘極絕緣層13；源極電極14；汲極電極15；主動層16；以及鈍化層17。應注意的是，FET 10為依據本發明之半導體裝置的典型範例。
此外，依據本發明的鈍化層為至少具有使主動層(例如，半導體層)隔離/免於環境中溼氣、氧氣、氫氣等之功能的一層。此外，不僅適用於主動層，鈍化層可具有保護FET之其他構件(例如，閘極絕緣層、源極電極、汲極電極、閘極電極等)之功能。依據本發明之鈍化層的其中一個功能在於保護FET(或者至少FET的一部分)免於形成在FET上複數層的材料或者在於保護FET(或者至少FET的一部分)免於形成該等層的程序。
此外，即使鈍化層在物理上與FET的其他構件藉由例如， 電致發光元件等而分離，不論鈍化層形成於何處，FET的鈍化層被視為FET的構件的其中之一。亦即，例如，在形成電致發光元件等之後所形成的鈍化層以及形成以鄰近於層間絕緣層等的鈍化層被視為FET的鈍化層。
此外，鈍化層可稱為保護層。
FET 10包括：閘極電極12，形成在具有絕緣特性的基板11上；以及閘極絕緣層13，形成以覆蓋閘極電極12。此外，源極電極14及汲極電極15形成在閘極絕緣層13上，以及主動層16形成以部分地覆蓋源極電極14及汲極電極15。源極電極14及汲極電極15藉由主動層16而以預定距離形成，主動層16會作為通道區域。此外，鈍化層17形成在覆蓋閘極絕緣層13上，以覆蓋源極電極14、汲極電極15及主動層16。以下之說明進一步描述FET 10之各個構件。
應注意的是，在第一實施例中，因為方便的緣故，鈍化層17所形成之FET 10的表面被稱為在頂側上或者在一側上，而基板11所形成之FET 10的表面被稱為在底側上或者在另一側上。此外，各元件之面對鈍化層17的表面被稱為頂部表面或者一表面，而各元件之面對基板11的表面被稱為底部表面或者另一表面。應注意的是，FET 10可以顛倒使用，或者可以以任意的預定角度設置。此外，平面視角為從基板11之頂部表面之法線方向的位置看向物體的視角。此外，平面形狀為從基板11之頂部表面之法線方向的位置看向物體的形狀。
對於基板11的形狀、配置及尺寸，並無特定限制，以及基板11的形狀、配置及尺寸可依據需求而被適當地選擇。對於基板11的材料，並無特定限制，以及基板11的材料可依據需求而被適當地選擇。例如，基板11的材料可為玻璃製材料、陶製材料、塑膠製材料、薄膜製材料等。
對於玻璃製材料，並無特定限制，以及玻璃製材料可依據需求而被適當地選擇。例如，玻璃製材料可為無鹼玻璃、矽玻璃等。此外，對於塑膠製材料及薄膜製材料，並無特定限制，以及塑膠製材料及薄膜製材料可依據需求而被適當地選擇。例如，塑膠製材料及薄膜製材料可為聚碳酸酯(PC)、聚亞醯胺(PI)、聚對苯二甲酸乙二醇酯(PET)、聚對荼二甲酸乙二酯(PEN)等。
閘極電極12形成在基板11的預定區域上。閘極電極12為 施加有閘極電壓的電極。對於閘極電極12的材料，並無特定限制，以及閘極電極12的材料可依據需求而被適當地選擇。例如，閘極電極12的材料可為鋁(Al)、鉑(Pt)、鈀(Pd)、金(Au)、銀(Ag)、銅(Cu)、鋅(Zn)、鎳(Ni)、鉻(Cr)、鉭(Ta)、鉬(Mo)、鈦(Ti)等的金屬，或者可為以上金屬的合金或者包括以上金屬的混合材料等。此外，閘極電極12的材料可為導電氧化物，例如，氧化銦、氧化鋅、氧化錫、氧化鎵或者氧化鈮，以及可為以上導電氧化物的複合物或者包括以上導電氧化物的混合材料等。此外，閘極電極12的材料可為有機導體，例如，聚二氧乙基噻吩(PEDOT)、聚苯胺(PANI)等。對於閘極電極12的平均厚度，並無特定限制，以及閘極電極12的平均厚度可依據需求而被適當地選擇。然而，較佳的薄膜厚度是在大於10nm至小於1μm的範圍內，更佳的薄膜厚度是在大於50nm至小於300nm的範圍內。
閘極絕緣層13為設置在閘極電極12與主動層16之間的一層，以使閘極電極12絕緣於主動層16。對於閘極絕緣層13的平均厚度，並無特定限制，以及閘極絕緣層13的平均厚度可依據需求而被適當地選擇。然而，較佳的薄膜厚度是在大於50nm至小於3μm的範圍內，更佳的薄膜厚度是在大於100nm至小於1μm的範圍內。
源極電極14及汲極電極15形成在閘極絕緣層13上。源極電極14及汲極電極15形成以分離預定距離。源極電極14及汲極電極15為用於使電流通過的電極，以響應於閘極電極12之閘極電壓的施加。應注意的是，將源極電極14及汲極電極15連接的導線可以與源極電極14及汲極電極15形成在相同層上。
對於源極電極14及汲極電極15的材料，並無特定限制，以及源極電極14及汲極電極15的材料可依據需求而被適當地選擇。例如，源極電極14及汲極電極15的材料可為鋁(Al)、鉑(Pt)、鈀(Pd)、金(Au)、銀(Ag)、銅(Cu)、鋅(Zn)、鎳(Ni)、鉻(Cr)、鉭(Ta)、鉬(Mo)、鈦(Ti)等的金屬，或者可為以上金屬的合金或者包括以上金屬的混合材料等。
此外，源極電極14及汲極電極15的材料可為導電氧化物，例如，氧化銦、氧化鋅、氧化錫、氧化鎵或者氧化鈮，以及可為以上導電 氧化物的複合物或者包括以上導電氧化物的混合材料等。此外，源極電極14及汲極電極15的材料可為有機導體，例如，聚二氧乙基噻吩(PEDOT)、聚苯胺(PANI)。對於源極電極14及汲極電極15的平均厚度，並無特定限制，以及源極電極14及汲極電極15的平均厚度可依據需求而被適當地選擇。然而，較佳的薄膜厚度是在大於10nm至小於1μm的範圍內，更佳的薄膜厚度是在大於50nm至小於300nm的範圍內。
主動層16形成在閘極絕緣層13上，以部分地覆蓋源極電極14及汲極電極15。在源極電極14與汲極電極15之間的主動層16會作為通道區域。對於主動層16的平均厚度，並無特定限制，以及主動層16的平均厚度可依據需求而被適當地選擇。然而，較佳的薄膜厚度是在大於5nm至小於1μm的範圍內，更佳的薄膜厚度是在大於10nm至小於0.5μm的範圍內。
對於主動層16的材料，並無特定限制，以及主動層16的材料可依據需求而被適當地選擇。例如，主動層16的材料可為氧化物半導體，例如，多晶矽(p-Si)、非晶矽(a-Si)或者In-Ga-Zn-O，以及可為有機半導體，例如，並五苯(pentacene)。在上述材料中，在閘極絕緣層13及第一鈍化層17的邊界的穩定性方面，較佳的是氧化物半導體。
鈍化層17形成在閘極絕緣層13上，以覆蓋源極電極14、汲極電極15及主動層16。對於鈍化層17的平均厚度，並無特定限制，以及鈍化層17的平均厚度可依據需求而被適當地選擇。然而，較佳的薄膜厚度是在大於50nm至小於3μm的範圍內，更佳的薄膜厚度是在大於100nm至小於1μm的範圍內。應注意的是，雖然在第1圖中鈍化層17的平面形狀對應至閘極絕緣層13的平面形狀，鈍化層17的平面形狀並不限於此。例如，鈍化層17的平面形狀可小於閘極絕緣層13之平面形狀。此外，鈍化層17的平面形狀可大於閘極絕緣層13的平面形狀，以使鈍化層17覆蓋閘極絕緣層13之側邊表面。
閘極絕緣層13及鈍化層17的至少其中之一是由氧化物所形成的。以下實施例中所使用的氧化物(以下將稱為「第一氧化物」)包括A群組元素(亦即，鹼土金屬)以及B群組元素(亦即，Ga、Sc、Y以及鑭系元素的至少其中之一)，以及如果需要的話可包括其他元素。包括於第 一氧化物中之鹼土金屬可為一種類型，以及可為兩種類型或者更多種類型。
鹼土金屬可為鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)以及鐳(Ra)。
鑭系元素可為鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)以及鎦(Lu)。
第一氧化物較佳為順電非晶氧化物。順電非晶氧化物在大氣中是穩定的，以及在大組成範圍中可平穩地形成非晶結構。然而，第一氧化物可部分地包括晶狀材料。
對於增進電晶體的特性方面，閘極絕緣層13較佳由順電材料所形成，以在電晶體的轉移特性方面降低遲滯(hysteresis)。除了在特定的情形(例如，電晶體被使用為記憶體等)，遲滯的存在通常對於具有開關特性之電晶體的裝置是不佳的。
順電材料是一種並非壓電材料、焦電材料或者鐵電材料的介電材料。換言之，順電材料是一種介電材料，其並非由壓力所偏極或者在外部電廠不存在下並非本質上偏極的。此外，為了外觀特性，壓電材料、焦電材料以及鐵電材料應該是晶狀的。亦即，由非晶材料所形成的閘極絕緣層13只能是順電的。
鹼土金屬氧化物會輕易地環境中之溼氣、二氧化碳等反應，以及輕易地轉換為氫氧化物或者碳酸鹽。因此，鹼土金屬氧化物本身不適用於施加至電子裝置。此外，簡單的氧化物(例如，Ga、Sc、Y以及鑭系元素)輕易地結晶，這會產生洩漏電流方面的問題。然而，包括A群組元素(亦即，鹼土金屬)以及B群組元素(亦即，Ga、Sc、Y以及鑭系元素的至少其中之一)的第一氧化物可以在大組成範圍中於大氣中平穩地形成順電非晶薄膜，因此其適用於閘極絕緣層13。
Ce具有四之原子價，這在鑭系元素中是特別的，以及在與鹼土金屬結合時會形成具有鈣鈦礦(Perovskite)結構的晶體。因此，B群組元素最好不為Ce，用以獲得非晶相。
相較於鈣鈦礦結構的晶體，雖然在包括鹼土金屬以及Ga的氧化物中可存在尖晶石(Spinel)結構等的晶相，但這樣的晶體僅在高溫(亦 即，通常高於攝氏1000度)中沉積。此外，因為對於包括鹼土金屬以及Sc、Y或者鑭系元素之氧化物的穩定晶相的存在並沒有被發現，即使在高溫中執行後續步驟，來自非晶相的晶體沉積也幾乎不發生。此外，對於包括鹼土金屬以及Ga、Sc、Y或者鑭系元素的氧化物，當氧化物是由三種以上的金屬元素所構成時，非晶相會更穩定。
在產生高介電常數材料方面，例如Ba、Sr、Lu以及La的元素的組成比例較佳要增加。此外，因為第一氧化物具有對於環境中之溼氣、氧氣等可靠的阻障表現，第一氧化物可用作為鈍化層17的材料。
此外，第一氧化物較佳地包括C群組元素(亦即，第三元素)，該C群組元素為鋁(Al)、鈦(Ti)、鋯(Zr)、鉿(Hf)、鈮(Nb)、鉭(Ta)的至少其中之一，以進一步地穩定非晶相以及改善熱穩定性、熱電阻以及稠密性。
對於包括於第一氧化物中之A群組元素(亦即，鹼土金屬)以及B群組元素(亦即，Ga、Sc、Y以及鑭系元素的至少其中之一)的組成比例，並無特定限制，且可依據其需要而適當地選擇。然而，該組成比例較佳滿足以下的範圍。
由氧化物(例如，BeO、MgO、CaO、SrO、BaO、Ga2O3、Sc2O3、Y2O3、La2O3、Ce2O3、Pr2O3、Nd2O3、Pm2O3、Sm2O3、Eu2O3、Gd2O3、Tb2O3、Dy2O3、Ho2O3、Er2O3、Tm2O3、Yb2O3以及Lu2O3)計算後，包括於第一氧化物中之A群組元素(亦即，鹼土金屬)以及B群組元素(亦即，Ga、Sc、Y以及鑭系元素的至少其中之一)的組成比例(A群組元素：B群組元素)較佳為10.0以上之莫耳百分比至67.0以下之莫耳百分比：33.0以上之莫耳百分比至90.0以下之莫耳百分比。
對於包括於第一氧化物中之A群組元素(亦即，鹼土金屬)、B群組元素(亦即，Ga、Sc、Y以及鑭系元素的至少其中之一)以及C群組元素(亦即，Al、Ti、Zr、Hf、Nb以及Ta的至少其中之一)的組成比例，並無特定限制，且可依據其需要而適當地選擇。然而，該組成比例較佳滿足以下的範圍。
由氧化物(例如，BeO、MgO、CaO、SrO、BaO、Ga2O3、Sc2O3、Y2O3、La2O3、Ce2O3、Pr2O3、Nd2O3、Pm2O3、Sm2O3、Eu2O3、Gd2O3、 Tb2O3、Dy2O3、Ho2O3、Er2O3、Tm2O3、Yb2O3、Lu2O3、Al2O3、TiO2、ZrO2、HfO2、Nb2O5以及Ta2O5)計算後，包括於第一氧化物中之A群組元素(亦即，鹼土金屬)、B群組元素(亦即，Ga、Sc、Y以及鑭系元素的至少其中之一)以及C群組元素(亦即，Al、Ti、Zr、Hf、Nb以及Ta的至少其中之一)的組成比例(A群組元素：B群組元素：C群組元素)較佳為5.0以上之莫耳百分比至22.0以下之莫耳百分比：33.0以上之莫耳百分比至90.0以下之莫耳百分比：5.0以上之莫耳百分比至45.0以下之莫耳百分比。
構成第一氧化物之氧化物(例如，BeO、MgO、CaO、SrO、BaO、Ga2O3、Sc2O3、Y2O3、La2O3、Ce2O3、Pr2O3、Nd2O3、Pm2O3、Sm2O3、Eu2O3、Gd2O3、Tb2O3、Dy2O3、Ho2O3、Er2O3、Tm2O3、Yb2O3、Lu2O3、Al2O3、TiO2、ZrO2、HfO2、Nb2O5以及Ta2O5)的比例可藉由X光螢光分析、電子微探分析儀以及感應耦合電漿原子發射光譜分析儀等裝置而通過包括於氧化物中之陽離子元素的分析被計算出來。
在閘極絕緣層13是由第一氧化物所形成的情形中，對於鈍化層17的材料，並無特定限制。例如，可使用一無機氧化物薄膜，例如，SiO2、SiON或者SiN。同樣地，在鈍化層17是由第一氧化物所形成的情形中，對於閘極絕緣層13的材料，並無特定限制。例如，可使用一無機氧化物薄膜，例如，SiO2、SiON或者SiN。然而，第一氧化物可同時用於閘極絕緣層13及鈍化層17。而在這樣的情形中，閘極絕緣層13及第一鈍化層17的邊界會更穩定，因此，閘極絕緣層13及第一鈍化層17有機會具有更可靠之特性。
[製造FET的方法]
以下之說明描述用於製造第1圖中之FET的方法。第2A圖至第3C圖為顯示依據第一實施例之製造FET的步驟的範例的圖式。
首先，在第2A圖所示的步驟中，準備基板11。接著，藉由真空氣相沉積等方法，在基板11上形成導電薄膜，以及然後，藉由光刻以及蝕刻等方法，在導電薄膜上執行圖案化，以用預定形狀形成閘極電極12。為了清洗表面以及增進基板11的接合性，在形成閘極電極12之前，最佳係執行預加工程序(例如，氧電漿清洗、紫外線臭氧清洗或者紫外線照射清洗)。如上所述，基板11及閘極電極12的材料以及厚度可被適當地選 擇。
關於形成閘極電極12的方法，並無特定限制，該方法可依據其需要而適當地選擇。例如，可藉由濺鍍法、真空氣相沉積法、浸塗法、旋塗法、模塗(die-coating)法等方法而執行薄膜形成，以及接著，可藉由光刻法執行圖案化。作為另一範例，可藉由印刷程序的方法而執行薄膜形成，例如，噴墨印刷、奈米壓印或者凹版印刷。
其次，在第2B圖所示的步驟中，絕緣層130(亦即，最終會形成閘極絕緣層13的一層)形成在基板11上，以覆蓋閘極電極12。關於形成絕緣層130的方法，並無特定限制，該方法可依據其需要而適當地選擇。例如，可藉由以下程序而執行薄膜形成，例如，濺鍍法、脈衝雷射沉積(PLD)法、化學氣相沉積(CVD)法以及原子層沉積(ALD)法等真空程序或者浸塗法、旋塗法、模塗法等溶液程序。作為另一範例，可藉由印刷程序的方法而執行薄膜形成，例如，噴墨印刷、奈米壓印或者凹版印刷。絕緣層130的厚度及材料是如在上述關於閘極絕緣層13之說明中所描述的。
接著，在第2C圖所示的步驟中，藉由光刻以及濕式蝕刻的方法，在形成於基板11上的絕緣層130上執行圖案化，以用預定形狀形成閘極絕緣層13。具體地，首先，在絕緣層130上形成蝕刻遮罩。關於蝕刻遮罩，並無特定限制。例如，蝕刻遮罩通常可藉由在抵抗材料上執行旋塗、預烤(pre-baking)、曝光、顯影以及後烤(pre-baking)。作為另一範例，藉由光刻程序之方法所形成的金屬圖案或者氧化物圖案可用於遮罩。
在形成遮罩後，藉由在絕緣層130上執行蝕刻而形成閘極絕緣層13。藉由將一溶液(以下將稱為「第一溶液」)使氧化物接觸，可在構成閘極絕緣層13之第一氧化物上執行蝕刻，該第一溶液包括鹽酸、草酸、硝酸、磷酸、乙酸、硫酸以及雙氧水的至少其中之一。具體地，該蝕刻方法可為將第一氧化物浸泡在包括鹽酸、草酸、硝酸、磷酸、乙酸、硫酸以及雙氧水的至少其中之一的第一溶液中或者將包括草酸、硝酸、磷酸、乙酸、硫酸以及雙氧水的至少其中之一的第一溶液滴在第一氧化物上，接著，旋轉基板11等。
鹽酸的濃度較佳在0.001mol/L以上至6mol/L以下的範圍，更佳在0.01mol/L以上至1mol/L以下的範圍。草酸的濃度較佳在0.1%以上 至10%以下的範圍，更佳在1%以上至5%以下的範圍。硝酸的濃度較佳在0.1%以上至40%以下的範圍，更佳在1%以上至20%以下的範圍。磷酸的濃度較佳在1%以上至90%以下的範圍，更佳在10%以上至80%以下的範圍。乙酸的濃度較佳在0.1%以上至80%以下的範圍，更佳在1%以上至50%以下的範圍。硫酸的濃度較佳在0.1%以上至50%以下的範圍，更佳在1%以上至20%以下的範圍。雙氧水的濃度較佳在0.1%以上至20%以下的範圍，更佳在1%以上至10%以下的範圍。在以上之溶液成分中，因為對於第一氧化物之高溶解性，鹽酸以及包括磷酸及硝酸之混合溶液是較佳的。
在藉由蝕刻方法而使絕緣層130形成為閘極絕緣層13後，將遮罩移除。對於移除遮罩的步驟，並無特定限制。例如，可將遮罩浸泡在將遮罩溶解的溶液中，以將遮罩移除。
接著，在第2D圖所示的步驟中，具有預定形狀的源極電極14及汲極電極15形成在閘極絕緣層13上。為了清洗表面以及增進閘極絕緣層13的接合性，在形成源極電極14及汲極電極15之前，最佳執行預加工程序(例如，氧電漿清洗、紫外線臭氧清洗或者紫外線照射清洗)。
關於形成源極電極14及汲極電極15的方法，並無特定限制，該方法可依據其需要而適當地選擇。例如，可藉由濺鍍法、真空氣相沉積法、浸塗法、旋塗法、模塗法等方法而執行薄膜形成，以及接著，可藉由光刻法執行圖案化。作為另一範例，可藉由印刷程序的方法而執行薄膜形成，以直接地形成所需的形狀，例如，噴墨印刷、奈米壓印或者凹版印刷。如上所述，源極電極14及汲極電極15的材料以及厚度可被適當地選擇。
其次，在第3A圖所示的步驟中，具有預定形狀的主動層16形成在閘極絕緣層13上。關於形成主動層16的方法，並無特定限制，該方法可依據其需要而適當地選擇。例如，可藉由濺鍍法、真空氣相沉積法、浸塗法、旋塗法、模塗法等方法而執行薄膜形成，以及接著，可藉由光刻法執行圖案化。作為另一範例，可藉由印刷程序的方法而執行薄膜形成，以直接地形成所需的形狀，例如，噴墨印刷、奈米壓印或者凹版印刷。如上所述，主動層16的材料及厚度可被適當地選擇。
接著，在第3B圖所示的步驟中，絕緣層170(亦即，最終 會形成鈍化層17的一層)形成在基板11及閘極絕緣層13上，以覆蓋源極電極14、汲極電極15及主動層16。關於形成絕緣層170的方法，並無特定限制，該方法可依據其需要而適當地選擇。例如，可藉由以下程序而執行薄膜形成，例如，濺鍍法、脈衝雷射沉積法、化學氣相沉積法以及原子層沉積法等真空程序或者浸塗法、旋塗法、模塗法等溶液程序。作為另一範例，可藉由印刷程序的方法而執行薄膜形成，例如，噴墨印刷、奈米壓印或者凹版印刷。絕緣層170的厚度及材料是如在上述關於鈍化層17之說明中所描述的。
接著，在第3C圖所示的步驟中，藉由光刻以及濕式蝕刻的方法，在形成於基板11及閘極絕緣層13上的絕緣層170上執行圖案化，以用預定形狀形成鈍化層17。特定的方法與第2C圖所示之將絕緣層130形成為閘極絕緣層13的方法相同。
通過以上的步驟，可製造底部閘極/底部接觸FET 10。
如上所述，依據第一實施例，藉由包括A群組元素(亦即，鹼土金屬)以及B群組元素(亦即，Ga、Sc、Y以及鑭系元素的至少其中之一)的第一氧化物而形成閘極絕緣層13以及鈍化層17的至少其中之一。此外，使用包括鹽酸、草酸、硝酸、磷酸、乙酸、硫酸以及雙氧水的至少其中之一的第一溶液而執行濕式蝕刻，以將第一氧化物圖案化為預定形狀。較佳地，藉由使用第一溶液之濕式蝕刻方法而形成閘極絕緣層13以及鈍化層17。在此，不需執行會產生各類問題的傳統乾式蝕刻，該等問題為危險氣體的使用、對環境的傷害、對所需裝置的成本等。
此外，因為第一氧化物的介電常數在6至20的範圍，而這範圍高於SiO2薄膜，所以使用第一氧化物以作為閘極絕緣層13會使FET以低電壓(或低能耗)驅動。此外，因為第一氧化物具有高阻障表現，所以使用第一氧化物以作為鈍化層17會產生高可靠性的FET。
亦即，使用第一氧化物以作為閘極絕緣層13及鈍化層17以及對第一氧化物使用濕式蝕刻會產生具有低成本、高安全性以及低環境傷害之高品質(亦即，低能耗以及高可靠性)FET。
<第一實施例之修飾>
以下關於第一實施例之修飾的說明將相較於第一實施例而 描述具有不同層配置的FET範例。應注意的是，在第一實施例之修飾的說明中，將省略已經在上述說明中描述過之相同配置的說明。
第4A圖至第4C圖為顯示依據第一實施例之修飾製造FET的範例的剖面圖。第4A圖至第4C圖所顯示之FET為依據本發明之半導體裝置的典型範例。
第4A圖所示之FET 10A為底部閘極/頂部接觸FET。FET 10A包括：閘極電極12，形成在具有絕緣特性的基板11上；以及閘極絕緣層13，形成以覆蓋閘極電極12。此外，主動層16形成在閘極絕緣層13上，以及源極電極14及汲極電極15部分地藉由會作為通道區域之主動層16而以預定距離形成在主動層16上。此外，鈍化層17形成在覆蓋閘極絕緣層13上，以覆蓋源極電極14、汲極電極15及主動層16。
第4B圖所示之FET 10B為頂部閘極/底部接觸FET。FET 10B包括：源極電極14以及汲極電極15，形成在具有絕緣特性的基板11上；以及主動層16，形成以部分地覆蓋源極電極14及汲極電極15。此外，閘極絕緣層13形成以覆蓋源極電極14、汲極電極15及主動層16，以及閘極電極12形成在閘極絕緣層13上。此外，鈍化層17形成在閘極絕緣層13上，以覆蓋閘極電極12。
第4C圖所示之FET 10C為頂部閘極/頂部接觸FET。FET 10C包括：主動層16，形成在具有絕緣特性的基板11上；以及源極電極14及汲極電極15，部分地藉由會作為通道區域之主動層16而以預定距離形成在主動層16上。此外，閘極絕緣層13形成以覆蓋源極電極14、汲極電極15及主動層16，以及閘極電極12形成在閘極絕緣層13上。此外，鈍化層17形成在閘極絕緣層13上，以覆蓋閘極電極12。
如上所述，對於依據本發明之層配置，並無特定限制。可依據需求而在第1圖至第4C圖所示之配置中任意地選擇。在第4A圖至第4C圖所示之FET 10A、10B、10C中，閘極絕緣層13及鈍化層17的至少其中之一是由第一氧化物所形成，以及閘極絕緣層13及鈍化層17可藉由類似於FET 10所使用的方法來製造。因此，在FET 10A、10B、10C方面，本發明具有類似於FET 10所具有的優勢效果。
<第二實施例>
以下關於第二實施例之說明將描述第5圖所示之FET製造方法。應注意的是，在第二實施例的說明中，將省略已經在上述說明中描述過之相同配置的說明。
第5圖為顯示依據第二實施例之FET的範例的剖面圖。第5圖所示之FET為依據本發明之半導體裝置的典型範例。
第5圖所示之FET 120為頂部閘極/自我對準FET。FET 120包括：主動層122，形成在具有絕緣特性的基板121上；閘極絕緣層123，形成在主動層122上；以及閘極電極124，形成在閘極絕緣層123上。此外，FET 120包括：層間絕緣薄膜127，形成以覆蓋基板121、主動層122及閘極電極124。區域122a為源極區域，以及區域122b為汲極區域。此外，源極電極125及汲極電極126形成在層間絕緣薄膜127上。源極電極125及汲極電極126藉由形成在層間絕緣薄膜127上之穿孔與主動層122連接。此外，鈍化層128形成以覆蓋層間絕緣薄膜127、源極電極125及汲極電極126。
以頂部閘極/自我對準FET 120來說，因為缺少了閘極電極124與源極電極125及汲極電極12重疊的區域(亦即，重疊區域)，所以要比第1圖、第4A圖、第4B圖、第4C圖更多地降低寄生電容是可能的。因此，FET 120可執行更快速的操作。
在第一實施例中用於閘極絕緣層13及鈍化層17的至少其中之一的相同氧化物可用於閘極絕緣層123及鈍化層128的至少其中之一。
在第一氧化物用於閘極絕緣層123的情形中，對於鈍化層128的材料，並無特定限制。例如，可使用無機氧化物薄膜，例如，SiO2、SiON或者SiN。
類似地，在第一氧化物用於鈍化層128的情形中，對於閘極絕緣層123的材料，並無特定限制。例如，可使用無機氧化物薄膜，例如，SiO2、SiON或者SiN。然而，第一氧化物可同時用於閘極絕緣層123及鈍化層128。而在這樣的情形中，閘極絕緣層123及鈍化層128的邊界會更穩定，因此，閘極絕緣層13及第一鈍化層17有機會具有更可靠的特性。
基板121、主動層122、閘極電極124、源極電極125及汲極電極126例如可以由與分別用於基板11、主動層16、閘極電極12、源極 電極14及汲極電極15之相同的材料來形成。
此外，關於層間絕緣薄膜127的材料，並無特定限制。例如，可使用無機氧化物薄膜，例如，SiO2、SiON或者SiN。
[製造FET的方法]
接下來，以下說明將描述製造FET 120的方法。雖然以下之說明將描述製造具有皆由第一氧化物所形成的閘極絕緣層123及鈍化層128的FET的方法，但FET 120不侷限於此。
首先，在基板121上形成主動層122、閘極絕緣層123以及閘極電極124。例如，以下為形成步驟：在基板121上執行主動層122之薄膜形成；然後，執行閘極絕緣層123之薄膜形成；接著，執行閘極電極124之薄膜形成；以及接著，藉由光刻法而順序地對閘極電極124及閘極絕緣層123執行蝕刻。
與第一實施例相同的程序可用於閘極絕緣層123及閘極電極124的薄膜形成。在閘極電極124之蝕刻程序所使用的遮罩可用於在閘極絕緣層123之蝕刻程序所使用的遮罩，或者閘極電極124之本身的圖案可用作為遮罩。
此外，在閘極電極124是由適用於使用鹽酸、草酸、硝酸、磷酸、乙酸、硫酸以及雙氧水的至少其中之一的第一溶液而濕式蝕刻之材料所形成的情形中，該程序可以藉由同時執行閘極絕緣層123及閘極電極124之蝕刻的方法來簡化。例如，在閘極電極124是由Al、Al合金、Mo、Mo合金所形成的單一層或者在閘極電極124是由Al、Al合金、Mo、Mo合金所形成的疊積(laminate)層以及在使用包括硝酸、磷酸、乙酸之混合溶液作為蝕刻劑的情形中，可同時在閘極絕緣層123及閘極電極124上執行蝕刻。
此外，在閘極絕緣層123在基板121上執行薄膜形成以及圖案化之後，可執行閘極電極124的薄膜形成以及圖案化。
接著，形成層間絕緣薄膜127。關於其材料及程序，並無特定限制。例如，形成層間絕緣薄膜127的材料可為絕緣材料，例如，SiON或者SiO2，以及形成層間絕緣薄膜127的程序可為真空沉積法，例如，化學氣相沉積法或者濺鍍法。關於圖案化的方法，也無特定限制。例如，可 藉由光刻法等方法而獲得所需圖案，以及形成所需要的穿孔。
如第5圖所示，在形成層間絕緣薄膜127之前，可執行氬(Ar)電漿處理等，以降低源極區域122a及汲極區域122b的電阻性。
接著，形成源極電極125及汲極電極126。源極電極125及汲極電極126形成在設置在層間絕緣薄膜127上的穿孔上，以及連接至主動層122(亦即，源極區域122a以及汲極區域122b)。
與第一實施例相同的程序可被用於形成源極電極125以及汲極電極126的程序。
最後，形成鈍化層128。其材料及程序與依據第一實施例之閘極絕緣層13的材料及程序相同。藉由以上步驟，製造FET 120。
如上所述，類似於第一實施例，使用第一氧化物以作為閘極絕緣層123及鈍化層128的至少其中之一以及對第一氧化物使用執行濕式蝕刻之低成本圖案化程序來產生高品質(亦即，低能耗以及高可靠性)FET。
<第三實施例>
以下關於第三實施例之說明將描述有機電致發光顯示元件的範例。應注意的是，在第三實施例的說明中，將省略已經在上述說明中描述過之相同配置的說明。
[有機電致發光顯示元件]
第6圖為用於描述依據第三實施例之有機電致發光顯示元件200的配置以及依據第三實施例之製造有機電致發光顯示元件200的方法的剖面圖。依據第6圖，有機電致發光顯示元件200包括：驅動電路210；層間絕緣薄膜220；有機電致發光元件230；隔牆240；密封層250；黏合層260；以及對向絕緣基板270。
驅動電路210是由第一FET 20及第二FET 30所構成。第一FET 20包括：第一閘極電極22，形成在具有絕緣特性的基板21上；閘極絕緣層23；第一源極電極24；第一汲極電極25；第一主動層26；以及第一鈍化層27。此外，第二FET 30包括：第二閘極電極32，形成在具有絕緣特性的基板21上；閘極絕緣層23；第二源極電極34；第二汲極電極35；第二主動層36；以及第二鈍化層37。對於閘極絕緣層23、第一鈍化層27及第二鈍化層37的至少其中之一，可與第一實施例之閘極絕緣層13及鈍 化層17的至少其中之一使用相同的第一氧化物。
驅動電路210具有一兩個電晶體/一個電容結構，在該結構中，設置在第一FET 20上之第一汲極電極25與設置在第二FET 30上之第二閘極電極32藉由形成在閘極絕緣層23的穿孔而連接。應注意的是，在第6圖中，雖然對於電容形成之處並無特定限制，一電容形成在第二閘極電極32與第二源極電極34之間。亦即，如果需要的話，可形成具有適當尺寸及配置的電容。
層間絕緣薄膜220形成以覆蓋設置在驅動電路210上之第一FET 20以及第二FET 30。在層間絕緣薄膜220上，形成有機電致發光元件230及隔牆240。
有機電致發光元件230為光控制元件，其包括下部電極231、有機電致發光層232以及上部電極233。有機電致發光元件230之下部電極231藉由形成在層間絕緣薄膜220上之穿孔220x而連接至第二FET 30之第二汲極電極35。
應注意的是，如第7圖之有機電致發光顯示元件200A所示，第一鈍化層27及第二鈍化層37可被一體地形成，以成為鈍化層27A。在該情形中，有機電致發光元件230的下部電極231藉由分別形成在層間絕緣薄膜220及鈍化層27A上的穿孔220y、220z連接至第二FET 30的第二汲極電極35。
關於有機電致發光元件230的下部電極231，可使用導電氧化物，例如ITO、In2O3、SnO2、ZnO、Ag-Nd合金等。關於上部電極233，可使用Al-Mg-Ag合金、Al-Li合金、ITO等。
有機電致發光層232包括電子傳輸層、發光層以及電洞傳輸層。此外，上部電極233係連接至電子傳輸層，以及下部電極231係連接至電洞傳輸層。當在下部電極231與上部電極233之間施加預定電壓量時，從下部電極231以及上部電極233所注入的電子及電洞會在有機電致發光層232重新結合，以致使發光層因為所產生的能量而發光。換言之，當第一FET 20及第二FET 30開啟時，有機電致發光元件230會發光。
有機電致發光元件230是以下列的順序而疊積：密封層250；黏合層260；以及對向絕緣基板270。
[製造有機電致發光顯示元件的方法]
接著，以下的說明將描述製造有機電致發光顯示元件200的方法。第一FET 20及第二FET 30可藉由與依據第一實施例之FET 10至10C所使用之相同材料及程序來製造。
應注意的是，為了形成第7圖所示之使用第一氧化物的鈍化層27A的穿孔220z，在形成鈍化層27A之後以及在形成層間絕緣薄膜220之前，可以設置遮罩，該遮罩具有對應至形成在穿孔220z中之鈍化層27A的一部分的開口。接著，可以藉由使用包括鹽酸、草酸、硝酸、磷酸、乙酸、硫酸以及雙氧水的至少其中之一的第一溶液而通過該遮罩在鈍化層27A上執行蝕刻。
或者，可連續地執行鈍化層27A及層間絕緣薄膜220的薄膜形成，接著在層間絕緣薄膜220上形成穿孔220y。接著，可使用具有穿孔220y的層間絕緣薄膜220以作為遮罩，以在鈍化層27A上形成穿孔220z。
關於層間絕緣薄膜220及隔牆240，可使用各種材料及程序。例如，層間絕緣薄膜220及隔牆240的材料可為無機氧化物(例如，SiO2、SiON或者SiNx)或者絕緣材料(例如，壓克力、聚亞醯胺等)。關於形成層間絕緣薄膜220及隔牆240的程序，可以以濺鍍法或者旋塗法執行薄膜形成，接著藉由光刻法執行圖案化，或者可藉由印刷程序的方法而執行薄膜形成，例如，噴墨印刷、奈米壓印或者凹版印刷，以執行地形成所需形狀。
關於製造有機電致發光元件230的方法，並無特定限制，可使用各種習知的技術。例如，可使用真空沉積法(例如，真空氣相沉積法或者濺鍍法)或者溶液程序(例如，噴墨法或者噴嘴塗佈法)。
關於密封層250，可使用各種材料以及程序。例如，密封層250的材料可為無機氧化物(例如，SiO2、SiON、SiNx等)。例如，形成密封層250可為真空沉積法，例如，化學氣相沉積法或者濺鍍法。
在形成密封層250之後，藉由例如環氧樹脂或者壓克力樹脂的材料，通過黏合層260而貼附對向絕緣基板270，以將形成有機電致發光顯示元件200完成。
如上所述，使用第一氧化物以作為閘極絕緣層13及鈍化層 17的至少其中之一以及對第一氧化物使用執行濕式蝕刻之低成本圖案化程序來產生高品質(亦即，低能耗以及高可靠性)FET。
應注意的是，依據第二實施例的顯示元件至少包括該光控制元件以及用於驅動該光控制元件的驅動電路，且如需要的話，可進一步包括其他元件。關於光控制元件，並無特定限制，只要其為可依據驅動信號控制光的輸出的元件，該光控制元件可依據其需要而適當地選擇。雖然具有有機電致發光元件的顯示元件被使用作為上述說明的範例，但可產生具有液晶元件、電致變色元件、電泳元件、電濕元件等的顯示元件，以取代該有機電致發光元件。
對於驅動電路，並無特定限制，只要其具有依據第一實施例的FET，驅動電路可依據其需要而適當地選擇。關於其他元件，並無特定限制，其他元件可依據其需要而適當地選擇。
<第四實施例>
以下關於第四實施例之說明將描述FET的另一範例。應注意的是，在第四實施例的說明中，將省略已經在上述說明中描述過之相同配置的說明。
[FET的配置]
第8圖為用於描述依據第四實施例之FET的配置以及依據第四實施例之製造FET的方法的剖面圖。依據第8圖，FET 50包括：基板51；閘極電極52；閘極絕緣層53；閘極側壁絕緣薄膜54；源極區域55；汲極區域56；層間絕緣薄膜57；源極電極58；汲極電極59；以及鈍化層111。應注意的是，FET 50為依據本發明之半導體裝置的典型範例。
在第一實施例中用於閘極絕緣層13及鈍化層17的至少其中之一的相同氧化物可使用於閘極絕緣層53及鈍化層111的至少其中之一。
在第一氧化物用於閘極絕緣層53的情形中，對於鈍化層111的材料，並無特定限制。例如，可使用無機氧化物薄膜，例如，SiO2、SiON或者SiN。
類似地，在第一氧化物用於鈍化層111的情形中，對於閘極絕緣層53的材料，並無特定限制。例如，可使用無機氧化物薄膜，例如，SiO2、SiON或者SiN。然而，第一氧化物可同時用於閘極絕緣層53及鈍化 層111。而在這樣的情形中，閘極絕緣層53及鈍化層111的邊界會更穩定，因此，閘極絕緣層53及鈍化層111有機會具有更可靠之特性。
[製造FET的方法]
接著，以下之說明描述用於製造FET 50的方法。雖然以下之說明描述用於製造具有皆由第一氧化物形成之閘極絕緣層53及鈍化層111之FET的方法，但FET 50不侷限於此。
關於製造FET 50，首先，預備為半導體基板的基板51。關於基板51的材料，並無特定限制，只要其為半導體材料。基板51的材料可適當地選自Si、鍺(Ge)等，如所需的話，可加入雜質。
接著，閘極絕緣層53形成在基板51上。關於程序，並無特定限制，可以以真空沉積法執行薄膜形成，例如化學氣相沉積、原子層沉積或者濺鍍法，接著，以光刻法等方法而形成所需圖案。以上述之任何薄膜形成方式，閘極絕緣層53可形成為非晶薄膜。
接著，形成閘極電極52。關於材料及程序，並無特定限制。例如，閘極電極52的材料可為多晶矽、例如Al的金屬材料或者由多晶矽、金屬材料以及例如TiN或者TaN之阻障金屬形成的疊積層。例如，形成閘極電極52的程序可為真空沉積法，例如，化學氣相沉積法或者濺鍍法。此外，關於降低電阻性，可在閘極電極52的表面上形成矽化物(例如，Ni、Co或Ti)層。
關於閘極電極52的圖案化方法，並無特定限制。例如，可使用光阻劑形成遮罩，接著執行光刻，以移除在濕式蝕刻法中並非由遮罩所覆蓋之閘極絕緣層53或者閘極電極52的一部分。
形成閘極絕緣層53的程序可與第一實施例之形成閘極絕緣層13的程序相同。關於用於在閘極絕緣層53上執行濕式蝕刻之遮罩的材料，並無特定限制。例如，閘極電極52的圖案可用於作為遮罩。
接著，閘極側壁絕緣薄膜54形成在閘極絕緣層53或者閘極電極52的側邊。關於材料及程序，並無特定限制。例如，閘極側壁絕緣薄膜54的材料可為絕緣材料，例如，SiON或者SiO2，以及形成閘極側壁絕緣薄膜54的程序可為真空沉積法，例如，化學氣相沉積法或者濺鍍法。關於圖案化的方法，也無特定限制。例如，可使用閘極側壁絕緣薄膜54的材 料在基板51上執行薄膜形成，接著，以乾式蝕刻法在全部表面上執行回蝕(etch-back)。
接著，選擇性地在基板51上執行離子佈植，以形成源極區域55及汲極區域56。關於降低電阻性，可在源極區域55及汲極區域56的表面上形成矽化物(例如，Ni、Co或Ti)層。
接著，形成層間絕緣薄膜57。關於材料及程序，並無特定限制。例如，層間絕緣薄膜57的材料可為絕緣材料，例如，SiON或者SiO2，以及形成層間絕緣薄膜57的程序可為真空沉積法，例如，化學氣相沉積法或者濺鍍法。此外，關於圖案化的方法，也無特定限制，可以光刻法等方法而形成所需圖案，以及如果需要的話，可形成穿孔。
接著，形成源極電極58及汲極電極59。源極電極58及汲極電極59係形成以分別與源極區域55及汲極區域56接觸，以填補形成在層間絕緣薄膜57上的穿孔。
關於形成源極電極58及汲極電極59的材料及程序，並無特定限制。例如，源極電極58及汲極電極59的材料可為金屬材料，例如，Al或者Cu。關於形成源極電極58以及汲極電極59的程序，例如，可以真空沉積法填補穿孔，例如，濺鍍法，接著，以光刻法執行圖案化。此外，可以化學氣相沉積法或者電鍍法填補穿孔，接著以化學機械研磨法等執行平坦化。此外，如需要的話，可使用疊積層，其具有層阻障金屬，例如TiN或者TaN。此外，可使用鎢栓(W-Plug)，可以以化學氣相沉積法使用鎢填補穿孔。
最後，形成鈍化層111。其程序及材料可與依據第一實施例之閘極絕緣層13的程序及材料相同。藉由以上步驟，製造FET。
應注意的是，關於FET 50，基板51係作為主動層，以在源極區域55與汲極區域56之間形成通道。此外，在閘極絕緣層53與由Si所形成的基板51之間，可形成由SiGe等所形成的主動層。此外，雖然第8圖所示為頂部閘極結構，但前述之閘極絕緣層53可用於所謂的雙閘極結構以及FinFET。
如上所述，類似於第一實施例，使用第一氧化物以作為閘極絕緣層及鈍化層的至少其中之一以及對第一氧化物使用濕式蝕刻之低成本 圖案化程序來產生高品質(亦即，低能耗以及高可靠性)FET。
<第五實施例>
以下關於第五實施例之說明描述揮發性半導體記憶元件的範例。應注意的是，在第五實施例的說明中，將省略已經在上述說明中描述過之相同配置的說明。
[揮發性半導體記憶元件之配置]
第9圖為描述依據第五實施例之揮發性半導體記憶元件的配置以及依據第五實施例之製造揮發性半導體記憶元件的方法的剖面圖。依據第9圖，揮發性半導體記憶元件60包括：基板61，其為絕緣基板；閘極電極62；閘極絕緣層63；源極電極64；汲極電極65；主動層66；第一電容電極67；電容介電層68；第二電容電極69；以及鈍化層112。應注意的是，揮發性半導體記憶元件60為依據本發明之半導體裝置的典型範例。
在第一實施例中用於閘極絕緣層13及鈍化層17的至少其中之一的相同氧化物可使用於閘極絕緣層63及鈍化層112的至少其中之一。
在閘極絕緣層63以第一氧化物形成的情形中，關於鈍化層112的材料，並無特定限制。例如，可使用一無機氧化物薄膜，例如，SiO2、SiON或者SiN。
類似地，在鈍化層112以第一氧化物形成的情形中，關於閘極絕緣層63的材料，並無特定限制。例如，可使用無機氧化物薄膜，例如，SiO2、SiON或者SiN。然而，第一氧化物可同時用於閘極絕緣層63及鈍化層112。而在這樣的情形中，閘極絕緣層63及鈍化層112的邊界會更穩定，因此，閘極絕緣層63及鈍化層112有機會具有更可靠的特性。
較佳地，電容介電層68也是由第一氧化物所形成。
[製造揮發性半導體記憶元件的方法]
接著，以下之說明描述製造揮發性半導體記憶元件60的方法。雖然以下之說明描述用於製造具有皆由第一氧化物形成的閘極絕緣層63及鈍化層112之揮發性半導體記憶元件的方法，但揮發性半導體記憶元件60不侷限於此。
關於製造揮發性半導體記憶元件60，首先，預備基板61。基板61的材料可與用於依據第一實施例之基板11的材料相同。接著，閘 極電極62形成在基板61上。形成閘極電極62之程序及材料可與用於依據第一實施例之形成閘極電極12的程序及材料相同。
接著，形成第二電容電極69。關於第二電容電極69的形成，可用各種材料及程序。例如，第二電容電極69之材料可為金屬(例如，Mo、Al、Cu或釕(Ru))、以上金屬的合金、透明導電氧化物(例如，ITO或ATO)、有機導體(例如，PEDOT、PANI)等。關於形成第二電容電極69的程序，例如，可以以濺鍍法、旋塗法、模塗法等方法而執行薄膜形成，以及接著，可藉由光刻法執行圖案化。此外，可執行印刷程序的方法，以直接地形成所需形狀，例如，噴墨印刷、奈米壓印或者凹版印刷。
應注意的是，在形成閘極電極62及第二電容電極69之材料及程序相同的情形中，可同時形成閘極電極62及第二電容電極69。
接著，以第一氧化物形成閘極絕緣層63。形成閘極絕緣層63的程序可與用於依據第一實施例之閘極絕緣層13的程序相同。
接著，在第二電容電極69上形成電容介電層68。關於電容介電層68的材料，並無特定限制。例如，電容介電層68的材料可為包含Hf氧化物、Ta氧化物、La氧化物等之高介電常數氧化物材料，或者可為鐵電材料，例如，鋯鈦酸鉛(PZT)、鉭酸鍶鉍(SBT)等。在上述材料中，較佳地使用第一氧化物以形成電容介電層68。
關於程序，並無特定限制。例如，可以以真空沉積法執行薄膜形成，例如化學氣相沉積、原子層沉積或者濺鍍法，接著，以光刻法等方法而形成所需圖案。以上述之任何薄膜形成方式，可形成為非晶薄膜。
應注意的是，在形成閘極絕緣層63及電容介電層68之材料及程序相同的情形中，可同時形成閘極絕緣層63及電容介電層68。
接著，形成源極電極64及汲極電極65。形成源極電極64及汲極電極65的材料及程序可與用於依據第一實施例之源極電極14及汲極電極15的材料及程序相同。
接著，形成第一電容電極67。關於第一電容電極67的形成，可使用各種材料及程序。例如，第一電容電極67的材料可為金屬(例如，Mo、Al、Cu或Ru)、以上金屬的合金、透明導電氧化物(例如，ITO或ATO)、有機導體(例如，PEDOT、PANI)等。關於形成第一電容電極67 的程序，例如，可以以濺鍍法、旋塗法、模塗法等方法而執行薄膜形成，以及接著，可藉由光刻法執行圖案化。此外，可執行印刷程序的方法，以直接地形成所需形狀，例如，噴墨印刷、奈米壓印或者凹版印刷。
應注意的是，在形成源極電極64、汲極電極65及第一電容電極67之材料及程序相同的情形中，可同時形成源極電極64、汲極電極65及第一電容電極67。
接著，形成主動層66。關於主動層66的材料，並無特定限制。例如，主動層66的材料可為氧化物半導體，例如，多晶矽(p-Si)、非晶矽(a-Si)或者In-Ga-Zn-O，以及可為有機半導體，例如，並五苯(pentacene)。在上述材料中，在閘極絕緣層63至主動層66的邊界的穩定性方面，較佳的是氧化物半導體。關於形成主動層66的程序，並無特定限制。例如，可藉由以下程序而執行薄膜形成，例如，濺鍍法、脈衝雷射沉積法、化學氣相沉積法以及原子層沉積法等真空程序或者浸塗法、旋塗法、模塗法等溶液程序。或者，可藉由印刷程序的方法而直接地形成所需形狀，例如，噴墨印刷、奈米壓印或者凹版印刷。
最後，形成鈍化層112。形成鈍化層112的程序及材料可與依據第一實施例之閘極絕緣層13的程序及材料相同。藉由以上步驟，製造揮發性半導體記憶元件60。
在此，以閘極電極62、閘極絕緣層63、源極電極64、汲極電極65及主動層66的相對位置來看，揮發性半導體記憶元件60具有所謂的底部閘極/底部接觸配置。然而，依據第五實施例的揮發性半導體記憶元件並不限於此，可具有例如底部閘極/頂部接觸、頂部閘極/底部接觸或頂部閘極/頂部接觸的配置。
此外，這樣的揮發性半導體記憶元件60的第一電容電極67、電容介電層68、第二電容電極69的平面結構可形成三維結構等，以增加電容的電容性。
如上所述，使用第一氧化物以作為閘極絕緣層及鈍化層以及對第一氧化物使用濕式蝕刻之低成本圖案化程序會產生高品質(亦即，低能耗以及高可靠性)FET。此外，除了在閘極絕緣層上以外，在電容介電層使用第一氧化物會較佳地產生具有更低能耗的FET。
<第六實施例>
以下關於第六實施例之說明係描述揮發性半導體記憶元件的另一範例。應注意的是，在關於第六實施例的說明中，將省略已經在上述說明中描述過之相同配置的說明。
[揮發性半導體記憶元件之配置]
第10圖為用於描述依據第六實施例之揮發性半導體記憶元件的配置以及依據第六實施例之製造揮發性半導體記憶元件的方法的剖面圖。依據第10圖，揮發性半導體記憶元件70包括：基板71，其為一絕緣基板；閘極電極72；閘極絕緣層73；閘極側壁絕緣薄膜74；源極區域75；汲極區域76；第一層間絕緣薄膜77；位元線電極78；第二層間絕緣薄膜79；第二電容電極80；電容介電層81；第一電容電極82；以及鈍化層113。應注意的是，揮發性半導體記憶元件70為依據本發明之半導體裝置的典型範例。
在第一實施例中用於閘極絕緣層13及鈍化層17的至少其中之一的相同氧化物可使用於閘極絕緣層73及鈍化層113的至少其中之一。
在閘極絕緣層73以第一氧化物形成的情形中，關於鈍化層113的材料，並無特定限制。例如，可使用一無機氧化物薄膜，例如，SiO2、SiON或者SiN。
類似地，在鈍化層113以第一氧化物形成的情形中，關於閘極絕緣層73的材料，並無特定限制。例如，可使用一無機氧化物薄膜，例如，SiO2、SiON或者SiN。然而，第一氧化物可同時用於閘極絕緣層73及鈍化層113。而在這樣的情形中，閘極絕緣層73及鈍化層113的邊界會更穩定，因此，閘極絕緣層73以及鈍化層113有機會具有更可靠的特性。
較佳地，電容介電層81也是由第一氧化物所形成。
[製造揮發性半導體記憶元件的方法]
接著，以下之說明描述製造揮發性半導體記憶元件70的方法。雖然以下之說明描述用於製造具有皆由第一氧化物形成之閘極絕緣層73及鈍化層113之揮發性半導體記憶元件的方法，但揮發性半導體記憶元件70不侷限於此。
關於揮發性半導體記憶元件70、基板71、閘極電極72、閘 極絕緣層73、閘極側壁絕緣薄膜74、源極區域75、汲極區域76以及第一層間絕緣薄膜77，其材料及程序可與依據第四實施例之基板51、閘極電極52、閘極絕緣層53、閘極側壁絕緣薄膜54、源極區域55、汲極區域56以及層間絕緣薄膜57相同。
在閘極絕緣層73、閘極電極72、閘極側壁絕緣薄膜74、源極區域75、汲極區域76以及第一層間絕緣薄膜77形成在基板71上之後，形成位元線電極78。關於材料及程序，並無特定限制。例如，位元線電極78的材料可為Al、Cu等。關於形成位元線電極78的程序，例如，可以真空沉積法填補穿孔，例如，濺鍍法或者化學氣相沉積法，接著，以光刻法執行圖案化。此外，可以化學氣相沉積法或者電鍍法填補穿孔，接著以化學機械研磨法等執行平坦化。此外，如需要的話，可使用疊積層，其具有層阻障金屬，例如TiN或者TaN。此外，可使用鎢栓(W-Plug)，可以以化學氣相沉積法使用鎢填補穿孔。
接著，形成第二層間絕緣薄膜79。形成第二層間絕緣薄膜79之材料及程序可與依據第四實施例之層間絕緣薄膜57相同。
接著，形成第二電容電極80。關於其材料及程序，並無特定限制。例如，第二電容電極80的材料可為金屬(例如，Al、Cu或Ru)、多晶矽等。關於形成第二電容電極80的程序，例如，可以真空沉積法填補穿孔，例如，濺鍍法或者化學氣相沉積法，接著，以光刻法執行圖案化。此外，可以化學氣相沉積法或者電鍍法填補穿孔，接著以化學機械研磨法等執行平坦化。此外，如需要的話，可使用疊積層，其具有層阻障金屬，例如TiN或者TaN。此外，可使用鎢栓(W-Plug)，可以以化學氣相沉積法使用鎢填補穿孔。
接著，形成電容介電層81。關於電容介電層81之材料，並無特定限制。例如，關於電容介電層81的材料，並無特定限制。例如，電容介電層81的材料可為包含Hf氧化物、Ta氧化物、La氧化物等之高介電常數氧化物材料，或者可為鐵電材料，例如，鋯鈦酸鉛(PZT)、鉭酸鍶鉍(SBT)等。在上述材料中，較佳地使用第一氧化物以形成電容介電層81。
關於形成電容介電層81的程序，並無特定限制。例如，可以以真空沉積法執行薄膜形成，例如化學氣相沉積、原子層沉積或者濺鍍 法，接著，以光刻法等方法而形成所需圖案。以上述之任何薄膜形成方式，可形成為非晶薄膜。在電容介電層81是由第一氧化物所形成的情形中，可使用依據第一實施例之閘極絕緣層13之相同程序。
接著，形成第一電容電極82。關於第一電容電極82的形成，可使用各種材料及程序。例如，第一電容電極82的材料可為金屬(例如，Al、Cu或Ru)、多晶矽等。關於形成第一電容電極82的程序，例如，可以以真空沉積法執行薄膜形成，例如，化學氣相沉積法或者濺鍍法，接著，可藉由光刻法等方法執行圖案化。此外，如需要的話，可使用疊積層，其具有層阻障金屬，例如TiN或者TaN。
最後，形成鈍化層113。形成鈍化層113的材料及程序與依據第一實施例之閘極絕緣層13的材料及程序相同。藉由以上步驟，製造揮發性半導體記憶元件70。
應注意的是，雖然關於揮發性半導體記憶元件70之說明描述具有電容設置在FET上之疊積結構的揮發性半導體記憶元件，但揮發性半導體記憶元件70不限於此。例如，揮發性半導體記憶元件70可為具有溝槽結構之揮發性半導體記憶元件，在該溝槽結構中，電容設置在FET下方之形成在半導體基板上的溝槽中。
此外，這樣的揮發性半導體記憶元件70的第二電容電極80、電容介電層81、第一電容電極82的平面結構可形成三維結構等，以增加電容之的容性。
如上所述，使用第一氧化物以作為閘極絕緣層及鈍化層之至少其中之一以及對第一氧化物使用濕式蝕刻之低成本圖案化程序來產生高品質(亦即，低能耗以及高可靠性)揮發性半導體記憶元件。此外，除了在閘極絕緣層上以外，在電容介電層使用第一氧化物會較佳地產生具有更低能耗的揮發性半導體記憶元件。
<第七實施例>
以下關於第七實施例之說明描述非揮發性半導體記憶元件的範例。應注意的是，在第七實施例的說明中，將省略已經在上述說明中描述過之相同配置的說明。
[非揮發性半導體記憶元件之配置]
第11圖為用於描述依據第七實施例之非揮發性半導體記憶元件的配置以及依據第七實施例之製造非揮發性半導體記憶元件的方法的剖面圖。依據第11圖，非揮發性半導體記憶元件90包括：基板91，其為一絕緣基板；閘極電極92；第一閘極絕緣層93；浮動閘極電極94；第二閘極絕緣層95；源極電極96；汲極電極97；主動層98；以及鈍化層114。應注意的是，非揮發性半導體記憶元件90為依據本發明之半導體裝置的典型範例。
在第一實施例中用於閘極絕緣層13及鈍化層17的至少其中之一的相同氧化物可使用於閘極絕緣層93及鈍化層114的至少其中之一。
在閘極絕緣層93以第一氧化物形成之情形中，關於鈍化層114的材料，並無特定限制。例如，可使用無機氧化物薄膜，例如，SiO2、SiON或者SiN。
類似地，在鈍化層114以第一氧化物形成的情形中，關於閘極絕緣層93的材料，並無特定限制。例如，可使用無機氧化物薄膜，例如，SiO2、SiON或者SiN。然而，第一氧化物可同時用於閘極絕緣層93及鈍化層114。而在這樣的情形中，閘極絕緣層93及鈍化層114的邊界會更穩定，因此，閘極絕緣層93及鈍化層114有機會具有更可靠的特性。
閘極絕緣層93是所謂的閘極電極絕緣層。第二閘極絕緣層95是所謂的通道絕緣層。閘極電極92是所謂的控制閘極電極。藉由控制對源極電極96、汲極電極97及閘極電極92之電壓施加的狀態，因為通道效應，電子被允許穿過作為通道絕緣層的第二閘極絕緣層95，以進出浮動閘極電極94。以此方式，達到記憶體的功能。
[製造非揮發性半導體記憶元件的方法]
接著，以下之說明描述製造非揮發性半導體記憶元件90的方法。雖然以下之說明描述用於製造具有皆由第一氧化物形成之閘極絕緣層93及鈍化層114之非揮發性半導體記憶元件的方法，但非揮發性半導體記憶元件90不侷限於此。
關於製造非揮發性半導體記憶元件90，首先，預備基板91。基板91的材料可與用於依據第一實施例之基板11的材料相同。
接著，閘極電極92形成在基板91上。形成閘極電極92的 程序及材料可與用於依據第一實施例之形成閘極電極12的程序及材料相同。
接著，以第一氧化物形成閘極絕緣層93，以覆蓋閘極電極92。形成閘極絕緣層93的程序可與用於依據第一實施例之形成閘極絕緣層13的程序相同。
接著，在閘極絕緣層93上形成浮動閘極電極94。關於浮動閘極電極94的形成，可使用各種材料及程序。例如，浮動閘極電極94的材料可為金屬(例如，Mo、Al、Cu)、以上金屬的合金、透明導電氧化物(例如，ITO或ATO)、有機導體(例如，PEDOT、PANI)等。關於形成浮動閘極電極94的程序，例如，可以以濺鍍法、旋塗法、模塗法等方法而執行薄膜形成，接著，可藉由光刻法執行圖案化。此外，可執行印刷程序的方法，以直接地形成所需形狀，例如，噴墨印刷、奈米壓印或者凹版印刷。
接著，形成第二閘極絕緣層95，以覆蓋浮動閘極電極94。關於其材料，並無特定限制，可依據需要而適當地選擇。在材料中，較佳為低介電常數絕緣材料，例如，SiO2或者含氟聚合物，以增進耦合比。關於形成第二閘極絕緣層95的程序，並無特定限制。例如，可使用真空程序(例如，濺鍍法、化學氣相沉積法以及原子層沉積法等)、或者溶液程序(例如，旋塗法、模塗法或者噴嘴塗佈法)或者(藉由使用包括金屬醇氧化物、金屬複合物等或者如果需要的話包括聚合物的)噴墨印刷。此外，可使用光刻法或者印刷方法，以直接地形成所需的形狀。
接著，在第二閘極絕緣層95上形成源極電極96及汲極電極97。形成源極電極96及汲極電極97的材料及程序可與用於依據第一實施例之源極電極14及汲極電極15的材料及程序相同。
接著，形成主動層98。關於主動層98的材料，並無特定限制。例如，主動層98的材料可為氧化物半導體，例如，多晶矽(p-Si)、非晶矽(a-Si)或者In-Ga-Zn-O，以及可為有機半導體，例如，並五苯(pentacene)。在上述材料中，較佳的是氧化物半導體。關於形成主動層98的程序，並無特定限制。例如，可藉由以下程序而執行薄膜形成，例如，濺鍍法、脈衝雷射沉積法、化學氣相沉積法以及原子層沉積法等真空程序 或者浸塗法、旋塗法等溶液程序。或者，可藉由印刷程序的方法而直接地形成所需形狀，例如，噴墨印刷、奈米壓印或者凹版印刷。
最後，形成鈍化層114。形成鈍化層114的程序及材料可與依據第一實施例之閘極絕緣層13的程序及材料相同。藉由以上步驟，製造非揮發性半導體記憶元件90。
在此，以閘極電極92、源極電極96、汲極電極97以及主動層98的相對位置來看，非揮發性半導體記憶元件90具有所謂的底部閘極/底部接觸配置。然而，依據第七實施例之非揮發性半導體記憶元件90並不限於此，例如，非揮發性半導體記憶元件90可具有例如底部閘極/頂部接觸、頂部閘極/底部接觸或頂部閘極/頂部接觸之配置。
此外，這樣的非揮發性半導體記憶元件90的閘極電極92、閘極絕緣層93以及浮動閘極電極94的平面結構可形成三維結構等，以增加電容的電容性。
如上所述，使用第一氧化物以作為閘極絕緣層及鈍化層的至少其中之一以及對第一氧化物使用濕式蝕刻之低成本圖案化程序來產生高品質(亦即，低能耗以及高可靠性)非揮發性半導體記憶元件。亦即，可以縮減用於寫入/刪除的電壓，以降低洩漏電流以及增進元件的耐用性。
<第八實施例>
以下關於第八實施例之說明描述非揮發性半導體記憶元件的另一範例。應注意的是，在第八實施例的說明中，將省略已經在上述說明中描述過之相同配置的說明。
[非揮發性半導體記憶元件的配置]
第12圖為用於描述依據第八實施例之非揮發性半導體記憶元件的配置以及依據第八實施例之製造非揮發性半導體記憶元件的方法的剖面圖。依據第12圖，非揮發性半導體記憶元件100包括：基板101，其為絕緣基板；第一閘極絕緣層102；閘極電極103；第二閘極絕緣層104；浮動閘極電極105；閘極側壁絕緣薄膜106；源極區域107；汲極區域108；以及鈍化層115。應注意的是，非揮發性半導體記憶元件100為依據本發明之半導體裝置的典型範例。
在第一實施例中用於閘極絕緣層13及鈍化層17的至少其中 之一的相同氧化物可使用於第一閘極絕緣層102及鈍化層115的至少其中之一。
在第一閘極絕緣層102以第一氧化物形成之情形中，關於鈍化層115的材料，並無特定限制。例如，可使用一無機氧化物薄膜，例如，SiO2、SiON或者SiN。
類似地，在鈍化層115以第一氧化物形成的情形中，關於第一閘極絕緣層102的材料，並無特定限制。例如，可使用一無機氧化物薄膜，例如，SiO2、SiON或者SiN。然而，第一氧化物可同時用於第一閘極絕緣層102及鈍化層115。而在這樣的情形中，第一閘極絕緣層102及鈍化層115的邊界會更穩定，因此，第一閘極絕緣層102及鈍化層115有機會具有更可靠的特性。
第一閘極絕緣層102是所謂的閘極電極絕緣層。第二閘極絕緣層104是所謂的通道絕緣層。閘極電極103是所謂的控制閘極電極。藉由控制對源極區域107、汲極區域108以及閘極電極103的電壓施加的狀態，因為通道效應，電子被允許穿過作為通道絕緣層的第二閘極絕緣層104，以進出浮動閘極電極105。以此方式，達到記憶體的功能。
[製造非揮發性半導體記憶元件的方法]
接著，以下之說明描述製造非揮發性半導體記憶元件100的方法。雖然以下之說明描述用於製造具有皆由第一氧化物形成的第一閘極絕緣層102及鈍化層115的非揮發性半導體記憶元件的方法，但非揮發性半導體記憶元件100不侷限於此。
關於製造非揮發性半導體記憶元件100，首先，預備基板101。基板101的材料可與用於依據第四實施例之基板51的材料相同。
接著，形成第二閘極絕緣層104。關於第二閘極絕緣層104的材料，並無特定限制，雖然，例如，較佳地為低介電常數絕緣材料，例如，SiO2。關於形成第二閘極絕緣層104的程序，並無特定限制。例如，可使用真空沉積法，例如，熱能氧化法、濺鍍法、化學氣相沉積法或者原子層沉積法。
接著，形成浮動閘極電極105。關於形成浮動閘極電極105的材料及程序，並無特定限制。例如，浮動閘極電極105之材料可為多晶 矽、例如Al的金屬材料或者由多晶矽、金屬材料以及例如TiN或者TaN之阻障金屬形成的疊積層。例如，形成浮動閘極電極105的程序可為真空沉積法，例如，化學氣相沉積法或者濺鍍法。
接著，以第一氧化物形成第一閘極絕緣層102。形成第一閘極絕緣層102的程序及材料可與用於依據第一實施例之形成閘極絕緣層13的程序及材料相同。
接著，形成閘極電極103。形成閘極電極103的材料及程序可與用於依據第四實施例之形成閘極絕緣層53的材料及程序相同。
關於第一閘極絕緣層102、閘極電極103、第二閘極絕緣層104以及浮動閘極電極105的圖案化，並無特定限制。例如，可使用光刻法形成所需圖案。
接著，形成閘極側壁絕緣薄膜106。形成閘極側壁絕緣薄膜106的材料及程序可與用於依據第四實施例之形成閘極側壁絕緣薄膜54之材料及程序相同。接著，選擇性地在基板101上執行離子佈植，以形成源極區域107及汲極區域108。關於降低電阻性，可在源極區域107及汲極區域108之表面上形成矽化物(例如，Ni、Co或Ti)層。
最後，形成鈍化層115。形成鈍化層115之程序及材料可與依據第一實施例之閘極絕緣層13之程序及材料相同。藉由以上步驟，製造非揮發性半導體記憶元件100。
這樣的非揮發性半導體記憶元件100的第一閘極絕緣層102、閘極電極103以及浮動閘極電極105的平面結構可形成三維結構等，以增加電容的電容性。
如上所述，使用第一氧化物以作為第一閘極絕緣層及鈍化層的至少其中之一以及對第一氧化物使用濕式蝕刻之低成本圖案化程序來產生高品質(亦即，低能耗以及高可靠性)非揮發性半導體記憶元件。也就是說，可以縮減用於寫入/刪除的電壓，以降低洩漏電流以及增進元件的耐用性。
<第九實施例>
下面關於第九實施例的敘述說明了具有多層鈍化層之FET的範例。注意，在關於第九實施例的敘述中，對上面實施例中已說明的相 同配置將予以省略。
[FET的配置]
第13圖為說明依據第九實施例之FET的剖面圖。依據第13圖，FET 110為底部閘極/底部接觸FET，其包括基板11、閘極電極12、閘極絕緣層13、源極電極14、汲極電極15、主動層16、第一鈍化層17a以及第二鈍化層17b。注意，FET 110為本發明半導體元件的典型範例。
FET 110包括在基板11上形成的閘極電極12，在閘極電極12上覆蓋有具有絕緣性質的閘極絕緣層13。其次，在閘極絕緣層13上形成源極電極14及汲極電極15，且形成部分覆蓋源極電極14及汲極電極15的主動層16。源極電極14及汲極電極15經由主動層16以預定距離形成，而該主動層16會作為通道區域。此外，在閘極絕緣層13上形成第一鈍化層17a，以覆蓋源極電極14、汲極電極15及主動層16，並且在第一鈍化層17a上形成第二鈍化層17b。
在實用上，鈍化層係形成而成為基板11的上層。該鈍化層包括第一鈍化層17a以及與該第一鈍化層接觸的第二鈍化層17b。在第13圖的範例中，在閘極絕緣層13上形成第一鈍化層17a，且第一鈍化層17a覆蓋源極電極14、汲極電極15及主動層16。
關於鈍化層，對第一鈍化層17a及第二鈍化層17b的配置並無特別限制，該配置可根據意欲目的而作適當地選擇。如第13圖所示，第一鈍化層17a可配置成比第二鈍化層17b更接近主動層16。相反地，第二鈍化層17b可配置成比第一鈍化層17a更接近主動層16。此外，第二鈍化層17b可配置成覆蓋第一鈍化層17a的頂部表面與側邊表面。相反地，第一鈍化層17a可配置成覆蓋第二鈍化層17b的頂部表面與側邊表面。
(第一鈍化層17a)
第一鈍化層17a較佳為第二氧化物。
(第二氧化物)
該第二氧化物含有矽(Si)及鹼土金屬，較佳更含有鋁(Al)及硼(B)中之至少一者。此外，視需要可進一步地含有其他元素。
關於第二氧化物，由Si所構成的SiO2具有非晶結構。此外，該鹼土金屬具有切斷Si-O鍵的功能。因此，第二氧化物的介電常數及線性 膨脹係數可依據Si及鹼土金屬的組成比例來控制。
該第二氧化物較佳含有Al及B中之至少一者。由Al所構成的Al2O3、以及由B所構成的B2O3皆形成類似於SiO2的非晶結構。因此，含有Al及/或B之該第二氧化物具有更穩定的非晶結構，因而能形成具有更高均勻性的絕緣層。此外，當鹼土金屬依據組成比例來改變Al及B的配位結構時，可控制該第二氧化物的介電常數及線性膨脹係數。
該第二氧化物中之鹼土金屬的範例可為鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)等。鹼土金屬可由一個上述元素或是由二個或二個以上之上述元素所構成。
對該第二氧化物中包含之Si及鹼土金屬的組成比例並無特別限制，該組成比例可根據意欲目的而作適當地選擇。但較佳的組成比例係在下列的範圍內。
該第二氧化物中包含之Si以及鹼土金屬(Si：鹼土金屬)的組成比例，由氧化物(SiO2、BeO、MgO、CaO、SrO、BaO)計算後，較佳在50.0mol%至90.0mol%：10mol%至50mol%。
對該第二氧化物中包含之Si、鹼土金屬以及Al及B中之至少一者的組成比例並無特別限制，該組成比例可根據意欲目的而作適當地選擇。但較佳的組成比例係在下列的範圍內。
該第二氧化物中包含之Si、鹼土金屬、以及Al及B中之至少一者(Si：鹼土金屬：Al及B中之至少一者)的組成比例，由氧化物(SiO2、BeO、MgO、CaO、SrO、BaO、Al2O3、B2O3)計算後，較佳在50.0mol%至90.0mol%：5.0mol%至20.0mol%：5.0mol%至30.0mol%。
藉由X光螢光光譜分析、電子探針微分析(electron probe microanalysis，EPMA)、感應耦合電漿原子發射光譜分析(inductively coupled plasma atomic emission spectroscopy，ICP-AES)等來分析該氧化物中的陽離子元素，該第二氧化物中包含之氧化物(例如SiO2、BeO、MgO、CaO、SrO、BaO、Al2O3、B2O3)的比例可被計算出。
對第一鈍化層17a的介電常數並無特別限制，該介電常數可根據意欲目的而作適當地選擇。
為了測量第一鈍化層17a的介電常數，可製作由疊積下部電 極、介電層(亦即該第一鈍化層17a)、及上部電極而形成的電容器，然後使用阻抗測試計(LCR meter)來測量該介電常數。
對第一鈍化層17a的線性膨脹係數並無特別限制，該線性膨脹係數可根據意欲目的而作適當地選擇。
第一鈍化層17a的線性膨脹係數可利用例如熱機械分析裝置測量出。在測量線性膨脹係數的方法中，可製作與第一鈍化層17a相同組成的測量用樣品而不需製作FET。
(第二鈍化層17b)
第二鈍化層17b含有第一氧化物。該第一氧化物可為與第一實施例中列舉的閘極絕緣層13或鈍化層17用之材料相同的氧化物。換言之，第一氧化物至少含有元素A(亦即鹼土金屬)及元素B(亦即鎵(Ga)、鈧(Sc)、釔(Y)及鑭系元素中之至少一者)。此外，視需要可進一步地含有其他元素。
對第二鈍化層17b的介電常數並無特別限制，該介電常數可根據意欲目的而作適當地選擇。可利用例如與測量第一鈍化層17a的介電常數用的相同方法來測量第二鈍化層17b的介電常數。
對第二鈍化層17b的線性膨脹係數並無特別限制，該線性膨脹係數可根據意欲目的而作適當地選擇。可利用例如與測量第一鈍化層17a的線性膨脹係數用的相同方法來測量第二鈍化層17b的線性膨脹係數。
發明人發現由第一鈍化層17a及第二鈍化層17b的疊積結構所形成的鈍化層在環境中展現出抗濕氣、氧氣、以及氮氣等的優異阻障性能。第一鈍化層17a含有包括矽(Si)及鹼土金屬的第二氧化物，而第二鈍化層17b含有包括元素A(亦即鹼土金屬)及元素B(亦即鎵(Ga)、鈧(Sc)、釔(Y)及鑭系元素中之至少一者)的第一氧化物(例如順電性非晶相氧化物)。如此的鈍化層能製造出高可靠性的FET，且在偏壓溫度加壓(Bias Temperature Stress，BTS)測試中臨界電壓變異小。
[FET的製造方法]
下面敘述說明了如第13圖所示之製造FET 110的方法。第14A圖至第15C圖為說明第九實施例之製造FET 110的步驟的範例的圖式。
首先，進行與第一實施例中第2A圖至第3A圖所說明的相 同步驟。在第14A圖所說明的步驟中，在整個基板11及閘極絕緣層13上形成第一鈍化層170a(亦即在蝕刻製程中欲形成第一鈍化層17a的層)，且第一鈍化層170a覆蓋源極電極14、汲極電極15及主動層16。然後在整個第一鈍化層170a上形成第二鈍化層170b(亦即在蝕刻製程中欲形成第二鈍化層17b的層)。
對第一鈍化層170a及第二鈍化層170b的形成方法並無特別限制，該方法可根據意欲目的而作適當地選擇。例如，可利用真空製程(例如濺鍍法、脈衝雷射沉積法、化學氣相沉積法以及原子層沉積法)來形成薄膜。
此外，為了形成第一鈍化層170a，可製備含有第二氧化物之前驅物的塗佈液(亦即形成第一鈍化層用的塗佈液)，然後施敷或印刷該塗佈液在施加目標物上，然後在適當條件下烘烤該施加目標物。同樣地，為了形成第二鈍化層170b，可製備含有第一氧化物之前驅物的塗佈液(亦即形成第二鈍化層用的塗佈液)，然後施敷或印刷該塗佈液在施加目標物上，然後在適當條件下烘烤該施加目標物。
第一鈍化層170a的平均薄膜厚度，較佳在10nm至1000nm，且更佳在20nm至500nm。第二鈍化層170b的平均薄膜厚度，較佳在10nm至1000nm，且更佳在20nm至500nm。
--形成第一鈍化層用的塗佈液--
形成第一鈍化層用的塗佈液至少含有含矽化合物、鹼土金屬化合物、以及溶劑，較佳更含有含鋁化合物及含硼化合物中之至少一者。此外，視需要形成第一鈍化層用的塗佈液可進一步地含有其他元素。
--含矽化合物--
含矽化合物可例如為無機矽化合物、有機矽化合物等。
無機矽化合物可例如為四氯矽烷、四溴矽烷、四碘矽烷等。
對有機矽化合物並無特別限制，只要是含有矽及有機基團的化合物即可。該有機矽化合物可根據意欲目的而作適當地選擇。矽及有機基團可經由例如離子鍵、共價鍵、配位鍵等而鍵結在一起。
對有機基團並無特別限制，該有機基團可根據意欲目的而作適當地選擇。有機基團可例如為可包括取代基的烷基、可包括取代基的烷 氧基、可包括取代基的醯氧基、可包括取代基的苯基等。烷基可例如為具有碳原子數為1至6的烷基等。烷氧基可例如為具有碳原子數為1至6的烷氧基等。醯氧基可例如為具有碳原子數為1至10的醯氧基等。
有機矽化合物可例如為四甲氧矽烷、四乙氧矽烷、四異丙氧矽烷、四丁氧矽烷、1,1,1,3,3,3-六甲基二矽氮烷(HMDS，TOKYO OHKA KOGYO有限公司的產品)、雙三甲矽基乙炔、三苯基矽烷、2-乙基己酸矽、四乙醯氧矽烷等。
對形成第一鈍化層用的塗佈液中之含矽化合物的含量並無特別限制，該含矽化合物的含量可根據意欲目的而作適當地選擇。
--含鹼土金屬化合物--
含鹼土金屬化合物可例如為無機鹼土金屬化合物、有機鹼土金屬化合物等。含鹼土金屬化合物中之鹼土金屬可例如為鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)等。
無機鹼土金屬化合物可例如為鹼土金屬硝酸鹽、鹼土金屬硫酸鹽、鹼土金屬氯化物、鹼土金屬氟化物、鹼土金屬溴化物、鹼土金屬碘化物等。
鹼土金屬硝酸鹽可例如為硝酸鎂、硝酸鈣、硝酸鍶、硝酸鋇等。
鹼土金屬硫酸鹽可例如為硫酸鎂、硫酸鈣、硫酸鍶、硫酸鋇等。
鹼土金屬氟化物可例如為氟化鎂、氟化鈣、氟化鍶、氟化鋇等。
鹼土金屬氯化物可例如為氯化鎂、氯化鈣、氯化鍶、氯化鋇等。
鹼上金屬溴化物可例如為溴化鎂、溴化鈣、溴化鍶、溴化鋇等。
鹼土金屬碘化物可例如為碘化鎂、碘化鈣、碘化鍶、碘化鋇等。
對有機鹼土金屬化合物並無特別限制，只要是含有鹼土金屬及有機基團的化合物即可。該有機鹼土金屬化合物可根據意欲目的而作適 當地選擇。鹼土金屬及有機基團可經由例如離子鍵、共價鍵、配位鍵等而鍵結在一起。
對有機基團並無特別限制，該有機基團可根據意欲目的而作適當地選擇。有機基團可例如為可包括取代基的烷基、可包括取代基的烷氧基、可包括取代基的醯氧基、可包括取代基的苯基、可包括取代基的乙醯丙酮基、可包括取代基的硫酸基等。烷基可例如為具有碳原子數為1至6的烷基等。烷氧基可例如為具有碳原子數為1至6的烷氧基等。醯氧基可例如為具有碳原子數為1至10的醯氧基；部分由苯環所取代的醯氧基，例如苯甲酸；部分由羥基所取代的醯氧基，例如乳酸；以及具有二個或二個以上的羰基的醯氧基，例如草酸及檸檬酸等。
有機鹼土金屬化合物可例如為含甲氧化鎂、乙氧化鎂、二乙基鎂、乙酸鎂、甲酸鎂、乙醯丙酮鎂、2-乙基己酸鎂、乳酸鎂、環烷酸鎂、檸檬酸鎂、柳酸鎂、苯甲酸鎂、草酸鎂、三氟甲基磺酸鎂、甲氧化鈣、乙氧化鈣、乙酸鈣、甲酸鈣、乙醯丙酮鈣、雙(三甲基乙醯)甲烷鈣、2-乙基己酸鈣、乳酸鈣、環烷酸鈣、檸檬酸鈣、柳酸鈣、新癸酸鈣、苯甲酸鈣、草酸鈣、異丙氧化鍶、乙酸鍶、甲酸鍶、乙醯丙酮鍶、2-乙基己酸鍶、乳酸鍶、環烷酸鍶、柳酸鍶、草酸鍶、乙氧化鋇、異丙氧化鋇、乙酸鋇、甲酸鋇、乙醯丙酮鋇、2-乙基己酸鋇、乳酸鋇、環烷酸鋇、新癸酸鋇、草酸鋇、苯甲酸鋇、三氟甲基磺酸鋇、乙醯丙酮鈹等。
對形成第一鈍化層用的塗佈液中之含鹼土金屬化合物的含量並無特別限制，該含鹼土金屬化合物的含量可根據意欲目的而作適當地選擇。
--含鋁化合物-
含鋁化合物可例如為無機鋁化合物、有機鋁化合物等。
無機鋁化合物可例如為氯化鋁、硝酸鋁、溴化鋁、氫氧化鋁、硼酸鋁、三氟化鋁、碘化鋁、硫酸鋁、磷酸鋁、硫酸鋁銨等。
對有機鋁化合物並無特別限制，只要是含有鋁(Al)及有機基團的化合物即可。該有機鋁化合物可根據意欲目的而作適當地選擇。鋁(Al)及有機基團可經由例如離子鍵、共價鍵、配位鍵等而鍵結在一起。
對有機基團並無特別限制，該有機基團可根據意欲目的而作 適當地選擇。有機基團可例如為可包括取代基的烷基、可包括取代基的烷氧基、可包括取代基的醯氧基、可包括取代基的乙醯丙酮基、可包括取代基的硫酸基等。烷基可例如為具有碳原子數為1至6的烷基等。烷氧基可例如為具有碳原子數為1至6的烷氧基等。醯氧基可例如為具有碳原子數為1至10的醯氧基；部分由苯環所取代的醯氧基，例如苯甲酸；部分由羥基所取代的醯氧基，例如乳酸；以及具有二個或二個以上的羰基的醯氧基，例如草酸及檸檬酸等。
該有機鋁化合物可例如為異丙氧化鋁、二級丁氧化鋁、三乙基鋁、乙氧基二乙基鋁、乙酸鋁、乙醯丙酮鋁、六氟乙醯丙酮鋁、2-乙基己酸鋁、乳酸鋁、苯甲酸鋁、雙二級丁氧基乙醯乙酸鋁螯合物、以及三氟甲基磺酸鋁。
對形成第一鈍化層用的塗佈液中之含鋁化合物的含量並無特別限制，該含鋁化合物的含量可根據意欲目的而作適當地選擇。
--含硼化合物-
含硼化合物可例如為無機硼化合物、有機硼化合物等。
無機硼化合物可例如為正硼酸、氧化硼、三溴化硼、四氟硼酸、硼酸鋁、硼酸鎂等。該氧化硼可例如為二氧化二硼、三氧化二硼、三氧化四硼、五氧化四硼等。
對有機硼化合物並無特別限制，只要是含有硼(B)及有機基團的化合物即可。該有機硼化合物可根據意欲目的而作適當地選擇。硼(B)及有機基團可經由例如離子鍵、共價鍵、配位鍵等而鍵結在一起。
對有機基團並無特別限制，該有機基團可根據意欲目的而作適當地選擇。有機基團可例如為可包括取代基的烷基、可包括取代基的烷氧基、可包括取代基的醯氧基、可包括取代基的苯基、可包括取代基的硫酸基、可包括取代基的噻吩基等。烷基可例如為具有碳原子數為1至6的烷基等。烷氧基可例如為具有碳原子數為1至6的烷氧基等。該烷氧基的範例包括具有二個或二個以上的氧原子的有機基團，而其中之二個氧原子鍵結至硼以與該硼共同形成環狀結構。此外，該烷氧基的範例包括其中之烷基被有機矽烷取代的烷氧基。醯氧基可例如為具有碳原子數為1至10的醯氧基等。
該有機硼化合物可例如為(R)-5,5-二苯基-2-甲基-3,4-丙醇-1,3,2-噁唑硼烷、三異丙基硼、2-異丙氧基-4,4,5,5-四甲基-1,3,2-二氧雜環戊硼烷、雙(己烯基甘醇酸)二硼、4-(4,4,5,5-四甲基-1,3,2,-二氧雜環戊硼-2-基)-1H-吡唑、(4,4,5,5-四甲基-1,3,2-二氧雜環戊硼烷-2-基)苯、三級丁基-N-[4-(4,4,5,5-四甲基-1,2,3,-二氧雜環戊硼烷-2-基)苯基]胺甲酸酯、苯基硼酸、3-乙醯苯基硼酸、三氟化硼乙酸錯合物、四氟化硼環丁碸錯合物、2-噻吩硼酸、三(三甲基矽烷)硼酸酯等。
對形成第一鈍化層用的塗佈液中之含硼化合物的含量並無特別限制，該含硼化合物的含量可根據意欲目的而作適當地選擇。
---溶劑---
對溶劑並無特別限制，只要是能夠穩定地溶解及分散化合物的溶劑即可。該溶劑可根據意欲目的而作適當地選擇。該溶劑可例如為甲苯、二甲苯、均三甲苯、異丙基甲苯、戊苯、十二基苯、聯環己烷、環己苯、癸烷、十一烷、十二烷、十三烷、十四烷、十五烷、四氫萘、十氫萘、異丙醇、苯甲酸乙酯、N,N-二甲基甲醯胺、碳酸丙醯酯、2-乙基己酸、礦油精、二甲基丙烯基脲、4-丁內酯、2-甲氧基乙醇、丙二醇、水等。
對形成第一鈍化層用的塗佈液中之溶劑的含量並無特別限制，該溶劑的含量可根據意欲目的而作適當地選擇。
對形成第一鈍化層用的塗佈液中之含矽化合物及含鹼土金屬化合物的組成比例(含矽化合物：含鹼土金屬化合物)並無特別限制，該組成比例可根據意欲目的而作適當地選擇。但是該組成比例較佳在下列的範圍內。
在形成第一鈍化層用的塗佈液中，矽(Si)以及鹼土金屬的組成比例(矽：鹼土金屬)，由氧化物(例如SiO2、BeO、MgO、CaO、SrO、BaO)計算後，較佳在50.0mol%至90.0mol%：10.0mol%至50.0mol%的範圍內。
對形成第一鈍化層用的塗佈液中之含矽化合物、含鹼土金屬化合物、以及含鋁化合物和含硼化合物中之至少一者的組成比例(含矽化合物：含鹼土金屬化合物：含鋁化合物和含硼化合物中之至少一者)並無特別限制，該組成比例可根據意欲目的而作適當地選擇。但是該組成比例較佳在下列的範圍內。
在形成第一鈍化層用的塗佈液中，矽、鹼土金屬、以及含鋁化合物和含硼化合物中之至少一者的組成比例(矽：鹼土金屬：鋁和硼中之至少一者)，由氧化物(SiO2、BeO、MgO、CaO、SrO、BaO、Al2O3、B2O3)計算後，較佳在50.0mol%至90.0mol%：5.0mol%至20.0mol%：5.0mol%至30.0mol%的範圍內。
--形成第二鈍化層用的塗佈液--
形成第二鈍化層用的塗佈液至少含有含鹼土金屬化合物(亦即，含元素A化合物)、含元素B化合物、以及一溶劑。此外，形成第二鈍化層用的塗佈液較佳更至少含有含元素C化合物中之一者。此外，視需要形成第二鈍化層用的塗佈液可進一步地含有其他元素。
---含鹼土金屬化合物(含元素A化合物)---
含鹼土金屬化合物可例如為無機鹼土金屬化合物，有機鹼土金屬化合物等，在含鹼土金屬化合物中之鹼土金屬可例如為包含鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)等。
該無機鹼土金屬化合物可例如為鹼土金屬硝酸鹽、鹼土金屬硫酸鹽、鹼土金屬氯化物、鹼土金屬氟化物、鹼土金屬溴化物、鹼土金屬碘化物等。
該鹼土金屬硝酸鹽可例如為硝酸鎂、硝酸鈣、硝酸鍶、硝酸鋇等。
該鹼土金屬硫酸鹽可例如為硫酸鎂、硫酸鈣、硫酸鍶、硫酸鋇等。
該鹼土金屬氯化物可例如為氯化鎂、氯化鈣、氯化鍶、氯化鋇等。
該鹼土金屬氟化物可例如為氟化鎂、氟化鈣、氟化鍶、氟化鋇等。
該鹼土金屬溴化物可例如為溴化鎂、溴化鈣、溴化鍶、溴化鋇等。
該鹼土金屬碘化物可例如為碘化鎂、碘化鈣、碘化鍶、碘化鋇等。
對有機鹼土金屬化合物並無特別限制，只要是含有鹼土金屬 及有機基團的化合物即可。該有機鹼土金屬化合物可根據意欲目的而作適當地選擇。鹼土金屬及有機基團可經由例如離子鍵、共價鍵、配位鍵等而鍵結在一起。
對有機基團並無特別限制，該有機基團可根據意欲目的而作適當地選擇。有機基團可例如為可包括取代基的烷基、可包括取代基的烷氧基、可包括取代基的醯氧基、可包括取代基的苯基、可包括取代基的乙醯丙酮基、可包括取代基的硫酸基等。烷基可例如為具有碳原子數為1至6的烷基等。烷氧基可例如為具有碳原子數為1至6的烷氧基等。醯氧基可例如為具有碳原子數為1至10的醯氧基；部分由苯環所取代的醯氧基，例如苯甲酸；部分由羥基所取代的醯氧基，例如乳酸；以及具有二個或二個以上的羰基的醯氧基，例如草酸及檸檬酸等。
有機鹼土金屬化合物可例如為甲氧化鎂、乙氧化鎂、二乙基鎂、乙酸鎂、甲酸鎂、乙醯丙酮鎂、2-乙基己酸鎂、乳酸鎂、環烷酸鎂、檸檬酸鎂、柳酸鎂、苯甲酸鎂、草酸鎂、三氟甲基磺酸鎂、甲氧化鈣、乙氧化鈣、乙酸鈣、甲酸鈣、乙醯丙酮鈣、雙(三甲基乙醯)甲烷鈣、2-乙基己酸鈣、乳酸鈣、環烷酸鈣、檸檬酸鈣、柳酸鈣、新癸酸鈣、苯甲酸鈣、草酸鈣、異丙氧化鍶、乙酸鍶、甲酸鍶、乙醯丙酮鍶、2-乙基己酸鍶、乳酸鍶、環烷酸鍶、柳酸鍶、草酸鍶、乙氧化鋇、異丙氧化鋇、乙酸鋇、甲酸鋇、乙醯丙酮鋇、2-乙基己酸鋇、乳酸鋇、環烷酸鋇、新癸酸鋇、草酸鋇、苯甲酸鋇、三氟甲基磺酸鋇、雙(乙醯丙酮)鈹等。
對形成第二鈍化層用的塗佈液中之含鹼土金屬化合物的含量並無特別限制，該含鹼土金屬化合物的含量可根據意欲目的而作適當地選擇。
(含元素B化合物)
含元素B化合物中的稀土元素可例如為鎵(Ga)、鈧(Sc)、釔(Y)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
該含元素B化合物可例如為無機含元素B化合物、有機含元素B化合物等。
該無機含元素B化合物可例如為元素B硝酸鹽、元素B硫 酸鹽、元素B氟化物、元素B氯化物、元素B溴化物、元素B碘化物等。
元素B硝酸鹽可例如為硝酸鎵、硝酸鈧、硝酸釔、硝酸鑭、硝酸鈰、硝酸鐠、硝酸釹、硝酸釤、硝酸銪、硝酸釓、硝酸鋱、硝酸鏑、硝酸鈥、硝酸鉺、硝酸銩、硝酸鐿、硝酸鎦等。
元素B硫酸鹽可例如為硫酸鎵、硫酸鈧、硫酸釔、硫酸鑭、硫酸鈰、硫酸鐠、硫酸釹、硫酸釤、硫酸銪、硫酸釓、硫酸鋱、硫酸鏑、硫酸鈥、硫酸鉺、硫酸銩、硫酸鐿、硫酸鎦等。
元素B氟化物可例如為氟化鎵、氟化鈧、氟化釔、氟化鑭、氟化鈰、氟化鐠、氟化釹、氟化釤、氟化銪、氟化釓、氟化鋱、氟化鏑、氟化鈥、氟化鉺、氟化銩、氟化鐿、氟化鎦等。
元素B氯化物可例如為氯化鎵、氯化鈧、氯化釔、氯化鑭、氯化鈰、氯化鐠、氯化釹、氯化釤、氯化銪、氯化釓、氯化鋱、氯化鏑、氯化鈥、氯化鉺、氯化銩、氯化鐿、氯化鎦等。
元素B溴化物可例如為溴化鎵、溴化鈧、溴化釔、溴化鑭、溴化鈰、溴化鐠、溴化釹、溴化釤、溴化銪、溴化釓、溴化鋱、溴化鏑、溴化鈥、溴化鉺、溴化銩、溴化鐿、溴化鎦等。
元素B碘化物可例如為碘化鎵、碘化鈧、碘化釔、碘化鑭、碘化鈰、碘化鐠、碘化釹、碘化釤、碘化銪、碘化釓、碘化鋱、碘化鏑、碘化鈥、碘化鉺、碘化銩、碘化鐿、碘化鎦等。
對有機元素B化合物並無特別限制，只要是含有元素B及有機基團的化合物即可。該有機元素B化合物可根據意欲目的而作適當地選擇。元素B及有機基團可經由例如離子鍵、共價鍵、配位鍵等而鍵結在一起。
對有機基團並無特別限制，該有機基團可根據意欲目的而作適當地選擇。有機基團可例如為可包括取代基的烷基、可包括取代基的烷氧基、可包括取代基的醯氧基、可包括取代基的乙醯丙酮基、可包括取代基的環戊二烯基等。烷基可例如為具有碳原子數為1至6的烷基等。烷氧基可例如為具有碳原子數為1至6的烷氧基等。醯氧基可例如為具有碳原子數為1至10的醯氧基等。
該有機元素B化合物可例如為三(環戊二烯基)鎵、異丙氧化 鈧、乙酸鈧、三(環戊二烯基)鈧、異丙氧化釔、2-乙基己酸釔、三(乙醯丙酮)釔、三(環戊二烯基)釔、異丙氧化鑭、2-乙基己酸鑭、三(乙醯丙酮)鑭、三(環戊二烯基)鑭、2-乙基己酸鈰、三(乙醯丙酮)鈰、三(環戊二烯基)鈰、異丙氧化鐠、草酸鐠、三(乙醯丙酮)鐠、三(環戊二烯基)鐠、異丙氧化釹、2-乙基己酸釹、三氟乙醯丙酮釹、三(異丙基環戊二烯基)釹、三(乙基環戊二烯基)鉕、異丙氧化釤、2-乙基己酸釤、三(乙醯丙酮)釤、三(環戊二烯基)釤、2-乙基己酸銪、三(乙醯丙酮)銪、三(乙基環戊二烯基)銪、異丙氧化釓、2-乙基己酸釓、三(乙醯丙酮)釓、三(環戊二烯基基)釓、乙酸鋱、三(乙醯丙酮)鋱、三(環戊二烯基)鋱、異丙氧化鏑、乙酸鏑、三(乙醯丙酮)鏑、三(乙基環戊二烯基)鏑、異丙氧化鈥、乙酸鈥、三(環戊二烯基)鈥、異丙氧化鉺、乙酸鉺、三(乙醯丙酮)鉺、三(環戊二烯基)鉺、乙酸銩、三(乙醯丙酮)銩、三(環戊二烯基)銩、異丙氧化鐿、乙酸鐿、三(乙醯丙酮)鐿、三(環戊二烯基)鐿、草酸鎦、三(乙基環戊二烯基)鎦等。
對形成第二鈍化層用的塗佈液中之含元素B化合物的含量並無特別限制，該含元素B化合物的含量可根據意欲目的而作適當地選擇。
---含元素C化合物---
含元素C化合物可例如為鋁(Al)、鈦(Ti)、鋯(Zr)、鉿(Hf)、鈮(Nb)、鉭(Ta)等。
該含元素C化合物可例如為無機含元素C化合物、有機含元素C化合物等。
該無機含元素C化合物可例如為元素C硝酸鹽、元素C硫酸鹽、元素C氟化物、元素C氯化物、元素C溴化物、元素C碘化物等。
該無機含元素C化合物可例如為硝酸鋁、硫酸鋁、氟化鋁、氯化鋁、溴化鋁、碘化鋁、氫氧化鋁、磷酸鋁、硫酸鋁銨、二硫化鈦、氟化鈦、氯化鈦、溴化鈦、碘化鈦、硫酸鋯、碳酸鋯、氟化鋯、氯化鋯、溴化鋯、碘化鋯、硫酸鉿、氟化鉿、氯化鉿、溴化鉿、碘化鉿、氟化鈮、氯化鈮、溴化鈮、氟化鉭、氯化組、溴化鉭等。
對有機含元素C化合物並無特別限制，只要是含有元素C及有機基團的化合物即可。該有機含元素C化合物可根據意欲目的而作適當地選擇。元素C及有機基團可經由例如離子鍵、共價鍵、配位鍵等而鍵 結在一起。
對有機基團並無特別限制，該有機基團可根據意欲目的而作適當地選擇。有機基團可例如為可包括取代基的烷基、可包括取代基的烷氧基、可包括取代基的醯氧基、可包括取代基的乙醯丙酮基、可包括取代基的環戊二烯基等。烷基可例如為具有碳原子數為1至6的烷基等。烷氧基可例如為具有碳原子數為1至6的烷氧基等。醯氧基可例如為具有碳原子數為1至10的醯氧基等。
該有機元素C化合物可例如為異丙氧化鋁、二級丁氧化鋁、三乙基鋁、乙氧基二乙基鋁、乙酸鋁、乙醯丙酮鋁、六氟乙醯丙酮鋁、2-乙基己酸鋁、乳酸鋁、苯甲酸鋁、雙二級丁氧基乙醯乙酸鋁螯合物、、三氟甲基磺酸鋁、異丙氧化鈦、氯化二(環戊二烯基)鈦、丁氧化鋯、異丙氧化鋯、氧化二(2-乙基己酸)鋯、二(正丁氧基)二乙醯丙酮鋯、四(乙醯丙酮)鋯、四(環戊二烯基)鋯、丁氧化鉿、異丙氧化鉿、四(2-乙基己酸)鉿、二(正丁氧基)二乙醯丙酮鉿、四(乙醯丙酮)鉿、二(環戊二烯基)二甲基鉿、乙氧化鈮、2-乙基己酸鈮、氯化二(環戊二烯基)鈮、乙氧化組、四乙氧基乙醯丙酮鉭等。
對形成第二鈍化層用的塗佈液中之含元素C化合物的含量並無特別限制，該含元素C化合物的含量可根據意欲目的而作適當地選擇。
---溶劑---
對溶劑並無特別限制，只要是能夠穩定地溶解及分散化合物的溶劑即可。該溶劑可根據意欲目的而作適當地選擇。該溶劑可例如為甲苯、二甲苯、均三甲苯、異丙基甲苯、戊苯、十二基苯、聯環己烷、環己苯、癸烷、十一烷、十二烷、十三烷、十四烷、十五烷、四氫萘、十氫萘、異丙醇、苯甲酸乙酯、N,N-二甲基甲醯胺、碳酸丙醯酯、2-乙基己酸、礦油精、二甲基丙烯基脲、4-丁內酯、2-甲氧基乙醇、丙二醇、水等。
對形成第二鈍化層用的塗佈液中之溶劑的含量並無特別限制，該溶劑的含量可根據意欲目的而作適當地選擇。
對形成第二鈍化層用的塗佈液中之含鹼土金屬化合物(亦即含元素A化合物)及含元素B化合物的組成比例(含鹼土金屬化合物：含元素B化合物)並無特別限制，該組成比例可根據意欲目的而作適當地選擇。但是該組成比例較佳在下列的範圍內。
在形成第二鈍化層用的塗佈液中，元素A(亦即鹼土金屬)以及元素B(亦即鎵(Ga)、鈧(Sc)、釔(Y)及鑭系元素中之至少一者)的組成比例(元素A：元素B)，由氧化物(例如BeO、MgO、CaO、SrO、BaO、Ga2O3、Sc2O3、Y2O3、La2O3、Ce2O3、Pr2O3、Nd2O3、Pm2O3、Sm2O3、Eu2O3、Gd2O3、Tb2O3、Dy2O3、Ho2O3、Er2O3、Tm2O3、Yb2O3、Lu2O3)計算後，較佳在10.0mol%至67.0mol%：33.0mol%至90.0mol%的範圍內。
對形成第二鈍化層用的塗佈液中之含鹼土金屬化合物(亦即含元素A化合物)、含元素B化合物、以及含元素C化合物中的至少一者的組成比例(含鹼土金屬化合物：含元素B化合物：含元素B化合物：含元素C化合物)並無特別限制，該組成比例可根據意欲目的而作適當地選擇。但是該組成比例較佳在下列的範圍內。
在形成第二鈍化層用的塗佈液中，元素A(亦即鹼土金屬)、元素B(亦即鎵(Ga)、鈧(Sc)、釔(Y)及鑭系元素中的至少一者)以及元素C(亦即鋁(Al)、鈦(Ti)、鋯(Zr)、鉿(Hf)、鈮(Nb)及鉭(Ta)中的至少一者)的組成比例(元素A：元素B：元素C)，由氧化物(例如BeO、MgO、CaO、SrO、BaO、Ga2O3、Sc2O3、Y2O3、La2O3、Ce2O3、Pr2O3、Nd2O3、Pm2O3、Sm2O3、Eu2O3、Gd2O3、Tb2O3、Dy2O3、Ho2O3、Er2O3、Tm2O3、Yb2O3、Lu2O3、Al2O3、TiO2、ZrO2、HfO2、Nb2O5、Ta2O5)計算後，較佳在5.0mol%至22.0mol%：33.0mol%至90.0mol%：5.0mol%至45.0mol%的範圍內。
---形成第一鈍化層及第二鈍化層的方法---
下面的敘述說明了使用形成第一鈍化層用的塗佈液而形成第一鈍化層170a的方法，以及使用形成第二鈍化層用的塗佈液而形成第二鈍化層170b的方法的範例。形成第一鈍化層170a及第二鈍化層170b的方法包括塗佈步驟以及熱處理步驟，且視需要可更進一步地包括其他步驟。
對塗佈步驟的細節並無特別限制，只要是施用形成第一鈍化層用的塗佈液或形成第二鈍化層用的塗佈液在欲塗佈的目標物上的步驟即可。塗佈步驟的細節可根據意欲目的而作適當地選擇。對塗佈的方法並無特別限制，塗佈的方法可根據意欲目的而作適當地選擇。例如，可進行溶液製程而形成薄膜，接著利用光微影法進行圖案化。此外，可利用例如噴墨印刷、奈米壓印以及凹版印刷等印刷製程，直接形成具有預定形狀的薄 膜。至於溶液製程，可使用浸塗法、旋塗法、模塗佈法、噴嘴印刷法等。
對熱處理步驟的細節並無特別限制，只要是對形成第一鈍化層用的塗佈液或形成第二鈍化層用的塗佈液(該塗佈液將施用在欲塗佈的目標物上)進行熱處理的步驟即可。熱處理步驟的細節可根據意欲目的而作適當地選擇。應注意的是，當進行熱處理步驟時，施用在欲塗佈的目標物上之形成第一鈍化層用的塗佈液以及形成第二鈍化層用的塗佈液可讓其自然乾燥。在熱處理步驟中，進行溶劑乾燥以及氧化物(亦即第一氧化物或第二氧化物)生成的步驟。
在熱處理步驟中，溶劑的乾燥(下文稱為「乾燥程序」)，以及第一氧化物或第二氧化物的生成(下文稱為「生成程序」)較佳在不同的溫度下進行。換言之，較佳在乾燥該溶劑之後，升溫以生成第一氧化物或第二氧化物。第二氧化物的生成包括該含矽化合物、該含鹼土金屬化合物、該含鋁化合物及該含硼化合物等中之至少一者發生分解。第一氧化物的生成包括該含鹼土金屬化合物(亦即該含元素A化合物)、該含元素B化合物、該含元素C化合物等中之至少一者發生分解。
對乾燥程序的溫度並無特別限制，溫度可根據所含的溶劑而作適當地選擇。例如，溫度可在80℃至180℃的範圍內。至於乾燥程序，使用真空乾燥爐等可有效地在較低溫度下進行乾燥。對乾燥程序的時間並無特別限制，處理的時間可根據意欲目的而作適當地選擇。例如，處理的時間可在1分鐘至1小時的範圍內。
雖然生成程序的溫度較佳在100℃至550℃的範圍內，更佳在200℃至500℃的範圍內，但是對生成程序的溫度並無特別限制，處理的溫度可根據意欲目的而作任意決定。對生成程序的時間並無特別限制，處理的時間可根據意欲目的而作任意決定。例如，處理的時間可在1小時至5小時的範圍內。
應注意的是，在熱處理步驟中，乾燥程序及生成程序可連續地進行，或可以分開多個步驟進行。
對熱處理的方法並無特別限制，熱處理的方法可根據意欲目的而作適當地選擇。例如，可對欲塗佈的目標物進行加熱。雖然氧氣環境為較佳，但是對熱處理的環境並無特別限制，熱處理的環境可根據意欲目 的而作適當地選擇。當熱處理在氧氣環境下進行時，分解產物可平穩地由系統釋放排出，而可使第一氧化物或第二氧化物加速生成。
在熱處理步驟中，為了加速該生成程序中的反應，在乾燥程序之後，以波長為400nm或更短的紫外光照射乾燥後的目標物則效果顯著。藉由以波長為400nm或更短的紫外光照射，可切斷乾燥後的目標物中所含之有機材料的化學鍵，進而分解該有機材料，因此可使第一氧化物或第二氧化物有效地形成。對波長為400nm或更短的紫外光並無特別限制，紫外光可根據意欲目的而作適當地選擇。例如，可使用由準分子燈放射出之波長為222nm的紫外光。另外，較佳施用臭氧取代紫外光照射，或與紫外光照射一起使用。對乾燥後的目標物施用臭氧，可加速氧化物的生成。
於第14B圖說明的步驟中，在該第二鈍化層的預定區域上形成遮罩300。對遮罩300的材料並無特別限制，只要是在第一鈍化層170a及第二鈍化層170b進行蝕刻步驟中作為保護膜的材料即可，該材料可根據意欲目的而作適當地選擇。對遮罩300材料的類型並無特別限制，該材料的類型可根據意欲目的而作適當地選擇。例如，可使用正光阻及負光阻。
接著，於第15A圖說明的步驟中，對第二鈍化層170b進行蝕刻以形成具有預定形狀的第二鈍化層17b。可使用含有氫氯酸、草酸、硝酸、磷酸、乙酸、硫酸及過氧化氫水溶液中之至少一者的第一溶液，對第二鈍化層170b進行蝕刻。蝕刻的方法例如為將第二鈍化層170b浸入第一溶液中之浸塗法；以第一溶液噴覆第二鈍化層170b之噴塗法；以及在包括第二鈍化層170b之基板11旋轉時以第一溶液滴覆第二鈍化層170b之旋塗法。
第一溶液中之氫氯酸的濃度較佳在0.04wt%至40wt%的範圍內。第一溶液中之草酸的濃度較佳在0.1wt%至10wt%的範圍內。第一溶液中之硝酸的濃度較佳在0.1wt%至40wt%的範圍內。第一溶液中之磷酸的濃度較佳在0.1wt%至85wt%的範圍內。第一溶液中之乙酸的濃度較佳在1wt%至50wt%的範圍內。第一溶液中之硫酸的濃度較佳在1wt%至20wt%的範圍內。第一溶液中之過氧化氫水溶液的濃度較佳在1wt%至10wt%的範圍內。較佳係使用含有氫氯酸、磷酸及硝酸的混合溶液，或是含有磷酸、硝酸及乙酸的混合溶液作為第一溶液。
接著，於第15B圖說明的步驟中，對第一鈍化層170a進行蝕刻以形成具有預定形狀的第一鈍化層17a。可使用含有氫氟酸、氟化銨、氟化氫銨及有機鹼中之至少一者的第二溶液(下文稱為「第二溶液」)，對第一鈍化層170a進行蝕刻。蝕刻的方法例如為將第一鈍化層170a浸入第二溶液中之浸塗法；以第二溶液噴覆第一鈍化層170a之噴塗法；以及在包括第一鈍化層170a之基板11旋轉時以第二溶液滴覆第一鈍化層170a之旋塗法。
於第九實施例中，如第15A圖所說明，對第二鈍化層170b進行蝕刻，然後如第15B圖所說明，繼續地對第一鈍化層170a進行蝕刻。如此，對第二鈍化層170b及第一鈍化層170a而言，不需要形成遮罩300，其意指就步驟次數而言，可將鈍化層的圖案化製程簡化。因此，可以高生產率來形成具有預定形狀的鈍化層。
第二溶液中之氫氟酸的濃度較佳在0.1wt%至10wt%的範圍內。第二溶液中之氟化銨的濃度較佳在5wt%至25wt%的範圍內。第二溶液中之氟化氫銨的濃度較佳在1wt%至25wt%的範圍內。第二溶液中之有機鹼的濃度較佳在1wt%至15wt%的範圍內。較佳係使用含有氫氟酸、氟化銨及氟化氫銨的混合溶液作為第二溶液。
接著，於第15C圖說明的步驟中，移除遮罩300。對移除遮罩300的方法並無特別限制，該方法可根據意欲目的而作適當地選擇。例如，在使用光阻作為遮罩300的情形下，藉由使用例如光阻剝離劑的溶液可將遮罩300溶解而移除。此外，移除遮罩300的方法較佳為不會損傷鈍化層的方法。經由上述諸步驟，可製造底部閘極/底部接觸FET 110。
如上所述，依據第九實施例的FET 110包括配置成彼此接觸的第一鈍化層及第二鈍化層作為鈍化層。第一鈍化層係由含有矽(Si)及鹼土金屬之第二氧化物所構成，而第二鈍化層係由含有元素A(鹼土金屬)及元素B(鎵(Ga)、鈧(Sc)、釔(Y)及鑭系元素中之至少一者)之第一氧化物所構成。
此外，依據第九實施例之製造FET 110的方法包括使第一鈍化層170a與含有氫氟酸、氟化銨、氟化氫銨及有機鹼中之至少一者的第二溶液接觸，以進行濕式蝕刻，且包括使第二鈍化層170b與含有氫氯酸、草酸、硝酸、磷酸、乙酸、硫酸及過氧化氫水溶液中之至少一者的第一溶液 接觸，以進行濕式蝕刻。
較佳分別使用如上所述之針對第一鈍化層170a的溶液及針對第二鈍化層170b的溶液對第一鈍化層170a及第二鈍化層170b進行濕式蝕刻。在此，不需要進行包括使用危險氣體，使環境受損，所需儀器的費用等之習知乾式蝕刻。
此外，由該第二氧化物及該第一氧化物的疊層結構所形成的鈍化層展現出優異的阻障性能，因而能製造出高可靠性的FET(例如在BTS測試中臨界電壓變異小)。
亦即，藉由使用如上所述之針對第一鈍化層170a的溶液及針對第二鈍化層170b的溶液進行濕式蝕刻，可在低成本，高安全性，對環境的損害極少的條件下製造出高品質的FET(具有低能耗及高可靠性)。
<第九實施例的修飾>
關於第九實施例的修飾的敘述說明了與第九實施例相較，具有不同層配置之FET的範例。應注意的是，在第九實施例修飾的敘述中，對上面敘述中已說明的相同配置將予以省略。
第16A圖至第16C圖為說明依據第九實施例之修飾的FET範例的剖面圖。依據第16A圖至第16C圖所說明之FET為本發明半導體元件的典型範例。
依據第16A圖，FET 110A為底部閘極/頂部接觸FET，FET 110A包括在具有絕緣性質的基板11上形成的閘極電極12，以及包括在閘極電極12上覆蓋的閘極絕緣層13。此外，在閘極絕緣層13上形成主動層16，而在部分主動層16上形成源極電極14和汲極電極15，且源極電極14和汲極電極15經由主動層16以預定距離分開，該主動層16作為通道區域。此外，在閘極絕緣層13上形成第一鈍化層17a，以覆蓋源極電極14、汲極電極15及主動層16，並且在第一鈍化層17a上形成第二鈍化層17b。
依據第16B圖，FET 110B為頂部閘極/底部接觸FET，FET 110B包括在具有絕緣性質的基板11上形成的源極電極14及汲極電極15，以及包括形成部分覆蓋源極電極14及汲極電極15的主動層16。此外，形成閘極絕緣層13，以覆蓋源極電極14、汲極電極15及主動層16，且在閘極絕緣層13上形成閘極電極12。此外，在閘極絕緣層13上形成第一鈍化 層17a，以覆蓋閘極電極12，並且在第一鈍化層17a上形成第二鈍化層17b。
依據第16C圖，FET 110C為頂部閘極/頂部接觸FET，FET 110C包括在具有絕緣性質的基板11上形成的主動層16，及包括在部分主動層16上形成的源極電極14和汲極電極15，且源極電極14和汲極電極15經由主動層16以預定距離分開，主動層16作為通道區域。此外，形成閘極絕緣層13，以覆蓋源極電極14、汲極電極15和主動層16，且在閘極絕緣層13上形成閘極電極12。此外，在閘極絕緣層13上形成第一鈍化層17a，以覆蓋閘極電極12，並且在第一鈍化層17a上形成第二鈍化層17b。
如上所述，本發明對FET的薄膜配置並無特別限制，如第13圖至第16C圖各所示之配置可根據意欲目的而作適當地選擇。形成在第16A圖至第16C圖所示之FET 110A、FET 110B、FET 110C上之第一鈍化層17a上及第二鈍化層17b可利用與FET 110相同的方法來製造。因此，本發明的FET 110A、FET 110B、FET 110C可產生與FET 110相同的有利效果。
應注意的是，與第16A圖至第16C圖所示相反地，第二鈍化層17b可配置成比第一鈍化層17a更接近主動層16。此外，第二鈍化層17b可配置成覆蓋第一鈍化層17a的頂部表面與側邊表面。另外，第一鈍化層17a可配置成覆蓋第二鈍化層17b的頂部表面與側邊表面。
<第十實施例>
下面關於第十實施例的敘述說明了具有二層結構之閘極絕緣層之FET的範例。應注意的是，在第十實施例的敘述中，對上面實施例中已說明的相同配置將予以省略。
[FET的配置]
第17圖為說明依據第十實施例之FET的剖面圖。依據第17圖，FET 110D為底部閘極底部接觸FET，其包括基板11、閘極電極12、第一閘極絕緣層13a、第二閘極絕緣層13b、源極電極14、汲極電極15、主動層16以及第一鈍化層17a。應注意的是，FET 110D為本發明半導體元件的典型範例。
就具有二層結構之閘極絕緣層(亦即第一閘極絕緣層13a及第二閘極絕緣層13b)而言，以及就僅由第一鈍化層17a構成之鈍化層而 言，FET 110D與FET 110(請參見第13圖)不同。應注意的是，鈍化層可僅由第二鈍化層17b構成，且可由與FET 110相似之二層結構的第一鈍化層17a及第二鈍化層17b構成。
對第一閘極絕緣層13a及第二閘極絕緣層13b的配置並無特別限制，該配置可根據意欲目的而作適當地選擇。如第17圖所示，第一閘極絕緣層13a可配置成比第二閘極絕緣層13b更接近閘極電極12。相反地，第二閘極絕緣層13b可配置成比第一閘極絕緣層13a更接近閘極電極12。此外，第二閘極絕緣層13b可配置成覆蓋第一閘極絕緣層13a的頂部表面與側邊表面。相反地，第一閘極絕緣層13a可配置成覆蓋第二閘極絕緣層13b的頂部表面與側邊表面。
可使用與第一鈍化層17a相同的材料來形成第一閘極絕緣層13a。可使用與第二鈍化層17b相同的材料來形成第二閘極絕緣層13b。
[製造FET的方法]
下面敘述說明了如第17圖所示之製造FET 110D的方法。第18A圖至第19C圖為說明依據第十實施例之製造FET 110D的步驟的範例的圖式。
首先，在如第18A圖所說明的步驟中，在基板11上形成具有預定形狀的閘極電極12，其與如第2A圖說明的步驟相似。
接著，在如第18B圖所說明的步驟中，在整個基板11上形成第一閘極絕緣層130a(亦即，在蝕刻製程中欲形成為第一閘極絕緣層13a的一層)，以覆蓋閘極電極12。然後在整個第一閘極絕緣層130a上形成為第二閘極絕緣層130b(亦即，在蝕刻製程中欲形成第二閘極絕緣層13b的一層)。
可使用與第一鈍化層170a相同的材料來形成第一閘極絕緣層130a。可使用與第二鈍化層170b相同的材料來形成第二閘極絕緣層130b。此外，對第一閘極絕緣層130a的形成方法並無特別限制，該方法可根據意欲目的而從如上所述之第一鈍化層170a的形成方法中作適當地選擇。相似地，對第二閘極絕緣層130b的形成方法並無特別限制，該方法可根據意欲目的而從如上所述之第二鈍化層170b的形成方法中作適當地選擇。
接著，於第18C圖說明的步驟中，在第二閘極絕緣層130b的預定區域上形成遮罩310，其與如第14B圖說明的步驟相似。然後於第18D圖說明的步驟中，對第二閘極絕緣層130b進行蝕刻以形成具有預定形狀的第二閘極絕緣層13b，其與如第15A圖說明的步驟相似。
接著，於第19A圖說明的步驟中，對第一閘極絕緣層130a進行蝕刻以形成具有預定形狀的第一閘極絕緣層13a，其與如第15B圖說明的步驟相似。然後於第19B圖說明的步驟中，將遮罩310移除，其與如第15C圖說明的步驟相似。
接著，在如第19C圖說明的步驟中，進行依據第一實施例之第2D圖至第3C圖所說明的相同步驟，以製造底部閘極/底部接觸FET 110D。應注意的是，視需要，鈍化層可僅由第一鈍化層17a構成，且可僅由第二鈍化層17b構成。此外，鈍化層可由與FET 110相似之二層結構的第一鈍化層17a及第二鈍化層17b構成。
如上所述，依據第十實施例的FET 110D包括配置成彼此接觸之第一閘極絕緣層13a及第二閘極絕緣層13b作為鈍化層。第一閘極絕緣層13a係由含有矽(Si)及鹼土金屬之第二氧化物所構成，而第二閘極絕緣層13b係由含有元素A(鹼土金屬)及元素B(鎵(Ga)、鈧(Sc)、釔(Y)及鑭系元素中之至少一者)之第一氧化物所構成。
此外，依據第十實施例之製造FET 110D的方法包括使第一閘極絕緣層130a與含有氫氟酸、氟化銨、氟化氫銨及有機鹼中之至少一者的第二溶液接觸，以進行濕式蝕刻的步驟，且包括使第二閘極絕緣層130b與含有氫氯酸、草酸、硝酸、磷酸、乙酸、硫酸及過氧化氫水溶液中之至少一者的第一溶液接觸，以進行濕式蝕刻的步驟。
較佳分別使用如上所述之針對第一閘極絕緣層130a的溶液及針對第二閘極絕緣層130b的溶液對第一閘極絕緣層130a及第二閘極絕緣層130b進行濕式蝕刻。本發明不需要進行涉及使用危險氣體，使環境受損，需要儀器的費用等問題之習知乾式蝕刻。
此外，當第一氧化物的介電常數在6至20的範圍內(比SiO2膜的介電常數高)時，使用第一氧化物作為閘極絕緣層，能以低電壓來驅動FET(或低能耗)。
亦即，使用如上所述之針對第一閘極絕緣層130a的溶液及針對第二閘極絕緣層130b的溶液進行濕式蝕刻，可在低成本，高安全性，對環境的損害極少的條件下製造出高品質的FET(具有低能耗及高可靠性)。
<第十實施例之修飾>
關於第十實施例之修飾的敘述說明了與第十實施例相較，具有不同層配置之FET的範例。應注意的是，在第十實施例之修飾的敘述中，對上面敘述中已說明的相同配置將予以省略。
第20A圖至第20C圖為說明依據第十實施例之修飾的FET範例的剖面圖。依據第20A圖至第20C圖所說明之FET為本發明半導體元件的典型範例。
依據第20A圖，FET 110E為底部閘極/頂部接觸FET，FET 110E包括在具有絕緣性質的基板11上形成的閘極電極12。此外，形成第一閘極絕緣層13a以覆蓋該閘極電極12，並且在第一閘極絕緣層13a上形成第二閘極絕緣層13b。
此外，在第二閘極絕緣層13b上形成主動層16，而在部分主動層16上形成源極電極14和汲極電極15，且源極電極14和汲極電極15經由主動層16以預定距離分開，該主動層16作為通道區域。此外，在第二閘極絕緣層13b上形成第一鈍化層17a，以覆蓋源極電極14、汲極電極15以及主動層16。
依據第20B圖，FET 110F為頂部閘極/底部接觸FET，FET 110F包括在具有絕緣性質的基板11上形成的源極電極14和汲極電極15，以及包括形成部分覆蓋源極電極14和汲極電極15的主動層16。此外，形成第一閘極絕緣層13a，以覆蓋源極電極14、汲極電極15和主動層16。此外，在第一閘極絕緣層13a上形成第二閘極絕緣層13b，且在第二閘極絕緣層13b上形成閘極電極12。此外，在第二閘極絕緣層13b上形成第一鈍化層17a，以覆蓋閘極電極12。
依據第20C圖，FET 110G為頂部閘極/頂部接觸FET，FET 110G包括在具有絕緣性質的基板11上形成的主動層16，以及包括在部分主動層16上形成的源極電極14及汲極電極15，且源極電極14及汲極電極 15經由主動層16以預定距離分開，該主動層16作為通道區域。此外，形成第一閘極絕緣層13a，以覆蓋源極電極14、汲極電極15及主動層16。此外，在第一閘極絕緣層13a上形成第二閘極絕緣層13b，且在第二閘極絕緣層13b上形成閘極電極12。此外，在第二閘極絕緣層13b上形成第一鈍化層17a，以覆蓋閘極電極12。
如上所述，本發明對FET的薄膜配置並無特別限制，如第17圖至第20C圖各所示之配置可根據意欲目的而作適當地選擇。形成在第20A圖至第20C圖所示之FET 110E、FET 110F、FET 110G上的第一閘極絕緣層13及第二閘極絕緣層13b可利用與FET 110D相同的方法來製造。因此，本發明的FET 110E、FET 110F、FET 110G可產生與FET 110D相同的有利效果。
在此，與第20A圖至第20C圖所示的相反，第二閘極絕緣層13b可配置成比第一閘極絕緣層13a更接近主動層16。此外，第二閘極絕緣層13b可配置成覆蓋第一閘極絕緣層13a的頂部表面與側邊表面。另外，第一閘極絕緣層13a可配置成覆蓋第二閘極絕緣層13b的頂部表面與側邊表面。應注意的是，鈍化層可僅由第二鈍化層17b構成，且可由與FET 110相似之二層結構的第一鈍化層17a及第二鈍化層17b構成。
<第十一實施例>
下面關於第十一實施例的敘述說明了有機EL顯示元件的範例。應注意的是，在第十一實施例的敘述中，對上面實施例中已說明的相同配置將予以省略。
第21A圖至第22B圖為說明依據第十一實施例之有機EL顯示元件的配置的剖面圖以及依據第十一實施例之製造有機EL顯示元件的方法。
在如第21A圖所示之有機EL顯示元件150為包括結合在一起之有機EL元件350及驅動電路320的顯示元件。此外，該有機EL顯示元件150具有底部接觸/頂部閘極FET。
在如第21B圖所示之有機EL顯示元件150A為包括結合在一起之有機EL元件350及驅動電路320的顯示元件。此外，該有機EL顯示元件150A具有頂部接觸/頂部閘極FET。
有機EL顯示元件150及150A包括基板321、第一閘極電極322、第二閘極電極323、閘極絕緣層351、第一源極電極325、第二源極電極326、第一汲極電極327、第二汲極電極328、第一主動層329、第二主動層330、第一鈍化層41a、第二鈍化層41b、層間絕緣薄膜43、有機EL層352以及陰極45。
第一汲極電極327及第二閘極電極323係經由形成在閘極絕緣層351上之穿孔連接。第二汲極電極328係用作有機EL元件350的陽極。
應注意的是，在第21A圖及第21B圖中，在第二閘極電極323與第二汲極電極328之間形成電容器。對何處形成電容器並無特別限制。亦即，視需要，形成具有適當大小與配置的電容器。
可使用依據第九實施例在關於FET的說明中的材料、製程等來形成基板321、第一閘極電極322、第二閘極電極323、閘極絕緣層351、第一源極電極325、第二源極電極326、第一汲極電極327、第二汲極電極328、第一主動層329、第二主動層330、第一鈍化層41a、第二鈍化層41b。
應注意的是，第一鈍化層41a及第二鈍化層41b分別對應於FET 110等中之第一鈍化層17a及第二鈍化層17b。此外，與第九實施例相似，對第一鈍化層41a及第二鈍化層41b的鈍化層配置並無特別限制，該配置可根據意欲目的而作適當地選擇。此外，第二鈍化層41b可配置成覆蓋第一鈍化層41a的頂部表面與側邊表面，而第一鈍化層41a可配置成覆蓋第二鈍化層41b的頂部表面與側邊表面。
對層間絕緣薄膜43(或平面化膜)的材料類型並無特別限制，該材料類型可根據意欲目的而作適當地選擇。該材料類型可例如為有機材料、無機材料、有機-無機複合材料等。
該有機材料可例如為樹脂，該樹脂可例如為聚醯亞胺、丙烯酸樹脂、氟樹脂、非氟樹脂、烯烴樹脂或矽氧樹脂，以及可使用上述樹脂所構成的感光樹脂。
該無機材料可例如為旋塗式玻璃(SOG)材料，該旋塗式玻璃材料例如為由AZ電子材料(AZ Electronic Materials)所生產的AQUAMICA。
該有機-無機複合材料可例如為由在日本待審專利公開第2007-158146號中揭露的矽烷化合物所構成的有機-無機複合化合物。
層間絕緣薄膜43較佳具有阻絕環境中的濕氣、氧氣、氫氣等的阻障性能。
對層間絕緣薄膜43的形成方法並無特別限制，該形成方法可根據意欲目的而作適當地選擇。例如，可經由旋塗法、噴墨印刷法、狹縫塗佈法、噴嘴印刷法、凹版印刷法、浸塗法等直接形成具有預定形狀的薄膜的方法。此外，可在使用感光材料的情形下，利用光微影法進行圖案化。
此外，在形成層間絕緣薄膜43之後，經由進行作為後處理的熱處理，可有效地穩定構成顯示元件的FET的特性。
對有機EL層352及陰極45的製造方法並無特別限制，該製造方法可根據意欲目的而作適當地選擇。有機EL層352及陰極45的製造方法可例如為真空沉積法(例如真空氣相沉積法及濺鍍法)，以及可例如為溶液製程(例如噴墨印刷法、噴嘴塗佈法等)。
如上所述之方法，可製造所謂放出通過基板321所發出的光之底部發光型有機EL顯示元件150及150A。此處，基板321、閘極絕緣層351以及第二汲極電極(亦即陽極)328需為透明。
在如第22A圖所示之有機EL顯示元件150B為包括結合在一起之有機EL元件350及驅動電路320的顯示元件。此外，該有機EL顯示元件150B具有底部接觸/底部閘極FET。
在如第22B圖所示之有機EL顯示元件150C為包括結合在一起之有機EL元件350及驅動電路320的顯示元件。此外，該有機EL顯示元件150C具有頂部接觸/底部閘極FET。
與有機EL顯示元件150及150A不同，有機EL顯示元件150B及150C除了包括第一鈍化層41a以及第二鈍化層41b之外，還包括第一鈍化層42a以及第二鈍化層42b。可使用依據第九實施例在關於FET的說明中的材料、製程等來形成第一鈍化層42a及第二鈍化層42b。
應注意的是，第一鈍化層42a及第二鈍化層42b分別對應於FET 110等中之第一鈍化層17a及第二鈍化層17b。此外，與第九實施例相似，對第一鈍化層42a及第二鈍化層42b的鈍化層配置並無特別限制，該配置可根據意欲目的而作適當地選擇。此外，第二鈍化層42b可配置成覆蓋 第一鈍化層42a的頂部表面與側邊表面，而第一鈍化層42a可配置成覆蓋第二鈍化層42b的頂部表面與側邊表面。
應注意的是，第21A圖至第22B圖係說明有機EL元件350配置在驅動電路320旁邊，但是有機EL元件350可配置在驅動電路320的上方。此處，顯示元件仍為底部發光型，即為放出通過基板321所發出的光，因而驅動電路320需為透明。至於源極電極、汲極電極以及陽極，較佳使用的是導電透明氧化物，例如ITO、氧化銦(In2O3)、二氧化錫(SnO2)、氧化鋅(ZnO)或鎵(Ga)添加的氧化鋅(ZnO)、鋁(Al)添加的氧化鋅(ZnO)以及銻(Sb)添加的二氧化錫(SnO2)。
<第十二實施例>
第十二實施例的敘述說明了使用依據第一實施例之FET的影像顯示裝置以及系統的範例。應注意的是，在第十二實施例的敘述中，對上面實施例中已說明的相同配置將予以省略。
於第23圖中，依據第十二實施例的電視裝置500的示意配置圖係作為系統。在此，第23圖中所示之連接線係用以指出代表訊號及資訊流的途徑，而未說明方塊之間所有連接關係。
依據第十二實施例的電視裝置500包括主控制裝置501、調諧器503、類比數位轉換器(analog-digital converter，ADC)504，解調電路505、傳輸流(transport stream，TS)解碼器506、聲音解碼器511、數位類比轉換器(digital-analog converter，DAC)512、聲音輸出電路513、揚聲器514、影像解碼器521、影像-螢幕上選項(on-screen display，OSD)合成電路522、影像輸出電路523、影像顯示裝置524、OSD描繪電路525、記憶體531、操作裝置532、驅動器介面(Interface，IF)541、紅外線光接收器551、通訊控制裝置552等。
主控制裝置501係由中央處理單元(CPU)、快閃唯讀記憶體(ROM)，動態隨機存取記憶體(RAM)等所構成，該主控制裝置501執行整個電視裝置500的控制。快閃ROM儲存以編碼寫入之由CPU可讀的電腦程式以及用於CPU處理的各種資料。此外，RAM係作為工作區域的記憶體。
調諧器503從經由天線610接收的廣播波長中基於預定頻道而選擇廣播。ADC504將來自調諧器503的輸出信號(亦即類比資訊)轉換為 數位資訊。解調電路505將由ADC 504輸出的數位資訊解調變。
TS解碼器506將來自解調電路505的輸出信號進行TS解碼，然後分離出聲音資訊和視訊資訊。聲音解碼器511將來自TS解碼器506的聲音資訊解碼。類比數位轉換器(DAC)512將來自聲音解碼器511的輸出信號轉換為類比信號。
聲音輸出電路513將來自數位類比轉換器(DAC)512的輸出信號輸出至揚聲器514。影像解碼器521將來自TS解碼器506的的影像資訊解碼。影像-OSD合成電路522合成來自影像解碼器521的輸出信號及來自OSD描繪電路525的輸出信號。
影像輸出電路523將來自影像-OSD合成電路522的輸出信號輸出至影像顯示裝置524。OSD描繪電路525包括用於在影像顯示裝置524上顯示字元和圖形等的字元產生器，該OSD描繪電路525基於來自操作裝置532或IR光接收器551的指令產生包括顯示資訊的信號。
記憶體531暫時累積聲音-視覺(AV)資料等。設置有輸入媒體(未顯示於第23圖)例如控制面板的操作裝置532將由使用者輸入的各種資訊項傳遞至主控制裝置501。驅動器介面541為互動通訊介面，並符合ATAPI(AT Attachment Packet Interface)或其他等規格。
硬碟裝置542由硬碟和用於驅動該硬碟的驅動裝置等構成。該驅動裝置將資料儲存在硬碟中，並從硬碟中撷取所儲存的資料。光碟裝置543將資料儲存在光碟中(例如DVD)，並撷取光碟中所儲存的資料。
IR光接收器551接收來自遙控傳送機620的光學信號，並將該光學信號傳遞至主控制裝置501。通訊控制裝置552控制與網際網路的通訊，且通訊控制裝置552能經由網際網路獲得各種資訊。
影像顯示裝置524包括如第24圖所示的螢幕700以及顯示控制裝置780。如第25圖所示，螢幕700包括由複數個(n x m個)排列為矩陣之顯示元件702所構成的顯示器710。
此外，如第26圖所示之範例，顯示器710包括沿著X軸方向以等距排列的n條掃描線(亦即，X0、X1、X2、X3、...、Xn-2、Xn-1)、沿著Y軸方向以等距排列的m條資料線(Y0、Y1、Y2、Y3、...、Ym-1)以及沿著Y軸方向以等距排列的m條電流供應線(Y0i、Y1i、Y2i、Y3i、...、 Ym-1i)。此外，根據掃描線及資料線，可識別每個顯示元件702。
如第27圖所示之範例，每個顯示元件702包括有機EL元件750以及用於引發有機EL元件750發光的驅動電路720。亦即，顯示器710為所謂的主動矩陣型有機EL顯示器。此外，顯示器710為32英寸彩色顯示器，然而對顯示器710的大小並無特別限制。
如第28圖所示之範例，有機EL元件750包括有機EL薄膜層740、陰極712以及陽極714。
有機EL元件750可配置在例如FET的旁邊。在此情形下，有機EL元件750及FET可形成在同一基板上。然而對有機EL元件750的配置並無特別限制。例如，有機EL元件750可配置在FET的上方。在此情形下，閘極電極需為透明。因此，較佳使用例如ITO、氧化銦(In2O3)、二氧化錫(SnO2)、氧化鋅(ZnO)或鎵(Ga)添加的氧化鋅(ZnO)、鋁(Al)添加的氧化鋅(ZnO)以及銻(Sb)添加的二氧化錫(SnO2)等導電透明氧化物作為該閘極電極。
使用鋁(Al)作為提供在有機EL元件750上的陰極712。應注意的是，也可使用鎂(Mg)-銀(Ag)合金、鋁(Al)-鋰(Li)合金以及氧化銦錫(ITO)作為陰極712。使用ITO作為陽極714。應注意的是，也可使用例如氧化銦(In2O3)、二氧化錫(SnO2)或氧化鋅(ZnO)之導電氧化物、以及銀(Ag)-釹(Nd)合金等作為陽極714。
有機EL薄膜層740包括電子傳輸層742、發光層744以及電洞傳輸層746。此外，陰極712連接至電子傳輸層742，而陽極714連接至電洞傳輸層746。藉由將預定電壓施加在陽極714與陰極712之間而使發光層744發光。
此外，如第27圖所示，驅動電路720包括兩個FET 810和820以及一個電容器(condenser)830。FET 810用作為開關元件。閘極電極G連接至預定掃描線，而源極電極S連接至預定資料線。此外，汲極電極D連接至電容器830的一端。
設置電容器830，用以儲存FET 810的狀態，換言之，係用以儲存資料。電容器830的另一端連接至預定的電流供應線。
設置FET 820，用以將大量電流供給至有機EL元件750。 閘極電極G連接至FET 810的汲極電極D。此外，汲極電極D連接至有機EL元件750的陽極714，而源極電極S連接至預定電流供應線。
在此，當FET 810轉為“ON”狀態時，FET 820驅動有機EL元件750
如第29圖所示之範例，顯示控制裝置780包括影像資料處理電路782、掃描線驅動電路784以及資料線驅動電路786。
影像資料處理電路782根據來自影像輸出電路523的輸出信號，決定顯示器710的多個顯示元件702的亮度。掃描線驅動電路784根據來自影像資料處理電路782的指令，將電壓施加至特定的n條掃描線。資料線驅動電路786根據來自影像資料處理電路782的指令，將電壓施加至特定的m條資料線。
如上所說明，依據第十二實施例的電視裝置500具有影像資料產生單元，該影像資料產生單元係由影像解碼器521、影像-OSD合成電路522、影像輸出電路523以及OSD描繪電路525所構成。
此外，在上述範例中，說明了光學控制元件為有機EL元件，然而，對光學控制元件並無特別限制。光學控制元件可例如為液晶元件、電致變色元件、電泳元件或電濕潤元件。
例如，在光學控制元件為液晶元件的情形下，液晶顯示器用作為顯示器710。在此情形下，如第30圖所示，顯示元件703不需要電流供應線。
此外，如第20圖所示之範例，驅動電路730可僅由一個FET 840所構成，而FET 840與如第27圖所示之FET810和FET820相似。FET 840具有閘極電極G以及源極電極S，其中該閘極電極G連接至預定的掃描線，而源極電極S連接至預定的資料線。此外，汲極電極D連接至液晶元件770的像素電極及電容器760。第31圖中之元件符號762及772分別表示電容器760及液晶元件770的配對電極(亦即共用電極)。
此外，在上述範例中，說明了系統為電視裝置，然而，對系統並無特別限制。亦即，該系統僅需包括上述影像顯示裝置524作為顯示影像和資訊的裝置。例如，該系統可為電腦系統，其中電腦(例如個人電腦)與影像顯示裝置524彼此連接。
此外，影像顯示裝置524可用於移動資訊裝置(例如，行動電話、行動音樂播放器、行動視訊播放器、電子書以及個人數位助理(PDA))中的顯示單元；亦可用於影像擷取裝置(例如數位相機或攝錄影機)中的顯示單元。此外，影像顯示裝置524可用於運輸系統(例如車輛、飛機、火車和輪船)所裝設之顯示各種資訊用的顯示單元。另外，影像顯示裝置524可用於測量裝置、分析裝置、醫藥裝置、廣告媒體等所裝設的顯示各種資訊用的顯示單元。
[實例1]
在實例1中，製造如第1圖所示的底部閘極/底部接觸的FET 10。
(形成閘極電極)
首先，在基板11上形成閘極電極12。具體地，透過直流(direct-current,DC)濺鍍法的方式在由玻璃製成的基板11上形成導電的Mo薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻材料塗佈閘極電極12，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於閘極電極12的光阻圖案。然後，透過反應性離子蝕刻(reactive ion eatching,RIE)的方式移除Mo薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成閘極電極12。
(形成閘極絕緣層)
下一步，形成閘極絕緣層13。首先，製備用於形成閘極絕緣層的塗佈液。具體地，透過混合1.2mL的環己基苯、1.95mL的2-乙基己酸鑭甲苯溶液(7% La；Wako 122-03371；WAKO CHEMICAL,LTD.的產品)、0.57mL的2-乙基己酸鍶甲苯溶液(2% Sr；Wako 195-09561；WAKO CHEMICAL,LTD.的產品)以及0.09mL的2-乙基己酸鋯氧化物礦油精溶液(12% Zr；Wako 269-01116；WAKO CHEMICAL,LTD.的產品)，製備用於形成閘極絕緣層的塗佈液。
下一步，用於形成閘極絕緣層的塗佈液滴在基板11及閘極電極12上，然後在預定的條件下進行旋塗程序。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到順電且非晶的Sr-La-Zr氧化物(具有135nm的薄膜厚 度)。隨後，用光阻(TSMR-8800BE；TOKYO OHKA KOGYO Co.,Ltd.的產品)塗佈Mo/Al/Mo層積薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的閘極絕緣層13的光阻圖案。
下一步，透過浸泡在0.1mol/L的鹽酸(Wako 083-01115；Wako Pure Chemical Industries,Ltd.的產品)中30秒來蝕刻Sr-La-Zr氧化物未被光阻圖案覆蓋的部分，然後也透過浸泡在光阻剝離劑(即，STRIPPER 104；TOKYO OHKA KOGYO Co.,Ltd.的產品)中2分鐘來移除光阻圖案，以形成閘極絕緣層13。在此，移除部分的Sr-La-Zr氧化物以露出部分的閘極電極12，使電壓可施加在閘極電極12。
(形成源極電極及汲極電極)
下一步，形成源極電極14及汲極電極15。具體地，透過DC濺鍍法的方式在閘極絕緣層13上形成導電的Mo薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈Mo薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於源極電極14及汲極電極15的光阻圖案。然後，透過RIE的方式移除Mo薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成源極電極14及汲極電極15。
(形成主動層)
下一步，形成主動層16。具體地，透過DC濺鍍法的方式形成Mg-In基氧化物(In2MgO4)薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈Mg-In基氧化物薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於主動層16的光阻圖案。然後，透過RIE的方式移除Mg-In基氧化物薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成主動層16。經由上述步驟，得到主動層16，以形成介於源極電極14與汲極電極15之間的通道。
(形成鈍化層)
下一步，形成鈍化層17。具體地，透過電漿CVD法的方式形成SiON薄膜，使平均的薄膜厚度約為300nm。隨後，用光阻塗佈SiON薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於鈍化層17的光阻圖案。然後，透過RIE的方式移除SiON薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成鈍化層17。
經由上述步驟，製造底部閘極/底部接觸的FET 10。
[實例2]
以完全相同於實例1所使用的方法製造FET 10，除了在對應於實例1「(形成閘極絕緣層)」的步驟中，用於Sr-La-Zr的蝕刻劑為5%草酸以外。
[實例3]
以完全相同於實例1所使用的方法製造FET 10，除了在對應於實例1「(形成閘極絕緣層)」的步驟中，用於Sr-La-Zr的蝕刻劑為20%硝酸以外。
[實例4]
以完全相同於實例1所使用的方法製造FET 10，除了在對應於實例1「(形成閘極絕緣層)」的步驟中，用於Sr-La-Zr的蝕刻劑為50%磷酸以外。
[實例5]
以完全相同於實例1所使用的方法製造FET 10，除了在對應於實例1「(形成閘極絕緣層)」的步驟中，用於Sr-La-Zr的蝕刻劑為5%乙酸並且浸泡於蝕刻劑的時間為6分鐘以外。
[實例6]
以完全相同於實例1所使用的方法製造FET 10，除了在對應於實例1「(形成閘極絕緣層)」的步驟中，用於Sr-La-Zr的蝕刻劑為10%硫酸以外。
[實例7]
以完全相同於實例1所使用的方法製造FET 10，除了在對應於實例1「(形成閘極絕緣層)」的步驟中，用於Sr-La-Zr的蝕刻劑為含有20%的硝酸、60%的磷酸及2.0%的水的混合溶液以外。
[實例8]
以完全相同於實例1所使用的方法製造FET 10，除了在對應於實例1「(形成閘極絕緣層)」的步驟中，用於Sr-La-Zr的蝕刻劑為含有5%的硝酸、80%的磷酸、10%的乙酸及5.0%的水的混合溶液以外。
[實例9]
以完全相同於實例1所使用的方法製造FET 10，除了在對應於實例1「(形成閘極絕緣層)」的步驟中，用於Sr-La-Zr的蝕刻劑為5%雙氧水以外。
[實例10]
在實例10中，製造如第5圖所示的頂部閘極/自我對準FET120。
(形成主動層)
首先，在基板121上形成主動層122。具體地，透過DC濺鍍法的方式在由玻璃製成的基板121上形成Mg-In基氧化物(In2MgO4)薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈Mg-In基氧化物薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於主動層122的光阻圖案。然後，透過RIE的方式移除Mg-In基氧化物薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成主動層122。
(形成閘極絕緣層及閘極電極)
下一步，形成閘極絕緣層123。將相同於實例1所採用之用於形成閘極絕緣層的塗佈液滴在基板121及主動層122上，然後在預定的條件下進行旋塗程序。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到順電且非晶的Sr-La-Zr氧化物(具有135nm的薄膜厚度)。然後，透過DC濺鍍法的方式形成導電的Mo/Al/Mo層積薄膜，使平均的薄膜厚度約為300nm(即，50nm/200nm/50nm)。隨後，用光阻塗佈Mo/Al/Mo層積薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於閘極電極124的光阻圖案。然後，將Mo/Al/Mo層積薄膜及Sr-La-Zr氧化物浸泡在含有5%的硝酸、80%的磷酸、10%的乙酸及5%的水的混合溶液中30秒，以移除Mo/Al/Mo層積薄膜及Sr-La-Zr氧化物未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成閘極絕緣層123及閘極電極124。
(形成層間絕緣層)
下一步，形成層間絕緣層127。具體地，透過電漿CVD法的方式形成SiON薄膜，使平均的薄膜厚度約為300nm。隨後，用光阻塗佈SiON薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應 於層間絕緣層127的光阻圖案。然後，透過RIE的方式移除SiON薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成層間絕緣層127。
(形成源極電極及汲極電極)
下一步，形成源極電極125及汲極電極126。具體地，透過DC濺鍍法的方式在層間絕緣層127上形成導電的Mo/Al/Mo層積薄膜，使平均的薄膜厚度約為300nm(即，50nm/200nm/50nm)。隨後，用光阻塗佈Mo/Al/Mo層積薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於源極電極125及汲極電極126的光阻圖案。然後，透過RIE的方式移除Mo/Al/Mo層積薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以得到由Mo/Al/Mo層積薄膜形成源極電極125及汲極電極126。
(形成鈍化層)
下一步，形成鈍化層128。具體地，透過電漿CVD法的方式形成SiON薄膜，使平均的薄膜厚度約為300nm。隨後，用光阻塗佈SiON薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於鈍化層128的光阻圖案。然後，透過RIE的方式移除SiON薄膜未被光阻圖案覆蓋的部分。接著，也移除光阻圖案，以形成鈍化層128。經由上述步驟，製造頂部閘極/自我對準的FET 120。
(評價電晶體特性)
對實例1至實例10中所製造的每一個FET進行電晶體特性的評價。電晶體特性的評價是基於當源極電極14與汲極電極15之間的電壓(Vds)為+10V時，閘極電極12與源極電極14之間的電壓(Vgs)及源極電極14與汲極電極15之間的電流(Ids)的關係(Vgs-Ids)的量測。
再者，基於電晶體特性(Vgs-Ids)的評價結果，計算飽和區中的場效遷移率。進一步，計算S數值，作為因施加Vgs而響應的Ids上升銳度(rise-sharpness)的指標。進一步，計算電晶體由Ids在「接通」狀態(例如，Vgs=+10V)至「斷路」狀態(例如，Vgs=-10V)的比率(即，開/關比)。進一步，計算臨界電壓(Vth)，其為對應於因施加Vgs而響應的Ids上升的電壓值。
關於電晶體特性的結果，較佳的電晶體特性為：高遷移率；高開/關比；低S數值；且Vth在0V附近。具體地，較佳的電晶體特性為： 遷移率在3cm2/Vs以上；開/關比在1.0 x 108以上；S數值在0.7以下；且Vth在±5V的範圍。
再者，同時也量測閘極絕緣層的電容，以計算介電常數。當閘極絕緣層具有6以上的介電常數時，能耗被認為是低的。
實例1至實例10中所製造的FET，其電晶體特性的評價結果顯示在表1。注意的是實例1至實例10中所製造的所有FET皆具有較佳的電晶體特性。再者，根據實例1至實例10的閘極絕緣層的介電常數皆約為13，因而FET的能耗被認為是低的。
如上所述，其證實了利用用於閘極絕緣層的第一氧化物以及利用在第一氧化物上進行濕式蝕刻的低成本圖案化程序，能夠生產高品質的FET。
Figure 106108357-A0202-12-0069-2
[實例11]
在實例11中，製造如第1圖所示的底部閘極/底部接觸FET 10。
(形成閘極電極)
首先，以與實例1相同的方法在基板11上形成閘極電極12。
(形成閘極絕緣層)
下一步，形成閘極絕緣層13。具體地，透過電漿CVD法的方式形成SiON薄膜，使平均的薄膜厚度約為300nm。隨後，用光阻塗佈SiON薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於閘極絕緣層13的光阻圖案。然後，透過RIE的方式移除SiON薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成閘極絕緣層13。
(形成源極電極及汲極電極)
下一步，以與實例1相同的方法在基板11上形成源極電極14及汲極電極15。
(形成主動層)
下一步，以與實例1相同的方法形成主動層16。
(形成鈍化層)
下一步，形成鈍化層17。首先，製備用於形成鈍化層的塗佈液。具體地，透過混合1.2mL的環己基苯、1.95mL的2-乙基己酸鑭甲苯溶液(即，Wako 122-03371)、0.57mL的2-乙基己酸鍶甲苯溶液(即，Wako 195-09561)以及0.09mL的2-乙基己酸鋯氧化物礦油精溶液(即，Wako 269-01116)，製備用於形成鈍化層的塗佈液。
下一步，用於形成鈍化層的塗佈液滴在基板11、閘極電極12、閘極絕緣層13、源極電極14、汲極電極15及主動層16上，然後在預定的條件下進行旋塗程序。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到順電且非晶的Sr-La-Zr氧化物(具有135nm的薄膜厚度)。隨後，用光阻(即，TSMR8800-BE)塗佈Sr-La-Zr氧化物，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的鈍化層17的光阻圖案。
下一步，透過浸泡在0.1mol/L的鹽酸(即，Wako 083-01115)中30秒來蝕刻Sr-La-Zr氧化物未被光阻圖案覆蓋的部分，然後也透過浸泡在光阻剝離劑(即，STRIPPER 104；TOKYO OHKA KOGYO Co.,Ltd.的產品)中2分鐘來移除光阻圖案，以形成鈍化層17。在此，移除部分的Sr-La-Zr 氧化物以露出部分的閘極電極12、源極電極14及汲極電極15，使電壓可施加在閘極電極12、源極電極14及汲極電極15。
[實例12]
以完全相同於實例11所採用的方法製造FET 10，除了在對應於實例11「(形成鈍化層)」的步驟中，用於Sr-La-Zr的蝕刻劑為5%草酸以外。
[實例13]
以完全相同於實例11所採用的方法製造FET 10，除了在對應於實例11「(形成鈍化層)」的步驟中，用於Sr-La-Zr的蝕刻劑為20%硝酸以外。
[實例14]
以完全相同於實例11所採用的方法製造FET 10，除了在對應於實例11「(形成鈍化層)」的步驟中，用於Sr-La-Zr的蝕刻劑為50%磷酸以外。
[實例15]
以完全相同於實例11所採用的方法製造FET 10，除了在對應於實例11「(形成鈍化層)」的步驟中，用於Sr-La-Zr的蝕刻劑為5%乙酸並且浸泡於蝕刻劑的時間為6分鐘以外。
[實例16]
以完全相同於實例11所採用的方法製造FET 10，除了在對應於實例11「(形成鈍化層)」的步驟中，用於Sr-La-Zr的蝕刻劑為10%硫酸以外。
[實例17]
以完全相同於實例11所採用的方法製造FET 10，除了在對應於實例11「(形成鈍化層)」的步驟中，用於Sr-La-Zr的蝕刻劑為含有20%的硝酸、60%的磷酸及20%的水的混合溶液以外。
[實例18]
以完全相同於實例11所採用的方法製造FET 10，除了在對應於實例11「(形成鈍化層)」的步驟中，用於Sr-La-Zr的蝕刻劑為含有5%的硝酸、80%的磷酸、10%的乙酸及5.0%的水的混合溶液以外。
[實例19]
以完全相同於實例11所採用的方法製造FET 10，除了在對應於實例11「(形成鈍化層)」的步驟中，用於Sr-La-Zr的蝕刻劑為5%雙氧水以外。
(評價電晶體特性)
以相同於實例1至實例實例10所採用的方法，對實例11至實例19中所製造的每一個FET計算遷移率、開/關比、S數值及臨界電壓(Vth)。再者，對實例11至實例19中所製造的每一個FET，在此環境下(溫度：50℃；相對溼度：50%)進行100小時長的BTS測試。
提供以下4種條件作為壓力條件：
(1)Vgs=+10V，且Vds=0V
(2)Vgs=+10V，且Vds=+10V
(3)Vgs=-10V，且Vds=0V
(4)Vgs=-10V，且Vds=+10V
在BTS測試中每當經過預定長度的時間，量測在Vds=+10V條件下的Vgs與Ids的關係(Vgs-Ids)，以評價在100小時加壓時間的臨界電壓的偏移(△Vth)。當在100小時加壓時間的臨界電壓的偏移(△Vth)為3V以下時，FET被認為是可靠的。
實例11至實例19中所製造的FET，其電晶體特性的評價結果顯示在表2。注意的是實例11至實例19中所製造的所有FET皆具有較佳的電晶體特性。再者，注意的是對每一個結果，臨界電壓的偏移(△Vth)皆小於1V，因而FET被認為是具有高可靠性。
如上所述，其證實了利用用於鈍化層的第一氧化物以及利用在第一氧化物上進行濕式蝕刻的低成本圖案化程序，能夠生產高品質的FET。
[表2]
Figure 106108357-A0202-12-0073-3
[實例20]
在實例20中，製造如第6圖所示的有機EL顯示元件200。首先，在基板21上形成第一閘極電極22及第二閘極電極32。具體地，透過DC濺鍍法的方式在由無鹼玻璃製成的基板21上形成Mo薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈Mo薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有欲形成的光阻圖案。然後，透過RIE 的方式移除Mo薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成第一閘極電極22及第二閘極電極32。
下一步，在基板21、第一閘極電極22及第二閘極電極32上形成閘極絕緣層23。首先，製備用於形成閘極絕緣層的塗佈液1L，該閘極絕緣層具有與實例1相同的組成。
下一步，透過狹縫塗佈法的方式，用於形成閘極絕緣層的塗佈液施加在基板21、第一閘極電極22及第二閘極電極32。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到順電且非晶的Sr-La-Zr氧化物(具有135nm的薄膜厚度)。
然後，用光阻(即，TSMR8800-BE)塗佈Sr-La-Zr氧化物，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的閘極絕緣層23的光阻圖案。
下一步，透過浸泡在0.1mol/L的鹽酸(Wako 083-01115)中30秒來蝕刻Sr-La-Zr氧化物未被光阻圖案覆蓋的部分，然後也透過浸泡在光阻剝離劑(即，STRIPPER 104；TOKYO OHKA KOGYO Co.,Ltd.的產品)中2分鐘來移除光阻圖案，以形成在第二閘極電極32上具有穿孔的閘極絕緣層23。
然後，形成第一源極電極24、第二源極電極34、第一汲極電極25及第二汲極電極35。具體地，透過DC濺鍍法的方式在閘極絕緣層23上形成透明且導電的ITO薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈ITO薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有欲形成的光阻圖案。
再者，透過RIE的方式移除ITO薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成第一源極電極24、第二源極電極34、第一汲極電極25及第二汲極電極35。以這樣的方式，第一汲極電極25及第二閘極電極32藉由形成在閘極絕緣層23上的穿孔進行連接。
下一步，形成第一主動層26及第二主動層36。具體地，透過DC濺鍍法的方式形成Mg-In基氧化物薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈Mg-In基氧化物薄膜，然後預烤、透過曝光設備曝 光、並且顯影，以形成具有欲形成的光阻圖案。然後，透過RIE的方式移除Mg-In基氧化物薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成第一主動層26及第二主動層36。
以這樣的方式，形成第一主動層26，使通道形成在第一源極電極24與第一汲極電極25之間。再者，形成第二主動層36，使通道形成在第二源極電極34與第二汲極電極35之間。
下一步，形成第一鈍化層27及第二鈍化層37。首先，製備用於形成鈍化層的塗佈液。具體地，透過混合1.2mL的環己基苯、1.95mL的2-乙基己酸鑭甲苯溶液(即，Wako 122-03371)、0.57mL的2-乙基己酸鍶甲苯溶液(即，Wako 195-09561)以及0.09mL的2-乙基己酸鋯氧化物礦油精溶液(即，Wako 269-01116)，製備用於形成鈍化層的塗佈液。
下一步，將用於形成閘極絕緣層的塗佈液滴在基板21、第一閘極電極22、第二閘極電極32、閘極絕緣層23、第一源極電極24、第一汲極電極25、第二源極電極34、第二汲極電極35、第一主動層26及第二主動層36上，然後在預定的條件下進行旋塗程序。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到順電且非晶的Sr-La-Zr氧化物(具有135nm的薄膜厚度)。然後，用光阻(即，TSMR8800-BE)塗佈Sr-La-Zr氧化物，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的第一鈍化層27及第二鈍化層37的光阻圖案。
下一步，透過浸泡在0.1mol/L的鹽酸(Wako 083-01115)中30秒來蝕刻Sr-La-Zr氧化物未被光阻圖案覆蓋的部分，然後也透過浸泡在光阻剝離劑(即，STRIPPER 104)中2分鐘來移除光阻圖案，以形成第一鈍化層27及第二鈍化層37。經由上述步驟，製造雙電晶體/單電容器的驅動電路基板321。
下一步，在驅動電路210上形成層間絕緣薄膜220(即，偏光薄膜)。具體地，透過旋塗法的方式施加正型感光有機材料(SUMIRESIN EXCEL®CRC系列；Sumitomo Bakelite Co.,Ltd.的產品)，然後預烤、透過曝光設備曝光、並且顯影，以形成所需的圖案。然後，在320℃的溫度下進行後烤程序30分鐘，以形成在第二汲極電極35上設有穿孔220x的層間 絕緣薄膜220。以這樣的方式形成的層間絕緣薄膜220之平均的薄薄膜厚度約為3μm。
下一步，形成為像素電極的下部電極231。具體地，透過DC濺鍍法的方式連續形成Ag-Pd-Cu薄膜及ITO薄膜，使每一層平均的薄膜厚度約為100nm。隨後，用光阻塗佈Ag-Pd-Cu薄膜及ITO薄膜，然後預烤、透過曝光設備曝光、並且顯影，以得到所需的光阻圖案。然後，透過RIE的方式依序移除ITO薄膜及Ag-Pd-Cu薄膜。然後，也移除光阻圖案，以形成下部電極231。
下一步，形成隔牆240。具體地，透過旋塗法的方式施加正型感光聚醯亞胺樹脂(DL-1000；Toray Industries,Inc.的產品)，然後預烤、透過曝光設備曝光、並且顯影，以形成所需的圖案。然後，在230℃的溫度下進行後烤程序30分鐘，以形成隔牆240。
然後，透過噴墨裝備的方式，在下部電極231上利用高分子量的有機發光材料形成有機EL層232。
接著，形成上部電極233。具體地，透過真空沉積MgAg的方式在有機EL層232及隔牆240上形成上部電極233。
其次，形成密封層250。具體地，透過電漿CVD法的方式進行SiN薄膜的形成，使平均的薄膜厚度約為2μm，以在上部電極233上形成密封層250。
然後，進行對向絕緣基板270的貼附。具體地，在密封層250上形成黏合層260，然後貼附為無鹼玻璃基板的對向絕緣基板270。
經由上述步驟所製造的有機EL顯示元件200顯示出低能耗及高可靠性的品質。
如上所述，利用用於第一絕緣層及鈍化層的第一氧化物以及利用在第一氧化物上進行濕式蝕刻的低成本圖案化程序，能夠生產高品質的有機EL顯示元件。
[實例21]
在實例21中，製造如第7圖所示的有機EL顯示元件200A。具體地，以完全相同於實例20採用的方法製造有機EL顯示元件200A，除了將實例20中的第一鈍化層27及第二鈍化層37(見第6圖)改為積體鈍化層 27A。
所製造的有機EL顯示元件200A顯示出低能耗及高可靠性的品質。
如上所述，利用用於閘極絕緣層及鈍化層的第一氧化物以及利用在第一氧化物上進行濕式蝕刻的低成本圖案化程序，能夠生產高品質的有機EL顯示元件。
[實例22]
在實例22中，製造如第8圖所示的FET 50(即，MOS-FET)。首先，製備用於形成閘極絕緣層的塗佈液，以在含有p型Si的基板51(8英吋)上形成閘極絕緣層53。具體地，透過混合4.0mL的環己基苯、1.95mL的2-乙基己酸鑭甲苯溶液(即，Wako 122-03371)、0.57mL的2-乙基己酸鍶甲苯溶液(即，Wako 195-09561)以及0.09mL的2-乙基己酸鋯氧化物礦油精溶液(即，Wako 269-01116)，製備用於形成鈍化層的塗佈液。
下一步，將用於形成閘極絕緣層的塗佈液滴在基板51上，然後在預定的條件下進行旋塗程序。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到順電且非晶的Sr-La-Zr氧化物(具有10nm的薄膜厚度)。
下一步，透過CVD法的方式形成多晶矽薄膜，然後透過光微影的方式在多晶矽薄膜上進行圖案化，以形成閘極電極52。然後，利用閘極電極52作為遮罩，透過浸泡在0.1mol/L的鹽酸(Wako 083-01115)中5秒來蝕刻Sr-La-Zr氧化物未被閘極電極52覆蓋的部分，以形成閘極絕緣層53。
下一步，透過CVD法的方式沉積SiON，然後在整個基板上進行乾式蝕刻，以形成閘極側壁絕緣薄膜54。然後，利用閘極電極52及閘極側壁絕緣層54作為自我對準遮罩，在基板51上進行磷離子佈值以達到離子擴散的目的，以形成源極區域55及汲極區域56。
下一步，透過CVD法的方式沉積SiO2，然後進行光微影以形成具有如穿孔的開口的層間絕緣薄膜57。最後，透過濺鍍法的方式沉積Al層以填補穿孔，然後透過光微影進行圖案化，以形成源極電極58及汲極電極59。
最後，形成鈍化層111。具體地，透過電漿CVD法的方式形成SiON薄膜，使平均的薄膜厚度約為300nm。隨後，用光阻塗佈SiON薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的鈍化層111的光阻圖案。然後，透過RIE的方式移除SiON薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成鈍化層111。經由上述步驟，製造FET 50，實例22中所製造的FET 50顯示出低能耗的品質。再者，閘極絕緣層53的介電常數為13.3，因而FET的能源消耗被認為是低的。
如上所述，利用用於閘極絕緣層的第一氧化物以及利用在第一氧化物上進行濕式蝕刻的低成本圖案化程序，能夠生產高品質的FET。
[實例23]
在實例23中，製造如第9圖所示的揮發性半導體記憶元件60。首先，在由無鹼玻璃製成的基板61上形成閘極電極62及第二電容電極69。具體地，透過DC濺鍍法的方式在基板61上形成Mo薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈Mo薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的閘極電極62及第二電容電極69的光阻圖案。然後，透過RIE的方式移除Mo薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成閘極電極62及第二電容電極69。
下一步，形成閘極絕緣層63。首先，製備用於形成閘極絕緣層的塗佈液。具體地，透過混合1.2mL的環己基苯、1.95mL的2-乙基己酸鑭甲苯溶液(即，Wako 122-03371)、0.57mL的2-乙基己酸鍶甲苯溶液(即，Wako 195-09561)以及0.09mL的2-乙基己酸鋯氧化物礦油精溶液(即，Wako 269-01116)，製備用於形成閘極絕緣層的塗佈液。
下一步，將用於形成閘極絕緣層的塗佈液滴在基板61、閘極電極62及第二電容電極69上，然後在預定的條件下進行旋塗程序。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到順電且非晶的Sr-La-Zr氧化物(具有135nm的薄膜厚度)。然後，用光阻(即，TSMR8800-BE)塗佈Sr-La-Zr氧化物，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲 形成的閘極絕緣層63的光阻圖案。
下一步，透過浸泡在0.1mol/L的鹽酸(Wako 083-01115)中30秒來蝕刻Sr-La-Zr氧化物未被光阻圖案覆蓋的部分，然後也透過浸泡在光阻剝離劑(即，STRIPPER 104)中2分鐘來移除光阻圖案，以形成閘極絕緣層63。
下一步，形成電容介電層68。上述用於形成閘極絕緣層的塗佈液滴在基板61、閘極電極62、第二電容電極69及閘極絕緣層63上，然後在預定的條件下進行旋塗程序。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到順電且非晶的Sr-La-Zr氧化物(具有30nm的薄膜厚度)。然後，用光阻(即，TSMR8800-BE)塗佈Sr-La-Zr氧化物，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的電容介電層68的光阻圖案。
下一步，透過浸泡在0.1mol/L的鹽酸(Wako 083-01115)中5秒來蝕刻Sr-La-Zr氧化物未被光阻圖案覆蓋的部分，然後也透過浸泡在光阻剝離劑(即，STRIPPER 104)中2分鐘來移除光阻圖案，以形成電容介電層68。
下一步，形成源極電極64及汲極電極65，在實例23中，源極電極65與電容介電層68及第二電容電極69一同構成電容。
具體地，透過DC濺鍍法的方式在閘極絕緣層63及電容介電層68上形成透明且導電的ITO薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈ITO薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的源極電極64及汲極電極65的光阻圖案。然後，透過RIE的方式移除ITO薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成源極電極64及汲極電極65。
下一步，形成主動層66。具體地，透過DC濺鍍法的方式形成Mg-In基氧化物薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈Mg-In基氧化物薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的主動層66的光阻圖案。然後，透過RIE的方式移除Mg-In基氧化物薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成主動層66。以這樣的方式，形成主動層66，使通道形成在源極電極 64與汲極電極65之間。
最後，形成鈍化層112。具體地，透過電漿CVD法的方式形成SiON薄膜，使平均的薄膜厚度約為300nm。隨後，用光阻塗佈SiON薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的鈍化層112的光阻圖案。然後，透過RIE的方式移除SiON薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成鈍化層112。經由上述步驟，製造揮發性半導體記憶元件60。
以上述步驟所製造的揮發性半導體記憶元件60顯示出低能耗的品質。
如上所述，利用用於閘極絕緣層及電容介電層的第一氧化物以及利用在第一氧化物上進行濕式蝕刻的低成本圖案化程序，能夠生產高品質的揮發性半導體記憶元件。
[實例24]
在實例24中，製造如第10圖所示的揮發性半導體記憶元件70。首先，製備用於形成閘極絕緣層的塗佈液，以在含有p型Si的基板71(8英吋)上形成閘極絕緣層73。具體地，透過混合4.0mL的環己基苯、1.95mL的2-乙基己酸鑭甲苯溶液(即，Wako 122-03371)、0.57mL的2-乙基己酸鍶甲苯溶液(即，Wako 195-09561)以及0.09mL的2-乙基己酸鋯氧化物礦油精溶液(即，Wako 269-01116)，製備用於形成閘極絕緣層的塗佈液。
下一步，將用於形成閘極絕緣層的塗佈液滴在基板71上，然後在預定的條件下進行旋塗程序。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到順電且非晶的Sr-La-Zr氧化物(具有10nm的薄膜厚度)。
下一步，透過CVD法的方式形成多晶矽薄膜，然後透過光微影的方式在多晶矽薄膜上進行圖案化，以形成閘極電極72。然後，利用閘極電極72作為遮罩，透過浸泡在0.1mol/L的鹽酸(Wako 083-01115)中5秒來蝕刻Sr-La-Zr氧化物未被閘極電極72覆蓋的部分，以形成閘極絕緣層73。
下一步，透過CVD法的方式沉積SiON，然後在整個基板上進行乾式蝕刻，以形成閘極側壁絕緣薄膜74。然後，利用閘極電極72及 閘極側壁絕緣層74作為自我對準遮罩，在基板71上進行磷離子佈值以達到離子擴散的目的，以形成源極區域75及汲極區域76。
下一步，透過CVD法的方式沉積SiO2，然後進行光微影以形成具有如穿孔的開口的層間絕緣薄膜77。然後，透過CVD的方式沉積多晶矽薄膜，以填補穿孔，並且透過光微影的方式形成位元線電極78。
下一步，透過CVD法的方式沉積SiO2，然後進行光微影用於形成在汲極區域上具有如穿孔的開口的第二層間絕緣薄膜79。然後，透過CVD的方式形成多晶矽薄膜，並且透過光微影的方式形成第二電容電極80。
下一步，形成電容介電層81。將用於形成閘極絕緣層的塗佈液滴在第二層間絕緣薄膜79及第二電容電極80上，然後在預定的條件下進行旋塗程序。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到順電且非晶的Sr-La-Zr氧化物(具有30nm的薄膜厚度)。然後，用光阻(即，TSMR8800-BE)塗佈Sr-La-Zr氧化物，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的閘電容介電層81的光阻圖案。
下一步，透過浸泡在0.1mol/L的鹽酸(Wako 083-01115)中5秒來蝕刻Sr-La-Zr氧化物未被光阻圖案覆蓋的部分，然後也透過浸泡在光阻剝離劑(即，STRIPPER 104)中2分鐘來移除光阻圖案，以形成電容介電層81。
然後，透過CVD的方式形成多晶矽薄膜，並且透過光微影的方式形成第一電容電極82。最後，形成鈍化層113。具體地，透過電漿CVD法的方式形成SiON薄膜，使平均的薄膜厚度約為300nm。隨後，用光阻塗佈SiON薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的鈍化層113的光阻圖案。然後，透過RIE的方式移除SiON薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成鈍化層113。經由上述步驟，製造揮發性半導體記憶元件70。
以上述步驟所製造的揮發性半導體記憶元件70顯示出低能耗的品質。
如上所述，利用用於閘極絕緣層及電容介電層的第一氧化物 以及利用在第一氧化物上進行濕式蝕刻的低成本圖案化程序，能夠生產高品質的揮發性半導體記憶元件。
[實例25]
在實例25中，製造如第11圖所示的非揮發性半導體記憶元件90。首先，在由無鹼玻璃製成的基板91上形成閘極電極92。具體地，透過DC濺鍍法的方式在基板91上形成Mo薄膜，使平均的薄膜厚度約為30nm。隨後，用光阻塗佈Mo薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的閘極電極92的光阻圖案。然後，透過RIE的方式移除Mo薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成閘極電極92。
下一步，形成第一閘極絕緣層93。首先，製備用於形成閘極絕緣層的塗佈液。具體地，透過混合1.2mL的環己基苯、1.95mL的2-乙基己酸鑭甲苯溶液(即，Wako 122-03371)、0.57mL的2-乙基己酸鍶甲苯溶液(即，Wako 195-09561)以及0.09mL的2-乙基己酸鋯氧化物礦油精溶液(即，Wako 269-01116)，製備用於形成閘極絕緣層的塗佈液。
下一步，將用於形成閘極絕緣層的塗佈液滴在基板91及閘極電極92上，然後在預定的條件下進行旋塗程序。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到順電且非晶的Sr-La-Zr氧化物(具有135nm的薄膜厚度)。然後，用光阻(即，TSMR8800-BE)塗佈Sr-La-Zr氧化物，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的閘極絕緣層93的光阻圖案。
下一步，透過浸泡在0.1mol/L的鹽酸(Wako 083-01115)中30秒來蝕刻Sr-La-Zr氧化物未被光阻圖案覆蓋的部分，然後也透過浸泡在光阻剝離劑(即，STRIPPER 104)中2分鐘來移除光阻圖案，以形成第一閘極絕緣層93。
下一步，形成浮動閘極電極94。具體地，透過DC濺鍍法的方式在第一閘極絕緣層93上形成Mo薄膜，使平均的薄膜厚度約為15nm。隨後，用光阻塗佈Mo薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的浮動閘極電極94的光阻圖案。然後，透過 RIE的方式移除Mo薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成浮動閘極電極94。
下一步，形成第二閘極絕緣層95。具體地，透過CVD法的方式在第一閘極絕緣層93及浮動閘極電極94上形成SiO2薄膜，使平均的薄膜厚度約為50nm。隨後，用光阻塗佈SiO2薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的第二閘極絕緣層95的光阻圖案。然後，透過RIE的方式移除SiO2薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成第二閘極絕緣層95。
下一步，形成源極電極96及汲極電極97。具體地，透過DC濺鍍法的方式在第二閘極絕緣層95上形成透明且導電的ITO薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈ITO薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於源極電極96及汲極電極97的光阻圖案。然後，透過RIE的方式移除ITO薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以由ITO薄膜形成源極電極96及汲極電極97。
然後，形成主動層98。具體地，透過DC濺鍍法的方式形成Mg-In基氧化物薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈Mg-In基氧化物薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的主動層98的光阻圖案。然後，透過RIE的方式移除Mg-In基氧化物薄膜未被光阻圖案覆蓋的部分。接著，也移除光阻圖案，以形成主動層98。
以這樣的方式，形成主動層98，使通道形成在源極電極96與汲極電極97之間。
最後，形成鈍化層114。具體地，透過電漿CVD法的方式形成SiON薄膜，使平均的薄膜厚度約為300nm。隨後，用光阻塗佈SiON薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的鈍化層114的光阻圖案。然後，透過RIE的方式移除SiON薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成鈍化層114。經由上述步驟，製造非揮發性半導體記憶元件90。
以上述步驟所製造的非揮發性半導體記憶元件90顯示出低能耗的品質。
如上所述，利用用於第一閘極絕緣層的第一氧化物以及利用在第一氧化物上進行濕式蝕刻的低成本圖案化程序，能夠生產高品質的非揮發性半導體記憶元件。
[實例26]
在實例26中，製造如第12圖所示的非揮發性半導體記憶元件100。首先，在含有p型Si的基板101的表面上進行熱能氧化，以形成薄薄膜厚度為5nm的SiO2薄膜，其最終成為第二閘極絕緣層104。然後，透過CVD法的方式形成最終成為浮動閘極電極105的多晶矽薄膜。
下一步，製備用於形成閘極絕緣層的塗佈液，以形成第一閘極絕緣層102。具體地，透過混合4.0mL的環己基苯、1.95mL的2-乙基己酸鑭甲苯溶液(即，Wako 122-03371)、0.57mL的2-乙基己酸鍶甲苯溶液(即，Wako 195-09561)以及0.09mL的2-乙基己酸鋯氧化物礦油精溶液(即，Wako 269-01116)，製備用於形成閘極絕緣層的塗佈液。
下一步，用於形成鈍化層的塗佈液滴在基板101上，然後在預定的條件下進行旋塗程序。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到順電且非晶的Sr-La-Zr氧化物(具有10nm的薄膜厚度)。
下一步，透過CVD法的方式形成多晶矽薄膜，然後透過光微影的方式在多晶矽薄膜上進行圖案化，以形成閘極電極103。然後，利用閘極電極103作為遮罩，透過浸泡在0.1mol/L的鹽酸(Wako 083-01115)中5秒來蝕刻Sr-La-Zr氧化物未被閘極電極103覆蓋的部分，以形成第一閘極絕緣層102。再者，透過乾式蝕刻依序蝕刻第一閘極絕緣層102下的多晶矽薄膜及SiO2薄膜，以形成浮動閘極電極105及第二閘極絕緣層104(即，通道絕緣層)。
下一步，透過CVD法的方式沉積SiON，然後在整個基板上進行乾式蝕刻，以形成閘極側壁絕緣薄膜106。然後，利用閘極電極103及閘極側壁絕緣層106作為自我對準遮罩，在基板101上進行磷離子佈值以達到離子擴散的目的，以形成源極區域107及汲極區域108。
最後，形成鈍化層115。具體地，透過電漿CVD法的方式形成SiON薄膜，使平均的薄膜厚度約為300nm。隨後，用光阻塗佈SiON 薄膜，然後預烤、透過曝光設備曝光、並且顯影，以形成具有對應於欲形成的鈍化層115的光阻圖案。然後，透過RIE的方式移除SiON薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以形成鈍化層115。經由上述步驟，製造非揮發性半導體記憶元件100。
以上述步驟所製造的非揮發性半導體記憶元件100顯示出低能耗的品質。
如上所述，利用用於閘極絕緣層的第一氧化物以及利用在第一氧化物上進行濕式蝕刻的低成本圖案化程序，能夠生產高品質的非揮發性半導體記憶元件。
[實例27] <製造FET> -製備用於形成第一鈍化層的塗佈液-
透過混合1mL的甲苯、0.14mL的HMDS以及0.37mL的2-乙基己酸鈣2-乙基己酸溶液(3至8% Ca；Alfa36657；Alfa Aesar的產品)，製備用於形成第一鈍化層的塗佈液。利用用於形成第一鈍化層的塗佈液所形成的第二氧化物的組成顯示於表3。
-製備用於形成第二鈍化層的塗佈液-
透過混合1.2mL的環己基苯、2.17mL的2-乙基己酸鑭甲苯溶液(即，Wako 122-03371)以及0.63mL的2-乙基己酸鍶甲苯溶液(即，Wako 195-09561)，製備用於形成鈍化層的塗佈液。利用用於形成第二鈍化層的塗佈液所形成的第一氧化物的組成顯示於表3。
[表3]
Figure 106108357-A0202-12-0086-4
然後，製造如第16B圖所示的底部接觸/頂部閘極FET的一例。
-形成源極電極及汲極電極-
首先，在由玻璃製成的基板11上形成閘極電極14及汲極電極15。具體地，透過DC濺鍍法的方式在基板11上形成Al合金薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈Al合金薄膜，然後預烤、透過曝光設備曝光、並且顯影，以產生具有與欲形成的源極電極14及汲極電極15相同的光阻圖案。然後，以蝕刻程序移除Al薄膜未被光阻圖案覆 蓋的部分。然後，也移除光阻圖案，以得到由Al合金薄膜形成的源極電極14及汲極電極15。
-形成主動層-
下一步，形成主動層16。具體地，透過DC濺鍍法的方式形成Mg-In基氧化物(In2MgO4)薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈Mg-In基氧化物薄膜，然後預烤、透過曝光設備曝光、並且顯影，以產生具有與欲形成的主動層16相同的光阻圖案。然後，透過蝕刻程序的方式移除Mg-In基氧化物薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以得到主動層，來形成介於源極電極14與汲極電極15之間的通道。
-形成閘極絕緣層-
下一步，在基板11、源極電極14、汲極電極15及主動層16上形成閘極絕緣層13。具體地，透過射頻(radio-frequency,RF)濺鍍法的方式在基板11、源極電極14、汲極電極15及主動層16上形成Al2O3薄膜，使平均的薄膜厚度約為300nm。
-形成閘極電極-
下一步，在閘極絕緣層13上形成閘極電極12。具體地，透過DC濺鍍法的方式在閘極絕緣層13上形成Mo薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈Mo薄膜，然後預烤、透過曝光設備曝光、並且顯影，以產生具有與欲形成的閘極電極12相同的光阻圖案。然後，以蝕刻程序移除Mo薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以得到由Mo薄膜形成的閘極電極12。
-形成第一鈍化層170a-
下一步，將0.4mL之用於形成第一鈍化層的塗佈液滴在閘極絕緣層13及閘極電極12上，然後在預定的條件下進行旋塗程序：以3000rmp的速度進行旋轉20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第一鈍化層170a的第二氧化物薄膜。在此，第一鈍化層170a的平均的薄膜厚度約為25nm。
-形成第二鈍化層170b-
下一步，將0.6mL之用於形成第二鈍化層的塗佈液滴在第一鈍化層170a上，然後在預定的條件下進行旋塗程序：以500rpm的速度進行旋轉5秒，然後以3000rmp的速度進行20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第二鈍化層170b的第一氧化物薄膜。在此，第二鈍化層170b的平均的薄膜厚度約為135nm。
-形成遮罩-
下一步，用光阻(即，TSMR-8800BE)塗佈第二鈍化層170b(即，第一氧化物薄膜)，然後預烤、透過曝光設備曝光、並且顯影，以產生具有與欲形成的第二鈍化層17b相同的光阻圖案。
-用於第二鈍化層170b的蝕刻程序-
下一步，將第二鈍化層170b浸泡於0.36wt%鹽酸(即，Wako 083-01115)中20秒作為蝕刻程序，以移除第一氧化物薄膜未被光阻圖案覆蓋的部分，來得到第二鈍化層17b。
-用於第一鈍化層170a的蝕刻程序-
下一步，將第一鈍化層170a浸泡於2.5wt%鹽酸中15秒作為蝕刻程序，以移除第二氧化物薄膜未被光阻圖案覆蓋的部分，以得到第一鈍化層17a。
-移除遮罩-
下一步，也透過浸泡在光阻剝離劑(即，STRIPPER 104；TOKYO OHKA KOGYO Co.,Ltd.的產品)中2分鐘來移除光阻圖案。
[實例28] <製造FET> -製備用於形成第一鈍化層的塗佈液-
透過混合1mL的甲苯、0.13mL的HMDS、0.32mL的2-乙基己酸鎂甲苯溶液(3% Mg；Strem 12-1260；Strem Chemicals Inc.的產品)以及0.40mL的2-乙基己酸鋇甲苯溶液(8% Ba；Wako 021-09471；WAKO CHEMICAL,LTD.的產品)，製備用於形成第一鈍化層的塗佈液。利用用於形成第一鈍化層的塗佈液所形成的第二氧化物的組成顯示於表3。
-製備用於形成第二鈍化層的塗佈液-
透過混合1.2mL的環己基苯、0.54g的三(2,2,6,6-四甲基-3,5-庚二酮酸)鈧(III)水合物(SIGMA-ALDRICH 517607；Sigma-Aldrich Co.LLC的產品)、0.12mL的2-乙基己酸鎂甲苯溶液(即，Strem 12-1260)以及0.08mL的2-乙基己酸鈣2-乙基己酸溶液(即，Alfa36657)，製備用於形成第二鈍化層的塗佈液。利用用於形成第二鈍化層的塗佈液所形成的第一氧化物的組成顯示於表3。
下一步，製造如實例27所述的底部接觸/頂部閘極FET。然而，相較於實例27，第一鈍化層17a及第二鈍化層17b的疊積順序為顛倒。
-形成源極電極及汲極電極-
首先，在由玻璃製成的基板11上形成閘極電極14及汲極電極15。具體地，透過DC濺鍍法的方式在基板11上形成Al合金薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈Al合金薄膜，然後預烤、透過曝光設備曝光、並且顯影，以產生具有與欲形成的源極電極14及汲極電極15相同的光阻圖案。然後，以蝕刻程序移除Al薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以得到由Al合金薄膜形成的源極電極14及汲極電極15。
-形成主動層-
下一步，形成主動層16。具體地，透過DC濺鍍法的方式形成Mg-In基氧化物(In2MgO4)薄膜，使平均的薄膜厚度約為100nm。隨後，用光阻塗佈Mg-In基氧化物薄膜，然後預烤、透過曝光設備曝光、並且顯影，以產生具有與欲形成的主動層16相同的光阻圖案。然後，以蝕刻程序移除Mg-In基氧化物薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以得到主動層，使通道形成於源極電極14與汲極電極15之間。
-形成閘極絕緣層-
下一步，在基板11、源極電極14、汲極電極15及主動層16上形成閘極絕緣層13。具體地，透過RF濺鍍法的方式在基板11、源極電極14、汲極電極15及主動層16上形成Al2O3薄膜，使平均的薄膜厚度約為300nm。
-形成閘極電極-
下一步，在閘極絕緣層13上形成閘極電極12。具體地，透過DC濺鍍法的方式在閘極絕緣層13上形成Mo薄膜，使平均的薄膜厚度約為100nm。
隨後，用光阻塗佈Mo薄膜，然後預烤、透過曝光設備曝光、並且顯影，以產生具有與欲形成的閘極電極12相同的光阻圖案。然後，以蝕刻程序移除Mo薄膜未被光阻圖案覆蓋的部分。然後，也移除光阻圖案，以得到由Mo薄膜形成的閘極電極12。
-形成第二鈍化層170b-
下一步，將0.6mL之用於形成第二鈍化層的塗佈液滴在閘極絕緣層13及閘極電極12上，然後在預定的條件下進行旋塗程序：以500rpm的速度進行旋轉5秒，然後以3000rmp的速度進行20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第二鈍化層170b的第一氧化物薄膜。在此，第二鈍化層170b的平均的薄膜厚度約為135nm。
-形成第一鈍化層170a-
下一步，將0.4mL之用於形成第一鈍化層的塗佈液滴在第二鈍化層170b上，然後在預定的條件下進行旋塗程序：以3000rmp的速度進行旋轉20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第一鈍化層170a的第二氧化物薄膜。在此，第一鈍化層170a的平均的薄膜厚度約為25nm。
下一步，用光阻(即，TSMR-8800BE)塗佈第一鈍化層170a(即，第一氧化物薄膜)，然後預烤、透過曝光設備曝光、並且顯影，以產生具有與欲形成的第一鈍化層17a相同的光阻圖案。
-用於第一鈍化層170a的蝕刻程序-
下一步，將第一鈍化層170a浸泡於含有19wt%的氟化銨及18wt%的氟化氫銨的混合溶液中15秒作為蝕刻程序，以移除第二氧化物薄膜未被光阻圖案覆蓋的部分，來得到第一鈍化層17a。
-用於第二鈍化層170b的蝕刻程序-
下一步，將第二鈍化層170b浸泡於加熱至30℃的5wt%的草酸中4分鐘作為蝕刻程序，以移除第一氧化物薄膜未被光阻圖案覆蓋的部分，來得到第二鈍化層17b。
-移除遮罩-
下一步，也透過浸泡在光阻剝離劑(即，STRIPPER 104)中2分鐘來移除光阻圖案。
[實例29] <製造FET> -製備用於形成第一鈍化層的塗佈液-
透過混合1mL的甲苯、0.11mL的HMDS、0.13mL的鋁二(異丁氧基)乙醯乙酸酯螯合物(8.4% Al；Alfa89349；Alfa Aesar的產品)以及2.02mL的2-乙基己酸鍶甲苯溶液(即，Wako 195-09561)，製備用於形成第一鈍化層的塗佈液。利用用於形成第一鈍化層的塗佈液所形成的第二氧化物的組成顯示於表3。
-製備用於形成第二鈍化層的塗佈液-
透過混合1.2mL的環己基苯、0.19g的乙醯丙酮釤三水合物(Strem 93-6226；Strem Chemicals,Inc.的產品)、0.27mL的2-乙基己酸釓甲苯溶液(25% Gd；Strem 64-3500；Strem Chemicals Inc.的產品)以及0.49mL的2-乙基己酸鋇甲苯溶液(即，Wako 021-09471)，製備用於形成第二鈍化層的塗佈液。利用用於形成第二鈍化層的塗佈液所形成的第一氧化物的組成顯示於表3。
然後，製造如第16B圖所示的底部接觸/頂部閘極FET。以與實例27相同的方法形成源極電極14、汲極電極15、主動層16、閘極絕緣層13及閘極電極12。
-形成第一鈍化層170a-
然後，將0.4mL之用於形成第一鈍化層的塗佈液滴在閘極絕緣層13及閘極電極12上，然後在預定的條件下進行旋塗程序：以3000rmp的速度進行旋轉20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第一鈍化層170a的第二氧化 物薄膜。在此，第一鈍化層170a的平均的薄膜厚度約為25nm。
-形成第二鈍化層170b-
然後，將0.6mL之用於形成第二鈍化層的塗佈液滴在第一鈍化層170a上，然後在預定的條件下進行旋塗程序：以500rpm的速度進行旋轉5秒，然後以3000rmp的速度進行20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第二鈍化層170b的第一氧化物薄膜。在此，第二鈍化層170b的平均的薄膜厚度約為135nm。
-形成遮罩-
然後，用光阻(即，TSMR-8800BE)塗佈第二鈍化層170b(即，第一氧化物薄膜)，然後預烤、透過曝光設備曝光、並且顯影，以產生具有與欲形成的第二鈍化層17b相同的光阻圖案。
-用於第二鈍化層170b的蝕刻程序-
然後，將第二鈍化層170b浸泡於含有57.9wt%的磷酸及21.1wt%的硝酸的混合溶液中30秒作為蝕刻程序，以移除第一氧化物薄膜未被光阻圖案覆蓋的部分，來得到第二鈍化層17b。
-用於第一鈍化層170a的蝕刻程序-
然後，將第一鈍化層170a浸泡於4wt%氫氧化四甲銨(tetramethylammonium hydroxide,TMAH)中1分鐘作為蝕刻程序，以移除第二氧化物未被光阻圖案覆蓋的部分，來得到第一鈍化層17a。
-移除遮罩-
然後，也透過浸泡在光阻剝離劑(即，STRIPPER 104)中2分鐘來移除光阻圖案。
[實例30] <製造FET> -製備用於形成第一鈍化層的塗佈液-
透過混合1mL的甲苯、0.11mL的HMDS、0.08g的(4,4,5,5-四甲基-1,3,2--二氧雜硼烷-2-基)苯(Wako 325-59912；WAKO CHMICAL,LTD.的產品)以及0.37mL的2-乙基己酸鎂甲苯溶液(即，Strem 12-1260)， 製備用於形成第一鈍化層的塗佈液。利用用於形成第一鈍化層的塗佈液所形成的第二氧化物的組成顯示於表3。
-製備用於形成第二鈍化層的塗佈液-
透過混合1.2mL的環己基苯、0.57mL的2-乙基己酸釹2-乙基己酸溶液(12% Nd；Strem 60-2400；Strem Chemicals Inc.的產品)、0.28g的2-乙基己酸銪(Strem 93-6311；Strem Chemicals Inc.的產品)以及0.12mL的2-乙基己酸鎂甲苯溶液(即，Strem 12-1260)，製備用於形成第二鈍化層的塗佈液。利用用於形成第二鈍化層的塗佈液所形成的第一氧化物的組成顯示於表3。
然後，製造如實例28所述的底部接觸/頂部閘極FET。然而，相較於實例27，第一鈍化層17a及第二鈍化層17b的疊積順序為顛倒。
-形成第二鈍化層170b-
然後，將0.6mL之用於形成第二鈍化層的塗佈液滴在閘極絕緣層13及閘極電極12上，然後在預定的條件下進行旋塗程序：以500rpm的速度進行旋轉5秒，然後以3000rmp的速度進行20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第二鈍化層170b的第一氧化物薄膜。在此，第二鈍化層170b的平均的薄膜厚度約為135nm。
-形成第一鈍化層170a-
然後，將0.4mL之用於形成第一鈍化層的塗佈液滴在第二鈍化層170b上，然後在預定的條件下進行旋塗程序：以3000rmp的速度進行旋轉20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第一鈍化層170a的第二氧化物薄膜。在此，第一鈍化層170a的平均的薄膜厚度約為25nm。
-形成遮罩-
然後，用光阻(即，TSMR-8800BE)塗佈第一鈍化層170a(即，第一氧化物薄膜)，然後預烤、透過曝光設備曝光、並且顯影，以產生具有與欲形成的第一鈍化層17a相同的光阻圖案。
-用於第一鈍化層的蝕刻程序-
然後，將第一鈍化層170a浸泡於含有14wt%的氟化銨及12wt%的氟化氫銨的混合溶液中15秒作為蝕刻程序，以移除第二氧化物薄膜未被光阻圖案覆蓋的部分，以得到第一鈍化層17a。
-用於第二鈍化層的蝕刻程序-
然後，將第二鈍化層170b浸泡於6wt%的雙氧水中2分鐘作為蝕刻程序，以移除第一氧化物薄膜未被光阻圖案覆蓋的部分，來得到第二鈍化層17b。
-移除遮罩-
然後，也透過浸泡在光阻剝離劑(即，STRIPPER 104)中2分鐘來移除光阻圖案。
[實例31] <製造FET> -製備用於形成第一鈍化層的塗佈液-
透過混合1mL的甲苯、0.17mL的HMDS、0.47mL的2-乙基己酸鍶甲苯溶液(即，Wako 195-09561)以及0.21mL的2-乙基己酸鋇甲苯溶液(即，Wako 021-09471)，製備用於形成第一鈍化層的塗佈液。利用用於形成第一鈍化層的塗佈液所形成的第二氧化物的組成顯示於表4。
-製備用於形成第二鈍化層的塗佈液-
透過混合1.2mL的環己基苯、0.16g的三(2,2,6,6-四甲基-3,5-庚二酮酸)鈧(III)水合物(即，SIGMA-ALDRICH 517607)、1.46mL的2-乙基己酸鑭甲苯溶液(即，Wako 122-03371)、0.03mL的2-乙基己酸鈣2-乙基己酸溶液(即，Alfa36657)、0.34mL的2-乙基己酸鍶甲苯溶液(即，Wako 195-09561)以及0.07mL的2-乙基己酸鋯氧化物礦油精溶液(即，Wako 269-01116)，製備用於形成第二鈍化層的塗佈液。利用用於形成第二鈍化層的塗佈液所形成的第一氧化物的組成顯示於表4。
[表4]
Figure 106108357-A0202-12-0095-5
然後，製造如第16B圖所示的底部接觸/頂部閘極FET。以與實例27相同的方法形成源極電極14、汲極電極15、主動層16、閘極絕緣層13及閘極電極12。
-形成第一鈍化層170a-
然後，將0.4mL之用於形成第一鈍化層的塗佈液滴在閘極絕緣層13及閘極電極12上，然後在預定的條件下進行旋塗程序：以3000rmp的速度進行旋轉20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後， 在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第一鈍化層170a的第二氧化物薄膜。在此，第一鈍化層170a的平均的薄膜厚度約為25nm。
-形成第二鈍化層170b-
然後，將0.6mL之用於形成第二鈍化層的塗佈液滴在第一鈍化層170a上，然後在預定的條件下進行旋塗程序：以500rpm的速度進行旋轉5秒，然後以3000rmp的速度進行20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第二鈍化層170b的第一氧化物薄膜。在此，第二鈍化層170b的平均的薄膜厚度約為135nm。
-形成遮罩-
然後，用光阻(即，TSMR-8800BE)塗佈第二鈍化層170b(即，第一氧化物薄膜)，然後預烤、透過曝光設備曝光、並且顯影，以產生具有與欲形成的第二鈍化層17b相同的光阻圖案。
-用於第二鈍化層170b的蝕刻程序-
然後，將第二鈍化層170b浸泡於0.36wt%鹽酸中20秒作為蝕刻程序，以移除第一氧化物薄膜未被光阻圖案覆蓋的部分，來得到第二鈍化層17b。
-用於第一鈍化層170a的蝕刻程序-
然後，將第一鈍化層170a浸泡於含有14wt%的氟化銨及3.2wt%的氟化氫銨的混合溶液中1分鐘作為蝕刻程序，以移除第二氧化物薄膜未被光阻圖案覆蓋的部分，來得到第一鈍化層17a。
-移除遮罩-
然後，也透過浸泡在光阻剝離劑(即，STRIPPER 104)中2分鐘來移除光阻圖案。
[實例32] <製造FET> -製備用於形成第一鈍化層的塗佈液-
透過混合1mL的甲苯、0.15mL的HMDS以及0.31mL的 2-乙基己酸鈣2-乙基己酸溶液(即，Alfa36657)，製備用於形成第一鈍化層的塗佈液。利用用於形成第一鈍化層的塗佈液所形成的第二氧化物的組成顯示於表4。
-製備用於形成第二鈍化層的塗佈液-
透過混合1.2mL的環己基苯、0.13g的乙醯丙酮鏑三水合物(Strem 66-2002；Strem Chemicals Inc.的產品)、0.27g的乙醯丙酮鐿三水合物(Strem 70-2202；Strem Chemicals Inc.的產品)、0.12mL的2-乙基己酸鎂甲苯溶液(即，Strem 12-1260)以及0.10mL的2-乙基己酸鉿2-乙基己酸溶液(Gelest AKH332；Gelest,Inc.的產品)，製備用於第二鈍化層的塗佈液。利用用於形成第二鈍化層的塗佈液所形成的第一氧化物的組成顯示於表4。
然後，製造如第16B圖所示的底部接觸/頂部閘極FET。以與實例27相同的方法形成源極電極14、汲極電極15、主動層16、閘極絕緣層13及閘極電極12。
-形成第一鈍化層170a-
然後，將0.4mL之用於形成第一鈍化層的塗佈液滴在閘極絕緣層13及閘極電極12上，然後在預定的條件下進行旋塗程序：以3000rmp的速度進行旋轉20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第一鈍化層170a的第二氧化物薄膜。在此，第一鈍化層170a的平均的薄膜厚度約為25nm。
-形成第二鈍化層170b-
然後，將0.6mL之用於形成第二鈍化層的塗佈液滴在第一鈍化層170a上，然後在預定的條件下進行旋塗程序：以500rpm的速度進行旋轉5秒，然後以3000rmp的速度進行20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第二鈍化層170b的第一氧化物薄膜。在此，第二鈍化層170b的平均的薄膜厚度約為135nm。
-形成遮罩-
然後，用光阻(即，TSMR-8800BE)塗佈第二鈍化層170b(即， 第一氧化物薄膜)，然後預烤、透過曝光設備曝光、並且顯影，以產生具有與欲形成的第二鈍化層17b相同的光阻圖案。
-用於第二鈍化層170b的蝕刻程序-
然後，將第二鈍化層170b浸泡於含有55wt%的磷酸、30wt%的乙酸及5wt%的硝酸的混合溶液中30秒作為蝕刻程序，以移除第一氧化物薄膜未被光阻圖案覆蓋的部分，來得到第二鈍化層17b。
-用於第一鈍化層170a的蝕刻程序-
然後，將第一鈍化層170a浸泡於6wt% TMAH中1分鐘作為蝕刻程序，以移除第二氧化物薄膜未被光阻圖案覆蓋的部分，來得到第一鈍化層17a。
-移除遮罩-
然後，也透過浸泡在光阻剝離劑(即，STRIPPER 104)中2分鐘來移除光阻圖案。
[實例33] <製造FET> -製備用於形成第一鈍化層的塗佈液-
透過混合1mL的甲苯、0.09mL的HMDS、0.18mL的二(異丁氧基)乙醯乙酸酯鋁螯合物(即，Alfa89349)以及0.69mL的2-乙基己酸鋇甲苯溶液(即，Wako 021-09471)，製備用於形成第一鈍化層的塗佈液。利用用於形成第一鈍化層的塗佈液所形成的第二氧化物的組成顯示於表4。
-製備用於形成第二鈍化層的塗佈液-
透過混合1.2mL的環己基苯、0.51g的2-乙基己酸釔(Strem 39-2400；Strem Chemicals Inc.的產品)、0.06mL的2-乙基己酸鎂甲苯溶液(即，Strem 12-1260)以及0.07mL的2-乙基己酸鉿2-乙基己酸溶液(即，Gelest AKH332；Gelest,Inc.的產品)，製備用於形成第二鈍化層的塗佈液。利用用於形成第二鈍化層的塗佈液所形成的第一氧化物的組成顯示於表4。
然後，製造如實例28所述的底部接觸/頂部閘極FET。然而，相較於實例27，第一鈍化層17a及第二鈍化層17b的疊積順序為顛倒。
-形成第二鈍化層170b-
然後，將0.6mL之用於形成第二鈍化層的塗佈液滴在閘極 絕緣層13及閘極電極12上，然後在預定的條件下進行旋塗程序：以500rpm的速度進行旋轉5秒，然後以3000rmp的速度進行20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第二鈍化層170b的第一氧化物薄膜。在此，第二鈍化層170b的平均的薄膜厚度約為135nm。
-形成第一鈍化層170a-
然後，將0.4mL之用於形成第一鈍化層的塗佈液滴在第二鈍化層170b上，然後在預定的條件下進行旋塗程序：以3000rmp的速度進行旋轉20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第一鈍化層170a的第二氧化物薄膜。在此，第一鈍化層170a的平均的薄膜厚度約為25nm。
-形成遮罩-
然後，用光阻(即，TSMR-8800BE)塗佈第一鈍化層170a(即，第一氧化物薄膜)，然後預烤、透過曝光設備曝光、並且顯影，以產生具有與欲形成的第一鈍化層17a相同的光阻圖案。
-用於第一鈍化層170a的蝕刻程序-
然後，將第一鈍化層170a浸泡於5wt%氫氟酸中15秒作為蝕刻程序，以移除第二氧化物薄膜未被光阻圖案覆蓋的部分，來得到第一鈍化層17a。
-用於第二鈍化層170b的蝕刻程序-
然後，將第二鈍化層170b浸泡於含有80wt%的磷酸、10wt%的乙酸及5wt%的硝酸的混合溶液中30秒作為蝕刻程序，以移除第一氧化物薄膜未被光阻圖案覆蓋的部分，來得到第二鈍化層17b。
-移除遮罩-
然後，也透過浸泡在光阻剝離劑(即，STRIPPER 104)中2分鐘來移除光阻圖案。
[實例34] <製造FET> -製備用於形成第一鈍化層的塗佈液-
透過混合1mL的甲苯、0.11mL的HMDS、0.10mL的二(異丁氧基)乙醯乙酸酯鋁螯合物(即，Alfa89349)、0.07g的(4,4,5,5-四甲基-1,3,2-二氧雜硼烷-2-基)苯(即，Wako 325-59912)、0.09mL的2-乙基己酸鈣2-乙基己酸溶液(即，Alfa36657)以及0.19mL的2-乙基己酸鍶甲苯溶液(即，Wako 195-9561)，製備用於形成第一鈍化層的塗佈液。利用用於形成第一鈍化層的塗佈液所形成的第二氧化物的組成顯示於表4。
-製備用於形成第二鈍化層的塗佈液-
透過混合1.2mL的環己基苯、1.95mL的2-乙基己酸鑭甲苯溶液(即，Wako 122-03371)、0.57mL的2-乙基己酸鍶甲苯溶液(即，Wako 195-09561)以及0.09mL的2-乙基己酸鋯氧化物礦油精溶液(即，Wako 269-01116)，製備用於形成第二鈍化層的塗佈液。利用用於形成第二鈍化層的塗佈液所形成的第一氧化物的組成顯示於表4。
然後，製造如第16B圖所示的底部接觸/頂部閘極FET。以與實例27相同的方法形成源極電極14、汲極電極15、主動層16、閘極絕緣層13及閘極電極12。
-形成第一鈍化層170a-
然後，將0.4mL之用於形成第一鈍化層的塗佈液滴在閘極絕緣層13及閘極電極12上，然後在預定的條件下進行旋塗程序：以3000rmp的速度進行旋轉20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第一鈍化層170a的第二氧化物薄膜。在此，第一鈍化層170a的平均的薄膜厚度約為25nm。
-形成第二鈍化層170b-
然後，將0.6mL之用於形成第二鈍化層的塗佈液滴在第一鈍化層170a上，然後在預定的條件下進行旋塗程序：以500rpm的速度進行旋轉5秒，然後以3000rmp的速度進行20秒，然後用5秒將速度降至0rpm並且停止旋轉。然後，在120℃的環境下進行乾燥程序1小時之後，在充滿O2的環境且在400℃的溫度下進行燃燒程序3小時，以得到用作為第二鈍化層170b的第一氧化物薄膜。在此，第二鈍化層170b的平均的薄膜 厚度約為135nm。
-形成遮罩-
然後，用光阻(即，TSMR-8800BE)塗佈第二鈍化層170b(即，第一氧化物薄膜)，然後預烤、透過曝光設備曝光、並且顯影，以產生具有與欲形成的第二鈍化層17b相同的光阻圖案。
-用於第二鈍化層170b的蝕刻程序-
然後，將第二鈍化層170b浸泡於0.36wt%鹽酸(即，Wako 083-01115)中20秒作為蝕刻程序，以移除第一氧化物薄膜未被光阻圖案覆蓋的部分，來得到第二鈍化層17b。
-用於第一鈍化層170a的蝕刻程序-
然後，將第一鈍化層170a浸泡於含有14wt%的氟化銨及12wt%的氟化氫銨的混合溶液中15秒作為蝕刻程序，以移除第二氧化物薄膜未被光阻圖案覆蓋的部分，來得到第一鈍化層17a。
-移除遮罩-
然後，也透過浸泡在光阻剝離劑(即，STRIPPER 104)中2分鐘來移除光阻圖案。
(評價電晶體特性)
對實例27至實例34中所製造的每一個FET進行電晶體特性的評價。根據實例27至實例34的每一個電晶體特性的評價是基於當源極電極14與汲極電極15之間的電壓(Vds)為+10V時，閘極電極12與源極電極14之間的電壓(Vgs)及源極電極14與汲極電極15之間的電流(Ids)的關係(Vgs-Ids)的量測。
再者，基於電晶體特性(Vgs-Ids)的評價結果，計算飽和區中的場效遷移率。進一步，計算電晶體由Ids在「接通」狀態(例如，Vgs=+10V)至Ids在「斷路」狀態(例如，Vgs=-10V)的比率(即，開/關比)。進一步，計算S數值，作為因施加Vgs而反應的Ids上升銳度的指標。進一步，計算臨界電壓(Vth)，其為對應於因施加Vgs而反應的Ids上升的電壓值。
由實例27至實例34所製造的FET的電晶體特性計算的遷移率、開/關比、S數值及Vth顯示於表5。在以下的說明，關於電晶體特性的結果，較佳的電晶體特性為：高遷移率；高開/關比；低S數值；且Vth 在0V附近。具體地，較佳的電晶體特性為：遷移率在3cm2/Vs以上；開/關比在1.0 x 108以上；S數值在0.7以下；且Vth在±5V的範圍。
如第5圖所示，其證實了實例27至實例34所製造的FET具有較佳的電晶體特性，即具有高遷移率、高開/關比、低S數值及Vth在0V附近。
Figure 106108357-A0202-12-0102-7
(評價電晶體特性)
對實例27至實例34中所製造的FET，在此環境下(溫度：50℃；相對溼度：50%)進行100小時長的BTS測試。
提供以下4種條件作為壓力條件：
(1)Vgs=+10V，且Vds=0V
(2)Vgs=+10V，且Vds=+10V
(3)Vgs=-10V，且Vds=0V
(4)Vgs=-10V，且Vds=+10V
再者，在BTS測試中每當經過預定長度的時間，量測在Vds=+10V條件下的Vgs與Ids的關係(Vgs-Ids)。
對實例34所製造的FET，BTS測試中在Vgs=+10V且Vds=0V的壓力條件下的Vgs-Ids的結果繪示於第32圖。再者，對實例34所製造的FET，在Vgs=+10V且Vds=0V的壓力條件下，臨界電壓相對於加壓時間的偏移(△Vth)繪示於第33圖。
再者，對實例27至實例34所製造的FET，BTS測試中在100小時的加壓時間下的△Vth的數值顯示於表6。在此，△Vth為Vth由加壓時間0至任意時間的偏移。
依據第32圖、第33圖及表6，實例34所製造的FET對BTS測試是較佳可靠的，即具有低的△Vth偏移。根據表6，實例27至實例33所製造的FET對BTS測試是較佳可靠的，即具有低的△Vth偏移。
Figure 106108357-A0202-12-0103-8
進一步，本發明不侷限於這些實施例，且在不背離本發明的範疇下可進行各種的變化及修飾。
10‧‧‧場效電晶體
11‧‧‧基板
12‧‧‧閘極電極
13‧‧‧閘極絕緣層
14‧‧‧源極電極
15‧‧‧汲極電極
16‧‧‧主動層
17‧‧‧鈍化層

Claims (20)

  1. 一種製造場效電晶體的方法，該場效電晶體包括一閘極絕緣層、一主動層以及一鈍化層，該方法包括：一第一程序，用於形成該閘極絕緣層；以及一第二程序，用於形成該鈍化層，其中，該第一程序以及該第二程序的至少其中之一包括；形成一第一氧化物，該第一氧化物包括一鹼土金屬以及鎵、鈧、釔及鑭系元素的至少其中之一；以及使用一第一溶液蝕刻該第一氧化物，該第一溶液包括鹽酸、草酸、硝酸、磷酸、乙酸、硫酸以及雙氧水的至少其中之一，其中，該鈍化層包括一第一鈍化層以及一第二鈍化層，以及其中，該第二程序包括：形成包括一第二氧化物之該第一鈍化層，該第二氧化物包括矽以及一鹼土金屬；形成包括該第一氧化物之該第二鈍化層，該第二鈍化層被配置以與該第一鈍化層接觸；使該第一鈍化層與一第二溶液接觸以蝕刻該第一鈍化層，該第二溶液包括氫氟酸、氟化銨、氟化氫銨以及有機鹼的至少其中之一；以及使該第二鈍化層與該第一溶液接觸以蝕刻該第二鈍化層。
  2. 依據申請專利範圍第1項所述之製造場效電晶體的方法，其中，該第二程序包括：在該第二鈍化層上形成該第一鈍化層；在該第一鈍化層上形成一遮罩；在形成該遮罩後，使該第一鈍化層與該第二溶液接觸以蝕刻該第一鈍化層；在蝕刻該第一鈍化層後，使該第二鈍化層與該第一溶液接觸以蝕刻該第二鈍化層；以及移除該遮罩。
  3. 依據申請專利範圍第1項所述之製造場效電晶體的方法，其中，該第二程序包括：在該第一鈍化層上形成該第二鈍化層；在該第二鈍化層上形成一遮罩；在形成該遮罩後，使該第二鈍化層與該第一溶液接觸以蝕刻該第二鈍化層；在蝕刻該第二鈍化層後，使該第一鈍化層與該第二溶液接觸以蝕刻該第一鈍化層；以及移除該遮罩。
  4. 一種製造場效電晶體的方法，該場效電晶體包括一閘極絕緣層、一主動層以及一鈍化層，該方法包括：一第一程序，用於形成該閘極絕緣層；以及一第二程序，用於形成該鈍化層，其中，該第一程序以及該第二程序的至少其中之一包括：形成一第一氧化物，該第一氧化物包括一鹼土金屬以及鎵、鈧、釔及鑭系元素的至少其中之一；以及使用一第一溶液蝕刻該第一氧化物，該第一溶液包括鹽酸、草酸、硝酸、磷酸、乙酸、硫酸以及雙氧水的至少其中之一，其中，該閘極絕緣層包括一第一閘極絕緣層以及一第二閘極絕緣層，以及其中，該第一程序包括：形成包括一第二氧化物之該第一閘極絕緣層，該第二氧化物包括矽以及一鹼土金屬；形成包括該第一氧化物之該第二閘極絕緣層，該第二閘極絕緣層被配置以與該第一閘極絕緣層接觸；使該第一閘極絕緣層與一第二溶液接觸以蝕刻該第一閘極絕緣層，該第二溶液包括氫氟酸、氟化銨、氟化氫銨以及有機鹼的至少其中之一；以及使該第二閘極絕緣層與該第一溶液接觸以蝕刻該第二閘極絕緣層。
  5. 依據申請專利範圍第4項所述之製造場效電晶體的方法，其中，該第一程序包括： 在該第二閘極絕緣層上形成該第一閘極絕緣層；在該第一閘極絕緣層上形成一遮罩；在形成該遮罩後，使該第一閘極絕緣層與該第二溶液接觸以蝕刻該第一閘極絕緣層；在蝕刻該第一閘極絕緣層後，使該第二閘極絕緣層與該第一溶液接觸以蝕刻該第二閘極絕緣層；以及移除該遮罩。
  6. 依據申請專利範圍第4項所述之製造該場效電晶體的方法，其中，該第一程序包括：在該第一閘極絕緣層上形成該第二閘極絕緣層；在該第二閘極絕緣層上形成一遮罩；在形成該遮罩後，使該第二閘極絕緣層與該第一溶液接觸以蝕刻該第二閘極絕緣層；在蝕刻該第二閘極絕緣層後，使該第一閘極絕緣層與該第二溶液接觸以蝕刻該第一閘極絕緣層；以及移除該遮罩。
  7. 依據申請專利範圍第1項或第4項所述之製造場效電晶體的方法，其中，該第二氧化物包括鋁以及硼的至少其中之一。
  8. 依據申請專利範圍第1項或第4項所述之製造該場效電晶體的方法，其中，該第一氧化物為一順電非晶氧化物。
  9. 依據申請專利範圍第1項或第4項所述之製造場效電晶體的方法，其中，該第一氧化物包括鋁、鈦、鋯、鉿、鈮以及鉭的至少其中之一。
  10. 依據申請專利範圍第1項或第4項所述之製造場效電晶體的方法，其中，該主動層是由一氧化物半導體所製成。
  11. 依據申請專利範圍第1項或第4項所述之製造場效電晶體的方法，其中，該閘極絕緣層、該主動層以及該鈍化層形成在一絕緣基板上。
  12. 依據申請專利範圍第1項或第4項所述之製造場效電晶體的方法，其中，該主動層為一半導體基板，以及其中，該閘極絕緣層以及該鈍化層形成在該半導體基板上。
  13. 依據申請專利範圍第1項或第4項所述之製造場效電晶體的方法，其中，該第一氧化物包括一鹼土金屬以及鈧、釔及鑭系元素的至少其中之一。
  14. 一種製造揮發性半導體記憶元件的方法，該方法包括：a)依據申請專利範圍第1項或第4項所述之方法形成一場效電晶體；b)形成與該場效電晶體之一汲極電極連接之一第一電容電極；c)形成一第二電容電極；以及d)在該第一電容電極與該第二電容電極之間形成一電容介電層。
  15. 依據申請專利範圍第14項所述之製造揮發性半導體記憶元件的方法，其中，形成該電容介電層的步驟d)包括：形成該第一氧化物；以及使該第一氧化物與該第一溶液接觸以蝕刻該第一氧化物。
  16. 一種製造非揮發性半導體記憶元件的方法，該方法包括：依據申請專利範圍第1項或第4項所述之方法形成一場效電晶體；以及在該主動層與該閘極絕緣層之間形成一第二閘極絕緣層以及一浮動閘極電極。
  17. 一種製造顯示元件的方法，該方法包括：a)形成包括一場效電晶體之一驅動電路；以及b)形成一光控制元件，以依據從該驅動電路所獲得之一驅動信號控制光的輸出，其中，形成該驅動電路的步驟a)包括依據申請專利範圍第1項或第4項所述之方法形成該場效電晶體。
  18. 依據申請專利範圍第17項所述之製造顯示元件的方法，其中，該光控制元件為一電致發光元件、一電致變色元件、一液晶元件、一電泳元件或者一電濕潤元件的任意其中之一。
  19. 一種製造影像顯示裝置的方法，該影像顯示裝置包括一螢幕以及一顯示控制裝置，該螢幕包括以一矩陣配置之複數個顯示元件，該顯示控制裝置被配置以具體地控制該等顯示元件中的每一個，該方法包括：形成該等顯示元件的程序，其中，形成該等顯示元件的該程序包括依據申請專利範圍第17項或第18項所述之方法形成一顯示元件。
  20. 一種製造系統的方法，該系統包括一影像顯示裝置以及一影像資料產生單元，該影像資料產生單元被配置以提供影像資料至該影像顯示裝置，該方法包括：形成該影像顯示裝置的程序，其中，形成該影像顯示裝置的該程序包括依據申請專利範圍第19項所述之方法形成該影像顯示裝置。
TW106108357A 2016-03-18 2017-03-14 製造場效電晶體的方法、製造揮發性半導體記憶元件的方法、製造非揮發性半導體記憶元件的方法、製造顯示元件的方法、製造影像顯示裝置的方法及製造系統的方法 TWI681446B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2016-055243 2016-03-18
JP2016055244 2016-03-18
JP2016055243 2016-03-18
JP2016-055244 2016-03-18
JP2017044427A JP6855848B2 (ja) 2016-03-18 2017-03-08 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法
JP2017-044427 2017-03-08

Publications (2)

Publication Number Publication Date
TW201810390A TW201810390A (zh) 2018-03-16
TWI681446B true TWI681446B (zh) 2020-01-01

Family

ID=59973918

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106108357A TWI681446B (zh) 2016-03-18 2017-03-14 製造場效電晶體的方法、製造揮發性半導體記憶元件的方法、製造非揮發性半導體記憶元件的方法、製造顯示元件的方法、製造影像顯示裝置的方法及製造系統的方法
TW108142640A TWI783191B (zh) 2016-03-18 2017-03-14 製造場效電晶體的方法、製造揮發性半導體記憶元件的方法、製造非揮發性半導體記憶元件的方法、製造顯示元件的方法、製造影像顯示裝置的方法及製造系統的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108142640A TWI783191B (zh) 2016-03-18 2017-03-14 製造場效電晶體的方法、製造揮發性半導體記憶元件的方法、製造非揮發性半導體記憶元件的方法、製造顯示元件的方法、製造影像顯示裝置的方法及製造系統的方法

Country Status (2)

Country Link
JP (1) JP6855848B2 (zh)
TW (2) TWI681446B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7251223B2 (ja) * 2018-03-19 2023-04-04 株式会社リコー 酸化物絶縁体膜形成用塗布液
WO2019186808A1 (ja) * 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及びその製造方法
JP2019179861A (ja) * 2018-03-30 2019-10-17 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN110752255A (zh) 2018-07-23 2020-02-04 株式会社理光 金属氧化物、场效应晶体管及其制造方法
JP7476490B2 (ja) * 2018-07-23 2024-05-01 株式会社リコー 金属酸化物、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP7092977B2 (ja) * 2018-09-28 2022-06-29 株式会社リコー 酸化物絶縁膜形成用塗布液、酸化物絶縁膜の製造方法、及び電界効果型トランジスタの製造方法
JP2020088300A (ja) * 2018-11-30 2020-06-04 株式会社リコー 酸化物形成用塗布液、酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
CN114280864A (zh) * 2021-12-17 2022-04-05 Tcl华星光电技术有限公司 阵列基板及液晶显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201234593A (en) * 2010-11-03 2012-08-16 Semiconductor Energy Lab Semiconductor device
TW201431066A (zh) * 2009-12-25 2014-08-01 Ricoh Co Ltd 形成氧化絕緣膜的絕緣膜形成油墨以及製造該絕緣膜和半導體裝置的方法
TW201523891A (zh) * 2013-10-30 2015-06-16 Ricoh Co Ltd 場效電晶體、顯示元件、影像顯示裝置、及系統

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW407309B (en) * 1999-01-29 2000-10-01 Nat Science Council MOSFET manufacturing process
KR100577527B1 (ko) * 2003-12-29 2006-05-10 매그나칩 반도체 유한회사 고주파 소자 및 그 제조 방법
KR101112541B1 (ko) * 2004-11-16 2012-03-13 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
EP1932171B1 (en) * 2005-09-28 2011-11-16 Nxp B.V. Finfet-based non-volatile memory device
JP2009046354A (ja) * 2007-08-21 2009-03-05 Nec Tokin Corp 圧電単結晶組成物
JP5633346B2 (ja) * 2009-12-25 2014-12-03 株式会社リコー 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP5899615B2 (ja) * 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
US9761666B2 (en) * 2011-06-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel field effect transistor
US8709893B2 (en) * 2011-08-23 2014-04-29 Alpha & Omega Semiconductor, Inc. Method of making a low-Rdson vertical power MOSFET device
US9401363B2 (en) * 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US20150187714A1 (en) * 2013-12-26 2015-07-02 Globalfoundries Singapore Pte. Ltd. Integrated circuits including copper pillar structures and methods for fabricating the same
GB2523788B (en) * 2014-03-05 2020-04-22 Ams Sensors Uk Ltd Method of fabrication of CMOS-based Semiconductor Devices comprising CMOS-incompatible metals
JP2016036016A (ja) * 2014-06-23 2016-03-17 住友電気工業株式会社 支持基板、複合基板および半導体ウエハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201431066A (zh) * 2009-12-25 2014-08-01 Ricoh Co Ltd 形成氧化絕緣膜的絕緣膜形成油墨以及製造該絕緣膜和半導體裝置的方法
TW201234593A (en) * 2010-11-03 2012-08-16 Semiconductor Energy Lab Semiconductor device
TW201523891A (zh) * 2013-10-30 2015-06-16 Ricoh Co Ltd 場效電晶體、顯示元件、影像顯示裝置、及系統

Also Published As

Publication number Publication date
TWI783191B (zh) 2022-11-11
JP6855848B2 (ja) 2021-04-07
TW201810390A (zh) 2018-03-16
JP2017175125A (ja) 2017-09-28
TW202013469A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
CN107204291B (zh) 场效应晶体管、存储元件、显示元件和装置及系统的制法
TWI681446B (zh) 製造場效電晶體的方法、製造揮發性半導體記憶元件的方法、製造非揮發性半導體記憶元件的方法、製造顯示元件的方法、製造影像顯示裝置的方法及製造系統的方法
JP6607013B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6394171B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN108807427B (zh) 场效应晶体管、显示元件、图像显示装置、和系统
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
JP6701835B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6582655B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
RU2692401C1 (ru) Полевой транзистор, способ его изготовления, элемент отображения, устройство отображения и система
JP6426177B2 (ja) 金属酸化物半導体薄膜トランジスタの製造方法
TWI724472B (zh) 金屬氧化物、場效電晶體及製造該場效電晶體的方法
KR20200011025A (ko) 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
JP6451875B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2018156963A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム、及びそれらの製造方法
JP6794706B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2019054284A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6642657B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6269768B2 (ja) 絶縁膜形成用塗布液
JP2018148145A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム