JP2020088300A - 酸化物形成用塗布液、酸化物膜の製造方法、及び電界効果型トランジスタの製造方法 - Google Patents

酸化物形成用塗布液、酸化物膜の製造方法、及び電界効果型トランジスタの製造方法 Download PDF

Info

Publication number
JP2020088300A
JP2020088300A JP2018224359A JP2018224359A JP2020088300A JP 2020088300 A JP2020088300 A JP 2020088300A JP 2018224359 A JP2018224359 A JP 2018224359A JP 2018224359 A JP2018224359 A JP 2018224359A JP 2020088300 A JP2020088300 A JP 2020088300A
Authority
JP
Japan
Prior art keywords
oxide
film
coating liquid
forming
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018224359A
Other languages
English (en)
Inventor
遼一 早乙女
Ryoichi Saotome
遼一 早乙女
植田　尚之
Naoyuki Ueda
尚之 植田
中村　有希
Yuki Nakamura
有希 中村
由希子 安部
Yukiko Abe
由希子 安部
真二 松本
Shinji Matsumoto
真二 松本
雄司 曽根
Yuji Sone
雄司 曽根
嶺秀 草柳
Minehide Kusayanagi
嶺秀 草柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2018224359A priority Critical patent/JP2020088300A/ja
Priority to KR1020217020155A priority patent/KR20210094060A/ko
Priority to US17/297,267 priority patent/US20210328046A1/en
Priority to SG11202105528TA priority patent/SG11202105528TA/en
Priority to CN201980077423.4A priority patent/CN113169071A/zh
Priority to PCT/JP2019/046254 priority patent/WO2020111083A1/en
Publication of JP2020088300A publication Critical patent/JP2020088300A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】酸化物膜の特性劣化を抑制可能な酸化物形成用塗布液を提供する。
【解決手段】酸化物形成用塗布液であって、シリコン（Ｓｉ）と、アルカリ土類金属の少なくともいずれかである第Ｂ元素とを含有し、Ｓｉの元素濃度をＣＡｍｇ／Ｌとし、第Ｂ元素の濃度の合計をＣＢｍｇ／Ｌとしたときに、酸化物形成用塗布液におけるナトリウム（Ｎａ）、及びカリウム（Ｋ）の濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下であり、酸化物形成用塗布液におけるクロム（Ｃｒ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下である。
【選択図】なし

Description

本発明は、酸化物形成用塗布液、酸化物膜の製造方法、及び電界効果型トランジスタの製造方法に関する。
電界効果型トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、ＦＥＴ）は、ゲート電極に電界をかけ、チャネルの電界により電子又は正孔の流れに関門（ゲート）を設ける原理で、ソース電極とドレイン電極との間の電流を制御するトランジスタである。
前記ＦＥＴは、その特性から、スイッチング素子、増幅素子などとして利用されている。そして、前記ＦＥＴは、ゲート電流が低いことに加え、構造が平面的であるため、バイポーラトランジスタと比較して作製及び集積化が容易である。そのため、前記ＦＥＴは、現在の電子機器で使用される集積回路では必要不可欠な素子となっている。前記ＦＥＴは、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）として、例えば、アクティブマトリックス方式のディスプレイに応用されている。
近年、平面薄型ディスプレイ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）として、液晶ディスプレイ、有機ＥＬ（エレクトロルミネッセンス）ディスプレイ、電子ペーパーなどが実用化されている。
これらＦＰＤは、非晶質シリコン、多結晶シリコンなどを活性層に用いたＴＦＴを含む駆動回路により駆動されている。そして、前記ＦＰＤは、更なる大型化、高精細化、高画質化、高速駆動性が求められており、それに伴って、キャリア移動度が高く、オン／オフ比が高く、特性の経時変化が小さく、素子間のばらつきが小さいＴＦＴが求められている。
しかしながら、非晶質シリコンや多結晶シリコンには一長一短があり、前記すべての要求を満たすことは困難であった。そこで、これらの要求に応えるため、非晶質シリコンを超える移動度が期待できる酸化物半導体を活性層に用いたＴＦＴの開発が活発に行われている。例えば、半導体層にＩｎＧａＺｎＯ４を用いたＴＦＴが開示されている（例えば、非特許文献１参照）。
一般的に、前記ＴＦＴを構成する半導体層やゲート絶縁膜はスパッタリング法やＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などの気相法により形成されている。しかしながら、前記スパッタリング法やＣＶＤ法は真空設備が必要であり、装置が高価でコスト面に問題がある。そこで、近年では、スリットコートなど、真空装置が不要な液相法が注目されている。
前記液相法のうち、スリットコートやダイコート、スピンコートなどの塗布法では、塗布液が使用される。たとえば、特許文献１では、多成分系酸化物半導体の前駆体塗布液が開示されている。前記特許文献１では、高粘度から中程度の粘度の塗布液が必要な印刷法によってパターニングが可能で、焼成によって半導体電気特性を有する酸化物半導体膜が得られる前駆体塗布液を開示している。特許文献２では、酸化物半導体の前駆体を含む溶液または分散液を用いて形成された膜を含む半導体層が開示されている。また、前記特許文献２では、ゲート電極またはソース電極・ドレイン電極と、ゲート絶縁膜も塗布形成されている。
本発明は、酸化物膜の特性劣化を抑制可能な酸化物形成用塗布液を提供することを目的とする。
前記課題を解決するための手段としては、以下の通りである。即ち、
酸化物形成用塗布液であって、
シリコン（Ｓｉ）と、アルカリ土類金属の少なくともいずれかである第Ｂ元素とを含有し、
前記Ｓｉの元素濃度をＣＡｍｇ／Ｌ（ミリグラム パー リットル）とし、前記第Ｂ元素の濃度の合計をＣＢｍｇ／Ｌとしたときに、
前記酸化物形成用塗布液におけるナトリウム（Ｎａ）、及びカリウム（Ｋ）の濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下であり、
前記酸化物形成用塗布液におけるクロム（Ｃｒ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下であることを特徴とする。
本発明によると、酸化物膜の特性劣化が抑制可能な酸化物形成用塗布液を提供できる。
図１Ａは、本発明の電界効果型トランジスタの一例（ボトムコンタクト・ボトムゲート型）を示す図である。 図１Ｂは、本発明の電界効果型トランジスタの一例（トップコンタクト・ボトムゲート型）を示す図である。 図１Ｃは、本発明の電界効果型トランジスタの一例（ボトムコンタクト・トップゲート型）を示す図である。 図１Ｄは、本発明の電界効果型トランジスタの一例（トップコンタクト・トップゲート型）を示す図である。 図２Ａは、本発明の電界効果型トランジスタの一例（ボトムコンタクト・ボトムゲート型）を示す図である。 図２Ｂは、本発明の電界効果型トランジスタの一例（トップコンタクト・ボトムゲート型）を示す図である。 図２Ｃは、本発明の電界効果型トランジスタの一例（ボトムコンタクト・トップゲート型）を示す図である。 図２Ｄは、本発明の電界効果型トランジスタの一例（トップコンタクト・トップゲート型）を示す図である。 図３Ａは、実施例１、及び比較例１で作製した電界効果型トランジスタの概略図である。 図３Ｂは、実施例３、及び比較例３で作製した電界効果型トランジスタの概略図である。 図３Ｃは、実施例５で作製した電界効果型トランジスタの概略図である。 図４Ａは、実施例２、及び比較例２で作製した電界効果型トランジスタの概略図である。 図４Ｂは、実施例４、及び比較例４で作製した電界効果型トランジスタの概略図である。 図４Ｃは、実施例６で作製した電界効果型トランジスタの概略図である。 図５は、実施例１〜６、及び比較例１〜４で作製したキャパシタの概略図である。
本発明者らは、電界効果型トランジスタなどに使用される酸化物膜の形成に、酸化物形成用塗布液を適用することについて鋭意検討を行った。
そうしたところ、酸化物形成用塗布液の塗布工程中に異物が発生したり、前記酸化物形成用塗布液の塗布によって形成された酸化物膜のパターニング工程でのパターン不良が生じるなどの課題があることを、本発明者らは、見出した。また、前記酸化物形成用塗布液の塗布によって形成された酸化物膜の特性劣化が生じる場合があることも見出した。
そこで、前記課題を解決するために、鋭意検討を続けたところ、酸化物形成用塗布液中にＮａ、Ｋ、Ｃｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕなどの元素がある濃度以上含有されていると、前記課題が生じることを見出した。
なお、酸化物形成用塗布液中におけるＮａ、Ｋ、Ｃｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕなどの元素を、形成される酸化物膜においてある濃度以下に抑えることを目的として、酸化物形成用塗布液の原材料の純度、塗布液の作製条件などを検討している先行文献については、本発明者らの先行文献調査においては、見いだせていない。
（酸化物形成用塗布液）
本発明の酸化物形成用塗布液は、Ｓｉ（シリコン）と、第Ｂ元素とを少なくとも含有し、好ましくは、第Ｃ元素を含有し、更に必要に応じて、その他成分を含有する。
前記第Ｂ元素は、アルカリ土類金属の少なくともいずれかである。アルカリ土類金属としては、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）が挙げられる。
前記第Ｃ元素は、Ａｌ（アルミニウム）、及びＢ（ホウ素）の少なくともいずれかである。
前記酸化物形成用塗布液は、前記Ｓｉの元素濃度をＣＡ ｍｇ／Ｌとし、前記第Ｂ元素の濃度の合計をＣＢ ｍｇ／Ｌとしたときに、前記酸化物形成用塗布液におけるナトリウム（Ｎａ）、及びカリウム（Ｋ）の濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下であり、前記酸化物形成用塗布液におけるクロム（Ｃｒ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）の濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下である。
より好ましくは、前記酸化物形成用塗布液は、前記Ｓｉの元素濃度をＣＡ ｍｇ／Ｌとし、前記第Ｂ元素の濃度の合計をＣＢ ｍｇ／Ｌとしたときに、前記酸化物形成用塗布液におけるナトリウム（Ｎａ）、及びカリウム（Ｋ）の濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０４）ｍｇ／Ｌ以下であり、前記酸化物形成用塗布液におけるクロム（Ｃｒ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）の濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０４）ｍｇ／Ｌ以下である。
前記酸化物形成用塗布液における前記Ｓｉの元素濃度ＣＡ、第Ｂ元素の濃度ＣＢは、誘電プラズマ発光分析（ＩＣＰ−ＯＥＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｚｍａ−Ｏｐｔｉｃａｌ Ｅｍｉｓｓｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）や、誘電プラズマ質量分析（ＩＣＰ−ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｚｍａ−Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）や、原子吸光光度法（ＡＡＳ：Ａｔｏｍｉｃ Ａｂｓｏｒｐｔｉｏｎ Ｓｐｃｔｒｏｓｃｏｐｙ）や蛍光Ｘ線元素分析法（ＸＲＦ：Ｘ−ｒａｙ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ａｎａｌｙｓｉｓ）などを用いることで測定することができる。
前記酸化物形成用塗布液におけるＮａ、Ｋ、Ｃｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕの濃度は、誘電プラズマ発光分析（ＩＣＰ−ＯＥＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｚｍａ−Ｏｐｔｉｃａｌ Ｅｍｉｓｓｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）や、誘電プラズマ質量分析（ＩＣＰ−ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｚｍａ−Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）や、原子吸光光度法（ＡＡＳ：Ａｔｏｍｉｃ Ａｂｓｏｒｐｔｉｏｎ Ｓｐｃｔｒｏｓｃｏｐｙ）や蛍光Ｘ線元素分析法（ＸＲＦ：Ｘ−ｒａｙ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ａｎａｌｙｓｉｓ）などを用いることで測定することができる。
前記酸化物形成用塗布液における前記Ｓｉと、前記第Ｂ元素との組成比としては、特に制限はなく、目的に応じて適宜選択することができあるが、以下の範囲であることが好ましい。
前記酸化物形成用塗布液において、前記Ｓｉと、前記第Ｂ元素との組成比（前記Ｓｉ：前記第Ｂ元素）としては、酸化物（ＳｉＯ２、ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ）換算で５０．０ｍｏｌ％〜９０．０ｍｏｌ：１０．０ｍｏｌ％〜５０．０ｍｏｌ％が好ましい。
前記酸化物形成用塗布液における前記Ｓｉと、前記第Ｂ元素と、前記第Ｃ元素との組成比としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
前記酸化物形成用塗布液において、前記Ｓｉと、前記第Ｂ元素と、前記第Ｃ元素の組成比（前記Ｓｉ：前記第Ｂ元素：前記第Ｃ元素）としては、酸化物（ＳｉＯ２、ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ａｌ２Ｏ３、Ｂ２Ｏ３）換算で、５０．０ｍｏｌ％〜９０．０ｍｏｌ％：５．０ｍｏｌ〜２０．０ｍｏｌ％：５．０ｍｏｌ％〜３０．０ｍｏｌ％が好ましい。
前記酸化物形成用塗布液は、例えば、シリコン含有化合物と、アルカリ土類金属含有化合物（第Ｂ元素含有化合物）とを少なくとも含有し、好ましくは、第Ｃ元素含有化合物を含有し、更に必要に応じて、溶媒などのその他の成分を含有する。
前記酸化物形成用塗布液は、例えば、前記シリコンの無機塩、酸化物、水酸化物、ハロゲン化物、金属錯体、及び有機塩の少なくともいずれかを含有する。
前記酸化物形成用塗布液は、例えば、前記第Ｂ元素の無機塩、酸化物、水酸化物、ハロゲン化物、金属錯体、及び有機塩の少なくともいずれかを含有する。
前記酸化物形成用塗布液は、例えば、前記第Ｃ元素の無機塩、酸化物、水酸化物、ハロゲン化物、金属錯体、及び有機塩の少なくともいずれかを含有する。
前記無機塩は、例えば、硝酸塩、硫酸塩、炭酸塩、酢酸塩、及びリン酸塩の少なくともいずれかを含有する。
前記ハロゲン化物は、例えば、フッ化物、塩化物、臭化物、及びヨウ化物の少なくともいずれかを含有する。
前記有機塩は、例えば、カルボン酸塩、石炭酸、及びそれらの誘導体の少なくともいずれかを含有する。
−シリコン含有化合物−
前記シリコン含有化合物は、シリコンを含有する化合物である。
前記シリコン含有化合物としては、例えば、テトラクロロシラン、テトラブロモシラン、テトラヨードシラン、テトラメトキシシラン、テトラエトキシシラン、テトライソプロポキシシラン、テトラブトキシシラン、１，１，１，３，３，３−ヘキサメチルジシラザン（ＨＭＤＳ）、ビス（トリメチルシリル）アセチレン、トリフェニルシラン、２−エチルヘキサン酸ケイ素、テトラアセトキシシランなどが挙げられる。
−アルカリ土類金属含有化合物（第Ｂ元素含有化合物）−
前記アルカリ土類金属含有化合物（第Ｂ元素含有化合物）は、アルカリ土類金属を含有する化合物である。
前記アルカリ土類金属含有化合物（第Ｂ元素含有化合物）としては、例えば、硝酸マグネシウム、硝酸カルシウム、硝酸ストロンチウム、硝酸バリウム、硫酸マグネシウム、硫酸カルシウム、硫酸ストロンチウム、硫酸バリウム、塩化マグネシウム、塩化カルシウム、塩化ストロンチウム、塩化バリウム、フッ化マグネシウム、フッ化カルシウム、フッ化ストロンチウム、フッ化バリウム、臭化マグネシウム、臭化カルシウム、臭化ストロンチウム、臭化バリウム、よう化マグネシウム、よう化カルシウム、よう化ストロンチウム、よう化バリウム、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム、酸化バリウム、酸化マグネシウム、水酸化マグネシウム、水酸化カルシウム、水酸化ストロンチウム、水酸化バリウム、水酸化マグネシウム、マグネシウムメトキシド、マグネシウムエトキシド、ジエチルマグネシウム、酢酸マグネシウム、ギ酸マグネシウム、アセチルアセトンマグネシウム、２−エチルヘキサン酸マグネシウム、乳酸マグネシウム、ナフテン酸マグネシウム、クエン酸マグネシウム、サリチル酸マグネシウム、安息香酸マグネシウム、シュウ酸マグネシウム、トリフルオロメタンスルホン酸マグネシウム、カルシウムメトキシド、カルシウムエトキシド、酢酸カルシウム、ギ酸カルシウム、アセチルアセトンカルシウム、カルシウムジピバロイルメタナート、２−エチルヘキサン酸カルシウム、乳酸カルシウム、ナフテン酸カルシウム、クエン酸カルシウム、サリチル酸カルシウム、ネオデカン酸カルシウム、安息香酸カルシウム、シュウ酸カルシウム、ストロンチウムイソプロポキシド、酢酸ストロンチウム、ギ酸ストロンチウム、アセチルアセトンストロンチウム、２−エチルヘキサン酸ストロンチウム、乳酸ストロンチウム、ナフテン酸ストロンチウム、サリチル酸ストロンチウム、シュウ酸ストロンチウム、バリウムエトキシド、バリウムイソプロポキシド、酢酸バリウム、ギ酸バリウム、アセチルアセトンバリウム、２−エチルヘキサン酸バリウム、乳酸バリウム、ナフテン酸バリウム、ネオデカン酸バリウム、シュウ酸バリウム、安息香酸バリウム、トリフルオロメタンスルホン酸バリウムなどが挙げられる。
−第Ｃ元素含有化合物―
前記第Ｃ元素含有化合物は、前記第Ｃ元素を含有する化合物である。
前記第Ｃ元素含有化合物としては、例えば、硝酸アルミニウム、硫酸アルミニウム、硫酸アルミニウムアンモニウム、酸化ホウ素、ホウ酸、水酸化アルミニウム、りん酸アルミニウム、フッ化アルミニウム、塩化アルミニウム、臭化ホウ素、臭化アルミニウム、よう化アルミニウム、アルミニウムイソプロポキシド、アルミニウム−ｓｅｃ−ブトキシド、トリエチルアルミニウム、ジエチルアルミニウムエトキシド、酢酸アルミニウム、アセチルアセトンアルミニウム、ヘキサフルオロアセチルアセトン酸アルミニウム、２−エチルヘキサン酸アルミニウム、乳酸アルミニウム、安息香酸アルミニウム、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート、トリフルオロメタンスルホン酸アルミニウム、（Ｒ）−５，５−ジフェニル−２−メチル−３，４−プロパノ−１，３，２−オキサザボロリジン、ホウ酸トリイソプロピル、２−イソプロポキシ−４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン、ビス（ヘキシレングリコラト）ジボロン、４−（４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン−２−イル）−１Ｈ−ピラゾール、（４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン−２−イル）ベンゼン、ｔｅｒｔ−ブチル−Ｎ−〔４−（４，４，５，５−テトラメチル−１，２，３−ジオキサボロラン−２−イル）フェニル〕カルバメート、フェニルボロン酸、３−アセチルフェニルボロン酸、三フッ化ホウ素酢酸錯体、三フッ化ホウ素スルホラン錯体、２−チオフェンボロン酸、トリス（トリメチルシリル）ボラートなどが挙げられる。
−溶媒−
前記溶媒としては、有機酸、有機酸エステル、芳香族化合物、ジオール、グリコールエーテル、非プロトン性極性溶媒、アルカン化合物、アルケン化合物、エーテル、アルコール、水などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記酸化物形成用塗布液における前記溶媒の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。
前記溶媒としては、前記各種金属源を安定に溶解又は分散する溶媒であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、トルエン、キシレン、メシチレン、シメン、ペンチルベンゼン、ドデシルベンゼン、ビシクロヘキシル、シクロヘキシルベンゼン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、ペンタデカン、テトラリン、デカリン、イソプロパノール、安息香酸エチル、Ｎ，Ｎ−ジメチルホルムアミド、炭酸プロピレン、２−エチルヘキサン酸、ミネラルスピリッツ、ジメチルプロピレンウレア、４−ブチロラクトン、メタノール、エタノール、１−ブタノール、１−プロパノール、１−ペンタノール、２−メトキシエタノール、水などが挙げられる。
（酸化物形成用塗布液の製造方法）
本発明に関する酸化物形成用塗布液の製造方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記シリコン、及び前記第Ｂ元素を含有する前記酸化物形成用塗布液に関し、前記酸化物形成用塗布液におけるＮａ、Ｋ、Ｃｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、及びＣｕの濃度を測定する工程を含む。
前記酸化物形成用塗布液におけるＮａ、Ｋ、Ｃｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕの濃度は、その塗布液を、誘電プラズマ発光分析（ＩＣＰ−ＯＥＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｚｍａ−Ｏｐｔｉｃａｌ Ｅｍｉｓｓｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）や誘電プラズマ質量分析（ＩＣＰ−ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｚｍａ−Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や原子吸光光度法（ＡＡＳ：Ａｔｏｍｉｃ Ａｂｓｏｒｐｔｉｏｎ Ｓｐｃｔｒｏｓｃｏｐｙ）や蛍光Ｘ線元素分析法（ＸＲＦ：Ｘ−ｒａｙ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ａｎａｌｙｓｉｓ）などを用いることで測定することができる。
（酸化物形成用塗布液の評価方法）
本発明に関する酸化物形成用塗布液の評価方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記シリコン、及び前記第Ｂ元素を含有する前記酸化物形成用塗布液に関し、前記酸化物形成用塗布液におけるＮａ、Ｋ、Ｃｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、及びＣｕの濃度を測定する工程を含む。
前記酸化物形成用塗布液におけるＮａ、Ｋ、Ｃｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕの濃度は、その塗布液を、誘電プラズマ発光分析（ＩＣＰ−ＯＥＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｚｍａ−Ｏｐｔｉｃａｌ Ｅｍｉｓｓｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）や誘電プラズマ質量分析（ＩＣＰ−ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｚｍａ−Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や原子吸光光度法（ＡＡＳ：Ａｔｏｍｉｃ Ａｂｓｏｒｐｔｉｏｎ Ｓｐｃｔｒｏｓｃｏｐｙ）や蛍光Ｘ線元素分析法（ＸＲＦ：Ｘ−ｒａｙ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ａｎａｌｙｓｉｓ）などを用いることで測定することができる。
前記評価方法では、例えば、前記酸化物形成用塗布液における、前記シリコン（Ｓｉ）の元素濃度をＣＡｍｇ／Ｌとし、前記第Ｂ元素の濃度の合計をＣＢｍｇ／Ｌとしたときに、前記酸化物形成用塗布液におけるＮａ、及びＫの濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下であり、前記酸化物形成用塗布液におけるＣｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、及びＣｕの濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下である場合に、本発明の酸化物形成用塗布液が得られたと評価する。
（酸化物膜の製造方法）
前記酸化物形成用塗布液を用いた酸化物膜の製造方法の一例について説明する。
前記酸化物膜の製造方法では、前記酸化物形成用塗布液を用いて、塗布、及び熱処理を経て、酸化物膜を得る。
前記酸化物膜の製造方法は、例えば、塗布工程と、熱処理工程とを含み、更に必要に応じて、その他の工程を含む。
前記塗布工程としては、被塗物に前記酸化物形成用塗布液を塗布する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。前記塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、溶液プロセスによる成膜後、フォトリソグラフィーによってパターニングする方法、インクジェット、ナノインプリント、グラビア等の印刷法によって、所望の形状を直接成膜する方法などが挙げられる。前記溶液プロセスとしては、例えば、ディップコーティング、スピンコート、ダイコート、ノズルプリンティングなどが挙げられる。
前記熱処理工程としては、前記被塗物に塗布された前記酸化物形成用塗布液を熱処理する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。なお、前記熱処理を行う際には、前記被塗物に塗布された前記酸化物形成用塗布液は、自然乾燥などにより乾燥していてもよい。前記熱処理により、前記溶媒の乾燥、酸化物の焼成などが行われる。
前記熱処理工程では、前記溶媒の乾燥（以下、「乾燥処理」と称する。）と、前記酸化物の焼成（以下、「焼成処理」と称する。）とを、異なる温度で行うことが好ましい。即ち、前記溶媒の乾燥を行った後に、昇温して前記酸化物の焼成を行うことが好ましい。前記酸化物の焼成の際には、例えば、前記シリコン含有化合物、前記第Ｂ元素含有化合物、及び前記第Ｃ元素含有化合物の少なくともいずれかの分解が起こる。
前記乾燥処理の温度としては、特に制限はなく、含有する溶媒に応じて適宜選択することができ、例えば、８０℃〜１８０℃が挙げられる。前記乾燥においては、低温化のために減圧オーブンなどを使用することが有効である。前記乾燥処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、３０秒間〜１時間が挙げられる。
前記焼成処理の温度としては、特に制限はなく、目的に応じて適宜選択することができるが、１００℃以上４５０℃未満が好ましく、２００℃〜４００℃がより好ましい。前記焼成処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、３０分間〜５時間が挙げられる。
なお、前記熱処理工程では、前記乾燥処理及び前記焼成処理を連続して実施してもよいし、複数の工程に分割して実施してもよい。
前記熱処理の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記被塗物を加熱する方法などが挙げられる。前記熱処理における雰囲気としては、特に制限はなく、目的に応じて適宜選択することができるが、大気雰囲気あるいは酸素雰囲気が好ましい。前記大気雰囲気あるいは前記酸素雰囲気で熱処理を行うことにより、分解生成物を速やかに系外に排出し、前記酸化物の生成を促進させることができる。
前記熱処理の際には、波長４００ｎｍ以下の紫外光を前記乾燥処理後の物質に照射することが、前記生成処理の反応を促進する上で有効である。波長４００ｎｍ以下の紫外光を照射することにより、前記乾燥処理後の物質中に含有される無機物、有機物などの化学結合を切断し、無機物、有機物を分解できるため、効率的に前記酸化物を形成することができる。前記波長４００ｎｍ以下の紫外光としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、エキシマランプを用いた波長２２２ｎｍの紫外光などが挙げられる。また、前記紫外光の照射に代えて、又は併用して、オゾンを付与することも好ましい。前記オゾンを前記乾燥処理後の物質に付与することにより、酸化物の生成が促進される。
前記酸化物形成用塗布液では、溶媒中に溶質が均一に溶解しているため、前記酸化物形成用塗布液を用いて形成した酸化物膜は、均一であり、例えば、形成した酸化物膜をゲート絶縁膜として使用した場合、リーク電流の低い酸化物膜を得ることができる。また、形成した酸化物膜をパッシベーション層として使用した場合、大気中の水分、酸素等に対するバリア性の高い酸化物膜を得ることができる。
前記酸化物形成用塗布液は、前記シリコン（Ｓｉ）の元素濃度をＣＡｍｇ／Ｌとし、前記第Ｂ元素の濃度の合計をＣＢｍｇ／Ｌとしたときに、前記酸化物形成用塗布液におけるＮａ、及びＫの濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下であるため、前記酸化物形成用塗布液を用いて形成した酸化物膜が絶縁体膜である場合に、Ｎａ、Ｋが原因となるリーク電流が小さく、優れた絶縁膜を提供することができる。
同様に、前記酸化物形成用塗布液は、前記シリコン（Ｓｉ）の元素濃度をＣＡｍｇ／Ｌとし、前記第Ｂ元素の濃度の合計をＣＢｍｇ／Ｌとしたときに、前記酸化物形成用塗布液におけるＮａ、及びＫの濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下であるため、前記酸化物形成用塗布液を用いて形成した酸化物膜がパッシベーション層であるときに、Ｎａ、Ｋが原因となって生じるバリア性の低下であって、大気中の水分や酸素等に対するバリア性の低下が軽減され、優れたパッシベーション層を提供することができる。
また、前記酸化物形成用塗布液は、前記シリコン（Ｓｉ）の元素濃度をＣＡｍｇ／Ｌとし、前記第Ｂ元素の濃度の合計をＣＢｍｇ／Ｌとしたときに、前記酸化物形成用塗布液におけるＣｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、及びＣｕの濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下であるため、前記酸化物形成用塗布液を用いて形成した酸化物膜をエッチングする際に、Ｃｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕが原因となるエッチング残渣の発生が少なく、前記酸化物膜の良好なパターニングが可能である。
（電界効果型トランジスタの製造方法１）
以下では、前記酸化物形成用塗布液を用いて作製した酸化物膜（ゲート絶縁膜）を用いて電界効果型トランジスタを製造する場合の一例を示す。
前記電界効果型トランジスタは、ゲート絶縁膜を少なくとも有し、更に必要に応じて、ゲート電極、ソース電極、ドレイン電極、半導体層などのその他の部材を有する。
−ゲート電極−
前記ゲート電極は、例えば、前記ゲート絶縁膜と接し、前記ゲート絶縁膜を介して前記半導体層と対向する。
前記ゲート電極としては、前記電界効果型トランジスタにゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ｔｉ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属及びこれらの合金、酸化インジウムスズ（ＩＴＯ）、アンチモンドープ酸化スズ（ＡＴＯ）等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
−−ゲート電極の形成方法−−
前記ゲート電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
前記ゲート電極の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
−ソース電極、及びドレイン電極−
前記ソース電極、及び前記ドレイン電極としては、前記電界効果型トランジスタから電流を取り出すための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ソース電極、及び前記ドレイン電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属及びこれらの合金、酸化インジウムスズ（ＩＴＯ）、アンチモンドープ酸化スズ（ＡＴＯ）等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
−−ソース電極、及びドレイン電極の形成方法−−
前記ソース電極、及び前記ドレイン電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
前記ソース電極、及び前記ドレイン電極の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
−半導体層−
前記半導体層は、例えば、前記ソース電極及び前記ドレイン電極に隣接して設けられる。
前記半導体層は、チャネル形成領域、ソース領域、及びドレイン領域を有する。前記ソース領域は、前記ソース電極と接する。前記ドレイン領域は、前記ドレイン電極と接する。前記ソース領域、及び前記ドレイン領域の比抵抗は、前記チャネル形成領域よりも低いことが好ましい。
前記半導体層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、シリコン半導体、酸化物半導体などが挙げられる。
前記シリコン半導体としては、例えば、非晶質シリコン、多結晶シリコンなどが挙げられる。
前記酸化物半導体としては、例えば、ＩｎＧａ−Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｍｇ−Ｏなどが挙げられる。
これらのなかでも、酸化物半導体が好ましい。
−−半導体層の形成方法−−
前記半導体層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセスや、ディップコーティング、スピンコート、ダイコート等の溶液プロセスによる成膜後、フォトリソグラフィーによってパターニングする方法、インクジェット、ナノインプリント、グラビア等の印刷法によって、所望の形状を直接成膜する方法などが挙げられる。
前記半導体層の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５ｎｍ〜１μｍが好ましく、１０ｎｍ〜０．５μｍがより好ましい。
−ゲート絶縁膜−
前記ゲート絶縁膜は、例えば、前記ゲート電極と前記半導体層との間に設けられる。
−−酸化物形成用塗布液を用いたゲート絶縁膜の形成方法−−
前記ゲート絶縁膜の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、前記酸化物膜の製造方法において説明したように、前記酸化物形成用塗布液を用いた、スピンコート、ダイコート、インクジェット等の塗布法が好ましい。
前記ゲート絶縁膜の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜３μｍが好ましく、１００ｎｍ〜１μｍがより好ましい。
前記電界効果型トランジスタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、以下のような構造の電界効果型トランジスタなどが挙げられる。
（１）基板と、前記基板上に形成された前記ゲート電極と、前記ゲート電極上に形成された前記ゲート絶縁膜と、前記ゲート絶縁膜上に形成された前記ソース電極及び前記ドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体層とを有する電界効果型トランジスタ。
（２）基板と、前記基板上に形成された前記ソース電極及び前記ドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成された前記半導体層と、前記ソース電極、前記ドレイン電極、及び前記半導体層上に形成された前記ゲート絶縁膜と、前記ゲート絶縁膜上に形成された前記ゲート電極とを有する電界効果型トランジスタ。
前記（１）の構造の電界効果型トランジスタとしては、例えば、ボトムコンタクト・ボトムゲート型（図１Ａ）、トップコンタクト・ボトムゲート型（図１Ｂ）などが挙げられる。
前記（２）の構造の電界効果型トランジスタとしては、例えば、ボトムコンタクト・トップゲート型（図１Ｃ）、トップコンタクト・トップゲート型（図１Ｄ）などが挙げられる。
ここで、図１Ａ〜図１Ｄにおいて、符号２１は基板、２２はゲート電極、２３はゲート絶縁膜、２４はソース電極、２５はドレイン電極、２６は酸化物半導体層をそれぞれ表す。
ここで、図１Ａ〜図１Ｄにおいて、符号２１は基板、２２はゲート電極、２３はゲート絶縁膜、２４はソース電極、２５はドレイン電極、２６は酸化物半導体層をそれぞれ表す。
（電界効果型トランジスタの製造方法２）
以下では、前記酸化物形成用塗布液を用いて作製した酸化物膜（パッシベーション層）を用いて電界効果型トランジスタを製造する場合の一例を示す。
前記電界効果型トランジスタは、パッシベーション層を少なくとも有し、更に必要に応じて、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、半導体層などのその他の部材を有する。
−ゲート電極−
前記ゲート電極は、例えば、前記ゲート絶縁膜と接し、前記ゲート絶縁膜を介して前記半導体層と対向する。
前記ゲート電極としては、前記電界効果型トランジスタにゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ｔｉ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属及びこれらの合金、酸化インジウムスズ（ＩＴＯ）、アンチモンドープ酸化スズ（ＡＴＯ）等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
−−ゲート電極の形成方法−−
前記ゲート電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
前記ゲート電極の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
−−ソース電極、及びドレイン電極の形成方法−−
前記ソース電極、及び前記ドレイン電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
前記ソース電極、及び前記ドレイン電極の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
−半導体層−
前記半導体層は、例えば、前記ソース電極及び前記ドレイン電極に隣接して設けられる。
前記半導体層は、チャネル形成領域、ソース領域、及びドレイン領域を有する。前記ソース領域は、前記ソース電極と接する。前記ドレイン領域は、前記ドレイン電極と接する。前記ソース領域、及び前記ドレイン領域の比抵抗は、前記チャネル形成領域よりも低いことが好ましい。
前記半導体層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、シリコン半導体、酸化物半導体などが挙げられる。
前記シリコン半導体としては、例えば、非晶質シリコン、多結晶シリコンなどが挙げられる。
前記酸化物半導体としては、例えば、ＩｎＧａ−Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｍｇ−Ｏなどが挙げられる。
これらのなかでも、酸化物半導体が好ましい。
−−半導体層の形成方法−−
前記半導体層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセスや、ディップコーティング、スピンコート、ダイコート等の溶液プロセスによる成膜後、フォトリソグラフィーによってパターニングする方法、インクジェット、ナノインプリント、グラビア等の印刷法によって、所望の形状を直接成膜する方法などが挙げられる。
前記半導体層の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５ｎｍ〜１μｍが好ましく、１０ｎｍ〜０．５μｍがより好ましい。
−ゲート絶縁膜−
前記ゲート絶縁膜は、例えば、前記ゲート電極と前記半導体層との間に設けられる。
前記ゲート絶縁膜の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３等の既に広く量産に利用されている材料や、Ｌａ２Ｏ３、ＨｆＯ２等の高誘電率材料、ポリイミド（ＰＩ）やフッ素系樹脂等の有機材料などが挙げられる。また、前記ゲート絶縁膜として、本発明の酸化物形成用塗布液を用いて作製した酸化物膜を用いてもよい。
−ゲート絶縁膜の形成方法−
前記ゲート絶縁膜の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、化学気相蒸着（ＣＶＤ）、原子層蒸着（ＡＬＤ）等の真空成膜法、スピンコート、ダイコート、インクジェット等の印刷法などが挙げられる。
前記ゲート絶縁膜の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜３μｍが好ましく、１００ｎｍ〜１μｍがより好ましい。
−パッシベーション層−
パッシベーション層は、通常基板より上方に配置される。
−−酸化物形成用塗布液を用いたパッシベーション層の形成方法−−
前記パッシベーション層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、前記酸化物膜の製造方法において説明したように、前記酸化物形成用塗布液を用いた、スピンコート、ダイコート、インクジェット等の塗布法が好ましい。
前記パッシベーション層の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜３μｍが好ましく、１００ｎｍ〜１μｍがより好ましい。
前記電界効果型トランジスタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、以下のような構造の電界効果型トランジスタなどが挙げられる。
（３）基板と、前記基板上に形成された前記ゲート電極と、前記ゲート電極上に形成された前記ゲート絶縁膜と、前記ゲート絶縁膜上に形成された前記ソース電極及び前記ドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された前記半導体層と、前記ソース電極、前記ドレイン電極、及び前記半導体層上に形成された前記パッシベーション層とを有する電界効果型トランジスタ。
（４）基板と、前記基板上に形成された前記ソース電極及び前記ドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成された前記半導体層と、前記ソース電極、前記ドレイン電極、及び前記半導体層上に形成された前記ゲート絶縁膜と、前記ゲート絶縁膜上に形成された前記ゲート電極と、前記ゲート絶縁膜、及び前記ゲート電極上に形成されたパッシベーション層とを有する電界効果型トランジスタ。
前記（３）の構造の電界効果型トランジスタとしては、例えば、ボトムコンタクト・ボトムゲート型（図２Ａ）、トップコンタクト・ボトムゲート型（図２Ｂ）などが挙げられる。
前記（４）の構造の電界効果型トランジスタとしては、例えば、ボトムコンタクト・トップゲート型（図２Ｃ）、トップコンタクト・トップゲート型（図２Ｄ）などが挙げられる。
ここで、図２Ａ〜図２Ｄにおいて、符号２１は基板、２２はゲート電極、２３はゲート絶縁膜、２４はソース電極、２５はドレイン電極、２６は酸化物半導体層、２７はパッシベーション層をそれぞれ表す。
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
（実施例１）
−酸化物形成用塗布液の作製−
トルエン（プライムピュアグレード、純度９９．９％、品番４０１８０−７９、関東化学製）１．５０ｍＬに、シクロヘキシルベンゼン（鹿特級グレード、純度９７．０％、品番０７６７０−００、関東化学製）１．５０ｍＬと、テトラブトキシシラン（品番Ｔ５７０２、Ｓｉｇｍａ−Ａｌｄｒｉｃｈ製）０．５５ｍＬと、２−エチルヘキサン酸マグネシウム（品番、１２−１２６０、Ｓｔｒｅｍ社製）０．２８ｍＬとを混合し、酸化物形成用塗布液を得た。なお、実施例１における酸化物形成用塗布液の作製はクラス１０００のクリーンルームで行った。なお、クラス１０００のクリーンルームとは、０．０２８ｍ３の体積中に０．５μｍ以上の粒子が１０００個以内である環境を示す。
次に、図３Ａに示すような、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
＜電界効果型トランジスタの作製＞
−ゲート電極の形成−
最初に、ガラス基板（基板９１）上にゲート電極９２を形成した。具体的には、ガラス基板（基材９１）上に、ＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、レジストパターンの形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるゲート電極９２を形成した。
−ゲート絶縁膜の形成−
次に、前記酸化物形成用塗布液０．６ｍＬを基板９１及びゲート電極９２上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、酸化物膜を形成した。この後、前記酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート絶縁膜９３のパターンと同様のレジストパターンを形成した。更に、ウェットエッチングにより、レジストパターンの形成されていない領域の酸化物膜を除去した。この後、レジストパターンも除去することにより、ゲート絶縁膜９３を形成した。ゲート絶縁膜の平均膜厚は、約３５ｎｍであった。
−ソース電極及びドレイン電極の形成−
次に、ゲート絶縁膜９３上にソース電極９４及びドレイン電極９５を形成した。具体的には、ゲート絶縁膜９３上にＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、ＲＩＥにより、レジストパターンの形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるソース電極９４及びドレイン電極９５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層９６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、ウェットエッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。これにより、ソース電極９４とドレイン電極９５との間にチャネルが形成されるように酸化物半導体層９６が形成された。
最後に、後工程の加熱処理として、大気中で３００℃１時間の熱処理をして、電界効果型トランジスタを完成させた。
＜比誘電率評価用キャパシタの作製＞
次に、図５に示す構造のキャパシタを作製した。具体的には、ガラス基板（基材１０１）上に、下部電極１０２の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ（アルミニウム）膜を平均膜厚が約１００ｎｍとなるように成膜した。続いて、実施例１における電界効果型トランジスタのゲート絶縁膜の形成に記載された方法により、平均膜厚が約３５ｎｍの絶縁体薄膜１０３を形成した。最後に、上部電極１０４の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ膜を平均膜厚が約１００ｎｍとなるように成膜し、キャパシタを完成させた。
（実施例２）
−酸化物形成用塗布液の作製−
超純水（品番９５３０５−１Ｌ、Ｓｉｇｍａ−Ａｌｄｒｉｃｈ製）２．５０ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１７ｍＬと、硝酸カルシウム（品番０３２−００７４７、和光純薬製）０．０１ｇと、乳酸バリウム０．０２ｇ（品番０２１−００２７２）とを混合し、酸化物形成用塗布液を得た。なお、実施例２における酸化物形成用塗布液の作製はクラス１０００のクリーンルームで行った。
次に、図４Ａに示すような、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
＜電界効果型トランジスタの作製＞
−ゲート電極の形成−
最初に、ガラス基板（基板９１）上にゲート電極９２を形成した。具体的には、ガラス基板（基材９１）上に、ＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、レジストパターンの形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるゲート電極９２を形成した。
−ゲート絶縁膜の形成−
次に、基板９１、及びゲート電極９２上に、ゲート絶縁膜９３を形成した。具体的には、ＤＣスパッタリングによりＳｉＯ２膜を平均膜厚が約１２０ｎｍとなるように成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート絶縁膜９３のパターンと同様のレジストパターンを形成した。更に、ウェットエッチングにより、レジストパターンの形成されていない領域のＳｉＯ２膜を除去した。この後、レジストパターンも除去することにより、ＳｉＯ２膜からなるゲート絶縁膜９３を形成した。
−ソース電極及びドレイン電極の形成−
次に、ゲート絶縁膜９３上にソース電極９４及びドレイン電極９５を形成した。具体的には、ゲート絶縁膜９３上にＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、ＲＩＥにより、レジストパターンの形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるソース電極９４及びドレイン電極９５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層９６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、ウェットエッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。これにより、ソース電極９４とドレイン電極９５との間にチャネルが形成されるように酸化物半導体層９６が形成された。
−パッシベーション層の形成−
次に、前記酸化物形成用塗布液０．６ｍＬを前記基板上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、酸化物膜を形成した。この後、前記酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるパッシベーション層９７のパターンと同様のレジストパターンを形成した。更に、ウェットエッチングにより、レジストパターンの形成されていない領域の酸化物膜を除去した。この後、レジストパターンも除去することにより、パッシベーション層９７を形成した。パッシベーション層の平均膜厚は、約５０ｎｍであった。
最後に、後工程の加熱処理として、大気中で３００℃１時間の熱処理をして、電界効果型トランジスタを完成させた。
＜比誘電率評価用キャパシタの作製＞
次に、図５に示す構造のキャパシタを作製した。具体的には、ガラス基板（基材１０１）上に、下部電極１０２の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ（アルミニウム）膜を平均膜厚が約１００ｎｍとなるように成膜した。続いて、実施例２における電界効果型トランジスタのパッシベーション層の形成に記載された方法により、平均膜厚が約４１ｎｍの絶縁体薄膜１０３を形成した。最後に、上部電極１０４の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ膜を平均膜厚が約１００ｎｍとなるように成膜し、キャパシタを完成させた。
（実施例３）
−酸化物形成用塗布液の作製−
シクロヘキシルベンゼン（鹿特級グレード、純度９７．０％、品番０７５６０−００、関東化学製）１．００ｍＬに、テトラブトキシシラン（品番Ｔ５７０２、Ｓｉｇｍａ−Ａｌｄｒｉｃｈ製）０．５１ｍＬと、２−エチルヘキサン酸カルシウム（品番３６６５７、Ａｌｆａ製）０．１６ｍＬと、２−エチルヘキサン酸ストロンチウム（品番１９５−０９５６１、和光純薬製）０．８３ｍＬと、２−エチルヘキサン酸バリウム（品番０２１−０９４７１、和光純薬製）０．１６ｍＬとを混合し、酸化物形成用塗布液を得た。なお、実施例３における酸化物形成用塗布液の作製はクラス１０００のクリーンルームで行った。また、溶媒であるシクロヘキシルベンゼンは、ＰＦＡチューブで送液を行った。
次に、図３Ｂに示すような、ボトムコンタクト・トップゲート型の電界効果型トランジスタを作製した。
＜電界効果型トランジスタの作製＞
−ソース電極及びドレイン電極の形成−
最初にガラス基板（基板９１）に、ソース電極９４及びドレイン電極９５を形成した。具体的には、前記基板上に、ＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるソース電極９４及びドレイン電極９５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層９６を形成した。具体的には、ＤＣスパッタリングにより、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＩｎ−Ｇａ−Ｚｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。これにより、ソース電極９４とドレイン電極９５との間にチャネルが形成されるように酸化物半導体層９６が形成された。
−ゲート絶縁膜の形成−
次に、前記酸化物形成用塗布液０．２５ｍＬを前記基板、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、２，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、酸化物膜を形成した。この後、前記酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート絶縁膜９３のパターンと同様のレジストパターンを形成した。更に、ウェットエッチングにより、レジストパターンの形成されていない領域の酸化物膜を除去した。この後、レジストパターンも除去することにより、ゲート絶縁膜９３を形成した。ゲート絶縁膜の平均膜厚は、約５１ｎｍであった。
−ゲート電極の形成−
次に、ゲート絶縁膜上にゲート電極９２を形成した。具体的には、ゲート絶縁膜上に、ＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるゲート電極９２を形成した。
最後に、後工程の加熱処理として、大気中で３００℃１時間の熱処理をして、電界効果型トランジスタを完成させた。
＜比誘電率評価用キャパシタの作製＞
次に、図５に示す構造のキャパシタを作製した。具体的には、ガラス基板（基材１０１）上に、下部電極１０２の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ（アルミニウム）膜を平均膜厚が約１００ｎｍとなるように成膜した。続いて、実施例３における電界効果型トランジスタのゲート絶縁膜の形成に記載された方法により、平均膜厚が約３２ｎｍの絶縁体薄膜１０３を形成した。最後に、上部電極１０４の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ膜を平均膜厚が約１００ｎｍとなるように成膜し、キャパシタを完成させた。
（実施例４）
−酸化物形成用塗布液の作製−
超純水（品番９５３０５−１Ｌ、Ｓｉｇｍａ−Ａｌｄｒｉｃｈ製）１．６０ｍＬに、エタノール（電子工業グレード、純度９９．５％、関東化学製）０．５０ｍＬと、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．０９ｍＬと、硫酸アルミニウム（品番０１８−０９７４５、和光純薬製）０．０２ｍｇと、ホウ酸（品番０２５−０２１９３、和光純薬製）０．０１ｇと、硝酸カルシウム（品番０３２−００７４７、和光純薬製）０．０１ｇと、塩化ストロンチウム（品番１９３−０４１８５、和光純薬製）０．０１ｇとを混合し、酸化物形成用塗布液を得た。なお、実施例４における酸化物形成用塗布液の作製はクラス１０００のクリーンルームで行った。また、溶媒である超純水とエタノールは、ＰＦＡチューブで送液を行った。
次に、図４Ｂに示すような、ボトムコンタクト・トップゲート型の電界効果型トランジスタを作製した。
＜電界効果型トランジスタの作製＞
−ソース電極及びドレイン電極の形成−
最初にガラス基板（基板９１）に、ソース電極９４及びドレイン電極９５を形成した。具体的には、前記基板上に、ＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるソース電極９４及びドレイン電極９５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層９６を形成した。具体的には、ＤＣスパッタリングにより、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＩｎ−Ｇａ−Ｚｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。これにより、ソース電極９４とドレイン電極９５との間にチャネルが形成されるように酸化物半導体層９６が形成された。
−ゲート絶縁膜の形成−
次に、基板９１、及びゲート電極９２上に、ゲート絶縁膜９３を形成した。具体的には、ＤＣスパッタリングによりＳｉＯ２膜を平均膜厚が約１２０ｎｍとなるように成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート絶縁膜９３のパターンと同様のレジストパターンを形成した。更に、ウェットエッチングにより、レジストパターンの形成されていない領域のＳｉＯ２膜を除去した。この後、レジストパターンも除去することにより、ＳｉＯ２膜からなるゲート絶縁膜９３を形成した。
−ゲート電極の形成−
次に、ゲート絶縁膜９３上にゲート電極９２を形成した。具体的には、ゲート絶縁膜９３上に、ＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるゲート電極９２を形成した。
−パッシベーション層の形成−
次に、前記酸化物形成用塗布液０．６ｍＬを前記基板上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、酸化物膜を形成した。この後、前記酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるパッシベーション層９７のパターンと同様のレジストパターンを形成した。更に、ウェットエッチングにより、レジストパターンの形成されていない領域の酸化物膜を除去した。この後、レジストパターンも除去することにより、パッシベーション層９７を形成した。パッシベーション層の平均膜厚は、約４３ｎｍであった。
最後に、後工程の加熱処理として、大気中で３００℃１時間の熱処理をして、電界効果型トランジスタを完成させた。
＜比誘電率評価用キャパシタの作製＞
次に、図５に示す構造のキャパシタを作製した。具体的には、ガラス基板（基材１０１）上に、下部電極１０２の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ（アルミニウム）膜を平均膜厚が約１００ｎｍとなるように成膜した。続いて、実施例４における電界効果型トランジスタのゲート絶縁膜の形成に記載された方法により、平均膜厚が約３５ｎｍの絶縁体薄膜１０３を形成した。最後に、上部電極１０４の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ膜を平均膜厚が約１００ｎｍとなるように成膜し、キャパシタを完成させた。
（実施例５）
−酸化物形成用塗布液の作製−
トルエン（鹿一級、純度９９．０％、品番４０１８０−０１、関東化学製）２．００ｍＬに、テトラブトキシシラン（Ｓｉｇｍａ−Ａｌｄｒｉｃｈ製）０．５２ｍＬと、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート（品番８９３４９、Ａｌｆａ製）０．０６ｍＬと、２−エチルヘキサン酸バリウム（品番０２１−９４７１）０．５３ｍＬとを混合し、酸化物形成用塗布液を得た。なお、実施例５における酸化物形成用塗布液の作製はクラス１０００のクリーンルームで行った。
次に、図３Ｃに示すような、トップコンタクト・トップゲート型の電界効果型トランジスタを作製した。
＜電界効果型トランジスタの作製＞
−酸化物半導体層の形成−
最初に、ガラス基板（基板９１）上に酸化物半導体層９６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。
−ソース電極及びドレイン電極の形成−
次に、前記基板及び、前記酸化物半導体層上に、ソース電極９４及びドレイン電極９５を形成した。具体的には、前記基板及び、前記酸化物半導体層上に、ＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるソース電極９４及びドレイン電極９５を形成した。
−ゲート絶縁膜の形成−
次に、前記酸化物形成用塗布液０．２５ｍＬを前記基板、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、２，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、酸化物膜を形成した。この後、前記酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート絶縁膜９３のパターンと同様のレジストパターンを形成した。更に、ウェットエッチングにより、レジストパターンの形成されていない領域の酸化物膜を除去した。この後、レジストパターンも除去することにより、ゲート絶縁膜９３を形成した。ゲート絶縁膜の平均膜厚は、約４３ｎｍであった。
−ゲート電極の形成−
次に、ゲート絶縁膜上にゲート電極９２を形成した。具体的には、ゲート絶縁膜上に、ＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるゲート電極９２を形成した。
最後に、後工程の加熱処理として、大気中で３００℃１時間の熱処理をして、電界効果型トランジスタを完成させた。
＜比誘電率評価用キャパシタの作製＞
次に、図５に示す構造のキャパシタを作製した。具体的には、ガラス基板（基材１０１）上に、下部電極１０２の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ（アルミニウム）膜を平均膜厚が約１００ｎｍとなるように成膜した。続いて、実施例５における電界効果型トランジスタのゲート絶縁膜の形成に記載された方法により、平均膜厚が約２０ｎｍの絶縁体薄膜１０３を形成した。最後に、上部電極１０４の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ膜を平均膜厚が約１００ｎｍとなるように成膜し、キャパシタを完成させた。
（実施例６）
−酸化物形成用塗布液の作製−
純水（一般実験室より採取）０．７５ｍＬに、メタノール（鹿１級グレード、純度９９．５％、品番２５１８３−０１、関東化学製）０．５０ｍＬと、エチレングリコールモノイソプロピルエーテル（グレードなし、純度９９．０％、４０１８０−８０、関東化学製）１．００ｍＬと、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１３ｍＬと、硫酸アルミニウム（品番０１８−０９７４５、和光純薬製）０．０２ｍＬと、ホウ酸（品番０２５−０２１９３、和光純薬製）０．０１ｍｇと、塩化マグネシウム（１３６−０３９９５、和光純薬製）０．０１ｍｇと、乳酸バリウム（品番０２１−００２７２）０．０２ｍｇとを混合し、酸化物形成用塗布液を得た。なお、実施例６における酸化物形成用塗布液の作製はクラス１０００のクリーンルームで行った。
次に、図４Ｃに示すような、トップコンタクト・トップゲート型の電界効果型トランジスタを作製した。
＜電界効果型トランジスタの作製＞
−酸化物半導体層の形成−
最初に、ガラス基板（基板９１）上に酸化物半導体層９６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。
−ソース電極及びドレイン電極の形成−
次に、前記基板及び、前記酸化物半導体層上に、ソース電極９４及びドレイン電極９５を形成した。具体的には、前記基板及び、前記酸化物半導体層上に、ＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるソース電極９４及びドレイン電極９５を形成した。
−ゲート絶縁膜の形成−
次に、前記基板、前記ゲート電極上に、ゲート絶縁膜９３を形成した。具体的には、ＤＣスパッタリングによりＳｉＯ２膜を平均膜厚が約１２０ｎｍとなるように成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート絶縁膜９３のパターンと同様のレジストパターンを形成した。更に、ウェットエッチングにより、レジストパターンの形成されていない領域のＳｉＯ２膜を除去した。この後、レジストパターンも除去することにより、ＳｉＯ２膜からなるゲート絶縁膜９３を形成した。
−ゲート電極の形成−
次に、ゲート絶縁膜上にゲート電極９２を形成した。具体的には、ゲート絶縁膜上に、ＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるゲート電極９２を形成した。
−パッシベーション層の形成−
次に、前記酸化物形成用塗布液０．６ｍＬを前記基板上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、酸化物膜を形成した。この後、前記酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるパッシベーション層９７のパターンと同様のレジストパターンを形成した。更に、ウェットエッチングにより、レジストパターンの形成されていない領域の酸化物膜を除去した。この後、レジストパターンも除去することにより、パッシベーション層９７を形成した。パッシベーション層の平均膜厚は、約４５ｎｍであった。
最後に、後工程の加熱処理として、大気中で３００℃１時間の熱処理をして、電界効果型トランジスタを完成させた。
＜比誘電率評価用キャパシタの作製＞
次に、図５に示す構造のキャパシタを作製した。具体的には、ガラス基板（基材１０１）上に、下部電極１０２の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ（アルミニウム）膜を平均膜厚が約１００ｎｍとなるように成膜した。続いて、実施例６における電界効果型トランジスタのゲート絶縁膜の形成に記載された方法により、平均膜厚が約３１ｎｍの絶縁体薄膜１０３を形成した。最後に、上部電極１０４の形成される領域に開口部を有したメタルマスクを用いて、真空蒸着法によりＡｌ膜を平均膜厚が約１００ｎｍとなるように成膜し、キャパシタを完成させた。
（比較例１）
−酸化物形成用塗布液の作製−
トルエン（プライムピュアグレード、純度９９．９％、品番４０１８０−７９、関東化学製）１．５０ｍＬに、シクロヘキシルベンゼン（鹿特級グレード、純度９７．０％、品番０７６７０−００、関東化学製）１．５０ｍＬと、テトラブトキシシラン（品番Ｔ５７０２、Ｓｉｇｍａ−Ａｌｄｒｉｃｈ製）０．５５ｍＬと、２−エチルヘキサン酸マグネシウム（品番、１２−１２６０、Ｓｔｒｅｍ社製）０．２８ｍＬとを混合し、酸化物形成用塗布液を得た。比較例１における酸化物形成用塗布液の作製は一般実験室で行った。なお、ここでの一般実験室とは、０．０２８ｍ３の体積中に０．５μｍ以上の大きさの粒子が約６×１０５個程度の環境を示す。
＜電界効果型トランジスタの作製＞
次に、前記酸化物形成用塗布液を使用し、実施例１と同様の方法で、図３Ａに示すような、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
＜比誘電率評価用キャパシタの作製＞
次に、前記酸化物形成用塗布液を使用し、実施例１と同様の方法で、図５に示す構造のキャパシタを作製した。
（比較例２）
−酸化物形成用塗布液の作製−
超純水（品番９５３０５−１Ｌ、Ｓｉｇｍａ−Ａｌｄｒｉｃｈ製）２．５０ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１７ｍＬと、硝酸カルシウム（品番０３２−００７４７、和光純薬製）０．０１ｇと、乳酸バリウム０．０２ｇ（品番０２１−００２７２）とを混合し、酸化物形成用塗布液を得た。なお、比較例２における酸化物形成用塗布液の作製は一般実験室で行った。なお、ここでの一般実験室とは、０．０２８ｍ３の体積中に０．５μｍ以上の大きさの粒子が約６×１０５個程度の環境を示す。
＜電界効果型トランジスタの作製＞
次に、前記酸化物形成用塗布液を使用し、実施例２と同様の方法で、図４Ａに示すような、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
＜比誘電率評価用キャパシタの作製＞
次に、前記酸化物形成用塗布液を使用し、実施例２と同様の方法で、図５に示す構造のキャパシタを作製した。
（比較例３）
−酸化物形成用塗布液の作製−
シクロヘキシルベンゼン（鹿特級グレード、純度９７．０％、品番０７５６０−００、関東化学製）１．００ｍＬに、テトラブトキシシラン（品番Ｔ５７０２、Ｓｉｇｍａ−Ａｌｄｒｉｃｈ製）０．５１ｍＬと、２−エチルヘキサン酸カルシウム（品番３６６５７、Ａｌｆａ製）０．１６ｍＬと、２−エチルヘキサン酸ストロンチウム（品番１９５−０９５６１、和光純薬製）０．８３ｍＬと、２−エチルヘキサン酸バリウム（品番０２１−０９４７１、和光純薬製）０．１６ｍＬとを混合し、酸化物形成用塗布液を得た。なお、比較例３における酸化物形成用塗布液の作製はクラス１０００のクリーンルームで行った。また、前記酸化物形成用塗布液に対する重金属（Ｃｒ、Ｆｅ、Ｎｉ等）の影響を確認するため、溶媒であるシクロヘキシルベンゼンは、ＳＵＳ３０４配管で送液を行った。
＜電界効果型トランジスタの作製＞
次に、前記酸化物形成用塗布液を使用し、実施例３と同様の方法で、図３Ｂに示すような、トップコンタクト・トップゲート型の電界効果型トランジスタを作製した。
＜比誘電率評価用キャパシタの作製＞
次に、前記酸化物形成用塗布液を使用し、実施例３と同様の方法で、図５に示す構造のキャパシタを作製した。
（比較例４）
−酸化物形成用塗布液の作製−
超純水（品番９５３０５−１Ｌ、Ｓｉｇｍａ−Ａｌｄｒｉｃｈ製）１．６０ｍＬに、エタノール（電子工業グレード、純度９９．５％、関東化学製）０．５０ｍＬと、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．０９ｍＬと、硫酸アルミニウム（品番０１８−０９７４５、和光純薬製）０．０２ｍｇと、ホウ酸（品番０２５−０２１９３、和光純薬製）０．０１ｇと、硝酸カルシウム（品番０３２−００７４７、和光純薬製）０．０１ｇと、塩化ストロンチウム（品番１９３−０４１８５、和光純薬製）０．０１ｇとを混合し、酸化物形成用塗布液を得た。なお、比較例４における酸化物形成用塗布液の作製はクラス１０００のクリーンルームで行った。また、前記酸化物形成用塗布液に対する重金属元素（Ｃｒ、Ｆｅ、Ｎｉ等）の影響を確認するため、溶媒である超純水とエタノールは、ＳＵＳ３０４配管で送液を行った。
＜電界効果型トランジスタの作製＞
次に、前記酸化物形成用塗布液を使用し、実施例４と同様の方法で、図４Ｂに示すような、トップコンタクト・トップゲート型の電界効果型トランジスタを作製した。
＜比誘電率評価用キャパシタの作製＞
次に、前記酸化物形成用塗布液を使用し、実施例４と同様の方法で、図５に示す構造のキャパシタを作製した。
＜酸化物形成用塗布液の不純物濃度評価＞
実施例１〜６、及び比較例１〜４で作製した酸化物形成用塗布液中のＮａ、Ｋの濃度を原子吸光光度計（品番ＺＡ３３００、日立ハイテクサイエンス製）により評価した。また、実施例１〜６、及び比較例１〜４で作製した酸化物形成用塗布液中のＣｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕの濃度をＩＣＰ−ＯＥＳ装置（品番６３００−ＤＵＯ、Ｔｈｅｒｍｏ Ｆｉｓｈｅｒ Ｓｃｉｅｎｔｉｆｉｃ製）により評価した。これらの結果を表１に示す。
実施例１〜６、及び比較例１〜４で作製した酸化物形成用塗布液中のＳｉの元素濃度ＣＡ、及び第Ｂ元素の濃度の合計ＣＢをＩＣＰ−ＯＥＳ装置（品番６３００−ＤＵＯ、Ｔｈｅｒｍｏ Ｆｉｓｈｅｒ Ｓｃｉｅｎｔｉｆｉｃ製）により評価した。それらの結果を表２に示す。
表２より、実施例１〜６、及び比較例３、４の酸化物形成用塗布液から検出されたＮａとＫの濃度の合計は、Ｓｉの元素濃度ＣＡｍｇ／Ｌ（ミリグラム パー リットル）と第Ｂ元素の濃度の合計ＣＢｍｇ／Ｌから算出される値、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下であった。一方、比較例１、２の酸化物形成用塗布液から検出されたＮａとＫの濃度の合計は、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌを超えていた。
また、表２より、実施例１〜６、及び比較例１、２酸化物形成用塗布液から検出されたＣｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、及びＣｕの濃度の合計は、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下であった。一方、比較例３、４の酸化物形成用塗布液から検出されたＣｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、及びＣｕの濃度の合計は、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌを超えていた。
表２より、実施例１〜４、及び比較例３、４の酸化物形成用塗布液から検出されたＮａとＫの濃度の合計は、Ｓｉの元素濃度ＣＡｍｇ／Ｌ（ミリグラム パー リットル）と第Ｂ元素の濃度の合計ＣＢｍｇ／Ｌから算出される値、（ＣＡ＋ＣＢ）／（１×１０４）ｍｇ／Ｌ以下であった。一方、実施例５、６、及び比較例１、２の酸化物形成用塗布液から検出されたＮａとＫの濃度の合計は、（ＣＡ＋ＣＢ）／（１×１０４）ｍｇ／Ｌを超えていた。
また、表２より、実施例１〜４の酸化物形成用塗布液から検出されたＣｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、及びＣｕの濃度の合計は、（ＣＡ＋ＣＢ）／（１×１０４）ｍｇ／Ｌ以下であった。一方、実施例５、６、及び比較例１〜４の酸化物形成用塗布液から検出されたＣｒ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、及びＣｕの濃度の合計は、（ＣＡ＋ＣＢ）／（１×１０４）ｍｇ／Ｌを超えていた。
＜酸化物形成用塗布液から形成した酸化物膜の異物、エッチング残渣評価＞
実施例１、３、５、及び比較例１、３で作製した電界効果型トランジスタに関して、ゲート絶縁膜形成後、酸化物形成用塗布液から形成した酸化物膜中の異物と、酸化物形成用塗布液から形成した酸化物膜をエッチングした部分のエッチング残渣とを顕微鏡（品番ＤＭ８０００Ｍ、Ｌｅｉｃａ製）で評価した。
また、実施例２、４、６、及び比較例２、４で作製した電界効果型トランジスタに関して、パッシベーション層形成後、酸化物形成用塗布液から形成した酸化物膜中の異物と、酸化物形成用塗布液から形成した酸化物膜をエッチングした部分のエッチング残渣とを前記顕微鏡で評価した。
顕微鏡での観察条件は、１サンプルにつき、倍率５０倍の明視野観察で１０箇所、倍率５０倍の暗視野観察で１０箇所観察した。なお、実施例１〜６、及び比較例１〜４、それぞれにつき、電界効果型トランジスタを１２サンプル（１２枚の基板）作製し、顕微鏡観察を行った。
表３に、実施例１〜６、及び比較例１〜４、それぞれにつき１２サンプル作製した電界効果型トランジスタにおいて、顕微鏡観察で酸化物膜中の異物と、エッチング残渣とが確認された数を示す。
表３より、実施例１〜６、及び比較例３、４の酸化物形成用塗布液から形成した酸化物膜には明視野観察において異物は観察されなかった。一方、比較例１、２の酸化物形成用塗布液から形成した酸化物膜には明視野観察において異物が観察された。
表３より、実施例１〜６、及び比較例１、２の酸化物形成用塗布液から形成した酸化物膜をエッチングした部分には明視野観察においてエッチング残渣は見られなかった。一方、比較例３、４で形成した酸化物膜をエッチングした部分には明視野観察においてエッチング残渣が確認された。なお、エッチング残渣とは、意図しない部分に膜などが残っていることを示す。つまり、エッチング残渣が観察されたサンプルはパターン不良が発生したといえる。
＜酸化物形成用塗布液から形成した酸化物膜の絶縁性・比誘電率の評価＞
実施例１〜６、及び比較例１〜４で作製したキャパシタの容量計測を、ＬＣＲメータ（品番４２８４Ａ、Ａｇｉｌｅｎｔ製）で評価した。表４に、計測した容量の値より算出した比誘電率εと、周波数１ｋＨｚにおける誘電損失ｔａｎδを示す。
表４より、実施例１〜６で作製したキャパシタは１ｋＨｚでの誘電損失ｔａｎδが０．０２（２×１０−２）以下と小さく、良好な絶縁性を示した。一方、比較例１〜４で作製したキャパシタは、誘電損失ｔａｎδが０．０２（２×１０−２）以上と大きく、絶縁性が不十分であった。
＜電界効果型トランジスタのトランジスタ特性評価＞
実施例１〜６、及び比較例１〜４で作製した電界効果型トランジスタのトランジスタ特性を、半導体デバイス・パラメータ・アナライザ（Ｂ１５００Ａ、Ａｇｉｅｎｔ社製）により評価した。トランジスタ特性は、ドレイン電極９５−ソース電極９４間電圧（Ｖｄｓ）＝＋１Ｖとした場合の、ゲート電極９２−ソース電極９４間電圧（Ｖｇｓ）とドレイン電極９５−ソース電極９４間電流（Ｉｄｓ）との関係（Ｖｇｓ−Ｉｄｓ）、及びゲート電極９２−ソース電極９４間電圧（Ｖｇｓ）とゲート電極９２−ソース電極９４間電流（Ｉｇｓ）との関係（Ｖｇｓ−Ｉｇｓ）を測定した。また、Ｖｇｓ−Ｉｄｓ、及びＶｇｓ−Ｉｇｓを測定する際には、Ｖｇｓを−５Ｖから＋５Ｖの間で変化させて測定を行った。
トランジスタ特性（Ｖｇｓ−Ｉｄｓ）の評価結果より、飽和領域における電界効果移動度を算出した。また、Ｖｇｓ＝−５Ｖにおけるゲート電流（Ｉｇｓ）の値を評価した。また、トランジスタのオン状態（Ｖｇｓ＝＋５Ｖ）とオフ状態（Ｖｇｓ＝−５Ｖ）のＩｄｓの比（ｏｎ／ｏｆｆ比、オン／オフ比）を算出した。また、Ｖｇｓ印加に対するＩｄｓの立ち上がりの鋭さの指標として、Ｓ値を算出した。また、Ｖｇｓ印加に対するＩｄｓの立ち上がりの電圧値として、閾値電圧（Ｖｔｈ）を算出した。
表４より、実施例１〜６で作製した電界効果型トランジスタは、移動度が３．０ｃｍ２／Ｖｓ以上と高く、ゲート電流が１．０×１０−１２Ａ未満と低く、ｏｎ／ｏｆｆ比が３．０×１０７以上と高く、Ｓ値が１．０以下と低く、Ｖｔｈが±５Ｖ以内であり、良好なトランジスタ特性を示した。
一方、比較例１、３で作製した電界効果型トランジスタは、ゲート電流が１．０×１０−１０Ａを超えており、ｏｎ／ｏｆｆ比が１．０×１０５未満と低く、十分なトランジスタ特性を示していない。
＜電界効果型トランジスタのトランジスタ信頼性評価＞
実施例２、４、６、及び比較例２、４で作製したトランジスタに対し、大気中（温度２３度、相対湿度５０％）でＢＴＳ（Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）試験を１００時間実施した。ストレス条件は、Ｖｇｓ＝＋５Ｖ、及びＶｄｓ＝＋１Ｖとした。また、ＢＴＳ試験が一定時間経過するごとに、Ｖｄｓ＝＋１Ｖとした場合の、ＶｇｓとＩｄｓとの関係（Ｖｇｓ−Ｉｄｓ）を測定し、その結果より、閾値電圧（Ｖｔｈ）を算出した。
表４に、実施例２、４、６、及び比較例２、４で作製した電界効果型トランジスタのＢＴＳ試験における、ストレス時間１００時間でのΔＶｔｈの値を示す。ここで、ΔＶｔｈとは、ストレス時間０時間から、ストレス時間１００時間までのＶｔｈの変化量を示す。
表４より、実施例２、４、６で作製した電界効果型トランジスタはストレス時間１００時間でのΔＶｔｈシフトが３．０Ｖ以下と小さく、ＢＴＳ試験に対する優れた信頼性を示すことが分かった。
一方、比較例２、４で作製した電界効果型トランジスタは、ΔＶｔｈシフトが−２０Ｖ以上と大きく、ＢＴＳ試験に対する信頼性が低いことが分かった。
本発明の態様は、例えば、以下のとおりである。
＜１＞ 酸化物形成用塗布液であって、
シリコン（Ｓｉ）と、アルカリ土類金属の少なくともいずれかである第Ｂ元素とを含有し、
前記Ｓｉの元素濃度をＣＡｍｇ／Ｌとし、前記第Ｂ元素の濃度の合計をＣＢｍｇ／Ｌとしたときに、
前記酸化物形成用塗布液におけるナトリウム（Ｎａ）、及びカリウム（Ｋ）の濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下であり、
前記酸化物形成用塗布液におけるクロム（Ｃｒ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下であることを特徴とする酸化物形成用塗布液である。
＜２＞ 前記Ｓｉの元素濃度をＣＡｍｇ／Ｌとし、前記第Ｂ元素の濃度の合計をＣＢｍｇ／Ｌとしたときに、
前記酸化物形成用塗布液におけるナトリウム（Ｎａ）、及びカリウム（Ｋ）の濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０４）ｍｇ／Ｌ以下であり、
前記酸化物形成用塗布液におけるクロム（Ｃｒ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０４）ｍｇ／Ｌ以下である前記＜１＞に記載の酸化物形成用塗布液である。
＜３＞ 前記酸化物形成用塗布液が、さらにアルミニウム（Ａｌ）及びホウ素（Ｂ）の少なくともいずれかである第Ｃ元素を含有する前記＜１＞から＜２＞のいずれかに記載の酸化物形成用塗布液である。
＜４＞ 前記酸化物形成用塗布液が、前記Ｓｉもしくは前記第Ｂ元素の無機塩、酸化物、水酸化物、ハロゲン化物、金属錯体、及び有機塩のうち少なくともいずれかを含有する前記＜１＞から＜４＞のいずれかに記載の酸化物形成用塗布液である。
＜５＞ 前記無機塩が、硝酸塩、硫酸塩、炭酸塩、酢酸塩、及びリン酸塩の少なくともいずれかを含有する前記＜４＞に記載の酸化物形成用塗布液である。
＜６＞ 前記ハロゲン化物が、フッ化物、塩化物、臭化物、及びヨウ化物の少なくともいずれかを含有する前記＜４＞に記載の酸化物形成用塗布液である。
＜７＞ 前記有機塩が、カルボン酸塩、石炭酸、及びそれらの誘導体の少なくともいずれかを含有する前記＜４＞に記載の酸化物形成用塗布液である。
＜８＞ 前記＜１＞から＜７＞のいずれかに記載の酸化物形成用塗布液を用いて、塗布、及び熱処理を経て、酸化物膜を得ることを特徴とする酸化物膜の製造方法である。
＜９＞ ゲート絶縁膜を備える電界効果型トランジスタを製造する電界効果型トランジスタの製造方法であって、
前記ゲート絶縁膜が、酸化物膜を含み、
前記＜１＞から＜７＞のいずれかに記載の酸化物形成用塗布液を用いて前記酸化物膜を形成することを含むことを特徴とする電界効果型トランジスタの製造方法である。
＜１０＞ ゲート電極と、
ソース電極及びドレイン電極と、
半導体層と、
ゲート絶縁膜と、
パッシベーション層と、
を備える電界効果型トランジスタを製造する電界効果型トランジスタの製造方法であって、
前記パッシベーション層が、酸化物膜を含み、
前記＜１＞から＜７＞のいずれかに記載の酸化物形成用塗布液を用いて前記酸化物膜を形成することを含むことを特徴とする電界効果型トランジスタの製造方法である。
＜１＞から＜７＞の酸化物形成用塗布液によれば、酸化物膜の特性劣化が抑制可能な酸化物形成用塗布液を提供することができる。
＜８＞の酸化物膜の製造方法によれば、特性劣化が抑制された酸化物膜を提供できる。
＜９＞から＜１０＞の電界効果型トランジスタの製造方法によれば、特性劣化が抑制された酸化物膜を用いた電界効果型トランジスタを提供できる。
２１ 基板
２２ ゲート電極
２３ ゲート絶縁膜
２４ ソース電極
２５ ドレイン電極
２６ 半導体層
９１ 基板
９２ ゲート電極
９３ ゲート絶縁膜
９４ ソース電極
９５ ドレイン電極
９６ 半導体層
１０１ 基板
１０２ 下部電極
１０３ ゲート絶縁膜
１０４ 上部電極
特開２０１４−１４３４０３号公報 特開２０１０−２８３１９０号公報
Ｋ．Ｎｏｍｕｒａ，他５名、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、ＶＯＬ４３２、２５、ＮＯＶＥＭＢＥＲ、２００４、ｐ．４８８−４９２

Claims (10)

  1. 酸化物形成用塗布液であって、
    シリコン（Ｓｉ）と、アルカリ土類金属の少なくともいずれかである第Ｂ元素とを含有し、
    前記Ｓｉの元素濃度をＣＡｍｇ／Ｌとし、前記第Ｂ元素の濃度の合計をＣＢｍｇ／Ｌとしたときに、
    前記酸化物形成用塗布液におけるナトリウム（Ｎａ）、及びカリウム（Ｋ）の濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下であり、
    前記酸化物形成用塗布液におけるクロム（Ｃｒ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０２）ｍｇ／Ｌ以下であることを特徴とする酸化物形成用塗布液。
  2. 前記Ｓｉの元素濃度をＣＡｍｇ／Ｌとし、前記第Ｂ元素の濃度の合計をＣＢｍｇ／Ｌとしたときに、
    前記酸化物形成用塗布液におけるナトリウム（Ｎａ）、及びカリウム（Ｋ）の濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０４）ｍｇ／Ｌ以下であり、
    前記酸化物形成用塗布液におけるクロム（Ｃｒ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）濃度の合計が、（ＣＡ＋ＣＢ）／（１×１０４）ｍｇ／Ｌ以下である請求項１に記載の酸化物形成用塗布液。
  3. 前記酸化物形成用塗布液が、さらにアルミニウム（Ａｌ）及びホウ素（Ｂ）の少なくともいずれかである第Ｃ元素を含有する請求項１から２のいずれかに記載の酸化物形成用塗布液。
  4. 前記酸化物形成用塗布液が、前記Ｓｉもしくは前記第Ｂ元素の無機塩、酸化物、水酸化物、ハロゲン化物、金属錯体、及び有機塩のうち少なくともいずれかを含有する請求項１から４のいずれかに記載の酸化物形成用塗布液。
  5. 前記無機塩が、硝酸塩、硫酸塩、炭酸塩、酢酸塩、及びリン酸塩の少なくともいずれかを含有する請求項４に記載の酸化物形成用塗布液。
  6. 前記ハロゲン化物が、フッ化物、塩化物、臭化物、及びヨウ化物の少なくともいずれかを含有する請求項４に記載の酸化物形成用塗布液。
  7. 前記有機塩が、カルボン酸塩、石炭酸、及びそれらの誘導体の少なくともいずれかを含有する請求項４に記載の酸化物形成用塗布液。
  8. 請求項１から７のいずれかに記載の酸化物形成用塗布液を用いて、塗布、及び熱処理を経て、酸化物膜を得ることを特徴とする酸化物膜の製造方法。
  9. ゲート絶縁膜を備える電界効果型トランジスタを製造する電界効果型トランジスタの製造方法であって、
    前記ゲート絶縁膜が、酸化物膜を含み、
    請求項１から７のいずれかに記載の酸化物形成用塗布液を用いて前記酸化物膜を形成することを含むことを特徴とする電界効果型トランジスタの製造方法。
  10. ゲート電極と、
    ソース電極及びドレイン電極と、
    半導体層と、
    ゲート絶縁膜と、
    パッシベーション層と、
    を備える電界効果型トランジスタを製造する電界効果型トランジスタの製造方法であって、
    前記パッシベーション層が、酸化物膜を含み、
    請求項１から７のいずれかに記載の酸化物形成用塗布液を用いて前記酸化物膜を形成することを含むことを特徴とする電界効果型トランジスタの製造方法。

JP2018224359A 2018-11-30 2018-11-30 酸化物形成用塗布液、酸化物膜の製造方法、及び電界効果型トランジスタの製造方法 Pending JP2020088300A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018224359A JP2020088300A (ja) 2018-11-30 2018-11-30 酸化物形成用塗布液、酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
KR1020217020155A KR20210094060A (ko) 2018-11-30 2019-11-26 산화물 형성용 도포액, 산화물 막의 제조 방법, 및 전계 효과 트랜지스터의 제조 방법
US17/297,267 US20210328046A1 (en) 2018-11-30 2019-11-26 Coating liquid for forming oxide, method for producing oxide film, and method for producing field-effect transistor
SG11202105528TA SG11202105528TA (en) 2018-11-30 2019-11-26 Coating liquid for forming oxide, method for producing oxide film, and method for producing field-effect transistor
CN201980077423.4A CN113169071A (zh) 2018-11-30 2019-11-26 形成氧化物的涂覆液、氧化物膜的制造方法、场效应晶体管的制造方法
PCT/JP2019/046254 WO2020111083A1 (en) 2018-11-30 2019-11-26 Coating liquid for forming oxide, method for producing oxide film, and method for producing field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018224359A JP2020088300A (ja) 2018-11-30 2018-11-30 酸化物形成用塗布液、酸化物膜の製造方法、及び電界効果型トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2020088300A true JP2020088300A (ja) 2020-06-04

Family

ID=70854446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018224359A Pending JP2020088300A (ja) 2018-11-30 2018-11-30 酸化物形成用塗布液、酸化物膜の製造方法、及び電界効果型トランジスタの製造方法

Country Status (6)

Country Link
US (1) US20210328046A1 (ja)
JP (1) JP2020088300A (ja)
KR (1) KR20210094060A (ja)
CN (1) CN113169071A (ja)
SG (1) SG11202105528TA (ja)
WO (1) WO2020111083A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114758889B (zh) * 2022-03-15 2023-06-27 福建火炬电子科技股份有限公司 一种高容薄层化陶瓷电容器、介质材料及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56161645A (en) * 1980-05-16 1981-12-12 Hitachi Ltd Semiconductor element
JP2003249495A (ja) * 2002-02-26 2003-09-05 Asahi Kasei Corp 層間絶縁膜製造用塗布組成物
JP2004207329A (ja) * 2002-12-24 2004-07-22 Asahi Kasei Corp 半導体装置の製造法
JP2008060536A (ja) * 2006-06-09 2008-03-13 Air Products & Chemicals Inc 高流量のＧａＣｌ３供給
JP2011237691A (ja) * 2010-05-12 2011-11-24 Jsr Corp 液浸露光用感放射線性樹脂組成物、硬化パターン形成方法及び硬化パターン
JP2017175125A (ja) * 2016-03-18 2017-09-28 株式会社リコー 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283190A (ja) 2009-06-05 2010-12-16 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
JP6570998B2 (ja) 2012-03-13 2019-09-04 エム ケー エス インストルメンツ インコーポレーテッドＭｋｓ Ｉｎｓｔｒｕｍｅｎｔｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Ａｒｔ・ｍｓトラップにおける微量ガス濃度
JP6454974B2 (ja) * 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP6828293B2 (ja) * 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
US10818705B2 (en) * 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56161645A (en) * 1980-05-16 1981-12-12 Hitachi Ltd Semiconductor element
JP2003249495A (ja) * 2002-02-26 2003-09-05 Asahi Kasei Corp 層間絶縁膜製造用塗布組成物
JP2004207329A (ja) * 2002-12-24 2004-07-22 Asahi Kasei Corp 半導体装置の製造法
JP2008060536A (ja) * 2006-06-09 2008-03-13 Air Products & Chemicals Inc 高流量のＧａＣｌ３供給
JP2011237691A (ja) * 2010-05-12 2011-11-24 Jsr Corp 液浸露光用感放射線性樹脂組成物、硬化パターン形成方法及び硬化パターン
JP2017175125A (ja) * 2016-03-18 2017-09-28 株式会社リコー 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法

Also Published As

Publication number Publication date
US20210328046A1 (en) 2021-10-21
CN113169071A (zh) 2021-07-23
WO2020111083A1 (en) 2020-06-04
SG11202105528TA (en) 2021-06-29
KR20210094060A (ko) 2021-07-28

Similar Documents

Publication Publication Date Title
CN108807427B (zh) 场效应晶体管、显示元件、图像显示装置、和系统
KR20150007358A (ko) 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
JP6180908B2 (ja) 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
CN106356406A (zh) 场效应晶体管、显示元件、图像显示装置、和系统
He et al. Potential solution-induced HfAlO dielectrics and their applications in low-voltage-operating transistors and high-gain inverters
JP2015032655A (ja) 薄膜トランジスタ
Kim et al. Solution-processed semiconducting aluminum-zinc-tin-oxide thin films and their thin-film transistor applications
Choi et al. High-performance amorphous indium oxide thin-film transistors fabricated by an aqueous solution process at low temperature
JP2020088300A (ja) 酸化物形成用塗布液、酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP6134980B2 (ja) 金属酸化物薄膜及びその製造方法、並びにその製造方法に用いる金属酸化物薄膜形成用塗布溶液
Liu et al. High Performance and High Yield Solution Processed IGZO Thin Film Transistors Fabricated with Low‐Temperature Annealed Hafnium Dioxide Gate Dielectric
TWI702186B (zh) 形成氧化物用的塗佈液、製造氧化物薄膜的方法及製造場效電晶體的方法
JP6271760B2 (ja) 金属酸化物膜の製造方法及び薄膜トランジスタの製造方法
JP6794706B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6787386B2 (ja) 絶縁膜形成用塗布液
JP6451875B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2020025069A (ja) 酸化物形成用塗布液、酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP2019165040A (ja) 酸化インジウムを含む膜の製造方法、及び電界効果型トランジスタの製造方法
JP7092977B2 (ja) 酸化物絶縁膜形成用塗布液、酸化物絶縁膜の製造方法、及び電界効果型トランジスタの製造方法
JP6269768B2 (ja) 絶縁膜形成用塗布液
Kulchaisit Defect and Elemental Analysis of Oxide TFT toward an All-solution processed Device
Wang High Performance Metal Oxide Thin Film Transistors via Cluster Control and Interface Engineering
Lu Oxide Semiconductor Thin Film Transistors with High-K Dielectric Material Fabricated by Solution Process
薄膜トランジスタの作製 Oxide Semiconductor Thin Film Transistors with High-K Dielectric Material Fabricated by Solution Process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210915

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221101