JP2016036016A - 支持基板、複合基板および半導体ウエハの製造方法 - Google Patents
支持基板、複合基板および半導体ウエハの製造方法 Download PDFInfo
- Publication number
- JP2016036016A JP2016036016A JP2015124546A JP2015124546A JP2016036016A JP 2016036016 A JP2016036016 A JP 2016036016A JP 2015124546 A JP2015124546 A JP 2015124546A JP 2015124546 A JP2015124546 A JP 2015124546A JP 2016036016 A JP2016036016 A JP 2016036016A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- mass
- support substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】高効率で半導体ウエハを製造するために好適に用いられる支持基板および支持基板と半導体膜とを含む複合基板、ならびに支持基板および複合基板を用いた半導体ウエハの製造方法を提供する。
【解決手段】支持基板１１は、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子を含み、結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含む。複合基板１は、上記の支持基板１１と、支持基板１１の主面１１ｍ側に配置されている半導体膜１３と、を含む。
【選択図】図２
【解決手段】支持基板１１は、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子を含み、結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含む。複合基板１は、上記の支持基板１１と、支持基板１１の主面１１ｍ側に配置されている半導体膜１３と、を含む。
【選択図】図２
Description
本発明は、半導体ウエハの製造に好適に用いられる支持基板および支持基板と半導体膜とを含む複合基板、ならびに支持基板および複合基板を用いた半導体ウエハの製造方法に関する。
ＧａＮウエハなどのＩＩＩ族窒化物の半導体ウエハは、発光デバイス、電子デバイスなどの半導体デバイスの基板および／または半導体層として好適に用いられる。かかる半導体ウエハを製造するための下地基板としては、その下地基板と半導体ウエハとの間で、格子定数および熱膨張係数を一致させるまたは一致に近づける観点から、半導体ウエハと化学組成が同じまたは近似しているものが優れている。ところが、半導体ウエハがＧａＮウエハなどの場合は、下地基板として最も優れるＧａＮ基板は非常に高価であり、また、主面の直径が２インチを超える大口径のＧａＮ基板の入手は困難である。
このため、ＧａＮウエハを形成するための下地基板として、一般に、サファイア基板が用いられている。しかしながら、サファイア結晶とＧａＮ結晶とでは、それらの格子定数および熱膨張係数が大きく異なる。
このため、サファイア結晶とＧａＮ結晶との間の格子定数の不整合を緩和して結晶性が良好なＧａＮウエハを形成するために、たとえば、特開平０４−２９７０２３号公報（特許文献１）は、サファイア基板にＧａＮ結晶を成長させる際に、サファイア基板上にＧａＮバッファ層を形成し、そのＧａＮバッファ層上にＧａＮ結晶層を成長させることを開示する。
また、ＧａＮ結晶の熱膨張係数に近い熱膨張係数の支持基板とＧａＮ単結晶膜との複合基板を用いて結晶性が高く反りの小さいＧａＮ系膜を得るために、たとえば、特開２０１２−１２１７８８号公報（特許文献２）は、主面内の熱膨張係数がＧａＮ結晶の熱膨張係数に比べて０．８倍より大きく１．２倍より小さい酸化物焼結体支持基板と支持基板の主面側に配置されているＧａＮ単結晶膜とを含む複合基板のＧａＮ単結晶膜上にＧａＮ系膜を成長させた後、支持基板をエッチングにより除去することを開示する。
上記の特開平０４−２９７０２３号公報（特許文献１）においては、サファイア結晶の熱膨張係数がＧａＮ結晶の熱膨張係数に比べて非常に大きいため、主面の直径が大きくなるほど、反りの小さいＧａＮ膜を得ることは困難である。
一方、上記の特開２０１２−１２１７８８号公報（特許文献２）においては、用いられる複合基板には、支持基板のエッチング除去に長時間を要するため、ＧａＮ系膜を製造する効率を高めることが困難という問題点があった。
そこで、高効率で半導体ウエハを製造するために好適に用いられる支持基板および支持基板と半導体膜とを含む複合基板、ならびに支持基板および複合基板を用いた半導体ウエハの製造方法を提供することを目的とする。
本発明のある態様にかかる支持基板は、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子を含み、結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含む。
本発明の別の態様にかかる複合基板は、上記の態様にかかる支持基板と、その支持基板の主面側に配置されている半導体膜と、を含む。
本発明のさらに別の態様にかかる半導体ウエハの製造方法は、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属原子を含み、結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含む支持基板と、支持基板の主面側に配置されている半導体膜と、を含む複合基板を準備する工程と、複合基板の半導体膜上に少なくとも１層の半導体層を成長させることにより半導体層付複合基板を形成する工程と、半導体層付複合基板から支持基板を除去することにより半導体ウエハを形成する工程と、を含む。
上記によれば、高効率で半導体ウエハを製造するために好適に用いられる支持基板および支持基板と半導体膜とを含む複合基板、ならびに支持基板および複合基板を用いた半導体ウエハの製造方法を提供できる。
＜本発明の実施形態の説明＞
本発明のある実施形態にかかる支持基板は、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子を含み、結晶相として３５質量％以上６５質量％以下のムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）相および３５質量％以上６５質量％以下のアルミナ（Ａｌ2Ｏ3）相を含む。本実施形態の支持基板は、支持基板に含まれる０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子により、ムライト相、アルミナ相および任意にそれらの相以外の領域の少なくとも一部に形成されるアルカリ土類金属元素原子含有領域がアルカリ土類金属原子含有領域以外の領域に比べてエッチング、切断、研削および／または研磨がされやすく、特にエッチングされやすいため、エッチング、切断、研削および／または研磨による除去が容易であり、特にエッチングによる除去が容易である。
本発明のある実施形態にかかる支持基板は、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子を含み、結晶相として３５質量％以上６５質量％以下のムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）相および３５質量％以上６５質量％以下のアルミナ（Ａｌ2Ｏ3）相を含む。本実施形態の支持基板は、支持基板に含まれる０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子により、ムライト相、アルミナ相および任意にそれらの相以外の領域の少なくとも一部に形成されるアルカリ土類金属元素原子含有領域がアルカリ土類金属原子含有領域以外の領域に比べてエッチング、切断、研削および／または研磨がされやすく、特にエッチングされやすいため、エッチング、切断、研削および／または研磨による除去が容易であり、特にエッチングによる除去が容易である。
本実施形態にかかる支持基板は、その線熱膨張係数を５．０×１０-6℃-1以上６．５×１０-6℃-1以下とすることができる。これにより、かかる支持基板とその主面側に配置された半導体膜とを含む複合基板の半導体膜上に少なくとも１層の半導体層を成長させているときの反り量を低減できるため、高品質の半導体層を成長させることができる。
本発明の別の実施形態にかかる複合基板は、上記の実施形態の支持基板と、支持基板の主面側に配置されている半導体膜と、を含む。本実施形態の複合基板は、複合基板の支持基板に含まれる０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子により、ムライト相、アルミナ相および任意にそれらの相以外の領域の少なくとも一部に形成されるアルカリ土類金属元素原子含有領域がアルカリ土類金属原子含有領域以外の領域に比べてエッチング、切断、研削および／または研磨がされやすく、特にエッチングされやすいため、エッチング、切断、研削および／または研磨による除去が容易であり、特にエッチングによる除去が容易である。
本発明のさらに別の実施形態にかかる半導体ウエハの製造方法は、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属原子を含み、結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含む支持基板と、支持基板の主面側に配置されている半導体膜と、を含む複合基板を準備する工程と、複合基板の半導体膜上に少なくとも１層の半導体層を成長させることにより半導体層付複合基板を形成する工程と、半導体層付複合基板から支持基板を除去することにより半導体ウエハを形成する工程と、を含む。本実施形態の半導体ウエハの製造方法は、複合基板の支持基板に含まれる０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子により、ムライト相、アルミナ相および任意にそれらの相以外の領域の少なくとも一部に形成されるアルカリ土類金属元素原子含有領域がアルカリ土類金属元素原子含有領域以外の領域に比べてエッチング、切断、研削および／または研磨がされやすく、特にエッチングされやすいことから、エッチング、切断、研削および／または研磨による除去が容易であり、特にエッチングによる除去が容易であるため、効率よく半導体ウエハを製造できる。
本実施形態にかかる半導体ウエハの製造方法において、支持基板の線熱膨張係数を５．０×１０-6℃-1以上６．５×１０-6℃-1以下とすることができる。これにより、かかる支持基板とその主面側に配置された半導体膜とを含む複合基板の半導体膜上に少なくとも１層の半導体層を成長させているときの反り量を低減できるため、高品質の半導体層を成長させることができる。
＜本発明の実施形態の詳細＞
［実施形態１：支持基板］
（支持基板）
図１を参照して、本実施形態の支持基板１１は、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子を含み、結晶相として３５質量％以上６５質量％以下のムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）相および３５質量％以上６５質量％以下のアルミナ（Ａｌ2Ｏ3）相を含む。
［実施形態１：支持基板］
（支持基板）
図１を参照して、本実施形態の支持基板１１は、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子を含み、結晶相として３５質量％以上６５質量％以下のムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）相および３５質量％以上６５質量％以下のアルミナ（Ａｌ2Ｏ3）相を含む。
本実施形態の支持基板１１は、支持基板１１に含まれる０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子により、ムライト相、アルミナ相および任意にそれらの相以外の領域の少なくとも一部に形成されるアルカリ土類金属元素原子含有領域がアルカリ土類金属元素原子含有領域以外の領域に比べてエッチング、切断、研削および／または研磨がされやすく、特にエッチングされやすいため、エッチング、切断、研削および／または研磨による除去が容易であり、特にエッチングによる除去が容易である。
本実施形態の支持基板１１は、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子を含む。アルミニウム原子およびケイ素原子は、結晶相として少なくともムライト相およびアルミナ相を形成し、任意にそれらの相（ムライト相およびアルミナ相）以外の領域を形成する。ここで、それらの相以外の領域とは、たとえば、シリカ相、アルカリ土類金属原子の酸化物相、アルカリ土類金属原子およびアルミニウム原子の酸化物相、アルカリ土類金属原子およびケイ素原子の酸化物相、アルカリ土類金属原子、アルミニウム原子およびケイ素原子の酸化物相、不純物原子を含む相などが挙げられる。また、０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子は、ムライト相、アルミナ相、および任意にそれらの相以外の領域に、アルカリ土類金属元素原子含有領域を形成する。こうして形成されるアルカリ土類金属元素原子含有領域がアルカリ土類金属元素原子含有領域以外の領域に比べてエッチング、切断、研削および／または研磨されやすく、特にエッチングされやすいため、本実施形態の支持基板１１は、エッチング、切断、研削および／または研磨により除去されやすく、特にエッチングにより除去されやすい。
支持基板１１におけるムライト相、アルミナ相および任意にそれらの相以外の領域の少なくとも一部に形成されるアルカリ土類金属元素原子含有領域は、それぞれのもとの相または領域の構造（結晶構造または非結晶構造をいう。以下同じ。）を維持していてもよく、それぞれのもとの相または領域の構造から変化していてもよい。ここで、支持基板１１において、アルカリ土類金属元素原子含有領域がもとの相または領域の構造を維持しやすい観点から、アルカリ土類金属元素原子の含有量は、０．００１質量％以上１質量％未満が好ましく、０．００１質量％以上０．１質量％以下がより好ましい。また、アルカリ土類金属元素原子含有領域がもとの相または領域の構造から変化しやすい観点から、アルカリ土類金属元素原子の含有量は、１質量％以上１０質量％以下が好ましく、５質量％以上１０質量％以下がより好ましい。
支持基板１１におけるアルカリ土類金属元素原子の含有量は、支持基板１１がエッチング、切断、研削および／または研磨により除去されやすい観点から、０．００１質量％以上であり、０．０１質量％以上が好ましく、０．１質量％以上がより好ましい。また、支持基板１１におけるアルカリ土類金属元素原子の含有量は、半導体層を成長させる際の支持基板の反りを低減する観点から、１０質量％以下であり、５質量％以下が好ましく、１質量％未満がより好ましい。ここで、アルカリ土類金属元素原子含有領域の同定および含有量の分析は、ＧＤＭＳ（グロー放電質量分析）法により行なう。
本実施形態の支持基板１１は、研磨後の主面の平坦化度を高くすることにより高品質の半導体層を成長させる観点から、結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含む。さらに、支持基板１１におけるムライト相の含有量は、上記の観点から、４０質量％以上６３質量％以下が好ましく、４５質量％以上６１質量％以下がより好ましい。また、支持基板１１におけるアルミナ相の含有量は、上記の観点から、３７質量％以上６０質量％以下が好ましく、３９質量％以上５５質量％以下がより好ましい。ここで、ムライト相およびアルミナ相の同定および含有量の分析は、ＸＲＤ（Ｘ線回折）法により行なう。
なお、アルカリ土類金属元素原子は、ムライト相およびアルミナ相の少なくとも１つの結晶相に含まれる場合ならびにそれらの相（ムライト相およびアルミナ相）以外の領域に含まれる場合のいずれかの場合または両方の場合があるため、アルカリ土類金属元素原子、ムライト相およびアルミナ相の質量百分率の和が必ずしも１００質量％になるとは限らない。
本実施形態の支持基板１１については、図６に示すように、支持基板１１とその主面１１ｍ側に配置された半導体膜１３とを含む複合基板１の半導体膜１３上に少なくとも１層の半導体層２０を成長させているときの反り量を低減することにより、高品質の半導体層２０を成長させる観点から、支持基板１１の線熱膨張係数は、５．０×１０-6℃-1以上６．５×１０-6℃-1以下が好ましく、５．５×１０-6℃-1以上６．２×１０-6℃-1以下がより好ましく、５．６×１０-6℃-1以上６．０×１０-6℃-1以下がさらに好ましい。特に、半導体膜１３および半導体層２０がＧａＮを含むＩＩＩ族窒化物半導体で形成されている場合は、ＧａＮのｃ軸に垂直な方向の線熱膨張係数（本発明においては、２５℃基準の８００℃における線熱膨張係数をいう。以下同じ。）が５．９×１０-6℃-1であることから、支持基板１１の線熱膨張係数は、５．０×１０-6℃-1以上６．５×１０-6℃-1以下が好ましく、５．５×１０-6℃-1以上６．２×１０-6℃-1以下がより好ましく、５．６×１０-6℃-1以上６．０×１０-6℃-1以下がさらに好ましい。
支持基板１１の厚さは、特に制限はないが、その主面１１ｍ側に配置する半導体膜および半導体膜上に成長させる半導体層を支持するのに十分な機械的強度を発現する観点から、１００μｍ以上が好ましく、２５０μｍ以上がより好ましい。また、支持基板１１の厚さは、複合基板１全体の質量を軽減する観点から、１０００μｍ以下が好ましく、５００μｍ以下がより好ましい。
（支持基板の製造方法）
本実施形態の支持基板１１の製造方法は、特に制限はなく、たとえば、Ａｌ原子を含む酸化物であるアルミナ（Ａｌ2Ｏ3）、Ｓｉ原子を含む酸化物であるシリカ（ＳｉＯ2）、Ａｌ原子およびＳｉ原子を含む複酸化物であるムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）およびアルカリ土類金属元素原子ＭIIを含む金属単体または化合物（たとえば、酸化物（ＭIIＯ）、炭酸化物（ＭIIＣＯ3）、アルカリ土類金属元素原子ＭII、Ａｌ原子およびＳｉ原子を含む複合酸化物（ＭIIＡｌ2Ｓｉ2Ｏ8）など）を、所定の化学量論比で均一に混合し、得られた混合物を成形し、得られた成形体を焼結し、得られた焼結体を所定の形状に切断しその主面を平坦化する方法などが挙げられる。ここで、焼結雰囲気は、特に制限はないが、酸素欠損を抑制する観点から、酸素雰囲気、大気雰囲気などが好ましい。また、焼結温度は、特に制限はないが、緻密な焼結体を形成する観点から、１５５０℃以上１７００℃以下が好ましく、１６００℃以上１６５０℃以下がより好ましい。
本実施形態の支持基板１１の製造方法は、特に制限はなく、たとえば、Ａｌ原子を含む酸化物であるアルミナ（Ａｌ2Ｏ3）、Ｓｉ原子を含む酸化物であるシリカ（ＳｉＯ2）、Ａｌ原子およびＳｉ原子を含む複酸化物であるムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）およびアルカリ土類金属元素原子ＭIIを含む金属単体または化合物（たとえば、酸化物（ＭIIＯ）、炭酸化物（ＭIIＣＯ3）、アルカリ土類金属元素原子ＭII、Ａｌ原子およびＳｉ原子を含む複合酸化物（ＭIIＡｌ2Ｓｉ2Ｏ8）など）を、所定の化学量論比で均一に混合し、得られた混合物を成形し、得られた成形体を焼結し、得られた焼結体を所定の形状に切断しその主面を平坦化する方法などが挙げられる。ここで、焼結雰囲気は、特に制限はないが、酸素欠損を抑制する観点から、酸素雰囲気、大気雰囲気などが好ましい。また、焼結温度は、特に制限はないが、緻密な焼結体を形成する観点から、１５５０℃以上１７００℃以下が好ましく、１６００℃以上１６５０℃以下がより好ましい。
［実施形態２：複合基板］
図２を参照して、本実施形態の複合基板１は、実施形態１の支持基板１１と、支持基板１１の主面１１ｍ側に配置されている半導体膜１３と、を含む。
図２を参照して、本実施形態の複合基板１は、実施形態１の支持基板１１と、支持基板１１の主面１１ｍ側に配置されている半導体膜１３と、を含む。
本実施形態の複合基板１は、複合基板１の支持基板１１に含まれる０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子により、ムライト相、アルミナ相および任意にそれらの相以外の領域の少なくとも一部に形成されるアルカリ土類金属元素原子含有領域がアルカリ土類金属原子含有領域以外の領域に比べてエッチング、切断、研削および／または研磨がされやすく、特にエッチングされやすいため、エッチング、切断、研削および／または研磨による除去が容易であり、特にエッチングによる除去が容易である。
（支持基板）
本実施形態の複合基板１における支持基板１１は、実施形態１の支持基板１１と同じであるため、ここでは繰り返さない。
本実施形態の複合基板１における支持基板１１は、実施形態１の支持基板１１と同じであるため、ここでは繰り返さない。
（半導体膜）
本実施形態の複合基板１における半導体膜１３は、その上に半導体層を成長させることができるものであれば特に制限はなく、ＧａＮ膜、ＡｌＮ膜などのＩＩＩ族窒化物半導体膜、かかるＩＩＩ族窒化物半導体膜、ＧａＡｓ膜、ＩｎＰ膜などのＩＩＩ−Ｖ族化合物半導体膜、ダイヤモンド膜などのＣ（カーボン）膜、Ｓｉ膜、Ｇｅ膜などのＩＶ族元素半導体膜、ＳｉＣ膜、ＳｉＧｅ膜などのＩＶ族化合物半導体膜などが挙げられる。また、半導体膜１３は、上記の物性を有する半導体膜であれば結晶性の有無および結晶の形態を問わず、単結晶膜であっても、多結晶膜であっても、非晶質（アモルファス）膜であってもよい。
本実施形態の複合基板１における半導体膜１３は、その上に半導体層を成長させることができるものであれば特に制限はなく、ＧａＮ膜、ＡｌＮ膜などのＩＩＩ族窒化物半導体膜、かかるＩＩＩ族窒化物半導体膜、ＧａＡｓ膜、ＩｎＰ膜などのＩＩＩ−Ｖ族化合物半導体膜、ダイヤモンド膜などのＣ（カーボン）膜、Ｓｉ膜、Ｇｅ膜などのＩＶ族元素半導体膜、ＳｉＣ膜、ＳｉＧｅ膜などのＩＶ族化合物半導体膜などが挙げられる。また、半導体膜１３は、上記の物性を有する半導体膜であれば結晶性の有無および結晶の形態を問わず、単結晶膜であっても、多結晶膜であっても、非晶質（アモルファス）膜であってもよい。
半導体膜１３は、品質の高い半導体層を成長させる観点から、半導体層と化学組成、結晶構造および格子定数が、近似していることが好ましく、同一であることがより好ましい。たとえば、半導体層としてＩＩＩ族窒化物半導体層の一例であるＧａＮ層を成長させる場合は、半導体膜１３は、ＩＩＩ族窒化物半導体膜であることが好ましく、ＧａＮ膜であることがより好ましい。
半導体膜１３の厚さは、特に制限はないが、その上に品質の高い半導体層を成長させる観点から、０．０１μｍ以上が好ましく、０．０５μｍ以上がより好ましい。また、半導体膜１３の厚さは、安価な複合基板を得る観点から、２５０μｍ以下が好ましく、５０μｍ以下がより好ましい。
（接合膜）
本実施形態の複合基板１は、支持基板１１と半導体膜１３との接合強度を高める観点から、支持基板１１と半導体膜１３との間に接合膜１２が形成されていることが好ましい。接合膜１２は、特に制限はないが、支持基板１１と半導体膜１３との接合強度を高める効果が高い観点から、ＳｉＯ2膜、ＳｉＮx膜、ＴｉＯ2膜、Ｇａ2Ｏ3膜などが好ましい。さらに、フッ化水素酸などの酸によりエッチング除去できる観点から、ＳｉＯ2膜、ＳｉＮx膜などがより好ましい。
本実施形態の複合基板１は、支持基板１１と半導体膜１３との接合強度を高める観点から、支持基板１１と半導体膜１３との間に接合膜１２が形成されていることが好ましい。接合膜１２は、特に制限はないが、支持基板１１と半導体膜１３との接合強度を高める効果が高い観点から、ＳｉＯ2膜、ＳｉＮx膜、ＴｉＯ2膜、Ｇａ2Ｏ3膜などが好ましい。さらに、フッ化水素酸などの酸によりエッチング除去できる観点から、ＳｉＯ2膜、ＳｉＮx膜などがより好ましい。
（複合基板の製造方法）
図３〜図５を参照して、本実施形態の複合基板１の製造方法は、特に制限はないが、効率よく複合基板１を製造する観点から、支持基板１１と半導体膜ドナー基板１３Ｄとを貼り合わせて接合基板１Ｌを形成する工程と（図３（Ａ）、図４（Ａ）および図５（Ａ））と、接合基板１Ｌの半導体膜ドナー基板１３Ｄの貼り合わせ面である主面１３ｎから内部に所定の深さまでの部分を半導体膜１３として残してそれ以外の半導体膜ドナー基板１３Ｄｒを除去する工程（図３（Ｂ）、図４（Ｂ）および図５（Ｂ））と、を含むことが好ましい。接合基板１Ｌの半導体膜ドナー基板１３Ｄから半導体膜１３を残してそれ以外の半導体膜ドナー基板１３Ｄｒを除去する方法には、特に制限はないが、効率よく複合基板１を製造する観点から、図３に示すイオン注入法、図４に示す切断法、および図５に示す減厚法などが好ましい。ここで、厚さが０．０１μｍ以上１０μｍ未満の薄めの半導体膜１３を形成する場合はイオン注入法が好ましく、厚さが１０μｍ以上２５０μｍ以下の厚めの半導体膜１３を形成する場合には切断法または減厚法が好ましい。
図３〜図５を参照して、本実施形態の複合基板１の製造方法は、特に制限はないが、効率よく複合基板１を製造する観点から、支持基板１１と半導体膜ドナー基板１３Ｄとを貼り合わせて接合基板１Ｌを形成する工程と（図３（Ａ）、図４（Ａ）および図５（Ａ））と、接合基板１Ｌの半導体膜ドナー基板１３Ｄの貼り合わせ面である主面１３ｎから内部に所定の深さまでの部分を半導体膜１３として残してそれ以外の半導体膜ドナー基板１３Ｄｒを除去する工程（図３（Ｂ）、図４（Ｂ）および図５（Ｂ））と、を含むことが好ましい。接合基板１Ｌの半導体膜ドナー基板１３Ｄから半導体膜１３を残してそれ以外の半導体膜ドナー基板１３Ｄｒを除去する方法には、特に制限はないが、効率よく複合基板１を製造する観点から、図３に示すイオン注入法、図４に示す切断法、および図５に示す減厚法などが好ましい。ここで、厚さが０．０１μｍ以上１０μｍ未満の薄めの半導体膜１３を形成する場合はイオン注入法が好ましく、厚さが１０μｍ以上２５０μｍ以下の厚めの半導体膜１３を形成する場合には切断法または減厚法が好ましい。
（１）イオン注入法
図３に示すイオン注入法について以下に説明する。図３（Ａ）を参照して、支持基板１１と半導体膜ドナー基板１３Ｄとを貼り合わせて接合基板１Ｌを形成する工程は、支持基板１１の主面１１ｍ上に接合膜１２ａを形成するサブ工程（図３（Ａ１））と、半導体膜ドナー基板１３Ｄの主面１３ｎ上に接合膜１２ｂを形成するとともに半導体膜ドナー基板１３Ｄの主面１３ｎ側からイオンＩを注入することにより主面１３ｎから内部に所定の深さの位置の面にイオン注入領域１３ｉを形成するサブ工程（図３（Ａ２））と、支持基板１１の主面１１ｍ上に形成された接合膜１２ａと半導体膜ドナー基板１３Ｄの主面１３ｎ上に形成された接合膜１２ｂとを貼り合わせるサブ工程（図３（Ａ３））と、を含む。これらのサブ工程により、互いに貼り合わされた接合膜１２ａと接合膜１２ｂとが接合により一体化して接合膜１２が形成され、支持基板１１と、半導体膜ドナー基板１３Ｄとが、接合膜１２を介在させて接合されて、接合基板１Ｌが形成される。接合基板１Ｌの複合基板１の半導体膜ドナー基板１３Ｄの内部に注入されたイオンＩは、後工程においてガス化して急激な体積膨張を起こすことにより、半導体膜ドナー基板１３Ｄをイオン注入領域１３ｉで分離させる。
図３に示すイオン注入法について以下に説明する。図３（Ａ）を参照して、支持基板１１と半導体膜ドナー基板１３Ｄとを貼り合わせて接合基板１Ｌを形成する工程は、支持基板１１の主面１１ｍ上に接合膜１２ａを形成するサブ工程（図３（Ａ１））と、半導体膜ドナー基板１３Ｄの主面１３ｎ上に接合膜１２ｂを形成するとともに半導体膜ドナー基板１３Ｄの主面１３ｎ側からイオンＩを注入することにより主面１３ｎから内部に所定の深さの位置の面にイオン注入領域１３ｉを形成するサブ工程（図３（Ａ２））と、支持基板１１の主面１１ｍ上に形成された接合膜１２ａと半導体膜ドナー基板１３Ｄの主面１３ｎ上に形成された接合膜１２ｂとを貼り合わせるサブ工程（図３（Ａ３））と、を含む。これらのサブ工程により、互いに貼り合わされた接合膜１２ａと接合膜１２ｂとが接合により一体化して接合膜１２が形成され、支持基板１１と、半導体膜ドナー基板１３Ｄとが、接合膜１２を介在させて接合されて、接合基板１Ｌが形成される。接合基板１Ｌの複合基板１の半導体膜ドナー基板１３Ｄの内部に注入されたイオンＩは、後工程においてガス化して急激な体積膨張を起こすことにより、半導体膜ドナー基板１３Ｄをイオン注入領域１３ｉで分離させる。
支持基板１１を形成する方法は、実施形態１の支持基板１１の製造方法と同じであるため、ここでは繰り返さない。
半導体膜ドナー基板１３Ｄとは、後サブ工程において分離により半導体膜１３を提供するドナー基板である。かかる半導体膜ドナー基板１３Ｄを形成する方法は、特に制限はないが、品質の高い半導体膜ドナー基板１３Ｄを得る観点から、ＨＶＰＥ（ハイドライド気相成長）法、ＭＯＣＶＤ（有機金属化学気相堆積）法、ＭＢＥ（分子線成長）法、スパッタ法、ＰＬＤ（パルス・レーザ堆積）法、昇華法、フラックス法、高窒素圧溶液法などが好適に挙げられる。
接合膜１２ａ，１２ｂの形成方法は、特に制限はないが、膜形成コストを抑制する観点から、スパッタ法、蒸着法、ＣＶＤ（化学気相堆積）法などが好適に行なわれる。また、半導体膜ドナー基板１３Ｄに注入されるイオンＩは、特に制限はないが、半導体膜の品質の低下を抑制する観点およびイオン注入領域１３ｉに注入されたイオンＩのガス化温度を半導体膜１３の分解温度より低くする観点から、質量の小さい原子のイオン、たとえば、水素イオン、ヘリウムイオンなどが好ましい。
支持基板１１の主面１１ｍ上に形成された接合膜１２ａの主面１２ａｍと半導体膜ドナー基板１３Ｄの主面１３ｎ上に形成された接合膜１２ｂの主面１２ｂｎとを貼り合わせる方法は、特に制限はなく、貼り合わせ面を洗浄しそのまま貼り合わせた後６００℃〜１２００℃程度に昇温して接合する直接接合法、貼り合わせ面を洗浄しプラズマやイオンなどで活性化処理した後に室温（たとえば２５℃）〜４００℃程度の低温雰囲気下で接合する表面活性化接合法、貼り合わせ面を薬液と純水で洗浄処理した後、０．１ＭＰａ〜１０ＭＰａ程度の高圧力を掛けて接合する高圧接合法、貼り合わせ面を薬液と純水で洗浄処理した後、１０-6Ｐａ〜１０-3Ｐａ程度の高真空雰囲気下で接合する高真空接合法、などが好適である。上記のいずれの接合法においてもそれらの接合後に６００℃〜１２００℃程度に昇温することによりさらに接合強度を高めることができる。特に、表面活性化接合法、高圧接合法、および高真空接合法においては、それらの接合後に６００℃〜１２００℃程度に昇温することによる接合強度を高める効果が大きい。
図３（Ｂ）を参照して、接合基板１Ｌの半導体膜ドナー基板１３Ｄの貼り合わせ面である主面１３ｎから内部に所定の深さまでの部分を半導体膜１３として残してそれ以外の半導体膜ドナー基板１３Ｄｒを除去する工程は、半導体膜ドナー基板１３Ｄに注入されたイオンＩをガス化させる方法であれば特に制限はない。たとえば、熱を加えたり、超音波を加えたりする方法などで、接合基板１Ｌの半導体膜ドナー基板１３Ｄの貼り合わせ面である主面１３ｎから所定の深さの位置に形成されているイオン注入領域１３ｉに注入されているイオンＩをガス化させて急激な体積膨張をさせることにより行なう。
このようにして、接合基板１Ｌの半導体膜ドナー基板１３Ｄの貼り合わせ面である主面１３ｎから内部に所定の深さまでの部分を半導体膜１３として残してそれ以外の半導体膜ドナー基板１３Ｄｒを除去することにより、支持基板１１と、支持基板１１の主面１１ｍ上に配置された接合膜１２と、接合膜１２の主面１２ｍ上に配置された半導体膜１３と、を含む複合基板１が得られる。
（２）切断法
次に、図４に示す切断法について以下に説明する。図４（Ａ）を参照して、支持基板１１と半導体膜ドナー基板１３Ｄとを貼り合わせて接合基板１Ｌを形成する工程は、支持基板１１の主面１１ｍ上に接合膜１２ａを形成するサブ工程（図４（Ａ１））と、半導体膜ドナー基板１３Ｄの主面１３ｎ上に接合膜１２ｂを形成するサブ工程（図４（Ａ２））と、支持基板１１の主面１１ｍ上に形成された接合膜１２ａと半導体膜ドナー基板１３Ｄの主面１３ｎ上に形成された接合膜１２ｂとを貼り合わせるサブ工程（図４（Ａ３））と、を含む。これらのサブ工程により、互いに貼り合わされた接合膜１２ａと接合膜１２ｂとが接合により一体化して接合膜１２が形成され、支持基板１１と、半導体膜ドナー基板１３Ｄとが、接合膜１２を介在させて接合されて、接合基板１Ｌが形成される。
次に、図４に示す切断法について以下に説明する。図４（Ａ）を参照して、支持基板１１と半導体膜ドナー基板１３Ｄとを貼り合わせて接合基板１Ｌを形成する工程は、支持基板１１の主面１１ｍ上に接合膜１２ａを形成するサブ工程（図４（Ａ１））と、半導体膜ドナー基板１３Ｄの主面１３ｎ上に接合膜１２ｂを形成するサブ工程（図４（Ａ２））と、支持基板１１の主面１１ｍ上に形成された接合膜１２ａと半導体膜ドナー基板１３Ｄの主面１３ｎ上に形成された接合膜１２ｂとを貼り合わせるサブ工程（図４（Ａ３））と、を含む。これらのサブ工程により、互いに貼り合わされた接合膜１２ａと接合膜１２ｂとが接合により一体化して接合膜１２が形成され、支持基板１１と、半導体膜ドナー基板１３Ｄとが、接合膜１２を介在させて接合されて、接合基板１Ｌが形成される。
図４（Ｂ）を参照して、接合基板１Ｌの半導体膜ドナー基板１３Ｄの貼り合わせ面である主面１３ｎから内部に所定の深さまでの部分を半導体膜１３として残してそれ以外の半導体膜ドナー基板１３Ｄｒを除去する工程は、接合基板１Ｌの半導体膜ドナー基板１３Ｄの貼り合わせ面である主面１３ｎから内部に所定の深さに位置する面で半導体膜ドナー基板１３Ｄを切断することにより行なう。半導体膜ドナー基板１３Ｄを切断する方法は、特に制限なく、ワイヤソー、内周刃、外周刃などが好適に用いられる。
このようにして、接合基板１Ｌの半導体膜ドナー基板１３Ｄの貼り合わせ面である主面１３ｎから内部に所定の深さまでの部分を半導体膜１３として残してそれ以外の半導体膜ドナー基板１３Ｄｒを除去することにより、支持基板１１と、支持基板１１の主面１１ｍ上に配置された接合膜１２と、接合膜１２の主面１２ｍ上に配置された半導体膜１３と、を含む複合基板１が得られる。
（３）減厚法
次に、図５に示す減厚法について以下に説明する。図５（Ａ）を参照して、支持基板１１と半導体膜ドナー基板１３Ｄとを貼り合わせて接合基板１Ｌを形成する工程は、支持基板１１の主面１１ｍ上に接合膜１２ａを形成するサブ工程（図５（Ａ１））と、半導体膜ドナー基板１３Ｄの主面１３ｎ上に接合膜１２ｂを形成するサブ工程（図５（Ａ２））と、支持基板１１の主面１１ｍ上に形成された接合膜１２ａと半導体膜ドナー基板１３Ｄの主面１３ｎ上に形成された接合膜１２ｂとを貼り合わせるサブ工程（図５（Ａ３））と、を含む。これらのサブ工程により、互いに貼り合わされた接合膜１２ａと接合膜１２ｂとが接合により一体化して接合膜１２が形成され、支持基板１１と、半導体膜ドナー基板１３Ｄとが、接合膜１２を介在させて接合されて、接合基板１Ｌが形成される。
次に、図５に示す減厚法について以下に説明する。図５（Ａ）を参照して、支持基板１１と半導体膜ドナー基板１３Ｄとを貼り合わせて接合基板１Ｌを形成する工程は、支持基板１１の主面１１ｍ上に接合膜１２ａを形成するサブ工程（図５（Ａ１））と、半導体膜ドナー基板１３Ｄの主面１３ｎ上に接合膜１２ｂを形成するサブ工程（図５（Ａ２））と、支持基板１１の主面１１ｍ上に形成された接合膜１２ａと半導体膜ドナー基板１３Ｄの主面１３ｎ上に形成された接合膜１２ｂとを貼り合わせるサブ工程（図５（Ａ３））と、を含む。これらのサブ工程により、互いに貼り合わされた接合膜１２ａと接合膜１２ｂとが接合により一体化して接合膜１２が形成され、支持基板１１と、半導体膜ドナー基板１３Ｄとが、接合膜１２を介在させて接合されて、接合基板１Ｌが形成される。
図５（Ｂ）を参照して、接合基板１Ｌの半導体膜ドナー基板１３Ｄの貼り合わせ面である主面１３ｎから内部に所定の深さまでの部分を半導体膜１３として残してそれ以外の半導体膜ドナー基板１３Ｄｒを除去する工程は、接合基板１Ｌの半導体膜ドナー基板１３Ｄの貼り合わせ面である主面１３ｎと反対側の主面１３ｍから研削、研磨およびエッチングの少なくともいずれかにより行なう。これにより、半導体膜ドナー基板１３Ｄの膜厚を減少させて所望の厚さの半導体膜１３が形成されるため、支持基板１１と、支持基板１１の主面１１ｍ上に配置された接合膜１２と、接合膜１２の主面上に配置された半導体膜１３と、を含む複合基板１が得られる。
ここで、半導体膜ドナー基板１３Ｄを研削する方法は、特に制限はなく、砥石による研削（平面研削）、ショット・ブラストなどが挙げられる。半導体膜ドナー基板１３Ｄを研磨する方法は、特に制限はなく、機械的研磨、ＣＭＰ（化学機械的研磨）などが挙げられる。半導体膜ドナー基板１３Ｄをエッチングする方法は、特に制限はなく、薬液によるウェットエッチング、ＲＩＥ（反応性イオンエッチング）などのドライエッチングなどが挙げられる。
［実施形態３：半導体ウエハの製造方法］
図６および図７を参照して、本実施形態の半導体ウエハ３の製造方法は、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属原子を含み、結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含む支持基板１１と、支持基板１１の主面１１ｍ側に配置されている半導体膜１３と、を含む複合基板１を準備する工程（図６（Ａ）および図７（Ａ））と、複合基板１の半導体膜１３上に少なくとも１層の半導体層２０を成長させることにより半導体層付複合基板２を形成する工程（図６（Ｂ）および図７（Ｂ））と、半導体層付複合基板２から支持基板１１を除去することにより半導体ウエハ３を形成する工程（図６（Ｃ）および図７（Ｃ））と、を含む。
図６および図７を参照して、本実施形態の半導体ウエハ３の製造方法は、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属原子を含み、結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含む支持基板１１と、支持基板１１の主面１１ｍ側に配置されている半導体膜１３と、を含む複合基板１を準備する工程（図６（Ａ）および図７（Ａ））と、複合基板１の半導体膜１３上に少なくとも１層の半導体層２０を成長させることにより半導体層付複合基板２を形成する工程（図６（Ｂ）および図７（Ｂ））と、半導体層付複合基板２から支持基板１１を除去することにより半導体ウエハ３を形成する工程（図６（Ｃ）および図７（Ｃ））と、を含む。
本実施形態の半導体ウエハ３の製造方法は、複合基板１の支持基板１１に含まれる０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子により、ムライト相、アルミナ相および任意にそれらの相以外の領域の少なくとも一部に形成されるアルカリ土類金属元素原子含有領域がアルカリ土類金属元素原子含有領域以外の領域に比べてエッチング、切断、研削および／または研磨がされやすく、特にエッチングされやすいことから、エッチング、切断、研削および／または研磨による支持基板１１の除去が容易であり、特にエッチングによる支持基板１１の除去が容易であるため、効率よく半導体ウエハを製造できる。
本実施形態にかかる半導体ウエハ３の製造方法において、支持基板１１とその主面１１ｍ側に配置された半導体膜１３とを含む複合基板１の半導体膜１３上に少なくとも１層の半導体層２０を成長させているときの反り量を低減することにより、高品質の半導体層２０を成長させる観点から、支持基板１１の線熱膨張係数は、５．０×１０-6℃-1以上６．５×１０-6℃-1以下が好ましく、５．５×１０-6℃-1以上６．２×１０-6℃-1以下がより好ましく、５．６×１０-6℃-1以上６．０×１０-6℃-1以下がさらに好ましい。特に、半導体膜１３および半導体層２０がＧａＮを含むＩＩＩ族窒化物半導体で形成されている場合は、ＧａＮのｃ軸に垂直な方向の線熱膨張係数が５．９×１０-6℃-1であることから、支持基板１１の線熱膨張係数は、５．０×１０-6℃-1以上６．５×１０-6℃-1以下が好ましく、５．５×１０-6℃-1以上６．２×１０-6℃-1以下がより好ましく、５．６×１０-6℃-1以上６．０×１０-6℃-1以下がさらに好ましい。
（複合基板を準備する工程）
図６（Ａ）および図７（Ａ）を参照して、複合基板１を準備する工程は、実施形態２の複合基板１の製造方法と同じであるため、ここでは繰り返さない。
図６（Ａ）および図７（Ａ）を参照して、複合基板１を準備する工程は、実施形態２の複合基板１の製造方法と同じであるため、ここでは繰り返さない。
（半導体層付複合基板を形成する工程）
図６（Ｂ）および図７（Ｂ）を参照して、半導体層付複合基板２を形成する工程は、複合基板１の半導体膜１３上に少なくとも１層の半導体層２０を成長させることにより行なう。少なくとも１層の半導体層２０を成長させる方法は、特に制限はなく、ＭＯＣＶＤ（有機金属化学気相堆積）法、スパッタ法、ＭＢＥ（分子線エピタキシ）法、ＰＬＤ（パルス・レーザ堆積）法、ＨＶＰＥ（ハイドライド気相エピタキシ）法、昇華法、フラックス法、高窒素圧溶液法などが好適に挙げられる。
図６（Ｂ）および図７（Ｂ）を参照して、半導体層付複合基板２を形成する工程は、複合基板１の半導体膜１３上に少なくとも１層の半導体層２０を成長させることにより行なう。少なくとも１層の半導体層２０を成長させる方法は、特に制限はなく、ＭＯＣＶＤ（有機金属化学気相堆積）法、スパッタ法、ＭＢＥ（分子線エピタキシ）法、ＰＬＤ（パルス・レーザ堆積）法、ＨＶＰＥ（ハイドライド気相エピタキシ）法、昇華法、フラックス法、高窒素圧溶液法などが好適に挙げられる。
複合基板１の半導体膜１３上に成長させる少なくとも１層の半導体層２０は、品質のよい半導体層２０を成長させる観点から、半導体層２０は、半導体膜１３に比べて、化学組成、結晶構造および格子定数が近似することが好ましく、同一であることがより好ましい。ここで、化学組成が近似するとは、構成元素の少なくとも一つが同一ではないが、異なる元素が同族の元素であることをいう。化学組成が同一とは、構成元素および構成比が同一であることをいう。また、結晶構造および格子定数が近似とは、半導体膜１３上に半導体層２０をエピタキシャル成長させることができる程度に近似していることをいう。
また、成長させる半導体層２０の結晶品質を向上させる観点から、複合基板１の半導体膜１３の主面１３ｍ上に少なくとも半導体層２０を成長させる工程は、半導体膜１３の主面１３ｍ上に半導体バッファ層２１を成長させるサブ工程と、半導体バッファ層２１の主面２１ｍ上に半導体結晶層２３を成長させるサブ工程と、を含むことが好ましい。ここで、半導体バッファ層２１とは、半導体結晶層２３に比べて低い温度で成長される結晶性が低いまたは非晶質（アモルファス）の層をいう。
このようにして、複合基板１の半導体膜１３上に少なくとも１層の半導体層２０が配置された半導体層付複合基板２が得られる。
（半導体ウエハを形成する工程）
図６（Ｃ）および図７（Ｃ）を参照して、半導体ウエハ３を得る工程は、半導体層付複合基板２から支持基板１１を除去することにより行なわれる。支持基板１１を除去する方法は、特に制限はないが、支持基板１１を効率的に除去する観点から、支持基板１１をエッチングにより溶解させて除去する方法、支持基板１１を切断、研削および／または研磨により除去する方法が好ましい。ここで、図６（Ｃ）は、支持基板１１をエッチング、研削、および／または研磨により除去することを示し、図７（Ｃ）は、支持基板１１を切断により除去することを示す。
図６（Ｃ）および図７（Ｃ）を参照して、半導体ウエハ３を得る工程は、半導体層付複合基板２から支持基板１１を除去することにより行なわれる。支持基板１１を除去する方法は、特に制限はないが、支持基板１１を効率的に除去する観点から、支持基板１１をエッチングにより溶解させて除去する方法、支持基板１１を切断、研削および／または研磨により除去する方法が好ましい。ここで、図６（Ｃ）は、支持基板１１をエッチング、研削、および／または研磨により除去することを示し、図７（Ｃ）は、支持基板１１を切断により除去することを示す。
支持基板１１をエッチングにより溶解させて除去する方法としては、たとえば、フッ化水素酸水溶液中に浸漬させる方法などがある。支持基板１１を切断により除去する方法としては、たとえば、ワイヤーソー、ダイシングソー、マルチブレードソー、内周刃（インナーソー）、外周刃（スライサー）、レーザーカッターなどを用いる方法などがある。支持基板１１を研削により除去する方法としては、たとえば、グラインダー（研削機）、ショットブラスト、レーザーアブレーションなどを用いる方法などがある。支持基板１１を研磨により除去する方法としては、機械研磨、ＣＭＰ（化学機械的研磨）などの方法などがある。
半導体層付複合基板２の複合基板１の支持基板１１は、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属原子を含み、結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含むことにより、ムライト相、アルミナ相および任意にそれらの相以外の領域の少なくとも一部に形成されるアルカリ土類金属元素原子含有領域がアルカリ土類金属元素原子含有領域以外の領域に比べてエッチング、切断、研削および／または研磨がされやすく、特にエッチングされやすい。このため、支持基板１１は、エッチング、切断、研削、および／または研磨により容易に除去され、特にエッチングにより容易に除去される。
また、複合基板１が支持基板１１と半導体膜１３との間に介在する接合膜１２を含む場合であっても、かかる接合膜１２は、支持基板１１のエッチング、切断、研削、および／または研磨による除去に伴い、エッチング、切断、研削、および／または研磨により容易に除去される。ここで、図６（Ｃ）および図７（Ｄ）は、接合膜１２をエッチング、研削、および／または研磨により除去することを示す。なお、必要に応じて、半導体膜１３も、さらに、エッチング、切断、研削、および／または研磨により除去できる。このようにして、少なくとも半導体層２０を含む半導体ウエハ３が得られる。
また、支持基板１１は、支持基板１１のエッチング時間を短縮することにより除去効率を高める観点から、支持基板の一部を切断、研削および／または研磨することにより支持基板１１の厚さを小さくした後、エッチングすることにより除去してもよい。
（実施例１）
１．支持基板の作製
所定の化学量論比のムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）粉末、アルミナ（Ａｌ2Ｏ3）粉末、およびカルシウム（Ｃａ）粉末を出発原料として、酸素雰囲気中１５５０℃２０００気圧でＨＩＰ（熱間等方圧プレス）焼結することにより、表１に示すＣａ、ムライト相およびアルミナ相を含有する８種類の焼結体ＡＲ１、Ａ１〜Ａ６、ＡＲ２を形成した。ムライト相およびアルミナ相の同定および含有量の分析は、ＸＲＤ法により行なった。Ｃａの同定および含有量の分析は、ＧＤＭＳ法により行なった。
１．支持基板の作製
所定の化学量論比のムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）粉末、アルミナ（Ａｌ2Ｏ3）粉末、およびカルシウム（Ｃａ）粉末を出発原料として、酸素雰囲気中１５５０℃２０００気圧でＨＩＰ（熱間等方圧プレス）焼結することにより、表１に示すＣａ、ムライト相およびアルミナ相を含有する８種類の焼結体ＡＲ１、Ａ１〜Ａ６、ＡＲ２を形成した。ムライト相およびアルミナ相の同定および含有量の分析は、ＸＲＤ法により行なった。Ｃａの同定および含有量の分析は、ＧＤＭＳ法により行なった。
次に、得られた８種類の焼結体のそれぞれから、直径４インチ（１０．１６ｃｍ）の基板を切り出し、両主面を研磨することにより両主面が鏡面化（本願においては、ＪＩＳ Ｂ０６０１：２０１３に規定する算術平均粗さＲａが１ｎｍ以下の状態にすることをいう、以下同じ。）された厚さが５００μｍである８種類の支持基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２を得た。
２．複合基板の作製
図３（Ａ）中の（Ａ１）を参照して、支持基板１１である支持基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２のそれぞれの主面１１ｍ上に厚さ５００ｎｍのＳｉＯ2膜をＣＶＤ法により成膜した。次いで、かかる支持基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２のそれぞれの主面１１ｍ上の厚さ５００ｎｍのＳｉＯ2膜を研磨することにより、厚さ４００ｎｍのＳｉＯ2膜だけ残存させて、主面１２ａｍが鏡面化された接合膜１２ａを形成した。
図３（Ａ）中の（Ａ１）を参照して、支持基板１１である支持基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２のそれぞれの主面１１ｍ上に厚さ５００ｎｍのＳｉＯ2膜をＣＶＤ法により成膜した。次いで、かかる支持基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２のそれぞれの主面１１ｍ上の厚さ５００ｎｍのＳｉＯ2膜を研磨することにより、厚さ４００ｎｍのＳｉＯ2膜だけ残存させて、主面１２ａｍが鏡面化された接合膜１２ａを形成した。
また、図３（Ａ）中の（Ａ２）を参照して、半導体膜ドナー基板１３Ｄとして、ＨＶＰＥ法により成長させた直径４インチ（１０．１６ｃｍ）で厚さが１ｍｍのＧａＮ基板を準備した。かかる半導体膜ドナー基板１３ＤのＮ原子面である（０００−１）面側の主面１３ｎ上に、厚さ５００ｎｍのＳｉＯ2膜をＣＶＤ法により成膜した。次いで、半導体膜ドナー基板１３ＤのＳｉＯ2膜が成膜された側から水素のイオンＩを注入して、半導体膜ドナー基板１３Ｄの主面１３ｎから内部に０．３μｍの深さの位置の面にイオン注入領域１３ｉを形成した。次いで、上記の厚さ５００ｎｍのＳｉＯ2膜を研磨することにより、厚さ４００ｎｍのＳｉＯ2膜だけ残存させて、主面１２ｂｎが鏡面化された接合膜１２ｂを形成した。
次に、図３（Ａ）中の（Ａ３）を参照して、支持基板１１である支持基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２のそれぞれに形成された接合膜１２ａの主面１２ａｍおよび半導体膜ドナー基板１３ＤであるＧａＮ基板上に形成された接合膜１２ｂの主面１２ｂｎをアルゴンプラズマにより清浄化および活性化させた後、接合膜１２ａの主面１２ａｍと接合膜１２ｂの主面１２ｂｎとを貼り合わせて、窒素雰囲気下３００℃で２時間熱処理した。このようにして、支持基板１１とイオン注入領域１３ｉが形成された半導体膜ドナー基板１３Ｄとが接合膜１２を介在させて貼り合わされた接合基板１Ｌが得られた。
次に、図３（Ｂ）を参照して、接合基板１Ｌをさらに８００℃に加熱することにより、半導体膜ドナー基板１３Ｄのイオン注入領域１３ｉの水素のイオンＩをガス化させて急激な体積膨張をさせ、半導体膜ドナー基板１３Ｄをイオン注入領域１３ｉで分離した。次いで、分離面を研磨により鏡面化した。
こうして、図６（Ａ）に示すような支持基板１１である支持基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２のそれぞれの主面１１ｍ側に半導体膜１３である主面１３ｍが鏡面化された厚さ０．２μｍのＧａＮ膜が配置された複合基板１である複合基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２が得られた。
３．半導体層の形成
図６（Ｂ）を参照して、複合基板１である複合基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２の半導体膜１３であるＧａＮ膜の主面１３ｍ（かかる主面はＧａ原子面である（０００１）面である。）上に、それぞれＭＯＣＶＤ法により半導体層２０としてＧａＮ層を成長させた。かかる半導体層２０の成長においては、まず、５００℃で、半導体バッファ層２１として厚さ０．１μｍのＧａＮバッファ層を成長させ、次いで、１０５０℃で、半導体結晶層２３として厚さ５μｍのＧａＮ結晶層を成長させた。こうして、半導体層付複合基板２である８種類の半導体層付複合基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２が得られた。得られた半導体層付複合基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２の半導体層２０側の反り形状および反り量を、フラットネステスタ（ＣｏｒｎｉｎｇＴｒｏｐｅｌ社製ＦｌａｔＭａｓｔｅｒ ＦＭ２００）を用いて測定して、表１にまとめた。
図６（Ｂ）を参照して、複合基板１である複合基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２の半導体膜１３であるＧａＮ膜の主面１３ｍ（かかる主面はＧａ原子面である（０００１）面である。）上に、それぞれＭＯＣＶＤ法により半導体層２０としてＧａＮ層を成長させた。かかる半導体層２０の成長においては、まず、５００℃で、半導体バッファ層２１として厚さ０．１μｍのＧａＮバッファ層を成長させ、次いで、１０５０℃で、半導体結晶層２３として厚さ５μｍのＧａＮ結晶層を成長させた。こうして、半導体層付複合基板２である８種類の半導体層付複合基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２が得られた。得られた半導体層付複合基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２の半導体層２０側の反り形状および反り量を、フラットネステスタ（ＣｏｒｎｉｎｇＴｒｏｐｅｌ社製ＦｌａｔＭａｓｔｅｒ ＦＭ２００）を用いて測定して、表１にまとめた。
４．支持基板の除去
図６（Ｃ）を参照して、得られた半導体層付複合基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２を室温（２５℃）で５０質量％のフッ化水素酸水溶液中に浸漬することにより、支持基板１１および接合膜１２をエッチングにより除去して８種類の半導体ウエハＡＲ１、Ａ１〜Ａ６、ＡＲ２が得られた。半導体層付複合基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２について、それぞれの支持基板１１の除去時間を表１にまとめた。
図６（Ｃ）を参照して、得られた半導体層付複合基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２を室温（２５℃）で５０質量％のフッ化水素酸水溶液中に浸漬することにより、支持基板１１および接合膜１２をエッチングにより除去して８種類の半導体ウエハＡＲ１、Ａ１〜Ａ６、ＡＲ２が得られた。半導体層付複合基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２について、それぞれの支持基板１１の除去時間を表１にまとめた。
このようにして、半導体膜１３であるＧａＮ膜上に、半導体層２０として半導体バッファ層２１である厚さ０．１μｍのＧａＮバッファ層および半導体結晶層２３である厚さ５μｍのＧａＮ結晶層が形成された半導体ウエハ３である８種類の半導体ウエハＡＲ１、Ａ１〜Ａ６、ＡＲ２が得られた。ここで、得られた半導体ウエハＡＲ１、Ａ１〜Ａ６、ＡＲ２においても、上記の測定方法により、反りが認められ、それらの反り形状および反り量は、半導体層付複合基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２の反り形状および反り量にそれぞれ対応していた。表１に、支持基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２中のＣａ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＡＲ１、Ａ１〜Ａ６、ＡＲ２の除去時間をまとめた。
（実施例２）
支持基板の作製において、焼結体を形成するための焼結温度を１６００℃としたこと以外は、実施例１と同様にして、支持基板ＢＲ１、Ｂ１〜Ｂ６、ＢＲ２、複合基板ＢＲ１、Ｂ１〜Ｂ６、ＢＲ２、半導体層付複合基板ＢＲ１、Ｂ１〜Ｂ６、ＢＲ２、および半導体ウエハＢＲ１、Ｂ１〜Ｂ６、ＢＲ２を順次形成した。表２に、支持基板ＢＲ１、Ｂ１〜Ｂ６、ＢＲ２中のＣａ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＢＲ１、Ｂ１〜Ｂ６、ＢＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＢＲ１、Ｂ１〜Ｂ６、ＢＲ２の除去時間をまとめた。
支持基板の作製において、焼結体を形成するための焼結温度を１６００℃としたこと以外は、実施例１と同様にして、支持基板ＢＲ１、Ｂ１〜Ｂ６、ＢＲ２、複合基板ＢＲ１、Ｂ１〜Ｂ６、ＢＲ２、半導体層付複合基板ＢＲ１、Ｂ１〜Ｂ６、ＢＲ２、および半導体ウエハＢＲ１、Ｂ１〜Ｂ６、ＢＲ２を順次形成した。表２に、支持基板ＢＲ１、Ｂ１〜Ｂ６、ＢＲ２中のＣａ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＢＲ１、Ｂ１〜Ｂ６、ＢＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＢＲ１、Ｂ１〜Ｂ６、ＢＲ２の除去時間をまとめた。
（実施例３）
支持基板の作製において、焼結体を形成するための焼結温度を１６５０℃としたこと以外は、実施例１と同様にして、支持基板ＣＲ１、Ｃ１〜Ｃ６、ＣＲ２、複合基板ＣＲ１、Ｃ１〜Ｃ６、ＣＲ２、半導体層付複合基板ＣＲ１、Ｃ１〜Ｃ６、ＣＲ２、および半導体ウエハＣＲ１、Ｃ１〜Ｃ６、ＣＲ２を順次形成した。表３に、支持基板ＣＲ１、Ｃ１〜Ｃ６、ＣＲ２中のＣａ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＣＲ１、Ｃ１〜Ｃ６、ＣＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＣＲ１、Ｃ１〜Ｃ６、ＣＲ２の除去時間をまとめた。
支持基板の作製において、焼結体を形成するための焼結温度を１６５０℃としたこと以外は、実施例１と同様にして、支持基板ＣＲ１、Ｃ１〜Ｃ６、ＣＲ２、複合基板ＣＲ１、Ｃ１〜Ｃ６、ＣＲ２、半導体層付複合基板ＣＲ１、Ｃ１〜Ｃ６、ＣＲ２、および半導体ウエハＣＲ１、Ｃ１〜Ｃ６、ＣＲ２を順次形成した。表３に、支持基板ＣＲ１、Ｃ１〜Ｃ６、ＣＲ２中のＣａ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＣＲ１、Ｃ１〜Ｃ６、ＣＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＣＲ１、Ｃ１〜Ｃ６、ＣＲ２の除去時間をまとめた。
（実施例４）
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてストロンチウム（Ｓｒ）粉末を用いたこと以外は、実施例１と同様にして、支持基板ＤＲ１、Ｄ１〜Ｄ６、ＤＲ２、複合基板ＤＲ１、Ｄ１〜Ｄ６、ＤＲ２、半導体層付複合基板ＤＲ１、Ｄ１〜Ｄ６、ＤＲ２、および半導体ウエハＤＲ１、Ｄ１〜Ｄ６、ＤＲ２を順次形成した。表４に、支持基板ＤＲ１、Ｄ１〜Ｄ６、ＤＲ２中のＳｒ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＤＲ１、Ｄ１〜Ｄ６、ＤＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＤＲ１、Ｄ１〜Ｄ６、ＤＲ２の除去時間をまとめた。
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてストロンチウム（Ｓｒ）粉末を用いたこと以外は、実施例１と同様にして、支持基板ＤＲ１、Ｄ１〜Ｄ６、ＤＲ２、複合基板ＤＲ１、Ｄ１〜Ｄ６、ＤＲ２、半導体層付複合基板ＤＲ１、Ｄ１〜Ｄ６、ＤＲ２、および半導体ウエハＤＲ１、Ｄ１〜Ｄ６、ＤＲ２を順次形成した。表４に、支持基板ＤＲ１、Ｄ１〜Ｄ６、ＤＲ２中のＳｒ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＤＲ１、Ｄ１〜Ｄ６、ＤＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＤＲ１、Ｄ１〜Ｄ６、ＤＲ２の除去時間をまとめた。
（実施例５）
支持基板の作製において、焼結体を形成するための焼結温度を１６００℃としたこと以外は、実施例４と同様にして、支持基板ＥＲ１、Ｅ１〜Ｅ６、ＥＲ２、複合基板ＥＲ１、Ｅ１〜Ｅ６、ＥＲ２、半導体層付複合基板ＥＲ１、Ｅ１〜Ｅ６、ＥＲ２、および半導体ウエハＥＲ１、Ｅ１〜Ｅ６、ＥＲ２を順次形成した。表５に、支持基板ＥＲ１、Ｅ１〜Ｅ６、ＥＲ２中のＳｒ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＥＲ１、Ｅ１〜Ｅ６、ＥＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＥＲ１、Ｅ１〜Ｅ６、ＥＲ２の除去時間をまとめた。
支持基板の作製において、焼結体を形成するための焼結温度を１６００℃としたこと以外は、実施例４と同様にして、支持基板ＥＲ１、Ｅ１〜Ｅ６、ＥＲ２、複合基板ＥＲ１、Ｅ１〜Ｅ６、ＥＲ２、半導体層付複合基板ＥＲ１、Ｅ１〜Ｅ６、ＥＲ２、および半導体ウエハＥＲ１、Ｅ１〜Ｅ６、ＥＲ２を順次形成した。表５に、支持基板ＥＲ１、Ｅ１〜Ｅ６、ＥＲ２中のＳｒ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＥＲ１、Ｅ１〜Ｅ６、ＥＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＥＲ１、Ｅ１〜Ｅ６、ＥＲ２の除去時間をまとめた。
（実施例６）
支持基板の作製において、焼結体を形成するための焼結温度を１６５０℃としたこと以外は、実施例４と同様にして、支持基板ＦＲ１、Ｆ１〜Ｆ６、ＦＲ２、複合基板ＦＲ１、Ｆ１〜Ｆ６、ＦＲ２、半導体層付複合基板ＦＲ１、Ｆ１〜Ｆ６、ＦＲ２、および半導体ウエハＦＲ１、Ｆ１〜Ｆ６、ＦＲ２を順次形成した。表６に、支持基板ＦＲ１、Ｆ１〜Ｆ６、ＦＲ２中のＳｒ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＦＲ１、Ｆ１〜Ｆ６、ＦＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＦＲ１、Ｆ１〜Ｆ６、ＦＲ２の除去時間をまとめた。
支持基板の作製において、焼結体を形成するための焼結温度を１６５０℃としたこと以外は、実施例４と同様にして、支持基板ＦＲ１、Ｆ１〜Ｆ６、ＦＲ２、複合基板ＦＲ１、Ｆ１〜Ｆ６、ＦＲ２、半導体層付複合基板ＦＲ１、Ｆ１〜Ｆ６、ＦＲ２、および半導体ウエハＦＲ１、Ｆ１〜Ｆ６、ＦＲ２を順次形成した。表６に、支持基板ＦＲ１、Ｆ１〜Ｆ６、ＦＲ２中のＳｒ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＦＲ１、Ｆ１〜Ｆ６、ＦＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＦＲ１、Ｆ１〜Ｆ６、ＦＲ２の除去時間をまとめた。
（実施例７）
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてバリウム（Ｂａ）粉末を用いたこと以外は、実施例１と同様にして、支持基板ＧＲ１、Ｇ１〜Ｇ６、ＧＲ２、複合基板ＧＲ１、Ｇ１〜Ｇ６、ＧＲ２、半導体層付複合基板ＧＲ１、Ｇ１〜Ｇ６、ＧＲ２、および半導体ウエハＧＲ１、Ｇ１〜Ｇ６、ＧＲ２を順次形成した。表７に、支持基板ＧＲ１、Ｇ１〜Ｇ６、ＧＲ２中のＢａ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＧＲ１、Ｇ１〜Ｇ６、ＧＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＧＲ１、Ｇ１〜Ｇ６、ＧＲ２の除去時間をまとめた。
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてバリウム（Ｂａ）粉末を用いたこと以外は、実施例１と同様にして、支持基板ＧＲ１、Ｇ１〜Ｇ６、ＧＲ２、複合基板ＧＲ１、Ｇ１〜Ｇ６、ＧＲ２、半導体層付複合基板ＧＲ１、Ｇ１〜Ｇ６、ＧＲ２、および半導体ウエハＧＲ１、Ｇ１〜Ｇ６、ＧＲ２を順次形成した。表７に、支持基板ＧＲ１、Ｇ１〜Ｇ６、ＧＲ２中のＢａ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＧＲ１、Ｇ１〜Ｇ６、ＧＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＧＲ１、Ｇ１〜Ｇ６、ＧＲ２の除去時間をまとめた。
（実施例８）
支持基板の作製において、焼結体を形成するための焼結温度を１６００℃としたこと以外は、実施例７と同様にして、支持基板ＨＲ１、Ｈ１〜Ｈ６、ＨＲ２、複合基板ＨＲ１、Ｈ１〜Ｈ６、ＨＲ２、半導体層付複合基板ＨＲ１、Ｈ１〜Ｈ６、ＨＲ２、および半導体ウエハＨＲ１、Ｈ１〜Ｈ６、ＨＲ２を順次形成した。表８に、支持基板ＨＲ１、Ｈ１〜Ｈ６、ＨＲ２中のＢａ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＨＲ１、Ｈ１〜Ｈ６、ＨＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＨＲ１、Ｈ１〜Ｈ６、ＨＲ２の除去時間をまとめた。
支持基板の作製において、焼結体を形成するための焼結温度を１６００℃としたこと以外は、実施例７と同様にして、支持基板ＨＲ１、Ｈ１〜Ｈ６、ＨＲ２、複合基板ＨＲ１、Ｈ１〜Ｈ６、ＨＲ２、半導体層付複合基板ＨＲ１、Ｈ１〜Ｈ６、ＨＲ２、および半導体ウエハＨＲ１、Ｈ１〜Ｈ６、ＨＲ２を順次形成した。表８に、支持基板ＨＲ１、Ｈ１〜Ｈ６、ＨＲ２中のＢａ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＨＲ１、Ｈ１〜Ｈ６、ＨＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＨＲ１、Ｈ１〜Ｈ６、ＨＲ２の除去時間をまとめた。
（実施例９）
支持基板の作製において、焼結体を形成するための焼結温度を１６５０℃としたこと以外は、実施例７と同様にして、支持基板ＩＲ１、Ｉ１〜Ｉ６、ＩＲ２、複合基板ＩＲ１、Ｉ１〜Ｉ６、ＩＲ２、半導体層付複合基板ＩＲ１、Ｉ１〜Ｉ６、ＩＲ２、および半導体ウエハＩＲ１、Ｉ１〜Ｉ６、ＩＲ２を順次形成した。表９に、支持基板ＩＲ１、Ｉ１〜Ｉ６、ＩＲ２中のＢａ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＩＲ１、Ｉ１〜Ｉ６、ＩＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＩＲ１、Ｉ１〜Ｉ６、ＩＲ２の除去時間をまとめた。
支持基板の作製において、焼結体を形成するための焼結温度を１６５０℃としたこと以外は、実施例７と同様にして、支持基板ＩＲ１、Ｉ１〜Ｉ６、ＩＲ２、複合基板ＩＲ１、Ｉ１〜Ｉ６、ＩＲ２、半導体層付複合基板ＩＲ１、Ｉ１〜Ｉ６、ＩＲ２、および半導体ウエハＩＲ１、Ｉ１〜Ｉ６、ＩＲ２を順次形成した。表９に、支持基板ＩＲ１、Ｉ１〜Ｉ６、ＩＲ２中のＢａ、ムライト相およびアルミナ相の含有量、半導体層付複合基板ＩＲ１、Ｉ１〜Ｉ６、ＩＲ２の半導体層側の反り形状および反り量、ならびに支持基板ＩＲ１、Ｉ１〜Ｉ６、ＩＲ２の除去時間をまとめた。
表１〜表９から明らかなように、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子を含み、結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含む支持基板と、かかる支持基板の主面側に配置されている半導体膜と、を含む複合基板を用いることにより、支持基板の除去時間が短くできるため、効率よく反りが少なく品質の高い半導体ウエハを製造できた。
また、表１〜表９を対比すると、支持基板のアルカリ土類金属元素原子の含有量が多いほど、支持基板の焼結温度が高いほど、支持基板の除去時間が短くなることがわかった。
（実施例１０）
１．支持基板の作製
所定の化学量論比のムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）粉末、アルミナ（Ａｌ2Ｏ3）粉末、およびカルシウム（Ｃａ）粉末を出発原料として、酸素雰囲気中１６００℃２０００気圧でＨＩＰ（熱間等方圧プレス）焼結することにより、表１０に示すＣａ、ムライト相およびアルミナ相を含有する１２種類の焼結体Ｊ１〜Ｊ１２を形成した。ムライト相およびアルミナ相の同定および含有量の分析は、ＸＲＤ法により行なった。Ｃａの同定および含有量の分析は、ＧＤＭＳ法により行なった。次に、得られた１２種類の焼結体のそれぞれから、実施例１と同様にして、１２種類の支持基板Ｊ１〜Ｊ１２を形成した。
１．支持基板の作製
所定の化学量論比のムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）粉末、アルミナ（Ａｌ2Ｏ3）粉末、およびカルシウム（Ｃａ）粉末を出発原料として、酸素雰囲気中１６００℃２０００気圧でＨＩＰ（熱間等方圧プレス）焼結することにより、表１０に示すＣａ、ムライト相およびアルミナ相を含有する１２種類の焼結体Ｊ１〜Ｊ１２を形成した。ムライト相およびアルミナ相の同定および含有量の分析は、ＸＲＤ法により行なった。Ｃａの同定および含有量の分析は、ＧＤＭＳ法により行なった。次に、得られた１２種類の焼結体のそれぞれから、実施例１と同様にして、１２種類の支持基板Ｊ１〜Ｊ１２を形成した。
２．複合基板の作製
次に、得られた１２種類の支持基板Ｊ１〜Ｊ１２のそれぞれから、実施例１と同様にして、支持基板Ｊ１〜Ｊ１２のそれぞれの主面側に半導体膜である主面が鏡面化された厚さ０．２μｍのＧａＮ膜が配置された１２種類の複合基板Ｊ１〜Ｊ１２を形成した。
次に、得られた１２種類の支持基板Ｊ１〜Ｊ１２のそれぞれから、実施例１と同様にして、支持基板Ｊ１〜Ｊ１２のそれぞれの主面側に半導体膜である主面が鏡面化された厚さ０．２μｍのＧａＮ膜が配置された１２種類の複合基板Ｊ１〜Ｊ１２を形成した。
３．半導体層の形成
次に、得られた１２種類の複合基板Ｊ１〜Ｊ１２の半導体膜であるＧａＮ膜の主面上に、それぞれＭＯＣＶＤ法により半導体層としてＧａＮ層を成長させた。かかる半導体層の成長においては、まず、５００℃で、半導体バッファ層として厚さ０．１μｍのＧａＮバッファ層を成長させ、次いで、１０５０℃で、半導体結晶層として厚さ５μｍのＧａＮ結晶層を成長させた。半導体層（半導体バッファ層および半導体結晶層）を成長させているとき（すなわち成長中）の複合基板Ｊ１〜Ｊ１２の半導体層成長側の反り形状および反り量を、その場観察モニター（大陽日酸社製レーザ反射式その場観察モニター装置に装着されたＬａｙＴｅｃ社製ＥｐｉＣｕｒｖｅ）により測定した。こうして、１２種類の半導体層付複合基板Ｊ１〜Ｊ１２が得られた。
次に、得られた１２種類の複合基板Ｊ１〜Ｊ１２の半導体膜であるＧａＮ膜の主面上に、それぞれＭＯＣＶＤ法により半導体層としてＧａＮ層を成長させた。かかる半導体層の成長においては、まず、５００℃で、半導体バッファ層として厚さ０．１μｍのＧａＮバッファ層を成長させ、次いで、１０５０℃で、半導体結晶層として厚さ５μｍのＧａＮ結晶層を成長させた。半導体層（半導体バッファ層および半導体結晶層）を成長させているとき（すなわち成長中）の複合基板Ｊ１〜Ｊ１２の半導体層成長側の反り形状および反り量を、その場観察モニター（大陽日酸社製レーザ反射式その場観察モニター装置に装着されたＬａｙＴｅｃ社製ＥｐｉＣｕｒｖｅ）により測定した。こうして、１２種類の半導体層付複合基板Ｊ１〜Ｊ１２が得られた。
４．支持基板の除去
得られた半導体層付複合基板Ｊ１〜Ｊ１２の支持基板を研削によりその厚さを５００μｍから１００μｍに薄くした後、室温（２５℃）で５０質量％のフッ化水素酸水溶液中に３０分間浸漬することにより、支持基板および接合膜をエッチングにより除去して、半導体膜であるＧａＮ膜上に半導体層として半導体バッファ層である厚さ０．１μｍのＧａＮバッファ層および半導体結晶層である厚さ５μｍのＧａＮ結晶層が形成された１２種類の半導体ウエハＪ１〜Ｊ１２が得られた。ここで、得られた半導体ウエハＪ１〜Ｊ１２においても、実施例１に記載の測定方法により、反りが認められ、それらの反り形状および反り量は、半導体層成長中の複合基板Ｊ１〜Ｊ１２の反り形状および反り量にそれぞれ対応していた。
得られた半導体層付複合基板Ｊ１〜Ｊ１２の支持基板を研削によりその厚さを５００μｍから１００μｍに薄くした後、室温（２５℃）で５０質量％のフッ化水素酸水溶液中に３０分間浸漬することにより、支持基板および接合膜をエッチングにより除去して、半導体膜であるＧａＮ膜上に半導体層として半導体バッファ層である厚さ０．１μｍのＧａＮバッファ層および半導体結晶層である厚さ５μｍのＧａＮ結晶層が形成された１２種類の半導体ウエハＪ１〜Ｊ１２が得られた。ここで、得られた半導体ウエハＪ１〜Ｊ１２においても、実施例１に記載の測定方法により、反りが認められ、それらの反り形状および反り量は、半導体層成長中の複合基板Ｊ１〜Ｊ１２の反り形状および反り量にそれぞれ対応していた。
表１０に、支持基板Ｊ１〜Ｊ１２中のＣａ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｊ１〜Ｊ１２の半導体層成長側の反り形状および反り量をまとめた。
（実施例１１）
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてストロンチウム（Ｓｒ）粉末を用いたこと以外は、実施例１０と同様にして、支持基板Ｋ１〜Ｋ１２、複合基板Ｋ１〜Ｋ１２、半導体層付複合基板Ｋ１〜Ｋ１２、および半導体ウエハＫ１〜Ｋ１２を順次形成した。表１１に、支持基板Ｋ１〜Ｋ１２中のＳｒ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｋ１〜Ｋ１２の半導体層成長側の反り形状および反り量をまとめた。
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてストロンチウム（Ｓｒ）粉末を用いたこと以外は、実施例１０と同様にして、支持基板Ｋ１〜Ｋ１２、複合基板Ｋ１〜Ｋ１２、半導体層付複合基板Ｋ１〜Ｋ１２、および半導体ウエハＫ１〜Ｋ１２を順次形成した。表１１に、支持基板Ｋ１〜Ｋ１２中のＳｒ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｋ１〜Ｋ１２の半導体層成長側の反り形状および反り量をまとめた。
（実施例１２）
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてバリウム（Ｂａ）粉末を用いたこと以外は、実施例１０と同様にして、支持基板Ｌ１〜Ｌ１２、複合基板Ｌ１〜Ｌ１２、半導体層付複合基板Ｌ１〜Ｌ１２、および半導体ウエハＬ１〜Ｌ１２を順次形成した。表１２に、支持基板Ｌ１〜Ｌ１２中のＢａ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｌ１〜Ｌ１２の半導体層成長側の反り形状および反り量をまとめた。
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてバリウム（Ｂａ）粉末を用いたこと以外は、実施例１０と同様にして、支持基板Ｌ１〜Ｌ１２、複合基板Ｌ１〜Ｌ１２、半導体層付複合基板Ｌ１〜Ｌ１２、および半導体ウエハＬ１〜Ｌ１２を順次形成した。表１２に、支持基板Ｌ１〜Ｌ１２中のＢａ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｌ１〜Ｌ１２の半導体層成長側の反り形状および反り量をまとめた。
表１０〜表１２から明らかなように、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子を含み、結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含み、線熱膨張係数が５．０×１０-6℃-1以上６．５×１０-6℃-1以下である支持基板と、かかる支持基板の主面側に配置されている半導体膜と、を含む複合基板を用いることにより、半導体層の成長中の複合基板の反りを低減できるため、効率よく反りが少なく品質の高い半導体ウエハを製造できた。
（実施例１３）
１．支持基板の作製
所定の化学量論比のムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）粉末、アルミナ（Ａｌ2Ｏ3）粉末、およびカルシウム（Ｃａ）粉末を出発原料として、酸素雰囲気中１６００℃２０００気圧でＨＩＰ（熱間等方圧プレス）焼結することにより、表１３に示すＣａ、ムライト相およびアルミナ相を含有する１２種類の焼結体Ｍ１〜Ｍ１２を形成した。ムライト相およびアルミナ相の同定および含有量の分析は、ＸＲＤ法により行なった。Ｃａの同定および含有量の分析は、ＧＤＭＳ法により行なった。次に、得られた１２種類の焼結体のそれぞれから、実施例１と同様にして、１２種類の支持基板Ｍ１〜Ｍ１２を形成した。
１．支持基板の作製
所定の化学量論比のムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）粉末、アルミナ（Ａｌ2Ｏ3）粉末、およびカルシウム（Ｃａ）粉末を出発原料として、酸素雰囲気中１６００℃２０００気圧でＨＩＰ（熱間等方圧プレス）焼結することにより、表１３に示すＣａ、ムライト相およびアルミナ相を含有する１２種類の焼結体Ｍ１〜Ｍ１２を形成した。ムライト相およびアルミナ相の同定および含有量の分析は、ＸＲＤ法により行なった。Ｃａの同定および含有量の分析は、ＧＤＭＳ法により行なった。次に、得られた１２種類の焼結体のそれぞれから、実施例１と同様にして、１２種類の支持基板Ｍ１〜Ｍ１２を形成した。
２．複合基板の作製
図４（Ａ）中の（Ａ１）を参照して、支持基板１１である支持基板Ｍ１〜Ｍ１２のそれぞれの主面１１ｍ上に厚さ５００ｎｍのＳｉＯ2膜をＣＶＤ法により成膜した。次いで、かかる支持基板Ｍ１〜Ｍ１２のそれぞれの主面１１ｍ上の厚さ５００ｎｍのＳｉＯ2膜を研磨することにより、厚さ４００ｎｍのＳｉＯ2膜だけ残存させて、主面１２ａｍが鏡面化された接合膜１２ａを形成した。
図４（Ａ）中の（Ａ１）を参照して、支持基板１１である支持基板Ｍ１〜Ｍ１２のそれぞれの主面１１ｍ上に厚さ５００ｎｍのＳｉＯ2膜をＣＶＤ法により成膜した。次いで、かかる支持基板Ｍ１〜Ｍ１２のそれぞれの主面１１ｍ上の厚さ５００ｎｍのＳｉＯ2膜を研磨することにより、厚さ４００ｎｍのＳｉＯ2膜だけ残存させて、主面１２ａｍが鏡面化された接合膜１２ａを形成した。
また、図４（Ａ）中の（Ａ２）を参照して、半導体膜ドナー基板１３Ｄとして、ＨＶＰＥ法により成長させた直径４インチ（１０．１６ｃｍ）で厚さが１０ｍｍのＧａＮ基板を準備した。かかる半導体膜ドナー基板１３ＤのＮ原子面である（０００−１）面側の主面１３ｎ上に、厚さ５００ｎｍのＳｉＯ2膜をＣＶＤ法により成膜した。次いで、上記の厚さ５００ｎｍのＳｉＯ2膜を研磨することにより、厚さ４００ｎｍのＳｉＯ2膜だけ残存させて、主面１２ｂｎが鏡面化された接合膜１２ｂを形成した。
次に、図４（Ａ）中の（Ａ３）を参照して、支持基板１１である支持基板Ｍ１〜Ｍ１２のそれぞれに形成された接合膜１２ａの主面１２ａｍおよび半導体膜ドナー基板１３ＤであるＧａＮ基板上に形成された接合膜１２ｂの主面１２ｂｎをアルゴンプラズマにより清浄化および活性化させた後、接合膜１２ａの主面１２ａｍと接合膜１２ｂの主面１２ｂｎとを貼り合わせて、窒素雰囲気下３００℃で２時間熱処理した。このようにして、支持基板１１と半導体膜ドナー基板１３Ｄとが接合膜１２を介在させて貼り合わされた接合基板１Ｌが得られた。
次に、図４（Ｂ）を参照して、接合基板１Ｌの半導体膜ドナー基板１３Ｄを接合膜１２との貼り合わせ面から内部に１５０μｍの距離の深さに位置する面でワイヤーソーにより切断することにより、支持基板１１である支持基板Ｍ１〜Ｍ１２のそれぞれの主面１１ｍ側に半導体膜１３であるＧａＮ膜が配置された複合基板１である複合基板Ｍ１〜Ｍ１２が得られた。さらに、複合基板１の半導体膜１３を機械研磨およびＣＭＰ（化学機械的研磨）により主面をその算術平均粗さＲａが５ｎｍ以下に鏡面化して半導体膜１３の厚さを１００μｍとした。
こうして、図６（Ａ）に示すような支持基板１１である支持基板Ｍ１〜Ｍ１２のそれぞれの主面１１ｍ側に半導体膜１３である主面１３ｍが鏡面化された厚さ１００μｍのＧａＮ膜が配置された複合基板１である複合基板Ｍ１〜Ｍ１２が得られた。
３．半導体層の形成
次に、図６（Ｂ）を参照して、得られた１２種類の複合基板Ｍ１〜Ｍ１２の半導体膜１３であるＧａＮ膜の主面上に、それぞれＭＯＣＶＤ法により半導体層２０としてＧａＮ層を成長させた。かかる半導体層の成長においては、まず、５００℃で、半導体バッファ層２１として厚さ０．１μｍのＧａＮバッファ層を成長させ、次いで、１０５０℃で、半導体結晶層２３として厚さ５μｍのＧａＮ結晶層を成長させた。半導体層（半導体バッファ層および半導体結晶層）を成長させているとき（すなわち成長中）の複合基板Ｍ１〜Ｍ１２の半導体層成長側の反り形状および反り量を、その場観察モニター（大陽日酸社製レーザ反射式その場観察モニター装置に装着されたＬａｙＴｅｃ社製ＥｐｉＣｕｒｖｅ）により測定した。こうして、半導体層付複合基板２である１２種類の半導体層付複合基板Ｍ１〜Ｍ１２が得られた。
次に、図６（Ｂ）を参照して、得られた１２種類の複合基板Ｍ１〜Ｍ１２の半導体膜１３であるＧａＮ膜の主面上に、それぞれＭＯＣＶＤ法により半導体層２０としてＧａＮ層を成長させた。かかる半導体層の成長においては、まず、５００℃で、半導体バッファ層２１として厚さ０．１μｍのＧａＮバッファ層を成長させ、次いで、１０５０℃で、半導体結晶層２３として厚さ５μｍのＧａＮ結晶層を成長させた。半導体層（半導体バッファ層および半導体結晶層）を成長させているとき（すなわち成長中）の複合基板Ｍ１〜Ｍ１２の半導体層成長側の反り形状および反り量を、その場観察モニター（大陽日酸社製レーザ反射式その場観察モニター装置に装着されたＬａｙＴｅｃ社製ＥｐｉＣｕｒｖｅ）により測定した。こうして、半導体層付複合基板２である１２種類の半導体層付複合基板Ｍ１〜Ｍ１２が得られた。
４．支持基板の除去
次に、図６（Ｃ）を参照して、得られた半導体層付複合基板Ｍ１〜Ｍ１２の支持基板１１をグラインダーによる研削により除去した後、接合膜１２をＣＭＰ（化学機械的研磨）により除去して、半導体膜１３であるＧａＮ膜上に半導体層２０として半導体バッファ層２１である厚さ０．１μｍのＧａＮバッファ層および半導体結晶層２３である厚さ５μｍのＧａＮ結晶層が形成された半導体ウエハ３である１２種類の半導体ウエハＭ１〜Ｍ１２が得られた。ここで、得られた半導体ウエハＭ１〜Ｍ１２においても、実施例１に記載の測定方法により、反りが認められ、それらの反り形状および反り量は、半導体層成長中の複合基板Ｍ１〜Ｍ１２の反り形状および反り量にそれぞれ対応していた。
次に、図６（Ｃ）を参照して、得られた半導体層付複合基板Ｍ１〜Ｍ１２の支持基板１１をグラインダーによる研削により除去した後、接合膜１２をＣＭＰ（化学機械的研磨）により除去して、半導体膜１３であるＧａＮ膜上に半導体層２０として半導体バッファ層２１である厚さ０．１μｍのＧａＮバッファ層および半導体結晶層２３である厚さ５μｍのＧａＮ結晶層が形成された半導体ウエハ３である１２種類の半導体ウエハＭ１〜Ｍ１２が得られた。ここで、得られた半導体ウエハＭ１〜Ｍ１２においても、実施例１に記載の測定方法により、反りが認められ、それらの反り形状および反り量は、半導体層成長中の複合基板Ｍ１〜Ｍ１２の反り形状および反り量にそれぞれ対応していた。
表１３に、支持基板Ｍ１〜Ｍ１２中のＣａ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｍ１〜Ｍ１２の半導体層成長側の反り形状および反り量をまとめた。
（実施例１４）
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてストロンチウム（Ｓｒ）粉末を用いたこと以外は、実施例１３と同様にして、支持基板Ｎ１〜Ｎ１２、複合基板Ｎ１〜Ｎ１２、半導体層付複合基板Ｎ１〜Ｎ１２、および半導体ウエハＮ１〜Ｎ１２を順次形成した。表１４に、支持基板Ｎ１〜Ｎ１２中のＳｒ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｎ１〜Ｎ１２の半導体層成長側の反り形状および反り量をまとめた。
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてストロンチウム（Ｓｒ）粉末を用いたこと以外は、実施例１３と同様にして、支持基板Ｎ１〜Ｎ１２、複合基板Ｎ１〜Ｎ１２、半導体層付複合基板Ｎ１〜Ｎ１２、および半導体ウエハＮ１〜Ｎ１２を順次形成した。表１４に、支持基板Ｎ１〜Ｎ１２中のＳｒ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｎ１〜Ｎ１２の半導体層成長側の反り形状および反り量をまとめた。
（実施例１５）
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてバリウム（Ｂａ）粉末を用いたこと以外は、実施例１３と同様にして、支持基板Ｏ１〜Ｏ１２、複合基板Ｏ１〜Ｏ１２、半導体層付複合基板Ｏ１〜Ｏ１２、および半導体ウエハＯ１〜Ｏ１２を順次形成した。表１５に、支持基板Ｏ１〜Ｏ１２中のＢａ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｏ１〜Ｏ１２の半導体層成長側の反り形状および反り量をまとめた。
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてバリウム（Ｂａ）粉末を用いたこと以外は、実施例１３と同様にして、支持基板Ｏ１〜Ｏ１２、複合基板Ｏ１〜Ｏ１２、半導体層付複合基板Ｏ１〜Ｏ１２、および半導体ウエハＯ１〜Ｏ１２を順次形成した。表１５に、支持基板Ｏ１〜Ｏ１２中のＢａ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｏ１〜Ｏ１２の半導体層成長側の反り形状および反り量をまとめた。
表１３〜表１５から明らかなように、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子を含み、結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含み、線熱膨張係数が５．０×１０-6℃-1以上６．５×１０-6℃-1以下である支持基板と、かかる支持基板の主面側に配置されている半導体膜と、を含む複合基板を用いることにより、半導体層の成長中の複合基板の反りを低減できるため、効率よく反りが少なく品質の高い半導体ウエハを製造できた。
（実施例１６）
１．支持基板の作製
所定の化学量論比のムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）粉末、アルミナ（Ａｌ2Ｏ3）粉末、およびカルシウム（Ｃａ）粉末を出発原料として、酸素雰囲気中１６００℃２０００気圧でＨＩＰ（熱間等方圧プレス）焼結することにより、表１６に示すＣａ、ムライト相およびアルミナ相を含有する１２種類の焼結体Ｐ１〜Ｐ１２を形成した。ムライト相およびアルミナ相の同定および含有量の分析は、ＸＲＤ法により行なった。Ｃａの同定および含有量の分析は、ＧＤＭＳ法により行なった。次に、得られた１２種類の焼結体のそれぞれから、実施例１と同様にして、１２種類の支持基板Ｐ１〜Ｐ１２を形成した。
１．支持基板の作製
所定の化学量論比のムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）粉末、アルミナ（Ａｌ2Ｏ3）粉末、およびカルシウム（Ｃａ）粉末を出発原料として、酸素雰囲気中１６００℃２０００気圧でＨＩＰ（熱間等方圧プレス）焼結することにより、表１６に示すＣａ、ムライト相およびアルミナ相を含有する１２種類の焼結体Ｐ１〜Ｐ１２を形成した。ムライト相およびアルミナ相の同定および含有量の分析は、ＸＲＤ法により行なった。Ｃａの同定および含有量の分析は、ＧＤＭＳ法により行なった。次に、得られた１２種類の焼結体のそれぞれから、実施例１と同様にして、１２種類の支持基板Ｐ１〜Ｐ１２を形成した。
２．複合基板の作製
次に、得られた１２種類の支持基板Ｐ１〜Ｐ１２のそれぞれから、実施例１３と同様にして、図７（Ａ）に示すような支持基板１１である支持基板Ｐ１〜Ｐ１２のそれぞれの主面１１ｍ側に半導体膜１３である主面１３ｍが鏡面化された厚さ１００μｍのＧａＮ膜が配置された複合基板１である複合基板Ｐ１〜Ｐ１２を形成した。
次に、得られた１２種類の支持基板Ｐ１〜Ｐ１２のそれぞれから、実施例１３と同様にして、図７（Ａ）に示すような支持基板１１である支持基板Ｐ１〜Ｐ１２のそれぞれの主面１１ｍ側に半導体膜１３である主面１３ｍが鏡面化された厚さ１００μｍのＧａＮ膜が配置された複合基板１である複合基板Ｐ１〜Ｐ１２を形成した。
３．半導体層の形成
次に、図７（Ｂ）を参照して、得られた１２種類の複合基板Ｐ１〜Ｐ１２の半導体膜１３であるＧａＮ膜の主面上に、それぞれＭＯＣＶＤ法により半導体層２０としてＧａＮ層を成長させた。かかる半導体層の成長においては、まず、５００℃で、半導体バッファ層２１として厚さ０．１μｍのＧａＮバッファ層を成長させ、次いで、１０５０℃で、半導体結晶層２３として厚さ５μｍのＧａＮ結晶層を成長させた。半導体層（半導体バッファ層および半導体結晶層）を成長させているとき（すなわち成長中）の複合基板Ｐ１〜Ｐ１２の半導体層成長側の反り形状および反り量を、その場観察モニター（大陽日酸社製レーザ反射式その場観察モニター装置に装着されたＬａｙＴｅｃ社製ＥｐｉＣｕｒｖｅ）により測定した。こうして、半導体層付複合基板２である１２種類の半導体層付複合基板Ｐ１〜Ｐ１２が得られた。
次に、図７（Ｂ）を参照して、得られた１２種類の複合基板Ｐ１〜Ｐ１２の半導体膜１３であるＧａＮ膜の主面上に、それぞれＭＯＣＶＤ法により半導体層２０としてＧａＮ層を成長させた。かかる半導体層の成長においては、まず、５００℃で、半導体バッファ層２１として厚さ０．１μｍのＧａＮバッファ層を成長させ、次いで、１０５０℃で、半導体結晶層２３として厚さ５μｍのＧａＮ結晶層を成長させた。半導体層（半導体バッファ層および半導体結晶層）を成長させているとき（すなわち成長中）の複合基板Ｐ１〜Ｐ１２の半導体層成長側の反り形状および反り量を、その場観察モニター（大陽日酸社製レーザ反射式その場観察モニター装置に装着されたＬａｙＴｅｃ社製ＥｐｉＣｕｒｖｅ）により測定した。こうして、半導体層付複合基板２である１２種類の半導体層付複合基板Ｐ１〜Ｐ１２が得られた。
４．支持基板の除去
次に、図７（Ｃ）を参照して、得られた半導体層付複合基板Ｐ１〜Ｐ１２の支持基板１１をワイヤーソーによる切断により除去した後、接合膜１２をＣＭＰ（化学機械的研磨）により除去して、半導体膜１３であるＧａＮ膜上に半導体層２０として半導体バッファ層２１である厚さ０．１μｍのＧａＮバッファ層および半導体結晶層２３である厚さ５μｍのＧａＮ結晶層が形成された半導体ウエハ３である１２種類の半導体ウエハＰ１〜Ｐ１２が得られた。ここで、得られた半導体ウエハＰ１〜Ｐ１２においても、実施例１に記載の測定方法により、反りが認められ、それらの反り形状および反り量は、半導体層成長中の複合基板Ｐ１〜Ｐ１２の反り形状および反り量にそれぞれ対応していた。
次に、図７（Ｃ）を参照して、得られた半導体層付複合基板Ｐ１〜Ｐ１２の支持基板１１をワイヤーソーによる切断により除去した後、接合膜１２をＣＭＰ（化学機械的研磨）により除去して、半導体膜１３であるＧａＮ膜上に半導体層２０として半導体バッファ層２１である厚さ０．１μｍのＧａＮバッファ層および半導体結晶層２３である厚さ５μｍのＧａＮ結晶層が形成された半導体ウエハ３である１２種類の半導体ウエハＰ１〜Ｐ１２が得られた。ここで、得られた半導体ウエハＰ１〜Ｐ１２においても、実施例１に記載の測定方法により、反りが認められ、それらの反り形状および反り量は、半導体層成長中の複合基板Ｐ１〜Ｐ１２の反り形状および反り量にそれぞれ対応していた。
表１６に、支持基板Ｐ１〜Ｐ１２中のＣａ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｐ１〜Ｐ１２の半導体層成長側の反り形状および反り量をまとめた。
（実施例１７）
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてストロンチウム（Ｓｒ）粉末を用いたこと以外は、実施例１６と同様にして、支持基板Ｑ１〜Ｑ１２、複合基板Ｑ１〜Ｑ１２、半導体層付複合基板Ｑ１〜Ｑ１２、および半導体ウエハＱ１〜Ｑ１２を順次形成した。表１７に、支持基板Ｑ１〜Ｑ１２中のＳｒ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｑ１〜Ｑ１２の半導体層成長側の反り形状および反り量をまとめた。
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてストロンチウム（Ｓｒ）粉末を用いたこと以外は、実施例１６と同様にして、支持基板Ｑ１〜Ｑ１２、複合基板Ｑ１〜Ｑ１２、半導体層付複合基板Ｑ１〜Ｑ１２、および半導体ウエハＱ１〜Ｑ１２を順次形成した。表１７に、支持基板Ｑ１〜Ｑ１２中のＳｒ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｑ１〜Ｑ１２の半導体層成長側の反り形状および反り量をまとめた。
（実施例１８）
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてバリウム（Ｂａ）粉末を用いたこと以外は、実施例１６と同様にして、支持基板Ｒ１〜Ｒ１２、複合基板Ｒ１〜Ｒ１２、半導体層付複合基板Ｒ１〜Ｒ１２、および半導体ウエハＲ１〜Ｒ１２を順次形成した。表１８に、支持基板Ｒ１〜Ｒ１２中のＢａ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｒ１〜Ｒ１２の半導体層成長側の反り形状および反り量をまとめた。
支持基板の作製において、アルカリ土類金属元素の原料としてカルシウム（Ｃａ）粉末に替えてバリウム（Ｂａ）粉末を用いたこと以外は、実施例１６と同様にして、支持基板Ｒ１〜Ｒ１２、複合基板Ｒ１〜Ｒ１２、半導体層付複合基板Ｒ１〜Ｒ１２、および半導体ウエハＲ１〜Ｒ１２を順次形成した。表１８に、支持基板Ｒ１〜Ｒ１２中のＢａ、ムライト相およびアルミナ相の含有量、線熱膨張係数、ならびに半導体層（半導体バッファ層および半導体結晶層）成長中の複合基板Ｒ１〜Ｒ１２の半導体層成長側の反り形状および反り量をまとめた。
表１６〜表１８から明らかなように、アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子を含み、結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含み、線熱膨張係数が５．０×１０-6℃-1以上６．５×１０-6℃-1以下である支持基板と、かかる支持基板の主面側に配置されている半導体膜と、を含む複合基板を用いることにより、半導体層の成長中の複合基板の反りを低減できるため、効率よく反りが少なく品質の高い半導体ウエハを製造できた。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 複合基板
２ 半導体膜付複合基板
３ 半導体ウエハ
１１ｍ，１２ａｍ，１２ｂｎ，１３ｍ，１３ｎ 主面
１Ｌ 接合基板
１１ 支持基板
１２，１２ａ，１２ｂ 接合膜
１３ 半導体膜
１３ｉ イオン注入領域
１３Ｄ，１３Ｄｒ 半導体膜ドナー基板
２０ 半導体層
２１ 半導体バッファ層
２３ 半導体結晶層。
２ 半導体膜付複合基板
３ 半導体ウエハ
１１ｍ，１２ａｍ，１２ｂｎ，１３ｍ，１３ｎ 主面
１Ｌ 接合基板
１１ 支持基板
１２，１２ａ，１２ｂ 接合膜
１３ 半導体膜
１３ｉ イオン注入領域
１３Ｄ，１３Ｄｒ 半導体膜ドナー基板
２０ 半導体層
２１ 半導体バッファ層
２３ 半導体結晶層。
Claims (5)
- アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属元素原子を含み、
結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含む支持基板。 - 線熱膨張係数が５．０×１０-6℃-1以上６．５×１０-6℃-1以下である請求項１に記載の支持基板。
- 請求項１または請求項２に記載の支持基板と、前記支持基板の主面側に配置されている半導体膜と、を含む複合基板。
- アルミニウム原子、ケイ素原子、および０．００１質量％以上１０質量％以下のアルカリ土類金属原子を含み、結晶相として３５質量％以上６５質量％以下のムライト相および３５質量％以上６５質量％以下のアルミナ相を含む支持基板と、前記支持基板の主面側に配置されている半導体膜と、を含む複合基板を準備する工程と、
前記複合基板の前記半導体膜上に少なくとも１層の半導体層を成長させることにより半導体層付複合基板を形成する工程と、
前記半導体層付複合基板から前記支持基板を除去することにより半導体ウエハを形成する工程と、を含む半導体ウエハの製造方法。 - 前記支持基板の線熱膨張係数が５．０×１０-6℃-1以上６．５×１０-6℃-1以下である請求項４に記載の半導体ウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015124546A JP2016036016A (ja) | 2014-06-23 | 2015-06-22 | 支持基板、複合基板および半導体ウエハの製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014128154 | 2014-06-23 | ||
| JP2014128154 | 2014-06-23 | ||
| JP2014160292 | 2014-08-06 | ||
| JP2014160292 | 2014-08-06 | ||
| JP2015124546A JP2016036016A (ja) | 2014-06-23 | 2015-06-22 | 支持基板、複合基板および半導体ウエハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016036016A true JP2016036016A (ja) | 2016-03-17 |
Family
ID=55523691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015124546A Pending JP2016036016A (ja) | 2014-06-23 | 2015-06-22 | 支持基板、複合基板および半導体ウエハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016036016A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017175125A (ja) * | 2016-03-18 | 2017-09-28 | 株式会社リコー | 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法 |
-
2015
- 2015-06-22 JP JP2015124546A patent/JP2016036016A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017175125A (ja) * | 2016-03-18 | 2017-09-28 | 株式会社リコー | 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101797428B1 (ko) | 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법 | |
| US10204838B2 (en) | Handle substrate of composite substrate for semiconductor, and composite substrate for semiconductor | |
| JP2008303137A (ja) | エピタキシー用の複合構造の製造方法及び複合構造を含む多層構造 | |
| TWI600178B (zh) | III -nitride composite substrate, a method of manufacturing the same, a laminated III-nitride compound substrate, a group III nitride semiconductor device, and a method of fabricating the same | |
| KR20160041840A (ko) | 단결정 재료 사용의 개선된 효율을 갖는 유사 기판 | |
| JP2019216180A (ja) | ＧａＮ積層基板の製造方法 | |
| JP6232853B2 (ja) | Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法 | |
| KR20230149845A (ko) | 화합물 반도체 층상 구조물 및 이의 제조 방법 | |
| JP5585570B2 (ja) | ムライトを主成分とする焼結体 | |
| JP6146042B2 (ja) | Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法 | |
| WO2009119159A1 (ja) | 光デバイス用基板及びその製造方法 | |
| JP2016036016A (ja) | 支持基板、複合基板および半導体ウエハの製造方法 | |
| JP2013258373A (ja) | 複合基板およびその製造方法 | |
| JP6331553B2 (ja) | 複合基板およびそれを用いた半導体ウエハの製造方法 | |
| JP6149428B2 (ja) | 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板 | |
| JP2014157983A (ja) | Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法 | |
| WO2020031829A1 (ja) | ＧａＮ積層基板の製造方法 | |
| JP2016098136A (ja) | 支持基板、複合基板および半導体ウエハの製造方法 | |
| JP2014157979A (ja) | Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法 | |
| JP6094243B2 (ja) | 複合基板およびそれを用いた半導体ウエハの製造方法 | |
| JP2016149444A (ja) | 窒化ガリウム複合基板およびその製造方法 | |
| JP6146041B2 (ja) | Ｉｉｉ族窒化物複合基板および積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法 | |
| JP2014237565A (ja) | 複合基板、および半導体ウエハの製造方法 | |
| JP2019052056A (ja) | 複合基板、ｉｉｉ族窒化物結晶付複合基板、およびｉｉｉ族窒化物結晶の製造方法 | |
| JP2011222778A (ja) | 積層体の製造方法、ｉｉｉ族窒化物単結晶自立基板の製造方法、および、積層体 |