CN114280864A - 阵列基板及液晶显示面板 - Google Patents
阵列基板及液晶显示面板 Download PDFInfo
- Publication number
- CN114280864A CN114280864A CN202111555023.5A CN202111555023A CN114280864A CN 114280864 A CN114280864 A CN 114280864A CN 202111555023 A CN202111555023 A CN 202111555023A CN 114280864 A CN114280864 A CN 114280864A
- Authority
- CN
- China
- Prior art keywords
- electrode
- substrate
- array substrate
- common electrode
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 162
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 75
- 239000003990 capacitor Substances 0.000 claims description 21
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种阵列基板及液晶显示面板。所述阵列基板包括衬底、公共电极、第一绝缘层、像素电极以及存储电极；公共电极设置在衬底的一侧；第一绝缘层设置在公共电极远离衬底的一侧；像素电极设置在第一绝缘层远离公共电极的一侧；存储电极设置在公共电极靠近或远离第一绝缘层的一侧，存储电极于衬底所在平面的正投影与像素电极于衬底所在平面的正投影至少部分重叠。本申请提高了像素电压维持能力。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及液晶显示面板。
背景技术
液晶显示屏的显示模式具有垂直配向(Vertical Alignment,VA)型显示模式和平面转换(In-Plane Switching,IPS)型显示模式等。其中，VA架构是大尺寸液晶显示面板常用的显示模式，由于VA架构的特殊性，阵列基板中像素的存储电容相较于IPS架构会小很多。
目前，大尺寸的商务显示装置应用越来越广泛，大尺寸商务液晶显示面板的最大优势是在不影响其显示特性的前提下尽量降低显示功耗，显示功耗大约为几十微瓦。具体体现在低频驱动可实现低功耗显示，但这种驱动形式通常会使一帧时间超过1s，从而导致像素漏电时间过长，像素电压无法稳定维持。尤其对于高分辨率要求的产品而言，像素尺寸较小，像素内存储电容空间不足，因而导致低频驱动条件下，高分辨率产品无法满足像素电压维持的需求。
发明内容
本申请实施例提供一种阵列基板及液晶显示面板，以提高像素电压维持能力，满足低频驱动和高分辨率产品的设计需求。
本申请实施例提供一种阵列基板，其包括：
衬底；
公共电极，设置在所述衬底的一侧；
第一绝缘层，设置在所述公共电极远离所述衬底的一侧；
像素电极，设置在所述第一绝缘层远离所述公共电极的一侧；以及
存储电极，设置在所述公共电极靠近或远离所述第一绝缘层的一侧，所述存储电极于所述衬底所在平面的正投影与所述像素电极于所述衬底所在平面的正投影至少部分重叠。
可选的，在本申请的一些实施例中，所述存储电极与所述公共电极相连。
可选的，在本申请的一些实施例中，所述存储电极位于所述公共电极远离所述第一绝缘层的一侧，所述存储电极靠近所述公共电极的表面与所述公共电极接触。
可选的，在本申请的一些实施例中，所述存储电极于所述衬底所在平面的正投影位于所述像素电极于所述衬底所在平面的正投影内。
可选的，在本申请的一些实施例中，所述阵列基板具有发光区，所述存储电极的图案与所述像素电极位于所述发光区的部分的图案相同。
可选的，在本申请的一些实施例中，所述阵列基板还包括栅极，所述栅极包括第一栅极部和连接于所述第一栅极部的第二栅极部，所述第一栅极部位于所述第二栅极部靠近所述衬底的一侧，所述第一栅极部与所述存储电极同层且间隔设置，所述第二栅极部与所述公共电极同层且间隔设置。
可选的，在本申请的一些实施例中，所述阵列基板还包括漏极，所述漏极设置在所述像素电极朝向所述第一绝缘层的一侧，所述存储电极于所述衬底所在平面的正投影与所述漏极与所述衬底所在平面的正投影部分重叠。
可选的，在本申请的一些实施例中，所述存储电极于所述衬底所在平面的正投影与所述公共电极于所述衬底所在平面的正投影重叠。
可选的，在本申请的一些实施例中，所述存储电极和所述公共电极采用同一道光罩制备得到。
可选的，在本申请的一些实施例中，所述存储电极位于所述公共电极靠近所述第一绝缘层的一侧，所述存储电极靠近所述公共电极的表面与所述公共电极接触。
可选的，在本申请的一些实施例中，所述阵列基板还包括层间绝缘层，所述层间绝缘层设置在所述存储电极和所述公共电极之间，所述层间绝缘层中开设有连接孔，所述存储电极通过所述连接孔与所述公共电极相连。
可选的，在本申请的一些实施例中，所述存储电极位于所述公共电极远离所述第一绝缘层的一侧，所述阵列基板还包括栅极，所述栅极包括第一栅极部和绝缘于所述第一栅极部的第二栅极部，所述第一栅极部与所述存储电极同层且间隔设置，所述第二栅极部与所述公共电极同层且间隔设置。
可选的，在本申请的一些实施例中，所述公共电极于所述衬底所在平面的正投影与所述像素电极于所述衬底所在平面的正投影部分重叠，所述公共电极和所述像素电极之间形成第一存储电容，所述存储电极和所述像素电极之间形成第二存储电容，所述第一存储电容与所述第二存储电容并联。
本申请实施例还提供一种液晶显示面板，所述液晶显示面板包括阵列基板、彩膜基板以及设置在所述阵列基板和所述彩膜基板之间的液晶层，所述阵列基板为前述任一实施例所述的阵列基板。
相较于现有技术中的阵列基板，本申请提供的阵列基板通过在公共电极远离或靠近第一绝缘层的一侧设置存储电极，并使存储电极于衬底所在平面的正投影与像素电极于衬底所在平面的正投影至少部分重叠，由于存储电极与像素电极之间会形成存储电容，进而可以增大像素内的电容，从而能够提高显示产品的像素电压维持能力，以满足低频驱动和高分辨率产品的设计需求。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请第一实施例提供的阵列基板的截面结构示意图。
图2是本申请第一实施例提供的阵列基板中的像素电极和存储电极的相对位置的平面结构示意图。
图3是本申请第一实施例提供的阵列基板的平面结构示意图。
图4是本申请第二实施例提供的阵列基板的截面结构示意图。
图5是本申请第三实施例提供的阵列基板的截面结构示意图。
图6是本申请第四实施例提供的阵列基板的截面结构示意图。
图7是本申请第五实施例提供的阵列基板的截面结构示意图。
图8是本申请提供的液晶显示面板的截面结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种阵列基板及液晶显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
本申请提供一种阵列基板，其包括衬底、公共电极、第一绝缘层、像素电极以及存储电极。公共电极设置在衬底的一侧。第一绝缘层设置在公共电极远离衬底的一侧。像素电极设置在第一绝缘层远离公共电极的一侧。存储电极设置在公共电极靠近或远离第一绝缘层的一侧。存储电极于衬底所在平面的正投影与像素电极于衬底所在平面的正投影至少部分重叠。
由此，本申请提供的阵列基板通过在公共电极远离或靠近第一绝缘层的一侧设置存储电极，并使存储电极于衬底所在平面的正投影与像素电极于衬底所在平面的正投影至少部分重叠，由于存储电极与像素电极之间会形成存储电容，进而可以增大像素内的电容，从而能够提高显示产品的像素电压维持能力，以满足低频驱动和高分辨率产品的设计需求。
下面通过具体实施例对本申请提供的阵列基板进行详细的阐述。
请参照图1至图3，本申请第一实施例提供一种阵列基板100。阵列基板100包括衬底10、公共电极11、第一绝缘层12、像素电极13以及存储电极14。公共电极11设置在衬底10的一侧。第一绝缘层12设置在公共电极11远离衬底10的一侧。像素电极13设置在第一绝缘层12远离公共电极11的一侧。存储电极14设置在公共电极11远离第一绝缘层12的一侧。存储电极14于衬底10所在平面的正投影与像素电极13于衬底10所在平面的正投影至少部分重叠。
具体的，衬底10可以为硬质基板，如可以为玻璃基板；或者，衬底10也可以为柔性基板，如可以为聚酰亚胺基板，本申请对衬底10的材质不作具体限定。
公共电极11于衬底10所在平面的正投影与像素电极13于衬底10所在平面的正投影部分重叠，也即，公共电极11与像素电极13之间形成第一存储电容。另外，由于存储电极14于衬底10所在平面的正投影与像素电极13于衬底10所在平面的正投影至少部分重叠，也即，存储电极14与像素电极13之间形成第二存储电容。由此，通过第一存储电容和第二存储电容的并联，能够大大增加像素内的总存储电容，从而提高了像素电压维持能力。
具体的，阵列基板100具有发光区10A和位于发光区10A一侧的驱动区10B。其中，像素电极13包括第一像素电极部131和连接于第一像素电极部131的第二像素电极部132。第一像素电极部131位于发光区10A。第二像素电极部132位于驱动区10B。第一像素电极部131包括主干电极(图中未标识)和连接于主干电极的分支电极(图中未标识)。主干电极将像素电极13划分为四个区域。分支电极与对应的主干电极相连，相邻的分支电极之间形成狭缝，相关技术均为现有技术，在此不再赘述。
在本实施例中，存储电极14于衬底10所在平面的正投影位于像素电极13于衬底10所在平面的正投影内。进一步的，存储电极14的图案与像素电极13位于发光区10A的部分的图案相同。也即，如图2和图3所示，存储电极14的图案与第一像素电极部131的图案相同，即存储电极14于衬底10所在平面的正投影与第一像素电极部131于衬底10所在平面的正投影完全重叠。上述设置可以增大存储电极14和像素电极13之间形成的第二存储电容，进而有利于增加像素内的总存储电容，以进一步提高像素电压维持能力。另外，本实施例通过将存储电极14的图案设置为与第一像素电极部131的图案相同，进而当将阵列基板100应用至VA架构的液晶显示面板中时，可以利用像素电极13来屏蔽存储电极14与彩膜基板侧的公共电极之间的电场，从而可以避免因存储电极14的设置而影响液晶显示面板的显示效果。
需要说明的是，在一些实施例中，存储电极14的图案也可以与第一像素电极部131图案的一部分相同，也即，存储电极14于衬底10所在平面的正投影与第一像素电极部131于衬底10所在平面的正投影可以部分重叠，在实际工艺中，可以根据对像素内存储电容的需求来设计存储电极14与第一像素电极部131的重叠面积，在此不再赘述。
进一步的，存储电极14与公共电极11相连，也即，存储电极14与公共电极11共电极。其中，所述共电极是指存储电极14和公共电极11接入同一电压信号，比如，可以使公共电压信号经由公共电极11传递至存储电极14，从而能避免因额外设置向存储电极14传输电压信号的信号源而增加线路设计难度，进而在提高像素电压维持能力的同时，能够简化线路设计，有利于节省工艺成本。
在本实施例中，存储电极14靠近公共电极11的表面与公共电极11接触。其中，存储电极14和公共电极11可以采用同一道光罩制备得到，由此，本实施例可以在不增加光罩数量的前提下形成存储电极14，进而避免了工艺制造成本的增加。
具体的，结合图1和图3，阵列基板100还包括栅极15、有源层16、源极17、漏极18以及第二绝缘层19。
其中，栅极15设置在衬底10和第一绝缘层12之间。栅极15位于驱动区10B。栅极15包括第一栅极部151和连接于第一栅极部151的第二栅极部152。第一栅极部151位于第二栅极部152靠近衬底10的一侧。第一栅极部151与存储电极14同层且间隔设置。具体的，存储电极14的材料和第一栅极部151的材料相同，均可以包括ITO或IZO等透明导电材料。第二栅极部152与公共电极11同层且间隔设置。具体的，公共电极11的材料和第二栅极部152的材料相同，均可以包括铜、铝、钛和钼中的一种或多种。
在本实施例中，栅极15、公共电极11以及存储电极14在同一道光罩下制备得到。其中，可以采用半色调光罩形成栅极15、公共电极11以及存储电极14。具体来说，首先，在衬底10上形成第一电极层；接着，在第一电极层上形成第一金属层；最后，在同一道半色调光罩下，通过曝光、显影以及蚀刻等工艺，使得第一电极层形成为第一栅极部151和存储电极14，第一金属层形成为第二栅极部152和公共电极11。
在本实施例中，第一绝缘层12为栅极绝缘层。第一绝缘层12自发光区10A延伸至驱动区10B。其中，第一绝缘层12的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
有源层16位于第一绝缘层12远离栅极15的一侧。有源层16位于驱动区10B。其中，有源层16的材料可以为非晶硅、低温多晶硅或金属氧化物。所述金属氧化物可以包括IGZO、IGTO、IZTO、IGZTO、IZO和ITO中的一种或多种。
源极17和漏极18设置在有源层16远离第一绝缘层12的一侧。源极17和漏极18位于驱动区10B。源极17和漏极18分别与有源层16相连。其中，源极17的材料和漏极18的材料相同，均可以包括铜、铝、钼和钛中的一种或多种。
第二绝缘层19设置在漏极18远离有源层16的一侧。第二绝缘层19自发光区10A延伸至驱动区10B。其中，第二绝缘层19的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
像素电极13位于第二绝缘层19远离漏极18的一侧。像素电极13通过第二绝缘层19中的过孔(图中未标识)与漏极18连接。具体的，第二像素电极部132与漏极18连接。
需要说明的是，图3中的平面结构还包括数据线(图中未标识)以及覆盖数据线的DBS电极(图中未标识)，相关技术均为现有技术，在此不再赘述。
综上，本申请第一实施例提供的阵列基板100通过在公共电极11远离第一绝缘层12的一侧设置存储电极14，并使存储电极14与像素电极13位于发光区10A的部分完全交叠，在公共电极11和像素电极13之间形成第一存储电容的基础上，通过使存储电极14和像素电极13之间形成第二存储电容，第一存储电容和第二存储电容的并联设置大大提高了像素内的总存储电容，从而提高了像素电压维持能力，以满足低频驱动和高分辨率产品的设计需求。另外，通过使存储电极14和公共电极11共电极，使得存储电极14和公共电极11能够接入同一电压信号，从而可以简化线路设计。进一步的，由于本实施例中的存储电极14和公共电极11能够采用同一道半色调光罩制备，因而可以在不增加光罩数量的前提下形成存储电极14，从而能够避免增加工艺成本。
请参照图4，本申请第二实施例提供一种阵列基板100。本申请第二实施例提供的阵列基板100与第一实施例的不同之处在于：存储电极14于衬底10所在平面的正投影与漏极18与衬底10所在平面的正投影部分重叠。
本实施例通过使存储电极14于衬底10所在平面的正投影与漏极18与衬底10所在平面的正投影部分重叠，也即，存储电极14和漏极18相互交叠，使得存储电极14和漏极18之间能够形成第三存储电容，进而通过第一存储电容、第二存储电容以及第三存储电容的并联，可以进一步增大像素内的总存储电电容，从而能够进一步提高像素电压维持能力。
具体的，存储电极14自公共电极11向靠近栅极15的方向延伸。存储电极14于衬底10所在平面的正投影与第二像素电极部132于衬底10所在平面的正投影部分重叠。
需要说明的是，在本实施例中，由于栅极15和第二像素电极部132在竖直方向上交叠设置，因此，存储电极14在驱动区10B的部分只能与第二像素电极部132部分交叠，以避免存储电极14与栅极15之间导通而发生信号干扰。在一些实施例中，当栅极15和第二像素电极部132在竖直方向上间隔设置时，存储电极14在驱动区10B的部分可以与第二像素电极部132完全交叠，此时，存储电极14于衬底10所在平面的正投影与像素电极13于衬底10所在平面的正投影完全重叠，也即，存储电极14的图案与像素电极13的图案一致，在此不再赘述。
请参照图5，本申请第三实施例提供一种阵列基板100。本申请第三实施例提供的阵列基板100与第一实施例的不同之处在于：存储电极14于衬底10所在平面的正投影与公共电极11于衬底10所在平面的正投影重叠。
具体的，存储电极14的图案和公共电极11的图案相同。在上述设置下，存储电极14和公共电极11可以在同一道灰阶光罩下制备，以在不增加光罩数量的前提下形成存储电极14，进而避免了工艺制造成本的增加。
请参照图6，本申请第四实施例提供一种阵列基板100。本申请第四实施例提供的阵列基板100与第一实施例的不同之处在于：存储电极14位于公共电极11靠近第一绝缘层12的一侧。
在本实施例中，第二栅极部152为栅极15，此时，第二栅极部152与衬底10直接接触。上述结构可以省略第一栅极部151的设置。其中，第二栅极部152和公共电极11采用一道光罩制备，存储电极14则额外采用一道光罩制备。当然，在一些实施例中，也可以保留第一栅极部151的设置，此时，栅极15的结构与第一实施例中栅极15的结构相同，在此不再赘述。
请参照图7，本申请第五实施例提供一种阵列基板100。本申请第五实施例提供的阵列基板100与第一实施例的不同之处在于：阵列基板100还包括层间绝缘层20，层间绝缘层20设置在存储电极14和公共电极11之间，层间绝缘层20中开设有连接孔201，存储电极14通过连接孔201与公共电极11相连，第一栅极部151和第二栅极部152通过层间绝缘层20绝缘。
在本实施例中，存储电极14通过层间绝缘层20中的连接孔201与公共电极11连通，使得公共电压信号经由公共电极11传递至存储电极14，从而能够避免因额外设置向存储电极14传输电压信号的信号源而增加线路设计难度，进而在提高像素电压维持能力的同时，能够简化线路设计，有利于节省工艺成本。
进一步的，由于本实施例中的第一栅极部151和第二栅极部152绝缘而形成双栅结构，因此，本实施例可以提高薄膜晶体管的稳定性，从而有助于提高薄膜晶体管的响应速度。
需要说明的是，在一些实施例中，也可以省略第一栅极部151，此时，第二栅极部152即为栅极15，在此不再赘述。
请参照图8，本申请还提供一种液晶显示面板1000。液晶显示面板1000包括阵列基板100、彩膜基板200以及设置在阵列基板100和彩膜基板200之间的液晶层300。其中，阵列基板100可以为前述任一实施例所述的阵列基板100，阵列基板100的具体结构可以参照前述实施例的描述，在此不再赘述。
在本实施例中，液晶显示面板1000可以为VA显示模式。其中，彩膜基板200包括基底(图中未示出)和设置在基底朝向液晶层200一侧的公共电极(图中未示出)，相关技术均为现有技术，在此不再赘述。
在本申请中，当阵列基板100为第一实施例所述的阵列基板100时，由于阵列基板100中存储电极14的图案与像素电极13的图案一致，因此，通过利用像素电极13来屏蔽存储电极14与彩膜基板200中公共电极之间的电场，可以避免因存储电极14的设置而影响液晶显示面板1000的显示效果，进而能够在不影响液晶显示面板1000显示效果的前提下，增加了像素的总存储电容，提高了像素电压维持能力，从而能够满足低频驱动和高分辨率显示产品的设计需求。
以上对本申请实施例所提供的一种阵列基板及液晶显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (14)
1.一种阵列基板，其特征在于，包括：
衬底；
公共电极，设置在所述衬底的一侧；
第一绝缘层，设置在所述公共电极远离所述衬底的一侧；
像素电极，设置在所述第一绝缘层远离所述公共电极的一侧；以及
存储电极，设置在所述公共电极靠近或远离所述第一绝缘层的一侧，所述存储电极于所述衬底所在平面的正投影与所述像素电极于所述衬底所在平面的正投影至少部分重叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述存储电极与所述公共电极相连。
3.根据权利要求2所述的阵列基板，其特征在于，所述存储电极位于所述公共电极远离所述第一绝缘层的一侧，所述存储电极靠近所述公共电极的表面与所述公共电极接触。
4.根据权利要求3所述的阵列基板，其特征在于，所述存储电极于所述衬底所在平面的正投影位于所述像素电极于所述衬底所在平面的正投影内。
5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板具有发光区，所述存储电极的图案与所述像素电极位于所述发光区的部分的图案相同。
6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括栅极，所述栅极包括第一栅极部和连接于所述第一栅极部的第二栅极部，所述第一栅极部位于所述第二栅极部靠近所述衬底的一侧，所述第一栅极部与所述存储电极同层且间隔设置，所述第二栅极部与所述公共电极同层且间隔设置。
7.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括漏极，所述漏极设置在所述像素电极朝向所述第一绝缘层的一侧，所述存储电极于所述衬底所在平面的正投影与所述漏极与所述衬底所在平面的正投影部分重叠。
8.根据权利要求3所述的阵列基板，其特征在于，所述存储电极于所述衬底所在平面的正投影与所述公共电极于所述衬底所在平面的正投影重叠。
9.根据权利要求3所述的阵列基板，其特征在于，所述存储电极和所述公共电极采用同一道光罩制备得到。
10.根据权利要求2所述的阵列基板，其特征在于，所述存储电极位于所述公共电极靠近所述第一绝缘层的一侧，所述存储电极靠近所述公共电极的表面与所述公共电极接触。
11.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括层间绝缘层，所述层间绝缘层设置在所述存储电极和所述公共电极之间，所述层间绝缘层中开设有连接孔，所述存储电极通过所述连接孔与所述公共电极相连。
12.根据权利要求11所述的阵列基板，其特征在于，所述存储电极位于所述公共电极远离所述第一绝缘层的一侧，所述阵列基板还包括栅极，所述栅极包括第一栅极部和绝缘于所述第一栅极部的第二栅极部，所述第一栅极部与所述存储电极同层且间隔设置，所述第二栅极部与所述公共电极同层且间隔设置。
13.根据权利要求1所述的阵列基板，其特征在于，所述公共电极于所述衬底所在平面的正投影与所述像素电极于所述衬底所在平面的正投影部分重叠，所述公共电极和所述像素电极之间形成第一存储电容，所述存储电极和所述像素电极之间形成第二存储电容，所述第一存储电容与所述第二存储电容并联。
14.一种液晶显示面板，其特征在于，所述液晶显示面板包括阵列基板、彩膜基板以及设置在所述阵列基板和所述彩膜基板之间的液晶层，所述阵列基板为权利要求1至13任一项所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111555023.5A CN114280864A (zh) | 2021-12-17 | 2021-12-17 | 阵列基板及液晶显示面板 |
| US17/623,145 US20240045294A1 (en) | 2021-12-17 | 2021-12-21 | Array substrate and liquid crystal display panel |
| PCT/CN2021/140183 WO2023108731A1 (zh) | 2021-12-17 | 2021-12-21 | 阵列基板及液晶显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111555023.5A CN114280864A (zh) | 2021-12-17 | 2021-12-17 | 阵列基板及液晶显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114280864A true CN114280864A (zh) | 2022-04-05 |
Family
ID=80872966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111555023.5A Pending CN114280864A (zh) | 2021-12-17 | 2021-12-17 | 阵列基板及液晶显示面板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240045294A1 (zh) |
| CN (1) | CN114280864A (zh) |
| WO (1) | WO2023108731A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0580352A (ja) * | 1991-06-24 | 1993-04-02 | Hitachi Ltd | アクテイブマトリクス基板及びその製造方法 |
| KR20080082293A (ko) * | 2007-03-08 | 2008-09-11 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| JP6855848B2 (ja) * | 2016-03-18 | 2021-04-07 | 株式会社リコー | 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100675631B1 (ko) * | 2003-06-27 | 2007-02-01 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| KR101013715B1 (ko) * | 2003-12-23 | 2011-02-10 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| TWI420210B (zh) * | 2009-08-03 | 2013-12-21 | Chunghwa Picture Tubes Ltd | 畫素結構及其製造方法 |
| KR101866946B1 (ko) * | 2010-11-02 | 2018-06-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN103943564B (zh) * | 2014-02-24 | 2017-02-08 | 上海中航光电子有限公司 | 一种tft阵列基板及其制作方法、显示面板 |
| CN108227325B (zh) * | 2018-01-25 | 2021-07-09 | 上海天马微电子有限公司 | 液晶显示面板与显示装置 |
| CN112068371A (zh) * | 2020-09-10 | 2020-12-11 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板 |
-
2021
- 2021-12-17 CN CN202111555023.5A patent/CN114280864A/zh active Pending
- 2021-12-21 WO PCT/CN2021/140183 patent/WO2023108731A1/zh active Application Filing
- 2021-12-21 US US17/623,145 patent/US20240045294A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0580352A (ja) * | 1991-06-24 | 1993-04-02 | Hitachi Ltd | アクテイブマトリクス基板及びその製造方法 |
| KR20080082293A (ko) * | 2007-03-08 | 2008-09-11 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| JP6855848B2 (ja) * | 2016-03-18 | 2021-04-07 | 株式会社リコー | 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023108731A1 (zh) | 2023-06-22 |
| US20240045294A1 (en) | 2024-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100471397B1 (ko) | 프린지 필드 스위칭 액정표시장치 및 그 제조방법 | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| US9960196B2 (en) | Array substrate, display panel, display device and mask plate | |
| KR101305071B1 (ko) | 어레이 기판 및 이를 갖는 표시패널 | |
| US20160372490A1 (en) | Array substrate and manufacturing method thereof, and display panel | |
| KR20170054844A (ko) | 인셀형 터치 패널을 갖는 백플레인 기판 및 이를 이용한 액정 표시 장치 및 이의 제조 방법 | |
| KR20170086633A (ko) | 저온 폴리-실리콘 어레이 기판 | |
| US20060146246A1 (en) | Liquid crystal display and fabricating method thereof | |
| US20210303093A1 (en) | Array substrate and method for manufacturing same, and display device | |
| US8553193B2 (en) | Pixel structure and display panel having the same | |
| CN215895193U (zh) | 显示面板和显示装置 | |
| KR100312329B1 (ko) | 액정표시장치의 구조 및 그 제조방법 | |
| US7521298B2 (en) | Thin film transistor array panel of active liquid crystal display and fabrication method thereof | |
| US20160260843A1 (en) | Array substrate and manufacturing method thereof, display device and thin film transistor | |
| JP2004341186A (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| KR102042530B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| CN114280864A (zh) | 阵列基板及液晶显示面板 | |
| KR102080481B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| US20040104879A1 (en) | Pixel structure | |
| TWI414866B (zh) | 形成畫素結構之方法 | |
| WO2023060547A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| KR20140001634A (ko) | 어레이 기판, 이를 포함하는 표시 패널 및 이의 제조 방법 | |
| US10620501B2 (en) | Active matrix substrate, method for producing active matrix substrate, and liquid crystal display device | |
| KR20000003318A (ko) | 개구율이 개선된 액정 표시 장치 | |
| KR102600189B1 (ko) | 박막 트랜지스터 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |