TWI420210B - 畫素結構及其製造方法 - Google Patents
畫素結構及其製造方法 Download PDFInfo
- Publication number
- TWI420210B TWI420210B TW098126119A TW98126119A TWI420210B TW I420210 B TWI420210 B TW I420210B TW 098126119 A TW098126119 A TW 098126119A TW 98126119 A TW98126119 A TW 98126119A TW I420210 B TWI420210 B TW I420210B
- Authority
- TW
- Taiwan
- Prior art keywords
- pixel
- storage capacitor
- electrode
- drain
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 50
- 239000010410 layer Substances 0.000 claims description 170
- 239000003990 capacitor Substances 0.000 claims description 114
- 239000011241 protective layer Substances 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 54
- 239000004065 semiconductor Substances 0.000 claims description 47
- 238000004519 manufacturing process Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 20
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 101150037603 cst-1 gene Proteins 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
本發明是有關於一種畫素結構及其製造方法，且特別是有關於一種具有高開口率及良好顯示品質的畫素結構及其製造方法。
液晶顯示器具有高畫質、體積小、重量輕、低電壓驅動、低消耗功率及應用範圍廣等優點，因此已取代陰極射線管成為新一代顯示器的主流。傳統的液晶面板是由彩色濾光基板、薄膜電晶體陣列基板以及配置於此兩基板間的液晶層所構成。為了提昇液晶面板的顯示品質，許多針對液晶面板的中畫素結構的佈局設計陸續被提出。
圖1為習知一種畫素結構的上視示意圖。請參照圖1，基板101具有陣列排列的多個畫素區域102，而畫素結構100設置於各畫素區域102中。此處僅繪示單個畫素區域102以便於說明。畫素結構100包括掃描線110及閘極112、共用電極114與共用電極116、半導體層122、資料線130、源極132與汲極134，以及畫素電極150。共用電極114與共用電極116的配置可增加畫素結構100中的儲存電容，以維持顯示畫面的品質。
畫素結構100是一種利用習知的五道光罩製程所形成的薄膜電晶體畫素結構。習知的五道光罩製程包括：形成掃描線110及閘極112、共用電極114與共用電極116的第一道光罩製程；形成半導體層122的第二道光罩製程；形成資料線130、源極132與汲極134的第三道光罩製程；形成汲極
134上方接觸窗開口CH的第四道光罩製程；以及形成畫素電極150的第五道光罩製程。
在畫素結構100中，由於掃描線110、資料線130、構成薄膜電晶體的閘極112、源極132與汲極134，以及共用電極114、116等元件是由不透光的金屬層所構成，因此畫素結構100的開口率會受到這些不透光的金屬層所影響而降低。共用電極114、116的設置雖可增加畫素結構100中的儲存電容，但共用電極114、116在各個畫素區域中所佔的面積越大，即意味著畫素結構100的開口率越低。
當畫素結構100應用於高解析度的可攜式液晶顯示裝置時，由於每個畫素區域102所佔空間變小，因此畫素結構100的開口率約僅有52%，低於一般的電視或監視器。如此，勢必要增加顯示裝置中光源的亮度以維持畫素結構100的顯示亮度，而造成能源的浪費。
此外，由於畫素結構100的共用電極114與掃描線110是同時形成於基板101上，因此當共用電極114與掃描線110的距離接近時，共用電極114與掃描線110之間容易發生短路而使得產品的良率下降。
本發明提供一種畫素結構，可具有較高的開口率、以及良好的顯示品質。
本發明提供一種畫素結構的製造方法，可製造出上述的畫素結構、並可提高產品良率。
基於上述，本發明提供一種畫素結構的製造方法，包括以下(A)~(K)的步驟。步驟(A)：提供基板，此基板
具有陣列排列的多個畫素區域。步驟(B)：於基板上形成共用電極，環繞於各畫素區域的周圍。步驟(C)：於共用電極上形成一儲存電容電極。步驟(D)：形成第一保護層，覆蓋儲存電容電極與共用電極。步驟(E)：於各畫素區域中形成掃描線以及閘極。步驟(F)：形成閘絕緣層，覆蓋掃描線及閘極。步驟(G)：於閘極上方的閘絕緣層上形成半導體層。步驟(H)：於各畫素區域中形成資料線、源極與汲極，而源極與汲極形成於半導體層的兩側。步驟(I)：於基板上形成第二保護層，覆蓋資料線、源極與汲極。步驟(J)：於汲極上方的第二保護層中形成接觸窗開口，而曝露出汲極。步驟(K)：於各畫素區域中形成畫素電極，而畫素電極是藉由接觸窗開口與汲極電性連接。
本發明提供一種畫素結構，設置於基板上，此基板具有陣列排列的多個畫素區域，且畫素結構設置於各畫素區域中，此畫素結構包括共用電極、儲存電容電極、第一保護層、掃描線及閘極、閘絕緣層、半導體層、資料線、源極及汲極、第二保護層以及畫素電極。共用電極設置於基板上方，環繞於各畫素區域的周圍。儲存電容電極位於共用電極上。第一保護層覆蓋儲存電容電極與共用電極。掃描線及閘極設置於各畫素區域中。閘絕緣層覆蓋掃描線與閘極。半導體層設置於閘極上方的閘絕緣層上。資料線、源極及汲極設置於各畫素區域中，而源極與汲極設置於半導體層的兩側。第二保護層覆蓋資料線、源極及汲極，其中汲極上方的第二保護層中具有接觸窗開口。畫素電極設置於各畫素區域中，且畫素電極是藉由接觸窗開口與汲極電性連接。
本發明提供一種畫素結構的製造方法。首先，提供基
板，其具有陣列排列的多個畫素區域。接著，於各畫素區域中形成掃描線、閘極以及至少一共用電極線段，其中共用電極線段僅位於部分的畫素區域內。再來，於各畫素區域中形成第一儲存電容電極，且第一儲存電容電極電性連接於相鄰的兩個共用電極線段之間。繼之，形成閘絕緣層，覆蓋掃描線、閘極、共用電極線段與第一儲存電容電極。然後，於閘極上方的閘絕緣層上形成半導體層。接著，於各畫素區域中形成資料線、源極與汲極，而源極與汲極形成於半導體層的兩側。再來，於基板上形成保護層，覆蓋資料線、源極與汲極。繼之，於該汲極上方的保護層中形成接觸窗開口，而曝露出汲極。然後，於各畫素區域中形成畫素電極，此畫素電極是藉由接觸窗開口與汲極電性連接。
本發明提供一種畫素結構，設置於基板上，此基板具有陣列排列的多個畫素區域，且畫素結構設置於各畫素區域中，此畫素結構包括：掃描線、閘極、至少一共用電極線段、第一儲存電容電極、閘絕緣層、半導體層、資料線、源極、汲極、保護層、以及畫素電極。掃描線、閘極及至少一共用電極線段設置於各畫素區域中，其中共用電極線段僅位於部分的畫素區域內。第一儲存電容電極設置於各畫素區域中，且第一儲存電容電極電性連接於相鄰的兩個共用電極線段之間。閘絕緣層覆蓋掃描線、閘極、共用電極線段與第一儲存電容電極。半導體層設置於閘極上方的閘絕緣層上。資料線、源極與汲極設置於各畫素區域中，而源極與汲極形成於半導體層的兩側。保護層設置於基板上且覆蓋資料線、源極與汲極，其中汲極上方的保護層中具有接觸窗開口。畫素電極是藉由接觸窗開口與汲極電性連接。
本發明的畫素結構將共用電極以及儲存電容電極設置在畫素區域的周圍且對應掃描線與資料線而設置，藉此，共用電極不遮蔽到畫素區域中間的部分，而提高畫素結構的開口率。所形成的儲存電容還可維持良好的顯示品質。此外，畫素結構的製造方法較習知技術多利用了1至2道的光罩製程，亦即，利用額外的光罩製程來製作共用電極及儲存電容電極。特別是，由於共用電極與掃描線並非利用同一道光罩製程而製作，可避免共用電極與掃描線之間發生短路現象。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明是以增加光罩製程的方式，來減少因共用電極的設置所造成的開口率損失，藉以形成具有高開口率及良好顯示品質的畫素結構。特別是，共用電極與掃描線並非利用同一道光罩製程製作，可避免共用電極與掃描線之間發生短路現象。另外，在共用電極上直接設置儲存電容電極，使畫素結構還具有良好的儲存電容。以下將以數個實施例並配合所對應的圖示詳細說明本發明。
圖2為本發明第一實施例的畫素結構上視示意圖。圖3A~3C分別為沿圖2的T-T’、S-S’以及U-U’線的斷面示意圖。
請參照圖2、圖3A~3C，畫素結構200設置於基板201上，此基板201具有陣列排列的多個畫素區域202，且畫素結構200設置於各畫素區域202中。為便於說明，圖2中僅
繪示單個畫素區域202。畫素結構200包括：共用電極210、儲存電容電極220、第一保護層225(繪示於圖3A~圖3C中)、掃描線230及閘極232、閘絕緣層240、半導體層242、資料線250、源極252及汲極254、第二保護層260(繪示於圖3A~圖3C中)以及畫素電極270。
共用電極210設置於基板201上方，環繞於各畫素區域202的周圍。儲存電容電極220位於共用電極210上。第一保護層225覆蓋儲存電容電極220與共用電極210。掃描線230及閘極232設置於各畫素區域202中。閘絕緣層240覆蓋掃描線230與閘極232。半導體層242設置於閘極232上方的閘絕緣層240上。資料線250、源極252及汲極254設置於各畫素區域202中，而源極252與汲極254設置於半導體層242的兩側。第二保護層260覆蓋資料線250、源極252及汲極254，其中汲極254上方的第二保護層260中具有接觸窗開口CH。畫素電極270設置於各畫素區域202中，且畫素電極270是藉由接觸窗開口CH與汲極254電性連接。
在本實施例中，由於共用電極210是環繞於各畫素區域202的周圍、且位於掃描線230與資料線250的下方，因此共用電極210可作為一種位於薄膜電晶體陣列基板上的遮光層(BM On Array)配置。並且，透過畫素區域202中間部分的光線不會被共用電極210所遮蔽，因此畫素結構200可具有較高的開口率。在一實施例中，畫素結構200的開口率可達約76%。
以下，介紹畫素結構200的各個元件的材料與膜厚的實施例。共用電極210的材料可以是金屬或合金，例如是鉻或鉬，且共用電極210的厚度為2,250Å~2,750Å。儲存電容電
極220的材料可以是透明導電材，例如是銦錫氧化物或銦鋅氧化物，且儲存電容電極220的厚度為900Å~1,100Å。第一保護層225的材料例如是氮化矽，且第一保護層225的厚度為4,500Å~5,500Å。
掃描線230與閘極232的材料可以是金屬或合金，例如是鉻或鉬，且掃描線230與閘極232的厚度為2,250Å~2,750Å。閘絕緣層240的材料可以是絕緣材，例如是氮化矽，且閘絕緣層240的厚度為3,600Å~4,400Å。半導體層242的材料例如是非晶矽，且半導體層242的厚度為1,800Å~2,200Å。在一未繪示的實施例中，上述半導體層242例如可具有通道層及歐姆接觸層。其中，通道層可設置於閘極232上方的閘絕緣層240上，而歐姆接觸層設置於通道層242上。
資料線250、源極252與汲極254的材料可以是金屬或合金，例如是鉻或鉬，且資料線250、源極252與汲極254的厚度為2,250Å~2,750Å。第二保護層260的材料例如是氮化矽，且第二保護層260的厚度為2,700Å~3,300Å。畫素電極270的材料可以是透明導電材，例如是銦錫氧化物或銦鋅氧化物，且畫素電極270的厚度為900Å~1,100Å。
請繼續參照圖2與圖3A~3C，在畫素結構200中，儲存電容電極220是對應掃描線230而設置，且儲存電容電極220、第一保護層225與掃描線230構成第一儲存電容Cst1。另外，儲存電容電極220還對應資料線250而設置，且儲存電容電極220、第一保護層225、第二保護層260與資料線250構成第二儲存電容Cst2。此外，儲存電容電極220往各畫素區域202內延伸，並且儲存電容電極220與畫素電極270在畫素區域202的周圍部分重疊。
在本實施例中，由於儲存電容電極220是由透明的材料所構成，因此儲存電容電極220所覆蓋的部分較不會影響到
畫素結構200的開口率。並且，由於儲存電容電極220可大面積地設置於各畫素區域202中，因此可大幅提高畫素結構200的儲存電容值，換言之，畫素結構200可同時具有良好的顯示品質、以及較高的開口率。
此外，在畫素區域202的周圍，畫素電極270會與共用電極210具有一重疊距離D，此一設計可避免因液晶分子受到不均勻電場影響而偏轉所產生的漏光現象。在部份的實施例中，畫素電極270與共用電極210的重疊距離D例如為2微米。惟本發明不限制畫素電極270與共用電極210的重疊距離D大小、或是重疊部分的位置。
以下將詳細說明上述的畫素結構200的製造方法。
圖4A~圖4H為本發明第一實施例的畫素結構的製造方法流程示意圖，為便於說明，圖中僅繪示單個畫素區域。
首先，請參照圖4A，進行步驟(A)，提供基板201，此基板201具有陣列排列的多個畫素區域202。
接著，請參照圖4B，進行步驟(B)，於基板201上形成共用電極210，環繞於各畫素區域202的周圍。舉例來說，形成共用電極210的方法例如是於基板201上全面性地形成一金屬層(未繪示)。然後，再以微影蝕刻製程圖案化此金屬層。
然後，請參照圖4C，進行步驟(C)，於共用電極210上形成儲存電容電極220。形成儲存電容電極220的方法例如是：先以濺鍍法全面性地形成一透明導電層(未繪示)於基板201上；然後再以微影蝕刻製程圖案化此一透明導電層。
繼之，進行步驟(D)，於基板201上全面性地形成如圖3A~3C所示的第一保護層225，以覆蓋儲存電容電極220與共用電極210。
再來，請參照圖4D，進行步驟(E)，於各畫素區域202中形成掃描線230以及閘極232。
接著，進行步驟(F)，於基板201上全面性地形成如圖3A~3C所示的閘絕緣層240，以覆蓋掃描線230及閘極232。
然後，請參照圖4E，進行步驟(G)，於閘極232上方的閘絕緣層240上形成半導體層242。形成半導體層242的方法例如可先於閘極232上方的閘絕緣層240上形成一通道層(未繪示)；然後再於此通道層上形成歐姆接觸層(未繪示)。
再來，請參照圖4F，進行步驟(H)，於各畫素區域202中形成資料線250、源極252與汲極254，而源極252與汲極254形成於半導體層242的兩側。
接著，進行步驟(I)，於基板201上全面性地形成如圖3A~3C所示的第二保護層260，以覆蓋資料線250、源極252與汲極254。
接著，請參照圖4G，進行步驟(J)，於汲極254上方的第二保護層260中形成接觸窗開口CH，而曝露出汲極254(可同時參考圖3A~3C)。
然後，請參照圖4H及圖3A~3C，進行步驟(K)，於各畫素區域202中形成畫素電極270(如圖中虛線所圍繞的區域)，而畫素電極270是藉由接觸窗開口CH與汲極254電性連接。至此，即完成畫素結構200。
相較於習知技術的畫素結構的製造方法，本發明第一實施例的畫素結構的製造方法增加了形成上述共用電極210以及儲存電容電極220的步驟。也就是說，本發明的第一實施例是以七道光罩程序製造出畫素結構200，惟本發明不限制
光罩程序的數目。
可注意到，共用電極210與掃描線230並非利用同一道光罩製程製作，可避免共用電極210與掃描線230之間發生短路現象。
圖5為本發明第二實施例的畫素結構上視示意圖。圖6沿圖5的V-V’線的斷面示意圖。
請參照圖5與圖6，畫素結構300與上述第一實施例的畫素結構200類似，其中相同的構件以相同的標號表示，以下不再贅述。畫素結構300與畫素結構200的差異在於，在畫素結構300中，共用電極210、儲存電容電極220與第一保護層225是由下往上、依序地設置於第二保護層260上，且使汲極254上方的第二保護層260與第一保護層225中形成接觸窗開口CH，而曝露出汲極254。
圖7A~7H為本發明第二實施例的畫素結構的製造方法流程示意圖，為便於說明，圖中僅繪示單個畫素區域。此外，以下所述的步驟(A)~步驟(K)大致上與第一實施例相同，但執行的順序不同。請共同參照圖6與圖7A~7H來理解本案的第二實施例的畫素結構的製造方法。
首先，請參照圖7A，進行步驟(A)，提供基板201，此基板201具有陣列排列的多個畫素區域202。
然後，請參照圖7B，進行步驟(E)，於各畫素區域202中形成掃描線230以及閘極232。
接著，進行步驟(F)，於基板201上全面性地形成如圖6所示的閘絕緣層240，以覆蓋掃描線230及閘極232。
然後，請參照圖7C，進行步驟(G)，於閘極232上方的閘絕緣層240上形成半導體層242。形成半導體層242的方法例如可先於閘極232上方的閘絕緣層240上形成一通道層(未繪示)；然後再於此通道層上形成歐姆接觸層(未繪示)。
再來，請參照圖7D，進行步驟(H)，於各畫素區域202中形成資料線250、源極252與汲極254，而源極252與汲極254形成於半導體層242的兩側。
接著，進行步驟(I)，於基板201上全面性地形成如圖6所示的第二保護層260，以覆蓋資料線250、源極252與汲極254。
接著，請參照圖7E，進行步驟(B)，於第二保護層260上形成共用電極210，環繞於各畫素區域202的周圍。在此，由於部份的共用電極210位於資料線250上方，因此資料線250會被共用電極210遮蔽而無法由上視圖中看見。另外，在本實施例中，共用電極210不會通過構成薄膜電晶體的閘極232、源極252與汲極254上方。形成共用電極210的方法例如是於基板201上全面性地形成一金屬層(未繪示)，然後再以微影蝕刻製程圖案化此一金屬層。
然後，請參照圖7F，進行步驟(C)，於共用電極210上形成儲存電容電極220。形成儲存電容電極220的方法例如是：採用濺鍍法，先於基板201上全面性地形成一透明導電層(未繪示)；然後再以微影蝕刻製程圖案化此一透明導電層。
繼之，進行步驟(D)，於基板201上全面性地形成如圖6所示的第一保護層225，以覆蓋儲存電容電極220與共用電極210。特別是，第一保護層225還覆蓋第二保護層260。
接著，請參照圖7G，進行步驟(J)，於汲極254上方的第二保護層260、以及第一保護層225中形成接觸窗開口CH，而曝露出汲極254(可同時參考圖6)，例如是以微影蝕刻製程進行上述接觸窗開口CH的製作。
然後，請參照圖6及圖7H，進行步驟(K)，於各畫素區域202中形成畫素電極270(如圖中虛線所圍繞的區域)，而畫素電極270是藉由接觸窗開口CH與汲極254電性連接。至此，即完成畫素結構300的製造。
要注意的是，上述第二實施例的畫素結構的製造方法，其中步驟(B)~(D)是在步驟(I)之後進行。並且，於步驟(J)中，是在汲極254上方的第二保護層260與第一保護層225中形成接觸窗開口CH，以曝露出汲極254。
同樣地，上述畫素結構300可具有高開口率以及良好的儲存電容。特別是，共用電極210與掃描線230並非利用同一道光罩製程製作，可避免共用電極210與掃描線230之間發生短路現象。
圖8為本發明第三實施例的畫素結構上視示意圖。圖9A~9C分別為沿圖8的X-X’、Y-Y’以及Z-Z’線的斷面示意圖。
請參照圖8與圖9A~9C，畫素結構400設置於基板401上，此基板401具有陣列排列的多個畫素區域402，且畫素結構400設置於各畫素區域402中。為便於說明，圖8中僅繪示單個畫素區域402。畫素結構400包括：掃描線410、閘極412、至少一共用電極線段414、第一儲存電容電極420、閘絕緣層430、半導體層432、資料線440、源極442、汲極
444、保護層450、以及畫素電極460。
掃描線410、閘極412及至少一共用電極線段414設置於各畫素區域402中，其中共用電極線段414僅位於部分的畫素區域402內。第一儲存電容電極420設置於各畫素區域402中，且第一儲存電容電極420電性連接於相鄰的兩個共用電極線段414之間。閘絕緣層430覆蓋掃描線410、閘極412、共用電極線段414與第一儲存電容電極420。半導體層432設置於閘極412上方的閘絕緣層430上。資料線440、源極442與汲極444設置於各畫素區域402中，而源極442與汲極444形成於半導體層432的兩側。保護層450設置於基板401上且覆蓋資料線440、源極442與汲極444，其中汲極444上方的保護層450中具有接觸窗開口CH。畫素電極460是藉由接觸窗開口CH與汲極444電性連接。
半導體層432例如具有通道層(未繪示)以及歐姆接觸層(未繪示)，其中通道層是設置於閘極412上方的閘絕緣層430上，而歐姆接觸層是設置於通道層上。惟本發明不限於此，本領域具有通常知識者，當可理解半導體層432的設置，此處不再贅述。
第一儲存電容電極420對應資料線440而設置，且第一儲存電容電極420、閘絕緣層430、資料線440構成一儲存電容Cst，如圖9B中沿Y-Y’線斷面所示。此外，第一儲存電容電極420可往各畫素區域402內延伸、且與畫素電極460在各畫素區域402的周圍部分重疊，以使重疊區域的液晶分子得到穩定的電場而轉動。
請繼續參照圖8與圖9A~9C，第一儲存電容電極420例如是由可透光的銦錫氧化物或銦鋅氧化物所構成。由於相
鄰的兩個共用電極線段414可藉由第一儲存電容電極420彼此電性連接，因此不透光的共用電極線段414可以不需要越過整個畫素區域402，而畫素結構400的開口率可藉此獲得提升。在一實施例中，畫素結構400的開口率可達68%。
畫素結構400還包括第二儲存電容電極422，設置於基板401上，第二儲存電容電極422設置於畫素區域中402、且電性連接到前一個畫素結構的掃描線410，其中，第二儲存電容電極422、閘絕緣層430、保護層450與畫素電極460構成一閘極上儲存電容Cst(Cst on Gate)，如圖9A中沿X-X’線斷面所示。第二儲存電容電極422例如是由可透光的銦錫氧化物或銦鋅氧化物所構成。
此外，請參照圖8，畫素結構400還可包括遮蔽層446，設置於閘絕緣層430與保護層450之間，且遮蔽層446與掃描線410彼此平行、且鄰近於各畫素區域402的邊緣。遮蔽層446的設置可避免因液晶分子受到不均勻電場影響所產生的漏光。本發明不限制第二儲存電容電極422、或遮蔽層446的設置，在部分實施例中，亦可不設置第二儲存電容電極422或遮蔽層446，或僅設置兩者其中之一。
圖10A~10G為本發明第三實施例的畫素結構的製造方法流程示意圖。為便於說明，圖中僅繪示單個畫素區域。
首先，請參照圖10A，提供基板401，其具有陣列排列的多個畫素區域402。
接著，請參照圖10B，於各畫素區域402中形成掃描線410、閘極412以及至少一共用電極線段414，其中共用電極線段414僅位於部分的畫素區域402內。
再來，請參照圖10C，於各畫素區域402中形成第一儲
存電容電極420，且第一儲存電容電極420電性連接於相鄰的兩個共用電極線段414之間。
在本實施例中，還可在圖10C所示的步驟中，於基板401上形成第二儲存電容電極422，其設置於畫素區域402中、且電性連接到前一個畫素結構400的掃描線410。其中，第二儲存電容電極422、閘絕緣層430與畫素電極460構成閘極上儲存電容(Cst on Gate)，如圖9A中沿X-X’線斷面所示。惟本發明不限於此，在其他實施例中，亦可不設置第二儲存電容電極422。
繼之，於基板401上全面性地形成如圖9A~9C所示的閘絕緣層430，以覆蓋掃描線410、閘極412、共用電極線段414與第一儲存電容電極420。
然後，請參照圖10D，於閘極412上方的閘絕緣層430上形成半導體層432。形成半導體層432的方法例如可以先於閘極412上方的閘絕緣層430上形成一通道層，然後再於此通道層上形成一歐姆接觸層。
接著，請參照圖10E，於各畫素區域402中形成資料線440、源極442與汲極444，而源極442與汲極444形成於半導體層432的兩側。此外，在本實施例中，圖10E的步驟中更包括形成一遮蔽層446，此遮蔽層446形成於閘絕緣層430與保護層450之間，如圖9A中沿X-X’線斷面所示。遮蔽層446與掃描線410彼此平行、且鄰近於各畫素區域402的邊緣。
再來，於基板401上全面性地形成如圖9A~9C所示的保護層450，以覆蓋資料線440、源極442與汲極444。
繼之，請參照圖10F，於汲極444上方的保護層450中
形成一接觸窗開口CH，而曝露出汲極444(可同時參考圖9A~9C)。
然後，請參照圖10G，於各畫素區域402中形成畫素電極460，如圖中虛線所示，此畫素電極460是藉由接觸窗開口CH與汲極444電性連接。至此，即完成畫素結構400的製造。
相較於習知技術的畫素結構的製造方法，本發明第三實施例的畫素結構的製造方法增加了形成上述第一儲存電容電極420的步驟。也就是說，本發明的第一實施例是以六道光罩程序製造出畫素結構400，惟本發明不限制光罩程序的數目。此外，由於畫素結構400中的共用電極線段414及第一儲存電容電極420，其與掃描線410是分別在不同的光罩製程中形成的，因此共用電極線段414及第一儲存電容電極420，其不會與掃描線410發生短路。
綜上所述，本發明的畫素結構及其製作方法至少具有以下優點：
由於本發明的畫素結構是將共用電極設置在畫素區域的周圍且對應掃描線與資料線而設置，藉此，共用電極不遮蔽到畫素區域中間的部分，而提高畫素結構的開口率，進而節省能源的使用。所形成的儲存電容還可維持良好的顯示品質。此外，本發明的畫素結構的製造方法較習知技術多利用了1至2道的光罩製程，亦即，利用額外的光罩製程來製作共用電極及儲存電容電極。特別是，由於共用電極與掃描線並非利用同一道光罩製程而製作，可避免共用電極與掃描線之間發生短路現象，從而提高產品的良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本
發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400‧‧‧畫素結構
101、201、401‧‧‧基板
101、202、402‧‧‧畫素區域
110、230、410‧‧‧掃描線
112、232、412‧‧‧閘極
114、116、210‧‧‧共用電極
122、242、432‧‧‧半導體層
130、250、440‧‧‧資料線
132、252、442‧‧‧源極
134、254、444‧‧‧汲極
150、270、460‧‧‧畫素電極
CH‧‧‧接觸窗開口
220‧‧‧儲存電容電極
225‧‧‧第一保護層
240、430‧‧‧閘絕緣層
260‧‧‧第二保護層
414‧‧‧共用電極線段
420‧‧‧第一儲存電容電極
422‧‧‧第二儲存電容電極
446‧‧‧遮蔽層
450‧‧‧保護層
Cst‧‧‧儲存電容
圖1為習知一種畫素結構的上視示意圖。
圖2為本發明第一實施例的畫素結構上視示意圖。
圖3A~3C分別為沿圖2的T-T’、S-S’以及U-U’線的斷面示意圖。
圖4A~圖4H為本發明第一實施例的畫素結構的製造方法流程示意圖。
圖5為本發明第二實施例的畫素結構上視示意圖。
圖6沿圖5的V-V’線的斷面示意圖。
圖7A~7H為本發明第二實施例的畫素結構的製造方法流程示意圖。
圖8為本發明第三實施例的畫素結構上視示意圖。
圖9A~9C分別為沿圖8的X-X’、Y-Y’以及Z-Z’線的斷面示意圖。
圖10A~10G為本發明第三實施例的畫素結構的製造方法流程示意圖。
200‧‧‧畫素結構
201‧‧‧基板
202‧‧‧畫素區域
210‧‧‧共用電極
220‧‧‧儲存電容電極
230‧‧‧掃描線
232‧‧‧閘極
242‧‧‧半導體層
250‧‧‧資料線
252‧‧‧源極
254‧‧‧汲極
270‧‧‧畫素電極
CH‧‧‧接觸窗開口
Claims (33)
- 一種畫素結構的製造方法，包括：(A)提供一基板，具有陣列排列的多個畫素區域；(B)於該基板上形成一共用電極，環繞於各該畫素區域的周圍；(C)於該共用電極上形成一儲存電容電極；(D)形成一第一保護層，覆蓋該儲存電容電極與該共用電極；(E)於各該畫素區域中形成一掃描線以及一閘極；(F)形成一閘絕緣層，覆蓋該掃描線及該閘極；(G)於該閘極上方的該閘絕緣層上形成一半導體層；(H)於各該畫素區域中形成一資料線、一源極與一汲極，而該源極與該汲極形成於該半導體層的兩側；(I)於該基板上形成一第二保護層，覆蓋該資料線、該源極與該汲極；(J)於該汲極上方的該第二保護層中形成一接觸窗開口，而曝露出該汲極；以及(K)於各該畫素區域中形成一畫素電極，該畫素電極是藉由該接觸窗開口與該汲極電性連接。
- 如申請專利範圍第1項所述的畫素結構的製造方法，其中，步驟(B)~(D)是在步驟(I)之後進行，於步驟(J)中，使該汲極上方的該第二保護層與該第一保護層中形成該接觸窗開口，而曝露出該汲極。
- 如申請專利範圍第1項所述的畫素結構的製造方法，其中，該儲存電容電極對應該掃描線而設置，且該儲存電容電極、該第一保護層與該掃描線構成一第一儲存電容。
- 如申請專利範圍第1項所述的畫素結構的製造方法，其中，該儲存電容電極對應該資料線而設置，且該儲存電容電極、該第一保護層、該第二保護層與該資料線構成一第二儲存電容。
- 如申請專利範圍第1項所述的畫素結構的製造方法，其中形成該半導體層的方法包括：於該閘極上方的該閘絕緣層上形成一通道層；以及於該通道層上形成一歐姆接觸層。
- 如申請專利範圍第1項所述的畫素結構的製造方法，其中，該儲存電容電極往各該畫素區域內延伸、且與該畫素電極在各該畫素區域的周圍部分重疊。
- 一種畫素結構，設置於一基板上，該基板具有陣列排列的多個畫素區域，且該畫素結構設置於各該畫素區域中，該畫素結構包括：一共用電極，設置於該基板上方，環繞於各該畫素區域的周圍；一儲存電容電極，位於該共用電極上；一第一保護層，覆蓋該儲存電容電極與該共用電極；一掃描線及一閘極，設置於各該畫素區域中；一閘絕緣層，覆蓋該掃描線與該閘極；一半導體層，設置於該閘極上方的該閘絕緣層上；一資料線、一源極及一汲極，設置於各該畫素區域中，而該源極與該汲極設置於該半導體層的兩側；一第二保護層，覆蓋該資料線、該源極及該汲極，其中該汲極上方的該第二保護層中具有一接觸窗開口；以及一畫素電極，設置於各該畫素區域中，該畫素電極是藉 由該接觸窗開口與該汲極電性連接。
- 如申請專利範圍第7項所述的畫素結構，其中，該共用電極、該儲存電容電極與該第一保護層依序設置於該第二保護層上，且使該汲極上方的該第二保護層與該第一保護層中形成該接觸窗開口，而曝露出該汲極。
- 如申請專利範圍第7項所述的畫素結構，其中，該儲存電容電極對應該掃描線而設置，且該儲存電容電極、該第一保護層與該掃描線構成一第一儲存電容。
- 如申請專利範圍第7項所述的畫素結構，其中，該儲存電容電極對應該資料線而設置，且該儲存電容電極、該第一保護層、該第二保護層與該資料線構成一第二儲存電容。
- 如申請專利範圍第7項所述的畫素結構，其中，該半導體層包括：一通道層，設置於該閘極上方的該閘絕緣層上；以及一歐姆接觸層，設置於該通道層上。
- 如申請專利範圍第7項所述的畫素結構，其中，該儲存電容電極往各該畫素區域內延伸、且與該畫素電極在各該畫素區域的周圍部分重疊。
- 如申請專利範圍第7項所述的畫素結構，其中，該共用電極的材料包括：鉻或鉬，該共用電極的厚度為2,250Å~2,750Å。
- 如申請專利範圍第7項所述的畫素結構，其中，該儲存電容電極的材料包括：銦錫氧化物或銦鋅氧化物，該儲存電容電極的厚度為900Å~1,100Å。
- 如申請專利範圍第7項所述的畫素結構，其中，該第一保護層的材料包括氮化矽， 該第一保護層的厚度為4,500Å~5,500Å。
- 如申請專利範圍第7項所述的畫素結構，其中，該掃描線與該閘極的材料包括鉻或鉬，該掃描線與該閘極的厚度為2,250Å~2,750Å。
- 如申請專利範圍第7項所述的畫素結構，其中，該閘絕緣層的材料包括氮化矽，該閘絕緣層的厚度為3,600Å~4,400Å。
- 如申請專利範圍第7項所述的畫素結構，其中，該半導體層的材料包括非晶矽，該半導體層的厚度為1,800Å~2,200Å。
- 如申請專利範圍第7項所述的畫素結構，其中，該資料線、該源極與該汲極的材料包括鉻或鉬，該資料線、該源極與該汲極的厚度為2,250Å~2,750Å。
- 如申請專利範圍第7項所述的畫素結構，其中，該第二保護層的材料包括氮化矽，該第二保護層的厚度為2,700Å~3,300Å。
- 如申請專利範圍第7項所述的畫素結構，其中，該畫素電極的材料包括銦錫氧化物或銦鋅氧化物，該畫素電極的厚度為900Å~1,100Å。
- 一種畫素結構的製造方法，包括：提供一基板，具有陣列排列的多個畫素區域；於各該畫素區域中形成一掃描線、一閘極及至少一共用電極線段，其中該共用電極線段僅位於部分的該畫素區域內；於各該畫素區域中形成一第一儲存電容電極，且該第一儲存電容電極電性連接於相鄰的兩個共用電極線段之間；形成一閘絕緣層，覆蓋該掃描線、該閘極、該共用電極 線段與該第一儲電容電極；於該閘極上方的該閘絕緣層上形成一半導體層；於各該畫素區域中形成一資料線、一源極與一汲極，而該源極與該汲極形成於該半導體層的兩側；於該基板上形成一保護層，覆蓋該資料線、該源極與該汲極；於該汲極上方的該保護層中形成一接觸窗開口，而曝露出該汲極；以及於各該畫素區域中形成一畫素電極，該畫素電極是藉由該接觸窗開口與該汲極電性連接。
- 如申請專利範圍第22項所述的畫素結構的製造方法，還包括於該基板上形成一第二儲存電容電極，設置於該畫素區域中、且電性連接到前一個畫素結構的該掃描線；其中，該第二儲存電容電極、該閘絕緣層與畫素電極構成一閘極上儲存電容(Cst on Gate)。
- 如申請專利範圍第22項所述的畫素結構的製造方法，其中，該第一儲存電容還對應該資料線而設置，且該第一儲存電容電極、該閘絕緣層、該資料線構成一儲存電容。
- 如申請專利範圍第22項所述的畫素結構的製造方法，其中，於各該畫素區域中形成該資料線、該源極與該汲極的步驟中，更包括形成一遮蔽層，該遮蔽層形成於該閘絕緣層與該保護層之間，且該遮蔽層與該掃描線彼此平行、且鄰近於各該畫素區域的邊緣。
- 如申請專利範圍第22項所述的畫素結構的製造方法，其中，形成該半導體層的方法包括：於閘極上方的該閘絕緣層上形成一通道層；以及 於該通道層上形成一歐姆接觸層。
- 如申請專利範圍第22項所述的畫素結構的製造方法，其中，該第一儲存電容電極往各該畫素區域內延伸、且與該畫素電極在各該畫素區域的周圍部分重疊。
- 一種畫素結構，設置於一基板上，該基板具有陣列排列的多個畫素區域，且該畫素結構設置於各該畫素區域中，該畫素結構包括：一掃描線、一閘極及至少一共用電極線段，設置於各該畫素區域中，其中該共用電極線段僅位於部分的該畫素區域內；一第一儲存電容電極，設置於各該畫素區域中，該第一儲存電容電極電性連接於相鄰的兩個共用電極線段之間；一閘絕緣層，覆蓋該掃描線、該閘極、該共用電極線段與該第一儲存電容電極；一半導體層，設置於該閘極上方的該閘絕緣層上；一資料線、一源極與一汲極，設置於各該畫素區域中，而該源極與該汲極形成於該半導體層的兩側；一保護層，設置於該基板上且覆蓋該資料線、該源極與該汲極，其中該汲極上方的該保護層中具有一接觸窗開口；以及一畫素電極，該畫素電極是藉由該接觸窗開口與該汲極電性連接。
- 如申請專利範圍第28項所述的畫素結構，更包括：一第二儲存電容電極，設置於該基板上，該第二儲存電容電極設置於該畫素區域中、且電性連接到前一個畫素結構的該掃描線， 其中，該第二儲存電容電極、該閘絕緣層與畫素電極構成一閘極上儲存電容(Cst on Gate)。
- 如申請專利範圍第28項所述的畫素結構，其中，該第一儲存電容電極還對應該資料線而設置，且該第一儲存電容電極、該閘絕緣層、該資料線構成一儲存電容。
- 如申請專利範圍第28項所述的畫素結構，更包括：一遮蔽層，設置於該閘絕緣層與該保護層之間，且該遮蔽層與該掃描線彼此平行、且鄰近於各該畫素區域的邊緣。
- 如申請專利範圍第28項所述的畫素結構，其中該半導體層包括：一通道層，設置於該閘極上方的該閘絕緣層上；以及一歐姆接觸層，設置於該通道層上。
- 如申請專利範圍第28項所述的畫素結構，其中，該第一儲存電容電極往各該畫素區域內延伸、且與該畫素電極在各該畫素區域的周圍部分重疊。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098126119A TWI420210B (zh) | 2009-08-03 | 2009-08-03 | 畫素結構及其製造方法 |
| US12/575,478 US8304771B2 (en) | 2009-08-03 | 2009-10-08 | Pixel structure and fabricating method thereof |
| US13/615,652 US8405087B2 (en) | 2009-08-03 | 2012-09-14 | Pixel structure |
| US13/615,621 US8471260B2 (en) | 2009-08-03 | 2012-09-14 | Pixel structure |
| US13/615,649 US8404528B2 (en) | 2009-08-03 | 2012-09-14 | Fabricating method of pixel structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098126119A TWI420210B (zh) | 2009-08-03 | 2009-08-03 | 畫素結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201106072A TW201106072A (en) | 2011-02-16 |
| TWI420210B true TWI420210B (zh) | 2013-12-21 |
Family
ID=43526146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098126119A TWI420210B (zh) | 2009-08-03 | 2009-08-03 | 畫素結構及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US8304771B2 (zh) |
| TW (1) | TWI420210B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5771365B2 (ja) * | 2009-11-23 | 2015-08-26 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 中小型液晶表示装置 |
| JP2012119532A (ja) * | 2010-12-01 | 2012-06-21 | Seiko Epson Corp | 薄膜トランジスタ形成用基板、半導体装置、電気装置 |
| US10289142B2 (en) * | 2011-02-01 | 2019-05-14 | Fu Da Tong Technology Co., Ltd. | Induction type power supply system and intruding metal detection method thereof |
| KR101877448B1 (ko) * | 2011-06-30 | 2018-07-12 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| CN102385206B (zh) * | 2011-11-01 | 2014-05-21 | 深圳市华星光电技术有限公司 | 像素结构以及相应的液晶显示器 |
| TWI564639B (zh) * | 2014-11-19 | 2017-01-01 | 友達光電股份有限公司 | 畫素結構 |
| CN104460068B (zh) * | 2014-12-30 | 2017-07-11 | 南京中电熊猫液晶显示科技有限公司 | 像素、包括该像素的显示装置及其断线修复方法 |
| KR102262431B1 (ko) | 2015-02-03 | 2021-06-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| TWI613487B (zh) * | 2016-03-28 | 2018-02-01 | 友達光電股份有限公司 | 曲面顯示面板 |
| JP6776060B2 (ja) * | 2016-08-29 | 2020-10-28 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN114280864A (zh) * | 2021-12-17 | 2022-04-05 | Tcl华星光电技术有限公司 | 阵列基板及液晶显示面板 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781260A (en) * | 1994-09-30 | 1998-07-14 | Casio Computer Co., Ltd. | Liquid crystal display device having light shading film |
| JP2000194016A (ja) * | 1998-12-11 | 2000-07-14 | Lg Philips Lcd Co Ltd | マルチドメイン液晶表示素子 |
| JP2000284329A (ja) * | 1999-03-09 | 2000-10-13 | Lg Philips Lcd Co Ltd | マルチドメイン液晶表示素子 |
| US6674499B2 (en) * | 2000-11-15 | 2004-01-06 | Casio Computer Co., Ltd. | Active matrix liquid crystal display apparatus |
| US20080123044A1 (en) * | 2006-06-23 | 2008-05-29 | Jae Young Oh | Method for fabricating a liquid crystal display device and an LCD device thereby |
| JP2008299319A (ja) * | 2007-04-25 | 2008-12-11 | Au Optronics Corp | マルチドメイン垂直配向液晶ディスプレイ |
| US20090086151A1 (en) * | 2007-09-28 | 2009-04-02 | Lg Display Co., Ltd. | Liquid crystal display and method for manufacturing the same |
| US7528920B2 (en) * | 2003-10-16 | 2009-05-05 | Lg Display Co., Ltd. | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809787B1 (en) * | 1998-12-11 | 2004-10-26 | Lg.Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device |
| TWI331691B (en) * | 2006-02-09 | 2010-10-11 | Wintek Corp | Multi-domain liquid crystal display |
| US20080258138A1 (en) * | 2007-04-23 | 2008-10-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and fabricating method thereof, and flat panel display with the same |
-
2009
- 2009-08-03 TW TW098126119A patent/TWI420210B/zh not_active IP Right Cessation
- 2009-10-08 US US12/575,478 patent/US8304771B2/en not_active Expired - Fee Related
-
2012
- 2012-09-14 US US13/615,652 patent/US8405087B2/en not_active Expired - Fee Related
- 2012-09-14 US US13/615,621 patent/US8471260B2/en not_active Expired - Fee Related
- 2012-09-14 US US13/615,649 patent/US8404528B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781260A (en) * | 1994-09-30 | 1998-07-14 | Casio Computer Co., Ltd. | Liquid crystal display device having light shading film |
| TW405054B (en) * | 1994-09-30 | 2000-09-11 | Casio Comprter Co Ltd | A liquid crystal display |
| JP2000194016A (ja) * | 1998-12-11 | 2000-07-14 | Lg Philips Lcd Co Ltd | マルチドメイン液晶表示素子 |
| JP2000284329A (ja) * | 1999-03-09 | 2000-10-13 | Lg Philips Lcd Co Ltd | マルチドメイン液晶表示素子 |
| US6674499B2 (en) * | 2000-11-15 | 2004-01-06 | Casio Computer Co., Ltd. | Active matrix liquid crystal display apparatus |
| TW591315B (en) * | 2000-11-15 | 2004-06-11 | Casio Computer Co Ltd | Liquid crystal display apparatus |
| US7528920B2 (en) * | 2003-10-16 | 2009-05-05 | Lg Display Co., Ltd. | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same |
| US20080123044A1 (en) * | 2006-06-23 | 2008-05-29 | Jae Young Oh | Method for fabricating a liquid crystal display device and an LCD device thereby |
| JP2008299319A (ja) * | 2007-04-25 | 2008-12-11 | Au Optronics Corp | マルチドメイン垂直配向液晶ディスプレイ |
| US20090086151A1 (en) * | 2007-09-28 | 2009-04-02 | Lg Display Co., Ltd. | Liquid crystal display and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110024753A1 (en) | 2011-02-03 |
| US20130001570A1 (en) | 2013-01-03 |
| US8405087B2 (en) | 2013-03-26 |
| US8404528B2 (en) | 2013-03-26 |
| US8471260B2 (en) | 2013-06-25 |
| US20130009158A1 (en) | 2013-01-10 |
| US8304771B2 (en) | 2012-11-06 |
| TW201106072A (en) | 2011-02-16 |
| US20130011976A1 (en) | 2013-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI420210B (zh) | 畫素結構及其製造方法 | |
| JP3307150B2 (ja) | アクティブマトリクス型表示装置 | |
| US6927814B2 (en) | Array substrate for LCD and method of fabricating the same | |
| JP3529153B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| US20060001803A1 (en) | Liquid crystal display device and fabricating method thereof | |
| WO2011030583A1 (ja) | 液晶表示装置及びその製造方法 | |
| US20100231820A1 (en) | Liquid crystal display device and fabricating method thereof | |
| US8164094B2 (en) | Pixel structure and fabricating method thereof | |
| EP2261730B1 (en) | Pixel designs of improving the aperture ratio in an LCD | |
| JP2003043513A (ja) | 液晶表示装置用アレー基板及びその製造方法 | |
| JP2008015488A (ja) | 表示基板及びこれを有する表示パネル | |
| TWI474092B (zh) | 畫素結構及其製造方法 | |
| TWI491967B (zh) | 畫素結構及顯示面板 | |
| TWI651574B (zh) | 顯示面板及其製造方法 | |
| US20230178560A1 (en) | Thin-film transistor and method for manufacturing same, and array substrate and display panel | |
| US7705925B2 (en) | Method of manufacturing an array substrate for use in a LCD device | |
| US20110075086A1 (en) | Liquid crystal display and fabricating method thereof | |
| JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
| JP4486640B2 (ja) | 薄膜トランジスタの製造方法 | |
| US8304772B2 (en) | Thin-film transistor array panel and method of fabricating the same | |
| US20020021374A1 (en) | Liquid crystal display device and method for manufacturing the same | |
| JPH1010581A (ja) | 表示装置 | |
| CN101995716B (zh) | 像素结构及其制造方法 | |
| CN113126357B (zh) | 显示面板、显示装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |