JP4486640B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4486640B2 JP4486640B2 JP2006353601A JP2006353601A JP4486640B2 JP 4486640 B2 JP4486640 B2 JP 4486640B2 JP 2006353601 A JP2006353601 A JP 2006353601A JP 2006353601 A JP2006353601 A JP 2006353601A JP 4486640 B2 JP4486640 B2 JP 4486640B2
- Authority
- JP
- Japan
- Prior art keywords
- patterned
- layer
- scan
- transparent conductive
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000010409 thin film Substances 0.000 title claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 150
- 239000002184 metal Substances 0.000 claims description 150
- 239000000758 substrate Substances 0.000 claims description 130
- 239000004065 semiconductor Substances 0.000 claims description 100
- 238000002161 passivation Methods 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims 3
- 239000010410 layer Substances 0.000 description 501
- 239000011651 chromium Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 229910004205 SiNX Inorganic materials 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 239000010949 copper Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 229910000881 Cu alloy Inorganic materials 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000002356 single layer Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000004988 Nematic liquid crystal Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、稼動する要素のアレイ基板の製造方法に関し、特に、薄膜トランジスタの製造方法に関するものである。
ディスプレイ装置の需要と研究が進んできている。ＣＲＴ（陰極線管）ディスプレイは、表示品質に優れていることからディスプレイ装置の主流である。しかし、ディスプレイ装置の傾向として、軽く、コンパクトで、低い電力消費、低放射線を志向しているが、ＣＲＴディスプレイは必要条件を満たさない。したがって、ＴＦＴ−ＬＣＤ（薄膜トランジスタ−液晶ディスプレイ(Thin Film Transistor Liquid Crystal Display)）ディスプレイの役割は、現在重要となっている。
ＴＦＴ−ＬＣＤディスプレイは、ＬＣＤパネルとバックライトモジュールから作られる。ＬＣＤパネルは、その間ではさまれるＴＦＴアレイ基板、カラーフィカラーフィルタ晶層によってつくられる。バックライトモジュールは、表示用光源をＬＣＤパネルに提供する。
図１Ａ〜４Ａは、従来のＴＦＴアレイ基板と図の上面図を示す。図１Ｂ〜４Ｂは、図１Ａ〜４Ａの線Ｉ−Ｉ’に沿った断面図を示す。
図１Ａと１Ｂを参照すると、数千オングストロームの厚みがある第１の金属層が、基板１１０の上にスパッタリング処理によって形成される。走査線１２２、走査パッド１２４、共通の線１３２、共通のパッド１３４を形成するために、第１のマスクプロセスを第１の金属層の上で実行する。走査線１２２の各々の一端は、走査パッド１２４のうちの１つに電気的に接続している。そして、共通の線１３２の各々の一端は共通のパッド１３４のうちの１つに電気的に接続している。
図２Ａと２Ｂを参照すると、誘電体層、半導体層、接触抵抗層が、基板１１０の上に順番に形成される。それぞれ、誘電体層、半導体層と接触抵抗層はＳｉＮｘ、ａ−Ｓｉ（アモルファスシリコン）とｎ＋−Ｓｉでできている。接触金属層は、スパッタリングによって、接触抵抗層の上に形成される。形成された構造上で第２のマスクプロセスを実行し、パターン化された誘電体層１４２、パターン化された半導体層１４４、パターン化された接触抵抗層１４６、パターン化された接触金属層１４８を、順番に形成する。パターン化された誘電体層１４２、パターン化された半導体層１４４、パターン化された接触抵抗層１４６、パターン化された接触金属層１４８は、共通の線１３２と走査線１２２の一部を覆うことにより歩留まりを改善する。言い換えると、形成された構造を、完全にエッチングするかまたはオーバーエッチングすることにより、他の領域では、パターン化された誘電体層１４２、パターン化された半導体層１４４、パターン化された接触抵抗層１４６、パターン化された接触金属層１４８を除去する。したがって、露出した共通パッド１３４、走査パッド１２４、走査線の一部は、軽く損傷する（エッチングされる）場合があり、たとえば図２Ｂの領域Ａ１とＢ１のようになる。領域Ａ１のワイヤは露出し、走査線の一部は領域Ｂ１で露出する。
図３Ａと３Ｂを参照する。透明な導電層と第２の金属層は、基板１１０の上に順番に配列される。それから、第３のマスクプロセスを実行し、パターン化された透明な導電層１５２とパターン化された第２の金属層１５４を形成する。パターン化された透明な導電層１５２とパターン化された第２の金属層１５４を画定し、データライン１６２、データパッド１６４、ソース／ドレイン電極１７２とピクセル電極１７４を形成する。データライン１６２の各々のうちの１つは、データパッド１６４のうちの１つに、電気的に接続している。チャンネルエッチングでは、走査線１２２の一部が（たとえば、領域Ａ１とＢ１で）露出するので、走査線１２２の厚みは一部減少し、したがって、その抵抗はより高くなるか、もしくは破損する場合もある。歩留まりは、悪影響を受ける。
図４Ａと４Ｂを参照する。不動態化層１８２は、基板１１０の上に形成される。不動態化層１８２は、ＳｉＮｘでできている。第４のマスクプロセスを実行し、第１の開口部１２４ａ、第２の開口部１６４ａ、第３の開口部１３４ａを形成する。走査パッド１２４の上のパターン化された透明な導電層１５２は、第１の開口部１２４ａによって露出する。データパッド１６４の上のパターン化された透明な導電層１５２は、第２の開口部１６４ａによって露出する。共通のパッド１３４の上のパターン化された透明な導電層１５２は、第３の開口部１３４ａによって露出する。ピクセル電極１７４のパターン化された第２の金属層１５４は全て除去され、ピクセル電極１７４のパターン化された透明な導電層１５２を露出させる。以上によって、従来のＴＦＴアレイ基板は、ほとんど作られる。
４ラウンドのマスクプロセスを採用していることから、および歩留まり改善のために、予め定められた領域の外側にある、パターン化された誘電体層１４２、パターン化された半導体層１４４、パターン化された接触抵抗層１４６、パターン化された接触金属層１４８を、全て除去しなければならない。露出した共通パッド１３４と走査線１２２の一部（たとえば、図２Ａと２Ｂの領域Ａ１とＢ１）は、わずかに損傷させても良い。また、第３のマスクプロセスでは、露出した走査線１２２は、その厚みを減らすためにさらに損害させてもよく、（たとえば、図３Ａと３Ｂの領域Ａ１とＢ１で）破壊させる場合もある。
ピクセル電極１７４とデータライン１６４の間の距離を維持することにより、その間のショートを防ぐ。これにより、開口率を下げる。
本発明は、走査線を損傷から防ぐＴＦＴアレイ基板を備えた薄膜トランジスタの製造方法の提供を目的とする。また、本発明は、開口率を改善するＴＦＴアレイ基板を備えた薄膜トランジスタの製造方法の提供を目的とする。
本発明は、ＴＦＴアレイ基板を備えた薄膜トランジスタの製造方法を提供する。この方法では、基板上に複数の走査線をつくる。基板の上に順番にパターン化された誘電体層とパターン化された半導体層を形成することにより、走査線の一部を覆う。基板の上に、パターン化された透明な導電層とパターン化された金属層を順番に形成する。パターン化された透明な導電層および前記パターン化された金属層は、複数のデータライン、複数のソース／ドレイン電極、複数のピクセル電極、複数のエッチング保護層を画定するために用いられる。エッチング保護層は、前記パターン化された誘電体層と前記パターン化された半導体層とによって露出する走査線を覆って、該走査線に電気的に並列に接続される。基板の上に、不動態化層を形成する。ピクセル電極上の前記不動態化層とピクセル電極のパターン化された金属層を取り除くことにより、前記ピクセル電極の前記パターン化された透明な導電層を露出させる。エッチング保護層とデータラインの間で走査線の上にパターン化された半導体層を取り除くことにより、前記走査線の上でパターン化された誘電体層を露出させる。
本発明の１つの実施形態では、走査線をつくるステップは、複数の走査パッドを形成することを含む。そして、走査線の各々の一端は、走査パッドのうちの１つに電気的に接続している。走査パッドの一部は、パターン化された誘電体層とパターン化された半導体層の形成の後、パターン化された誘電体層とパターン化された半導体層によって露出する。
本発明の１つの実施形態では、パターン化された透明な導電層とパターン化された金属層は、パターン化された誘電体層とパターン化された半導体層によって露出する走査パッドを覆う。
本発明の１つの実施形態では、ピクセル電極上の不動態化層とピクセル電極のパターン化された金属層を取り除くステップは、走査パッド上のパターン化された金属層を除去することにより、走査パッドの上にパターン化された透明な導電層を露出させることを含む。
本発明の１つの実施形態では、パターン化された透明な導電層とパターン化された金属層は、さらに複数のデータパッドを画定するのに用いられ、データラインの各々の一端は、データパッドのうちの１つに電気的に接続される。
本発明の１つの実施形態では、不動態化層を形成するステップでは、不動態化層は、前記データパッドを覆い、ピクセル電極上の不動態化層と前記ピクセル電極のパターン化された金属層を取り除くステップは、データパッド上のパターン化された金属層を除去することにより、データパッドの上にパターン化された透明な導電層を露出させることを含む。
本発明の１つの実施形態では、走査線をつくるステップは、複数の共通のパッドと複数の共通のパッドにそれぞれ電気的に接続される複数の共通の線とをつくるステップを含み、共通の線は、走査線に平行であり、共通のパッドと走査線は、基板の上に交互に配置される。
本発明の１つの実施形態では、共通の線の各々は、側部から延びている複数の枝を有し、ピクセル電極のパターン化された透明な導電層は、枝と部分的に重なる。
本発明の１つの実施形態では、前記パターン化された透明な導電層と前記パターン化された金属層を形成するステップは、前記ピクセル電極内部に、複数のスリットを形成することを含む。
本発明の１つの実施形態では、パターン化された誘電体層とパターン化された半導体層を形成するステップは、パターン化された接触抵抗層をパターン化された半導体層の上に形成することを含む。
本発明の１つの実施形態では、パターン化された誘電体層とパターン化された半導体層を形成するステップは、パターン化された接触金属層をパターン化された接触抵抗層の上に形成することを更に含む。
本発明の１つの実施形態では、走査線の各々は、複数のゲート領域を含む。
本発明の１つの実施形態では、走査線をつくるステップは、走査線にそれぞれ電気的に接続している複数のゲートを形成することを含む。
本発明の１つの実施形態では、不動態化層を形成するステップの後、不動態化層を取り除くステップの前に、不動態化層の上に不透明な材料層を形成し、不透明な材料層をパターン化して不透明な層を形成する。
本発明は、ＴＦＴアレイ基板を備えた薄膜トランジスタの製造方法を提供する。この方法では、基板上に複数の走査線をつくる。基板の上に順番にパターン化された誘電体層とパターン化された半導体層を形成することにより、走査線を覆う。基板の上に、パターン化された透明な導電層とパターン化された金属層を順番に形成する。パターン化された透明な導電層および前記パターン化された金属層は、複数のデータライン、複数のソース／ドレイン電極、複数のピクセル電極を画定するために用いられる。走査線上にある前記パターン化された半導体層の一部は、前記パターン化された透明導電層とパターン化された金属層とによって露出される。基板の上に、不動態化層を形成する。ピクセル電極上の前記不動態化層とピクセル電極のパターン化された金属層を取り除くことにより、ピクセル電極のパターン化された透明な導電層を露出させる。パターン化された透明導電層およびパターン化された金属層によって露出された走査線の上のパターン化された半導体層を取り除くことにより、走査線の上でパターン化された誘電体層を露出させる。
本発明の１つの実施形態では、走査線をつくるステップは、複数の走査パッドを形成することを含む。そして、走査線の各々の一端は、走査パッドのうちの１つに電気的に接続している。走査パッドの一部は、パターン化された誘電体層とパターン化された半導体層の形成の後、パターン化された誘電体層とパターン化された半導体層によって露出する。
本発明の１つの実施形態では、パターン化された透明な導電層とパターン化された金属層は、パターン化された誘電体層とパターン化された半導体層によって露出する走査パッドを覆う。
本発明の１つの実施形態では、ピクセル電極上の不動態化層とピクセル電極のパターン化された金属層を取り除くステップは、走査パッド上のパターン化された金属層を除去することにより、走査パッドの上にパターン化された透明な導電層を露出させることを含む。
本発明の１つの実施形態では、パターン化された透明な導電層とパターン化された金属層は、さらに複数のデータパッドを画定するのに用いられ、データラインの各々の一端は、データパッドのうちの１つに電気的に接続される。
本発明の１つの実施形態では、不動態化層を形成するステップでは、不動態化層は、前記データパッドを覆い、ピクセル電極上の不動態化層と前記ピクセル電極のパターン化された金属層を取り除くステップは、データパッド上のパターン化された金属層を除去することにより、データパッドの上にパターン化された透明な導電層を露出させることを含む。
本発明の１つの実施形態では、走査線をつくるステップは、複数の共通のパッドと複数の共通のパッドにそれぞれ電気的に接続される複数の共通の線とをつくるステップを含み、共通の線は、走査線に平行であり、共通のパッドと走査線は、基板の上に交互に配置される。
本発明の１つの実施形態では、共通の線の各々は、側部から延びている複数の枝を有し、ピクセル電極のパターン化された透明な導電層は、枝と部分的に重なる。
本発明の１つの実施形態では、前記パターン化された透明な導電層と前記パターン化された金属層を形成するステップは、前記ピクセル電極内部に、複数のスリットを形成することを含む。
本発明の１つの実施形態では、パターン化された誘電体層とパターン化された半導体層を形成するステップは、パターン化された接触抵抗層をパターン化された半導体層の上に形成することを含む。
本発明の１つの実施形態では、パターン化された誘電体層とパターン化された半導体層を形成するステップは、パターン化された接触金属層をパターン化された接触抵抗層の上に形成することを更に含む。
本発明の１つの実施形態では、走査線の各々は、複数のゲート領域を含む。
本発明の１つの実施形態では、走査線をつくるステップは、走査線にそれぞれ電気的に接続している複数のゲートを形成することを含む。
本発明の１つの実施形態では、不動態化層を形成するステップの後、不動態化層を取り除くステップの前に、不動態化層の上に不透明な材料層を形成し、不透明な材料層をパターン化して不透明な層を形成する。
この実施形態ではデータラインを形成する発明、半導体、接触抵抗層または金属層、またはその組合せを用い、露出した走査線を保護する。したがって、走査線への損傷は減る。枝を有する共通の線は、ＴＦＴアレイ基板の側部のためのシールド層として本実施形態に適用可能であり、開口率を上げる。他方、パターニングプロセスを、不透明な材料層、不動態化層とパターン化された金属層の上で実行することにより、ピクセル電極のパターン化された透明な導電層を露出し、後続のプロセスにおいて取り除かれない不透明な層を形成する。したがって、本実施形態で提供されるＴＦＴアレイ基板は、不透明な層を有するカラーフィルター基板で使うことができる、それにより、開口率は改善される。
ここで、本発明にかかる本実施形態について詳細に参照する。そして、本発明の例は添付の図面の中で説明する。可能な限り、同一の参照番号を図面と説明で使用し、同一または同様の部分を参照する。
従来のＴＦＴアレイ基板を備えた薄膜トランジスタの製造方法では、第２のマスクプロセスの後、走査線の一部を露出する。露出した走査線は損傷を受け、その厚みは以下のマスクプロセスにおいて減らされる。更に好ましくないこととして、露出した走査線は破損する場合もある。この実施の形態では、露出した走査線は、データラインまたはその組合せをつくっている半導体層、接触抵抗層、透明な導電層、金属層によって保護されている。この実施形態では、開口率を改善するために、上述のまっすぐな共通の線を、Ｈ形の共通の線に置き換える。
（第１の実施形態）
この実施の形態では、データラインを形成する半導体層、接触抵抗層、透明な導電層、金属層が、露出した走査線を保護するために使われる。第１の実施形態にかかる製造方法によって作られるＴＦＴアレイ基板は、Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ液晶ディスプレイ（ＴＮ−ＬＣＤ）に適している。蓄積コンデンサは共通の線の上とするが、第１の実施形態はこれに限らない。たとえば、蓄積コンデンサをゲートの上としてもよい。第１の実施形態において、ＴＦＴのゲートは走査線の上にある。第１の実施形態は、ＴＦＴのタイプまたは構成に限ったものではない。たとえば、ゲートと走査線は、同時に形成され、互いに結合する。
この実施の形態では、データラインを形成する半導体層、接触抵抗層、透明な導電層、金属層が、露出した走査線を保護するために使われる。第１の実施形態にかかる製造方法によって作られるＴＦＴアレイ基板は、Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ液晶ディスプレイ（ＴＮ−ＬＣＤ）に適している。蓄積コンデンサは共通の線の上とするが、第１の実施形態はこれに限らない。たとえば、蓄積コンデンサをゲートの上としてもよい。第１の実施形態において、ＴＦＴのゲートは走査線の上にある。第１の実施形態は、ＴＦＴのタイプまたは構成に限ったものではない。たとえば、ゲートと走査線は、同時に形成され、互いに結合する。
図５Ａ〜８Ａは、発明の第１の実施形態にかかるＴＦＴアレイ基板の上面図を示す。図５Ｂ〜８Ｂは、図５Ａ〜８Ａの線ＩＩ−ＩＩ’に沿った断面図を示す。図５Ｃ〜８Ｃは、図５Ａ〜８Ａの線ＩＩＩ−ＩＩＩ’に沿った断面図を示す。
図５Ａ、５Ｂ、５Ｃを参照すると、基板２１０が与えられる。基板２１０はたとえば、ガラス基板、クォーツ基板、または他の透明な材料でできている基板である。
数千オングストロームの厚みを持つ第１の金属層を、スパッタリング処理によって基板２１０の上で形成する。第１の金属層は、アルミニウム（Ａｌ）の一つの層、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロミウム（Ｃｒ）、銅（Ｃｕ）、Ａｌ合金、Ｃｕ合金、またはその窒化物としてもよい。あるいは、第１の金属層は、前述の一つの層の組合せを含んで構成される多重層としてもよい。第１のマスクプロセスを第１の金属層の上で実行し、走査線２２２、走査パッド２２４、共通の線２３２と共通のパッド２３４を形成する。走査線２２２の各々の一端は走査パッド２２４のうちの１つに電気的に接続し、共通の線２３２の各々の一端は共通のパッド２３４のうちの１つに電気的に接続している。共通の線と走査線は、基板２１０上に平行で交互に配置されている。共通の線２３２の各々は、端が外へ広がっている枝２３２ａを持つ。開口率を改善するために、ＴＦＴアレイ基板のシールド層として、共通の線２３２の枝２３２ａが使われる。枝２３２ａは共通の線２３２に選択的に設けられ、第２の実施形態の共通の線２３２は、第１の実施形態において適用可能である。
図６Ａ、６Ｂ、６Ｃを参照する。誘電体層と半導体層は、化学蒸着堆積（ＣＶＤ）過程によって、基板２１０の上に順番に形成される。誘電体層と半導体層はそれぞれ、ＳｉＮｘとａ−Ｓｉでできている。半導体層と他の層（たとえばピクセル電極）との接触抵抗を増やすために、接触抵抗層と接触金属層は、半導体層の上に順番に形成される。あるいは、接触抵抗層だけを半導体層の上に形成する。この実施の形態では、接触抵抗層と接触金属層は、選択的に設けられる。接触抵抗層は、ｎ＋-Ｓｉでできている。接触抵抗層は、ＣＶＤ過程によって形成される。接触金属層は、スパッタリング処理によって形成され、前述の一つの層の組合せを含むアルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロミウム（Ｃｒ）、Ａｌ合金、Ｃｕ合金または多重層でできている一つの層を含む。
形成された構造上で第２のマスクプロセスを実行し、順番にパターン化された誘電体層２４２、パターン化された半導体層２４４、パターン化された接触抵抗層２４６、パターン化された接触金属層２４８を形成する。これらの層は、共通の線２３２と走査線２２２（たとえば領域Ａ２とＢ２にある層であり、領域Ａ２の内側のワイヤ）の一部を覆う。これらの層２４２〜２４８は、走査パッド２２４の一部と共通のパッド２３４の一部を露出させるための、複数の第１の開口部２２４ａと複数の第３の開口部２３４ａを有する。走査線２２２（たとえば領域Ｂ２の間の走査線２２２）の一部を露出させるために、他の領域の上にある、パターン化された誘電体層２４２、パターン化された半導体層２４４、パターン化された接触抵抗層２４６、パターン化された接触金属層２４８は、全て除去されなければならない。走査線２２２への損傷を減らすために、走査線２２２のための選択性が高いエッチングプロセスを適用する。
この実施の形態では、パターン化された誘電体層２４２、パターン化された半導体層２４４、パターン化された接触抵抗層２４６、パターン化された接触金属層２４８が、走査パッド２２４の一部と共通のパッド２３４の一部を覆う。あるいは、層２４２〜２４８は、走査パッド２２４と共通のパッド２３４を完全に露出させてもよい。
図７Ａ、７Ｂ、７Ｃを参照すると、透明な導電層と第２の金属層は、基板２１０の上に順番に配置される。パターン化された透明な導電層２５２とパターン化された第２の金属層２５４が、第３のマスク過程によって形成される。パターン化された透明な導電層２５２は、これに限定するものではないが例として次のものとすることができる。すなわち、インジウム酸化スズ（ＩＴＯ）、インジウム酸化亜鉛（ＩＺＯ）、アルミニウムドープ酸化亜鉛（ＺＡＯ）、インジウムスズ酸化亜鉛（ＩＴＺＯ）、または他の透明な金属酸化物が挙げられる。パターン化された第２の金属層２５４は、単一の層の、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロミウム（Ｃｒ）、銅（Ｃｕ）、Ａｌ合金、Ｃｕ合金、前述の一つの層の組合せを含む多重層、のいずれかを含む。
パターン化された透明な導電層２５２とパターン化された第２の金属層２５４により、データライン２６２、データパッド２６４、ソース／ドレイン電極２７２、ピクセル電極２７４とエッチング保護層２７６を画定する。データライン２６２の一端は、データパッド２６４のうちの１つに電気的に接続している。エッチング保護層２７６は、パターン化された誘電体層２４２とパターン化された半導体層２４４によって露出する走査線２２２を、覆って電気的に結合する。ピクセル電極２７４は、共通の線２３２の枝２３２ａの一部と重なる。この実施の形態では、パターン化された透明な導電層２５２とパターン化された第２の金属層２５４は、走査パッド２２４を覆う。走査パッド２２４は、パターン化された誘電体層２４２、パターン化された半導体層２４４、パターン化された接触抵抗層２４６、パターン化された接触金属層２４８によって露出される。あるいは、パターン化された透明な導電層２５２とパターン化された第２の金属層２５４は、走査パッド２２４を覆わなくても良い。
エッチング保護層２７６は、パターン化された透明な導電層２５２とパターン化された第２の金属層２５４を含むが、パターン化された誘電体層２４２とパターン化された半導体層２４４によって露出する走査線２２２を覆うので、エッチング保護層２７６は以下のエッチングプロセスにおいて走査線２２２を保護する。パターン化された透明な導電層２５２とパターン化された第２の金属層２５４はともに導電し、エッチング保護層２７６が走査線２２２に接触するので、エッチング保護層２７６は走査線２２２に電気的に並列に接続される。エッチング保護層２７６と走査線２２２の間で電気的に並列に接続されているので、走査線２２２の抵抗は、ＲＣ遅延を減らすために減らされる。
さらにまた、パターン化された接触金属層２４８、パターン化された接触抵抗層２４６、パターン化された半導体層２４４の一部は、パターン化された透明な導電層２５２とパターン化された金属層２５４によって露出する他の領域（たとえば、チャンネル領域、領域Ａ１と領域Ｂ１で）の中にあるが、さらに除去される。それによって、領域の中のパターン化された半導体層２４４の一部が露出される。
図８Ａ、８Ｂ、８Ｃを参照すると、不動態化層２８２は、基板２１０の上に形成される。不動態化層２８２は、ＳｉＮｘでできている。第４のマスクプロセスを実行し、ピクセル電極２７４上の不動態化層２８２とパターン化された第２の金属層２５４を除去することにより、ピクセル電極２７４のパターン化された透明な導電層２５２を露出させる。エッチング保護層２７６とデータライン２６２との間の、走査線２２２上のパターン化された半導体層２４４を除去し、（領域Ａ２とＢ２の）走査線２２２上にパターン化された誘電体層２４２を露出させる。データライン２６２の各々は相互に電気的に絶縁される。第１の実施形態にかかるＴＦＴアレイ基板はここで大方完了する。
第１の実施形態において、第２の開口部２６４ａを不動態化層２８２とパターン化された第２の金属層２５４に形成し、データパッド２６４の一部を露出させる。走査パッド２２４と共通のパッド２３４の上の、不動態化層２８２とパターン化された第２の金属層２５４は、全て除去される。
（第２の実施形態）
第１の実施形態と同様に、第２の実施形態において、半導体、接触抵抗層、透明な導電層、金属層を用いて、露出した走査線を保護する。第２の実施形態にかかる方法によって作られるＴＦＴアレイ基板は、Ｖｅｒｔｉｃａｌｌｙ＿Ａｌｉｇｎｍｅｎｔ＿ＬＣＤ（ＶＡ−ＬＣＤ）に適している。蓄積コンデンサは、共通の線上またはゲートの、どちらの上においてもよい。第２の実施形態においてＴＦＴのゲートは、走査線上にある。第２の実施形態は、これに限らない。たとえば、ゲートと走査線は、同時に形成して相互に電気的に接続される。
第１の実施形態と同様に、第２の実施形態において、半導体、接触抵抗層、透明な導電層、金属層を用いて、露出した走査線を保護する。第２の実施形態にかかる方法によって作られるＴＦＴアレイ基板は、Ｖｅｒｔｉｃａｌｌｙ＿Ａｌｉｇｎｍｅｎｔ＿ＬＣＤ（ＶＡ−ＬＣＤ）に適している。蓄積コンデンサは、共通の線上またはゲートの、どちらの上においてもよい。第２の実施形態においてＴＦＴのゲートは、走査線上にある。第２の実施形態は、これに限らない。たとえば、ゲートと走査線は、同時に形成して相互に電気的に接続される。
図９Ａ〜１２Ａは、本発明にかかる第２の実施形態のＴＦＴアレイ基板の上面図を示す。図９Ｂ〜１２Ｂは、図９Ａ〜１２Ａの線ＩＩ−ＩＩ’に沿った断面図を示す。
図９Ａと９Ｂを参照すると、基板２１０が与えられる。走査線２２２、走査パッド２２４、共通の線２３２、共通のパッド２３４が、基板２１０の上に形成される。第２の実施形態と第１の実施形態の違いは、第２の実施形態の共通の線２３２が少しの枝も含まないという点である。しかし、第１の実施形態の枝２３２ａを有する共通の線２３２は、第２の実施形態においても適用される。
図１０Ａと１０Ｂを参照すると、第２の実施形態の第２のマスクプロセスは、第１の実施形態の場合と類似している。パターン化された誘電体層２４２、パターン化された半導体層２４４、パターン化された接触抵抗層２４６、パターン化された接触金属層２４８は、基板２１０の上に順番に形成される。層２４２〜２４８は、共通の線２３２と走査線２２２（たとえば、ワイヤが領域Ａ２にある場合の、領域Ａ２とＢ２にある層）の一部を覆う。
図１１Ａと１１Ｂを参照すると、第２の実施形態の第３のマスクプロセスは、第１の実施形態の場合と類似し、パターン化された透明な導電層２５２とパターン化された第２の金属層２５４を形成する。パターン化された透明な導電層２５２とパターン化された第２の金属層２５４は、データライン２６２、データパッド２６４、ソース／ドレイン電極２７２、ピクセル電極２７４、エッチング保護層２７６を画定する。違いは、スリット２７４ａがピクセル電極２７４にあり、スリット２７４ａは基板２１０の一部の表面を露出させる、という点である。
さらにまた、パターン化された接触金属層２４８、パターン化された接触抵抗層２４６、パターン化された半導体層２４４の一部は、パターン化された透明な導電層２５２とパターン化された金属層２５４によって露出される他の領域（たとえば、チャンネル領域、領域Ａ１と領域Ｂ１で）の中にあり、さらに除去される。それによって、領域の中のパターン化された半導体層２４４の一部が露出する。
図１２Ａと１２Ｂを参照すると、不動態化層２８２は、基板２１０の上に形成される。不動態化層２８２は、ＳｉＮｘでできている。第２の実施形態の第４のマスクプロセスは、第１の実施形態の場合と類似し、ある領域で不動態化層２８２とパターン化された第２の金属層２５４を除去することにより、ピクセル電極２７４のパターン化された透明な導電層２５２を露出させている。走査線２２２の一部の上のパターン化された半導体層２４４も除去し、領域Ａ２とＢ２で示すように、パターン化された誘電体層２４２を露出させる。ここで第２の実施形態にかかるＴＦＴアレイ基板は、ほとんど完了する。
（第３の実施形態）
第３の実施形態において、半導体層と接触抵抗層を使用し、露出した走査線を保護する。第３の実施形態にかかる方法によって作られるＴＦＴアレイ基板は、ＴＮ−ＬＣＤに適している。蓄積コンデンサは共通の線上にあるが、第３の実施形態はこの形に限らない。たとえば、蓄積コンデンサをゲートとしてもよい。第３の実施形態において、ＴＦＴのゲートは走査線上にある。第３の実施形態は、ＴＦＴのタイプまたは構成に限らない。たとえば、ゲートと走査線は同時に形成し、相互に結合される。
第３の実施形態において、半導体層と接触抵抗層を使用し、露出した走査線を保護する。第３の実施形態にかかる方法によって作られるＴＦＴアレイ基板は、ＴＮ−ＬＣＤに適している。蓄積コンデンサは共通の線上にあるが、第３の実施形態はこの形に限らない。たとえば、蓄積コンデンサをゲートとしてもよい。第３の実施形態において、ＴＦＴのゲートは走査線上にある。第３の実施形態は、ＴＦＴのタイプまたは構成に限らない。たとえば、ゲートと走査線は同時に形成し、相互に結合される。
図１３Ａ〜１６Ａは、本発明にかかる第３の実施形態のＴＦＴアレイ基板の上面図を示す。図で１３Ｂ〜１６Ｂは、図１３Ａ〜１６Ａの線ＩＩ−ＩＩ’に沿った断面図を示す。図１３Ｃ〜１６Ｃは、図１３Ａ〜１６Ａの線ＩＩＩ−ＩＩＩ’に沿った断面図を示す。
図１３Ａ、１３Ｂ、１３Ｃを参照すると、第３の実施形態の第１のマスクプロセスは、第１の実施形態の場合と類似している。走査線２２２、走査パッド２２４、共通の線２３２と共通のパッド２３４は、基板２１０の上に形成される。第２の実施形態の直線タイプの共通の線２３２は、第３の実施形態にも適用できる。
図１４Ａ、１４Ｂ、１４Ｃを参照すると、第３の実施形態の第２のマスクプロセスは、第１の実施形態の場合と類似している。パターン化された誘電体層２４２、パターン化された半導体層２４４、パターン化された接触抵抗層２４６とパターン化された接触金属層２４８は、基板２１０の上に順番に形成される。第１の実施形態と第３の実施形態の違いは、層２４２〜２４８が共通の線２３２と走査線２２２の全体を覆う点である。パターン化された接触抵抗層２４６とパターン化された接触金属層２４８の形成は、選択的に設けられる。
図１５Ａ、１５Ｂ、１５Ｃを参照すると、第３の実施形態の第３のマスクプロセスは、第１の実施形態の場合と類似し、パターン化された透明な導電層２５２とパターン化された第２の金属層２５４を形成する。パターン化された透明な導電層２５２とパターン化された第２の金属層２５４は、データライン２６２、データパッド２６４、ソース／ドレイン電極２７２とピクセル電極２７４を画定する。第１の実施形態と第３の実施形態の違いは、エッチング保護層２７６は作られない点である。また、パターン化された透明な導電層２５２とパターン化された第２の金属層２５４は、走査線２２２（たとえば領域Ａ２とＢ２）の上に、一部のパターン化された半導体層２４４を露出させる。
さらにまた、パターン化された接触金属層２４８、パターン化された接触抵抗層２４６、パターン化された半導体層２４４の一部は、パターン化された透明な導電層２５２とパターン化された金属層２５４によって露出する他の領域（たとえば、チャンネル領域、領域Ａ１と領域Ｂ１で）の中にあって、さらに除去される。それによって、領域の中のパターン化された半導体層２４４の一部は、露出する。
図１６Ａ、１６Ｂ、１６Ｃを参照すると、不動態化層２８２は、基板２１０の上に形成される。不動態化層２８２は、ＳｉＮｘでできている。第３の実施形態の第４のマスクプロセスは、第１の実施形態の場合と類似し、若干の領域で不動態化層２８２とパターン化された第２の金属層２５４を除去することにより、ピクセル電極２７４のパターン化された透明な導電層２５２を露出させる。領域Ａ２とＢ２で示すように、走査線２２２の一部の上のパターン化された半導体層２４４も、パターン化された誘電体層２４２を露出させるために除去される。第３の実施形態にかかるＴＦＴアレイ基板は、ほとんど完了する。
（第４の実施形態）
第４の実施形態において、半導体層と接触抵抗層が露出した走査線を保護するために使われ、開口率を上げるために、ピクセル電極は走査線上の半導体層を覆う。第４の実施形態によって作られるＴＦＴアレイ基板は、ＴＮ−ＬＣＤに適している。蓄積コンデンサは、共通の線上にある。第４の実施形態において、ＴＦＴのゲートは走査線上にある。第４の実施形態は、ＴＦＴのタイプまたは構成に限られない。たとえば、ゲートと走査線は、同時に形成され、互いに結合する。
第４の実施形態において、半導体層と接触抵抗層が露出した走査線を保護するために使われ、開口率を上げるために、ピクセル電極は走査線上の半導体層を覆う。第４の実施形態によって作られるＴＦＴアレイ基板は、ＴＮ−ＬＣＤに適している。蓄積コンデンサは、共通の線上にある。第４の実施形態において、ＴＦＴのゲートは走査線上にある。第４の実施形態は、ＴＦＴのタイプまたは構成に限られない。たとえば、ゲートと走査線は、同時に形成され、互いに結合する。
図１７Ａ〜２０Ａは、本発明にかかる第４の実施形態のＴＦＴアレイ基板の上面図を示す。図で１７Ｂ〜２０Ｂは、図１７Ａ〜２０Ａの線ＩＩ−ＩＩ’に沿った断面図を示す。図で１７Ｃ〜２０Ｃは、図１７Ａ〜２０Ａの線ＩＩＩ−ＩＩＩ’に沿った断面図を示す。
図１７Ａ、１７Ｂ、１７Ｃを参照すると、第４の実施形態の第１のマスクプロセスは、第３の実施形態の場合と類似している。走査線２２２、走査パッド２２４、共通の線２３２と共通のパッド２３４は、基板２１０の上に形成される。第２の実施形態の直線タイプの共通の線２３２は、第４の実施形態にも適用できる。
図１８Ａ、１８Ｂ、１８Ｃを参照すると、第４の実施形態の第２のマスクプロセスは、第３の実施形態の場合と類似している。パターン化された誘電体層２４２、パターン化された半導体層２４４、パターン化された接触抵抗層２４６、パターン化された接触金属層２４８は、基板２１０の上に順番に形成される。層２４２〜２４８は、共通の線２３２と走査線２２２の全体を覆う。
図１９Ａ、１９Ｂ、１９Ｃを参照すると、第４の実施形態の第３のマスクプロセスは、第３の実施形態の場合と類似し、パターン化された透明な導電層２５２とパターン化された第２の金属層２５４を形成する。パターン化された透明な導電層２５２とパターン化された第２の金属層２５４は、データライン２６２、データパッド２６４、ソース／ドレイン電極２７２、ピクセル電極２７４を画定する。第４の実施形態と第３の実施形態の違いは、第４の実施形態のピクセル電極２７４が走査線２２２の一部を覆い（領域Ｃ１で示す）、ピクセル電極２７４が走査線２２２の上に多重層の上に積み重なる点である（たとえばパターン化された誘電体層２４２、パターン化された半導体層２４４、パターン化された接触抵抗層２４６、パターン化された接触金属層２４８）。また、ピクセル電極２７４が走査線２２２の一部を覆うので、開口率はさらに改善される。
さらにまた、パターン化された接触金属層２４８、パターン化された接触抵抗層２４６、パターン化された半導体層２４４の一部は、パターン化された透明な導電層２５２とパターン化された金属層２５４によって露出する他の領域（たとえば、チャンネル領域、領域Ａ１と領域Ｂ１で）の中にあり、さらに除去される。それによって、領域の中のパターン化された半導体層２４４の一部は、露出する。
図２０Ａ、２０Ｂ、２０Ｃを参照すると、不動態化層２８２は、基板２１０の上に形成される。不動態化層２８２は、ＳｉＮｘでできている。第４の実施形態の第４のマスクプロセスは、第３の実施形態の場合と類似するが、ある領域で不動態化層２８２とパターン化された第２の金属層２５４を除去することにより、ピクセル電極２７４のパターン化された透明な導電層２５２を露出させる点である。領域Ａ２とＢ２で示すように、走査線２２２の一部の上のパターン化された半導体層２４４も除去し、パターン化された誘電体層２４２を露出する。第４の実施形態にかかるＴＦＴアレイ基板は、ほぼ完了する。
（第５の実施形態）
第５の実施形態において、半導体層と接触抵抗層を使用して露出した走査線を保護し、開口率を上げるために、ピクセル電極は走査線上の半導体層を覆う。第５の実施形態にかかる方法によって作られるＴＦＴアレイ基板は、ＴＮ−ＬＣＤに適している。蓄積コンデンサはゲート上にある。第５の実施形態において、ＴＦＴのゲートは走査線上にある。第５の実施形態は、ＴＦＴのタイプまたは構成に限られない。たとえば、ゲートと走査線は、同時に形成され、互いに結合する。
第５の実施形態において、半導体層と接触抵抗層を使用して露出した走査線を保護し、開口率を上げるために、ピクセル電極は走査線上の半導体層を覆う。第５の実施形態にかかる方法によって作られるＴＦＴアレイ基板は、ＴＮ−ＬＣＤに適している。蓄積コンデンサはゲート上にある。第５の実施形態において、ＴＦＴのゲートは走査線上にある。第５の実施形態は、ＴＦＴのタイプまたは構成に限られない。たとえば、ゲートと走査線は、同時に形成され、互いに結合する。
図２１Ａ〜２４Ａは、本発明にかかる第５の実施形態のＴＦＴアレイ基板の上面図を示す。図で２１Ｂ〜２４Ｂは、図２１Ａ〜２４Ａの線ＩＩ−ＩＩ’に沿った断面図を示す。
図２１Ａと２１Ｂを参照する。第５の実施形態の第１のマスクプロセスは、第４の実施形態の場合と類似している。走査線２２２と走査パッド２２４は基板２１０の上に形成される。しかし、第５の実施形態と第４の実施形態の違いは、第４の実施形態において形成される共通の線２３２と共通のパッド２３４が、第５の実施形態において形成されないという点である。
図２２Ａと２２Ｂを参照すると、第５の実施形態の第２のマスクプロセスは、第４の実施形態の場合と類似している。パターン化された誘電体層２４２、パターン化された半導体層２４４、パターン化された接触抵抗層２４６、パターン化された接触金属層２４８は、基板２１０の上に順番に形成される。層２４２〜２４８は、走査線２２２の全体を覆う。
図２３Ａと２３Ｂを参照すると、第５の実施形態の第３のマスクプロセスは、第４の実施形態の場合と類似し、パターン化された透明な導電層２５２とパターン化された第２の金属層２５４を形成する。パターン化された透明な導電層２５２とパターン化された第２の金属層２５４は、データライン２６２、データパッド２６４、ソース／ドレイン電極２７２とピクセル電極２７４を画定する。第４の実施形態と同様で、第５の実施形態のピクセル電極２７４は、走査線２２２の一部を覆い（領域Ｃ１で示す）、ピクセル電極２７４は走査線２２２上の多重層の上に積み重なる（たとえば、パターン化された誘電体層２４２、パターン化された半導体層２４４、パターン化された接触抵抗層２４６、パターン化された接触金属層２４８）。また、ピクセル電極２７４が走査線２２２の一部を覆うので、領域Ｃ１はゲートの上の蓄積コンデンサとして画定される。
さらにまた、パターン化された接触金属層２４８、パターン化された接触抵抗層２４６、パターン化された半導体層２４４の一部は、パターン化された透明な導電層２５２とパターン化された金属層２５４によって露出する他の領域（たとえば、チャンネル領域、領域Ａ１と領域Ｂ１で）の中にあり、さらに除去される。それによって、領域の中のパターン化された半導体層２４４の一部は露出する。
図２４Ａと２４Ｂを参照すると、不動態化層２８２は、基板２１０の上に形成される。不動態化層２８２は、ＳｉＮｘでできている。第５の実施形態の第４のマスクプロセスは、第４の実施形態の場合と類似し、ある領域で不動態化層２８２とパターン化された第２の金属層２５４を除去することで、ピクセル電極２７４のパターン化された透明な導電層２５２を露出させている。領域Ａ２とＢ２で示すように、走査線２２２の一部の上のパターン化された半導体層２４４も、パターン化された誘電体層２４２を露出させるために除去される。第５の実施形態にかかるＴＦＴアレイ基板はほとんど完了する。
第６の実施形態
第６の実施形態
この実施形態は、第１の実施形態と類似している。違いは、その間で、不透明な層がこの実施形態において不動態化層の上に形成される点である。それによって、開口率を改善するために、この実施形態によって提供されるＴＦＴアレイ基板を、不透明な層がないカラーフィルター基板とともに使用することができる。さらに、第６の実施形態にかかる製造方法によって作られるＴＦＴアレイ基板は、Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ液晶ディスプレイ（ＴＮ−ＬＣＤ）に適している。蓄積コンデンサは共通の線上にあるが、第６の実施形態はこれに限られない。たとえば、蓄積コンデンサをゲート上にあるとしてもよい。第６の実施形態において、ＴＦＴのゲートは走査線上にある。しかし、ＴＦＴのタイプまたは構成は、第６の実施形態に限らない。たとえばゲートと走査線は、同時に形成され、互いに電気的に接続している。
図２５Ａ〜２８Ａは、本発明にかかる第６の実施形態のＴＦＴアレイ基板を示す上面図である。図で２５Ｂ〜２８Ｂは、図２５Ａ〜２８Ａの線ＩＩ−ＩＩ’に沿った断面図を示す。図で２５Ｃ〜２８Ｃは、図２５Ａ〜２８Ａの線ＩＩＩ−ＩＩＩ’に沿った断面図を示す。
図２５Ａ、２５Ｂ、２５Ｃを参照すると、基板２１０が与えられる。基板２１０は、たとえば、他の透明な材料でできているガラス基板、クォーツ基板または基板である。
数千オングストロームの厚みを持つ第１の金属層は、スパッタリングによって、基板２１０の上で形成される。最初の金属は、アルミニウム（Ａｌ）の一つの層、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロミウム（Ｃｒ）、銅（Ｃｕ）、Ａｌ合金、Ｃｕ合金、またはその窒化物としてもよい。あるいは、第１の金属層は、前述の一つの層の組合せを含んだ多重層としてもよい。第１のマスクプロセスを第１の金属層上で実行し、走査線２２２、走査パッド２２４、共通の線２３２、共通のパッド２３４を形成する。走査線２２２の各々の一端は、走査パッド２２４のうちの１つに電気的に接続され、共通の線２３２の各々の一端は、共通のパッド２３４のうちの１つに電気的に接続される。共通の線２３２と走査線２２２は、平行で、基板２１０の上に交替に変位する。共通の線２３２の各々は、端が外へ広がっている枝２３２ａを持つ。開口率を改善するために、ＴＦＴアレイ基板のシールド層として、共通の線２３２の枝２３２ａが使われる。枝２３２ａは共通の線２３２に選択的に設けられ、他のタイプの共通の線２３２は、第６の実施形態において適用できる。
図２６Ａ、２６Ｂ、２６Ｃを参照すると、誘電体層と半導体層は、化学蒸着堆積（ＣＶＤ）過程によって、基板２１０の上に順番に形成される。それぞれ、誘電体層と半導体層はＳｉＮｘとａ−Ｓｉでできている。半導体層と他の層（たとえばピクセル電極）との接触抵抗を増やすために、接触抵抗層と接触金属層は、半導体層の上に順番に形成される。あるいは、接触抵抗層だけを、半導体層の上に形成する。この実施の形態では、接触抵抗層と接触金属層は、選択的に設けられる。接触抵抗層は、ｎ＋-Ｓｉでできている。接触抵抗層は、ＣＶＤによって形成される。接触金属層はスパッタリングによって形成され、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロミウム（Ｃｒ）、Ａｌ合金、Ｃｕ合金、または前述の単一層の組合せを含む多重層からなる一つの層を含む。
第２のマスクプロセスは、形成された構造上で実行され、順番にパターン化された誘電体層２４２、パターン化された半導体層２４４、パターン化された接触抵抗層２４６、パターン化された接触金属層２４８を形成する。これらの層は、共通の線２３２と走査線２２２（たとえば、領域Ａ１とＢ１にある線であり、領域Ａ１の内側の配線）の一部を覆う。これらの層２４２〜２４８は、走査パッド２２４の一部と共通のパッド２３４の一部を露出させるための、複数の第１の開口部２２４ａと複数の第３の開口部２３４ａを有する。他の領域の中にある、パターン化された誘電体層２４２、パターン化された半導体層２４４、パターン化された接触抵抗層２４６、パターン化された接触金属層２４８は、走査線２２２（たとえば領域Ｂ１の間の走査線１２２）の一部を露出させるために、全て除去されなければならない。走査線２２２への損傷を減らすために、選択性の高い走査線２２２のエッチングプロセスが適用される。
この実施の形態では、パターン化された誘電体層２４２、パターン化された半導体層２４４、パターン化された接触抵抗層２４６、パターン化された接触金属層２４８が、走査パッド２２４の一部と共通のパッド２３４の一部を覆う。あるいは、層２４２〜２４８が、走査パッド２２４と共通のパッド２３４を完全に露出させることもできる。
図２７Ａ、２７Ｂ、２７Ｃを参照すると、透明な導電層と第２の金属層が、基板２１０の上に順番に形成される。第３のマスクプロセスが実行され、ある領域で透明な導電層、第２の金属層、パターン化された接触抵抗層２４６とパターン化された接触金属層２４８を除去し、パターン化された透明な導電層２５２とパターン化された金属層２５４を形成する。パターン化された透明な導電層２５２は、例であって限定するものではないが、インジウム酸化スズ（ＩＴＯ）、インジウム酸化亜鉛（ＩＺＯ）、アルミニウムドープ酸化亜鉛（ＺＡＯ）、インジウムスズ酸化亜鉛（ＩＴＺＯ）、または他の透明な金属酸化物が挙げられる。パターン化された金属層２５４は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロミウム（Ｃｒ）、銅（Ｃｕ）、Ａｌ合金、Ｃｕ合金、または前述の一つの層の組合せを含む多重層、からなる一つの層を含む。
より詳細には、パターン化された透明な導電層２５２とパターン化された第２の金属層２５４は、データライン２６２、データパッド２６４、ソース／ドレイン電極２７２、ピクセル電極２７４、エッチング保護層２７６を画定するのに用いられる。データライン２６２の各々の一端は、データパッド２６４のうちの１つに、電気的に接続している。エッチング保護層２７６は、パターン化された誘電体層２４２とパターン化された半導体層２４４によって露出する走査線２２２を、覆うとともに電気的に接続する。ピクセル電極２７４は、共通の線２３２の枝２３２ａの一部と重なる。この実施の形態では、パターン化された透明な導電層２５２とパターン化された金属層２５４は、パターン化された誘電体層２４２、パターン化された半導体層２４４、パターン化された接触抵抗層２４６、パターン化された接触金属層２４８によって露出する走査パッド２２４を覆う。あるいは、パターン化された透明な導電層２５２とパターン化された金属層２５４は、走査パッド２２４を覆わないこともできる。
エッチング保護層２７６は、パターン化された透明な導電層２５２とパターン化された金属層２５４を含むが、パターン化された誘電体層２４２とパターン化された半導体層２４４によって露出される走査線２２２を覆うので、エッチング保護層２７６は、以下のエッチングプロセスにおいて走査線２２２を保護する。パターン化された透明な導電層２５２とパターン化された金属層２５４はともに導電し、エッチング保護層２７６が走査線２２２で接触するので、エッチング保護層２７６は走査線２２２に電気的に並列接続される。すなわち、エッチング保護層２７６と走査線２２２の間で電気的に並列接続しているので、ＲＣ遅延を下げるために、走査線２２２の抵抗は減らされる。
さらにまた、パターン化された接触金属層２４８、パターン化された接触抵抗層２４６、パターン化された半導体層２４４の一部は、パターン化された透明な導電層２５２とパターン化された金属層２５４によって露出する他の領域（たとえば、チャンネル領域、領域Ａ１と領域Ｂ１で）の中にあり、さらに除去される。それによって、領域の中のパターン化された半導体層２４４の一部が露出する。
図２８Ａ、２８Ｂ、２８Ｃを参照すると、不動態化層２８２は、基板２１０の上に形成される。たとえば、不動態化層２８２は、ＳｉＮｘでできている。不透明な層２９２は、不動態化層２８２の上に形成される。より詳しくは、不透明な材料層（図示せず）は、不動態化層２８２の上につくられる。この実施形態において、不透明な材料層は黒い樹脂としたが、不透明な材料層を、もう一つの実施形態の金属とすることもできる。
それから、露出プロセスと発展プロセスは、不透明な材料層の上で実行され、不透明な層２９２を形成する。不透明な層２９２をマスクとして使用して、ピクセル電極２７４の上の不動態化層２８２とパターン化された金属層２５４を除去し、それによりピクセル電極２７４のパターン化された透明な導電層２５２を露出している。エッチング保護層２７６とデータライン２６２との間の、走査線２２２の上のパターン化された半導体層２４４は除去され、走査線２２２（領域Ａ１とＢ１で）の上にパターン化された誘電体層２４２を露出する。したがって、データライン２６２の各々は、互いから電気的に絶縁される。ここで、第６の実施形態にかかるＴＦＴアレイ基板は、ほとんど完了する。
第６の実施形態において、第２の開口部２６４ａは、データパッド２６４の一部を露出させるために、不動態化層２８２とパターン化された金属層２５４でつくられる。走査パッド２２４と共通のパッド２３４の上の、不動態化層２８２とパターン化された金属層２５４は全て除去され、パターン化された透明な導電層２５２を露出する。
第６の実施形態において、パターニングプロセスを、不透明な材料層、不動態化層とパターン化された金属層の上で実行することにより、ピクセル電極のパターン化された透明な導電層を露出し、以下のプロセスにおいて取り除かれない不透明な層を形成する。したがって、この実施形態によって提供されるＴＦＴアレイ基板を、不透明な層がないカラーフィルター基板で使うことができる、そのため、開口率は改善される。言い換えると、この実施形態によって提供されるＴＦＴアレイ基板とカラーフィルタ基板を採用すると想定した場合、不透明な層の製造方法を省略することができ、フォトマスクの数が減る。
第６の実施形態にかかる製造方法によって作られるＴＦＴアレイ基板は、Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ液晶ディスプレイ（ＴＮ−ＬＣＤ）に適している。パターン化された透明な導電層とパターン化された金属層を形成するプロセスの間に、複数のスリットがピクセル電極につくられると仮定した場合、ＴＦＴアレイ基板は同様に、Ｖｅｒｔｉｃａｌｌｙ Ａｌｉｇｎｍｅｎｔ液晶ディスプレイ（ＶＡ−ＬＣＤ）に適用することができる。さらに、第６の実施形態は第１の実施形態の構造を用いて説明するが、他の実施形態によって提供されるものと同様に、不透明な層を形成することもできる。
上で示したように、発明にかかる製造方法には、少なくとも以下の利点がある。
本発明では、データラインを形成する半導体層、接触抵抗層、透明な導電層、金属層を用いて、露出した走査線を保護する。データラインを形成する透明な導電層と金属層を使用して露出した走査線を保護するとき、データラインを形成する金属層を含むエッチング保護層が、走査線に電気的に並列に接続される。したがって、エッチング保護層でＲＣ遅延効果を下げるので、走査線への損傷は減り、走査線の抵抗値は下げられる。
枝を有する共通の線は、ＴＦＴアレイ基板の側部のためのシールド層として、発明において適用可能であり開口率を上げるのに寄与する。
本発明にかかる製造方法は、従来のプロセスに互換性を持つ。したがって、本発明についての追加のまたは専用の装置は不要となる。
本発明では、不動態化層の上に形成される不透明な層を提供する。したがって、本実施形態で提供されるＴＦＴアレイ基板を、不透明な層がないカラーフィルター基板で用いることができ、それにより開口率を改善することができる。
本発明の範囲および考え方から逸脱しない中で、様々な修正および変形を本発明の構造として考えることができることは、この技術をよく理解するものにとって明らかである。上述のように、添付の特許請求の範囲とその均等の範囲内において、本発明では、この発明の修正や変更を含めることを意図している。
２１０ 基板
２２２ 走査線
２２４ 走査パッド
２２４ａ 第１の開口部
２３２ 共通の線
２３２ａ 枝
２３４ 共通のパッド
２３４ａ 第３の開口部
２６２ データライン
２６４ データパッド
２６４ａ 第２の開口部
２７２ ソース／ドレイン電極
２７４ ピクセル電極
２７６ エッチング保護層
Ａ２ 領域
Ｂ２ 領域
２２２ 走査線
２２４ 走査パッド
２２４ａ 第１の開口部
２３２ 共通の線
２３２ａ 枝
２３４ 共通のパッド
２３４ａ 第３の開口部
２６２ データライン
２６４ データパッド
２６４ａ 第２の開口部
２７２ ソース／ドレイン電極
２７４ ピクセル電極
２７６ エッチング保護層
Ａ２ 領域
Ｂ２ 領域
Claims (28)
- 基板上に複数の走査線をつくるステップと、
前記基板の上に順番にパターン化された誘電体層とパターン化された半導体層を形成することにより、走査線の一部を覆うステップと、
前記基板の上に、透明な導電層と金属層を順番に配置してパターン化された透明な導電層とパターン化された金属層を同時に形成するステップを含み、前記パターン化された透明な導電層および前記パターン化された金属層は、複数のデータライン、複数のソース／ドレイン電極と複数のピクセル電極、複数のエッチング保護層を画定するために用いられ、また、前記パターン化された透明な導電層と前記パターン化された金属層は前記パターン化された誘電体層と前記パターン化された半導体層に覆われておらず、露出した前記複数の走査線上に複数の走査線と電気接続している複数のエッチング保護層をそれぞれ定義づけ、
前記基板の上に、不動態化層を形成するステップを含み、
前記ピクセル電極上の前記不動態化層とピクセル電極のパターン化された金属層を取り除くことにより、前記ピクセル電極の前記パターン化された透明な導電層を露出させるステップと、
エッチング保護層とデータラインの間で走査線の上にパターン化された半導体層を取り除くことにより、前記走査線の上でパターン化された誘電体層を露出させるステップと、
を含む薄膜トランジスタの製造方法。 - 前記走査線をつくるステップは、複数の走査パッドを形成するステップを含み、前記走査線の各々のうちの一端は、前記走査パッドに電気的に接続され、
前記走査パッドの一部は、パターン化された誘電体層とパターン化された半導体層の形成の後、パターン化された誘電体層とパターン化された半導体層によって露出される、ことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。 - 前記パターン化された透明な導電層と前記パターン化された金属層は、前記パターン化された誘電体層と前記パターン化された半導体層によって露出される走査パッドとを覆うことを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
- 前記ピクセル電極上の不動態化層と前記ピクセル電極のパターン化された金属層を取り除くステップは、前記走査パッド上のパターン化された金属層を除去することにより、前記走査パッドの上にパターン化された透明な導電層を露出させることを含むことを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
- 前記パターン化された透明な導電層と前記パターン化された金属層は、さらに複数のデータパッドを画定するのに用いられ、前記データラインの各々の一端は、前記データパッドのうちの１つに電気的に接続されることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
- 前記不動態化層は、前記データパッドを覆い、
前記ピクセル電極上の不動態化層と前記ピクセル電極のパターン化された金属層を取り除くステップは、前記データパッド上のパターン化された金属層を除去することにより、前記データパッドの上にパターン化された透明な導電層を露出させることを含むことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。 - 前記走査線をつくるステップは、複数の共通のパッドと前記複数の共通のパッドにそれぞれ電気的に接続される複数の共通の線とをつくるステップを含み、前記共通の線は、前記走査線に平行であり、前記共通のパッドと前記走査線は、前記基板の上に交互に配置されることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
- 前記共通の線の各々は、側部から延びている複数の枝を有し、前記ピクセル電極のパターン化された透明な導電層は、前記枝と部分的に重なることを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
- 前記パターン化された透明な導電層と前記パターン化された金属層を形成するステップは、前記ピクセル電極内部に、複数のスリットを形成することを含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
- 前記パターン化された誘電体層と前記パターン化された半導体層を形成するステップは、パターン化された接触抵抗層を前記パターン化された半導体層の上に形成することを含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
- 前記パターン化された誘電体層と前記パターン化された半導体層を形成するステップは、パターン化された接触金属層を前記パターン化された接触抵抗層の上に形成することを更に含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
- 前記走査線の各々は、複数のゲート領域を有することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
- 前記走査線をつくるステップは、前記走査線にそれぞれ電気的に接続している複数のゲートを形成することを含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
- 前記不動態化層を形成するステップの後、前記不動態化層を取り除くステップの前に、
前記不動態化層の上に不透明な材料層を形成するステップと、
前記不透明な材料層をパターン化して前記不透明な層を形成するステップと、
を更に含んでいることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。 - 基板上に複数の走査線をつくるステップと、
前記基板の上に順番にパターン化された誘電体層とパターン化された半導体層を形成することにより、走査線を覆うステップと、
前記基板の上に、パターン化された透明な導電層とパターン化された金属層を順番に形成するステップを含み、前記パターン化された透明な導電層および前記パターン化された金属層は、複数のデータライン、複数のソース／ドレイン電極、複数のピクセル電極を画定するために用いられ、前記走査線上にある前記パターン化された半導体層の一部は、前記パターン化された透明導電層と前記パターン化された金属層とによって露出され、
前記基板の上に、不動態化層を形成するステップと、
前記不動態化層の上に不透明な材料層を形成するステップとを含み、
前記不透明な材料層、前記不動態化層と前記パターン化された金属層は同時にパターンニングプロセスを実行することにより、前記ピクセル電極上の前記不動態化層とピクセル電極のパターン化された金属層を取り除くことにより、前記ピクセル電極の前記パターン化された透明な導電層を露出させるステップと、
前記パターン化された透明導電層および前記パターン化された金属層によって露出された走査線の上のパターン化された半導体層を取り除くことにより、前記走査線の上でパターン化された誘電体層を露出させて不透明な層を形成するステップと、
を含む薄膜トランジスタの製造方法。 - 前記走査線をつくるステップは、複数の走査パッドを形成するステップを含み、前記走査線の各々のうちの一端は、前記走査パッドに電気的に接続され、
前記走査パッドの一部は、パターン化された誘電体層とパターン化された半導体層の形成の後、パターン化された誘電体層とパターン化された半導体層によって露出される、ことを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。 - 前記パターン化された透明な導電層と前記パターン化された金属層は、前記パターン化された誘電体層と前記パターン化された半導体層によって露出される走査パッドとを覆うことを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
- 前記ピクセル電極上の不動態化層と前記ピクセル電極のパターン化された金属層を取り除くステップは、前記走査パッド上のパターン化された金属層を除去することにより、前記走査パッドの上にパターン化された透明な導電層を露出させることを含むことを特徴とする請求項１７に記載の薄膜トランジスタの製造方法。
- 前記パターン化された透明な導電層と前記パターン化された金属層は、さらに複数のデータパッドを画定するのに用いられ、前記データラインの各々の一端は、前記データパッドのうちの１つに電気的に接続されることを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
- 前記不動態化層は、前記データパッドを覆い、
前記ピクセル電極上の不動態化層と前記ピクセル電極のパターン化された金属層を取り除くステップは、前記データパッド上のパターン化された金属層を除去することにより、前記データパッドの上にパターン化された透明な導電層を露出させることを含むことを特徴とする請求項１９に記載の薄膜トランジスタの製造方法。 - 前記走査線をつくるステップは、複数の共通のパッドと前記複数の共通のパッドにそれぞれ電気的に接続される複数の共通の線とをつくるステップを含み、前記共通の線は、前記走査線に平行であり、前記共通のパッドと前記走査線は、前記基板の上に交互に配置されることを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
- 前記共通の線の各々は、側部から延びている複数の枝を有し、前記ピクセル電極のパターン化された透明な導電層は、前記枝と部分的に重なることを特徴とする請求項２１に記載の薄膜トランジスタの製造方法。
- 前記ピクセル電極は、前記走査線の一部を覆うことを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
- 前記パターン化された誘電体層と前記パターン化された半導体層を形成するステップは、パターン化された接触抵抗層を前記パターン化された半導体層の上に形成することを含むことを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
- 前記パターン化された誘電体層と前記パターン化された半導体層を形成するステップは、パターン化された接触金属層を前記パターン化された接触抵抗層の上に形成することを更に含むことを特徴とする請求項２４に記載の薄膜トランジスタの製造方法。
- 前記走査線のそれぞれは、複数のゲート領域を有することを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
- 前記走査線をつくるステップは、前記走査線にそれぞれ電気的に接続している複数のゲートを形成することを含むことを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
- 前記不動態化層を形成するステップの後、前記不動態化層を取り除くステップの前に、
前記不動態化層の上に不透明な材料層を形成するステップと、
前記不透明な材料層をパターン化して前記不透明な層を形成するステップと、
を更に含んでいることを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW94147546A TWI276227B (en) | 2005-12-30 | 2005-12-30 | Fabricating method for thin film transistor array substrate |
| TW95136203A TWI308392B (en) | 2006-09-29 | 2006-09-29 | Fabricating method for thin film transistor array substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007193326A JP2007193326A (ja) | 2007-08-02 |
| JP4486640B2 true JP4486640B2 (ja) | 2010-06-23 |
Family
ID=38263710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006353601A Active JP4486640B2 (ja) | 2005-12-30 | 2006-12-28 | 薄膜トランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7323369B2 (ja) |
| JP (1) | JP4486640B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7968880B2 (en) * | 2008-03-01 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| JP2011233751A (ja) * | 2010-04-28 | 2011-11-17 | Panasonic Corp | 窒化物半導体トランジスタ |
| KR101295536B1 (ko) * | 2012-03-26 | 2013-08-12 | 엘지디스플레이 주식회사 | 터치 스크린 일체형 표시장치 및 그 제조 방법 |
| CN104505392A (zh) * | 2014-12-29 | 2015-04-08 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制作方法、阵列基板的修复方法、显示装置 |
| US20200089066A1 (en) * | 2018-09-17 | 2020-03-19 | Chongqing Hkc Optoelectronics Technology Co., Ltd. | Array substrate, display panel, and display device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720087B1 (ko) * | 2000-07-31 | 2007-05-18 | 삼성전자주식회사 | 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법 |
| KR100980008B1 (ko) * | 2002-01-02 | 2010-09-03 | 삼성전자주식회사 | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 |
| KR100654569B1 (ko) * | 2004-12-30 | 2006-12-05 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
-
2006
- 2006-12-25 US US11/616,002 patent/US7323369B2/en active Active
- 2006-12-28 JP JP2006353601A patent/JP4486640B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007193326A (ja) | 2007-08-02 |
| US7323369B2 (en) | 2008-01-29 |
| US20070166893A1 (en) | 2007-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101055011B1 (ko) | 액티브 매트릭스 기판 및 그것을 구비한 액정 표시 장치 | |
| US7545463B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US7439089B2 (en) | Method of fabricating array substrate having color filter on thin film transistor structure | |
| JP3307150B2 (ja) | アクティブマトリクス型表示装置 | |
| US8754415B2 (en) | High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same | |
| JP5079463B2 (ja) | 液晶表示装置及びその製造方法 | |
| TWI420210B (zh) | 畫素結構及其製造方法 | |
| JP2005338818A (ja) | 保持容量電極ラインを有しない液晶表示装置 | |
| JP2003043513A (ja) | 液晶表示装置用アレー基板及びその製造方法 | |
| JP2004226975A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2007013083A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JP4486640B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20040155992A1 (en) | Method of manufacturing an array substrate for use in a LCD device | |
| KR101525883B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| CN100485470C (zh) | 液晶显示器及其制造方法 | |
| US7927899B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| US8304772B2 (en) | Thin-film transistor array panel and method of fabricating the same | |
| JP2007102225A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2020167327A (ja) | アクティブマトリクス基板およびその製造方法 | |
| US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| CN100431139C (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN113126357B (zh) | 显示面板、显示装置及其制造方法 | |
| TWI308392B (en) | Fabricating method for thin film transistor array substrate | |
| CN100367488C (zh) | 薄膜晶体管阵列基板的制造方法 | |
| KR20140128551A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100326 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4486640 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |