JP2011233751A - 窒化物半導体トランジスタ - Google Patents

窒化物半導体トランジスタ Download PDF

Info

Publication number
JP2011233751A
JP2011233751A JP2010103460A JP2010103460A JP2011233751A JP 2011233751 A JP2011233751 A JP 2011233751A JP 2010103460 A JP2010103460 A JP 2010103460A JP 2010103460 A JP2010103460 A JP 2010103460A JP 2011233751 A JP2011233751 A JP 2011233751A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
current
electron
electron current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010103460A
Other languages
English (en)
Inventor
Toshiyuki Takizawa
俊幸 瀧澤
Tetsuzo Ueda
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010103460A priority Critical patent/JP2011233751A/ja
Priority to CN2010800664479A priority patent/CN102859669A/zh
Priority to PCT/JP2010/006941 priority patent/WO2011135643A1/ja
Publication of JP2011233751A publication Critical patent/JP2011233751A/ja
Priority to US13/658,598 priority patent/US20130043492A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155Comprising only semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066Gate region of field-effect devices with PN junction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Abstract

【課題】電力損失を低減した窒化物半導体トランジスタを実現できるようにする。
【解決手段】窒化物半導体トランジスタは、分極が互いに異なる複数の窒化物半導体層が積層されたヘテロ接合層124と、ヘテロ接合層124の上に形成されたゲート電極113とを備えている。ヘテロ接合層とゲート電極との間には、p型の導電性を有し、正孔電流を流し且つ電子電流を抑制する電子電流抑制層125が形成されている。
【選択図】図11

Description

本発明は、窒化物半導体トランジスタに関する。
窒化ガリウム(GaN)に代表されるIII族窒化物半導体(以下窒化物半導体と略す)は、広いバンドギャップ及び高い絶縁破壊電界というシリコン(Si)や砒化ガリウム(GaAs)を凌ぐ優れた物性値を有しており、高出力トランジスタに用いる新材料として有望視されている。窒化物半導体は、その混晶比率を変えることによって、自由にバンドギャップを変えることができる。例えば、AlGaNとGaNというバンドギャップが互いに異なる窒化物半導体層を接合させたAlGaN/GaNへテロ構造においては、結晶方位の(0001)面上において自発分極及びピエゾ分極によりヘテロ界面に電荷が生じ、アンドープ時においても、1×1013cm-2以上のシートキャリア濃度を得られる。このため、このヘテロ界面に生じた電荷をチャネルとして利用するヘテロ接合電界効果トランジスタ(Hetero-junction Field Effect Transistor:HFET)は、高い電流密度を実現できるため高出力化が可能となり、特に研究開発が盛んである。
本願発明者らはこれまで、ゲート電極からチャネルへ正孔を注入し、さらにドレイン電流を駆動できるようにした、ゲート注入型トランジスタ(GIT)を提案し、開発を進めている(例えば、特許文献1を参照。)。GITは通常のHFET構造のゲート部に正孔を注入するためのp型層を設けた構造となっている。GITの動作を説明すると、まず第1段階としてゲート電流を伴わないゲート電圧の印加によってドレイン電流が流れはじめる。さらにゲート電圧を高くすると正孔がゲート電極直下のp型層からチャネルへ流れ込む。これにより、チャネルの電子と注入された正孔との再結合が生じ、第2段階としてさらにドレイン電流が流れる。これら2つの段階を経ることによって、GITは高いドレイン電流の駆動特性を実現できる。
特開2006−339561号公報
しかしながら、GITはその動作原理上ゲート電流が流入するため、その電流成分による損失が必ず含まれてしまうという問題がある。ゲート電極を介する電流成分には、正孔電流と電子電流とがある。GITはゲート電極から正孔電流を流すことによって、ドレイン電極へ向かう電子電流を制御している。しかし、電子の高い移動度によって電子電流の一部はゲート電極へ流入し、いわゆるオーバーフローが発生する。オーバーフローはそのまま電力損失につながる。このため、電子電流を極力抑えつつ、正孔電流を流れやすくする必要がある。
電子電流を抑えるためには、p型層の伝導帯不連続量をできるだけ高くすればよい。通常はp型層としてGaNが用いるが、p型層をAlGaN又はAlN等とすることにより、電子電流を大幅に低減できる。しかし、AlGaN及びAlNは正孔の活性化率が非常に低い。このため、p型層のAl組成を高くすると、活性化率が急激に低下し、ゲート駆動電圧が大きく増大する。従って、p型層をAlGaN等に置き換えることは容易ではない。
本発明は、前記の問題を解決し、電力損失を低減した窒化物半導体トランジスタを実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は窒化物半導体トランジスタを、多重量子障壁構造からなる電子電流抑制層を備えている構成とする。
具体的に、本発明に係る窒化物半導体トランジスタは、分極が互いに異なる複数の窒化物半導体層が積層されたヘテロ接合層と、ヘテロ接合層の上に形成されたゲート電極と、ヘテロ接合層とゲート電極との間に形成され、p型の導電性を有し、正孔電流を流し且つ電子電流を抑制する電子電流抑制層とを備えている。
本発明の窒化物半導体トランジスタは、ヘテロ接合層とゲート電極との間に形成され、p型の導電性を有し、正孔電流を流し且つ電子電流を抑制する電子電流抑制層を備えている。このため、ヘテロ接合層に形成されるチャネルに正孔を注入することができ且つオーバーフローによる電子電流を抑制することができる。このため、ゲート電流を抑制することができ、窒化物半導体トランジスタの電力損失を大きく低減することが可能となる。
本発明の窒化物半導体トランジスタにおいて、電子電流抑制層は、分極が互いに異なる複数の層を含む積層体とすればよい。この場合において、複数の層のそれぞれは、ホウ素、アルミニウム、ガリウム及びインジウムの少なくとも1つを含む窒化物半導体とすればよい。また、複数の層は、それぞれの厚さが周期的に変化していないことが好ましい。
本発明の窒化物半導体トランジスタは、電子電流抑制層とゲート電極との間に形成され、他の層に比べて高濃度のp型不純物を含むコンタクト層をさらに備えていてもよい。
本発明の窒化物半導体トランジスタは、ゲート電極の両側方にそれぞれ形成されたソース電極及びドレイン電極をさらに備えていてもよい。
本発明の窒化物半導体トランジスタにおいて、ヘテロ接合層は、基板の上に形成され、基板は、シリコン基板、サファイア基板又は炭化珪素基板とすればよい。
本発明に係る窒化物半導体トランジスタによれば、電力損失を低減した窒化物半導体トランジスタを実現できる。
ゲート電圧とゲート電流及びドレイン電流との関係をシミュレーションにより求めた結果を示す図である。 ゲート電流とドレイン電流との関係を説明するためのトランジスタの構造を示す断面図である。 MQB構造のポテンシャルを示す図である。 MQB構造による電子波の反射を計算により求めた結果を示す図である。 膜厚を変化させた場合の電子電流抑制層のポテンシャルを示す図である。 組成を変化させた場合の電子電流抑制層のポテンシャルを示す図である。 膜厚を変化させた場合の電子電流抑制層による電子波の反射を計算により求めた結果を示す図である。 組成を変化させた場合の電子電流抑制層による電子波の反射を計算により求めた結果を示す図である。 p型GaN層を用いた場合のゲート部のポテンシャル図である。 電流抑制層を備えている場合のゲート部のポテンシャル図である。 一実施形態に係る窒化物半導体トランジスタの製造方法を工程順に示す断面図である。 従来の窒化物半導体トランジスタの動作特性を示す図である。 一実施形態に係る窒化物半導体トランジスタの動作特性を示す図である。
(原理)
まず、窒化物半導体トランジスタであるGITの電力損失を低減するための原理について説明する。図1は、ゲート電圧Vgsを正方向に変化させた際のゲート電流Igs及びドレイン電流Idsをデバイスシミュレータを用いて計算した結果を示している。計算に用いたデバイスは、厚さが2μmのGaN層、厚さが25nmのAlGaN層及び厚さが200nmのp−GaN層が順次形成され、その上にソース電極、ゲート電極及びドレイン電極が形成された構造とした。なお、AlGaN層のAl組成は25%であり、p−GaN層の正孔濃度は1×18cm-3であると仮定した。ソース電極とゲート電極との間隔は4μmとし、ドレイン電極とゲート電極との間隔は10μmとした。ソース電極及びドレイン電極はAlGaN層の直下に誘起されている2次元電子ガス(2DEG)層とオーミック接触している。計算ではドレイン−ソース間電圧Vdsを1Vとし、p−GaN層内の電子移動度及び正孔移動度をそれぞれ、1000cm2/Vs及び10cm2/Vsとした。
図1に示すように、ゲート電圧Vgsが0Vの場合にはゲート電流Igs及びドレイン電流Idsはともに流れない。ゲート電圧Vgsが1Vを越えると、ドレイン電流Idsが流れはじめる。これは、ゲート電圧Vgsの印加によってゲート直下のバンドが押し下げられ、AlGaN/GaN界面に電子が生じるためである。このとき、ゲート電流Igsは流れていない。その後、ゲート電圧Vgsの増大に伴いドレイン電流Idsは次第に増加する。ゲート電圧Vgsが3V程度よりも高くなると、ドレイン電流Idsは大きく上昇し、ゲート電流Igsも流れはじめる。これは、ゲート電極Vgsから2DEG層へ正孔が注入され、正孔と電子とが再結合し、これが呼び水のような役割をすることにより、ドレイン電流Idsがさらに増大するためである。このように、ゲート電圧Vgsの注入効果によりドレイン電流Idsが大きく増加することがGIT構造の特徴である。
ゲート電流は正孔電流と電子電流とにより構成されている。図1に示すように、電子電流は正孔電流と比べて圧倒的に多く、ゲート電流の大半を占めている。図2に示すように電子電流は本来、ソース電極Sからドレイン電極Dへ流れるべき電流の一部がゲート電極Gへ流れる、いわゆるオーバーフローによって生じる。従って、電子電流が流れるということは、電力のロスが生じているということを示している。例えば、ゲート電圧Vgsが6Vの場合におけるドレイン電流Idsは、ゲート電流Igsの約7倍である。これは、バイポーラトランジスタに置き換えて考えると、電流増幅率hFEが7であることを意味しており、効率があまりよくないトランジスタである。また別の見方をすると、本来のドレイン電流Idsのうちの約13%がゲート電流となり電力の損失が生じていることを意味する。
このようにゲート部にp型GaN層を用いる従来のGITは、電子電流の抑制が課題となっており、特にGITを大電流駆動する際に特に大きな問題となる。電子電流を抑制する構造を実現するために、本願発明者らは多重量子障壁(MQB)構造に着目した。MQB構造はバンド不連続を有する2種類以上の材料をヘテロ接合させた周期構造である。エネルギー不連続を有する部分を電子が通過する際には、必ずその一部が反射される。この現象は、電子が2層の障壁よりも高い運動エネルギーを有している場合にも生じる。多層周期構造とすることにより電子波の反射を積極的に活用して、電子波が透過しないようにした構造がMQB構造である。
MQB構造において電子波が効率よく反射されるようにするためには、電子がバリスティックに運動できる長さと比べてMQB構造が小さいことが必要である。すなわち、電子のコヒーレント長よりもMQB構造が小さいことが必要である。電子のコヒーレント長は電子移動度と電界及び電子・電子散乱の寿命との積によって、簡単に計算することができる。電子移動度を1000cm2/Vsとし、100nm〜200nmの厚さに1Vの電界が印加され、電子・電子散乱の寿命が0.1psecであるとすると、電子のコヒーレント長さは50nm〜100nmとなる。従って、この厚さの中に多重量子障壁を作り込むことにより、電子波の反射装置として十分機能することが予想される。
従って、GITのゲート部をp型GaN層に代えてMQB構造とすることにより、オーバーフローを抑えることができると期待される。MQB構造をGITのゲート部に用いるためには、正孔に対しては障壁として機能せず、p型GaN層と同様に電気伝導が生じることが必要である。電子コヒーレント長の見積もりと同様に正孔コヒーレント長を見積もると、標準的な正孔移動度である10cm2/Vsに対して1nmとなる。このため、厚さが1nmを越える障壁に対しては、正孔は古典論的に振る舞い、多重干渉はほとんど生じない。従って、MQB構造の干渉効果による正孔伝導への影響は無視することができる。
伝導帯に比べて価電子帯の不連続量は小さい。しかし、正孔はいくらかの伝導阻害を受けることが懸念される。一方、2軸性歪がある場合、価電子帯の不連続量は無歪時に比べてかなり低減される。これは、価電子帯は棍棒状の空間的な拡がりを持つp軌道によって構成されているためである。窒化物半導体に歪が印加されると、3つの価電子帯はp軌道の向きと歪の方向の組み合わせによってそのエネルギーが上下する。特に(0001)面を主面としてGaN上に格子定数がより小さいAlGaNがある場合、面内方向には引っ張りの2軸性歪が印加される。このとき、3本の価電子帯のうち、重い正孔及び軽い正孔はエネルギーが上がる方向にシフトし、結晶場による正孔はエネルギーが下がる方向にシフトする。このため、重い正孔及び軽い正孔は無歪時と比べて価電子帯の不連続量を打ち消す方向にシフトする。一方、伝導帯は点対称なs軌道で主に構成されているため、2軸性歪であっても一様に伝導帯下端が変化する。しかし、大きな伝導帯不連続量を完全に打ち消すような大きな変化は生じない。
また、分極を有するMQB構造は正孔に対してさらに利点を有している。分極を有するMQB構造は、各層において内部電界によりバンドが傾いている。アクセプタに束縛されている正孔は、熱等のエネルギーが与えられない限り、アクセプタ元素の周りに局在している。ホスト材料に内部電界がある場合、アクセプタと正孔にも電界が印加される。このとき、アクセプタは正側に、正孔は負側に引き寄せられるため、通常に比べてより低い熱エネルギーによって解離させることができる。このため、分極によって正孔の活性化率を向上させることができる。従って、MQB構造を用いることにより正孔の電気伝導をより向上させることが可能となる。
MQB構造を窒化物半導体を用いたGITのゲート部に適用する場合には、MQB構造もトランジスタの本体と同じく窒化物半導体により形成することが好ましい。この場合、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)及びインジウム(In)のうちの少なくとも一つをIII族元素として含む窒化物半導体が好ましい。窒化物半導体の場合、価電子帯と比べて伝導帯の不連続量が圧倒的に大きく、例えばAlGaNとGaNとの場合には、伝導帯不連続量は価電子帯と比べて3倍にも及ぶ。これは、価電子帯が局在性の強い窒素の軌道によって主に構成されているためである。そのため、少ない組成変調に対しても、価電子帯に比べて伝導帯不連続は大きく変化させることができる。
以上説明したように、窒化物半導体によるMQB構造は、次の2つの特徴を有する。まず、波の干渉効果によって効果的に電子波を反射させることが可能であり、電子電流の通過を防ぐことができる。特に、伝導帯不連続量が大きい系であるため、小さい組成変化に対してもMQB構造の効果は大きい。次に、正孔はMQB構造において干渉・反射されず、2軸性歪である場合には、価電子帯不連続量を減少させる効果がある。また、分極によって正孔活性化率を向上させることが可能となる。
MQB構造によるゲート部の電子電流を抑制する効果を確認するために、MQB構造による電子波の反射について計算を行った。計算では例として、Al組成が20%で厚さが2nmのAlGaN層と、厚さが8nmのGaN層とによって構成されるMQB構造を仮定した。Al組成が20%である場合、GaNに対する伝導帯の不連続量は0.3eVとなるが、価電子帯の不連続量は80meVにすぎない。また、AlGaN/GaNのペア数は8としており、AlGaN層及びGaN層のトータルの膜厚はそれぞれ、16nm及び64nmである。MQB構造が一様な組成のAlGaN層であると仮定するとAl組成は平均値である4%となる。Al組成が4%のAlGaN層の場合には伝導帯の不連続量は60meVにしかならず、電子電流の障壁として全く機能しないと予想される。
図3は、計算に用いたMQB構造モデルのポテンシャルを模式的に示している。図3において、AlGaN層及びGaN層の厚さはそれぞれ、2nm及び8nmとしている。このようなMQB構造モデルに様々な運動エネルギーを持った電子波が入射した場合に、どれだけ反射されるかを伝達マトリクス法を用いて計算した。具体的には、各ポテンシャル境界において、電子波の振幅及び振幅微分がそれぞれ連続接続される条件を課して計算している。
図4は、計算結果を示している。図4において横軸は電子の運動エネルギーとしている。もしMQB構造がなく、バルクのGaNに電子波が入射した場合には、電子の運動エネルギーが0eV以上の場合に常に透過率は100%となる。図4に示すように、MQB構造とした場合には、電子波の透過がかなり抑えられている。これは、電子波がヘテロ界面のポテンシャル変化によって反射されているためである。しかし、図4において運動エネルギーが0.2eV及び0.4eV〜0.5eVの範囲では、透過率が高くなっている。これは、共鳴トンネリング効果によるものである。各GaN層において量子化された準位が、隣接する準位と結合することにより、あるエネルギー値において透過率が高くなってしまう。
このように、MQB構造では平均組成における障壁と比べ、非常に高いエネルギー範囲においても、高い電子波の反射を生じさせることが可能である。しかし、その周期性によって、特定の運動エネルギーを有する電子波に対しては透過率が高くなってしまう。
特定の運動エネルギーを有する電子波に対して透過率が高くなることを防ぐために、周期性を意図的に崩した電子電流抑制構造を検討する。電子電流抑制構造では、ポテンシャルの周期性を意図的に崩すことにより、ポテンシャルエネルギーの低い各層において形成されるエネルギー準位が、隣接する層のエネルギー準位と結合しないようになることが期待される。エネルギー準位を決定するパラメータは、各層の層厚、ポテンシャル及び有効質量である。伝導帯における電子の場合、構成元素の組成を変える以外に有効質量を大きく変調することは困難である。これは、伝導帯下端の電子波導関数が球対称であり、歪を印加しても波動関数があまり変化しないためである。また、ポテンシャルエネルギーも構成元素の組成によるところが大きい。従って、窒化物半導体において電子電流を抑制する構造を構成する場合、組成及び層厚が主に制御できるパラメータとなる。
MQB構造の周期性を意図的に崩し、ランダム化した電子電流抑制構造の電子波透過率を計算した結果について説明する。図5及び図6は、それぞれ膜厚及びAl組成を変化させた場合の電子電流抑制構造のポテンシャルを模式的に示している。膜厚を変化さえる場合には、AlGaN層のAl組成は20%に固定し、AlGaN層及びGaN層の層厚はランダムに変化させている。各層の層厚を±1nmの範囲で変調し、トータルの厚さが80nmの範囲におけるAlの平均組成が4%で不変であるという制限を加えた。Al組成を変化させる場合には、AlGaN層及びGaN層の厚さを、それぞれ2nm及び8nmに固定し、AlGaN層のAl組成を±6%の範囲で変調させている。この場合にも、トータルの厚さが80nmの範囲におけるAlの平均組成は4%とした。Alの平均組成を不変とする理由は、電子波の反射効果をより明確に理解できるようにするためである。
図7及び図8にそれぞれ、膜厚及びAl組成を変化させた電子電流抑制構造について電子波透過率を計算した結果を示している。図7及び図8に示すように、ランダム化した電子電流抑制構造モデルの場合には、周期構造を有するMQB構造モデルの場合と比べて0.2eV近傍における透過率が大きく減少している。これは、層厚又はAl組成を変調することにより、各GaN層の準位がランダムに変化し、隣接するGaN層の準位が結合できなくなったためである。その結果、AlGaNの伝導帯不連続量である0.3eVよりも高い0.4eV付近まで高い反射率を実現できている。これはランダム化した電子電流抑制構造がAl組成が均一なAlGaN層よりも電子電流の抑制に効果的であることを意味している。特に、Al組成を変調した電子電流抑制構造モデルの場合には、0.8eV程度まで効率よく電子波の透過を抑制できている。このことから、GaN層ではなく障壁となるAlGaN層の組成を変えることが電子電流の抑制に大きく影響することが明らかである。
図9に示すように、GITのゲート部にp型GaN層を用いた場合には、正孔電流だけでなく電子のオーバーフローによる電子電流が流れる。一方、p型GaN層とAlGaN層との間にMQB構造を形成した場合には、図10に示すように正孔電流を流すことができ且つ電子のオーバーフローによる電子電流を抑制でき、窒化物半導体トランジスタの損失を低減できる。これは、MQB構造が正孔電流を流し且つ電子電流を抑制する電子電流抑制層として機能するためである。また、電子電流抑制層として周期性を崩した電子電流抑制構造を用いることにより、さらに電子波反射の効果を向上させることができ、電子電流の抑制効果を向上させることができる。以下において、MQB構造及び電子電流抑制構造からなる電子電流抑制層を用いたGITである窒化物半導体トランジスタの具体的な構成について説明する。
(一実施形態)
図11は、例示の窒化物半導体トランジスタの製造方法を工程順に示している。まず、基板101の上に窒化物半導体層102を形成する。基板101は、例えば主面が(111)面であるシリコン(Si)基板とすればよい。窒化物半導体層102は、有機金属気相成長(MOCVD)法により結晶成長すればよい。結晶成長におけるAl原料にはトリメチルアルミニウム((CH3)3Al)を用い、Ga原料にはトリメチルガリウム((CH3)3Ga)を用い、N原料にはアンモニア(NH3)を用いればよい。またp型のドーパントにはビスシクロペンタジエニルマグネシウム(Cp2Mg)を用いればよい。
窒化物半導体層102の構成は、例えば基板101側から順次形成されたバッファ層122、超格子層123、ヘテロ接合層124、電子電流抑制層125、p型層126及びコンタクト層127とすればよい。バッファ層122は、厚さが400nmのAlN層とすればよい。超格子層123は厚さが20nmのGaN層と厚さが5nmのAlN層とを交互に40周期形成すればよい。超格子層のトータルの厚さは1μmとすればよい。ヘテロ接合層124は、厚さが1μmのアンドープのGaN層131とAl組成が25%のAlGaN層132との積層体とすればよい。電子電流抑制層125は、AlGaN層とGaN層との積層体とすればよい。また、各層のAl組成及び膜厚はランダムに変化させることが好ましい。例えば、表1に示すようにすればよい。
Figure 2011233751
電子電流抑制層125の厚さは、電子のコヒーレンス長とほぼ同じ100nmとすることが好ましい。また、電子電流抑制層125の各層にはp型不純物であるMgをドーピングすればよく、各層のMgドーピング濃度は2×1019cm-3とすればよい。
p型層126は、厚さが100nmのGaN層とすればよく、1×1019cm-3となるようにMgをドープすればよい。コンタクト層127は、厚さが6nmのGaN層とすればよく、1×1020cm-3以上となるようにMgをドープすればよい。
次に、図11(b)に示すように、フォトリソグラフィ及び塩素系のドライエッチングを用いて、p型層構造であるコンタクト層127、p型層126及び電子電流抑制層125を選択的に除去する。塩素系ドライエッチングの条件は、塩素ガスの流量を30sccmとし、RF入射パワーを100Wとし、背圧を1Paとすればよい。この場合、エッチング速度は40nm/min程度となる。
次に、図11(c)に示すように、表面保護膜109を形成し、ヘテロ接合層124に凹部を形成する。表面保護膜109を形成することにより表面準位を抑制し、デバイスの動作を安定させることができる。表面保護膜109は、膜厚が100nmのSiN膜とすればよく、熱CVD法等により形成すればよい。SiN膜の堆積条件は成膜温度が700℃で、SiH4及びNH3の供給流量をそれぞれ、2sccm(cc/min、1013hPa 、0 ℃)及び4slm(l/min、1013hPa 、0 ℃)とすればよい。ヘテロ接合層124の掘り込みは、フォトリソグラフィと塩素系ドライエッチングにより行えばよい。エッチングの深さは、AlGaN層132とGaN層131との界面よりも下側に達するように40nm程度とすればよい。
次に、図11(d)に示すように電極を形成する。まず、フォトリソグラフィ及びフッ化水素酸を用いたウェットエッチングによって、表面保護膜109におけるコンタクト層127の上に形成された部分を除去する。続いて、コンタクト層127の上にゲート電極113を蒸着する。ゲート電極はp型GaNに対して良好なオーミック接合が得られるNi/Pt/Auとすればよい。続いて、ヘテロ接合層124に形成した凹部にTi/Auからなるソース電極111及びドレイン電極112を蒸着法によって形成する。
図12及び図13は、それぞれ従来の窒化物半導体トランジスタ及び電子電流抑制層を備えた窒化物半導体トランジスタの動作特性を示している。図12及び図13は種々のゲート電圧Vgsにおける、ドレイン電圧Vdsとドレイン電流Idsとの関係を示している。図12に示すように、電子電流抑制層がない場合には、ゲート電圧を5V以上とするとドレイン電流が飽和する傾向を示す。このような現象が生じる主な要因は、ゲートに流れ込む電子電流による損失である。一方、図13に示すように、電子電流抑制層を備えた窒化物半導体トランジスタは、ゲート電圧を5V以上としても高いドレイン電流を維持できている。これは電子電流抑制層によってゲート電極に流れ込む電子電流が抑制され、ドレイン電極に到達する電流が増大したためである。
このように、電子電流抑制層を導入することで、ドレイン電流の増大を実現することができる。また、電子電流抑制層は、結晶成長の層構造を変更するだけで形成することができ、通常のデバイス形成プロセスへの変更を一切必要としないという利点を有している。
なお、実施形態において示した構成は、一例であり窒化物半導体層の構成及び電極の構成等は適宜変更してよい。また、窒化物半導体層を成長させる基板は、Si基板に代えてサファイア基板又は炭化珪素基板等としてもよい。
電子電流抑制層は、AlGaN層とGaN層との積層体としたが、分極が互いに異なり、それぞれがIII族元素としてAl、Ga、B及びInの少なくとも一つを含む複数の層の組み合わせとすればよい。Bは他のIII族元素と比べて原子半径が非常に小さいが、BNの禁制帯幅はAlNと比べて小さいため、Bを含む化合物とすることにより材料物性の設計自由度を向上させることが可能である。また、Inを含む窒化物半導体は禁制帯幅を狭くすることができると共に、p型不純物の活性化率を向上できるという利点がある。このため、よりポテンシャルが低いGaN層にInを含有させると、p型活性化率を上昇させると共にポテンシャル障壁の設計自由度を向上できるという利点が得られる。B及びInを含有させる場合には、その原料として、それぞれトリエチルボロン((C253B)及びトリメチルインジウム((CH33In)等を用いることができる。
本発明に係る窒化物半導体トランジスタによれば、電力損失を低減した窒化物半導体トランジスタを実現でき、特に大電流駆動する窒化物半導体トランジスタ等として有用である。
101 基板
102 窒化物半導体層
109 表面保護膜
111 ソース電極
112 ドレイン電極
113 ゲート電極
122 バッファ層
123 超格子層
124 ヘテロ接合層
125 電子電流抑制層
126 p型層
127 コンタクト層
131 GaN層
132 AlGaN層

Claims (7)

  1. 分極が互いに異なる2以上の窒化物半導体層が積層されたヘテロ接合層と、
    前記ヘテロ接合層の上に形成されたゲート電極と、
    前記ヘテロ接合層と前記ゲート電極との間に形成され、p型の導電性を有し、正孔電流を流し且つ電子電流を抑制する電子電流抑制層とを備えていることを特徴とする窒化物半導体トランジスタ。
  2. 前記電子電流抑制層は、分極が互いに異なる複数の層を含む積層体であることを特徴とする請求項1に記載の窒化物半導体トランジスタ。
  3. 前記複数の層のそれぞれは、ホウ素、アルミニウム、ガリウム及びインジウムの少なくとも1つを含む窒化物半導体からなることを特徴とする請求項2に記載の窒化物半導体トランジスタ。
  4. 前記複数の層は、それぞれの厚さが周期的に変化していないことを特徴とする請求項2に記載の窒化物半導体トランジスタ。
  5. 前記電子電流抑制層とゲート電極との間に形成され、他の層に比べて高濃度のp型不純物を含むコンタクト層をさらに備えていることを特徴とする請求項1に記載の窒化物半導体トランジスタ。
  6. 前記ゲート電極の両側方にそれぞれ形成されたソース電極及びドレイン電極をさらに備えていることを特徴とする請求項1〜5のいずれか1項に記載の窒化物半導体トランジスタ。
  7. 前記ヘテロ接合層は、基板の上に形成され、
    前記基板は、シリコン基板、サファイア基板又は炭化珪素基板であることを特徴とする請求項1〜6のいずれか1項に記載の窒化物半導体トランジスタ。
JP2010103460A 2010-04-28 2010-04-28 窒化物半導体トランジスタ Withdrawn JP2011233751A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010103460A JP2011233751A (ja) 2010-04-28 2010-04-28 窒化物半導体トランジスタ
CN2010800664479A CN102859669A (zh) 2010-04-28 2010-11-29 氮化物半导体晶体管
PCT/JP2010/006941 WO2011135643A1 (ja) 2010-04-28 2010-11-29 窒化物半導体トランジスタ
US13/658,598 US20130043492A1 (en) 2010-04-28 2012-10-23 Nitride semiconductor transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010103460A JP2011233751A (ja) 2010-04-28 2010-04-28 窒化物半導体トランジスタ

Publications (1)

Publication Number Publication Date
JP2011233751A true JP2011233751A (ja) 2011-11-17

Family

ID=44860990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010103460A Withdrawn JP2011233751A (ja) 2010-04-28 2010-04-28 窒化物半導体トランジスタ

Country Status (4)

Country Link
US (1) US20130043492A1 (ja)
JP (1) JP2011233751A (ja)
CN (1) CN102859669A (ja)
WO (1) WO2011135643A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101465889B1 (ko) * 2012-09-28 2014-11-26 트랜스폼 재팬 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
WO2015045833A1 (ja) * 2013-09-30 2015-04-02 トヨタ自動車株式会社 半導体装置とその製造方法
JP2015177064A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160061980A (ko) * 2013-09-27 2016-06-01 인텔 코포레이션 클래딩된 ⅲ-ⅴ족 채널 재료들에서 높은 이동도를 달성하기 위한 방법들
JP5669119B1 (ja) * 2014-04-18 2015-02-12 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
FR3080710B1 (fr) 2018-04-25 2021-12-24 Commissariat Energie Atomique Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250174A (ja) * 1987-04-07 1988-10-18 Sony Corp ヘテロ接合型バイポ−ラトランジスタ
JPH06260658A (ja) * 1992-05-08 1994-09-16 Furukawa Electric Co Ltd:The 多重量子障壁ゲートトランジスタ
JP2697589B2 (ja) * 1993-12-27 1998-01-14 日本電気株式会社 超格子構造体
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
WO2002084831A1 (en) * 2001-04-12 2002-10-24 Nichia Corporation Gallium nitride compound semiconductor element
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
JP4712459B2 (ja) * 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
US7323369B2 (en) * 2005-12-30 2008-01-29 Au Optronics Corporation Fabrication method for thin film transistor array substrate
JP4705481B2 (ja) * 2006-01-25 2011-06-22 パナソニック株式会社 窒化物半導体装置
KR101018088B1 (ko) * 2008-11-07 2011-02-25 삼성엘이디 주식회사 질화물 반도체 소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101465889B1 (ko) * 2012-09-28 2014-11-26 트랜스폼 재팬 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
WO2015045833A1 (ja) * 2013-09-30 2015-04-02 トヨタ自動車株式会社 半導体装置とその製造方法
JP2015070151A (ja) * 2013-09-30 2015-04-13 株式会社豊田中央研究所 半導体装置とその製造方法
JP2015177064A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20130043492A1 (en) 2013-02-21
CN102859669A (zh) 2013-01-02
WO2011135643A1 (ja) 2011-11-03

Similar Documents

Publication Publication Date Title
US20180269349A1 (en) Nitride semiconductor structure
JP6174874B2 (ja) 半導体装置
JP5059705B2 (ja) 発光デバイス
JP5323527B2 (ja) GaN系電界効果トランジスタの製造方法
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
JP5653607B2 (ja) GaN系電界効果トランジスタおよびその製造方法
JP5810293B2 (ja) 窒化物半導体装置
US20160149078A1 (en) Nitride semiconductor light-emitting device
US9755107B2 (en) Group III nitride semiconductor light-emitting device
JP2006032749A (ja) 半導体装置とその製造方法
WO2003065526A1 (fr) Structure de puits quantique, element semiconducteur dans lequel elle est utilisee, et procede de production de l'element semiconducteur
KR20120081249A (ko) 질화물 반도체 발광 소자 및 그 제조 방법
WO2011135643A1 (ja) 窒化物半導体トランジスタ
JP2007201093A (ja) 窒化物半導体装置
US11522106B2 (en) Nitride-based light-emitting diode device
JP5691138B2 (ja) 電界効果トランジスタ及びその製造方法
JP2007250991A (ja) 超格子構造を含む半導体構造および該半導体構造を備える半導体デバイス
KR101762177B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
JP2012230991A (ja) 半導体装置
US20220328722A1 (en) Nitride-based light emitting diode
JP2010080741A (ja) 半導体発光素子
JP2015115433A (ja) Iii族窒化物半導体素子
JP2008066555A (ja) 半導体装置と半導体装置の製造法
JP2015126034A (ja) 電界効果型半導体素子
JP2011228720A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121109

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20131211