JPH06260658A - 多重量子障壁ゲートトランジスタ - Google Patents
多重量子障壁ゲートトランジスタInfo
- Publication number
- JPH06260658A JPH06260658A JP13126793A JP13126793A JPH06260658A JP H06260658 A JPH06260658 A JP H06260658A JP 13126793 A JP13126793 A JP 13126793A JP 13126793 A JP13126793 A JP 13126793A JP H06260658 A JPH06260658 A JP H06260658A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- quantum barrier
- channel layer
- gate
- multiple quantum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 優れた伝達コンダクタンス特性と高耐圧特性
を有するトランジスタを提供する。 【構成】 チャンネル層３とゲート電極１０の間、およ
び、またはチャンネル層３に対しゲート電極１０と反対
側の領域にチャンネル層３に沿って、入射キャリアを波
動として反射し、入射波と反射波とが強め合う位相とな
るように反射し得る作用を有する多重量子障壁構造４を
設ける。
を有するトランジスタを提供する。 【構成】 チャンネル層３とゲート電極１０の間、およ
び、またはチャンネル層３に対しゲート電極１０と反対
側の領域にチャンネル層３に沿って、入射キャリアを波
動として反射し、入射波と反射波とが強め合う位相とな
るように反射し得る作用を有する多重量子障壁構造４を
設ける。
Description
【０００１】
【産業上の利用分野】本発明は、トランジスタ特性を改
善した多重量子障壁ゲートトランジスタに関する。
善した多重量子障壁ゲートトランジスタに関する。
【０００２】
【従来技術】高電子移動度トランジスタ（ＨＥＭＴ：Hi
gh Electron Mobility Transistor)は、高速・低消費電
力性能を有するデバイスとして大きな期待が寄せられて
いる。ＧａX Ｉｎ1-X Ａｓをチャンネル層とするＨＥＭ
Ｔ素子は、電子の低電界移動度が大きい、飽和速度が大
きい、ヘテロ界面のバンドギャップが大きいなどのため
に、優れた特性を実現できる素子として期待され、ま
た、電流利得、遮断周波数においても優れた特性が報告
されている（文献１、文献２参照）。 文献１： U.Mishra et al.,IEEE,EDL,9.41(1988). 文献２： J.Kuang et al.,Appl.Phys.Lett.57,1785(19
90).
gh Electron Mobility Transistor)は、高速・低消費電
力性能を有するデバイスとして大きな期待が寄せられて
いる。ＧａX Ｉｎ1-X Ａｓをチャンネル層とするＨＥＭ
Ｔ素子は、電子の低電界移動度が大きい、飽和速度が大
きい、ヘテロ界面のバンドギャップが大きいなどのため
に、優れた特性を実現できる素子として期待され、ま
た、電流利得、遮断周波数においても優れた特性が報告
されている（文献１、文献２参照）。 文献１： U.Mishra et al.,IEEE,EDL,9.41(1988). 文献２： J.Kuang et al.,Appl.Phys.Lett.57,1785(19
90).
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ＧａX Ｉｎ1-X Ａｓをチャンネル層とするＨＥＭＴ素子
には、次のような問題があった。即ち、 １）伝達コンダクタンスｇm −ゲート・ソース間電圧Ｖ
gsの関係に飽和特性が生じ、また、大電流領域でｇm の
低下傾向が現れる。 ２）ドレイン耐圧が低い。ＡｌＧａＡｓ／ＧａＡｓ系で
７Ｖであるのに対して、ＩｎＧａＡｓ／ＡｌＩｎＡｓ系
では４〜６Ｖである（文献１、文献２参照）。 一方、ＧａＡｓ／ＩｎＧａＡｓ／ＡｌＧａＡｓ系ＨＥＭ
Ｔにおいて、ＡｌＧａＡｓの組成を変えてバリア高さを
高くすることで、ｇm −Ｖgs特性が改善され、高いｇm
が実現されることが示されている（文献３参照）。ま
た、ＩｎＧａＡｓ／ＡｌＩｎＡｓ系においても、電子供
給層を変調ドープ構造として、ノンドープＡｌＩｎＡｓ
層を設け、電子供給層のバリア高さを大きくすること
で、より大きいｇm が得られ、耐圧が改善されるが、ｇ
m の飽和傾向および大電流領域でのｇm の低下傾向は改
善されていない（文献２および図３参照）。また、チャ
ンネルＩｎＧａＡｓを歪超格子としてチャンネルの伝導
帯準位を深くし、ヘテロ障壁を高くすることで特性を改
善する試みも報告されている（文献４参照）。これらの
結果は、以下のことを示している。即ち、 １）電子供給層のバリア高さを高くして、２次元電子ガ
スのチャンネル層への閉じ込め効果を改善することが本
質的に有効である。 ２）従来方法（文献２参照）では、なお、ｇm の飽和傾
向が著しく、改善の効果は不十分である。 本発明の目的は、ＨＥＭＴ構造における電子供給層のバ
リア高さの決定において、電子親和力などの材料の物質
定数の制約を除去し、十分にバリア高さが高く、従っ
て、チャンネル層へのキャリア閉じ込めが十分に行わ
れ、優れた伝達コンダクタンス特性、高耐圧特性を有す
るＨＥＭＴ構造を開示することである。 文献３： 電子情報通信学会 １９９２年春予稿集 ２
９ｐ−ＺＰ−６. 文献４： J.B.Kuang et al.,Appl.Phys.Lett.57,1784
(1990).
ＧａX Ｉｎ1-X Ａｓをチャンネル層とするＨＥＭＴ素子
には、次のような問題があった。即ち、 １）伝達コンダクタンスｇm −ゲート・ソース間電圧Ｖ
gsの関係に飽和特性が生じ、また、大電流領域でｇm の
低下傾向が現れる。 ２）ドレイン耐圧が低い。ＡｌＧａＡｓ／ＧａＡｓ系で
７Ｖであるのに対して、ＩｎＧａＡｓ／ＡｌＩｎＡｓ系
では４〜６Ｖである（文献１、文献２参照）。 一方、ＧａＡｓ／ＩｎＧａＡｓ／ＡｌＧａＡｓ系ＨＥＭ
Ｔにおいて、ＡｌＧａＡｓの組成を変えてバリア高さを
高くすることで、ｇm −Ｖgs特性が改善され、高いｇm
が実現されることが示されている（文献３参照）。ま
た、ＩｎＧａＡｓ／ＡｌＩｎＡｓ系においても、電子供
給層を変調ドープ構造として、ノンドープＡｌＩｎＡｓ
層を設け、電子供給層のバリア高さを大きくすること
で、より大きいｇm が得られ、耐圧が改善されるが、ｇ
m の飽和傾向および大電流領域でのｇm の低下傾向は改
善されていない（文献２および図３参照）。また、チャ
ンネルＩｎＧａＡｓを歪超格子としてチャンネルの伝導
帯準位を深くし、ヘテロ障壁を高くすることで特性を改
善する試みも報告されている（文献４参照）。これらの
結果は、以下のことを示している。即ち、 １）電子供給層のバリア高さを高くして、２次元電子ガ
スのチャンネル層への閉じ込め効果を改善することが本
質的に有効である。 ２）従来方法（文献２参照）では、なお、ｇm の飽和傾
向が著しく、改善の効果は不十分である。 本発明の目的は、ＨＥＭＴ構造における電子供給層のバ
リア高さの決定において、電子親和力などの材料の物質
定数の制約を除去し、十分にバリア高さが高く、従っ
て、チャンネル層へのキャリア閉じ込めが十分に行わ
れ、優れた伝達コンダクタンス特性、高耐圧特性を有す
るＨＥＭＴ構造を開示することである。 文献３： 電子情報通信学会 １９９２年春予稿集 ２
９ｐ−ＺＰ−６. 文献４： J.B.Kuang et al.,Appl.Phys.Lett.57,1784
(1990).
【０００４】
【課題を解決するための手段】本発明は上記問題点を解
決した多重量子障壁ゲートトランジスタを提供するもの
で、チャンネル層とゲート電極の間、および、またはチ
ャンネル層に対しゲート電極と反対側の領域にチャンネ
ル層に沿って、入射キャリアを波動として反射し、入射
波と反射波とが強め合う位相となるように反射し得る作
用を有する多重量子障壁構造を設けたことを特徴とする
多重量子障壁ゲートトランジスタを第１発明とし、前記
多重量子障壁構造が歪超格子層からなることを第２発明
とするものである。
決した多重量子障壁ゲートトランジスタを提供するもの
で、チャンネル層とゲート電極の間、および、またはチ
ャンネル層に対しゲート電極と反対側の領域にチャンネ
ル層に沿って、入射キャリアを波動として反射し、入射
波と反射波とが強め合う位相となるように反射し得る作
用を有する多重量子障壁構造を設けたことを特徴とする
多重量子障壁ゲートトランジスタを第１発明とし、前記
多重量子障壁構造が歪超格子層からなることを第２発明
とするものである。
【０００５】
【作用】多重量子障壁層（ＭＱＢ：Multi-Quantum Barr
ier)の原理は、文献５に開示されている。入射キャリア
を波動として反射し、入射波と反射波とが強め合う位相
となるように超格子構造体を構成することで、古典的障
壁高さよりも高いエネルギー値まで入射キャリアを反射
する実効障壁高さを実現することができる。本発明は多
重量子障壁層の上記性質を電界効果型トランジスタに利
用したもので、上記特性を有する多重量子障壁層をチャ
ンネル層とゲート電極との間、および、もしくはチャン
ネル層に沿ってチャンネル層に対しゲート電極と反対側
の領域に設けることにより、チャンネル層からのキャリ
アのオーバーフローが抑制され、ｇm −Ｖgs特性におけ
るｇm の飽和傾向が抑制され、高電流領域での高いｇm
を実現することができる。また、ドレイン耐圧の問題で
は、ゲートを負電圧にバイアスしたときがゲート−ドレ
イン間の電位差が最も大きいことから、ゲートからドレ
インおよびチャンネルへ向かって注入されるエレクトロ
ンに依るリーク電流が主要な問題と考えられる。この様
なリーク電流の低減には、ゲートコンタクト層にＭＱＢ
構造を設け、ゲートメタルに対する実効バリア高さを大
きくすることが有効である。このことでゲートからドレ
インおよびチャンネルへ向かって注入されるエレクトロ
ンは大幅に低減され、その結果、ドレイン耐圧を大きく
改善することができる。文献５： K.Iga et al.,Elect
ron.Lett.22,1008(1986).
ier)の原理は、文献５に開示されている。入射キャリア
を波動として反射し、入射波と反射波とが強め合う位相
となるように超格子構造体を構成することで、古典的障
壁高さよりも高いエネルギー値まで入射キャリアを反射
する実効障壁高さを実現することができる。本発明は多
重量子障壁層の上記性質を電界効果型トランジスタに利
用したもので、上記特性を有する多重量子障壁層をチャ
ンネル層とゲート電極との間、および、もしくはチャン
ネル層に沿ってチャンネル層に対しゲート電極と反対側
の領域に設けることにより、チャンネル層からのキャリ
アのオーバーフローが抑制され、ｇm −Ｖgs特性におけ
るｇm の飽和傾向が抑制され、高電流領域での高いｇm
を実現することができる。また、ドレイン耐圧の問題で
は、ゲートを負電圧にバイアスしたときがゲート−ドレ
イン間の電位差が最も大きいことから、ゲートからドレ
インおよびチャンネルへ向かって注入されるエレクトロ
ンに依るリーク電流が主要な問題と考えられる。この様
なリーク電流の低減には、ゲートコンタクト層にＭＱＢ
構造を設け、ゲートメタルに対する実効バリア高さを大
きくすることが有効である。このことでゲートからドレ
インおよびチャンネルへ向かって注入されるエレクトロ
ンは大幅に低減され、その結果、ドレイン耐圧を大きく
改善することができる。文献５： K.Iga et al.,Elect
ron.Lett.22,1008(1986).
【０００６】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。 実施例１．図１（ａ）は本発明にかかわるＨＥＭＴの一
実施例の断面図である。図中、１は基板面が（１００）
である半絶縁性ＩｎＰ基板、２は厚さ３００ｎｍのアン
ドープＡｌX Ｉｎ1-X Ａｓ（Ｘ＝０．４８）バッファ
層、３は厚さ８０ｎｍのアンドープＧａX Ｉｎ1-X Ａｓ
（Ｘ＝０．４７）チャンネル層、４は多重量子障壁層、
５は厚さ３０ｎｍのｎ+ −ＡｌX Ｉｎ1-X Ａｓ（Ｘ＝
０．４８）供給層、６は厚さ２０ｎｍのアンドープＡｌ
X Ｉｎ1-X Ａｓ（Ｘ＝０．４８）ゲートコンタクト層、
７は厚さ２０ｎｍのｎ+ −ＧａX Ｉｎ1-X Ａｓ（Ｘ＝
０．４７）オーミックコンタクト層、８、９はそれぞれ
ＡｕＧｅ／Ｎｉ／Ａｕからなるソース電極およびドレイ
ン電極であり、１０はＴｉＰｔ／Ａｕゲート電極であ
る。多重量子障壁層４は、図１（ｂ）に示すように、厚
さ６モノレイヤー（ＭＬ）のアンドープＧａX Ｉｎ1-X
Ａｓ（Ｘ＝０．４７）井戸層４１と、１％の面内引っ張
り歪みを有する厚さ４ＭＬで６層、厚さ１５ＭＬで１層
のアンドープＡｌX Ｉｎ1-X Ａｓ（Ｘ≒０．６２）障壁
層４２、格子整合する厚さ６０ＭＬのＡｌX Ｉｎ1-X Ａ
ｓ（Ｘ≒０．４８）障壁層４３から構成されている。こ
のような歪超格子を用いるＭＱＢの原理と効果について
は、本発明者による特願平２−３０５７８５号および文
献６に開示されている。また、歪超格子構造とすること
によるバンド端準位の変化については文献７に報告され
ている。それによると、１％の引っ張り歪をもつＡｌＩ
ｎＡｓ障壁層はＧａＩｎＡｓに対して約７７０ｍｅＶの
障壁高さをもつ。図１（ｂ）に示すようなＭＱＢについ
て、トランスファーマトリックス法（ＴＭＭ）法を用い
て実効障壁高さを計算した（文献８参照）。その結果を
図２に示す。図２によると、入射電子のエネルギーとそ
の反射率の関係から、このＭＱＢの実効障壁高さは約１
５００ｍｅＶとなる。即ち、実際の障壁高さ７７０ｍｅ
Ｖに対しては、ＭＱＢにより７４０ｍｅＶ増大し、格子
整合したＡｌＩｎＡｓのＧ６ＩｎＡｓに対する障壁高さ
５１０ｍｅＶに対しては、約１．０ｅＶも高い実効障壁
高さが得られる。このような実効障壁高さがチャンネル
層からゲート側電子供給層へのキャリアのオーバーフロ
ーによるリーク電流へ及ぼす効果について以下に述べ
る。図１（ｃ）にゲートに正の電圧を印加した場合のエ
ネルギーバンド図を示す。チャンネル層３から電子供給
層５への電子のオーバーフローは、ショットキ接合にお
けるメタルから半導体への電子注入と同様に、熱電子放
出理論で表されると考えられ、オーバーフロー電流は次
式で与えられる（文献９参照）。 Ｊ ∝ exp（−ｑφ／ｋＴ） （１） ここで、φは障壁高さである。従って、式（１）から、
従来構造（無歪ＡｌＩｎＡｓ）の場合と比較すると、リ
ーク電流は exp（−１０００／２６）＝２×１０
-17 倍、即ち、１７桁も小さくなる。このことから、図
３に示すように、ｇm −Ｖgs特性におけるｇm の飽和お
よび低下傾向が抑制され、高電流領域での高いｇm を実
現することがきる。この結果として、電流駆動能力の向
上と共に、ディジタル用途においては論理振幅の増大を
実現することができる。本実施例では、障壁層として１
％の引っ張り歪をもつＡｌＩｎＡｓを用いたが、無歪Ａ
ｌＩｎＡｓでもよい。また、井戸層としては、ＩｎＰま
たはＧａＩｎＡｓＰを用いてもよい。また図１（ｃ）か
らわかるように、バッファ層側への電子のオーバーフロ
ーを抑制するために、バッファ層側へもＭＱＢ構造を設
けても効果がある。 実施例２．実施例１では、ＩｎＧａＡｓ／ＩｎＡｌＡｓ
系材料の場合を説明したが、本発明はＩｎＧａＡｓ／Ａ
ｌＧａＡｓ系ＨＥＭＴに適用してもよい。この場合、図
１（ａ）において、各材料は以下の様になる。ＩｎＰ基
板の代わりに半絶縁性ＧａＡｓ基板、アンドープＡｌX
Ｉｎ1-X Ａｓ（Ｘ＝０．４８）バッファ層の代わりにア
ンドープＧａＡｓバッファ層、アンドープＧａＩｎＡｓ
チャンネル層、多重量子障壁層、ｎ+ −ＡｌX Ｉｎ1-X
Ａｓ（Ｘ＝０．４８）供給層の代わりにｎ+−ＧａＩｎ
Ｐ供給層、アンドープＡｌX Ｉｎ1-X Ａｓ（Ｘ＝０．４
８）ゲートコンタクト層の代わりにアンドープＡｌＧａ
Ａｓゲートコンタクト層、ｎ+ −ＧａX Ｉｎ1-X Ａｓ
（Ｘ＝０．４７）オーミックコンタクト層の代わりにｎ
+ −ＧａＡｓオーミックコンタクト層を順次積層したも
のである。多重量子障壁層は、厚さ６モノレイヤー（Ｍ
Ｌ）のＧａＡｓ井戸層と、厚さ４ＭＬ×６層＋１５ＭＬ
×１層＋６０ＭＬ×１層のＡｌ0.25Ｇａ0.75Ａｓ障壁層
により構成されている。本実施例においても、実施例１
と同様の効果が得られる。この場合、ＧａＩｎＰ供給層
はＡｌＧａＡｓでもよい。 実施例３．図４（ａ）は、本発明の第３の実施例の断面
図である。本実施例では、材料系は実施例１と同じであ
るが、多重量子障壁層４ａ、４ｂがアンドープＧａX Ｉ
ｎ1-X Ａｓ（Ｘ＝０．４７）チャンネル層３とゲート電
極１０に沿って二重に設けられている。ここで、チャン
ネル層３側の多重量子障壁層４ａはチャンネル層３から
オーバーフローしゲートへ向かって注入するキャリアを
反射する機能を有し（実施例１参照）、ゲート側の多重
量子障壁層４ｂはゲートがソースに近い電位にあると
き、ゲートからドレイン近傍のチャンネル層３へ向かっ
て注入される電子を反射する機能を有する。この様なバ
イアス条件下のバンドダイアグラムの概念図を図４
（ｂ）に示す。ゲート側の多重量子障壁層４ｂは、ゲー
トショットキ接合のバリア高さ（φB ）を実効的に高く
する機能を有する。この様な多重量子障壁ショットキ接
合の考え方は、本発明者等により特願平４−１４３４２
０に開示した。なお、本発明はＨＥＭＴとは限らず、Ｓ
ＩＳ型あるいはＭＩＳ型トランジスタの絶縁層に用いて
も、ゲートリーク電流を低減する効果がある。また、化
合物半導体の他の材料を用いた、電界効果トランジスタ
にとどまらず、Ｓｉ／Ｇｅ系のＦＥＴやホットエレクト
ロンのゲート側絶縁層への注入が問題となるＳｉ−ＭＯ
ＳＦＥＴにも応用できる。後の２例の場合、Ｓｉx Ｇｅ
1-X ／Ｓｉ歪超格子を用いてＭＱＢを構成することがで
きる。 文献６： M.Irikawa et al.,Jpn.J.Appl.Phys.31(199
2)L1351. 文献７： F.L.Schuermeyer et al.,Appl.Phys.Lett.5
5,1877(1989). 文献８： B.Jonsson et al.,IEEE J. Quantum Electro
n.,QE-26,2025(1990). 文献９： P.Collot et al.,Appl.Phys.Lett.58,367(19
91).
を詳細に説明する。 実施例１．図１（ａ）は本発明にかかわるＨＥＭＴの一
実施例の断面図である。図中、１は基板面が（１００）
である半絶縁性ＩｎＰ基板、２は厚さ３００ｎｍのアン
ドープＡｌX Ｉｎ1-X Ａｓ（Ｘ＝０．４８）バッファ
層、３は厚さ８０ｎｍのアンドープＧａX Ｉｎ1-X Ａｓ
（Ｘ＝０．４７）チャンネル層、４は多重量子障壁層、
５は厚さ３０ｎｍのｎ+ −ＡｌX Ｉｎ1-X Ａｓ（Ｘ＝
０．４８）供給層、６は厚さ２０ｎｍのアンドープＡｌ
X Ｉｎ1-X Ａｓ（Ｘ＝０．４８）ゲートコンタクト層、
７は厚さ２０ｎｍのｎ+ −ＧａX Ｉｎ1-X Ａｓ（Ｘ＝
０．４７）オーミックコンタクト層、８、９はそれぞれ
ＡｕＧｅ／Ｎｉ／Ａｕからなるソース電極およびドレイ
ン電極であり、１０はＴｉＰｔ／Ａｕゲート電極であ
る。多重量子障壁層４は、図１（ｂ）に示すように、厚
さ６モノレイヤー（ＭＬ）のアンドープＧａX Ｉｎ1-X
Ａｓ（Ｘ＝０．４７）井戸層４１と、１％の面内引っ張
り歪みを有する厚さ４ＭＬで６層、厚さ１５ＭＬで１層
のアンドープＡｌX Ｉｎ1-X Ａｓ（Ｘ≒０．６２）障壁
層４２、格子整合する厚さ６０ＭＬのＡｌX Ｉｎ1-X Ａ
ｓ（Ｘ≒０．４８）障壁層４３から構成されている。こ
のような歪超格子を用いるＭＱＢの原理と効果について
は、本発明者による特願平２−３０５７８５号および文
献６に開示されている。また、歪超格子構造とすること
によるバンド端準位の変化については文献７に報告され
ている。それによると、１％の引っ張り歪をもつＡｌＩ
ｎＡｓ障壁層はＧａＩｎＡｓに対して約７７０ｍｅＶの
障壁高さをもつ。図１（ｂ）に示すようなＭＱＢについ
て、トランスファーマトリックス法（ＴＭＭ）法を用い
て実効障壁高さを計算した（文献８参照）。その結果を
図２に示す。図２によると、入射電子のエネルギーとそ
の反射率の関係から、このＭＱＢの実効障壁高さは約１
５００ｍｅＶとなる。即ち、実際の障壁高さ７７０ｍｅ
Ｖに対しては、ＭＱＢにより７４０ｍｅＶ増大し、格子
整合したＡｌＩｎＡｓのＧ６ＩｎＡｓに対する障壁高さ
５１０ｍｅＶに対しては、約１．０ｅＶも高い実効障壁
高さが得られる。このような実効障壁高さがチャンネル
層からゲート側電子供給層へのキャリアのオーバーフロ
ーによるリーク電流へ及ぼす効果について以下に述べ
る。図１（ｃ）にゲートに正の電圧を印加した場合のエ
ネルギーバンド図を示す。チャンネル層３から電子供給
層５への電子のオーバーフローは、ショットキ接合にお
けるメタルから半導体への電子注入と同様に、熱電子放
出理論で表されると考えられ、オーバーフロー電流は次
式で与えられる（文献９参照）。 Ｊ ∝ exp（−ｑφ／ｋＴ） （１） ここで、φは障壁高さである。従って、式（１）から、
従来構造（無歪ＡｌＩｎＡｓ）の場合と比較すると、リ
ーク電流は exp（−１０００／２６）＝２×１０
-17 倍、即ち、１７桁も小さくなる。このことから、図
３に示すように、ｇm −Ｖgs特性におけるｇm の飽和お
よび低下傾向が抑制され、高電流領域での高いｇm を実
現することがきる。この結果として、電流駆動能力の向
上と共に、ディジタル用途においては論理振幅の増大を
実現することができる。本実施例では、障壁層として１
％の引っ張り歪をもつＡｌＩｎＡｓを用いたが、無歪Ａ
ｌＩｎＡｓでもよい。また、井戸層としては、ＩｎＰま
たはＧａＩｎＡｓＰを用いてもよい。また図１（ｃ）か
らわかるように、バッファ層側への電子のオーバーフロ
ーを抑制するために、バッファ層側へもＭＱＢ構造を設
けても効果がある。 実施例２．実施例１では、ＩｎＧａＡｓ／ＩｎＡｌＡｓ
系材料の場合を説明したが、本発明はＩｎＧａＡｓ／Ａ
ｌＧａＡｓ系ＨＥＭＴに適用してもよい。この場合、図
１（ａ）において、各材料は以下の様になる。ＩｎＰ基
板の代わりに半絶縁性ＧａＡｓ基板、アンドープＡｌX
Ｉｎ1-X Ａｓ（Ｘ＝０．４８）バッファ層の代わりにア
ンドープＧａＡｓバッファ層、アンドープＧａＩｎＡｓ
チャンネル層、多重量子障壁層、ｎ+ −ＡｌX Ｉｎ1-X
Ａｓ（Ｘ＝０．４８）供給層の代わりにｎ+−ＧａＩｎ
Ｐ供給層、アンドープＡｌX Ｉｎ1-X Ａｓ（Ｘ＝０．４
８）ゲートコンタクト層の代わりにアンドープＡｌＧａ
Ａｓゲートコンタクト層、ｎ+ −ＧａX Ｉｎ1-X Ａｓ
（Ｘ＝０．４７）オーミックコンタクト層の代わりにｎ
+ −ＧａＡｓオーミックコンタクト層を順次積層したも
のである。多重量子障壁層は、厚さ６モノレイヤー（Ｍ
Ｌ）のＧａＡｓ井戸層と、厚さ４ＭＬ×６層＋１５ＭＬ
×１層＋６０ＭＬ×１層のＡｌ0.25Ｇａ0.75Ａｓ障壁層
により構成されている。本実施例においても、実施例１
と同様の効果が得られる。この場合、ＧａＩｎＰ供給層
はＡｌＧａＡｓでもよい。 実施例３．図４（ａ）は、本発明の第３の実施例の断面
図である。本実施例では、材料系は実施例１と同じであ
るが、多重量子障壁層４ａ、４ｂがアンドープＧａX Ｉ
ｎ1-X Ａｓ（Ｘ＝０．４７）チャンネル層３とゲート電
極１０に沿って二重に設けられている。ここで、チャン
ネル層３側の多重量子障壁層４ａはチャンネル層３から
オーバーフローしゲートへ向かって注入するキャリアを
反射する機能を有し（実施例１参照）、ゲート側の多重
量子障壁層４ｂはゲートがソースに近い電位にあると
き、ゲートからドレイン近傍のチャンネル層３へ向かっ
て注入される電子を反射する機能を有する。この様なバ
イアス条件下のバンドダイアグラムの概念図を図４
（ｂ）に示す。ゲート側の多重量子障壁層４ｂは、ゲー
トショットキ接合のバリア高さ（φB ）を実効的に高く
する機能を有する。この様な多重量子障壁ショットキ接
合の考え方は、本発明者等により特願平４−１４３４２
０に開示した。なお、本発明はＨＥＭＴとは限らず、Ｓ
ＩＳ型あるいはＭＩＳ型トランジスタの絶縁層に用いて
も、ゲートリーク電流を低減する効果がある。また、化
合物半導体の他の材料を用いた、電界効果トランジスタ
にとどまらず、Ｓｉ／Ｇｅ系のＦＥＴやホットエレクト
ロンのゲート側絶縁層への注入が問題となるＳｉ−ＭＯ
ＳＦＥＴにも応用できる。後の２例の場合、Ｓｉx Ｇｅ
1-X ／Ｓｉ歪超格子を用いてＭＱＢを構成することがで
きる。 文献６： M.Irikawa et al.,Jpn.J.Appl.Phys.31(199
2)L1351. 文献７： F.L.Schuermeyer et al.,Appl.Phys.Lett.5
5,1877(1989). 文献８： B.Jonsson et al.,IEEE J. Quantum Electro
n.,QE-26,2025(1990). 文献９： P.Collot et al.,Appl.Phys.Lett.58,367(19
91).
【０００７】
【発明の効果】以上説明したように本発明によれば、チ
ャンネル層とゲート電極の間、および、またはチャンネ
ル層に対しゲート電極と反対側の領域にチャンネル層に
沿って、入射キャリアを波動として反射し、入射波と反
射波とが強め合う位相となるように反射し得る作用を有
する多重量子障壁構造を設けるため、チャンネル層から
のキャリアのオーバーフローおよびゲートメタルからド
レインへ向かっての電子の注入が抑制され、優れた伝達
コンダクタンス特性、高耐圧特性が得られるという優れ
た効果がある。
ャンネル層とゲート電極の間、および、またはチャンネ
ル層に対しゲート電極と反対側の領域にチャンネル層に
沿って、入射キャリアを波動として反射し、入射波と反
射波とが強め合う位相となるように反射し得る作用を有
する多重量子障壁構造を設けるため、チャンネル層から
のキャリアのオーバーフローおよびゲートメタルからド
レインへ向かっての電子の注入が抑制され、優れた伝達
コンダクタンス特性、高耐圧特性が得られるという優れ
た効果がある。
【図１】（ａ）は本発明に係るトランジスタの一実施例
の断面図であり、（ｂ）は前記実施例に用いた多重量子
障壁層のエネルギーバンド構造図であり、（ｃ）はゲー
トに正の電圧を印加した場合のエネルギーバンド図であ
る。
の断面図であり、（ｂ）は前記実施例に用いた多重量子
障壁層のエネルギーバンド構造図であり、（ｃ）はゲー
トに正の電圧を印加した場合のエネルギーバンド図であ
る。
【図２】上記多重量子障壁層の入射電子エネルギーと入
射電子反射率の関係を示す図である。
射電子反射率の関係を示す図である。
【図３】上記実施例のｇm −Ｖgs特性を示す図である。
【図４】（ａ）、（ｂ）はそれぞれ、本発明の他の実施
例の断面図およびバイアス条件下のバンドダイアグラム
の概念図である。
例の断面図およびバイアス条件下のバンドダイアグラム
の概念図である。
１ 基板 ２ アンドープＡｌX Ｉｎ1-X Ａｓバッファ
層 ３ アンドープＧａX Ｉｎ1-X Ａｓチャンネ
ル層 ４、４ａ、４ｂ多重量子障壁層 ５ ｎ+ −ＡｌX Ｉｎ1-X Ａｓ供給層 ６ アンドープＡｌX Ｉｎ1-X Ａｓゲートコ
ンタクト層 ７ ｎ+ −ＧａX Ｉｎ1-X Ａｓオーミックコ
ンタクト層 ８ ソース電極 ９ ドレイン電極 １０ ゲート電極 ４１ 井戸層 ４２、４３ 障壁層
層 ３ アンドープＧａX Ｉｎ1-X Ａｓチャンネ
ル層 ４、４ａ、４ｂ多重量子障壁層 ５ ｎ+ −ＡｌX Ｉｎ1-X Ａｓ供給層 ６ アンドープＡｌX Ｉｎ1-X Ａｓゲートコ
ンタクト層 ７ ｎ+ −ＧａX Ｉｎ1-X Ａｓオーミックコ
ンタクト層 ８ ソース電極 ９ ドレイン電極 １０ ゲート電極 ４１ 井戸層 ４２、４３ 障壁層
Claims (2)
- 【請求項１】 チャンネル層とゲート電極の間、およ
び、またはチャンネル層に対しゲート電極と反対側の領
域にチャンネル層に沿って、入射キャリアを波動として
反射し、入射波と反射波とが強め合う位相となるように
反射し得る作用を有する多重量子障壁構造を設けたこと
を特徴とする多重量子障壁ゲートトランジスタ。 - 【請求項２】 前記多重量子障壁構造が歪超格子層から
なることを特徴とする請求項１記載の多重量子障壁ゲー
トトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13126793A JPH06260658A (ja) | 1992-05-08 | 1993-05-06 | 多重量子障壁ゲートトランジスタ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-143418 | 1992-05-08 | ||
| JP14341892 | 1992-05-08 | ||
| JP13126793A JPH06260658A (ja) | 1992-05-08 | 1993-05-06 | 多重量子障壁ゲートトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260658A true JPH06260658A (ja) | 1994-09-16 |
Family
ID=26466152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13126793A Pending JPH06260658A (ja) | 1992-05-08 | 1993-05-06 | 多重量子障壁ゲートトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260658A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011135643A1 (ja) * | 2010-04-28 | 2011-11-03 | パナソニック株式会社 | 窒化物半導体トランジスタ |
-
1993
- 1993-05-06 JP JP13126793A patent/JPH06260658A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011135643A1 (ja) * | 2010-04-28 | 2011-11-03 | パナソニック株式会社 | 窒化物半導体トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081511A (en) | Heterojunction field effect transistor with monolayers in channel region | |
| EP0214047B1 (en) | Field effect transistor | |
| KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
| US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
| JPH06104288A (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| JP2500453B2 (ja) | 電界効果トランジスタ | |
| Wu et al. | Enhanced resonant tunneling real-space transfer in/spl delta/-doped GaAs/InGaAs gated dual-channel transistors grown by MOCVD | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JP2891244B2 (ja) | 電界効果トランジスタ | |
| US5932890A (en) | Field effect transistor loaded with multiquantum barrier | |
| US5206528A (en) | Compound semiconductor field effect transistor having a gate insulator formed of insulative superlattice layer | |
| JPH06260658A (ja) | 多重量子障壁ゲートトランジスタ | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JPS63278277A (ja) | 化合物半導体装置 | |
| JPH0682691B2 (ja) | 電界効果型トランジスタ | |
| EP0569259A2 (en) | Multiquantum barrier field effect transistor | |
| JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3021894B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2567730B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2500457B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2581423B2 (ja) | ヘテロ接合ｆｅｔ | |
| JPH06244218A (ja) | 化合物半導体装置 | |
| JP3136072B2 (ja) | 半導体装置 | |
| JP3156252B2 (ja) | 電界効果トランジスタ | |
| JPH01251661A (ja) | 高速トランジスタ |