CN104362098B - 氧化物薄膜晶体管及其制备方法 - Google Patents

氧化物薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN104362098B
CN104362098B CN201410675231.2A CN201410675231A CN104362098B CN 104362098 B CN104362098 B CN 104362098B CN 201410675231 A CN201410675231 A CN 201410675231A CN 104362098 B CN104362098 B CN 104362098B
Authority
CN
China
Prior art keywords
metal
layer
metal alloy
oxide semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410675231.2A
Other languages
English (en)
Other versions
CN104362098A (zh
Inventor
刘玉成
于锋
单奇
朱涛
葛泳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Vistar Optoelectronics Co Ltd
Original Assignee
Kunshan New Flat Panel Display Technology Center Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan New Flat Panel Display Technology Center Co Ltd, Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan New Flat Panel Display Technology Center Co Ltd
Priority to CN201410675231.2A priority Critical patent/CN104362098B/zh
Publication of CN104362098A publication Critical patent/CN104362098A/zh
Application granted granted Critical
Publication of CN104362098B publication Critical patent/CN104362098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明公开了一种氧化物薄膜晶体管及其制备方法,该制备方法包括以下步骤:在基板上形成金属或金属合金层;在金属或金属合金层上形成区域限定层,覆盖部分所述金属或金属合金层形成保护区;将保护区以外的金属或金属合金层氧化,得到氧化物半导体层;在氧化物半导体层和金属或金属合金层上形成栅绝缘层;在栅绝缘层上形成栅极;在栅极上形成绝缘层,绝缘层覆盖栅极;制备源极和漏极,并使得源极和漏极与金属或金属合金层连接。将保护区的金属或金属合金氧化成氧化物半导体层,栅极与金属或金属合金层的接触面积小,减小了寄生电容。由于氧化物半导体层是由采用氧化部分金属或金属合金层得到的,减小了氧化物薄膜晶体管的尺寸。

Description

氧化物薄膜晶体管及其制备方法
技术领域
本发明涉及显示器件领域,特别是涉及氧化物薄膜晶体管及其制备方法。
背景技术
目前驱动有源矩阵显示的基板,主要有非晶硅技术、低温多晶硅技术和IGZO(In-Ga-Zn-O)等氧化物半导体技术。非晶硅晶体管的主要应用领域为中低分辨率的液晶显示器(Liquid Crystal Display,LCD)显示,低温多晶硅晶体管的应用领域为中高分辨率的LCD显示和AMOLED(Active Matrix/Organic Light Emitting Diode,有源矩阵有机发光二极体面板)显示;IGZO等氧化物半导体晶体管的应用领域在中大尺寸领域的中高分辨率的LCD显示和中大尺寸领域的AMOLED显示。
IGZO等氧化物半导体晶体管因为其较高的迁移率和较好的面内均匀性得到了广泛的研究。目前,IGZO等氧化物半导体晶体管通常采用底栅结构。但众所周知,相对于顶栅结构,底栅结构具有较大的寄生电容和晶体管尺寸,因而限制了IGZO的发展。
一般地,如图1所示,IGZO氧化物半导体晶体管包括基板100、栅极110、栅绝缘层120、氧化物半导体层130、刻蚀阻挡层140和源漏电极150,其制备方法是先在基板上使用物理气相沉积的方法沉积一层金属,然后用曝光刻蚀的方式在上面形成图形,作为整个晶体管的栅极;在栅极图形之上,采用化学气相沉积或者反应离子溅射或者SOG(Silicon onGlass)的方式形成栅极绝缘层;有源层即氧化物半导体层采用溶胶凝胶或者物理气相沉积的方法制作,然后采用曝光蚀刻的方式形成有源层的图形;在有源层图形之上,采用化学气相沉积或者反应离子溅射或者SOG形成刻蚀阻挡层,刻蚀阻挡层可通过曝光刻蚀成图形;源漏层电极的制作方法同栅极制作。由图1也可以看出,上述晶体管的栅极和源漏两极的重叠面积很大,从而导致增大了晶体管的寄生电容和晶体管尺寸。
发明内容
基于此,有必要提供一种寄生电容小、尺寸小的氧化物薄膜晶体管及其制备方法。
一种氧化物薄膜晶体管的制备方法,包括以下步骤:
在基板上形成金属或金属合金层;
在所述金属或金属合金层上形成区域限定层,所述区域限定层覆盖部分所述金属或金属合金层形成保护区;
将所述保护区以外的所述金属或金属合金层氧化,得到氧化物半导体层;
在所述氧化物半导体层和所述金属或金属合金层上形成栅绝缘层;
在所述栅绝缘层上形成栅极,所述栅极在所述基板上的正投影覆盖所述氧化物半导体层在所述基板上的正投影;
在所述栅极上形成绝缘层,所述绝缘层覆盖所述栅极;
制备源极和漏极,并使得所述源极和所述漏极与所述金属或金属合金层连接,得到所述氧化物薄膜晶体管。
在其中一个实施例中,所述将所述保护区以外的所述金属或金属合金层氧化,得到氧化物半导体层的具体步骤为:
先将氧原子注入所述保护区以外的所述金属或金属合金层,然后在含氧气氛下进行退火,得到氧化物半导体层;
或者直接在含氧气氛下进行退火,使所述保护区以外的金属或金属合金层氧化成所述氧化物半导体层。
在其中一个实施例中,在所述制备源极和漏极的步骤中,还有在所述绝缘层和所述栅绝缘层中形成接触孔以连接所述源极、漏极和所述金属或金属合金层以及连接所述源极、漏极和所述氧化物半导体层的步骤。
在其中一个实施例中,通过所述接触孔连接所述源极、漏极和所述金属或金属合金层以及连接所述源极、漏极和所述氧化物半导体层的具体操作为:
在所述接触孔中形成金属连线,所述金属连线连接所述源极、漏极和所述金属或金属合金层以及所述氧化物半导体层,所述金属连线的金属与所述氧化物半导体层的材质为同源金属。
在其中一个实施例中,所述区域限定层的材质为感光材料或无机材料。
在其中一个实施例中,在所述将所述保护区以外的所述金属或金属合金层氧化,得到氧化物半导体层的步骤之后,还有除去或保留所述区域限定层的步骤,具体步骤为:
当所述区域限定层的材质为感光材料时,对所述区域限定层进行灰化处理,除去所述区域限定层;
当所述区域限定层的材质为无机材料时,保留所述区域限定层。
上述制备方法得到的氧化物薄膜晶体管,包括:
基板;
金属或金属合金层,设置在所述基板上;
氧化物半导体层,设置于所述金属或金属合金层中并与所述基板接触;
栅绝缘层,覆盖所述金属或金属合金层和所述氧化物半导体层;
栅极,设置在所述栅绝缘层上,所述栅极在所述基板上的正投影覆盖所述氧化物半导体层在所述基板上的正投影;
绝缘层,覆盖所述栅极和所述栅绝缘层;
源极和漏极,与所述金属或金属合金层连接。
在其中一个实施例中,所述栅绝缘层和所述绝缘层中设有接触孔,所述源极和漏极通过所述接触孔与所述金属或金属合金层连接。
在其中一个实施例中,所述金属或金属合金层的材质为锌、锌锡合金、铟镓锌合金或铟锌锡合金。
在其中一个实施例中,所述栅绝缘层的材质为氮化硅和/或氧化硅。
在其中一个实施例中,所述栅极为钼、铜、铝或任意两种金属的合金。
上述氧化物薄膜晶体管的制备方法,采用金属或金属合金作为导线,然后将部分金属或金属合金氧化成氧化物半导体层,从而实现氧化物薄膜晶体管的顶栅结构。得到的氧化物薄膜晶体管中,栅极与金属或金属合金层的接触面积小,减小了寄生电容。由于氧化物半导体层是由采用氧化部分金属或金属合金层得到的,减小了氧化物薄膜晶体管的尺寸。同时,上述氧化物薄膜晶体管还能够提高晶体管的迁移率,原因如下:
1、由于该氧化物薄膜晶体管的结构为顶栅结构,电子导通在氧化物半导体层的上表面,当导通时,电子可以直接导通,不需要穿过电阻很大的氧化物半导体层形成的下表面的导通沟道。
2、通过氧化金属或金属合金形成氧化物半导体层,使得形成的氧化物半导体层的表面具有较完美的晶粒结构,减少了缺陷。导通沟道形成在氧化物半导体层的上表面,因此,沟道内的缺陷较少。
3、氧化物半导体层通过原位氧化形成,导线金属和氧化物半导体层金属为同源金属,具有相同的结构。且在氧化过程中,导线金属和氧化物半导体层之间夹杂有氧化扩散的过渡层,使导线金属或金属合金层与氧化物半导体层形成类似的欧姆接触,减少了电阻,从而能够提高晶体管的迁移率。
附图说明
图1为现有的氧化物薄膜晶体管的结构示意图;
图2为本发明的氧化物薄膜晶体管的制备方法流程图;
图3为本发明的制备氧化物薄膜晶体管的金属或金属合金层的示意图;
图4为本发明的制备氧化物薄膜晶体管的区域限定层的示意图;
图5为本发明的制备氧化物薄膜晶体管的氧化物半导体层的示意图;
图6为本发明的制备氧化物薄膜晶体管的栅绝缘层和栅极的示意图;
图7为本发明的制备氧化物薄膜晶体管的绝缘层的示意图;
图8为本发明的氧化物薄膜晶体管的结构示意图;
附图说明:
10、氧化物薄膜晶体管;100、基板;102、栅极;104、栅绝缘层;106、氧化物半导体层;108、刻蚀阻挡层;110、源漏电极;90、氧化物薄膜晶体管;900、基板;902、金属或金属合金层;904、氧化物半导体层;906、栅绝缘层;908、栅极;910、绝缘层;912、源极和漏极;914、区域限定层;916、接触孔。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。相反,当元件被称作“直接在”另一元件“上”时,不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图2所示,一实施方式的氧化物薄膜晶体管的制备方法,包括以下步骤:
步骤S110、在基板900上形成金属或金属合金层902。采用化学气相沉积(ChemicalVapor Deposition,CVD)、溅射或蒸镀的方法在基板900上制备金属或金属合金层902,该金属或金属合金层902一部分作为源漏区的导线,另一部分用于后续中氧化为氧化物半导体层904。金属或金属合金层902的厚度为十几埃到几百埃,由于金属或金属合金层902有一部分是用于后续中氧化成氧化物半导体层904,因此,金属或金属合金层902的材质为氧化物是半导体的金属或金属合金。在本实施例中,金属或金属合金层902的材质为锌、锌锡合金、铟镓锌合金或铟锌锡合金。其中,基板900既可以是玻璃基板,也可以是柔性基板。形成的金属或金属合金层902如图3所示。在金属或金属合金层902形成以后,还有对金属或金属合金层902依次进行光刻、刻蚀、剥膜,形成预设图案的步骤。
步骤S120、在金属或金属合金层902上形成区域限定层914,该区域限定层914覆盖部分金属或金属合金层902形成的保护区。区域限定层914的材质为感光材料或无机材料。感光材料可以是光刻胶或平坦化胶(如SOG材料)。无机材料可以是聚酰亚胺(Polyimide,PI)、氧化硅或氮化硅等。例如,可以选择光刻胶作为区域限定层914的材质,此时,区域限定层914的制作可以通过光刻和烘烤工艺实现。也可以选择无机材料作为限定层的材质,此时,区域限定层914的制作可以采用离子溅射、化学气相沉积或旋转涂布的方式实现。形成的区域限定层914的结构如图4所示。当形成区域限定层914后,通过曝光、刻蚀、剥膜工序,完成区域限定层914图案的制作。区域限定层914部分覆盖金属或金属合金层902形成保护区,当对保护区以外的金属或金属合金层902进行氧化时,保护区可以防止其覆盖的金属或金属合金层902被氧化。
步骤S130、将保护区以外的金属或金属合金层902氧化,得到氧化物半导体层904。氧化物半导体层904的制作既可以是先将氧原子注入保护区以外的金属或金属合金层902,然后在含氧氛下金属退火,得到氧化物半导体层904。也可以直接在含氧氛下进行退火,使保护区以外的金属或金属合金层902氧化成氧化物半导体层904,此时,需要进行长时间的退火,以便保护区以外的金属或金属合金层902氧化成氧化物半导体层904。在氧化过程中,需要控制氧化的速度,避免出现剧烈的氧化反应。氧化温度根据金属或金属合金成分的不同而不同,一般在200℃以上。形成的氧化物半导体层904的结构如图5所示。
当保护区以外的金属或金属合金层902转化为氧化物半导体层904后,需要根据区域限定层914材质的不同进行不同的处理。当区域限定层914的材质为感光材料时,例如,为光刻胶时,需要对区域限定层914进行灰化处理,去除光刻胶。当区域限定层914的材质为无机材料时,如氧化硅时,保留区域限定层914,作为后续的栅绝缘层906的一部分。
步骤S140、在氧化物半导体层904和金属或金属合金层902上形成栅绝缘层906。采用化学气相沉积、反应离子刻蚀或射频溅射的方式形成栅绝缘层906。栅绝缘层906为氮化硅或氧化硅以及其它无机氧化物的单层或多层复合结构。栅绝缘层906的作用是将氧化物半导体层904、金属或金属合金层902与栅极908隔开。
步骤S150、在栅绝缘层906上形成栅极908。当栅绝缘层906形成以后,采用物理气相沉积的方式在栅绝缘层906上沉积一层金属,并通过曝光蚀刻工艺获得栅极908图形,进而形成栅极908。其中,刻蚀可以采用干法、湿法或者两者结合的方式。栅极908的材质为钼、铜、铝等金属或者它们的合金。其结构既可以是单层金属,也可以是多层金属相叠加。形成的栅绝缘层906和栅极908的结构如图6所示。
栅极908在基板900上的正投影覆盖氧化物半导体层904在基板900上的正投影。形成的栅极908与氧化物半导体层904重叠,使得栅极908与金属或金属合金层902的接触面积小,减小了寄生电容。
步骤S160、在栅极908上形成绝缘层910,绝缘层910覆盖栅极908。在栅极908金属图案完成后,采用离子溅射、射频溅射或SOG的方式在栅极908上形成绝缘层910。绝缘层910为无机氧化层,其材质可以为氧化硅、氮化硅或氮氧化硅的单层或者多层复合结构,也可以是Al2O3等金属氧化物。形成的绝缘层910的结构如图7所示。
步骤S170、制备源极和漏极912,并使得源极和漏极912与金属或金属合金层902连接,得到氧化物薄膜晶体管。当绝缘层910形成以后,采用磁控溅射的方式制备源极和漏极912,其材质可以为钼、铜、铝等金属或者它们的合金,其结构既可以是单层金属,也可以是多层金属相叠加。源极和漏极912的电极图形可以通过曝光刻蚀形成,其中,刻蚀可以采用干法或湿法刻蚀。得到的氧化物薄膜晶体管的结构如图8所示。
如图8所示,在本实施例中,还有在绝缘层910和栅绝缘层906中形成接触孔916以连接源极、漏极912和金属合金氧化层以及连接源极、漏极912和氧化物半导体层904的步骤。接触孔916的形成可以通过曝光刻蚀的方式形成,刻蚀的方式可以采用干法或湿法刻蚀。其中,通过接触孔916连接源极、漏极912和金属或金属合金层902以及连接所述源极、漏极912和氧化物半导体层904的具体操作为:
在接触孔916中形成金属连线,金属连线连接源极、漏极912和金属或金属合金层902以及氧化物半导体层904,金属连线的金属与氧化物半导体层904的材质为同源金属。同源金属是指金属连线和氧化物半导体层的金属来自于同一工艺制作,具有相同的组分和物理化学及电学性质。
如图8所示,一实施例的氧化物薄膜晶体管,包括基板900、金属或金属合金层902、氧化物半导体层904、栅绝缘层906、栅极908、绝缘层910、源极和漏极912。
金属或金属合金层902设置上基板900上。基板900可以是玻璃基板也可以是柔性基板。金属或金属合金的材质为锌、锌锡合金、铟镓锌合金或铟锌锡合金。金属或金属合金层902的作用是作为导向,并在后续的过程中,部分金属或金属合金会转化为氧化物半导体层904。
氧化物半导体层904,由部分金属或金属合金层902氧化形成。氧化物半导体层904与金属或金属合金层902是一个整体,在制作金属或金属合金层902时会预留一部分氧化成氧化物半导体层904。也正是由于氧化物半导体层904是由金属或金属合金层902氧化得到,无需额外增加新的氧化物半导体层904,因此减小了氧化物薄膜晶体管的尺寸。
栅绝缘层906,覆盖金属或金属合金层902以及氧化物半导体层904。栅绝缘层906的作用是隔绝金属或金属合金层902、氧化物半导体层904与栅极908。其中,栅绝缘层906为氮化硅或氧化硅以及其它无机氧化物的单层或多层复合结构。栅绝缘层906的作用是将氧化物半导体层904、金属或金属合金层902与栅极908隔开。
栅极908,设置在栅绝缘层906上,栅极908在基板900上的正投影覆盖氧化物半导体层904在基板900上的正投影。栅极908与氧化物半导体层904重叠,使得栅极908与金属或金属氧化层的重叠面积小,降低了寄生电容。栅极908的材质为钼、铜、铝等金属或者它们的合金。
绝缘层910,覆盖栅极908和栅绝缘层906。绝缘层910为无机氧化层,其材质可以为氧化硅、氮化硅或氮氧化硅单层或者多层复合结构,也可以是Al2O3等金属氧化物,其作用是保护栅极908,隔离栅极和后续的金属电极。
源极和漏极912,与金属或金属合金层902连接。在本实施例中,栅绝缘层906和绝缘层910中设有接触孔916,源极和漏极912通过接触孔916与金属或金属合金层902连接。其中,源极和漏极912的材质可以为钼、铜、铝等金属或者它们的合金。
上述氧化物薄膜晶体管,栅极908与金属或金属合金层902的接触面积小,因此,产生的寄生电容小。由于氧化物半导体层904是由金属或金属合金层902氧化得来的,无需制作额外的氧化物半导体层904,减小了氧化物薄膜晶体管的尺寸。同时,还能提高晶体管的迁移率。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种氧化物薄膜晶体管的制备方法,其特征在于,包括以下步骤:
在基板上形成金属或金属合金层;
在所述金属或金属合金层上形成区域限定层,所述区域限定层覆盖部分所述金属或金属合金层形成保护区;
将所述保护区以外的所述金属或金属合金层氧化,得到氧化物半导体层;
在所述氧化物半导体层和所述金属或金属合金层上形成栅绝缘层;
在所述栅绝缘层上形成栅极,所述栅极在所述基板上的正投影覆盖所述氧化物半导体层在所述基板上的正投影;
在所述栅极上形成绝缘层,所述绝缘层覆盖所述栅极;
制备源极和漏极,并使得所述源极和所述漏极与所述金属或金属合金层连接,得到所述氧化物薄膜晶体管。
2.根据权利要求1所述的氧化物薄膜晶体管的制备方法,其特征在于,所述将所述保护区以外的所述金属或金属合金层氧化,得到氧化物半导体层的具体步骤为:
先将氧原子注入所述保护区以外的所述金属或金属合金层,然后在含氧气氛下进行退火,得到氧化物半导体层;
或者直接在含氧气氛下进行退火,使所述保护区以外的金属或金属合金层氧化成所述氧化物半导体层。
3.根据权利要求1所述的氧化物薄膜晶体管的制备方法,其特征在于,在所述制备源极和漏极的步骤中,还有在所述绝缘层和所述栅绝缘层中形成接触孔以连接所述源极、漏极和所述金属或金属合金层以及连接所述源极、漏极和所述氧化物半导体层的步骤。
4.根据权利要求3所述的氧化物薄膜晶体管的制备方法,其特征在于,通过所述接触孔连接所述源极、漏极和所述金属或金属合金层以及连接所述源极、漏极和所述氧化物半导体层的具体操作为:
在所述接触孔中形成金属连线,所述金属连线连接所述源极、漏极和所述金属或金属合金层以及所述氧化物半导体层,所述金属连线的金属与所述氧化物半导体层的材质为同源金属。
5.根据权利要求1所述的氧化物薄膜晶体管的制备方法,其特征在于,所述区域限定层的材质为光刻胶、平坦化胶或无机材料。
6.根据权利要求1-5任一项所述的氧化物薄膜晶体管的制备方法,其特征在于,在所述将所述保护区以外的所述金属或金属合金层氧化,得到氧化物半导体层的步骤之后,还有除去或保留所述区域限定层的步骤,具体步骤为:
当所述区域限定层的材质为光刻胶或者平坦化胶时,对所述区域限定层进行灰化处理,除去所述区域限定层;
当所述区域限定层的材质为无机材料时,保留所述区域限定层。
7.一种氧化物薄膜晶体管,其特征在于,包括:
基板;
金属或金属合金层,设置在所述基板上;
氧化物半导体层,由部分所述金属或金属合金层氧化形成;
栅绝缘层,覆盖所述金属或金属合金层和所述氧化物半导体层;
栅极,设置在所述栅绝缘层上,所述栅极在所述基板上的正投影覆盖所述氧化物半导体层在所述基板上的正投影;
绝缘层,覆盖所述栅极和所述栅绝缘层;
源极和漏极,与所述金属或金属合金层连接。
8.根据权利要求7所述的氧化物薄膜晶体管,其特征在于,所述栅绝缘层和所述绝缘层中设有接触孔,所述源极和漏极通过所述接触孔与所述金属或金属合金层和所述氧化物半导体层连接。
9.根据权利要求7所述的氧化物薄膜晶体管,其特征在于,所述金属或金属合金层的材质为锌、锌锡合金、铟镓锌合金或铟锌锡合金。
10.根据权利要求7-9任一项所述的氧化物薄膜晶体管,其特征在于,所述栅绝缘层的材质为氮化硅和/或氧化硅。
CN201410675231.2A 2014-11-21 2014-11-21 氧化物薄膜晶体管及其制备方法 Active CN104362098B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410675231.2A CN104362098B (zh) 2014-11-21 2014-11-21 氧化物薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410675231.2A CN104362098B (zh) 2014-11-21 2014-11-21 氧化物薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN104362098A CN104362098A (zh) 2015-02-18
CN104362098B true CN104362098B (zh) 2017-06-16

Family

ID=52529350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410675231.2A Active CN104362098B (zh) 2014-11-21 2014-11-21 氧化物薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN104362098B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288650B (zh) * 2017-01-10 2021-04-23 昆山国显光电有限公司 氧化物薄膜晶体管及其制造方法
CN109887936B (zh) 2019-03-25 2021-01-29 合肥京东方光电科技有限公司 阵列基板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236599B2 (en) * 2009-04-09 2012-08-07 State of Oregon acting by and through the State Board of Higher Education Solution-based process for making inorganic materials
CN103065972A (zh) * 2012-12-28 2013-04-24 昆山工研院新型平板显示技术中心有限公司 一种金属氧化物半导体薄膜及其制备方法与应用
CN103311128A (zh) * 2013-06-13 2013-09-18 北京大学深圳研究生院 一种自对准金属氧化物薄膜晶体管及其制作方法
CN103730346A (zh) * 2013-12-24 2014-04-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120032165A1 (en) * 2010-08-06 2012-02-09 Korea Advanced Institute Of Science And Technology Aqueous solution composition for fluorine doped metal oxide semiconductor and thin film transistor including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236599B2 (en) * 2009-04-09 2012-08-07 State of Oregon acting by and through the State Board of Higher Education Solution-based process for making inorganic materials
CN103065972A (zh) * 2012-12-28 2013-04-24 昆山工研院新型平板显示技术中心有限公司 一种金属氧化物半导体薄膜及其制备方法与应用
CN103311128A (zh) * 2013-06-13 2013-09-18 北京大学深圳研究生院 一种自对准金属氧化物薄膜晶体管及其制作方法
CN103730346A (zh) * 2013-12-24 2014-04-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Also Published As

Publication number Publication date
CN104362098A (zh) 2015-02-18

Similar Documents

Publication Publication Date Title
CN103745978B (zh) 显示装置、阵列基板及其制作方法
US8759832B2 (en) Semiconductor device and electroluminescent device and method of making the same
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
CN104282769B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US8455310B2 (en) Methods of manufacturing thin film transistor devices
CN109671720B (zh) 阵列基板及其制作方法、显示装置
US9252285B2 (en) Display substrate including a thin film transistor and method of manufacturing the same
CN104241392B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN106129086B (zh) Tft基板及其制作方法
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN107195583B (zh) 一种oled显示面板及其制备方法
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN105470312A (zh) 低温多晶硅薄膜晶体管及其制造方法
JP2018074178A (ja) 薄膜トランジスタの製造方法
CN105552035B (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN104362098B (zh) 氧化物薄膜晶体管及其制备方法
CN104576760A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US10115745B2 (en) TFT array substrate and method of forming the same
US20150069401A1 (en) Thin film transistor substrate and method of manufacturing the thin film transistor substrate
CN106033731B (zh) 半导体元件及其制作方法
KR20160089592A (ko) 산화물 박막트랜지스터의 제조방법
CN103199114B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN203134811U (zh) 薄膜晶体管、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201209

Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province

Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd.

Address before: No. 188, CHENFENG Road, Kunshan high tech Zone, Kunshan City, Suzhou City, Jiangsu Province

Patentee before: Kunshan New Flat Panel Display Technology Center Co.,Ltd.

Patentee before: KunShan Go-Visionox Opto-Electronics Co.,Ltd.

TR01 Transfer of patent right