JP5274327B2 - 有機電界発光表示装置及びその製造方法 - Google Patents

有機電界発光表示装置及びその製造方法 Download PDF

Info

Publication number
JP5274327B2
JP5274327B2 JP2009070440A JP2009070440A JP5274327B2 JP 5274327 B2 JP5274327 B2 JP 5274327B2 JP 2009070440 A JP2009070440 A JP 2009070440A JP 2009070440 A JP2009070440 A JP 2009070440A JP 5274327 B2 JP5274327 B2 JP 5274327B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
layer
organic light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009070440A
Other languages
English (en)
Other versions
JP2010161327A (ja
Inventor
鎭成 朴
然坤 牟
現中 鄭
在景 鄭
民奎 金
泰瓊 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2010161327A publication Critical patent/JP2010161327A/ja
Application granted granted Critical
Publication of JP5274327B2 publication Critical patent/JP5274327B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]

Description

本発明は、有機電界発光表示装置及びその製造方法に関し、より詳細には、駆動部の薄膜トランジスタと、画素部の薄膜トランジスタとの電荷移動度が互いに異なる有機電界発光表示装置及びその製造方法に関する。
有機電界発光表示装置は、自発光特性を有する次世代表示装置であって、液晶表示装置（ＬＣＤ）に比べて、視界角、コントラスト、応答速度、消費電力などの面で優れた特性を有する。
有機電界発光表示装置は、アノード電極、有機発光層、及びカソード電極で構成される有機電界発光ダイオードを備える。このような有機電界発光表示装置は、走査ラインと信号ラインとの間に、有機電界発光ダイオードがマトリクス方式で接続されて画素を構成するパッシブマトリクス（ｐａｓｓｉｖｅ ｍａｔｒｉｘ）方式と、各画素の動作がスイッチの役割を果たす薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）によって制御されるアクティブマトリクス（ａｃｔｉｖｅ ｍａｔｒｉｘ）方式とに区分される。
アクティブマトリクス方式に用いられる薄膜トランジスタにおいて、ソース及びドレイン領域とチャネル領域とを提供する活性層は、非晶質シリコン、ポリシリコン、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ；ＬＴＰＳ）などの半導体層で形成される。
一般的に、非晶質シリコンは、電荷移動度（ｍｏｂｉｌｉｔｙ）が低いため、高速で動作する駆動回路を実現するのは困難である。このため、通常、非晶質シリコンに比べて電荷移動度が高いポリシリコンまたは低温ポリシリコンで活性層を形成する。しかしながら、ポリシリコンは、多結晶性（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｎａｔｕｒｅ）に起因して閾値電圧が不均一であり、低温ポリシリコンは、結晶化のためのレーザ熱処理などが要求されるという短所がある。
このような短所を解決するため、最近では、酸化物半導体を活性層として用いた研究が進められている。
特許文献１には、酸化亜鉛（Ｚｉｎｃ Ｏｘｉｄｅ；ＺｎＯ）または酸化亜鉛（ＺｎＯ）を主成分とする酸化物半導体を活性層として用いた薄膜トランジスタが開示されている。
非晶質状態のＩｎＧａＺｎＯ（Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃ Ｏｘｉｄｅ）（以下、ＩＧＺＯという）は、非晶質シリコンに比べて、電荷移動度が１０倍程度高く（約１０ｃｍ２／Ｖ．ｓｅｃ）、特性分布が均一であるため、画素部の薄膜トランジスタの活性層として使用されるには十分であるが、低温ポリシリコンレベルの高い電荷移動度（約１００ｃｍ２／Ｖ．ｓｅｃ）が要求される駆動部の薄膜トランジスタの活性層として使用されるには不十分である。さらに、表示装置の大きさ及び解像度の増加に伴ってデータ転送量及び処理速度が増加しなければならず、製造費用を低減するためには、駆動回路の大部分を基板に形成しなければならないことから、駆動部の薄膜トランジスタの安定した特性分布及び信頼性が大きな問題として浮上している。
特開２００４−２７３６１４号公報 大韓民国特許公開第２００７−００１２６０９号 大韓民国特許公開第２００６−０１１４４５９号 大韓民国特許公開第２００６−０００１７１１号
本発明の目的は、酸化物半導体層を活性層とする薄膜トランジスタの電荷移動度を増加することが可能な有機電界発光表示装置及びその製造方法を提供することにある。
本発明の他の目的は、駆動部の薄膜トランジスタの電荷移動度を、画素部の薄膜トランジスタより高くすることが可能な有機電界発光表示装置及びその製造方法を提供することにある。
上記の目的を達成するための本発明の一形態に係る有機電界発光表示装置は、第１領域及び第２領域を含む基板と、前記第１領域の基板上に形成されたゲート電極、ゲート絶縁層により前記ゲート電極と絶縁され、かつ、第１酸化物半導体層及び第２酸化物半導体層の積層構造からなる活性層、及び前記活性層に接続されたソース及びドレイン電極を備え、かつ、前記第１酸化物半導体層のキャリア濃度が前記第２酸化物半導体層より高い第１薄膜トランジスタと、前記第２領域の基板上に形成されたゲート電極、ゲート絶縁層により前記ゲート電極と絶縁され、かつ、前記第２酸化物半導体層からなる活性層、及び前記活性層に接続されたソース及びドレイン電極を備える第２薄膜トランジスタと、前記第２薄膜トランジスタを含む上部に形成され、かつ、前記第２薄膜トランジスタのソースまたはドレイン電極が露出するように、ビアホールが形成された絶縁層と、前記第２領域の前記絶縁層上に形成され、かつ、前記ビアホールを介して前記第２薄膜トランジスタのソースまたはドレイン電極に接続された第１電極、前記第１電極上に形成された有機発光層、及び前記有機発光層上に形成された第２電極を備える有機電界発光ダイオードと、を備える。
上記の目的を達成するための本発明の他の形態に係る有機電界発光表示装置の製造方法は、第１領域及び第２領域を含む基板を準備するステップと、前記第１及び第２領域の基板上に第１及び第２薄膜トランジスタのゲート電極をそれぞれ形成するステップと、前記第１及び第２領域の前記ゲート電極を含む上部にゲート絶縁層を形成するステップと、前記第１領域の前記ゲート絶縁層上に、第１酸化物半導体層及び第２酸化物半導体層の積層構造からなり、かつ、前記第１酸化物半導体層のキャリア濃度が前記第２酸化物半導体層より高い活性層を形成し、かつ、前記第２領域の前記ゲート絶縁層上に、前記第２酸化物半導体層で活性層を形成するステップと、前記第１及び第２領域の前記活性層に接続されるように、ソース及びドレイン電極をそれぞれ形成するステップと、前記第２薄膜トランジスタを含む上部に絶縁層を形成した後、前記第２薄膜トランジスタのソースまたはドレイン電極が露出するように、ビアホールを形成するステップと、前記第２領域の前記絶縁層上に、前記ビアホールを介して前記第２薄膜トランジスタのソースまたはドレイン電極に接続された第１電極、前記第１電極上に形成された有機発光層、及び前記有機発光層上に形成された第２電極を備える有機電界発光ダイオードを形成するステップと、を含む。
本発明の有機電界発光表示装置は、活性層が第１酸化物半導体層及び第２酸化物半導体層の積層構造からなる駆動部の薄膜トランジスタと、活性層が前記第２酸化物半導体層からなる画素部の薄膜トランジスタと、画素部の薄膜トランジスタに接続された有機電界発光ダイオードと、を備える。駆動部の薄膜トランジスタは、チャネルが、第２酸化物半導体層よりキャリア濃度の高い第１酸化物半導体層に形成されるため、高い電荷移動度を有する。画素部の薄膜トランジスタは、チャネルが第２酸化物半導体層に形成されるため、安定的でかつ均一な特性を有する。
本発明に係る有機電界発光表示装置を説明するための平面図及び断面図である。 本発明に係る有機電界発光表示装置を説明するための平面図及び断面図である。 図１ａに示す画素部及び走査駆動部を説明するための断面図である。 ゲート電極及びソース電極に印加される電圧ＶＧＳの変化に伴うドレイン電極及びソース電極の電流ＩＤＳの変化を測定したグラフである。 ゲート電極及びソース電極に印加される電圧ＶＧＳの変化に伴うドレイン電極及びソース電極の電流ＩＤＳの変化を測定したグラフである。 ゲート電極及びソース電極に印加される電圧ＶＧＳの変化に伴うドレイン電極及びソース電極の電流ＩＤＳの変化を測定したグラフである。 本発明に係る有機電界発光表示装置の製造方法を説明するための断面図である。 本発明に係る有機電界発光表示装置の製造方法を説明するための断面図である。 本発明に係る有機電界発光表示装置の製造方法を説明するための断面図である。 本発明に係る有機電界発光表示装置の製造方法を説明するための断面図である。
以下、添付図面を参照して本発明の好ましい実施形態を詳細に説明する。
図１ａ及び図１ｂは、本発明に係る有機電界発光表示装置を説明するための概略的な平面図及び断面図である。
図１ａに示すように、基板１００は、画素領域１４０と、非画素領域１５０とを備える。非画素領域１５０は、画素領域１４０を囲む領域または画素領域１４０を除く残りの領域となる。
画素領域１４０の基板１００には、走査ライン１４２とデータライン１４４とが互いに交差するように配置され、走査ライン１４２とデータライン１４４との間には、複数の画素部１４６がマトリクス方式で接続される。画素部１４６は、有機電界発光ダイオードと、有機電界発光ダイオードの動作を制御するための薄膜トランジスタと、信号を保持させるためのキャパシタとを備えることができる。
非画素領域１５０の基板１００には、画素領域１４０の走査ライン１４２及びデータライン１４４から延びる走査ライン１４２及びデータライン１４４と、有機電界発光ダイオードの動作のための電源供給ライン（図示せず）と、パッド１８０を介して外部から提供された信号を処理して、走査ライン１４２及びデータライン１４４に供給する走査駆動部１６０及びデータ駆動部１７０とが配置される。走査駆動部１６０及びデータ駆動部１７０は、パッド１８０を介して外部から提供される信号を走査信号及びデータ信号に変換して、各画素を選択的に駆動させる駆動回路を備える。
図１ｂに示すように、画素部１４６が形成された基板１００の上部には、画素領域１４０を密封させるための封止基板２００が配置され、画素領域１４０を囲むように配置される密封材３００により封止基板２００が基板１００に貼り合わされる。
図２は、図１ａに示す画素部１４６及び走査駆動部１６０をより詳細に説明するための断面図である。説明の便宜のため、画素部１４６では、薄膜トランジスタ１２０及び有機電界発光ダイオード１３０のみを示しており、走査駆動部１６０では、薄膜トランジスタ１１０のみを示している。同図には、走査駆動部１６０のみを示しているが、データ駆動部１７０の薄膜トランジスタも、同じ構造で形成される。
図２に示すように、画素領域１４０及び非画素領域１５０の基板１００上にバッファ層１０１が形成される。同図において、画素領域１４０では、画素部１４６を示しており、非画素領域１５０では、走査駆動部１６０を示している。
走査駆動部１６０のバッファ層１０１上には、駆動回路を構成する薄膜トランジスタ１１０が形成され、画素部１４６のバッファ層１０１上には、スイッチの役割を果たす薄膜トランジスタ１２０が形成される。
走査駆動部１６０の薄膜トランジスタ１１０は、ゲート電極１１１と、ゲート絶縁層１０２によりゲート電極１１１と絶縁される活性層１１２と、ソース及びドレイン領域の活性層１１２に接続されたソース及びドレイン電極１１３とを備える。活性層１１２は、キャリア濃度が互いに異なる（導電性が互いに異なる）、より詳細には、キャリア濃度が高い第１酸化物半導体層１１２ａ及び第１酸化物半導体層１１２ａよりキャリア濃度が低い第２酸化物半導体層１１２ｂの積層構造で形成される。すなわち、実質的にチャネルが形成される一部の厚さ（例えば、１〜５ｎｍ程度の厚さ）は、相対的にキャリア濃度が高い（１ｅ＋１９〜１ｅ＋２１＃／ｃｍ３）第１酸化物半導体層１１２ａで形成される。また、残りの大部分の厚さ（例えば、１０〜５０ｎｍ程度の厚さ）は、相対的にキャリア濃度が低い（１ｅ＋１３〜１ｅ＋１８＃／ｃｍ３）第２酸化物半導体層１１２ｂで形成される。例えば、第１酸化物半導体層１１２ａは、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ Ｏｘｉｄｅ）、ＩｎＺｎＯ（ＩＺＯ）、ＩｎＳｎＯ、ＡｌＺｎＯ、ＡｌＧａＯ、及びＩｎＧａＯからなる群から選択され得る。また、第２酸化物半導体層１１２ｂは、酸化亜鉛（ＺｎＯ）、またはガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）、及びバナジウム（Ｖ）のうち少なくとも１つのイオンがドープされた酸化亜鉛（ＺｎＯ）、例えば、ＺｎＯ、ＺｎＳｎＯ、ＩｎＧａＺｎＯなどで形成され得る。ＩＴＯ、ＩＺＯなどは、通常、導電層として使用されるが、蒸着過程で厚さを薄く調節し、酸素濃度を調節してキャリア濃度を制御すると、半導体特性を有することができる。
一方、画素部１４６の薄膜トランジスタ１２０は、ゲート電極１２１と、ゲート絶縁層１０２によりゲート電極１２１と絶縁される活性層１２２と、ソース及びドレイン領域の活性層１２２に接続されたソース及びドレイン電極１２３とを備える。活性層１２２は、薄膜トランジスタ１１０の活性層１１２を構成する第２酸化物半導体層１１２ｂと同一層または同一物質の酸化物半導体層で形成される。すなわち、活性層１２２は、酸化亜鉛（ＺｎＯ）、またはガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）、及びバナジウム（Ｖ）のうち少なくとも１つのイオンがドープされた酸化亜鉛（ＺｎＯ）、例えば、ＺｎＯ、ＩｎＧａＺｎＯ、ＩｎＳｎＺｎＯ、ＺｎＳｎＯなどで形成され得る。
また、画素部１４６の薄膜トランジスタ１２０を含む上部には、平坦化のために絶縁層１０３が形成され、絶縁層１０３には、薄膜トランジスタ１２０のソースまたはドレイン電極１２３が露出するように、ビアホールが形成される。また、画素部１４６の絶縁層１０３上には、前記ビアホールを介して薄膜トランジスタ１２０のソースまたはドレイン電極１２３に接続されるように、有機電界発光ダイオード１３０が形成される。
有機電界発光ダイオード１３０は、前記ビアホールを介して薄膜トランジスタ１２０のソースまたはドレイン電極１２３に接続されたアノード電極１３１と、画素画定膜１３２により露出する発光領域のアノード電極１３１上に形成された有機発光層１３３と、有機発光層１３３を備える画素画定膜１３２上に形成されたカソード電極１３４とを備える。有機発光層１３３は、正孔注入層、正孔輸送層、電子輸送層、及び電子注入層を備えることができる。
上記のように、本発明によれば、画素部１４６の薄膜トランジスタ１２０の活性層１２２は、酸化物半導体層で形成され、駆動部１６０、１７０の薄膜トランジスタ１１０の活性層１１２は、キャリア濃度が互いに異なる（導電性が互いに異なる）第１酸化物半導体層１１２ａ及び第２酸化物半導体層１１２ｂの積層構造で形成される。すなわち、相対的に低い電荷移動度（約１０〜２０ｃｍ２／Ｖ．ｓｅｃ）及び高い特性の均一度が要求される画素部１４６の薄膜トランジスタ１２０の活性層１２２は、ＺｎＯ、ＩｎＧａＺｎＯ、ＩｎＳｎＺｎＯ、ＺｎＳｎＯなどの酸化物半導体層で形成される。また、相対的に高い電荷移動度（約５０〜１３０ｃｍ２／Ｖ．ｓｅｃ）が要求される駆動部１６０、１７０の薄膜トランジスタ１１０の活性層１１２は、相対的にキャリア濃度が高い（導電性が高い）ＩＴＯ、ＩＺＯなどの第１酸化物半導体層１１２ａと、相対的にキャリア濃度が低い（導電性が低い）ＺｎＯ、ＩｎＧａＺｎＯ、ＩｎＳｎＺｎＯ、ＺｎＳｎＯなどの第２酸化物半導体層１１２ｂとで形成される。したがって、駆動部１６０、１７０の薄膜トランジスタ１１０は、チャネルが、第２酸化物半導体層１１２ｂよりキャリア濃度の高い第１酸化物半導体層１１２ａに形成されるため、高い電荷移動度を有し、画素部１４６の薄膜トランジスタ１２０は、チャネルが第２酸化物半導体層１２２に形成されるため、安定的でかつ均一な特性を有する。
図３ａ〜図３ｃは、ゲート電極及びソース電極に印加される電圧ＶＧＳの変化に伴うドレイン電極及びソース電極の電流ＩＤＳの変化を測定したグラフであって、図３ａは、活性層１１２がＩｎＺｎＯ１１２ａ及びＧａＩｎＺｎＯ１１２ｂで形成された駆動部１６０の薄膜トランジスタ１１０であり、図３ｂは、活性層１１２がＩＴＯ１１２ａ及びＧａＩｎＺｎＯ１１２ｂで形成された駆動部１６０の薄膜トランジスタ１１０であり、図３ｃは、活性層１２２がＧａＩｎＺｎＯで形成された画素部１４６の薄膜トランジスタ１２０である。素子の大きさが等しい場合、図３ａ及び図３ｂの駆動部１６０の薄膜トランジスタ１１０が、図３ｃの画素部１４６の薄膜トランジスタ１２０に比べて電流（ｏｎ ｃｕｒｒｅｎｔ）特性が優れており、これは、電荷移動度の差によるものであることが分かる。
図４ａ〜図４ｄは、本発明に係る有機電界発光表示装置の製造方法を説明するための断面図である。
図４ａに示すように、画素領域１４０及び非画素領域１５０が画定された基板１００を準備する。同図において、画素領域１４０では、画素部１４６を示しており、非画素領域１５０では、走査駆動部１６０を示している。
画素領域１４０及び非画素領域１５０の基板１００上にバッファ層１０１を形成し、走査駆動部１６０及び画素部１４６のバッファ層１０１上に薄膜トランジスタ１１０及び１２０のゲート電極１１１及び１２１をそれぞれ形成する。
ゲート電極１１１及び１２１を含む全体の上部に、ゲート絶縁層１０２及び第１酸化物半導体層１１２ａを順次形成した後、第１酸化物半導体層１１２ａをパターニングして、走査駆動部１６０のゲート絶縁層１０２上に第１酸化物半導体層１１２ａを残留させる。第１酸化物半導体層１１２ａは、ＩＴＯ、ＩＺＯ、ＩｎＳｎＯ、ＡｌＺｎＯ、ＡｌＧａＯ、ＩｎＧａＯなどを１〜５ｎｍ程度の厚さに蒸着して形成する。
図４ｂに示すように、第１酸化物半導体層１１２ａを含む全体の上部に第２酸化物半導体層１１２ｂを形成した後、パターニングして、走査駆動部１６０には、第１酸化物半導体層１１２ａ及び第２酸化物半導体層１１２ｂの積層構造からなる活性層１１２を形成し、画素部１４６には、第２酸化物半導体層と同一層からなる活性層１２２を形成する。第２酸化物半導体層１１２ｂは、ＺｎＯ、ＺｎＳｎＯ、ＩｎＧａＺｎＯなどで形成する。
図４ｃに示すように、活性層１１２及び１２２を含む全体の上部に導電層を形成した後、パターニングして、活性層１１２及び１２２のソース及びドレイン領域に接続されるように、ソース及びドレイン電極１１３及び１２３をそれぞれ形成する。
図４ｄに示すように、薄膜トランジスタ１１０及び１２０を含む上部または薄膜トランジスタ１２０を含む上部に、平坦化のために絶縁層１０３を形成した後、薄膜トランジスタ１２０のソースまたはドレイン電極１２３が露出するように、ビアホールを形成する。また、画素部１４６の絶縁層１０３上に、前記ビアホールを介して薄膜トランジスタ１２０のソースまたはドレイン電極１２３に接続されたアノード電極１３１を形成する。
アノード電極１３１を含む上部に、画素画定膜１３２を形成した後、パターニングして、発光領域のアノード電極１３１が露出するように開口部を形成し、開口部のアノード電極１３１上に有機発光層１３３を形成する。有機発光層１３３は、正孔注入層、正孔輸送層、電子輸送層、及び電子注入層を備えることができる。
その後、有機発光層１３３を含む画素画定膜１３２上にカソード電極１３４を形成し、これにより、有機電界発光ダイオード１３０が完成する。
１００ 基板
１１０、１２０ 薄膜トランジスタ
１３０ 有機電界発光ダイオード
１４０ 画素領域
１４６ 画素部
１５０ 非画素領域
１６０ 走査駆動部
１７０ データ駆動部
１８０ パッド
２００ 封止基板
３００ 密封材

Claims (14)

  1. 第１領域及び第２領域を含む基板と、
    前記第１領域の基板上に形成されたゲート電極、ゲート絶縁層により前記ゲート電極と絶縁され、かつ、第１酸化物半導体層及び第２酸化物半導体層の積層構造からなる活性層、及び前記活性層に接続されたソース及びドレイン電極を備え、かつ、前記第１酸化物半導体層のキャリア濃度が前記第２酸化物半導体層より高い第１薄膜トランジスタと、
    前記第２領域の基板上に形成されたゲート電極、ゲート絶縁層により前記ゲート電極と絶縁され、かつ、前記第２酸化物半導体層からなる活性層、及び前記活性層に接続されたソース及びドレイン電極を備える第２薄膜トランジスタと、
    前記第２薄膜トランジスタを含む上部に形成され、かつ、前記第２薄膜トランジスタのソースまたはドレイン電極が露出するように、ビアホールが形成された絶縁層と、
    前記第２領域の前記絶縁層上に形成され、かつ、前記ビアホールを介して前記第２薄膜トランジスタのソースまたはドレイン電極に接続された第１電極、前記第１電極上に形成された有機発光層、及び前記有機発光層上に形成された第２電極を備える有機電界発光ダイオードと、
    を備え、
    前記第２酸化物半導体層に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）、及びバナジウム（Ｖ）のうち少なくとも１つのイオンがドープされ、
    前記第１酸化物半導体層のキャリア濃度は、１ｅ＋１９〜１ｅ＋２１＃／ｃｍ ３ であり、前記第２酸化物半導体層のキャリア濃度は、１ｅ＋１３〜１ｅ＋１８＃／ｃｍ ３ であることを特徴とする有機電界発光表示装置。
  2. 前記第１領域は、駆動部であることを特徴とする請求項１に記載の有機電界発光表示装置。
  3. 前記第１酸化物半導体層は、前記第２酸化物半導体層と前記ゲート絶縁層との間に形成されることを特徴とする請求項１に記載の有機電界発光表示装置。
  4. 前記第１酸化物半導体層は、ＩＴＯ、ＩｎＺｎＯ、ＩｎＳｎＯ、ＡｌＺｎＯ、ＡｌＧａＯ、及びＩｎＧａＯからなる群から選択されることを特徴とする請求項１に記載の有機電界発光表示装置。
  5. 前記第１酸化物半導体層は、前記第２酸化物半導体層より薄く形成されることを特徴とする請求項１に記載の有機電界発光表示装置。
  6. 前記第１酸化物半導体層は、１〜５ｎｍの厚さに形成されることを特徴とする請求項５に記載の有機電界発光表示装置。
  7. 前記第２酸化物半導体層は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１に記載の有機電界発光表示装置。
  8. 第１領域及び第２領域を含む基板を準備するステップと、
    前記第１及び第２領域の基板上に第１及び第２薄膜トランジスタのゲート電極をそれぞれ形成するステップと、
    前記第１及び第２領域の前記ゲート電極を含む上部にゲート絶縁層を形成するステップと、
    前記第１領域の前記ゲート絶縁層上に、第１酸化物半導体層及び第２酸化物半導体層の積層構造からなり、かつ、前記第１酸化物半導体層のキャリア濃度が１ｅ＋１９〜１ｅ＋２１＃／ｃｍ ３ であり、前記第２酸化物半導体層のキャリア濃度が１ｅ＋１３〜１ｅ＋１８＃／ｃｍ ３ である活性層を形成し、かつ、前記第２領域の前記ゲート絶縁層上に、前記第２酸化物半導体層で活性層を形成するステップと、
    前記第１及び第２領域の前記活性層に接続されるように、ソース及びドレイン電極をそれぞれ形成するステップと、
    前記第２薄膜トランジスタを含む上部に絶縁層を形成した後、前記第２薄膜トランジスタのソースまたはドレイン電極が露出するように、ビアホールを形成するステップと、
    前記第２領域の前記絶縁層上に、前記ビアホールを介して前記第２薄膜トランジスタのソースまたはドレイン電極に接続された第１電極、前記第１電極上に形成された有機発光層、及び前記有機発光層上に形成された第２電極を備える有機電界発光ダイオードを形成するステップと、
    を含み、
    前記第２酸化物半導体層に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）、及びバナジウム（Ｖ）のうち少なくとも１つのイオンがドープされることを特徴とする有機電界発光表示装置の製造方法。
  9. 前記第１領域は、駆動部であることを特徴とする請求項８に記載の有機電界発光表示装置の製造方法。
  10. 前記第１酸化物半導体層は、ＩｎＺｎＯ、ＩｎＳｎＯ、ＡｌＺｎＯ、ＡｌＧａＯ、及びＩｎＧａＯからなる群から選択された少なくとも１つの物質で形成されることを特徴とする請求項８に記載の有機電界発光表示装置の製造方法。
  11. 前記第１酸化物半導体層は、前記第２酸化物半導体層より薄く形成されることを特徴とする請求項８に記載の有機電界発光表示装置の製造方法。
  12. 前記第１酸化物半導体層は、１〜５ｎｍの厚さに形成されることを特徴とする請求項１１に記載の有機電界発光表示装置の製造方法。
  13. 前記第２酸化物半導体層は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項８に記載の有機電界発光表示装置の製造方法。
  14. 前記活性層を形成するステップは、
    前記第１及び第２領域の前記ゲート絶縁層上に前記第１酸化物半導体層を形成するステップと、
    前記第１酸化物半導体層をパターニングするステップと、
    前記第１酸化物半導体層を含む前記第１及び第２領域に前記第２酸化物半導体層を形成するステップと、
    前記第１及び第２領域の前記第２酸化物半導体層をパターニングするステップと、
    を含むことを特徴とする請求項８に記載の有機電界発光表示装置の製造方法。
JP2009070440A 2009-01-12 2009-03-23 有機電界発光表示装置及びその製造方法 Active JP5274327B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090002242A KR101034686B1 (ko) 2009-01-12 2009-01-12 유기전계발광 표시 장치 및 그의 제조 방법
KR10-2009-0002242 2009-01-12

Publications (2)

Publication Number Publication Date
JP2010161327A JP2010161327A (ja) 2010-07-22
JP5274327B2 true JP5274327B2 (ja) 2013-08-28

Family

ID=42124279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009070440A Active JP5274327B2 (ja) 2009-01-12 2009-03-23 有機電界発光表示装置及びその製造方法

Country Status (7)

Country Link
US (1) US8436342B2 (ja)
EP (1) EP2207206B1 (ja)
JP (1) JP5274327B2 (ja)
KR (1) KR101034686B1 (ja)
CN (1) CN101794809B (ja)
AT (1) ATE523898T1 (ja)
TW (1) TWI423436B (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
KR20210048590A (ko) 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101895080B1 (ko) * 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101825345B1 (ko) 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102479269B1 (ko) * 2010-01-20 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 휴대 전화기
KR102395345B1 (ko) 2010-01-20 2022-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
KR101050466B1 (ko) 2010-03-12 2011-07-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 커패시터 및 그것을 구비한 유기 발광 표시 장치
US8884282B2 (en) * 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101101109B1 (ko) 2010-06-01 2012-01-03 삼성모바일디스플레이주식회사 유기전계발광 표시 장치
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012256821A (ja) * 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
KR20120042029A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
KR102424181B1 (ko) * 2010-12-17 2022-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
TWI401797B (zh) * 2010-12-28 2013-07-11 Ind Tech Res Inst 主動元件陣列以及有機發光二極體畫素陣列的製作方法
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013021632A1 (ja) * 2011-08-11 2013-02-14 出光興産株式会社 薄膜トランジスタ
CN102769039A (zh) * 2012-01-13 2012-11-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板和显示器件
KR101942980B1 (ko) 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
KR101372734B1 (ko) * 2012-02-15 2014-03-13 연세대학교 산학협력단 액상공정을 이용한 박막 트랜지스터 및 그 제조방법
KR101950834B1 (ko) * 2012-03-06 2019-02-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 이의 제조 방법
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
CN102637742A (zh) * 2012-04-26 2012-08-15 北京大学 一种氧化物半导体薄膜晶体管及其制备方法
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102380379B1 (ko) * 2012-05-10 2022-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101406838B1 (ko) 2012-05-14 2014-06-16 연세대학교 산학협력단 산화물 반도체 장치 및 그 형성 방법
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
KR102162794B1 (ko) 2013-05-30 2020-10-08 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조 방법
KR102101398B1 (ko) * 2013-06-13 2020-04-16 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR20150004091A (ko) 2013-07-02 2015-01-12 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 제조방법
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9412799B2 (en) 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
CN105874524B (zh) * 2013-12-02 2019-05-28 株式会社半导体能源研究所 显示装置
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI685116B (zh) 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI772799B (zh) * 2014-05-09 2022-08-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102157689B1 (ko) * 2014-06-27 2020-09-21 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 어레이 기판
KR102308621B1 (ko) * 2014-07-15 2021-10-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US10269832B2 (en) * 2014-10-10 2019-04-23 Joled Inc. Thin film transistor substrate, method for manufacturing thin film transistor substrate, and display panel
KR102423678B1 (ko) * 2015-09-25 2022-07-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN106057826A (zh) * 2016-08-08 2016-10-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN106449667B (zh) * 2016-12-21 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10991725B2 (en) * 2017-03-09 2021-04-27 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
JP2018195632A (ja) * 2017-05-15 2018-12-06 株式会社ジャパンディスプレイ 半導体装置および表示装置
JP7079548B2 (ja) * 2017-09-29 2022-06-02 京東方科技集團股▲ふん▼有限公司 アレイ基板、表示装置およびアレイ基板の製造方法
KR102585853B1 (ko) * 2017-10-12 2023-10-06 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR102604006B1 (ko) * 2018-08-14 2023-11-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
CN110010626B (zh) * 2019-04-11 2022-04-29 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110164875A (zh) * 2019-06-06 2019-08-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
KR20210010696A (ko) * 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치
CN110739316A (zh) * 2019-10-29 2020-01-31 合肥维信诺科技有限公司 阵列基板、显示面板及阵列基板的制作方法
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
US11624126B2 (en) 2020-06-16 2023-04-11 Ohio State Innovation Foundation Deposition of single phase beta-(AlxGa1-x)2O3 thin films with 0.28< =x<=0.7 on beta Ga2O3(100) or (−201) substrates by chemical vapor deposition
WO2022061523A1 (zh) * 2020-09-22 2022-03-31 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
US20220384366A1 (en) * 2021-06-01 2022-12-01 Cree, Inc. Multilayer encapsulation for humidity robustness and related fabrication methods
CN113257841B (zh) * 2021-07-19 2021-11-16 深圳市柔宇科技股份有限公司 Tft基板及其制备方法、显示器以及电子设备
WO2023230843A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 驱动背板及其制作方法、显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100506740B1 (ko) * 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100623690B1 (ko) 2004-06-30 2006-09-19 삼성에스디아이 주식회사 평판 표시 장치 및 그의 제조 방법
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
KR100685831B1 (ko) 2005-04-29 2007-02-22 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법
JP5198066B2 (ja) * 2005-10-05 2013-05-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US7692610B2 (en) 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
TW200801513A (en) 2006-06-29 2008-01-01 Fermiscan Australia Pty Ltd Improved process
KR100712176B1 (ko) 2006-12-14 2007-04-27 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP2009031742A (ja) * 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI540647B (zh) * 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
CN101794809A (zh) 2010-08-04
KR101034686B1 (ko) 2011-05-16
US20100176383A1 (en) 2010-07-15
KR20100082940A (ko) 2010-07-21
CN101794809B (zh) 2012-11-28
EP2207206B1 (en) 2011-09-07
US8436342B2 (en) 2013-05-07
TW201030967A (en) 2010-08-16
TWI423436B (zh) 2014-01-11
ATE523898T1 (de) 2011-09-15
JP2010161327A (ja) 2010-07-22
EP2207206A1 (en) 2010-07-14

Similar Documents

Publication Publication Date Title
JP5274327B2 (ja) 有機電界発光表示装置及びその製造方法
JP5368381B2 (ja) 有機発光表示装置及びその製造方法
KR100941850B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101048965B1 (ko) 유기 전계발광 표시장치
US11075221B2 (en) Thin-film transistor substrate having overlapping thin-film transistor
KR100963003B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR20090124527A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5285024B2 (ja) 薄膜トランジスタ及びこれを備えた有機電界発光表示装置
JP2011082487A (ja) 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置
JP2009272427A (ja) 薄膜トランジスタ及びその製造方法
JP2011023695A (ja) 有機電界発光表示装置及びその製造方法
KR102530003B1 (ko) 트랜지스터 표시판 및 이를 포함하는 표시 장치
KR100793105B1 (ko) 박막트랜지스터 및 박막트랜지스터를 포함한평판표시소자와 그 제조방법
KR100941855B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR20150043075A (ko) 표시 장치 및 그 제조 방법
KR100982314B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120809

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130514

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5274327

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250