JP2011023695A - 有機電界発光表示装置及びその製造方法 - Google Patents

有機電界発光表示装置及びその製造方法 Download PDF

Info

Publication number
JP2011023695A
JP2011023695A JP2009250718A JP2009250718A JP2011023695A JP 2011023695 A JP2011023695 A JP 2011023695A JP 2009250718 A JP2009250718 A JP 2009250718A JP 2009250718 A JP2009250718 A JP 2009250718A JP 2011023695 A JP2011023695 A JP 2011023695A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
insulating layer
source
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009250718A
Other languages
English (en)
Other versions
JP5266188B2 (ja
Inventor
Ki-Nyeng Kang
起寧 康
Jae-Sup Lee
在燮 李
Dong-Un Jin
東彦 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2011023695A publication Critical patent/JP2011023695A/ja
Application granted granted Critical
Publication of JP5266188B2 publication Critical patent/JP5266188B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】酸化物薄膜トランジスタが備えられた有機電界発光表示装置及びその製造方法を提供する。
【解決手段】第１薄膜トランジスタのソース／ドレイン電極及び第２薄膜トランジスタのゲート電極と、第１薄膜トランジスタのソース／ドレイン電極及び第２薄膜トランジスタのゲート電極上に形成された第１絶縁層と、第１薄膜トランジスタのソース／ドレイン電極と重なる領域に形成された第１絶縁層の一部が除去されて形成された第１ビアホールと、第１絶縁層上にそれぞれ形成された第１、２酸化物半導体層と、第１、２酸化物半導体層上に形成された第２絶縁層と、第２酸化物半導体上に形成された第２絶縁層の一部が除去されて形成された第２ビアホールと、第２絶縁層上に形成されたゲート電極と、第２ビアホールを介して第２酸化物半導体層と接触するように第２絶縁層上に形成されたソース／ドレイン電極と、が含まれる。
【選択図】図１Ａ

Description

本発明は、有機電界発光表示装置に関し、特に、酸化物薄膜トランジスタが備えられた有機電界発光表示装置及びその製造方法に関する。
有機電界発光表示装置は自体発光特性を有する次世代表示装置であって、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ
Ｄｅｖｉｃｅ;ＬＣＤ）に比べて視野角、コントラスト、応答速度、消費電力などの側面で優れた特性を有する。
有機電界発光表示装置は、アノード電極、有機薄膜層及びカソード電極で構成される有機電界発光ダイオード（Ｏｒｇａｎｉｃ
Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を含み、走査線とデータ線との間に有機電界発光ダイオードがマトリックス方式で連結されて画素を構成するパッシブマトリックス方式と、各画素の動作がスイッチとしての役割をする薄膜トランジスタ（Ｔｈｉｎ
Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ;ＴＦＴ）により制御されるアクティブマトリックス方式とで構成される。
一般に、アクティブマトリックス方式に用いられる薄膜トランジスタは、チャネル領域、ソース領域及びドレイン領域を提供する活性層と、チャネル領域の上部に形成され、ゲート絶縁膜により活性層と電気的に絶縁されるゲート電極を含む。
このように構成された薄膜トランジスタの活性層は大体非晶質シリコンやポリシリコンのような半導体層で形成する。
このとき、前記活性層を非晶質シリコンで形成すれば、移動度が低いため高速で動作される駆動回路の実現が難しいという短所がある。
それに対し、活性層をポリシリコンで形成すれば、移動度は高いが、多結晶性に起因して閾値電圧が不均一となるため、閾値電圧と移動度の散布を補償するための補償回路が必要になる。このように活性層をポリシリコンで形成すれば、複数の薄膜トランジスタとキャパシタとで構成される複雑な補償回路が含まれるため、歩留まりが低いだけでなく、平面構造により、非晶質シリコンの場合よりもマスク数が増加して製造コストが多くかかる。
一方、低温ポリシリコン（Ｌｏｗ
Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ-Ｓｉｌｉｃｏｎ;ＬＴＰＳ）を用いた従来の薄膜トランジスタの製造方法は、レーザ熱処理などのような高価の工程が含まれ、特性の制御が難しいため、大面積の基板に適用し難いという問題がある。
このような問題を解決するために、近年は酸化物半導体を活性層として利用する研究が進められている。
一例として、酸化亜鉛（ＺｎＯ）を主成分とする酸化物半導体は非晶質形態であり、かつ安定した材料として評価されており、このような酸化物半導体を活性層として利用すれば、別途の工程装置を追加で購入しなくても既存の工程装置を用いて３５０℃以下の低温で薄膜トランジスタを製造でき、イオン注入工程が省略されるなど様々な長所がある。
大韓民国特許公開２００１−００９１５１６号 特開２００３−２２９４３３号公報
しかしながら、このような酸化物半導体を活性層として活用した薄膜トランジスタは、素子の特性が薄膜トランジスタの構造によって大きな差が生じ、これにより、一般にＮ型薄膜トランジスタに限定されて開発されているのが現状である。
また、素子の特性及び均一度などを考慮して下部ゲート構造の薄膜トランジスタに適用されているが、電界効果移動度特性が２０ｃｍ２／Ｖｓ水準に小さいという短所がある。これにより、前記酸化物半導体を活用した薄膜トランジスタを表示パネルに適用しようとする場合、集積度の側面で既存の非晶質シリコンやポリシリコン薄膜トランジスタに比べて低下してしまうという問題があった。
そこで、本発明は、上記問題に鑑みてなされたものであって、本発明の目的とするところは、有機電界発光表示装置に備えられる薄膜トランジスタを酸化物薄膜トランジスタで実現するにおいて、下部ゲート構造の酸化物薄膜トランジスタと上部ゲート構造の酸化物薄膜トランジスタを同一の工程を通じて形成することによって、１つの工程で互いに異なる特性を有する薄膜トランジスタを実現することが可能な、新規かつ改良された有機電界発光表示装置及びその製造方法を提供することにある。
上記課題を解決するために、本発明のある観点によれば、有機電界発光表示装置は、基板上に形成された第１薄膜トランジスタのソース／ドレイン電極及び第２薄膜トランジスタのゲート電極と、前記第１薄膜トランジスタのソース／ドレイン電極及び第２薄膜トランジスタのゲート電極上に形成された第１絶縁層と、前記第１薄膜トランジスタのソース／ドレイン電極と重なる領域に形成された第１絶縁層の一部が除去されて形成された第１ビアホールと、前記第１薄膜トランジスタのソース／ドレイン電極と重なる第１絶縁層及び第２薄膜トランジスタのゲート電極と重なる第１絶縁層上にそれぞれ形成された第１、２酸化物半導体層と、前記第１、２酸化物半導体層上に形成された第２絶縁層と、前記第２酸化物半導体上に形成された前記第２絶縁層の一部が除去されて形成された第２ビアホールと、前記第１薄膜トランジスタの第１酸化物半導体層と重なる第２絶縁層上に形成されたゲート電極と、前記第２ビアホールを介して前記第２酸化物半導体層と接触するように前記第２絶縁層上に形成されたソース／ドレイン電極とが含まれることを特徴とする。
このとき、前記第１酸化物半導体層は、前記第１ビアホールを介して前記第１薄膜トランジスタのソース／ドレイン電極と接触してもよい。
また、前記第１薄膜トランジスタは、上部ゲート構造で実現され、第２薄膜トランジスタは、下部ゲート構造で実現されてもよい。前記第１絶縁層は第１薄膜トランジスタのゲート絶縁層であって、窒化シリコンで形成されてもよい。前記第２絶縁層は第２薄膜トランジスタのゲート絶縁層であって、酸化シリコンで形成されてもよい。
更に、前記第１薄膜トランジスタのゲート電極、第２薄膜トランジスタのソース／ドレイン電極の上部に順次形成された保護層及び平坦化膜と、前記第１薄膜トランジスタのソース又はドレイン電極が露出するように保護層及び平坦化膜と、前記第１、２絶縁膜の一部領域に形成された第３ビアホールと、前記第３ビアホールを介して前記ソース又はドレイン電極と連結される有機発光素子の第１電極と、前記第１電極の一部領域が露出するように前記平坦化層上に形成された画素定義膜と、前記露出した第１電極上に順次形成された有機薄膜層及び有機発光素子の第２電極とが更に含まれてもよい。
ここで、前記第１薄膜トランジスタは駆動素子であり、第２薄膜トランジスタはスイッチング素子であってもよい。
また、上記課題を解決するために、本発明の別の観点によれば、有機電界発光表示装置は、データ線、走査線の交差部毎に位置し、複数の薄膜トランジスタ及び有機発光素子をそれぞれ含む画素と、前記走査線に走査信号を供給する走査駆動部と、前記データ線にデータ信号を供給するデータ駆動部とが含まれ、前記それぞれの画素は、活性層が酸化物半導体で形成され、上部ゲート構造で実現され、
前記有機発光素子と連結される第１薄膜トランジスタと、活性層が酸化物半導体で形成され、下部ゲート構造で実現され、前記走査線から走査信号の印加を受ける第２薄膜トランジスタとを含んで構成されることを特徴とする。
更に、前記第１薄膜トランジスタのゲート絶縁層は酸化シリコン膜で実現され、前記第２薄膜トランジスタのゲート絶縁層は窒化シリコン膜で実現されてもよい。
また、上記課題を解決するために、本発明の別の観点によれば、有機電界発光表示装置の製造方法は、基板上に第１薄膜トランジスタのソース／ドレイン電極及び第２薄膜トランジスタのゲート電極が形成される段階と、前記第１薄膜トランジスタのソース／ドレイン電極及び第２薄膜トランジスタのゲート電極上に第１絶縁層が形成される段階と、前記第１薄膜トランジスタのソース／ドレイン電極と重なる領域に形成された第１絶縁層の一部が除去されて第１ビアホールが形成される段階と、前記第１薄膜トランジスタのソース／ドレイン電極と重なる第１絶縁層及び第２薄膜トランジスタのゲート電極と重なる第１絶縁層上にそれぞれ第１、２酸化物半導体層が形成される段階と、前記第１、２酸化物半導体層上に第２絶縁層が形成される段階と、前記第２酸化物半導体上に形成された前記第２絶縁層の一部が除去されて第２ビアホールが形成される段階と、前記第１薄膜トランジスタの第１酸化物半導体層と重なる第２絶縁層上にゲート電極が形成される段階と、前記第２ビアホールを介して前記第２酸化物半導体層と接触するように前記第２絶縁層上にソース／ドレイン電極が形成される段階とが含まれることを特徴とする。
以上説明したように本発明によれば、下部ゲート構造の酸化物薄膜トランジスタと上部ゲート構造の酸化物薄膜トランジスタを同一の工程を通じて形成することによって、１つの工程で互いに異なる特性を有する薄膜トランジスタを実現することができる。これにより、薄膜トランジスタのサイズを大きく変更しなくても所望の薄膜トランジスタの特性を実現できる。
本発明の実施形態に係る有機電界発光表示装置の平面図である。 本発明の実施形態に係る有機電界発光表示装置の断面図である。 図１に示した画素の一実施形態を示す回路図である。 図２に示した第１薄膜トランジスタ及びこれに連結された有機発光素子ＯＬＥＤと、第２薄膜トランジスタの断面図である。 図３に示した第１薄膜トランジスタ及びこれに連結された有機発光素子ＯＬＥＤと、第２薄膜トランジスタの製造工程を説明する工程断面図である。 図３に示した第１薄膜トランジスタ及びこれに連結された有機発光素子ＯＬＥＤと、第２薄膜トランジスタの製造工程を説明する工程断面図である。 図３に示した第１薄膜トランジスタ及びこれに連結された有機発光素子ＯＬＥＤと、第２薄膜トランジスタの製造工程を説明する工程断面図である。 図３に示した第１薄膜トランジスタ及びこれに連結された有機発光素子ＯＬＥＤと、第２薄膜トランジスタの製造工程を説明する工程断面図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
図１Ａ及び図１Ｂは、本発明の実施形態に係る有機電界発光表示装置の平面図及び断面図である。
図１Ａを参照すれば、基板２１０は、画素領域２２０と、画素領域２２０を取り囲む非画素領域２３０とで定義される。画素領域２２０の基板２１０には走査線２２４及びデータ線２２６の間にマトリックス方式で連結された複数の画素３００が形成され、非画素領域２３０の基板２１０には画素領域２２０の走査線２２４及びデータ線２２６から延びた走査線２２４及びデータ線２２６、各画素３００の動作のための電源供給ライン（図示せず）、そしてパッド２２８を通じて外部から提供された信号を処理して走査線２２４及びデータ線２２６に供給する走査駆動部２３４及びデータ駆動部２３６が形成される。このとき、前記それぞれの画素３００は複数の薄膜トランジスタを含む画素回路と、画素回路に連結された有機発光素子ＯＬＥＤとで構成される。
また、図１Ｂを参照すれば、前記のように画素３００が形成された基板２１０上部には画素領域２２０を封止させるための封止基板４００が配置され、封止材４１０により封止基板４００が基板２１０に貼り合わされて表示パネル２００が完成する。
このとき、基板２１０上に形成された複数の画素３００及び走査駆動部２３４、データ駆動部２３６は、それぞれ複数の薄膜トランジスタを含んで構成される。このとき、前記各薄膜トランジスタは行う役割によって互いに異なる特性を要求され得る。
一例として、前記画素にはスイッチング素子としての役割をする薄膜トランジスタと、駆動素子としての役割をする薄膜トランジスタが備えられる。ここで、スイッチング素子としての薄膜トランジスタは向上したオン-オフ特性が要求され、駆動素子としての薄膜トランジスタは高い信頼性を有する特性が要求される。
しかしながら、従来の場合、前記薄膜トランジスタは同一の工程で同じ構造で形成されるため、その特性に大きな差はない。
本発明の実施形態では有機電界発光表示装置に備えられる薄膜トランジスタを酸化物薄膜トランジスタで実現し、かつ下部ゲート構造の酸化物薄膜トランジスタと上部ゲート構造の酸化物薄膜トランジスタを同一の工程を通じて形成することによって、１つの工程で互いに異なる特性を有する薄膜トランジスタを実現できるようにすることを特徴とする。
図２は、図１に示した画素の一実施形態を示す回路図である。但し、図２に示す画素回路は１つの実施形態であって、本発明に係る有機電界発光表示装置の画素回路がこれに限定されるものではない。
図２を参照すれば、画素回路は駆動薄膜トランジスタとしての第１薄膜トランジスタＭ１、スイッチング薄膜トランジスタとしての第２薄膜トランジスタＭ２とキャパシタＣｓｔを含んで構成される。
このとき、第１薄膜トランジスタＭ１及び第２薄膜トランジスタＭ２は酸化物薄膜トランジスタで実現され、駆動素子としての第１薄膜トランジスタＭ１は上部ゲート構造で、スイッチング素子としての第２薄膜トランジスタＭ２は下部ゲート構造で実現される。但し、図２においては、前記第１、２薄膜トランジスタＭ１、Ｍ２がＮ型薄膜トランジスタと示されているが、本発明の実施形態が必ずしもこれに限定されるものではない。
前記第１及び第２薄膜トランジスタＭ１、Ｍ２は、ソース、ドレイン及びゲート電極を備える。ソースとドレインは物理的に同一であることから、第１及び第２電極と称することができ、キャパシタＣｓｔは第１端子と第２端子を備える。
第１薄膜トランジスタＭ１は、第１電極は有機発光素子ＯＬＥＤのカソード電極に連結され、第２電極は第２電源ＥＬＶＳＳに連結され、ゲートは第１ノードＮ１に連結される。
第２薄膜トランジスタＭ２は、第１電極はデータ線Ｄｍに連結され、第２電極は第１ノードＮ１に連結され、ゲートは走査線Ｓｎに連結されて走査線Ｓｎを介して伝達される走査信号により選択的にデータ線Ｄｍに流れるデータ信号を選択的に第１ノードＮ１に伝達する。
キャパシタＣｓｔは、第１端子は第２電源ＥＬＶＳＳに連結され、第２端子は第１ノードＮ１に連結されて第１薄膜トランジスタＭ１のゲートとソース間の電圧を一定時間維持する。これに対応する電流が前記有機発光素子ＯＬＥＤに流れるようになることによって発光する。
本発明は、前記第１薄膜トランジスタＭ１を酸化物半導体で形成するにおいて上部ゲート構造で実現し、ゲート電極と酸化物半導体層との間に形成されたゲート絶縁膜が酸化シリコン膜（ＳｉＯ２）で形成されることで、信頼性を改善させて駆動素子として好ましい特性を有するようにする。
また、前記第２薄膜トランジスタＭ２を酸化物半導体で形成するにおいて下部ゲート構造で実現し、ゲート電極と酸化物半導体層との間に形成されたゲート絶縁膜が窒化シリコン膜（ＳｉＮｘ）で形成されることで、オン-オフ特性を改善させて駆動素子として好ましい特性を有するようにする。
更に、前記第１及び第２薄膜トランジスタＭ１、Ｍ２が同一の工程を通じて形成されることによって、マスク工程を追加することなく、１つの工程で互いに異なる特性を有する薄膜トランジスタを実現できるようにする。
図３は、図２に示した第１薄膜トランジスタ及びこれに連結された有機発光素子ＯＬＥＤと、第２薄膜トランジスタの断面図である。
このとき、第１薄膜トランジスタＭ１は上部ゲート構造の酸化物薄膜トランジスタ、第２薄膜トランジスタＭ２は下部ゲート構造の酸化物薄膜トランジスタをその例として説明する。
図３を参照すれば、基板１０上にバッファ層１１が形成され、前記バッファ層１１上にそれぞれ第１薄膜トランジスタＭ１のソース電極３０ａ及びドレイン電極３０ｂと、第２薄膜トランジスタＭ２のゲート電極２０が形成される。
その後、前記第１薄膜トランジスタＭ１のソース電極３０ａ及びドレイン電極３０ｂと、第２薄膜トランジスタＭ２のゲート電極２０上に第１絶縁層１２が形成され、前記第１薄膜トランジスタＭ１のソース／ドレイン電極３０ａ、３０ｂと重なる領域に形成された第１絶縁層１２の一部はエッチング工程を通じて除去されてビアホール１２’が形成される。
また、前記第１薄膜トランジスタＭ１のソース／ドレイン電極３０ａ、３０ｂと重なる第１絶縁層１２及び第２薄膜トランジスタＭ２のゲート電極２０と重なる第１絶縁層１２上にそれぞれ第１、２酸化物半導体層３２、２２が形成され、前記第１薄膜トランジスタＭ１のソース／ドレイン電極３０ａ、３０ｂは前記ビアホール１２’を介して前記第１酸化物半導体層３２と電気的に接触する。
即ち、前記第２薄膜トランジスタＭ２領域に形成された第１絶縁層１２は、第２薄膜トランジスタＭ２のゲート絶縁層としての役割をする。
このとき、前記第１絶縁層１２は窒化シリコン（ＳｉＮｘ）で形成されることを特徴とし、このように、下部ゲート構造で実現される第２薄膜トランジスタＭ２のゲート絶縁層を窒化シリコンで形成することによって、前記第２薄膜トランジスタＭ２のオン-オフ特性を向上させることができる。
一般に、窒化シリコン膜は電気的に絶縁特性に優れており、Ｖｂｄが酸化シリコン膜（ＳｉＯ２）より優れている。従って、前記窒化シリコン膜を下部ゲート構造で実現される第２薄膜トランジスタＭ２のゲート絶縁層で形成する場合、オン-オフ特性が向上し得る。これにより、前記第２薄膜トランジスタＭ２はスイッチング素子で実現されることが好ましい。
また、前記第１、２酸化物半導体層３２、２２は一例として酸化亜鉛（ＺｎＯ）を主成分とし、ガリウム（Ｇａ）及びインジウム（Ｉｎ）がドーピングされたＧａＩｎＺｎＯ（ＧＩＺＯ）層で形成されることができる。
次に、前記第１、２酸化物半導体層３２、２２上に第２絶縁層１４が形成され、前記第２薄膜トランジスタＭ２のソース／ドレイン電極２４ａ、２４ｂと重なる第２酸化物半導体２２上に形成された第２絶縁層１４の一部はエッチング工程を通じて除去されてビアホール１４’が形成される。
その後、前記第１薄膜トランジスタＭ１の第１酸化物半導体層３２と重なる第２絶縁層１４上にゲート電極３４が形成され、前記ビアホール１４’を通じて前記第２酸化物半導体層２２と接触するように前記第２薄膜トランジスタＭ２の第２絶縁層上にソース電極２４ａ及びドレイン電極２４ｂが形成される。
即ち、前記第１薄膜トランジスタＭ１領域に形成された第２絶縁層１４は、第１薄膜トランジスタＭ１のゲート絶縁層としての役割をする。
このとき、前記第２絶縁層１４は、酸化シリコン（ＳｉＯ２）で形成されることを特徴とし、このように、上部ゲート構造で実現される第１薄膜トランジスタＭ１のゲート絶縁層が酸化シリコンで形成されることによって、前記第１薄膜トランジスタＭ１の信頼性特性を向上させることができる。
一般に、酸化シリコン膜は窒化シリコン膜に比べて水素含有量が少ないため、酸化シリコン膜をゲート絶縁層として用いる場合、信頼性特性が改善される。従って、前記酸化シリコン膜を上部ゲート構造で実現される第１薄膜トランジスタＭ１のゲート絶縁層で形成する場合、信頼性特性が向上し、これにより、前記第１薄膜トランジスタＭ１は駆動素子で実現されることが好ましい。
次に、前記第１薄膜トランジスタＭ１のゲート電極３４、第２薄膜トランジスタＭ２のソース／ドレイン電極２４ａ、２４ｂの上部には保護層１６が形成され、前記保護層１６上には表面平坦化のために、平坦化膜１８が形成される。
また、前記保護層１６及び平坦化膜１８と第１、２絶縁膜１２、１４には第１薄膜トランジスタＭ１のソース又はドレイン電極３０ａ又は３０ｂが露出するようにビアホール１８’が形成され、ビアホール１８’を介して前記ソース又はドレイン電極３０ａ又は３０ｂと連結される有機発光素子の第１電極３１７が平坦化膜１８上に形成される。
このとき、前記第１電極３１７の一部領域（発光領域）が露出するように平坦化膜１８上に画素定義膜３１８が形成され、露出した第１電極３１７上に有機薄膜層３１９が形成され、有機薄膜層３１９を含む画素定義膜３１８上に第２電極３２０が形成される。
図４Ａ〜図４Ｄは、図３に示した第１薄膜トランジスタ及びこれに連結された有機発光素子ＯＬＥＤと、第２薄膜トランジスタの製造工程を説明する工程断面図である。
まず、図４Ａを参照すれば、基板１０上にバッファ層１１が形成され、前記バッファ層１１上にそれぞれ第１薄膜トランジスタＭ１のソース電極３０ａ及びドレイン電極３０ｂと、第２薄膜トランジスタＭ２のゲート電極２０が形成される。
その後、図４Ｂに示すように、前記第１薄膜トランジスタＭ１のソース電極３０ａ及びドレイン電極３０ｂと、第２薄膜トランジスタＭ２のゲート電極２０上に第１絶縁層１２が形成され、前記第１薄膜トランジスタＭ１のソース／ドレイン電極３０ａ、３０ｂと重なる領域に形成された第１絶縁層１２の一部はエッチング工程を通じて除去されてビアホール１２’が形成される。
また、前記第１薄膜トランジスタＭ１のソース／ドレイン電極３０ａ、３０ｂと重なる第１絶縁層１２及び第２薄膜トランジスタＭ２のゲート電極２０と重なる第１絶縁層１２上にそれぞれ第１、２酸化物半導体層３２、２２が形成され、前記第１薄膜トランジスタＭ１のソース／ドレイン電極３０ａ、３０ｂは前記ビアホール１２’を介して前記第１酸化物半導体層３２と電気的に接触する。
即ち、前記第２薄膜トランジスタＭ２領域に形成された第１絶縁層１２は、第２薄膜トランジスタＭ２のゲート絶縁層としての役割をする。
このとき、前記第１絶縁層１２は窒化シリコン（ＳｉＮｘ）で形成されることを特徴とする。このように、下部ゲート構造で実現される第２薄膜トランジスタＭ２のゲート絶縁層が窒化シリコンで形成されることによって、前記第２薄膜トランジスタＭ２のオン-オフ特性を向上させることができる。
一般に、窒化シリコン膜は電気的に絶縁特性に優れており、Ｖｂｄが酸化シリコン膜（ＳｉＯ２）より優れている。従って、前記窒化シリコン膜を下部ゲート構造で実現される第２薄膜トランジスタＭ２のゲート絶縁層で形成する場合、オン-オフ特性が向上し得る。これにより、前記第２薄膜トランジスタＭ２はスイッチング素子で実現されることが好ましい。
また、前記第１、２酸化物半導体層３２、２２は、一例として酸化亜鉛（ＺｎＯ）を主成分とし、ガリウム（Ｇａ）及びインジウム（Ｉｎ）がドーピングされたＧａＩｎＺｎＯ（ＧＩＺＯ）層で形成され得る。
次に、図４Ｃを参照すれば、前記第１、２酸化物半導体層３２、２２上に第２絶縁層１４が形成され、前記第２薄膜トランジスタＭ２のソース／ドレイン電極２４ａ、２４ｂと重なる第２酸化物半導体２２上に形成された第２絶縁層１４の一部は、エッチング工程を通じて除去されてビアホール１４’が形成される。
その後、前記第１薄膜トランジスタＭ１の第１酸化物半導体層３２と重なる第２絶縁層１４上にゲート電極３４が形成され、前記ビアホール１４’を介して前記第２酸化物半導体層２２と接触するように前記第２薄膜トランジスタＭ２の第２絶縁層１４上にソース電極２４ａ及びドレイン電極２４ｂが形成される。
即ち、前記第１薄膜トランジスタＭ１領域に形成された第２絶縁層１４は、第１薄膜トランジスタＭ１のゲート絶縁層としての役割をする。
このとき、前記第２絶縁層１４は、酸化シリコン（ＳｉＯ２）で形成されることを特徴とする。このように、上部ゲート構造で実現される第１薄膜トランジスタＭ１のゲート絶縁層が酸化シリコンで形成されることによって、前記第１薄膜トランジスタＭ１の信頼性特性を向上させることができる。
一般に、酸化シリコン膜は窒化シリコン膜に比べて水素含有量が少ないため、酸化シリコン膜をゲート絶縁層として用いる場合、信頼性特性が改善される。従って、前記酸化シリコン膜を上部ゲート構造で実現される第１薄膜トランジスタＭ１のゲート絶縁層で形成する場合、信頼性特性が向上し、これにより、前記第１薄膜トランジスタＭ１は駆動素子で実現されることが好ましい。
次に、図４Ｄを参照すれば、前記第１薄膜トランジスタＭ１のゲート電極３４、第２薄膜トランジスタＭ２のソース／ドレイン電極２４ａ、２４ｂの上部には保護層１６が形成され、前記保護層１６上には表面平坦化のために平坦化膜１８が形成される。
また、前記保護層１６及び平坦化膜１８と第１、２絶縁膜１２、１４には第１薄膜トランジスタＭ１のソース又はドレイン電極３０ａ又は３０ｂが露出するようにビアホール１８’が形成され、ビアホール１８’を介して前記ソース又はドレイン電極３０ａ又は３０ｂと連結される有機発光素子の第１電極３１７が形成される。
このとき、前記第１電極３１７の一部領域（発光領域）が露出するように平坦化膜１８上に画素定義膜３１８が形成され、露出した第１電極３１７上に有機薄膜層３１９が形成され、有機薄膜層３１９を含む画素定義膜３１８上に第２電極３２０が形成される。
即ち、本発明の実施形態による場合、前記第１薄膜トランジスタＭ１を酸化物半導体で形成するにおいて上部ゲート構造で実現し、ゲート電極３４と酸化物半導体層３２との間に形成されたゲート絶縁膜１４が酸化シリコン膜（ＳｉＯ２）で形成されることによって、信頼性を改善させて駆動素子として好ましい特性を有するようにする。そして、前記第２薄膜トランジスタＭ２を酸化物半導体で形成するにおいて下部ゲート構造で実現し、ゲート電極２０と酸化物半導体層２２との間に形成されたゲート絶縁膜１２が窒化シリコン膜（ＳｉＮｘ）で形成されることによって、オン-オフ特性を改善させて駆動素子として好ましい特性を有するようにする。
また、前記第１及び第２薄膜トランジスタＭ１、Ｍ２が同一の工程を通じて形成されることによって、マスク工程を追加することなく、１つの工程で互いに異なる特性を有する薄膜トランジスタを実現できるようにすることを特徴とする。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
２００ 表示パネル
２１０ 基板
２２０ 画素領域
２２４ 走査線
２２６ データ線
２２８ パッド
２３０ 非画素領域
２３４ 走査駆動部
２３６ データ駆動部
３００ 画素
４００ 封止基板

Claims (15)

  1. 基板上に形成された第１薄膜トランジスタのソース／ドレイン電極及び第２薄膜トランジスタのゲート電極と、
    前記第１薄膜トランジスタのソース／ドレイン電極及び第２薄膜トランジスタのゲート電極上に形成された第１絶縁層と、
    前記第１薄膜トランジスタのソース／ドレイン電極と重なる領域に形成された第１絶縁層の一部が除去されて形成された第１ビアホールと、
    前記第１薄膜トランジスタのソース／ドレイン電極と重なる第１絶縁層及び第２薄膜トランジスタのゲート電極と重なる第１絶縁層上にそれぞれ形成された第１、２酸化物半導体層と、
    前記第１、２酸化物半導体層上に形成された第２絶縁層と、
    前記第２酸化物半導体上に形成された前記第２絶縁層の一部が除去されて形成された第２ビアホールと、
    前記第１薄膜トランジスタの第１酸化物半導体層と重なる第２絶縁層上に形成されたゲート電極と、
    前記第２ビアホールを介して前記第２酸化物半導体層と接触するように前記第２絶縁層上に形成されたソース／ドレイン電極と、
    が含まれることを特徴とする有機電界発光表示装置。
  2. 前記第１酸化物半導体層は前記第１ビアホールを介して前記第１薄膜トランジスタのソース／ドレイン電極と接触することを特徴とする請求項１に記載の有機電界発光表示装置。
  3. 前記第１薄膜トランジスタは上部ゲート構造で実現され、第２薄膜トランジスタは下部ゲート構造で実現されることを特徴とする請求項１または２のいずれかに記載の有機電界発光表示装置。
  4. 前記第１絶縁層は第１薄膜トランジスタのゲート絶縁層であって、窒化シリコンで形成されることを特徴とする請求項１〜３のいずれかに記載の有機電界発光表示装置。
  5. 前記第２絶縁層は第２薄膜トランジスタのゲート絶縁層であって、酸化シリコンで形成されることを特徴とする請求項１〜４のいずれかに記載の有機電界発光表示装置。
  6. 前記第１薄膜トランジスタのゲート電極、第２薄膜トランジスタのソース／ドレイン電極の上部に順次形成された保護層及び平坦化膜と、
    前記第１薄膜トランジスタのソース又はドレイン電極が露出するように保護層及び平坦化膜と、前記第１、２絶縁膜の一部領域に形成された第３ビアホールと、
    前記第３ビアホールを介して前記ソース又はドレイン電極と連結される有機発光素子の第１電極と、
    前記第１電極の一部領域が露出するように前記平坦化層上に形成された画素定義膜と、
    前記露出した第１電極上に順次形成された有機薄膜層及び有機発光素子の第２電極と、
    が更に含まれることを特徴とする請求項１〜５のいずれかに記載の有機電界発光表示装置。
  7. 前記第１薄膜トランジスタは駆動素子であり、第２薄膜トランジスタはスイッチング素子であることを特徴とする請求項６に記載の有機電界発光表示装置。
  8. データ線、走査線の交差部毎に位置し、複数の薄膜トランジスタ及び有機発光素子をそれぞれ含む画素と、
    前記走査線に走査信号を供給する走査駆動部と、
    前記データ線にデータ信号を供給するデータ駆動部と、
    が含まれ、
    前記それぞれの画素は、
    活性層が酸化物半導体で形成され、上部ゲート構造で実現され、前記有機発光素子と連結される第１薄膜トランジスタと、
    活性層が酸化物半導体で形成され、下部ゲート構造で実現され、前記走査線から走査信号の印加を受ける第２薄膜トランジスタと
    を含んで構成されることを特徴とする有機電界発光表示装置。
  9. 前記第１薄膜トランジスタのゲート絶縁層は酸化シリコン膜で実現されることを特徴とする請求項８に記載の有機電界発光表示装置。
  10. 前記第２薄膜トランジスタのゲート絶縁層は窒化シリコン膜で実現されることを特徴とする請求項８または９のいずれかに記載の有機電界発光表示装置。
  11. 基板上に第１薄膜トランジスタのソース／ドレイン電極及び第２薄膜トランジスタのゲート電極が形成される段階と、
    前記第１薄膜トランジスタのソース／ドレイン電極及び第２薄膜トランジスタのゲート電極上に第１絶縁層が形成される段階と、
    前記第１薄膜トランジスタのソース／ドレイン電極と重なる領域に形成された第１絶縁層の一部が除去されて第１ビアホールが形成される段階と、
    前記第１薄膜トランジスタのソース／ドレイン電極と重なる第１絶縁層及び第２薄膜トランジスタのゲート電極と重なる第１絶縁層上にそれぞれ第１、２酸化物半導体層が形成される段階と、
    前記第１、２酸化物半導体層上に第２絶縁層が形成される段階と、
    前記第２酸化物半導体上に形成された前記第２絶縁層の一部が除去されて第２ビアホールが形成される段階と、
    前記第１薄膜トランジスタの第１酸化物半導体層と重なる第２絶縁層上にゲート電極が形成される段階と、
    前記第２ビアホールを介して前記第２酸化物半導体層と接触するように前記第２絶縁層上にソース／ドレイン電極が形成される段階と、
    が含まれることを特徴とする有機電界発光表示装置の製造方法。
  12. 前記第１酸化物半導体層は前記第１ビアホールを介して前記第１薄膜トランジスタのソース／ドレイン電極と接触することを特徴とする請求項１１に記載の有機電界発光表示装置の製造方法。
  13. 前記第１絶縁層は第１薄膜トランジスタのゲート絶縁層であって、窒化シリコンで形成されることを特徴とする請求項１１または１２のいずれかに記載の有機電界発光表示装置の製造方法。
  14. 前記第２絶縁層は第２薄膜トランジスタのゲート絶縁層であって、酸化シリコンで形成されることを特徴とする請求項１１〜１３のいずれかに記載の有機電界発光表示装置の製造方法。
  15. 前記第１薄膜トランジスタのゲート電極、第２薄膜トランジスタのソース／ドレイン電極の上部に順次保護層及び平坦化膜が形成される段階と、
    前記第１薄膜トランジスタのソース又はドレイン電極が露出するように保護層及び平坦化膜と、前記第１、２絶縁膜の一部領域に第３ビアホールが形成される段階と、
    前記第３ビアホールを介して前記ソース又はドレイン電極と連結される有機発光素子の第１電極が形成される段階と、
    前記第１電極の一部領域が露出するように前記平坦化層上に画素定義膜が形成される段階と、
    前記露出した第１電極上に有機薄膜層及び有機発光素子の第２電極が順次形成される段階と、
    が更に含まれることを特徴とする請求項１１に記載の有機電界発光表示装置の製造方法。
JP2009250718A 2009-07-15 2009-10-30 有機電界発光表示装置及びその製造方法 Active JP5266188B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0064373 2009-07-15
KR1020090064373A KR101073301B1 (ko) 2009-07-15 2009-07-15 유기 전계발광 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2011023695A true JP2011023695A (ja) 2011-02-03
JP5266188B2 JP5266188B2 (ja) 2013-08-21

Family

ID=42174630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009250718A Active JP5266188B2 (ja) 2009-07-15 2009-10-30 有機電界発光表示装置及びその製造方法

Country Status (6)

Country Link
US (1) US8212247B2 (ja)
EP (1) EP2278618B1 (ja)
JP (1) JP5266188B2 (ja)
KR (1) KR101073301B1 (ja)
CN (1) CN101958339B (ja)
TW (1) TWI425634B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140995A (ja) * 2009-07-31 2013-07-18 Semiconductor Energy Lab Co Ltd 半導体装置、モジュール、及び電子機器
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
JP2015079952A (ja) * 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置
KR20150100462A (ko) * 2014-02-25 2015-09-02 엘지디스플레이 주식회사 유기 전계 발광 표시 장치
JP2015181165A (ja) * 2009-07-24 2015-10-15 株式会社半導体エネルギー研究所 半導体装置
WO2016013264A1 (ja) * 2014-07-23 2016-01-28 ソニー株式会社 表示装置、表示装置の製造方法、及び、電子機器
US9627462B2 (en) 2014-02-25 2017-04-18 Lg Display Co., Ltd. Organic light emitting display device
JP6806956B1 (ja) * 2020-02-18 2021-01-06 三菱電機株式会社 薄膜トランジスタ基板および表示装置

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201023341A (en) * 2008-12-12 2010-06-16 Ind Tech Res Inst Integrated circuit structure
KR101056429B1 (ko) 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 표시 장치 및 이의 제조 방법
KR101182445B1 (ko) * 2010-04-01 2012-09-12 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
KR101803730B1 (ko) 2010-04-09 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011135908A1 (ja) * 2010-04-30 2011-11-03 シャープ株式会社 回路基板および表示装置
WO2012133103A1 (ja) 2011-03-30 2012-10-04 シャープ株式会社 アクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の製造方法
TWI654762B (zh) * 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9289209B2 (en) 2011-06-09 2016-03-22 Covidien Lp Surgical fastener applying apparatus
KR101887564B1 (ko) * 2011-08-12 2018-08-10 엘지디스플레이 주식회사 트랜지스터 제조방법
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
CN102315214A (zh) * 2011-09-19 2012-01-11 深圳莱宝高科技股份有限公司 阵列基板及其制作方法、使用该阵列基板的显示面板
JP5912394B2 (ja) * 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
CN102629621B (zh) * 2012-01-09 2015-08-12 京东方科技集团股份有限公司 一种电路、阵列基板及制作方法、显示器
KR101898247B1 (ko) * 2012-05-08 2018-09-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
KR101957972B1 (ko) * 2012-06-05 2019-07-04 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN102760750B (zh) * 2012-07-27 2014-12-17 南京中电熊猫液晶显示科技有限公司 一种oled显示单元及其制造方法
CN103682175B (zh) * 2012-09-24 2016-09-07 国际商业机器公司 形成包括具有半导体驱动电路的oled显示器的结构的方法和半导体结构
KR101973164B1 (ko) * 2012-10-08 2019-08-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
CN103077957B (zh) * 2013-02-22 2015-09-02 深圳市华星光电技术有限公司 主动矩阵式有机发光二极管显示装置及其制作方法
US20140312341A1 (en) * 2013-04-22 2014-10-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Transistor, the Preparation Method Therefore, and Display Panel
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN103647028B (zh) * 2013-12-19 2016-11-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102132181B1 (ko) * 2013-12-31 2020-07-10 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 제조 방법
CN103794633B (zh) * 2014-01-27 2016-06-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US9484396B2 (en) 2014-01-27 2016-11-01 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, display device and electronic product
TWI535034B (zh) 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
US9406705B2 (en) * 2014-02-25 2016-08-02 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
US9490276B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
CN104064568B (zh) * 2014-06-30 2017-05-17 上海天马微电子有限公司 一种薄膜晶体管阵列基板、其制造方法及显示装置
KR102175811B1 (ko) 2014-09-17 2020-11-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102317835B1 (ko) * 2014-11-04 2021-10-26 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
KR102566477B1 (ko) * 2014-12-31 2023-08-10 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
CN104779257B (zh) * 2015-04-14 2017-11-03 深圳市华星光电技术有限公司 Tft布局结构
KR102326170B1 (ko) 2015-04-20 2021-11-17 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
KR102568516B1 (ko) * 2016-05-10 2023-08-18 엘지디스플레이 주식회사 표시장치용 어레이기판 및 그 제조방법
KR102620013B1 (ko) * 2016-07-01 2024-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR102389264B1 (ko) 2016-09-02 2022-04-22 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN106449706B (zh) * 2016-10-17 2019-05-03 昆山国显光电有限公司 显示面板及其制造方法
CN109326624B (zh) 2017-08-01 2021-12-24 京东方科技集团股份有限公司 像素电路、其制造方法及显示装置
KR102126553B1 (ko) * 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
CN108806593A (zh) * 2018-05-31 2018-11-13 厦门天马微电子有限公司 一种有机发光显示面板及显示装置
CN109003579B (zh) * 2018-07-12 2020-05-05 武汉华星光电半导体显示技术有限公司 像素结构
CN109256397B (zh) * 2018-09-20 2021-09-21 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示装置
KR102657529B1 (ko) * 2018-11-02 2024-04-12 엘지디스플레이 주식회사 유기 발광 표시 장치
JP7250558B2 (ja) * 2019-02-19 2023-04-03 株式会社ジャパンディスプレイ 表示装置及び半導体装置
KR102096057B1 (ko) * 2019-04-18 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
CN110085603A (zh) * 2019-04-30 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示面板及制作方法
KR102129036B1 (ko) * 2020-03-24 2020-07-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation
CN113658958B (zh) * 2021-01-28 2023-05-05 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
US11963365B2 (en) 2022-02-18 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Back-end active device, semiconductor device and semiconductor chip

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003223120A (ja) * 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 半導体表示装置
JP2007219517A (ja) * 2006-02-14 2007-08-30 Samsung Electronics Co Ltd 有機発光表示装置及びその製造方法
JP2008098447A (ja) * 2006-10-12 2008-04-24 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2008300612A (ja) * 2007-05-31 2008-12-11 Panasonic Corp 表示装置及びその製造方法
JP2009010362A (ja) * 2007-05-31 2009-01-15 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法
JP2009021612A (ja) * 2005-09-29 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009033145A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010091516A (ko) 2000-03-16 2001-10-23 박종섭 엠지아이 박막 트랜지스터 에스램셀 제조방법
JP2003229433A (ja) 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6872658B2 (en) * 2001-11-30 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device by exposing resist mask
US20070040165A1 (en) * 2005-08-16 2007-02-22 Klaus Dimmler Method of fabricating organic FETs
KR101209041B1 (ko) * 2005-11-25 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101277606B1 (ko) * 2006-03-22 2013-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101281167B1 (ko) * 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
TW200921226A (en) * 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003223120A (ja) * 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 半導体表示装置
JP2009021612A (ja) * 2005-09-29 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007219517A (ja) * 2006-02-14 2007-08-30 Samsung Electronics Co Ltd 有機発光表示装置及びその製造方法
JP2008098447A (ja) * 2006-10-12 2008-04-24 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2008300612A (ja) * 2007-05-31 2008-12-11 Panasonic Corp 表示装置及びその製造方法
JP2009010362A (ja) * 2007-05-31 2009-01-15 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
JP2009033145A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015181165A (ja) * 2009-07-24 2015-10-15 株式会社半導体エネルギー研究所 半導体装置
US11663989B2 (en) 2009-07-24 2023-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9875713B2 (en) 2009-07-24 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9779679B2 (en) 2009-07-24 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11373615B2 (en) 2009-07-24 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10810961B2 (en) 2009-07-24 2020-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11106101B2 (en) 2009-07-31 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US11947228B2 (en) 2009-07-31 2024-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013140995A (ja) * 2009-07-31 2013-07-18 Semiconductor Energy Lab Co Ltd 半導体装置、モジュール、及び電子機器
US9515192B2 (en) 2009-07-31 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9142570B2 (en) 2009-07-31 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10680111B2 (en) 2009-07-31 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device
US8772093B2 (en) 2009-07-31 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8809856B2 (en) 2009-07-31 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10079306B2 (en) 2009-07-31 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015079952A (ja) * 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置
US11869977B2 (en) 2013-09-13 2024-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11508852B2 (en) 2013-09-13 2022-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10797179B2 (en) 2013-09-13 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having gate electrode overlapping semiconductor film
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
KR20150100462A (ko) * 2014-02-25 2015-09-02 엘지디스플레이 주식회사 유기 전계 발광 표시 장치
US9627462B2 (en) 2014-02-25 2017-04-18 Lg Display Co., Ltd. Organic light emitting display device
KR101687069B1 (ko) * 2014-02-25 2016-12-15 엘지디스플레이 주식회사 유기 전계 발광 표시 장치
WO2016013264A1 (ja) * 2014-07-23 2016-01-28 ソニー株式会社 表示装置、表示装置の製造方法、及び、電子機器
US11271060B2 (en) 2014-07-23 2022-03-08 Sony Group Corporation Display device, method of manufacturing display device, and electronic apparatus
US10840319B2 (en) 2014-07-23 2020-11-17 Sony Corporation Display device, method of manufacturing display device, and electronic apparatus
US10573700B2 (en) 2014-07-23 2020-02-25 Sony Corporation Display device, method of manufacturing display device, and electronic apparatus
US11678519B2 (en) 2014-07-23 2023-06-13 Sony Group Corporation Display device, method of manufacturing display device, and electronic apparatus
US10535723B2 (en) 2014-07-23 2020-01-14 Sony Corporation Display device, method of manufacturing display device, and electronic apparatus
US10297653B2 (en) 2014-07-23 2019-05-21 Sony Corporation Display device, method of manufacturing display device, and electronic apparatus
US11985857B2 (en) 2014-07-23 2024-05-14 Sony Group Corporation Display device, method of manufacturing display device, and electronic apparatus
WO2021166067A1 (ja) * 2020-02-18 2021-08-26 三菱電機株式会社 薄膜トランジスタ基板および表示装置
JP6806956B1 (ja) * 2020-02-18 2021-01-06 三菱電機株式会社 薄膜トランジスタ基板および表示装置

Also Published As

Publication number Publication date
KR101073301B1 (ko) 2011-10-12
EP2278618B1 (en) 2014-09-03
TWI425634B (zh) 2014-02-01
KR20110006812A (ko) 2011-01-21
US20110012104A1 (en) 2011-01-20
CN101958339B (zh) 2012-11-07
EP2278618A1 (en) 2011-01-26
JP5266188B2 (ja) 2013-08-21
TW201103142A (en) 2011-01-16
CN101958339A (zh) 2011-01-26
US8212247B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
JP5266188B2 (ja) 有機電界発光表示装置及びその製造方法
KR101048965B1 (ko) 유기 전계발광 표시장치
US10672849B2 (en) Organic light emitting display device comprising multi-type thin film transistor
JP4989415B2 (ja) 有機電界発光表示装置
KR102583770B1 (ko) 메모리 트랜지스터 및 이를 갖는 표시장치
JP5274327B2 (ja) 有機電界発光表示装置及びその製造方法
JP5368381B2 (ja) 有機発光表示装置及びその製造方法
US6762564B2 (en) Display apparatus
KR102565380B1 (ko) 박막 트랜지스터 기판
JP2011082487A (ja) 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置
CN109326624B (zh) 像素电路、其制造方法及显示装置
JP5285024B2 (ja) 薄膜トランジスタ及びこれを備えた有機電界発光表示装置
WO2017024658A1 (zh) 有机发光显示器及其制造方法
KR20090105561A (ko) 반도체 장치 및 그를 구비하는 평판 표시 장치
KR20110019883A (ko) 유기전계 발광 표시장치
US20200243635A1 (en) Organic light emitting diode display device and method of manufacturing organic light emitting diode display device
KR20020071660A (ko) 유기 전계 발광 표시장치의 제조방법
JP2006330719A (ja) 有機発光ディスプレイ及びその製造方法
TW202002305A (zh) 半導體基板、陣列基板、逆變器電路及開關電路
JP2023166874A (ja) 薄膜トランジスタ装置及びその製造方法
JP2022146789A (ja) 薄膜トランジスタ基板
KR100963406B1 (ko) 액티브 매트릭스형 유기전계발광 소자 및 그 제조방법
KR20060113219A (ko) 유기전계발광장치
KR20100004662A (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
KR20070060688A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5266188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250