CN103794633B - 一种阵列基板及其制作方法、显示装置 - Google Patents
一种阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN103794633B CN103794633B CN201410039802.3A CN201410039802A CN103794633B CN 103794633 B CN103794633 B CN 103794633B CN 201410039802 A CN201410039802 A CN 201410039802A CN 103794633 B CN103794633 B CN 103794633B
- Authority
- CN
- China
- Prior art keywords
- grid
- drain electrode
- film transistor
- source electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 4
- 239000010409 thin film Substances 0.000 claims abstract description 75
- 239000010408 film Substances 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims description 80
- 238000005530 etching Methods 0.000 claims description 51
- 230000008569 process Effects 0.000 claims description 31
- 238000000059 patterning Methods 0.000 claims description 25
- 239000011159 matrix material Substances 0.000 claims description 22
- 239000011347 resin Substances 0.000 claims description 17
- 229920005989 resin Polymers 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 abstract description 25
- 239000002184 metal Substances 0.000 abstract description 25
- 238000005516 engineering process Methods 0.000 abstract description 13
- 238000012545 processing Methods 0.000 abstract description 9
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 22
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 18
- 239000000463 material Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000004020 luminiscence type Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板及其制造方法、显示装置，以解决现有有机发光显示器开口率低的问题。本发明中阵列基板包括具有第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极，其中：所述第一栅极、所述第二源极和所述第二漏极同层设置；所述第二栅极、所述第一源极和所述第一漏极同层设置，且所述第二栅极与所述第一漏极为一体结构。通过本发明无需单独设置金属连接线，以连接第二薄膜晶体管的栅极与第一薄膜晶体管的源极或漏极，因而能够简化制作工艺。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
有机发光显示器（OrganicLightEmittingDiode，OLED），相较于阴极射线管（CRT）或液晶显示器（LCD）相比，具有更轻薄、更宽的视角、更快的响应速度和更低的功耗等优点，故有机发光显示器作为下一代显示器，备受关注。
有机发光显示器阵列基板中一般包括两个薄膜晶体管，其中一个作为开关晶体管，另一个作为驱动晶体管。图1A所示为现有技术中阵列基板局部结构的平面图，图1B所示为图1A中虚线A-A方向上的剖面图。如图1A和图1B所示，现有技术中阵列基板包括两个薄膜晶体管分别为第一薄膜晶体管TFT1和第二薄膜晶体管TFT2，具体的层级结构包括透明基板1、第一栅极101a、第二栅极101b、栅极绝缘层102、第一有源层103a、第二有源层103b、刻蚀保护层104、第一源极105a、第一漏极106a、第二源极105b、第二漏极106b、树脂层107、金属连接线108、像素电极109、黑矩阵110、有机发光层111、对电极112、栅线113、数据线114、电源线115。其中，栅线113与第一薄膜晶体管TFT1的栅极即第一栅极101a连接，数据线114与TFT1的源极即第一源极105a相连，第一薄膜晶体管TFT1的第一漏极106a通过过孔与第二薄膜晶体管TFT2的栅极即第二栅极101b连接。电源线115与数据线114平行，并与第二薄膜晶体管TFT2的源极即第二源极105b连接，第二薄膜晶体管TFT2的漏极即第二漏极106b与像素电极109连接。
由图1A和图1B所示可知，第一薄膜晶体管TFT1和第二薄膜晶体管TFT2均采用底栅结构，第一漏极106a通过与像素电极109同层设置的连接金属线108与第二栅极101b过孔连接。连接金属线108与像素电极109采用同种材料，并具有导电性，为避免短路，像素电极109覆盖区域须避开连接金属线108，如图1A和图1B所示，相应的像素电极109上设置的有机发光层111也须避开连接金属线108覆盖的区域，连接金属线108覆盖的区域由划分子像素区域的黑矩阵110覆盖。
上述存在两个薄膜晶体管连接的结构中，第一薄膜晶体管的漏极与第二薄膜晶体管的栅极进行连接时，需要单独设置连接金属线进行连接，为避免连接金属线与其它导电金属之间形成短路，则需要在连接金属线上覆盖例如黑矩阵等绝缘材料，工艺较复杂。
发明内容
本发明的目的是提供一种阵列基板及其制作方法、显示装置，以解决现有存在两个薄膜晶体管的结构中，实现两个薄膜晶体管的连接需要单独设置连接金属线的问题。
本发明的目的是通过以下技术方案实现的：
一方面，提供一种阵列基板，该阵列基板包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极，其中：
所述第一栅极、所述第二源极和所述第二漏极同层设置；
所述第二栅极、所述第一源极和所述第一漏极同层设置，且所述第二栅极与所述第一漏极为一体结构。
本发明中阵列基板包括第一薄膜晶体管和第二薄膜晶体管，第二薄膜晶体管的栅极，与第一薄膜晶体管的源极和漏极同层设置，并且第二薄膜晶体管的栅极与第一薄膜晶体管的漏极为一体结构，故无需单独设置金属连接线，连接第二薄膜晶体管的栅极与第一薄膜晶体管的源极或漏极，使得制作工艺简单，并且应用在有机发光显示器件中，能够增大有效的发光显示区域，提高有机发光显示器的开口率。
较佳的，该阵列基板还包括与所述第一栅极电连接的栅线，以及与所述第二源极电连接的电源线，其中，
所述栅线、所述电源线与所述第一栅极、所述第二源极和所述第二漏极同层设置，且所述栅线与所述电源线平行。
本发明实施例中电源线与栅线平行设置能够避免短路，并且电源线与第二源极同层设置，改变原有电源线与数据线同层设置的结构，能够使得电源线与第二源极电连接时，避免过多的过孔设计。
较佳的，该阵列基板还包括位于所述第一栅极、所述第二源极和所述第二漏极之上的第一绝缘层，以及依次形成在所述第一绝缘层上、并采用同一构图工艺制作的有源层和刻蚀阻挡层，简化了制作工艺，其中，
所述有源层包括第一有源层和第二有源层，所述刻蚀阻挡层包括第一刻蚀阻挡层和第二刻蚀阻挡层；
所述第一有源层位于所述第一栅极的上方，所述第二有源层位于所述第二源极和所述第二漏极的上方；
所述第一刻蚀阻挡层，覆盖第一有源层被所述第一源极和所述第一漏极暴露的区域，所述第二刻蚀阻挡层覆盖所述第二有源层。
进一步的，该阵列基板还包括第一过孔和第一连接线，第二过孔和第二连接线，实现第二薄膜晶体管漏极与有源层的连接，其中，
所述第一连接线和所述第二连接线与所述第二栅极同层设置；
所述第二源极通过所述第一连接线和所述第一过孔，与所述第二有源层电连接；
所述第二漏极通过所述第二连接线和所述第二过孔，与所述第二有源层电连接。
较佳的，所述第一过孔和所述第二过孔贯穿所述第二刻蚀阻挡层、所述第二有源层和所述第一绝缘层，并具有暴露所述第二刻蚀阻挡层的侧断面、所述第二有源层的部分上表面以及所述第一绝缘层侧断面的形状，使第二薄膜晶体管的漏极与有源层充分接触。
较佳的，还包括位于所述第一薄膜晶体管和所述第二薄膜晶体管之上的树脂层和像素电极，其中，
所述树脂层开设有第三过孔，所述第三过孔位于所述第二漏极的上方；
所述像素电极通过所述第三过孔与所述第二漏极电连接。
较佳的，形成有像素电极的第三过孔内设置有黑矩阵，且位于第三过孔内的黑矩阵的上表面与位于第三过孔外的像素电极的上表面位于同一水平面，进而能够使形成在像素电极之上的有机发光层的厚度均匀，使得有机发光显示器中的发光亮度均匀。
另一方面，提供一种显示装置，包括上述任一种阵列基板。
本发明中显示装置的阵列基板包括第一薄膜晶体管和第二薄膜晶体管，第二薄膜晶体管的栅极，与第一薄膜晶体管的源极和漏极同层设置，并且第二薄膜晶体管的栅极与第一薄膜晶体管的漏极为一体结构，故无需单独设置金属连接线，连接第二薄膜晶体管的栅极与第一薄膜晶体管的源极或漏极，使得制作工艺简单，并且应用在有机发光显示器件中，能够增大有效的发光显示区域，提高有机发光显示器的开口率。
再一方面，提供一种阵列基板的制作方法，所述阵列基板包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极，其中，所述第一薄膜晶体管和所述第二薄膜晶体管的制作过程包括：
形成包括第一栅极、第二源极和第二漏极的图形，所述第一栅极、所述第二源极和所述第二漏极同层设置；
形成包括第二栅极、第一源极和第一漏极的图形，所述第二栅极、所述第一源极和所述第一漏极同层设置，且所述第二栅极与所述第一漏极为一体结构。
本发明实施例中提供的阵列基板制作方法，形成包括第一薄膜晶体管和第二薄膜晶体管的阵列基板结构，且第二薄膜晶体管的栅极，与第一薄膜晶体管的源极和漏极同层设置，并且第二薄膜晶体管的栅极与第一薄膜晶体管的漏极为一体结构，不需要形成金属连接线，以连接第二薄膜晶体管的栅极与第一薄膜晶体管的源极或漏极，使得制作工艺简单。
较佳的，该方法还包括：
形成与所述第一栅极、所述第二源极和所述第二漏极同层设置的栅线和电源线；其中，
所述栅线与所述第一栅极电连接，所述电源线与所述第二源极电连接，且所述栅线与所述电源线平行。
进一步的，形成包括第一栅极、第二源极和第二漏极的图形之后，该方法还包括：
形成第一绝缘层；
通过同一构图工艺在所述第一绝缘层上形成包括位于所述第一栅极上方的第一有源层的图形、位于所述第二源极和所述第二漏极上方的第二有源层的图形、覆盖所述第一有源层被所述第一源极和所述第一漏极暴露区域的第一刻蚀阻挡层的图形以及覆盖所述第二有源层的第二刻蚀阻挡层的图形，通过同一构图工艺形成第一薄膜晶体管和第二薄膜晶体管的有源层和刻蚀阻挡层，能够减少一次构图工艺，简化制作工艺。
进一步的，该方法还包括：
形成暴露所述第二刻蚀阻挡层的侧断面、所述第二有源层的部分上表面以及所述第一绝缘层侧断面的第一过孔和第二过孔；
形成与所述第二栅极同层设置的第一连接线和第二连接线，并通过所述第一连接线和所述第一过孔，将所述第二源极与所述第二有源层电连接，通过所述第二连接线和所述第二过孔，将所述第二漏极与所述第二有源层电连接。
本发明中通过上述形成过孔的方式，能够实现第二薄膜晶体管有源层和源漏极充分接触。
较佳的，该方法还包括：
形成树脂层；
形成第三过孔，所述第三过孔用于连接像素电极和第二漏极；
形成图形化的像素电极；
在形成有像素电极的所述第三过孔内填充黑矩阵，使所述黑矩阵的上表面与像素电极的上表面位于同一水平面。
本发明中通过在形成有像素电极的所述第三过孔内填充黑矩阵，并使所述黑矩阵的上表面与像素电极的上表面位于同一水平面，进而能够使形成在像素电极之上的有机发光层的厚度均匀，使得有机发光显示器中的发光亮度均匀。
附图说明
图1A为现有技术中阵列基板局部结构的平面图；
图1B为现有技术中阵列基板局部结构的剖面图；
图2A为本发明实施例中阵列基板局部结构的平面图；
图2B为本发明实施例中阵列基板局部结构的剖面图；
图3为本发明实施例中阵列基板制作流程图；
图4A-图4I为本发明实施例中阵列基板制作过程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，并不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，该阵列基板包括第一薄膜晶体管TFT1和第二薄膜晶体管TFT2。本发明实施例中第一薄膜晶体管TFT1的源/漏极与第二薄膜晶体管TFT2的栅极同层设置，并且第一薄膜晶体管TFT1的漏极与第二薄膜晶体管TFT2的栅极为一体结构，故能够实现第一薄膜晶体管的漏极与第二薄膜晶体管的栅极的连接，无需单独增加金属连接线，能够简化制作工艺。
本发明实施例以下以有机发光显示器中的阵列基板为例进行说明，当然并不引以为限，本发明实施例中的思想可以涉及任何包括两个薄膜晶体管，并需要两个薄膜晶体管连接的结构。
本发明实施例中以下以第一薄膜晶体管TFT1作为有机发光显示器中像素电路的开关晶体管，第二薄膜晶体管TFT2作为驱动晶体管为例进行说明。
为了描述方便，本发明实施例以下将第一薄膜晶体管TFT1的栅极以第一栅极201a表示，第一薄膜晶体管TFT1的源极以第一源极205a表示，第一薄膜晶体管TFT1的漏极以第一漏极206a表示。第二薄膜晶体管TFT2的栅极以第二栅极201b表示，第二薄膜晶体管TFT2的源极以第二源极205b表示，第二薄膜晶体管的漏极以第二漏极206b表示。
具体的，本发明实施例中第一栅极201a、第二源极205b和第二漏极206b同层设置。第二栅极201b、第一源极205a和第一漏极206a同层设置，且第二栅极201b与第一漏极206a为一体结构的一个整体，进而实现第一薄膜晶体管TFT1的漏极与第二薄膜晶体管的栅极连接，无需单独增加金属连接线，能够增大有效发光显示区域的面积，增大开口率。
本发明实施例以下结合图2A和图2B对本发明实施例涉及的阵列基板的结构，进行详细说明。图2A所示为本发明实施例提供的阵列基板的平面图，图2B所示为本发明实施例提供的图2A中B-B方向上的剖面图。
本发明实施例中形成在衬底基板1上的栅线216和数据线214定义了若干个以矩阵形式排布的子像素区域，每个子像素区域即为一个有机发光单元。该阵列基板的有机发光单元包括一个具有底栅结构的第一薄膜晶体管TFT1和一个具有顶栅结构的第二薄膜晶体管TFT2，其中一个作为开关晶体管输入数据信号，另一个作为驱动晶体管驱动显示器件发光。本发明实施例中以第一薄膜晶体管TFT1作为开关晶体管，第二薄膜晶体管TFT2作为驱动晶体管为例进行说明，当然并不引以为限。
如图2A和图2B所示，本发明实施例中第一栅极201a、第二源极205b和第二漏极206b同层设置，且彼此之间具有设定的间距，彼此绝缘不导通。本发明实施例中提供的阵列基板还包括与第一栅极201a、第二源极205b和第二漏极206b同层设置的电源线215和栅线216，栅线216和电源线215平行排布，栅线216与第一栅极201a电连接，以向第一薄膜晶体管TFT1提供例如扫描信号、控制信号等，电源线215与第二源极205b连接，以向第二薄膜晶体管TFT2提供例如电源信号等。
本发明实施例中电源线215与栅线216平行设置能够避免短路，并且电源线215与第二源极205b同层设置，改变原有电源线215与数据线同层设置的结构，能够使得电源线215与第二源极205b电连接时，避免过多的过孔设计。
进一步的，本发明实施例中阵列基板还包括位于第一栅极201a、第二源极205b和第二漏极206b之上的第一绝缘层202，以及依次形成在第一绝缘层202之上、并采用同一掩膜工艺制作的有源层和刻蚀阻挡层，本发明实施例中有源层包括第一有源层203a和第二有源层203b，刻蚀阻挡层包括第一刻蚀阻挡层204a和第二刻蚀阻挡层204b。
具体的，如图2B所示，本发明实施例中第一有源层203a位于第一栅极201a的上方，第二有源层203b位于第二源极205b和第二漏极206b的上方。第一刻蚀阻挡层204a覆盖第一有源层203a被第一源极205a和第一漏极205b暴露的区域，第二刻蚀阻挡层204b覆盖第二有源层203b。
进一步的，本发明实施例中为实现第二有源层203b与第二源极205b和第二漏极206b的连接，阵列基板中还包括第一过孔D和第一连接线213d，第二过孔E和第二连接线213e，第二源极205b通过第一连接线213d和第一过孔D，与第二有源层203b电连接，第二漏极206b通过第二连接线213e和第二过孔E，与第二有源层203b连接。本发明实施例中优选第一连接线213d、第二连接线213e与第二栅极201b同层设置，以简化制作工艺。
优选的，如图2B所示，本发明实施例中第一过孔D和第二过孔E，贯穿位于第二源极205b和第二漏极206b上方的第二刻蚀阻挡层204b、位于第二源极205b和第二漏极206b上方的第二有源层203b以及第一绝缘层202，并具有暴露第二刻蚀阻挡层204b的侧断面、第二有源层203b的部分上表面以及第一绝缘层202侧断面的形状。暴露第二有源层203b的部分上表面的第一过孔D和第二过孔E，使得第一过孔D和第二过孔E为台阶状，增大了第二有源层203b与第一连接线213d，第二有源层203b与第二连接线213e的接触面积，进而能够使第二有源层203b与第二源极205b、第二漏极206b的电连接更稳固。
进一步的，本发明实施例中还包括位于第一薄膜晶体管TFT1和第二薄膜晶体管TFT2之上的树脂层207和像素电极209，本发明实施例中由于无需单独设置用于连接第一薄膜晶体管TFT1的漏极与第二薄膜晶体管的栅极的金属连接线，故像素电极209覆盖整个子像素区域。本发明实施例中树脂层207为绝缘的材料，以保证像素电极209与第一薄膜晶体管TFT1和/或第二薄膜晶体管TFT2之间不会形成短路，本发明实施例中树脂层207的上表面为一水平面，充当平坦层，以使形成在其上的像素电极上的有机发光层厚度均匀，保证有机发光显示器中显示亮度的均匀性。
本发明实施例中，树脂层207在对应第二漏极206b的位置处开设有第三过孔F，该第三过孔F位于第二漏极的上方，使得像素电极209较容易的通过该第三过孔F与第二漏极206b电连接。当然本发明实施例中第三过孔F的位置并不局限于此，例如还可以位于第二过孔E上，通过第二过孔E和第二连接线213e实现像素电极209和第二漏极206b的电连接。
如图2B所示，本发明实施例中的阵列基板还包括形成在像素电极209之上的有机发光层211，以及设置在有机发光层211之上的对电极212。
进一步的，本发明实施例中为保证子像素区域内有机发光层的厚度均匀，本发明实施例中在形成有像素电极209的第三过孔F内设置有黑矩阵210，该黑矩阵210的上表面与像素电极209的上表面位于同一水平面，进而能够使形成在像素电极209之上的有机发光层211的厚度均匀，使得有机发光显示器中的发光亮度均匀。
本发明实施例提供的阵列基板，包括具有底栅结构的第一薄膜晶体管和具有顶栅结构的第二薄膜晶体管，第二薄膜晶体管的栅极，与第一薄膜晶体管的源极和漏极同层设置，并且第二薄膜晶体管的栅极与第一薄膜晶体管的漏极为一体结构的一个整体，故无需单独设置金属连接线，连接第二薄膜晶体管的栅极与第一薄膜晶体管的漏极，因而能够增大有效的发光显示区域，提高阵列基板的开口率。
基于上述实施例提供的阵列基板，本发明实施例提供一种阵列基板的制造方法。
本发明实施例中阵列基板包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管包括第一栅极、第一源极和第一漏极，第二薄膜晶体管包括第二栅极、第二源极和第二漏极，则第一薄膜晶体管和第二薄膜晶体管的制作过程包括：
A：形成包括第一栅极、第二源极和第二漏极的图形，其中，第一栅极、第二源极和第二漏极同层设置。
B：形成包括第二栅极、第一源极和第一漏极的图形，第二栅极、第一源极和第一漏极同层设置，且第二栅极与所述第一漏极为一体结构。
较佳的，上述方法还包括形成与第一栅极、第二源极和第二漏极同层设置的栅线和电源线；其中，栅线与第一栅极电连接，电源线与第二源极电连接，且栅线与电源线平行。
进一步的，形成包括第一栅极、第二源极和第二漏极的图形之后，还包括：形成第一绝缘层；通过同一构图工艺在第一绝缘层上形成包括位于第一栅极上方的第一有源层的图形、位于第二源极和第二漏极上方的第二有源层的图形、覆盖第一有源层被第一源极和第一漏极暴露区域的第一刻蚀阻挡层的图形以及覆盖第二有源层的第二刻蚀阻挡层的图形。
更进一步的，形成第一有源层、第二有源层、第一刻蚀阻挡层和第二刻蚀阻挡层的图形后，还包括形成暴露第二刻蚀阻挡层的侧断面、第二有源层的部分上表面以及第一绝缘层侧断面的第一过孔和第二过孔；形成与第二栅极同层设置的第一连接线和第二连接线，并通过第一连接线和第一过孔，将第二源极与第二有源层电连接，通过第二连接线和第二过孔，将第二漏极与第二有源层电连接。
较佳的，本发明中完成上述步骤后，还包括形成树脂层；形成用于连接像素电极和第二漏极的第三过孔；形成图形化的像素电极；在形成有像素电极的第三过孔内填充黑矩阵，使黑矩阵的上表面与像素电极的上表面位于同一水平面。
本发明以下将结合具体应用对上述实施例涉及的阵列基板的制作方法进行详细说明。
本发明实施例中以制作有机发光显示器件的阵列基板为例进行说明，本发明实施例中阵列基板包括第一薄膜晶体管TFT1和第二薄膜晶体管TFT2，第一薄膜晶体管TFT1包括第一栅极201a、第一源极205a和第一漏极206a，第二薄膜晶体管TFT2包括第二栅极201b、第二源极205b和第二漏极206b。
图3所示为本发明实施例提供的阵列基板制造方法流程图，包括：
S101：通过第一构图工艺，在衬底基板1上形成包括第一栅极201a、第二源极205b和第二漏极206b的图形。
具体的，本发明实施例中首先提供一衬底基板1，该衬底基板的材质可以是的材质可为透光材质例如玻璃或石英等，也可为不透光材质如陶瓷或半导体材质，还可为可挠性材质如塑料等。然后在提供的衬底基板1上采用例如沉积、溅射等方式形成一层金属薄膜，该金属薄膜可采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金的单层膜，也可以采用由多层金属薄膜构成的复合薄膜。本发明实施例中对该金属薄膜采用第一构图工艺，形成包括第一栅极201a、第二源极205b和第二漏极206b的图形，如图4A所示，第一栅极201a、第二源极205b和第二漏极206b之间具有设定的间距，彼此之间不接触。
本发明实施例中，第一构图工艺通常可包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
进一步的，本发明实施例中可采用同一构图工艺，形成与形成第一栅极201a、第二源极205b和第二漏极206b同层设置的栅线216和电源线215（图4A中未标示），本本发明实施例中栅线216和电源线215平行设置。
S102：形成第一绝缘层202。
本发明实施例中，在完成S101的基础上，可在衬底基板1上采用例如PECVD（化学气相沉积）法形成第一绝缘层，如图4B所示。本发明实施例中第一绝缘层可由硅的氧化物（SiOx）、硅的氮化物（SiNx）、铪的氧化物（HfOx）、硅的氮氧化物（SiON）、AlOx等中的一种或两种组成的多层复合膜组成。
S103：通过第二构图工艺在第一绝缘层202上形成包括第一有源层203a、第二有源层203b、第一刻蚀阻挡层204a和第二刻蚀阻挡层204b的图形。
具体的，本发明实施例中在完成S102的基础上，在形成的第一绝缘层202上采用例如沉积、溅射等方式依次形成有源层和刻蚀阻挡层，并采用第二构图工艺形成图2B中第一有源层203a、第二有源层203b、第一刻蚀阻挡层204a和第二刻蚀阻挡层204b的图形。
具体的，本发明实施例中对有源层和刻蚀阻挡层采用第二构图工艺形成图2B中第一有源层203a、第二有源层203b、第一刻蚀阻挡层204a和第二刻蚀阻挡层204b的图形的过程，可参考图4C-图4E所示的过程。
本发明实施例中可在刻蚀阻挡层上预先形成一层光刻胶，然后采用HTM掩膜板进行曝光得到图4C所示的结构，HTM掩膜板是指通过掩膜板不同区域的透光强度不同，使光刻胶能够选择性的进行曝光，本发明实施例中将HTM掩膜板设置为三个色调的掩膜板，即包括透明区域、不透明区域和半透明区域，进而对形成在刻蚀阻挡层上的光刻胶能够实现光刻胶去除区域，光刻胶保留区域和光刻胶半保留区域，即图4C所示的结构。
本发明实施例在完成图4C的基础上，对刻蚀阻挡层、有源层和第一绝缘层分别进行第一次干刻和第二次干刻，并相应灰化部分光刻胶后，可得到如图4D和如图4E所示的结构。
本发明实施例中优选的，可在该第二构图工艺过程中，形成贯穿第二刻蚀阻挡层204b、第二有源层203b和第一绝缘层202的第一过孔D和第二过孔E。
具体的，本发明实施例中可在图4E的基础上，对蚀阻挡层进行第三次干刻工艺，最终形成图4F所示的第一过孔D和第二过孔E的形状。图4F中第一过孔D和第二过孔E具有暴露第二刻蚀阻挡层204b的侧断面、第二有源层203b的部分上表面以及第一绝缘层202侧断面的形状，即第一过孔D和第二过孔E为台阶状。
S104：通过第三构图工艺，形成包括第二栅极201b、第一源极205a和第一漏极206a的图形。
具体的，本发明实施例中可在图4F的基础上，采用例如沉积、溅射等方式形成金属薄膜，并对该金属薄膜进行第三次构图工艺，形成包括第二栅极201b、第一源极205a和第一漏极206a的图形，如图4G所示。
本发明实施例中第二栅极201b、第一源极205a和第一漏极206a同层设置，且第二栅极201b与第一漏极206a为一体结构，进而实现第一薄膜晶体管TFT1漏极与第二薄膜晶体管的栅极连接，无需单独增加金属连接线，能够增大有效发光显示区域的面积，增大开口率。
更进一步的，本发明实施例中为简化制作工艺，可采用与形成第二栅极201b的同一构图工艺，形成与第二栅极201b同层设置的第一连接线213d和第二连接线213e，如图4G所示，通过第一连接线213d和第一过孔D，将第二源极205b与第二有源层203b电连接，通过第二连接线213e与第二过孔E，将第二漏极与第二有源层203b电连接。
S105：形成树脂层207，并通过第四构图工艺，形成连接像素电极209和第二漏极206b的过孔图形，然后通过第五构图工艺，形成图形化后的像素电极209的图形，如图4H所示。
具体的，本发明实施例可采用例如涂覆法形成树脂层207。通过第四构图工艺形成连接像素电极209和第二漏极206b的第三过孔F，该第三过孔F位于第二漏极206b的上方。本发明实施例中优选树脂层207为绝缘的，且上表面为一水平面，充当平坦层，以使形成在像素电极上的有机发光层厚度均匀，保证阵列基板中显示亮度的均匀性。
本发明实施例中在完成上述工艺基础上，可在树脂层上通过第五构图工艺形成像素电极209的图形。本发明实施例中无需单独设置例如图1B中的金属连接线108，故可无需考虑像素电极的短路问题，故本发明实施例中可分别在每个子像素区域内形成覆盖整个子像素区域的像素电极209，如图2A中的虚线框所示。
S106：形成黑矩阵（第六构图工艺）。
具体的，本发明实施例中可在图4H的基础上，涂覆黑色树脂，图形化后形成限定每个子像素区域并起到遮光作用的黑矩阵，该黑矩阵在垂直阵列基板方向上的投影与数据线和栅线的在相同方向上的投影重合，且线宽略大于数据线和栅线。
更进一步的，本发明实施例中可在第三过孔F中填充与像素电极209上表面位于同一水平面的黑矩阵210，如图4I所示，以保证形成在像素电极209上的有机发光层211厚度的均匀性，保证了显示亮度的均匀性。
S107：形成有机发光层211，并通过最后一次构图工艺，在有机发光层211上形成包括对电极212的图形，如图2B所示。
本发明实施例提供的阵列基板的制作方法，一方面刻蚀阻挡层和有源层采用同一构图工艺形成，减少了一次掩膜工艺，降低了工艺难度，提高了产能，并提高了产品良率，另一方面，本发明实施例中提供的阵列基板的制作方法，形成了具有底栅结构的第一薄膜晶体管和具有顶栅结构的第二薄膜晶体管，第二薄膜晶体管的栅极，与第一薄膜晶体管的源极和漏极同层设置，并且第二薄膜晶体管的栅极与第一薄膜晶体管的漏极为一体结构，故无需单独设置金属连接线，连接第二薄膜晶体管的栅极与第一薄膜晶体管的漏极，因而能够增大有效的发光显示区域，提高有机发光显示器的开口率。
本发明实施例还提供了一种显示装置，包括上述任意一种阵列基板。具体的，该显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
一个示例，所述显示装置为OLED面板或显示器。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种阵列基板，其特征在于，包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极，其中：
所述第一栅极、所述第二源极和所述第二漏极同层设置；
所述第二栅极、所述第一源极和所述第一漏极同层设置，且所述第二栅极与所述第一漏极为一体结构；
还包括位于所述第一栅极、所述第二源极和所述第二漏极之上的第一绝缘层，以及依次形成在所述第一绝缘层上、并采用同一构图工艺制作的有源层和刻蚀阻挡层，其中，
所述有源层包括第一有源层和第二有源层，所述刻蚀阻挡层包括第一刻蚀阻挡层和第二刻蚀阻挡层；
所述第一有源层位于所述第一栅极的上方，所述第二有源层位于所述第二源极和所述第二漏极的上方；
所述第一刻蚀阻挡层，覆盖第一有源层被所述第一源极和所述第一漏极暴露的区域，所述第二刻蚀阻挡层覆盖所述第二有源层；
还包括第一过孔和第一连接线，第二过孔和第二连接线，其中，
所述第一连接线和所述第二连接线与所述第二栅极同层设置；
所述第二源极通过所述第一连接线和所述第一过孔，与所述第二有源层电连接；
所述第二漏极通过所述第二连接线和所述第二过孔，与所述第二有源层电连接；
所述第一过孔和所述第二过孔贯穿所述第二刻蚀阻挡层、所述第二有源层和所述第一绝缘层，并具有暴露所述第二刻蚀阻挡层的侧断面、所述第二有源层的部分上表面以及所述第一绝缘层侧断面的形状。
2.如权利要求1所述的阵列基板，其特征在于，还包括与所述第一栅极电连接的栅线，以及与所述第二源极电连接的电源线，其中，
所述栅线、所述电源线与所述第一栅极、所述第二源极和所述第二漏极同层设置，且所述栅线与所述电源线平行。
3.如权利要求1所述的阵列基板，其特征在于，还包括位于所述第一薄膜晶体管和所述第二薄膜晶体管之上的树脂层和像素电极，其中，
所述树脂层开设有第三过孔，所述第三过孔位于所述第二漏极的上方；
所述像素电极通过所述第三过孔与所述第二漏极电连接。
4.如权利要求3所述的阵列基板，其特征在于，形成有像素电极的第三过孔内设置有黑矩阵，且位于第三过孔内的黑矩阵的上表面与位于第三过孔外的像素电极的上表面位于同一水平面。
5.一种阵列基板的制造方法，其特征在于，所述阵列基板包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极，其中，所述第一薄膜晶体管和所述第二薄膜晶体管的制作过程包括：
形成包括第一栅极、第二源极和第二漏极的图形，所述第一栅极、所述第二源极和所述第二漏极同层设置；
形成包括第二栅极、第一源极和第一漏极的图形，所述第二栅极、所述第一源极和所述第一漏极同层设置，且所述第二栅极与所述第一漏极为一体结构；
形成包括第一栅极、第二源极和第二漏极的图形之后，该方法还包括：
形成第一绝缘层；
通过同一构图工艺在所述第一绝缘层上形成包括位于所述第一栅极上方的第一有源层的图形、位于所述第二源极和所述第二漏极上方的第二有源层的图形、覆盖所述第一有源层被所述第一源极和所述第一漏极暴露区域的第一刻蚀阻挡层的图形以及覆盖所述第二有源层的第二刻蚀阻挡层的图形；
该方法还包括：
形成暴露所述第二刻蚀阻挡层的侧断面、所述第二有源层的部分上表面以及所述第一绝缘层侧断面的第一过孔和第二过孔；
形成与所述第二栅极同层设置的第一连接线和第二连接线，并通过所述第一连接线和所述第一过孔，将所述第二源极与所述第二有源层电连接，通过所述第二连接线和所述第二过孔，将所述第二漏极与所述第二有源层电连接。
6.如权利要求5所述的方法，其特征在于，该方法还包括：
形成与所述第一栅极、所述第二源极和所述第二漏极同层设置的栅线和电源线；其中，
所述栅线与所述第一栅极电连接，所述电源线与所述第二源极电连接，且所述栅线与所述电源线平行。
7.如权利要求5所述的方法，其特征在于，该方法还包括：
形成树脂层；
形成第三过孔，所述第三过孔用于连接像素电极和第二漏极；
形成图形化的像素电极；
在形成有像素电极的所述第三过孔内填充黑矩阵，使所述黑矩阵的上表面与像素电极的上表面位于同一水平面。
8.一种显示装置，其特征在于，包括权利要求1-4任一所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410039802.3A CN103794633B (zh) | 2014-01-27 | 2014-01-27 | 一种阵列基板及其制作方法、显示装置 |
| PCT/CN2014/075495 WO2015109667A1 (zh) | 2014-01-27 | 2014-04-16 | 一种阵列基板及其制作方法、显示装置及电子产品 |
| US14/420,854 US9484396B2 (en) | 2014-01-27 | 2014-04-16 | Array substrate, method for manufacturing the same, display device and electronic product |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410039802.3A CN103794633B (zh) | 2014-01-27 | 2014-01-27 | 一种阵列基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103794633A CN103794633A (zh) | 2014-05-14 |
| CN103794633B true CN103794633B (zh) | 2016-06-15 |
Family
ID=50670135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410039802.3A Active CN103794633B (zh) | 2014-01-27 | 2014-01-27 | 一种阵列基板及其制作方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103794633B (zh) |
| WO (1) | WO2015109667A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576655B (zh) * | 2014-12-01 | 2017-07-18 | 深圳市华星光电技术有限公司 | 一种coa基板及其制作方法 |
| CN106057825A (zh) * | 2016-08-03 | 2016-10-26 | 深圳市华星光电技术有限公司 | Oled显示装置的阵列基板及其制造方法 |
| CN107121859B (zh) * | 2017-06-07 | 2020-01-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、显示面板 |
| CN109148480B (zh) * | 2018-08-21 | 2021-03-16 | 武汉华星光电半导体显示技术有限公司 | 阵列基板 |
| CN113113462B (zh) * | 2021-04-14 | 2023-08-11 | 武汉京东方光电科技有限公司 | 显示面板及显示装置 |
| CN114335015A (zh) * | 2021-12-28 | 2022-04-12 | Tcl华星光电技术有限公司 | 显示装置及显示装置的制备方法 |
| CN114784024A (zh) * | 2022-05-19 | 2022-07-22 | 广州华星光电半导体显示技术有限公司 | 显示面板及显示面板的制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958339A (zh) * | 2009-07-15 | 2011-01-26 | 三星移动显示器株式会社 | 有机发光显示装置及其制造方法 |
| CN101997025A (zh) * | 2009-08-25 | 2011-03-30 | 三星移动显示器株式会社 | 有机发光二极管显示器及其制造方法 |
| CN102013432A (zh) * | 2009-09-03 | 2011-04-13 | 三星移动显示器株式会社 | 有机发光二极管显示器及其制造方法 |
| CN102466937A (zh) * | 2010-10-29 | 2012-05-23 | 北京京东方光电科技有限公司 | Tft-lcd、驱动器件及其制造方法 |
| CN102884633A (zh) * | 2010-05-13 | 2013-01-16 | 夏普株式会社 | 电路基板和显示装置 |
| CN203707135U (zh) * | 2014-01-27 | 2014-07-09 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603361B1 (ko) * | 2004-08-05 | 2006-07-20 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치 |
| US8647919B2 (en) * | 2010-09-13 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting display device and method for manufacturing the same |
| CN102629621B (zh) * | 2012-01-09 | 2015-08-12 | 京东方科技集团股份有限公司 | 一种电路、阵列基板及制作方法、显示器 |
-
2014
- 2014-01-27 CN CN201410039802.3A patent/CN103794633B/zh active Active
- 2014-04-16 WO PCT/CN2014/075495 patent/WO2015109667A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958339A (zh) * | 2009-07-15 | 2011-01-26 | 三星移动显示器株式会社 | 有机发光显示装置及其制造方法 |
| CN101997025A (zh) * | 2009-08-25 | 2011-03-30 | 三星移动显示器株式会社 | 有机发光二极管显示器及其制造方法 |
| CN102013432A (zh) * | 2009-09-03 | 2011-04-13 | 三星移动显示器株式会社 | 有机发光二极管显示器及其制造方法 |
| CN102884633A (zh) * | 2010-05-13 | 2013-01-16 | 夏普株式会社 | 电路基板和显示装置 |
| CN102466937A (zh) * | 2010-10-29 | 2012-05-23 | 北京京东方光电科技有限公司 | Tft-lcd、驱动器件及其制造方法 |
| CN203707135U (zh) * | 2014-01-27 | 2014-07-09 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015109667A1 (zh) | 2015-07-30 |
| CN103794633A (zh) | 2014-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103794633B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| TWI602306B (zh) | 陣列基板結構與顯示裝置 | |
| CN107482064B (zh) | 薄膜晶体管及其制作方法以及阵列基板 | |
| WO2016141709A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN110047846A (zh) | 显示面板、显示面板的制作方法和智能设备 | |
| CN103969865B (zh) | Tft阵列基板及其制造方法、显示面板和显示装置 | |
| TWI606283B (zh) | 顯示裝置 | |
| US9484396B2 (en) | Array substrate, method for manufacturing the same, display device and electronic product | |
| KR20160059003A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| CN107808892A (zh) | 显示设备 | |
| TWI539592B (zh) | 畫素結構 | |
| CN107768386B (zh) | Tft阵列基板及其制作方法以及液晶显示面板 | |
| US11374033B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| KR20140042698A (ko) | 유기 발광 다이오드, 터치 디스플레이 장치 및 그의 제조 방법 | |
| CN105470196A (zh) | 薄膜晶体管、阵列基板及其制造方法、和显示装置 | |
| CN109671722B (zh) | 有机发光二极管阵列基板及其制造方法 | |
| CN107315292A (zh) | 显示面板及其制造方法 | |
| WO2019179348A1 (zh) | 显示基板及其制作方法、显示装置 | |
| CN110416257A (zh) | 显示面板背板结构、其制备方法及顶发射型显示面板 | |
| CN109390380A (zh) | 显示面板及其制备方法、显示装置 | |
| CN110212111B (zh) | 显示基板及制作方法、显示面板、显示装置 | |
| CN104157608B (zh) | Tft基板的制作方法及其结构 | |
| CN203707135U (zh) | 一种阵列基板及显示装置 | |
| US9640554B2 (en) | Pixel structure | |
| CN210403734U (zh) | 一种显示基板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |