CN102315214A - 阵列基板及其制作方法、使用该阵列基板的显示面板 - Google Patents
阵列基板及其制作方法、使用该阵列基板的显示面板 Download PDFInfo
- Publication number
- CN102315214A CN102315214A CN201110278601A CN201110278601A CN102315214A CN 102315214 A CN102315214 A CN 102315214A CN 201110278601 A CN201110278601 A CN 201110278601A CN 201110278601 A CN201110278601 A CN 201110278601A CN 102315214 A CN102315214 A CN 102315214A
- Authority
- CN
- China
- Prior art keywords
- layer
- array base
- base palte
- photoresist layer
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及平板显示技术领域,尤其涉及一种阵列基板,其包括具有形成多个收容空间的第三表面的第二透明衬底和形成于第二透明衬底上的多个薄膜晶体管、多条数据线;该薄膜晶体管包括源极和漏极,位于同一列的多个薄膜晶体管的源极与同一数据线相连,并与该多个薄膜晶体管的漏极一并收容于该收容空间内。此外,本发明还提供一种上述阵列基板的制作方法以及一种使用该阵列基板的显示面板。
Description
技术领域
本发明涉及平板显示技术领域,尤其涉及一种阵列基板及其制作方法、使用该阵列基板的显示面板。
背景技术
液晶显示器由于其具有功耗低、体积小等优点,目前已广泛取代CRT显示器,成为当今主流显示器。
众所周知,液晶显示器主要包括彩膜基板、液晶层、阵列基板。彩膜基板与阵列基板相对设置,液晶层设置于彩膜基板与阵列基板之间。阵列基板中包括多个包括玻璃基板、栅极线、数据线、薄膜晶体管结构、栅极绝缘层、钝化层、有机层、像素电极层等。所述液晶显示器的制作过程如下:先于玻璃基板上制作栅极线及薄膜晶体管的栅极,在栅极线和栅极上制作栅极绝缘层,在栅极和栅极绝缘层上制作有源层,然后在有源层上制作薄膜晶体管的源极、漏极以及数据线,再制作钝化层和有机层,最后制作所述电极层,该电极层通过设置于钝化层和有机层中的通孔与薄膜晶体管的漏极电性连接。
上述液晶显示器中,薄膜晶体管的源极和漏极设置于有源层上,源极的一端连接数据线、漏极的一端连接像素电极,而该有源层又设置于栅极上,因此,薄膜晶体管的源极和漏极中,连接数据线和像素电极的部分与设置于有源层上的部分之间具有较大的段差,即所述薄膜晶体管形成一个“岛”结构。因此,设置于有源层上的部分源极与设置于栅极绝缘层上用于与数据线相连的部分源极之间很容易出现断线风险,同理,设置于有源层上的部分漏极与设置于栅极绝缘层上用于与电极层相连的部分漏极之间也很容易出现断线风险,造成单个像素的功能缺失,使所述液晶显示器出现“黑点”。
同时,数据线和栅极线在所述玻璃基板上多处交叉,在交叉点处,栅极线位于数据线下,栅极线与数据线通过栅极绝缘层绝缘开。设置于栅极和栅极绝缘层上的部分数据线与仅设置于栅极绝缘层上的部分数据线之间也具有段差,该段差的存在,也很容易造成数据线出现断线风险,使单一数据线出现功能缺失,造成所述液晶显示器出现“暗线”。
另外,液晶显示器中,需要设置有机层,以防止电极层与数据线或栅极线发生短接,该有机层是在制作完所述钝化层之后,通过额外的工艺制作完成,其工艺繁琐,生产成本高。
发明内容
有鉴于此,有必要提供一种可有效减少断线、简化制作工艺、降低生产成本、提高开口率及提升良品率的阵列基板。
此外,还有必要提供一种上述阵列基板的制作方法。
另外,还有必要提供一种使用上述阵列基板的显示面板。
一种阵列基板包括具有形成多个收容空间的第三表面的第二透明衬底和形成于第二透明衬底上的多个薄膜晶体管、多条数据线;该薄膜晶体管包括源极和漏极,位于同一列的多个薄膜晶体管的源极与同一数据线相连,并与该多个薄膜晶体管的漏极一并收容于该收容空间内。
本发明提供的阵列基板中,薄膜晶体管还包括有源层、栅极绝缘层、栅极,有源层设置于源极、漏极及第三表面上,并至少覆盖源极、源极和漏极之间的第三表面、漏极的一部分;栅极绝缘层和栅极依次重叠设置栅极绝缘层上。
本发明提供的阵列基板中,阵列基板还包括多条栅极线、绝缘层,位于同一行的多个薄膜晶体管的栅极连接至同一条栅极线;该薄膜晶体管的源极和漏极沿平行于该栅极线的延伸方向间隔设置于第三表面上;该多条栅极线分别与多条数据线相互交叉定义出多个第二间隔区域,并在交叉处通过绝缘层绝缘开;绝缘层至少覆盖于该多条数据线上。
本发明提供的阵列基板中,第二透明衬底还具有第二表面,绝缘层和栅极绝缘层收容于收容空间内,绝缘层的表面和栅极绝缘层的表面均与第二表面在同一平面内。
本发明提供的阵列基板中,像素电极形成于绝缘层和第二表面上,并覆盖第二间隔区域;栅极线设置于第二表面和绝缘层上。
本发明提供的阵列基板中,多个像素电极、多条栅极线、多个栅极由同种透明导电材料在同一制程中一并制成;绝缘层、栅极绝缘层采用与第二透明衬底具有相同或相似光学性能的材料在同一制程中一并制成;有源层和栅极绝缘层完全覆盖源极和漏极、以及位于源极和漏极之间的第三表面;栅极绝缘层和有源层上设置有通孔,该通孔与漏极远离源极的一端对应,该像素电极通过该通孔与漏极远离源极的一端电性连接。
本发明提供的阵列基板中,第二表面为一平整且光滑的平面,多个第三表面均与第二表面邻接;多个像素电极、多条栅极线、多个栅极由同种透明导电材料在同一制程中一并制成,其表面位于一与第二表面平行的平面内;绝缘层、栅极绝缘层采用与第二透明衬底具有相同或相似光学性能的材料在同一制程中一并制成;漏极的一端延伸至第二表面,其端面与第二表面位于同一平面上;多个像素电极通过该端面与漏极电性连接;像素电极在第二表面上的投影与数据线在第二表面上的投影具有部分重合;多条栅极线之间相互平行,且任意两条栅极线之间具有相同的间距;多条数据线之间相互平行,且任意两条数据线之间具有相同的间距。
一种使用如上所述阵列基板的显示面板包括彩膜基板、阵列基板、功能层,彩膜基板与阵列基板相对设置,且两者之间具有一间隔,用于收容该功能层;彩膜基板包括具有第一表面的第一透明衬底、形成于第一表面上的黑色矩阵、彩色膜层、公共电极层,第一表面与第二表面平行间隔设置,黑色矩阵在第一表面上定义出多个第一间隔区域,多个第一间隔区域分别与多个第二间隔区域一一对应,彩色膜层形成于第一间隔区域所在的第一表面上,公共电极层覆盖于彩色膜层和黑色矩阵上。
一种阵列基板的制作方法包括下列步骤:提供一具有形成多个收容空间的第三表面的第二透明衬底;在该第三表面上形成多个薄膜晶体管的源极、漏极以及多条数据线,并使该多个薄膜晶体管的源极、漏极以及多条数据线收容于该收容空间内。
本发明提供的阵列基板制作方法中,还包括以下步骤:在第三表面、多个源极及多个漏极上形成有源层,并使该有源层至少覆盖该源极、源极和漏极之间的第三表面、以及该漏极的一部分;在有源层上形成栅极绝缘层,并同时在数据线上形成绝缘层;在栅极绝缘层上形成栅极,并同时在绝缘层上和第二表面上形成像素电极和栅极线。
本发明提供的阵列基板制作方法中,还包括以下步骤:在该栅极绝缘层、有源层上设置通孔,并使该通孔与所述漏极远离所述源极的一端对应,该像素电极通过该通孔与漏极电性连接;该通孔被经过与栅极线平行且与第二表面垂直的平面所截的图形为等腰梯形。
本发明提供的阵列基板制作方法中,形成多个收容空间的步骤进一步包括以下步骤:在第二表面上涂布一第一光刻胶层;利用一第一掩膜对第一光刻胶层进行曝光处理;对曝光后的第一光刻胶层进行显影处理,得到与第一掩膜相同的图案;利用刻蚀液在规定时间内对未覆盖第一光刻胶层的第二透明衬底进行刻蚀,得到多个收容空间,形成多个收容空间的第二透明衬底的表面为第二表面;去掉第一光刻胶层中剩余的光刻胶。
本发明提供的阵列基板制作方法中,形成该数据线及多个源极、多个漏极的步骤进一步包括以下步骤:在第二透明衬底的第三表面上形成一第一导电层;在第一透明导电层上涂布一第二光刻胶层;利用上述第二掩膜对第二光刻胶层进行曝光;对曝光后的第二光刻胶层进行显影处理,得到与第二掩膜相同的图案;利用刻蚀液刻蚀掉未覆盖第二光刻胶层的第一导电膜层部分;去掉第二光刻胶层中剩余的部分光刻胶,形成数据线及多个源极和漏极。
本发明提供的阵列基板制作方法中,形成该有源层的步骤进一步包括以下步骤:在第三表面、多个源极、多个漏极上形成一半导体层;在该半导体层上涂布一第三光刻胶层;利用一第三掩膜对第三光刻胶层进行曝光;对曝光后的第三光刻胶层进行显影处理,得到与第三掩膜相同的图案;利用刻蚀液刻蚀掉未覆盖第三光刻胶层的半导体层部分;去掉第三光刻胶层中剩余的部分光刻胶,形成有源层。
本发明提供的阵列基板制作方法中,形成该栅极绝缘层和绝缘层的步骤进一步包括以下步骤:在数据线、有源层、第二表面形成一第一绝缘层;在该第一绝缘层上涂布一第四光刻胶层;利用上述第一掩膜对第四光刻胶层进行曝光;对曝光后的第四光刻胶层进行显影处理,得到与第一掩膜相同的图案;利用刻蚀液刻蚀掉未覆盖第四光刻胶层的第一绝缘层部分;去掉第四光刻胶层中剩余的部分光刻胶,形成绝缘层和栅极绝缘层。
本发明提供的阵列基板制作方法中,形成像素电极、栅极、栅极线的步骤进一步包括以下步骤:在栅极绝缘层、绝缘层、第二表面上形成一第二导电层;在第二导电层上涂布一第六光刻胶层;利用一第六掩膜对第六光刻胶层进行曝光;对曝光后的第六光刻胶层进行显影处理,得到与第六掩膜相同的图案;利用刻蚀液刻蚀掉未覆盖第六光刻胶层的第二导电层部分;去掉第六光刻胶层中剩余的部分光刻胶,形成多条栅极线、多个栅极及多个像素电极。
本发明提供的阵列基板制作方法中,漏极远离源极的一端延伸至第二表面,其具有一与第二表面位于同一平面内的端面;像素电极通过该端面与漏极电性连接。
本发明提供的阵列基板及其制作方法、以及使用该阵列基板的显示面板中,绝缘层设置于数据线之上,且其表面与第二表面位于同一平面内,使设置于其上的栅极线的一部分和像素电极的一部分与设置于第二表面上的栅极线的另一部分和像素电极的另一部分之间没有段差,因此,可以防止像素电极出现断层、栅极线出现断线,防止显示面板出现显示缺陷,提高良品率。
另外,由于不需要制作现有技术中的有机层和钝化层,因此可以简化工艺,节省成本,同时提高良品率。同时,栅极、栅极线、像素电极采用同种材料在同一制成中制作而成,且该三者的表面在同一平面内,不仅可简化制作工艺,还可使显示面板具有均一的盒厚,获得良好的显示效果。所述绝缘层与栅极绝缘层采用同种材料在同一工艺中制成,可消除所述绝缘层和栅极绝缘层与第二透明衬底之间的光学差异,获得良好的外观。
附图说明
下面将结合附图及实施例对本发明作进一步说明,附图中:
图1为本发明提供的一较佳实施方式的显示面板的示意图。
图2为图1所示显示面板的彩膜基板的示意图。
图3为图1所示显示面板中阵列基板的第一较佳实施方式的局部示意图。
图4为图3所示阵列基板沿A-A方向的一较佳实施方式截面示意图。
图5为图3所示阵列基板沿B-B方向的一较佳实施方式截面示意图。
图6为图1所示显示面板中阵列基板的第二较佳实施方式的局部示意图。
图7为图3所示阵列基板沿C-C方向的一较佳实施方式截面示意图。
图8为图3所示阵列基板沿D-D方向的一较佳实施方式截面示意图。
图9为图3所示阵列基板的一较佳实施方式的制作方法流程图。
图10为图6所示阵列基板的一较佳实施方式的制作方法流程图。
具体实施方式
为说明本发明提供的阵列基板及其制作方法、使用该阵列基板的显示面板,以下结合说明书附图进行详细阐述。
请参阅图1,其为本发明提供的一较佳实施方式的显示面板的示意图及其截面示意图。显示面板100包括彩膜基板110、功能层120、阵列基板130。彩膜基板110与阵列基板130相对设置,且彩膜基板110与阵列基板130之间具有一间隔,用于收容该功能层120。在本实施方式中,功能层120为液晶层。所述彩膜基板110包括具有第一表面210的第一透明衬底111,所述阵列基板130包括具有第二表面220的第二透明衬底131,该第一表面210与第二表面220正对且间隔平行设置。在本实施方式中,第一表面210和第二表面220均为平整且光滑的平面。在其他实施方式中,第一表面210和第二表面220还可以是曲面,但从第一表面210上的任意一点到第二表面220的距离均相同。
请参阅图2,其为图1所示的显示面板的彩膜基板的示意图。彩膜基板110还包括形成于第一表面210上的黑色矩阵113、彩色膜层115、公共电极层117。该黑色矩阵113在第一表面210上定义出多个第一间隔区域。彩色膜层115形成于该第一间隔区域内,并覆盖第一间隔区域。公共电极层117设置于黑色矩阵113和彩色膜层115之上,并完全覆盖黑色矩阵113和彩色膜层115。
请同时参阅图3、图4、图5,其为图1所示显示面板的阵列基板的第一较佳实施方式的局部示意图、阵列基板沿A-A和B-B方向的一较佳实施方式截面示意图。阵列基板130还包括形成于第二透明衬底131上的多个收容空间230、多个薄膜晶体管133、多条数据线135、绝缘层136、多条栅极线137、多个像素电极139。第二透明衬底131还具有形成多个收容空间230的多个第三表面240,且该多个第三表面240均与第二表面220邻接。多个收容空间230呈阵列分布,多个第三表面240亦呈阵列分布。多条栅极线137之间相互平行,且任意两栅极线137之间的间距相同;多条数据线135之间相互平行,且任意两数据线135之间的间距相同。多条栅极线137分别与多条数据线135相互交叉定义出多个第二间隔区域,并在交叉处通过绝缘层136进行绝缘。数据线135在栅极线137延伸方向的宽度等于栅极线137在数据线135延伸方向上的跨度,在垂直于第二表面220的方向上,数据线135与栅极线137具有相同的厚度。多个第二间隔区域与多个第一间隔区域一一对应,多条数据线135和多条栅极线137分别与黑色矩阵113对应,其在第二表面220上的投影被黑色矩阵113在第二表面220上的投影所覆盖。多个薄膜晶体管133设置于数据线135与栅极线137相交叉处,并分别与数据线135和栅极线137连接。多个像素电极139设置于第二表面220和绝缘层136之上,并每一像素电极139与一薄膜晶体管133电性连接。
多个薄膜晶体管133呈阵列分布于第三表面240上,其包括栅极31、栅极绝缘层32、有源层33、源极35、漏极36。位于同一列的多个薄膜晶体管133的源极35均连接至同一数据线135,位于同一行的多个漏极35均连接至同一栅极线137,且数据线135与多个源极35、以及与多个源极35分别对应的多个漏极36均收容于收容空间230内。该收容空间230用于收容该数据线135的部分在垂直于第二表面220方向的深度小于等于用于收容该源极35和漏极36的部分在该方向上的深度。
源极35和漏极36沿平行于栅极线137的延伸方向间隔设置于第三表面240上,且其在数据线135延伸方向的跨度大于等于有源层33在该方向上的跨度,尤为优选地是,源极35、漏极36、有源层33及栅极31在数据线135延伸方向上具有相同的跨度,使源极35、漏极36与有源层33、栅极31具有最大的正对面积,有利于减小源极35和漏极36的导通电阻。在本实施方式中,源极35、漏极36及数据线135由同种导电材料如银、铝、氧化铟锡等在同一制程中形成;在其他实施方式中,也可由不同的导电材料在不同的工艺中形成。
有源层33设置于源极35、漏极36以及第三表面240上,并完全覆盖源极35、漏极36。栅极绝缘层32设置于有源层33上,并完全覆盖有源层33,且其表面与第二表面220位于同一平面内。绝缘层136设置于数据线135之上,其表面与第二表面136位于同一平面内。栅极绝缘层32与绝缘层136由与第二透明衬底131具有相同或相似光学性能的绝缘材料在同一制程中一并形成,因此,可消除绝缘层136、栅极绝缘层32与第二衬底131之间的光学差异,获得良好的外观效果。栅极绝缘层32和有源层33上设有通孔250。该通孔250与漏极36远离源极35的一端相对,用于露出漏极36的该一端。通孔250被经过平行于所述栅极线137且垂直于所述第二表面220的平面所截的图形为一等腰梯形,且该等腰梯形的短底边位于漏极36上。栅极31设置于该栅极绝缘层32上,像素电极139设置于第二表面220与绝缘层136之上,并限定于第二间隔区域内,其通过通孔250与漏极36的一端电性连接。由于有绝缘层136的绝缘,像素电极139可与数据线135的部分重合,即像素电极139和数据线135的部分在第二表面220上的投影重合,因此,可以在不设置有机层的情况下,极大地提高像素的开口率。栅极35、栅极线137、像素电极139采用同种透明导电材料在同一制程中制作而成,在其他实施方式中,像素电极139采用透明导电材料制成,栅极35与栅极线137可以采用不透明导电材料制成。
在上述阵列基板130中,绝缘层136设置于数据线135之上,且其表面与第二表面220位于同一平面内,使设置于其上的栅极线137的一部分和像素电极139的一部分与设置于第二表面220上的栅极线137的另一部分和像素电极139的另一部分之间没有段差,因此,可以防止像素电极139出现断层、栅极线137出现断线,防止显示面板100出现显示缺陷,提高良品率。同时,由于通孔250设置于截面为等腰梯形,使像素电极139可沿着该等腰梯形的腰与漏极36的一端电性连接,进而防止像素电极139与漏极36连接时出现断线风险。
另外,由于不需要制作现有技术中的有机层和钝化层,因此可以简化工艺,节省成本,同时提高良品率。同时,栅极35、栅极线137、像素电极139采用同种材料在同一制成中制作而成,且该三者的表面在同一平面内,不仅可简化制作工艺,还可使显示面板100具有均一的盒厚,获得良好的显示效果。
请同时参阅图6、图7、图8,其分别为图1所示的阵列基板的第二较佳实施方式的局部示意图、阵列基板沿C-C方向的一较佳实施方式截面示意图。阵列基板330包括第二透明衬底331、形成于第二透明衬底331上的多个收容空间430、多个薄膜晶体管333、多条数据线335、多条栅极线337、绝缘层336、多个像素电极339。第二透明衬底331具有第二表面420和形成多个收容空间430的多个第三表面440,且多个第三表面440均与第二表面420邻接。多个收容空间430呈阵列分布,多个第三表面440亦呈阵列分布。多条栅极线337之间相互平行,且任意两栅极线337之间的间距相同;多条数据线335之间相互平行,且任意两数据线335之间的间距相同。多条栅极线337分别与多条数据线335相互交叉定义出多个第二间隔区域,并交叉处通过绝缘层336绝缘。多个第二间隔区域分别与多个第一间隔区域一一对应,多条数据线335和多条栅极线337分别与黑色矩阵113对应,其在第二表面420上的投影被黑色矩阵113在第二表面420上的投影所覆盖。多个薄膜晶体管333设置于数据线335与栅极线337相交叉处,并分别与数据线335和栅极线337连接。多个像素电极339分别形成于所述多个第二间隔区域内,且每一像素电极339与一薄膜晶体管333电性连接。每一数据线335在栅极线337延伸方向的宽度等于每一栅极线337在数据线335延伸方向上的跨度,在垂直于第二表面420的方向上,数据线335与栅极线337具有相同的厚度。
多个薄膜晶体管333呈阵列分布于第三表面440上,其包括栅极41、栅极绝缘层42、有源层43、源极45、漏极46。位于同一列的多个薄膜晶体管333的源极45均连接至同一数据线335,位于同一行的多个漏极45均连接至同一栅极线337,且数据线335与多个源极45、以及与多个源极45分别对应的多个漏极46均收容于收容空间430内。该收容空间430用于收容该数据线335的部分在垂直于第二表面420方向的深度小于等于用于收容该源极45和漏极46的部分在该方向上的深度。
源极45和漏极46沿平行于栅极线337的延伸方向间隔设置于第三表面440上,在数据线335延伸方向的跨度大于等于有源层43在该方向上的跨度,尤为优选地是,源极45、漏极46、有源层43及栅极41在数据线335延伸方向上具有相同的跨度,使源极45、漏极46与有源层43、栅极41具有最大的正对面积,有利于减小源极45和漏极46的导通电阻。在本实施方式中,源极45、漏极46及数据线335由同种导电材料如银、铝、氧化铟锡等在同一制程中形成;在其他实施方式中,也可由不同的导电材料在不同的工艺中形成。漏极46设置于收容空间430后,其远离源极45的一端延伸至第二表面420,其端面450与第二表面420位于同一平面内。
有源层43设置于源极45、漏极46以及第三表面440上,并完全覆盖源极45、漏极46的一部分,且其完全收容于所述收容空间430内,并其表面位于第二表面420所在的平面与第三表面440所在的平面之间。栅极绝缘层42设置于有源层43上,并完全覆盖有源层43。该栅极绝缘层42收容于收容空间430内,且其表面与第二表面420以及漏极46的端面450位于同一平面内。绝缘层336设置于数据线335之上,其表面与第二表面336位于同一平面内。栅极绝缘层42与绝缘层336由与第二透明衬底331具有相同或相似光学性能的绝缘材料在同一制程中一并形成,因此,可消除绝缘层336和栅极绝缘层42与第二衬底331之间的光学差异,获得良好的外观效果。
栅极41设置于该栅极绝缘层42上。像素电极339设置于第二表面420与绝缘层336之上,并限定于第二间隔区域内,其通过漏极46的端面450与漏极46电性连接。由于有绝缘层336的绝缘,像素电极339可与数据线335的部分重合,即像素电极339和数据线335的部分在第二表面420上的投影重合,因此,可以在不设置有机层的情况下,极大地提高像素的开口率。栅极45、栅极线337、像素电极339采用同种透明导电材料在同一制程中制作而成,在其他实施方式中,像素电极339采用透明导电材料制成,栅极45与栅极线337可以采用不透明导电材料制成。
在上述阵列基板330中,绝缘层336设置于数据线335之上,且其表面与第二表面420位于同一平面内,使设置于其上的栅极线337的一部分和像素电极339的一部分与设置于第二表面320上的栅极线337的另一部分和像素电极339的另一部分之间没有段差,因此,可以防止像素电极339出现断层、栅极线337出现断线,防止出现显示面板100出现显示缺陷,提高良品率。同时,由于漏极46具有一与第二表面420位于同一平面的端面450,并通过该端面450与像素电极339电性连接,可省去上述制作通孔250的步骤,简化制作工艺,提高良品率。
另外,由于不需要制作现有技术中的有机层和钝化层、以及用于实现像素电极和漏极连接的通孔,简化了制作工艺,节省成本,同时提高良品率。栅极45、栅极线337、像素电极339采用同种材料在同一制成中制作而成,且其表面在同一平面内,不仅可简化制作工艺,还可使显示面板100具有均一的盒厚,获得良好的显示效果。
请参阅图9,其为图3所示阵列基板的一较佳实施方式的制作方法流程图。阵列基板的制作方法包括如下步骤:
步骤S501:提供一具有第二表面的第二透明衬底,并在所述第二透明衬底上形成多个收容空间,且该多个收容空间呈阵列分布于第二透明衬底上,第二透明衬底还具有形成多个收容空间的第三表面,且该多个第三表面分别与第二表面邻接。形成多个收容空间的步骤进一步包括如下步骤:
在第二表面上涂布一第一光刻胶层;
利用一第一掩膜对第一光刻胶层进行曝光处理;
对曝光后的第一光刻胶层进行显影处理,得到与第一掩膜相同的图案;
利用刻蚀液在规定时间内对未覆盖第一光刻胶层的第二透明衬底进行刻蚀,得到多个收容空间,形成多个收容空间的第二透明衬底的表面为第二表面;
去掉第一光刻胶层中剩余的光刻胶。
在本实施方式中,多个所述收容空间具有相同的大小和相似的形状。
步骤S503:在每一收容空间内形成一数据线、与该数据线相连的多个源极、与该多个源极对应的多个漏极,该源极和与其对应的漏极沿平行于栅极线的方向设置于第三表面上。形成该数据线及多个源极、多个漏极的步骤进一步包括以下步骤:
在第二透明衬底的第三表面上形成一第一导电层;
在第一透明导电层上涂布一第二光刻胶层;
利用上述第二掩膜对第二光刻胶层进行曝光;
对曝光后的第二光刻胶层进行显影处理,得到与第二掩膜相同的图案;
利用刻蚀液刻蚀掉未覆盖第二光刻胶层的第一导电膜层部分;
去掉第二光刻胶层中剩余的部分光刻胶,形成数据线及多个源极、多个漏极。
在该实施方式中,该第一导电层采用导电材料银、铝、氧化铟锡等制成。
步骤S505:在第三表面、多个源极及多个漏极上形成有源层,该有源层覆盖该第三表面、多个源极及多个漏极。形成该有源层的步骤进一步包括以下步骤:
在第三表面、多个源极、多个漏极上形成一半导体层;
在该半导体层上涂布一第三光刻胶层;
利用一第三掩膜对第三光刻胶层进行曝光;
对曝光后的第三光刻胶层进行显影处理,得到与第三掩膜相同的图案;
利用刻蚀液刻蚀掉未覆盖第三光刻胶层的半导体层部分;
去掉第三光刻胶层中剩余的部分光刻胶,形成有源层。
步骤S507:在有源层上形成栅极绝缘层,在数据线上形成绝缘层。形成该栅极绝缘层和绝缘层的步骤进一步包括以下步骤:
在数据线、有源层、第二表面形成一第一绝缘层;
在该第一绝缘层上涂布一第四光刻胶层;
利用上述第一掩膜对第四光刻胶层进行曝光;
对曝光后的第四光刻胶层进行显影处理,得到与第一掩膜相同的图案;
利用刻蚀液刻蚀掉未覆盖第四光刻胶层的第一绝缘层部分;
去掉第四光刻胶层中剩余的部分光刻胶,形成绝缘层和栅极绝缘层。
步骤S509:在栅极绝缘层、有源层上形成通孔,该通孔与所述漏极远离所述源极的一端对应。形成该通孔的步骤进一步包括以下步骤:
在栅极绝缘层、绝缘层、第二表面上形成涂布一第五光刻胶层;
利用一第五掩膜对该第五光刻胶层进行曝光;
对曝光后的第五光刻胶层进行显影处理,得到与第五掩膜相同的图案;
利用刻蚀液刻蚀掉未覆盖第五光刻胶层的第一绝缘层部分;
去掉第五光刻胶层中剩余的部分光刻胶,形成所述通孔。
步骤S511:在栅极绝缘层上形成栅极,同时在绝缘层上和第二表面上形成像素电极和栅极线。形成像素电极、栅极、栅极线的步骤进一步包括以下步骤:
在栅极绝缘层、绝缘层、第二表面上形成一第二导电层;
在第二导电层上涂布一第六光刻胶层;
利用一第六掩膜对第六光刻胶层进行曝光;
对曝光后的第六光刻胶层进行显影处理,得到与第六掩膜相同的图案;
利用刻蚀液刻蚀掉未覆盖第六光刻胶层的第二导电层部分;
去掉第六光刻胶层中剩余的部分光刻胶,形成多条栅极线、多个栅极及多个像素电极。
在本实施方式中,第二导电层由透明导电材料制成,如氧化铟锡。
上述阵列基板的制作方法中,由于有源层制作于数据线上、绝缘层下,并不影响阵列基板的性能,因此,在制作过程中,可以利用所述绝缘层和栅极绝缘层为掩膜,来制作有源层,即在上述步骤505和步骤507中,可以仅仅需要一次涂布光刻胶和一次曝光,节省一次曝光工艺和一次涂胶工艺,达到简化工艺,节省成本的目的。另外,所述通孔与可在制作所述有源层、栅极绝缘层的过程中一并制成,不用通过单独工艺制作该通孔,因此,可以进一步节省工艺。
请参阅图10,其为图6所示阵列基板的一较佳实施方式的制作方法流程图。阵列基板的制作方法包括如下步骤:
步骤S601:提供一具有第二表面的第二透明衬底,并在所述第二透明衬底上形成多个收容空间,且该多个收容空间呈阵列分布于第二透明衬底上,第二透明衬底还具有形成多个收容空间的第三表面,且该多个第三表面分别与第二表面邻接。形成多个收容空间的步骤进一步包括如下步骤:
在第二表面上涂布一第一光刻胶层;
利用一第一掩膜对第一光刻胶层进行曝光处理;
对曝光后的第一光刻胶层进行显影处理,得到与第一掩膜相同的图案;
利用刻蚀液在规定时间内对未覆盖第一光刻胶层的第二透明衬底进行刻蚀,得到多个收容空间,形成多个收容空间的第二透明衬底的表面为第二表面;
去掉第一光刻胶层中剩余的光刻胶。
在本实施方式中,多个所述收容空间具有相同的大小和相似的形状。
步骤S603:在每一收容空间内形成一数据线、与该数据线相连的多个源极、与该多个源极对应的多个漏极,该源极和与其对应的漏极沿平行于栅极线的方向设置于第三表面上,该漏极远离源极的一端具有一端面,该端面与第二表面位于同一平面内。形成该数据线及多个源极、多个漏极的步骤进一步包括以下步骤:
在第二透明衬底的第三表面上形成一第一导电层;
在第一透明导电层上涂布一第二光刻胶层;
利用上述第二掩膜对第二光刻胶层进行曝光;
对曝光后的第二光刻胶层进行显影处理,得到与第二掩膜相同的图案;
利用刻蚀液刻蚀掉未覆盖第二光刻胶层的第一导电膜层部分;
去掉第二光刻胶层中剩余的部分光刻胶,形成数据线及多个源极、多个漏极。
在该实施方式中,该第一导电层采用导电材料银、铝、氧化铟锡等制成。
步骤S605:在第三表面、多个源极及多个漏极上形成有源层。该有源层覆盖该第三表面、多个源极及多个漏极。形成该有源层的步骤进一步包括以下步骤:
在第三表面、多个源极、多个漏极上形成一半导体层;
在该半导体层上涂布一第三光刻胶层;
利用一第三掩膜对第三光刻胶层进行曝光;
对曝光后的第三光刻胶层进行显影处理,得到与第三掩膜相同的图案;
利用刻蚀液刻蚀掉未覆盖第三光刻胶层的半导体层部分;
去掉第三光刻胶层中剩余的部分光刻胶,形成有源层。
步骤S607:在有源层上形成栅极绝缘层,在数据线上形成绝缘层。形成该栅极绝缘层和绝缘层的步骤进一步包括以下步骤:
在数据线、有源层、第二表面形成一第一绝缘层;
在该第一绝缘层上涂布一第四光刻胶层;
利用上述第一掩膜对第四光刻胶层进行曝光;
对曝光后的第四光刻胶层进行显影处理,得到与第一掩膜相同的图案;
利用刻蚀液刻蚀掉未覆盖第四光刻胶层的第一绝缘层部分;
去掉第四光刻胶层中剩余的部分光刻胶,形成绝缘层和栅极绝缘层。
步骤S609:在栅极绝缘层上形成栅极,同时在绝缘层上和第二表面上形成像素电极和栅极线,该像素电极通过上述端面与漏极电性连接。形成像素电极、栅极、栅极线的步骤进一步包括以下步骤:
在栅极绝缘层、绝缘层、第二表面上形成一第二导电层;
在第二导电层上涂布一第六光刻胶层;
利用一第六掩膜对第六光刻胶层进行曝光;
对曝光后的第六光刻胶层进行显影处理,得到与第六掩膜相同的图案;
利用刻蚀液刻蚀掉未覆盖第六光刻胶层的第二导电层部分;
去掉第六光刻胶层中剩余的部分光刻胶,形成多条栅极线、多个栅极及多个像素电极。
在本实施方式中,第二导电层由透明导电材料制成,如氧化铟锡。
以上为本发明提供的阵列基板及其制作方法、使用该阵列基板的显示面板的较佳实施方式,并不能理解为对本发明权利保护范围的限制,本领域的技术人员应该知晓,在不脱离本发明构思的前提下,还可做多种改进或替换,所有的该等改进或替换都应该在本发明的权利保护范围内,即本发明的权利保护范围应以权利要求为准。
Claims (17)
1.一种阵列基板,包括具有形成多个收容空间的第三表面的第二透明衬底和形成于第二透明衬底上的多个薄膜晶体管、多条数据线;该薄膜晶体管包括源极和漏极,位于同一列的多个薄膜晶体管的源极与同一数据线相连,并与该多个薄膜晶体管的漏极一并收容于该收容空间内。
2.如权利要求1所述的阵列基板,其特征在于:所述薄膜晶体管还包括有源层、栅极绝缘层、栅极,该有源层设置于源极、漏极以及第三表面上,并至少覆盖源极、源极和漏极之间的第三表面、漏极的一部分;栅极绝缘层设置于有源层上,栅极设置栅极绝缘层上。
3.如权利要求2所述的阵列基板,其特征在于:所述阵列基板还包括多条栅极线、绝缘层,位于同一行的多个薄膜晶体管的栅极连接至同一条栅极线;该薄膜晶体管的源极和漏极沿平行于该栅极线的延伸方向间隔设置于第三表面上;该多条栅极线分别与多条数据线相互交叉定义出多个第二间隔区域,并在交叉处通过绝缘层绝缘开;绝缘层至少覆盖于该多条数据线上。
4.如权利要求3所述的阵列基板,其特征在于:所述第二透明衬底还具有第二表面,绝缘层和栅极绝缘层收容于收容空间内,绝缘层的表面和栅极绝缘层的表面均与第二表面在同一平面内。
5.如权利要求4所述的阵列基板,其特征在于:所述阵列基板还包括多个像素电极,像素电极形成于绝缘层和第二表面上,并覆盖第二间隔区域;栅极线设置于第二表面和绝缘层上。
6.如权利要求5所述的阵列基板,其特征在于:多个像素电极、多条栅极线、多个栅极由同种透明导电材料在同一制程中一并制成;绝缘层、栅极绝缘层采用与第二透明衬底具有相同或相似光学性能的材料在同一制程中一并制成;有源层和栅极绝缘层完全覆盖源极和漏极、以及位于源极和漏极之间的第三表面;栅极绝缘层和有源层上设置有通孔,该通孔与漏极远离源极的一端对应,其被经过与栅极线平行且与第二表面垂直的平面所截的图形为等腰梯形;该像素电极通过该通孔与漏极远离源极的一端电性连接。
7.如权利要求5所述的阵列基板,其特征在于:所述第二表面为一平整且光滑的平面,多个第三表面均与第二表面邻接;多个像素电极、多条栅极线、多个栅极由同种透明导电材料在同一制程中一并制成,其表面位于一与第二表面平行的平面内;绝缘层、栅极绝缘层采用与第二透明衬底具有相同或相似光学性能的材料在同一制程中一并制成;漏极的一端延伸至第二表面,其端面与第二表面位于同一平面上;多个像素电极通过该端面与漏极电性连接;像素电极在第二表面上的投影与数据线在第二表面上的投影具有部分重合;多条栅极线之间相互平行,且任意两条栅极线之间具有相同的间距;多条数据线之间相互平行,且任意两条数据线之间具有相同的间距。
8.一种使用如权利要求4至7中任意一种所述阵列基板的显示面板,其包括彩膜基板、阵列基板、功能层,彩膜基板与阵列基板相对设置,且两者之间具有一间隔,用于收容该功能层;彩膜基板包括具有第一表面的第一透明衬底、形成于第一表面上的黑色矩阵、彩色膜层、公共电极层,第一表面与第二表面平行间隔设置,黑色矩阵在第一表面上定义出多个第一间隔区域,多个第一间隔区域分别与多个第二间隔区域一一对应,彩色膜层形成于第一间隔区域所在的第一表面上,公共电极层覆盖于彩色膜层和黑色矩阵上。
9.一种阵列基板的制作方法,其包括下列步骤:
提供一具有形成多个收容空间的第三表面的第二透明衬底;
在该第三表面上形成多个薄膜晶体管的源极、漏极以及多条数据线,并使该多个薄膜晶体管的源极、漏极以及多条数据线收容于该收容空间内。
10.如权利要求9所述的阵列基板的制作方法,其特征在于:所述阵列基板的制作方法还包括以下步骤:
在第三表面、多个源极及多个漏极上形成有源层,并使该有源层至少覆盖该源极、源极和漏极之间的第三表面、以及该漏极的一部分;
在有源层上形成栅极绝缘层,并同时在数据线上形成绝缘层;
在栅极绝缘层上形成栅极,并同时在绝缘层上和第二表面上形成像素电极和栅极线。
11.如权利要求10所述的阵列基板的制作方法,其特征在于:该阵列基板的制作方法还包括以下步骤:
在该栅极绝缘层、有源层上设置通孔,并使该通孔与所述漏极远离所述源极的一端对应,该像素电极通过该通孔与漏极电性连接;该通孔被经过与栅极线平行且与第二表面垂直的平面所截的图形为等腰梯形。
12.如权利要求10所述的阵列基板的制作方法,其特征在于:形成多个收容空间的步骤进一步包括以下步骤:
在第二表面上涂布一第一光刻胶层;
利用一第一掩膜对第一光刻胶层进行曝光处理;
对曝光后的第一光刻胶层进行显影处理,得到与第一掩膜相同的图案;
利用刻蚀液在规定时间内对未覆盖第一光刻胶层的第二透明衬底进行刻蚀,得到多个收容空间,形成多个收容空间的第二透明衬底的表面为第二表面;
去掉第一光刻胶层中剩余的光刻胶。
13.如权利要求12所述的阵列基板的制作方法,其特征在于:形成该数据线及多个源极、多个漏极的步骤进一步包括以下步骤:
在第二透明衬底的第三表面上形成一第一导电层;
在第一透明导电层上涂布一第二光刻胶层;
利用上述第二掩膜对第二光刻胶层进行曝光;
对曝光后的第二光刻胶层进行显影处理,得到与第二掩膜相同的图案;
利用刻蚀液刻蚀掉未覆盖第二光刻胶层的第一导电膜层部分;
去掉第二光刻胶层中剩余的部分光刻胶,形成数据线及多个源极和漏极。
14.如权利要求13所述的阵列基板的制作方法,其特征在于:形成该有源层的步骤进一步包括以下步骤:
在第三表面、多个源极、多个漏极上形成一半导体层;
在该半导体层上涂布一第三光刻胶层;
利用一第三掩膜对第三光刻胶层进行曝光;
对曝光后的第三光刻胶层进行显影处理,得到与第三掩膜相同的图案;
利用刻蚀液刻蚀掉未覆盖第三光刻胶层的半导体层部分;
去掉第三光刻胶层中剩余的部分光刻胶,形成有源层。
15.如权利要求14所述的阵列基板的制作方法,其特征在于:形成该栅极绝缘层和绝缘层的步骤进一步包括以下步骤:
在数据线、有源层、第二表面形成一第一绝缘层;
在该第一绝缘层上涂布一第四光刻胶层;
利用上述第一掩膜对第四光刻胶层进行曝光;
对曝光后的第四光刻胶层进行显影处理,得到与第一掩膜相同的图案;
利用刻蚀液刻蚀掉未覆盖第四光刻胶层的第一绝缘层部分;
去掉第四光刻胶层中剩余的部分光刻胶,形成绝缘层和栅极绝缘层。
16.如权利要求15所述的阵列基板的制作方法,其特征在于:形成像素电极、栅极、栅极线的步骤进一步包括以下步骤:
在栅极绝缘层、绝缘层、第二表面上形成一第二导电层;
在第二导电层上涂布一第六光刻胶层;
利用一第六掩膜对第六光刻胶层进行曝光;
对曝光后的第六光刻胶层进行显影处理,得到与第六掩膜相同的图案;
利用刻蚀液刻蚀掉未覆盖第六光刻胶层的第二导电层部分;
去掉第六光刻胶层中剩余的部分光刻胶,形成多条栅极线、多个栅极及多个像素电极。
17.如权利要求12至16中任意一种所述阵列基板的制作方法,其特征在于:该漏极远离源极的一端延伸至第二表面,其具有一与第二表面位于同一平面内的端面;该像素电极通过上述端面与漏极电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110278601A CN102315214A (zh) | 2011-09-19 | 2011-09-19 | 阵列基板及其制作方法、使用该阵列基板的显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110278601A CN102315214A (zh) | 2011-09-19 | 2011-09-19 | 阵列基板及其制作方法、使用该阵列基板的显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102315214A true CN102315214A (zh) | 2012-01-11 |
Family
ID=45428218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110278601A Pending CN102315214A (zh) | 2011-09-19 | 2011-09-19 | 阵列基板及其制作方法、使用该阵列基板的显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102315214A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751276A (zh) * | 2012-06-01 | 2012-10-24 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
WO2018219084A1 (zh) * | 2017-05-27 | 2018-12-06 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板 |
CN110109299A (zh) * | 2019-04-09 | 2019-08-09 | 深圳市华星光电技术有限公司 | 一种显示面板的线路结构及其制造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1976084A (zh) * | 2005-11-29 | 2007-06-06 | Lg.菲利浦Lcd株式会社 | 有机半导体薄膜晶体管及其制造方法 |
US20080035919A1 (en) * | 2006-08-11 | 2008-02-14 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
CN101382695A (zh) * | 2007-09-07 | 2009-03-11 | 索尼株式会社 | 液晶显示设备 |
US7504663B2 (en) * | 2004-05-28 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with a floating gate electrode that includes a plurality of particles |
CN101944535A (zh) * | 2009-07-07 | 2011-01-12 | 乐金显示有限公司 | 用于液晶显示装置的阵列基板及其制造方法 |
CN101958339A (zh) * | 2009-07-15 | 2011-01-26 | 三星移动显示器株式会社 | 有机发光显示装置及其制造方法 |
CN102135691A (zh) * | 2010-09-17 | 2011-07-27 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
CN202210521U (zh) * | 2011-09-19 | 2012-05-02 | 深圳莱宝高科技股份有限公司 | 阵列基板及使用该阵列基板的显示面板 |
-
2011
- 2011-09-19 CN CN201110278601A patent/CN102315214A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7504663B2 (en) * | 2004-05-28 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with a floating gate electrode that includes a plurality of particles |
CN1976084A (zh) * | 2005-11-29 | 2007-06-06 | Lg.菲利浦Lcd株式会社 | 有机半导体薄膜晶体管及其制造方法 |
US20080035919A1 (en) * | 2006-08-11 | 2008-02-14 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
CN101382695A (zh) * | 2007-09-07 | 2009-03-11 | 索尼株式会社 | 液晶显示设备 |
CN101944535A (zh) * | 2009-07-07 | 2011-01-12 | 乐金显示有限公司 | 用于液晶显示装置的阵列基板及其制造方法 |
CN101958339A (zh) * | 2009-07-15 | 2011-01-26 | 三星移动显示器株式会社 | 有机发光显示装置及其制造方法 |
CN102135691A (zh) * | 2010-09-17 | 2011-07-27 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
CN202210521U (zh) * | 2011-09-19 | 2012-05-02 | 深圳莱宝高科技股份有限公司 | 阵列基板及使用该阵列基板的显示面板 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751276A (zh) * | 2012-06-01 | 2012-10-24 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
CN102751276B (zh) * | 2012-06-01 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
WO2018219084A1 (zh) * | 2017-05-27 | 2018-12-06 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板 |
US11177287B2 (en) | 2017-05-27 | 2021-11-16 | Fuzhou Boe Optoelectronics Technology Co., Ltd. | Thin film transistor, fabrication method therefor, and array substrate |
CN110109299A (zh) * | 2019-04-09 | 2019-08-09 | 深圳市华星光电技术有限公司 | 一种显示面板的线路结构及其制造方法 |
CN110109299B (zh) * | 2019-04-09 | 2020-11-10 | 深圳市华星光电技术有限公司 | 一种显示面板的线路结构及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102403311B (zh) | 阵列基板及其制造方法和液晶显示器 | |
CN102315165B (zh) | 边缘电场型液晶显示器阵列基板及其制造方法 | |
CN107340623B (zh) | 阵列基板、显示面板及显示装置 | |
CN104049430B (zh) | 一种阵列基板、显示装置及其制造方法 | |
CN104007574B (zh) | 一种阵列基板、显示装置及其制造方法 | |
CN104808408B (zh) | 一种coa基板、显示装置以及coa基板的制作方法 | |
CN104392990B (zh) | 一种阵列基板及显示装置 | |
CN103474433A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
CN101013709A (zh) | 一种tft阵列结构及其制作方法 | |
CN103681514B (zh) | 阵列基板及其制作方法、显示装置 | |
CN108446053B (zh) | 阵列基板及其制造方法、显示装置 | |
CN113224084A (zh) | 显示基板及其制作方法、显示面板、以及柔性显示装置 | |
CN104698699A (zh) | 阵列基板、显示面板、显示装置及其驱动方法 | |
CN104678671B (zh) | 显示基板及其制造方法和显示装置 | |
CN100590854C (zh) | 像素结构及其制造方法 | |
WO2014176876A1 (zh) | 显示面板及其制作方法、液晶显示器 | |
CN104916649A (zh) | 阵列基板及其制造方法 | |
CN102315214A (zh) | 阵列基板及其制作方法、使用该阵列基板的显示面板 | |
CN104733477A (zh) | 阵列基板及其制作方法、显示面板、显示装置 | |
WO2017206697A1 (zh) | 一种阵列基板、显示面板及显示装置 | |
CN103941448B (zh) | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 | |
CN104112710B (zh) | 阵列基板的制作方法、阵列基板及液晶显示装置 | |
CN102306652B (zh) | 一种阵列基板及其制作方法、使用该阵列基板的显示面板 | |
CN202307893U (zh) | 一种阵列基板及使用该阵列基板的显示面板 | |
CN102142396B (zh) | 一种边缘电场型液晶显示器阵列基板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120111 |