CN202307893U - 一种阵列基板及使用该阵列基板的显示面板 - Google Patents
一种阵列基板及使用该阵列基板的显示面板 Download PDFInfo
- Publication number
- CN202307893U CN202307893U CN 201120351713 CN201120351713U CN202307893U CN 202307893 U CN202307893 U CN 202307893U CN 201120351713 CN201120351713 CN 201120351713 CN 201120351713 U CN201120351713 U CN 201120351713U CN 202307893 U CN202307893 U CN 202307893U
- Authority
- CN
- China
- Prior art keywords
- array base
- base palte
- insulating barrier
- drain electrode
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本实用新型涉及平板显示技术领域,尤其涉及一种阵列基板,其包括具有形成多个收容空间的第三表面的第二透明衬底和形成于第二透明衬底上的多个薄膜晶体管、多条栅极线;该薄膜晶体管包括栅极,位于同一行的多个薄膜晶体管的栅极与同一栅极线相连,并一同收容于该收容空间内。此外,本实用新型还提供一种使用该阵列基板的显示面板。
Description
技术领域
本实用新型涉及平板显示技术领域,尤其涉及一种阵列基板及使用该阵列基板的显示面板。
背景技术
液晶显示器由于其具有功耗低、体积小等优点,目前已广泛取代CRT显示器,成为当今主流显示器。
众所周知,液晶显示器主要包括彩膜基板、液晶层、阵列基板。彩膜基板与阵列基板相对设置,液晶层设置于彩膜基板与阵列基板之间。阵列基板中包括多个包括玻璃基板、栅极线、数据线、薄膜晶体管结构、栅极绝缘层、钝化层、有机层、像素电极层等。所述液晶显示器的制作过程如下:先于玻璃基板上制作栅极线及薄膜晶体管的栅极,在栅极线和栅极上制作栅极绝缘层,在栅极和栅极绝缘层上制作有源层,然后在有源层上制作薄膜晶体管的源极、漏极以及数据线,再制作钝化层和有机层,最后制作所述电极层,该电极层通过设置于钝化层和有机层中的通孔与薄膜晶体管的漏极电性连接。
上述液晶显示器中,薄膜晶体管的源极和漏极设置于有源层上,源极的一端连接数据线、漏极的一端连接像素电极,而该有源层又设置于栅极上,因此,薄膜晶体管的源极和漏极中,连接数据线和像素电极的部分与设置于有源层上的部分之间具有较大的段差,即所述薄膜晶体管形成一个“岛”结构。因此,设置于有源层上的部分源极与设置于栅极绝缘层上用于与数据线相连的部分源极之间很容易出现断线风险,同理,设置于有源层上的部分漏极与设置于栅极绝缘层上用于与电极层相连的部分漏极之间也很容易出现断线风险,造成单个像素的功能缺失,使所述液晶显示器出现“黑点”。
同时,数据线和栅极线在所述玻璃基板上多处交叉,在交叉点处,栅极线 位于数据线下,栅极线与数据线通过栅极绝缘层绝缘开。设置于栅极和栅极绝缘层上的部分数据线与仅设置于栅极绝缘层上的部分数据线之间也具有段差,该段差的存在,也很容易造成数据线出现断线风险,使单一数据线出现功能缺失,造成所述液晶显示器出现“暗线”。
另外,液晶显示器中,需要设置有机层,以防止电极层与数据线或栅极线发生短接,该有机层是在制作完所述钝化层之后,通过额外的工艺制作完成,其工艺繁琐,生产成本高。
实用新型内容
有鉴于此,有必要提供一种可有效减少断线、简化制作工艺、降低生产成本、提高开口率及提升良品率的阵列基板。
另外,还有必要提供一种使用上述阵列基板的显示面板。
一种阵列基板包括具有形成多个收容空间的第三表面的第二透明衬底和形成于第二透明衬底上的多个薄膜晶体管、多条栅极线;该薄膜晶体管包括栅极,位于同一行的多个薄膜晶体管的栅极与同一栅极线相连,并一同收容于该收容空间内。
本实用新型提供的阵列基板中,薄膜晶体管还包括栅极绝缘层、有源层、源极、漏极,栅极绝缘层覆盖于该栅极上,有源层设置于栅极绝缘层上,源极和漏极沿平行于栅极线的延伸方向间隔设置于有源层上。
本实用新型提供的阵列基板中,阵列基板还包括多条数据线、绝缘层,位于同一列的多个薄膜晶体管的源极连接至同一条数据线;该多条栅极线分别与多条数据线相互交叉定义出多个第二间隔区域,并在交叉处通过绝缘层绝缘开;绝缘层至少覆盖于该多条栅极线上。
本实用新型提供的阵列基板中,第二透明衬底还具有第二表面,所述绝缘层和栅极绝缘层均收容于所述收容空间内,且其表面与第二表面位于同一平面内。
本实用新型提供的阵列基板中,第二透明衬底还具有第二表面,多条栅极线和多个薄膜晶体管的栅极收容于收容空间,其表面与第二表面形成一共同的 平面;绝缘层形成于第二表面和栅极线上,且其与栅极绝缘层的表面与第二表面平行。
本实用新型提供的阵列基板中,源极和漏极的一部分均设置于所述绝缘层上,所述阵列基板还包括钝化层,所述钝化层设置于多个薄膜晶体管、绝缘层、多条数据线之上,并完全覆盖所述多个薄膜晶体管、绝缘层、多条数据线,该钝化层采用与第二透明衬底具有相同或相似的光学性能的材料制成;该钝化层上设有多个通孔,所述通孔与所述绝缘层上的漏极的一部分对应,并至少露出所述漏极的一部分,多个所述像素电极设置于钝化层之上,并通过所述通孔与所述漏极的一部分电性连接。
本实用新型提供的阵列基板中,第二透明衬底还具有第二表面,绝缘层收容于收容空间内,有源层与栅极绝缘层一同收容于收容空间内,且绝缘层和有源层的表面与第二表面形成一共同的平面;多个像素电极、多条数据线、源极的一部分、漏极的一部分设置于第二表面上。
本实用新型提供的阵列基板中,像素电极、多条数据线、源极、漏极由同种透明导电材料在同一制程中制作而成;所述栅极、栅极绝缘层、有源层在所述第二表面上的投影重合,绝缘层与栅极绝缘层采用与第二透明衬底具有相同或相似光学性能的材料在同一制程中制作而成;多条栅极线之间相互平行,任意两栅极线之间具有相同的间距;多条数据线之间相互平行,任意两条数据线之间的间距相同。
一种使用上述阵列基板的显示面板包括彩膜基板、阵列基板、功能层,彩膜基板与阵列基板相对设置,且两者之间具有一间隔,用于收容功能层,彩膜基板包括具有第一表面的第一透明衬底、形成于第一表面上的黑色矩阵、彩色膜层、公共电极层,第一表面与阵列基板的第二表面平行间隔设置,黑色矩阵在第一表面上定义出多个第一间隔区域,多个第一间隔区域分别与阵列基板中的多个第二间隔区域对应,彩色膜层形成于第一间隔区域所在的第一表面上,公共电极层覆盖于彩色膜层和黑色矩阵上。
本实用新型提供的阵列基板及使用该阵列基板的显示面板中,源极和漏极位于绝缘层和有源层上的两个部分之间的段差仅为有源层在垂直于第二表面 方向上的厚度,其将远远小于现有技术中源极和漏极位于栅极、栅极绝缘层、有源层之上的两个部分之间的段差,现有技术中,该段差包括栅极、栅极绝缘层、有源层在垂直于第二表面方向上的厚度之和,因此,可以有效防止源极或漏极出现断线风险,提升阵列基板或显示面板的良品率。同时,数据线设置于绝缘层之上,由于栅极线收容于收容空间内,使位于数据线与栅极线交叉处的数据线部分与位于其他位置处的数据线部分之间不存在段差,因此,可有效防止数据线发生断线的缺陷,进一步提高产品的良率。
附图说明
下面将结合附图及实施例对本实用新型作进一步说明,附图中:
图1为本实用新型提供的一较佳实施方式的显示面板的示意图。
图2为图1所示显示面板的彩膜基板的示意图。
图3为图1所示显示面板中阵列基板的第一较佳实施方式的局部示意图。
图4为图3所示阵列基板沿A-A方向的一较佳实施方式截面示意图。
图5为图3所示阵列基板沿B-B方向的一较佳实施方式截面示意图。
图6为图1所示显示面板中阵列基板的第二较佳实施方式的局部示意图。
图7为图6所示阵列基板沿C-C方向的一较佳实施方式截面示意图。
图8为图6所示阵列基板沿D-D方向的一较佳实施方式截面示意图。
具体实施方式
为说明本实用新型提供的阵列基板及其制作方法、使用该阵列基板的显示面板,以下结合说明书附图进行详细阐述。
请参阅图1,其为本实用新型提供的一较佳实施方式的显示面板的示意图及其截面示意图。显示面板100包括彩膜基板110、功能层120、阵列基板130。所述彩膜基板110与阵列基板130相对设置,且彩膜基板110与阵列基板130之间具有一间隔,用于收容该功能层120。在本实施方式中,所述功能层120为液晶层。所述彩膜基板110包括具有第一表面210的第一透明衬底111,所述阵列基板130包括具有第二表面220的第二透明衬底131。第一透明衬底111 的第一表面210与第二透明衬底131的第二表面220正对且间隔平行设置。在本实施方式中,所述第一表面210和第二表面220均为平整且光滑的平面。在其他实施方式中,所述第一表面210和第二表面220还可以是曲面,但从第一表面210上的任意一点到第二表面220的距离均相同。
请参阅图2,其为图1所示的显示面板的彩膜基板110的示意图。所述彩膜基板110还包括形成于第一透明衬底111的第一表面210上的黑色矩阵113、彩色膜层115、公共电极层117。该黑色矩阵113在第一透明衬底111的第一表面210上定义出多个第一间隔区域。彩色膜层115形成于该第一间隔区域内,并覆盖第一间隔区域。公共电极层117设置于黑色矩阵113和彩色膜层115之上,并完全覆盖黑色矩阵113和彩色膜层115。
请同时参阅图3、图4、图5,其为图1所示显示面板的阵列基板的第一较佳实施方式的局部示意图、所述阵列基板沿A-A和B-B方向的一较佳实施方式截面示意图。阵列基板130还包括形成于第二透明衬底131上的多个收容空间230、多个薄膜晶体管133、多条数据线135、绝缘层136、多条栅极线137、钝化层138、多个像素电极139。第二透明衬底131还具有形成多个收容空间230的多个第三表面240,且该多个第三表面240均与第二表面220邻接。多条栅极线137之间相互平行,且任意两栅极线137之间的间距相同;多条数据线135之间相互平行,且任意两数据线135之间的间距相同。多条栅极线137分别与多条数据线135相互交叉,定义出多个第二间隔区域,并在交叉处通过绝缘层136进行绝缘。每一数据线135在栅极线137延伸方向的宽度等于每一栅极线137在数据线135延伸方向上的跨度,在垂直于第二表面220的方向上,数据线135与栅极线137具有相同的厚度。多个第二间隔区域与多个第一间隔区域一一对应,多条数据线135和多条栅极线137分别与黑色矩阵113对应,其在第二表面220上的投影被黑色矩阵113在第二表面220上的投影所覆盖。多个薄膜晶体管133设置于数据线135与栅极线137相交叉处,并分别与数据线135和栅极线137连接。钝化层138覆盖于数据线135、绝缘层136、栅极线137及薄膜晶体管133之上,多个像素电极139设置于钝化层138之上,并每一像素电极139与一薄膜晶体管133电性连接。
多个薄膜晶体管133呈阵列分布于第二表面220和第三表面240上,其包括栅极31、栅极绝缘层32、有源层33、源极35、漏极36。位于同一行的多个薄膜晶体管133的栅极31均连接至同一栅极线137,并一同收容于一收容空间230内。在本实施方式中,收容空间230亦呈阵列分布,多个栅极31和与其相连的栅极线137收容于收容空间230后,栅极31和栅极线137的表面与第二表面220形成一共同的平面。栅极31与栅极线137采用同种导电材料如银、铝、氧化铟锡等在同一制程中制作而成。栅极31在数据线135延伸方向上的跨度大于栅极线137在该方向上的跨度,且栅极31与栅极线137在垂直于第二表面220方向上具有相同的厚度。栅极绝缘层32覆盖于栅极31上,绝缘层136设置于第二表面220上。在本实施方式中,栅极绝缘层32与绝缘层136由与第二透明衬底131具有相同或相似光学性能的绝缘材料在同一制程中一并形成,且其表面与第二表面220平行。有源层33设置于栅极绝缘层32上,其在数据线135延伸方向的跨度小于其沿栅极线137延伸方向的跨度,其在数据线135和栅极线137的延伸方向上的跨度均大于等于栅极31在该方向上的跨度。
所述源极35及漏极36沿平行于栅极线137的方向间隔设置,源极35的一部分设置于有源层33上,另一部分设置于绝缘层136上且与设置于绝缘层136上的数据线135电性相连。漏极36的一部分设置于有源层33上,另一部分设置于绝缘层136上且与像素电极电性相连,设置于有源层33上的源极35的一部分和漏极36的一部分之间间隔一段距离,并保证两者之间不会有电性连接。源极35和漏极36在数据线135延伸方向的跨度大于等于有源层33在该方向上的跨度,尤为优选地是,源极35、漏极36、有源层33及栅极31在数据线135延伸方向上具有相同的跨度,使源极35、漏极36与有源层33、栅极31具有最大的正对面积,有利于减小源极35和漏极36的导通电阻。在本实施方式中,源极35、漏极36及数据线135由同种导电材料如银、铝、氧化铟锡等在同一制程中形成;或者,数据线135也可以采用与源极35、漏极36不同的导电材料在不同的工艺中形成。
设置于有源层33上的源极35的一部分与设置于绝缘层136上的源极35 的另一部分之间具有一段差,源极35在该段差形成位置通过圆弧过渡,且该段差小于源极35在垂直于第二表面220的方向上的厚度。设置于有源层33上的漏极36的一部分与设置于绝缘层136上的漏极36的另一部分之间具有一段差,漏极36在该段差形成位置通过圆弧过渡,且该段差小于漏极36在垂直于第二表面220的方向上的厚度。基于此,源极35和漏极36位于绝缘层136和有源层33上的两个部分之间的段差仅为有源层33在垂直于第二表面220方向上的厚度,其将远远小于现有技术中源极和漏极位于栅极、栅极绝缘层、有源层之上的两个部分之间的段差,现有技术中,该段差包括栅极、栅极绝缘层、有源层在垂直于第二表面方向上的厚度之和。因此,本实用新型提供的显示面板100和阵列基板130可以大大降低源极35和漏极36中的段差,有效防止源极35或漏极36出现断线风险,提升显示面板100的良品率。
同时,数据线135设置于绝缘层136之上,由于栅极线137收容于收容空间230内,使位于数据线135与栅极线137交叉处的数据线135部分与位于其他位置处的数据线135部分之间不存在段差,因此,可有效防止数据线135发生断线的缺陷,提高显示面板100的良品率。
在其他实施方式中,有源层33在数据线135延伸方向的两端分别具有一斜面,且该斜面使设置于其上的源极35和漏极36可以平缓过渡,进一步防止源极35和漏极36出现断线风险,并进一步提高显示面板100的良品率。
钝化层138设置于源极35、漏极36、数据线135及绝缘层136之上,并完全覆盖源极35、漏极36、数据线135及绝缘层136,其表面平行于第二表面220。钝化层138采用与第二透明衬底131具有相同或相似光学性能的材料制作而成,其上设有多个通孔250。该通孔250与设置于绝缘层136上的漏极36的位置相对,并至少露出漏极36的一部分,其沿垂直于第二表面220的方向上呈喇叭状,且该喇叭的开口在钝化层138上远离第二表面220的一侧。在其他实施方式中,该通孔250还可以是其他形状,如截面为矩形的圆柱孔。
多个像素电极139呈阵列地设置于钝化层138之上,并每一像素电极139被限定在数据线135与栅极线137定义出的一第二间隔区域内,其由透明导电材料制成。每一像素电极139通过通孔250与位于绝缘层136上的部分漏极 36电性连接。由于有绝缘层136和钝化层138绝缘,像素电极139可与栅极线137的部分重合,即像素电极139和栅极线137的部分在第二表面220上的投影重合,因此,可在不设置有机层的情况下,极大地提高像素的开口率。由于钝化层138的表面为一平整且光滑的平面,像素电极139形成于钝化层138后,其表面亦整体呈一平整的表面,因此,使设置于彩膜基板110和阵列基板130之间的功能层130具有统一的厚度,有效提升显示面板100的显示效果。
请同时参阅图6、图7、图8,其分别为图1所示的阵列基板的第二较佳实施方式的局部示意图、所述阵列基板沿C-C和D-D方向的一较佳实施方式截面示意图。阵列基板330包括第二透明衬底331、形成于第二透明衬底331上的多个收容空间430、多个薄膜晶体管333、多条数据线335、多条栅极线337、绝缘层336、多个像素电极339。第二透明衬底331具有第二表面420和形成多个收容空间430的多个第三表面440,且多个第三表面440均与第二表面420邻接。多条栅极线337之间相互平行,且任意两栅极线337之间的间距相同;多条数据线335之间相互平行,且任意两数据线335之间的间距相同。多条栅极线337分别与多条数据线335相互交叉定义出多个第二间隔区域,在多条栅极线337与多条数据线335相交叉处通过绝缘层336绝缘。多个第二间隔区域分别与多个第一间隔区域一一对应,多条数据线335和多条栅极线337分别与黑色矩阵113对应,其在第二表面420上的投影被黑色矩阵113在第二表面420上的投影所覆盖。多个薄膜晶体管333设置于数据线335与栅极线337相交叉处,并分别与数据线335和栅极线337连接。多个像素电极339分别形成于所述多个第二间隔区域内,且每一像素电极339与一薄膜晶体管333电性连接。每一数据线335在栅极线337延伸方向的宽度等于每一栅极线337在数据线335延伸方向上的跨度,在垂直于第二表面420的方向上,数据线335与栅极线337具有相同的厚度。
多个薄膜晶体管133呈阵列分布于第二透明衬底331的第二表面420和第三表面440上,其包括栅极41、栅极绝缘层42、有源层43、源极45、漏极46。位于同一行的多个薄膜晶体管333的栅极41均连接至同一栅极线337,并一同收容于一收容空间430。栅极41与栅极线337采用同种导电材料如银、 铝、氧化铟锡等在同一制程中制作而成。栅极41在数据线335延伸方向上的跨度大于栅极线337在该方向上的跨度,且栅极41与栅极线337在垂直于第二表面420方向上具有相同的厚度。栅极绝缘层42覆盖于栅极41之上,且该栅极绝缘层42也收容于收容空间430;绝缘层336设置于栅极线337之上,其表面与第二表面420形成共同的平面。在垂直于第二表面420的方向上,栅极绝缘层42的厚度小于绝缘层336的厚度。栅极绝缘层42和绝缘层336采用与第二透明衬底331具有相同或相似的光学性能的材料在同一制程中制成。有源层43设置于栅极绝缘层42上,其亦收容于所述收容空间430内,且其表面与第二表面420形成一共同的平面。有源层43与栅极绝缘层42及栅极41在平行于第二表面420的平面上具有相同的投影面积,且三者的投影重合。
源极45及漏极46沿平行于栅极线337的方向间隔设置,源极45的一部分设置于有源层43上,另一部分设置于第二表面420上,并与数据线335电性相连;漏极46的一部分设置于有源层43上,另一部分设置于第二表面420上,并与像素电极339电性相连。源极45和漏极46在数据线335延伸方向的跨度大于等于有源层43在该方向上的跨度,尤为优选地是,源极45、漏极46、有源层43及栅极41在数据线335延伸方向上具有相同的跨度,使源极45、漏极46与有源层43、栅极41具有最大的正对面积,有利于减小源极45和漏极46的导通电阻。源极45、漏极46、数据线336、像素电极339由同种透明导电材料如氧化铟锡在同一制程中形成;或者,像素电极339采用透明导电材料制成,而源极45、漏极46及数据线335采用不透明的导电材料如银、铝等制成。由于栅极41、栅极绝缘层42、有源层43均收容于收容空间430,因此,可以使用同一个掩模来制作栅极41、栅极绝缘层42、有源层43,进而减少掩膜的数量,降低生产成本。同时,像素电极339、数据线335、源极45、漏极46可由同种透明导电材料在同一制程中制作而成,因此,可以减少多道工艺,简化生产工艺,节省生产成本。
阵列基板330中,所述第二透明衬底331的第二表面420上仅不重迭地设置了像素电极339、数据线335、源极45的一部分、漏极46的一部分,因此,其不易产生断线风险。第二透明衬底331的第二表面420上减少了现有技术中 阵列基板结构中的绝缘层、钝化层,本实用新型提供的阵列基板330具有更高的透过率。绝缘层336覆盖栅极线337后与第二表面420形成共同的平面,有源层43形成后与第二表面420形成共同的平面,使像素电极339、数据线335、源极45、漏极46的表面基本在同一平面上,在减少制作现有技术中的平坦层(或叫有机层)的基础上,使显示面板100具有单一的盒厚。更进一步地,由于漏极46与像素电极339直接电性相连,因此,不需要通过现有技术中设置于钝化层中的通孔与像素电极339相连,进一步简化制作工艺,节省成本。
以上为本实用新型提供的阵列基板及使用该阵列基板的显示面板的较佳实施方式,并不能理解为对本实用新型权利保护范围的限制,本领域的技术人员应该知晓,在不脱离本实用新型构思的前提下,还可做多种改进或替换,所有的该等改进或替换都应该在本实用新型的权利保护范围内,即本实用新型的权利保护范围应以权利要求为准。
Claims (9)
1.一种阵列基板,其特征在于:包括具有形成多个收容空间的第三表面的第二透明衬底和形成于第二透明衬底上的多个薄膜晶体管、多条栅极线;该薄膜晶体管包括栅极,位于同一行的多个薄膜晶体管的栅极与同一栅极线相连,并一同收容于该收容空间内。
2.如权利要求1所述的阵列基板,其特征在于:该薄膜晶体管还包括栅极绝缘层、有源层、源极、漏极,栅极绝缘层覆盖于该栅极上,有源层设置于栅极绝缘层上,源极和漏极沿平行于栅极线的延伸方向间隔设置于有源层上。
3.如权利要求2所述的阵列基板,其特征在于:所述阵列基板还包括多条数据线、绝缘层,位于同一列的多个薄膜晶体管的源极连接至同一条数据线;该多条栅极线分别与多条数据线相互交叉定义出多个第二间隔区域,并在交叉处通过绝缘层绝缘开;绝缘层至少覆盖于该多条栅极线上。
4.如权利要求3所述的阵列基板,其特征在于:第二透明衬底还具有第二表面,所述绝缘层和栅极绝缘层均收容于所述收容空间内,且其表面与第二表面位于同一平面内。
5.如权利要求3所述的阵列基板,其特征在于:第二透明衬底还具有第二表面,多条栅极线和多个薄膜晶体管的栅极收容于收容空间,其表面与第二表面形成一共同的平面;绝缘层形成于第二表面和栅极线上,且其与栅极绝缘层的表面与第二表面平行。
6.如权利要求5所述的阵列基板,其特征在于:所述源极和漏极的一部分均设置于所述绝缘层上,所述阵列基板还包括钝化层,所述钝化层设置于多个薄膜晶体管、绝缘层、多条数据线之上,并完全覆盖所述多个薄膜晶体管、绝缘层、多条数据线,该钝化层采用与第二透明衬底具有相同或相似的光学性能的材料制成;该钝化层上设有多个通孔,所述通孔与所述绝缘层上的漏极的一部分对应,并至少露出所述漏极的一部分,多个所述像素电极设置于钝化层之上,并通过所述通孔与所述漏极的一部分电性连接。
7.如权利要求3所述的阵列基板,其特征在于:第二透明衬底还具有第 二表面,绝缘层收容于收容空间内,有源层与栅极绝缘层一同收容于收容空间内,且绝缘层和有源层的表面与第二表面形成一共同的平面;多个像素电极、多条数据线、源极的一部分、漏极的一部分设置于第二表面上。
8.如权利要求6至7中任意一中所述的阵列基板,其特征在于:所述像素电极、多条数据线、源极、漏极由同种透明导电材料在同一制程中制作而成;所述栅极、栅极绝缘层、有源层在所述第二表面上的投影重合,绝缘层与栅极绝缘层采用与第二透明衬底具有相同或相似光学性能的材料在同一制程中制作而成;多条栅极线之间相互平行,任意两栅极线之间具有相同的间距;多条数据线之间相互平行,任意两条数据线之间的间距相同。
9.一种使用如权利要求4至7中任意一种阵列基板的显示面板,其特征在于:包括彩膜基板、阵列基板、功能层,彩膜基板与阵列基板相对设置,且两者之间具有一间隔,用于收容功能层,彩膜基板包括具有第一表面的第一透明衬底、形成于第一表面上的黑色矩阵、彩色膜层、公共电极层,第一表面与阵列基板的第二表面平行间隔设置,黑色矩阵在第一表面上定义出多个第一间隔区域,多个第一间隔区域分别与阵列基板中的多个第二间隔区域对应,彩色膜层形成于第一间隔区域所在的第一表面上,公共电极层覆盖于彩色膜层和黑色矩阵上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201120351713 CN202307893U (zh) | 2011-09-19 | 2011-09-19 | 一种阵列基板及使用该阵列基板的显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201120351713 CN202307893U (zh) | 2011-09-19 | 2011-09-19 | 一种阵列基板及使用该阵列基板的显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202307893U true CN202307893U (zh) | 2012-07-04 |
Family
ID=46376733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201120351713 Expired - Fee Related CN202307893U (zh) | 2011-09-19 | 2011-09-19 | 一种阵列基板及使用该阵列基板的显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202307893U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108919575A (zh) * | 2018-07-16 | 2018-11-30 | 惠科股份有限公司 | 阵列基板、显示面板及其制造方法 |
CN109427287A (zh) * | 2017-08-29 | 2019-03-05 | 昆山国显光电有限公司 | 适用于高像素密度的像素驱动电路、像素结构和制作方法 |
-
2011
- 2011-09-19 CN CN 201120351713 patent/CN202307893U/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109427287A (zh) * | 2017-08-29 | 2019-03-05 | 昆山国显光电有限公司 | 适用于高像素密度的像素驱动电路、像素结构和制作方法 |
US10997911B2 (en) | 2017-08-29 | 2021-05-04 | Kunshan Go-Visionox Opto-Electronics Co., Ltd. | Pixel driving circuit, pixel structure and manufacturing method thereof |
CN108919575A (zh) * | 2018-07-16 | 2018-11-30 | 惠科股份有限公司 | 阵列基板、显示面板及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104483771B (zh) | 一种tft阵列基板、显示面板及显示装置 | |
CN102315165B (zh) | 边缘电场型液晶显示器阵列基板及其制造方法 | |
CN102403311B (zh) | 阵列基板及其制造方法和液晶显示器 | |
CN104597670B (zh) | 一种阵列基板及其制作方法及显示装置 | |
CN110082970A (zh) | 液晶显示面板及显示装置 | |
CN111965908B (zh) | 一种阵列基板和显示装置 | |
WO2016119344A1 (zh) | 阵列基板及其制造方法和显示面板 | |
CN105652541B (zh) | 阵列基板的制作方法及液晶显示面板 | |
CN104216183B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN103904086A (zh) | 一种薄膜晶体管阵列基板 | |
CN108428705A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
CN107145014A (zh) | 显示面板和显示面板的制造方法 | |
CN104460163B (zh) | 一种阵列基板及其制作方法及显示装置 | |
CN103681514B (zh) | 阵列基板及其制作方法、显示装置 | |
CN103715135B (zh) | 一种过孔及其制作方法、阵列基板 | |
CN103560114B (zh) | 一种tft阵列基板及其制造方法、显示装置 | |
CN104698699A (zh) | 阵列基板、显示面板、显示装置及其驱动方法 | |
CN202421684U (zh) | 一种阵列基板及显示装置 | |
CN102446913A (zh) | 阵列基板及其制造方法和液晶显示器 | |
CN100590854C (zh) | 像素结构及其制造方法 | |
CN202307893U (zh) | 一种阵列基板及使用该阵列基板的显示面板 | |
CN109449166A (zh) | 一种阵列基板及其制备方法和显示面板 | |
WO2020238624A1 (zh) | 阵列基板和显示面板 | |
CN103235456A (zh) | 阵列基板及其制造方法和显示装置 | |
CN104062814A (zh) | 一种像素电极层、阵列基板、显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120704 Termination date: 20200919 |
|
CF01 | Termination of patent right due to non-payment of annual fee |