CN104460163B - 一种阵列基板及其制作方法及显示装置 - Google Patents

一种阵列基板及其制作方法及显示装置 Download PDF

Info

Publication number
CN104460163B
CN104460163B CN201410842456.2A CN201410842456A CN104460163B CN 104460163 B CN104460163 B CN 104460163B CN 201410842456 A CN201410842456 A CN 201410842456A CN 104460163 B CN104460163 B CN 104460163B
Authority
CN
China
Prior art keywords
pixel cell
pole
data wire
insulating barrier
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410842456.2A
Other languages
English (en)
Other versions
CN104460163A (zh
Inventor
丁洪
杜凌霄
姚绮君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201410842456.2A priority Critical patent/CN104460163B/zh
Publication of CN104460163A publication Critical patent/CN104460163A/zh
Priority to US14/716,728 priority patent/US9627416B2/en
Priority to DE102015209710.2A priority patent/DE102015209710A1/de
Application granted granted Critical
Publication of CN104460163B publication Critical patent/CN104460163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels

Abstract

本申请公开了一种阵列基板及其制作方法及显示装置，阵列基板包括：衬底，具有栅极线、数据线以及多个像素单元，像素单元包括至少一个第一像素单元组，包括第一像素单元、第二像素单元和第三像素单元，第一像素单元和第二像素单元之间有第一数据线；第一数据线上方有第一绝缘层；第一绝缘层上有电连接的第一信号线和第二信号线；第一像素单元包括第一薄膜晶体管，第二像素单元包括第二薄膜晶体管；第二薄膜晶体管的第二极与第一数据线电连接；第一薄膜晶体管的第二极与第一信号线电连接；第一信号线和第二信号线上有第二绝缘层，第二绝缘层上有公共电极层，第三像素单元与第一像素单元之间的公共电极层具有开口区。该阵列基板可以有效的防止漏光。

Description

一种阵列基板及其制作方法及显示装置
技术领域
本发明涉及显示装置技术领域，更具体的说，涉及一种阵列基板及其制作方法，以及包括该阵列基板的显示装置。
背景技术
相对于将触摸面板设置在液晶显示面板上的触摸显示装置，将触摸显示装置和液晶显示面板一体化的触摸显示装置由于可以减少基板的使用，具有厚度更薄的优点，成为当今主流的触摸显示装置。触摸显示装置和液晶显示面板一体化的触摸显示装置包括on-cell结构以及in-cell结构。其中，in-cell结构是指将触摸面板功能嵌入到液晶像素中，on-cell结构是指将触摸面板功能嵌入到彩色滤光片基板和偏光板基板之间。
对于in-cell结构的触摸显示装置，需要对液晶显示面板的公共电极划分为一块块，以实现触摸面板功能，因此，需要对公共电极进行刻蚀开缝。现有技术是在同一行相邻的两个像素单元之间设置开口区域，即公共电极的开口区域设置在像素行与像素行之间，由于同一行相邻的两个素单元之间具有数据线，会导致开口区域与数据线相对，开口会导致数据线的电场外漏，导致显示面板漏光。通过在所述开口区域与所述开口区域之间设置金属走线理论上可以实现对数据线电场的屏蔽，但是，金属走线的宽度与位置设置不宜控制。如果，走线宽度较窄或是与数据线对位不准确，仍会发生漏光问题，同时也会增加工艺上的难度。
发明内容
为解决上问题，本发明提供了一种阵列基板及其制作方法及显示装置。
为实现上述目的，本发明提供了一种阵列基板，该阵列基板包括：衬底，所述衬底上设置有的多条栅极线和数据线，所述栅极线和所述数据线绝缘交叉限定出多个像素单元，所述多个像素单元包括至少一个第一像素单元组，所述第一像素单元组包括第一像素单元、第二像素单元和第三像素单元，所述第一像素单元和第二像素单元之间设置有第一数据线；
所述第一数据线上方设置有第一绝缘层；所述第一绝缘层上设置有第一信号线和第二信号线，所述第一信号线和第二信号线电连接；
所述第一像素单元包括第一薄膜晶体管，所述第二像素单元包括第二薄膜晶体管；每个薄膜晶体管均具有栅极、第一极以及第二极；
第一栅极线与所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极电连接；
所述第二薄膜晶体管的第二极与所述第一数据线电连接；所述第一薄膜晶体管的第二极与所述第一信号线电连接；
所述第一信号线和第二信号线上设置有第二绝缘层，所述第二绝缘层上设置有公共电极层，所述第三像素单元的公共电极层与所述第一像素单元的公共电极层电绝缘，所述公共电极层的电绝缘的区域为公共电极开口区；所述第一像素单元与所述第二像素单元之间的公共电极层在所述第一数据线上的投影与所述第一数据线交叠。
本发明还提供了一种上述阵列基板的制作方法，包括提供一衬底，
在所述衬底上形成多条栅极线和数据线，所述栅极线和所述数据线绝缘交叉限定出多个像素单元，所述多个像素单元包括至少一个第一像素单元组，所述第一像素单元组包括第一像素单元、第二像素单元和第三像素单元，所述第一像素单元和第二像素单元之间形成有第一数据线；
在所述第一数据线上方形成第一绝缘层；在所述第一绝缘层上形成第一信号线和第二信号线，所述第一信号线和第二信号线电连接；
所述第一像素单元包括第一薄膜晶体管，所述第二像素单元包括第二薄膜晶体管；每个薄膜晶体管均具有栅极、第一极以及第二极；
所述栅极线包括第一栅极线，第一栅极线与所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极电连接；
所述第二薄膜晶体管的第二极与所述第一数据线电连接；所述第一薄膜晶体管的第二极与所述第一信号线电连接；
在所述第一信号线和第二信号线上形成第二绝缘层，在所述第二绝缘层上形成公共电极层，所述第三像素单元的公共电极层与所述第一像素单元的公共电极层电绝缘，所述公共电极层的电绝缘的区域为公共电极开口区；所述第一像素单元与所述第二像素单元之间的公共电极层在所述第一数据线上的投影与所述第一数据线交叠。
本发明实施例还提供了一种显示装置，所述显示装置包括如上述所述的阵列基板；可以防止漏光，显示效果好。
本发明实施例提供的阵列基板及其制作方法及显示装置，所述阵列基板包括至少一个第一像素单元组，该第一像素单元组在像素行方向包括相邻的三个像素单元，将所述第一像素单元的数据线(第一信号线)设置在所述第二像素单元的数据线(第一数据线)上方，将公共电极开口区设置公共电极层位于第一像素单元与第三像素单元之间的位置，在公共电极层无数据线的区域设置开口区域，将开口区域与数据线分开设置，可以有效的防止漏光；同时，开口区域可以设置较宽，工艺实现简单；且较宽的开口区域，可以保证开口区域两侧公共电极不会短路。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种阵列基板的结构示意图；
图2为图1所示阵列基板的一种实施方式的局部放大图；
图3为图2所示阵列基板沿aa’的切面图；
图4为图2所示阵列基板沿bb’的切面图；
图5为图2所示阵列基板沿cc’的切面图；
图6为图1所示阵列基板的另一种实施方式的局部放大图；
图7为图6所示阵列基板沿aa’的切面图；
图8为图6所示阵列基板沿bb’的切面图；
图9为图6所示阵列基板沿cc’的切面图；
图10为本申请实施例提供的一种显示装置100的结构示意图；
图11为本申请实施例提供的一种阵列基板的制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，参考图1和图2，图1为本申请实施例提供的一种阵列基板的结构示意图，图2为图1所示阵列基板的一种实施方式的局部放大图。
该阵列基板包括衬底10，所述衬底10上设置有的多条栅极线11和数据线12，所述栅极线11和所述数据线12绝缘交叉限定出多个像素单元13，所述多个像素单元13包括至少一个第一像素单元组14，所述第一像素单元组14包括第一像素单元P1、第二像素单元P2和第三像素单元P2，所述第一像素单元P1和第二像素单元P2之间设置有第一数据线D4。
所述第一数据线D4上方设置有第一绝缘层；所述第一绝缘层上设置有第一信号线M31和第二信号线M32，所述第一信号线M31和第二信号线M32电连接。
所述第一像素单元P1包括第一薄膜晶体管T1，所述第二像素单元包括第二薄膜晶体管T2。在本申请实施例中，每个薄膜晶体管均具有栅极、第一极以及第二极；
第一栅极线G2与所述第一薄膜晶体管T1的栅极和所述第二薄膜晶体管T2的栅极电连接。
所述第二薄膜晶体管T2的第二极与所述第一数据线D4电连接；所述第一薄膜晶体管T1的第二极与所述第一信号线D4电连接。需要说明的是，在阵列基板中，对于上述的薄膜晶体管(包括第一薄膜晶体管和第二薄膜晶体管)，如果其第一极为源极，则相应地其第二极为漏极；反之，如果其第一极为漏极，则相应地其第二极为源极。关于薄膜晶体管的第一极和第二极，在实际制造阵列基板时，可以根据实际工艺条件进行具体设定，在本发明中不作限定。
所述第一信号线M31和第二信号线M32上设置有第二绝缘层，所述第二绝缘层上设置有公共电极层21，所述第三像素单元P3的公共电极层21与所述第一像素单元P1的公共电极层21电绝缘，所述公共电极层21的电绝缘的区域为公共电极开口区K；所述第一像素单元P1与所述第二像素单元P2之间的公共电极层21在所述第一数据线D4上的投影与所述第一数据线D4至少部分交叠。
图1中，示出了5×5个像素单元的阵列结构，具有栅极线G1-栅极线G5，共五条栅极线11，具有数据线D1-数据线D5，共五条数据线12。像素行与像素列的个数可以为任意正整数，不局限于图1所示实施方式。
所述第一像素单元组14的三个像素单元在像素行方向上(图1中由左至右的方向)排布顺序为第三像素单元P3、第一像素单元P1以及第二像素单元P2。
所述第一信号线M31在所述第一数据线D4上的投影与所述第一数据线D4交叠，即所述第一信号线M31与所述第一数据线D4在垂直于所述阵列基板的方向上至少部分交叠设置。所述第二信号线M32在所述第一栅极线G2上的投影与所述第一栅极线G2至少部分交叠，即所述第二信号线M32与所述第一栅极线G2在垂直于所述阵列基板的方向上至少部分交叠设置。
图2中，对应图1的结构，所述第一数据线D4为数据线D4在第一像素单元组14对应区域内的部分，所述第一信号线M31为数据线D3在第一像素单元组14对应区域内的在像素列方向部分，第二信号线M32为数据线D3在第一像素单元组14对应区域内在像素行方向的部分。
本申请实施例所述阵列基板可以为公共电极层设置在像素电极的上方，所述衬底上设置有栅极，所述栅极上设置有栅极绝缘层，所述栅极绝缘层上设置有有源层，所述有源层上设置有各薄膜晶体管的第一极、第二极和所述数据线所在的金属层，所述第一极、所述第二极和所述数据线所在的金属层上设置有像素电极，所述像素电极与所述第一极电连接，所述像素电极上设置有所述第一绝缘层。所述第一绝缘层上设置有第一通孔，所述第一信号线通过所述第一通孔与所述第二极电连接。所述像素电极与所述电极之间可以设置有绝缘层，二者通过对应的通孔实现电连接，二者之间也可以没有绝缘层，所述像素电极与所述第一极部分交叠，二者通过搭接实现电连接。
具体如图2所示，所述各像素单元的像素电极设置在公共电极层21与所述衬底之间。第一像素单元P2具有像素电极Px1，第二像素单元P2具有像素电极Px2，第三像素单元P3具有像素电极Px3。此时，为了在像素电极与所述公共电极层之间形成驱动液晶层的可控电场，需要对公共电极层21与像素电极相对的区域进行刻蚀，形成包括多个条状电极22的电极结构。各像素电极可以做成多条或是一条。一个薄膜晶体管与其对应的像素电极即为一个像素单元，如第一像素电极Px1与薄膜晶体管T1即为第一像素单元P1。
参考图3-图5，图3为图2所示阵列基板沿aa’的切面图，图4为图2所示阵列基板沿bb’的切面图，图5为图2所示阵列基板沿cc’的切面图。图3-图5所示实施方式中，以薄膜晶体管的漏极为第一极，以薄膜晶体管的源极为第二极为例进行说明。在对应第一像素单元P1的位置以及对应第一像素单元P1与第二像素单元P2之间的位置：衬底表面设置第一像素单元P1的栅极g1以及第一栅极线G2；所述栅极g1以及第一栅极线G2覆盖有栅极绝缘层31；在栅极绝缘层31表面设置有有源层30，所述有源层30上设置有第一薄膜晶体管T1的源极s1、第一薄膜晶体管T1的漏极d1、以及第一数据线D4所在的金属层；在源极s1、漏极d1以及第一数据线D4表面覆盖有绝缘层32；在绝缘层32表面对应第一像素单元P1的位置设置有第一像素单元P1的像素电极Px1；在像素电极Px1表面覆盖有绝缘层33。在绝缘层33表面设置有第一信号线M31以及第二信号线M32；在第一信号线M31以及第二信号线M32覆盖有第二绝缘层34，所述第二绝缘层34表面设置有公共电极层21，所述公共电极层21对应像素单元的位置包括多个条状电极22。公共电极层21对应第一像素P1与第三像素P3之间具有公共电极开口区K。
其中，绝缘层32与绝缘层33为第一绝缘层。所述第一绝缘层对应第二极d1的位置设置有第一通孔Via1。所述第一薄膜晶体管T1的源极通过所述通孔Via1与所述第二信号线M32电连接，进而与所述第一信号线M31电连接。所述绝缘层32设置有通孔Via2，所述漏极d1通过所述通孔Via2与所述像素电极Px1电连接。该实施方式像素电极Px1与漏极d1通过通孔Via2实现电连接，在其他实施方式中，可以不设置所述绝缘层32，像素电极Px1部分与所述漏极d1搭接实现电连接，其他部分与所述漏极d1同层。
以上仅为本发明的一种实施方式，本发明的实施方式还可以为像素电极设置在公共电极层的上方，即公共电极层位于阵列基板的衬底与各像素单元的像素电极之间。此时，所述衬底上设置有栅极，所述栅极上设置有栅极绝缘层，所述栅极绝缘层上设置有有源层，所述有源层上设置有所述第一极、所述第二极和所述数据线所在的金属层，所述第一极、所述第二极和所述数据线所在的金属层上设置有所述第一绝缘层；所述公共电极层上设置有第三绝缘层，所述第三绝缘层上设置有像素电极；其中，所述第一绝缘层、第二绝缘层和第三绝缘层上设置有第二通孔，所述像素电极通过所述第二通孔与所述第一极电连接。
参考图6，图6为图1所示阵列基板的另一种实施方式的局部放大图。图6所示实施方式是底公共电极结构，公共电极层61位于各像素单元的像素电极与所述衬底之间。此时，由于像素电极位于上方，为了在像素电极与公共电极层61之间形成驱动液晶层的可控电场，需要对位于上方的各像素电极进行刻蚀，形成包括多个条状电极62的电极结构。公共电极层61对应各像素电极的区域可以做成多条或是一条。
参考图7-图9，图7为图6所示阵列基板沿aa’的切面图，图8为图6所示阵列基板沿bb’的切面图，图9为图6所示阵列基板沿cc’的切面图。同样，以薄膜晶体管的漏极为第一极，以薄膜晶体管的源极为第二极为例进行说明。在对应第一像素单元P1的位置以及对应第一像素单元P1与第二像素单元P2之间的位置：衬底表面设置第一像素单元P1的栅极g1以及第一栅极线G2；所述栅极g1以及第一栅极线G2覆盖有栅极绝缘层71；在栅极绝缘层71表面设置有有源层30，所述有源层30上设置有第一薄膜晶体管T1的源极s1、第一薄膜晶体管T1的漏极d1、以及第一数据线D4所在的金属层；在源极s1、漏极d1以及第一数据线D4表面覆盖有绝缘层72；在绝缘层72表面设置有第一信号线M31以及第二信号线M32；在第一信号线M31以及第二信号线M32表面设置有绝缘层73；在绝缘层73表面设置有图案化的公共电极层61，公共电极层61对应第一像素P1与第三像素P3之间具有公共电极开口区K；在公共电极层61以及绝缘层73表面设置有绝缘层74；在绝缘层74表面设置有像素电极Px1；在绝缘层72对应源极s1的位置设置有过孔Via3，所述源极s1通过所述过孔Via3与第二信号线M32电连接，进而与第一信号线M31电连接；在绝缘层72、73以及74对应漏极d1的位置设置有过孔Via4，像素电极Px1通过所述过孔Via4与漏极d1电连接。
在以上所述阵列基板中还包括第三信号线，所述第三信号线与所述第一信号线和第二信号线同层设置；所述第二绝缘层上还设置有第三通孔，所述公共电极通过所述第三通孔与所述第三信号线电连接，即通过对位于所述公共电极与所述第三信号线之间的绝缘层进行打孔，实现公共电极与第三信号线的电连接。为了避免数据线设置在开口区域，从而造成显示面板漏光，所述第三信号线设置在所述公共电极开口区之外。并且本申请实施例中，所述数据线设置在所述公共电极开口区之外，即在所述开口区域不设置数据线。
在本发明实施例中，所述数据线包括第二数据线，所述多个像素单元包括第二像素单元组，所述第二像素单元组包括第四像素单元、第五像素单元、第六像素单元，所述第三像素单元、第一像素单元、第二像素单元分别在列方向上与所述第四像素单元、第五像素单元、第六像素单元相邻设置；所述第五像素单元包括第三薄膜晶体管，所述第四像素单元与所述第五像素单元之间设置有所述第二数据线，所述第二数据线与所述第一薄膜晶体管的第二极电连接，所述第二数据线与所述第三薄膜晶体管的第二极电连接，即与所述第三薄膜晶体管的第二极电连接。
参考图1，在图1中示出了包括第四像素单元P4、第五像素单元P5、第六像素单元P6的第二像素单元组。第二像素单元组位于第一像素单元组14的下一行，第四像素单元P4与第三像素单元P3同一列，第五像素单元P5与第一像素单元P1同一列，第六像素单元P6与第二像素单元P2同一列。此时，第二数据线为数据线D3。第五像素单元P5与第一像素单元P1同时电连接数据线D3。
从图1中可以看出，公共电极的开口区在像素列的长度对应一个像素单元的长度，在其他实施方式中，还可以对应像素列方向上多个连续的像素单元的长度，此时，与图1所示走线方式相同，将开口区对应的所述多个连续的像素单元的数据线部分平移到开口区右侧相邻数据线的数据线的上方即可；或是贯穿整个像素列，此时，将开口区对应的数据线整条平移到开口区右侧相邻数据线的上方即可。所述实现方式均可以使得开口区无需设置数据线，避免开口区域漏光的问题。
在本申请实施例所述阵列基板中，具有至少一个第一像素单元组，该第一像素单元组在像素行方向包括相邻的三个像素单元，将所述第一像素单元的数据线(第一信号线)设置在所述第二像素单元的数据线(第一数据线)上方，将公共电极的开口去设置公共电极位于第一像素单元与第三像素单元之间的位置，在无数据线的区域设置开口区域，将开口区域与数据线分开设置，可以有效的防止漏光；同时，开口区域可以设置较宽，工艺实现简单；且较宽的开口区域，可以保证开口区域相邻的公共电极不会短路。
本发明实施例还提供了一种显示装置，所述显示装置包括如上述所述的阵列基板；具体参考图10，图10为本申请实施例提供的一种显示装置100的结构示意图，该显示装置100包括上述实施例任一实施方式所述的阵列基板10。所述显示装置100可以为手机、电脑以及具有显示功能的可穿戴电子装置。
本申请实施例所述显示装置100具有上述阵列基板10，避免了公共电极开口区漏光，提高了显示质量；且开口区的宽度相对于现有结构可以做的较宽，简化工艺难度，且避免开口区两侧公共电极的短路问题。
本申请实施例还提供了一种阵列基板的制作方法，参考图11，图11为本申请实施例提供的一种阵列基板的制作方法的流程示意图，该制作方法包括：
步骤S11：提供一衬底。
所述衬底为透明基板，如可以为玻璃板等。
步骤S12：在所述衬底上形成多条栅极线和数据线，所述栅极线和所述数据线绝缘交叉限定出多个像素单元，所述多个像素单元包括至少一个第一像素单元组，所述第一像素单元组包括第一像素单元、第二像素单元和第三像素单元，所述第一像素单元和第二像素单元之间形成有第一数据线。
步骤S13：在所述第一数据线上方形成第一绝缘层；在所述第一绝缘层上形成第一信号线和第二信号线，所述第一信号线和第二信号线电连接。
所述第一绝缘层可以为单层或是多层绝缘层。如图上述图3中所示实施方式，数据线D4与第一信号线M31之间具有绝缘层32以及绝缘层33。所述绝缘层32与所述绝缘层33一般为单层结构。如上述实施例所述，当所示像素电极Px1与漏极d1搭接时，可以不设置所述绝缘层32。
在上述图7中所示实施方式，数据线D4与第一信号线M31之间具有绝缘层72，该绝缘层72通常为单层结构，即此时，数据线D4与第一信号线M31之间至少具有一层绝缘层。
所述第一像素单元包括第一薄膜晶体管，所述第二像素单元包括第二薄膜晶体管。每个薄膜晶体管均具有栅极、第一极以及第二极；
所述栅极线包括第一栅极线，第一栅极线分别与所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极电连接。
所述第二薄膜晶体管的第二极与所述第一数据线电连接；所述第一薄膜晶体管的第二极与所述第一信号线电连接。
步骤S14：在所述第一信号线和第二信号线上形成第二绝缘层，在所述第二绝缘层上形成公共电极层，所述第三像素单元的公共电极层与所述第一像素单元的公共电极层电绝缘，所述公共电极层的电绝缘的区域为公共电极开口区；所述第一像素单元与所述第二像素单元之间的公共电极层在所述第一数据线上的投影与所述第一数据线交叠。
根据工艺需求，所述第二绝缘层一般为单层。如图3所示实施方式，所述公共电极层21与第一信号线M31之间具有一层绝缘层，即绝缘层21。
通过所述第一信号线代替设定的开口区的数据线，进而使得开口区不设置数据线，防止开口区漏光。
本实施例所述制作方法中，所述第一信号线在所述第一数据线上的投影与所述第一数据线交叠；所述第二信号线在所述第一栅极线上的投影与所述第一栅极线交叠。
为了使得所述第一信号线与所述第二极电连接，所述第一绝缘层上形成第一通孔，所述第一信号线通过所述第一通孔与所述第二极电连接。
所述制作方法可以制备如图2所示的阵列基板，此时，所述制作方法包括：在所述衬底上形成栅极，在所述栅极上形成栅极绝缘层，在所述栅极绝缘层上形成有源层，在所述有源层上形成所述第一极、所述第二极和所述数据线所在的金属层，在所述第一极、所述第二极和所述数据线所在的金属层上形成像素电极，所述像素电极与所述第一极电连接，在所述像素电极上形成所述第一绝缘层。
所述制作方法可以制备如图6所示的阵列基板，此时，所述制作方法包括：在所述衬底上形成栅极，在所述栅极上形成栅极绝缘层，在所述栅极绝缘层上形成有源层，在所述有源层上形成所述第一极、所述第二极和所述数据线所在的金属层，在所述第一极、所述第二极和所述数据线所在的金属层上形成所述第一绝缘层；在所述公共电极层上形成第三绝缘层，在所述第三绝缘层上形成像素电极；其中，在所述第一绝缘层、第二绝缘层和第三绝缘层上形成第二通孔，所述像素电极通过所述第二通孔与所述第一极电连接。
本申请实施例所述制作方法，在制备阵列基板时，将公共电极层开口区的数据线平移到右侧相邻数据线的上方，将开口区与数据线分开设置，避免了公共电极开口区的漏光问题，保证了显示质量。同时，由于开口区域下方未设置数据线，使得开口区宽度可相应增大，降低了制作方法的工艺难度，进而提高了制作效率，降低了成本。
需要说明的时，本申请实施例所述制作方法基于上述结构的阵列基板，阵列基板的结构可参见上述阵列基板实施例附图，制作方法实施例与上述结构实施例相同相似之处可相互补充说明，在此不再赘述。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (16)

1.一种阵列基板，其特征在于，包括衬底，
所述衬底上设置有的多条栅极线和数据线，所述栅极线和所述数据线绝缘交叉限定出多个像素单元，所述多个像素单元包括至少一个第一像素单元组，所述第一像素单元组包括第一像素单元、第二像素单元和第三像素单元，所述第一像素单元和第二像素单元之间设置有第一数据线；
所述第一数据线上方设置有第一绝缘层；所述第一绝缘层上设置有第一信号线和第二信号线，所述第一信号线和第二信号线电连接；
所述第一像素单元包括第一薄膜晶体管，所述第二像素单元包括第二薄膜晶体管；每个薄膜晶体管均具有栅极、第一极以及第二极；
第一栅极线与所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极电连接；
所述第二薄膜晶体管的第二极与所述第一数据线电连接；所述第一薄膜晶体管的第二极与所述第一信号线电连接；
所述第一信号线和第二信号线上设置有第二绝缘层，所述第二绝缘层上设置有公共电极层，所述第三像素单元的公共电极层与所述第一像素单元的公共电极层电绝缘，所述公共电极层的电绝缘的区域为公共电极开口区；所述第一像素单元与所述第二像素单元之间的公共电极层在所述第一数据线上的投影与所述第一数据线交叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一信号线在所述第一数据线上的投影与所述第一数据线至少部分交叠；所述第二信号线在所述第一栅极线上的投影与所述第一栅极线至少部分交叠。
3.根据权利要求2所述的阵列基板，其特征在于，所述衬底上设置有栅极，所述栅极上设置有栅极绝缘层，所述栅极绝缘层上设置有有源层，所述有源层上设置有各薄膜晶体管的第一极、第二极和所述数据线所在的金属层，所述第一极、所述第二极和所述数据线所在的金属层上设置有像素电极，所述像素电极与所述第一极电连接，所述像素电极上设置有所述第一绝缘层。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一绝缘层上设置有第一通孔，所述第一信号线通过所述第一通孔与所述第二极电连接。
5.根据权利要求2所述的阵列基板，其特征在于，所述衬底上设置有栅极，所述栅极上设置有栅极绝缘层，所述栅极绝缘层上设置有有源层，所述有源层上设置有所述第一极、所述第二极和所述数据线所在的金属层，所述第一极、所述第二极和所述数据线所在的金属层上设置有所述第一绝缘层；所述公共电极层上设置有第三绝缘层，所述第三绝缘层上设置有像素电极；其中，所述第一绝缘层、第二绝缘层和第三绝缘层上设置有第二通孔，所述像素电极通过所述第二通孔与所述第一极电连接。
6.根据权利要求1所述的阵列基板，其特征在于，还包括第三信号线，所述第三信号线与所述第一信号线和第二信号线同层设置；所述第二绝缘层上还设置有第三通孔，所述公共电极通过所述第三通孔与所述第三信号线电连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述第三信号线设置在所述公共电极开口区之外。
8.根据权利要求1所述的阵列基板，其特征在于，所述数据线设置在所述公共电极开口区之外。
9.根据权利要求8所述的阵列基板，其特征在于，所述数据线包括第二数据线，所述多个像素单元包括第二像素单元组，所述第二像素单元组包括第四像素单元、第五像素单元、第六像素单元，所述第三像素单元、第一像素单元、第二像素单元分别在列方向上与所述第四像素单元、第五像素单元、第六像素单元相邻设置；所述第五像素单元包括第三薄膜晶体管，所述第四像素单元与所述第五像素单元之间设置有所述第二数据线，所述第二数据线与所述第一薄膜晶体管的第二极电连接，所述第二数据线与所述第三薄膜晶体管的第二极电连接。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求1-9任一项所述的阵列基板。
11.根据权利要求10所述的显示装置，其特征在于，所述显示装置为手机、电脑以及具有显示功能的可穿戴电子装置。
12.一种阵列基板的制作方法，其特征在于，包括提供一衬底，
在所述衬底上形成多条栅极线和数据线，所述栅极线和所述数据线绝缘交叉限定出多个像素单元，所述多个像素单元包括至少一个第一像素单元组，所述第一像素单元组包括第一像素单元、第二像素单元和第三像素单元，所述第一像素单元和第二像素单元之间形成有第一数据线；
在所述第一数据线上方形成第一绝缘层；在所述第一绝缘层上形成第一信号线和第二信号线，所述第一信号线和第二信号线电连接；
所述第一像素单元包括第一薄膜晶体管，所述第二像素单元包括第二薄膜晶体管；每个薄膜晶体管均具有栅极、第一极以及第二极；
所述栅极线包括第一栅极线，第一栅极线与所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极电连接；
所述第二薄膜晶体管的第二极与所述第一数据线电连接；所述第一薄膜晶体管的第二极与所述第一信号线电连接；
在所述第一信号线和第二信号线上形成第二绝缘层，在所述第二绝缘层上形成公共电极层，所述第三像素单元的公共电极层与所述第一像素单元的公共电极层电绝缘，所述公共电极层的电绝缘的区域为公共电极开口区；所述第一像素单元与所述第二像素单元之间的公共电极层在所述第一数据线上的投影与所述第一数据线交叠。
13.根据权利要求12所述的阵列基板的制作方法，其特征在于，所述第一信号线在所述第一数据线上的投影与所述第一数据线至少部分交叠；所述第二信号线在所述第一栅极线上的投影与所述第一栅极线至少部分交叠。
14.根据权利要求12所述的阵列基板的制作方法，其特征在于，在所述第一绝缘层上形成第一通孔，所述第一信号线通过所述第一通孔与所述第二极电连接。
15.根据权利要求14所述的阵列基板的制作方法，其特征在于，在所述衬底上形成栅极，在所述栅极上形成栅极绝缘层，在所述栅极绝缘层上形成有源层，在所述有源层上形成所述第一极、所述第二极和所述数据线所在的金属层，在所述第一极、所述第二极和所述数据线所在的金属层上形成像素电极，所述像素电极与所述第一极电连接，在所述像素电极上形成所述第一绝缘层。
16.根据权利要求14所述的阵列基板的制作方法，其特征在于，在所述衬底上形成栅极，在所述栅极上形成栅极绝缘层，在所述栅极绝缘层上形成有源层，在所述有源层上形成所述第一极、所述第二极和所述数据线所在的金属层，在所述第一极、所述第二极和所述数据线所在的金属层上形成所述第一绝缘层；在所述公共电极层上形成第三绝缘层，在所述第三绝缘层上形成像素电极；其中，在所述第一绝缘层、第二绝缘层和第三绝缘层上形成第二通孔，所述像素电极通过所述第二通孔与所述第一极电连接。
CN201410842456.2A 2014-12-25 2014-12-25 一种阵列基板及其制作方法及显示装置 Active CN104460163B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410842456.2A CN104460163B (zh) 2014-12-25 2014-12-25 一种阵列基板及其制作方法及显示装置
US14/716,728 US9627416B2 (en) 2014-12-25 2015-05-19 Array substrate and method for manufacturing the same, display device
DE102015209710.2A DE102015209710A1 (de) 2014-12-25 2015-05-27 Arraysubstrat und Verfahren zum Herstellen desselben, Anzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410842456.2A CN104460163B (zh) 2014-12-25 2014-12-25 一种阵列基板及其制作方法及显示装置

Publications (2)

Publication Number Publication Date
CN104460163A CN104460163A (zh) 2015-03-25
CN104460163B true CN104460163B (zh) 2017-07-28

Family

ID=52906454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410842456.2A Active CN104460163B (zh) 2014-12-25 2014-12-25 一种阵列基板及其制作方法及显示装置

Country Status (3)

Country Link
US (1) US9627416B2 (zh)
CN (1) CN104460163B (zh)
DE (1) DE102015209710A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104698707A (zh) 2015-04-01 2015-06-10 上海天马微电子有限公司 阵列基板及其形成方法、显示装置
US10147745B2 (en) 2015-04-01 2018-12-04 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, display panel and display device
CN104730782B (zh) 2015-04-01 2018-03-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
WO2016170770A1 (ja) * 2015-04-22 2016-10-27 凸版印刷株式会社 薄膜トランジスタアレイ形成基板、画像表示装置用基板および薄膜トランジスタアレイ形成基板の製造方法
CN105629614A (zh) 2016-03-29 2016-06-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
WO2018150989A1 (ja) * 2017-02-15 2018-08-23 シャープ株式会社 位置入力機能付き表示装置
CN111653197B (zh) * 2020-06-16 2022-05-17 厦门天马微电子有限公司 一种显示面板和显示装置
CN115113447A (zh) * 2022-06-29 2022-09-27 长沙惠科光电有限公司 阵列基板和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591153A (zh) * 2003-07-02 2005-03-09 三星电子株式会社 液晶显示器及其面板
CN1677206A (zh) * 2004-03-30 2005-10-05 Lg.菲利浦Lcd株式会社 液晶显示器件
CN103941499A (zh) * 2013-11-19 2014-07-23 上海天马微电子有限公司 一种阵列基板及显示面板、显示装置
CN103985714A (zh) * 2013-12-31 2014-08-13 上海天马微电子有限公司 阵列基板及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784965B2 (en) * 2000-11-14 2004-08-31 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device and manufacturing method thereof
CN102955637B (zh) 2012-11-02 2015-09-09 北京京东方光电科技有限公司 一种电容式内嵌触摸屏、其驱动方法及显示装置
KR101633175B1 (ko) * 2014-04-29 2016-06-24 엘지디스플레이 주식회사 터치 센서 일체형 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591153A (zh) * 2003-07-02 2005-03-09 三星电子株式会社 液晶显示器及其面板
CN1677206A (zh) * 2004-03-30 2005-10-05 Lg.菲利浦Lcd株式会社 液晶显示器件
CN103941499A (zh) * 2013-11-19 2014-07-23 上海天马微电子有限公司 一种阵列基板及显示面板、显示装置
CN103985714A (zh) * 2013-12-31 2014-08-13 上海天马微电子有限公司 阵列基板及其制造方法

Also Published As

Publication number Publication date
US20160190159A1 (en) 2016-06-30
DE102015209710A1 (de) 2016-06-30
US9627416B2 (en) 2017-04-18
CN104460163A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
CN104460163B (zh) 一种阵列基板及其制作方法及显示装置
CN104699349B (zh) 一种阵列基板及其制作方法、显示面板
CN104597670B (zh) 一种阵列基板及其制作方法及显示装置
CN106325608B (zh) 触控显示面板及触控显示装置
CN104777692B (zh) 阵列基板及制作方法、触控显示面板
CN102937767B (zh) 阵列基板、显示装置和阵列基板的制作方法
CN104793421B (zh) 阵列基板、显示面板和显示装置
CN103293811B (zh) 一种阵列基板及其制作方法、显示装置
WO2017004986A1 (zh) 触控显示面板及其制作方法、触控显示装置
CN107340623B (zh) 阵列基板、显示面板及显示装置
WO2015158097A1 (zh) 显示面板及其驱动方法、显示装置
CN103529577B (zh) 液晶显示装置
US20160035747A1 (en) Array substrate and fabrication method thereof
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN109557728A (zh) 像素结构及其制作方法、阵列基板和触控显示装置
CN104808376A (zh) 阵列基板及显示装置
US10088724B2 (en) Display panel and displaying device
CN105629591A (zh) 一种阵列基板、其制备方法及液晶显示面板
WO2017219702A1 (zh) 一种显示基板、其制作方法及显示装置
CN104656324A (zh) 阵列基板及其制作方法以及显示装置
CN111708237B (zh) 一种阵列基板、显示面板及显示装置
WO2014176876A1 (zh) 显示面板及其制作方法、液晶显示器
WO2017190624A1 (zh) 阵列基板及其制造方法、显示装置
CN100590854C (zh) 像素结构及其制造方法
CN104733477B (zh) 阵列基板及其制作方法、显示面板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant