CN102751276A - 一种阵列基板的制造方法、阵列基板及显示装置 - Google Patents

一种阵列基板的制造方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN102751276A
CN102751276A CN2012101797229A CN201210179722A CN102751276A CN 102751276 A CN102751276 A CN 102751276A CN 2012101797229 A CN2012101797229 A CN 2012101797229A CN 201210179722 A CN201210179722 A CN 201210179722A CN 102751276 A CN102751276 A CN 102751276A
Authority
CN
China
Prior art keywords
electrode
layer
via hole
connecting portion
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101797229A
Other languages
English (en)
Other versions
CN102751276B (zh
Inventor
董向丹
玄明花
高永益
黄炜赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210179722.9A priority Critical patent/CN102751276B/zh
Publication of CN102751276A publication Critical patent/CN102751276A/zh
Priority to PCT/CN2012/085178 priority patent/WO2013177908A1/zh
Application granted granted Critical
Publication of CN102751276B publication Critical patent/CN102751276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

本发明提供一种阵列基板的制造方法、阵列基板及显示装置，属于液晶显示领域。所述阵列基板包括具有段差部的像素电极，所述像素电极位于段差部两侧的部分由导电层通过过孔连通，所述导电层与所述像素电极位于不同的层。本发明能够避免由于像素电极的断层引起的像素电极层信号的割断。

Description

一种阵列基板的制造方法、阵列基板及显示装置
技术领域
本发明涉及液晶显示领域，尤其涉及一种阵列基板的制造方法、阵列基板及显示装置。
背景技术
薄膜晶体管液晶显示器（TFT-LCD）具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。其中，高级超维场转换技术（ADvanced Super Dimension Switch，简称ADS），通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（push Mura）等优点。
ADS型阵列基板一般采用六次构图工艺制作完成，包括：通过第一次构图工艺形成栅电极和栅线，通过第二次构图工艺形成像素电极，通过第三次构图工艺形成有源层，通过第四次构图工艺形成源电极、漏电极和数据线，通过第五次构图工艺形成钝化层上的过孔，通过第六次构图工艺形成公共电极。
图1为现有按照六次构图工艺形成的阵列基板的像素区域的截面图。参照图1，所述阵列基板包括：基板1；位于所述基板1上的栅电极和栅线（图中未示出）；位于形成有所述栅电极和栅线的基板1上的栅绝缘层3；位于所述栅绝缘层3上的像素电极6；位于形成有像素电极6的基板1上的有源层4；位于所述有源层4上的源电极（图中未示出）、漏电极5和数据线（图中未示出）；位于形成有所述源电极、漏电极5和数据线的基板1上的钝化层7；位于所述钝化层7上的公共电极81。
从图1中可以看出，在此种结构的阵列基板中，由于像素电极6与漏电极5直接相连，从而不存在断层等不良现象。
为了节省成本，还可以将ADS型阵列基板的制作缩减到通过五次构图工艺完成，包括：通过第一次构图工艺形成栅电极和栅线，通过第二次构图工艺形成有源层、源电极、漏电极和数据线，通过第三次构图工艺形成像素电极，通过第四次构图工艺形成钝化层上的过孔，通过第五次构图工艺形成公共电极。
图2为现有按照五次构图工艺形成的阵列基板的像素区域的截面图。参照图2，所述阵列基板包括：基板1；位于所述基板1上的栅电极和栅线（图中未示出）；位于形成有所述栅电极和栅线的基板1上的栅绝缘层3；位于所述栅绝缘层3上的有源层4；位于所述有源层4上的源电极（图中未示出）、漏电极5和数据线（图中未示出）；位于形成有所述源电极、漏电极5和数据线的基板1上的像素电极6；位于形成有所述像素电极6的基板上的钝化层7；位于所述钝化层7上的公共电极81。
从图2中可以看出，在此种结构的阵列基板中，像素区域内的像素电极6具有一段差部10，由于段差过大和坡度角（Profile）过陡，存在严重的像素电极断层（disconnect）不良现象，而像素电极6的断层会引起异常显示。
发明内容
本发明所要解决的技术问题是提供一种阵列基板的制造方法、阵列基板及显示装置，以避免由于像素电极的断层引起的像素电极层信号的割断。
为解决上述技术问题，本发明提供技术方案如下：
一种阵列基板，包括，具有段差部的像素电极，所述像素电极位于段差部两侧的部分由导电层通过过孔连通，所述导电层与所述像素电极位于不同的层。
上述的阵列基板，其中，还包括：
由透明导电层形成的公共电极和连接部，所述连接部与所述公共电极断开；
形成在像素电极所在的层与公共电极所在的层之间的钝化层，所述钝化层上形成有过孔，所述像素电极位于段差部两侧的部分由所述连接部通过所述钝化层上的过孔连通。
上述的阵列基板具体包括：
基板；
位于所述基板上由栅金属层形成的栅电极和栅线；
位于形成有所述栅电极和栅线的基板上的栅绝缘层；
位于所述栅绝缘层上的有源层；
位于所述有源层上的源电极、漏电极和数据线；
位于形成有所述源电极、漏电极和数据线的基板上的具有段差部的像素电极，所述像素电极与所述漏电极相连接；
位于形成有所述像素电极的基板上的钝化层，所述钝化层上形成有过孔；
位于所述钝化层上的由透明导电层形成的公共电极和连接部，所述连接部与所述公共电极断开，所述像素电极位于段差部两侧的部分由所述连接部通过钝化层上的过孔连通。
上述的阵列基板，其中：
所述钝化层上的过孔包括第一过孔和第二过孔，所述第一过孔位于所述段差部的一侧，所述第二过孔位于所述段差部的另一侧。
上述的阵列基板，其中：
所述钝化层上的过孔跨越所述段差部。
上述的阵列基板，其中，还包括：
由透明导电层形成的公共电极和第一连接部，所述第一连接部与所述公共电极断开；
形成在像素电极所在的层与公共电极所在的层之间的钝化层，所述钝化层上形成有过孔；
由栅金属层形成的栅电极、栅线和第二连接部，所述第二连接部与栅电极和栅线断开；
形成在栅金属层与像素电极所在的层之间的栅绝缘层，所栅绝缘层上形成有过孔；
其中，所述像素电极位于段差部两侧的部分由所述第一连接部和第二连接部通过钝化层和栅绝缘层上的过孔连通。
上述的阵列基板具体包括：
基板；
位于所述基板上由栅金属层形成的栅电极、栅线和第二连接部，所述第二连接部与栅电极和栅线断开；
位于形成有所述栅电极、栅线和第二连接部的基板上的栅绝缘层，所述栅绝缘层上形成有过孔；
位于所述栅绝缘层上的有源层；
位于所述有源层上的源电极、漏电极和数据线；
位于形成有所述源电极、漏电极和数据线的基板上的具有段差部的像素电极，所述像素电极与所述漏电极相连接；
位于形成有所述像素电极的基板上的钝化层，所述钝化层上形成有过孔；
位于所述钝化层上的由透明导电层形成的公共电极和第一连接部，所述第一连接部与所述公共电极断开，所述像素电极位于段差部两侧的部分由所述第一连接部和第二连接部通过钝化层和栅绝缘层上的过孔连通。
一种阵列基板的制造方法，包括：
在基板上形成栅电极和栅线；
在形成有栅电极和栅线的基板上形成栅绝缘层；
在形成有栅绝缘层的基板上形成有源层、源电极、漏电极和数据线；
在形成有有源层、源电极、漏电极和数据线的基板上形成像素电极，所述像素电极具有一段差部；
在形成有像素电极的基板上形成钝化层，并在钝化层上形成过孔；
在形成有钝化层的基板上形成公共电极和连接部，所述连接部和所述公共电极断开，所述连接部通过过孔连通所述像素电极位于段差部两侧的部分。
上述的制造方法，其中，所述在形成有栅绝缘层的基板上形成有源层、源电极、漏电极和数据线，包括：
在形成有栅绝缘层的基板上依次形成半导体材料层和源漏金属层；
在源漏金属层上形成光刻胶层；
采用半色调或灰色调掩模板对光刻胶层进行曝光和显影，形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶未保留区域；
刻蚀掉光刻胶未保留区域的源漏金属层和半导体材料层；
通过灰化工艺去除光刻胶部分保留区域的光刻胶；
刻蚀掉光刻胶部分保留区域的源漏金属层；
剥离剩余的光刻胶。
上述的制造方法，其中：
所述在钝化层上形成过孔包括，在所述钝化层上形成第一过孔和第二过孔，所述第一过孔位于所述段差部的一侧，所述第二过孔位于所述段差部的另一侧。
上述的制造方法，其中：
所述钝化层上的过孔跨越所述段差部。
一种阵列基板的制造方法，包括：
在基板上形成栅电极、栅线和第二连接部，所述第二连接部与栅电极和栅线断开；
在形成有栅电极、栅线和第二连接部的基板上形成栅绝缘层，并在栅绝缘层上形成过孔；
在形成有栅绝缘层的基板上形成有源层、源电极、漏电极和数据线；
在形成有有源层、源电极、漏电极和数据线的基板上形成像素电极，所述像素电极具有一段差部；
在形成有像素电极的基板上形成钝化层，并在钝化层上形成过孔；
在形成有钝化层的基板上形成公共电极和第一连接部，所述第一连接部和所述公共电极断开，所述像素电极位于段差部两侧的部分由所述第一连接部和第二连接部通过钝化层和栅绝缘层上的过孔连通。
上述的制造方法，其中，所述在形成有栅绝缘层的基板上形成有源层、源电极、漏电极和数据线，包括：
在形成有栅绝缘层的基板上依次形成半导体材料层和源漏金属层；
在源漏金属层上形成光刻胶层；
采用半色调或灰色调掩模板对光刻胶层进行曝光和显影，形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶未保留区域；
刻蚀掉光刻胶未保留区域的源漏金属层和半导体材料层；
通过灰化工艺去除光刻胶部分保留区域的光刻胶；
刻蚀掉光刻胶部分保留区域的源漏金属层；
剥离剩余的光刻胶。
一种显示装置，包括上述的阵列基板。
与现有技术相比，本发明在像素电极的断层区域，利用其他的导电层通过过孔对断层的像素电极进行再次连接，从而能够避免由于像素电极的断层引起的像素电极层信号的割断，解决了像素区域由于像素电极易断层而造成的异常显示的问题。
附图说明
图1为现有按照六次构图工艺形成的阵列基板的像素区域的截面图；
图2为现有按照五次构图工艺形成的阵列基板的像素区域的截面图；
图3为本发明实施例1的阵列基板的像素区域的截面图；
图4为本发明实施例2的阵列基板的像素区域的截面图；
图5为本发明实施例3的阵列基板的像素区域的截面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。
现有按照五次构图工艺形成的阵列基板中，像素区域内的像素电极具有一段差部，由于段差过大和坡度角过陡，存在严重的像素电极断层不良现象，而像素电极的断层会造成像素电极层信号的割断，从而引起异常显示。为了解决此问题，本发明实施例在此断层区域利用其他的导电层（与所述像素电极位于不同的层）通过过孔对断层的像素电极进行再次连接，从而解决像素区域由于像素电极易断层而造成的异常显示的问题。
具体地，本发明实施例提供一种阵列基板，包括具有段差部的像素电极，所述像素电极位于段差部两侧的部分由导电层通过过孔连通，所述导电层与所述像素电极位于不同的层。
在一种实现方式中，所述阵列基板还包括：
由透明导电层形成的公共电极和连接部，所述连接部与所述公共电极断开；
形成在像素电极所在的层与公共电极所在的层之间的钝化层，所述钝化层上形成有过孔，所述像素电极位于段差部两侧的部分由所述连接部通过所述钝化层上的过孔连通。
在该种实现方式中，可以在钝化层上形成两个过孔：第一过孔和第二过孔，所述第一过孔位于所述段差部的一侧，所述第二过孔位于所述段差部的另一侧。还可以在钝化层上只形成一个过孔，所述过孔跨越所述段差部。
在另外一种实现方式中，所述阵列基板还包括：
由透明导电层形成的公共电极和第一连接部，所述第一连接部与所述公共电极断开；
形成在像素电极所在的层与公共电极所在的层之间的钝化层，所述钝化层上形成有过孔；
由栅金属层形成的栅电极、栅线和第二连接部，所述第二连接部与栅电极和栅线断开；
形成在栅金属层与像素电极所在的层之间的栅绝缘层，所栅绝缘层上形成有过孔；
其中，所述像素电极位于段差部两侧的部分由所述第一连接部和第二连接部通过钝化层和栅绝缘层上的过孔连通。
在本发明实施例中，阵列基板的具体结构可以根据实际情况进行设置，比如：薄膜晶体管可以为顶栅结构，也可以为底栅结构，在此不做限定。下面示例性的给出阵列基板的3种具体结构，来对本发明实施例的技术方案进行详细说明。
实施例1
参照图3，本发明实施例的阵列基板可以包括：
基板1；
位于所述基板1上由栅金属层形成的栅电极和栅线（图中未示出）；
位于形成有所述栅电极和栅线的基板1上的栅绝缘层3；
位于所述栅绝缘层3上的有源层4；
位于所述有源层4上的源电极（图中未示出）、漏电极5和数据线（图中未示出）；
位于形成有所述源电极、漏电极5和数据线的基板1上的具有段差部10的像素电极6，所述像素电极6与所述漏电极5相连接；
位于形成有所述像素电极6的基板1上的钝化层7，所述钝化层7上形成有第一过孔11和第二过孔12；
位于所述钝化层7上的由透明导电层形成的公共电极（图中未示出）和连接部82，所述连接部82与所述公共电极断开，所述连接部82通过钝化层7上的第一过孔11和第二过孔12将段差部10两侧的像素电极6连通。即每一个段差部10对应一个第一过孔11和一个第二过孔12。
在本实施例中第一过孔11形成在段差部10的左侧，第二过孔12形成在段差部10的右侧，这样，即使段差部10的像素电极6断开，所述段差部10两侧的像素电极6仍然可以由所述连接部82通过钝化层7上的第一过孔11和第二过孔12连通。
该阵列基板的制造过程与现有的五次构图工艺相似，差别在于：在第四次构图工艺中，还在钝化层7上形成用于连通像素电极6的第一过孔11和第二过孔12；在第五次构图工艺中，透明导电层除了形成公共电极外，还形成连接部82，且连接部82与所述公共电极断开。
以下给出该阵列基板的具体制造方法，可以包括如下步骤：
步骤S11，在基板上形成栅电极和栅线；
步骤S12，在形成有栅电极和栅线的基板上形成栅绝缘层；
步骤S13，在形成有栅绝缘层的基板上形成有源层、源电极、漏电极和数据线；
具体包括：
在形成有栅绝缘层的基板上依次形成半导体材料层和源漏金属层；
在源漏金属层上形成光刻胶层；
采用半色调或灰色调掩模板对光刻胶层进行曝光和显影，形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶未保留区域；
刻蚀掉光刻胶未保留区域的源漏金属层和半导体材料层；
通过灰化工艺去除光刻胶部分保留区域的光刻胶；
刻蚀掉光刻胶部分保留区域的源漏金属层；
剥离剩余的光刻胶。
步骤S14，在形成有有源层、源电极、漏电极和数据线的基板上形成像素电极，所述像素电极具有一段差部；
步骤S15，在形成有像素电极的基板上形成钝化层，并在钝化层上形成第一过孔和第二过孔；
步骤S16，在形成有钝化层的基板上形成公共电极和连接部，所述连接部和所述公共电极断开，所述连接部通过第一过孔和第二过孔连通所述像素电极位于段差部两侧的部分。
实施例2
参照图4，本发明实施例的阵列基板可以包括：
基板1；
位于所述基板1上由栅金属层形成的栅电极和栅线（图中未示出）；
位于形成有所述栅电极和栅线的基板1上的栅绝缘层3；
位于所述栅绝缘层3上的有源层4；
位于所述有源层4上的源电极（图中未示出）、漏电极5和数据线（图中未示出）；
位于形成有所述源电极、漏电极5和数据线的基板1上的具有段差部10的像素电极6，所述像素电极6与所述漏电极5相连接；
位于形成有所述像素电极6的基板1上的钝化层7，所述钝化层7上形成有第三过孔13，该第三过孔13跨越所述段差部10；
位于所述钝化层7上的由透明导电层形成的公共电极（图中未示出）和连接部82，所述连接部82与所述公共电极断开，所述连接部82通过第三过孔13连接段差部10两侧的像素电极6。即每一个段差部10对应一个第三过孔13，该第三过孔13的大小应保证可以跨越段差部10，以实现段差部10两侧的像素电极6可以由连接部82通过其连通。
在本实施例中，在钝化层7上形成一个跨越所述段差部10第三过孔13，即使段差部10的像素电极6断开，所述段差部10两侧的像素电极6仍然可以由所述连接部82通过钝化层7上的第三过孔13连通。
该阵列基板的制造过程与实施例1相似，差别在于在钝化层上形成过孔的数量和位置不同。因此，不再对其具体制造过程进行详细描述，参照实施例1即可。
实施例3
参照图5，本发明实施例的阵列基板可以包括：
基板1；
位于所述基板1上由栅金属层形成的栅电极（图中未示出）、栅线（图中未示出）和第二连接部2，所述第二连接部2与栅电极和栅线断开；
位于形成有所述栅电极、栅线和第二连接部2的基板1上的栅绝缘层3，所述栅绝缘层3上形成有第四过孔14和第五过孔15；
位于所述栅绝缘层3上的有源层4；
位于所述有源层4上的源电极（图中未示出）、漏电极5和数据线（图中未示出）；
位于形成有所述源电极、漏电极5和数据线的基板1上的具有段差部10的像素电极6，所述像素电极6与所述漏电极5相连接；
位于形成有所述像素电极6的基板1上的钝化层7，所述钝化层上7形成有第五过孔15和第六过孔16（说明一点，第五过孔15同时贯穿栅绝缘层3和钝化层7）；
位于所述钝化层上7的由透明导电层形成的公共电极（图中未示出）和第一连接部82，所述第一连接部82与所述公共电极断开，所述段差部10两侧的像素电极6由所述第一连接部82和第二连接部2通过钝化层7和栅绝缘层3上的第四过孔14、第五过孔15和第六过孔16连通。
在本实施例中，第四过孔14形成在段差部10的左侧，第六过孔16形成在段差部10的右侧，第五过孔15形成在阵列基板中没有像素电极6覆盖的区域，且同时贯穿栅绝缘层3和钝化层7。这样，即使段差部10的像素电极6断开，所述段差部10两侧的像素电极6仍然可以由，第四过孔14-第二连接部2-第五过孔15-第一连接部82-第六过孔，构成的这条路径连通。
该阵列基板的制造过程与实施例1相比，差别在于：需要增加一次构图工艺，以在栅绝缘层中形成过孔；在钝化层上过孔的数量和位置有差异。
以下给出该阵列基板的具体制造方法，可以包括如下步骤：
步骤S21，在基板上形成栅电极、栅线和第二连接部，所述第二连接部与栅电极和栅线断开；
步骤S22，在形成有栅电极、栅线和第二连接部的基板上形成栅绝缘层，并在栅绝缘层上形成过孔（包括第四过孔14、第五过孔15）；
步骤S23，在形成有栅绝缘层的基板上形成有源层、源电极、漏电极和数据线；
具体包括：
在形成有栅绝缘层的基板上依次形成半导体材料层和源漏金属层；
在源漏金属层上形成光刻胶层；
采用半色调或灰色调掩模板对光刻胶层进行曝光和显影，形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶未保留区域；
刻蚀掉光刻胶未保留区域的源漏金属层和半导体材料层；
通过灰化工艺去除光刻胶部分保留区域的光刻胶；
刻蚀掉光刻胶部分保留区域的源漏金属层；
剥离剩余的光刻胶。
步骤S24，在形成有有源层、源电极、漏电极和数据线的基板上形成像素电极，所述像素电极具有一段差部；
步骤S25，在形成有像素电极的基板上形成钝化层，并在钝化层上形成过孔（第五过孔15和第六过孔16）；说明一点，第五过孔15同时贯穿栅绝缘层3和钝化层7。
步骤S26，在形成有钝化层的基板上形成公共电极和第一连接部，所述第一连接部和所述公共电极断开，所述像素电极位于段差部两侧的部分由所述第一连接部和第二连接部通过钝化层和栅绝缘层上的过孔连通
本发明实施例还提供一种显示装置，所述显示装置包括上述的任一种阵列基板。所述显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上所述，本发明实施例在像素电极的断层区域，利用其他的导电层通过过孔对断层的像素电极进行再次连接，从而能够避免由于像素电极的断层引起的像素电极层信号的割断，解决了像素区域由于像素电极易断层而造成的异常显示的问题。另外，在上述实施例中，还可以通过改变过孔的大小和间距来调节对开口率的影响。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。

Claims (14)

1.一种阵列基板，包括，具有段差部的像素电极，其特征在于：
所述像素电极位于段差部两侧的部分由导电层通过过孔连通，所述导电层与所述像素电极位于不同的层。
2.如权利要求1所述的阵列基板，其特征在于，还包括：
由透明导电层形成的公共电极和连接部，所述连接部与所述公共电极断开；
形成在像素电极所在的层与公共电极所在的层之间的钝化层，所述钝化层上形成有过孔，所述像素电极位于段差部两侧的部分由所述连接部通过所述钝化层上的过孔连通。
3.如权利要求2所述的阵列基板，其特征在于，所述阵列基板具体包括：
基板；
位于所述基板上由栅金属层形成的栅电极和栅线；
位于形成有所述栅电极和栅线的基板上的栅绝缘层；
位于所述栅绝缘层上的有源层；
位于所述有源层上的源电极、漏电极和数据线；
位于形成有所述源电极、漏电极和数据线的基板上的具有段差部的像素电极，所述像素电极与所述漏电极相连接；
位于形成有所述像素电极的基板上的钝化层，所述钝化层上形成有过孔；
位于所述钝化层上的由透明导电层形成的公共电极和连接部，所述连接部与所述公共电极断开，所述像素电极位于段差部两侧的部分由所述连接部通过钝化层上的过孔连通。
4.如权利要求2或3所述的阵列基板，其特征在于：
所述钝化层上的过孔包括第一过孔和第二过孔，所述第一过孔位于所述段差部的一侧，所述第二过孔位于所述段差部的另一侧。
5.如权利要求2或3所述的阵列基板，其特征在于：
所述钝化层上的过孔跨越所述段差部。
6.如权利要求1所述的阵列基板，其特征在于，还包括：
由透明导电层形成的公共电极和第一连接部，所述第一连接部与所述公共电极断开；
形成在像素电极所在的层与公共电极所在的层之间的钝化层，所述钝化层上形成有过孔；
由栅金属层形成的栅电极、栅线和第二连接部，所述第二连接部与栅电极和栅线断开；
形成在栅金属层与像素电极所在的层之间的栅绝缘层，所栅绝缘层上形成有过孔；
其中，所述像素电极位于段差部两侧的部分由所述第一连接部和第二连接部通过钝化层和栅绝缘层上的过孔连通。
7.如权利要求6所述的阵列基板，其特征在于，所述阵列基板具体包括：
基板；
位于所述基板上由栅金属层形成的栅电极、栅线和第二连接部，所述第二连接部与栅电极和栅线断开；
位于形成有所述栅电极、栅线和第二连接部的基板上的栅绝缘层，所述栅绝缘层上形成有过孔；
位于所述栅绝缘层上的有源层；
位于所述有源层上的源电极、漏电极和数据线；
位于形成有所述源电极、漏电极和数据线的基板上的具有段差部的像素电极，所述像素电极与所述漏电极相连接；
位于形成有所述像素电极的基板上的钝化层，所述钝化层上形成有过孔；
位于所述钝化层上的由透明导电层形成的公共电极和第一连接部，所述第一连接部与所述公共电极断开，所述像素电极位于段差部两侧的部分由所述第一连接部和第二连接部通过钝化层和栅绝缘层上的过孔连通。
8.一种阵列基板的制造方法，其特征在于，包括：
在基板上形成栅电极和栅线；
在形成有栅电极和栅线的基板上形成栅绝缘层；
在形成有栅绝缘层的基板上形成有源层、源电极、漏电极和数据线；
在形成有有源层、源电极、漏电极和数据线的基板上形成像素电极，所述像素电极具有一段差部；
在形成有像素电极的基板上形成钝化层，并在钝化层上形成过孔；
在形成有钝化层的基板上形成公共电极和连接部，所述连接部和所述公共电极断开，所述连接部通过过孔连通所述像素电极位于段差部两侧的部分。
9.如权利要求8所述的制造方法，其特征在于，所述在形成有栅绝缘层的基板上形成有源层、源电极、漏电极和数据线，包括：
在形成有栅绝缘层的基板上依次形成半导体材料层和源漏金属层；
在源漏金属层上形成光刻胶层；
采用半色调或灰色调掩模板对光刻胶层进行曝光和显影，形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶未保留区域；
刻蚀掉光刻胶未保留区域的源漏金属层和半导体材料层；
通过灰化工艺去除光刻胶部分保留区域的光刻胶；
刻蚀掉光刻胶部分保留区域的源漏金属层；
剥离剩余的光刻胶。
10.如权利要求8所述的制造方法，其特征在于：
所述在钝化层上形成过孔包括，在所述钝化层上形成第一过孔和第二过孔，所述第一过孔位于所述段差部的一侧，所述第二过孔位于所述段差部的另一侧。
11.如权利要求8所述的制造方法，其特征在于：
所述钝化层上的过孔跨越所述段差部。
12.一种阵列基板的制造方法，其特征在于，包括：
在基板上形成栅电极、栅线和第二连接部，所述第二连接部与栅电极和栅线断开；
在形成有栅电极、栅线和第二连接部的基板上形成栅绝缘层，并在栅绝缘层上形成过孔；
在形成有栅绝缘层的基板上形成有源层、源电极、漏电极和数据线；
在形成有有源层、源电极、漏电极和数据线的基板上形成像素电极，所述像素电极具有一段差部；
在形成有像素电极的基板上形成钝化层，并在钝化层上形成过孔；
在形成有钝化层的基板上形成公共电极和第一连接部，所述第一连接部和所述公共电极断开，所述像素电极位于段差部两侧的部分由所述第一连接部和第二连接部通过钝化层和栅绝缘层上的过孔连通。
13.如权利要求12所述的制造方法，其特征在于，所述在形成有栅绝缘层的基板上形成有源层、源电极、漏电极和数据线，包括：
在形成有栅绝缘层的基板上依次形成半导体材料层和源漏金属层；
在源漏金属层上形成光刻胶层；
采用半色调或灰色调掩模板对光刻胶层进行曝光和显影，形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶未保留区域；
刻蚀掉光刻胶未保留区域的源漏金属层和半导体材料层；
通过灰化工艺去除光刻胶部分保留区域的光刻胶；
刻蚀掉光刻胶部分保留区域的源漏金属层；
剥离剩余的光刻胶。
14.一种显示装置，其特征在于，包括权利要求1至7中任一项所述的阵列基板。
CN201210179722.9A 2012-06-01 2012-06-01 一种阵列基板的制造方法、阵列基板及显示装置 Active CN102751276B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210179722.9A CN102751276B (zh) 2012-06-01 2012-06-01 一种阵列基板的制造方法、阵列基板及显示装置
PCT/CN2012/085178 WO2013177908A1 (zh) 2012-06-01 2012-11-23 阵列基板的制造方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210179722.9A CN102751276B (zh) 2012-06-01 2012-06-01 一种阵列基板的制造方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN102751276A true CN102751276A (zh) 2012-10-24
CN102751276B CN102751276B (zh) 2015-11-25

Family

ID=47031327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210179722.9A Active CN102751276B (zh) 2012-06-01 2012-06-01 一种阵列基板的制造方法、阵列基板及显示装置

Country Status (2)

Country Link
CN (1) CN102751276B (zh)
WO (1) WO2013177908A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013177908A1 (zh) * 2012-06-01 2013-12-05 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示装置
CN104617110A (zh) * 2015-02-02 2015-05-13 京东方科技集团股份有限公司 一种基板及其制作方法、显示装置
CN106324932A (zh) * 2016-10-09 2017-01-11 上海中航光电子有限公司 显示面板及包含其的显示装置
CN110941124A (zh) * 2019-12-02 2020-03-31 Tcl华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
CN111583820A (zh) * 2020-05-14 2020-08-25 Tcl华星光电技术有限公司 一种led灯板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090295694A1 (en) * 2008-05-30 2009-12-03 Te-Chen Chung Liquid Crystal Display and Array Substrate Thereof
CN101726936A (zh) * 2008-10-10 2010-06-09 华映视讯（吴江）有限公司 像素结构及其修补方法
CN101807584A (zh) * 2009-02-18 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102315214A (zh) * 2011-09-19 2012-01-11 深圳莱宝高科技股份有限公司 阵列基板及其制作方法、使用该阵列基板的显示面板
CN102403311A (zh) * 2010-09-16 2012-04-04 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101957524A (zh) * 2009-07-14 2011-01-26 华映视讯（吴江）有限公司 像素结构及其修补方法
CN102751276B (zh) * 2012-06-01 2015-11-25 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090295694A1 (en) * 2008-05-30 2009-12-03 Te-Chen Chung Liquid Crystal Display and Array Substrate Thereof
CN101726936A (zh) * 2008-10-10 2010-06-09 华映视讯（吴江）有限公司 像素结构及其修补方法
CN101807584A (zh) * 2009-02-18 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102403311A (zh) * 2010-09-16 2012-04-04 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN102315214A (zh) * 2011-09-19 2012-01-11 深圳莱宝高科技股份有限公司 阵列基板及其制作方法、使用该阵列基板的显示面板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013177908A1 (zh) * 2012-06-01 2013-12-05 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示装置
CN104617110A (zh) * 2015-02-02 2015-05-13 京东方科技集团股份有限公司 一种基板及其制作方法、显示装置
CN104617110B (zh) * 2015-02-02 2017-10-03 京东方科技集团股份有限公司 一种基板及其制作方法、显示装置
CN106324932A (zh) * 2016-10-09 2017-01-11 上海中航光电子有限公司 显示面板及包含其的显示装置
CN110941124A (zh) * 2019-12-02 2020-03-31 Tcl华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
CN111583820A (zh) * 2020-05-14 2020-08-25 Tcl华星光电技术有限公司 一种led灯板及其制备方法
CN111583820B (zh) * 2020-05-14 2022-04-08 Tcl华星光电技术有限公司 一种led灯板及其制备方法

Also Published As

Publication number Publication date
WO2013177908A1 (zh) 2013-12-05
CN102751276B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
CN102645803B (zh) 像素单元，阵列基板、液晶面板、显示装置及其制造方法
CN102937767B (zh) 阵列基板、显示装置和阵列基板的制作方法
CN102629606B (zh) 阵列基板及其制备方法和显示装置
CN201886234U (zh) 液晶显示基板和液晶显示器
CN103474436B (zh) 一种阵列基板及其制作方法、显示装置
CN202404339U (zh) 阵列基板及包括该阵列基板的显示装置
CN102645808A (zh) 一种阵列基板的制造方法、阵列基板及显示装置
CN205450520U (zh) 阵列基板和显示装置
CN103715202B (zh) 阵列基板及其制备方法、显示装置
CN104423107A (zh) 液晶显示装置及其制造方法
CN103715138A (zh) 一种阵列基板及其制造方法、显示装置
CN103439840A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN102751276B (zh) 一种阵列基板的制造方法、阵列基板及显示装置
CN202473922U (zh) 一种tft阵列基板及显示装置
CN101644863A (zh) Tft-lcd像素结构及其制造方法
CN102468308A (zh) 阵列基板及其制造方法和液晶显示器
CN106024809A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN103838044B (zh) 基板及其制造方法、显示装置
CN102466936A (zh) 阵列基板、液晶显示器及阵列基板的制造方法
CN202421684U (zh) 一种阵列基板及显示装置
CN202421681U (zh) 像素单元、阵列基板、液晶面板及显示装置
CN105093754B (zh) 一种tft-lcd阵列基板及其制作方法、显示装置
CN104409483B (zh) 阵列基板及其制造方法、显示装置
CN104362152B (zh) 一种阵列基板的制备方法
CN203277383U (zh) 一种阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant